WO1985002475A1 - Process for monitoring electronic computing elements, particularly microprocessors - Google Patents
Process for monitoring electronic computing elements, particularly microprocessors Download PDFInfo
- Publication number
- WO1985002475A1 WO1985002475A1 PCT/DE1984/000232 DE8400232W WO8502475A1 WO 1985002475 A1 WO1985002475 A1 WO 1985002475A1 DE 8400232 W DE8400232 W DE 8400232W WO 8502475 A1 WO8502475 A1 WO 8502475A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- reset
- monitoring device
- pattern
- program
- comparison
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
Definitions
- the invention is based on a method for monitoring electronic computing modules, in particular microprocessors, according to the preamble of the main claim.
- Monitoring devices for program-controlled devices are known from DE-OS 28 42 392 and DE-OS 29 03 638, which recognize short-term malfunctions or system failures and then operate a reset or interrupt input of a microprocessor. As a result, the current program sequence is stopped and properly started by resetting to the start of the program in order to actuate an emergency switching device.
- the problem with such a device is that it is not possible to distinguish whether a reset (reset) by the monitoring device (so-called watchdog reset) or by other causes, such as by switching on the Ver supply voltage (so-called power-on reset) has happened.
- a further advantage is that a decision based on the method according to the invention does not require any special elaboration in terms of circuitry.
- FIG. 1 shows a circuit diagram of an apparatus for carrying out the method
- FIG. 2 shows a signal diagram to explain the mode of operation.
- MP microprocessor
- PO power-on-reset circuit
- ROM read-only memory
- RAM volatile memory
- the microprocessor 1 is connected via a bus at an output 13 to the read-only memory 6 and the volatile memory 7.
- An output 11 of the microprocessor 1 is connected to an input 21 of the watch dog 2, the output 22 of which is connected to an input of an OR gate 4.
- Another input of the OR gate 4 is connected to an output 51 of the power-on reset circuit 5, the output of the OR gate leads to an input 12 of the microprocessor 1.
- the microprocessor 1 supplies the watch dog 2 via the output 11 in a known manner to statistically distributed signals in a defined frequency range. If the signal is outside this frequency range, for example when it is at a standstill, there is an undefined program sequence of the microprocessor 1, which is recognized by the watch dog 2, which then triggers a conditional reset via the OR gate 1+. When the supply voltage is switched on, an unconditional reset is triggered by the power-on-reset circuit 5 via the OR gate 1+.
- the microprocessor 1 in the normal state, is in a loop between a main program 60, in which at least one pulse is formed at the output 11, and a reset query 61 by querying the input 12. It does not matter whether this query in the microprocessor type selected for the specific application is implemented by a program or by circuitry measures. If there is no reset ("0"), the main program 60 continues.
- a pattern comparison 62 is carried out. This pattern comparison makes it possible to recognize whether the watch dog 2 or the power-on reset circuit 5 is used to reset. In the case of a power-on reset, an undefined pattern is present in the volatile memory of the microprocessor 1. In watchdog resetting, at least a small part of the volatile memory has a pattern which is typical of the history of a watchdog reset and is known a priori. For the comparison 62, a comparison pattern corresponding to this typical pattern is loaded from the read-only memory 6 and compared with the pattern in the volatile memory concerned.
Description
Verfahren zur Überwachung von elektronischen Rechen- bausteinen, insbesondere Mikroprozessoren
Stand der Technik
Die Erfindung geht aus von einem Verfahren zur Überwachung von elektronischen Rechenbausteinen, insbesondere Mikroprozessoren, nach der Gattung des Hauptanspruches.
Aus der DE-OS 28 42 392 und der DE-OS 29 03 638 sind Überwachungseinrichtungen für programmgesteuerte Vorrichtungen bekannt, die kurzzeitige Störungen oder Systemausfälle erkennen, und darauf einen Reset- oder Interrupt-Eingang eines Mikroprozessors betätigen. Dadurch wird der momentane Programmablauf gestoppt und durch Rücksetzung auf den Programmbeginn ordnungsgemäß in Gang gebracht, um eine Notschalteinrichtung zu betätigen. Problematisch an einer derartigen Einrichtung ist, daß keine Unterscheidung möglich ist, ob eine Rüchsetzung (Reset) von der Überwachungseinrichtung (sog. Watch-Dog-Reset) oder durch andere Ursachen, wie beispielsweise durch Einschalten der Ver
sorgun'gsspannung (sog. Power-on-Reset) geschehen ist.
Um nach dem Einschalten der Versorgungsspannung einen definierten Zustand zu erreichen, von dem ein normaler Programmablauf aus gestartet werden kann, ist es erforderlich, daß die Notschalteinrichtung erst nach Erreichen eines stabilen Zustandes des Mikroprozessors auf den Mikroprozessor geschaltet wird. Durch schaltungstechnische bzw. programmgesteuerte Maßnahmen ist es erforderlich, daß die Aufschaltung der Überwachungseinrichtung so erfolgt, daß nicht sofort ein Rücksetzsignal der Überwachungseinrichtung den Mikroprozessor stoppen und wieder anlaufen läßt.
Aus der DE-OS 32 40 704 ist eine Schaltungsanordnung zur Überwachung von elektronischen Rechenbausteinen bekannt, die bei länger anhaltenden Störungen immer wieder durch Rücksetzsignale einen erneuten Programmstart des Rechenbausteins versucht. Auch hier ist problematisch, daß keine Unterscheidung zwischen einer Rücksetzung durch Einschalten der Versorgungsspannung, bzw. durch Betätigen einer Rücksetz-Taste oder einer Rücksetzung durch eine Überwachungseinrichtung möglich ist.
Vorteile der Erfindung
Das erfindungs gemäße Verfahren zur Überwachung von elektronischen Rechenbausteinen; insbesondere Mikroprozessoren, mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß durch eine einfache programmgesteuerte Entscheidung zu Beginn des der Rücksetzung folgenden Programmteiles eine Erkennung möglich ist, ob die Rücksetzung unbedingt oder durch die Tätigkeit einer Überwachungseinrichtung bedingt ausgelöst wurde. Da diese Entscheidung programm
gesteuert durch den Mikroprozessor vorgenommen wird, ist es leicht möglich, Änderungen bzw. weitere Entscheidungen in den Entscheidungsablauf zu implementieren. Das hat den Vorteil, den Wiederanlauf des Programmes erheblich zu verkürzen, da eine vollständige Reinitialisierung der Register und ein Neuladen des Benutzerprogrammes nicht mehr notwendig ist. Von weiterem Vorteil ist, daß eine Entscheidung nach dem erfindungemäßen Verfahren keine besondere schaltungstechnische Ausarbeitung erfordert.
Zeichnung
Ein Ausführungsbeispiel ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt Figur 1 ein Schaltdiagramm einer Vorrichtung zur Durchführung des Verfahrens und Figur 2 ein Signaldiagramm zur Erläuterung der Wirkungsweise.
Beschreibung des Ausführungsbeispieles
Es zeigt Figur 1 einen Mikroprozessor (MP) 1, eine Überwachungseinrichtung (Watch-Dog) 2, eine Power-on-Reset-Schaltung (PO) 5, einen Festwertspeicher (ROM) 6 und einen flüchtigen Speicher (RAM) 7.
Der Mikroprozessor 1 ist über einen Bus an einem Ausgang 13 mit dem Festwertspeicher 6 und dem flüchtigen Speicher 7 verbunden. Ein Ausgang 11 des Mikroprozessors 1 ist mit einem Eingang 21 des Watch-Dog 2 verbunden, dessen Ausgang 22 an einen Eingang eines ODER-Gliedes 4 angeschlossen ist. Ein weiterer Eingang des ODER-Gliedes 4 ist mit einem Ausgang 51 der Power-on-Reset-Schaltung 5 verbunden, der Ausgang des ODER-Gliedes führt an einen Eingang 12 des Mikroprozessors 1.
Der Mikroprozessor 1 liefert über den Ausgang 11 dem Watch-Dog 2 in bekannter Weise statistisch verteilte Signale in einem definierten Frequenzbereich. Liegt das Signal außerhalb dieses Frequenzbereiches, z.B. bei Stillstand, so liegt ein Undefinierter Programmablauf des Mikroprozessors 1 vor, der vom Watch-Dog 2 erkannt wird, welcher darauf eine bedingte Rücksetzung über das ODER-Glied 1+ auslöst. Bei Einschalten der Versorgungsspannung wird durch die Power-on-Reset-Schaltung 5 über das ODER-Glied 1+ eine unbedingte Rücksetzung ausgelöst.
Nach Figur 2 ist im Normalzustand der Mikroprozessor 1 in einer Schleife zwischen einem Hauptprogramm 60, in dem mindestens ein Impuls am Ausgang 11 gebildet wird, und einer Reset-Abfrage 61 durch Abfragen des Eingangs 12. Dabei spielt es keine Rolle, ob diese Abfrage im für die konkrete Anwendung gewählten Mikroprozessortyp durch ein Programm oder durch schaltungstechnische Maßnahmen realisiert ist. Liegt also keine Rücksetzung vor ("0"), so wird im Hauptprogramm 60 weitergefahren.
Bei Vorliegen einer Rücksetzung ("1") wird ein Mustervergleich 62 durchgeführt. Dieser Mustervergleich ermöglicht es zu erkennen, ob eine Rücksetzung durch den Watch-Dog 2 oder durch die Power-on-Reset-Schaltung 5 erfolgt. Bei Power-on-Reset liegt im flüchtigen Speicher des Mikroprozessors 1 ein Undefiniertes Muster vor. Bei Watch-Dog-Rücksetzung liegt mindestens in einem kleinen Teil des flüchtigen Speichers ein für die Vorgeschichte einer Watch-Dog-Rücksetzung typisches Muster vor, das apriori bekannt ist. Für den Vergleich 62 wird ein diesem typischen Muster entsprechendes Vergleichsmuster aus dem Festwertspeicher 6 geladen, und mit dem Muster in dem betreffenden flüchtigen Speicher verglichen. Bei
Gleichheit, bzw. typischer teilweiser Gleichheit dieser Muster ("1") wird zu einem Programmteil 64 verzweigt, der eine der Watch-Dog-Rücksetzung zugeordnete Aufgabe ausführt und den Watch-Dog 2 über den Ausgang 11 des Mikroprozessors 1 reaktiviert. Bei Nichtgleichheit der Muster ("0") wird zu einem Programmteil 63 verzweigt, der den Power-on-Reset behandelt und eine Reinitialisierung 65 des Gesamtsystems veranlaßt. Nach Beendigung der Programme 63, 65 oder 64 ist die Vorrichtung nach Figur 1 wieder im Programmzustand 60, 61 nach Figur 2.
Claims
1. Verfahren zur Überwachung von Rechenbausteinen. (1), insbesondere Mikroprozessoren, mit einer Überwachungseinrichtung (2) für den Rechenbaustein (1), die eine Rücksetzung des Rechenbausteins (1) veranlaßt, dadurch gekennzeichnet, daß nach der Rücksetzung ein Vergleich (62) zwischen einem in einem nichtflüchtigen Speicher (6) abgelegten Vergleichsmuster und einem in einem flüchtigen Speicher (7) vorhandenen Muster durchgeführt wird und daß bei zumindest teilweiser Gleichheit zwischen dem Muster und dem Vergleichsmuster eine Entscheidung dahingehend durchgeführt wird, daß die Rücksetzung von der Überwachungseinrichtung (2) veranlaßt wurde.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei zumindest teilweiser Gleichheit zwischen dem Muster und dem Vergleichsmuster ein Programm (64) durchgeführt wird, das eine einer Rücksetzung durch die Überwachungseinrichtung (2) zugeordnete Funktion ausführt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Funktion eine Aktivierung der Überwachungseinrichtung (2) beeinhaltet.
4. Vorrichtung zur Durchführung eines Verfahrens nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Überwachungseinrichtung (2) sowie eine Power-on-Reset-Schaltung (5) mit einem logischen Verknüpfungsglied ( 4 ), insbesondere ein ODER-Glied, verbunden sind, und daß der Ausgang des logischen Verknüpfungsgliedes (4) mit einem Eingang (12) des Rechenbausteins (1) verbunden ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE8484904096T DE3476592D1 (en) | 1983-11-30 | 1984-11-02 | Apparatus for monitoring electronic computing elements, particularly microprocessors |
BR8407193A BR8407193A (pt) | 1983-11-30 | 1984-11-02 | Processo e dispositivo para a supervisao de unidades eletronicas de computador,sobretudo microprocessadores |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DEP3343227.9 | 1983-11-30 | ||
DE19833343227 DE3343227A1 (de) | 1983-11-30 | 1983-11-30 | Verfahren zur ueberwachung von elektronischen rechenbausteinen, insbesondere mikroprozessoren |
Publications (1)
Publication Number | Publication Date |
---|---|
WO1985002475A1 true WO1985002475A1 (en) | 1985-06-06 |
Family
ID=6215602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/DE1984/000232 WO1985002475A1 (en) | 1983-11-30 | 1984-11-02 | Process for monitoring electronic computing elements, particularly microprocessors |
Country Status (7)
Country | Link |
---|---|
US (1) | US4683568A (de) |
EP (1) | EP0163670B1 (de) |
JP (1) | JPH063586B2 (de) |
AU (1) | AU571906B2 (de) |
BR (1) | BR8407193A (de) |
DE (2) | DE3343227A1 (de) |
WO (1) | WO1985002475A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0613077A1 (de) * | 1993-01-25 | 1994-08-31 | Siemens Aktiengesellschaft | Verfahren zur Reset-Erzeugung in Datenverarbeitungsanlagen |
WO1996028780A1 (de) * | 1995-03-14 | 1996-09-19 | Robert Bosch Gmbh | Schaltung zum betreiben von rechenbausteinen, insbesondere mikroprozessoren |
WO1997017645A2 (de) * | 1995-11-08 | 1997-05-15 | Siemens Nixdorf | Schnelleinschaltungsverfahren |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4803682A (en) * | 1985-03-04 | 1989-02-07 | Sanyo Electric Co., Ltd. | Resetting system |
DE3603659C1 (en) * | 1986-02-06 | 1987-07-30 | Ant Nachrichtentech | Method and circuit arrangement for monitoring a processor system |
US4926427A (en) * | 1986-09-30 | 1990-05-15 | Siemens Aktiengesellschaft | Software error detection apparatus |
GB2197507A (en) * | 1986-11-03 | 1988-05-18 | Philips Electronic Associated | Data processing system |
US4811200A (en) * | 1987-05-12 | 1989-03-07 | Motorola, Inc. | Multiple microprocessor watchdog system |
US4819237A (en) * | 1987-08-05 | 1989-04-04 | Digital Appliance Controls, Inc. | Method and apparatus for monitoring the validity of microprocess or volatile memory |
JPH01159716A (ja) * | 1987-12-16 | 1989-06-22 | Alpine Electron Inc | マイコンのリセット回路 |
US4931975A (en) * | 1987-12-21 | 1990-06-05 | Johnson Service Company | Microprocessor-based controller with synchronous reset |
US5051936A (en) * | 1987-12-21 | 1991-09-24 | Johnson Service Company | Microprocessor-based controller with synchronous reset |
US4912708A (en) * | 1988-03-22 | 1990-03-27 | Siemens Transmission Systems, Inc. | Automatic microprocessor fault recovery system |
US4947393A (en) * | 1988-09-12 | 1990-08-07 | Unisys Corporation | Activity verification system for memory or logic |
JPH0317760A (ja) * | 1989-06-14 | 1991-01-25 | Mitsubishi Electric Corp | データ書込み確認方式 |
US5068852A (en) * | 1989-11-23 | 1991-11-26 | John Fluke Mfg. Co., Inc. | Hardware enhancements for improved performance of memory emulation method |
DE4112334A1 (de) * | 1991-04-16 | 1992-10-22 | Bosch Gmbh Robert | Mehrrechnersystem in einem kraftfahrzeug |
JP2758742B2 (ja) * | 1991-07-19 | 1998-05-28 | 日本電気株式会社 | 誤動作検出方式 |
US5345583A (en) * | 1992-05-13 | 1994-09-06 | Scientific-Atlanta, Inc. | Method and apparatus for momentarily interrupting power to a microprocessor to clear a fault state |
US6134655A (en) * | 1992-05-13 | 2000-10-17 | Comverge Technologies, Inc. | Method and apparatus for initializing a microprocessor to insure fault-free operation |
US5408573A (en) * | 1992-06-17 | 1995-04-18 | Johnson Service Company | Integrated motor controller |
US5519832A (en) * | 1992-11-13 | 1996-05-21 | Digital Equipment Corporation | Method and apparatus for displaying module diagnostic results |
US5542042A (en) * | 1993-05-27 | 1996-07-30 | Whirlpool Corporation | Method and apparatus for monitoring volatile memory validity |
US6212651B1 (en) * | 1993-06-30 | 2001-04-03 | Dell Usa L.P. | Computer system having an instruction interception and substitution circuit |
DE19601804A1 (de) * | 1996-01-19 | 1997-07-24 | Bosch Gmbh Robert | Verfahren und Vorrichtung zum Überwachen einer elektronischen Recheneinheit |
US5872670A (en) * | 1997-02-07 | 1999-02-16 | Quantum Corporation | Methods and apparatus for preventing disk drive damage by parking a transducer during microprocessor failures |
US8051282B2 (en) * | 2008-04-02 | 2011-11-01 | S.C. Johnson & Son, Inc. | Low voltage reset determination and operational flow modification for microprocessor-controlled devices |
JP5663821B2 (ja) * | 2011-03-16 | 2015-02-04 | レシップホールディングス株式会社 | 非常用発電機の制御装置および制御方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2414755A1 (fr) * | 1978-01-11 | 1979-08-10 | Nissan Motor | Microcalculateur monte sur vehicule |
EP0027432A2 (de) * | 1979-10-04 | 1981-04-22 | INDESIT INDUSTRIA ELETTRODOMESTICI ITALIANA S.p.A. | Elektronischer Schaltkreis zum Speichern von Daten für ein elektrisches Haushaltsgerät |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4287565A (en) * | 1978-09-29 | 1981-09-01 | Robert Bosch Gmbh | Monitoring system for program controlled apparatus |
US4263647A (en) * | 1979-02-07 | 1981-04-21 | Allen-Bradley Company | Fault monitor for numerical control system |
JPS6032217B2 (ja) * | 1979-04-02 | 1985-07-26 | 日産自動車株式会社 | 制御用コンピュ−タのフェィルセ−フ装置 |
CA1160753A (en) * | 1980-08-20 | 1984-01-17 | David R. Boothman | Microprocessor watchdog system |
JPS5779535A (en) * | 1980-11-06 | 1982-05-18 | Canon Inc | Information processor |
US4410991A (en) * | 1981-06-03 | 1983-10-18 | Gte Laboratories Incorporated | Supervisory control apparatus |
JPS58158726A (ja) * | 1982-03-12 | 1983-09-21 | Fuji Xerox Co Ltd | マイクロコンピユ−タ用制御装置 |
DE3240704A1 (de) * | 1982-11-04 | 1984-05-10 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur ueberwachung von elektronischen rechenbausteinen |
US4594685A (en) * | 1983-06-24 | 1986-06-10 | General Signal Corporation | Watchdog timer |
US4586179A (en) * | 1983-12-09 | 1986-04-29 | Zenith Electronics Corporation | Microprocessor reset with power level detection and watchdog timer |
-
1983
- 1983-11-30 DE DE19833343227 patent/DE3343227A1/de not_active Ceased
-
1984
- 1984-11-02 DE DE8484904096T patent/DE3476592D1/de not_active Expired
- 1984-11-02 EP EP84904096A patent/EP0163670B1/de not_active Expired
- 1984-11-02 US US06/760,734 patent/US4683568A/en not_active Expired - Lifetime
- 1984-11-02 BR BR8407193A patent/BR8407193A/pt not_active IP Right Cessation
- 1984-11-02 JP JP59504096A patent/JPH063586B2/ja not_active Expired - Lifetime
- 1984-11-02 WO PCT/DE1984/000232 patent/WO1985002475A1/de not_active Application Discontinuation
- 1984-11-02 AU AU35554/84A patent/AU571906B2/en not_active Ceased
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2414755A1 (fr) * | 1978-01-11 | 1979-08-10 | Nissan Motor | Microcalculateur monte sur vehicule |
EP0027432A2 (de) * | 1979-10-04 | 1981-04-22 | INDESIT INDUSTRIA ELETTRODOMESTICI ITALIANA S.p.A. | Elektronischer Schaltkreis zum Speichern von Daten für ein elektrisches Haushaltsgerät |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0613077A1 (de) * | 1993-01-25 | 1994-08-31 | Siemens Aktiengesellschaft | Verfahren zur Reset-Erzeugung in Datenverarbeitungsanlagen |
WO1996028780A1 (de) * | 1995-03-14 | 1996-09-19 | Robert Bosch Gmbh | Schaltung zum betreiben von rechenbausteinen, insbesondere mikroprozessoren |
WO1997017645A2 (de) * | 1995-11-08 | 1997-05-15 | Siemens Nixdorf | Schnelleinschaltungsverfahren |
WO1997017645A3 (de) * | 1995-11-08 | 1997-07-03 | Siemens Nixdorf Inf Syst | Schnelleinschaltungsverfahren |
US6212643B1 (en) | 1995-11-08 | 2001-04-03 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | High-speed connection method |
Also Published As
Publication number | Publication date |
---|---|
US4683568A (en) | 1987-07-28 |
EP0163670A1 (de) | 1985-12-11 |
AU571906B2 (en) | 1988-04-28 |
JPS61500570A (ja) | 1986-03-27 |
EP0163670B1 (de) | 1989-02-01 |
AU3555484A (en) | 1985-06-13 |
DE3476592D1 (en) | 1989-03-09 |
DE3343227A1 (de) | 1985-06-05 |
JPH063586B2 (ja) | 1994-01-12 |
BR8407193A (pt) | 1985-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0163670B1 (de) | Vorrichtung zur überwachung von elektronischen rechenbausteinen, insbesondere mikroprozessoren | |
EP0185667B1 (de) | Rücksetzschaltung für mikroprozessoren | |
DE19833208C1 (de) | Integrierte Schaltung mit einer Selbsttesteinrichtung zur Durchführung eines Selbsttests der integrierten Schaltung | |
DE3110385C2 (de) | ||
DE3700426C2 (de) | Überwachungszeitgeber | |
DE4039355A1 (de) | Vorrichtung zur pruefung einer watchdog-schaltung | |
DE2946081A1 (de) | Anordnung zur ueberwachung der funktion eines programmierbaren elektronischen schaltkreises | |
DE2648229A1 (de) | Einschaltkreis als urlader fuer digitalrechner | |
DE4111072C3 (de) | Verfahren zum Feststellen einer Störung in einem Mikrocomputersystem | |
EP3657288B1 (de) | Sichere spannungsüberwachung | |
DE3521930A1 (de) | Verfahren und vorrichtung zur leistungssteuerung fuer datenverarbeitungssysteme | |
EP1810139B1 (de) | Verfahren, betriebssystem und rechengerät zum abarbeiten eines computerprogramms | |
EP0671031B1 (de) | Mikrorechner mit überwachungsschaltung | |
EP1812853B1 (de) | Verfahren, betriebssystem und rechengerät zum abarbeiten eines computerprogramms | |
DE19601804A1 (de) | Verfahren und Vorrichtung zum Überwachen einer elektronischen Recheneinheit | |
DE102015200862A1 (de) | Elektronische Steuereinheit | |
EP1927053B1 (de) | Mikrocontroller und verfahren zum betrieb | |
DE3536633A1 (de) | Schutzvorrichtung fuer den speicher eines mikroprozessors | |
DE2622140C3 (de) | Einrichtung zur Steuerung manueller Operationen | |
EP1283471A2 (de) | Programmgesteuerte Einheit | |
DE19624140A1 (de) | System zum Übertragen von Daten | |
DE2737133C2 (de) | Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage | |
DE102009000874A1 (de) | Verfahren zur Verbesserung der Analysierbarkeit von Softwarefehlern in einem Mikrocontroller | |
DE10140471B4 (de) | Verfahren und Einrichtung zur zeitversetzten Kennsignalerzeugung | |
EP3026514B1 (de) | Automatisierungsanlage und verfahren zur externen steuerung eines selbsttestalgorithmus in einer dezentralen sicherheitseinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Designated state(s): AU BR JP US |
|
AL | Designated countries for regional patents |
Designated state(s): AT BE CH DE FR GB LU NL SE |
|
WWE | Wipo information: entry into national phase |
Ref document number: 1984904096 Country of ref document: EP |
|
WWP | Wipo information: published in national office |
Ref document number: 1984904096 Country of ref document: EP |
|
WWG | Wipo information: grant in national office |
Ref document number: 1984904096 Country of ref document: EP |
|
WWW | Wipo information: withdrawn in national office |
Ref document number: 1984904096 Country of ref document: EP |