WO1985004750A1 - Analog input circuit - Google Patents

Analog input circuit Download PDF

Info

Publication number
WO1985004750A1
WO1985004750A1 PCT/JP1984/000169 JP8400169W WO8504750A1 WO 1985004750 A1 WO1985004750 A1 WO 1985004750A1 JP 8400169 W JP8400169 W JP 8400169W WO 8504750 A1 WO8504750 A1 WO 8504750A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
filter
circuit
analog input
input circuit
Prior art date
Application number
PCT/JP1984/000169
Other languages
English (en)
French (fr)
Inventor
Hiroshi; Sato
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP57208217A external-priority patent/JPS5999920A/ja
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to US06/666,957 priority Critical patent/US4651034A/en
Priority to PCT/JP1984/000169 priority patent/WO1985004750A1/ja
Priority to EP84901417A priority patent/EP0176596B1/en
Priority to DE8484901417T priority patent/DE3482771D1/de
Publication of WO1985004750A1 publication Critical patent/WO1985004750A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier

Definitions

  • This invention relates to an analog input circuit that samples and holds a predetermined component extracted from an input signal.
  • (4) is a multiplexer for selecting an input of the analog digital conversion circuit.
  • (A) to (h) show analog input signals, and (p) shows a digital output signal.
  • the analog input signals (a) to (h) are used for level conversion of various status signals of each system such as a detection transformer and a detection current transformer arranged in the power system.
  • the voltage or current waveforms introduced from the grid contain DC components and harmonic components, and these filters (la) to (la) to ( lh) to extract only the necessary components, and the corresponding sample-and-hold circuits (2a) and Noji (2h) to hold all channels simultaneously. And the previous voltage level is maintained at the output of each sample-and-hold circuit () through (2h) for a certain period of time.
  • the multiplexer ( 4 ) can be connected to the analog-to-digital converter ( 3 ) by sequentially scanning each of these channels. It is. A series of operations starts with the hold state forces of the sample / hold circuits (2a) to (2h), and each channel is time-division multiplexed. Connected to a powerful analog-to-digital conversion circuit (scanned), and when all the channels are time-divisionally converted to digital signals. finish .
  • each filter and sample's hold circuit can be adjusted in offset according to the magnitude of the analog signal to be input. In many cases, it is necessary to set up a gain and gain adjustment circuit for characteristic management, and it is necessary to duplicate the adjustment function if only one is needed. Had disadvantages
  • This invention relates to an operational amplifier that adjusts the sharpness Q of an active filter, and is connected to a series-connected voltage switch via a switch.
  • a lower two-stage circuit is used, a hold capacitor is installed at the output end of the switch, and when the switch is closed, the hold capacitor is closed. The potential becomes the same as the output of the active fis- olator. When the switch S is open, the capacitor is connected to the capacitor.
  • the purpose of the present invention is to provide an analog input circuit in which the potential of the inductor is maintained at an output from an active filter.
  • a two-stage voltage follower circuit is used as an operational amplifier for a sample-and-hold circuit and an operational amplifier for a filter.
  • OMPI Eliminating this has the effect of providing an analog input circuit that achieves low cost, low space, and improved reliability.
  • FIG. 1 is a block diagram showing a conventional analog input circuit applied to a digital relay
  • FIG. 2 is a block diagram showing the present invention applied to a digital relay
  • FIG. 3 is a block diagram showing an analog input circuit according to an embodiment
  • FIG. 3 is a circuit configuration diagram of the analog input circuit shown in FIG. 2 and FIGS.
  • FIG. 6 is a circuit configuration diagram of an analog input circuit according to another embodiment of the present invention.
  • FIG. 6 is a circuit diagram showing a part of the analog input circuit shown in FIGS. 3 to 5.
  • FIG. 2 is a circuit configuration diagram of a circuit
  • FIG. 2 is a diagram illustrating an analog port applied to a digital protection relay according to an embodiment of the present invention.
  • FIG. 2 is a block diagram showing an input circuit.
  • the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and therefore description thereof will be omitted. No.
  • ( ⁇ ) is the filter circuit and sample Analog input circuit with integrated circuit, ( 4 ) multi-plexer, ( 3 ) analog-to-digital conversion circuit
  • the input circuit ( 5 ) includes a low-pass type, a high-pass type, and a band-pass type. Specific examples of the analog input circuit are shown in Figs. 3 and 4, respectively.
  • FIG. 5 shows a specific configuration example of the sample and hold circuit provided in the analog input circuit ( 5 )
  • FIG. 6 shows a specific configuration example of the sample and hold circuit.
  • ⁇ and ⁇ indicate arithmetic operations.
  • Amplifier ⁇ is a switch s
  • ⁇ is a host-scanner.
  • ⁇ is an output terminal
  • ⁇ is a control signal input terminal (hereinafter abbreviated as SZH terminal) that performs switch open / close control.
  • OMPI Become .
  • the input of the operational amplifier ⁇ is supplied with the potential of the hold-down transistor 0.
  • the potential is held at the value immediately before the switch 7) is opened. Accordingly, even if the potential of the input terminal ⁇ changes, the potential of the output terminal ⁇ is maintained as the potential of the potential potential capacitor 08).
  • sampling mode the state in which the switch is closed
  • host mode the state in which the switch is opened
  • Fig. 3 shows a specific example of the analog input circuit in which a low-pass filter is constructed by applying the sample hold circuit 0 described in Fig. 6. is there .
  • $ is a filter resistor,
  • ⁇ 3 ⁇ 4 is a filter capacitor,
  • OS is a hold channel.
  • the and are input terminals and is an output terminal.
  • V indicates the potential of the input terminal
  • V 2 indicates the potential of the output terminal
  • S indicates a variable represented by “27 ⁇ X frequency”.
  • Equation (1) is the same equation as an arc-finalizer realized using a non-inverting amplifier, and this operation is a known operation.
  • the output is switched as described in the sample hold operation description. The previous output potential is maintained. Since this output signal is the output signal during the filter operation in the sampling mode, This will hold the analog input signal waveform from which unnecessary components have been removed. Since the output impedance of the sample-and-hold circuit 0 is very small, the effect of the potential change of the input terminal ⁇ through the capacitor ⁇ is not affected. It can be ignored.
  • the feedback loop is opened by the capacitor, so the resistance ⁇ , ⁇ and the low frequency by the capacitor ⁇
  • the state of the state applied to the input terminal 9) of the potential sample and hold 0, whose high frequency has been removed by the pass-through primary filter, is
  • the filter changes to a secondary low-pass filter, but with extremely short tracking time, there is no problem with the application .
  • the operational amplifier of the sample hold ⁇ is used as the operational amplifier of the active filter.
  • the hold mode it can be shared as the operational amplifier of the original sample * hold circuit, and it is clear that there is no hindrance to these two functions. Revealed
  • FIGS. 4 and 5 are other embodiments of the present invention, each of which is suitable for a sample-and-hold circuit.
  • a specific configuration example of an analog input circuit in which a high-pass filter and a band-pass filter are configured is shown.
  • the same reference numerals as those in FIG. 3 indicate the same or corresponding parts, and therefore, detailed description thereof will be omitted.
  • the high-pass filter power is controlled by the filter resistor and the filter filter capacitor ⁇
  • the bandpass filters are formed by filter resistors ⁇ and> filter capacitors ⁇ and ⁇ , respectively, according to the embodiment shown in FIG. Similarly, it works as an activator together with the operational amplifier of the sample and hold circuit.
  • an active filter and a sample-and-hold circuit are integrated and configured, and the operation of the filter circuit is performed. Eliminating the need for an amplifier reduces costs, saves space, improves reliability, and reduces power consumption.
  • the hold circuit is a series connection of a two-stage voltage follower circuit. It is an input circuit with a high beadance, and it has an active filter.
  • the value of the resistor element to be formed can be set to a high value, so that when the time constant of the resistor capacitor circuit is fixed, the capacitance of the capacitor can be reduced. This is advantageous in terms of space.
  • the present invention is not limited to analog input circuits such as digital protection relays, but can be applied to digital devices generally receiving analog signals. is there .

Description

明
発明 の名称
ア ナ ロ グ入力 回路
技術分野
こ の発 明 は入力信号 か ら 抽出 さ れ る 所定成分 を サ ン プ ル ， ホ ー ル ド す る ア ナ ロ グ入力 回路 に 関 す る
背 技 i l
従来 こ の種の 回路 と し て第 1 図 に示す デ ィ ジ タ ル保護継電器 に使用 さ れ る ア ナ 口 グ入力 回路が あ つ 同 図 に お い て （la ) 乃至 （lh) は リ レ ー判定 に 不要な雑音波形成分除去用 の フ ィ ル タ 、 （2a ) 乃至 (2h) は そ れ ぞれ の フ ィ ル タ （la ) 乃至 （lh) に 対応 し て 設 け た 同 時刻 サ ン プ リ ン グ用 の サ ン プ ル · ホ ー ル ド 回路、 （3) は ア ナ ロ グ ' デ ィ ジ タ ノレ変換 回路
(4) は ア ナ ロ グ ィ ジ タ ル変換 回路 の入力 を 選択 す る た め の マ ル チ プ レ ク サ で あ る 。 ま た 、 （a)乃至 (h) は ア ナ ロ グ入力信号 を示 し 、 （p) は デ ィ ジ タ ル 出 力信号 を 示す。 こ の ア ナ ロ グ入力信号（a)乃至（h) は 電力 系統に 配 し た 検出 変成器、 検出 変流器 な ど の 各系統の各種 の 状態信号 を レ ベ ル変換、 電流 * 電
Ο ΡΓ 圧変換、 波形整形 な ど を 施 さ れ て導入 さ れ る 。
次 に動作 に つ い て 説明す る 。 系統か ら 導入 さ れ た電圧 ま た は 電流波形は 直流分や高調波成分 を 含 み 、 こ れ ら は事故判定の結果 を 誤 ま ら せ る た め 各 フ ィ ル タ （la ) 乃至 （lh) に よ り 必要成分の み を抽出 し た上で対応す る サ ン プ ル · ホ ー ル ド 回路 （2a) 乃 至 (2h) に よ り 全 チ ャ ン ネ ル同 時 に ホ ー ル ド さ れ、 直前の電圧 レ ベ ル が一定時間 だけ各 サ ン プ ル · ホ ー ル ド 回路 （ ） 乃至 （2h) の 出 力 に保た れ る 。 マ ル チ プ レ ク サ （4) は こ れ ら の各 チ ャ ン ネ ノレ を 順時走査 す る に よ り ア ナ ロ グ · デ ィ ジ タ ル変換 回路（3) に接続す る も の で あ る 。 一連 の動作は サ ン プ ル · ホ ー ル ド 回路 （2a ) 乃至 （2h ) の ホ ー ル ド状態力ゝ ら 始 ま り 、 各 々 の チ ャ ン ネ ル が順時時分割 に よ る 走査 に し た 力 い ア ナ ロ グ · デ ィ ジ タ ル変換回路（ に接 続 さ れ 、 全 チ ャ ン ネ ルが時分割 し て デ ィ ジ タ ル信 号に変換 さ れた 時点で終了 す る 。
従来の ア ナ 口 グ入力 回路は 以上 の. よ う に構成 さ れ て い る の で多 チ ヤ ン ネ ル入力 が増大す る フ ィ ル タ と サ ン プ ル · ホ ー ル ド 回路は そ れ に 応 じ て チ ャ ン ネ ル数が必要で あ る 力 ら 明 ら 力 に部品数が 増大 し て し ま う 結果 と な る 。 ま た そ れ ぞ れ の フ ィ ル タ 、 サ ン プ ル ' ホ ー ル ド 回路 は 、 入力 す る ア ナ ロ グ信号の大 き さ な ど に応 じ て オ フ セ ッ ト 調 お よ びゲ イ ン調整 回路 を 設 け る こ と が特性管理上必 要な こ と が多 く 、 本来一方だ け で よ い れ ら 調整 機能 を重複 し て 設 け る こ と と な る な ど の欠点 が あ つ た
発明 の 開示
こ の発 明 は 、 ア ク テ ィ ブ フ ィ ル タ の尖鋭度 Q を 調整す る 演算増幅器 と し て 、 ス ィ ッ チ を介 し て 直 列接続 さ れ る ボ ル テ ー ジ フ ォ ロ ア 2 段回路 を 使用 し 、 ス ィ ッ チ の 出 力端 に ホ ー ル ド キ ャ パ シ タ を 設 け 、 ス ィ ッ チ 力 閉 の と き ホ ー ル ド キ ャ パ シ タ は ァ ク テ ィ ブ フ イ ソレ タ の 出 力 と 同一電位 に な り 、 ス ィ ツ チ 力 S開 の と き ホ 一ソレ ド キ ヤ ノヽ。 シ タ の電位 が ァ ク テ ィ ブ フ ィ ル タ 力 > ら 出 力維持 さ れ る ア ナ ロ グ入力 回路 を 提供す る も の で あ る 。
こ の発 明 に よ れ ば、 ボ ル テ ー ジ フ ォ ロ ア 2 段 回 路 を サ ン プ ル · ホ ー ル ド 回路用 の演算増幅器 と フ ィ ル タ 用 の演算増幅器 と し て共甩で る に よ り 、 部品数 を 減少 さ せ、 重複 し て い た 調整機能 を
OMPI な く す こ と で低 コ ス ト 、 省 ス ペ ー ス お よ び信頼性 向上 を 実現 さ せ た ア ナ 口 グ入力 回路が得 ら れ る 効 果カ あ る 。
図面の簡単 な 説明
第 1 図 は デ ィ ジ タ ル継電器に 適用 さ れ た 従来の ア ナ ロ グ入力 回路 を 示す ブ ロ ッ ク 図、 第 2 図 は デ ィ ジ タ ル継電器 に適用 さ れ た こ の発明 の一実施例 に よ る ア ナ ロ グ入力 回路 を示す ブ ロ ッ ク 図、 第 3 図 は第 2 図 に示す ア ナ 口 グ入力 回路の 回路構成図 第 4 図 お よ び第 5 図 は こ の発明 の他の 実施例 に よ る ア ナ ロ グ入力 回路の 回路構成図 、 第 6 図 は第 3 図乃至第 5 図 に示す ア ナ 口 グ入力 回路の一部 を搆 成す る サ ン プ ル ' ホ ー ル ド 回路の 回路構成図 で あ
Ό o
発明 を 実施す る た め の最良の形態
以下、 こ の発明 の実施例 を 図 につ い て説明す る 第 2 図 は 、 こ の発明 の 一実施例 に も と づ く デ イ ジ タ ル保護継電器 に適用 さ れ る ア ナ 口 グ入力 回路 を 示す ブ ロ ッ ク 図で あ り 、 図中第 1 図 と 同一符号は 同一又は相 当部分 を 示す の で説 明 は省略す る 。 第
2 図 に お い て （δ) は フ ィ ル タ 回路 と サ ン プ ル · ホ ル ド 回路 を 一体化 し た ア ナ ロ グ入力 回路 、 （4) は マ ル チ プ レ ク サ 、 （3) は ア ナ ロ グ ' デ ィ ジ タ ル変換 回 路で あ る ナ 口 グ入力 回路（5) に は 低域通過形、 高域通過形お よ び帯域通過形が あ り 、 ア ナ ロ グ入 力 回路 の具体構成例 を そ れ ぞれ第 3 図 ， 第 4 図 お よ び第 5 図 に 示 し 、 さ ら に ア ナ ロ グ入力 回路（5) 内 に 設 け た サ ン プ ル · ホ ー ル ド 回路の具体構成例 を 第 6 図 に示す。
本発明 の 実施例 の動作説 明 の前 に 第 6 図 に基づ い て サ ン プ ル . ホ ー ル ド 回路 ( の説 明 を 行 う 。 同 図 に お い て 、 ^ ， ^ は 演算増幅器、 ^ は ス ィ ッ チ s) は ホ ー ソレ ド キ ヤ ノヽ。 シ タ 、 ^ は 入力端子、 ^ は 出 力端子、 ^ は ス ィ ッ チ な の 開 閉 制御 を 行 う コ ン ト ロ ー ル信号入力端子 （ 以下 SZH 端子 と 略す ） で あ o
い ま 、 こ の SZH 端子 に コ ン ト ロ ー ル信号が与 え ら れ て い る と 、 ス イ ッ チ な?） 力 閉 じ て い る の で 、 サ ン プ ル . ホ ー ル ド 回路（^ 全体 と し て は ボ ル テ ー ジ フ ォ ロ ア 2 段回路 の 直列接続 と な り 、 外部か ら は 非反転演算増幅器 と し て見 え 、 ホ ー ル ド キ ャ パ シ タ 8) は入力端子 ^ お よ び出 力端子 ¾ と 同一電位 と
OMPI な る 。 一方、 コ ン ト ロ ー ル信号カ 解除 さ れ ス イ ツ チ が開 い た 時 に は、 演算増幅器 ^ の入力 は ホ 一 ル ド キ ヤ ノヽ0 シ タ ^ の電位が加わ っ てお り 、 そ の電 位 は ス ィ ッ チ な 7) が開 く 直前の値が保持 さ れ る 。 し た がっ て 、 入力端子 ^ の電位が変化 し て も 、 出 力 端子 ^ の電位は 、 先の 電位カ ホ ー ル ド キ ャ パ シ タ 08) の 電位 と し て保 たれ る 。 以下、 ス ィ ッ チ が閉 じ た 状態 を サ ン プ リ ン グ モ ー ド 、 開 い た 状態 を ホ — ソレ ド モ ー ド と ¾ う 。
以上 の よ う な サ ン プル · ホ ー ル ド 回路 ^ 内 の演 算増幅器 ィ ル タ 回路の演算増幅器 と の共用 に つ い て説明す る 。 第 3 図 は 、 第 6 図 に述べ た サ ン プ ル . ホ ー ル ド 回路 0 を 適用 し て低域通過形 フ ィ ル タ が構成 さ れ た ア ナ 口 グ入力 回路の具体構成 例で あ る 。 ^ は サ ン ブル ' ホ ー フレ ド 回路、 , $ は ィ ル タ 用抵抗、 <¾ , $ は フ ィ ル タ 用 コ ン デ ン サ 、 OS) は ホ ー ル ド キ ヤ ノヽ。 シ タ 、 は入力端子、 は 出 力端子で あ る 。
第 3 図 に おい て 、 サ ン プ ル . ホ ー ル ド 回路 ^ を 非反転接続の演算増幅器 と し て 見 た 時、 入力端子 ^ と 出 力端子 ^ の 関係 は 次式① で現わ す こ と がで
Ο ΡΙ きる
Figure imgf000009_0001
但し、 V は 入 力端子 の電位 を 、 V2は 出力端子 の電位 を 、 S は すな わ ち " 27Γ X周 波数 " で表わ さ れ る 変数 を 示す。 S を 変化 さ せ た 時 の上式① で 示 さ れ る ア ナ 口 グ信号電圧 V2お よ び の 関係 は 、
S = 0 の 2 / ^ι = 1、 ま た S の V2ZVi = 0 な る し た が っ て ア ナ ロ グ入力 回路は 、 サ ン プ ル ホ ー ル ド 回路 と し て 機能す る と 共 に 2 次低域通過 形 フ ィ ル タ を 実現 し て い る こ と に な る 。 す な わ ち サ ン プ リ ン グ モ ー ド に お い て は 、 2 次低域通過形 フ ィ ル タ と し て の 動作 を 行 う 。 ま た 式① は非反転 増幅器 を 用 い て実現 さ れ る ァ ク ィ プ フ イ ノレ タ 同 じ 式で あ り 、 こ の動作 は 公知 の も の で あ る 。 さ ら に ホ ー ル ド モ ー ド と な っ た 時 の 出 力 は 、 サ ン プ ル ホ ー ル ド の動作説 明 の中 で述べ た 通 り 、 モ ー ド 切替が行 な わ れ る 直前 の 出 力 電位 が保持 さ れ る 。 こ の 出 力信号 は サ ン プ リ ン グ モ ー ド に お け る フ ィ ル タ ー動作 を し て い る 時 の 出 力 信号で あ る の で 、 不要成分 を 除去 し た ア ナ 口 グ入力信号波形 を ホ ー ル ド す る に な る 。 サ ン プ ル ' ホ ー ル ド 回路 0 の 出カ イ ン ビ 一 ダ ン ス は非常 に小 さ い た め 、 コ ン デ ン サ ^ を 通 じ て の入力端子 © の 電位変化の影響 は 無視で き る 。
ホ ー ル ド モ ー ド で は コ ン デ ン サ に よ る フ ィ ー -ド パ ッ ク ル ー プ は 開かれ る た め抵抗 ¾ ， ^ と コ ン デ ン サ ^ に よ る 低域通過形 1 次 フ ィ ル タ に よ り 高 域除去 さ れ た電位カ サ ン プ ル · ホ ー ル ド 0 の入力 端子な 9) に印加 さ れ て お り の 状 態 力 > ら サ ン プ リ ン グ モ ー ド に切替っ た 時、 2 次低域通過形 フ ィ ル タ に 変化す る が、 極 め て.短い追従時間 で あ る た め 用途上全 く 問題 は 生 じ ない。
以 上 に よ り サ ン プ ル · ホ ー ル ド ^ の演算増幅器 は 、 サ ン プ リ ン グ モ ー ド で は ァ ク テ ィ ブ フ ィ ル タ の演算増幅器 と し て 、 ま た ホ ー ル ド モ ー ド では 本 来の サ ン プ ル * ホ ー ル ド 回路 の演算増幅器 と し て 共用可能で あ り 、 かつ こ れ ら 2 つ の機能に何 ら 支 障 の な と が判 明 さ れ る
第 4 図 お よ び第 5 図は 、 い ずれ も こ の発明 の他 の実施例で あ り 、 サ ン プ ル ' ホ ー ル ド 回路 を 適 用 し て高域通過形 フ ィ ル タ ^ お よ び帯域通過形 フ ィ ル タ が構成 さ れ た ア ナ 口 グ入力 回路の具体構 成例 を そ れ ぞれ示 し て い る 。 な お 、 こ れ等の 図 に お い て 、 第 3 図 と 同 一符号 は 、 同 一又は相 当 部分 を示すの で 、 詳 し い説 明 は 省略 す る 。 第 4 図 の 実 施例 で は 、 フ ィ ル タ 用 抵抗 フ ィ ル タ 用 コ ン デ ン サ ^ ， に よ っ て 高域通過形 フ ィ ル タ 力 、 ま た 第 5 図 の 実施例 で は 、 フ ィ ル タ 用 抵抗 © ， > フ ィ ル タ 用 コ ン デ ン サ ^ ， ^ に よ っ て帯域通 過形 フ ィ ル タ が 、 そ れ ぞれ第 3 図 の 実施例 と 同様 に サ ン プ ル · ホ ー ル ド 回路 の演算増幅器 と と も に ァ ク テ ィ ィ ル タ と し て働 く
以上 の よ う に こ の発明 に よ れ ば 、 ア ク テ ィ ブ フ ィ ル タ と サ ン プ ル · ホ ー ル ド 回路 を 一体.化 し て構 成 し 、 フ ィ ル タ 回路 の演算増幅器が不要 と な っ た た め コ ス ト 低減 、 省 ス ペ ー ス に加 え 、 信頼性 の向 上 お よ び低消費電力化が計 ら れ る と 共 に 、 更 に サ ン プ ル · ホ ー ル ド 回路は サ ン プ リ ン グ モ ー ド に お い て ボ ル テ ー ジ フ ォ ロ ア 2 段回路の直列接続 と な つ て い る た め 、 極 め て入力 イ ン ビ ー ダ ン ス の高 い 入力 回路 と な っ て お り 、 ア ク テ ィ ブ フ ィ ル タ を 構
ΟΜΡΙ w 成す る 抵抗素子の値 を 高 く 設定で き る た め 抵抗 コ ン デ ン サ 回路時定数 を 一定 と し た場合に コ ン デ ン サ容量 を小 さ く で き る の で コ ス ト 、 ス ペ ー ス の点 で有利で あ る 。
産業上 の利用 可能性
こ の発明 は デ ィ ジ タ ル保護継電器な ど の ア ナ 口 グ入力 回路 に限 ら ず 、 ア ナ ロ グ信号 を入力 と す る デ ィ ジ タ ル機器一般 に適用 で き る も の で あ る 。

Claims

請 求 の 範 囲
1. ス ィ ッ チ を 介 し て直列接続 さ れ る ボ ル テ ー ジ フ ォ ロ ァ 2 段 回路が尖鋭度 Q を 調整す る 演算增幅 器 で あ る ア ク テ ィ ブ フ ィ ル タ と 、 上 記 ス ィ ッ チ の 出 力端 に 設 け ら れ上記 ス ィ ツ チ が閉 の と き 上記 ァ ク テ ィ ブ フ ィ ル タ の 出 力 と 同一電位 に な り 、 上記 ス ィ ツ チ 力 > '開 の と き こ の 電位が上記 ァ ク テ ィ ブ フ ィ ノレ タ カ > ら 出 力維持 さ れ る ホ ー ル ド キ ヤ ノヽ。 シ タ と を 備 え た ア ナ 口 グ入-力 回路。
2. ア ク テ ィ ブ フ ィ ノレ タ は 、 ポ ノレ テ ー ジ フ ォ ロ ア
2 段回路 の 出 カ イ ン ピ ー ダ ン ス よ り ィ ン ピ ー ダ ン ス が大 き い帰還回路 を 有 し 、 ス ィ ッ チ カ 開 の と き 1 次形 フ ィ ル タ で あ り 、 上記 ス ィ ッ チ 力 > '閉 の と き
2 次形 フ ィ ル タ と な る を 特徴 と し た 請求の範 囲第 1 項記載 の ア ナ ロ グ入力 回路
ァ ク テ ィ ブ フ ィ ル タ は 低域通過形 フ ィ ル タ で あ る を 特徴 と し た 請求の範囲第 2 項記 載 の ァ ナ ロ グ入力 回路。
4. ア ク テ ィ ブ フ ィ ル タ は 高域通過形 フ ィ ル タ で あ る こ と を 特徴 と し た 請求の 範囲第 3 項記載の ァ ナ ロ グ入力 回路。 2
5. ァ ク テ ィ プ フ ィ ル タ は 帯域通過形 フ ィ ル タ で あ る こ と を 特徴 と し た 請求の 範囲第 4 項記載の ァ ナ ロ グ入力 回路
PCT/JP1984/000169 1982-11-26 1984-04-04 Analog input circuit WO1985004750A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US06/666,957 US4651034A (en) 1982-11-26 1984-04-04 Analog input circuit with combination sample and hold and filter
PCT/JP1984/000169 WO1985004750A1 (en) 1982-11-26 1984-04-04 Analog input circuit
EP84901417A EP0176596B1 (en) 1982-11-26 1984-04-04 Analog input circuit
DE8484901417T DE3482771D1 (de) 1984-04-04 1984-04-04 Analog-eingangsschaltung.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP57208217A JPS5999920A (ja) 1982-11-26 1982-11-26 デイジタル保護継電器
PCT/JP1984/000169 WO1985004750A1 (en) 1982-11-26 1984-04-04 Analog input circuit

Publications (1)

Publication Number Publication Date
WO1985004750A1 true WO1985004750A1 (en) 1985-10-24

Family

ID=26425038

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1984/000169 WO1985004750A1 (en) 1982-11-26 1984-04-04 Analog input circuit

Country Status (3)

Country Link
US (1) US4651034A (ja)
EP (1) EP0176596B1 (ja)
WO (1) WO1985004750A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916391A (en) * 1984-11-15 1990-04-10 Doerman Eryk S LVDT displacement sensor with signal noise reduction for use in weighing apparatus
DE3688276T2 (de) * 1985-10-16 1993-07-29 Sharp Kk Steuervorrichtung des buendels fuer magnetooptisches plattenspeichersystem.
AU602031B2 (en) * 1986-12-29 1990-09-27 Sony Corporation Filter circuit
US4855627A (en) * 1987-01-14 1989-08-08 Kabushiki Kaisha Toshiba Filter circuit
US4760319A (en) * 1987-02-27 1988-07-26 Magnetic Peripherals Inc. Circuit for removing unwanted slope transitions from an incoming signal
JPH0633723Y2 (ja) * 1987-09-03 1994-08-31 山武ハネウエル株式会社 通信装置
US4922130A (en) * 1988-05-26 1990-05-01 Hewlett-Packard Company High performance track/hold for a digital multimeter
US4941011A (en) * 1989-06-02 1990-07-10 Polaroid Corporation Single integrator system with dual photocells
US5120995A (en) * 1991-05-29 1992-06-09 Motorola, Inc. Switched peak detector
US5483687A (en) * 1993-11-10 1996-01-09 Motorola, Inc. Operational transconductance amplifier track and hold system
US6491380B2 (en) 1997-12-05 2002-12-10 Canon Kabushiki Kaisha Liquid discharging head with common ink chamber positioned over a movable member
US6091940A (en) 1998-10-21 2000-07-18 Parkervision, Inc. Method and system for frequency up-conversion
US6694128B1 (en) 1998-08-18 2004-02-17 Parkervision, Inc. Frequency synthesizer using universal frequency translation technology
US7515896B1 (en) * 1998-10-21 2009-04-07 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships
US6061551A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US6560301B1 (en) 1998-10-21 2003-05-06 Parkervision, Inc. Integrated frequency translation and selectivity with a variety of filter embodiments
US6049706A (en) 1998-10-21 2000-04-11 Parkervision, Inc. Integrated frequency translation and selectivity
US6061555A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for ensuring reception of a communications signal
US6370371B1 (en) 1998-10-21 2002-04-09 Parkervision, Inc. Applications of universal frequency translation
US7236754B2 (en) 1999-08-23 2007-06-26 Parkervision, Inc. Method and system for frequency up-conversion
US6813485B2 (en) 1998-10-21 2004-11-02 Parkervision, Inc. Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same
US6542722B1 (en) * 1998-10-21 2003-04-01 Parkervision, Inc. Method and system for frequency up-conversion with variety of transmitter configurations
US7039372B1 (en) 1998-10-21 2006-05-02 Parkervision, Inc. Method and system for frequency up-conversion with modulation embodiments
US6704549B1 (en) 1999-03-03 2004-03-09 Parkvision, Inc. Multi-mode, multi-band communication system
US6704558B1 (en) 1999-01-22 2004-03-09 Parkervision, Inc. Image-reject down-converter and embodiments thereof, such as the family radio service
US6853690B1 (en) * 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
US6879817B1 (en) 1999-04-16 2005-04-12 Parkervision, Inc. DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
US7065162B1 (en) * 1999-04-16 2006-06-20 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same
US7110444B1 (en) 1999-08-04 2006-09-19 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US8295406B1 (en) 1999-08-04 2012-10-23 Parkervision, Inc. Universal platform module for a plurality of communication protocols
US7010286B2 (en) 2000-04-14 2006-03-07 Parkervision, Inc. Apparatus, system, and method for down-converting and up-converting electromagnetic signals
US7454453B2 (en) 2000-11-14 2008-11-18 Parkervision, Inc. Methods, systems, and computer program products for parallel correlation and applications thereof
US7072427B2 (en) 2001-11-09 2006-07-04 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7460584B2 (en) 2002-07-18 2008-12-02 Parkervision, Inc. Networking methods and systems
US7379883B2 (en) 2002-07-18 2008-05-27 Parkervision, Inc. Networking methods and systems
TWI280690B (en) * 2003-03-18 2007-05-01 Tdk Corp Electronic device for wireless communications and reflector device for wireless communication cards
GB0416803D0 (en) * 2004-07-27 2004-09-01 Wood John Rotary flash ADC

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3839650A (en) * 1973-06-25 1974-10-01 Hughes Aircraft Co Signal processors for filtering applied signals
US3838346A (en) * 1973-11-01 1974-09-24 Bell Telephone Labor Inc Bipolar sample and hold circuit with low-pass filtering
FR2296246A1 (fr) * 1974-12-27 1976-07-23 Thomson Csf Circuit memoire analogique et systeme comportant un tel circuit
US4199697A (en) * 1978-07-05 1980-04-22 Northern Telecom Limited Pulse amplitude modulation sampling gate including filtering
JPS60171700A (ja) * 1984-02-15 1985-09-05 Toshiba Corp サンプルホ−ルド回路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP0176596A4 *
Shadan Hozin Nippon Denshi Kogyo Shinko Kyokai, Analogue IC Oyo Gijutsu Henshu Iinkai "Analogue IC Oyo Handbook" 10 September, 1976 (10. 09. 76), KOGYO CHOSAKAI KABUSHIKI KAISHA p.198, p.252 *

Also Published As

Publication number Publication date
US4651034A (en) 1987-03-17
EP0176596B1 (en) 1990-07-18
EP0176596A4 (en) 1988-08-23
EP0176596A1 (en) 1986-04-09

Similar Documents

Publication Publication Date Title
WO1985004750A1 (en) Analog input circuit
US5892473A (en) Switched capacitor digital-analog converter with a decreased harmonic distortion
JP2708007B2 (ja) サンプル・ホールド回路
KR0169102B1 (ko) 샘플-홀드 장치
US6437720B1 (en) Code independent charge transfer scheme for switched-capacitor digital-to-analog converter
CN107809245B (zh) 模拟至数字转换器
JPH06338798A (ja) 低域通過フィルタ装置
US5565800A (en) Comparator circuit and method of controlling comparator circuit
JPH0211172B2 (ja)
US5764100A (en) Filter
GB2268648A (en) A switched capacitor decimator
KR102577482B1 (ko) 확성기용 전류 검출 회로
US6121908A (en) Monolithic filter gain control circuits and techniques with favorable noise behavior
JP3483565B2 (ja) 複数の入力信号を積分する方法および装置
JPS62149000A (ja) 音声分析装置
CA1036706A (en) Signal processing system and method
JPH0161009B2 (ja)
US5760728A (en) Input stage for an analog-to-digital converter and method of operation thereof
Scott et al. A CMOS slope adaptive delta modulator
JPS6215959B2 (ja)
KR100204539B1 (ko) 시그마 델타 모듈레이터
KR20230150193A (ko) 실리콘 마이크로폰들에서의 로그 증폭기들
CN111900941A (zh) 放大器
JPS6298400A (ja) 音声分析装置
JPH0441618Y2 (ja)

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 1984901417

Country of ref document: EP

AK Designated states

Designated state(s): US

AL Designated countries for regional patents

Designated state(s): CH DE GB

WWP Wipo information: published in national office

Ref document number: 1984901417

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1984901417

Country of ref document: EP