WO1986005305A1 - Programmable circuit for the control of a liquid crystal indicator - Google Patents

Programmable circuit for the control of a liquid crystal indicator Download PDF

Info

Publication number
WO1986005305A1
WO1986005305A1 PCT/DE1986/000094 DE8600094W WO8605305A1 WO 1986005305 A1 WO1986005305 A1 WO 1986005305A1 DE 8600094 W DE8600094 W DE 8600094W WO 8605305 A1 WO8605305 A1 WO 8605305A1
Authority
WO
WIPO (PCT)
Prior art keywords
control circuit
data
liquid crystal
crystal display
computer
Prior art date
Application number
PCT/DE1986/000094
Other languages
English (en)
French (fr)
Inventor
Manfred Koslar
Peter Hubski
Original Assignee
Createc Gesellschaft Für Elektrotechnik Mbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Createc Gesellschaft Für Elektrotechnik Mbh filed Critical Createc Gesellschaft Für Elektrotechnik Mbh
Priority to DE8686901788T priority Critical patent/DE3683155D1/de
Priority to AT86901788T priority patent/ATE70920T1/de
Publication of WO1986005305A1 publication Critical patent/WO1986005305A1/de

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Definitions

  • the invention relates to a control circuit of the type specified in the preamble of claim 1.
  • Circuits of this type which make it possible to organize a matrix-like control to derive the necessary liquid-containing (LCD) display module, information-containing signals from a processor system, the clock and timing signals for the LCD display being generated in the control circuit itself.
  • the characters to be reproduced are usually generated with the aid of memories which are present in the control circuit and are capable of displaying complete characters on the LCD display when a corresponding command is given.
  • control devices for changing the image content require more or less complex operations which have in common that the processor's access to the memory area assigned to the LCD display is only indirect after a corresponding one Request can be made via the control circuit, waiting cycles and similar delays must be accepted.
  • the content of the liquid crystal display can only be initiated indirectly via a memory, which in turn contains the components necessary for generating complete drawing elements composed of point groups.
  • the invention specified in claim 1 is based on the task of largely simplifying a control device of the type mentioned at the outset, changes in the screen content being made as independently as possible of the functional cycles of the control circuit without taking into account special time conditions.
  • the invention is based on the finding that time-optimal processing of signals present in an image memory is possible if the memory area assigned to the image can be achieved essentially independently of the internal control sequence of the circuit and largely unaffected by the times required to supply the screen with data from memory are required.
  • the access times for the control of the LCD display module can be kept so short that the data access from the computer system is not or hardly affected at all.
  • the control circuit is therefore for the connected
  • the timing of the switching is determined by the internal timing of the control circuit in such a way that the times for which the internal lines of the control circuit are connected to the BUS structure for transmitting data to the liquid crystal display are of the order of the times Transmission of individual data words during data exchange with the computer, and are preferably smaller, the access to the memory areas assigned to the LCD modules is not or only occasionally hindered, so that the access of the computer is not restricted.
  • Data words are preferably read out from the memory for driving the LCD module one after the other, in particular the time of the subsequent parallel-serial conversion giving the computer access time again.
  • the computer and control circuit operate asynchronously in their timing control relative to one another.
  • FIG. 1 shows a block diagram of the control device according to the invention within a processor system that controls an LCD display unit
  • FIG. 2 is a block diagram to explain the internal signal processing for an embodiment of the invention.
  • FIG. 3 details of the internal circuitry of the exemplary embodiment according to FIG. 2.
  • a control circuit 1 is provided between a first complete bus structure 2, consisting of data bus 2a, address bus 2b and control bus 2c.
  • This bus structure forms the system bus, which enables data operations between the control circuit according to the invention and a computer 3 and a main memory 4 assigned to the computer.
  • the system bus 2 forms a known bus structure, as is used in the conventional microprocessors.
  • the control device 1 is connected to a further bus structure 5, which likewise consists of a data bus 5a, an address bus 5b and a control bus 5c.
  • a further bus structure 5 which likewise consists of a data bus 5a, an address bus 5b and a control bus 5c.
  • Several - in the present example two - memory areas 6, 7 are connected to this second bus structure, each of which contains the complete image content of graphic information to be reproduced on an LCD module.
  • the LCD module 8 is controlled by the control circuit 1 via a driver stage 9, the data stored in the memories 6 or 7 existing data are converted by the control circuit into serially transmitted information which is adapted to the respective LCD module.
  • polarity reversals and possibly further control pulses are necessary, which are necessary for the operation of such a display module.
  • the data are transmitted over two or more lines (display data), the number of these data lines depending on how many fields the display area is divided into.
  • an interface circuit 11 is distinguished in terms of block circuitry, which maintains the data communication with the bus structure 2 and thus forms the communication interface with the external computer system.
  • the block diagram of the internal circuit shown in FIG. 2 further shows how the control lines (control bus in FIG. 1) are composed in detail.
  • the following signal names were used:
  • Image memory 2 selection signal active LOW, selects image RAM 2 for data exchange with the system computer
  • Image memory 1 selection signal active LOW, selects image RAM 1 for data exchange with the system computer
  • Circuit selection signal active LOW, activates the internal address decoder for internal register programming
  • XIN, XOUT connections for the internal oscillator, XIN can also be used as an external clock input
  • control circuit is ready to exchange data with the system computer DL1, DL2 data outputs for controlling the LCD module etc.
  • a time control 12 is synchronized by an externally connectable crystal 13.
  • An additional test device 14 can be controlled externally and transmits an acknowledgment output "test" signal after the function test of the module has been properly completed.
  • the connections to the external control bus are made by means of a module 14 which effects the data transmission to the second bus structure 5 according to FIG. 1.
  • a control module 15 generates the serial data signals for controlling the data lines of the LCD module.
  • the further control pulses for the LCD display come from the LCD driver controller 16, which generates the signals that are supplied to the external driver circuits.
  • control pulses which are generated by means of the driver controller 16 can be influenced via internal registers, the various control sequences corresponding to the various commercially produced LCD modules being represented by different data words.
  • a central element for linking the two bus structures 2 and 5 is a multiplexer 21, to which the external bus structure 2 (data, address and control bus 2a, 2b and 2c) is fed via a data buffer 22.
  • the connection to the external bus structures for the individual bus lines is influenced as a function of the current operating state of the control circuit 1 by means of the switch connections shown as internal blocks.
  • the connection of the bus lines with the memory areas 6 and 7 assigned to the image has priority over the access of the computer via lines 2.
  • the bus lines 5a to 5c are therefore normally reserved for the internal access of the control circuit 1 in order to use the in the Store 6 and 7 data found to build up the image information.
  • the pulse sequences required to build up the image display are generated in a fixed time grid, one of the memories 6 or 7 being accessed for the image content. Because the two memory areas of the control unit are available with priority, difficulties due to possible collisions with the computer access are avoided.
  • the LCD display shows the memory content, the type of display being triggered by an external command from the computer via the bus structure 2 and the corresponding commands being stored in a register 23. The storage of commands in the Register 23 can occur at any time regardless of the state of the image generation, provided that only the type of image representation is affected. (Those commands which change the type of control of the LCD display 8 and practically ensure the adaptation to another LCD module. Can be disregarded here.)
  • Both memories 6 and 7 can then be accessed twice in succession with respect to the same picture content elements, whereby logical links between these picture contents can be generated in an arithmetic unit 24, so that a pixel is displayed in black if one of the corresponding pixels in both memories is black should be controlled (OR-linked display) or only if both are darkly controlled (AND-) or it can also be achieved that the screen content is only blanked if one of the corresponding memory locations contains the information "black" contains (EXCLUSIVODER or EXOR representation).
  • the memories 6 and 7 are addressed in such a way that successive memory addresses identify memory locations which also follow one another in the image display. Corresponding memory addresses in memories 6 and 7 identify corresponding image areas.
  • the data words recorded in the memories 6 and 7 describe - according to their bit length - the state of a corresponding sequence of pixels in the LCD display 8. Changes which affect the register 23, which occur during the image construction, do not disturb the human observer , because - if the image information in the following in general is retained - this "change of image" is perceived as a natural change.
  • the internal Control part 22 and the timer contained therein generates a pulse which sets the data transmission in the multiplexer 21 so that the internal bus lines are connected to the external bus 5. Due to the simultaneous addressing of the respective memory area 6 or 7 (depending on a data word contained in the register 23), the memory content is transferred to the parallel-serial converter 15 and, after the clock signal has been delayed by a delay element 26 for a short time, the Reading of this data word from the parallel-serial converter is effected via a data line to the driver circuit 9. While the parallel-serial converter 15 is still busy reading the data word, the multiplexer 21 is again switched in the direction of data traffic between the bus structures 2 and 5 via a further delay circuit 27.
  • the delay lines 26 and 27 have only symbolic meaning in the block diagram shown.
  • the relevant signal delays can also be generated in other ways, for example by counters, natural line delays in signal transmission etc.
  • the memory areas 6 and 7 for the connected computer circuit are now directly accessible and the Control circuit 1 is "quasi-transparent".
  • the data available in memories 6 or 7 can be changed or deleted during access to control the LCD.
  • a complete image change is carried out continuously. While the computer accesses one of the memory areas 6 or 7, a change in the information of a complete image display is carried out, a fixed image with the necessary “refresh” cycles can be reproduced from the other memory area without being influenced by the image change.
  • completely generated image contents are stored in the correct order with respect to the addressing in the main memory 4 (FIG. 1), which can be briefly transferred to a memory 6 or 7 assigned to the LCD, if required.
  • main memory 4 All information elements used for character formation are present in main memory 4 and can be addressed as a unit by macro commands and transferred to the corresponding memory areas of memory 6 and 7. There is a high degree of flexibility, since fixed character grids etc. are not required.
  • the LCD display can be used in an independent graphics-capable company, whereby complex characters such as letters and numbers etc. can be read in at short notice by means of appropriate data transfers.
  • the surplus memory spaces can be saved by the computer if used as storage area in quasi-direct access.
  • the memory areas 6 and 7 can also be addressed in DMA mode by external modules, since corresponding control lines ("ready") are available.
  • the data buffer 22 ensures that the data for access via the bus structure 2 are still available for a short time even when the multiplexer 21 is already in its operating state for the transmission of data in the internal control part 25.
  • data can be read into the buffer area when the multiplexer is busy with the transfer of data from the memories 6 or 7 to the LCD display 8.
  • the addressed data are still transferred to the buffer, for example in read mode, by means of a corresponding clock cycle before the multiplexer again allocates the bus 5 to the control circuit internally.
  • the write mode the data transmitted by the computer are recorded and only read into the memories 6 or 7 via the multiplexer when the bus 5 is again available to the computer.
  • an external unit By providing a "ready" line within the control bus 2c, an external unit is signaled that it is ready to accept or deliver data. This state is always displayed when the buffer register 22 - depending on the direction of the transfer - has data ready or can accept it.
  • Such a control line makes the control unit 1 with the downstream memory areas 6 and 7 appear as directly addressable memories.
  • the "Ready" signal is emitted if the buffer register has meanwhile been discharged to the address in memory 6 or 7, also contained in the buffer register, or if a read cycle has been carried out from these memories, so that control of DMA-capable modules in is possible in a favorable manner.
  • the embodiment of the invention is not limited to the preferred exemplary embodiment specified above. Rather, a number of variants are conceivable which make use of the solution shown, even in the case of fundamentally different types.

Description

Programmierbare Schaltung zur Steuerung einer Flüssigkristallanzeige
B e s c h r e i b u n g
Die Erfindung betrifft eine Steuerschaltung der im Oberbegriff des Anspruchs 1 angegebenen Art.
Es sind Schaltungen dieser Art bekannt, welche es ermöglichen, die zur Steuerung eines matrixartig organisier ten Flüssigkristall-(LCD-)Anzeigemoduls erforderlichen, Informationen enthaltenden Signale von einem Prozessorsystem herzuleiten, wobei die Takt- und Zeitsteuersignale für die LCD-Anzeige in der Steuerschaltung selbst generiert werden. Dabei werden meist die wiederzugebenden Zeichen unter Zuhilfenahme von in der Steuerschaltung selbst vorhandenen Speichern generiert, welche in der Lage sind, auf einen entsprechenden Befehl hin vollständige Zeichen in der LCD-Anzeige zur Darstellung zu bringen.
Bei üblichen Flüssigkeitskristallanzeigen hoher Auflösung sind - entsprechend der matrixartigen Ansteuerung - Signalfolgen zu erstellen, welche zum einen in sequentieller Folge Bildzeilen entsprechende Signalmuster aussenden, zum anderen aber auch dafür sorgen, daß ein Neueinschreiben der Zeichen, beispielsweise unter Benutzung des bekannten "Zweidrittel-Verfahrens", in regelmäßiger Wiederholung erfolgt und außerdem in Abständen Umpolungen vorgenommen werden, um Elektrolyseerscheinungen bei den Flüssigkristallanordnungen zu vermeiden. Darüber hinaus sind gegebenenfalls Schaltmittel vorzusehen, um mehrere der Anzeigeflächen nebeneinander zu versorgen, da die maximal ansteuerbare Fläche durch die einzuhaltenden Wiederholungsintervalle begrenzt ist. Die so erzeugten Signale gelangen über Treiberstufen zu dem LCD-Modul.
Nachteilig ist, daß die bekannten Steuereinrichtungen zur Änderung des Bildinhalts mehr oder weniger aufwendige Operationen erfordern, denen gemeinsam ist, daß der Zugriff des Prozessors auf den der LCD-Anzeige zugeordneten Speicherbereich nur mittelbar nach einer entsprechenden Anforderung über die Steuerschaltung erfolgen kann, wobei Wartezyklen und ähnliche Verzögerungen in Kauf genommen werden müssen. Bei anderen Ausführungen kann der Inhalt der Flüssigkeitskristallanzeige nur mittelbar über einen Speicher, der seinerseits die zur Erzeugung vollständiger aus Punktgruppen zusammengesetzte Zeichenelemente notwendigen Bauelemente enthält, veranlaßt werden.
Demgegenüber liegt der im Anspruch 1 angegebenen Erfindung die Aufgabe zugrunde, eine Steuereinrichtung der eingangs genannten Gattung weitgehend zu vereinfachen, wobei Veränderungen des Bildschirminhalts möglichst unabhängig von den Funktionszyklen der Steuerschaltung ohne Beachtung besonderer Zeitbedingungen erfolgen sollen.
Der Erfindung liegt die Erkenntnis zugrunde, daß eine zeitoptimale Verarbeitung von in einem Bildspeicher vorhandenen Signalen dann möglich ist, wenn der dem Bild zugeordnete Speicherbereich im wesentlichen unabhängig von der internen Steuersequenz der Schaltung und weitgehend unbeeinflußt von den Zeiten erzielbar ist, welche zur Versorgung des Bildschirms mit Daten aus dem Speicher erforderlich sind. Die Zugriffszeiten für die Ansteuerung des LCD-Anzeigemoduls können dabei regelmäßig so kurz gehalten werden, daß der Datenzugriff aus dem Rechnersystem zeitlich nicht oder kaum beeinträchtigt wird.
Die Steuerschaltung ist damit für den angeschlossenen
Rechner "quasi-transparent", so daß eine Veränderung des Bildschirm(Speicher) inhalts jederzeit ohne Rücksicht auf die zyklischen internen Abläufe der Steuereinrichtung er folgen kann. Die Speicher zum Festhalten der Bildschirminhalte erscheinen dem Prozessorsystem als Teil der für ihn direkt erreichbaren Speicherbereiche. Die Ansteuerung erfolgt über eine speicherorientierte Adressierung entsprechend der üblichen Adressierung von RAM- oder ROM- Speicherbausteinen. Der Zugriff auf die für die LCD-Darstellung "reservierten" Speicherbereiche wird dabei in regelmäßiger Folge unter kurzfristiger Abschaltung des Zugriffs durch den Rechner vorgenommen, wobei mittels entsprechender Pufferung zwischen Rechner und Bildschirmspeicher erreicht werden kann, daß hierdurch keine oder höchstens eine geringfügige zeitliche Verzögerung für das Prozessorsystem auftritt.
Dabei ist von besonderer Bedeutung, daß Änderungen von Bildinhalten bei geringfügigen Informationsveränderungen ohne subjektive Störung des Betrachters durch direkten Eingriff in die laufende Bilddarstellung vorgenommen werden können.
Bei komplexen Umstellungen der Bilddarstellungen kann zwischen zwei oder mehr verschiedenen gleichberechtigten Speicherbereichen umgeschaltet werden, welche jeweils den gesamten Bildinhalt umfassen. In diesem Fall erfolgt der Bildwechsel durch Umschalten der Steuerschaltung "schlagartig", während bei gewollter sukzessiver Änderung des Bildinhaltes durch den Prozessor die Steuerzeiten der Veränderungen einzelner Bildabschnitte so gewählt werden können, daß sich Bildelemente vor den Augen des Betrachters nacheinander "aufbauen". Durch den Abruf von zwei mittels mathematisch/logischer Verknüpfungen verbundener Bildinhalte lassen sich jederzeit weitere Bilddarstellungen erzeugen, welche durch Kombination oder sonstige logische Zuordnung der Bildelemente der einander überlagerten Bildinhalte der beiden Speicherbereiche entstehen. Diese Steuerung wird - ebenfalls speicherorientiert - durch vom Rechner her adressierbare und bevorzugt innerhalb der Steuerschaltung vorgesehene Register vorgenommen, deren Inhalt von der Steuerschaltung gelesen und ausgewertet wird.
Wenn die vom internen Zeittakt der Steuerschaltung bestimmte zeitliche Steuerung der Durchschaltung in der Weise erfolgt, daß die Zeiten, für die die internen Leitungen der Steuerschaltung mit der BUS-Struktur zur über- tragung von Daten zur Flüssigkristallanzeige verbunden sind, in der Größenordnung der Zeiten zur Übertragung einzelner Datenworte beim Datenaustausch mit dem Rechner liegen, und vorzugsweise kleiner sind, wird der Zugriff auf die den LCD-Modulen zugeordneten Speicherbereichen nicht oder höhcstens gelegentlich behindert, so daß der Rechner in seinem Zugriff nicht eingeschränkt ist. Bevorzugt erfolgt das Auslesen von Datenworten aus dem Speicher zum Ansteuern des LCD-Moduls also einzeln nacheinander, wobei insbesondere die Zeit der nachfolgenden Parallel-Seriell-Wandlung dem Rechner erneut Zugriffszeit gibt. Rechner und Steuerschaltung arbeiten dabei in ihrer Zeitsteuerung relativ zueinander asynchron.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet bzw. werden nachstehend zusammen mit der Beschreibung der bevorzugten Ausführung der Erfindung anhand der Figuren näher dargestellt. Es zeigen: Figur 1 ein Blockdiagramm der erfindungsgemäßen Steuereinrichtung innerhalb eines Prozessorssystems, das eine LCD-Anzeigeeinheit steuert,
Figur 2 ein Blockschaltbild zur Erläuterung der internen Signalverarbeitung für ein Ausführungsbeispiel der Erfindung und
Figur 3 Details der Innenschaltung des Ausführungsbeispiels gemäß Figur 2.
Bei der in Figur 1 dargestellten Blockschaltung ist eine Steuerschaltung 1 zwischen einer ersten vollständigen Bus-Struktur 2, bestehend aus Datenbus 2a, Adressenbus 2b und Steuerbus 2c, vorgesehen. Diese Bus-Struktur bildet den Systembus, welcher die Datenoperationen zwischen der erfindungsgemäßen Steuerschaltung und einem Rechner 3 sowie einem dem Rechner zugeordneten Hauptspeicher 4 ermöglicht. Der Systembus 2 bildet eine bekannte Bus-Struktur, wie sie bei den gebräuchlichen Mikroprozessoren verwendet wird.
Die Steuereinrichtung 1 ist mit einer weiteren Bus-Stuktur 5 verbunden, welche ebenfalls aus einem Datenbus 5a, einem Adress-Bus 5b und einem Steuerbus 5c besteht. An diese zweite Bus-Struktur sind mehrere - im vorliegenden Beispiel zwei - Speicherbereiche 6, 7 angeschlossen, welche jeweils den vollständigen Bildinhalt einer auf einem LCD-Modul wiederzugebenden Graphikinformation enthalten. Der LCD-Modul 8 wird von der Steuerschaltung 1 über eine Treiberstufe 9 gesteuert, wobei die in den Speichern 6 bzw. 7 vorhandenen Daten durch die Steuerschaltung in seriell zu übertragende Informationen umgesetzt werden, welche dem jeweiligen LCD-Modul angepaßt sind. Neben der zeilenweisen Übertragung des Bildinhalts in zur Wiederauffrischung des Bilds erforderlichen Zyklen sind Polaritätsumkehrungen und gegebenenfalls weitere Steuerimpulse erforderlich, welche zum Betrieb eines derartigen Anzeige-Moduls notwendig sind. Die Daten werden über zwei oder mehr Leitungen (Display Data) übertragen, wobei sich die Zahl dieser Datenleitungen danach richtet, in wie viele Felder die Darstellungsfläche unterteilt ist.
Bei der in Figur 2 dargestellten Innenschaltung des Steuerteils 1 wird blockschaltungsmäßig eine Interfaceschaltung 11 unterschieden, welche die Datenkommunikation zur Bus-Struktur 2 aufrechterhält und somit die Kommunikationsschnittstelle zum externen Rechnersystem bildet.
Das in Figur 2 wiedergegebene Blockschaltbild der Innenschaltung zeigt des weiteren, wie sich die Steuerleitungen (Steuerbus in Figur 1) im einzelnen zusammensetzen. Dabei wurden die folgenden Signalbezeichnungen verwendet:
Bezeichnung Funktion
D0 - D7 Bidirektionaler System-Datenbus.
A0 - A15 System-Adressbus
Bildspeicher 2 Selektionssignal, Aktiv LOW, selektiert den Bild-RAM 2 für den Datenaustausch mit dem System-Rechner
Bildspeicher 1 Selektionssignal, Aktiv-LOW, selektiert den Bild-RAM 1 für den Datenaustausch mit dem Systemrechner
Schaltungsselektionssignal, Aktiv-LOW, aktiviert den internen Adress-Dekoder für interne Registerprogrammierung
Schreibimpuls, Aktiv-LOW
Leseimpuls, Aktiv-LOW
setzt die Schaltung zurück, ohne Registerin¬
Figure imgf000010_0001
haltsverlust
XIN, XOUT Anschlüsse für den internen Oszillator, XIN kann auch als externer Takteingang benutzt werden
TEST Chip-Test-Ein-/Ausgänge RD0 - RD7 Bidirektionaler Bildspeicher-Datenbus
RA0 - RA15 Bildspeicher-Adressbus
Ausgang enable Bildspeicher-Kontrollsignal,
Aktiv-LOW
R/W Lese/Schreib-Bildspeicher-Kontrollsignal, HIGH = Lesen, LOW = Schreiben
Figure imgf000011_0001
Selektionssignal, erster Bildspeicher
Selektionssignal, zweiter Bildspeicher
Figure imgf000011_0002
CP1, CP2 LCD-Kontroll-Signal, Schiebetakt
LP LCD-Kontroll-Signal, Schiebezyklus-Endeimpuls
FP LCD-Kόntroll-Signal, Ende des ersten Schiebezyklus-Impulses
FR LCD-Kontroll-Signal für das Umpolen der Betriebsspannung für die LCD-Segmente
BLC Blinkfrequenz-Takteingang
Figure imgf000011_0003
Interrupt-Ausgang für den System-Rechner, löschbar
Bereitschaftssignal der Steuerschaltung,
Figure imgf000011_0004
LOW = Steuerschaltung ist bereit, um Daten mit dem System-Rechner auszutauschen DL1, DL2 Datenausgänge zur Steuerung des LCD-Moduls usw.
Entsprechend sind aus der vorstehenden Tabelle auch die Bezeichnungen und Funktionen der Verbindungen zum LCD-Modul 8 zu entnehmen. Eine Zeitsteuerung 12 wird synchronisiert von einem extern anschließbaren Quarz 13. Eine zusätzliche Testvorrichtung 14 läßt sich extern ansteuern und übermittelt nach ordnungsgemäß abgeschlossenem Funktionstest des Bausteins ein Quittungsausgangs-"Test"-Signal. Die Verbindungen zum externen Steuerbus erfolgen mittels einer Baugruppe 14, welche die Datenübertragung zur zweiten Bus-Struktur 5 gemäß Figur 1 bewirkt.
Ein Ansteuerbaustein 15 erzeugt die seriellen Datensignale zur Ansteuerung der Datenleitungen des LCD-Moduls. Die weiteren Steuerungsimpulse für die LCD-Anzeige stammen von der LCD-Treiber-Steuerung 16, welche die Signale erzeugt, die den externen Treiberschaltungen zugeführt werden.
Die Steuerimpulse, welche mittels der Treiber-Steuerung 16 erzeugt werden, lassen sich über interne Register beeinflussen, wobei die verschiedenen kommerziell gefertigten LCD-Modulen entsprechenden Steuersequenzen durch unterschiedliche Datenworte repräsentiert werden.
In der Darstellung gemäß Figur 3 sind diejenigen Bauelemente schematisch dargestellt, welche beim Betrieb der erfindungsgemäßen Steuerschaltung funktioneil wirksam wer den. Die externen Baugruppen entsprechen in ihrer Bezeichnungsweise der in den Figuren 2 bzw. 3 verwendeten Form.
Zentrales Element für die Verknüpfung der beiden Bus-Strukturen 2 und 5 ist ein Multiplexer 21, dem die externe BUS-Struktur 2 (Daten-, Adress- und Steuerbus 2a, 2b und 2c) über einen Datenpuffer 22 zugeleitet werden. Mittels der als interne Blöcke dargestellten Weichenverbindungen wird die Verbindung zu den äußeren Bus-Strukturen für die einzelnen Busleitungen in Abhängigkeit vom aktuellen Betriebszustand der Steuerschaltung 1 beeinflußt. Dabei hat die Verbindung der Busleitungen mit den der Bilddarstellung zugeordneten Speicherbereichen 6 und 7 grundsätzlich Priorität vor dem Zugriff des Rechners über die Leitungen 2. Die Busleitungen 5a bis 5c sind daher im Normalfall für den internen Zugriff der Steuerschaltung 1 reserviert, um aus den in den Speichern 6 und 7 vorgefundenen Daten die Bildinformation aufzubauen.
Gesteuert durch den bevorzugt quarzstabilen Zeitgeber 12, 13 werden die zum Aufbau der Bilddarstellung notwendigen Impulsfolgen in einem festen Zeitraster erzeugt, wobei für den Bildinhalt jeweils auf einen der Speicher 6 oder 7 zugegriffen wird. Dadurch, daß die beiden Speicherbereiche der Steuereinheit bevorrechtigt zur Verfügung stehen, sind Schwierigkeiten durch eventuelle Kollisionen mit dem Rechnerzugriff vermieden. Die LCD-Anzeige gibt jeweils den Speicherinhalt wieder, wobei die Art der Darstellung durch einen externen Befehl vom Rechner über die Bus-Struktur 2 veranlaßt wird und die entsprechenden Befehle in einem Register 23 abgelegt werden. Die Ablage von Befehlen im Register 23 kann unabhängig vom Zustand der Bilderzeugung jederzeit erfolgen, sofern lediglich die Art der Bilddarstellung betroffen ist. (Diejenigen Befehle, welche die Art der Ansteuerung des LCD-Displays 8 verändern und praktisch die Anpassung an eine andere LCD-Baugruppe sicherstellen. Können hier außer Betracht gelassen werden.)
Dabei kann nach Belieben auch auf beide Speicher 6 und 7 bezüglich derselben Bildinhaltselemente nacheinander zweifach zugegriffen werden, wobei in einer Arithmetikeinheit 24 logische Verknüpfungen zwischen diesen Bildinhalten erzeugt werden können, so daß eine Schwarzdarstellung eines Bildpunktes erfolgt, wenn einer der entsprechenden Bildpunkte in beiden Speichern schwarz gesteuert werden soll (ODER- verknüpfte Darstellung) oder aber nur dann, wenn beide dunkel gesteuert werden (UND-) bzw. es kann auch erreicht werden, daß der Bildschirminhalt nur dann dunkel getastet wird, wenn einer der entsprechenden Speicherplätze die Information "schwarz" enthält (EXCLUSIVODER bzw. EXOR-Darstellung). Die Adressierung der Speicher 6 und 7 erfolgt dabei derart, daß aufeinanderfolgende Speicheradressen Speicherplätze kennzeichnen, die auch in der Bilddarstellung aufeinanderfolgen. Entsprechende Speicheradressen in den Speichern 6 und 7 kennzeichnen übereinstimmende Bildbereiche. Die in den Speichern 6 und 7 festgehaltenen Datenworte beschreiben - entsprechend ihrer Bit-Länge - den Zustand einer entsprechenden Folge von Bildpunkten im LCD-Display 8. Veränderungen die das Register 23 betreffen, welche während des Bildaufbaus erfolgen, fallen dem menschlichen Betrachter nicht störend auf, da - sofern die Bildinformation im folgenden generell erhalten bleibt - dieser "Bildwechsel" als natürliche Veränderung empfunden wird.
Dadurch, daß die Bildinformation direkt aus den Speichern 6 und 7 gewonnen wird - und zwar ohne Zwischenschaltung von Zeichengeneratoren - ist. der Aufbau der Steuerschaltung 1 äußerst einfach. Zwar erhöht sich der für den Bildaufbau in den Speichern 6 und 7 festzuhaltende Informationsbedarf. Da die betreffenden Daten durch die erfindungsgemäße Schaltung jedoch ohne Zeitverlust eingespeichert und geändert werden können, ergäbe sich durch die Verwendung von Zeichengeneratoren innerhalb des Steuerteils 1 keine Vereinfachung. Durch den unmittelbar wirkenden Direktzugriff auf die Speicher 6 und 7, wie er weiter unten beschrieben wird, erhöht sich die Universalität der Verwendung der Steuerschaltung dagegen wesentlich.
Bei der Verwendung der aus den Speichern 6 und 7 mittels der Bus-Struktur 5 ausgelesenen Daten und Übertragung derselben - gegebenenfalls nach einer arithmetischen Operation in der Baugruppe 24 in einem Parallel-Seriell-Wandler 15 - wird im Takte des Zeitgebers 12 jeweils ein Datenwort als bitweise Impulsfolge an eine entsprechende Datenleitung zur Treiberschaltung 9 übertragen. In Figur 3 ist aus Vereinfachungsgründen lediglich eine Datenleitung wiedergegeben. Für die gleichzeitige Ansteuerung mehrerer getrennter Bildbereiche wäre entsprechend der Parallel-Seriell-Wandler 15 mehrfach vorzusehen.
Im Rahmen des vom Zeitgeber erzeugten Zeitzyklus wird jeweils für jedes zu übertragende Datenwort vom internen Steuerteil 22 und dem darin enthaltenen Zeitgeber ein Impuls erzeugt, welcher die Datenübertragung im Multiplexer 21 so setzt, daß αie internen Bus-Leitungen mit dem externen Bus 5 verbunden sind. Durch die gleichzeitige Adressierung des jeweiligen Speicherbereiches 6 oder 7 (in Abhängigkeit von einem im Register 23 enthaltenen Datenwort) wird der Speicherinhalt in den Parallel-Seriell-Wandler 15 übertragen und, nachdem das Taktsignal durch ein Verzögerungsglied 26 um einen kleinen Zeitraum verzögert wurde, das Auslesen dieses Datenwortes aus dem Parallel-Seriell-Wandler über eine Datenleitung zur Treiberschaltung 9 hin be-wirkt. Während der Parallel-Seriell-Wandler 15 noch mit dem Auslesen des Datenwortes beschäftigt ist, wird über eine weitere Verzögerungsschaltung 27 der Multiplexer 21 wieder in Richtung Datenverkehr zwischen den Bus-Strukturen 2 und 5 geschaltet.
Die Verzögerungsleitungen 26 und 27 haben in dem dargestellten Blockschaltbild lediglich symbolische Bedeutung. Die betreffenden Signalverzögerungen können auch auf andere Weise, beispielsweise durch Zähler, natürliche Leitungsverzögerungen bei der Signalübertragung etc., erzeugt werden.
Dadurch, daß die Zugriffszeiten bei der Parallel-Seriell-Wandlung für die Übermittlung eines Datenworts zur LCD-Einheit relativ kurz sind, steht dem an der Bus-Struktur 2 angeschlossenen Rechner der Zugriff zu den Speichern 6 und 7 nahezu uneingeschränkt zur Verfügung.
Damit sind nun die Speicherbereiche 6 und 7 für die angeschlossene Rechnerschaltung direkt erreichbar und die Steuerschaltung 1 ist "quasi-transparent". Während des Zugriffs für die Ansteuerung des LCDs können die in den Speichern 6 oder 7 vorhandenen Daten verändert oder gelöscht werden. Um eine konstante Bilddarstellung zu erhalten, wird ein vollständiger Bildwechsel zusammenhängend ausgeführt. Während durch Zugriff des Rechners auf einen der Speicherbereiche 6 bzw. 7 ein Wechsel der Information einer vollständigen Bilddarstellung vollzogen wird, kann aus dem anderen Speicherbereich ein feststehendes Bild mit den notwendigen "Refresh"-Zyklen ohne Beeinflussung durch den Bildwechsel wiedergegeben werden. Bei einer bevorzugten Anwendung der Erfindung werden fertig erzeugte Bildinhalte in korrekter Folge bezüglich der Adressierung im Hauptspeicher 4 (Figur 1) abgelegt, welche nach Bedarf kurzfristig in einen dem LCD-zugeordneten Speicher 6 oder 7 übertragen werden können. Sämtliche zur Zeichenbildung dienenden Informationselemente sind im Hauptspeicher 4 vorhanden und können durch Makro-Befehle als Einheit adressiert und in die entsprechenden Speicherbereiche der Speieher 6 und 7 übertragen werden. Dabei ist eine hohe Flexibilität gegeben, da feste Zeichenraster etc. nicht erforderlich sind. Die LCD-Anzeige kann in einem unabhängigen graphik-fähigen Betrieb benutzt werden, wobei komplexe Zeichen wie Buchstaben und Ziffern etc. durch entsprechende Datenübertragungen kurzfristig eingelesen werden können.
Falls die Speicherbereiche 6 oder 7 nicht exakt dem
Speicherbedarf des LCD-Elementes entsprechen und - wie im Normalfall - dessen Kapazität geringfügig übertreffen, können die überzähligen Speicherplätze vom Rechner eben falls als Speicherbereich im Quasi-Direktzugriff Denutzt werden. Die Speicherbereiche 6 und 7 lassen sich auch in DMA-Betrieb von externen Baugruppen adressieren, da entsprechende Steuerleitungen ("Ready") vorhanden sind.
Der Datenpuffer 22 sorgt dafür, daß die Daten zum Zugriff über die Bus-Struktur 2 kurzfristig auch dann noch zur Verfügung stehen, wenn der Multiplexer 21 bereits seinen Betriebszustand für die Übertragung von Daten im internen Steuerteil 25 einnimmt. Entsprechend können in den Pufferbereich Daten eingelesen werden, wenn der Multiplexer mit der Übertragung von Daten aus den Speichern 6 bzw. 7 zum LCD-Display 8 beschäftigt ist. Bei einer praktischen Ausführung werden beispielsweise im Lesebetrieb durch einen entsprechenden Taktzyklus die adressierten Daten noch in den Puffer übertragen, bevor der Multiplexer den Bus 5 wieder der Steuerschaltung intern zuteilt. Im Schreibbetrieb werden die vom Rechner übertragenen Daten festgehalten und erst dann über den Multiplexer in die Speicher 6 oder 7 eingelesen, wenn der Bus 5 dem Rechner wieder zur Verfügung steht.
Dieser sogennante "Handshake"-Betrieb erfolgt daoei entsprechend dem in der Prozessortechnik üblichen Vereinbarungen mit den zugehörigen Steuerleitungen. Durch die Verwendung eines Daten- und Adressenpuffers in der dargestellten Konfiguration ergibt sich die Möglichkeit, durch eine Heraufsetzung der Geschwindigkeit der internen Verarbeitung des Zugriffs des LCD-Displays zu den Speiehern gegenüber der Geschwindigkeit des externen Rechners die Datenverarbeitung mit dem Rechner ungefähr um die Hälfte langsamer zu gestalten als es der internen Taktfrequenz der Datenaufbereitung entspricht. Bei einer derartigen Zeitsteuerung unter Verwendung des Puffers tritt für den Rechner die interne Bedienung des LCD-Moduls in keiner Weise mehr zeitverzögernd in Erscheinung.
Durch Vorsehen einer "Ready"-Leitung innerhalb des Steuerbus 2c wird einer externen Einheit die Bereitschaft signalisiert, Daten anzunehmen oder abzugeben. Dieser Zustand wird immer dann angezeigt, wenn das Pufferregister 22 - je nach Richtung der Übertragung - Daten bereithält oder annehmen kann. Eine derartige Steuerleitung läßt die Steuereinheit 1 mit den nachgeschalteten Speicherbereichen 6 und 7 als direkt adressierbaren Speicher erscheinen. Das "Ready"-Signal wird abgegeben, wenn zwischenzeitlich das Pufferregister zu der ebenfalls im Pufferregister enthalt tenen Adresse im Speicher 6 bzw. 7 entladen wurde oder wenn von diesen Speichern her ein Lesezyklus ausgeführt wurde, so daß eine Steuerung von DMA-fähigen Baugruppen in günstiger Weise möglich ist.
Die Erfindung beschränkt sich in ihrer Ausführung nicht auf das vorstehend angegebene bevorzugte Ausführungsbeispiel. Vielmehr ist eine Anzahl von Varianten denkbar, welche von der dargestellten Lösung auch bei grundsätzlich anders gearteten Ausführungen Gebrauch machen.
* * * * *

Claims

A n s p r ü c h e
1. Programmierbare Schaltung zur Steuerung einer Flüssigkristallanzeige (LCD-Controller), gegebenenfalls unter Zwischenschaltung von Treiberstufen, für zwei getrennte BUS-Strukturen, von denen die eine zum Datenaustausch mit einem Rechner dient, während über die andere der Datenaustausch mit mindestens einem adressierbaren Speicher erfolgt, der der Flüssigkristallanzeige (LCD) zugeordnet ist,
d a d u r c h g e k e n n z e i c h n e t ,
daß beide BUS-Strukturen als vollständige, parallele BUS-Strukturen, bestehend aus Adress-, Daten- und Steuerleitungen, ausgebildet sind, welche bei einem vorgegebenen Schaltzustand der Steuerschaltung und gegebenenfalls auf ein entsprechendes zusätzliches Signal des Rechners hin, so zusammengeschaltet werden, daß ein Datenaustausch zwischen dem der Flüssigkristallanzeige zugeordneten Speicher und dem Rechner erfolgen kann.
2. Steuerschaltung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der vorgegebene Schaltzustand der Steuerschaltung darin besteht, daß die BUS-Struktur, die zur Verbindung mit dem der Flüssigkristallanzeige zugeordneten Speicherbereich dient, nicht mit internen Steuerleitungen, der Steuerschaltung zur Übertragung von Daten zur Flüssigkristallanzeige durchge schaltet ist, wobei die zeitliche Steuerung des Aufbaus dieser Verbindung vom internen Zeittakt der Steuerschaltung bestimmt wird.
3. Steuerschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Verbindung zwischen der BUS-Struktur, über die der Datenaustausch mit dem der Flüssigkristallanzeige zugeordneten Speicher erfolgt, und der BUS-Struktur, die zum Datenaustausch mit dem Rechner dient, unter Einschaltung mindestens eines Pufferspeichers vorgenommen wird.
4. Steuerschaltung nach einem der Ansprüche 2 oder 3, d a d u r c h g e k e n n z e i c h n e t , daß die vom internen Zeittakt der Steuerschaltung bestimmte zeitliche Steuerung der Durchschaltung in der Weise erfolgt, daß die Zeiten, für die die internen Leitungen der Steuerschaltung mit der BUS-Struktur zur Übertragung von Daten zur Flüssigkristallanzeige verbunden sind, in der Größenordnung der Zeiten zur Übertragung einzelner Datenworte beim Datenaustausch mit dem Rechner liegen und insbesondere kleiner sind.
5. Steuerschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Parallel-Seriell-Umwandlung eines zur Übertragung zur Flüssigkristallanzeige bestimmten Datenwortes während eines Zeitraums erfolgt, zu der die BUS-Struktur, die zur Verbindung mit dem der Flüssigkristallanzeige zugeordneten Speicherbereich dient, nicht zu den internen Leitungen der Steuerschaltung zur Übertragung von Daten zur Flüssigkristallanzeige durchgeschaltet ist.
6. Steuerschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß ein Multiplexer vorgesehen ist, der die BUS-Struktur, über die der Datenaustausch mit mindestens einem adressierbaren Speicher erfolgt, der der Flüssigkristallanzeige (LCD) zugeordnet ist, in Abhängigkeit vom internen Zeittakt der Steuerschaltung abwechselnd zum einen mit der dem Rechner zugeordneten BUS-Struktur und zum anderen mit den internen Steuerleitungen zur Übertragung von Daten zur Flüssigkristallanzeige durchschaltet.
7. Steuerschaltung nach einem der vorangehenden Ansprüehe, d a d u r c h g e k e n n z e i c h n e t , daß die Programmierung von Betriebszuständen der Steuerschaltung über deren interne Register erfolgt, die mit der mit dem Rechner verbundenen BUS-Struktur erreichbar sind.
8. Steuerschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß Steuerleitungeh (Ready) vorgesehen sind, welche einen Direktzugriff von DMA-fähigen Bauelmenten auf die BUS-Struktur zum Datenaustausch mit der Flüssigkristallanzeige erlauben.
9. Steuerschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß verschiedene der Flüssigkristallanzeige zugeordnete Speicherbereiche unter identischen Adressen erreichbar sind, wobei die Selektierung über zusätzliche Steuerleitungen (CS1 und CS2) erfolgt..
10. Steuerschaltung nach einem der vorangehenden Ansprüehe, d a d u r c h g e k e n n z e i c h n e t , daß verschiedene der Flüssigkeitsanzeige zugeordnete Speicherbereiche mittels in einem Register abspeicherbarer Datenworte logisch verknüpfbar sind, wobei beim Einspeichern des ensprechenden, diesen Zustand kennzeichnenden Datenwortes die einzelnen Bildpunkte entsprechend dem Ergebnis der logischen Verknüpfung des Speicherinhalts einander entsprechender Bildpunkte wiedergegeben werden.
11. Steuerschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß verschiedene der Flüssigkristallanzeige zugeordnete Speicherbereiche mittels in einem Register abspeicherbarer Datenworte separat anwähl- und auf der Flüssigkristallanzeige darstellbar sind.
12. Steuerschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß mehrere gleichzeitig ansteuerbare Datenleitungen zur Versorgung von Teilbildern vorgesehen sind, welche jeweils unterschiedliche Bildinhalte übertragen.
* * * * *
PCT/DE1986/000094 1985-03-06 1986-03-06 Programmable circuit for the control of a liquid crystal indicator WO1986005305A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE8686901788T DE3683155D1 (de) 1985-03-06 1986-03-06 Programmierbare schaltung zur steuerung einer fluessigkristallanzeige.
AT86901788T ATE70920T1 (de) 1985-03-06 1986-03-06 Programmierbare schaltung zur steuerung einer fluessigkristallanzeige.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19853508321 DE3508321A1 (de) 1985-03-06 1985-03-06 Programmierbare schaltung zur steuerung einer fluessigkristallanzeige
DEP3508321.2 1985-03-06

Publications (1)

Publication Number Publication Date
WO1986005305A1 true WO1986005305A1 (en) 1986-09-12

Family

ID=6264644

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1986/000094 WO1986005305A1 (en) 1985-03-06 1986-03-06 Programmable circuit for the control of a liquid crystal indicator

Country Status (7)

Country Link
US (1) US4839638A (de)
EP (1) EP0252911B1 (de)
JP (1) JPS62502992A (de)
AT (1) ATE70920T1 (de)
AU (1) AU5581386A (de)
DE (2) DE3508321A1 (de)
WO (1) WO1986005305A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0530762A2 (de) * 1991-09-06 1993-03-10 Texas Instruments Incorporated Steuersystem für eine DMD-Anzeige
US6633273B2 (en) 1993-08-30 2003-10-14 Hitachi, Ltd. Liquid crystal display with liquid crystal driver having display memory
DE10301494B3 (de) * 2003-01-16 2004-08-26 Conrac Gmbh Bildspeicherüberwachungssystem

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920006328B1 (ko) * 1988-03-25 1992-08-03 미쯔비시덴끼 가부시끼가이샤 표시 및 묘화 제어 시스템
US5206629A (en) * 1989-02-27 1993-04-27 Texas Instruments Incorporated Spatial light modulator and memory for digitized video display
DE4006243A1 (de) * 1989-07-21 1991-01-31 Eurosil Electronic Gmbh Schaltungsanordnung zum betrieb einer fluessigkristallanzeige
JP2584871B2 (ja) * 1989-08-31 1997-02-26 キヤノン株式会社 表示装置
US6782483B2 (en) * 1990-03-23 2004-08-24 Matsushita Electric Industrial Co., Ltd. Data processing apparatus
KR940004138B1 (en) * 1990-04-06 1994-05-13 Canon Kk Display apparatus
JP2935307B2 (ja) * 1992-02-20 1999-08-16 株式会社日立製作所 ディスプレイ
JP3334211B2 (ja) * 1993-02-10 2002-10-15 株式会社日立製作所 ディスプレイ
KR970005937B1 (ko) * 1994-08-26 1997-04-22 삼성전자 주식회사 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로
US5912653A (en) * 1994-09-15 1999-06-15 Fitch; Stephan J. Garment with programmable video display unit
US6078318A (en) * 1995-04-27 2000-06-20 Canon Kabushiki Kaisha Data transfer method, display driving circuit using the method, and image display apparatus
US5828355A (en) * 1996-10-16 1998-10-27 Northern Telecom Limited General purpose liquid crystal display controller
GB2329741A (en) * 1997-09-29 1999-03-31 Holtek Microelectronics Inc Liquid crystal display driver
JP4177525B2 (ja) * 1999-07-23 2008-11-05 京セラ株式会社 携帯電話機
US6870519B2 (en) 2001-03-28 2005-03-22 Intel Corporation Methods for tiling multiple display elements to form a single display
US20040008174A1 (en) * 2002-07-12 2004-01-15 Denis Beaudoin Graphics controller configurable for any display device
JP2006270991A (ja) * 2006-05-18 2006-10-05 Kyocera Corp 携帯電話機
WO2010129909A1 (en) 2009-05-07 2010-11-11 Cypress Semiconductor Corporation Development, programming, and debugging environment
US20120005693A1 (en) * 2010-01-08 2012-01-05 Cypress Semiconductor Corporation Development, Programming, and Debugging Environment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2509887A1 (fr) * 1981-07-15 1983-01-21 Europ Teletransmission Dispositif de memorisation et d'affichage

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3821730A (en) * 1973-06-14 1974-06-28 Lektromedia Ltd Method and apparatus for displaying information on the screen of a monitor
US4094000A (en) * 1976-12-16 1978-06-06 Atex, Incorporated Graphics display unit
JPS5390818A (en) * 1977-01-21 1978-08-10 Toshiba Corp Character display unit
JPS57101893A (en) * 1980-12-17 1982-06-24 Hitachi Ltd Liquid crystal display character generation circuit
FR2509897A1 (fr) * 1981-07-17 1983-01-21 Commissariat Energie Atomique Procede de detection et d'estimation de la grandeur d'une fissure dans la gaine d'un crayon d'assemblage combustible de reacteur nucleaire
US4482970A (en) * 1981-11-06 1984-11-13 Grumman Aerospace Corporation Boolean filtering method and apparatus
US4441105A (en) * 1981-12-28 1984-04-03 Beckman Instruments, Inc. Display system and method
US4536856A (en) * 1982-06-07 1985-08-20 Sord Computer Systems, Inc. Method of and apparatus for controlling the display of video signal information
SE431597B (sv) * 1982-06-24 1984-02-13 Asea Ab Anordning for presentation av grafisk information i form av symboler av godtycklig storlek pa en bildskerm
US4554538A (en) * 1983-05-25 1985-11-19 Westinghouse Electric Corp. Multi-level raster scan display system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2509887A1 (fr) * 1981-07-15 1983-01-21 Europ Teletransmission Dispositif de memorisation et d'affichage

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J.E.E. Journal of Electronic Engineering, Vol. 20, No. 195, March 1983, Tokyo (JP) L. SHUICHI et al.: "Sportlighting Display Devices: Dot-Matrix L.C.D. Modules Finding new and Varied Applications", pages 93-97, see figure 7 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0530762A2 (de) * 1991-09-06 1993-03-10 Texas Instruments Incorporated Steuersystem für eine DMD-Anzeige
EP0530762A3 (en) * 1991-09-06 1993-11-18 Texas Instruments Inc Dmd display system controller
US6633273B2 (en) 1993-08-30 2003-10-14 Hitachi, Ltd. Liquid crystal display with liquid crystal driver having display memory
DE10301494B3 (de) * 2003-01-16 2004-08-26 Conrac Gmbh Bildspeicherüberwachungssystem

Also Published As

Publication number Publication date
EP0252911B1 (de) 1991-12-27
ATE70920T1 (de) 1992-01-15
US4839638A (en) 1989-06-13
AU5581386A (en) 1986-09-24
JPS62502992A (ja) 1987-11-26
DE3683155D1 (de) 1992-02-06
DE3508321A1 (de) 1986-09-11
EP0252911A1 (de) 1988-01-20

Similar Documents

Publication Publication Date Title
EP0252911B1 (de) Programmierbare schaltung zur steuerung einer flüssigkristallanzeige
DE4322666B4 (de) Matrixanzeigevorrichtung, Matrixanzeigesteuervorrichtung und Matrixanzeigetreibervorrichtung
DE2760260C2 (de) Vorrichtung zum Anzeigen eines gerasterten Bildes
CH620306A5 (de)
DE3022118C2 (de) Ansteuerschaltung für ein Zeichen/Graphik-Anzeigegerät
DE3232600C2 (de)
CH628167A5 (de) Prozessoreinrichtung zur prioritaetssteuerung der zugriffe zum gemeinsam benutzten arbeitsspeicher einer mehrprozessoranlage.
DE2922540C2 (de) Datenverarbeitungsanlage
DE3233333A1 (de) Treiberschaltung fuer eine fluessigkristall-anzeigevorrichtung
DE3043100C2 (de)
DE2652900A1 (de) Steuerschaltung zur bildwiederholung fuer ein raster-datensichtgeraet
DE68929514T2 (de) Integrierter Schaltkreis mit synchronem Halbleiterspeicher, ein Verfahren zum Zugriff auf den besagten Speicher sowie ein System, das einen solchen Speicher beihaltet.
EP0013697A1 (de) Auffrischung benötigendes seitenorganisiertes Speichersystem
DE2324063C3 (de) Pufferspeichereinrichtung
EP0468973B2 (de) Monitorsteuerschaltung
DE3938366C2 (de) Vorrichtung zur Bilddatenreduktion für ein Anzeigegerät
DE3733930C2 (de)
DE4006243A1 (de) Schaltungsanordnung zum betrieb einer fluessigkristallanzeige
DE3530602C2 (de)
DE69634846T2 (de) Einrichtung und Verfahren zum Steuern eines Anzeigegeräts
DE10208073A1 (de) Treiberschaltung für eine LCD-Anzeige
DE3123379C2 (de)
DE3727658A1 (de) Fuer einen digitalsystembus geeignetes analoges ausgangssystem
DE3924774C2 (de)
DD231971A3 (de) Bildschirm-refreshsteuerung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AU BB BG BR DK FI HU JP KP KR LK MC MG MW NO RO SD SU US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CF CG CH CM DE FR GA GB IT LU ML MR NL SE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 1986901788

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1986901788

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1986901788

Country of ref document: EP