WO1990012364A1 - Device for repairing an image memory - Google Patents

Device for repairing an image memory Download PDF

Info

Publication number
WO1990012364A1
WO1990012364A1 PCT/FR1990/000224 FR9000224W WO9012364A1 WO 1990012364 A1 WO1990012364 A1 WO 1990012364A1 FR 9000224 W FR9000224 W FR 9000224W WO 9012364 A1 WO9012364 A1 WO 9012364A1
Authority
WO
WIPO (PCT)
Prior art keywords
memory
image
partition
cells
address
Prior art date
Application number
PCT/FR1990/000224
Other languages
French (fr)
Inventor
Philippe Bodelet
Jean-Luc Renoux
Jean Herzog
Original Assignee
General Electric Cgr S.A.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Cgr S.A. filed Critical General Electric Cgr S.A.
Publication of WO1990012364A1 publication Critical patent/WO1990012364A1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/76Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00

Definitions

  • the subject of the present invention is a method and a device for repairing an image memory of the type used in the medical field, in association with an image processor, for viewing high definition images (1024 X 1024 points ).
  • These images are generally representative of prior clinical examinations carried out using tomographs, CT scanners, or nuclear magnetic resonance (NMR) machines.
  • the invention can nevertheless find its application in other fields, where the simultaneous viewing of high definition images is necessary.
  • a high definition image with one Mega image elements (1 Mega 1024 X 1024) or 1 Mega pixels, requires for its storage eight Mega memory cells if each of these memory cells contains a bit, and if brightness levels to be affected to the picture elements of this picture, are coded on eight bits.
  • the storage of an image therefore requires the presence of integrated memory circuits in sufficient number for their cumulative capacities to be equal to eight Mega bits.
  • the image memory of which it is question is of course a very quick memory. In current teohnology it is preferably dynamic and therefore volatile. This means that before using the image processor and this image memory, it is advisable to load this memory, in a prior operation, with corresponding image information stored on another medium: a magnetic disc for example .
  • a magnetic disc for example.
  • intermediate boards are used. These boards are of the printed circuit type and are of rectangular shape. On these boards one usually assembles side by side eight integrated circuits.
  • the integrated circuits used are of rectangular shape. Either these integrated circuits are put side by side adjacent by their long sides to form an alignment which extends in the direction of the length of the rectangular plate. Either the integrated circuits are aligned end to end, by their short sides, and in this case they are in more implanted on both sides of the wafer. The wafers are then themselves skewered on edge on the motherboard of the processor.
  • an integrated circuit can contain a Mega bits, from what we put eight on a wafer and thus a wafer corresponds to the storage of an image, and we want to make image processors with sixteen images, it is advisable to install on the motherboard sixteen plates placed side by side.
  • the plates are erected on edge substantially against each other with minimum space between them. This minimum space is for example of the order of 0.5 mm. It is completely insufficient to allow the disassembly of an integrated circuit of these wafers without at the same time requiring removal of the wafer itself from the motherboard.
  • the repair has a big drawback: the interposition of the connectors changes the size of the board above the motherboard.
  • the plate thus repaired can no longer be slid between the other plates of the image memory of the image processor since it is now embellished with oversized components.
  • the plate erected on edge protrudes above the level of the others due to the presence of its connector.
  • the plates Given the compactness, the plates have a height such that they just subscribe to a standard of spacing between main cards of an electronic cabinet where the motherboard of the image processor is engaged.
  • the result of this repair is that the new motherboard or the new board is no longer usable in the space which is too correctly calculated.
  • the solution which consists in making spacings out of norms is not industrially acceptable because the problems of compatibility between the equipment which it poses disqualifies its use in large electronic assemblies. It is recalled in this regard that the manufacturing standards are binding on all designers. Their non-compliance leads to considerable delays in the final manufacture of the equipment sold on the market.
  • the repair of image memories thus recommended is not without effect on the reliability of the final memory. Indeed, by having undergone welding and unsoldering operations, the structure of this image memory and therefore its reliability is altered in one way or another. In the invention, it is proposed to remedy this drawback drawback by proposing a completely different repair.
  • the principle of the invention consists in making image processors with an image memory comprising an image memory capacity in excess compared to the nominal usage requirements. This excess capacity is used to replace the useful but defective parts of the image memory.
  • an address transcoder is used which makes it possible to store in replacement areas of the memory, information which would normally be stored in other areas of the latter, which are known moreover to have malfunctions.
  • the address transcoder is normally placed between an address generator, controlled by a microprocessor and the image memory. This means that the repair of the image memory becomes transparent to the user who continues to manage, via the microprocessor, this image memory.
  • This procedure has the immediate result that the reliability of the image processor, or of the image memory thus produced is not affected by the repair.
  • a study of faults has shown that image memories fail in 90% of cases due to a malfunction of a memory circuit cell. Consequently, by doing so, the failure rate of the entire image processor is divided by ten.
  • the determination of the good operating condition of the elementary electronic integrated circuits of memory is carried out by a so-called recipe program.
  • This recipe program is implemented by the microprocessor which manages the memory.
  • This recipe program delivers a list of blocks or cells in this memory which are defective. It is with this list that repairs are normally carried out.
  • the transcoder interposed between the address generator and the image memory is coded as a function of the result of this recipe: as a function of the content of this list. Consequently, a memory repair operation consists in putting the recipe program into service regularly, for example every three months.
  • the immobilization of the image processor and the image memory during the course of this recipe program is of the order of 1 hour. It cannot be considered as a breakdown in the same way as that known in the state of the art where, for repairs with withdrawals and reconnections, the downtime was estimated in days or even weeks.
  • the repair can in addition be carried out directly by the user who has only one software type procedure to be implemented. This user does not need to have any skill in repair technology.
  • the image processor mounted with the method of the invention then has an MTBF (Medium Time of Good
  • the subject of the invention is a method for repairing an image memory of an image processor, this memory comprising a set of memory modules pressed against each other, each module comprising a rectangular connection plate, of the printed circuit type, each plate being provided with a certain number of elementary electronic integrated circuits of memory,
  • this processor comprising
  • an address generator for accessing memory cells of a first partition of this memory, these memory cells of this first partition being loaded with information relating to image elements of a first image
  • a reading circuit for reading information contents stored in said cells, a so-called recipe memory for storing a list of memory cells from the set of memory module image memory whose operation has previously been deemed to be defective, and
  • an address coder characterized in that one performs
  • FIG. 1 a block diagram of an image processor according to the invention capable of implementing the invented method
  • FIG. 2 a schematic representation of the allocation of parts of an area in excess of the memory to corresponding parts of this memory having been found defective.
  • FIG. 1 shows an image processor usable to implement the method of the invention.
  • An image memory 1 to be repaired comprises, in a bank 2, memory modules such as 3 to 5.
  • Each module comprises a connection plate of the printed circuit type, provided with a number of integrated circuits such as 6 to 9 electronic elementary memory.
  • the modules are pressed against each other on edge above a so-called motherboard 10 so that the removal of integrated circuits 6 to 9 for their replacement is normally not possible, at least for pads that are not at the ends.
  • bank 2 has 16 plates so as to contain 16 images.
  • the image processor comprises an address generator 11 for accessing memory cells of a first partition of this memory, this first partition corresponding to one of the stored images.
  • this first partition corresponding to one of the stored images.
  • the image processor also includes a read / write circuit for reading information stored in the memory cells.
  • This read circuit essentially comprises a control bus 12 by which the microprocessor 13 sends read and write instructions so that, via an address bus 14 and a data bus 15, the images to be represent are displayed on a monitor 16.
  • the particularity of the invention lies in the presence of an address coder 17 intermediate between the address generator il and the image memory 1.
  • This address coder 17 is in fact a transcoder. It receives addresses from memory cells of the image memory, to be read or written, coming from the address generator. If the addresses of the cells concerned are addresses which correspond to cells in good condition, the address coder lets them pass as they are. Consequently, the memory cells of the image memory which are thus addressed by the address generator are effectively those where the address generator had intended the information.
  • the address coder 17 when it recognizes a defective address, transmits on the downstream bus 14 an address different from the one it received, and corresponding to a replacement memory cell whose address is associated.
  • this address coder 17 has an address decoder at its input and a programmable random access memory at its output.
  • the information content loaded at each address of this programmable random access memory of the address coder is, on the one hand the address itself if this address corresponds to a memory cell deemed to be in good condition of the memory of images or, on the other hand, an address of a replacement memory cell in the opposite case.
  • the number of memory locations in the programmable memory of the address coder 17 must be 1 Mega, and the capacity of each of these locations must be 20 bits.
  • addresses, called default, of memory bytes from the image memory which are defective are extracted from a recipe memory 18. These fault addresses are sent by the address generator 15.
  • the content of the programmable memory located at these addresses is loaded with exactly the same information at these addresses.
  • the address coder 17 is then able to play its role of rerouting, in read or write, memory cells of the image memory on the initiative of the address generator 15 controlled by the microprocessor 13.
  • a group of bytes replacement by group of bytes is preferred.
  • a group of bytes replacement by group of bytes is preferred.
  • one is satisfied with a storage of 15 images and one reserves the capacity of the sixteenth image with the capacity of the groups of bytes of replacement.
  • we will access all the bytes of a sixteenth of the image.
  • the address decoder of the address coder 17 should no longer receive as address only eight-bit words and no longer contain in each of the 256 boxes of its corresponding programmable memory only eight-bit words.
  • the eight address bits correspond, for the first four bits, to the choice of one image among the 16 possible, and for the next four bits, to four most significant bits of the addresses of the image elements of the chosen image.
  • the programming of the address coder 17 is then as follows. We locate in a memory partition assigned to an image (we thus know the first four bits) a byte corresponding to a defective memory cell. Only the four most significant bits are retained from the address coded on 20 bits in this image of this defective byte.
  • This program can be launched regularly, every 3 months for example, or from that a defect in the image memory has been detected by other means. These other means are for example the detection in the images of a local fault.
  • the recipe memory 18 is therefore a non-volatile memory which makes it possible, at the cost of this additional duration of 1 second, to have an image memory 1 constantly repaired.
  • the images are normally stored for a long time in a disk or magnetic drum unit 19. They are loaded when the need arises from this unit 19 into the image memory 1 using the address generator 15 coupled to the address coder 17. Therefore, for this member also the address transcoding is transparent.
  • the image memory is not normally the memory which is read so that these images are viewed on the monitor 16.
  • a viewing memory 30 is used, which is an integral part of the image memory 1 but in which are loaded according to the needs of the parts of memory modules of the image memory that one wishes to appear.
  • the memory 30 of course has a capacity at least equal to the maximum resolution of the largest image that we want to see. In practice, it has at least 1 Mega bytes of capacity. We then realized that this display memory was also prone to breakdowns and that it was possible to apply the same reasoning to repair any deficiencies in this display memory 30. We were thus led to carry out a display memory of 2 Mega bytes of capacity when in fact only 1 Mega bytes are used.
  • the addresses for storing, in the display memory are the addresses produced by the address generator 15 before their transcoding. If faults have been detected and if a replacement is to be made in the display memory 30, the address coder 17 includes, in addition, a part intended to perform the same function as above, but with regard to the memory of visualization this time.
  • the address 14 and data bus 15 are managed by the microprocessor 13 in the same way as for the memory modules of the image memory.
  • FIG. 2 schematically represents the memory capacity 20 of the image memory 1.
  • This memory as indicated so far is divided into sixteen partitions, the sixteenth partition 21 being intended to serve as a repair partition.
  • the implementation of the recipe program made it possible to store in the recipe memory 18 addresses of memory blocks 22 or 23 of the memory 2 which have been found to be defective.
  • the address coder 17 comprises in its programmable memory a coding which makes it possible to assign to each of these blocks, for example block 24, a corresponding region 25 (surrounded by two lines) of the sixteenth partition 21.
  • the Recipe program which also scans the sixteenth partition 21 can determine the presence in this sixteenth partition 21 of a bad block 26. Under these conditions it prohibits the use of this block 26 as a replacement.

Abstract

To repair the image memory of an image processor, an image memory (1) with greater capacity than necessary is used, in which the memory blocks which are faulty are located and addresses are re-routed (17) by interposing an address encoder so that the information to be stored is stored in replacement regions in said image memory rather than in regions of said image memory which are thought to be defective. Preferably, a transcoding memory of the address encoder is coded according to a list of faulty blocks in the image memory contained in a non-volatile block-list memory (18). The invention applies essentially to the maintenance of high-definition image processors in the medical domain.

Description

Dispositif de réparation d'une mémoire d'images Image memory repair device
La présente invention a pour objet un procédé et un dispositif de réparation d'une mémoire d'images du type de celles utilisées dans le domaine médical, en association avec un processeur d'images, pour visualiser des images hautes définitions (1024 X 1024 points) . Ces images sont généralement représentatives d'examens cliniques préalables menés au moyen de tomographes, de de tomodensitomètres, ou de machines de résonance magnétique nucléaire (RMN) . L'invention peut néanmoins trouver son application dans d'autres domaines, où la visualisation simultanée d'images haute définition est nécessaire.The subject of the present invention is a method and a device for repairing an image memory of the type used in the medical field, in association with an image processor, for viewing high definition images (1024 X 1024 points ). These images are generally representative of prior clinical examinations carried out using tomographs, CT scanners, or nuclear magnetic resonance (NMR) machines. The invention can nevertheless find its application in other fields, where the simultaneous viewing of high definition images is necessary.
Une image haute définition avec un Mega éléments d'image (1 Mega = 1024 X 1024) ou 1 Mega pixels, nécessite pour son stockage huit Mega cellules mémoires si chacune de ces cellules mémoires contient un bit, et si des niveaux de luminosité à affecter aux éléments d'images de cette image, sont codés sur huit bits. Le stockage d'une image nécessite donc la présence de circuits intégrés de mémoire en nombre suffisant pour que leurs capacités cumulées soit égale à huit Mega bits. Un processeur d'images de type médical doit être capable de traiter en temps réel les informations contenues classiquement dans environ une dizaine d'images. Cette dizaine d'images représente par exemple des tomographies effectuées dans des tranches adjacentes d'un corps examiné. En pratique, on retient un stockage de seize images. Ceci conduit à devoir disposer en mémoire d'une capacité de 8 X 16 = 128 Mega bits. Pour l'accès en temps réel, la mémoire d'images dont il est question est bien entendu une mémoire très rapide. Dans la teohnologie actuelle elle est de préférence de type dynamique et donc volatile. Ceci signifie qu'avant d'utiliser le processeur d'images et cette mémoire d'images, il convient de charger cette mémoire, en une opération préalable, avec des informations d'images correspondantes stockées sur un autre support : un disque magnétique par exemple. Compte tenu de la capacité évoquée de 128 Mega bits, et compte tenu de ce que les circuits intégrés élémentaires de mémoire dynamique actuellement disponibles dans le commerce ont une capacité de 1 Mega bits, il est nécessaire pour réaliser un processeur d'images avec la capacité énoncée, d'aligner 128 circuits intégrés élémentaires. L'emprise d'implantation sur une carte mère de ces 128 circuits intégrés électroniques est bien trop importante, et en pratique, ces circuits intégrés ne sont pas intégrés à plat sur une carte mère.A high definition image with one Mega image elements (1 Mega = 1024 X 1024) or 1 Mega pixels, requires for its storage eight Mega memory cells if each of these memory cells contains a bit, and if brightness levels to be affected to the picture elements of this picture, are coded on eight bits. The storage of an image therefore requires the presence of integrated memory circuits in sufficient number for their cumulative capacities to be equal to eight Mega bits. A medical image processor must be able to process in real time the information conventionally contained in about ten images. These ten images represent for example tomographies carried out in adjacent sections of an examined body. In practice, we retain a storage of sixteen images. This leads to having to have in memory a capacity of 8 X 16 = 128 Mega bits. For real-time access, the image memory of which it is question is of course a very quick memory. In current teohnology it is preferably dynamic and therefore volatile. This means that before using the image processor and this image memory, it is advisable to load this memory, in a prior operation, with corresponding image information stored on another medium: a magnetic disc for example . Given the capacity mentioned of 128 Mega bits, and taking into account that the elementary integrated dynamic memory circuits currently available on the market have a capacity of 1 Mega bits, it is necessary to produce an image processor with the capacity set out, to align 128 elementary integrated circuits. The footprint of implanting these 128 electronic integrated circuits on a motherboard is far too great, and in practice, these integrated circuits are not integrated flat on a motherboard.
" Au contraire, on utilise des plaquettes intermédiaires. Ces plaquettes sont du type circuit imprimé et sont de forme rectangulaire. Sur ces plaquettes on assemble côte à côte habituellement huit circuits intégrés. Les circuits intégrés utilisés sont de forme rectangulaire. Soit ces circuits intégrés sont mis côte à côte adjacents par leurs grands côtés pour former un alignement qui s'étend dans le sens de la longueur de la plaquette rectangulaire. Soit les circuits intégrés sont alignés bout à bout, par leurs petits côtés, et dans ce cas ils sont en plus implantés de part et d'autre de la plaquette. Les plaquettes sont ensuite elles même embrochées sur chant sur la carte mère du processeur. Compte tenu de ce qu'un circuit intégré peut contenir un Mega bits, de ce qu'on en met huit sur une plaquette et qu'ainsi une plaquette correspond au stockage d'une image, et qu'on veut réaliser des processeurs d'images avec seize images, il convient d'implanter sur la carte mère seize plaquettes mises côte à côte. Pour des raisons de compacité, de compatibilité avec les normes VME, et de fiabilité les plaquettes sont dressées sur chant sensiblement les unes contre les autres avec un espace minimum entre elles. Cet espace minimum est par exemple de l'ordre de 0,5 mm. Il est complètement insuffisant pour permettre le désassemblage d'un circuit intégré de ces plaquettes sans imposer en même temps le débrochage de la plaquette elle même de la carte mère."On the contrary, intermediate boards are used. These boards are of the printed circuit type and are of rectangular shape. On these boards one usually assembles side by side eight integrated circuits. The integrated circuits used are of rectangular shape. Either these integrated circuits are put side by side adjacent by their long sides to form an alignment which extends in the direction of the length of the rectangular plate. Either the integrated circuits are aligned end to end, by their short sides, and in this case they are in more implanted on both sides of the wafer. The wafers are then themselves skewered on edge on the motherboard of the processor. Taking into account that an integrated circuit can contain a Mega bits, from what we put eight on a wafer and thus a wafer corresponds to the storage of an image, and we want to make image processors with sixteen images, it is advisable to install on the motherboard sixteen plates placed side by side. For reasons of compactness, compatibility with VME standards, and reliability, the plates are erected on edge substantially against each other with minimum space between them. This minimum space is for example of the order of 0.5 mm. It is completely insufficient to allow the disassembly of an integrated circuit of these wafers without at the same time requiring removal of the wafer itself from the motherboard.
Ceci pose des problèmes de réparation et des problèmes de fiabilité. En effet, lorsqu'il s'avère qu'un circuit intégré est défectueux parce qu'au moins une de ses cellules mémoires est incapable de retenir d'une manière fiable l'information qu'on cherche à y enregistrer, il devient nécessaire de le remplacer. On procède alors de la manière suivante. On dessoude d'abord la plaquette de la carte mère, et on dessoude ensuite ce circuit imprimé concerné de la plaquette. Pour remplacer, on effectue normalement l'opération inverse en utilisant un nouveau circuit intégré en bon état. Cependant , les règles de l'art conduisent à ne plus utiliser une soudure directe du circuit intégré de remplacement sur la plaquette, ni même de la plaquette sur la carte mère. Au contraire, on doit plutôt utiliser des connecteurs interposés. Ces connecteurs sont soudés respectivement sur la plaquette d'une part, et sur la carte mère d'autre part. La raison en est la suivante. Autant la technologie de soudure et de dessoudure permet de dessouder une première fois un composant fiché sur un circuit imprimé, autant on admet que cette opération n'est pas envisageable une deuxième fois sans risque pour le circuit imprimé : la plaquette ou la carte mère. En conséquence, à la première réparation on soude un connecteur intermédiaire de sorte que si le circuit intégré tombe à nouveau en panne, la deuxième réparation est aussi plus simple. Elle consiste à arracher mécaniquement le composant du connecteur pour en enficher un autre en bon état à la place.This poses repair and reliability problems. In fact, when it turns out that an integrated circuit is defective because at least one of its memory cells is unable to reliably retain the information that one seeks to record there, it becomes necessary to replace it. We then proceed as follows. The motherboard board is first desoldered, and then the relevant printed circuit board is desoldered. To replace, the reverse operation is normally carried out using a new integrated circuit in good condition. However, the rules of the art lead to no longer using direct soldering of the replacement integrated circuit on the wafer, or even of the wafer on the motherboard. On the contrary, you should rather use interposed connectors. These connectors are soldered respectively on the wafer on the one hand, and on the motherboard on the other hand. The reason is as follows. As much as the soldering and desoldering technology makes it possible to unsolder a component plugged into a printed circuit for the first time, we admit that this operation cannot be envisaged a second time without risk for the printed circuit: the board or the motherboard. Consequently, at the first repair, an intermediate connector is welded so that if the integrated circuit breaks down again, the second repair is also simpler. It consists in mechanically tearing off the connector component to insert another in good condition instead.
Avec un connecteur intermédiaire la réparation présente un gros inconvénient : l'interposition des connecteurs modifie l'encombrement de la plaquette au-dessus de la carte mère. La plaquette ainsi réparée ne peut plus être alors glissée entre les autres plaquettes de la mémoire d*images du processeur d*images puisqu'elle est maintenant agrémentée de composants hors gabarit. De même, la plaquette dressée sur chant dépasse au-dessus du niveau des autres du fait de la présence de son connecteur. Compte tenu de la compacité, les plaquettes ont une hauteur telle qu'elles souscrivent juste à une norme d'espacement entre cartes principales d'une armoire électronique où la carte mère du processeur d'images est engagée.With an intermediate connector, the repair has a big drawback: the interposition of the connectors changes the size of the board above the motherboard. The plate thus repaired can no longer be slid between the other plates of the image memory of the image processor since it is now embellished with oversized components. Likewise, the plate erected on edge protrudes above the level of the others due to the presence of its connector. Given the compactness, the plates have a height such that they just subscribe to a standard of spacing between main cards of an electronic cabinet where the motherboard of the image processor is engaged.
Le résultat de cette réparation est que la nouvelle carte mère ou la nouvelle plaquette n'est plus engageable dans l'espace trop justement calculé. La solution qui consiste à réaliser des espacements hors normes n'est industriellement pas acceptable car les problèmes de compatibilité entre les équipements qu'elle pose disqualifie son utilisation dans des grands ensembles électroniques. On rappelle à ce sujet que les normes de fabrication s'imposent à tous les concepteurs. Leurs non respect entraîne des retards considérables dans la fabrication définitive des matériels vendables sur le marché. On note par ailleurs, que la réparation des mémoires d'images ainsi préconisée n'est pas sans effet sur la fiabilité de la mémoire finale. En effet, en ayant subi des opérations de soudure et dessoudure on altère d'une manière ou d'une autre la structure de cette mémoire d'images et donc sa fiabilité. Dans l'invention, on propose de remédier à cet inconvénient de réparation en proposant une réparation complètement différente. Le principe de l'invention consiste à réaliser des processeurs d'images avec une mémoire d'images comportant une capacité de mémoire d'images en excédent par rapport aux besoins nominaux d'utilisation. Cet excédent de capacité est utilisé pour remplacer les parties utiles mais défectueuses de la mémoire d*images.The result of this repair is that the new motherboard or the new board is no longer usable in the space which is too correctly calculated. The solution which consists in making spacings out of norms is not industrially acceptable because the problems of compatibility between the equipment which it poses disqualifies its use in large electronic assemblies. It is recalled in this regard that the manufacturing standards are binding on all designers. Their non-compliance leads to considerable delays in the final manufacture of the equipment sold on the market. We also note that the repair of image memories thus recommended is not without effect on the reliability of the final memory. Indeed, by having undergone welding and unsoldering operations, the structure of this image memory and therefore its reliability is altered in one way or another. In the invention, it is proposed to remedy this drawback drawback by proposing a completely different repair. The principle of the invention consists in making image processors with an image memory comprising an image memory capacity in excess compared to the nominal usage requirements. This excess capacity is used to replace the useful but defective parts of the image memory.
En pratique, on utilise un transcodeur d'adresses qui permet de stocker dans des zones de remplacement de la mémoire, des informations qui devraient normalement être stockées dans d'autres zones de celle-ci, dont on sait par ailleurs qu'elles présentent des disfonctionnements. Le transcodeur d'adresses est placé normalement entre un générateur d'adresses, piloté par un microprocesseur et la mémoire d'images. Ceci signifie que la réparation de la mémoire d'images devient transparente pour l'utilisateur qui continue à gérer par l'intermédiaire du microprocesseur, cette mémoire d•images.In practice, an address transcoder is used which makes it possible to store in replacement areas of the memory, information which would normally be stored in other areas of the latter, which are known moreover to have malfunctions. The address transcoder is normally placed between an address generator, controlled by a microprocessor and the image memory. This means that the repair of the image memory becomes transparent to the user who continues to manage, via the microprocessor, this image memory.
Cette manière de faire a pour résultat immédiat que la fiabilité du processeur d'images, ou de la mémoire d'images ainsi réalisés n'est pas affectée par la réparation. Une étude des pannes à permis de montrer que les mémoires d'images tombent en panne dans 90 % des cas du fait d'un mauvais fonctionnement d'une cellule de circuit mémoire. En conséquence, en agissant ainsi on divise par dix le taux de panne du processeur d'images complet. La détermination du bon état de fonctionnement des circuits intégrés électroniques élémentaires de mémoire est effectuée par un programme dit de recette. Ce programme de recette est mis en oeuvre par le microprocesseur qui gère la mémoire. Ce programme de recette délivre une liste des blocs ou des cellules de cette mémoire qui sont défectueux. C'est avec cette liste que normalement on effectue les réparations. Dans l'invention, on code le transcodeur interposé entre le générateur d'adresses et la mémoire d'images en fonction du résultat de cette recette : en fonction du contenu de cette liste. En conséquence, une opération de réparation de la mémoire consiste à mettre en service régulièrement, par exemple tous les trois mois, le programme de recette. L*immobilisation du processeur d'images et de la mémoire d'images pendant le déroulement de ce programme de recette est de l'ordre de 1 heure. Elle ne peut pas être considérée comme une panne au même titre que celle que 1'on connaissait dans l'état de la technique où, pour les réparations avec débrochages et rembrochages la durée d'immobilisation était estimée en jours voire même en semaines. Dans le cas présent "la réparation" peut en plus être effectuée directement par l'utilisateur qui n'a qu'une procédure de type logiciel à mettre en oeuvre. Cet utilisateur n'a besoin d'avoir aucune compétence en technologie de réparation. Le processeur d'images monté avec le procédé de l'invention possède alors un MTBF (Moyen Temps de BonThis procedure has the immediate result that the reliability of the image processor, or of the image memory thus produced is not affected by the repair. A study of faults has shown that image memories fail in 90% of cases due to a malfunction of a memory circuit cell. Consequently, by doing so, the failure rate of the entire image processor is divided by ten. The determination of the good operating condition of the elementary electronic integrated circuits of memory is carried out by a so-called recipe program. This recipe program is implemented by the microprocessor which manages the memory. This recipe program delivers a list of blocks or cells in this memory which are defective. It is with this list that repairs are normally carried out. In the invention, the transcoder interposed between the address generator and the image memory is coded as a function of the result of this recipe: as a function of the content of this list. Consequently, a memory repair operation consists in putting the recipe program into service regularly, for example every three months. The immobilization of the image processor and the image memory during the course of this recipe program is of the order of 1 hour. It cannot be considered as a breakdown in the same way as that known in the state of the art where, for repairs with withdrawals and reconnections, the downtime was estimated in days or even weeks. In the present case "the repair" can in addition be carried out directly by the user who has only one software type procedure to be implemented. This user does not need to have any skill in repair technology. The image processor mounted with the method of the invention then has an MTBF (Medium Time of Good
Fonctionnement) de l'ordre de 7500 heures alors qu'il n'avait un MTBF que de 1500 heures dans l'état de la techniqueOperation) of the order of 7500 hours when it had an MTBF of only 1500 hours in the prior art
En conséquence, l'invention a pour objet un procédé de réparation d'une mémoire d'images d'un processeur d'images, cette mémoire comportant - un jeu de modules mémoires plaqués les uns contre les autres , chaque module comportant une plaquette rectangulaire de connexion, du type circuit imprimé, - chaque plaquette étant munie d'un certain nombre de circuits intégrés électroniques élémentaires de mémoire,Consequently, the subject of the invention is a method for repairing an image memory of an image processor, this memory comprising a set of memory modules pressed against each other, each module comprising a rectangular connection plate, of the printed circuit type, each plate being provided with a certain number of elementary electronic integrated circuits of memory,
- ces modules et ces circuits intégrés étant en quantité tels qu'ensemble ils puissent convenir, par partition, à la mise en mémoire d'informations correspondant à plus d'une image, ce processeur comportant- these modules and these integrated circuits being in such quantity that together they may be suitable, by partition, for storing information corresponding to more than one image, this processor comprising
- un générateur d'adresses pour accéder à des cellules mémoires d'une première partition de cette mémoire, ces cellules mémoires de cette première partition étant chargées d'informations relatives à des éléments d'images d'une première image,an address generator for accessing memory cells of a first partition of this memory, these memory cells of this first partition being loaded with information relating to image elements of a first image,
- un circuit de lecture pour lire des contenus d'information stockés dans lesdites cellules, - une mémoire dite de recette pour mémoriser une liste de cellules mémoires du jeu des modules mémoires de la mémoire d'images dont le fonctionnement à été préalablement jugé défectueux, eta reading circuit for reading information contents stored in said cells, a so-called recipe memory for storing a list of memory cells from the set of memory module image memory whose operation has previously been deemed to be defective, and
- interposé entre le générateur d'adresses et les modules mémoires, un codeur d'adresses, caractérisé en ce qu'on effectue- interposed between the address generator and the memory modules, an address coder, characterized in that one performs
- un transcodage des adresses des cellules défectueuses de la première partition délivrées par le générateur d'adresses en des adresses de cellules de remplacement contenues dans une deuxième partition de la mémoire,a transcoding of the addresses of the defective cells of the first partition delivered by the address generator into addresses of replacement cells contained in a second partition of the memory,
- en fonction du contenu d'information de la mémoire de recette. L'invention à également pour objet un processeur d'images apte à mettre en oeuvre le procédé écrit ci-dessus. Notamment, dans une réalisation particulière, la liste des cellules ou des groupes de cellules jugés défectueux est chargée dans une mémoire non volatile associée au microprocesseur de manière à ce q 'à chaque allumage de ce microprocesseur celui-ci puisse programmer le transcodage d'adresses en fonction du contenu de cette mémoire volatile. L'invention sera mieux comprise à la lecture de la description qui suit et à l'examen des figures qui l'accompagnent. Celles-ci ne sont données qu'à titre indicatif et nullement limitatif de l'invention. Les figurent montrent : - figure l : un schéma synoptique d'un processeur d'images selon l'invention apte à mettre en oeuvre le procédé inventé ;- depending on the information content of the recipe memory. The invention also relates to an image processor capable of implementing the method written above. In particular, in a particular embodiment, the list of cells or groups of cells judged to be defective is loaded into a non-volatile memory associated with the microprocessor so that q each time this microprocessor is turned on, the latter can program address transcoding depending on the content of this volatile memory. The invention will be better understood on reading the description which follows and on examining the figures which accompany it. These are given for information only and in no way limit the invention. The figures show: FIG. 1: a block diagram of an image processor according to the invention capable of implementing the invented method;
- figure 2 : une représentation schématique de l'affectation de parties d'une zone en excédent de la mémoire à des parties correspondantes de cette mémoire ayant été jugées défectueuses.- Figure 2: a schematic representation of the allocation of parts of an area in excess of the memory to corresponding parts of this memory having been found defective.
- La figure 1 montre un processeur d'images utilisable pour mettre en oeuvre le procédé de l'invention. Une mémoire d'images 1 à réparer comporte, dans une banque 2 des modules mémoires tels que 3 à 5. Chaque module comporte une plaquette de connexion du type circuit imprimé, muni d'un certain nombre de circuits intégrés tel que 6 à 9 électroniques élémentaires de mémoire. Les modules sont plaqués les uns contre les autres sur chant au-dessus d'une carte dite carte mère 10 de telle façon que l'enlèvement des circuits intégrés 6 à 9 en vue de leurs remplacements ne soit normalement pas possible, au moins pour les plaquettes qui ne sont pas aux extrémités. Dans un exemple la banque 2 comporte 16 plaquettes de manière à contenir 16 images.- Figure 1 shows an image processor usable to implement the method of the invention. An image memory 1 to be repaired comprises, in a bank 2, memory modules such as 3 to 5. Each module comprises a connection plate of the printed circuit type, provided with a number of integrated circuits such as 6 to 9 electronic elementary memory. The modules are pressed against each other on edge above a so-called motherboard 10 so that the removal of integrated circuits 6 to 9 for their replacement is normally not possible, at least for pads that are not at the ends. In one example bank 2 has 16 plates so as to contain 16 images.
Le processeur d'images comporte un générateur d'adresses 11 pour accéder à des cellules mémoires d'une première partition de cette mémoire, cette première partition correspondant à 1'une des images stockées. Dans l'exemple décrit il y a 16 partitions. Le nombre de partition peut bien entendu être différent et les partitions de la mémoire peuvent être de tailles différentes : notamment la partition de réparation peut avoir une capacité plus petite ou plus grande que celle nécessaire au stockage d'une image. Le processeur d'images comporte également un circuit de lecture écriture pour lire des informations stockées dans les cellules mémoires. Ce circuit de lecture comporte essentiellement un bus de commande 12 par lequel le microprocesseur 13 envoie des instructions de lecture, écriture pour que, par l'intermédiaire d'un bus d'adresses 14 et d'un bus de données 15, les images à représenter soient visualisées sur un monitor 16.The image processor comprises an address generator 11 for accessing memory cells of a first partition of this memory, this first partition corresponding to one of the stored images. In the example described there are 16 partitions. The number of partitions can of course be different and the partitions of the memory can be of different sizes: in particular the repair partition can have a smaller or greater capacity than that necessary for the storage of an image. The image processor also includes a read / write circuit for reading information stored in the memory cells. This read circuit essentially comprises a control bus 12 by which the microprocessor 13 sends read and write instructions so that, via an address bus 14 and a data bus 15, the images to be represent are displayed on a monitor 16.
La particularité de l'invention se situe dans la présence d'un codeur d'adresses 17 intermédiaire entre le générateur d'adresses il et la mémoire d'images 1. Ce codeur d'adresses 17 est en fait un transcodeur. Il reçoit des adresses de cellules mémoires de la mémoire d'images, à lire ou à écrire, provenant du générateur d'adresses. Si les adresses des cellules concernées sont des adresses qui correspondent à des cellules en bon état, le codeur d'adresses les laisse passer telles quelles. En conséquence, les cellules mémoires de la mémoire d'images qui sont ainsi adressées par le générateur d'adresses sont effectivement celles où le générateur d'adresses avait destiné l'information. Par contre le codeur d'adresses 17, lorsqu'il reconnaît une adresse défectueuse, émet sur le bus 14 en aval une adresse différente de celle qu'il a reçu, et correspondant à une cellule mémoire de remplacement dont l'adresse est associée. En pratique, ce codeur d'adresses 17 comporte en entrée un décodeur d'adresses et en sortie une mémoire programmable à accès aléatoire. Le contenu d'information chargé à chaque adresse de cette mémoire programmable à accès aléatoire du codeur d'adresse est, d'une part l'adresse elle même si cette , adresse correspond à une cellule mémoire réputée en bon état de la mémoire d'images ou, d'autre part, une adresse d'une cellule mémoire de remplacement dans le cas contraire.The particularity of the invention lies in the presence of an address coder 17 intermediate between the address generator il and the image memory 1. This address coder 17 is in fact a transcoder. It receives addresses from memory cells of the image memory, to be read or written, coming from the address generator. If the addresses of the cells concerned are addresses which correspond to cells in good condition, the address coder lets them pass as they are. Consequently, the memory cells of the image memory which are thus addressed by the address generator are effectively those where the address generator had intended the information. On the other hand, the address coder 17, when it recognizes a defective address, transmits on the downstream bus 14 an address different from the one it received, and corresponding to a replacement memory cell whose address is associated. In practice, this address coder 17 has an address decoder at its input and a programmable random access memory at its output. The information content loaded at each address of this programmable random access memory of the address coder is, on the one hand the address itself if this address corresponds to a memory cell deemed to be in good condition of the memory of images or, on the other hand, an address of a replacement memory cell in the opposite case.
Pour simplifier l'explication on peut évoquer ce qui ce passe dans un exemple théorique chiffré, cependant non limitatif de l'invention. Dans le cas ou une image possède 1024 X 1024 = 1 Mega pixels, et que les niveaux de luminosité à affecter à chacun de ces pixels sont codés sur huit bits (un octet) la capacité mémoire nécessaire pour contenir cette image est de l Mega octets. On peut admettre en conséquence que la mémoire d'images comporte huit Mega cellules, ou 1 Mega octets. On va admettre, dans un premier temps, que le remplacement des cellules défectueuses est fait octet par ocrtet. En pratique, on utilisera des partitions bien plus grande de la mémoire pour ne pas perdre trop de temps ni trop de place dans le décodeur d'adresses du codeur d'adresses 17. Pour accéder à chacun des 1 Mega octets de l'image, il convient que le générateur d'adresses 15 émette un mot d'adresse comportant 20 bits. Dans ces conditions, le nombre d'emplacements mémoires de la mémoire programmable du codeur d'adresses 17 doit être de 1 Mega, et la capacité de chacun de ces emplacements doit être de 20 bits. Avant de charger une image dans la mémoire d'images, on extrait d'une mémoire de recette 18 des adresses, dites de défaut, d'octets mémoires de la mémoire d'images qui sont défectueux. On fait émettre par le générateur d'adresses 15 ces adresses de défauts. On a alors accès aux cases mémoires de la mémoire programmable du codeur d'adresse 17 qui correspondent aux adresses de cellules mémoires défectueuses de la mémoire d'images. On charge alors ces cases mémoires de la mémoire programmable du codeur d'adresse 17 avec, comme contenu d'information, des adresses d'octets de la mémoire d'images en bon état, et, situés dans la partition en excédent de la mémoire d•images. Ce faisant, on a programmé le codeur d'adresses 17 en fonction du contenu de la mémoire de recette 18. Pour les autres adresses de la mémoire d'images, on charge dans les cases de la mémoire programmable situées à ces adresses un contenu d'information identique justement à ces adresses. Le codeur d'adresses 17 est alors apte à jouer son rôle de déroutage, en lecture ou en écriture, des cellules mémoires de la mémoire d'images à l'initiative du générateur d'adresses 15 piloté par le microprocesseur 13.To simplify the explanation, we can evoke what is happening in a theoretical numerical example, however nonlimiting of the invention. In the case where an image has 1024 X 1024 = 1 Mega pixels, and the brightness levels to be assigned to each of these pixels are coded on eight bits (one byte) the memory capacity necessary to contain this image is l Mega bytes . It can therefore be assumed that the image memory comprises eight Mega cells, or 1 Mega bytes. We will first admit that the replacement of defective cells is done byte by ocrtet. In practice, we will use much larger partitions of the memory so as not to waste too much time or too much space in the address decoder of the address coder 17. To access each of the 1 Mega bytes of the image, the address generator 15 should send an address word comprising 20 bits. Under these conditions, the number of memory locations in the programmable memory of the address coder 17 must be 1 Mega, and the capacity of each of these locations must be 20 bits. Before loading an image into the image memory, addresses, called default, of memory bytes from the image memory which are defective are extracted from a recipe memory 18. These fault addresses are sent by the address generator 15. We then have access to the memory boxes of the programmable memory of the address coder 17 which correspond to the addresses of defective memory cells of the image memory. These memory boxes are then loaded from the programmable memory of the address coder 17 with, as information content, byte addresses from the image memory in good condition, and located in the partition in excess of the memory. d • images. In doing so, the address coder 17 has been programmed as a function of the content of the recipe memory 18. For the other addresses of the image memory, the content of the programmable memory located at these addresses is loaded with exactly the same information at these addresses. The address coder 17 is then able to play its role of rerouting, in read or write, memory cells of the image memory on the initiative of the address generator 15 controlled by the microprocessor 13.
Mais la réalisation, dans le codeur d'adresses 15, d'une mémoire de 1 Mega mots de 20 bits (tout ça pour accéder en définitive à des octets mémoires d'une mémoire d'images de 1 Mega mots de huit bits) n'est pas une bonne solution, surtout compte tenu de ce qu'un processeur d'images comporte en général une mémoire d'images susceptible de stocker 16 images. Pour faire un remplacement octet par octet il serait ainsi nécessaire d'avoir dans le codeur d'adresses une mémoire de 16 Mega mots et chaque mot aurait une capacité de 24 bits ! 12But the realization, in the address coder 15, of a memory of 1 Mega words of 20 bits (all of this to ultimately access memory bytes of an image memory of 1 Mega words of eight bits) n is not a good solution, especially considering that an image processor generally comprises an image memory capable of storing 16 images. To make a replacement byte by byte it would thus be necessary to have in the address coder a memory of 16 Mega words and each word would have a capacity of 24 bits! 12
Aussi de préférence à un remplacement octet par octet, et a fortiori cellule par cellule, on préfère un remplacement groupe d'octets par groupe d'octets. En pratique, dans une application où on peut stocker en mémoire 16 images de 1 Mega mots de huit bits, on se contente d'un stockage de 15 images et on réserve la capacité de la seizième image à la contenance des groupes d'octets de remplacement. D'une manière préférée, au lieu d'accéder en réparation à chaque octet indépendamment, on accédera à tous les octets d'un seizième de l'image.Also preferably to a byte by byte replacement, and a fortiori cell by cell, a group of bytes replacement by group of bytes is preferred. In practice, in an application where one can store in memory 16 images of 1 Mega words of eight bits, one is satisfied with a storage of 15 images and one reserves the capacity of the sixteenth image with the capacity of the groups of bytes of replacement. In a preferred manner, instead of accessing for repair each byte independently, we will access all the bytes of a sixteenth of the image.
En conséquence, le décodeur d'adresses du codeur d'adresses 17 ne devra plus recevoir en adresse que des mots de huit bits et ne plus contenir dans chacune des 256 cases de sa mémoire programmable correspondante que des mots de huit bits. Les huit bits d'adresse correspondent, pour quatre premier bits, au choix d'une image parmi les 16 possibles, et pour les quatre bits suivants, à quatre bits de poids fort des adresses des éléments d'images de l'image choisie. La programmation du codeur d'adresses 17 est alors la suivante. On repère dans une partition mémoire affectée à une image (on connaît ainsi les quatre premiers bits) un octet correspondant à une cellule mémoire défectueuse. De l'adresse codée sur 20 bits dans cette image de cet octet défectueux on ne retient que les quatre bits de poids fort. Ces quatre bits de poids fort constituent, avec les quatre bits de l'image choisie, les huit bits de l'adresse globalisée du défaut. Ces huit bits sont introduits en adresse dans le décodeur d'adresse du codeur d'adresses 17. Ils donnent accès à une case mémoire de la mémoire programmable de ce codeur d'adresses. Cette case mémoire est alors chargé d'un mot de huit bits. Les quatre premiers bits de ce mot sont immuables, par exemple llll, pour désigner la seizième partition de la mémoire d'images. Les quatre suivants sont, dans cette partition supplémentaire, l'adresse d'un seizième de bloc de cette partition supplémentaire. On effectue le même travail pour toutes les cellules jugées défectueuses de la mémoire d'images. Une fois que ceci est terminé, on charge les cases mémoires non encore chargées de la mémoire programmable du codeur d'adresses 17 avec des contenus identiques aux adresses d'accès à ces cases. Dans ces conditions le codeur d'adresses est complètement programmé pour jouer le rôle qu'on attend de lui : celui de transcodage selon l'invention.Consequently, the address decoder of the address coder 17 should no longer receive as address only eight-bit words and no longer contain in each of the 256 boxes of its corresponding programmable memory only eight-bit words. The eight address bits correspond, for the first four bits, to the choice of one image among the 16 possible, and for the next four bits, to four most significant bits of the addresses of the image elements of the chosen image. The programming of the address coder 17 is then as follows. We locate in a memory partition assigned to an image (we thus know the first four bits) a byte corresponding to a defective memory cell. Only the four most significant bits are retained from the address coded on 20 bits in this image of this defective byte. These four most significant bits constitute, with the four bits of the chosen image, the eight bits of the global address of the fault. These eight bits are introduced at the address into the address decoder of the address coder 17. They give access to a memory box in the programmable memory of this address coder. This memory box is then loaded with an eight-bit word. The first four bits of this word are immutable, for example llll, to designate the sixteenth partition of the image memory. The next four are, in this additional partition, the address of a sixteenth block from this additional partition. The same work is done for all the cells deemed to be defective in the image memory. Once this is finished, the memory boxes not yet loaded from the programmable memory of the address coder 17 are loaded with contents identical to the addresses for accessing these boxes. Under these conditions, the address coder is completely programmed to play the role expected of it: that of transcoding according to the invention.
Il est connu des programmes de scrutation des mémoires d'images pour la recette qui permettent de déterminer l'état de fonctionnement des cellules, des octets, ou des groupes d'octets des modules mémoires de ces mémoires d'images. Ces programmes produisent normalement une liste qui permet aux techniciens du service après vente de déterminer quels sont les circuits intégrés de mémoire qui sont défectueux et qu'il faut changer. Dans l'invention, et selon ce qui à été dit ci-dessus, on garde dans une mémoire non volatile les huit bits de poids fort qui renseignent sur la position des blocs mémoires en mauvais état. A chaque mise sous tension il devient alors possible de programmer la mémoire programmable du codeur d'adresse 17 . Compte tenu de cette opération, la mise en service, par exemple chaque matin, du processeur d'images de l'invention dure environ l seconde de plus que d'habitude. Le programme de recette qui évalue l'état de fonctionnement des cellules mémoires de la mémoire d'images dure environ 1 heure. Ce programme peut être lancé régulièrement, tous les 3 mois par exemple, ou dès que l'on a détecté par d'autres moyens un défaut de la mémoire d'images. Ces autres moyens sont par exemple la détection dans les images d'un défaut local. D'une manière préférée la mémoire de recette 18 est donc une mémoire non volatile qui permet, au prix de cette durée supplémentaire de 1 seconde de disposer d'une mémoire d'images 1 constamment réparée.There are known programs for scanning the image memories for the recipe which make it possible to determine the operating state of the cells, bytes, or groups of bytes of the memory modules of these image memories. These programs normally produce a list that allows service technicians to determine which memory ICs are faulty and need to be changed. In the invention, and according to what has been said above, the eight most significant bits are kept in a non-volatile memory which provide information on the position of the memory blocks in poor condition. At each power-up it then becomes possible to program the programmable memory of the address coder 17. In view of this operation, the commissioning, for example each morning, of the image processor of the invention takes approximately 1 second more than usual. The recipe program which evaluates the operating state of the memory image memory cells lasts approximately 1 hour. This program can be launched regularly, every 3 months for example, or from that a defect in the image memory has been detected by other means. These other means are for example the detection in the images of a local fault. In a preferred manner, the recipe memory 18 is therefore a non-volatile memory which makes it possible, at the cost of this additional duration of 1 second, to have an image memory 1 constantly repaired.
Les images sont normalement stockées en longue durée dans une unité de disque ou de tambour magnétique 19. Elles sont chargées quand le besoin s'en fait sentir à partir de cette unité 19 dans la mémoire d'images 1 en utilisant le générateur d'adresse 15 couplé au codeur d'adresses 17. Donc, pour cet organe aussi le transcodage d'adresses est transparent. La mémoire d'images n'est pas normalement la ménfoire qui est lue pour que ces images soient visualisées sur le moniteur 16. Dans la pratique on utilise uaie mémoire de visualisation 30, qui fait partie intégrante de la mémoire d'images 1 mais dans laquelle sont chargées en fonction des besoins des parties de modules mémoires de la mémoire d*images que 1'on veut voir apparaître. La mémoire 30 a bien entendu une capacité au moins égale à la résolution maximale de l'image la plus grande qu'on veut voir. En pratique, elle a au moins 1 Mega octets de capacité. On s'est alors rendu compte que cette mémoire de visualisation était aussi sujette à des pannes et qu'il était possible d'appliquer le même de raisonnement pour réparer les éventuelles déficiences de cette mémoire de visualisation 30. On a ainsi été conduit à réaliser une mémoire de visualisation de 2 Mega octets de capacité alors qu'on en utilise en fait que 1 Mega octets.The images are normally stored for a long time in a disk or magnetic drum unit 19. They are loaded when the need arises from this unit 19 into the image memory 1 using the address generator 15 coupled to the address coder 17. Therefore, for this member also the address transcoding is transparent. The image memory is not normally the memory which is read so that these images are viewed on the monitor 16. In practice, a viewing memory 30 is used, which is an integral part of the image memory 1 but in which are loaded according to the needs of the parts of memory modules of the image memory that one wishes to appear. The memory 30 of course has a capacity at least equal to the maximum resolution of the largest image that we want to see. In practice, it has at least 1 Mega bytes of capacity. We then realized that this display memory was also prone to breakdowns and that it was possible to apply the same reasoning to repair any deficiencies in this display memory 30. We were thus led to carry out a display memory of 2 Mega bytes of capacity when in fact only 1 Mega bytes are used.
Dans le Mega octets supplémentaires on a réalisé des partitions de telle façon qu'on puisse puiser dans ces partitions des régions de remplacement susceptibles de se substituer à des régions utiles de cette mémoire de visualisation mais qui se sont par ailleurs révélées comme étant défectueuses. Normalement les adresses de stockage, dans la mémoire de visualisation, des éléments d'images qu'on veut voir sont les adresses produites par le générateur d'adresses 15 avant leurs transcodages. Si on a détecté des défauts et si on veut procéder à un remplacement dans la mémoire de visualisation 30, le codeur d'adresses 17 comporte, en supplément, une partie destinée à effectuer la même fonction que précédemment, mais en ce qui concerne la mémoire de visualisation cette fois. Les bus d'adresses 14 et de données 15 sont gérés par le microprocesseur 13 de la même façon que pour les modules mémoires de la mémoire d'images.In the additional Mega bytes we have created partitions so that we can draw from these partitions of replacement regions capable of replacing useful regions of this display memory but which have moreover been found to be defective. Normally the addresses for storing, in the display memory, the image elements that we want to see are the addresses produced by the address generator 15 before their transcoding. If faults have been detected and if a replacement is to be made in the display memory 30, the address coder 17 includes, in addition, a part intended to perform the same function as above, but with regard to the memory of visualization this time. The address 14 and data bus 15 are managed by the microprocessor 13 in the same way as for the memory modules of the image memory.
La figure 2 représente schématiquement la capacité mémoire 20 de la mémoire d'images 1. Cette mémoire comme indiqué jusqu'ici est divisée en seize partitions, la seizième partition 21 étant destinée à servir de partition de réparation. La mise en oeuvre du programme de recette à permis de stocker dans la mémoire de recette 18 des adresses de blocs mémoires 22 ou 23 de la mémoire 2 qui se sont avérés défectueux. Le codeur d'adresses 17 comporte dans sa mémoire programmable un codage qui permet d'affecter à chacun de ces blocs, par exemple le bloc 24, une région correspondante 25 (entourée par deux traits) de la seizième partition 21. Bien entendu, le programme de recette qui scrute aussi la seizième partition 21 peut déterminer la présence dans cette seizième partition 21 d'un mauvais bloc 26. Dans ces conditions il interdit l'utilisation de ce bloc 26 à titre de remplacement. FIG. 2 schematically represents the memory capacity 20 of the image memory 1. This memory as indicated so far is divided into sixteen partitions, the sixteenth partition 21 being intended to serve as a repair partition. The implementation of the recipe program made it possible to store in the recipe memory 18 addresses of memory blocks 22 or 23 of the memory 2 which have been found to be defective. The address coder 17 comprises in its programmable memory a coding which makes it possible to assign to each of these blocks, for example block 24, a corresponding region 25 (surrounded by two lines) of the sixteenth partition 21. Of course, the Recipe program which also scans the sixteenth partition 21 can determine the presence in this sixteenth partition 21 of a bad block 26. Under these conditions it prohibits the use of this block 26 as a replacement.

Claims

REVENDICATIONS
1. Processeur d'image comportant une mémoire (1) d'images, la mémoire d'images comportant un jeu de modules (3-5) mémoires plaqués les uns contre les autres, "chaque module comportant une plaquette rectangulaire de connexion, du type circuit imprimé, chaque plaquette étant munie d'un certain nombre de circuits1intégrés (6-2) électroniques élémentaires de mémoire, chaque plaquette étant dressée et connectée directement et sensiblement sur chant sur une carte mère (10) du processeur, ce processeur comportant en outre un générateur d'adresses (15) pour accéder à des cellules mémoires d'une première partition de cette mémoire, ces cellules de cette première partition étant chargées d'informations relatives à des éléments d'image d'une première image, un circuit (12-14) de lecture pour- lire jjes contenus d'information stockés dans ces cellules, et une mémoire dite de recette (18) pour mémoriser la liste des cellules mémoires du jeu des modules mémoires de la mémoire dont le fonctionnement a été préalablement jugé défectueux, caractérisé en ce qu'il comporte, interposé fonctionnellement entre le générateur d'adresses et les modules mémoires, un codeur d'adresses (17) pour effectuer un transcodage de toutes les adresses de la première partition, des adresses de toutes les cellules d'une sous partition de la première partition qui contient au moins une cellule défectueuse étant transcodées en des adresses (25) de cellules de remplacement contenues dans une deuxième partition de la mémoire , et en ce que le transcodage est effectué en fonction du contenu d'information de la mémoire de recette.1. Image processor comprising a memory (1) of images, the image memory comprising a set of modules (3-5) memories pressed against each other, "each module comprising a rectangular connection plate, of the printed circuit type, each plate being provided with a number of integrated circuits 1 (6-2) electronic elementary memory, each plate being erected and connected directly and substantially on edge on a motherboard (10) of the processor, the processor further comprising an address generator (15) for accessing memory cells of a first partition of this memory, these cells of this first partition being loaded with information relating to image elements of a first image, a reading circuit (12-14) for reading the information contents stored in these cells, and a so-called recipe memory (18) for storing the list of memory cells in the set of memory modules memory, the operation of which has been previously deemed to be defective, characterized in that it includes, functionally interposed between the address generator and the memory modules, an address coder (17) for transcoding all the addresses of the first partition, addresses of all the cells of a sub-partition of the first partition which contains at least one defective cell being transcoded into addresses (25) of replacement cells contained in a second partition of the memory, and in this that transcoding is performed according to the information content of the memory of recipe.
2. Processeur selon l'une quelconque des revendications 5 à 7, caractérisé en ce que la mémoire est une mémoire d'images (30) en relation fonctionnelle directe avec un moniteur (16) de visualisation2. Processor according to any one of claims 5 to 7, characterized in that the memory is an image memory (30) in direct functional relation with a display monitor (16)
3. Processeur selon 1'une quelconque des revendications 1 ou 2, caractérisé en ce que la deuxième partition correspond à une deuxième image.3. Processor according to any one of claims 1 or 2, characterized in that the second partition corresponds to a second image.
4. Processeur selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la mémoire de recette est une mémoire non volatile. 4. Processor according to any one of claims 1 to 3, characterized in that the recipe memory is a non-volatile memory.
PCT/FR1990/000224 1989-03-31 1990-03-30 Device for repairing an image memory WO1990012364A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8904302A FR2645296A1 (en) 1989-03-31 1989-03-31 METHOD AND DEVICE FOR REPAIRING AN IMAGE MEMORY
FR89/04302 1989-03-31

Publications (1)

Publication Number Publication Date
WO1990012364A1 true WO1990012364A1 (en) 1990-10-18

Family

ID=9380292

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR1990/000224 WO1990012364A1 (en) 1989-03-31 1990-03-30 Device for repairing an image memory

Country Status (2)

Country Link
FR (1) FR2645296A1 (en)
WO (1) WO1990012364A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4653218B2 (en) 2005-06-09 2011-03-16 ガンブロ・ルンディア・エービー Medical device and method for setting up a medical device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051460A (en) * 1975-02-01 1977-09-27 Nippon Telegraph And Telephone Public Corporation Apparatus for accessing an information storage device having defective memory cells
US4310901A (en) * 1979-06-11 1982-01-12 Electronic Memories & Magnetics Corporation Address mapping for memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051460A (en) * 1975-02-01 1977-09-27 Nippon Telegraph And Telephone Public Corporation Apparatus for accessing an information storage device having defective memory cells
US4310901A (en) * 1979-06-11 1982-01-12 Electronic Memories & Magnetics Corporation Address mapping for memory

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Electronics International, Vol. 57, No. 5, Mars 1984 (New York, US) B. WOODRUFF: "Memory Modules Build in Expansion and Save on Board Real Estate", pages 147-152 *
IBM Technical Disclosure Bulletin, Vol. 24, No. 11B, Avril 1982 (Armonk, New York, US) L.J. BOSCH et al.: "Static/Dynamic Fault Relocation for a Fault-Tolerant Memory", pages 6046-6047 *
Proceedings of the Second International Conference on Computers and Applications, Beijing, Peking, 23-27 Juin 1987 IEEE (New York, US) P. KAJFASZ et al.: "A Multi-Access Memory Unit for on-the-Fly Image Processing Applications" pages 508-514 *

Also Published As

Publication number Publication date
FR2645296B1 (en) 1994-08-19
FR2645296A1 (en) 1990-10-05

Similar Documents

Publication Publication Date Title
DE102004051345B4 (en) Semiconductor device, method for inputting and / or outputting test data, and memory module
CN101455070B (en) Image sensor and method for reading out pixels of the image sensor
CN1120422C (en) Method of making memory fault-tolerant using variable size redundancy replacement configuration
CN1195814A (en) Variable size redundancy replacement architecture to make memory fault-tolerant
JPS6148200A (en) Semiconductor memory device
US7093171B2 (en) Flexible row redundancy system
USRE39016E1 (en) Memory module assembly using partially defective chips
WO1990012364A1 (en) Device for repairing an image memory
JP3799197B2 (en) Semiconductor memory device
FR2618282A1 (en) METHODS AND APPARATUS FOR STORING DIGITAL VIDEO SIGNALS.
JP2001145131A (en) Method for diagnosing electronic apparatus, method for reparing electronic apparatus, method for providing inspecting program, diagnostic equipment, and inspection program providing apparatus
EP0086677B1 (en) Real-time acquisition and restitution device for a raster-scanned picture
FR2576133A1 (en) HIGH RELIABILITY INTEGRATED CIRCUIT MEMORY
US5995167A (en) Apparatus for controlling display memory for storing decoded picture data to be displayed and method thereof
CN101373439A (en) Information processing apparatus, update method, and program
FR2589267A1 (en) IMAGE PROCESSING PROCESS, PARTICULARLY IN A POSTAL SORTING INSTALLATION
WO2006034704A1 (en) Semiconductor memory chip comprising a rerouting circuit
JP2010074707A (en) Video data processor and video data processing method
EP0392892A1 (en) Compact memory module for data memory card of an image processor
FR2544099A1 (en) Monitoring and fault display for automated process
FR2707778A1 (en) Processor node.
WO2022234700A1 (en) Imaging device and control method therefor
JP2748757B2 (en) Information processing device
JPS5965472A (en) Solid-state image sensor
US6751140B2 (en) Method for testing integrated semiconductor memory devices

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB IT LU NL SE