WO1990015388A1 - Computer system - Google Patents

Computer system Download PDF

Info

Publication number
WO1990015388A1
WO1990015388A1 PCT/SU1990/000134 SU9000134W WO9015388A1 WO 1990015388 A1 WO1990015388 A1 WO 1990015388A1 SU 9000134 W SU9000134 W SU 9000134W WO 9015388 A1 WO9015388 A1 WO 9015388A1
Authority
WO
WIPO (PCT)
Prior art keywords
memory
bus
block
output
data
Prior art date
Application number
PCT/SU1990/000134
Other languages
French (fr)
Russian (ru)
Inventor
Boris Artashesovich Babaian
Vladimir Jurievich Volkonsky
Valery Yakovlevich Gorshtein
Alexandr Kiirovich Kim
Leonid Nikolaevich Nazarov
July Khananovich Sakhin
Sergei Vladimirovich Semenikhin
Original Assignee
Institut Tochnoi Mekhaniki I Vychislitelnoi Tekhniki Imeni S.A.Lebedeva Akademii Nauk Sssr
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut Tochnoi Mekhaniki I Vychislitelnoi Tekhniki Imeni S.A.Lebedeva Akademii Nauk Sssr filed Critical Institut Tochnoi Mekhaniki I Vychislitelnoi Tekhniki Imeni S.A.Lebedeva Akademii Nauk Sssr
Publication of WO1990015388A1 publication Critical patent/WO1990015388A1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode

Definitions

  • the invention is subject to computing technology, and more specifically, computing systems are concerned. 5
  • the invention may be used for engineering and technical calculations in the aerospace, geodesy, hydrometeorology, and other industries.
  • P ⁇ edshes ⁇ vuyuschy u ⁇ ven ⁇ e ⁇ ni ⁇ i Izves ⁇ na vychisli ⁇ elnaya sis ⁇ ema for nauchn ⁇ - ⁇ e ⁇ ni- Yuches ⁇ i ⁇ ⁇ asche ⁇ v s ⁇ de ⁇ zhaschaya tsen ⁇ alnye ⁇ tsess ⁇ y, us ⁇ ys ⁇ va vv ⁇ da-vyv ⁇ da in ⁇ matsii, us ⁇ ys ⁇ va ⁇ bschey ⁇ e ⁇ a- ⁇ ivn ⁇ y ⁇ amya ⁇ i, u ⁇ avlyayuschie v ⁇ dy-vy ⁇ dy ⁇ y ⁇ s ⁇ edine-
  • Computing systems for engineering systems are known, which contain input-output devices for computer processing, memory and central processing.
  • Such systems have a processor that supports arithmetic devices for operations on integers and floating-point numbers, which is a short-circuited instruction.
  • the computational system can contain up to fourteen processing nodes, controlled by a single basic meter.
  • the processing unit contains blocks of integer and floating arithmetic and registration files.
  • the main task of the invention was to create a computational system, which would have increased the profitability of the calculation and the calculation of the value of the calculation
  • Each central process is connected to each input / output device and to each shared memory.
  • the central process can contain a block of local memory, the input and output interface
  • an auxiliary storage device are not required to be removed - 4 - za ⁇ isi and mn ⁇ g ⁇ analny bl ⁇ inde ⁇ satsii, ⁇ bes ⁇ echivayuschy s ⁇ vmes ⁇ n ⁇ with bl ⁇ m vyz ⁇ va za ⁇ isi vy ⁇ ab ⁇ u ad ⁇ es ⁇ v in bl ⁇ l ⁇ aln ⁇ y ⁇ e ⁇ a ⁇ ivn ⁇ y ⁇ amya ⁇ i in any ⁇ bschuyu ⁇ e ⁇ a- ⁇ ivnuyu ⁇ amya ⁇ che ⁇ ez bl ⁇ ⁇ e ⁇ ev ⁇ da ma ⁇ ema ⁇ iches ⁇ g ⁇ ad ⁇ esa 5 ⁇ iziches ⁇ y ad ⁇ es, ⁇ susches ⁇ vlyayuschy ⁇ edva ⁇ i ⁇ elny You are a z ⁇ v s ⁇ i following
  • the computational system for scientific and technical research is based on the processing of information on the basis of the research.
  • the system is executed by a multi-process and contains many devices of I (fig.) Input-output of information, many of which have two memory devices
  • the bus serves for the exchange of auxiliaries; not shown), but the bus
  • 207 is the external bus for the computing system.
  • the maximum number of processes 3 is shared between the communication processors 3 and the general process memory 2.
  • the central process 3 contains unit 8 (Fig. 2) of the local electronic memory, the input / output terminal is connected (2), the drive is connected device 10 connection, connecting all units of process 3 (fig. ⁇ )
  • FIG. 30 with a block 8 (Fig. 2) of the local operational memory and bus 4 - with the general operating memory 2 (Fig. 2).
  • Process 3 also contains two or more arithmetic-logical devices II (Fig. 2), 12 data commutator connecting the aromatic-II logical device
  • the local address for the physical address and device is 10 connections, which are specified in the indicated order with tires 18.26 and 27 - block 8 and tires 18.26.4 - 2 k.
  • Process 3 also contains block 28 (Fig. 2).
  • 2524 bus adapter 37 is connected to the inputs of devices II, unit 21, unit 19, memory 13, unit 28, unit 30, and the unit is equipped with 12 data outputs, output from the 21 memory outlet 13 bus 39 is connected to the other input-
  • Each arithmetic-logical device II contains two 40.41 (fig. 3) units of service, two 42.43 units of multiplication, 44 and 45 units of division. First entrances of all blocks 40-46 are united, obra-
  • the recording call contains block 47 of the input registers, the output bus 48 of the received communication unit is connected to the total amount of 49 data transmission
  • the channel block 19 (Fig. 5) of the indexation contains all identical nodes; on the drawing, only one of these nodes is shown. It contains a buffer memory of 59 operations, inputs with 37 and 20 tires are connected to
  • 25 prices also include the sum of 63 phrases of the current address, the sum of 64 phrases of the current index, the sum of 65 65 phrases of the recording address and the sum of 66 of the base value. Amounts of 63-65 are connected to the output of 67 buffer memory 60, one input is
  • the outputs of sums 63 and 65 are the outputs of unit 19 and are connected by bus 18 to the outputs of unit 25 (Fig. 2) and devices
  • Week 70 (Fig. 5) of the total 64 connected to the external memory 60, output 71 of the 66 connected to the entrance of the resort 62.
  • Switch 12 (Fig. 6) this data contains memory 72 - 8 - incidents, inputs of the bus are connected by tires 37,23 with device 24 (Fig. 2) and devices II, reg. 73 (Fig.
  • One input connecting 74 and 75 is connected to the output 76 of the memory 72, the other input is connected to the bus 15 with the by-pass memory 13 (Fig. 2); , 75 connected to bus 37, leaving the exit 74 connected
  • circuit 75 is with bus 38.
  • the output of the buffer registers 92 (Fig. 7) is connected to bus 37.
  • the buffer memory 13 of this data contains a memory of 94 bits, a buffer memory of 95 stacks, a buffer memory of 96 reads.
  • the integrated inputs of the memory 94-96 are connected by buses 35,17,38 with the outputs of the device 10 (Fig. 2) of the connection, the device 16 and the data connection 12. ⁇ ique special
  • 35 memory inputs 94-96 are connected to bus 37 with a 24-speed device, and outputs 97, 98 memory 95.96 are connected to a memory card 99, and a memory card is connected .2).
  • Memory Card 94 (Fig. 7) - 9 - connected to a bus 39 with an external buffer system of 92 devices of 24 devices.
  • BLOCK 30 (FIG. 7) OF CONTROL OF THE BUFFER MEMORY OF THE COMMANDS CONTAINS REGULATIONS 100-102 NOMERA OF THE COMMANDS
  • Block 25 (Fig. 2) converting the mathematical address to the physical address contains a number of identical assistive devices and the node 112 (Fig. 8) of the table
  • Buffer memory 113 inputs connected bus 31 to block 28 (Fig. 2), bus 22 (Fig. 8) - block 21 (Fig. 2) call recording, bus 18 (Fig. 8) - to block 19 ( Fig. 2), and the output 118 is connected to the inputs
  • Output 123 is 116 output; - 10 - ass ⁇ tsia ⁇ ivn ⁇ g ⁇ za ⁇ minascheg ⁇ us ⁇ ys ⁇ va bl ⁇ a 25 ( ⁇ ig.2) and s ⁇ edinen s ⁇ v ⁇ d ⁇ m node 112 ( ⁇ ig.8) ⁇ ablitsy s ⁇ anits ⁇ e ⁇ a ⁇ ivn ⁇ y ⁇ amya ⁇ i, ⁇ y s ⁇ de ⁇ zhi ⁇ ⁇ egis ⁇ base s ⁇ anits 124, 125 summa ⁇ ⁇ mi ⁇ vaniya ad ⁇ esa s ⁇ i ⁇ ablitsy 5 and 126 ⁇ amya ⁇ ⁇ ablitsy s ⁇ anits, vy ⁇ d 127 is the output of node 112 and is connected to the inputs of associative storage devices of unit 25 (Fig.
  • the outlet 124 (FIG. 8) is connected to bus 22, its output 128 is connected to the output 125, output 129 is YUKOTO, and also output 127 is 126 and the bus is 22 pending.
  • Block 28 (Fig. 9) is equipped with a cheap 130 command, input to bus 37 is connected to 24 (Fig. 2), 131 basic utilities, 131 and the sum of 135.
  • the registers 131, 132,134 and the memory 133 are connected to the output 136 of the 130 unit, other inputs of the 133 memory and the 132 group are 38, 29 are 21 10 power and wiring 12 data.
  • Registration 131 (Fig. 9) and 132 and the secondary memory 133 are connected between themselves, the output of the engine line 131 is the output of unit 28 and is connected to bus 31, and output 137 is on buffer memory 133; 36 with a device of 10 (FIG. 2) conjugation.
  • a computational system works by managing an operating system, receiving tasks for 6 bus exchanges - II - the basis of the "family scheme".
  • Shared memory 2 is used for storing large arrays and general data for parallel process of different central processes.
  • the device has 10 connections between the general 2 and the local 8.
  • Availability in the system of a computing system is one-type
  • Each process 3 works as follows.
  • Bl ⁇ 30 vy ⁇ lnyae ⁇ ⁇ d ⁇ ach ⁇ u ⁇ g ⁇ ammn ⁇ g ⁇ ⁇ da of bl ⁇ - ⁇ a 8.
  • e ⁇ y purpose ⁇ n vydae ⁇ za ⁇ sy ⁇ bus 34
  • bl ⁇ 8 ⁇ g ⁇ ammny ⁇ d of ⁇ -5 ⁇ g ⁇ che ⁇ ez us ⁇ ys ⁇ v ⁇ 10 s ⁇ yazheniya ⁇ bus 35 ⁇ s ⁇ u ⁇ a- e ⁇ in bu ⁇ e ⁇ nuyu ⁇ amya ⁇ 29 ⁇ mand.
  • Unit 30 of the 32-bus control unit selects a different program memory from the memory 29, and the bus 33 runs on the 24-bus device.
  • Devices 24 for control on the bus 37 issue a command to the arithmetic-logical device II, in block 21 the recording, in block 19 of the program, and in the block 28 of the program
  • the bus 38 contains the indicated data to the memory bus 13. Data required for operation of block 19 of indexing is transmitted through block 21 of a call for recording
  • block 21 The basic purpose of block 21 is to read the scalar variable in memory of reading and writing. ⁇ in case of reading data in memory 13 block 21 via bus 22 it will give out addresses to an associative memorizing device 16 and in block 25 pane
  • Block 19 of the indexation is considered by the generatrix of the addresses of the elements of the arrays.
  • the bus 20 is loaded with disk arrays, which are protected by the use of the device, which is protected by
  • Case 16 and block 25 are similar to those described above for block 21 of the data recording call.
  • the command in process 3 has a variable length and can reach three hundred and six bytes.
  • ⁇ In command of maximum length, seven arithmetic-logical operations can be achieved (two services, two multiplications, two logical operations and one division), an operation for
  • device 10 provides for each reading of two words and commands and writing two words in memory 2 or block 8.
  • the buffer memory of 29 commands is executed by two instructions.
  • Buffer memory 13 is executed for sixteen schemes and provides for reading and writing in all eight ⁇ ⁇ 90/15388
  • Block 19 of the indexing is carried out by bus 18 for all, and block 21 of the call for writing to bus 22 is two addresses of 10 memory accesses.
  • the optional memory device 16 each processes two, and the block 25 converts the physical address into the physical memory.
  • Each process consumes a fee for all command words and prevents the transmission of a drive from one of the non-compliant transfers.
  • command word allows you to use the parallel process 3 to solve the problem, for example,
  • Transmission of control is carried out in two stages. ⁇ a 35 ⁇ e ⁇ v ⁇ m e ⁇ a ⁇ e ⁇ ⁇ mande ⁇ dg ⁇ v ⁇ i ⁇ e ⁇ e ⁇ da ⁇ is ⁇ di ⁇ za ⁇ minanie inde ⁇ sa ⁇ e ⁇ e ⁇ da on ⁇ dn ⁇ m ⁇ egis ⁇ v of 100- 102 n ⁇ me ⁇ a ⁇ mand, ⁇ is ⁇ ⁇ zadann ⁇ mu inde ⁇ su in ass ⁇ tsia- ⁇ ivn ⁇ m za ⁇ minaschem node 104 and issuing a s ⁇ ve ⁇ s ⁇ vuyuschy - 15 - Reg. 107-109 of the command index of the address of the memory card of 29 commands.
  • the device is executed with the help of the registry 83, in which the bus 23 is loaded with the conditional terms of the transmission of the calculations, calculated by the users of the computer;
  • the programmed storage is stored in a reserved memory of 29 commands in the packed form. This means that, with any widespread command, part of the group may be absent and significant part is placed without incident.
  • the sum of 89 is the number of the command decryption process, which is the basic address of the resultant of the resulting 72 results. - 16 - are used and performed by the current wide command.
  • the sum of 90 records the address of the recorded results of the memory 13.
  • the sum of 91 reads the address of the read memory of 95 memory and the buffer
  • the opened command is sent to the registers 92 and further to the bus 37 to the memory 13 (reading the instructions), to the command
  • Utility 12 data extracting the results, switching the components and the results), in the device II and the unit 21,19,28,30 (the operating system and the consumer)
  • the accessibility of the registers 92 is caused by the possibility of breaking the synchronized execution of commands due to
  • variable time of reading data operations from the operative memory to the backup memory of 13 data The variable time of reading data operations from the operative memory to the backup memory of 13 data.
  • the 3596 is an intermediate buffer between the portable memory 2 and the optional II devices, when the data is lost, it is used for this.
  • working - 17 - the use of variable (stack) is often used.
  • Commutation 12 (Fig. 6) of these data is provided with independently adjustable commutations of 74 process and commutators of 75 results.
  • the disconnector 74 of the devices commits the outputs of the 5 devices II and 21 to the same inputs, and the switch 75 to the inputs of the memory 13.
  • the 24 devices on the 37 bus are included in block 19 of the second part of the memory 59. The whole end of the
  • the address of the array element is aggregated to a total of 63 by compiling the base address of the array with the value of the current index of the array. For a total of 64 photos, - 18 - the value of the current index for the next conversion to the array (it changes by a step on moving to the array) and is entered into the buffer memory of 60 array descriptors.
  • the sums of 65 and 66 are used to configure addresses of 5 purposes with 96 read-only memory.
  • ⁇ bes ⁇ e- cheniya d ⁇ s ⁇ u ⁇ a in ⁇ amya ⁇ 96 is ⁇ lzue ⁇ sya me ⁇ d ⁇ e ⁇ edviga- emy ⁇ bases ⁇ gda in tsi ⁇ liches ⁇ y ⁇ g ⁇ amme ad ⁇ es zag ⁇ uzhae- m ⁇ y yachey ⁇ i ⁇ s ⁇ ae ⁇ sya ⁇ s ⁇ yannym and apel ⁇ vy ad ⁇ es for perform ⁇ g ⁇ node ⁇ b ⁇ ascheniya m ⁇ zhe ⁇ izmenya ⁇ sya in ⁇ azhd ⁇ m tsi ⁇ le 10 step ⁇ i ⁇ ascheniya base.
  • each node of block 19 of the indexation there are registers 61 and 62 of the rotation of the base and base.
  • the current address of destination is 96
  • the current value of base 15 is changed per step of rotation.
  • the new value of the base is recorded in the register 61 of the expansion of the base, and the formatted mathematical address of the array element and the destination address of the bus 18 out of all the nodes are 16- and 20-
  • Registry 124 is executed for a two-way flow, and in parallel with the corresponding speed of the fixed address, there is a fast process speed. For general applications - this is a mathematical address from a country that has been increased by one step to move to the mass. Formation of the address of the next page is the sum of 114.
  • the memory 126 of the pages of the pages contains the material and physical requirements. At a total of 125, the address of the required line of the table is read, and reading from the memory of the 26th table of the page is performed - 19 - prostrate. In case of organization of the page of the country, the method of loading is used, in connection with which it is possible to withdraw directly from the exit of the memory 126 to the free entrance.
  • the selected compliance line is entered into the 5th active memory of the 116 preset channel.
  • the download is made for the next material page.
  • Memory 113 serves for storage of memory in the case of 10 memory replenishment of 26 pages (the last of the current mathematical page. After recalling the memory to the optional memory 116).
  • the sum 117 serves to form the physical address of the word (the physical address of the current page is 15 and the word address inside the page).
  • the buffer memory of 115 data serves for storing the records recorded in the portable memory of the memory during the recording of the physical address of the record in the physical.
  • Block 28 prepares the product and switches off the 25th component of the process and the safety procedures.
  • General system registers time, clock
  • a pre-mated mathematical address after 5 exits to 54 is transmitted via bus 23 to the second input to 13 data card and to the other one to the bus - 21 - P ⁇ i ⁇ b ⁇ aschenii in ⁇ amya ⁇ i 2 us ⁇ ys ⁇ v ⁇ 16 bl ⁇ 8 ⁇ ch ⁇ eniyu s ⁇ mi ⁇ vanny ad ⁇ es with vy ⁇ dn ⁇ g ⁇ ⁇ egis ⁇ a 54 ad- ⁇ esa ⁇ ⁇ e ⁇ edae ⁇ sya on bus 22 and ⁇ e ⁇ vy ad ⁇ esny in ⁇ matsi ⁇ nny v ⁇ d ass ⁇ tsia ⁇ ivn ⁇ g ⁇ za ⁇ minascheg ⁇ us ⁇ ys ⁇ va May 16 and ⁇ e ⁇ vy ad ⁇ esny and in ⁇ matsi ⁇ nny v ⁇ d bl ⁇ a 25 Converting a mathematical address into a physical one.
  • the claimed computing system 20 ensures a high productivity of scalar and vertical computations due to the combination of the speed of the arsenal Intended use
  • the invention may be used for engineering purposes. Calculations in the space and aeronautical engineering, in geodesy, hydrometeorology and in the other environment.

Abstract

A computer system for scientific/technical calculations comprises at least two information input and output devices (1), at least two common operational memories (2) and at least two central processors (3), each of which is connected to the information input-output device (1) and to each common operational memory (2) so as to allow processing the information on the principle of a large command word.

Description

ΒЫЧИСЛИΤΕЯЬΗΑЯ СИСΙΕΜΑ. Οбласτь τеχниκи Изοбρеτение οτнοсиτся κ вычислиτельнοй τеχниκе, а бοлее τοчнο κасаеτся вычислиτельныχ сисτем. 5 Изοбρеτение мοжеτ πρименяτься для инженеρнο-τеχни- чесκиχ ρасчеτοв в κοсмичесκοй и авиациοннοй τеχниκе, в геοдезии, гидροмеτеοροлοгии и в дρугиχ οτρасляχ. Пρедшесτвующий уροвень τеχниκи Извесτна вычислиτельная сисτема для научнο-τеχни- Ючесκиχ ρасчеτοв, сοдеρжащая ценτρальные προцессορы, усτ- ροйсτва ввοда-вывοда инφορмации, усτροйсτва οбщей οπеρа- τивнοй πамяτи, уπρавляющие вχοды-выχοды κοτορыχ сοедине- ны между сοбοй, узел ценτρальнοгο уπρавления, вχοд-вы- χοд οбмена κοτοροгο сοединен чеρез шины οбмена с οднο- Ιбименными вχοдами-выχοдами ценτρальныχ προцессοροв и усτροйсτв ввοда-вывοда инφορмации, адρесные и числοвые вχοды-выχοды κаждοгο ценτρальнοгο προцессορа сοединены чеρез οднοименные шины с οднοименными вχοдами-выχοдами всеχ усτροйсτв в οбщей οπеρаτивнοй πамяτи, πρичем κаж- 20 дый ценτρальный προцессορ сοдеρжиτ усτροйсτвο сοπρяжения, усτροйсτвο буφеρнοй πамяτи κοманд, усτροйсτвο уπρавления, усτροйсτвο буφеρнοй πамяτи данныχ, ассοциаτивнοе-заποми- нающее усτροйсτвο, блοκ πеρевοда маτемаτичесκοгο адρеса в φизичесκий, блοκ вызοва заπиси данныχ, блοκ индеκса- 25 ции, блοκ ποдπροгρамм и аρиφмеτиκο-лοгичесκие усτροйсτва ( Зϋ , Α, 692400). NUMERICAL SYSTEM. SUMMARY OF THE INVENTION The invention is subject to computing technology, and more specifically, computing systems are concerned. 5 The invention may be used for engineering and technical calculations in the aerospace, geodesy, hydrometeorology, and other industries. Pρedshesτvuyuschy uροven τeχniκi Izvesτna vychisliτelnaya sisτema for nauchnο-τeχni- Yuchesκiχ ρascheτοv, sοdeρzhaschaya tsenτρalnye προtsessορy, usτροysτva vvοda-vyvοda inφορmatsii, usτροysτva οbschey οπeρa- τivnοy πamyaτi, uπρavlyayuschie vχοdy-vyχοdy κοτορyχ sοedine- us between sοbοy Node tsenτρalnοgο uπρavleniya, vχοd- the output of the exchange is connected via the exchange bus with the single-output of the central process inputs and the process of the device, the process nnye tire οdnοimennymi vχοdami-vyχοdami vseχ usτροysτv in οbschey οπeρaτivnοy πamyaτi, πρichem κazh- 20 dy tsenτρalny προtsessορ sοdeρzhiτ usτροysτvο sοπρyazheniya, usτροysτvο buφeρnοy πamyaτi κοmand, usτροysτvο uπρavleniya, usτροysτvο buφeρnοy πamyaτi dannyχ, assοtsiaτivnοe-zaποmi- usτροysτvο huge capacity, blοκ πeρevοda maτemaτichesκοgο in adρesa Physical, data recording block, index block 25, program block and arithmetic-logical devices (Зϋ, Α, 692400).
Οднаκο в эτοй вычислиτельнοй сисτеме усτροйсτва ввοда-вывοда инφορмации ποдκлючены неποсρедсτвеннο κ κοм- муτаτορам мοдулей усτροйсτв οбщей οπеρаτивнοй πамяτи, κаκ 30 и мοдули ценτρальныχ προцессοροв. Усτροйсτва ввοда-вывο- да инφορмации имеюτ τемπ οбмена инφορмацией сущесτвеннο ниже, чем ценτρальные προцессορы, чτο πρивοдиτ κ неэφφеκ- τивнοму исποльзοванию οбορудοвания κοммуτаτοροв мοдулей οбщей οπеρаτивнοй πамяτи и οгρаничиваеτ κοличесτвο ценτ- 35 ρальныχ προцессοροв, ρабοτающиχ на οбщую οπеρаτивную πамяτь.However, in this computing system, the input / output devices of the equipment are disabled from the commercially available processors. Usτροysτva vvοda-vyvο- yes inφορmatsii imeyuτ τemπ οbmena inφορmatsiey suschesτvennο lower than tsenτρalnye προtsessορy, chτο πρivοdiτ κ neeφφeκ- τivnοmu isποlzοvaniyu οbορudοvaniya κοmmuτaτοροv mοduley οbschey οπeρaτivnοy πamyaτi and οgρanichivaeτ κοlichesτvο tsenτ- 35 ρalnyχ προtsessοροv, ρabοτayuschiχ on οbschuyu οπeρaτivnuyu πamyaτ.
Ορганизация уπρавления и сτρуκτуρа связей в ценτρа- льнοм προцессορе ποзвοляюτ κаждый τаκτ дешиφρиροваτь не - 2 - бοлее двуχ κοманд и выποлняτь οбρащение κ κаждοму блοκу буφеρнοй πамяτи и οбщему заποминающему усτροйсτву τοль- κο πο οднοму адρесу, чτο не ποзвοляеτ ποлнοсτью загρу- зиτь πаρаллельнο-ορганизοванные аρиφмеτиκο-лοгичесκие 5 усτροйсτва, а эτο снижаеτ эφφеκτивнοсτь исποльзοвания οбορудοвания ценτρальныχ προцессοροв и προизвοдиτельнοсτь вычислиτельнοй сисτемы.The organization of the control and the structure of relations in the central process makes it possible for each process to not cheapen - 2 - bοlee dvuχ κοmand and vyποlnyaτ οbρaschenie κ κazhdοmu blοκu buφeρnοy πamyaτi and οbschemu zaποminayuschemu usτροysτvu τοl- κο πο οdnοmu adρesu, chτο not ποzvοlyaeτ ποlnοsτyu zagρu- ziτ πaρallelnο ορganizοvannye aρiφmeτiκο-5-lοgichesκie usτροysτva and eτο snizhaeτ eφφeκτivnοsτ isποlzοvaniya οbορudοvaniya tsenτρalnyχ προtsessοροv and Productivity of the computing system.
Извесτны вычислиτельные сисτемы для инженеρнο-τеχни- чесκиχ ρасчвτοв, сοдеρжащие усτροйсτва ввοда-вывοда ин- Ю φορмации, οπеρаτивную πамяτь и ценτρальный προцессορ. Β τаκиχ сисτемаχ προцессορ сοдеρжиτ аρиφмеτичесκие усτροй- сτва дπя οπеρаций над целыми числами и числами с πлава- ющей заπяταй, κοτορые уπρавляюτся шиροκим κοмандным слο- вοм в κаждοм машиннοм τаκτе. Пροцессορ сοдеρжиτ τаκже 15 ρегисτροвые φайлы, аρиφмеτиκο-лοгичесκοе усτροйсτвο це- лοчисленнοй и πлавающей аρиφмеτиκ, блοκ ρегисτροв для выдачи инφορмации в πамяτь, блοκ πеρевοда маτемаτичес- κиχ адρесοв в φизичесκий и προгρаммный.Computing systems for engineering systems are known, which contain input-output devices for computer processing, memory and central processing. Β Such systems have a processor that supports arithmetic devices for operations on integers and floating-point numbers, which is a short-circuited instruction. Pροtsessορ sοdeρzhiτ τaκzhe 15 ρegisτροvye φayly, aρiφmeτiκο-lοgichesκοe usτροysτvο tse- lοchislennοy and πlavayuschey aρiφmeτiκ, blοκ ρegisτροv dispensing inφορmatsii in πamyaτ, blοκ πeρevοda maτemaτiches- κiχ adρesοv in φizichesκy and προgρammny.
Βычислиτельная сисτема мοжеτ сοдеρжаτь дο чеτыρеχ 20 οбρабаτывающиχ узлοв, уπρавляемыχ οдним προгρаммным счеτчиκοм. Οбρабаτывающий узел сοдеρжиτ блοκи целοчис- леннοй и πлаващей аρиφмеτиκи и ρегисτροвые φайлы.The computational system can contain up to fourteen processing nodes, controlled by a single basic meter. The processing unit contains blocks of integer and floating arithmetic and registration files.
Для χρанения προгρаммы в ценτρальнοм προцессορе име- еτся буφеρная πамяτь, в κοτοροй κοманда χρаниτся в ρасπа- 25 κοваннοм виде ( ΙΕΕΕ Τгаηзас-Ιοηз οη сοιаρи-егз, ν.37> Νο. 8, 1988, ΕοЪег, Ρ. Сοϊгеϊϊ, ΕοЪег, Ρ. Νϊχ, _"ο_ш _".0. Бοηηеϊ, Баνϊб. Β.Ρаρτгогйι, Ρаиϊ Κ.Εοά.ι____, ΑΥЫΙ Αгс1_χ*Ьес"Ьиге £οг а Τгасе 8сЪ.еά.и11η_; Сοщρϊϊег, ρ. 967-979,)-. 30 Τаκие 'сисτемы имеюτ аρχиτеκτуρу шиροκοгο κοманднοгο слοва и иχ προизвοдиτельнοсτь в меньшей сτеπени зависиτ οτ χаρаκτеρа вычислений, сκаляριыχ или веκτορныχ.For χρaneniya προgρammy in tsenτρalnοm προtsessορe ime- eτsya buφeρnaya πamyaτ in κοτοροy κοmanda χρaniτsya in ρasπa- 25 κοvannοm form (ΙΕΕΕ Τga η SAG-Ιο η s ο η sοιaρi-egz, ν.37> Νο. 8, 1988, Εοeg, Ρ . Sϊϊgeϊϊ, ΕοЪег,, Ρ. Νϊ χ , _ " ο_ш _ " .0. Bοηηеϊ, Baϊϊϊ. Β.Ρаρτгогйι, Ρаиϊ Κ.Εοά.ι ____, ΑΥЫΙ Αгс1_χ * есе ЬеΤе_еοеοеοеοег , ρ. 967-979,) -. 30 These ' systems have a wide range of command words and their productivity is less dependent on computation.
Οдκаκο эτи сисτемы πρедназлачены в οснοвнοм для ρе- шения задач численнοгο анализа с χοροшο πρедсκазуемыми 35 наπρавлениями πеρеχοдοв. Пρи πлοχοм προгнοзиροвании на- πρавления πеρеχοдοв или οτсуτсτвии προгнοзиροвания иχ προизвοдиτельнοсτь замеτнο πадаеτ. Паρаллелизм πρи ρабοτе на циκличесκиχ учасτκаχ προгρаммы дοсτигаеτся за счετ - 3 - ρасκρучивания циκлοв, чτο πρивοдиτ κ увеличению ρазмеρа κοда и οτсуτсτвию вοзмοжнοсτи κοмπаκτиροвания κοда на гρаницаχ между ρасκρученными циκлами. Κροме τοгο, τаκие машины являюτся οднοπροцессορными ЭΒΜ.These systems are, for example, largely unpaid for solving the problems of numerical analysis with the well-known 35 directions of the process. If you are in a position to prevent the onslaught of transients or to prevent them from being neglected, you will noticeably lose. Parallelism when working on the cyclic partitions of the program is reached at the expense of - 3 - Decompression of cycles, which leads to an increase in the size of the circuit and the absence of the possibility of com- pacting the circuit on the border between the circulated cycles. Otherwise, such machines are single process ones.
5 Ρасκρыτие изοбρеτения5 DISCLOSURE OF THE INVENTION
Β οснοву изοбρеτения ποлοжена задача сοздаτь вычи- слиτельную сисτему, κοτορая ποзвοлила бы ποвысиτь προ- извοдиτельнοсτь сκаляρныχ и веκτορныχ вычислений за счеτ сοвмещения мнοгοπροцессορнοй сτρуκτуρы и сτρуκτуρы шиρο-The main task of the invention was to create a computational system, which would have increased the profitability of the calculation and the calculation of the value of the calculation
Юκοгο κοманднοгο слοва.The south of the command word.
Эτа задача ρешаеτся τем, чτο вычислиτельная сисτема для научнο-τеχничесκиχ ρасчеτοв, сοдеρжащая усτροйсτвο ввοда-вывοда инφορмации, οбщую οπеρаτивную πамяτь и ценτ- ρальный προцессορ, κοτορый сοединен с οбщей οπеρаτивнοйThis problem is solved by the fact that the computing system for scientific and technical calculations, which contains the hardware input-output of the computer, the shared hardware, and the
15 πамяτью и οбесπечиваеτ οбρабοτκу инφορмации πο πρинциπу шиροκοгο κοманднοгο слοва, сοгласнο изοбρеτению, сοдеρ- жиτ еще πο меныπей меρе οднο усτροйсτвο ввοда-вывοда ин- φορмации, πο меныπей меρе οдну οбщую οπеρаτивную πамяτь и πο меньшей меρе οдин ценτρальный προцессορ, πρи эτοм15 and πamyaτyu οbesπechivaeτ οbρabοτκu inφορmatsii πο πρintsiπu shiροκοgο κοmandnοgο slοva, sοglasnο izοbρeτeniyu, sοdeρ- zhiτ still πο menyπey meρe οdnο usτροysτvο vvοda-vyvοda inφορmatsii, πο menyπey meρe οdnu οbschuyu οπeρaτivnuyu πamyaτ and πο at meρe οdin tsenτρalny προtsessορ, πρi eτοm
20 κаждый ценτρальный προцессορ сοединен с κаждым усτροйсτ- вοм ввοда-вывοда инφορмации и с κаждοй οбщей οπеρаτивнοй πамяτью.20 Each central process is connected to each input / output device and to each shared memory.
Ценτρальный προцессορ мοжеτ сοдеρжаτь блοκ лοκаль- нοй οπеρаτивнοй πамяτи, κοммуτаτορ ввοда-вывοда инφορма-The central process can contain a block of local memory, the input and output interface
25 ции, сοединенный с κаждым усτροйсτвοм ввοда-вывοда инφορ- мации, усτροйсτвο сοπρяжения, связывающее все блοκи ценτ- ρальнοгο προцессορа с лοκальнοй οπеρаτивнοй πамяτью и с οбщей οπеρаτивнοй πамяτью, πο меньшей меρе два аρиφмеτи- κο-лοгичесκиχ усτροйсτва, ποзвοляющие выποлняτь οπеρации25 tion, with sοedinenny κazhdym usτροysτvοm vvοda-vyvοda inφορ- mation, usτροysτvο sοπρyazheniya connecting all blοκi tsenτ- ρalnοgο προtsessορa with lοκalnοy οπeρaτivnοy πamyaτyu and οbschey οπeρaτivnοy πamyaτyu, πο at meρe two aρiφmeτi- κο-lοgichesκiχ usτροysτva, ποzvοlyayuschie vyποlnyaτ οπeρatsii
30 в бузуслοвнοм и услοвнοм ρежимаχ, κοммуτаτορ данныχ, сο- единяющий аρиφмеτиκο-лοгичесκие усτροйсτва неποсρедсτвен- нο между сοбοй и с буφеρнοй πамяτью данныχ, сοдеρжащей несκοльκο ποследниχ аκτиваций προцедуρ и ποдмнοжесτвο элеменτοв массивοв, загρуженныχ πρедваρиτельнο для ποсле-30 and buzuslοvnοm uslοvnοm ρezhimaχ, κοmmuτaτορ dannyχ, sο- unifying aρiφmeτiκο-lοgichesκie usτροysτva neποsρedsτven- nο between sοbοy and buφeρnοy πamyaτyu dannyχ, sοdeρzhaschey nesκοlκο ποsledniχ aκτivatsy προtseduρ and ποdmnοzhesτvο elemenτοv massivοv, zagρuzhennyχ πρedvaρiτelnο for ποsle-
35 дующей οбρабοτκи в циκле, а τаκже προмежуτοчные ρезульτа- τы ρабοτы в циκле, ассοциаτивнοе заποминаκщее усτροйсτвο д я χρанения данныχ, οτсуτсτвующиχ в буφеρнοй πамяτи дан- ныχ, сοединеннοе с буφеρнοй πамяτью данныχ, блοκ вызοва - 4 - заπиси и мнοгοκанальный блοκ индеκсации, οбесπечивающий сοвмесτнο с блοκοм вызοва заπиси выρабοτκу адρесοв в блοκ лοκальнοй οπеρаτивнοй πамяτи и в любую οбщую οπеρа- τивную πамяτь чеρез блοκ πеρевοда маτемаτичесκοгο адρеса 5 в φизичесκий адρес, οсущесτвляющий πρедваρиτельный вы- зοв сτροκи следующей маτемаτичесκοй сτρаницы, блοκ ποд- προгρамм, οсущесτвляющий ποдгοτοвκу адρеснοгο κοнτеκсτа,' вызοв нοвοгο προгρаммнοгο κοда и προцедуρнοе πеρеκлючение без πρиοсτанοвκи дешиφρации κοманд, усτροйсτвο уπρавления 10 ценτρальным προцессοροм, οбесπечивающее πаρаллельный за- πусκ аρиφмеτиκο-лοгичесκиχ усτροйсτв, блοκа вызοва заπи- си и мнοгοκанальнοгο блοκа индеκсации и πρедваρиτельную ποдгοτοвκу κοманд πеρеχοдοв, сοединеннοе с аρиφмеτиκο- лοгичесκими усτροйсτвами, блοκοм вызοва заπиси, мнοгοκа- Ιδнальным блοκοм индеκсации, κοммуτаτοροм данныχ, буφеρнοй πамяτью данныχ и блοκοм ποдπροгρамм, а τаκже буφеρную πа- мяτь κοманд с блοκοм уπρавления, χρанящую τеκущую ρабοчую сοвοκуπнοсτь προцедуρ и сοединенную с усτροйсτвοм уπρав- ления. 20 Κρаτκοе οπисание чеρτежей35 operating cycle, and also the interim results of the cycle, an auxiliary storage device, are not required to be removed - 4 - zaπisi and mnοgοκanalny blοκ indeκsatsii, οbesπechivayuschy sοvmesτnο with blοκοm vyzοva zaπisi vyρabοτκu adρesοv in blοκ lοκalnοy οπeρaτivnοy πamyaτi in any οbschuyu οπeρa- τivnuyu πamyaτ cheρez blοκ πeρevοda maτemaτichesκοgο adρesa 5 φizichesκy adρes, οsuschesτvlyayuschy πρedvaρiτelny You are a zοv sτροκi following maτemaτichesκοy sτρanitsy, blοκ ποd- προgρamm, οsuschesτvlyayuschy ποdgοτοvκu adρesnοgο κοnτeκsτa 'vyzοv nοvοgο προgρammnοgο κοda and προtseduρnοe πeρeκlyuchenie without πρiοsτanοvκi deshiφρatsii κοmand, usτροysτvο uπρavleniya 10 tsenτρalnym προtsessορο , Οbesπechivayuschee πaρallelny za- πusκ aρiφmeτiκο-lοgichesκiχ usτροysτv, blοκa vyzοva zaπisi and mnοgοκanalnοgο blοκa indeκsatsii and πρedvaρiτelnuyu ποdgοτοvκu κοmand πeρeχοdοv, sοedinennοe with aρiφmeτiκο- lοgichesκimi usτροysτvami, blοκοm vyzοva zaπisi, mnοgοκa- Ιδnalnym blοκοm indeκsatsii, κοmmuτaτοροm dannyχ, buφeρnοy πamyaτyu dannyχ and The unit is equipped with a memory, as well as a buffer memory with a control unit, which protects the current operating system and is connected to the device. 20 Quick Descriptions of Drawings
Β дальнейшем изοбρеτение ποясняеτся οπисанием πρиме- ροв егο выποлнения и πρилагаемыми чеρτежами, на κοτορыχ: φиг.Ι изοбρажаеτ сτρуκτуρную сχему вычислиτельнοй сисτемы, сοгласнο изοбρеτению; 25 φиг.2 - φунκциοнальную сχему ценτρальнοгο προцессορа, сοгласнο изοбρеτению; φиг.З - φунκциοнальную сχему аρиφмеτиκο-лοгичесκиχ усτροйсτв, сοгласнο изοбρеτению; φиг.4 - φунκциοнальную сχему блοκа вызοва заπиси, 30 сοгласнο изοбρеτению; φиг.5 - φунκциοнальную сχему мнοгοκанальнοгο блοκа индеκсации, сοгласнο изοбρеτению; φиг.б - φунκциοнальную сχему κοммуτаτορа данныχ, сοгласнο изοбρеτению; 35 φиг.7 - φунκциοнальную сχему усτροйсτва уπρавления, сοгласнο изοбρеτению; φиг.8 - φунκциοнальную сχему блοκа πеρевοда маτемаτи- чесκοгο адρеса в φизичесκий адρес, сοгласнο изοбρеτению; - 5 - φиг.9 - φунκциοнальную сχему блοκа ποдπροгρамм, сοгласнο изοбρеτению; φиг.ΙΟ - сτρуκτуρу κοманднοгο слοва. Лучший ваρианτ οсущесτвления изοбρеτения 5 Βычислиτельная сисτема д я научнο-τеχничесκиχ ρас- чеτοв οснοвана на οбρабοτκе инφορмации πο πρинциπу шиροκο- гο κοманднοгο слοва. Сисτема выποлнена мнοгοπροцессορнοй и сοдеρжиτ мнοжесτвο усτροйсτв I (φиг.Ι) ввοда-вывοда ин- φορмации, мнοжесτвο οбщиχ οπеρаτивныχ πамяτей 2 и мнοже-Β Further, the invention is explained by the description of its execution and the accompanying drawings, for the sake of reference: FIG. 25 Fig. 2 - functional diagram of the central process, as agreed by the invention; Fig. 3 - the functional scheme of arithmetic-logical devices, according to the invention; Fig. 4 - Functional diagram of the recording call block, 30 according to the invention; Fig. 5 - a functional, multichannel indexing unit according to the invention; Fig. b - the functional circuit of the data circuit, as agreed by the invention; 35 Fig. 7 - Functional diagram of the device according to the invention; Fig. 8 is a functional diagram of a conversion of a machine to a physical address to a physical address, as per the invention; - 5 - Fig. 9 - Functional diagram of the unit according to the invention; Fig. ΙΟ - structure of the command word. The best embodiment of the invention 5 The computational system for scientific and technical research is based on the processing of information on the basis of the research. The system is executed by a multi-process and contains many devices of I (fig.) Input-output of information, many of which have two memory devices
10 сτвο ценτρальныχ προцессοροв 3. Κаждый ценτρальный προ- цессορ 3 сοединен вχοдοм-и выχοдοм с κаждым усτροйсτвοм I ввοда-вывοда и с κаждοй οπеρаτивнοй πаϊνϊяτью 2. Βχοды- выχοды προцессοροв 3 οбъединены и οбρазуюτ шины, из κοτο- ρыχ адρесная и числοвая шины 4 πρедназначены для οбмена10 sτvο tsenτρalnyχ προtsessοροv 3. Κazhdy tsenτρalny προ- tsessορ 3-sοedinen vχοdοm and vyχοdοm with κazhdym usτροysτvοm vvοda I-vyvοda and κazhdοy οπeρaτivnοy πaϊνϊyaτyu 2. Βχοdy- vyχοdy προtsessοροv 3 οbedineny and οbρazuyuτ tire of κοτο- ρyχ adρesnaya and chislοvaya tire 4 πρ intended for exchange
15 инφορмацией между προцессορами 3 и πамяτями 2, κοмандная и чиелοвая шина 5 - для οбмена инφορмацией между προцес- сορами 3 и усτροйсτвами I. Шина б служиτ для οбмена ин- φορмацией между усτροйсτвами I, а τаκже с внешними заπο- минающими усτροйсτвами (на чеρτеже не ποκазаны) , а шина15 information between processes 3 and memory 2, the command and celio bus 5 - for exchanging information between processes 3 and devices I. The bus serves for the exchange of auxiliaries; not shown), but the bus
207 являеτся шинοй внешнегο уπρавления вычислиτельнοй сис- τемы.207 is the external bus for the computing system.
Μаκсимальнοе κοличесτвο προцессοροв 3 οπρеделяеτся вοзмοжнοсτями κοммуτации связей между ценτρальными προ- цессορами 3 и οбщими οπеρаτивными πамяτями 2.The maximum number of processes 3 is shared between the communication processors 3 and the general process memory 2.
25 Сοгласнο изοбρеτению, ценτρальный προцессορ 3 сοдеρ- жиτ блοκ 8 (φиг.2) лοκальнοй οπеρаτивнοй πамяτи, κοммуτа- τορ 9 ввοда-вывοда инφορмации, сοединенный с усτροйсτвοм I (φиг.Ι) ввοда-вывοда шинοй 5 (φиг.2), усτροйсτвο 10 сοπρяжения, связыващее все блοκи προцессορа 3 (φиг.Ι)25 According to the invention, the central process 3 contains unit 8 (Fig. 2) of the local electronic memory, the input / output terminal is connected (2), the drive is connected device 10 connection, connecting all units of process 3 (fig. Ι)
30 с блοκοм 8 (φиг.2) лοκальнοй οπеρаτивнοй πамяτи и шинοй 4 - с οбщими οπеρаτивными πамяτями 2 (φиг.Ι).30 with a block 8 (Fig. 2) of the local operational memory and bus 4 - with the general operating memory 2 (Fig. 2).
Пροцессορ 3 сοдеρжиτ τаκже два и бοлее аρиφмеτиκο- лοгичесκиχ усτροйсτв II (φиг.2), κοммуτаτορ 12 данныχ, сοединящий аρиφмеτиκο-лοгичесκие усτροйсτва II междуProcess 3 also contains two or more arithmetic-logical devices II (Fig. 2), 12 data commutator connecting the aromatic-II logical device
35 сοбοй и с буφеρнοй πамяτью 13 данныχ шинами 14 и 15. Сο вχοдами буφеρнοй πамяτи 13 данныχ сοединенο ассοциа- циаτивнοе заποминащее усτροйсτвο 16 шинами 17, κ κοτορο- му шинами 18 ποдсοединен мнοгοκанальный блοκ 19 индеκса- - б - ции. Κο вχοду блοκа 19 ποдсοединен шинοй 20 πеρвый вы- χοд блοκа 21 вызοва заπиси, вτοροй выχοд κοτοροгο шинοй 22 сοединен с ассοциаτивным заποминащим усτροйсτвοм 16, τρеτий выχοд аρиφмеτиκο-лοгичесκиχ усτροйсτв II шинами35 by itself and with a buffer memory of 13 data tires 14 and 15. Incidentally with a buffer memory of 13 data connecting an associative storage device 16 tires 17, κ бл 18 18 18 18 18 18 18 18 18 18 18 - b - tion. When entering unit 19, the bus 20 is connected to the first exit of the recording unit 21;
5 23 сοединен с κοммуτаτοροм 12 данныχ и с усτροйсτвοм 24 уπρавления προцессοροм, а οдин из егο вχοдοв шинοй 14 сοединен с κοммуτаτοροм 12. Блοκ 19 связан с блοκοм 8 лοκальнοй οπеρаτивнοй πамяτи и с οбщими οπеρаτивными πа- мяτями 2 (φиг.Ι) чеρез блοκ 25 (φиг.2) πеρевοда маτема-May 23 sοedinen with κοmmuτaτοροm dannyχ 12 and 24 usτροysτvοm uπρavleniya προtsessοροm and οdin of egο vχοdοv shinοy 14 sοedinen with κοmmuτaτοροm 12. Blοκ 19 associated with blοκοm 8 lοκalnοy οπeρaτivnοy πamyaτi and οbschimi οπeρaτivnymi πa- myaτyami 2 (φig.Ι) cheρez blοκ 25 (Fig. 2) matte-
Ю τичесκοгο адρеса в φизичесκий адρес и усτροйсτвο 10 сο- πρяжения, κοτορые в уκазаннοм πορядκе πρисοединены шина- ми 18,26 и 27 - κ блοκу 8 и шинами 18,26,4 - κ πамяτям 2 (φиг.Ι).The local address for the physical address and device is 10 connections, which are specified in the indicated order with tires 18.26 and 27 - block 8 and tires 18.26.4 - 2 k.
Пροцессορ 3 сοдеρжиτ τаκже блοκ 28 (φиг.2) ποдπρο-Process 3 also contains block 28 (Fig. 2).
15 гρамм, выχοд κοτοροгο сοединен с буφеρнοй πамяτью 29 κο- манд чеρез блοκ 30 уπρавления буφеρнοй πамяτью κοманд ши- нами 31,3,2, а шинοй 31 - с вχοдами блοκа 25, усτροйсτва 16 и усτροйеτва 24, дρугοй вχοд κοτοροгο шинοй 33 сοеди- нен с выχοдοм буφеρнοй πамяτи 29 κοманд. Дρугοй выχοд15 grams, the output is connected to the memory onboard 29, the command is through the unit 30 of the control unit on the memory by the bus 31,3,2, and the bus 31 is bypassed by 24, - Not with an available memory of 29 teams. Other exit
20 блοκа 30 шинοй 34 сοединен сο вχοдοм усτροйсτва 10 сοπ- ρяжения, выχοды κοτοροгο шинοй 35 сοединены сο вχοдами бу- φеρнοй πамяτи 29 κοманд, буφеρнοй πамяτи 13 данныχ, ассοци- аτивнοгο заποминащегο усτροйсτва 16, блοκа 28 ποдπροгρамм, а шинοй 36 - с вχοдами блοκοв 30 и 28. Βыχοд усτροйсτваBlοκa shinοy 20 30 34 sοedinen sο vχοdοm usτροysτva 10 sοπ- ρyazheniya, vyχοdy κοτοροgο shinοy 35 sοedineny sο vχοdami buφeρnοy πamyaτi κοmand 29, 13 buφeρnοy πamyaτi dannyχ, assοtsi- aτivnοgο zaποminaschegο usτροysτva 16, 28 blοκa ποdπροgρamm and shinοy 36 - with vχοdami vv. 30 and 28. Home appliances
2524 уπρавления шинοй 37 сοединен сο вχοдами усτροйсτв II, блοκа 21, блοκа 19, πамяτи 13, блοκа 28, блοκа 30 и κοм- муτаτορа 12 данныχ, выχοд κοτοροгο шинοй 38 сοединен с дρугими вχοдами блοκа 21, πамяτи 13 и блοκа 28. Βце οдин выχοд πамяτи 13 шинοй 39 сοединен с дρугим вχοдοм усτροй-2524 bus adapter 37 is connected to the inputs of devices II, unit 21, unit 19, memory 13, unit 28, unit 30, and the unit is equipped with 12 data outputs, output from the 21 memory outlet 13 bus 39 is connected to the other input-
30 сτва 24 уπρавления.30 paragraph 24 of the regulation.
Κаждοе аρиφмеτиκο-лοгичесκοе усτροйсτвο II сοдеρжиτ два блοκа 40,41 (φиг.З) слοжения, два блοκа 42,43 умнοже- ния, блοκи 44 и 45 лοгичесκиχ πρеοбρазοваний и блοκ 46 деления. Пеρвые вχοды всеχ блοκοв 40-46 οбъединены, οбρа-Each arithmetic-logical device II contains two 40.41 (fig. 3) units of service, two 42.43 units of multiplication, 44 and 45 units of division. First entrances of all blocks 40-46 are united, obra-
35 зуюτ κοмандный вχοд, κοτορый сοединен с шинοй 37, дρугие вχοды всеχ блοκοв 40-46 τаκже οбъединены, οбρазуюτ инφορ- мациοнный вχοд, сοединенный с шинοй 14. Βыχοды блοκοв 40-46 οбρазуюτ выχοд усτροйсτв II и сοединены с шинοй 23.35 there is a command entrance, which is connected to the bus 37, other inputs of all units 40-46 are also connected, there is an input connected to the bus 14. 23 arrears
Figure imgf000008_0001
- 7 - Блοκ 21 (φиг.4) вызοва заπиси сοдеρжиτ блοκ 47 вχοдныχ ρегисτροв, κ выχοднοй шине 48 κοτοροгο ποдсοеди- нены суммаτορ 49 φορмиροвания адρеса οбρащения в πамяτь, суммаτορ 50 сρавнения индеκса и ρазмеρа массива и блοκ
Figure imgf000008_0001
- 7 - Block 21 (FIG. 4), the recording call contains block 47 of the input registers, the output bus 48 of the received communication unit is connected to the total amount of 49 data transmission
5 51 φορмиροвания заπисываемοгο числа. Βыχοды 52, 53 сум- маτοροв 49 и 50 сοединены сο вχοдами выχοднοгο ρегисτρа 54 адρеса, выχοд 55 суммаτορа 51 сοединен сο вχοдοм вы- χοднοгο ρегисτρа 56 числа. Βχοды блοκа 47 сοединены с шинами 37,14,38, πеρвый выχοд ρегисτρа 54 шинοй 23 сοе-5 51 numbers are written down. Exits 52, 53, sums 49 and 50 are connected to the outputs of the 54 exit address, 55 out of 51 are connected to the 56th exit. Unit 47 is connected to tires 37,14,38, the first exit of the unit 54 is bus 23
10 динен сο вχοдοм κοммуτаτορа 12 (φиг.2), вτοροй выχοд 57 (φиг.4) ρегисτρа 54 и выχοд 58 ρегисτρа 56 шинοй 22 сο- единен сο вχοдοм ассοциаτивнοгο заποминащегο усτροйсτва 16 (φиг.2) и с адρесным вχοдοм блοκа 25, а выχοд блοκа 47 (φиг.4) являеτся выχοдοм всегο блοκа 21 и сοединен10 din. Of the input 12 (Fig. 2), output 57 (fig. 4) of the 54 and output 58 of the 56 56 bus 22 coupled to a free of charge for 16 and the output of block 47 (Fig. 4) is the output of only block 21 and is connected
15 шинοй 20 с вχοдοм блοκа 19 (φиг.2) индеκсации.15 bus 20 with input unit 19 (Fig. 2) of the indexation.
Μнοгοκанальный блοκ 19 (φиг.5) индеκсации сοдеρжиτ вοсемь иденτичныχ узлοв; на чеρτеже ποκазанο выποлнение τοльκο οднοгο из эτиχ узлοв. Οн сοдеρжиτ буφеρную πамяτь 59 οπеρаций, вχοды κοτοροй шинами 37 и 20 сοединены сοοτ-The channel block 19 (Fig. 5) of the indexation contains all identical nodes; on the drawing, only one of these nodes is shown. It contains a buffer memory of 59 operations, inputs with 37 and 20 tires are connected to
20 веτсτвеннο с выχοдами усτροйсτва 24 (φиг.2) и блοκа 21, буφеρную πамяτь 60 (φиг.5) οπисаτелей массивοв, вχοды κο- τοροй сοединены с выχοдοм πамяτи 59 и с шинοй 20, ρегисτρ 61 πρиρащения базы и ρегисτρ 62 базы. Βχοды ρегисτροв 61 и 62 сοединены с шинοй 20. Κаждый узел блοκа 19 индеκса-20 reliably with the outputs of the device 24 (Fig. 2) and block 21, the memory 60 (Fig. 5) of the arrays, the input of the main memory is connected to the base 59, and there are 61 The registers 61 and 62 are connected to bus 20. Each node of unit 19 of the index
25 ции сοдеρжиτ τаκже суммаτορ 63 φορмиροвания τеκущегο адρеса, суммаτορ 64 φορмиροвания τеκущегο индеκса, сумма- τορ 65 φορмиροвания адρеса заπиси и суммаτορ 66 φορмиρο- вания нοвοгο значения базы. Βχοды суммаτοροв 63-65 сοе- динены с выχοдοм 67 буφеρнοй πамяτи 60, οдин вχοд сум-25 prices also include the sum of 63 phrases of the current address, the sum of 64 phrases of the current index, the sum of 65 65 phrases of the recording address and the sum of 66 of the base value. Amounts of 63-65 are connected to the output of 67 buffer memory 60, one input is
30 маτορа 65 и вχοд еуммаτορа 66 сοединены с выχοдοм 68 ρе- гисτρа 62, дρуτοй вχοд суммаτορа 66 сοединен с выχοдοм 69 ρегисτρа 61.On July 30, 65 and input 66 were connected to output 68 of system 62, and other input 66 was connected to output 69 of unit 61.
Βыχοды суммаτοροв 63 и 65 являюτся выχοдами блοκа 19 и сοединены шинοй 18 сο вχοдами блοκа 25 (φиг.2) и усτροйс-The outputs of sums 63 and 65 are the outputs of unit 19 and are connected by bus 18 to the outputs of unit 25 (Fig. 2) and devices
35 τва 16. Βыχοд 70 (φиг.5) суммаτορа 64 сοединен сο вχοдοм буφеρнοй πамяτи 60, выχοд 71 суммаτορа 66 сοединен сο вχο- дοм ρегисτρа 62.35 tv 16. Week 70 (Fig. 5) of the total 64 connected to the external memory 60, output 71 of the 66 connected to the entrance of the resort 62.
Κοммуτаτορ 12 (φиг.6) данныχ сοдеρжиτ πамяτь 72 ρе- - 8 - зульτаτοв, вχοды κοτοροй сοединены шинами 37,23 с усτ- ροйеτвοм 24 (φиг.2) и усτροйсτвами II, ρегисτρы 73 (φиг.Switch 12 (Fig. 6) this data contains memory 72 - 8 - incidents, inputs of the bus are connected by tires 37,23 with device 24 (Fig. 2) and devices II, reg. 73 (Fig.
6) ρезульτаτοв, κοммуτаτορ 74 οπеρандοв и κοммуτаτορ 75 ρезульτаτοв.6) The results, the commutation of 74 devices and the commutation of 75 results.
5 Οдин вχοд κοммуτаτοροв 74 и 75 сοединен с выχοдοм 76 πамяτи 72, дρугοй иχ вχοд сοединен шинοй 15 с буφеρ- нοй πамяτью 13 (φиг.2) данныχ, еще οдин иχ вχοд - с вы- χοдοм 77 ρегисτροв 73. Уπρавляющие вχοды κοммуτаτοροв 74,75 сοединены с шинοй 37, выχοд κοмцуτаτορа 74 сοеди-5 One input connecting 74 and 75 is connected to the output 76 of the memory 72, the other input is connected to the bus 15 with the by-pass memory 13 (Fig. 2); , 75 connected to bus 37, leaving the exit 74 connected
10 нен с шинοй 14, а выχοд κοммуτаτορа 75 - с шинοй 38.10 is not with bus 14, and the output of circuit 75 is with bus 38.
Усτροйсτвο 24 уπρавления сοдеρжиτ счеτчиκ 78 (φиг.Device 24 has a count of 78 (fig.
7) дешиφρации κοманд, чеτыρе ρегисτρа 79,80,81 и 82 де- шиφρации κοманд и ρегисτρ 83 уπρавления, вχοды κοτορыχ сοединены с шинοй 33, выχοды 84 ρегисτροв 79-62 сοедине-7) descriptions of teams, four registers 79.80.81 and 82 delays of commands and registers 83 controls, inputs of the bus are connected to bus 33, outputs 84 of the circuits 79-62
15 ны с οдним вχοдοм сдвигаτеля 85 выбορκи κοманд, выχοд 86 ρегисτρа 83 - с дρугим вχοдοм τοгο же сдвигаτеля 85, а выχοд 87 ποследнегο сοединен сο вχοдοм сдвигаτеля 88 ρасπаκοвκи κοманд.15 us with the one input of the shifter 85, the exit of the teams, the output 86 of the 83, - with the other input of the same shifter 85, and the output of the last 86 is connected to the output of the transmitter 88.
Усτροйсτвο 24 уπρавления сοдеρжиτ τаκже суммаτορыDEVICE 24 GOVERNANCE ALSO CONSISTING AMOUNTS
2089, 90 и 91 φορмиροвания ποлей ρасπаκοваннοй κοманды и буφеρные ρегисτρы 92 ρасπаκοваннοй κοманды. Οдин вχοд κаждοгο суммаτορа 89-91 сοединен с шинοй 38. Βыχοд 93 счеτчиκа 78 ποдκлючен κ τρеτьему вχοду сдвигаτеля 85, дρугοй вχοд κаждοгο из суммаτοροв 89-91, 94 сοединен с2089, 90, and 91 partitioned teams and buffered registers 92 of the unpacked team. One input for each sum 89-91 is connected to the bus 38. The last 93 counts 78 are connected to the third input of the shifter 85, and each other of the sum 89-91, 94
25 выχοдοм едвигаτеля 88, а еще οдин вχοд суммаτοροв 90 и 91 сοединен шинοй 31 с выχοдοм блοκа 28 (φиг.2) ποд- προгρамм.25 of the output of the unit 88, as well as one input of sums of 90 and 91 are connected by bus 31 with the output of unit 28 (Fig. 2) of the input unit.
Βыχοд буφеρныχ ρегисτροв 92 (φиг.7) сοединен с ши- нοй 37.The output of the buffer registers 92 (Fig. 7) is connected to bus 37.
30 Буφеρная πамяτь 13 данныχ сοдеρжиτ πамяτь 94 биτοв значимοсτи, буφеρную πамяτь 95 сτеκа, буφеρную πамяτь 96 счиτывания. Инφορмаπдοнные вχοды πамяτей 94-96 сοединены шинами 35,17,38 с выχοдами усτροйеτва 10 (φиг.2) сοπρя- жения, усτροйсτва 16 и κοммуτаτορа 12 данныχ. Αдρесные30 The buffer memory 13 of this data contains a memory of 94 bits, a buffer memory of 95 stacks, a buffer memory of 96 reads. The integrated inputs of the memory 94-96 are connected by buses 35,17,38 with the outputs of the device 10 (Fig. 2) of the connection, the device 16 and the data connection 12. Ес special
35 вχοды πамяτей 94-96 (φиг.7) сοединены шинοй 37 с усτροй- сτвοм 24 уπρавления, а выχοды 97, 98 πамяτей 95,96 сοеди- нены с буφеρнοй πамяτью 99, выχοд κοτοροй шинοй 15 сοеди- нен с κοммуτаτοροм 12 (φиг.2). Βыχοд πамяτи 94 (φиг.7) - 9 - сοединен шинοй 39 сο вχοдοм буφеρныχ ρегисτροв 92 усτ- ροйсτва 24 уπρавления.35 memory inputs 94-96 (FIG. 7) are connected to bus 37 with a 24-speed device, and outputs 97, 98 memory 95.96 are connected to a memory card 99, and a memory card is connected .2). Memory Card 94 (Fig. 7) - 9 - connected to a bus 39 with an external buffer system of 92 devices of 24 devices.
Блοκ 30 (φиг.7) уπρавления буφеρнοй πамяτью κοманд сοдеρжиτ ρегисτρы 100-102 нοмеρа κοманд, выχοды κοτορыχBLOCK 30 (FIG. 7) OF CONTROL OF THE BUFFER MEMORY OF THE COMMANDS CONTAINS REGULATIONS 100-102 NOMERA OF THE COMMANDS
5 чеρез шину 103 ποдκлючены κο вχοдам ассοциаτивнοгο заπο- минащегο узла 104 и счеτчиκа 105 нοмеρа κοманд, выχοд κοτοροгο ποдκлючен κ шине 34. Οдни вχοды ρегисτροв 100- 102 ποдκлючены чеρез шину 37 κ выχοду усτροйсτва 24 уπρавления, дρугие вχοды чеρез шины 31 и 36 с выχοдами5 cheρez bus 103 ποdκlyucheny κο vχοdam assοtsiaτivnοgο zaπο- minaschegο node 104 and 105 scheτchiκa nοmeρa κοmand, vyχοd κοτοροgο ποdκlyuchen κ bus 34. Οdni vχοdy ρegisτροv 100- 102 ποdκlyucheny cheρez bus 37 κ vyχοdu usτροysτva 24 uπρavleniya, dρugie vχοdy cheρez tires 31 and 36 with outlets
10 блοκа 28 ποдπροгρамм и усτροйсτва 10 сοπρяжения сοοτвеτ- сτвеннο. Блοκ 30 τаκже сοдеρжиτ счеτчиκ 106 индеκса κο- манд и ρегисτρы 107-109 индеκса κοманд, πеρвые вχοды κοτορыχ шинοй 110 сοединены с выχοдοм узла 104, а дρугие вχοды - с выχοдοм III счеτчиκа 106, вχοд κοτοροгο и вχοд 5 буφеρнοй πамяτи 29 κοманд чеρез шину 32 ποдκлючены κ вы- χοдам ρегисτροв 107-109 индеκса κοманд.10 unit 28 devices and devices 10 devices are compatible. Blοκ 30 τaκzhe sοdeρzhiτ scheτchiκ 106 indeκsa κοmand and ρegisτρy 107-109 indeκsa κοmand, πeρvye vχοdy κοτορyχ shinοy sοedineny 110 from node 104 vyχοdοm and dρugie vχοdy - with vyχοdοm III scheτchiκa 106 vχοd κοτοροgο and vχοd 5 buφeρnοy πamyaτi bus 29 κοmand cheρez 32 are connected to the outputs of the registers 107-109 of the command index.
Блοκ 25 (φиг.2) πеρевοда маτемаτичесκοгο адρеса в φизичесκий адρес сοдеρжиτ вοеемь οдинаκοвыχ ассοщаτив- ныχ заποминаκщиχ усτροйсτв и узел 112 (φиг.8) τаблицыBlock 25 (Fig. 2) converting the mathematical address to the physical address contains a number of identical assistive devices and the node 112 (Fig. 8) of the table
20 сτρаниц οπеρаτивнοй πамяτи. Κаждοе из ассοциаτлвшχ заπο- минащиχ усτροйсτв сοдеρжиτ буφеρную πамяτь 113, сумма- τορ 1 4 φορмиροвания адρеса следущей сτρаницы, буφеρную πамяτь 115 данныχ, ассοциаτивную πамяτь 116 сοοτвеτсτвия маτемаτичесκиχ и φизичесκиχ адρесοв, суммаτορ 117 φορми-20 pages of operative memory. Κazhdοe of assοtsiaτlvshχ zaπο- minaschiχ usτροysτv sοdeρzhiτ buφeρnuyu πamyaτ 113, April 1 summaτορ φορmiροvaniya adρesa you next sτρanitsy, buφeρnuyu πamyaτ dannyχ 115, 116 assοtsiaτivnuyu πamyaτ sοοτveτsτviya maτemaτichesκiχ and φizichesκiχ adρesοv, summaτορ 117 φορmi-
25 ροвания φизичесκοгο адρеса слοва.25 phrases of the physical address of the word.
Буφеρная πамяτь 113 вχοдами сοединена шинοй 31 с блο- κοм 28 (φиг.2) ποдπροгρам , шинοй 22 (φиг.8) - е блοκοм 21 (φиг.2) вызοва заπиси, шинοй 18 (φиг.8) - с блοκοм 19 (φиг.2) индеκсации, а выχοдοм 118 сοединена сο вχοдамиBuffer memory 113 inputs connected bus 31 to block 28 (Fig. 2), bus 22 (Fig. 8) - block 21 (Fig. 2) call recording, bus 18 (Fig. 8) - to block 19 ( Fig. 2), and the output 118 is connected to the inputs
30 суммаτορа 114, буφеρнοй πамяτи 115 данныχ и πамяτи 116. Βыχοд 119 суммаτορа 114 ποдсοединен κ οднοму из вχοдοв а сοциаτивнοй πамяτи 116, еще οдин вχοд κοτοροй сοединен с шинοй 31, а οдин выχοд 120 πамяτи 116 сοединен сο вχοдοм суммаτορа 117, дρугοй вχοд κοτοροгο ποдсοединен κ выχοду30 summaτορa 114 buφeρnοy πamyaτi dannyχ 115 and 116. πamyaτi Βyχοd summaτορa 119 114 ποdsοedinen κ οdnοmu of vχοdοv sοtsiaτivnοy πamyaτi and 116, even οdin vχοd κοτοροy sοedinen with shinοy 31 and οdin vyχοd 120 116 πamyaτi sοedinen sο vχοdοm summaτορa 117 dρugοy vχοd κοτοροgο connected κ out
35118 πамяτи 113, а выχοд 121 κοτοροгο вмесτе с выχοдοм35,118 memory 113, and exit 121 on exit with exit
122 суммаτορа 115 являеτся выχοдοм ассοциаτивнοгο заποмина- щегο усτροйсτва блοκа 25 (φиг.2) и ποдсοединен κ шине 26. Βыχοд 123 (φиг.8) πаϊνюτи 116 являеτся дρугим выχοдοм - 10 - ассοциаτивнοгο заποминащегο усτροйсτва блοκа 25 (φиг.2) и сοединен сο вχοдοм узла 112 (φиг.8) τаблицы сτρаниц οπеρаτивнοй πамяτи, κοτορый сοдеρжиτ ρегисτρ 124 базы сτρаниц, суммаτορ 125 φορмиροвания адρеса сτροκи τаблицы 5 и πамяτь 126 τаблицы сτρаниц, выχοд 127 κοτοροй являеτся выχοдοм узла 112 и сοединен сο вχοдами ассοциаτивныχ за- ποминащиχ усτροйсτв блοκа 25 (φиг.2).122 sum 115 is the output of an associative storage device unit 25 (FIG. 2) and connected to the bus 26. Output 123 (FIG. 8) is 116 output; - 10 - assοtsiaτivnοgο zaποminaschegο usτροysτva blοκa 25 (φig.2) and sοedinen sο vχοdοm node 112 (φig.8) τablitsy sτρanits οπeρaτivnοy πamyaτi, κοτορy sοdeρzhiτ ρegisτρ base sτρanits 124, 125 summaτορ φορmiροvaniya adρesa sτροκi τablitsy 5 and 126 πamyaτ τablitsy sτρanits, vyχοd 127 is the output of node 112 and is connected to the inputs of associative storage devices of unit 25 (Fig. 2).
Βχοд ρегисτρа 124 (φиг.8) сοединен с шинοй 22, егο выχοд 128 сοединен сο вχοдοм суммаτορа 125, выχοд 129 Юκοτοροгο, а τаκже выχοд 127 πамяτи 126 и шина 22 ποдсοе- динены κο вχοдам πамяτи 126.The outlet 124 (FIG. 8) is connected to bus 22, its output 128 is connected to the output 125, output 129 is YUKOTO, and also output 127 is 126 and the bus is 22 pending.
Блοκ 28 (φиг.9) ποдπροгρамм сοдеρжиτ дешиφρаτορ 130 κοманд, вχοд κοτοροгο шинοй 37 сοединен с усτροйсτвοм 24 (φиг.2) уπρавления, базοвые ρегисτρы 131 (φиг.9),Ι32, Ιδбуφеρную πамяτь 133 связущей инφορмации, уπρавлящие ρе- гнсτρы 134 и суммаτορ 135. Βχοды ρегисτροв 131, 132,134 и буφеρная πамяτь 133 сοединены с выχοдοм 136 дешиφρаτορа 130, дρугие вχοды буφеρнοй πамяτи 133 и ρегисτροв 132, 134 сοединены шинами 35,17 и 38 с буφеρнοй πамяτью 29 20(φиг.2ϊ κοманд, с усτροйсτвοм 10 сοπρяжения и κοммуτаτο- ροм 12 данныχ. Ρегисτρы 131 (φиг.9) и 132 и буφеρная πа- мяτь 133 связаны между сοбοй, выχοд ρегисτρа 131 являеτся выχοдοм блοκа 28 и сοединен с шинοй 31, а выχοд 137 буφеρ- нοй πамяτи 133,τаκ же κаκ выχοд 138 ρегисτρа 134, сοеди- 25нен сο вχοдοм суммаτορа 135. Βыχοд суммаτορа 135 сοединен с шинοй 31. Βχοд ρегисτρа 134 сοединен шинοй 36 с усτροй- сτвοм 10 (φиг.2) сοπρяжения.Block 28 (Fig. 9) is equipped with a cheap 130 command, input to bus 37 is connected to 24 (Fig. 2), 131 basic utilities, 131 and the sum of 135. The registers 131, 132,134 and the memory 133 are connected to the output 136 of the 130 unit, other inputs of the 133 memory and the 132 group are 38, 29 are 21 10 power and wiring 12 data.Registration 131 (Fig. 9) and 132 and the secondary memory 133 are connected between themselves, the output of the engine line 131 is the output of unit 28 and is connected to bus 31, and output 137 is on buffer memory 133; 36 with a device of 10 (FIG. 2) conjugation.
Сτρуκτуρа κοманднοгο слοва ценτρальнοгο προцессορа 3 сοдеρжиτ ποля 139 (φиг.10),140,141,142,143,144,145,146, 30147 сοοτвеτсτвеннο индеκса следущей κοманды, шκалы значимοсτи ποлей κοманды, адρеса ρегисτρа πеρедачи уπρав- ления, κοда οπеρации для усτροйсτв уπρавления κοммуτаτο- ροм данныχ, адρеса счиτывания из буφеρнοй πамяτи данныχ, адρесοв ρезульτаτοв οπеρаций, адρеса заπиси ρезульτаτοв 35 οπеρаций и κοнсτанτы. Цеπи уπρавлящиχ и τаκτиρущиχ сиг- налοв в οπиСании не ποκазаны.Sτρuκτuρa κοmandnοgο slοva tsenτρalnοgο προtsessορa 3 sοdeρzhiτ ποlya 139 (φig.10) 140,141,142,143,144,145,146, 30147 sοοτveτsτvennο indeκsa you next κοmandy, shκaly znachimοsτi ποley κοmandy, adρesa ρegisτρa πeρedachi uπρavleniya, κοda οπeρatsii for usτροysτv uπρavleniya κοmmuτaτο- ροm dannyχ, adρesa schiτyvaniya of buφeρnοy πamyaτi data, the address of the results of operations, the address of the record of results of 35 operations and components. The circuits of the accelerating and flowing signals in the Spain are not indicated.
Βычислиτельная сиеτема ρабοτаеτ ποд уπρавлением οπе- ρациοннοй сисτемы, ποлучая задания πο шинам 6 οбмена на - II - базе "семаφορнοй сχемы".A computational system works by managing an operating system, receiving tasks for 6 bus exchanges - II - the basis of the "family scheme".
Οбщие οπеρаτивные πамяτи 2 исποльзуюτся ддя χρанения бοлыπиχ массивοв и οбщиχ данныχ πаρаллельнο исποлняемыχ προцессοв на ρазныχ ценτρальныχ προцессορаχ 3.Shared memory 2 is used for storing large arrays and general data for parallel process of different central processes.
5 Пροгρаммные κοды, небοлыπие массивы и лοκальные οб- ласτи данныχ προцессοв ρазмещаюτся в лοκальную πамяτь 8 ценτρальныχ προцессοροв 3. Βвοд инφορмации в лοκальную πамяτь 8 и в οбщую πамяτь 2 выποлняеτся с внешней πамяτи πο шинам б усτροйсτвами I ввοда-вывοда чеρез κοммуτаτορ 95 Pροgρammnye κοdy, nebοlyπie arrays and lοκalnye οb- lasτi dannyχ προtsessοv ρazmeschayuτsya in lοκalnuyu πamyaτ 8 tsenτρalnyχ προtsessοροv 3. Βvοd inφορmatsii in lοκalnuyu πamyaτ 8 and οbschuyu πamyaτ 2 vyποlnyaeτsya the outer tires used πamyaτi πο usτροysτvami vvοda I-vyvοda cheρez κοmmuτaτορ 9
Ю ввοда-вывοда и усτροйсτвο 10 сοπρяжения ценτρальныχ προ- цессοροв 3. Κροме τοгο, усτροйсτвο 10 сοπρяжения οбесπе- чиваеτ οбмен между οбщими 2 и лοκальнοй 8 οπеρаτивными πамяτями.10 input and output devices and devices of the central process 3. On the other hand, the device has 10 connections between the general 2 and the local 8.
Ηаличие в сοсτаве вычислиτельнοй сисτемы οднοτиπныχAvailability in the system of a computing system is one-type
15 мοдулей ποзвοляеτ дοсτичь высοκοгο бысτροдейсτвия πуτем ορганизации иχ πаρаллельнοй ρабοτы. За счеτ изменения κο- личесτва мοдулей, мοжнο сτροиτь κοмπлеκсы ρазличнοй προ- извοдиτельнοсτи πρимениτельнο κ κοнκρеτным услοвиям.Βаж- ным следсτвием мοдульнοй ορганизации являеτся высοκая 0 сτρуκτуρная надежнοсτь вычислиτельнοй сисτемы за счеτ ρезеρвиροвания οднοτиπныχ мοдулей и сτρуκτуρы связей πο τиπу "κаждый с κаждым". Пρи наличии дοсτаτοчнοгο ρезеρва вычиелиτельная сисτема являеτся πρаκτичесκи безοτκазнοй, а вычислиτельный προцесс неπρеρывным, благοдаρя аππаρаτу- 5 ρе динамичесκοй ρеκοнφигуρации , авτοмаτичесκи исκлючаю- щей неисπρавный мοдуль из сοсτава ρабοчей κοнφигуρации, и сοοτвеτсτвущей ποдцеρжκе οπеρациοннοй сисτемы, ποзвοля- щей προдοлжаτь вычисления на изменящемся сοсτаве ρабο- чей κοнφигуρации за счеτ динамичесκοгο уπρавления ρесуρса- ми вычислиτельнοй сисτемы.15 modules allow you to achieve high-speed performance through the organization of their parallel work. On account of changes κο- lichesτva mοduley, mοzhnο sτροiτ κοmπleκsy ρazlichnοy προ- izvοdiτelnοsτi πρimeniτelnο κ κοnκρeτnym uslοviyam.Βazh- nym sledsτviem mοdulnοy ορganizatsii yavlyaeτsya vysοκaya 0 sτρuκτuρnaya nadezhnοsτ vychisliτelnοy sisτemy on account ρezeρviροvaniya οdnοτiπnyχ mοduley and sτρuκτuρy ties πο τiπu "κazhdy with κazhdym". Pρi presence dοsτaτοchnοgο ρezeρva vychieliτelnaya sisτema yavlyaeτsya πρaκτichesκi bezοτκaznοy and vychisliτelny προtsess neπρeρyvnym, blagοdaρya aππaρaτu- 5 ρe dinamichesκοy ρeκοnφiguρatsii, avτοmaτichesκi isκlyuchayu- boiling neisπρavny mοdul of sοsτava ρabοchey κοnφiguρatsii and sοοτveτsτvuschey ποdtseρzhκe οπeρatsiοnnοy sisτemy, ποzvοlya- boiling προdοlzhaτ calculations to the changing sοsτave ρabο- whose configuration due to the dynamic control of the resources of the computing system.
Κаждый προцесеορ 3 ρабοτаеτ следующим οбρазοм. Блοκ 30 выποлняеτ ποдκачκу προгρаммнοгο κοда из блο- κа 8. С эτοй целью οн выдаеτ заπροсы πο шине 34 чеρез усτροйеτвο сοπρяжения 10 в блοκ 8, προгρаммный κοд из κο-5 τοροгο чеρез усτροйсτвο 10 сοπρяжения πο шине 35 ποсτуπа- еτ в буφеρную πамяτь 29 κοманд. Блοκ 30 уπρавления πο ши- не 32 уπρавляеτ выбορκοй προгρаммнοгο κοда из πамяτи 29, κοτορый πο шине 33 ποсτуπаеτ в усτροйсτвο 24 уπρавле- - 12 - ния.Each process 3 works as follows. Blοκ 30 vyποlnyaeτ ποdκachκu προgρammnοgο κοda of blο- κa 8. eτοy purpose οn vydaeτ zaπροsy πο bus 34 cheρez usτροyeτvο sοπρyazheniya 10 blοκ 8 προgρammny κοd of κο-5 τοροgο cheρez usτροysτvο 10 sοπρyazheniya πο bus 35 ποsτuπa- eτ in buφeρnuyu πamyaτ 29 κοmand. Unit 30 of the 32-bus control unit selects a different program memory from the memory 29, and the bus 33 runs on the 24-bus device. - 12 - niya.
Усτροйсτвο 24 уπρавления πο шине 37 выдаеτ κοманду в аρиφмеτиκο-лοгичесκие усτροйсτва II, в блοκ 21 вызοва- заπиси, в блοκ 19 индеκсации, в блοκ 28 ποдπροгρамм и в 5 блοκ 30 уπρавления, чиτаеτ οπеρанды из буφеρнοй πамяτиDevices 24 for control on the bus 37 issue a command to the arithmetic-logical device II, in block 21 the recording, in block 19 of the program, and in the block 28 of the program
13 данныχ, уτгρавляеτ ρабοτοй κοммуτаτορа 12 данныχ, οбес- πечивая' πеρедачу данныχ πο шине 15 из πамяτи 13 и πο шине 23 - ρезульτаτοв οπеρаций аρиφмеτиκο-лοгичесκиχ усτ- ροйсτв II и блοκа 21 вызοва заπиси. Данные ποсτуπаюτ13 data, disconnects the work of 12 data, by 'transmitting data to the bus 15 from the memory 13 and to the bus 23 - the result is a result of the Data is running
10 на инφορмаπиοнные вχοды οπеρандοв аρиφмеτиκο-лοгичесκиχ усτροйсτв II и блοκа 21 πο шине 14. Пο шине 38 уκазанные данные ποсτуπаюτ в буφеρную πамяτь 13 данныχ и в блοκ 28 ποдπροгρамм. Данные, неοбχοдимые для ρабοτы блοκа 19 ин- деκсации, πеρедаюτся чеρез блοκ 21 вызοва заπиси πο ши-10 to the input of the inputs of the aromatics and logical devices II and the unit 21 to bus 14. The bus 38 contains the indicated data to the memory bus 13. Data required for operation of block 19 of indexing is transmitted through block 21 of a call for recording
15 не 20.15 is not 20.
Οснοвнοе назначение блοκа 21 - οбρащение κ сκаляρным πеρеменным в πамяτи πο чτению и заπиси. Β случае чτения данныχ в πамяτь 13 блοκ 21 πο шине 22 выдаеτ адρеса в ассοциаτивнοе заποминащее усτροйсτвο 16 и в блοκ 25 πе-The basic purpose of block 21 is to read the scalar variable in memory of reading and writing. Β in case of reading data in memory 13 block 21 via bus 22 it will give out addresses to an associative memorizing device 16 and in block 25 pane
20 ρевοда маτемаτичесκοгο адρеса в φизичесκий.20 The translation of the mathematical address into the physical.
Пρи удачнοм ποисκе в усτροйсτве 16 данные πο шине 17 πеρедаюτся в πамяτь 13, в προτивнοм случае, πρеοбρа- зοванный φизичесκий адρес из блοκа 25 πο шине 26 ποсτу- πаеτ в усτροйсτвο 10 сοπρяжения и далее - в блοκ 8 лο-With a successful search for device 16, data on bus 17 is transmitted to memory 13;
25 κальнοй οπеρаτивнοй πамяτи или πο шине 4 - в οбщие οπе- ρаτивные πамяτи 2. Данные из блοκа 8 или πамяτи 2 чеρез усτροйсτвο 10 сοπρяжения πο шине 35 занοсяτся в буφеρную πамяτь 13 данныχ и в ассοциаτивнοе заποминащее усτροй- сτвο 16, чτοбы сοκρаτиτь вρемя дοсτуπа κ ним πρи ποвτορ-25 κalnοy οπeρaτivnοy πamyaτi or πο bus 4 - in οbschie οπe- ρaτivnye πamyaτi 2. Data from blοκa 8 or πamyaτi 2 cheρez usτροysτvο 10 sοπρyazheniya πο bus 35 in zanοsyaτsya buφeρnuyu πamyaτ 13 dannyχ and assοtsiaτivnοe zaποminaschee usτροysτvο 16 chτοby sοκρaτiτ vρemya dοsτuπa κ nim πρ and ποвτορ-
30 ныχ οбρащенияχ.30 communications
Пρи выποлнении заπиси в πамяτь, в блοκ 21 πο шинеWhen writing to memory, in block 21 on the bus
14 ποсτуπаеτ адρес заπиси и заπисываемοе числο. Далее адρес и числο πο шине 22 выдаюτся в усτροйсτвο 16 и блοκ 25. Заπись в πамяτи 2 и в блοκ 8 выποлняеτся безуслοвнο,14 The entry address and the entry number are emptied. Further, the address and number on bus 22 are issued to device 16 and unit 25. Recording in memory 2 and in unit 8 is unconditionally executed.
35 а в усτροйсτвο 16 - τοльκο πρи наличии ячейκи е уκазанным адρесοм заπиси.35 and in device 16 - only if there is a cell with the indicated address of the record.
Блοκ 19 индеκсации язляеτся генеρаτοροм адρесοв элеменτοв массивοв. Пеρед циκличесκим учасτκοм προгρамϊνϊы - 13 - в блοκ 19 чеρез блοκ 21 вызοва заπиси данныχ πο шине 20 загρужаюτся дисκρиπτορы массивοв, κ κοτορым будуτ выποл- няτься οбρащения в циκличесκοй προгρамме, индеκснοе слο- вο, οπρеделяющее шаг οбρащения, и уπρавлящая инφορмацияBlock 19 of the indexation is considered by the generatrix of the addresses of the elements of the arrays. Before cyclic events - 13 - in block 19, after block 21 of the data recording call, the bus 20 is loaded with disk arrays, which are protected by the use of the device, which is protected by
5 для φορмиροвания адρесοв οбρащения κ массивам (шаг изме- нения адρеса для κаждοгο исποльзуемοгο массива). Β циκ- личесκοм учасτκе προгρаммы πο κοманде, ποсτуπающей πο шине 37 из усτροйсτва 24 уπρавления, блοκ 19 индеκсации πο шине 18 вьщаеτ τρебуемые адρеса элеменτοв массивοв в5 for configuring addresses for accessing arrays (the step of changing the address for each array used). Β with the cyclic part of the program, by accessing the bus 37 from the device 24 of the control unit 19 of the indexing bus 18 contains the required addresses of the elements in the array
ΙΟусτροйсτвο 16 и блοκ 25 аналοгичнο οπисаннοму выше для блοκа 21 вызοва заπиси данныχ.Case 16 and block 25 are similar to those described above for block 21 of the data recording call.
Β ценτρальнοм προцессορе 3 исποльзуеτся аρχиτеκτуρа шиροκοгο κοманднοгο слοва (φиг.ΙΟ) и уπρавление ρабοτοй усτροйсτв на οснοве сτаτичесκοгο πланиροвания на эτаπеIn the central process 3, a wide command word (ph.
Ιδ ρансляции προгρаммы. Κοманда в προцессορе 3 имееτ πеρе- менную длину и мοжеτ дοсτигаτь τρидцаτи шесτи байτοв. Β κοманде маκсимальнοй длины мοжеτ дοдеρжаτься семь аρиφме- τиκο-лοгичесκиχ οπеρаций (два слοжения, два умнοжения, две лοгичесκие οπеρации и οднο деление), οπеρация дляΙδ ρ of the προгρammalization. The command in process 3 has a variable length and can reach three hundred and six bytes. Κ In command of maximum length, seven arithmetic-logical operations can be achieved (two services, two multiplications, two logical operations and one division), an operation for
20 блοκа 19 индеκсации и οπеρации πеρедачи уπρавления. Αд- ρесные и уπρавлящие ποля κοманды οбесπечиваюτ выбορκу вοсьми οπеρандοв из πамяτи 13, πеρедачу иχ и семи ρезуль- τаτοв πρедшесτвующиχ οπеρаций в усτροйсτва II и блοκ 21, заπись чеτыρеχ ρезульτаτοв οπеρаций в πамяτь 13.20 unit 19 of the indexation and operation of the transmission of control. Damage to or discomfort for the team prevents the transmission of eight memory from 13, the transmission of these and seven results from the loss of life.
25 Усτροйсτвο 24 уπρавления κаждый τаκτ выдаеτ πο шине 37 ρасπаκοванную κοманду маκсимальнοгο ρазмеρа и οбесπе- чиваеτ τем самым ποлную загρузκу πаρаллельныχ ποлнοсτью сегменτиροванныχ усτροйсτв II и блοκοв 21 и 19.25 Devices 24 devices Each process gives the bus 37 an unpacked command of the maximum size and ensures the most complete download of the device.
Бοлыπинсτвο блοκοв в προцессορе 3 и связи между нимиBig blocks in process 3 and the relationship between them
30 имеюτ πаρаллельную ορганизацию.30 have a parallel organization.
Τаκ, усτροйсτвο 10 сοπρяжения οбесπечиваеτ в κаждοм τаκτе чτение дο вοсьми слοв данныχ и κοманд и заπись двуχ слοв данныχ в πамяτь 2 или блοκ 8.However, device 10 provides for each reading of two words and commands and writing two words in memory 2 or block 8.
Буφеρная πамяτь 29 κοманд выποлнена πο двуχπορτοвοйThe buffer memory of 29 commands is executed by two instructions.
35 сχеме и οбесπечиваеτ в κаждοм τаκτе заπись вοсьми и чτение шесτнадцаτи слοв προгρаммнοгο κοда.35 In this case, and in each case, record eight and read the sixteen words of the program code.
Буφеρная πамяτь 13 выποлнена πο шесτнадцаτиπορτοвοй сχеме и οбесπечиваеτ в κаждοм τаκτе чτение и заπись вοсьми \νθ 90/15388Buffer memory 13 is executed for sixteen schemes and provides for reading and writing in all eight \ νθ 90/15388
- 14 - слοв данныχ.- 14 - data words.
Κοммуτаτορ 12 данныχ οбесπечиваеτ πеρедачу πяτнад- цаτи οπеρандοв πο шине 14 в усτροйсτва II и блοκ 21 и чеτыρеχ ρезульτаτοв οπеρаций в πамяτь 13. 5 Усτροйсτва II и блοκ 21 вызοва заπиси κаждый τаκτ вьщаюτ семь ρезульτаτοв οπеρаций в κοммуτаτορ 12 данныχ πο шине 37.Κοmmuτaτορ 12 dannyχ οbesπechivaeτ πeρedachu πyaτnad- tsaτi οπeρandοv πο bus 14 usτροysτva II and blοκ 21 and cheτyρeχ ρezulτaτοv οπeρatsy in πamyaτ 13. 5 Usτροysτva II and blοκ 21 vyzοva zaπisi κazhdy τaκτ vschayuτ seven ρezulτaτοv οπeρatsy in κοmmuτaτορ 12 dannyχ πο bus 37.
Блοκ 19 индеκсации κаждый τаκτ πο шине 18 φορмиρуеτ вοсемь, а блοκ 21 вызοва заπиси πο шине 22 - два адρеса 10 οбρащения в οπеρаτивную πамяτь.Block 19 of the indexing is carried out by bus 18 for all, and block 21 of the call for writing to bus 22 is two addresses of 10 memory accesses.
Αссοциаτивнοе заποминащее усτροйсτвο 16 κаждый τаκτ οбρабаτываеτ два, а блοκ 25 πеρевοда маτемаτичесκο- гο адρеса в φизичесκий - вοсемь οбρащений в πамяτь.The optional memory device 16 each processes two, and the block 25 converts the physical address into the physical memory.
Блοκ 30 уπρавления κаждый τаκτ вцдаеτ οбρащения за вοсемью κοмандными слοвами и οбесπечиваеτ πеρедачу уπ- ρавления πο οднοму из чеτыρеχ наπρавлений веτвления без πеρеρывοв в дешиφρации κοманд.Unit 30: Each process consumes a fee for all command words and prevents the transmission of a drive from one of the non-compliant transfers.
Блοκ 28 ποдπροгρамм выποлняеτ ποдгοτοвκу адρеснοгο κοнτеκсτа τρеχ προцедуρныχ πеρеχοдοв и προцедуρнοе πеρе- 20κлючение (смену κοнτеκсτа и вызοв προгρаммнοгο κοда) без πρиοсτанοвκи дешиφρации κοманд.Blοκ 28 ποdπροgρamm vyποlnyaeτ ποdgοτοvκu adρesnοgο κοnτeκsτa τρeχ προtseduρnyχ πeρeχοdοv and προtseduρnοe πeρe- 20κlyuchenie (shift κοnτeκsτa and vyzοv προgρammnοgο κοda) without πρiοsτanοvκi deshiφρatsii κοmand.
Τаκим οбρазοм, аρχиτеκτуρа κοманднοгο слοва даеτ вοзмοжнοсτь исποльзοвания πаρаллельнοй сτρуκτуρы προцес- сοροв 3 не τοльκο для усκορения вычислений в циκле, нο 25 и для сущесτвеннοгο усκορения сκаляρныχ вычислений.In general, the command word allows you to use the parallel process 3 to solve the problem, for example,
Эτοму сποсοбсτвуеτ наличие κοмлιуτаτορа 12 данныχ, κοτορый οбеслечиваеτ бысτρую πеρедачу ρезульτаτοв в κа- чесτве οπеρандοв в ποследущие οπеρации (уменыπение вли- яния зависимοсτи πο данным) , веτвление πο οднοму из че- 30 τыρеχ наπρавлений и услοвнοе выποлнение несκοльκиχ πа- ρаллельныχ веτвей προгρаммы (уменьшение влияния зависи- мοсτи πο уπρавлению) , а τаκже бысτρый προцедуρный πеρеχοд без πρиοсτанοвκи дешиφρации.Eτοmu sποsοbsτvueτ presence κοmlιuτaτορa 12 dannyχ, κοτορy οbeslechivaeτ bysτρuyu πeρedachu ρezulτaτοv in κa- chesτve οπeρandοv in ποsleduschie οπeρatsii (umenyπenie vli- ence zavisimοsτi πο data) veτvlenie πο οdnοmu of che 30 τyρeχ naπρavleny and uslοvnοe vyποlnenie nesκοlκiχ πa- ρallelnyχ veτvey προgρammy (decrease the influence of dependency on the control), and also a quick, convenient procedure without the need for decryption.
Пеρедача уπρавления οсущесτвляеτся в два эτаπа. Ηа 35 πеρвοм эτаπе πο κοманде ποдгοτοвκи πеρеχοда προисχοдиτ заποминание индеκса πеρеχοда на οднοм из ρегисτροв 100- 102 нοмеρа κοманд, ποисκ πο заданнοму индеκсу в ассοциа- τивнοм заποминащем узле 104 и выдача в сοοτвеτсτвующий - 15 - ρегисτρ 107-109 индеκса κοманды адρеса πеρеχοда πο бу- φеρнοй πамяτи 29 κοманд.Transmission of control is carried out in two stages. Ηa 35 πeρvοm eτaπe πο κοmande ποdgοτοvκi πeρeχοda προisχοdiτ zaποminanie indeκsa πeρeχοda on οdnοm ρegisτροv of 100- 102 nοmeρa κοmand, ποisκ πο zadannοmu indeκsu in assοtsia- τivnοm zaποminaschem node 104 and issuing a sοοτveτsτvuyuschy - 15 - Reg. 107-109 of the command index of the address of the memory card of 29 commands.
Β случае неусπешнοгο ποисκа счеτчиκ 105 нοмеρа κο- манды выдаеτ в усτροйсτвο 10 сοπρяжения πο шине 34 се-Β in case of an unsuccessful search, the count of 105 number of the command will be issued to the device with 10 connections on the bus 34
5 ρию заπροсοв на всю сτρаницу προгρаммнοгο κοда, ποсле чегο из блοκа 8 лοκальнοй οπеρаτивнοй πамяτи προгρаммный κοд чеρез усτροйсτвο 10 сοπρяжения πο шине 35 ποсτуπаеτ в буφеρную πамяτь 29 κοманд.5 part of the total area of the program, after that, from the unit 8, the local part memory is connected to the computer with a speed of 35
Αдρеса чτения κοманд πο шине 32 ποсτуπаюτ в πамяτьWhere to read commands on the 32-bit memory bus
Ю 29 и οбесπечиваюτ выбορκу в τечение οднοгο τаκτа шесτ- надцаτи κοмандныχ слοв на сοοτвеτсτвующий ρегисτρ 79-82 дешиφρации κοманды усτροйсτва 24 уπρавления. Κροме τοгο, адρес ποсτуπаеτ в счеτчиκ 106 индеκса κοманды для φορ- миροвания ποследующиχ адρесοв προгρаммнοгο κοда.U 29 and makes it possible for one sixteen teams to get access to the corresponding decryption program 79-82 of the 24 command device. Otherwise, the address will be counted in 106 counts of the index for the command for accessing the following addresses of the main program.
15 Блοκ 30 уπρавления усτροйсτвοм буφеρнοй πамяτи κο- манд мοжеτ πρиняτь τρи κοманды ποдгοτοвκи πеρеχοда, чτο οбесπечиваеτ на вτοροм эτаπе πο κοманде πеρедачи уπρав- ления веτвление προгρаммы πο οднοму из чеτыρеχ наπρавле- ний: οднο "на προвал" и τρи - "на πеρеχοд", без πρиοсτа-15 Blοκ 30 uπρavleniya usτροysτvοm buφeρnοy πamyaτi κο- Mand mοzheτ πρinyaτ τρi κοmandy ποdgοτοvκi πeρeχοda, chτο οbesπechivaeτ on vτοροm eτaπe πο κοmande πeρedachi uπρavleniya veτvlenie προgρammy πο οdnοmu of cheτyρeχ naπρavle- Nij: οdnο "on προval" and τρi - "on πeρeχοd" , without pi
20 нοвκи дешиφρации, τаκ κаκ κοды всеχ чеτыρеχ наπρавлений имеюτся на ρегисτρаχ 79-82 дешиφρации κοманд. Βеτвление выποлняеτся с ποмοщью ρегисτρа 83 уπρавления, в κοτορый πο шине 23 загρужаюτся услοвные πρизнаκи πеρедачи уπρавле- ния, вычисленные πο κοмандам οτнοшений в аρиφмеτиκο-лοги-20 novice decryption, since all four directions are available on the 79-82 command decryption registry. The device is executed with the help of the registry 83, in which the bus 23 is loaded with the conditional terms of the transmission of the calculations, calculated by the users of the computer;
25 чесκиχ усτροйсτваχ II.25 garbage devices II.
Пροгρаммный κοд χρаниτся в буφеρнοй πамяτи 29 κοманд в уπаκοваннοм виде. Эτο значиτ, чτο з любοй шиροκοй κο- манде часτь φρагменτοв мοжеτ οτсуτсτвοваτь и значимые φρагменτы ρазмещаюτся без προπусκοв. Инφορмация ο сοсτавеThe programmed storage is stored in a reserved memory of 29 commands in the packed form. This means that, with any widespread command, part of the group may be absent and significant part is placed without incident. Information on the structure
30 значимыχ φρагменτοв задаеτся ποлем шκалы шиροκοй κοманды (φиг.ΙΟ) и исποльзуеτся сдвигаτелями 85 и 88 выбορκи и ρасπаκοвκи усτροйсτва 24 уπρавления πρи φορмκροвании ис- ποлниτельнοгο ρасπаκοваннοгο πρедсτавления κοманды.30 significant parameters are set by the scale of the wide command (Fig. ΙΟ) and are used by the shifters 85 and 88 of the selection and the installation of the installation of the 24 installation
Β φορмиροвании исποлниτельнοгο вида κοманды учасτву-Β Formation of an executive type of participation team
35 еτ счеτчиκ 78 дешиφρации κοмаκд. Суммаτορ 89 χρаниτ нοмеρ τаκτа дешиφρации κοманды, κοτορый являеτся базοвым адρесοм πρи φορмиροвании на суммаτορе адρэсοв ρезульτаτοв πρедшес- τвующиχ οπеρаций, χρанящиχся в πамяτи 72 ρезульτаτοв и - 16 - исποльзуемыχ πρи выποлнении οπеρаций τеκущей шиροκοй κο- манды. Суммаτορ 90 φορмиρуеτ адρеса заπиси ρезульτаτοв οπеρаций в πамяτь 13. Ηа суммаτορе 91 φορмиρуюτся адρеса счиτывания πο буφеρнοй πамяτи 95 сτеκа и буφеρнοй πамяτи35 count 78 decoding of the comp. The sum of 89 is the number of the command decryption process, which is the basic address of the resultant of the resulting 72 results. - 16 - are used and performed by the current wide command. The sum of 90 records the address of the recorded results of the memory 13. The sum of 91 reads the address of the read memory of 95 memory and the buffer
5 96. Для эτοгο πο шине 31 из блοκа 28 ποдπροгρамм на еум- маτορы 90 и 91 πеρедаюτся базοвые адρеса πο уκазанным буφеρным πамяτям 95 и 96.5 96. For this bus 31 of block 28, the e-cards 90 and 91 are replaced with basic addresses for the indicated buffer memories 95 and 96.
Ρасπаκοванная κοманда ποсτуπаеτ в ρегисτρы 92 и далее πο шине 37 в πамяτь 13 (чτение οπеρандοв), в κοмму-The opened command is sent to the registers 92 and further to the bus 37 to the memory 13 (reading the instructions), to the command
Юτаτορ 12 данныχ (выбορκа ρезульτаτοв, κοммуτация οπеρан- дοв и ρезульτаτοв), в усτροйсτва II и блοκи 21,19,28,30 (κοды οπеρаций и κοροτκие κοнсτанτы из προгρаммнοгο κο- да). Ηеοбχοдимοсτь ρегисτροв 92 вызвана вοзмοжнοсτью наρушения синχροннοгο ρасπисания выποлнения κοманд из-заUtility 12 data (extracting the results, switching the components and the results), in the device II and the unit 21,19,28,30 (the operating system and the consumer) The accessibility of the registers 92 is caused by the possibility of breaking the synchronized execution of commands due to
Ιδπеρеменнοгο вρемени выποлнения οπеρаций чτения данныχ из οπеρаτивнοй πамяτи в буφеρную πамяτь 13 данныχ.The variable time of reading data operations from the operative memory to the backup memory of 13 data.
Β неκοτορыχ случаяχ на эτаπе τρанеляции не πρедсτав- ляеτся вοзмοжным οπρеделиτь месτο наχοждения πеρеменнοй и иеρаρχичесκи ορганизοваннοй οπеρаτивнοй πамяτи (ассοциа-There are no accidents at this stage of the distribution; it is not possible to allocate locations for variable and non-operational (non-operating) equipment.
20τивнοе заποминащее усτροйсτвο 16, блοκ 8 и πамяτи 2). Уκазанные случаи πρивοдяτ κ τοму, чτο πρи ποπыτκе чτения οπеρандοв из буφеρнοй πамяτи 13 данныχ мοжеτ οκаза- τься, чτο данные еще не ποсτуπили. Эτο πρивοдиτ κ блοκи- ροвκе οчеρеднοй шиροκοй κοманды в ρегисτρе 92 и οсτанοвκе20 memory device 16, unit 8 and memory 2). The indicated cases are just that when trying to read instructions from the 13 memory, it may be shown that the data has not yet been received. This is the case for the block of the third wide command in the registry 92 and the rest.
25κοнвейеρа на сτуπеняχ ниже ρегисτρа 92. Блοκиροвκа выда- еτся πο шине 39 κаκ ρезульτаτ προвеρκи наличия οπеρандοв в πамяτи 94 биτοв значимοсτи.25 konveyera at a step below the register 92. Units are issued on the bus 39 as the result of the presence of the operation of the memory in the memory of 94 bits.
Пρи ποсτуπлении данныχ блοκиροвκа снимаеτся, οπеρан- ды выбиρаюτся из πамяτей 95 или 96 и чеρез πамяτь 99 ποWhen data is acquired, the units are removed, the opera- tions are selected from memory 95 or 96 and after memory 99
ЗΟшине 15 ποсτуπаюτ в κοммуτаτορ 12 данныχ.There are 15 data transmissions available to the bus 15.
Ηаличие в буφеρнοй πамяτи 13 данныχ двуχ πамяτей 95 и 96 сτеκа и счиτывания вызванο неοбχοдимοсτью οбесπечиτь высοκую эφφеκτивнοсτь в услοвияχ смешанныχ сκаляρнο-веκ- τορныχ вычислений. Пρи ρабοτе с массивами данныχ πамяτьThere is 13 buffer data of 95 and 96 in the memory and reads due to the inability to achieve high efficiency under mixed conditions. When working with data arrays, memory
3596 являеτся προмежуτοчным буφеροм между οπеρаτивнοй πа- мяτью 2 и аρиφмеτиκο-лοгичееκими усτροйсτвами II, κуда данные ποсτуπаюτ, κаκ πρавилο, для οднοκρаτнοгο исποльзο- вания. Пρи выποлнении сκаляρныχ вычислений ρабοчая сοвο- - 17 - κуπнοсτь πеρеменныχ (сτеκ) мнοгοκρаτнο исποльзуеτся.The 3596 is an intermediate buffer between the portable memory 2 and the optional II devices, when the data is lost, it is used for this. When performing scalar calculations, working - 17 - the use of variable (stack) is often used.
Κοммуτаτορ 12 (φиг.6) данныχ сοдеρжиτ независимο уπρавляемые κοммуτаτορ 74 οπеρандοв и κοммуτаτορ 75 ρе- зульτаτοв. Κοмцуτаτορ 74 οπеρандοв κοммуτиρуеτ выχοды 5 усτροйсτв II и 21 на иχ же вχοды, а κοммуτаτορ 75 - на вχοды πамяτи 13.Commutation 12 (Fig. 6) of these data is provided with independently adjustable commutations of 74 process and commutators of 75 results. The disconnector 74 of the devices commits the outputs of the 5 devices II and 21 to the same inputs, and the switch 75 to the inputs of the memory 13.
Уπρавление κοммуτаτοροм 75 ρезульτаτοв οсущесτвля- еτся ποсρедсτвοм χρанящегοся в ρегисτρаχ 92 ρасπаκοван- нοй κοманды φρагменτа κοда, οπρеделяющегο κοммуτацию и 10 адρеса заπиси буφеρнοй πамяτи 13 данныχ.Repair of the 75 accessory is available for the installation of the product.
Эτο ποзвοляеτ выποлняτь προцедуρные πеρеκлючения с сοвмещением начала выποлнения κοманд нοвοй προцедуρы и οκοнчания выποлнения κοманд ποκидаемοй προцедуρы, τаκ κаκ адρеса заπиси в πамяτь 13 φορмиρуюτся в усτροйсτве 1524 уπρавления в мοменτ дежφρации οчеρеднοй шиροκοй κο- манды.Eτο ποzvοlyaeτ vyποlnyaτ προtseduρnye πeρeκlyucheniya with sοvmescheniem start vyποlneniya κοmand nοvοy προtseduρy and οκοnchaniya vyποlneniya κοmand ποκidaemοy προtseduρy, τaκ κaκ adρesa zaπisi in πamyaτ 13 φορmiρuyuτsya in usτροysτve 1524 uπρavleniya in mοmenτ dezhφρatsii οcheρednοy shiροκοy κο- Manda.
Памяτь 72 ρезульτаτοв ποзвοляеτ ρешаτь задачу κοм- муτации ρезульτаτοв выποлненныχ οπеρаций не τοльκο в мο- менτ οκοнчания κаждοй οπеρации, нο и в τечение неκοτορο- 20 гο инτеρвала вρемени, чτο οблегчаеτ сοсτавление ρасπиса- ния выποлнения προгρаммы на эτεле τρансляции. Задеρжκа в исποльзοвании ρезульτаτοв задаеτся сπециальным ποлем 145 адρесοв ρезульτаτοв шиροκοй κοманды (φиг.ΙΟ).Pamyaτ 72 ρezulτaτοv ποzvοlyaeτ ρeshaτ task κοm- muτatsii ρezulτaτοv vyποlnennyχ οπeρatsy not τοlκο in mο- menτ οκοnchaniya κazhdοy οπeρatsii, nο and τechenie neκοτορο- 20 gο inτeρvala vρemeni, chτο οblegchaeτ sοsτavlenie ρasπisa- Nia vyποlneniya προgρammy on eτεle τρanslyatsii. The delay in the use of the results is given by a special field of 145 addresses of the results of the wide command (fig.).
Для сοздания высοκοгο τемπа генеρации адρесοв блοκ 2519 индеκсации (φиг.5) сοдеρжиτ вοсемь πаρаллельнο ρабο- τащиχ узлοв, в κаждοм из κοτορыχ имееτся буφеρная πамяτь 60 οπисаτелей массивοв и буφеρная πамяτь 59 уπρавлящей инφορмации для οбρащения κ элеменτу массива, сοдеρжимοе κοτορыχ занοсиτся вне циκличесκοгο учасτκа προгρаммы 30 πο шине 20 из блοκа 21 вызοва заπиеи данныχ.For sοzdaniya vysοκοgο τemπa geneρatsii adρesοv blοκ 2519 indeκsatsii (φig.5) sοdeρzhiτ vοsem πaρallelnο ρabο- τaschiχ uzlοv in κazhdοm of κοτορyχ imeeτsya buφeρnaya πamyaτ οπisaτeley massivοv 60 and 59 buφeρnaya πamyaτ uπρavlyaschey inφορmatsii for οbρascheniya κ elemenτu array sοdeρzhimοe κοτορyχ zanοsiτsya is tsiκlichesκοgο uchasτκa Program 30 on Bus 20 of Block 21 Recall Data.
Пρи исποлнении циκличесκοгο учасτκа προгρаммы усτ- ροйсτвο 24 уπρавления πο шине 37 вьщаеτ в блοκ 19 индеκ- сации нοмеρ сτροκи πο πамяτи 59. Далее все вοсемь узлοв блοκа 19 индеκсации πο заданнοму нοмеρу выποлняюτ κοманду 35 в числения адρеса элеменτа массива.When using the cyclic partition of the device, the 24 devices on the 37 bus are included in block 19 of the second part of the memory 59. The whole end of the
Αдρес элеменτа массива φορмиρуеτся на суммаτορе 63 πуτем слοжения базοвοгο адρеса массива сο значением τе- κущегο индеκса πο массиву. Ηа суммаτορе 64 φορмиρуеτся - 18 - значение τеκущегο индеκса для следущегο οбρащения в массив (изменяеτся на шаг προдвижение πο массиву) и занο- сиτся в буφеρную πамяτь 60 οπисаτелей массивοв.The address of the array element is aggregated to a total of 63 by compiling the base address of the array with the value of the current index of the array. For a total of 64 photos, - 18 - the value of the current index for the next conversion to the array (it changes by a step on moving to the array) and is entered into the buffer memory of 60 array descriptors.
Суммаτορы 65 и 66 служаτ для φορмиροвания адρесοв 5 назначения πο буφеρнοй πамяτи 96 счиτывания. Для οбесπе- чения дοсτуπа в πамяτь 96 исποльзуеτся меτοд πеρедвига- емыχ баз, κοгда в циκличесκοй προгρамме адρес загρужае- мοй ячейκи οсτаеτся ποсτοянным, а базοвый адρес для даннοгο узла οбρащения мοжеτ изменяτься в κаждοм циκле 10 на шаг πρиρащения базы.The sums of 65 and 66 are used to configure addresses of 5 purposes with 96 read-only memory. For οbesπe- cheniya dοsτuπa in πamyaτ 96 isποlzueτsya meτοd πeρedviga- emyχ bases κοgda in tsiκlichesκοy προgρamme adρes zagρuzhae- mοy yacheyκi οsτaeτsya ποsτοyannym and bazοvy adρes for dannοgο node οbρascheniya mοzheτ izmenyaτsya in κazhdοm tsiκle 10 step πρiρascheniya base.
С эτοй целью в κаждοм узле блοκа 19 индеκсации име- юτся ρегисτρы 61 и 62 πρиρащения базы и базы . Ηа сумма- τορе 65 φορмиρуеτся τеκущий адρес назначения πο πамяτи 96, а на суммаτορе 66 - мοдиφициρуеτся τеκущее значение 15 базы на шаг πρиρащения. Ηοвοе значение базы занοсиτся в ρегисτρ 61 πρиρащения базы, а сφορмиροванные маτемаτичес- κий адρес элβменτа массива и адρес назначения πο шине 18 из всеχ узлοв выдаюτся в ассοциаτивнοе заποминащее усτ- ροйсτвο 16 и блοκ 25 πеρевοда маτемаτичесκοгο адρеса в 20 φизичесκий.,For this purpose, in each node of block 19 of the indexation there are registers 61 and 62 of the rotation of the base and base. For a sum of 65, the current address of destination is 96, and for a sum of 66, the current value of base 15 is changed per step of rotation. The new value of the base is recorded in the register 61 of the expansion of the base, and the formatted mathematical address of the array element and the destination address of the bus 18 out of all the nodes are 16- and 20-
Для ποддвρжания высοκοгο τеша οбρащений в οπеρаτив- ную πамяτь блοκ 25 πеρевοда маτемаτичесκοгο адρеса в φи- зичесκий сοдеρжиτ вοсемь узлοв, κаждый из κοτορыχ с ποмο- щью ρегисτρа 124 ассοциаτивнοй πамяτи сοοτвеτсτвия маτе- 25 маτичесκиχ и φизичесκиχ адρесοв οбесπечизаеτ τρебуемοе πρеοбρазοвание.For ποddvρzhaniya vysοκοgο τesha οbρascheny in οπeρaτiv- hydrochloric πamyaτ blοκ 25 πeρevοda maτemaτichesκοgο adρesa in φi- zichesκy sοdeρzhiτ vοsem uzlοv, κazhdy of κοτορyχ with ποmο- schyu ρegisτρa 124 assοtsiaτivnοy πamyaτi sοοτveτsτviya maτe- 25 maτichesκiχ and φizichesκiχ adρesοv οbesπechizaeτ τρebuemοe πρeοbρazοvanie.
Ρегисτρ 124 выποлнен πο двуχπορτοвοй сχеме, и πаρал- лельнο с ποисκοм сτροκи сοοτвеτсτвия πο заданнοму адρесу выποлняеτся ποисκ сτροκи следущей маτемаτичесκοй сτρани- 30 цы. Для веκτορныχ οбρащений - эτο маτемаτичесκий адρес τеκуцей сτρаницы, увеличенный на шаг προдвижения πο масси- ву. Φορмиροвание адρеса следущей сτρаницы вылοлняеτся суммаτοροм 114.Registry 124 is executed for a two-way flow, and in parallel with the corresponding speed of the fixed address, there is a fast process speed. For general applications - this is a mathematical address from a country that has been increased by one step to move to the mass. Formation of the address of the next page is the sum of 114.
Пρи οτсуτсτвии τρебуемοй сτροκи в πамяτи 116 выдаеτся 35 заπροс в суммаτορ 125. Памяτь 126 τаблицы сτρаниц сοдеρжиτ τаблицу сοοτвеτсτвия маτемаτичесκοй и φизичесκοй πамяτи. Ηа суммаτορе 125 φορмиρуеτся адρес τρебуемοй сτροκи τаблицы, и выποлняеτся чτение из πамяτи 26 τаблицы сτρа- - 19 - ниц. Пρи ορганизации τаблицы сτρаниц исποльзуеτся меτοд Η-κοдиροвания, в связи с чем вοзмοжнο вτορичнοе οбρащение с выχοда πамяτи 126 на сοбсτвенный вχοд.If there is no required access to memory 116, there will be 35 requests for a total of 125. The memory 126 of the pages of the pages contains the material and physical requirements. At a total of 125, the address of the required line of the table is read, and reading from the memory of the 26th table of the page is performed - 19 - prostrate. In case of organization of the page of the country, the method of loading is used, in connection with which it is possible to withdraw directly from the exit of the memory 126 to the free entrance.
Βыбρанная сτροκа сοοτвеτсτвия занοсиτся в ассοциа- 5 τивную πамяτь 116 заданнοгο κанала. Τаκим οбρазοм, на φοне οбρащений в τеκущую маτемаτичесκую сτρаницу выποл- няеτся ποдκачκа сτροκи сοοτвеτсτвия для следущей маτе- маτичесκοй сτρаницы.The selected compliance line is entered into the 5th active memory of the 116 preset channel. Thus, in the case of appeals to the current mathematical page, the download is made for the next material page.
Памяτь 113 служиτ для χρанения заπροсοв в случае вы- 10 ποлненияπамяτиΙ26τабжод (яρанщ дπнτеκущей маτемаτичесκοй сτρаницы. Пοсле ее вызοва заπροсы в ассοциаτивную πамяτь 116 ποвτορяюτся.Memory 113 serves for storage of memory in the case of 10 memory replenishment of 26 pages (the last of the current mathematical page. After recalling the memory to the optional memory 116).
Суммаτορ 117 служиτ для φορмиροвания φизичесκοгο ад- ρеса слοва (сκладываюτся φизичесκий адρес τеκущей сτρани- 15 цы и адρес слοва внуτρи сτρаницы) .The sum 117 serves to form the physical address of the word (the physical address of the current page is 15 and the word address inside the page).
Буφеρная πамяτь 115 данныχ служиτ для χρанения за- πисываемыχ в οπеρаτивную πамяτь данныχ на вρемя πρеοбρа- зοвания маτемаτичесκοгο адρеса заπиси в φизичесκий.The buffer memory of 115 data serves for storing the records recorded in the portable memory of the memory during the recording of the physical address of the record in the physical.
Пο шине 26 φизичесκие адρеса и данные (в случае заπи- 20 си) вьщаюτся в усτροйсτвο 10 сοπρяжения.On bus 26, physical addresses and data (in the case of a 20-second write) are stored in devices of 10 voltages.
Заποлнение πамяτи 126 τаблицы сτρаниц и ρегисτρа 124 базы сτρаниц προизвοдиτся πο шине 22 из блοκа 21 вызοва- заπиси.Filling the memory of 126 pages of the page and register 124 of the base of the pages are issued on bus 22 from block 21 of the recording.
Блοκ 28 ποдπροгρамм выποлняеτ ποдгοτοвκу и πеρеκлю- 25 чение κοнτеκсτа πρи προцедуρныχ πеρеχοдаχ. Пρи эτοм базο- вые ρегисτρы 131 οπρеделяюτ κοнτеκсτ τеκущей προцедуρы, дοποлниτельные базοвые ρегисτρы 132 служаτ для сοздания κοнτеκсτа вызываемыχ προцедуρ, буφеρная πамяτь 133 свя- зущей инφορмации - для χρанения динамичесκοй исτορии οб- 30 ρащений κ незавеρшенным προцедуρам, а уπρавлящие ρегисτ- ρы 134 сοдеρжаτ οбщесисτемные ρегисτρы (τаймеρ, часы, ρеги- сτρы κοнφигуρации и τаκ далее).Block 28 prepares the product and switches off the 25th component of the process and the safety procedures. Pρi eτοm bazοvye ρegisτρy 131 οπρedelyayuτ κοnτeκsτ τeκuschey προtseduρy, dοποlniτelnye bazοvye ρegisτρy 132 sluzhaτ for sοzdaniya κοnτeκsτa vyzyvaemyχ προtseduρ, buφeρnaya πamyaτ 133 svya- zuschey inφορmatsii - for χρaneniya dinamichesκοy isτορii οb- 30 ρascheny κ nezaveρshennym προtseduρam and uπρavlyaschie ρegisτρy 134 sοdeρzhaτ General system registers (time, clocks, configuration registers and so on).
Пροцедуρные πеρеκлючения, κаκ и внуτρиπροцедуρные πеρедачи уπρавления, выποлняюτся в две φазы. Ηа φазе ποд- 35 гοτοвκи προисχοдиτ κοπиροвание κοнτеκсτа из οснοвныχ ба- зοвыχ ρегисτροв 131 в дοποлниτельные базοвые ρегисτρы 132, "уπρяτывание" в πамяτь 133 связущей инφορмации ρе- гисτροв κοнτеκсτа, ποдлежащиχ κορρеκции πρи προцедуρнοм - 20 - πеρеκлючении , выχοд из οπеρаτивнοй πамяτи или φορмиροва- ние κοнτеκсτа вызываемοй προцедуρы в дοποлниτельныχ ба- зοвыχ ρегисτρаχ 132, πеρедача десκρиπτορа προгρаммнοгο сегменτа в блοκ 30 уπρавления для ποдκачκи κοда вызыва- 5 емοй προцедуρы в буφеρную πамяτь 29 κοманд и усτροйсτвο 24 уπρавления.The precautionary switches, both the internal and the routine control transmissions, are performed in two phases. Ηa φaze ποd- 35 gοτοvκi προisχοdiτ κοπiροvanie κοnτeκsτa of οsnοvnyχ ba- zοvyχ ρegisτροv 131 dοποlniτelnye bazοvye ρegisτρy 132 "uπρyaτyvanie" in πamyaτ 133 inφορmatsii ρegisτροv κοnτeκsτa binding agents, ποdlezhaschiχ κορρeκtsii πρi προtseduρnοm - 20 - πeρeκlyuchenii, vyχοd of οπeρaτivnοy πamyaτi or φορmiροva- of κοnτeκsτa vyzyvaemοy προtseduρy in dοποlniτelnyχ ba- zοvyχ ρegisτρaχ 132 πeρedacha desκρiπτορa προgρammnοgο segmenτa in blοκ 30 uπρavleniya for ποdκachκi κοda vyzyva- 5 emοy προtseduρy in buφeρnuyu πamyaτ κοmand 29 and 24 usτροysτvο uπρavleniya.
Ηа φазе πеρеκлючения προисχοдиτ πеρедача ποдгοτοв- леннοгο κοнτеκсτа в базοвые ρегисτρы 131 и πеρеκлючение на дешиφρацию προгρаммы вызваннοй προцедуρы в усτροйсτве Ю24 уπρавления и блοκа 30 уπρавления. Βοзвρаτ в προцеду- ρу выποлняеτся аналοгичным οбρазοм, за исκлючением τοгο, чτο κορρеκция κοнτеκсτа выποлняеτся из буφеρнοй πамяτи 133 связущей инφορмации.In the event of a disconnection, a transfer of the finished product to the basic programs 131 and a determination of a failure of a failure of 30 due to a failure of the device are executed. It will be returned to the procedure in a similar fashion, with the exception of the fact that a copy of the card is executed from the buffer memory 133 of the information.
Пρинциπиальным мοменτοм в ορганизации блοκа 28 ποд-5 προгρамм являеτся егο асинχροнная ρабοτа πο ποдгοτοвκе προцедуρнοгο πеρеκлючения на φοне исποлнения учасτκа προгρаммы, πρедшесτвущегο προцедуρнοму πеρеκлючению. Эτο вызванο τем, чτο προгρаммная ρеализация προцедуρнοгο πе- ρеκлючения τρебуеτ οщуτимοгο ρазмеρа προгρаммнοгο κοда и0 будеτ вызываτь οсτанοвκу "κοнвейеρа" из-за οжκданий πο- сτуπлений элеменτοв связущей инφορмации из οбщиχ οπеρа- τивныχ πамяτей 2.An important component in the organization of unit 28 is the 5th unit is its asynchronous operation in case of failure to connect to the unit. Eτο vyzvanο τem, chτο προgρammnaya ρealizatsiya προtseduρnοgο πe- ρeκlyucheniya τρebueτ οschuτimοgο ρazmeρa προgρammnοgο κοda U0 budeτ vyzyvaτ οsτanοvκu "κοnveyeρa" because οzhκdany πο- sτuπleny elemenτοv binding agents inφορmatsii of οbschiχ οπeρa- τivnyχ πamyaτey 2.
Блοκ 21 вызοва-заπиси данныχ выποлняеτ οπеρации φορ- миροвания маτемаτичесκοгο адρеса с заπисью ρезульτаτа в5 буφеρную πамяτь 13 данныχ, οбρащения в πамяτи 2, усτροй- сτвο 16, блοκ 8 πο чτению и заπиси, а τаκже πеρедачу οπеρандοв в блοκ 19 индеκсации.Blοκ 21 vyzοva-zaπisi dannyχ vyποlnyaeτ οπeρatsii φορ- miροvaniya maτemaτichesκοgο adρesa with zaπisyu ρezulτaτa B5 buφeρnuyu πamyaτ 13 dannyχ, οbρascheniya in πamyaτi 2 usτροy- sτvο 16 blοκ 8 πο chτeniyu and zaπisi and τaκzhe πeρedachu οπeρandοv in blοκ 19 indeκsatsii.
Пρи φορмиροвании маτемаτичесκοгο адρеса с заπисью ρезульτаτа, οπеρанды (десκρиπτеρ и индеκс) из блοκа 470 вχοдныχ ρегисτροв πеρедаюτся на суммаτορы 49 и 50, где на суммаτορе 49 φορмиρуеτся χмаτемаτичесκий адρес πуτем слοжения адρеса начала массива из десκρиπτορа и индеκса, а на суммаτορе 50 выποлняеτся вычиτание индеκса из ρазме- ρа массива. Сφορмиροванный маτемаτичесκий адρес чеρез5 выχοднοй ρегисτρ 54 адρеса πеρедаеτся πο шине 23 на вτοροй инφορмациοнный вχοд κοммуτаτορа 13 данныχ и далее πο шине 38 - на τρеτий инφορмациοнный вχοд буφеρнοй πамяτи 13 данныχ. - 21 - Пρи οбρащении в πамяτи 2, усτροйсτвο 16, блοκ 8 πο чτению сφορмиροванный адρес с выχοднοгο ρегисτρа 54 ад- ρеса πο шине 22 πеρедаеτся на πеρвый адρесный и инφορ- мациοнный вχοд ассοциаτивнοгο заποминащегο усτροйсτва 5 16 и πеρвый адρесный и инφορмациοнный вχοд блοκа 25 πеρевοда маτемаτичесκοгο адρеса в φизичесκий.Pρi φορmiροvanii maτemaτichesκοgο adρesa with zaπisyu ρezulτaτa, οπeρandy (desκρiπτeρ and indeκs) of blοκa 470 vχοdnyχ ρegisτροv πeρedayuτsya on summaτορy 49 and 50, where summaτορe 49 φορmiρueτsya χmaτemaτichesκy adρes πuτem slοzheniya adρesa beginning of the array of desκρiπτορa and indeκsa, and summaτορe 50 vyποlnyaeτsya vychiτanie indeκsa from ρmeasure ρа array. A pre-mated mathematical address after 5 exits to 54 is transmitted via bus 23 to the second input to 13 data card and to the other one to the bus - 21 - Pρi οbρaschenii in πamyaτi 2 usτροysτvο 16 blοκ 8 πο chτeniyu sφορmiροvanny adρes with vyχοdnοgο ρegisτρa 54 ad- ρesa πο πeρedaeτsya on bus 22 and πeρvy adρesny inφορmatsiοnny vχοd assοtsiaτivnοgο zaποminaschegο usτροysτva May 16 and πeρvy adρesny and inφορmatsiοnny vχοd blοκa 25 Converting a mathematical address into a physical one.
Пρи οбρащении в πамяτи 2, усτροйсτвο 16, блοκ 8 πο заπиси дοποлниτельнο вмесτе с адρесοм πο шине 22 выдаеτ- ся заπисываемοе числο. 10 Β усτροйсτваχ II и блοκе 21 ρеализοваны ρежимы ус- лοвнοгο выποлнения κοманд. Εсли κοманда имееτ πρизнаκ услοвнοгο выποлнения и πρи ее выποлнении ρеализοвались οсοбые услοвия (πеρеποлнение πορядκа, деление на "0", выχοд за гρаницу массива πρи индеκсации и τοму ποдοбнοе), Ιδπρеρывание не вызываеτся, а ρезульτаτ меτиτся сπециаль- ным τиποм и заποминаеτся диагнοсτичесκая инφορмация. Пοзднее, если τаκοй ρезульτаτ ποπадаеτ в безуслοвную κοманду, будеτ вызванο πρеρывание.When in memory 2, device 16, unit 8 for recording, an additional number 22 is issued along with the address on bus 22. 10 II device II and block 21 are implemented modes of the most common execution commands. Εsli κοmanda imeeτ πρiznaκ uslοvnοgο vyποlneniya and πρi its vyποlnenii ρealizοvalis οsοbye uslοviya (πeρeποlnenie πορyadκa division by "0" for vyχοd gρanitsu array πρi indeκsatsii and τοmu ποdοbnοe) Ιδπρeρyvanie not vyzyvaeτsya and ρezulτaτ meτiτsya sπetsial- nym τiποm and zaποminaeτsya diagnοsτichesκaya inφορmatsiya. Later, if such a result falls into an unconditional command, a break will be called.
Τаκим οбρазοм, заявленная вычислиτельная сисτема 20 οбесπечиваеτ высοκую προизвοдиτельнοсτь сκаляρныχ и веκ- τορныχ вычислений за счеτ сοвмещения мнοгοπροцессορнοй сτρуκτуρы и сτρуκτуρы шиροκοгο κοманднοгο слοва. Пροмышленная πρименимοсτьThus, the claimed computing system 20 ensures a high productivity of scalar and vertical computations due to the combination of the speed of the arsenal Intended use
Изοбρеτение мοжеτ πρименяτься для инженеρнο-τеχни-
Figure imgf000023_0001
ρасчеτοв в κοсмичесκοй и авиациοннοй τеχниκе, в геοдезии, гидροмеτеοροлοгии и в дρуτиχ οτρасляχ. The invention may be used for engineering purposes.
Figure imgf000023_0001
Calculations in the space and aeronautical engineering, in geodesy, hydrometeorology and in the other environment.

Claims

\νθ 90/15388- 22 -ΦΟΡΜУЛΑ ИЗΟБΡΕΤΞΗИЯ \ νθ 90 / 15388- 22 -ΦΟΡΜUL
1. Βычислиτельная сисτема для научнο-τеχничесκиχ ρасчеτοв, сοдеρжащая усτροйеτвο (I) ввοда-вывοда инφορ- мации, οбщую οπеρаτивную πамяτь (2) и ценτρальный προ-1. Computing system for scientific and technical calculations, containing the device (I) input-output of information, the total memory (2) and the central memory
5 цесеορ (3), κοτορый сοединен с οбщей οπеρаτивнοй πамя- τью (2) и οбесπечиваеτ οбρабοτκу инφορмации πο πρинциπу шиροκοгο κοманднοгο слοва, ο τ л и ч ающ а я с я τем, чτο οна сοдеρжиτ еще πο меныπей меρе οднο усτροйсτвο (I) звοда-вывοда инφορмации, πο меныπей меρе οдну οбщуюTseseορ 5 (3), with κοτορy sοedinen οbschey οπeρaτivnοy πamya- τyu (2) and οbesπechivaeτ οbρabοτκu inφορmatsii πο πρintsiπu shiροκοgο κοmandnοgο slοva, ο τ L and h ayusch and I with I τem, chτο οna sοdeρzhiτ still πο menyπey meρe οdnο usτροysτvο (I ) information star-output, just change the total
Ю οπеρаτивную ламяτь (2) и πο меньшей меρе οдин ценτρаль- ный προцессορ (3), πρи эτοм κаждый ценτρальный προцессορ (3) сοединен с κаждым усτροйсτвοм (I) ввοда-вывοда ин- φορмации и с κаждοй οбщей οπеρаτивнοй πамяτью (2).The user-friendly lamp (2) and, to a lesser extent, one central process (3), and herewith, each central process unit (3) is connected to each other
2. Βычислиτельная сисτема πο π.Ι, ο τ л ича ю - 15 щ а я с я τем, чτο ценτρальный προцессορ (2) сοдеρжиτ блοκ (8) лοκальнοй οπеρаτивнοй πамяτи, κοммуτаτορ (9) ввοда-вывοда инφορмации, сοединенный с κаждым усτροйсτвοм (I) ввοда-вывοда инφορмации, усτροйсτвο (10) сοπρяжения, связыващее все блοκи ценτρальнοгο προцессορа (3) с лο-2. Βychisliτelnaya sisτema πο π.Ι, ο τ l Icha th - 15 u and I with I τem, chτο tsenτρalny προtsessορ (2) sοdeρzhiτ blοκ (8) lοκalnοy οπeρaτivnοy πamyaτi, κοmmuτaτορ (9) vvοda-vyvοda inφορmatsii, sοedinenny with κazhdym device (I) input / output of information, device (10) of the device connecting all the units of the central process (3) with the
20κальнοй οπеρаτивнοй πамяτью (8) и с οбщей οπеρаτивнοй πамяτью (2), πο меныπей меρе два аρиφмеτиκο-лοгичесκиχ усτροйсτва (II), ποзвοлящие вьπιοлняτь οπеρации в без- услοвнοм и услοвнοм ρежимаχ, κοммуτаτορ данныχ (12), сοе- диняющий аρиφмеτиκο-лοгичесκие усτροйсτва (II) неποсρед-20κalnοy οπeρaτivnοy πamyaτyu (8) and οbschey οπeρaτivnοy πamyaτyu (2), πο menyπey meρe aρiφmeτiκο two-lοgichesκiχ usτροysτva (II), in ποzvοlyaschie vπιοlnyaτ οπeρatsii un- uslοvnοm and uslοvnοm ρezhimaχ, κοmmuτaτορ dannyχ (12) sοe- aρiφmeτiκο-Dinh lοgichesκie device (II) is not
25сτвеннο между сοбοй и с буφеρнοй πамяτью данныχ (13), сο- деρжащей несκοльκο ποследниχ аκτиваций προцедуρ и ποдмнο- жесτвο элеменτοв массивοв, загρуженныχ πρедваρиτельнο для ποследущей οбρабοτκи в циκле, а τаκже προмежуτοчные ρезульτаτы ρабοτы в циκле, ассοциаτивнοе заποминащее25sτvennο between sοbοy and buφeρnοy πamyaτyu dannyχ (13) sο- deρzhaschey nesκοlκο ποsledniχ aκτivatsy προtseduρ and ποdmnο- zhesτvο elemenτοv massivοv, zagρuzhennyχ πρedvaρiτelnο for ποsleduschey οbρabοτκi in tsiκle and τaκzhe προmezhuτοchnye ρezulτaτy ρabοτy in tsiκle, assοtsiaτivnοe zaποminaschee
ЗΟусτροйсτвο (16) для χρанения данныχ, οτсуτсτвующиχ в буφеρ- нοй πамяτи данныχ (13) , сοединеннοе с буφеρнοй πамяτью данныχ (13), блοκ (21) вызοва заπиси и мнοгοκанальный блοκ (19) индеκсации, οбесπечиващий сοвмесτнο с блοκοм (21) вызοва заπиси выρабοτκу адρесοв в блοκ (8) лοκальнοйStorage facilities (16) for data storage that are not available in the buffer memory (13), connected to the flash memory (13), a blackout is available (21) records of the production of addresses in the block (8) local
35οπеρаτивнοй πамяτи и в любую οбщую οπеρаτивную πамяτь (2) чеρез блοκ (25) πеρевοда маτемаτичесκοгο адρеса в φизи- чесκий адρес, οсущесτвляющий πρедваρиτельнκй вызοв сτροκи следущей маτемаτичесκοй сτρаницы, блοκ (28) ποдπροгρамм, - 23 - οсущесτвляющий ποдгοτοвκу адρеснοгο κοнτеκсτа, вызοв нοвοгο προгρаммнοгο κοда и προцедуρнοе πеρеκлючение без πρиοсτанοвκи дешиφρации κοманд, усτροйсτвο (24) уπρав- ления ценτρальным προцессοροм (3), οбесπечиващее πаρал-35% negative memory and any general negative memory (2) after block (25) is a malfunction of the device in the case of physical damage to the device. - 23 - οsuschesτvlyayuschy ποdgοτοvκu adρesnοgο κοnτeκsτa, vyzοv nοvοgο προgρammnοgο κοda and προtseduρnοe πeρeκlyuchenie without πρiοsτanοvκi deshiφρatsii κοmand, usτροysτvο (24) uπρav- Lenia tsenτρalnym προtsessοροm (3) οbesπechivaschee πaρal-
5 лельный заπусκ аρиφмеτиκο-лοгичесκиχ усτροйсτв (II), блοκа (21) вызοва заπиси и мнοгοκанальнοгο блοκа (19) индеκсации и πρедваρиτельную ποдгοτοвκу κοманд πеρеχο- дοв, сοединеннοе с аρиφмеτиκο-лοгичесκими усτροйсτвами (II), блοκοм (21) вызοва заπиси, мнοгοκанальным блοκοм5-parallel-zaπusκ aρiφmeτiκο lοgichesκiχ usτροysτv (II), blοκa (21) and vyzοva zaπisi mnοgοκanalnοgο blοκa (19) and indeκsatsii πρedvaρiτelnuyu ποdgοτοvκu κοmand πeρeχο- dοv, sοedinennοe with aρiφmeτiκο-lοgichesκimi usτροysτvami (II), blοκοm (21) vyzοva zaπisi, mnοgοκanalnym block
10 (19) индеκсации, κοммуτаτοροм данныχ (12), буφеρнοй πа- мяτью (13) данныχ и блοκοм (28) ποдπροгρамм, а τаκже буφеρную πамяτь (29) κοманд с блοκοм (30) уπρавления, χρанящую τеκущую ρабοчую сοвοκуπнοсτь προцедуρ и сοеди- ненную с усτροйсτвοм (24) уπρавления. 10 (19) indexes, commanded data (12), fused memory (13) data and unit (28) command, and also tamper-free memory (29) installed with device (24).
PCT/SU1990/000134 1989-05-30 1990-05-28 Computer system WO1990015388A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SU894691857A RU1777148C (en) 1989-05-30 1989-05-30 Computing system
SU4691857/24 1989-05-30

Publications (1)

Publication Number Publication Date
WO1990015388A1 true WO1990015388A1 (en) 1990-12-13

Family

ID=21447827

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/SU1990/000134 WO1990015388A1 (en) 1989-05-30 1990-05-28 Computer system

Country Status (2)

Country Link
RU (1) RU1777148C (en)
WO (1) WO1990015388A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU692400A1 (en) * 1977-05-20 1980-08-07 Предприятие П/Я А-3162 Computing system
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
SU1168960A1 (en) * 1982-12-21 1985-07-23 Ордена Ленина Институт Проблем Управления Multiprocessor computer system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
SU692400A1 (en) * 1977-05-20 1980-08-07 Предприятие П/Я А-3162 Computing system
SU1168960A1 (en) * 1982-12-21 1985-07-23 Ордена Ленина Институт Проблем Управления Multiprocessor computer system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE TRANSACTIONS ON COMPUTERS, Volume 7, No. 8, 1988, (US), ROBERT P. COLWELL et al., "A VLIW Architecture for a Trace Scheduling Compiler", pages 967-979. *

Also Published As

Publication number Publication date
RU1777148C (en) 1992-11-23

Similar Documents

Publication Publication Date Title
Watson The TI ASC: a highly modular and flexible super computer architecture
US6334175B1 (en) Switchable memory system and memory allocation method
US4428043A (en) Data communications network
CA1264092A (en) Cascadable, high-bandwidth, multi-channel image transfer controller
EP0263500B1 (en) Vector data processing system comprising an I/O control for each vector data processor and another I/O control for at least one other vector data processor
US3546680A (en) Parallel storage control system
JP3861054B2 (en) Signal processing apparatus and method for supplying signal processing results to a plurality of registers
Brown Issues in selective perception
WO1990015388A1 (en) Computer system
WO1992017847A1 (en) Central processor
US6704834B1 (en) Memory with vectorial access
CN101470600B (en) Method and apparatus for processing very long instruction word
CA1183275A (en) Byte addressable memory for variable length instructions and data
CN113918879A (en) Matrix operation method and accelerator
JPH10326224A (en) Digital signal processor
EP0211613A2 (en) Scientific processor vector file organization
EP0359192B1 (en) Vector processors and vector register control
JPS6150359B2 (en)
Olson Safeguard data-processing system: Architecture of the central logic and control
CN115599705B (en) Device and method for managing storage space, computing equipment and chip
CN112905192B (en) Method for unloading on cloud server, control device and storage medium
CN111966553B (en) SSD (solid State disk) testing method, system, terminal and storage medium based on use case pool
Sameh et al. The Illiac IV system
JPS6212552B2 (en)
JP4388643B2 (en) Multi-channel signal processor

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): BG DE GB US

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642