WO1991003064A1 - Laminated capacitor and method of producing the same - Google Patents

Laminated capacitor and method of producing the same Download PDF

Info

Publication number
WO1991003064A1
WO1991003064A1 PCT/JP1990/001075 JP9001075W WO9103064A1 WO 1991003064 A1 WO1991003064 A1 WO 1991003064A1 JP 9001075 W JP9001075 W JP 9001075W WO 9103064 A1 WO9103064 A1 WO 9103064A1
Authority
WO
WIPO (PCT)
Prior art keywords
internal electrode
dielectric
laminated
forming
electrode material
Prior art date
Application number
PCT/JP1990/001075
Other languages
English (en)
French (fr)
Inventor
Toshinori Amano
Susumu Mori
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1218275A external-priority patent/JP2624849B2/ja
Priority claimed from JP1218278A external-priority patent/JPH0828309B2/ja
Priority claimed from JP1218277A external-priority patent/JPH0831397B2/ja
Priority claimed from JP1218279A external-priority patent/JPH0828310B2/ja
Priority claimed from JP1218276A external-priority patent/JPH0831396B2/ja
Priority claimed from JP1261204A external-priority patent/JPH07120599B2/ja
Priority claimed from JP1262495A external-priority patent/JPH07120601B2/ja
Priority claimed from JP26927889A external-priority patent/JPH081876B2/ja
Priority claimed from JP1269279A external-priority patent/JPH07120602B2/ja
Priority to DE4091418A priority Critical patent/DE4091418C2/de
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to DE4091418T priority patent/DE4091418T1/de
Priority to GB9103350A priority patent/GB2242070B/en
Publication of WO1991003064A1 publication Critical patent/WO1991003064A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/06—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00 with provision for removing metal surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Definitions

  • the present invention relates to a multilayer capacitor and a method of manufacturing the same, and more particularly, to a multilayer capacitor having an improved structure and forming process of a side margin region between an internal electrode and a side surface of a dielectric, and a method of manufacturing the same.
  • Background art
  • multilayer capacitors have been widely used to achieve miniaturization and large capacity of capacitors.
  • ceramic green sheets 3 and 4 coated with internal electrode materials 1 and 2 made of conductive paste are used. Be prepared. Next, a plurality of these layers are alternately laminated, and the obtained laminated body is pressed in the thickness direction and then fired. Next, external electrodes are formed on the end faces of the sintered bodies from which the internal electrode materials 1 and 2 are drawn.
  • the internal electrode materials 1 and 2 formed on the ceramic green sheets 3 and 4 are formed from the first terminals 3 a and 4 a to the second terminals 3 and 4 of the ceramic green sheets 3 and 4.
  • b and 4 are formed so as to extend toward the b side.
  • each of the internal electrode materials 1 and 2 is a sidemer having a width x between the side ends 3 c, 3 d, 4 c and 4 d of the ceramic green sheets 3 and 4. The width is formed so as to leave the gin area 5.
  • the side magazine region 5 is provided because the ceramics located above and below the internal electrode materials 1 and 2 enhance the adhesion between the green sheets, and the internal electrode materials 1 and 2 are sintered after sintering. This is to prevent exposure to the side of the sintered body. Therefore, conventionally, it has been indispensable for the multilayer capacitor to form the side margin region 5 having the width X on the side of the internal electrode materials 1 and 2.
  • the width X of the side margin region 5 is large, the widths of the internal electrode materials 1 and 2 are naturally narrowed, which hinders an increase in capacity. Therefore, the width X of the side margin region 5 is preferably smaller in order to achieve further miniaturization and higher capacity.
  • mother ceramic green sheets 6, 7 are prepared as shown in plan views in Figs. 2A and 2B. Then, a plurality of mother internal electrode materials 8, 9 are formed on one main surface of the mother ceramic green sheets 6, 7, and a plurality of the mother ceramic green sheets 6, 7 are alternately laminated. I do. Thereafter, the obtained laminate is cut at a portion corresponding to the portion along the alternate long and short dash lines A and B shown in FIGS. 2A and 2B to obtain individual laminates. Further, the obtained individual laminated body was fired, and a pair of external electrodes was formed on both end surfaces of the obtained sintered body to produce a laminated capacitor.
  • the overlapping area between the internal electrode materials is reduced, and the capacitance value may be lower than the design capacitance.
  • an object of the present invention is to make it possible to further reduce the size and increase the capacitance as compared with the conventional multilayer capacitor, to reduce the variation in the capacitance value, and to reduce the cost by a relatively simple process.
  • Another object of the present invention is to provide a multilayer capacitor and a method for manufacturing the same. Disclosure of the invention
  • a laminated dielectric in which a plurality of dielectric layers are laminated with an internal electrode interposed therebetween, and the width of the internal electrode is narrower than that of the dielectric layer. Therefore, in a multilayer capacitor having a side margin region provided on the side of the internal electrode, the side surface of the internal electrode having the same width as the width of the dielectric layer is exposed on the side surface of the dielectric.
  • a multilayer capacitor is provided in which the side margin region is formed by etching or physically removing the exposed side edge of the internal electrode.
  • the internal electrode is oxidized to form an oxide film on the side end.
  • a sealing material is filled in a void obtained as a result of forming a side margin region by etching or physically removing a side edge portion of the internal electrode.
  • the dielectric layer comprises a dielectric ceramic layer, and the laminated dielectric has internal electrodes alternately drawn out to first and second end faces in a thickness direction. It is composed of a sintered body. Then, a pair of external electrodes is formed on the first and second end faces of the sintered body.
  • a plurality of dielectric layers are laminated with an internal electrode interposed therebetween, and the width of the internal electrode is narrower than that of the dielectric layer. Then, a multilayer capacitor in which a side margin region is provided on the side of the internal electrode is manufactured by a method including the following steps.
  • the step of obtaining the laminated dielectric includes, on one main surface of a rectangular dielectric sheet, from one end of the dielectric sheet and facing the one end. Forming an internal electrode material toward the other end, but not to the other end, and over the entire width between the side ends connecting the both ends. And a step of laminating a plurality of the dielectric sheets so that one end from which the internal electrode material is drawn out is alternately located on the opposite side.
  • the step of forming the side margin region is a step of forming a first dielectric of a laminated dielectric derived from an edge from which the internal electrode material of the dielectric sheet is drawn out.
  • the formation of the pair of external electrodes may be performed after the formation of the side margin area, or may be performed before the formation.
  • a sealing material is filled in a void formed as a result of forming the side margin region by the above-described etching or physical removal. Further, preferably, after forming the side margin region, by heating the laminated dielectric in an oxidizing atmosphere, at least the side edges of the internal electrodes are oxidized to form an oxide film. According to still another aspect of the present invention, the etching liquid remaining in the void formed by the formation of the side margin region is heated or neutralized with the laminated dielectric. Accordingly, a step of preventing the material from acting as an etching material is further provided.
  • the step of obtaining the laminated dielectric body includes a step of forming the laminated dielectric body by using a difficult-to-etch material provided near the edge along one edge. And an inner electrode material extending from one end on the upper surface or the lower surface of the first internal electrode material to the other end opposite to the one end and over the entire width.
  • a plurality of ceramic green sheets having, on one main surface, a second internal electrode material made of an easy-etching material, and the first internal electrode material is provided.
  • the step of obtaining the laminated dielectric includes a step of forming a first internal portion made of a difficult-to-etch material near the terminal so as to be along the terminal.
  • a second internal electrode material made of an easy-to-etch material which is provided with an electrode material and extends toward the terminal opposite to the first terminal so as to be connected to the first internal electrode material; are laminated so that the edges on the side to which the first internal electrode material is applied are located on the opposite end faces in the thickness direction alternately in the thickness direction.
  • First and second baking Forming a plurality of internal electrodes composed of the above electrode portions.
  • the obtained sintered body is etched by a chemical which selectively etches the second internal electrode portion, whereby the portion of the second internal electrode portion exposed at least on the side surface of the sintered body is obtained.
  • a side margin region is formed.
  • an external electrode is formed on a pair of end surfaces from which the first internal electrode portion of the sintered body is drawn out.
  • a side margin region is formed on the side of the internal electrode by etching or physically removing the side edge portion of the internal electrode after obtaining the laminated dielectric.
  • the width of the side margin region can be accurately formed. It is also possible to accurately control the overlapping area of the internal electrodes. Therefore, the variation in capacitance of the multilayer capacitor can be reduced.
  • the internal electrodes having the same width as the dielectric layer are laminated and a side margin region is formed by etching or physical removal after the lamination, the side margin region is unnecessarily taken into account in consideration of lamination misalignment. There is no need to increase the width. Therefore, a smaller and larger-capacity laminated capacitor can be obtained.
  • FIGS. 1A and 1B are plan views showing the shape of a ceramic green sheet used to manufacture a conventional multilayer capacitor and the internal electrode material formed thereon
  • FIGS. FIG. 2 and FIG. 2B are plan views for explaining the shape of a mother ceramic green sheet used for mass production of a conventional multilayer capacitor and a mother internal electrode material formed thereon
  • 3 is a cross-sectional plan view of the multilayer capacitor according to the first embodiment of the present invention.
  • FIG. 4 is a ceramic green sheet used for manufacturing the first embodiment of the present invention and internal electrodes formed thereon.
  • FIG. 5 is a perspective view illustrating a laminated dielectric green chip
  • FIG. 6 is a perspective view illustrating a process of laminating a mother ceramic green sheet
  • FIGS. 8A and 8B are cross-sectional views for explaining the shapes of the side edges of the internal electrode material in FIGS. 8A and 8B.
  • FIG. 8B is a schematic cross-sectional view of FIG. 5 showing a cross-sectional view taken along the line VIII-VIII of FIG. 5, and
  • FIG. 10 is a schematic plan cross-sectional view for explaining the internal electrode shape after etching
  • FIG. 11 is a schematic enlarged cross-sectional view for showing a void generated by the etching
  • FIG. 12 is a perspective view of a laminated capacitor according to a first embodiment of the present invention, FIG.
  • FIG. 13 is a cross-sectional view showing a state in which a gap is filled with a seal material
  • FIG. FIG. 15 is a cross-sectional view for explaining an example of the tuning method.
  • FIG. 15 is a perspective view showing a laminated dielectric from which a resist material has been removed after etching in the second embodiment of the present invention.
  • FIG. 17 is a perspective view showing a state in which a resin is filled in a void formed by the ring.
  • FIG. 17 is a perspective view showing a laminated capacitor obtained by the second embodiment of the present invention.
  • FIGS. 18A and 18B are perspective views showing a state in which external electrodes are formed on a laminated dielectric prepared in the third embodiment of the present invention.
  • FIG. 19 is a plan view for explaining the printed shape of the mother ceramic green sheet used in the fourth embodiment of the present invention and the internal electrode material formed thereon, and FIG. 19 illustrates a laminating step.
  • FIG. 20 is a perspective view showing a laminated dielectric raw chip
  • FIGS. 21A and 21B are FIG. 20 is a side sectional view and a plan sectional view of the dielectric raw chip shown in FIG. 20, respectively.
  • FIG. 22 illustrates the shape of the side end of the second internal electrode material in the fourth embodiment.
  • FIGS. 23A and 23B are cross-sectional views corresponding to a portion along the line XX—XX in FIG. 21B, respectively.
  • FIGS. 24A and 24B are perspective views showing a laminated dielectric obtained by etching and a dielectric after etching.
  • FIG. 24 is a perspective view showing a laminated dielectric on which internal electrodes are formed
  • FIGS. FIG. 25B is a plan view for explaining another example of the printed shape of the ceramic green sheet and the internal electrode which can be used in the fourth embodiment.
  • FIGS. 26A and 26B are each a plan view. The mother ceramic green sheet and the internal electrode material used in the fourth embodiment of the present invention were used.
  • FIG. 27 is a plan view for explaining another example of the printed shape, and FIG. 27 is a view showing the printing of the mother ceramic green sheet used in the fifth embodiment of the present invention and the internal electrode material formed thereon.
  • FIG. 24 is a perspective view showing a laminated dielectric on which internal electrodes are formed
  • FIGS. 25B is a plan view for explaining another example of the printed shape of the ceramic green sheet and the internal electrode which can be used in the fourth embodiment.
  • FIGS. 29A and 29B are perspective views showing the stacked dielectric chip shown in FIG. It is a side sectional view and a plane sectional view.
  • a multilayer capacitor according to a first embodiment of the present invention and a method for manufacturing the same will be described with reference to FIGS. This embodiment is applied to a multilayer capacitor using a dielectric ceramic and a method of manufacturing the same.
  • FIG. 4 is a perspective view for explaining a ceramic green sheet as a dielectric layer used in the manufacture of the present embodiment and internal electrode materials formed thereon.
  • Internal electrode materials 13 and 14 are formed in a film shape on the upper surfaces of rectangular ceramic green sheets 11 and 12, respectively.
  • the ceramic green sheets 11 and 12 are obtained by molding a ceramic slurry mainly composed of a dielectric ceramic into the shape shown in the figure.
  • the internal electrode members 13 and 14 are formed by applying a conductive base mainly composed of a conductive material such as Ni or Cu.
  • a conductive base mainly composed of a conductive material such as Ni or Cu.
  • various metal materials such as Ag or Ag-Pd can be used in addition to Ni and Cu.
  • the internal electrode material 13 extends from one end ⁇ 11 a of the rectangular ceramic green sheet 11 1 toward the opposite end ⁇ 11 b and does not reach the end ⁇ 11 b. It is formed in.
  • the width of the internal electrode material 13 is the same as the width of the ceramic Darline sheet 11. That is, the internal electrode material 13 is formed over the entire width between the side edges 11 c and 11 d of the ceramic green sheet 11.
  • the internal electrode material 14 has the same configuration as the internal electrode material 13. However, when the ceramic green sheets 11 and 12 are stacked, the internal electrode material 14 is drawn out so that the internal electrode material 13 and the internal electrode material 14 are drawn out to the opposite end faces of the laminate. One end 12 a of the ceramic green sheet 12 is located on the opposite side to the one end 11 a of the ceramic green sheet 11.
  • a laminate 15 shown in FIG. 5 can be obtained.
  • the first and second ceramic green sheets 11 and 12 are stacked alternately, three by three, at the top (and also at the bottom if necessary).
  • An appropriate number of ceramic green sheets 16 to which no internal electrode material is provided are laminated.
  • one of the three internal electrodes 13a to 13c is laminated A first end face 15a of the body 15 is drawn out, and the other internal electrode members 14a to 14c are drawn out to a second end face 15b. Further, the internal electrode materials 13 a to 13 c and 14 a to 14 c are also exposed to the side surfaces 15 c and 15 d of the multilayer body 5.
  • a mother ceramic green sheet shown in FIG. 6 in an actual mass production process. That is, on the relatively large rectangular mother ceramic green sheet 17, mother internal electrode materials 18 a, 18 b extending from one end ⁇ 17 a to the other end 17 b at a predetermined distance. To form Similarly, on the ceramic green sheet 19 as a mother dielectric sheet, the mother internal electrode materials 20a and 2Ob are connected from one end ⁇ 19a of the ceramic green sheet 19 to the other end. Formed to reach 19b.
  • the ceramic green sheets 17 and 19 are alternately laminated in the direction shown in the figure, and cut at a portion corresponding to the portion along the dashed lines A and B to obtain the laminated body 1 shown in FIG. Many structures similar to 5 can be obtained.
  • each of the internal electrode materials 13 a to 13 c and 14 a to 14 c is formed to have a width exposed to the side surfaces 15 c and 15 d. ing. Therefore, when the ceramic green sheets 17 and 19 in FIG. 6 are laminated, even if there is a slight shift in the direction of arrow C in FIG. In the direction No displacement of the internal electrode material occurs. Therefore, even if some misalignment occurs in the stacking of the mother ceramic green sheets 17 and 19, which cannot be avoided in the past, it is possible to stably obtain the stacked body 15 with little variation in the electrode overlapping area. .
  • the internal electrode material may hang down on the side surface of the laminate.
  • such dripping of the internal electrode material can be reliably removed by the etching material described later.
  • the internal electrode material 13 is formed by the side edges ⁇ 11 c and 11 d of the ceramic green sheet 11. Since it is formed so as to reach the entire width therebetween, the thickness of the internal electrode material 13 is uniform in the width direction. Therefore, it is possible to effectively prevent the occurrence of delamination due to the uneven thickness of the internal electrode material.
  • the laminated body 15 Pressed to.
  • the press tightly adheres between the ceramic green sheets.
  • the internal electrode materials 13 a to 13 c and 14 a to 14 c are set so as to reach the entire width between the side surfaces 15 c and 15 d. Since it is formed, as shown in Fig. 8B, which is a schematic cross-sectional view along the line 11 in Fig. 5, crimping should be performed so that the thickness is uniform in the Y direction in Fig. 5. Can be.
  • FIG. 1A and 1B since the side magazine region 5 is formed in advance, FIG. As shown, the thickness is reduced at the portion Z where the side margin region is formed in the laminate 10, and the thickness of the laminate at the portion where the internal electrode materials 1 and 2 are formed and the side margin region are reduced. Delamination tends to occur on the side surface of the obtained sintered body due to the difference from the thickness of the formed side portion Z.
  • the laminated body 15 of FIG. 5 pressed in the laminating direction is baked to obtain a sintered body as a laminated dielectric. Further, as shown in FIG. 9, the first and second end faces of the obtained sintered body 25 are covered with resist materials 26a and 26b.
  • the resist materials 2 • 6a and 26b are made of a material that is not attacked by an etchant that can be used in the later-described etching. For example, a synthetic resin such as an epoxy resin is used. Can be.
  • the internal electrodes 13a to 13c and 14a to 14c are formed by firing the above-described internal electrode material during firing of the ceramics.
  • the internal electrodes will be described with the same reference numerals as those of the above-mentioned internal electrode materials.
  • Each of the internal electrodes 13a to 13c and 14a to 14c is the outer surface area of the sintered body except for the portion covered with the resist materials 26a and 26b, that is, the sintered body 2 It is exposed at the sides 25c, 25d of the 5th.
  • the side surfaces 25 c, 25 d of the sintered body 25 are etched with an etchant capable of etching the material constituting the internal electrodes 13 a to 13 c, 14 a to 14 c.
  • Etching with an etchant for example, a strong acid such as nitric acid can be used.
  • a metal material other than Cu and Ni is used as an internal electrode material, such a metal material is etched. The appropriate acquisitions obtained are used.
  • FIG. 10 The state after the etching is shown in a schematic plan sectional view in FIG. In FIG. 10, illustration of the resist materials 26a and 26b is omitted.
  • the two sides 32, 33 of the internal electrode 13 a are formed by the side margins 25c, 25 with the side margin regions 34, 35.
  • d is recessed inward from sides 25c, 25d so as to form between them. This is because the edges of both sides of the internal electrode 13a are etched by etching, and the side This means that the regions 34 and 35 are formed.
  • a side magazine region is formed in the other internal electrodes 13b, 13c, and 14a to 14c.
  • Fig. 11 is a cross-sectional view corresponding to the portion along the XI-XI direction in Fig. 9, the portion where the side margin area is formed is etched by air gap. 34 a and 35 a are formed.
  • the sintered body 25 is washed with water or the like to remove the etchant.
  • water or the like it may be difficult to completely remove the residual etchant, especially the residual etchant in the voids 34a and 35a, by only washing with water. Therefore, in this embodiment, next, the sintered body 25 is placed in a heated atmosphere, and the remaining etchant is scattered and removed.
  • the heating may use heat given in a step of baking an external electrode, which will be described later.
  • the removal of the residual etchant and the baking of the external electrode can be performed in the same process.
  • the removal of the residual etchant is to prevent the internal electrodes from being corroded by the residual etchant. Therefore, a method other than heating may be used as long as it can remove the etching action. For example, a strong acid etch may be immersed in an alkaline solution to neutralize the residual etchant.
  • the resist materials 26a and 26b are removed.
  • the removal of the resist materials 26a and 26b can be performed by mechanical polishing or a method using a chemical.
  • the side margin regions 34, 35 are formed by force, ′, and etching, the side surface 25 c of the sintered body 25,
  • a side margin region of a precise width can be formed inside from 25 d. Moreover, since the ceramic green sheets and the internal electrode material are laminated to obtain a laminate, the side margin regions 34 and 35 are formed. There is no need to form an extra wide side margin area. That is, the side margin regions 34 and 35 can be formed in a narrower width than in the conventional example. Therefore, it is important to be able to realize small and large-capacity multilayer capacitors.
  • the width of the side margin area can be easily adjusted.
  • a conductive paste mainly composed of, for example, Ag is applied to the surface from which the resist materials 26a and 26b have been removed and baked, as shown in FIGS. 3 and 12.
  • a pair of external electrodes 36 and 37 are formed.
  • External electrode 3 6 is connected to internal electrode 1
  • the external electrodes 37 are electrically connected to the internal electrodes 14a to 14c.
  • the side surfaces 25c and 25d of the sintered body 25 may be subjected to an oxidation treatment.
  • the oxidation treatment is achieved, for example, by performing a heat treatment on the laminated capacitor shown in FIG. 12 in an oxidation atmosphere for a predetermined time.
  • ⁇ Since the side edge of 14c is arranged and the side margin region is formed by etching, the side edge of the internal electrode is easily oxidized by an oxidizing atmosphere.
  • An oxide film is formed on the inner electrode side edge. The formation of the oxide film effectively enhances the adhesion strength between the internal electrode and the ceramic. This is because when oxidized, a chemical bond is created between the dielectric ceramic and the internal electrode.
  • the adhesion between the internal electrodes 13a to 13c and 14a to 14c and the dielectric ceramic can be further improved. It becomes possible.
  • the oxidation treatment may be performed prior to the formation of the external electrodes 36 and 37, after forming the side margin regions 34 and 35 by etching.
  • a synthetic resin 39 such as an ethoxy resin is pressurized and injected into the voids 34a and 35a in FIG. 25 sides 25c, 25d can be sealed.
  • the sealing material an arbitrary material such as rubber can be used in addition to the synthetic resin.
  • the pair of external electrodes 36 and 37 were formed after the etching was performed. May be performed prior to etching.
  • the internal electrodes 13a to 13c and 14a to 14c are formed using inexpensive Ni or Cu, the electrode cost can be reduced.
  • the mother ceramic green sheets can be laminated without much concern for lamination displacement, etc., the manufacturing process is simplified, and the mass production cost of the laminated capacitors can be effectively reduced.
  • a conductive paste mainly composed of Ni is coated on the side surface of the sintered body on which the external electrodes 36 and 37 are formed, and then the external electrodes 36 and 37 are formed.
  • the reliability of the electrical connection between the internal electrode and the external electrode can be improved.
  • another conductive material layer may be applied to the side surfaces 25a and 25b of the sintered body 25.
  • the resist materials 26a and 26b described above can be provided. That is, for example, the resist materials 26a and 26b can be composed of a base electrode material for forming an external electrode such as a Ni paste. In this case, removal of the resist material is not necessary.
  • the actual etching is performed by immersing the sintered body in an etchant, or by storing an etchant in a rotating barrel, and throwing the sintered body into the barrel to rotate the barrel. This can be done by:
  • a side wall 25 c of the sintered body 25 is provided in a tank 42 in which the etchant 41 is stored.
  • the etching may be performed by immersing only 25 d.
  • the side surfaces 25c and 25d are sequentially immersed in the etchant to prevent the etchant from adhering to the other outer surface of the sintered body and to perform the etching.
  • the resist materials 26a and 26b can be omitted.
  • a sintered body 25 shown in FIG. 9 is prepared, and resist materials 26 a and 26 b are provided on both end surfaces thereof. Is given. Then, after the same etching as in the first embodiment is performed to etch the internal electrodes 13a to 13c and 14a to 14c, the resist materials 26a and 26b are removed. . In this way, a sintered body 25 shown in FIG. 15 is obtained.
  • the difference between the manufacturing method of the second embodiment and the method of the first embodiment lies in the process after obtaining the sintered body 25 shown in FIG. 15 ⁇ that is, in the second embodiment, Prior to forming external electrodes, the sintered body 25 having the voids 35a formed by etching is filled with a synthetic resin 39 as a sealing material, as shown in FIG. .
  • a pair of external electrodes 4 is formed so as to cover at least the first and second end faces of the sintered body 25. 0 and 41 are formed, thereby obtaining a multilayer capacitor.
  • the external electrodes 40, 41 in the case where the external electrodes 40, 41 are formed are different from the external electrodes 40, 41.
  • a short circuit with the internal electrode connected to the external electrode 41 or 40 can be reliably prevented.
  • a short circuit between the internal electrode 13a (see FIG. 15) and the external electrode 41 is prevented by the resin 39 filled as described above.
  • the manufacturing method of the second embodiment since the resin 39 is filled before the formation of the external electrodes 40 and 1, the firing of the external electrodes 40 and 41 indicated by D in FIG.
  • the external electrodes 40 and 4-1 can be formed without considering the fogging dimension on the side surface of the unit 25, which is preferable.
  • the internal electrodes are formed in a region of the external electrodes 40 and 41 that is covered by the portion reaching the side surface of the sintered body. Etching is difficult, but in the manufacturing method of the second embodiment, such etching failure is unlikely to occur.
  • the synthetic resin 39 may be one that burns and disappears when the external electrodes 40 and 41 are baked. Even in this case, the synthetic resin 39 separates the internal electrodes 13a to 13c and 14a to 14c from the conductive paste for forming the external electrodes.
  • the external electrode 41 or 40 and the internal electrode 13 a to 13 c or 14 a to 14 c is not short-circuited on the side surfaces 25 c and 25 d of the sintered body.
  • the resin 39 is extinguished by the baking of the external electrodes 40 and 1, a resin having excellent moisture resistance and insulating properties may be re-encapsulated in the gap as necessary.
  • the manufacturing method of the third embodiment of the present invention will be described with reference to FIG. 17A.
  • the manufacturing method of the third embodiment is characterized in that after forming the external electrodes, an etching step for forming a side margin region is performed.
  • the electrodes 42 and 43 are formed.
  • the overhang dimension D on the side surface of the sintered body 25 of the external electrodes 42 and 43 is the internal electrode 14a to 14c or 1c connected to the external electrode 43 or 42 on the other side. It is necessary to set a distance that does not touch 3a to 13c.
  • the cover size D of the external electrodes 42, 43 the external electrodes 42, 43 are formed first, and then the external electrodes 42, 43 are formed in the first and second embodiments.
  • an etching process can be performed to form a side margin region.
  • FIGS. 18A and 18B are each a diagram for explaining the printed shape of the mother ceramic green sheet used in the manufacturing method of the fourth embodiment and the mother internal electrode material formed on the upper surface thereof. It is a plan view.
  • a rectangular mother green sheet 51 is prepared.
  • the internal electrode material 53 made of an easily etchable material is printed on the entire upper surface of the mother ceramic green sheet 51.
  • the internal electrode material 53 can be printed on the entire surface.
  • the internal electrode materials 52a and 52b made of the difficult-to-etch material are fixed as shown in Fig. 18B. Print in parallel at intervals.
  • the above-mentioned internal electrode material 52 a, 52 b force constitutes the first internal electrode material, and the internal electrode printed on the entire surface
  • the material 53 constitutes the second internal electrode material.
  • the first internal electrode members 52a and 52b are made of a material that is not easily etched by an etching agent used in an etching process described later.
  • the second internal electrode material 53 is made of a material that is easily etched by an etching agent.
  • a plurality of ceramic green sheets 51 shown in FIG. 18B are prepared, and are stacked while being alternately inverted by 180 °.
  • the inverted ceramic green sheets are indicated by different reference numerals. That is, the second external electrode material 56 is printed on the entire surface of the mother ceramic green sheet 54 disposed below the mother ceramic green sheet 51, and two strips are formed on the upper surface of the second external electrode material 56.
  • the first internal electrode materials 55a and 55b are printed in parallel.
  • individual dielectric raw chips 57 can be obtained by cutting at a portion corresponding to the portion along the alternate long and short dash line AB in FIG. Therefore, since it is not necessary to cut the laminate in advance in consideration of the width of the side magazine region, the dielectric raw chip 57 can be obtained extremely easily and stably.
  • an internal electrode material is provided at the top. Ceramic green sheets 58 that have not been stacked are stacked.
  • a first internal electrode material 52 a is provided on the first end face 57 a of the laminated dielectric chip 57, and a first internal electrode material 55 a is provided on the second end face 57 b. Is exposed. Further, since the second internal electrode materials 53 and 56 have the same width as the ceramic green sheet layer, not only the first and second end faces 57a and 57b but also the dielectric chip 5 It is also exposed on both sides 57c, 57d of 7.
  • the adhesiveness between the ceramic green sheets is increased by pressing the dielectric raw chip 57 in the thickness direction.
  • the internal electrode materials 53, 56, 52 Since a and 55a overlap the entire area of the dielectric raw chip 57 is pressed by a sufficiently large pressing pressure. Therefore, it is possible to obtain a dense sintered body that does not easily cause layer delamination during firing.
  • the second internal electrode material 53 is formed of a ceramic green sheet 51. ′,
  • the internal electrode material 53 has a uniform thickness in the width direction. Accordingly, the occurrence of delamination due to the non-uniformity of the thickness in the width direction can be effectively prevented as in the case of the first embodiment.
  • a sintered body 60 shown in FIG. 23A is obtained.
  • a plurality of internal electrodes 61 and 62 are arranged so as to overlap in the thickness direction via a dielectric ceramic layer.
  • the first internal electrode portion 52a is exposed to the first end face 60a, and in the internal electrode 62, the first internal electrode portion 55a is Exposed on end face 60b.
  • the second internal electrode portions 53, 56 of the internal electrodes 61, 62 are exposed to the first and second end surfaces 60a, 60b and both side surfaces 60c, 60d. ing.
  • the plurality of internal electrodes 61, 62 are arranged such that the first internal electrode portions 52a, 55a are alternately exposed on the first and second end faces 60a, 60b. Is arranged.
  • the sintered body 60 is immersed in an agent for selectively etching the second internal electrode portions 53, 56, and is etched.
  • the state after the etching is shown in a perspective view in FIG. 23B.
  • the cross-sectional view taken along the line XX—XX in FIG. 23B is the same as the cross-sectional view of FIG. 11 shown in the first embodiment, so that the illustration is omitted. That is, by etching, the side edges of the second internal electrode capitals 53, 56 exposed on the end faces 60a, 60b and the side faces 60c, 60d of the sintered body and the vicinity thereof are removed. Removed. In other words, a side margin region is formed on the side of the second internal electrode portions 53 and 56 by this etching. In this case, the first internal electrode portions 52a and 55a are not etched by etching. That is, in the above etching, the second A chemical is used that selectively etches only the internal electrodes 53 and 56 o
  • a side margin region having a required width can be accurately formed by the above-described etching process regardless of the lamination process up to sintering. Similarly, a small and large-capacity laminated capacitor can be obtained.
  • external electrodes 66 and 67 are formed on both end surfaces of the above-described sintered body 60. Furthermore, by filling a gap formed along with the formation of the side margin region on the side surface of the sintered body 60 with a sealing material as necessary, the same effect as in the first to third embodiments is obtained. A laminated capacitor having a structure can be obtained.
  • FIGS. 25A and 25B are formed on the ceramic green sheet used in the fourth embodiment and on it!
  • FIG. 8 is a plan view for explaining a modification of the printing shape of the electrode paste.
  • a second layer made of an easily-etchable material extends from one end 71a to the other end 71b.
  • a printed version of the internal electrode material 73 is prepared.
  • the second internal electrode material 73 has a length that does not reach the other end 71 b of the ceramic green sheet 71.
  • a first inner electrode material 72 made of a difficult-to-etch material is printed in a region near one end 71 a.
  • the first and second internal electrode materials 75 and 76 are printed on the ceramic green sheet 74 in a state where the positions of the first and second internal electrode materials 75 and 76 are inverted from those of the ceramic green sheet 71.
  • a plurality of ceramic green sheets 71 and 74 are alternately stacked, and if necessary, a ceramic green sheet with no electrode paste printed at the top and bottom is laminated, thereby forming a dielectric material.
  • Raw chips may be obtained.
  • the etching is performed on the second internal electrode materials 73 and 76. It may be performed only in the side edge portion. That is, the tip margin region in the fourth embodiment described above is formed by providing an unprinted region of the internal electrode material.
  • 7 8 may be a plurality of laminated alternately ⁇ a 2 6 A diagram, the entire surface
  • the second internal electrode material 80 is printed, and the first internal electrode material 79 is printed in a band shape at the center.
  • the ceramic lean sheet 78 the second internal electrode material 82 is printed on the entire surface, and the first internal electrode materials 81a and 81b are overlapped along both ends.
  • the above-described fourth embodiment is performed by alternately stacking a plurality of printed ceramic green sheets 77 and 78 and then cutting at a portion corresponding to the portion along the dashed lines A and B.
  • a dielectric raw chip having the same structure as in the example can be obtained.
  • a description will be given of a method of manufacturing a multilayer capacitor according to a fifth embodiment of the present invention.
  • the manufacturing method of the fifth embodiment corresponds to a modification of the manufacturing method of the fourth embodiment. Therefore, the description of the manufacturing method of the fifth embodiment will be made with reference to the description of the manufacturing method of the fourth embodiment.
  • a first internal electrode material 92a is printed in a strip shape along one end 91a. ing. Similarly, the first internal electrode material 92b is printed in parallel with the negative edge 91a at a predetermined distance from the first internal electrode material 92a. Then, in the remaining area, second internal electrode materials 93 a and 93 b wider than the first internal electrode materials 92 a and 92 b are printed.
  • the first internal electrode materials 95a and 95b and the second internal electrode materials 96a and 96b are also printed on the upper surface of the ceramic green sheet 94.
  • the printed pattern of the internal electrode material printed on the upper surface of the mother ceramic green sheet 94 is the same as that of the internal electrode material formed on the upper surface of the ceramic green sheet 91. This is equivalent to a print pattern inverted by 180 °.
  • the difference from the fourth embodiment is that the first internal electrode material and the second internal electrode material are printed on different areas on the ceramic green sheet. It is to be. Other points are the same as in the fourth embodiment. That is, the first internal electrode materials 92a, 92b, 95a, 95b are made of a material that is hardly etched by an etching agent used in an etching process described later. . On the other hand, the second internal electrode members 93a, 93b, 96a, and 96b are made of a material that is easily etched by an etching agent.
  • the ceramic green sheets 91 and 94 as described above are laminated in the same manner as in the fourth embodiment, and cut at portions corresponding to the one-point perforated lines A and B.
  • a laminated dielectric chip 97 shown in the figure is obtained.
  • the first and second end faces 97 a, 97 b facing each other of the dielectric raw chip 97 have first internal electrode materials 92 a, 92 a, 92 a and 95, respectively. a, 95a, 95a are exposed. Further, the second internal electrode materials 93a, 96a arranged so as to be connected to the first internal electrode materials 92a, 95a have the same width as the ceramic green sheet. However, it is exposed on the side surfaces 97c and 97d of the dielectric raw chip 97. In order to clarify the positions where the first and second internal electrode materials are arranged, the vertical sectional view and plan sectional view of the dielectric raw chip 97 are shown in FIGS. Figure 9B shows.
  • the dielectric raw chip 97 is different from the dielectric raw chip 57 prepared in the fourth embodiment. It has a similar structure. The difference is that, in the fourth embodiment, the first internal electrode material is overlapped with the second internal electrode material, whereas in this embodiment, the first internal electrode materials 92a, 95 The only difference is that a and the second internal electrode materials 93a and 96a are arranged so as not to overlap. Therefore, by firing and etching the raw dielectric chip 9 ⁇ ⁇ in the same manner as in the fourth embodiment and forming the external electrodes, a multilayer capacitor can be obtained in the same manner as in the fourth embodiment. it can.
  • individual laminated dielectric raw chips were obtained by laminating and cutting mother dielectric linen sheets, but a laminated dielectric raw chip was obtained. In doing so, it is not always necessary to prepare a mother ceramic green sheet. That is, individual dielectric raw chips 97 may be obtained by preparing and laminating a ceramic green sheet having a size necessary to obtain individual dielectric raw chips 97.
  • a ceramic green sheet is used as the dielectric sheet.
  • a plurality of ceramic green sheets are laminated and integrally fired together with the internal electrode material. It is not limited to multilayer ceramic capacitors. That is, a dielectric resin film can be used as the dielectric sheet, and the present invention can also be applied to a so-called laminated film capacitor.

Description

明 細 書
積層コ ンデンサ及びその製造方法 技術分野
本発明は、 積層コ ンデンサ及びその製造方法に関し、 よ り特定的には、 内部電極と誘電体側面との間のサイ ドマー ジン領域の構造及び形成工程が改良された積層コ ンデンサ 及びその製造方法に関する。 背景技術
従来より、 コ ンデンサの小型化 · 大容量化を果たすため に、 積層コ ンデンサが広く用いられてきている。 積層コ ン デンサの製造にあたっては、 例えば第 1 A図及び第- 1 B図 に平面図で示すように、 導電ペース トよりなる内部電極材 1 , 2が塗布されたセラ ミ ックグリーンシー ト 3 , 4を用 意する。 次に、 これらを交互に複数枚積層し、 得られた積 層体を厚み方向に圧着した後に焼成する。 次に、 内部電極 材 1 , 2の引出されている焼結体端面に外部電極を形成す る。
ところで、 セラ ミ ックグリーンシー ト 3 , 4上に形成さ れている内部電極材 1 , 2 は、 各セラ ミ ックグリーンシー ト 3 , 4の第 1 の端緣 3 a , 4 aから第 2の端緣 3 b , 4 b側に向かって延びるように形成されている。 また、 各内 部電極材 1 , 2 は、 セラ ミ ッ クグリーンシー ト 3 , 4の側 端緣 3 c , 3 d , 4 c , 4 d との間に、 幅 xのサイ ドマー ジン領域 5を残すような幅に形成されている。
サイ ドマ一ジン領域 5が設けられているのは、 内部電極 材 1 , 2の上下に位置するセラ ミ ツり,ヴリーンシー ト同士 の密着性を高めると共に、 内部電極材 1 , 2が焼結後に焼 結体側面に露出することを防止ためである。 従って、 従来 より、 積層コ ンデンサにおいては、 内部電極材 1 , 2の側 方に幅 Xのサイ ドマージン領域 5を形成することが必須不 可欠であった。
しかしながら、 サイ ドマージン領域 5 の幅 Xが広い場合 には、 当然のことながら、 内部電極材 1 , 2の幅が狭まり， 大容量化を妨げることになる。 従って、 より一層の小型化 •大容量化を果たすには、 サイ ドマージン領域 5 の幅 Xは 狭い方が好ましい。
他方、 積層コ ンデンサの量産に際しては、 第 2 A図及び 第 2 B図に平面図で示すように、 比較的大きな母セラ ミ ッ クグリーンシー ト 6 , 7を用意する。 そして、 母セラ ミ ツ クグリーンシー ト 6 , 7の一方主面上に、 複数の母内部電 極材 8 , 9を形成し、 これらの母セラ ミ ックグリーンシー ト 6 , 7を交互に複数枚積層する。 しかる後、 第 2 A図及 び第 2 B図に示した一点鎖線 A , Bに沿う部分に相当する 部分で、 得られた積層体を切断することにより、 個々の積 層体を得る。 さらに、 得られた個々の積層体を焼成し、 得 られた焼結体の両端面に一対の外部電極を形成することに より積層コ ンデンサを製造していた。
ところが、 複数の母内部電極材 8 , 9が形成された母セ ラ ミ ックグリーンシー ト 6 , 7 の積層に際しては、 幾分か の積層ずれが生じざるを得なかった。 その結果、 切断後に 個々の積層体において、 内部電極材が積層体の側面に露出 するおそれがあった。 内部電極材が積層体の側面に露出す ると、 耐圧不良や内部電極材同士の短絡のおそれが生じる。 また、 内部電極材が積層体の側面に露出しないまでも、 内部電極材が得られた焼結体の側面の近傍にまで至ってい る場合、 すなわち第 1 Α図及び第 1 Β図のサイ ドマージ ン 領域 5の幅が非常に狭い場合には、 上下のセラ ミ ック層の 密着強度が十分でなく なり、 焼結後に層剝がれが生じる原 因となる。
さらに、 上記のような積層ずれが生じた場合には、 内部 電極材同士の重なり面積も小さ く なり、 容量値が設計容量 より も低下するおそれもあった。
上記の諸理由により、 サイ ドマージ ン領域 5の幅 Xが狭 い方が好ま しいにも関わらず、 該幅 Xを必要以上に大き く する必要があり、 積層コ ンデンサの小型化 · 大容量化の妨 げとなっていた。 また、 積層ずれに起因する容量値のばら つきゃデラ ミネーショ ンも生じがちであった。 発明の目的
よって、 本発明の目的は、 従来の積層コ ンデンサに比べ て、 より一層小型化 · 大容量化が可能であり、 容量値のば らつきが少なく、 かつ比較的簡単な工程で製造し得る安価 な積層コ ンデンサ及びその製造方法を提供することにある。 発明の開示
本発明の広い局面によれば、 間に内部電極を介在させて 複数の誘電体層が積層された積層型の誘電体を有し、 該誘 電体層より も内部電極の幅が狭く されており、 それによつ て内部電極の側方にサイ ドマージン領域が設けられた積層 コ ンデンサにおいて、 誘電体層の幅と同一幅の内部電極の 側端緣が露出している誘電体側面において、 該露出してい る内部電極の側端緣部分をェツチングまたは物理的に除去 することにより、 上記サイ ドマージン領域が形成されてい ることを特徴とする、 積層コ ンデンサが提供される。
本発明のある特定的な局面によれば、 上記内部電極の少 な く とも側端緣は酸化されて、 該側端緣に酸化皮膜が形成 される。 また、 別の特定的な局面によれば、 上記内部電極 の側端緣部分をェツチングまたは物理的に除去することに よりサイ ドマージン領域を形成した結果得られた空隙に、 シール材が充塡されている。 さらに他の局面では、 上記誘 電体層は誘電体セラ ミ ック層からなり、 上記積層型の誘電 体は、 厚み方向において内部電極が交互に第 1 , 第 2の端 面に引出されている焼結体で構成される。 そして、 上記焼 結体の第 1 , 第 2の端面には、 一対の外部電極が形成され る。
また、 本発明の積層コ ンデンサの製造方法は、 間に内部 電極を介在させて複数の誘電体層が積層されており、 上記 誘電体層より も内部電極の幅が狭く されており、 それによ つて内部電極の側方にサイ ドマージ ン領域が設けられた積 層コ ンデンサが、 以下の工程を備える方法により製造され る。 すなわち、 内部電極が間に介在されて複数の誘電体層 が積層されており、 かつ内部電極の幅が誘電体層の幅と同 一にされている積層型の誘電体を得る工程と、 内部電極の 側端緣が露出している積層型の誘電体の側面において、 露 出している内部電極の側端緣部分をェッチ ングまたは物理 的に除去することにより、 内部電極の側方にサイ ドマ一ジ ン領域を形成する工程とを備えることを特徴とする。
本発明のある特定的な局面では、 上記積層型の誘電体を 得る工程は、 矩形の誘電体シー トの一方主面において、 該 誘電体シー ト の一方端緣から、 該一方端緣と対向している 他方端緣側に向かって、 但し該他方端緣には至らないよう に、 かつ上記両端緣を連結している側端緣間の全幅に渡つ て内部電極材を形成する工程と、 上記内部電極材が引出さ れた一方端緣が交互に反対側に位置するように、 上記誘電 体シー トを複数枚積層する工程とを備える。 また、 より特 定的な局面によれば、 上記サイ ドマージ ン領域を形成する 工程が、 上記誘電体シー ト の内部電極材が引出されている 端縁に由来する積層型の誘電体の第 1 , 第 2の端面をレジ ス ト材で被覆する工程と、 上記誘電体シー ト の側端緣に由 来する積層型の誘電体の一対の側面に露出している内部電 極材部分を上記レジス ト材を侵さないエ ッ チ ング剤により エッチングすることにより、 一対の側面と内部電極との間 にサイ ドマ一ジ ン領域を形成する工程と、 上記レジス ト材 を除去する工程とからなる。 また、 積層型の誘電体の側面 に一対の外部電極を形成する工程が、 さらに備えられてい る。
なお、 一対の外部電極の形成は、 上記サイ ドマージン領 域の形成の後に行われてもよ く、 あるいは、 前に行われて もよい。
また、 本発明の別の特定的な局面によれば、 上記エッチ ングまたは物理的除去によりサイ ドマ一ジン領域を形成し た結果生じた空隙に、 シール材が充塡される。 さらに、 好 ましく はサイ ドマージン領域を形成した後に、 積層型の誘 電体を酸化雰囲気中で加熱することにより、 内部電極の少 なく とも側端緣が酸化されて酸化皮膜が形成される。 また- 本発明のさらに別の局面によれば、 上記サイ ドマージ ン領 域が形成されて生じた空隙に残留しているエ ッ チ ング液を- 積層型の誘電体を加熱または中和することにより、 エッチ ング材として作用させないようにする工程がさらに備えら れる。
また、 本発明の別の特定的な局面によれば、 積層型の誘 電体を得る工程は、 一方の端縁に沿うように該端緣近傍に 付与された難エ ッチング性材料よりなる第 1 の内部電極材 と、 該第 1 の内部電極材の上面側または下面側において一 方の端緣から該一方の端緣と対向する他方端緣側に延びる ようにかつ全幅に渡って付与された易ェッチング性材料よ りなる第 2の内部電極材とを一方主面上に有する複数枚の セラ ミ ッ ク グリ ーンシー ト力く、 第 1 の内部電極材が付与さ れた側の上記一方端緣が厚み方向において交互に反対側の 端面に位置するように積層された積層型の誘電体生チッブ を得る工程と、 積層型の誘電体生チップを焼成してセラ ミ ックグリーンシー トを焼結すると共に、 第 1 , 第 2の内部 電極材を焼き付けて、 それぞれ、 第 1 , 第 2の内部電極部 を有する複数の内部電極を形成する工程とが備えられてお り、 このよう にして得られた積層型の誘電体を、 上記第 2 の内部電極部を選択的に蝕刻する薬剤によりエ ッチングし て、 第 2の内部電極部の少なく とも誘電体側面に露出して いる部分及びその近傍を除去することによりサイ ドマ一ジ ン領域が形成される。 この場合、 上記第 1 の内部電極が露 出している誘電体の対向している両端面に、 一対の外部電 極が形成される。
また、 本発明のさらに別の特定的な局面によれば、 積層 型の誘電体を得る工程は、 一の端緣に沿うように該端緣近 傍に難エツチング性材料よりなる第 1 の内部電極材が付与 されており、 かつ該第 1 の内部電極材に連ねられるように かつ上記一の端緣と対向する端緣側に延びるように易エツ チング性材料よりなる第 2の内部電極材が全幅に渡るよう に付与された複数枚のセラ ミ ックグリーンシー トを、 第 1 の内部電極材が付与された側の端縁が厚み方向において交 互に反対側の端面に位置するように積層することにより積 層型の誘電体生チップを得る工程と、 上記積層型の誘電体 生チ ップを焼成してセラ ミ ックグリ ーンシー トを焼結する と共に、 第 1 , 第 2の内部電極林を焼き付けて第 1 , 第 2 の電極部よりなる複数の内部電極を形成する工程とが備え られる。 この場合、 得られた焼結体は、 第 2の内部電極部 を選択的に蝕刻する薬剤によりエッチングされ、 それによ つて第 2の内部電極部の少なく とも焼結体側面に露出して いる部分及びその近傍を除去することによりサイ ドマージ ン領域が形成される。 そして、 焼結体の第 1 の内部電極部 が引出されている一対の端面に外部電極が形成される。 本発明によれば、 積層型の誘電体を得た後に、 内部電極 の側端緣部分をェツチングまたは物理的に除去することに より、 内部電極の側方にサイ ドマージン領域が形成される < 従って、 サイ ドマージン領域の幅を正確に形成することが できる。 また、 内部電極の重なり面積を正確に制御するこ とも可能である。 よって、 積層コ ンデンサの容量ばらつき を低減することができる。
また、 誘電体層と同一幅の内部電極を積層しておき、 積 層後にエッチングまたは物理的除去によりサイ ドマージン 領域を形成するものであるため、 積層ずれを考慮して必要 以上にサイ ドマージン領域の幅を広げる必要はない。 よつ て、 より小型 · 大容量の積層コ ンデンサを得ることができ る。
しかも、 誘電体層の幅と同一幅の外部電極が積層された 積層体を用いるものであるため、 積層ずれに対する許容度 が大きいので、 積層作業を容易に行う ことができ、 かつ必 要最小限の幅のサイ ドマージン領域を有する積層コ ンデン サを得ることができる。 図面の簡単な説明
第 1 A図及び第 1 B図は、 従来の積層コ ンデンサを製造 するのに用いられるセラ ミ ッ クグリーンシ一 ト及びその上 に形成される内部電極材の形状を示す各平面図、 第 2 A図 及び第 2 B図は、 従来の積層コ ンデンサの量産に際して用 いられる母セラ ミ ッ クグリ ーンシ一 ト及びその上に形成さ れる母内部電極材の形状を説明するための各平面図、 第 3 図は本発明の第 1 の実施例の積層コ ンデンサの平面断面図, 第 4図は本発明の第 1の実施例の製造に用いられるセラ ミ ックグリーンシー ト及びその上に形成される内部電極材の 形状を説明するための斜視図、 第 5図は積層型の誘電体生 チップを示す斜視図、 第 6図は母セラ ミ ックグリー ン シー トを積層する工程を説明するための斜視図、 第 7 A図及び 第 7 B図は、 従来例及び実施例における内部電極材の側端 緣の形状を説明するための各断面図、 第 8 A図及び第 8 B 図は、 それぞれ、 従来例及び実施例における積層体の圧着 後の形状を説明するための略図的断面図であり第 8 B図は 第 5図の \1一 VIII線に沿う部分の断面図、 第 9図は焼結体の 第 1 , 第 2の端面にレジス ト材を付与した状態を示す斜視 図、 第 1 0図はエツチング後の内部電極形状を説明するた めの略図的平面断面図、 第 1 1図はエ ッチングにより生じ た空隙を示すための赂図的拡大断面図、 第 1 2図は本発明 の第 1 の実施例の積層コ ンデンサの斜視図、 第 1 3図はシ —ル材を空隙に充塡した状態を示す断面図、 第 1 4図はェ ツチング方法の一例を説明するための断面図、 第 1 5図は 本発明の第 2の実施例においてェッチング後にレジス ト材 を除去した積層型誘電体を示す斜視図、 第 1 6図はエ ッチ ングにより形成された空隙に樹脂を充塡した状態を示す斜 視図、 第 1 7図は本発明の第 2の実施例により得られた積 層コ ンデンサを示す斜視図、 第 1 7 A図は、 本発明の第 3 の実施例で用意される積層型の誘電体に外部電極を形成し た状態を示す斜視図、 第 1 8 A図及び第 1 8 B図は、 それ ぞれ、 本発明の第 4の実施例に用いられる母セラ ミ ックグ リーンシ一 ト及びその上に形成される内部電極材の印刷形 状を説明するための各平面図、 第 1 9図は積層工程を説明 するための斜視図、 第 2 0図は積層型の誘電体生チップを 示す斜視図、 第 2 1 A図及び第 2 1 B図は、 それぞれ、 第 2 0図に示した誘電体生チップの側面断面図及び平面断面 図、 第 2 2図は第 4の実施例における第 2の内部電極材の 側端緣の形状を説明するための断面図であり、 第 2 1 B図 中の X X Π— X X Π線に沿う部分に相当する断面図、 第 2 3 A図及び第 2 3 B図は、 それぞれ、 第 4 の実施例におい て得られる積層型の誘電体及びェッチング後の誘電体を示 す各斜視図、 第 2 4図は内部電極が形成された積層型の誘 電体を示す斜視図、 第 2 5 A図及び第 2 5 B図は第 4 の実 施例において用い得るセラ ミ ックグリーンシ一 ト及び内部 電極の印刷形状の他の例を説明するための各平面図、 第 2 6 A図及び第 2 6 B図は、 本発明の第 4の実施例において 用いられる母セラ ミ ックグリーンシー ト及び内部電極材の 印刷形状の他の例を説明するための各平面図、 第 2 7図は， 本発明の第 5の実施例に用いられる母セラ ミ ックグリーン シー ト及びその上に形成される内部電極材の印刷形状を説 明するための斜視図、 第 2 8図は積層型の誘電体生チップ を示す斜視図、 第 2 9 A図及び第 2 9 B図は、 第 2 8図の 誘電体生チップの側面断面図及び平面断面図である。 発明を実施するための最良の形態
第 1 の実施例
第 3図〜第 1 4図を参照して、 本発明の第 1 の実施例の 積層コ ンデンサ及びその製造方法を説明する。 本実施例は. 誘電体セラ ミ ックスを用いた積層コ ンデンサ及びその製造 方法に適用されたものである。
第 4図は、 本実施例の製造に用いられる誘電体層として のセラ ミ ックグリーンシー ト及びその上に形成される内部 電極材を説明するための斜視図である。 矩形のセラ ミ ック グリーンシー ト 1 1 , 1 2 の上面に、 それぞれ、 内部電極 材 1 3 , 1 4が膜状に形成されている。
セラ ミ ックグリーンシー ト 1 1 , 1 2 は、 誘電体セラ ミ ックスを主体とするセラ ミ ック ♦ スラ リーを図示の形状に 成形することにより得られる。 内部電極材 1 3 , 1 4 は、 N i または C uのような導電性材料を主体とする導電べ一 ス トを塗布することにより構成されている。 内部電極材を 構成する材料としては、 N i及び C uの他、 A gまたは A g— P dのような種々の金属材料を用いることができる。 もっとも、 後述するエッチング工程に際し、 適宜のエッチ ヤ ン トにより蝕刻され得る材料により構成することが必要 である。
内部電極材 1 3 は、 矩形のセラ ミ ックグリーンシー ト 1 1 の一方端緣 1 1 aから反対側の端緣 1 1 b側に向かって 延びるように、 かつ端緣 1 1 bには至らないように形成さ れている。 また、 内部電極材 1 3の幅は、 セラ ミ ックダリ ーンシー ト 1 1 の幅と同一とされている。 すなわち、 セラ ミ ックグリーンシー ト 1 1 の側端緣 1 1 c , 1 1 d間の全 幅に至る幅に、 内部電極材 1 3が形成されている。
内部電極材 1 4 についても、 内部電極材 1 3 と同様に構 成されている。 但し、 セラ ミ ックグリーンシー ト 1 1 , 1 2を積層した際に、 内部電極材 1 3 と内部電極材 1 4 とが 積層体の対向する端面に引出されるように、 内部電極材 1 4が引出されているセラ ミ ックグリーンシー ト 1 2 の一方 端緣 1 2 a は、 セラ ミ ックグリーンシー ト 1 1 の一方端緣 1 1 a とは反対側に位置されている。
第 4図に示したセラミ ックグリーンシー ト 1 1 ， 1 2を、 交互に複数枚積層することにより、 第 5図に示す積層体 1 5を得ることができる。 積層体 1 5では、 第 1 , 第 2のセ ラ ミ ックグリーンシー ト 1 1 , 1 2力、' 3枚ずつ、 交互に積 層されており、 さらに最上部に （必要応じて最下部にも） 内部電極材が付与されていないセラ ミ ックグリーンシー ト 1 6が適宜の枚数積層されている。
ここでは、 3枚の一方の内部電極 1 3 a 〜 1 3 cが積層 体 1 5 の第 1 の端面 1 5 a に、 他方の内部電極材 1 4 a〜 1 4 cが第 2の端面 1 5 bに引出されている。 また、 各内 部電極材 1 3 a〜 1 3 c , 1 4 a〜 1 4 c は、 共に、 積層 体 5 の側面 1 5 c , 1 5 dにも露出している。 なお、 積層 体 1 5を得るにあたっては、 実際の量産工程では、 第 6図 に示す母セラ ミ ックグリーンシー トを用いることが好まし い。 すなわち、 比較的大きな矩形の母セラ ミ ックグリーン シー ト 1 7上に、 所定距離を隔てて一方端緣 1 7 aから他 方端縁 1 7 bに至る母内部電極材 1 8 a , 1 8 bを形成す る。 同様に、 母誘電体シー トとしてのセラ ミ ックグリーン シー ト 1 9上にも、 母内部電極材 2 0 a , 2 O bをセラ ミ ックグリーンシー ト 1 9の一方端緣 1 9 aから他方端縁 1 9 bに至るように形成する。
そして、 セラ ミ ックグリーンシー ト 1 7 , 1 9を図示の 向きのまま交互に積層し、 一点鎖線 A, Bに沿う部分に相 当する部分で切断することにより、 第 5図に示した積層体 1 5 と同様の構造を多数得ることができる。
このように、 母セラ ミ ックグリーンシー ト 1 7 , 1 9を 利用することにより、 第 5図に示した積層体 1 5を効率よ く量産することができる。 しかも、 第 5図の積層体 1 5で は、 各内部電極材 1 3 a〜 1 3 c , 1 4 a〜 1 4 cは、 側 面 1 5 c , 1 5 dに露出する幅に形成されている。 従って 第 6図のセラ ミ ックグリーンシー ト 1 7 , 1 9を積層する に際し、 第 6図の矢印 C方向に多少のずれが生じたとして も、 得られた積層型の誘電体 1 5においては矢印 C方向に は内部電極材の重なりずれは生じない。 よって、 母セラ ミ ックグリーンシー ト 1 7 , 1 9 の積層に際して従来避ける ことができなかった積層ずれが多少生じたとしても、 電極 重なり面積のばらつきの少ない積層体 1 5を安定に得るこ とができる。
さらに、 第 6図の一点鎖線 A , Bに相当の部分で切断し て積層体 1 5を得る場合、 積層体の側面において内部電極 材が垂れるおそれがある。 しかしながら、 このような内部 電極材の垂れは、 後述のェツチング材により確実に除去さ れ得る。
また、 第 1 A図に示した従来例では、 内部電極材 1を構 成するための導電ペース トを印刷した場合、 ペース トの表 面張力により、 第 7 A図に示すように、 内部電極材 Γの側 端緣に隆起部 2 1 a , 2 1 bが形成されていた。 その結果. 複数枚のセラ ミ ックグリーンシー トを積層した場合、 内部 電極材の厚みが一様でないため、 焼結後に層剝がれが生じ る易い原因となっていた。
これに対して、 本実施例では、 第 7 B図に相当の断面図 で示すように、 内部電極材 1 3 は、 セラ ミ ックグリ ーンシ ー ト 1 1 の側端緣 1 1 c , 1 1 d間の全幅に至るように形 成されるため、 内部電極材 1 3 の厚みが幅方向において一 様とされている。 よって、 内部電極材の厚みの不均一に起 因するデラ ミネ一ショ ンの発生を効果的に防止することが できる。
第 5図に戻り、 積層体 1 5 は、 焼成に先立ち、 厚み方向 にプレスされる。 該プレスにより、 各セラ ミ ックグリーン シー ト間が強固に密着される。 この場合、 本実施例の工程 では、 積層体 1 5 において、 内部電極材 1 3 a〜 1 3 c , 1 4 a〜 l 4 cが側面 1 5 c , 1 5 d間の全幅に至るよう に形成されているため、 第 5図の 1一 1線に沿う模式的断 面図である第 8 B図に示すように、 第 5図の Y方向におい て厚みが均一となるように圧着することができる。
これに対して、 第 1 A図及び第 1 B図に示した複数枚の セラ ミ ックグリーンシー トを用いた従来例では、 サイ ドマ 一ジン領域 5が予め形成されているため、 第 8 A図に示す ように、 積層体 1 0中のサイ ドマージン領域が形成されて いる部分 Zにおいて厚みが薄く なり、 内部電極材 1 , 2が 形成されている部分の積層体の厚みと、 サイ ドマージン領 域が形成されている側方部分 Zとの厚みとの差により、 得 られる焼結体の側面においてデラ ミネーショ ンが生じがち であった。
従って、 本実施例の製造方法では、 このような理由によ るデラ ミネーショ ンの発生も効果的に防止され得る。
次に、 積層方向にプレスされた第 5図の積層体 1 5を焼 成し、 積層型の誘電体としての焼結体を得る。 さらに、 第 9図に示すように、 得られた焼結体 2 5の第 1 , 第 2の端 面をレジス ト材 2 6 a , 2 6 bで被覆する。 レジス ト材 2 •6 a , 2 6 bは、 後述するエ ッチングに際して用い得るェ ッチャ ン トにより侵されない材料により構成されており、 一例を挙げると、 エポキシ樹脂等の合成樹脂を用いること ができる。
焼結体 2 5内には、 前述した内部電極材がセラ ミ ックス の焼成に際して焼き付けられることにより、 内部電極 1 3 a〜 l 3 c , 1 4 a〜 l 4 cが形成されている。 なお、 本 明細書においては、 内部電極は、 前述した内部電極材と同 一の参照番号を与えて説明することにする。
各内部電極 1 3 a〜 1 3 c , 1 4 a〜 1 4 c は、 レジス ト材 2 6 a , 2 6 bで被覆された部分を除いた焼結体外表 面領域、 すなわち焼結体 2 5の側面 2 5 c , 2 5 dにおい て露出されている。
次に、 上記焼結体 2 5の側面 2 5 c , 2 5 dを、 内部電 極 1 3 a〜 1 3 c , 1 4 a〜 1 4 cを構成している材料を 蝕刻し得るエッチヤ ン トによりエッチングする。 エツチヤ ン トとしては、 例えば硝酸のような強酸を用いることがで きるが、 内部電極材料として、 C u及び N i以外の金属材 料を用いた場合には、 そのような金属材料をエッチングし 得る適宜のェッチャ ン トが用いられる。
エッチング後の状態を第 1 0図に略図的平面断面図で示 す。 なお'、 第 1 0図では、 レジス ト材 2 6 a , 2 6 bの図 示は省略してある。 第 1 0図から明らかなように、 焼結体 2 5内においては、 内部電極 1 3 aの二辺 3 2 , 3 3が、 サイ ドマージン領域 3 4 , 3 5を側面 2 5 c , 2 5 d との 間に形成するように、 側面 2 5 c , 2 5 dから内側に後退 されている。 これは、 エッチングにより、 内部電極 1 3 a の両側端縁部分が蝕刻され、 それによつてサイ ドマ一ジン 領域 3 4 , 3 5が形成されていることを意味する。
他の内部電極 1 3 b , 1 3 c , 1 4 a〜 1 4 c部分にお いても同様にサイ ドマ一ジン領域が形成されている。
また、 第 9図の X I — X I方向に沿う部分に相当の断面 図である第 1 1図から明らかなように、 サイ ドマージ ン領 域が形成されている部分には、 エ ッ チ ングにより空隙 3 4 a , 3 5 aが形成されている。
エッチング後、 焼結体 2 5を水等により洗浄し、 エッチ ャ ン トを除去する。 しかし、 水洗いだけでは、 残留ェッチ ヤ ン ト、 特に空隙 3 4 a , 3 5 a内に残留しているエッチ ヤ ン トを完全に除去することは難しい場合がある。 そこで、 本実施例では、 次に焼結体 2 5を加熱雰囲気下に置き、 残 留エッチヤ ン トを飛散させて除去する。
なお、 上記加熱は、 後述の外部電極を焼付ける工程で与 えられる熱を利用してもよい。 その場合には、 残留エッチ ャ ン トの除去と外部電極の焼付けを同一工程で行い得る。 また、 残留ェッチャ ン ト の除去は、 残留ェッチャ ン ト に よる内部電極の腐蝕を防止するためである。 従って、 エツ チ ング作用を奪う ことさえ可能であれば、 加熱以外の方法 を用いても良い。 例えば、 強酸のエ ツチャ ン トであれば、 アルカ リ溶液に浸漬して残留ェッチャ ン トを中和してもよ い。
上記残留エ ツ チャ ン ト の除去に続いて、 レジス ト材 2 6 a , 2 6 bを除去する。 レジス ト材 2 6 a , 2 6 bの除去 は、 機械的研磨または薬剤を用いた方法等により行い得る。 本実施例では、 サイ ドマ一ジ ン領域 3 4 , 3 5力、'、 エツ チ ングにより形成されるので、 焼結体 2 5 の側面 2 5 c ,
2 5 dから内側に正確な幅のサイ ドマ一ジン領域を形成す ることができる。 しかも、 セラ ミ ックグリーンシー トと内 部電極材とを積層し、 積層体を得た後に、 このサイ ドマー ジン領域 3 4 , 3 5が形成されるものであるため、 積層ず れ等を考慮して余分な幅のサイ ドマージ ン領域を形成する 必要がない。 すなわち、 従来例に比べて、 より狭い幅にサ ィ ドマ一ジ ン領域 3 4 , 3 5を形成することができる。 従 つて、 小型 · 大容量の積層コ ンデンサを実現し得ることが わ力、る。
また、 上記 Xツチングの時間を選択することにより、 サ ィ ドマージ ン領域の幅を調整することも容易に行い得—る。
さらに、 エッチングにより側面に露出した内部電極部分 を除去するものであるため、 積層体 1 5の側面で内部電極 材が露出している部分から垂れていたとしても、 このよう な垂れは確実に除去される。
最後に、 レジス ト材 2 6 a , 2 6 bが除去された面に例 えば A gを主体とする導電ペース トを塗布し、 焼付けるこ とにより、 第 3図及び第 1 2図に示すように、 一対の外部 電極 3 6 , 3 7を形成する。 外部電極 3 6 は、 内部電極 1
3 a〜 1 3 cに、 外部電極 3 7 は内部電極 1 4 a〜 1 4 c に電気的に接続される。
好ま し く は、 外部電極 3 6 , 3 7を形成した後に、 焼結 体 2 5 の側面 2 5 c , 2 5 dに酸化処理を施してもよい。 酸化処理は、 例えば第 1 2図の積層コ ンデンサを酸化雰面 気中において所定の時間加熱処理を行う ことにより達成さ れる。 本実施例では、 焼結体 2 5の側面 2 5 c , 2 5 dか ら、 比較的狭い幅のサイ ドマージン領域 3 4 , 3 5を経て 内部電極 1 3 a〜 1 3 c , 1 4 a 〜 ： 1 4 cの側端緣が配置 されているため、 並びにエッチングによりサイ ドマ一ジン 領域が形成されているため、 内部電極の側端緣が酸化雰囲 気により酸化されやすく、 それによつて内部電極側端縁に 酸化皮膜が形成される。 そして、 この酸化皮膜の形成によ り、 内部電極とセラ ミ ックスとの密着強度が効果的に高め られる。 これは、 酸化される際に、 誘電体セラ ミ ックスと 内部電極との間に化学結合を生じるからである。
よって、 上記のような酸化処理を行う ことにより、 内部 電極 1 3 a〜： 1 3 c , 1 4 a〜 1 4 c と誘電体セラ ミ ック スとの密着性をより一層高め得ることが可能となる。
なお、 上記酸化処理は、 エッチングによりサイ ドマージ ン領域 3 4 , 3 5を形成した.後であれば、 外部電極 3 6 , 3 7の形成に先立って行ってもよい。
また、 好まし く は、 第 1 1図の空隙 3 4 a , 3 5 a に、 第 1 3図に示すように、 ェボキシ樹脂等の合成樹脂 3 9を 加圧注入することにより、 焼結体 2 5の側面 2 5 c , 2 5 dをシールすることができる。 なお、 シール材としては、 合成樹脂の他、 ゴム等の任意の材料を用い得る。
さらに、 上述した実施例では、 エッチングを施した後に 一対の外部電極 3 6 , 3 7を形成したが、 外部電極の形成 はエッチングに先立って行ってもよい。
上記実施例では、 内部電極 1 3 a〜 1 3 c , 1 4 a〜 1 4 cが安価な N i または C uを用いて構成されているので、 電極コス トを低減することができる。 また、 積層ずれ等を 余り気にせずに母セラ ミ ックグリーンシー トを積層するこ とができるので、 製造工程が簡略化され、 積層コ ンデンサ の量産コス トを効果的に低減するこ とができる。
なお、 好ましく は、 外部電極 3 6 , 3 7が形成される焼 結体側面に、 N i を主体とする導電ペース トをコーティ ン グし、 しかる後外部電極 3 6 , 3 7を形成するようにすれ ば、 内部電極と外部電極との電気的接続の信頼性を高める ことができる。 また、 N i に代えて、 他の導電性材料層を 焼結体 2 5の側面 2 5 a , 2 5 bに塗布しておいてもよい。 さらに、 このような下地電極材として、 エツチャ ン トによ り蝕刻されない材料を用いれば、 上述したレジス ト材 2 6 a , 2 6 bの機能をも持たせることができる。 すなわち、 例えば N i ペース トのような外部電極形成用の下地電極材 料でレジス ト材 2 6 a , 2 6 bを構成し得る。 この場合に は、 レジス ト材の除去は必要でない。
また、 実際のェツチングは、 エツチャ ン トに焼結体を浸 漬することにより、 あるいは回転バレル内にエッチヤ ン ト を貯留しておき、 該バレル内に焼結体を投入してバレルを 回転させることにより行い得る。
また、 第 1 4図に断面図で示すように、 エツチャ ン ト 4 1が貯留されている槽 4 2に、 焼結体 2 5の側面 2 5 c , 2 5 dのみを浸すようにしてエッチングを施してもよい。 この場合には、 側面 2 5 c , 2 5 dを順にエッチヤ ン トに 浸すようにすることにより、 焼結体の他の外表面部分への エッチヤ ン トの付着を防止しつつ、 エ ッチングを行い得る < 従って、 上述したようなレジス ト材 2 6 a , 2 6 bの使用 を省略することができる。 第 2 の実施例
第 1 5図〜第 1 7図を参照して、 本発明の第 2の実施例 にかかる積層コ ンデンサの製造方法を説明する。
この第 2の実施例の製造方法においては、 第 1 の実施例 と同様にして、 第 9図に示す焼結体 2 5を用意し、 その両 端面にレジス ト材 2 6 a , 2 6 bを付与する。 そして、 第 1 の実施例と同様のェツチングを施して、 内部電極 1 3 a 〜 1 3 c , 1 4 a〜 1 4 cをエッチングした後に、 レジス ト材 2 6 a , 2 6 bを除去する。 このようにして、 第 1 5 図に示す焼結体 2 5を得る。
第 2の実施例の製造方法が第 1 の実施例の方法と異なる 点は、 第 1 5図に示した焼結体 2 5を得た後の工程にある < すなわち、 第 2 の実施例では、 エ ッチングにより空隙 3 5 aが形成された焼結体 2 5 に、 外部電極を形成するに先立 つて、 第 1 6図に示すように、 シール材としての合成樹脂 3 9を充塡する。
次に、 第 1 7図に斜視図で示すように、 焼結体 2 5の第 1 , 第 2の端面を少な く とも覆うように一対の外部電極 4 0 , 4 1 を形成し、 それによつて積層コ ンデンサが得られ る。
第 2 の実施例では、 樹脂 3 9がサイ ドマージン領域を形 成した後に生じた空隙に充塡されているため、 外部電極 4 0 , 4 1を形成した場合における外部電極 4 0 , 4 1 と、 外部電極 4 1 または 4 0に接続される内部電極との短絡を 確実に防止することができる。 例えば、 内部電極 1 3 a (第 1 5図参照） と、 外部電極 4 1 との短絡が、 上記のよ うに充塡された樹脂 3 9により防止される。
従って、 第 2の実施例の製造方法では、 外部電極 4 0 , 1 の形成に先立ち樹脂 3 9が充塡されているため、 第 1 7図の Dで示す外部電極 4 0 , 4 1 の焼結体 2 5の側面へ のかぶり寸法を考慮することなく、 外部電極 4 0 , 4— 1を 形成することができ、 好ましい。
また、 外部電極 4 0 , 4 1を形成した後に、 上述したェ ッチング工程を実施した場合には、 外部電極 4 0 , 4 1 の 焼結体の側面に至る部分に覆われる領域において内部電極 がェツチングされ難いが、 第 2の実施例の製造方法では、 このようなエッチング不良も生じ難い。
なお、 上記合成樹脂 3 9 としては、 外部電極 4 0 , 4 1 に焼付けに際し燃焼し、 消滅するものであってもよい。 こ の場合においても、 合成樹脂 3 9により内部電極 1 3 a〜 1 3 c , 1 4 a〜 ： 1 4 c と、 外部電極形成用の導電ペース トが隔てられることになるため、 外部電極 4 0 , 4 1 の焼 付けに際して、 外部電極 4 1 または 4 0 と、 内部電極 1 3 a 〜 1 3 cまたは 1 4 a 〜 1 4 c とが焼結体の側面 2 5 c , 2 5 d側で短絡することはない。 もっとも、 外部電極 4 0 , 1 の焼付けにより、 樹脂 3 9が消滅することになるため、 必要に応じて、 耐湿性及び絶緣性に優れた樹脂を再度空隙 に封入してもよい。 第 3の実施例
第 1 7 A図を参照して、 本発明の第 3の実施例の製造方 法を説明する。 第 3の実施例の製造方法は、 外部電極を形 成した後に、 サイ ドマージン領域を形成するためのエッチ ング工程が施されることに特徴を有する。
すなわち、 第 1 Ί A図に斜視図で示すように、 内部電極 1 3 a〜 1 3 c , 1 4 a〜 1 4 cが設けられた焼結体 2 5 を得た後に、 まず一対の外部電極 4 2 , 4 3を形成する。 この場合、 外部電極 4 2 , 4 3の焼結体 2 5の側面のかぶ り寸法 Dは、 他方側の外部電極 4 3または 4 2に接続され る内部電極 1 4 a 〜 1 4 cまたは 1 3 a 〜 1 3 c に接触し ない距離に設定する必要がある。 このよう に、 外部電極 4 2 , 4 3のかぶり寸法 Dを制御すれば、 外部電極 4 2 , 4 3を先に形成し、 しかる後上述した第 1 , 第 2の実施例で 行ったのと同様にエッチング処理を施し、 サイ ドマージン 領域を形成することができる。 そして、 サイ ドマージン領 域の形成により生じた空隙には、 第 1 , 第 2 の実施例の説 明で行ったのと同様にして、 シール材としての合成樹脂を 充塡することにより、 信頼性に優れた積層コ ンデンサを得る ことができる。
焼結体 2 5 にエ ツチングを行つてサイ ドマ一ジン領域を 形成した後に外部電極を形成した場合には、 エッチングに より生じた空隙を通じて外部電極材料が侵入し、 内部電極 と外部電極との間の所望でない短絡が生じたり耐圧が低下 するというおそれがある。 これに対して、 本実施例の製造 方法では、 外部電極 4 2 , 4 3を形成した後にエッチング によりサイ ドマージン領域を形成するものであるため、 こ のような短絡ゃ絶緣耐圧の低下のおそれが少ない。 第 4 の実施例
第 1 8 A図及び第 1 8 B図は、 第 4の実施例の製造方法 に用いられる母セラ ミ ックグリーンシ一 ト及びその上面に 形成される母内部電極材の印刷形状を説明するための各平 面図である。
まず、 矩形の母セラ ミ ックグリーンシー ト 5 1を用意す る。 母セラ ミ ックグリーンシー ト 5 1 の上面全面に、 易ェ ッチング性材料よりなる内部電極材 5 3が印刷されている < 内部電極材 5 3の印刷は、 全面に行えばよいため、 印刷に 際しての煩雑な位置決め作業等を要することなく行い得る < 次に、 第 1 8 B図に示すように、 難エツチング性材料よ りなる内部電極材 5 2 a , 5 2 bを図示のように所定間隔 を隔てて平行に印刷する。
上述した内部電極材 5 2 a , 5 2 b力 第 1 の内部電極 材を構成するものであり、 また全面に印刷された内部電極 材 5 3が第 2 の内部電極材を構成する。 第 1 の内部電極材 5 2 a , 5 2 bを、 後述のエッチング工程により使用され るエツチング用の薬剤に蝕刻され難い材料で構成されてい る。 他方、 第 2の内部電極材 5 3 は、 エ ッチング用薬剤に よりエッチングされ易い材料で構成されている。
次に、 第 1 8 B図に示したセラ ミ ックグリーンシー ト 5 1 を複数枚用意し、 交互に 1 8 0 ° 反転させた状態で積層 する。 これを、 第 1 9図を参照して説明する。 なお、 第 1 9図では、 説明を容易とするために、 反転された側のセラ ミ ックグリーンシー トについては、 異なる参照番号を付し て示してある。 すなわち、 母セラ ミ ックグリーンシー ト 5 1 の下方に配置された母セラ ミ ックグリーンシー ト 5 4上 には、 全面に第 2の外部電極材 5 6が印刷されており、 そ の上面に帯状に 2本の第 1 の内部電極材 5 5 a , 5 5 bが 平行に印刷されている。
上記のような母セラ ミ ックグリーンシー ト 5 1 , 5 4を 交互に複数枚積層し、 第 1 9図の一点鎖線 A , Bに沿う部 分に相当する部分で切断することにより、 第 2 0図に示す 積層型の誘電体生チップ 5 7が得られる。
本実施例の製造方法においても、 第 1 9図の一点鎖線 A Bに沿う部分に相当の部分で切断することによ個々の誘電 体生チップ 5 7が得られる。 従って、 予めサイ ドマ一ジン 領域の幅を考慮して積層体を切断する必要がないため、 誘 電体生チップ 5 7が極めて簡単にかつ安定に得られる。
誘電体生チップ 5 7では、 最上部に内部電極材が付与さ れていないセラ ミ ックグリーンシー ト 5 8が積層されてい る。
積層型の誘電体生チッブ 5 7の第 1 の端面 5 7 aには、 第 1 の内部電極材 5 2 aが、 第 2の端面 5 7 bには、 第 1 の内部電極材 5 5 aが露出されている。 また、 第 2の内部 電極材 5 3 , 5 6 は、 セラ ミ ックグリーンシー ト層と同一 幅を有するため、 第 1 , 第 2の端面 5 7 a , 5 7 bだけで なく、 誘電体生チップ 5 7の両側面 5 7 c , 5 7 dにも露 出されている。
次に、 誘電体生チップ 5 7を厚み方向にプレスすること により、 セラ ミ ックグリーンシ一 ト間の密着性を高める。 このプレスに際しては、 第 2 1 A図及び第 2 1 B図に示す ように、 誘電体生チップ 5 7を平面視した場合の全領域に おいて、 内部電極材 5 3 , 5 6 , 5 2 a , 5 5 aが重なり 合っているため、 誘電体生チップ 5 7の全領域が十分に大 きなプレス圧によりプレスされる。 従って、 焼成に際して の層剝がれの生じ難い緻密な焼結体を得ることができる。
また、 第 2 1 B図の Π Χ Π— H X II線に沿う模式的部分 断面図である第 2 2図から明らかなように、 第 2の内部電 極材 5 3がセラ ミ ックグリーンシー ト 5 1 ' の全幅に至る 幅に形成されているため、 内部電極材 5 3の厚みは幅方向 において一様とされている。 従って、 幅方向における厚み の不均一性に起因するデラ ミネ一シヨ ンの発生も、 第 1 の 実施例の場合と同様に効果的に防止され得る。
次に、 ブレスされた誘電体生チップ 5 7を焼成すること により、 第 2 3 A図に示す焼結体 6 0が得られる。 焼結体 6 0内には、 複数の内部電極 6 1 , 6 2が誘電体セラ ミ ツ ク層を介して厚み方向に重なり合うように配置されている。 そして、 内部電極 6 1 では、 第 1 の内部電極部 5 2 aが第 1 の端面 6 0 a に露出されており、 内部電極 6 2では、 第 1 の内部電極部 5 5 aが第 2 の端面 6 0 bに露出されてい る。
他方、 内部電極 6 1及び 6 2 の第 2 の内部電極部 5 3 , 5 6 は、 第 1 , 第 2 の端面 6 0 a , 6 0 b及び両側面 6 0 c , 6 0 dに露出されている。
すなわち、 第 1 の内部電極部 5 2 a , 5 5 aが交互に、 第 1 , 第 2 の端面 6 0 a , 6 0 bに露出するように、 各複 数の内部電極 6 1 , 6 2が配置されている。
次に、 焼結体 6 0を、 第 2 の内部電極部 5 3 , 5 6を選 択的に蝕刻する薬剤に浸漬し、 エッチングを行う。 エッチ ング後の状態を第 2 3 B図に斜視図で示す。 第 2 3 B図の X X ΠΙ— X X ΙΠ線に沿う断面図は、 第 1 の実施例において 示した第 1 1図と同一の断面図で示されるため、 図示は省 略する。 すなわち、 エッチングにより、 焼結体の端面 6 0 a , 6 0 b及び側面 6 0 c , 6 0 dに露出している第 2 の 内部電極都 5 3 , 5 6 の側端緣及びその近傍が除去される。 すなわち、 このエ ッチングにより、 第 2 の内部電極部 5 3 , 5 6の側方にサイ ドマージン領域が形成される。 この場合、 第 1 の内部電極部 5 2 a , 5 5 a はエッチングにより蝕刻 されない。 すなわち、 上記エッチングに際しては、 第 2の 内部電極部 5 3 , 5 6のみを選択的に蝕刻する薬剤が用い られる o
このよう に、 第 4の実施例においても、 焼結までの積層 工程に関わらず、 上記ェッチング工程により正確に必要な 幅のサイ ドマージン領域を形成し得るので、 第 1 〜第 3の 実施例と同様に、 小型 · 大容量の積層コ ンデンサを得るこ とができる。
次に、 第 2 4図に示すように、 上述した焼結体 6 0の両 端面に外部電極 6 6 , 6 7が形成される。 さらに、 焼結体 6 0 の側面に上記サイ ドマ一ジン領域の形成に伴って生じ た空隙に、 必要に応じてシール材を充塡することにより、 第 1〜第 3の実施例と同様の構造を有する積層コ ンデンサ を得ることができる。
第 2 5 A図及び第 2 5 B図は、 第 4の実施例に用いられ るセラ ミ ックグリーンシ一 ト及びその上に形成される！ ¾部 電極ペース トの印刷形状の変形例を説明するための各平面 図である。
第 2 5 A図に示すように、 矩形のセラ ミ ックグリーンシ ー ト 7 1上に、 一方端緣 7 1 aから他方端縁 7 1 b側に延 びるように、 易エッチング性材料よりなる第 2の内部電極 材 7 3を印刷したものを用意する。 ここでは、 第 2 の内部 電極材 7 3 は、 セラ ミ ックグリ ーンシー ト 7 1 の他方端緣 7 1 bには至らない長さとされている。 次に、 一方端緣 7 1 a近傍の領域において、 難ェッチング性材料よりなる第 1 の内電極材 7 2を印刷する。 同様に、 第 2 5 B図に示す ように、 セラ ミ ッ クグリー ンシー ト 7 4上に、 第 1 , 第 2 の内部電極材 7 5 , 7 6をセラ ミ ッ クグリーンシー ト 7 1 とは位置を反転させた状態に印刷したものを用意する。
セラ ミ ックグリーンシー ト 7 1 , 7 4を交互に複数枚積 層し、 必要に応じ、 最上部及び最下部に電極ペース トが印 刷されていないセラ ミ ックグリー ンシー トを積層し、 それ によって誘電体生チップを得てもよい。 この場合、 第 2 の 内部電極材 7 3 , 7 6が端縁 7 l b , 7 4 bに至らないよ うに形成されているため、 エ ッチングは、 第 2の内部電極 材 7 3 , 7 6の側端緣部分においてのみ行えばよい。 すな わち、 前述した第 4の実施例における先端マージン領域は, 内部電極材の印刷していない領域を設けることにより形成 される。
また、 第 2 6 A図及び第 2 6 B図に示した母セラ ミ ック グリー ンシー ト 7 7 , 7 8を交互に複数枚積層してもよい < 第 2 6 A図では、 全面に第 2の内部電極材 8 0が印刷され ており、 中央に帯状に第 1 の内部電極材 7 9が印刷されて いる。 他方、 セラ ミ ックグ.リー ンシー ト 7 8では、 全面に 第 2の内部電極材 8 2が印刷されており、 両端緣に沿って 第 1 の内部電極材 8 1 a , 8 1 bが重ねて印刷されている , そして、 セラ ミ ックグリーンシー ト 7 7， 7 8を交互に複 数枚積層した後に、 一点鎖線 A， Bに沿う部分に相当する 部分で切断することにより、 前述した第 4の実施例の場合 と同一の構造を有する誘電体生チップを得ることができる, 第 5 の実施例
第 2 7図〜第 2 9 B図を参照して、 本発明の第 5の実施 例にかかる積層コ ンデンサの製造方法を説明する。 第 5 の 実施例の製造方法は、 前述した第 4の実施例の製造方法を 変形したものに相当する。 従って、 第 5 の実施例の製造方 法を説明するにあたって、 第 4の実施例の製造方法につい て行った説明を援用しつつ行う。
まず、 第 2 7図に示すように、 矩形の母セラ ミ ックダリ ーンシー ト 9 1 の上面において、 一方端緣 9 1 aに沿うよ うに、 第 1 の内部電極材 9 2 aが帯状に印刷されている。 この第 1 の内部電極材 9 2 a と所定距離を隔てて、 同じく 第 1 の内部電極材 9 2 bがー方端縁 9 1 a に平行に印刷さ れている。 そして、 残りの領域には、 第 1 の内部電極材 9 2 a , 9 2 bより も広幅の第 2の内部電極材 9 3 a , 9 3 bが印刷されている。
同様に、 セラ ミ ックグリーンシー ト 9 4 の上面にも、 第 1 の内部電極材 9 5 a , 9 5 b及び第 2 の内部電極材 9 6 a , 9 6 bが印刷されている。 第 2 7図から明らかなよう に、 母セラ ミ ックグリーンシー ト 9 4の上面に印刷された 内部電極材の印刷パターンは、 セラ ミ ッ クグリーンシー ト 9 1 の上面に形成された内部電極材の印刷パターンを 1 8 0 ° 反転させたものに相当する。
上記の説明から明らかなように、 第 4 の実施例と異なる 点は、 第 1 の内部電極材と第 2 の内部電極材とが、 セラ ミ ックグリーンシー ト上において異なる領域に印刷されてい ることにある。 その他の点は、 第 4の実施例と同様である。 すなわち、 第 1 の内部電極材 9 2 a , 9 2 b , 9 5 a , 9 5 bは、 後述するエツチング工程により使用されるエ ッチ ング用の薬剤により蝕刻され難い材料で構成されている。 他方、 第 2の内部電極材 9 3 a , 9 3 b , 9 6 a , 9 6 b は、 エッチング用薬剤によりエッチングされ易い材料によ り構成されている。
上記のようなセラ ミ 'ンクグリーンシー ト 9 1 , 9 4を、 第 4の実施例と同様にして積層し、 一点鎮線 A, Bに相当 する部分で切断するこ とにより、 第 2 8図に示す積層型の 誘電体生チッブ 9 7が得られる。
誘電体生チップ 9 7の対向している第 1 , 第 2の端面 9 7 a , 9 7 bには、 それぞれ、 第 1 の内部電極材 9 2 a , 9 2 a , 9 2 a及び 9 5 a , 9 5 a , 9 5 aが露出されて いる。 また、 第 1 の内部電極材 9 2 a , 9 5 a に連ねられ るように配置されている第 2の内部電極材 9 3 a , 9 6 a は、 セラ ミ ックグリーンシー トと同一幅を有するため、 誘 電体生チップ 9 7 の側面 9 7 c , 9 7 dに露出されている。 この第 1 の内部電極材及び第 2の内部電極材の配置されて いる位置を明確にするために、 誘電体生チップ 9 7の縦断 面図及び平面断面図を第 2 9 A図及び第 2 9 B図に示す。
第 2 8図及び第 2 9 A図， 第 2 9 B図を、 第 4 の実施例 の説明において示した第 2 0図並びに第 2 1 A図及び第 2 1 B図と比較すれば明らかなように、 誘電体生チップ 9 7 は、 第 4の実施例において用意した誘電体生チップ 5 7 と 類似した構造を有する。 異なる点は、 第 4 の実施例では、 第 1 の内部電極材が第 2 の内部電極材と重ねられていたの に対し、 本実施例では、 第 1 の内部電極材 9 2 a , 9 5 a と第 2 の内部電極材 9 3 a , 9 6 a とが重ねられないよう に配置されていることだけである。 従って、 誘電体生チッ プ 9 Ίを、 第 4 の実施例と同様にして焼成し、 エ ッチング し、 外部電極を形成する ことにより、 第 4 の実施例と同様 に積層コ ンデンサを得ることができる。
なお、 第 5 の実施例の説明にあたっては、 母誘電体ダリ ーンシー トを積層して、 切断する ことにより個々の積層型 誘電体生チップを得ていたが、 積層型誘電体生チップを得 るにあたって、 母セラ ミ ックグリ ーンシ一 トを用意する必 要は必ずしもない。 すなわち、 個々の誘電体生チップ 9 7 を得るのに必要な大きさのセ ラ ミ ックグリーンシー トを用 意し、 積層する ことにより、 個々の誘電体生チップ 9 7 を 得てもよい。
上述してきた実施例では、 誘電体シー ト と して、 セラ ミ ックグリーンシー トを用いたが、 本発明は、 セラ ミ ックグ リ一ンシー トを複数枚積層して内部電極材と共に一体焼成 してなる積層セラ ミ ックコ ンデンサに限定されるものでは ない。 すなわち、 誘電体シ一 ト と しては、 誘電体樹脂フィ ルムを用いることもでき、 いわゆる積層型フ ィ ルムコ ンデ ンサにも本発明を適用することができる。
さ らに、 長尺状のセラ ミ ックグリ ーンシー トや樹脂フィ ルムをその主面上に形成された内部電極と共に卷画してな る巻回型コ ンデンサにも本発明を適用することができ、 従 つて、 この種の卷回コ ンデンサも本発明にいう積層コ ンデ ンサに舍まれるものであるこ とを指摘しておく。

Claims

請求の範囲
1 . 間に内部電極を介在させて複数の誘電体層が積層され た積層型の誘電体を有し、 前記誘電体層の幅より も前記内 部電極の幅が狭く されており、 それによつて内部電極の側 方にサイ ドマージン領域が設けられた積層コ ンデンサにお いて、
前記誘電体層の幅と同一幅の内部電極の側端緣が露出し ている積層型の誘電体の側面において、 露出している内部 電極の側端緣部分をェツチングまたは物理的に除去するこ とにより、 前記サイ ドマ一ジン領域が形成されていること を特徴とする、 積層コ ンデンサ。
2 . サイ ドマージン領域形成後の前記内部電極の少なく と も側端緣が酸化されて、 酸化皮膜が形成されている、 請求 の範囲第 1項に記載の積層コンデンサ。
3 . 前記露出している内部電極の側端緣部分をエッチング または物理的に除去することにより、 サイ ドマージン領域 に生じた空隙に、 シール材が充填されていることを特徴と する、 請求の範囲 1または 2に記載の積層コ ンデンサ。
4 . 前記誘電体層が誘電体セラ ミ ッ ク層からなり、 前記積 層型の誘電体が、 厚み方向において内部電極が交互に第 1 , 第 2の端面に引出されている積層型の焼結体である、 請求 の範囲第 1項〜第 3項の何れかに記載の積層コ ンデンサ。
5 . 前記誘電体層が誘電体セラ ミ ック層であり、 前記積層 型の誘電体が、 厚み方向において交互に第 1 , 第 2の端面 に内部電極が引出されている積層型の焼結体であり、 かつ 前記焼結体の前記第 1 , 第 2 の端面に一対の外部電極が 形成されている、 請求の範囲第 1項〜第 4項の何れかに記 載の積層コ ンデンサ。
6 . 間に内部電極を介在させて複数の誘電体層が積層され ており、 前記誘電体層より も内部電極の幅が狭く されてお り、 それによつて内部電極の側方にサイ ドマージン領域が 設けられた積層コ ンデンサの製造方法であって、
内部電極が間に介在されて複数の誘電体層が積層されて おり、 かつ内部電極の幅が誘電体層の幅と同一にされてい る積層型の誘電体を得る工程と、
前記内部電極の側端緣が露出している積層型の誘電体の 側面において、 露出している内部電極の側端緣部分をェッ チングまたは物理的に除去することにより、 内部電極の側 方にサイ ドマージン領域を形成する工程とを備えることを 特徴とする、 積層コ ンデンサの製造方法。
7 . 矩形の母誘電体シー トの一方主面に、 該母誘電体シ一 トの対向している端緣間に延びるように複数の母内部電極 材を所定距離を隔てて平行に形成する工程と、
前記母内部電極材が形成された母誘電体シー トを積層し. 積層型の母誘電体を得る工程と、
前記積層型の母誘電体を積層方向に切断することにより . 前記積層型の誘電体を得る工程をさらに備えることを特徴 とする、 請求の範囲第 6項に記載の積層コ ンデンサの製造 方法。
8 . 矩形の誘電体シー トの一方主面において、 該誘電体シ 一卜の一方端緣から、 該一方端縁と対向している他方端緣 側に向かつて該他方端緣には至らないように、 かつ前記両 端緣を連結している一対の側端緣間の全幅に渡って内部電 極材を形成する工程と、
前記内部電極材が引出された前記一方端縁が交互に反対 側となるように、 前記誘電体シー トを複数枚積層すること により、 前記積層型の誘電体を得る工程とをさらに備える、 請求の範囲第 6項に記載の積層コ ンデンサの製造方法。
9 . 前記サイ ドマージン領域を形成する工程が、
前記誘電体シートの内部電極材が引出されている端緣に 由来する、 積層型の誘電体の第 1 , 第 2の端面をレジス ト 材で被覆する工程と、
前記誘電体シー トの側端緣に由来する積層型の誘電体の 一対の側面に露出している内部電極材部分を前記レジス ト 材を侵さないエ ッチング材によりエ ッチングする ことによ り、 前記側面と内部電極との間にサイ ドマージン領域を形 成する工程と、
前記レジス ト材を除去する工程からなり、 かつ
前記積層型の誘電体の第 1 , 第 2の端面に一対の外部電 極を形成する工程をさらに備えることを特徴とする、 請求 の範囲第 8項に記載の積層コ ンデンサの製造方法。
1 0 . 前記サイ ドマ一ジン領域を形成する工程の後に、 前 記一対の外部電極を形成する工程を行う、 請求の範囲第 9 項記載の積層コ ンデンサの製造方法。
1 1 . 前記サイ ドマージン領域の形成工程を、 前記一対の 外部電極を形成した工程 ©後に行う ことを特徴とする、 請 求の範囲第 9項記載の積層コ ンデンサの製造方法。
1 2 . 前記積層型の誘電体の側面において、 露出している 内部電極の側端緣部分をェ ツチングまたは物理的に除去し た後に生じた空隙に、 シール材を充塡する工程をさらに備 えることを特徴とする、 請求の範囲第 9項〜第 1 1項の何 れかに記載の積層コ ンデンサの製造方法。
1 3 . 前記サイ ドマ一ジン領域を形成した後に、 前記積層 型の誘電体を酸化雰囲気中で加熱し、 内部電極の少なく と も側端緣部分を酸化して酸化皮膜を形成する工程をさらに 備えることを特徴とする、 請求の範囲第 9項に記載の積層 コ ンデンサの製造方法。
1 . 前記レジス ト材として、 N i を舍有する N i ペース トを用いる、 請求の範囲第 9項に記載の積層コ ンデンサの 製造方法。
1 5 . 前記サイ ドマージン領域を形成する工程の後に、 前 記サイ ドマージン領域が形成されている空間に残留してい るエッチング液を、 加熱または中和することにより、 エツ チング材として作用させないようにする工程をさらに備え る、 請求の範囲第 9項に記載の積層コ ンデンサの製造方法,
1 6 . 前記積層型の誘電体を得る工程が、
一方の端緣に沿うように該端緣近傍に付与された難ェッ チング性材料よりなる第 1 の内部電極材と、 該第 1 の内部 電極材の上面側または下面側において前記一方の端緣から 前記一方の端緣と対向する他方端縁側に延びるようにかつ 全幅に渡って付与された易エ ッチング性材料よりなる第 2 の内部電極材とを一方主面上に有する複数枚のセラ ミ ック グリーンシー トを、 第 1 の内部電極材が付与された側の前 記一方端緣が厚み方向において交互に反対側の端面に位置 するように積層して積層型の誘電体生チップを得る工程と、 前記積層型の誘電体生チップを焼成して、 セラ ミ ックグ リーンシー トを焼結すると共に、 第 1 , 第 2 の内部電極材 を焼き付けて、 それぞれ、 第 1 , 第 2の内部電極部を有す る複数の内部電極を形成して積層型の積層体を得る工程と ¾雨 、
前記サイ ドマージン領域の形成工程が、 積層型の誘電体 を、 前記第 2の内部電極部を選択的に蝕刻する薬剤により エ ッチングして、 第 2の内部電極部の少な く とも誘電体側 面に露出している部分及びその近傍を除去するこ とにより 行われ、
前記第 1 の内部電極が露出している誘電体の対向してい る第 1 , 第 2の端面に一対の外部電極を形成する工程をさ らに備えることを特徴とする、 請求の範囲第 6項に記載の 積層コ ンデンサの製造方法。
1 7， 前記積層型の誘電体を得る工程が、
1 の端縁に沿うように該端緣近傍に難ェッチング性材料 よりなる第 1 の内部電極材が付与されており、 かつ該第 1 の内部電極材に連ねられるようにかつ前記 1 の端緣と対向 する端緣側に延びるように易エッチング性材料よりなる第 2の内部電極材がその全幅に渡るように付与された複数枚 のセ ラ ミ ッ クグリーンシー トを、 第 1 の内部電極材が付与 された側の端緣が厚み方向において交互に反対側の端面に 位置するように積層するこ とによ り積層型の誘電体生チッ ブを得る工程と、
前記積層型の誘電体生チップを焼成してセ ラ ミ ッ クグリ ーンシー トを焼結すると共に、 第 1 , 第 2の内部電極材を 焼き付けてそれぞれが第 1 , 第 2の内部電極部よりなる複 数の内部電極を形成して積層型の誘電体を得る工程とを有 し、
前記サイ ドマージ ン領域の形成工程が、 前記積層型の誘 電体の側面を、 第 2の内部電極部を選択的に蝕刻する薬剤 によりエッチングして、 第 2の内部電極部の少なく とも誘 電体側面に露出している部分及びその近傍を除去すること により行われ、
前記内部電極の引出されている第 1 , 第 2の端面に外部 電極を形成する工程をさらに備えることを特徴とする、 請 求の範囲第 6項に記載の積層コ ンデンザの製造方法。
PCT/JP1990/001075 1989-08-24 1990-08-24 Laminated capacitor and method of producing the same WO1991003064A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE4091418A DE4091418C2 (de) 1989-08-24 1990-08-24 Verfahren zur Herstellung eines Mehrschichtkondensators
DE4091418T DE4091418T1 (de) 1989-08-24 1990-08-24 Mehrschichtkondensator und Verfahren zu seiner Herstellung
GB9103350A GB2242070B (en) 1989-08-24 1991-02-18 Multilayer capacitor and method of fabricating the same

Applications Claiming Priority (18)

Application Number Priority Date Filing Date Title
JP1/218277 1989-08-24
JP1/218279 1989-08-24
JP1218276A JPH0831396B2 (ja) 1989-08-24 1989-08-24 積層コンデンサの製造方法
JP1/218278 1989-08-24
JP1218279A JPH0828310B2 (ja) 1989-08-24 1989-08-24 積層コンデンサの製造方法
JP1/218276 1989-08-24
JP1218277A JPH0831397B2 (ja) 1989-08-24 1989-08-24 積層コンデンサの製造方法
JP1/218275 1989-08-24
JP1218278A JPH0828309B2 (ja) 1989-08-24 1989-08-24 積層コンデンサ
JP1218275A JP2624849B2 (ja) 1989-08-24 1989-08-24 積層コンデンサの製造方法
JP1/261204 1989-10-04
JP1261204A JPH07120599B2 (ja) 1989-10-04 1989-10-04 積層コンデンサの製造方法
JP1262495A JPH07120601B2 (ja) 1989-10-06 1989-10-06 積層コンデンサの製造方法
JP1/262495 1989-10-06
JP26927889A JPH081876B2 (ja) 1989-10-16 1989-10-16 積層コンデンサの製造方法
JP1/269278 1989-10-16
JP1/269279 1989-10-16
JP1269279A JPH07120602B2 (ja) 1989-10-16 1989-10-16 積層コンデンサの製造方法

Publications (1)

Publication Number Publication Date
WO1991003064A1 true WO1991003064A1 (en) 1991-03-07

Family

ID=27577626

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1990/001075 WO1991003064A1 (en) 1989-08-24 1990-08-24 Laminated capacitor and method of producing the same

Country Status (4)

Country Link
US (1) US5144527A (ja)
DE (2) DE4091418C2 (ja)
GB (1) GB2242070B (ja)
WO (1) WO1991003064A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU649530B2 (en) * 1991-10-22 1994-05-26 Trutan Pty Limited Improvements in three-dimensional imagery
WO1997019310A1 (en) * 1995-11-17 1997-05-29 Air Innovation Sweden Ab Heat exchanger

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236820A (ja) * 1993-01-11 1994-08-23 Boam R & D Co Ltd フェライト磁性体チップビードアレイの製造方法
WO1999008297A2 (en) * 1997-08-05 1999-02-18 Koninklijke Philips Electronics N.V. Method of manufacturing a plurality of electronic components
JP2000164455A (ja) * 1998-11-27 2000-06-16 Taiyo Yuden Co Ltd チップ状電子部品とその製造方法
CN1251259C (zh) * 1999-11-02 2006-04-12 Tdk株式会社 叠层电容器
US6956348B2 (en) 2004-01-28 2005-10-18 Irobot Corporation Debris sensor for cleaning apparatus
US6411494B1 (en) 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
US6695664B2 (en) * 2001-10-26 2004-02-24 Board Of Trustees Of The University Of Illinois Microdischarge devices and arrays
US7573202B2 (en) * 2004-10-04 2009-08-11 The Board Of Trustees Of The University Of Illinois Metal/dielectric multilayer microdischarge devices and arrays
US7428137B2 (en) * 2004-12-03 2008-09-23 Dowgiallo Jr Edward J High performance capacitor with high dielectric constant material
KR100587006B1 (ko) * 2004-12-23 2006-06-08 삼성전기주식회사 적층형 칩 커패시터 및 그 제조 방법
US7477017B2 (en) 2005-01-25 2009-01-13 The Board Of Trustees Of The University Of Illinois AC-excited microcavity discharge device and method
KR100663941B1 (ko) * 2005-03-30 2007-01-02 삼성전기주식회사 어레이형 적층 세라믹 콘덴서 및 그 제조 방법
US7539005B2 (en) * 2005-07-29 2009-05-26 Tdk Corporation Dielectric film production process and capacitor
JP4956939B2 (ja) * 2005-08-31 2012-06-20 Ｔｄｋ株式会社 誘電体膜及びその製造方法
EP2051570B1 (en) * 2006-08-07 2010-12-15 Murata Manufacturing Co. Ltd. Method of producing multilayer ceramic substrate
WO2011002982A2 (en) 2009-07-01 2011-01-06 Kemet Electronics Corporation High capacitance multilayer with high voltage capability
DE102012105059A1 (de) * 2012-06-12 2013-12-12 Epcos Ag Verfahren zur Herstellung eines Vielschichtbauelements und Vielschichtbauelement
KR20140081360A (ko) * 2012-12-21 2014-07-01 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 실장된 회로기판
DE102013017350B4 (de) * 2013-10-17 2020-07-09 Tdk Electronics Ag Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements
JP6171220B2 (ja) * 2015-01-16 2017-08-02 株式会社北陸濾化 積層セラミックスコンデンサの中間品の製造方法、積層セラミックスコンデンサの中間品の製造に用いられるハロゲン系化合物を含む処理水溶液及び積層セラミックスコンデンサの中間品並びに積層セラミックスコンデンサの製造方法更に積層セラミックスコンデンサ
KR20160125121A (ko) * 2015-04-21 2016-10-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP6496270B2 (ja) * 2016-04-14 2019-04-03 太陽誘電株式会社 セラミック電子部品及びその製造方法
JP7266969B2 (ja) * 2018-05-21 2023-05-01 太陽誘電株式会社 積層セラミック電子部品の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49103168A (ja) * 1973-02-06 1974-09-30
JPS5565421A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated porcelain capacitor
JPS5565420A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated porcelain capacitor
JPS5785213A (en) * 1980-11-17 1982-05-27 Murata Manufacturing Co Method of producing laminated semiconductor ceramic condenser
JPS58167773A (ja) * 1982-03-27 1983-10-04 Mitsui Eng & Shipbuild Co Ltd 被エツチング処理物の水洗方法
JPS63187612A (ja) * 1987-01-29 1988-08-03 株式会社小松製作所 積層体の積層成形法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2673792A (en) * 1950-10-23 1954-03-30 Gulton Mfg Corp Method of making condenser
US3348971A (en) * 1963-05-28 1967-10-24 Otis F Boykin Method of making a thin film capacitor
US3648132A (en) * 1970-04-20 1972-03-07 Illinois Tool Works Multilayer capacitor and process for adjusting the value thereof
US3965552A (en) * 1972-07-24 1976-06-29 N L Industries, Inc. Process for forming internal conductors and electrodes
DE7935204U1 (de) * 1979-12-14 1980-03-13 Hoechst Ag, 6230 Frankfurt Elektrischer wickel- oder stapelkondensator
JPS6147618A (ja) * 1984-08-13 1986-03-08 株式会社村田製作所 積層セラミツクコンデンサ
JPS61193418A (ja) * 1985-02-21 1986-08-27 株式会社村田製作所 積層セラミツクコンデンサ
JPS61236110A (ja) * 1985-04-11 1986-10-21 株式会社村田製作所 積層セラミツクコンデンサ
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JPH0746073B2 (ja) * 1986-07-30 1995-05-17 清水建設株式会社 大型三軸セルを用いたｓ波速度の測定方法および測定装置
DE3725454A1 (de) * 1987-07-31 1989-02-09 Siemens Ag Elektrisches vielschichtbauelement mit einem gesinterten, monolithischen keramikkoerper und verfahren zur herstellung des elektrischen vielschichtbauelementes
JPH02137681A (ja) * 1988-11-15 1990-05-25 Matsushita Electric Ind Co Ltd フィルムコンデンサの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49103168A (ja) * 1973-02-06 1974-09-30
JPS5565421A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated porcelain capacitor
JPS5565420A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated porcelain capacitor
JPS5785213A (en) * 1980-11-17 1982-05-27 Murata Manufacturing Co Method of producing laminated semiconductor ceramic condenser
JPS58167773A (ja) * 1982-03-27 1983-10-04 Mitsui Eng & Shipbuild Co Ltd 被エツチング処理物の水洗方法
JPS63187612A (ja) * 1987-01-29 1988-08-03 株式会社小松製作所 積層体の積層成形法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU649530B2 (en) * 1991-10-22 1994-05-26 Trutan Pty Limited Improvements in three-dimensional imagery
WO1997019310A1 (en) * 1995-11-17 1997-05-29 Air Innovation Sweden Ab Heat exchanger

Also Published As

Publication number Publication date
GB9103350D0 (en) 1991-05-29
GB2242070B (en) 1994-01-19
GB2242070A (en) 1991-09-18
DE4091418T1 (de) 1997-07-31
DE4091418C2 (de) 2001-07-05
US5144527A (en) 1992-09-01

Similar Documents

Publication Publication Date Title
WO1991003064A1 (en) Laminated capacitor and method of producing the same
JPH08130160A (ja) 積層セラミック電子部品の製造方法
JP4573956B2 (ja) 積層型電子部品およびその製法
JP2624849B2 (ja) 積層コンデンサの製造方法
JP3706503B2 (ja) 積層型電子部品
JPH0828310B2 (ja) 積層コンデンサの製造方法
JPS59172711A (ja) セラミツク積層コンデンサの製造方法
JP4412837B2 (ja) 積層型電子部品およびその製法
JP4696410B2 (ja) 積層セラミック電子部品の製造方法
JP2000049037A (ja) 積層セラミックコンデンサ
JPH07120599B2 (ja) 積層コンデンサの製造方法
JPH0831396B2 (ja) 積層コンデンサの製造方法
JP3367184B2 (ja) 積層セラミック電子部品の製造方法
JPH07120600B2 (ja) 積層コンデンサの製造方法
JPH0828309B2 (ja) 積層コンデンサ
JP2002305128A (ja) 積層電子部品及びその製造方法
JP2766085B2 (ja) 積層体の製造方法
JPH0831397B2 (ja) 積層コンデンサの製造方法
JPH081876B2 (ja) 積層コンデンサの製造方法
JPH03129812A (ja) 積層コンデンサの製造方法
JPH047577B2 (ja)
JPH0644101U (ja) チップ型正特性サーミスタ素子
JPH07120601B2 (ja) 積層コンデンサの製造方法
JP2022114215A (ja) 積層セラミックコンデンサ
JP2001351822A (ja) 積層型電子部品の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 9103350.6

Country of ref document: GB

AK Designated states

Kind code of ref document: A1

Designated state(s): DE GB US

RET De translation (de og part 6b)

Ref document number: 4091418

Country of ref document: DE

Date of ref document: 19970731

WWE Wipo information: entry into national phase

Ref document number: 4091418

Country of ref document: DE