WO1992015055A1 - Circuit for connecting a microprocessor system with a communications channel - Google Patents
Circuit for connecting a microprocessor system with a communications channel Download PDFInfo
- Publication number
- WO1992015055A1 WO1992015055A1 PCT/DE1992/000071 DE9200071W WO9215055A1 WO 1992015055 A1 WO1992015055 A1 WO 1992015055A1 DE 9200071 W DE9200071 W DE 9200071W WO 9215055 A1 WO9215055 A1 WO 9215055A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- data
- circuit
- microprocessor system
- serial
- parallel
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
- G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/12—Indexing scheme relating to groups G06F5/12 - G06F5/14
- G06F2205/126—Monitoring of intermediate fill level, i.e. with additional means for monitoring the fill level, e.g. half full flag, almost empty flag
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Multi Processors (AREA)
Abstract
Disclosed is a circuit designed to connect a microprocessor system (MP) to a communications channel (K) for series data transmission, the circuit ensuring optimum data transmission. This is done by the use of two first-in/first-out memories (F1, F2) with adjustable threshold capacity levels.
Description
Schaltung zur Verbindung eines Mikroprozessorsystems mit ei¬ nem Kommunikationskanal Circuit for connecting a microprocessor system with a communication channel
Die Erfindung betrifft eine Schaltung zur Verbindung eines Mikroprozessorsystems mit einem Kommunikationskanal zur se¬ riellen Datenübertragung, mit einer ersten Schaltung zur Parallel/Seriell-Datenumsetzung, welche einen seriellen Da¬ tenausgang aufweist, der mit dem Kommunikationskanal verbun¬ den ist, mit einer zweiten Schaltung zur Seriell/Parallel- Datenumsetzung, welche einen seriellen Dateneingang aufweist, der mit dem Kommunikationskanal verbunden ist, mit einem er¬ sten First-In-First-Out-Speicher, der einen Dateneingang und einen Datenausgang aufweist und dessen Dateneingang mit dem Mikroprozessorsystem und dessen Datenausgang mit einem par- allelen Dateneingang der ersten Schaltung zur Parallel/Se- riell-Datenumsetzung verbunden ist, mit einem zweiten First- In-First-Out- Speicher, der ebenfalls einen Dateneingang und einen Datenausgang aufweist und dessen Dateneingang mit dem parallelen Datenausgang der zweiten Schaltung zur Seriell/ Parallel-Datenu setzung verbunden ist und dessen Datenaus¬ gang mit dem Mikroprozessorsystem verbunden ist und mit ei¬ ner Signalisierungsschaltung, die zwischen das Mikroprozes¬ sorsystem und jeweils einen Kontrollausgang der beiden First- In-First-Out-Speicher geschaltet ist, und die das Erreichen eines von mehreren fest vorgegebenen Schwellwert-Füllstände bei einem oder beiden First- In-First-Out-Speichern dem Mi¬ kroprozessorsystem signalisiert.The invention relates to a circuit for connecting a microprocessor system with a communication channel for serial data transmission, with a first circuit for parallel / serial data conversion, which has a serial data output, which is connected to the communication channel, with a second circuit for serial / parallel data conversion, which has a serial data input which is connected to the communication channel, with a first first-in-first-out memory which has a data input and a data output and whose data input with the microprocessor system and its Data output is connected to a parallel data input of the first circuit for parallel / serial data conversion, with a second first-in-first-out memory, which likewise has a data input and a data output and whose data input is connected to the parallel data output second circuit for serial / parallel data transmission connected i st and whose data output is connected to the microprocessor system and to a signaling circuit which is connected between the microprocessor system and a control output of each of the two first-in-first-out memories, and which ensures that one of several is reached predefined threshold fill levels in one or both first-in-first-out memories are signaled to the microprocessor system.
Für den Datenverkehr zwischen elektronischen Geräten, wie z.B. zwischen einem Terminal und einer zentralen Datenverar¬ beitungsanlage bedient man sich in einer Reihe von Anwen¬ dungsfällen der seriellen Datenübertragung. Diese besitzt gegenüber der parallelen Datenübertragung den Vorteil, daß man nur wenige Verbindungsleitungen benötigt. Innerhalb der Geräte erfolgt die Datenübertragung aufgrund der dort gefor¬ derten, hohen Übertragungsraten im allgemeinen parallel. Die Verbindung zwischen internen Bussystemen zur parallelen Da¬ tenübertragung und externen Kommunikationskanälen zur seri-
eilen Datenübertragung erfolgt Kommunikationskanälen zur se¬ riellen Datenübertragung erfolgt durch integrierte Baustei¬ ne, die in der Regel auch die serielle Datenübertragung steu¬ ern. Für den Anschluß an ein internes, paralleles Bussystem verfügen diese Bausteine über ein sogenanntes Businterface, das die für einen ordnungsgemäßen Datenverkehr notwendigen Kontroll- und Datensignale zur Verfügung stellt.For data traffic between electronic devices, such as between a terminal and a central data processing system, serial data transmission is used in a number of applications. Compared to parallel data transmission, this has the advantage that only a few connecting lines are required. Within the devices, data transmission generally takes place in parallel due to the high transmission rates required there. The connection between internal bus systems for parallel data transmission and external communication channels for serial Rapid data transmission is carried out. Communication channels for serial data transmission are carried out by integrated components, which generally also control serial data transmission. For connection to an internal, parallel bus system, these components have a so-called bus interface, which ensures that the data is properly transmitted Data traffic provides necessary control and data signals.
Ein derartiger integrierter Baustein wird von der Fa. Sie- ens unter der Bezeichnung SAB 82525 (Datenblatt - Bestell- Nr. B115-B6258-x-x-7600) vertrieben. Dieser Baustein umfaßt unter anderem auch zwei sogenannte FIFO (First-In-First-Out)- Speicher zur Zwischenspeicherung der Datenströme. Das Errei¬ chen eines fest vorgegebenen Schwellwert-Füllstandes bei ei- nem oder beiden FIFO-Speichern wird dem Mikroprozessorsystem signalisiert. Dies geschieht entweder mittels Interruptsi¬ gnal oder durch selbständiges Durchführen eines DMA(Direct Memory Access)-Zugriffs. Der Schwellwert-Füllstand ist bei dem genannten Baustein vorgegeben und kann nicht geändert werden.Such an integrated module is sold by Sieens under the designation SAB 82525 (data sheet - order no. B115-B6258-x-x-7600). This module also includes two so-called FIFO (First-In-First-Out) memories for temporarily storing the data streams. The microprocessor system is signaled when a predetermined threshold level is reached in one or both FIFO memories. This is done either by means of an interrupt signal or by performing DMA (Direct Memory Access) access independently. The threshold level is specified for the block mentioned and cannot be changed.
Der Erfindung liegt die Aufgabe zugrunde, eine derartige Schaltung so zu verbessern, daß das Mikroprozessorsystem durch den Datenverkehr mit dem Kommunikationskanal möglichst wenig belastet wird.The invention has for its object to improve such a circuit so that the microprocessor system is burdened as little as possible by the data traffic with the communication channel.
Dies geschieht erfindungsgemäß dadurch, daß bei einer Schal¬ tung der oben genannten Art die Signalisierungsschaltung ei¬ ne vom Mikroprozessorsystem aus steuerbare Teilschaltung auf- weist, die in Abhängigkeit von Steuerbefehlen die Schwell¬ wert-Füllstände der beiden First-In-First-Out-Speicher ein¬ stellt.According to the invention, this is done in that, in a circuit of the type mentioned above, the signaling circuit has a subcircuit which can be controlled by the microprocessor system and which, depending on control commands, the threshold fill levels of the two first-in-first-out Memory sets.
Damit können die Schwellwert-Füllstände an unterschiedliche Anwendungsarten oder Übertragungsprotokolle der seriellenThis means that the threshold levels can be used for different types of applications or serial transmission protocols
Datenübertragung angepaßt werden. Weiter ist es möglich, die Schwellwert-Füllstände und damit den Datenverkehr an Merkma¬ le der Mikroprozessor-Software, wie beispielsweise die Ab-
laufdauer eines bestimmten Unterprogra mes anzupassen; der Datenverkehr zwischen dem Mikroprozessorsystem und den FIFO- Speichern kann in "Auslastungslücken" durchgeführt werden.Data transmission can be adjusted. It is also possible to adjust the threshold levels and thus the data traffic to features of the microprocessor software, such as, for example, adjust the duration of a specific sub-program; the data traffic between the microprocessor system and the FIFO memories can be carried out in "utilization gaps".
Die Belastung des Mikroprozessorsystems kann in jedem Anwen¬ dungsfall auf ein Minimum reduziert werden.The load on the microprocessor system can be reduced to a minimum in any application.
Die Erfindung wird anhand eines in der Figur dargestellten Ausführungsbeispieles näher erläutert.The invention is explained in more detail using an exemplary embodiment shown in the figure.
Die dargestellte Schaltung umfaßt ein Mikroprozessorsystem MP, zwei FIFO (First-In-First-Out)-Speicher Fl, F2, eine Schaltung zur Parallel/Seriell-Datenumsetzung PS, eine Schaltung zur Seriell/Parallel-Datenumsetzung SP sowie eine Signalisierungsschaltung S mit Teilschaltung T.The circuit shown comprises a microprocessor system MP, two FIFO (First-In-First-Out) memories F1, F2, a circuit for parallel / serial data conversion PS, a circuit for serial / parallel data conversion SP and a signaling circuit S with subcircuit T.
Das Mikroprozessorsystem MP ist über ein Bussystem B mit den beiden FIFO-Speichern Fl, F2 und der Signalisierungsschaltung S verbunden.The microprocessor system MP is connected via a bus system B to the two FIFO memories F1, F2 and the signaling circuit S.
Das Bussystem B besteht aus Datenleitungen, Adreßleitungen und Kontroileitungen. Die Kontrolleitungen dienen zur Steue¬ rung der Datenübertragung wie z.B. die READ/WRITE-Leitungen zur Festlegung der Daten-Übertragungsrichtung oder die In- terrupt-Leitungen zum Auslösen bestimmter Unterprogramme (beispielsweise eines Datenverarbeitungsunterprogrammes).The bus system B consists of data lines, address lines and control lines. The control lines serve to control the data transmission, e.g. the READ / WRITE lines for determining the data transmission direction or the interrupt lines for triggering certain subroutines (for example a data processing subroutine).
Die beiden FIFO-Speicher Fl, F2 sind Speicher, deren Daten¬ eingang und Datenausgang getrennt sind. Das wesentliche Merk- mal dieser Speicher ist, daß die Daten in derselben Reihen¬ folge am Ausgang erscheinen wie sie eingegeben werden: Das zuerst eingelesene Wort (First-In) wird auch wieder zuerst ausgelesen (First-Out). Auslesevorgang und Einlesevorgang können völlig asynchron erfolgen, d.h. der Auslesetakt ist unabhängig vom Einlesetakt. Über einen längeren Zeitraum hinweg müssen jedoch die Einlesedatenrate und die Auslese¬ datenrate übereinstimmen, da es sonst zu einen Überlauf des FIFO-Speichers und damit zu einem Datenverlust käme.
Die erste Schaltung zur Parallel/Seriell-Datenumsetzung PS beinhaltet neben der eigentlichen Datenu setzschaltung auch eine Schaltung zur Ansteuerung des Kommunikationskanals K. Dieser umfaßt neben zwei Datenleitungen (jeweils eine für den Sende- bzw. Empfangsbetrieb) Taktleitungen und Leitungen zur Synchronisation der beiden verbundenen Geräte.The two FIFO memories F1, F2 are memories whose data input and data output are separate. The essential feature of this memory is that the data appear at the output in the same order as they are entered: the word that was read in first (first-in) is also read out first (first-out). The reading process and the reading process can take place completely asynchronously, ie the reading cycle is independent of the reading cycle. Over a longer period of time, however, the read-in data rate and the read-out data rate must match, since otherwise the FIFO memory would overflow and thus lead to data loss. The first circuit for parallel / serial data conversion PS includes in addition to the actual data setting circuit also a circuit for controlling the communication channel K. This includes two data lines (one for the transmitting and receiving mode) clock lines and lines for synchronization of the two connected devices .
Die zweite Schaltung zur Seriell/Parallel-Datenumsetzung SP enthält eine Datenumsetzschaltung, sowie eine Schaltung zur Auswertung von Takt- und Synchronisationssignalen des Kom¬ munikationskanals K.The second circuit for serial / parallel data conversion SP contains a data conversion circuit and a circuit for evaluating clock and synchronization signals of the communication channel K.
Die Teilschaltung T der Signalisierungsschaltung S enthält eine vom Mikroprozessorsystem MP aus steuerbare Dekodier- Schaltung. An einem Dateneingang der Teilschaltung T liegen die Füllstände der beiden FIFO-Speicher Fl, F2 an. Bei Er¬ reichen eines eingestellten Schwellwert-Füllstandes durch ein oder beide FIFO- Speicher Fl, F2 wird ein Warnsignal an einem Ausgang der Teilschaltung T abgegeben. Dieses Warnsi- gnal wird durch die Signalisierungsschaltung S in der gefor¬ derten Form (beispielsweise als Interrupt-Signal) an das Bus¬ system B weitergegeben. Im Mikroprozessorsystem MP bewirkt das Interruptsignal den Sprung in ein Unterprogramm zur Da¬ tenübertragung (Senden oder Abholen).The subcircuit T of the signaling circuit S contains a decoding circuit which can be controlled by the microprocessor system MP. The fill levels of the two FIFO memories F1, F2 are present at a data input of the subcircuit T. When a set threshold fill level is reached by one or both FIFO memories F1, F2, a warning signal is emitted at an output of subcircuit T. This warning signal is passed on to the bus system B by the signaling circuit S in the required form (for example as an interrupt signal). In the microprocessor system MP, the interrupt signal causes a jump to a subroutine for data transmission (sending or fetching).
Die Signalisierungsschaltung S steuert das Zusammenwirken der beiden FIFO-Speicher Fl, F2 mit den beiden Schaltungen zur Datenumsetzung PS, SP und dem Bussystem B.The signaling circuit S controls the interaction of the two FIFO memories F1, F2 with the two circuits for data conversion PS, SP and the bus system B.
Die Funktion der lediglich beispielhaft dargestellten Schal¬ tung ist wie folgt:The function of the circuit shown merely by way of example is as follows:
Bei einer Datenübertragung vom Mikroprozessorsystem MP zu dem Kommunikationskanal K legt das Mikroprozessorsystem MP einen ersten zu übertragenden Datenblock im ersten FIFO- Speicher Fl ab und füllt dieses dadurch vollständig. Die Schaltung zur Parallel/Seriell-Datenumsetzung PS beginnt mit der Umsetzung der Daten in eine serielle Form, mit der
Ausgabe an den Kommunikationskanal K und mit der Ausgabe der für die serielle Datenübertragung zusätzlich notwendigen Steuersignale (z.B. Taktsignal).In the case of data transmission from the microprocessor system MP to the communication channel K, the microprocessor system MP stores a first data block to be transmitted in the first FIFO memory F1 and thereby completely fills it. The circuit for parallel / serial data conversion PS begins with the conversion of the data into a serial form, with the Output to the communication channel K and with the output of the additional control signals necessary for serial data transmission (eg clock signal).
Der Füllstand des ersten FIFO-Speichers Fl wird verringert. Sobald ein einstellbarer Schwellwert-Füllstand (z.B. der halbe Wert des maximalen Füllstandes) erreicht wird, gene¬ riert die Teilschaltung T ein Warnsignal, welches durch die Signalisierungsschaltung S in ein Interruptsignal umgesetzt wird. Dieses Signal veranlaßt das Mikroprozessorsystem zumThe fill level of the first FIFO memory F1 is reduced. As soon as an adjustable threshold level (e.g. half the value of the maximum level) is reached, the subcircuit T generates a warning signal, which is converted into an interrupt signal by the signaling circuit S. This signal causes the microprocessor system to
Auffüllen des FIFO-Speichers Fl. Die Parallel/Seriell-Daten- u setzung und die serielle Datenübertragung werden durch das Füllen des FIFO- Speichers Fl nicht gestört.Filling the FIFO memory Fl. The parallel / serial data conversion and the serial data transmission are not disturbed by the filling of the FIFO memory F1.
Das Ende einer zu übertragenden Nachricht wird durch ein be¬ stimmtes Datenwort (End of Message) gekennzeichnet. Dieses Datenwort wird von der Signalisierungsschaltung S erkannt und danach der Datenübertragungsverkehr abgebrochen.The end of a message to be transmitted is identified by a specific data word (end of message). This data word is recognized by the signaling circuit S and then the data transmission traffic is interrupted.
Ein Datenverkehr vom Kommunikationskanal K zum Mikroprozes¬ sorsystem MP beginnt mit einem Startsignal auf einer Kon- trolleitung des Kommunikationskanal K, die zweite Schaltung zur Seriell/Parallel-Datenumsetzung wird empfangsbereit. Die danach eintreffenden Daten werden in eine parallele Form um- gewandelt, von den zusätzlichen Steuersignalen (Startbit, Stopbit) befreit und im zweiten FIFO-Speicher F2 abgelegt. Wenn bei diesem FIFO-Speicher ein bestimmter, ebenfalls ein¬ stellbarer Schwellwert-Füllstand erreicht ist, wird über die Teilschaltung T und die Signalisierungsschaltung S ein Inter- rupt-Signal erzeugt, welches das laufende Programm des Mikro¬ prozessorsystems MP unterbricht und das Mikroprozessorsystem MP dazu veranlaßt, ein vorgegebenes Datenverarbeitungsunter¬ programm durchzuführen. Der FIFO-Speicher F2 wird ausgele¬ sen. Die Daten werden vom Mikroprozessorsystem MP übernommen und dort weiter verarbeitet. Der beschriebene Vorgang er¬ folgt sooft, bis ebenfalls durch ein "End of Message"-Da- tenwort der Datenverkehr beendet wird.
Der Datenverkehr im Kommunikationskanal K genügt einem be¬ stimmten Übertragungsprotokoll. Dieses legt fest, wieviel Zusatzinformation zu Erhöhung der Übertragungssicherheit der reinen Nutzinformation beigegeben wird. So ist es beispiels- weise üblich, einem Datenwort von 8 Bit Länge ein Startbit voranzustellen und zwei Stopbits nachzustellen. Darüberhin- aus ist es möglich, die Redundanz der Übertragung mit einem sogenannten Paritybit zu erhöhen. Mit diesem Bit erfolgt eine Aussage darüber, ob die Summe der übertragenen Infor- mationseinheiten (Bits) gerade oder ungerade ist.Data traffic from communication channel K to microprocessor system MP begins with a start signal on a control line of communication channel K, the second circuit for serial / parallel data conversion becomes ready to receive. The data arriving afterwards are converted into a parallel form, freed from the additional control signals (start bit, stop bit) and stored in the second FIFO memory F2. When a certain, also adjustable, threshold level is reached in this FIFO memory, an interrupt signal is generated via the subcircuit T and the signaling circuit S, which interrupts the running program of the microprocessor system MP and the microprocessor system MP prompted to carry out a predetermined data processing subroutine. The FIFO memory F2 is read out. The data are taken over by the MP microprocessor system and further processed there. The process described takes place until the data traffic is also ended by an "end of message" data word. The data traffic in the communication channel K complies with a specific transmission protocol. This determines how much additional information is added to the pure useful information to increase the transmission security. For example, it is customary to prefix a data word with an 8-bit length with a start bit and two stop bits. It is also possible to increase the redundancy of the transmission with a so-called parity bit. This bit is used to indicate whether the sum of the information units (bits) transmitted is even or odd.
Da mehrere unterschiedliche Übertragungsprotokolle möglich sind, ist es für einen optimalen Datenverkehr günstig, wenn der Schwellwert-Füllstand der FIFO-Speicher Fl, F2 einstell- bar ist. Dies geschieht nach der Erfindung durch eine pro¬ grammierbare Teilschaltung T als Teil der Signalisierungs¬ schaltung S.Since several different transmission protocols are possible, it is favorable for optimal data traffic if the threshold level of the FIFO memories F1, F2 can be set. According to the invention, this is done by a programmable subcircuit T as part of the signaling circuit S.
Die beispielhafte Teilschaltung T beinhaltet mehrere Ver- gleichsschaltungen, von denen jede den aktuellen Füllstand eines FIFO- Speichers mit einem, in einem zugehörigen Schwellwert-Register gespeicherten Schwellwert-Füllstand vergleicht. Bei Übereinstimmung von aktuellem Füllstand und Schwellwert-Füllstand wird am Ausgang einer Vergleichsschal- tung ein Warnsignal abgegeben. Die Warnsignale werden an die Signalisierungsschaltung S geleitet, welche ein Interrupt- Signal generiert und in einem Register Zusatzinformation über die Ursache des Interrupt-Signals dem Mikroprozessor¬ system MP zur Verfügung stellt.The exemplary subcircuit T contains several comparison circuits, each of which compares the current fill level of a FIFO memory with a threshold fill level stored in an associated threshold value register. If the current level and the threshold level match, a warning signal is emitted at the output of a comparison circuit. The warning signals are sent to the signaling circuit S, which generates an interrupt signal and provides additional information about the cause of the interrupt signal to the microprocessor system MP in a register.
Mit der Teilschaltung T kann der Schwellwert-Füllstand der FIFO-Speicher entsprechend dem verwendeten Protokoll bei der seriellen Datenübertragung eingestellt werden. Darüberhinaus kann auch auf Eigenarten des Programmes des Mikroprozessor- Systems MP eingegangen werden. So ist es denkbar, daß für eine bestimmte Anwendung die Datenübertragung durch Einstel¬ lung des Schwellwert-Füllstandes so durchgeführt wird, daß sie die Abarbeitung des Hauptprogrammes des Mikroprozessor¬ systems MP nicht stört.
BezugszeichenlisteWith the subcircuit T, the threshold level of the FIFO memory can be set according to the protocol used in serial data transmission. In addition, peculiarities of the program of the microprocessor system MP can also be discussed. It is thus conceivable that, for a specific application, the data transmission is carried out by setting the threshold level so that it does not interfere with the execution of the main program of the microprocessor system MP. Reference list
B BussystemB bus system
Fl erster First-In-First-Out-Speicher F2 zweiter First-In-First-Out-SpeicherFl first first-in-first-out memory F2 second first-in-first-out memory
K KommunikationskanalK communication channel
MP MikroprozessorsystemMP microprocessor system
PS erste Schaltung zur Parallel/Seriell-DatenumsetzungPS first circuit for parallel / serial data conversion
S Signalisierungsschaltung SP zweite Schaltung zur Seriell/Parallel-DatenumsetzungS signaling circuit SP second circuit for serial / parallel data conversion
T Teilschaltung
T subcircuit
Claims
1. Schaltung zur Verbindung eines Mikroprozessorsystems mit einem Kommunikationskanal zur seriellen Datenübertragung, mit einer ersten Schaltung zur Parallel/Seriell-Datenum- setzung, welche einen seriellen Datenausgang aufweist, der mit dem Kommunikationskanal verbunden ist, mit einer zweiten Schaltung zur Seriell/Parallel-Datenum- setzung, welche einen seriellen Dateneingang aufweist, der mit dem Kommunikationskanal verbunden ist, mit einem ersten First-In-First-Out-Speicher, der einen Dateneingang und einen Datenausgang aufweist und dessen Dateneingang mit dem Mikroprozessorsystem und dessen Da¬ tenausgang mit einem parallelen Dateneingang der ersten Schaltung zur Parallel/ Seriell-Datenumsetzung verbunden ist, mit einem zweiten First-In-First-Out-Speicher, der ebenfalls einen Dateneingang und einen Datenausgang aufweist und dessen Dateneingang mit dem parallelen Datenausgang der zweiten Schaltung zur Seriell/Parallel-Datenu setzung ver¬ bunden ist und dessen Datenausgang mit dem Mikroprozessor¬ system verbunden ist und mit einer Signalisierungsschaltung, die zwischen das Mikroprozessorsystem und jeweils einen Kon¬ trollausgang der beiden First-In-First-Out-Speicher geschal- tet ist, und die das Erreichen eines von mehreren fest vor¬ gegebenen Schwellwert-Füllstände bei einem oder beiden First-In-First-Out-Speichern dem Mikroprozessorsystem si¬ gnalisiert, d a d u r c h g e k e n n z e i c h n e t , daß die Signalisierungsschaltung (S) eine, vom Mikroprozes¬ sorsystem (MP) aus steuerbare Teilschaltung (T) aufweist, die in Abhängigkeit von Steuerbefehlen die Schwellwert- Füllstände der beiden First-In-First-Out-Speicher (Fl, F2) einstellt. 1. Circuit for connecting a microprocessor system with a communication channel for serial data transmission, with a first circuit for parallel / serial data conversion, which has a serial data output that is connected to the communication channel, with a second circuit for serial / parallel data conversion - Setting, which has a serial data input, which is connected to the communication channel, with a first first-in-first-out memory, which has a data input and a data output and whose data input with the microprocessor system and whose data output with a parallel Data input of the first circuit for parallel / serial data conversion is connected to a second first-in-first-out memory, which also has a data input and a data output and whose data input with the parallel data output of the second circuit for serial / parallel data u setting is connected and its data output with the Microprocessor system is connected and with a signaling circuit, which is connected between the microprocessor system and a control output of each of the two first-in-first-out memories, and which is used to achieve one of several predetermined threshold fill levels in one or both first-in-first-out memories, the microprocessor system is signaled, characterized in that the signaling circuit (S) has a subcircuit (T) which can be controlled by the microprocessor system (MP) and which, depending on control commands, the Threshold levels of the two first-in-first-out memories (Fl, F2) are set.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19914104957 DE4104957A1 (en) | 1991-02-18 | 1991-02-18 | CIRCUIT TO CONNECT A MICROPROCESSOR SYSTEM TO A COMMUNICATION CHANNEL |
| DEP4104957.8 | 1991-02-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO1992015055A1 true WO1992015055A1 (en) | 1992-09-03 |
Family
ID=6425277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/DE1992/000071 WO1992015055A1 (en) | 1991-02-18 | 1992-02-05 | Circuit for connecting a microprocessor system with a communications channel |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE4104957A1 (en) |
| WO (1) | WO1992015055A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067408A (en) * | 1993-05-27 | 2000-05-23 | Advanced Micro Devices, Inc. | Full duplex buffer management and apparatus |
| GB2375196A (en) * | 2001-02-14 | 2002-11-06 | Canon Kk | Method for optimisation of memory storage by measuring filling |
| CN105518617A (en) * | 2015-08-07 | 2016-04-20 | 深圳市元征科技股份有限公司 | Caching data processing method and device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19526799C1 (en) * | 1995-07-14 | 1997-05-15 | Hartmann & Braun Ag | Arrangement for parallel data communications between data processor and bus controller |
| DE19526800A1 (en) * | 1995-07-14 | 1997-01-16 | Hartmann & Braun Ag | Data exchange between data processing unit and bidirectional, serial asynchronous bus - generating interruption signal depending on number of data packets and time passed since receipt of last data packet |
| DE19526798C1 (en) * | 1995-07-14 | 1997-05-15 | Hartmann & Braun Ag | Arrangement for controlling bidirectional, asynchronous and serial transfer of data packets |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0247317A2 (en) * | 1986-05-22 | 1987-12-02 | International Business Machines Corporation | Apparatus and method for efficiently transferring data between a high speed channel and a low speed I/O device |
| US4942553A (en) * | 1988-05-12 | 1990-07-17 | Zilog, Inc. | System for providing notification of impending FIFO overruns and underruns |
| EP0391584A2 (en) * | 1989-04-03 | 1990-10-10 | AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. | Fifo memory system |
-
1991
- 1991-02-18 DE DE19914104957 patent/DE4104957A1/en not_active Withdrawn
-
1992
- 1992-02-05 WO PCT/DE1992/000071 patent/WO1992015055A1/en unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0247317A2 (en) * | 1986-05-22 | 1987-12-02 | International Business Machines Corporation | Apparatus and method for efficiently transferring data between a high speed channel and a low speed I/O device |
| US4942553A (en) * | 1988-05-12 | 1990-07-17 | Zilog, Inc. | System for providing notification of impending FIFO overruns and underruns |
| EP0391584A2 (en) * | 1989-04-03 | 1990-10-10 | AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. | Fifo memory system |
Non-Patent Citations (1)
| Title |
|---|
| SIEMENS DATENBLATT, B115-B6258-X-X-7600; Seiten 688 - 739; 'High-Level Serial Communication Controller Extended (HSCX) SAB82525' in der Anmeldung erw{hnt * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067408A (en) * | 1993-05-27 | 2000-05-23 | Advanced Micro Devices, Inc. | Full duplex buffer management and apparatus |
| GB2375196A (en) * | 2001-02-14 | 2002-11-06 | Canon Kk | Method for optimisation of memory storage by measuring filling |
| GB2375196B (en) * | 2001-02-14 | 2003-12-17 | Canon Kk | Method for optimizing the use of a storage means and devices and switching nodes for implementing the same |
| CN105518617A (en) * | 2015-08-07 | 2016-04-20 | 深圳市元征科技股份有限公司 | Caching data processing method and device |
| WO2017024430A1 (en) * | 2015-08-07 | 2017-02-16 | 深圳还是威健康科技有限公司 | Cached data processing method and device |
| CN105518617B (en) * | 2015-08-07 | 2019-08-02 | 深圳市元征科技股份有限公司 | Data cached processing method and processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4104957A1 (en) | 1992-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4307449C2 (en) | Method and circuit for resynchronizing a synchronous serial interface | |
| DE3300260C2 (en) | ||
| DE2735258C3 (en) | Interface coupling circuit | |
| DE3300262C2 (en) | ||
| DE2647241A1 (en) | ARRANGEMENT FOR DIGITAL DATA TRANSFER | |
| DE19900245A1 (en) | System for transmission and reception of universal serial bus data | |
| EP0475498B1 (en) | Circuit for bit-rate adaption of two digital signals | |
| WO1992015055A1 (en) | Circuit for connecting a microprocessor system with a communications channel | |
| DE102005019264A1 (en) | Digital video storage system and related method for storing digital video data | |
| DE2217178B2 (en) | Circuit arrangement for interpolating the output codes of PCM transmission systems | |
| EP0479268B1 (en) | Apparatus and method for clocked correlation and signal processing using a structure-programmable processor | |
| EP0180793B1 (en) | Arrangement for the conversion of variable-length code words into constant-length data words | |
| EP1191453B1 (en) | Apparatus to select and transmit received interrupt requests according to configurable conditions | |
| EP0894381B1 (en) | Process for controlling access to a transmission channel used in common by several data sources | |
| EP0711047B1 (en) | Buffer memory circuit for clock adaptation between an input and an output data signal | |
| EP1124341B1 (en) | Control unit for a terminal of a digital cordless communications system and method therefor | |
| DE19821783B4 (en) | Communications controller | |
| EP0430341B1 (en) | Method for time-interleaved processing of data words and apparatus for using it | |
| EP0716519A1 (en) | Method and device for exchanging data by a transmission unit with a buffer memory and clock recovery | |
| EP0833477A2 (en) | Method for the determination of a sampling phase | |
| EP0580085B1 (en) | Memory device component | |
| DE2835131C2 (en) | ||
| EP0384920B1 (en) | Circuit for digitally adjusting the gain of a digitally adjustable receiver amplifier | |
| DE19542715A1 (en) | Method for transmitting binary, asynchronous data over a synchronous channel | |
| DE2843227C3 (en) | Method and device for bio-oriented, frame-structured, synchronous transmission of information |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AK | Designated states |
Kind code of ref document: A1 Designated state(s): US |
|
| AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FR GB GR IT LU MC NL SE |