WO1994002880A1 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
WO1994002880A1
WO1994002880A1 PCT/JP1993/000975 JP9300975W WO9402880A1 WO 1994002880 A1 WO1994002880 A1 WO 1994002880A1 JP 9300975 W JP9300975 W JP 9300975W WO 9402880 A1 WO9402880 A1 WO 9402880A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
liquid crystal
region
scanning line
signal line
Prior art date
Application number
PCT/JP1993/000975
Other languages
English (en)
French (fr)
Inventor
Yoshihiro Watanabe
Hiroki Nakamura
Takako Sugawara
Original Assignee
Kabushiki Kaisha Toshiba
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Toshiba filed Critical Kabushiki Kaisha Toshiba
Priority to KR1019940700849A priority Critical patent/KR0159123B1/ko
Priority to DE69330337T priority patent/DE69330337T2/de
Priority to US08/196,215 priority patent/US5504601A/en
Priority to EP93916162A priority patent/EP0603420B1/en
Publication of WO1994002880A1 publication Critical patent/WO1994002880A1/ja
Priority to US08/577,662 priority patent/US5691793A/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Definitions

  • TFT switching thin film transistor
  • FIG. 9 is a plan view showing a switching element array substrate
  • FIG. 10 is a cross-sectional view taken along a line AA ′ showing signal lines in a portion covered with a plastic material
  • FIG. 11 is covered with a sealing material.
  • FIG. 4 is a BB ′ cross-sectional view showing a scanning line in a portion as a center.
  • the pixel portion inside the liquid crystal cell is particularly simplified to 9 pixels.
  • the actual TFT substrate has, for example, an auxiliary capacitance C and an auxiliary capacitance line connected to it, such as the “formed force”, and FIG.
  • the signal line 505 extends through the portion covered by the sealing material 511 to the outside of the display area surrounded by the scenery material 511, and is connected to the signal line driving circuit 513.
  • the scanning line 509 extends through the portion covered with the sealing material 511 to the outside of the display area surrounded by the sealing material 511, and is provided to the scanning line driving circuit 515. It is connected.
  • the signal line 505 is formed by patterning the interlayer insulating film 601, the A 1 / Cr film, and the protective film 603.
  • a liquid crystal display device includes a switching element array substrate having a switching element, a scanning line and a signal line connected to the switching element, and a pixel electrode connected to the switching element, and a switching element connected to the scanning line.
  • the opposing substrate adhered to the switching element array substrate by the sealing material formed in the above, and the periphery thereof is sealed by the sealing material in a substrate gap between the switching element array substrate and the opposing substrate.
  • the present invention is characterized in that at least one material used for a liquid crystal display device on which the substrate gap adjusting layer is to be formed is used as a material for forming the substrate gap adjusting layer.
  • the substrate gap adjusting layer it is preferable to easily form the substrate gap adjusting layer using the material used for the liquid crystal display device.
  • the substrate gap adjusting layer may be formed as an insulator by using an interlayer insulating film or the like, or even when a conductive material is used, it may be formed in a separated pattern so that adjacent scanning lines and signal lines do not short circuit. I just need.
  • the scanning line and the signal line may be electrically insulated from the substrate gap adjusting region or the substrate gap layer.
  • the present invention relates to a so-called drive circuit integrated type provided on the switching element array base on which the scanning lines and the signal lines are provided, and the pixel portion is provided.
  • This is a particularly suitable technique for a liquid crystal display device having a structure in which each of the drawing wirings extends in four directions from the direction of the arrow.
  • the present invention is not limited to this.
  • the scanning line driving circuit is connected to one end of the scanning line
  • the signal line driving circuit is connected to one end of the signal line
  • the other end is electrically open.
  • the thickness of the gap between the substrates may be adjusted to be uniform over the entire sealing material.
  • a switching element for example, a three-terminal element such as a TFT (Thin Film Transistor) or a two-terminal element such as a MIM (Metal Insulator Metal) element is suitably used.
  • the area where the see-through material is formed between the drive circuit part built in the base part and the inside of the liquid crystal cell in the exclusive circuit integrated type liquid crystal display element, that is, the seal material is applied.
  • the substrate gap on the signal line and the substrate gap on the scanning line in the portion covered by the sealing material in the direction along the scanning line row and the direction along the signal line row between two opposing substrates. Since the substrate gap (in both the vertical and horizontal directions of the substrate) can be made uniform over the entire liquid crystal cell, the color unevenness of the displayed image over the entire liquid crystal cell can be improved. It is possible to realize a uniform and good display screen while suppressing unevenness in contrast.
  • FIG. 8 is a diagram showing the structure of a liquid crystal display device in which a driving circuit is arranged only on one side
  • FIG. 8 is a diagram showing the structure of the liquid crystal display device of the fourth embodiment
  • FIG. 9 is the structure of a conventional liquid crystal display device.
  • FIG. 10 is a diagram showing a structure near a lead-out portion of a signal line 505 in a conventional liquid crystal display device
  • FIG. 10 is a diagram showing a structure near a drawing Sfi ⁇ portion of a scanning line 509 in a conventional liquid crystal display device.
  • FIG. 4 (b) is a sectional view taken along line EE 'of FIG.
  • the same hatching is applied to portions formed of the same material in order to facilitate understanding of the drawings.
  • the pixel portion inside the liquid crystal cell is simplified to 9 pixels in order to simplify the description. ing.
  • the outline of the opposing substrate that is arranged opposite to the TFT array substrate is assumed to be located at a position substantially overlapping with the outline of the outside of the scenery material, and for the sake of simplicity of the drawing, the opposing substrate is illustrated in the following drawings and description. Is omitted.
  • the source 409 is connected to the pixel electrode 7 through the contact hole 415 and the conductive pattern, the gate 405 is connected to the scanning line 9, and the signal line 5 for supplying a predetermined video signal ⁇ is A scanning circuit for driving the signal line driving circuit 11 to sequentially drive the signal lines 5 through the extraction line E 13 of the signal line 5 and the gate 405 of each TFT to turn on and off the TFT 3
  • the scanning line 9 for supplying 3 ⁇ 4EE (scanning pulse) is drawn out to a scanning circuit 15 for sequentially scanning it, and is connected via an S-channel portion 17.
  • the signal line 5 and the lead-out wiring portion 13 are integrally formed, and the lead-out portion 13 extends substantially from the signal line 5.
  • the scanning line 9 is also integrally formed with the lead-out wiring portion 17, and the lead-out wiring portion 17 is substantially formed by extending the scanning line 9.
  • the board gap adjusting layer 21 provided so as to overlap the lead-out wiring portion 13 of the signal line 5 is formed by patterning the same film as the material forming the lead-out portion 17 of the scanning line 9.
  • the substrate gap adjusting layer 23 of the lead wiring portion 17 of the scanning line 9 was formed by patterning the same film as the material forming the lead wiring portion 13 of the signal line 5, that is, the material of the signal line 5. Things.
  • the lead line portion 13 of the signal line 5 formed by patterning the A 1 / Cr film and the protective film 205 are formed in this order from the lower layer. Also, as shown in the cross-sectional view of FIG. 3 (b), the structure near the lead-out portion 17 of the scanning line 9 from which the scanning line 9 is drawn, ⁇ is put on the glass substrate 200, and impurities are added to reduce the resistance. Extraction of scanning lines 9 made by patterning polycrystalline silicon film 8 Hot spring part 17, interlayer insulating film 201, substrate gap adjusting layer 23 made by patterning A 1 / Cr film, protection It is composed of a membrane 205.
  • a gate insulating film 403 is formed by a thermal oxidation method, and a second polycrystalline silicon film having a reduced resistance is formed by an ISEC VD method.
  • the inspection line 9, the lead-out wiring portion 17 and the board gap adjusting member 21 are formed.
  • the interlayer insulating film 201 is formed by the ffiCVD method, and contact holes 415 and 417 are formed in this.
  • Auxiliary capacitance line 4 2 3 and its extraction S ⁇ part 18 is gate 4 It may be formed of a different material from the material of the auxiliary capacitance line 4 2 3 and the extraction wiring portion 18 It may be formed from a different material one or misalignment between the gate 4 0 5.
  • the drain 4 11 1 of the TFT 3 is connected to the signal line 5 through the contact hole 4 17, the source 4 09 is connected to the pixel electrode 7 through the contact hole 4 15 and the conductive pattern, and the gate 4 05 is connected to the scanning line 9.
  • the signal line 5 has an Arl two-layer structure and is formed so as to be connected to the signal line driving circuit 11 through a lead-out wiring portion 13 formed by extending the signal line 5.
  • a scanning line 9 made of a polycrystalline silicon film having a low resistance added with an impurity is connected to a scanning line driving circuit 15 through a scanning line bow I extraction part 17.
  • a polyimide film is formed on the surface of the TFT array substrate 1 with ⁇ ⁇ together with an opposite substrate (not shown), and a rubbing process is performed on the polyimide film to form an alignment film (not shown). Further, a spacer (not shown) is sprayed on the surface of the counter substrate, and a glass fiber having a weight ratio of 0.1% with respect to the adhesive is provided at each of the lead-out wiring portions except for an injection port (not shown) to control the gap.
  • a sealing material 19 mixed with a light hardening epoxy adhesive is disposed, and the two substrates are aligned by using the sealing material 19 as a sealing material and an adhesive. Combine with UV (ultraviolet) light.
  • a thermosetting sealing material / adhesive may be used in addition to the above.
  • the liquid crystal display device manufactured in this way is provided with at least a part of each lead-out wiring portion with substrate gap adjusting layers 21 and 23 so that the total thickness force is equal.
  • the gap between the two substrates can be kept uniform.
  • the scanning line direction (horizontal direction) between two opposing substrates is made uniform.
  • the substrate gap in the signal line direction (longitudinal direction) can be made uniform. As a result, it is possible to suppress uneven color and contrast in the display area (screen) and achieve a good display.
  • the lead-out wiring portion 13 of the signal line 5 and the scanning line Since the liner material 19 is coated on the lead-out wiring part 17 of 9 and the glass fiber is arranged, this seal material 19 is placed on the scanning line drive circuit 15 and the signal line drive circuit 11.
  • the scanning line drive circuit 15 and the signal line drive circuit 11 are made of a sealant
  • the board gap adjusting layers 21 and 23 of each of the lead-out wiring portions 13, 17, and 18 are connected to the lead-out wiring portions 13, 17, and 18 that are larger than the width of each of the lead-out ffi ⁇ portions 13, 17, and 18 and that are adjacent to each other.
  • the board gap adjusting layers 21 and 23 are always formed on the respective lead-out wiring portions 13, 17, and 18, and the lead-out wiring portions Even if the layers are short-circuited due to the insulation failure of 13, 17, 18 and the substrate gap adjusting layers 21, 23 and the power, for example, the interlayer insulating layer 201, it is possible to prevent a short circuit with other lead-out wiring portions.
  • gap controlling materials such as glass fibers are arranged on the plurality of board gap adjusting layers 21 and 23. This facilitates uniformization of the substrate gap over a wider area.
  • the substrate gap adjusting layers 21 and 23 formed on the lead-out wiring portions 13, 17, and 18 are formed by using a polycrystalline silicon film, an interlayer insulating film, an A1 / Cr 2 layer structure, and protection.
  • the method applied to the four-layer structure of the film has been described, the structure of this part is not limited to this embodiment.
  • a 1 ZC r as a material for forming the scanning lines and signal lines, etc., for example iiWS i ", Mo S i ⁇ , A 1 ZT i like can be suitably be force used to ⁇ .
  • silicide like the above mentioned, WS 1 chi, preferred since it is possible to suppress frequent hillocks be caused when using a a 1 as a wiring material.
  • a LZC r If an interlayer insulating film and ITO are further formed between the two-layer structure and the protective film, not only the effect of keeping the substrate gap constant, but also the A 1 ZC r Scratches can be avoided.
  • the use of WS i x and Mo S ⁇ ⁇ in the prime suitable it can. By using such a material, It is preferable because the ability to reduce the resistance can be achieved.
  • a linear arrangement is adopted on the signal line lead-out wiring part 13 side, and a staggered arrangement is adopted on the scanning line lead-out wiring part 17 side. It is needless to say that this arrangement method is not limited to this example only. If the board gap adjusting layers 21 and 23 formed on each of the lead-out wiring portions do not come into contact with the adjacent lead-out wiring portions, both the board gap adjusting layers 21 and 23 are linearly arranged or A staggered pattern or, contrary to the present embodiment, a staggered arrangement on the signal line lead-out wiring part 13 side and a linear arrangement on the scanning line lead-out wiring part 17 side may be adopted.
  • the material of the substrate gap adjusting layers 21 and 23 is not limited to the material used in the liquid crystal display device of the present embodiment.
  • the substrate gap adjusting layers 21 and 23 may be formed using an insulating material separately from the material for forming the scanning lines 9 and the signal lines 5. By using such an insulator, a plurality of adjacent scanning lines or signal lines may be brought into contact with each other due to a shift in the substrate gap adjusting layers 21 and 23 ⁇
  • glass fiber was used as the gap controlling material mixed with the scenery material.
  • a granular (such as micropearl) gap controlling material may be used. Is also good.
  • the mixing of the gap controlling material such as glass fiber can be omitted.
  • the liquid crystal display device of the present example formed in such a structure can realize an image display with good image quality and display contrast by uniforming a gap between two substrates disposed opposite to each other, that is, a so-called cell gap.
  • the light source, the light source, the color component of the light source light, the liquid crystal display panel, the color shade, and the projection lens system are arranged in this order.
  • a projection-type liquid crystal display device Pur-projection-type liquid crystal display device
  • uniform and good display power without color unevenness or contrast unevenness was obtained. .
  • the driving circuits are formed on the four sides of the substrate and the driving circuits are connected to both ends of the scanning line and the signal line, respectively, as in the liquid crystal display device of the first embodiment, redundancy can be obtained. It is possible that even if a malfunction occurs in one of the drive circuits, the other is operated to perform a normal operation. Alternatively, by operating the tail circuits at both ends, distortion and dulling due to the ⁇ E slope of the scanning ⁇ E waveform and the signal ⁇ E waveform can be prevented. In the above case, since the horse Kfj circuit is not covered with the seal material and the opposing substrate, there is also an IJ point that it is possible to easily perform a defect repair such as a laser rib.
  • FIG. 5 is a plan view showing the liquid crystal display device of the second embodiment.
  • the same parts as those in the first embodiment are denoted by the same reference numerals for the sake of simplicity, and the description of the second embodiment will be omitted. The explanation focuses on the characteristic parts.
  • the inner pixel electrode 7 surrounded by the sealing material 19 and the sealing material 1 between the display region arranged strongly and the scanning fiber driving circuit 15
  • the substrate gap adjusting layer 25 is extended along the lead-out wiring portion 17 of the scanning lines 9 and the lead-out wiring portion 18 of the auxiliary capacitance line 4 23 in the area substantially covered by the wiring 9. It is characterized in that the substrate gap adjusting layer 27 is formed, patterned and arranged along the space between the lead-out wiring portions 13 of the signal lines 5 arranged in a row.
  • both the substrate gap adjusting layers 25 and 27 are formed using the material for forming the liquid crystal display device, the substrate gap adjusting layers 25 and 27 can be newly formed by using another material. Since a film-forming step for forming a thin film can be omitted, the structure and the manufacturing process can be simplified, which is preferable.
  • the material for forming the substrate gap adjusting layers 25 and 27 the same material as that of the above-described first embodiment, that is, the forming material of the scanning line 9 (and the lead-out wiring portion 17), Using the material for forming the signal line 5 (and the lead wiring portion 13), the material for forming the interlayer insulating film 201, and the material for forming the protective film 205, the drawing of the scanning line 9 S2 well 17
  • the height of the substrate gap adjusting layer 25 provided on the side of the substrate 200 from the upper surface of the substrate 200 and the height of the substrate gap adjusting layer 27 provided on the side of the lead-out wiring portion 13 of the signal line 5 from the upper surface of the substrate 200 are determined. They are formed at the same height.
  • the heights of the substrate gap adjusting layers 25 and 27 are formed to be higher than the heights of other components such as the TFT 3, the auxiliary capacitance 41, and the auxiliary capacitance line 423. In this way, it is possible to equally support the substrate gap on the lead-out wiring portion 17 side of the scanning line 9 and the substrate gap on the lead-out wiring portion 13 side of the signal line 5.
  • Each part such as the scanning line drive circuit 15 and the signal line drive circuit 11 is formed of the same structure and material as in the first embodiment.
  • the gap between the two substrates disposed opposite to each other that is, the so-called cell gap is made uniform, so that good image quality and display contrast can be obtained.
  • Image display can be realized.
  • the materials that can be used are not limited to the above-described material configurations.
  • a material for forming the substrate gap adjusting layers 25 and 27 a single layer of the substrate gap adjusting layers 25 and 27 is formed by using another newly formed material separately from the material for forming the liquid crystal display device. Needless to say, this may be done.
  • the substrate gap adjusting layers 25 and 27 are thicker than other constituent parts, it is needless to say that it is desirable to use a material that can easily control ⁇ 3 ⁇ 4 ⁇ and the film thickness. .
  • the substrate gap adjusting layer is arranged both on the side of the lead-out wiring portion 17 of the scanning line 9 and on the side of the lead-out wiring portion 13 of the signal line 5, but the present invention is not limited to this. Alternatively, it may be provided only on one side. At this time, the substrate gap adjusting layer is sealed
  • the force of arranging the board gap adjusting layers 25 and 27 in a non-contact manner with the lead-out wiring portions 1 3.17 and 18 is not limited to this.
  • the board gap adjusting layers 25, 27 are arranged in line along the lines 13, 17, 17 and 18, and the same board gap adjusting layer 13
  • the patterning layers 25 and 27 may be formed so as not to make contact with each other with a strong pattern.
  • the pattern of the substrate gap adjusting layers 25, 27 in the second embodiment can be variously changed. ⁇ It is possible. For example, it is also possible to form a long hammer parallel to the lead wiring portions 13, 17, and 18.
  • FIGS. 6 and 7 are plan views showing a liquid crystal display device according to the third embodiment.
  • the same parts as those in the first embodiment are denoted by the same reference numerals for the sake of simplicity, and the third embodiment will be described. The description focuses on the characteristic parts of the example.
  • Both the substrate gap adjusting layers 29 and 31 are formed at the same height from the upper surface of the substrate 200. In this way, it is possible to equally support the board gap on the lead wiring portion 17 side of the scanning line 9 and the board gap on the lead wire portion 13 side of the signal line 5. it can.
  • the gap between the two substrates disposed opposite to each other that is, the so-called cell gap is made uniform, so that good image quality and display contrast can be obtained.
  • Image display can be realized.
  • materials that can be used are not limited to only the above materials.
  • a material for forming the substrate gap adjusting layers 29 and 31 in addition to the single layer A1 as described above, for example, three layers of CrZMo / Cr can be laminated.
  • P—Si reduced in resistance by implanting a dopant may be used.
  • As the good Una material that can reduce the resistance it is possible to use for example (suitably a silicide such as iWS ⁇ ⁇ and MoS ⁇ ⁇ .
  • the substrate gap adjusting layers 29 and 31 are arranged both on the side of the lead-out portion 17 of the scanning line 9 and on the side of the lead-out wiring portion 13 of the signal line 5, but this is not a limitation. Instead, the force may be provided only on one side. In this case, it is needless to say that the substrate gap adjusting layer is provided on the lower side of the height force of the other components in the area covered by the scenery material 19, so that the height is aligned with the higher side, L. No.
  • all of the lead-out wiring portions 13, 17, and 18 are the substrate gap adjusting layers 29 and 31.
  • the present invention is not limited thereto.
  • the lead-out BB ⁇ portion 13 the lead-out BB ⁇ portion 13
  • 17 is a signal line 5 and a scanning line 9 respectively, and is a substrate gap adjusting layer 29, 3 respectively.
  • the auxiliary capacitance line 423 and the lead-out wiring portion 18 may be integrally formed in the same layer and from the same material, and may not be used as the substrate gap adjusting layer 29.
  • the board gap adjusting layers 29 and 31 may be arranged so that the lead wire portion 13 side of the scanning line 9 and the lead wire portion 17 side of the signal line 5 are supported by the same board gap.
  • the planar pattern of the substrate gap adjusting layers 29 and 31 is formed as a thin line having the same width as that of the lead-out portions 13, 17 and 18. It may be formed at a convenient time. In this case, however, it is necessary to form a distance between adjacent substrate gap adjusting layers 29, 31 so as not to cause a short circuit between them.
  • the board gap adjusting layers 29, 31 have a structure that is also used as the lead-out wiring portions 13, 17, 17, 18, the board gap adjusting layers 29, 31 are provided. Because 31 is formed of a conductive material, short-circuit failure occurs when the force between adjacent patterns ⁇ contacts. In this way, at least the adjacent lead-out wiring portions 13, 17, and 18 are arranged so as not to cause a short-circuit between the substrate gap adjusting layers 29, 31 in the third example.
  • the pattern can be changed in various ways.
  • the liquid crystal display device in which the exclusive circuits are arranged on the four sides of the peripheral portion of the substrate is shown, but the present invention is not limited to this.
  • the scanning fiber circuit 15 is disposed only on one side of the peripheral portion of the TFT array substrate 1 and connected to one end of the scanning line 9. The end is in a released state, and the signal-related circuit 11 is also disposed on only one of the two sides in the direction orthogonal to the side on which the scanning line driving circuit is disposed on the periphery of the substrate, and the signal is transmitted.
  • the present invention can be applied to a liquid crystal display device in which one end of the line 5 is connected and the other end of the signal line 5 is in an open state.
  • the lead-out wiring portion 13 in the area substantially covered by the sealing material 19 between the signal line 5 and the signal exclusive circuit 11 and the connection between the scanning line 9 and the scanning line following circuit 15 The drawer 8 in the area generally covered by the sealing material 19
  • the wells 17 and 18 serve as the board gap adjusting layers 29 and 31 in the same manner as in the above embodiment, while the signal lines
  • the substrate gap adjusting layers 30 and 32 may be provided so as to be electrically connected to the signal lines 5 and the scanning lines 9, respectively, or may be provided separately as so-called dummy patterns.
  • the substrate gap adjusting layer 30 is formed integrally with the signal line 5. Being electrically connected.
  • the substrate gap adjusting layer 32 is provided so as to be separated from the scanning line 9, and is formed integrally with the auxiliary capacitance line 423 and electrically connected thereto.
  • the substrate gap adjusting layers 30 and 32 may be formed in a structure in which all of them are electrically separated (or as a pattern).
  • all of the substrate gap adjusting layers 30 and 32 may be formed in a structure that is electrically (or as a pattern) connected.
  • the scanning fiber circuit 15 is provided on both sides of the substrate so as to be connected to both ends of the scanning line 9, while the signal H driving circuit 11 is connected to the signal line 5. It is needless to say that the present invention can be applied to a case where only one end of the substrate is connected and only the other end is provided on one side of the substrate. In such a case as well, the same height as the substrate gap adjusting layer 31 similar to the substrate gap adjusting layer 31 as in the case shown in FIG. A dummy pattern may be provided and used as the substrate gap adjusting layer 30.I, 0 (Example 4)
  • FIG. 8 is a plan view showing the liquid crystal display device of the fourth embodiment.
  • the same parts as those in the first embodiment are denoted by the same reference numerals for the sake of simplicity, and the fourth embodiment will be described. The explanation focuses on the characteristic parts.
  • the liquid crystal display device of the fourth embodiment shows a case where a storage capacitor is provided outside the display region, and is characterized in that the storage capacitor is provided particularly in a region covered with a sealing material. I have.
  • the area generally covered by the seal material 19 between the line drive circuit 11 and the line drive circuit 11 is a board gap adjustment area 33 for adjusting the board gap between the two opposing boards to a uniform gap both vertically and horizontally.
  • a storage capacitor 35 is formed along the bow I extraction wiring portion 13 and one end of the storage capacitor 35 is connected to the lead 13 and the other end is connected to a predetermined position. 3 ⁇ 4Connected to flE.
  • the height of the storage capacitor 35 from the upper surface of the substrate 200 supports the signal line 5 with the substrate gap on the lead-out wiring 13 side.
  • the storage capacitor 35 is used for adjusting the board gap in the board gap adjusting area 33, and a value suitable for displaying the video signal 3 ⁇ 4if for each of the signal lines 5 to which each is connected. It is provided to hold in.
  • the storage capacitor 35 may be provided outside the display area, outside the area covered by the scenery material 19 like the above, or may be provided outside the display area. Alternatively, it is needless to say that the storage capacitor 35 may be built in the g® / circuit. However, by providing the storage capacity 35 in the area covered by the sealing material 19 as in the above embodiment, there is an advantage that the storage capacity 35 can be used substantially also as a substrate gap adjustment layer. The above embodiment is preferred.
  • the structure of the storage capacitor 35 is such that a lower electrode 701 is formed on the substrate 200 from the same film material in the same layer as the scanning line 9 ⁇ gate 400.
  • An interlayer insulating film 201 is formed thereon as a dielectric layer, and an upper electrode 703 is formed thereon from a material used for the signal line 5 and its lead-out wiring portion 13.
  • a main part of the storage capacitor 35 is formed.
  • a protective film 205 is formed so as to cover and protect it. It is preferable to form the main part of the storage capacitor 35 using the material for forming the liquid crystal display device as described above, because the layer structure and the manufacturing process can be simplified.
  • the height of the storage capacitor 35 from the upper surface of the substrate 200 is equal to the height of the portion of the auxiliary capacitance line 4 23 where the lead-out wiring portion 18 is formed from the upper surface of the substrate 200. It is formed at an appropriate height. In other words, the height of the storage capacitor 35 from the top of the substrate 20 ⁇ and the height of the top of the layer structure of the lead-out wiring portion 18 of the auxiliary capacitance line 4 23 are equal and uniform.
  • the layer structure of the bow I extraction wiring portion 18 is the same as that of the lower electrode 70 1 in the order from the lower layer, like the layer structure of the storage capacitor 35 shown in FIG. 8 (b).
  • the same material having the same thickness as the interlayer insulating film 2-1, the same material having the same thickness as the upper electrode 703, and the protective film 2-5 are formed in a layer structure.
  • the ⁇ ⁇ portion of the lead wiring portion 18 formed of the same material and having the same thickness as the upper electrode 703 is not connected to an external power supply and is in a floating state. Therefore, in the lead-out wiring portion 18, there is almost no electrical capacitance (that is, a dull or delayed current flowing through the lead-out wiring portion 18) that has a substantial adverse effect on the display. It is small.
  • the substrate gap on the lead-out wiring portion 17 side of the scanning line 9 and the substrate gap on the lead-out wiring portion 13 side of the signal line 5 can be equally supported.
  • Each part such as the partitioning circuit 11 is formed of the same structure and material as in the first embodiment.
  • the gap between the two substrates disposed opposite to each other that is, the so-called cell gap is made uniform, so that good image quality and display contrast can be obtained. It is possible to realize the image display of the bird.
  • the substrate gap adjusting layers 23, 25, and 29 as shown in the above-described first to third embodiments are formed on the S ⁇ portion 17 side of the scanning line 9. It is also possible to adjust the substrate gap by adjusting the support height of the substrate on the SE ⁇ portion 17 side where the scanning line 9 is drawn out, so that the substrate gap on both sides can be adjusted to be uniform.
  • the board gap adjusting layers 23, 25, and 29 are provided not only in the g ⁇ ⁇ ⁇ ⁇ i portion 18 of the auxiliary capacitance line 423 but also in the extraction wiring portion 17 of the scanning line 9 and the extraction wiring portion 13 of the signal line 5. It goes without saying that a gap adjusting layer may be formed.
  • the substrate gap can be maintained uniformly in both the longitudinal and horizontal directions of the substrate in the substrate gap adjusting region 33.
  • the substrate gap between the two substrates can be kept equal in both the vertical and horizontal directions of the substrate by the substrate gap adjusting layer. Therefore, if the rigidity of the two substrates in the plane direction is sufficient, it is possible to omit spacers that are scattered in the display area where the pixel electrodes are arranged in the conventional liquid crystal display device. is there. It is desirable to avoid disposing a member such as a spacer, which has a low transmittance but a transmittance different from that of the liquid crystal, in the display region where the pixel electrodes are arranged. Therefore, by omitting the spacer using the present invention, the image quality can be further improved.
  • the technology of the present invention can be applied to a case where a two-terminal device such as a MIM device is used.
  • the scanning line driving circuit and the signal line driving circuit are p
  • the drive circuit may be formed of single crystal Si, or a glass substrate using COG (Chip) On Glass) method may be implemented.
  • a second sealing material may be provided further outside the hidden circuit (not shown) in addition to the above-mentioned sealing material to protect the driving circuit from the outside and / or the formation of an i-type, thereby further improving the durability. You may make it aim.
  • the present invention is not limited to this case.
  • the external dimensions of the opposing substrate should be the same size as the ⁇ F ⁇ array substrate in order to simplify the scribe after injecting the liquid crystal layer with the two substrates facing each other. It may be.
  • various changing powers such as a forming material of each part of the liquid crystal display device of the present invention can be applied without departing from the scope of the present invention.
  • the gap between two substrates (so-called cell gap) opposed to each other in a liquid crystal display device is made uniform, so that an image with good image quality and display contrast can be displayed. Can be realized.

Description

明細書
技術分野
本発明は液晶表示装置に関するもので、特に 2枚の基板間隙を均一に接合す構 造を有する液晶表示装置に関する。 背景技術
近年、 液晶表示装置の画像処理の高速化や、表示画像の高品位化を実現するた めに、 表示画素ごとにスイッチング用の薄膜トランジスタ （以下 T F Tと略称） を設けた、 いわゆるァクティブマトリクス型液晶表示装置カ<開発されている。 このようなァクティブマトリクス型液晶表示装置のスィツチング用 T F Tとし ては、 非晶質シリコン （ a— S i ) 、 または多結晶シリコン （p o l y— S i ) を用いた T F T力《~ ^に用いられている。
特に p o 1 y— S iは移動度が大きく、 プロセス整合性の点からも駆動回路と して画素領域のスィツチング用 T F T等と同一基 に一体に形成できるため、 ^で高精細な表示能力力 <要求されるァクティブマトリックス型液晶表示装置に 好適な T F Tの形成材料であること力知られている。
このような従来のァクティブマトリクス型液晶表示装置におけるスイッチング 素子アレイ基板の概略構造を説明する。 図 9はスィツチング素子アレイ基板を示 す平面図、 図 1 0はシ一ノレ材で覆われた部分における信号線を中心として示す A - A '断面図、 図 1 1はシール材で覆われた部分における走査線を中心として示 す B— B '断面図である。 なお図 9においては説明の簡潔化のために、特に液晶 セル内部の画素部分を 9画素に簡略化して示した。 また実際の T F T基板には図 示の他にも例えば補助容量 C やこれに接続される補助容量線等力《形成されてい る力《、 図 9においては説明の簡潔化のためにそれらの図示は省略している。 図 9に示すように、 液晶表示装置のスィッチング素子ァレイ基板 5 0 1の画素 部のスィツチング素子として T F T 5 0 3が形成され、 この T F T 5 0 3のドレ ィンは信号線 5 0 5に、 ソースは画素電極 5 0 7に、 ゲートは走査線 5 0 9に各 々接続されている。
そして信号線 5 0 5は、 シール材 5 1 1に覆われた部分を通ってそのシーノレ材 5 1 1で囲まれた表示領域の外部にまで延伸し、 信号線駆動回路 5 1 3に接続さ れている。 また走査線 5 0 9は、 シール材 5 1 1に覆われた部分を通ってそのシ —ル材 5 1 1で囲まれた表示領域の外部にまで延伸し、 走査線駆動回路 5 1 5に 接続されている。
信号線 5〇 5のシール材 5 1 1で覆われた部分は、 図 1◦の A - A '断面図に 示すように、 ガラス基板 6 0 0上に形成された例えば S i Οχ 力、らなる層間絶縁 膜 6 0 1、 A 1 / C r膜をパターンニングして形成された信号線 5 0 5、 保護膜 6 0 3から形成されている。
—方、 走査線 5 0 9のシール材 5 1 1で覆われた部分は、 図 1 1の B— B '断 面図に示すように、 ガラス基板 6 0◦上に成膜され不純物が添加されて低抵抗化 された多結晶シリコン膜をパターンニングしてなる走査線 5 0 9 層間絶縁膜 6 0 1、 保護膜 6 0 3で構成されている。
そしてこのスィツチング素子アレイ基板 5 0 1と、 I T Oからなる対向電極を 有しその表面に配向膜が形成された対向基板 （図示省略） とを対向配置し、 信号 線駆動回路 5 1 3と表示領域との間にある領域の信号線 5 0 5の一部および走査 繊区動回路 5 1 5と表示領域との間の領域にある走査線 5 0 9の一部を覆うよう にシール材 （封止材兼接着剤） 5 1 1を所定の幅で印刷あるいは塗布し、 両基板 の配向膜の配向方向が直交するように両基板を重ね合わせ圧力を加えながら接合 して、 両基板の間隙とシール材とによつて形成されるいわゆる空セル状態の液晶 セルに光変調層として液晶組成物 （図示省略） を封入 *挟持させることで液晶表 示装置を製作している。
ところで、 前記の 2枚の基板を接合するためのシーノレ材 5 1 1としては従^" 般に、 保持すべき所望の基板間隙と等しい径と長さの仕様の間隙制御用部材、 例 えば 5 m¾Jgの径で長さ力 20 m~ 200〃 m¾ の円柱状のガラスファイバか らなるシ一ノレ部分用スぺーサを接着剤に混ぜてシーノレ材としたものを、 前記の領 域に印刷または塗布して、 2枚の基板間隙が均一になるように制御している。 しかしながら、 上記のよう'に製作された液晶表示装置においては、 スィッチン
— — グ素子アレイ基板 5〇 1のシ一ル材 5 1 1で覆われる部分の基板 6 0〇表面から 保護膜 6 0 3までの厚さ （つまり 2枚の基板どうしの基板間隙） は、 信号線 5 0 5の部分では層間絶縁膜 （0.45〃m) + A 1 / C r 2層構造 ( 0.8〃ΓΠ/0.05 m) +保護膜 （ 0.3 m) でトータル厚さ 1.6 mとなる一方、走査線 5 0 9の 部分では多結晶シリコン膜 （ 0.4 ^ m) +層間絶縁膜 （0.45 m) +保護膜 ( 0 . Ζ μ τη) でトー夕ノレ厚さ 1.15 /t/ mとなってその厚さ力《異なるものとなる。 この両 者の厚さの差は 1.6 m— 1.15〃πι = 0.45 πι ^にもなる。 この厚さの差、つ まりシール材 5 1 1の高さによって支持される基板間隙の差は、 例えば一般的な 基板間隙が 5 ^ mとするとその約 10%にも相当するため、 ； ¾ ようなシール材 5 1 1の高さの差によって 2枚の基板間隙の画面内での位置的なばらつき力でき、 これに起因して画面 （表示領域） 内で表示むら力《発生するという問題があった。 特に画面の縱方向での基板間隙と横方向での基板間隙とカ^—になるため、 全 体的には 2枚の基板は平行を欠いた配置となるため、表示むらが顕著に発生する という問題がある。
このようなシーノレ材カ形成された領域における走査線 5 0 9上のシーノレ材上面 と信号線 5 0 5上のシール材上面の高さの差は、 その走査線 5 0 9部分と信号線 5 0 5部分との層構造および膜厚の違 ヽに起因していることは上記の通りである が、 二のような走査線 5 0 9の層構造と信号線 5 0 5の層構造との違いは、一般 に T F Tを形成する上で不可避的に存在するものである。 すなわち、 に走査 線 5 0 9と信号線 5 0 5とは層間絶縁膜 6 0 1等を介して異なつた層に形成され て絶縁が図られている。 このとき T F T 5 0 3内部でそのゲート （またはゲート 電極） と走査線 5 0 9とが接読され、 ドレイン （またはドレイン電極） と信号線 5 0 5と力接続される。 そして T F T 5 0 3のゲ一卜とドレインとは半導体層を 介して異なる層に形成されており、 しかもこれらの各層はプロセス条件が極めて 大きく異なる。 これは T F Tの構造としてゲート電極が半導体層の上層に配置さ れた構造 （即ちスタガ型の場合） でも、逆に下に配置された構造 （即ち逆ス夕ガ 型の場合） でも、 、、ずれの場合でも同様である。 した力つて走査線 5 0 9と信号 線 5 0 5とは異なつた層に異なつた膜厚で形成すること力 <必要となり、 シーノレ材 力形成された領域における走査線 5 0 9部分と信号線 5 0 5部分とでの高さの差 力一般に不可避的に存在することになるのである。 そして製造プロセス中の互い の膜厚のばらつきにより変動するという要因も有している。
また上記のガラスファイバは長さが 20 m〜 200 mfi で、 その端部の切断 面は "^に鋭角的な形状となっているので、 保護膜 6 0 3を介して信号線 5 0 5、 走査線 5 0 9の上にこれを配置し圧力を加えて接着する際に、 信号線 5 0 5、 走 査線 5 0 9をこのガラスファィバが傷つけてしまうという問題もある。
良好な表示を得るためには、 2枚の基板間隙が^)—であることで生じる光の 干渉による色付きや色むらや、 液晶糸！^物に実際に印加される電界が異なること ゃリ夕デーシヨンの違いによるコントラストむらや色むらなどの表示むらを低減 しなければならない。 特に多階調表示や高精細で高画質な画像表示を行なうため には、 印加 ¾E応答性の高い液晶組成物が用いられる。 このような印加 ¾E応答 性の高 L、液晶組成物は一般にリタデーションの変化に対して ¾ ^過特性が急峻に 変化するため、 基板間隙が:^一であるとリタデーシヨンのばらつき力《大きくな り、 表示画像の輝度の位置的な均 ~½が著しく低下して画像表示品質に大きな悪 を及ぼすことになる。 特に 3枚の液晶表示素子を用いて表示を行なう投射型 液晶表示装置の場合に、 上記の問題は、、つそう顕著なものとなる。
した力 <つてこのような液晶表示装置にお L、て画像表示の表示品位を考えた場合、 2枚の基板間隙のばらつきは少なくとも土 0.1 m以下 ¾ ^にまでは小さくする ことが実際上必要であり、 製造プロセスによる誤差以外の不均一化の要因を避け ることが高品位な画像再現性を実現するために必要である。
上述のように、 従来の液晶表示装置においては走査線がシーノレ材によって覆わ れた部分の基板間隙 （基板表面から走査線上の保護膜上面までのトータルの厚さ） と、 信号線がシール材によって覆われた部分の基板間隙 （基板表面から信号線上 の保護膜上面までのトータルの厚さ） とが異なるため、 走査線が列設された側の シ一ル材の高さで支えられた基板間隙と信号線が列設された側のシ一ル材で支え られた基板間隙と力 <互いに不均一になり、 表示画像に色むらやコントラストむら 等が生じて画像表示性能が低劣なものとなるという問題があつた。
本発明はこのような問題を解決するために成されたもので、 その目的は 2枚の 基板間隙を均一化して画質や表示コントラストを良好なものとした液晶表示装置 を提供することにある。 発明の開示
本発明の液晶表示装置は、 スィツチング素子と前記スィツチング素子に接続さ れた走査線および信号線と前記スィッチング素子に接続された画素電極とを有す るスィツチング素子アレイ基板と、前記走査線に接続された走査繊区動回路と、 前記信号線に接続された信号線駆動回路と、前記画素電極に間隙を有して対向配 置され表示領域を形成する対向電極を有し前記表示領域の周囲に形成されたシ一 ル材によって前記スィツチング素子アレイ基板に接着された対向基板と、前記ス イツチング素子ァレィ基板と前記対向基板との基板間隙に周囲を前記シ一ル材に よって封止されて封入 ·挟持された光変調層とを有する液晶表示装置において、 前記表示領域と前記走査線駆動回路との間の領域における基板間隙と前記表示領 域と前記信号線駆動回路との間の領域における基板間隙とを均一に ¾する基板 間隙調整領域を、前記シール材によって覆われる部分を含む前記表示領域と前記 走査線專職回路との間の領域および前記表示領域と前記信号線 回路との間の 領域のうち少なくとも 、ずれか一方の領域に設けたことを特徵としている。 また、本発明の液晶表示装置は、 スイッチング素子と前記スイッチング素子に 接続された走査線および信号線と前記スイッチング素子に接続された画素電極と を有するスィツチング素子アレイ基板と、前記走査線に接統された走査鎖 gib回 路と、 前記信号線に接続された信号繊区動回路と、前記画素電極に間隙を有して 対向配置され表示領域を形成する対向電極を有し前記表示領域の周囲に形成され たシール材によつて前記スイツチング素子ァレィ基板に接着された対向基板と、 前記スィツチング素子ァレイ基板と前記対向基板との基板間隙に周囲を前記シー ル材によって封止されて封入 ·挟持された 調層とを有する液晶表示装置にお いて、前記表示領域と前記走査線駆動回路との間の領域における基板間隙と前記 表示領域と前記信号繊区動回路との間の領域における基板間隙とを均一な間隙に 調整する基板間隙調整層を、前記シ一ル材によって覆われる部分を含む前記表示 領域と前記走査繊区動回路との間の領域および前記表示領域と前記信号線駆動回 路との間の領域のうち少なくと^、ずれか一方に設けたことを特徴としている。 なお上記の基板間隙調整領域あるいは基板間隙調整層としては、前記シール材 によって覆われる部分を含む前記表示領域と前記走査線駆動回路との間の領域に おける基板間隙と前記表示領域と前記信号線 回路との間の領域における基板 間隙とを等しく揃えることのできる領域あるいは層であればどのようなものを用 いてもよい。 例えば、前記のシ一ノレ材によって覆われる部分に電気絶縁性の良好 な有機材料を均一かつ所望の基板間隙に等し 、層厚に形成し、 その上に接着剤と 兼用の前記シール材を薄く塗布して、 2枚の基板を接着することなども可能であ る。 あるいは、 液晶駆動回路系の回路構成要素の一部分を上記の基板間隙調整領 域あるいは基板間隙調整層として用いてもよい。 あるいは、 走査線と走査線馬隨 回路とを接続する走査線用引き出し配線を走査線とは別の材料を用いて設ける、 あるいは信号線と信号線尾隨回路とを接続する信号線用引き出し配線を信号線と は別の材料を用いて設ける、 あるいは走査線用引き出し配線および信号線用引き 出し配線をともに走査線および信号線とは別の材料を用 L、て設けて、 それら走査 線用引き出し配線と信号線用引き出し配線とを同じ高さに形成して、上記の基板 間隙調整領域ある L、は基板間隙調整層として用いてもよい。
また、本発明は、上記の液晶表示装置において、前記基板間隙調整領域または 前記基板間隙調整層を走査線および信号線のうち少なくとも一方に重なるように 設けたことを特徴としている。 その基板間隙調整層としては、 前記の走査線や信 号線に対して直交して 3 ^部が重なるようなパターンに形成してもよく、 あるい は平行に重なるようなパターンに形成してもよい。 またこのとき直線状または千 鳥状のパターンに配置してもよい。 またこの基板間隙調整層は走査線や信号線の ±ϋに形成してもよく、 あるいは下層に形成してもよい。 いずれの場合も、 前記 表示領域と前記走査線專隨回路との間の領域における基板間隙と前記表示領域と 前記信号線駆動回路との間の領域における基板間隙とを等しく揃えることができ れば、 どのような積層順に形成してもよく、 あるいはどのようなパターンに形成 してもよい。 またさらに前記の基板間隙調整層は補助容量線などに重なるように 配置してもよいことは言うまでもない。
また、 本発明は、上記の液晶表示装置において、 前記基板間隙調整領域または 前記基板間隙調整層を、 走査線および ί言号線に沿って設けたことを特徴としてい る。 例えば列設された走査線どうしの間の領域や信号線どうしの間の領域に走査 線や信号線との接触を避けて柱状に前記基板間隙調整層を設けてもよく、 あるい は走査線や信号線と平行なパターンに前記基板間隙調整層を設けてもよい。 また 走査線および信号線のみならず例えば補助容量線に沿っても設けるようにしても よい o
また、本発明は、前記基板間隙調整層の形成材料として、前記基板間隙調整層 を形成すべき液晶表示装置に用いられる材料のうち少なくとも一つの材料を用い たことを特徴としている。
このように液晶表示装置に用いられる材料を用いて前記基板間隙調整層を簡易 に形成することカ<できるので好ましい。
また、本発明は、前記表示領域と前記走査線屠隨回路との間の領域に形成され る基板間隙調整層を前記信号線の形成材料を用いて前記信号線と同層に形成し、 前記表示領域と前記信号線駆動回路との間の領域に形成される基板間隙調整層を 前記走査線の形成材料を用いて前記走査線と同層に形成してなることを特徴とし ている。 ただしこのとき、基板間隙調整層によって列設された走査線どうしゃ列 設された信号線どうしが短絡することのないように基板間隙調整層の材質あるい は形状を設定しておくことは言うまでもない。 例えば基板間隙調整層を層間絶縁 膜などを用いて絶縁体として形成してもよく、 あるいは導電体材料を用いる場合 でも隣り合う走査線や信号線どうし力短絡しないように区切れたパターンに形成 すればよい。
したがって本発明は、上記の液晶表示装置において、前記基板間隙調整領域ま たは前記基板間隙 層か 記走査線および前記信号線と電気的に絶縁されてい るようにしてもよい。
また、本発明は、前記表示領域における基板間隙を前記基板間隙調整領域また は前記基板間隙調整層によつて均一に調整してなることを特徴としている。 すな わち、前記表示領域と前記走査線駆動回路との間の領域および前記表示領域と前 記信号線駆動回路との間の領域つまりシール材で覆われた領域を含む前記基板間 隙調整領域における基板間隙を均一に支持することにより、 対向する 2枚の基板 全体の基板間隙を均一に支持することができる。 このとき基板としては反りや捩 じれの十分小さなものを用いることは言うまでもない。 このようにすることで、 従来一般に表示領域内に用いられていた基板間隙保持部材 （いわゆるスぺーサ） を省略して、 表示画像のさらなる画質向上を図ることができるので好ましい。 なお、本発明は前記走査線駆動回路および前記信号線駆動回路力前記走査線や 前記信号線が配設された前記スィッチング素子ァレイ基 に配設されたいわゆ る駆動回路一体型で、 画素部から四方向に各引出し配線力伸びた構造の液晶表示 装置において特に好適な技術である。 しかしこれのみにはもちろん限定されず、 例えば走査線の一端に走査線駆動回路が、 信号線の一端に信号線駆動回路が接続 され、他端はいずれも電気的に解放となっておりシール材から外に出る引き出し 配線を他端側には有さないものについても、 他端側のシール材を含んだ基板間隙 の厚さを調整する基板間隙調整領域ある Lヽは基板間隙調整層を新たに設けるなど して、 シール材全体にわたつて基板間隙の厚さを調整して均一にしてもよい。 また、上記のスイッチング素子としては、 例えば T F T (Thin Fi lm Transist or) のような 3端子素子や、 M I M (Metal Insulator Metal ) 素子のような 2 端子素子などが好適に用いられる。
また、上記の ¾ ^調層としては、 例えば T N (Twisted Nematic ) 型や S T N (Super Twisted Nematic )型などの ¾ ^調作用を有する液晶組成物、 あるいは 樹脂マトリックス中に液晶材料を分散してなる高分子分散型またはカプセル状の 液晶材料力樹脂中に含有された高分子分散型等の液晶層を好適に用いること力で きる。
上記のように、專隨回路一体型の液晶表示素子における基 辺部に作り込ま れた駆動回路部と液晶セル内部との間のシーノレ材の形成された領域、 つまりシー ル材が塗布される領域における基板間隙が等しくなるような基板間隙調整領域あ るいは基板間隙調整層を設けることで、 2枚の基板間隙をどの位置においても均 —な間隙に保つことができる。
特にシール材に覆われる部分の信号線上の基板間隙と走査線上の基板間隙とを 均一化することで、 対向する 2枚の基板どうしの走査線列に沿った方向と信号線 列 沿った方向での （基板.の縦横両方向での） 基板間隙を液晶セル全体にわたつ て均一化することができるので、 液晶セル全体にわたって表示画像の色むらゃコ ントラストむらを抑えて均一で良好な表示画面を実現することができる。 図面の簡単な説明
図 1は第 1の実施例の液晶表示装置の構造を示す図、 図 2は第 1の実施例の液 晶表示装置における信号線 5の引き出し配線部分 1 3近傍の構造を示す図、 図 3 は第 1の実施例の液晶表示装置における走査線 9の引き出し配線部分 1 7近傍の 構造を示す図、 図 4は第 1の実施例の液晶表示装置における一画素部分の構造を 示す図、 図 5は第 2の実施例の液晶表示装置の構造を示す図、 図 6は第 3の実施 例の液晶表示装置の構造を示す図、 図 7は第 3の実施例の液晶表示装置にお t、て、 片側だけに駆動回路を配置した場合の液晶表示装置の構造を示す図、 図 8は第 4 の実施例の液晶表示装置の構造を示す図、 図 9は従来の液晶表示装置の構造を示 す図、 図 1 0は従来の液晶表示装置における信号線 5 0 5の引き出し 部分近 傍の構造を示す図、 図 1 1は、 従来の液晶表示装置における走査線 5 0 9の引き 出し Sfi ^部分近傍の構造を示す図である。 発明を HJ するための形態
以下、 本発明に係る液晶表示装置の一実施例を、 図面に基づいて詳細に説明す
(実施例 1 )
図 1は本発明に係る液晶表示装置の T F Tアレイ基板を示す平面図である。 図 2 ( a ) は表示領域と信号線駆動回路との間の領域における信号線を中心として その近傍を拡大して示す平面図、 図 2 ( b ) はその C一 C '断面図である。 また 図 3 ( a ) は表示領域と走査線駆動回路との間の領域における走査線を中心とし てその近傍を拡大して示す平面図、 図 3 (b ) はその D— D '断面図である。 ま た図 4 ( a ) は本発明に係る液晶表示装置の画素部分を拡大して示す平面図、 図 4 (b ) はその E— E '断面図である。 なお上記の図 2、 3では、平面図におい ても図示の理解を容易なものとするために同一の材料で形成される部位に同じ斜 線を付して示している。 また、 以降の各実施例における平面図および説明におい ては説明の簡潔化のために、 液晶セル内部の画素部分を 9画素に簡略化して示し ている。 また、 T F Tアレイ基板に対向配置される対向基板の輪郭線はシーノレ材 の外側の輪郭線とほぼ重なる位置にあるものとして、 図面の簡潔化のために対向 基板の図示は以降の図面および説明においては省略している。
図 1に示すように、 この液晶表示装置の T F Tアレイ基板 1の表示領域のスィ ツチング素子として T F T 3が形成され、 この T F T 3のドレイン 4 1 1はコン タク卜ホール 4 1 7を通じて信号線 5に、 ソース 4 0 9はコンタクトホール 4 1 5、導電パターンを通して画素電極 7に、 ゲート 4 0 5は走査線 9に各々接続さ れ、 さらに所定の映像信号 «Εを供給する信号線 5は、 それを順次駆動させる信 号繊区動回路 1 1に信号線 5の引出し E ^部分 1 3を介して、 また各 T F Tのゲ —卜 4 0 5にその T F T 3のオン ·オフを行なわせる走査 ¾EE (走査パルス） を 供給する走査線 9は、 それを順次馬 gfjさせる走査 回路 1 5に引き出し S¾泉 部分 1 7を介して接続されている。前記の信号線 5とその引出し配線部分 1 3と は一体形成されており、 実質的には引出し g¾泉部分 1 3は信号線 5を延伸したも のとなつている。 また前記の走査線 9も同様にその引き出し配線部分 1 7とは一 体形成されており、実質的には引出し配線部分 1 7は走査線 9を延伸したものと なっている。
そして、 信号線 5の引き出し配線部分 1 3、 走査線 9の引き出し B¾泉部分 1 7 のシール材 1 9で覆われた部分には、 それぞれ基板間隙調整部材 2 1、 2 3が形 成されている。
信号線 5の引き出し配線部分 1 3に重なるように設けられた基板間隙調整層 2 1は、 走査線 9の引き出し 8¾泉部分 1 7を形成する材料と同じ膜をパターンニン グして形成したもので、 また走査線 9の引き出し配線部分 1 7の基板間隙調整層 2 3は、 信号線 5の引き出し配線部分 1 3を形成する材料つまり信号線 5の材料 と同じ膜をパターンニングして形成したものである。
信号線 5の引き出し 泉部分 1 3の近傍の構造は、 図 2 (b ) の断面図に示す ように、 ガラス基板 2 0◦上に β¾Μされ不純物が添加されて低抵抗化された多結 晶シリコン膜をパターンニングしてなる基板間隙調整層 2 1、 層間絶縁膜 2 0 1、
A 1 / C r膜をパターンニングしてなる信号線 5の引き出し配線部分 1 3、保護 膜 2 0 5でこの順に下層から形成されている。 また走査線 9の引き出し S¾泉部分 1 7の近傍の構 if 'ま、 図 3 (b ) の断面図に 示すように、 ガラス基板 2 0 0上に β¾Μされ不純物が添加されて低抵抗化された 多結晶シリコン膜をパ夕ーンニングしてなる走査線 9の引き出し 8¾泉部分 1 7、 層間絶縁膜 2 0 1、 A 1 / C r膜をパターンニングしてなる基板間隙調整層 2 3、 保護膜 2 0 5で構成されている。
このように、 信号線 5の引き出し配線部分 1 3の部分の層構造と、走査線 9の 引き出し配線部分 1 7の部分の層構造はともに、 ガラス基板 2 0 0上に不純物が 添加され低抵抗化された多結晶シリコン膜、層間絶縁膜、 A 1 /C r膜、 保護膜 力く下からこの順で積層されている。 したがってパターンニングで異なつたノ、。ター ンに形成されている力《、層構造はこのように同様の層構造となっているので、 そ の基板表面からのトータルの厚さ t i 、 t 2 は、 I ^時の誤差などを除いて等し くなつている。 その結果、 信号線 5の引き出し配線部分 1 3の厚さ ^ と走査線 9の引き出し配線部分 1 7の厚さ t 2 との差は 0.1 m以下にまで抑えられてい o
そしてこの T F Tアレイ基板 1と、 I T Oからなる対向電極を有しその表面に 配向膜が形成された対向基板 （図示省略） とが対向配置され、 信号線駆動回路 1 1に接続される信号線 5の引き出し B¾泉部分 1 3および走査線馬隨回路 1 5に接 続される走査線 9の引き出し配線部分 1 7の上にシーノレ材 （シール材兼接着剤） 1 9を印刷し、両基板の配向膜の配向方向が直交するように両基板を重ね合わせ て圧力を加えて接着し、両基板の間隙とシール材 1 9とにより形成されるいわゆ る空セルに光変調層として正の誘電異方性を有する液晶組成物 （図示省略） を封 入 ·挟持して、 この液晶表示装置は形成されている。
次に、 このような T F Tアレイ基板 1の製造方法を述べる。
透明絶縁基板として石英基 にスィツチング素子として T F Tのチヤンネル などの活性層 4 0 1および駆動回路を構成する T F Tなどの活性層 （図示省略） となる非結晶シリコン膜を i£EC V D法で成膜し、 600°Cで 24時間の固相成長を 行ない、 多結晶化してパターニングする。
次にゲ一ト絶縁膜 4 0 3を熱酸化法で形成し、 ISEC V D法により低抵抗化し た第 2の多結晶シリコン膜を成膜する力く、 これは T F Tのゲート 4 0 5および走 査線 9および引き出し配線部分 1 7および基板間隙調整部材 2 1となる。
ゲート 4 0 5両側には、 n型ドーパントである P (燐） をイオン注入法で打ち 込み低抵抗化して T F T 3のソース 4 0 9、 ドレイン 4 1 1を形成する。
さらに、 層間絶縁膜 2 0 1を ffi C V D法で し、 これにコンタクトホール 4 1 5、 4 1 7を形成する。
MO S容量である補助容量 4 1 9は、 活&]罾 4 0 1と一体で画素電極 7の"^ と層間絶縁膜 2 0 1を挟んで上部に補助容量線 4 2 3があり、 これらによって画 素に並列に接続される補助容量 C e として形成されている。 補助容量線 4 2 3は、 シーノレ材 1 9に概ね覆われる領域の引き出し配線部分 1 8と同層に同じ材料で一 体形成されている。 この補助容量線 4 2 3 (およびその引き出し 部分 1 8) は、 例えば通常の補助容量線の形成と同様にゲート 4 0 5を形成する膜を、 ゲー ト 4 0 5の形成と同じ工程でパ夕一ニングして形成すること力可能である。 ある いは、 繊工程等が増えるというデメリットはある力 補助容量線 4 2 3および その引き出し S ^部分 1 8をゲート 4 0 5とは別の材料から形成してもよい。 あ る 、は補助容量線 4 2 3と引き出し配線部分 1 8のうち、、ずれか一方をゲート 4 0 5とは別の材料から形成してもよい。
次に T F T 3のドレイン 4 1 1はコンタクトホール 4 1 7を通して信号線 5に、 ソース 4 0 9はコンタクトホール 4 1 5、 導電パターンを通して画素電極 7に、 ゲート 4 0 5は走査線 9に各々接続される。 この信号線 5は A l r 2層構造 からなり信号線駆動回路 1 1に信号線 5を延伸してなる引き出し配線部分 1 3を 通して接続するように形成される。 また不純物が添加され低抵抗化された多結晶 シリコン膜よりなる走査線 9は走査線駆動回路 1 5に走査線弓 Iき出し ffi^部分 1 7を通して接続される。
これら 2つの異なる引き出し配線部分上の少なくとも一部に、 図 2及び図 3に 示したように信号線 5の引き出し配線部分 1 3上には走査線 9と同じ材料の多結 晶シリコン膜からなる層として、 また走査線 9の引き出し配線部分 1 7上には信 号線 5と同じ材料である A 1 / C r膜からなる層として、 その基板表面からのト ―夕ルの厚さが等しくなるように形成された基板間隙調整層 2 3、 2 1をそれぞ れ、 各引き出し配線部分の幅より大きく、 力、つ隣接する引き出し配線部分に接続 一 1 つ 一 しない大きさに形成する。
このとき、 この基板間隙調整層 2 1、 2 3の配置は、 図 2に示すような直線状 配置としてもよく、 あるいは図 3に示すような千鳥状配置としてもよい。
そして各パターンの ¾±層にはそれら各パターンを覆うように S i Νχ からな る保護膜 2 0 5を形成する。
±ίβした T F Tアレイ基板 1には対向基板 （図示省略） とともに、 その表面に ポリイミ ド膜を形成し、 これにラビング処理を行なって配向膜 （図示省略） を形 成する。 さらに、対向基板の表面にスぺーサ （図示省略） を散布し、注入口 （図 示省略） を除いて各引き出し配線部分部分に、 接着剤に対して重量比 0.1%のガ ラスフアイバを間隙制御材として光硬 { のエポキシ系接着剤に混合してなるシ 一ル材 1 9を配置しこのシール材 1 9を封止材兼接着剤として用いて、 2枚の基 板を位置合わせして組み合わせ U V (紫外） 光を ίして接着する。 このシール 材 1 9の材料としては、上記の他にも熱硬化型の封止材兼接着剤などを用いても よい。
その後、注入口より通常の方法を用いて液晶組成物 （図示省略） を注入し、 注 入口を紫外線硬化性樹脂で封止して液晶表示装置を する。
このようにして製造された液晶表示装置は、 各引き出し配線部分上の少なくと も一部に、 そのトータルの厚さ力《等しくなるような基板間隙調整層 2 1、 2 3を 設けることで、 2枚の基板間隙を均一に保つことができる。 特に、 信号線 5の引 き出し配線部分 1 3と走査線 9の引き出し配線部分 1 7との厚さを均一にするこ とで、 対向する 2枚の基板どうしの走査線方向 （横方向） と信号線方向 （縱方向） での基板間隙を均一化すること力できる。 これにより、 表示領域 （画面） 内での 位置的な色むらやコントラストむらを抑えて、 良好な表示を実現することができ また、上記のように信号線 5の引き出し配線部分 1 3や走査線 9の引き出し配 線部分 1 7にシ一ノレ材 1 9を塗布しガラスファイバを配置しているので、 このシ ール材 1 9を走査線駆動回路 1 5や信号線駆動回路 1 1の上に設けた構造の従来 の液晶表示装置と比べて、'走査線駆動回路 1 5や信号線駆動回路 1 1がシール材
1 9のガラスファイバから傷つけられることを避けることもできる。 また、 走査線あるいは信号線専隨回路外側のみをシーノレ材によって封止する場 合に比べて液晶に前記の駆動回路からの が印される焼き付きなどのはっせい を招くことも防ぐことができる。
さらに、 各引き出し配線部分 13、 17、 18の基板間隙調整層 21、 23を 各引き出し ffi^部分 13、 17、 18の幅よりも大きく、 力、つ隣り合う引き出し 配線部分 13、 17、 18に接触しない大きさに形成すれば、 プロセス中で マスクずれなどによるパターンずれが生じてもこの基板間隙調整層 21、 23は 常に各引き出し配線部分 13、 17、 18上に形成され、 また引き出し配線部分 13、 17、 18とこの基板間隙調整層 21、 23とカ<例えば層間絶縁層 201 の絶縁不良などで層間ショートした場合でも、 その他の引き出し配線部分とのシ ョ一卜を防ぐことができる。
また、 基板間隙調整層 21、 23の配置パターンを、 直線状もしくは千鳥伏等 に複数列に形成することにより、 ガラスファイバのような間隙制御材が複数の基 板間隙調整層 21、 23に配置されやすくなることで、 より一層広い部分で確実 に基板間隙の均一化を図ることができる。
なお上記の実施例では、 引き出し配線部分 13、 17、 18上に形成された基 板間隙調整層 21、 23を、 多結晶シリコン膜、 層間絶縁膜、 A 1/C r 2層構 造、 保護膜の 4層構造に適用する方法を述べてきたが、 この部分の構造は、 本実 施例のみには限定しない。 上記 例では、 走査線や信号線等を形成する材料と して A 1 ZC r以外にも、 例え iiWS i„、 Mo S i χ、 A 1 ZT iなどを好適 に用いること力 <できる。 特に前記の WS 1χ のようなシリサイドを用いることに より、 A 1などを配線材料として用いた場合に生じることの多かったヒロックを 抑えることができるので好ましい。 またこの他にも、 例えば A lZC r 2層構造 と保護膜との間に層間絶縁膜と I TOをさらに形成すれば、 基板間隙が一定に保 たれる効果のみならず、 さらにファイバによって生じる A 1 ZC r 2層構造の信 号線の傷つき等をも避けることが可能となる。
また、 ゲート電極を形成する材料としても、 上言己実施例の他にも例えば不純物 打ち込みによって低抵抗化したドープド P— S iや、 WS ix や Mo S ΐχ を好 適に用いることができる。 このような材料を用いることにより、 配線のさらなる 低抵抗化を図ること力《できるので好ましい。
また、基板間隙調整暦 2 1、 2 3の配置の一例として本雄例においては信号 線引き出し配線部分 1 3側に直線状配置を、走査線引き出し配線部分 1 7側に千 鳥状配置を採用した場合を示した力、 この配置法は本 ¾ϋ例のみには限定しない ことは言うまでもない。 各引き出し配線部分上に形成された基板間隙調整層 2 1、 2 3が隣接する引き出し配線部分に接触しないようなパターンであれば、両方の 基板間隙調整層 2 1、 2 3ともに直線状配置あるいは千鳥状配置のパターンや、 本実施例とは逆に、 信号線引き出し配線部分 1 3側に千鳥状配置を、走査線引き 出し配線部分 1 7側に直線状配置を採用してもよい。
またその基板間隙調整層 2 1、 2 3の材料についても、本実施例の液晶表示装 置で用いた材料のみには限定しない。 例えば走査線 9や信号線 5の形成材料とは 別に絶縁体材料を用いて基板間隙調整層 2 1、 2 3を形成してもよい。 このよう な絶縁体を用いることにより、 基板間隙調整層 2 1、 2 3カ《|¾!1時のパ夕ーンず れなどによって隣り合う複数本の走査線どうしあるいは信号線どうしに接触して しまつた場合でも、短絡欠陥の発生を避けることができる。
ただし上記^ 例で示したように信号線 5や走査線 9に用いた材料や T F T 3 の活性層に用いた材料と同じ材料を用いて基板間隙調整層 2 1、 2 3を形成すれ ば、 ^工程および構造をより簡易なものとすることができるので好ましい。 また基板間隙調整層 2 1 , 2 3の幅は、本実施例では各弓 Iき出し配線部分 1 3、 1 7、 1 8の幅と同^から数倍^の幅としているが、 これのみには限定しな い。 例えばシーノレ材 1 9の幅と同じ^の幅にしてもよい。
さらに、 シーノレ材に混合する間隙制御材としてはガラスフアイバを用いたが、 基板間隙力く均一に保てるのであれば、 この他にも例えば粒状の （ミクロパールの ような） 間隙制御材を用いてもよい。 あるいはそのようなガラスファイバなどの 間隙制御材の混合を省略することもできる。 このような構造に形成された本 ^例の液晶表示装置は、対向配置される 2枚 の基板間隙、 いわゆるセルギヤップを均一化して良好な画質や表示コントラスト の画像表示を実現することができる。
また、上記実施例で示したような本発明に係る液晶表示パネルを 3枚用いて、 光の 力く、光源、光源光の色分 、 液晶表示パネル、色合 、投射レンズ 系の順に配置して投射型液晶表示装置 ヽゎゅるプロジェクション型液晶表示装 置） を製作し、表示を行なわせてその画像表示性能を検証したところ、色むらや コントラストむらのない均一で良好な表示力得られた。
上記の第 1の実施例の液晶表示装置のように基板の四辺に駆動回路を形成し走 查線ゃ信号線の両端にそれぞれ駆動回路を接続する場合には、冗長性を得ること ができ一方の駆動回路に動作不良力生じても他方を動作させて正常な^ ¾を行な うこと力 <可能である。 あるいは両端の尾隨回路を動作させることで走査 ¾E波形 や信号 ¾E波形の ¾E傾斜に起因した歪みや鈍りを防ぐことができる。 また上記 の場合、 馬 Kfj回路がシ一ル材ゃ対向基板に覆われていな 、ので例えばレーザリベ ァのような欠陥修復を簡易に施すこと力《できるという禾 IJ点もあり、好ましい。
(実施例 2)
図 5は第 2の実施例の液晶表示装置を示す平面図である。 なおこの第 2の実施 例の説明および図 5においては、 説明の簡潔化のために第 1の実施例と同様の部 位には同じ番号を付して示すとともに、 この第 2の実施例における特徴的な部分 を中心として説明する。
この第 2の実施例の液晶表示装置においては、 シ一ル材 1 9で囲まれた内側の 画素電極 7力く配列された表示領域と走査繊区動回路 1 5との間のシール材 1 9に よって概ね覆われる領域に、 列設された走査線 9の引き出し配線部分 1 7および 補助容量線 4 2 3の引き出し配線部分 1 8に沿って基板間隙調整層 2 5をパ夕一 二ング形成するとともに、 列設された信号線 5の引き出し配線部分 1 3どうしの 狭間の部分に沿って基板間隙調整層 2 7を成膜、 パターニングして配置したこと を特徴としている。
前記の基板間隙調整層 2 5、 2 7は、 ともにこの液晶表示装置の形成材料を用 いて形成するようにすれば、 基板間隙調整層 2 5、 2 7を別の材料を用いて新た に形成するための成膜工程などを省略することができるので、 その構造および製 造工程を簡易なものとすること力できて好ましい。
例えば本実施例では、基板間隙調整層 2 5、 2 7の形成材料として、前述の第 1の実施例と同様の材料、 つまり走査線 9 (および引き出し配線部分 1 7 ) の形 成材料と、 信号線 5 (および引き出し配線部分 1 3) の形成材料と、層間絶縁膜 の形成材料 2 0 1と、保護膜の形成材料 2 0 5とを用いて、走査線 9の引き出し S2泉部分 1 7側に設けられる基板間隙調整層 2 5の基板 2 0 0上面からの高さと 信号線 5の引き出し配線部分 1 3側に設けられる基板間隙調整層 2 7の基板 2 0 0上面からの高さとを同じ高さに形成している。 このときこれら基板間隙調整層 2 5、 2 7の高さは、 例えば T F T 3や補助容量 4 1 や補助容量線 4 2 3など、 その他の構成部位の高さよりも高い高さに形成する。 このようにして、 走査線 9 の引き出し配線部分 1 7側の基板間隙と信号線 5の引き出し配線部分 1 3側の基 板間隙とを等しく支持することができる。
そしてその他の走査線 9、走査線 9の引き出し配線部分 1 7、 信号線 5、 信号 線 5の引き出し配線部分 1 3、 T F T 3、 補助容量線 4 2 3、 シール材 1 9の形 成領域、走査線駆動回路 1 5、 信号線駆動回路 1 1などの各部位は第 1の実施例 と同様の構造および材料で形成されて Iヽる。
このような構造に形成された第 2の実施例の液晶表示装置にお L、ても、対向配 置される 2枚の基板間隙、 いわゆるセルギャップを均一化して、良好な画質や表 示コントラストの画像表示を実現することができる。
なお、 用いること力できる材料としては、上記のような材料構成のみには限定 しない。 例えば基板間隙調整層 2 5、 2 7を形成する材料として、 液晶表示装置 の形成材料とは別に新たに他の形成材料を用いて、基板間隙調整層 2 5、 2 7を 単層で形成してもよいことは言うまでもない。 このような場合には、基板間隙調 整層 2 5、 2 7は他の構成部位よりも膜厚が厚くなるので、 β¾Μや膜厚制御が容 易な材料を用いることが望ましいことは言うまでもない。
また、上記実施例では基板間隙調整層を走査線 9の引き出し配線部分 1 7側の と信号線 5の引き出し配線部分 1 3側との両方に配置したが、 これのみには限定 せず、 いずれか一方の側のみに設けてもよい。 このとき基板間隙調整層はシール
- 1 1 - 材 1 9で覆われる領域内におけるその他の構成部位の高さが低い方の側に設けて、 その高さを高 、方の側に揃えるようにすることは言うまでもない。
また、上記実施例では基板間隙調整層 2 5、 2 7を引き出し配線部分 1 3. 1 7、 1 8と全て非接触に配置した力《、 これのみには^せず、 例えば各引き出し 配線部分 1 3、 1 7、 1 8に対して沿うように基板間隙調整層 2 5、 2 7を列設 し、 かつ隣り合う引き出し配線部分 1 3、 1 7、 1 8には同じ一つの基板間隙調 整層 2 5、 2 7のパターン力く接触しないような配置に形成してもよい。 このよう な少なくとも隣り合う引き出し配線部分 1 3、 1 7、 1 8どうし力短絡しないよ うな配置であれば、第 2の実施例における基板間隙調整層 2 5、 2 7のパターン は種々の変更力《可能である。 例えば引き出し配線部分 1 3、 1 7、 1 8に平行に 長いハ "ターンに形成することなども可能である。
(実施例 3)
図 6、 図 7は第 3の実施例の液晶表示装置を示す平面図である。 なおこの第 3 の実施例の説明および図 6、 図 7においては、 説明の簡潔化のために第 1の実施 例と同様の部位には同じ番号を付して示すとともに、 この第 3の ¾ϋ例における 特徴的な部分を中心として説明する。
この第 3の ¾S例の液晶表示装置においては、 シール材 1 9で囲まれた内側の 画素電極 7が形成された表示領域と走査線駆動回路 1 5との間のシール材 1 9に よって概ね覆われる領域に、 走査線 9に接続される引き出し BSI¾部分 1 7および 補助容量線 4 2 3に接続される引き出し配線部分 1 8を走査線 9および補助容量 線 4 2 3とは別の材料、 例えば導電性の良好な A 1 (アルミニウム） を単層に成 膜およびパターニングして形成し、 この引き出し配線部分 1 7、 1 8を基板間隙 調整層 2 9として兼用するとともに、 信号線 5に接続される弓 Iき出し Κ ¾部分 1 3を信号線 5とは別の材料を用いて例えば前記の A 1を材料として形成して、 こ の引き出し配線部分 1 3を基板間隙調整層 3 1として兼用することを特徴として いる。
前記の基板間隙調整層 2 9、 3 1は、 ともに基板 2 0 0上面からの高さが同じ 高さに形成される。 このようにして、 走査線 9の引き出し配線部分 1 7側の基板 間隙と信号線 5の引き出し配線部分 1 3側の基板間隙とを等しく支持することが できる。
そしてその他の走査線 9、 走査線 9の引き出し配線部分 17、 信号線 5、信号 線 5の引き出し配線部分 13、 TFT3. mmWi 23, シール材 19、走 査! ^区動回路 15、 信号線駆動回路 11などの各部位は第 1の実施例と同様の構 造および材料で形成されて Lヽる。
このような構造に形成された第 2の実施例の液晶表示装置にお 、ても、 対向配 置される 2枚の基板間隙、 いわゆるセルギャップを均一化して、良好な画質や表 示コントラストの画像表示を実現すること力できる。
なお、 用いることができる材料としては、上記のような材料のみには限定しな い。 基板間隙調整層 29、 31を形成する材料としては、上記のような単層の A 1の他にも、 例えば C rZMo/C rの 3層に積層することなども可能である。 あるいはドーパントを打ち込んで低抵抗化した P— S iを用いてもよい。 このよ うな低抵抗化を図ることのできる材料としては、 例え (iWS ίχや MoS ΐχの ようなシリサイドを好適に用いることができる。
また、上記実施例では基板間隙調整層 29, 31を走査線 9の引き出し Β£¾部 分 17側と信号線 5の引き出し配線部分 13側との両方に配置したが、 これのみ には限定せず、 いずれ力、一方の側のみに設けてもよい。 このとき基板間隙調整層 はシーノレ材 19で覆われる領域内におけるその他の構成部位の高さ力 <低い方の側 に設けて、高さを高 L、方の側に揃えるようにすることは言うまでもない。
また、上記実施例では引き出し配線部分 13、 17、 18の全てを基板間隙調 整層 29、 31としたが、 これのみには限定せず、 例えば引き出し BB^部分 13、
17はそれぞれ信号線 5、走査線 9とは别体でそれぞれ基板間隙調整層 29、 3
1として形成する一方、補助容量線 423とその引き出し配線部分 18とは同層 で同じ材料から一体形成して、 基板間隙調整層 29としては用いないようにして もよい。 つまり走査線 9の引き出し配線部分 13側と信号線 5の引き出し配線部 分 17側とが等しい基板間隙に支持されるように基板間隙調整層 29、 31を配 置すればよい。 この他にも、 液晶表示装置の層構造によっては引き出し配線部分
13、 17、 18のうちいずれか 1種類のみを基板間隙調整層として兼用するよ うにする、 あるいはいずれか 2種類を基板間隙調整層として兼用するようにして もよいことは言うまでもない。
また、上記実施例では基板間隙調整層 2 9、 3 1の平面的パターンを引き出し 部分 1 3、 1 7、 1 8と同^の幅の細線に形成したが、 この他にも、 さら に幅広なパ夕一ンに形成してもよい。 ただしその場合には、 隣り合う基板間隙調 整層 2 9、 3 1どうしの間力短絡しないように距離を置いて形成することが必要 である。 この第 3の実施例の場合では、 基板間隙調整層 2 9、 3 1は引き出し配 線部分 1 3、 1 7、 1 8と兼用される構造をとつているため、基板間隙調整層 2 9、 3 1は導電性材料から形成されているので、 隣り合うパターンどうし力 <接触 すると短絡不良を引き起こすためである。 このように少なくとも隣り合う引き出 し配線部分 1 3、 1 7、 1 8どうし力《短絡しないような配置であれば、上記の第 3の^ ½例における基板間隙調整層 2 9、 3 1のパターンは種々変更が可能であ 。
上記実施例では、基板の周辺部の 4辺に專 回路が配置された液晶表示装置に ついて示したが、本発明はこれのみには^しない。 この他にも、 例えば図 7に 示すように、走査繊 g¾回路 1 5が T F Tアレイ基板 1の周辺部の 1辺だけに配 置されて走査線 9の一端に接続され、走査線 9の他端は解放状態になつており、 信号繊隨回路 1 1も基板の周辺部の前記走査線駆動回路が配置された辺に直交 する方向の 2辺のうちの 1辺側だけに配置されて信号線 5の一端に接続され、 信 号線 5の他端は解放状態になっているような液晶表示装置にお 、ても適用可能で める。
この場合には、 信号線 5と信号專隱回路 1 1との間のシール材 1 9に概ね覆わ れる領域における引き出し配線部分 1 3、 および走査線 9と走査線尾隨回路 1 5 との間のシール材 1 9に概ね覆われる領域における引き出し 8¾泉部分 1 7、 1 8 を上記の実施例と同様に基板間隙調整層 2 9、 3 1として兼用する一方、 信号線
5および走査線 9それぞれの解放端側にも、前記の引き出し配線部分 1 3、 1 7、
1 8と同様の基板間隙調整層 3 0、 3 2を設けておくことは言うまでもない。 こ の基板間隙調整層 3 0、 3 2は、 それぞれ信号線 5、走査線 9に電気的に接続さ れるように設けてもよく、 あるいは切り離していわゆるダミーパターンとして設 けてもよい。 図 7に示した一例では、 基板間隙調整層 3 0は信号線 5と一体形成 されて電気的に接続されている。一方、 基板間隙調整層 3 2は、走査線 9とは切 り離されて設けられており補助容量線 4 2 3とは一体形成されて電気的に接続さ れている。 この他にも、 例えば基板間隙調整層 3 0、 3 2は全て電気的に （ある いはパターンとして） 切り離された構造に形成してもよい。 あるいは逆に、 基板 間隙調整層 3 0、 3 2は全て電気的に （あるいはパターンとして） 接続された構 造に形成してもよい。
このように駆動回路が走査線や信号線の一端のみに接続された液晶表示装置の 場合においても、上記のようにその他端側にも基板間隙調整層 3 0、 3 2を設け ることにより、 T F Tアレイ基板 1と対向基板との間の基板間隙を、 走査繊隨 回路 1 5の配置された基板 1辺に平行な方向と信号^!区動回路 1 1の配置された 基板 1辺に平行な方向とで等しく均一な間隙に調整することができる。
また、上記実施例以外にも、 例えば走査繊豳回路 1 5力《走査線 9の両端に接 続されるように基板の両側に設けられている一方、 信号 H¾動回路 1 1は信号線 5の一端だけに接铳され他端は解放となるように基板の 1辺側だけに設けられて いるような場合などにも、本発明力適用可能であることは言うまでもない。 その ような場合にも、 信号線 5の解放端側に上記の図 7に示したような場合と同様に 基板間隙調整層 3 1と同様の基板間隙調整層 3 1と等しい高さに揃えたダミーパ ターンを設けて、 これを基板間隙調整層 3 0として用いるようにすればよ I、0 (実施例 4)
図 8は第 4の実施例の液晶表示装置を示す平面図である。 なおこの第 4の実施 例の説明および図 8においては、 説明の簡潔化のために第 1の実施例と同様の部 位には同じ番号を付して示すとともに、 この第 4の実施例における特徴的な部分 を中心として説明する。
この第 4の実施例の液晶表示装置に 、ては、表示領域外に蓄積容量を設けた 場合を示しており、特にシール材で覆われた領域内にその蓄積容量を設けたこと を特徴としている。
図 8 ( a ) に示すようにシール材 1 9で囲まれた内側の画素電極 7が配列され た表示領域と走査線駆動回路 1 5との間のシール材 1 9によつて概ね覆われる領 域およびシ一ル材 1 9で囲まれた内側の画素電極 7が配列された表示領域と信号 線駆動回路 1 1との間のシール材 1 9によって概ね覆われる領域が、 対向する 2 枚の基板どうしの基板間隙を縦横方向ともに均一な間隙に調整する基板間隙調整 領域 3 3であることを特徴としている。 具体的には、 この基板間隙調整領域 3 3 において弓 Iき出し配線部分 1 3に沿つて蓄積容量 3 5が形成されるとともに引き 出し Κ ¾1 3にその一端力《接続され他端は所定の ¾flEに接続されている。 そして この蓄積容量 3 5の基板 2 0 0上面からの高さによって信号線 5の引き出し配線 1 3側の基板間隙力く支持されている。 この蓄積容量 3 5は、 このような基板間隙 調整領域 3 3における基板間隙調整のために用いられる一方、 それぞれが接続さ れた信号線 5の 1ラインごとに映像信号 ¾ifを表示に適した値に保持するために 設けられているものである。
この蓄積容量 3 5は、上言己のようなシーノレ材 1 9によって覆われた領 外に も、 表示領域内に設けてもよく、 表示領域外に設けてもよい。 あるいは蓄積容量 3 5を g®/回路内部に作り込んでもよいことは言うまでもない。 ただし、上記実 施例のようにシール材 1 9に覆われる領域に設けることにより、実質的にこの蓄 積容量 3 5を基板間隙調整層として兼用することができるという利点があるため、 この点で上記実施例は好まし L、ものである。
この蓄積容量 3 5の構造は、 例えば図 8 ( b ) に示すように基板 2 0 0上に走 査線 9ゃゲ一ト 4 0 5と同層に同じ膜材料から下電極 7 0 1を形成し、 その上に 層間絶縁膜 2 0 1を誘電体層として形成し、 さらにその上に信号線 5およびその 引き出し配線部分 1 3等に用いる材料から上電極 7 0 3を形成し、 この上電極 7 0 3と前記の下電極 7 0 1との間で誘電体層としての層間絶縁膜 2 0 1を挟むこ とにより、蓄積容量 3 5の主要部を構成する構造となっている。 そしてそれを覆 つて保護するようように保護膜 2 0 5が形成されて L、る。 このように液晶表示装 置の形成材料を用いて蓄積容量 3 5の主要部を構成すれば、 その層構造および製 造工程を簡易なものとすることカ<できるので好ましい。
この蓄積容量 3 5の基板 2 0 0上面からの高さは、補助容量線 4 2 3の引き出 し配線部分 1 8が形成された部分の基板 2 0 0上面からの高さに揃えて均一な高 さに形成されている。 つまり蓄積容量 3 5の基板 2 0〇上面からの高さと、 補助 容量線 4 2 3の引き出し配線部分 1 8の層構造の最上部の高さと力等しく均一に なるように、 弓 Iき出し配線部分 1 8の層構造が図 8 ( b ) に示す蓄積容量 3 5の 層構造と同様に、 下層から順に下電極 7 0 1と同じ膜厚の同じ材料、層間絶縁膜 2〇 1と同じ膜厚の同じ材料、上電極 7 0 3と同じ膜厚の同じ材料、保護膜 2〇 5 という層構造に形成されている。 このとき、上電極 7 0 3と同じ膜厚の同じ 材料で形成された引き出し配線部分 1 8の ±ϋ部分は蓄積容量 3 5とは異なり外 部の電源に接続されておらずフローティング状態となっているので、 この引き出 し配線部分 1 8には表示に対して実質的に悪影響を与えるような電気容量 （つま りこの引き出し配線部分 1 8を通る電流の鈍りや遅延など） はほとんど無視でき るほど小さいものとなっている。
このようにして、 走査線 9の引き出し配線部分 1 7側の基板間隙と信号線 5の 引き出し配線部分 1 3側の基板間隙とを等しく支持することができる。
そしてその他の走査線 9、走査線 9の引き出し §¾泉部分 1 7、 信号線 5、 信号 線 5の引き出し配線部分 1 3、 T F T 3、 シール材 1 9の形成領域、走査線専隨 回路 1 5、 信号^！区動回路 1 1などの各部位は第 1の実施例と同様の構造および 材料で形成されている。
このような構造に形成された第 4の実施例の液晶表示装置にお、、ても、対向配 置される 2枚の基板間隙、 いわゆるセルギャップを均一化して、良好な画質や表 示コントラス卜の画像表示を実現することができる。
なお、上記実施例では基板間隙調整領域3 3において基板間隙調整のために信 号線 5の引き出し配線部分 1 3に配置される蓄積容量 3 5を用いた力^ 本発明は これのみには限定しない。
この他にも例えば基板 2 0 0上に形成された （いわゆる駆動回路一体型の） 信 号線駆動回路 1 1および走査線駆動回路 1 5の一部あるいは全体をシール材 1 9 に概ね覆われる基板間隙調整領域 3 3内に含まれるように形成し、 信号線 回 路 1 1および走査線環隨回路 1 5の構成部位の一部あるいは全体の高さによって、 信号線 5の引き出し配線部分 1 3側と走査線 9の引き出し配線部分 1 7側との基 板間隙を均一に支持するような構造に形成してもよい。
あるいは、 基板間隙調整領域 3 3において上記のように蓄積容量 3 5を用いて 信号線 5の引き出し配線部分 1 3側の基板の支持高さを調整することにより基板 間隙を調整するとともに、 その一方で走査線 9の引き出し S ^部分 17側には前 述の第 1乃至第 3の実施例で示したような基板間隙調整層 23、 25、 29を形 成して、走査線 9の引き出し SE ^部分 17側の基板の支持高さを調整することに より基板間隙を調整して、 両側の基板間隙を等しく均一に調整することも可能で ある。 また補助容量線 423の引き出し g¾i部分 18のみならず、 走査線 9の引 き出し配線部分 17および信号線 5の引き出し配線部分 13の両方にも基板間隙 調整層 23、 25、 29のような基板間隙調整層を形成してもよいことは言うま でもない。
このように基板間隙調整領域 33において基板の縱横両方向にわたって基板間 隙を均一に保持することができる。
なお、 本発明によれば、 以上の各 例で示したような基板間隙調整領域ある 、は基板間隙調整層によって 2枚の基板の基板間隙を基板の縦横両方向にわたつ て等しく保つことができるので、 2枚の基板の面方向での剛性が十分なものであ れば、従来の液晶表示装置において画素電極力配列された表示領域に散布されて いたスぺーサを省略することも可能である。 このような画素電極が配列された表 示領域には、 低密度とは言えどもスぺーサのような液晶とは透過率の異なる部材 を配置しないこと力 <望ましい。 したがって本発明を用いてスぺーサを省略するこ とによって、 画質のさらなる向上を図ること力 <できる。
また、以上の第 1乃 の実施例においては、 活性層が多結晶シリコンから なるいわゆる p o 1 y-S i TFTを用いた場合について述べたが、 この他にも、 p o l y-S i TFTのみならず単結晶 S i T FTあるいは a— S i TFTをス ィツチング用の TFTとして用いた場台や、 T FTのな力、でもス夕ガ型 T FT構 造の場合も逆スタガ型 T FT構造の場合も、 あるいは M I M素子のような 2端子 素子を用いた場合においても、 本発明の技術は適用可能であることは言うまでも ない。
また、走査線駆動回路や信号線駆動回路はスィツチング用の TFTと同様に p
— S iを用いて同時に形成する場合を示した力 <、 例えば駆動回路のみを単結晶 S iで形成してもよく、 あるいは駆動回路として液晶駆動用 LS Iを用いてガラス 基 に COG (Chip On Glass ) 方式で実装してもよい。 あるいは、 図示は省略したカ 隱回路のさらに外側にも上記のシール材料とは 別に第 2のシール材を設けて、駆動回路を外部の や i¾¾ ^化等から保護して 耐久性のさらなる向上を図るようにしてもよい。
あるいは、上記の各実施例では対向基板が T F Tアレイ基板の外形寸法よりも 小さい場合について示したが、 これのみには限定せず、 液晶表示パネルを一つの ガラス基 に複数多面取りして itする場合などには、 2枚の基板を対向 して貼り合わせ液晶層を注入した後のスクライブの簡易化を図るために、対向基 板の外形寸法を τ F τアレイ基板と同じ大きさ の大きさにしてもよい。 その他、本発明の要旨を逸脱しない範囲で、本発明の液晶表示装置の各部位の 形成材料などの変更力種々可能であることは言うまでもな、、 産業上の利用可能性
以上、詳細な説明で明示したように、本発明によれば、 液晶表示装置において 対向配置される 2枚の基板間隙 （いわゆるセルギャップ） を均一化して、良好な 画質や表示コントラス卜の画像表示を実現することができる。

Claims

請求の範囲
1. スィツチ素子と前記スィツチ素子に接続された走査線および信号線と前記 スィツチ素子に接続された画素電極とを有するスィツチ素子アレイ基板と、前記 走査線に接続された走査線駆動回路と、前記信号線に接続された信号繊区動回路 と、前記画素電極に間隙を有して対向配置され表示領域を形成する対向電極を有 し前記表示領域の周囲に形成されたシール材によって前記スィッチ素子ァレイ基 板に接着された対向基板と、周囲を前記シール材によって封止され前記スィツチ ング素子ァレイ基板と前記対向基板との基板間隙に挟持された 調層とを有す る液晶表示装置において、
前記表示領域と前記走査線駆動回路との間の領域における基板間隙と前記表示 領域と前記信号線駆動回路との間の領域における基板間隙とを均一に調整する基 板間隙調整領域を、前記シール材によって覆われる部分を含む前記表示領域と前 記走査繊隨回路との間の領域および前記表示領域と前記信号 HI区動回路との間 の領域のうち少なくともいずれか一方の領域に設けたことを特徴とする液晶表示
2. スィツチング素子と前記スィツチング素子に接続された走査線および信号 線と前記スィツチング素子に接続された画素電極とを有するスィツチング素子ァ レイ基板と、前記走査線に接続された走査線駆動回路と、前記信号線に接铳され た信号^！隨回路と、前記画素電極に間隙を有して対向配置され表示領域を形成 する対向電極を有し前記表示領域の周囲に形成されたシ一ノレ材によつて前記スィ ッチング素子ァレィ基板に接着された対向基板と、周囲を前記シール材によって 封止され前記スイツチング素子ァレィ基板と前記対向基板との基板間隙に挟持さ れた光変調層とを有する液晶表示装置において、
前記表示領域と前記走査線駆動回路との間の領域における基板間隙と前記表示 領域と前記信号線駆動回路との間の領域における基板間隙とを均一な間隙に調整 する基板間隙薩層を、前記シール材によって覆われる部分を含む前記表示領域 と前記走査線 E¾回路との間の領域および前記表示領域と前記信号 Ilgfj回路と の間の領域のうち少なくともいずれか一方に設けたことを特徴とする液晶表示装 置。
3. スィッチング素子と前記スイツチング素子に接銃された走査線および該走 査線に^するように配置された信号線と前記スイッチング素子に接続された画 素電極と、前記走査線の両端にそれぞれ接铳されるように基板両端の 2辺に沿つ てそれぞれ配置された走査線駆動回路と、 前記信号線の両端にそれぞれ接铳され るように走査線gll回路力 <形成された前記基板の 2辺とは異なる基板両端の 2辺 にそれぞれ配置された信号線駆動回路とを有するスィッチング素子ァレイ基板と、 前記画素電極に間隙を有して対向配置され表示領域を形成する対向電極を有し前 記表示領域の周囲に形成されたシール材によって前記スィッチング素子ァレイ基 板に接着された対向基板と、 周囲を前記シール材によって封止され前記スィツチ ング素子ァレイ基板と前記対向基板との基板間隙に挟持された 調層とを有す る液晶表示装置において、
前記表示領域と前記走査線駆動回路との間の領域における基板間隙と前記表示 領域と前記信号線馬隨回路との間の領域における基板間隙とを均一な間隙に調整 する基板間隙調整層を、前記シ一ル材によつて覆われる部分を含む前記表示領域 と前記走査線尾 Eib回路との間の領域および前記表示領域と前記信号繊隨回路と の間の領域のうち少なくともいずれ力、一方に設けたことを特徴とする液晶表示装
4. スイツチング素子と前記スィッチング素子に接続された走査線および該走 査線に交差するように配置された信号線と前記スィッチング素子に接铳された画 素電極と、 前記走査線の一端に接続されて該走査線の他端は電気的に解放状態と なるように基板の 1辺に配置された走査線駆動回路と、前記信号線の一端に接続 されて該信号線の他端は電気的に解放状態となるように前記走査線駆動回路の配 置された前記基板の 1辺とは異なる向きの 1辺に配置された信号繊隱回路とを 有するスィツチング素子アレイ基板と、前記画素電極に間隙を有して対向配置さ れ表示領域を形成する対向電極を有し前記表示領域の周囲に形成されたシール材 によって前記スィツチング素子アレイ基板に接着された対向基板と、周囲を前記 シール材によつて封止され前記スイツチング素子ァレイ基板と前記対向基板との 基板間隙に挟持された光変調層とを有する液晶表示装置において、
• 前記スイッチング素子アレイ基板と前記対向基板との間の基板間隙を、前記走
- 2 1 - 査繊区動回路の配置された前記基板の 1辺と平行な方向と前記信号線駆動回路の 配置された前記基板の 1辺と平行な方向とで等しく均一な間隙に調整する基板間 隙調整領域または基板間隙調整層を、 前記シール材によって覆われる部分を含む 前記表示領域の外周部のうち前記走査線駆動回路の配置された前記基板の 1辺と 平行な方向およひ 記信号繊区動回路の配置された前記基板の 1辺と平行な方向 のうち少なくともいずれ力、一方に設けたことを特徴とする液晶表示装置。
5. 請求項 1乃至請求項 4記載の液晶表示装置において、
前記基板間隙調整領域または前記基板間隙調整層を、 走査線および信号線のう ち少なくとも一方に重なるように設けたことを特徴とする液晶表示装置。
6. 請求項 1乃至請求項 4記載の液晶表示装置において、
前記基板間隙調整領域または前記基板間隙調整層を、 走査線および信号線に沿 つて設けたことを特徴とする液晶表示装置。
7. 請求項 1乃至請求項 6記載の液晶表示装置において、
前記基板間隙調整層の形成材料として前記液晶表示装置に用いられる材料のう ち少なくとも一つの材料を用いたことを特徵とする液晶表示装置。
8. 請求項 1乃至請求項 7記載の液晶表示装置において、
前記表示領域と前記走査^!区動回路との間の領域に形成される基板間隙調整層 を、前記信号線の形成材料を用いて形成し、前記表示領域と前記信号線駆動回路 との間の領域に形成される基板間隙調整層を、 前記走査線の形成材料を用いて形 成してなることを特徴とする液晶表示装置。
. 請求項 1乃至請求項 8言 emの液晶表示装置にお 、て、
前記基板間隙調整領域または前記基板間隙調整層が、前記走査線および前記信 号線と電気的に絶縁されていることを特徴とする液晶表示装置。
1 0. 請求項 1乃至請求項 9記載の液晶表示装置において、
前記表示領域における基板間隙を、前記基板間隙調整領域または前記基板間隙 調整層によって均一に調整してなることを特徴とする液晶表示装置。
PCT/JP1993/000975 1992-07-15 1993-07-14 Liquid crystal display WO1994002880A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019940700849A KR0159123B1 (ko) 1992-07-15 1993-07-14 액정표시장치
DE69330337T DE69330337T2 (de) 1992-07-15 1993-07-14 Flüssigkristallanzeige
US08/196,215 US5504601A (en) 1992-07-15 1993-07-14 Liquid crystal dispaly apparatus with gap adjusting layers located between the display region and driver circuits
EP93916162A EP0603420B1 (en) 1992-07-15 1993-07-14 Liquid crystal display
US08/577,662 US5691793A (en) 1992-07-15 1995-12-22 Liquid crystal display apparatus having gap adjusting means under the sealing region

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4/187908 1992-07-15
JP18790892 1992-07-15

Publications (1)

Publication Number Publication Date
WO1994002880A1 true WO1994002880A1 (en) 1994-02-03

Family

ID=16214314

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1993/000975 WO1994002880A1 (en) 1992-07-15 1993-07-14 Liquid crystal display

Country Status (6)

Country Link
US (2) US5504601A (ja)
EP (1) EP0603420B1 (ja)
KR (1) KR0159123B1 (ja)
DE (1) DE69330337T2 (ja)
TW (1) TW279963B (ja)
WO (1) WO1994002880A1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0159123B1 (ko) * 1992-07-15 1999-01-15 사토 후미오 액정표시장치
US5852480A (en) * 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
JPH0876141A (ja) * 1994-09-07 1996-03-22 Hitachi Ltd 液晶表示基板
TW373094B (en) * 1994-11-14 1999-11-01 Hitachi Device Engineering Corp Liquid crystal display device having a uniform liquid crystal layer thickness
TW347479B (en) * 1994-12-15 1998-12-11 Sharp Kk Liquid crystal display panel and liquid crystal display apparatus
TW373098B (en) 1995-09-06 1999-11-01 Toshiba Corp Liquid crystal exposure component and its fabricating method
US6888608B2 (en) * 1995-09-06 2005-05-03 Kabushiki Kaisha Toshiba Liquid crystal display device
KR100205388B1 (ko) * 1995-09-12 1999-07-01 구자홍 액정표시장치 및 그 제조방법
JP3737176B2 (ja) 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
US6388728B1 (en) * 1996-05-14 2002-05-14 Canon Kabushiki Kaisha Electrode plate, process for producing the plate, liquid crystal device including same and process for producing the device
US7298447B1 (en) 1996-06-25 2007-11-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display panel
JP3640224B2 (ja) 1996-06-25 2005-04-20 株式会社半導体エネルギー研究所 液晶表示パネル
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
US6465268B2 (en) * 1997-05-22 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
KR100280874B1 (ko) * 1997-09-12 2001-02-01 구본준 액정패널
TW475078B (en) * 1997-09-30 2002-02-01 Toshiba Corp Liquid crystal display device and production of liquid crystal display device
JP3907804B2 (ja) 1997-10-06 2007-04-18 株式会社半導体エネルギー研究所 液晶表示装置
US8310262B2 (en) * 1997-12-05 2012-11-13 Samsung Electronics Co., Ltd. Multiple testing bars for testing liquid crystal display and method thereof
US6292249B1 (en) * 1998-06-30 2001-09-18 Philips Electronics North America Corporation Uniform cell-gap spacing in LCD
GB9827900D0 (en) * 1998-12-19 1999-02-10 Secr Defence Spacers for cells having spaced opposed substrates
GB9827965D0 (en) * 1998-12-19 1999-02-10 Secr Defence Assembly of cells having spaced opposed substrates
US6215534B1 (en) * 1999-03-31 2001-04-10 Intel Corporation Aligning electro-optic material having standoffs formed from a fourth or higher metal interconnection layer
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4666723B2 (ja) 1999-07-06 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
JP4755748B2 (ja) * 1999-09-24 2011-08-24 東芝モバイルディスプレイ株式会社 平面表示装置
US6580094B1 (en) * 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
US6476785B1 (en) * 1999-11-08 2002-11-05 Atmel Corporation Drive circuit for liquid crystal display cell
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2002050754A (ja) * 2000-05-08 2002-02-15 Canon Inc 半導体装置とその製造方法、放射線検出装置とそれを用いた放射線検出システム
JP4609679B2 (ja) * 2000-07-19 2011-01-12 日本電気株式会社 液晶表示装置
KR100697368B1 (ko) * 2000-11-20 2007-03-20 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터-액정표시패널의 제조방법
US6473148B1 (en) 2000-11-28 2002-10-29 Yafo Networks, Inc. Seal pattern for liquid crystal device
US6900852B2 (en) * 2001-01-31 2005-05-31 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display element
JP3702860B2 (ja) * 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置、その製造方法及び電子機器
KR100798308B1 (ko) * 2001-05-11 2008-01-28 엘지.필립스 엘시디 주식회사 액정 표시소자의 스페이서 형성방법
JP4789369B2 (ja) * 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
TWM251142U (en) * 2002-08-14 2004-11-21 Hannstar Display Corp Liquid crystal display panel
KR20040087721A (ko) * 2003-04-07 2004-10-15 엘지.필립스 엘시디 주식회사 액정 표시패널
KR100566454B1 (ko) * 2003-04-07 2006-03-31 엘지.필립스 엘시디 주식회사 액정 표시패널
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
KR100738089B1 (ko) * 2005-12-30 2007-07-12 삼성전자주식회사 표면 전자방출 소자 어레이를 이용한 ｔｆｔ 검사 장치
US8395746B2 (en) 2006-01-31 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
CN100406983C (zh) * 2006-09-07 2008-07-30 友达光电股份有限公司 液晶显示母板
US8976349B2 (en) * 2012-03-30 2015-03-10 Delta Electronics, Inc. Method of manufacturing particle-based image display
CN103413709B (zh) * 2013-08-14 2016-02-24 北京东方惠尔图像技术有限公司 按键组件和超声诊断系统的控制面板组件
KR102233457B1 (ko) * 2013-12-06 2021-03-30 삼성디스플레이 주식회사 표시장치 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01265229A (ja) * 1988-04-15 1989-10-23 Seiko Epson Corp 液晶表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978580A (en) * 1973-06-28 1976-09-07 Hughes Aircraft Company Method of fabricating a liquid crystal display
US3863332A (en) * 1973-06-28 1975-02-04 Hughes Aircraft Co Method of fabricating back panel for liquid crystal display
DE2823845B1 (de) * 1978-05-31 1978-12-14 Siemens Ag Anzeigevorrichtung zur Darstellung von veraenderlichen und festen Informationen
US4448491A (en) * 1979-08-08 1984-05-15 Canon Kabushiki Kaisha Image display apparatus
JPS61147232A (ja) * 1984-12-20 1986-07-04 Canon Inc 液晶素子
JPS61276484A (ja) * 1985-05-31 1986-12-06 Citizen Watch Co Ltd 液晶テレビ受信装置
US4653864A (en) * 1986-02-26 1987-03-31 Ovonic Imaging Systems, Inc. Liquid crystal matrix display having improved spacers and method of making same
JPH01271725A (ja) * 1987-07-25 1989-10-30 Alps Electric Co Ltd 液晶素子
JPH01267518A (ja) * 1988-04-19 1989-10-25 Seiko Epson Corp 液晶表示装置
JPH02220032A (ja) * 1989-02-21 1990-09-03 Seiko Epson Corp 電気光学装置
JP2816982B2 (ja) * 1989-03-16 1998-10-27 松下電子工業株式会社 液晶表示装置
US5181132A (en) * 1990-05-31 1993-01-19 Canon Kabushiki Kaisha Liquid crystal device and method for producing the same with metal spacer in hole of thin film device's insulator
KR930003684B1 (ko) * 1990-12-22 1993-05-08 삼성전관 주식회사 필름형 스페이서와 이를 이용한 액정 셀의 제조방법
KR0159123B1 (ko) * 1992-07-15 1999-01-15 사토 후미오 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01265229A (ja) * 1988-04-15 1989-10-23 Seiko Epson Corp 液晶表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0603420A4 *

Also Published As

Publication number Publication date
DE69330337D1 (de) 2001-07-19
KR0159123B1 (ko) 1999-01-15
DE69330337T2 (de) 2001-11-15
EP0603420A4 (en) 1994-12-21
US5691793A (en) 1997-11-25
TW279963B (ja) 1996-07-01
EP0603420A1 (en) 1994-06-29
EP0603420B1 (en) 2001-06-13
US5504601A (en) 1996-04-02

Similar Documents

Publication Publication Date Title
WO1994002880A1 (en) Liquid crystal display
EP2249199B1 (en) Display device
US6970227B2 (en) Method of manufacturing liquid crystal display device
US10768494B2 (en) Display device
JP3737176B2 (ja) 液晶表示装置
KR100250093B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법
US10254578B2 (en) Liquid crystal display device and method of manufacturing the same
KR100372533B1 (ko) 액정표시장치 및 그 제조방법
JP4059735B2 (ja) 液晶表示装置
US6862060B2 (en) Transflective liquid crystal display
US9280023B2 (en) Liquid crystal display device
KR0162109B1 (ko) 액티브 매트릭스형 액정 표시 디바이스
JPH0682811A (ja) 液晶表示装置
JPH08328036A (ja) 液晶表示装置
JP2000019527A (ja) 液晶表示装置
JP2010008444A (ja) 液晶表示装置
US20090033858A1 (en) Liquid crystal display device and manufacturing method of the same
US20050264750A1 (en) Liquid crystal display apparatus with highly uniform substrate gap
JP4198485B2 (ja) 表示装置用電極基板
US6985203B2 (en) Sealing on alignment films of liquid crystal display device and fabricating method thereof
JP2004053758A (ja) 液晶表示器
JP2002297060A (ja) アクティブマトリクス型表示装置
JP2004279780A (ja) 液晶表示装置
JP2009058879A (ja) 液晶表示装置及びその製造方法
JP2004118215A (ja) 表示装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1993916162

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1019940700849

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1993916162

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 08196215

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 1993916162

Country of ref document: EP