WO1995002948A1 - Method and apparatus for decoding image and method and apparatus for encoding image - Google Patents

Method and apparatus for decoding image and method and apparatus for encoding image Download PDF

Info

Publication number
WO1995002948A1
WO1995002948A1 PCT/JP1994/001141 JP9401141W WO9502948A1 WO 1995002948 A1 WO1995002948 A1 WO 1995002948A1 JP 9401141 W JP9401141 W JP 9401141W WO 9502948 A1 WO9502948 A1 WO 9502948A1
Authority
WO
WIPO (PCT)
Prior art keywords
buffer
image
read
data
reference memory
Prior art date
Application number
PCT/JP1994/001141
Other languages
English (en)
French (fr)
Inventor
Hiroshi Sumihiro
Seiichi Emoto
Takashi Fukuyama
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to US08/392,865 priority Critical patent/US5905534A/en
Priority to BR9405508-4A priority patent/BR9405508A/pt
Priority to KR1019950700967A priority patent/KR100317868B1/ko
Priority to EP94919896A priority patent/EP0660614A4/en
Publication of WO1995002948A1 publication Critical patent/WO1995002948A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Definitions

  • the present invention relates to an image decoding method and apparatus, and an image encoding method and apparatus, and more particularly to transform encoding and predictive encoding.
  • Moving image decoding method and apparatus for decoding the encoded data obtained and reproducing the original image data, and for predicting an image by locally decoding the encoded data obtained by transform coding and predictive coding.
  • a moving image encoding method and apparatus for obtaining the same. Background technology
  • intra-picture encoding For example, in encoding in the spatial axis direction (hereinafter referred to as intra-picture encoding), as shown in A of FIG. 1, for example, a line correlation of a video signal is used, so that the time t! , T 2 , t 3 , ...
  • the image data to be transmitted is one-dimensionally encoded, for example, in the same scan line, or the image is converted to multiple blocks, for example.
  • the image data of each block is divided and two-dimensionally encoded, thereby performing data compression and improving transmission efficiency.
  • inter-picture coding for example, contract prediction coding using the inter-picture correlation of the video signal, that is, as shown in FIG.
  • image data PC 1, PC 2 3 which is the difference (so-called prediction error) of the image data for each corresponding pixel between adjacent images PC 1 and PC 2, ⁇ 2 and ⁇ ⁇ 3,.
  • the video signal can be transmitted with a much smaller amount of data.
  • motion-compensated predictive coding is used in order to further increase the efficiency. That is, for example, when a person at the center of the screen moves, the movement of a moving object on the screen is detected, and the position of the image data used for prediction in the previous image is corrected by the movement.
  • Performing predictive coding can improve coding efficiency. However, even now, much data must be sent to the part where the object moves and appears from behind. Therefore, the coding efficiency can be further improved by performing the motion compensation prediction not only in the forward direction but also in the backward direction or in a combination of the two.
  • a so-called MPEG (Moving Picture Experts Group) 2 is known as a typical method of the motion compensation prediction coding as described above.
  • MPEG 2 is a moving image that has been developed in ISO (International Organization for Standardization) and IEC (International Electrotechnical Commission) CD SC (Sub Committee) 29 CDJTC (Joint Technical Committee) 1 9 CD WG (Working Group) 11 This is a common name for the encoding method.
  • MPEG2 employs a hybrid method combining motion compensated predictive coding and discrete cosine transform (hereinafter referred to as DCT: Discrete Cosine Transform).
  • FIG. 2 is a diagram showing the configuration of a so-called GOP (Group Of Picture) adopted in MPEG2.
  • GOP Group Of Picture
  • frame F2 Since frame F2 is intra-coded, it is called an I-picture (Intra coded picture).
  • Frames F5, F8, F11, and F14 are called P-pictures (Predictive coded pictures) because they are predicted only from the forward direction and are inter-frame coded.
  • Frames F0, F1, F3, F4, F6, F7, F9, F10, F12, F13 are predicted from the front, from the back, or from both directions since the inter-coded full rate arm, 0 called B-pictures (Bidirectionally- predictive coded picture)
  • each slice includes M macroblocks.
  • Each macrob The block is a luminance block composed of 8 x 8 pixels, and the luminance data YO, Yl, ⁇ 2, ⁇ 3 included in the four luminance blocks adjacent vertically and horizontally, and these four It includes color difference data C b and C r of a color difference block consisting of 8 ⁇ 8 pixels in a range corresponding to the luminance block.
  • the macroblock includes 16 ⁇ 16 pixels of luminance data Y 1 to Y 4 that are continuous in the horizontal and vertical scanning directions with respect to the luminance signal. For one chrominance signal, the amount of data is reduced and the time axis is multiplexed, and data for 16 x 16 pixels of the luminance signal is assigned to each chrominance block.
  • the arrangement of the image data in the slice is such that the image data is continuous in macroblock units.
  • the image data is arranged in block units in raster scanning order.
  • the data is made continuous.
  • encoding or decoding processing is performed in units of macroblocks described above.
  • a moving picture coding apparatus conforming to MPEG 2 has a frame memory group 12 and a frame memory group 12 includes a motion vector detection unit.
  • Image data is supplied from a preprocessing circuit (not shown) via a circuit 11. That is, the preprocessing circuit separates the input video signal into a luminance signal and a chrominance signal, and then converts the input video signal into luminance data and chrominance data each having 8 bits. The number of pixels is reduced to, for example, 14 and the luminance data and color difference data are supplied to the frame memory group 12 via the motion vector detection circuit 11.
  • Frame memory groups 1 and 2 follow a preset sequence. Then, the image data of each frame is stored as the image data of the reference original image, the front original image or the rear original image. Specifically, for example, when encoding the image data of frame F3 (B picture) shown in FIG. 2, the image data of frame F3 is stored as the image data of the reference original image.
  • the image data of frame F 2 (I picture) is stored as the image data of the original original image
  • the image data of frame F 5 (P picture) is stored as the image data of the original original image. I do.
  • the motion vector detection circuit 11 reads out the image data of each frame stored in the frame memory group 12 using the above-described data array, that is, the block format, and reads the motion vector of the reference original image. Is detected on a macroblock basis. That is, the motion vector detection circuit 11 uses the front original image and / or the rear original image stored in the frame memory group 12 to calculate the motion vector of the current reference image on a macroblock basis. To detect. Here, the motion vector is detected when the sum of the absolute values of the differences between the images of the luminance data on a macroblock basis is minimized. Then, the detected motion vector is supplied to the motion compensation circuit 23 and the like, and the absolute value sum of the differences between the images in macroblock units is supplied to the forward / backward / bidirectional prediction decision circuit 13 in the image. Is done.
  • the forward / backward Z bidirectional prediction determination circuit 13 determines the macroblock prediction mode of the reference original image, and based on the determined prediction mode, the macroblock.
  • the prediction encoding circuit 14 is controlled so as to perform switching between intra-picture Z forward and backward / bi-directional prediction in units.
  • the predictive coding circuit 14 outputs the input image data itself in the intra-picture coding mode, and respectively outputs the input image data in the forward / backward bi-prediction mode. Then, a difference for each pixel of the input image data with respect to the predicted image (hereinafter, referred to as difference data) is selected, and the selected data is supplied to the DCT circuit 15.
  • the predictive coding circuit 14 includes adders 14a, 14b, 14c and a switch 14d, and these adders 14a, 14b, 14c
  • the image data of the forward predicted image and the backward predicted image are supplied from the motion compensation circuit 23 described later.
  • Addition 0 path 14a generates the difference data of the forward predicted image
  • the adder circuit 14b generates difference data for the backward predicted image
  • the adder circuit 14c generates difference data for the image obtained by averaging the forward predicted image and the backward predicted image
  • the switch 14d Switches and selects one of input image data and difference data for each predicted image based on the prediction mode, and supplies it to the DCT circuit 15.
  • the DCT circuit 15 uses the two-dimensional correlation of the video signal to perform DCT processing on the input image data or difference data in block units, and obtains the obtained coefficient data (contract DCT coefficient) as a quantization circuit. 1 to 6
  • the quantization circuit 16 quantizes the coefficient data using a quantization scale (quantization step size) determined for each macro block or slice, and obtains the quantized data using variable length coding (hereinafter, referred to as “length coding”).
  • VLC Variable Length Code.
  • the VLC circuit 17 converts the quantization data, the quantization scale, and the prediction mode.
  • the data is subjected to variable length coding together with the motion vector and the motion vector, and the obtained encoded data is supplied to the transmission buffer memory 19.
  • the transmission buffer memory 19 smoothes the coded data by storing the coded data once and reading it out at a fixed bit rate, thereby performing a bit stream.
  • the quantization control signal is fed back to the quantization circuit 16 in accordance with the residual data amount remaining in the memory to control the quantization scale.
  • the transmission buffer memory 19 adjusts the amount of data generated as a bit stream, and stores an appropriate amount of remaining data (overflow or overflow) in the memory. Maintain the amount of data that does not cause underflow. For example, when the remaining amount of data increases to an allowable upper limit, the transmission buffer memory 19 increases the quantization scale of the quantization circuit 16 by the quantization control signal, and thereby the quantization data is transmitted. Decrease the amount of data. On the other hand, when the remaining amount of data is reduced to the permissible lower limit, the transmission buffer memory 19 reduces the quantization scale of the quantization circuit 16 by the quantization control signal, so that the quantization data is reduced. Increase the amount of data overnight.
  • the bit stream output from the transmission buffer memory 19 is transmitted at a fixed bit rate to a transmission path, or to a recording medium such as an optical disk, a magnetic disk, or a magnetic tape. It is supplied to the video decoding device via the transmission medium composed of the medium.
  • the inverse quantization circuit 18 inversely quantizes the quantized data supplied from the quantization circuit 16 to obtain coefficient data (to which the quantization distortion is added) corresponding to the output of the DCT circuit 15 described above. ) And inverse coefficient cosine transform of this coefficient data (below, IDCT) o Sine Trasform. ) Supply to circuit 20.
  • the IDCT circuit 20 performs the IDCT processing on the coefficient data, reproduces the image data corresponding to the input image data in the intra-picture coding mode, and performs the prediction coding circuit 14 in the forward-backward bidirectional prediction mode.
  • the difference data corresponding to the output of the signal is reproduced and supplied to the adder 21.
  • the addition circuit 21 includes image data of a forward prediction image or a backward prediction image (hereinafter referred to as prediction image data) that has been motion-compensated from the motion compensation circuit 23 in the forward / backward Z bidirectional prediction mode. ) Is supplied. By adding the motion-compensated predicted image data and the difference data, the image data corresponding to the input image data is obtained in macroblock units. Reproduce.
  • the image data reproduced in this way is stored in the frame memory 22. That is, the inverse quantization circuit 18 to the motion compensation circuit 23 constitute a local decoding circuit, and locally decode the quantized data output from the quantization circuit 16 based on the prediction mode.
  • the decoded image obtained is stored in the frame memory 22 as a forward predicted image or a backward predicted image.
  • the frame memory 22 is made up of a semiconductor memory having a storage capacity of two frames (hereinafter, one frame of memory is referred to as a frame memory and a * ⁇ frame). ), The frame is switched, and the image data supplied from the adder 21 is stored as forward predicted image data or backward predicted image data.
  • a single frame of image data is output as forward predicted image data or output as backward predicted image data, depending on the image to be encoded. You. These predicted image data are exactly the same as the image reproduced by the video decoding device described later.
  • the forward-backward bidirectional predictive coding is performed on the coded image of this based on the predicted image.
  • the motion compensation circuit 23 performs motion compensation on the image data from the frame memory 22 based on the prediction mode and the motion vector, and reads out the read prediction image data. Is supplied to the predictive encoding circuit 14 and the adding circuit 21 as described above.
  • the moving picture decoding apparatus includes a reception buffer memory 31.
  • the reception buffer memory 31 transmits a bit stream via a transmission path or a transmission medium.
  • the bit stream is input, and the bit stream is stored once and supplied to the variable length decoding circuit 32.
  • the variable-length decoding circuit 32 performs variable-length decoding on the bitstream, that is, the encoded data, and reproduces quantized data, a motion vector, a prediction mode, a quantization scale, and the like. These quantized data and quantization scale are supplied to an inverse quantization circuit 33, and a motion vector, a prediction mode, and the like are supplied to a motion compensation circuit 38.
  • the operations of the inverse quantization circuit 33 to the motion compensation circuit 38 are the same as those of the above-described local decoding circuit of the moving picture coding apparatus, and these circuits include the quantization data, the motion vector, and the prediction mode.
  • the present invention has been made in view of such circumstances, and has an image decoding method and apparatus, and an image encoding method and apparatus that can absorb processing speed generated between processing blocks. It is intended to provide.
  • the image decoding method according to the present invention is directed to an image decoding method for decoding an encoded image signal encoded using predictive encoding and DCT, wherein the DCT coefficient is subjected to IDCT processing, The IDCT-processed data is stored in the first buffer, and the decoded image is obtained by adding the predicted image read from the reference memory and the data read from the first buffer. And storing the decoded image in a second buffer, and storing the decoded image read from the second buffer and the software in the reference memory. And
  • the processing speed generated between the processing blocks can be absorbed.
  • the image decoding method is directed to an image decoding method for decoding an encoded image signal encoded using predictive encoding and DCT. Applying the IDCT processing to the DCT coefficient, storing the image data subjected to the IDCT processing in the first buffer, and reading the data read from the first buffer and the data read from the second buffer.
  • a decoded image is generated by adding the predicted image and, the decoded image is stored in a reference memory for generating the predicted image, and the predicted image is read from the reference memory.
  • the prediction image read from the reference memory is stored in the second buffer.
  • the first buffer is also used as the second buffer, and the decoded image is read out from the first buffer in synchronization with writing of the reference memory. It is preferred that By applying such an image decoding method to an image decoding device, it is possible to reduce the memory required for the timing adjustment buffer and reduce the size of the hardware. .
  • FIG. 1 is a diagram for explaining the principle of highly efficient predictive coding.
  • FIG. 2 is a diagram showing a specific configuration of a GOP (group of pictures) of an image sequence.
  • FIG. 3 is a diagram showing a specific configuration of a picture.
  • FIG. 4 is a block diagram showing a conventional example of a video encoding device.
  • FIG. 5 is a block diagram showing a conventional example of a video decoding device.
  • FIG. 6 is a block circuit diagram showing the configuration of the moving picture coding apparatus according to the first embodiment of the present invention.
  • FIG. 7 is a block circuit diagram showing the configuration of the video decoding device according to the first embodiment of the present invention.
  • FIG. 8 is a block diagram showing a motion compensator used in the first embodiment of the present invention.
  • FIG. 9 is a diagram illustrating the timing of the motion compensation unit used in the first embodiment of the present invention.
  • FIG. 10 is a block diagram showing a motion compensator used in the video decoding device according to the second embodiment of the present invention.
  • FIG. 11 is a diagram showing the timing of the motion compensator used in the second embodiment of the present invention.
  • FIG. 12 is a block diagram showing a motion compensating unit used in the moving picture decoding apparatus according to the third embodiment of the present invention.
  • FIG. 13 is a diagram showing data timing of a motion compensation unit used in the third embodiment of the present invention.
  • FIG. 14 is a block diagram showing a motion compensation unit used in the video decoding device according to the fourth embodiment of the present invention.
  • FIG. 15 is a diagram showing the data timing of the motion compensation unit used in the fourth embodiment of the present invention.
  • FIG. 6 is a block circuit diagram showing a schematic configuration of a video encoding device or an encoder according to the first embodiment of the present invention.
  • FIG. 6 portions corresponding to the respective portions in FIG. 4 described above are denoted by the same reference numerals, and description thereof is omitted.
  • a motion vector detection circuit 11 detects a motion vector from the block format image input to the video encoding device shown in FIG. As already described with reference to FIG. 2, the motion vector detection circuit 11 uses the non-interpolated frame as a predicted image and generates an interpolated image using motion detection. Therefore, in order to hold a predicted image for detecting motion, a motion vector is detected between the current reference image and the front original image and the rear original image. Here, the motion vector is detected when the sum of the absolute values of the differences between frames in the block unit is minimized. The sum of the absolute values of the differences between the frames in the unit of a block is sent to the intra-frame forward / bidirectional prediction determination circuit 13. The in-frame forward Z bidirectional prediction determination circuit 13 determines the prediction mode of the reference block based on this value.
  • the prediction encoding circuit 14 switches between intra-frame and forward-bi-prediction on a block-by-block basis, and inputs in the case of intra-frame encoding mode.
  • the image itself generates inter-frame encoded data from each predicted image, and the difference data is read out from the DRAM via the switching circuit 14d.
  • Discrete cosine conversion (DCT) via the transfer buffer 100 Discrete cosine transform) Circuit 1 5 (This is designed to output.
  • the DCT circuit 15 uses the two-dimensional correlation of the video signal to perform discrete cosine conversion of input image data or difference data in block units, and quantizes the resulting converted data. It is designed to output to circuit 16.
  • the quantization circuit 16 quantizes the DCT transform data at a quantization step size determined for each macro block and slice, and as a result, the quantized data obtained at the output terminal is subjected to variable length coding. (VLC: variable length code) circuit 17 and an inverse quantization circuit 18.
  • the quantization scale used for quantization is determined by feeding back the remaining buffer amount of the transmission buffer 19 so that the transmission buffer 19 does not fail. This quantization scale is also supplied to the variable length coding circuit 17 and the inverse quantization circuit 18 together with the quantized data.
  • variable-length coding circuit 17 receiving the quantized data performs variable-length coding on the quantized data together with a quantized scale, a prediction mode, a motion vector, a CBP (Code d block pattern), and the like. It is supplied to the transmission buffer memory 19 as transmission data.
  • the transmission buffer memory 19 temporarily stores the transmission data in the memory, then outputs it as a bit stream at a predetermined timing, and also stores the amount of residual data remaining in the memory.
  • the quantization control signal in macroblock units is fed back to the quantization circuit 16 to control the quantization scale.
  • the transmission buffer memory 19 adjusts the amount of data generated as a bit stream and stores an appropriate amount of remaining data in the memory, ie, overflow or underflow. It is designed to maintain the amount of data that does not cause a problem.
  • the transmission buffer memory increases the quantization scale of the quantization circuit by using the quantization control signal, and the Decrease the amount of coded data.
  • the transmission buffer memory 19 decreases the quantization scale of the quantization circuit 16 by the quantization control signal. In this way, the data amount of the quantized data is increased.
  • the inverse quantization circuit 18 inversely quantizes the quantized data transmitted from the quantization circuit 16 to a representative value and converts the data into inverse quantized data, and converts the output data before the conversion in the quantization circuit 16.
  • the data is decoded, and the inversely quantized data is supplied to an inverse discrete cosine transform (IDCT) circuit 20.
  • IDCT inverse discrete cosine transform
  • the IDCT circuit 20 converts the inversely-quantized data decoded by the inverse-quantization circuit 18 into decoded image data by a conversion process reverse to that of the DCT circuit 15, and generates a macroblock (MB). )
  • the data is output to the motion compensation circuit 23 via the amplifier 102, the adder 21, the DRAM write buffer 106 and the reference frame memory 22.
  • the motion compensation circuit 23 performs local decoding based on the output data of the IDCT circuit 20, the prediction code, and the motion vector, and uses the decoded image as a frame image as a forward reference image or a backward reference image. Write to 2 2.
  • the DRAM read buffer 100, the DRAM write buffer, the -FF 106, and the MB buffer 102 are the reference frame memories 22. This is a buffer required when using an inexpensive memory such as a dynamic RAM access memory (DRAM).
  • DRAM dynamic RAM access memory
  • the DRAM read buffer 100 is used to absorb the difference between the read speed from the reference frame memory 22 and the write speed to the DCT circuit 15. It is a buffer.
  • the MB buffer 102 is a buffer for absorbing the difference between the read speed from the IDCT circuit 20 and the write speed to the frame memory 22.
  • the DRAM write buffer 106 adds the data read from the reference frame memory 22 to the output data from the MB buffer 102, and then adds a delay. This is a buffer for calling.
  • the data read from the reference frame memory 22 is written again to the reference frame memory 22. You need to delay before, so you need this buffer. In addition, since the access to the reference frame memory 22 is performed very frequently from various parts, it is desirable that the useless time be eliminated as much as possible. From the viewpoint of using the reference frame memory 22 as efficiently as possible, from the viewpoint as well, the pre-stage of the reference frame memory 22 is Buffer is indispensable.
  • FIG. 7 shows a block diagram of the video decoding device or decoder.
  • portions corresponding to the respective portions in FIG. 5 described above are denoted by the same reference numerals, and description thereof will be omitted.
  • the bitstream is input to the video decoding device in FIG. 7 via the transmission medium.
  • This bit stream is input to a variable length decoding (IVLC) circuit 32 via a reception buffer 31.
  • the variable-length decoding circuit 32 decodes the quantized data, the motion vector, the prediction mode, the quantization scale, and the like from the bitstream.
  • the quantized data and the quantized scale are input to the following inverse quantization circuit 33.
  • the operations of the inverse quantization circuit 33, 10 1 11 circuit 34, and the motion compensation circuit 38 are as described in the description of the video encoding device or the encoder of FIG. This is the same as the local decoding circuit of the encoding device.
  • the motion compensation circuit 38 performs decoding based on the output data of the IDCT circuit 34, the prediction mode, and the motion vector, and converts the decoded image into a forward reference image or a backward reference image. And write it to Frame Memory 37.
  • This reference image is exactly the same as the image locally decoded by the encoder, and the next decoded image is decoded in both the forward Z direction based on this reference image.
  • the MB buffer 102 and the DRAM write buffer 106 are the MB buffer 102 and the DRAM write buffer 106 in the block diagram of the encoder in FIG. The function and purpose are the same.
  • Figure 8 shows a block diagram that focuses on the input and output timing of signals during operation of each buffer. It also shows the timing at that time.
  • Figure 9 shows the results. In FIG. 9, W indicates a write operation, and R indicates a read operation.
  • each buffer 102, 106 is actually two blocks of memory of the size of the macro block, and writing and reading of the bank are performed. By switching between the outlets, the differences in the speed of each part are absorbed and the timing is adjusted.
  • the MB 102 has a memory 103 of the size of a macro block and a bank 104, and a DRAM write buffer.
  • the fa 106 is composed of a bank 107 of memory having the same macroblock size and a non-bank 108.
  • Figure 9 shows the write (W) and read (R) operations for these banks 103, 104, 107, 108 and the signals S2, S3, S6 And are respectively shown.
  • the MB buffer 102 includes the IDCT circuit 101 (the circuit 20 in FIG. 6 and the circuit 34 in FIG. 7) in macroblock units.
  • the writing is performed at a speed that depends on the speed.
  • reading depends on the writing speed of the reference frame memory 109 (22 in FIG. 6 and 37 in FIG. 7) as shown in the timing of the signal S3 in FIG. Performing at speed.
  • the MB buffer 102 absorbs the difference in speed.
  • the data S 3 read from the MB buffer 10 2 is added to the predicted macro block signal S 4 from the reference frame memory 109, and then added to the DRAM write buffer 10.
  • Write to 6. Reading is performed as indicated by the timing of signal S6 in FIG.
  • the read / write timing of the reference frame memory 109 is adjusted. Is wearing.
  • the motion compensation unit As described above, in the motion compensation unit, the data S4 from the reference frame memory 109 (22 in FIG. 6 and 37 in FIG. 7) and the IDCT circuit 101 (FIG. 20. Motion compensation is performed from S2, which is read out from 34) in Fig. 7.
  • the size of four macroblocks in the MB buffer 102 and the DRAM write buffer 106 is small. It is necessary, and it is hoped that the amount of memory will be further reduced. Therefore, by devising the circuit of the buffer part and increasing the use efficiency of the buffer, the capacity of the buffer is reduced, and further, the overall memory capacity is reduced, and It is conceivable to reduce the scale.
  • the capacity of the DRAM write buffer is reduced by half, and in the third embodiment of the present invention, the MB buffer and the DRAM are used.
  • a buffer having both functions of a writing buffer is used.
  • the read / write of the frame memory 109 is performed with respect to the speed of the IDCT circuit 101. If the speed is fast, the data input to the bank 107 of the DRAM write buffer 106 will be the next data. Since the reading has been completed before the evening comes, when the next block data is input, the buffer 106 is empty. In the method of the first embodiment, even when the bank 107 is empty, data is written to the non-lock 108, and during that time, the bank 107 remains empty. That is, it is impossible for the DRAM write buffer 106 to always have more than one block of data.
  • the DRAM write buffer is sized for one block so that the non-switching is not performed.
  • the second and the second buffers shown in FIGS. 10 and 12, respectively, are used.
  • each buffer can be integrated into one buffer.
  • FIG. 14 As a fourth embodiment of the present invention, and the evening is shown in FIG.
  • the write speed from the IDCT circuit 126 is compared with the write / read speed of the reference frame memory 132 and the reference frame memory is compared. This is effective when the speed is fast enough.
  • FIG. 10 shows, as a second embodiment of the present invention, a local decoding unit of a video encoding device or a motion compensation unit inside a video decoding device.
  • the data S8 output from the IDCT circuit 110 is transferred to the MB buffer 111 having two banks at the read speed of the IDCT circuit 110.
  • Reading from the MB buffer 111 is performed at the same speed as the reading speed of the reference frame memory 117.
  • the other bank 113 reads (R) and the other bank 113 reads (R).
  • the read decoder S9 is sent to the adder 114.
  • a predicted macroblock signal S10 is taken out and sent to the adder 114.
  • the adder 114 adds the predicted macroblock signal S10 from the reference frame memory 117 and the output signal S9 from the MB buffer 111 to add a DRAM write signal. Write to buffer 1 15.
  • the DRAM write buffer 115 holds the data until the reference frame memory 117 is ready to write, and then writes the data to the reference frame memory 117.
  • the buffer 115 for writing the DRAM has a size of one macroblock, that is, a memo.
  • the function equivalent to that of the first embodiment can be achieved with the storage capacity, and the size of the DRAM write buffer 15 can be reduced by half.
  • the circuit in which the bank is switched in the first embodiment is not required, and the circuit can be further reduced.
  • the data S 14 output from the IDCT circuit 118 is stored in the MB buffer 1 19 having two banks.
  • the IDCT circuit is written at the read speed of 118.
  • Reading from the MB buffer 119 is performed at the same speed as the reading speed of the reference frame memory 125.
  • the other bank 121 reads (R)
  • the other bank 122 reads data (R).
  • one bank 120 is reading data. The reading is performed in synchronization with the writing timing of the reference frame memory 125, and the data is sent to the adder 122 when the data is read out.
  • the reference frame memory 125 writes the predicted macroblock signal S 16 to the DRAM write buffer 123.
  • the DRAM write buffer 123 holds the data until the reference frame memory 125 is ready to write, and as soon as the reference frame memory 125 is ready to write, Send data to adder 1 2 2 overnight.
  • the adder 122 outputs the output data of the DRAM write buffer 123. — Add evening and the output signal S 15 from the MB buffer 119 and write it to the reference frame memory 125. At this time, the time from writing to reading to the DRAM write buffer 123 is sufficiently faster than the speed at which the macroblock decoder is read from the IDCT circuit 118.
  • Numeral 3 is the size of one macro block, which can fulfill the function as in the first embodiment, and can reduce the size of the DRAM write buffer 123 by half. .
  • the circuit of the portion where the bank is switched in the first embodiment is not required, and the circuit can be further reduced.
  • FIG. 14 shows, as a fourth embodiment of the present invention, a local decoding section of a moving picture coding apparatus or a motion compensation section inside a moving picture decoding apparatus.
  • the data S 19 output from the IDCT circuit 126 is written to the MB No., which has two links, at the read speed of the IDCT circuit 126, to the MBF 128. . Reading from the MB buffer 128 is performed at the same speed as the reading speed of the reference frame memory 132.
  • the output S 19 of the IDCT circuit 126 is being written to one bank 12 9
  • the other bank 130 is connected to the reference frame frame.
  • the memory 1332 is processed and the output S19 of the IDCT circuit 126 is written to the other bank 130, one bank 1229 is used as a reference frame memory. Re-processing for 132 is being performed.
  • the input of one bank 12 9 of the MB buffer 128 and the other bank 130 needs to switch between the output S 19 of the IDCT circuit and the output S 22 of the adder in units of macro blocks.
  • Write switch The printer 127 is placed before the MB buffer 128.
  • the write switch 1 27 performs the following operation.
  • the output S19 of the IDCT circuit When the output S19 of the IDCT circuit is being written to one bank 1229 of the MB buffer 128, the output S19 of the IDCT circuit 126 is The input S 20 is connected, and the adder output S 22 is connected to the input S 23 of the other punk 130.
  • the output S 19 of the IDCT circuit When writing the output S 19 of the IDCT circuit to the other bank 130 of the MB buffer 128, the output S 19 of the IDCT circuit and the input S of the other bank 130 are written. 2 3 is connected, and the adder output S 22 is connected to the input S 20 of one of the links 12 9.
  • the processing for the reference frame memory 132 is performed according to the following procedure.
  • the data S 24 read from the MB buffer 128 is first sent to the adder 13 1.
  • the predicted macro block signal S 2 ′ is extracted from the reference frame memory 13 2 and sent to the adder 13 1.
  • the adder 1331 adds the predicted macroblock S21 signal from the reference frame memory 1332 to the output signal S24 from the MB buffer 128, and again adds the MB buffer. Write to file 28. At this time, by using the dual port RAM for the MB buffer 128, reading and writing can be performed simultaneously.
  • the MB buffer 128 holds the data until it is written to the reference frame memory 1332, then reads again, and writes to the reference frame memory 132. According to this method, the capacity of the buffer in the motion compensation unit can be reduced by half. But these methods Compares the write speed from the IDCT circuit 126 with the write / read speed of the reference frame memory 132, and compares the speed of the reference frame memory 132 with the speed of the reference frame memory 132. This is effective when the code is + minutes earlier.
  • the motion compensator of the first embodiment requires a buffer having a size of four macroblocks in total.
  • the buffer from the input is required. Timing and reference frame memory can be reduced to two without breaking the timing, so significant memory reduction is achieved and hardware scale is reduced. can do.

Description

明 細 書
画像復号化方法及び装置並びに画像符号化方法及び装置 技 術 分 野 本発明は、 画像復号化方法及び装置並びに画像符号化方法及び装 置に関 し、 特に、 変換符号化及び予測符号化によ り得られる符号化 データ を復号化 して、 元の画像データ を再生する動画像復号化方法 及び装置、 並びに変換符号化及び予測符号化によ り得られる符号化 データ を局所復号化して予測画像を得る動画像符号化方法及び装置 に関する。 背 景 技 術
従来、 例えばテ レビ会議システム、 テ レビ電話システム等のよう に動画の映像信号を遠隔地に伝送するシステムや、 動画の映像信号 を光ディス ク、 磁気ディ ス ク、 磁気テープ等の画像記録媒体に記録 し、 また記録された動画の映像信号を再生するシステム等において、 伝送路あるいは記録媒体を効率良く利用するために、 映像信号の有 するライ ン相関やフ レーム相関を利用 して映像信号を所謂高能率符 号化 し、 空間軸方向と時間軸方向の冗長度を落と して有意情報のみ を伝送 し、 伝送効率を高めるよう になされている。
例えば空間軸方向の符号化 （以下、 画像内符号化という。 ） では、 図 1 の Aに示すよう に、 映像信号の例えばライ ン相関を利用するも ので、 時刻 t ！ 、 t 2 、 t 3 、 · · · において動画を構成する各画 像 P C 1、 P C 2、 P C 3、 · · ' を伝送しょう とする場合、 伝送 処理すべき画像データを、 例えば同一走査線内で 1 次元符号化 した り、 例えば画像を複数のブロ ックに分割 し、 各ブロ ックの画像デー 夕を 2次元符号化するこ と によ り、 デ一夕圧縮を行い、 伝送効率を 向上させている。
また、 時間軸方向の符号化 （以下、 画像間符号化という。 ） では、 映像信号の画像間相関を利用 して例えば所請予測符号化によ り、 す なわち図 1の Bに示すよう に、 順次隣合う画像 P C 1及び P C 2、 卩 〇 2及び卩 〇 3、 · · · 間の対応する画素毎の画像データの差分 (所謂予測誤差） でなる画像データ P C 1 2、 P C 2 3、 · · · を 求め、 これらの画像データ P C 1 2、 P C 2 3, · · · を伝送する こと によ り、 データ圧縮を行い、 伝送効率を向上させている。
かく して、 画像 P C 1、 P C 2、 P C 3、 · · ' の全ての画像デ —夕 を伝送する場合と比較して、 格段に少ないデ一夕量で映像信号 を伝送することができる。
また、 上述の画像間符号化における予測符号化では、 さ ら に効率 を高めるために、 動き補償予測符号化が用いられる。 すなわち、 例 えば画面中央の人物が移動する場合等、 画面中の動いている物体に 対してその動きを検出 し、 その動き分だけ前の画像中で予測に用い る画像データの位置を補正 して予測符号化を行う こ とによ り、 符号 化効率を向上させるこ とができる。 しか し、 これでもまだ、 物体が 移動 して後ろから出現した部分に対しては、 多く のデータを送らな けらばならない。 そこで、 動き補償予測を上述の前方だけではな く、 後方あるいは両者を組み合わせて行う こ とによ り、 さ らに符号化効 率を高めるこ とができる。 上述のよ うな動き補償予測符号化の代表的な方式と して、 いわゆ る M P E G ( Moving Picture Experts Group) 2が知られている。
M P E G 2 とは、 I S O (国際標準化機構） と I E C (国際電気標 準会議） CD J T C ( Joint Technical Committee ) 1の S C ( Sub Committee) 2 9 CD W G ( Working Group) 1 1 において進行 してき た動画像符号化方式の通称である。
M P E G 2では、 動き補償予測符号化と離散コサイ ン変換 （以下、 D C T: Discrete Cosine Transform と いう。 ） を組み合わせたノ、 イブ リ ツ ド（Hybrid)方式が採用されている。
こ こで、 M P E G 2において、 画像がどのよう なシーケンス に従 つて画像内符号化又は画像間符号化されるかについて説明する。 図 2は、 M P E G 2で採用されているいわゆる G O P (グループォブ ピクチャ： Group Of Picture) の構成を示す図であ り、 この図 2で は、 G O Pが 1 5枚のフ レームで構成されている例を示したもので ある。
フ レーム F 2は'、 画像内符号化されるので、 I ピクチャ （ Intra coded picture ) と呼ばれる。 フ レーム F 5、 F 8、 F 1 1、 F 1 4は、 前方向からのみから予測されてフ レーム間符号化されるので、 Pピクチャ （Predictive coded picture ) と呼ばれる。 フ レーム F 0、 F 1、 F 3、 F 4、 F 6、 F 7、 F 9、 F 1 0、 F 1 2、 F 1 3は、 前方向から、 後方向から、 又は両方向から予測されてフ レー ム間符号化されるので、 B ピクチャ （ Bidirectionally- predictive coded picture) と呼ばれる 0
1枚のピクチャは、 図 3 に示すよう に、 N個のスライ スに分割さ れ、 各スライ スが M個のマクロブロ ヅ ク を含んでいる。 各マク ロブ ロ ヅ ク は、 8 x 8画素からなる輝度プロ ヅクであって上下左右に隣 接した 4つの輝度ブロ ック に含まれる輝度データ Y O、 Y l、 Υ 2、 Υ 3 と、 これらの 4つの輝度ブロ ック に対応する範囲の 8 x 8画素 からなる色差ブ ロ ヅクの色差データ C b 、 C r とを含んでいる。 す なわち、 マクロブロックは、 輝度信号に対して、 水平及び垂直走査 方向に連続する 1 6 X 1 6画素分の輝度データ Y 1 〜 Y 4 を含んで いるのに対し、 これに対応する 2つの色差信号においては、 デ一夕 量が低減処理された後、 時間軸多重化処理され、 それぞれ 1 つの色 差ブロ ックに輝度信号の 1 6 X 1 6画素分に対するデータが割 り 当 て られる。
そ して、 スライ ス内の画像データの配列は、 マク ロブロ ッ ク単位 で画像デ一夕が連続するよ う になされており、 このマク ロブロ ヅ ク 内ではラスタ走査の順にブロ ヅク単位で画像データが連続するよう になされている。 そ して、 M P E G 2では、 上述したマクロブ ロ ヅ ク単位で符号化又は復号化処理が行われるよう になつている。
具体的には、 M P E G 2 に準拠した動画像符号化装置は、 図 4 に 示すよ う に、 フ レームメ モ リ群 1 2 を備え、 フレームメ モ リ群 1 2 には、 動きべク トル検出回路 1 1 を介 して前処理回路 （図示せず） から画像データが供給される。 すなわち、 前処理回路は、 入力映像 信号を輝度信号と色差信号に分離した後、 それぞれ 8 ビッ トからな る輝度データ、 色差データ に変換する と共に、 例えば所請 4 : 2： 0では色差データの画素数を例えば 1 4 に低減し、 これらの輝度 デ一夕、 色差データを動きベク トル検出回路 1 1 を介してフ レーム メモ リ群 1 2 に供給する。
フ レームメモ リ群 1 2 は、 予め設定されているシーケンス に従つ て、 各フ レームの画像データ を参照原画像、 前方原画像又は後方原 画像の画像データ と して記憶する。 具体的には、 例えば図 2 に示し たフ レーム F 3 ( B ピクチャ ） の画像データを符号化すると きは、 このフ レーム F 3の画像データを参照原画像の画像データ と して記 憶し、 フ レーム F 2 ( I ピクチャ） の画像デ一夕 を前方原画像の画 像データ と して記憶し、 フ レーム F 5 ( P ピクチャ ） の画像データ を後方原画像の画像データ と して記憶する。
動きベク トル検出回路 1 1 は、 フ レームメモ リ群 1 2 に記憶され た各フ レームの画像データ を上述したデ一夕配列、 すなわちブロ ッ クフォーマヅ 卜で読み出して、 参照原画像の動きべク トルをマクロ ブロ ッ ク単位で検出する。 すなわち、 動きベク トル検出回路 1 1 は、 フレームメ モ リ群 1 2 に記憶された前方原画像及び 又は後方原画 像を用いて、 現在の参照画像の動きべク トルをマク ロブロ ッ ク単位 で検出する。 こ こで、 動きベク トルの検出は、 マク ロブロ ッ ク単位 での輝度データの画像間差分の絶対値和が最小になるものを、 その 動きベク トルとする。 そ して、 検出された動きベク トルは動き補償 回路 2 3等に供給され、 マク ロブロ ッ ク単位での画像間差分の絶対 値和は画像内 前方/後方/両方向予測判定回路 1 3 に供給される。
この画像内 前方/後方 Z両方向予測判定回路 1 3 は、 この値を も と に、 参照原画像のマク ロブロ ックの予測モー ド を決定し、 決定 した予測モー ド に基づいて、 マクロブロ ック単位で画像内 Z前方ノ 後方/両方向予測の切 り換えを行うよう に予測符号化回路 1 4 を制 御する。
予測符号化回路 1 4は、 画像内符号化モー ドの と きは入力画像デ 一夕そのものを、 前方/後方ノ両方向予測モー ドの ときはそれぞれ の予測画像に対する入力画像データの画素毎の差分 （以下、 差分デ 一夕 と いう。 ） を選択し、 選択したデータを D C T回路 1 5 に供給 する。 すなわち、 この予測符号化回路 1 4は、 加算回路 1 4 a、 1 4 b、 1 4 c及び切換スィ ヅチ 1 4 dを備え、 これらの加算回路 1 4 a、 1 4 b, 1 4 c には、 後述する動き補償回路 2 3から前方予 測画像と後方予測画像の画像デ一夕が供給されてお り、 加算 0路 1 4 aは、 前方予測画像に対する差分デ一夕を生成 し、 加算回路 1 4 bは、 後方予測画像に対する差分データを生成し、 加算回路 1 4 c は、 前方予測画像と後方予測画像を平均 した画像に対する差分デー 夕を生成し、 切換スイ ッチ 1 4 dは、 予測モー ド に基づいて、 入力 画像データ、 各予測画像に対する差分デ一夕のいずれか 1つを切り 換え選択して、 D C T回路 1 5 に供給する。
D C T回路 1 5 は、 映像信号の 2次元相関を利用 して、 入力画像 デ一夕又は差分データ をブロック単位で D C T処理し、 得られる係 数デ一夕 （所請 D C T係数） を量子化回路 1 6 に供給する。
量子化回路 1 6は、 マク ロブロ ック又はスライ ス毎に定ま る量子 化スケール （量子化ステヅブサイズ） を用いて係数データを量子化 し、 得られる量子化データ を可変長符号化 （以下、 V L C: Variab le Length Codeと いう。 ） 回路 1 7及び逆量子化回路 1 8に供給す る。 と ころで、 この量子化に用いる量子化スケールは、 後述する送 信バッ ファメモ リ 1 9のバ ヅ ファ残量をフィ ー ドノ ヅクする こ とに よって、 送信バッファメモ リ 1 9が破綻しない値に決定され、 この 量子化スケールも、 V L C回路 1 7及び逆量子化回路 1 8に供給さ れる。
V L C回路 1 7は、 量子化デ一夕を、 量子化スケール、 予測モー ド、 動きベク トルと共に可変長符号化 し、 得られる符号化デ一夕を 送信バ ッフ ァメ モ リ 1 9 に供給する。
送信バヅ フ ァ メ モ リ 1 9 は、 符号化データ を一旦記憶した後、 一 定の ビヅ ト レー トで読み出すこ と によ り、 符号化データ を平滑化し、 ビヅ ト ス ト リーム と して出力すると共に、 メ モ リ に残留 して いる残 留データ量に応じてマクロブロ ック単位の量子化制御信号を量子化 回路 1 6 にフィ ー ドバヅク して量子化スケールを制御する。 これに よ り、 送信バヅ フ ァメ モ リ 1 9 は、 ビヅ ト ス ト リ ーム と して発生さ れるデータ量を調整し、 メ モ リ 内に適正な残量 （オーバーフ ロー又 はアンダーフローを生じさせないようなデータ量） のデータ を維持 する。 例えば、 データ残量が許容上限にまで増量すると、 送信バッ ファメ モ リ 1 9 は、 量子化制御信号によって量子化回路 1 6 の量子 化スケールを大き く するこ と によ り、 量子化データのデータ量を低 下させる。 一方、 デ一夕残量が許容下限まで減量すると、 送信バッ ファメ モ リ 1 9 は、 量子化制御信号によって量子化回路 1 6 の量子 化スケールを小さ く するこ と によ り、 量子化デ一夕のデータ量を増 量させる。
このよう に して、 送信バヅファメモ リ 1 9 から出力される ビヅ 卜 ス ト リ ームは一定のビヅ ト レー トで伝送路や、 光ディ スク、 磁気デ イス ク、 磁気テープ等の記録媒体からなる伝送メディ アを介 して、 動画像復号化装置に供給される。
一方、 逆量子化回路 1 8 は、 量子化回路 1 6から供給される量子 化データを逆量子化して、 上述の D C T回路 1 5 の出力に対応する 係数データ （量子化歪みが加算されている） を再生 し、 この係数デ —夕 を逆離散コサイ ン変換 （以下、 I D C T： I nve rs e D i s c re te C o sine Trasf ormと いう。 ） 回路 2 0 に供給する。
I D C T回路 2 0 は、 係数データを I D C T処理 して、 画像内符 号化モー ドでは入力画像データに対応する画像データを再生 し、 前 方 後方ノ両方向予測乇一 ドでは予測符号化回路 1 4の出力に対応 する差分デ一夕を再生 して、 加算回路 2 1 に供給する。
この加算回路 2 1 には、 前方ノ後方 Z両方向予測モー ドの と き、 動き補償回路 2 3から動き補僂された前方予測画像又は後方予測画 像の画像データ （以下、 予測画像デ一夕 という。 ） が供給されてお り、 この動き補償された予測画像データ と差分データを加算するこ とによ り、 入力画像デ一夕 に対応する画像デ一夕.をマク ロブロ ック 単位で再生する。
そ して、 このよ うに して再生された画像データは、 フ レームメモ リ 2 2 に記憶される。 すなわち、 逆量子化回路 1 8 〜動き補償回路 2 3 は、 局所復号化回路を構成し、 予測モー ドに基づいて、 量子化 回路 1 6から出力される量子化データ を局所復号化 し、 得られる復 号画像を前方予測画像又は後方予測画像と してフ レ一ムメ モ リ 2 2 に記憶する。 具体的には、 フ レームメ モ リ 2 2は、 2 フ レーム分の 記憶容量を有する半導体メ モ リからな り （以下、 1 フ レーム分のメ モ リ をフ レームノ、 *ヅフ ァ と い う。 ） 、 フ レームノ、 *ヅ フ ァのノ ンク切 り換えを行い、 加算回路 2 1 から供給される画像データを前方予測 画像データ又は後方予測画像データ と して記憶する。 そ して、 記憶 された画像データは、 符号化する画像に応じて、 単一のフ レームの 画像データが、 前方予測画像データ と して出力された り、 後方予測 画像データ と して出力される。 これらの予測画像データは、 後述す る動画像復号化装置で再生される画像と全く 同一の画像であ り、 次 の符号化処理画像はこの予測画像をも と に前方 後方 両方向予測 符号化が行われる。
具体的には、 動き補償回路 2 3 は、 予測モー ド、 動きベク トルに 基づいて、 フ レームメ モ リ 2 2から画像データを動き補償を施 して 読み出 し、 この読み出 した予測画像データを、 上述 したよう に、 予 測符号化回路 1 4及び加算回路 2 1 に供給する。
次に、 動画像復号化装置について説明する。
動画像復号化装置は、 図 5 に示すよう に、 受信バッフ ァメ モ リ 3 1 を備え、 この受信バッファメモ リ 3 1 は、 伝送路や伝送メディ ア を介 してビヅ ト ス ト リ ームが入力され、 このビヅ ト ス 卜 リームを一 旦記憶した後、 可変長復号化回路 3 2 に供給する。
可変長復号化回路 3 2 は、 ビッ トス ト リーム、 すなわち符号化デ 一夕を可変長復号化して、 量子化データ、 動きベク トル、 予測モー ド、 量子化スケール等を再生する。 これらの量子化データ、 量子化 スケールは逆量子化回路 3 3 に供給され、 動きベク トル、 予測モー ド等は動き補償回路 3 8 に供給される。
逆量子化回路 3 3〜動き補儻回路 3 8 の動作は上述した動画像符 号化装置の局所復号化回路と同じであ り、 これらの回路は、 量子化 データ、 動きベク トル、 予測モー ド、 量子化スケール、 及び既に再 生されてフ レーム メ モ リ 3 7 のフ レームバッ フ ァ 3 7 a、 3 7 b に 記憶されている前方予測画像データ と後方予測画像データを用いて、 復号化を行う。 この結果、 加算回路 3 5 から再生画像デ一夕がブロ ヅ ク フ ォーマヅ 卜 で出力される。
しか しながら、 従来の動画像符号化装置や動画像復号化装置にお いては、 各処理ブロ ッ ク間で生ずる処理ス ピ一 ドを吸収するための 具体的な構成が提案されていなかった。
本発明は、 このような実情に鑑みてなされたものであ り、 各処理 ブロ ッ ク間で生ずる処理ス ピー ドを吸収できるよう な画像復号化方 法及び装置並びに画像符号化方法及び装置を提供するこ とを目的と する。
また、 本発明の他の目的は、 各プロ ヅ ク間の処理ス ピー ド 吸収 するために用い られるバヅ フ ァメ モ リ の利用効率を上げ、 バッファ の容量を減ら し、 全体のメ モ リ量を減ら して回路規模を小さ く し得 るよ うな画像復号化方法及び装置並びに画像符号化方法及び装置を 提供するこ とである。 発 明 の 開 示 本発明に係る画像復号化方法は、 予測符号化及び D C Tを用いて 符号化された符号化画像信号を復号化する画像復号化方法において、 D C T係数に I D C T処理を施し、 上記 I D C T処理されたデータ を、 第 1 のバヅフ ァに記憶し、 参照用メ モ リから読み出された予測 画像と上記第 1 のバッファから読み出されたデータ とを加算して復 号化画像を生成 し、 上記復号化画像を第 2のバッ フ ァ に記憶し、 上 記第 2 のバ、ソフ ァから読み出された上記復号化画像を上記参照用メ モ リ に記憶する こ とを特徴とする。
このような構成によって、 各処理ブロ ック間で生ずる処理ス ピ一 ドを吸収するこ とができる。
また、 本発明に係る画像復号化方法は、 予測符号化及び D C Tを 用いて符号化された符号化画像信号を復号化する画像復号化方法に おいて、 上記 D C T係数に I D C T処理を施し、 上記 I D C T処理 された画像データ を第 1のバッファに記憶し、 上記第 1 のバッファ から読み出されたデータ と第 2のバッフ ァから読み出された予測画 像と を加算して復号化画像を生成 し、 上記復号化画像を上記予測画 像を生成するための参照用メ モ リ に記憶 し、 上記参照用メモ リ から 上記予測画像を読み出 し、 上記参照用メ モ リ から読み出された上記 予測画像を上記第 2バッフ ァ に記憶する こ とを特徴とする。
さ ら に、 上記第 1 のバヅファは上記第 2 のバヅフ ァと兼用であつ て、 上記復号化画像は、 上記第 1のバッファから上記参照用メ モ リ の書き込みタイ ミ ングに同期 して読み出されるこ とが好ま しい。 このような画像復号化方法を画像復号化装置に適用するこ と によ つて、 タイ ミ ング調整用バヅファに必要なメ モ リ を削減し、 ハー ド ウェアの規模の縮小を図る こ とができる。
また、 上述した画像復号化方法を局所復号化に用いた画像符号化 方法及び画像符号化装置を構成するこ とができ、 この場合も、 各処 理ブロ ック間で生ずる処理ス ピー ドを吸収するこ とができ、 さ らに 夕ィ ミ ング調整用バッファ に必要なメ モ リ を削減し、 ハー ド ウェア の規模の縮小を図るこ とができる。 図面の簡単な説明 図 1 は、 高能率予測符号化の原理を説明するための図である。 図 2 は、 画像シーケンスの G O P (グループォブピクチャ ） の具 体的な構成を示す図である。
図 3 は、 ピクチャの具体的な構成を示す図である。 図 4 は、 動画像符号化装置の従来例を示すブロ ッ ク図である。 図 5 は、 動画像復号化装置の従来例を示すブロ ッ ク図である。 図 6 は、 本発明の第 1 の実施例となる動画像符号化装置の構成を 示すブロ ヅ ク回路図である。
図 7 は、 本発明の第 1 の実施例となる動画像復号化装置の構成を 示すブロ ヅク回路図である。
図 8 は、 本発明の第 1 の実施例に用い られる動き補償部を示すブ ロヅ ク図である。
図 9 は、 本発明の第 1-の実施例に用い られる動き補償部のデ一夕 タイ ミ ングを表す図である。
図 1 0は、 本発明の第 2の実施例となる動画像復号化装置に用い られる動き補償部を示すブロ ック図である。
図 1 1 は、 本発明の第 2 の実施例に用いられる動き補償部のデ一 夕タイ ミ ングを表す図である。
図 1 2は、 本発明の第 3 の実施例となる動画像復号化装置に用い られる動き補僂部を示すブロ ック図である。
図 1 3は、 本発明の第 3 の実施例に用いられる動き補償部のデー タ夕ィ ミ ングを表す図である。
図 1 4は、 本発明の第 4の実施例となる動画像復号化装置に用い られる動き補償部を示すブロ ック図である。
図 1 5 は、 本発明の第 4の実施例に用いられる動き補償部のデー 夕タイ ミ ングを表す図である。
発明を実施するための最良の形態 以下、 本発明に係る画像復号化方法及び装置並びに画像符号化方 法及び装置の好ま しい実施例について、 図面を参照 しながら説明す る。
図 6 は、 本発明の第 1の実施例となる動画像符号化装置あるいは エンコーダの概略構成を示すプロ ヅク回路図である。
この図 6 において、 前述した図 4の各部と対応する部分には同じ 指示符号を付して説明を省略する。
図 6 の動画像符号化装置に入力されたブロ ックフォーマツ 卜の画 像に対 して、 動きべク トル検出回路 1 1 で動きべク トルの検出を行 う。 動きベク トル検出回路 1 1 は、 すでに図 2で説明したよ う に、 非補間フ レームを予測画像と して、 動き検出を用いて補間画像の生 成を行う。 このため動きを検出するための予測画像を保持するため に、 前方原画像と後方原画像を保持して動きベク トルの検出を、 現 在の参照画像との間で行う。 ここで、 動きベク トルの検出は、 ブロ ック単位でのフ レーム間差分の絶対値和が最小になるものを、 その 動きべク トルとする。 このプロ ヅク単位でのフ レーム間差分の絶対 値和はフ レーム内 前方/両方向予測判定回路 1 3 に送られる。 フ レーム内ノ前方 Z両方向予測判定回路 1 3は、 この値をも と に、 参 照ブロ ックの予測乇一 ドを決定する。
この予測モー ドをも とに、 予測符号化回路 1 4では、 ブロ ッ ク単 位でフ レーム内/前方ノ両方向予測の切 り換えを行い、 フ レーム内 符号化乇一 ドの場合は入力画像そのものを、 前方/両方向予測モ一 ドの と きはそれぞれの予測画像からのフ レーム間符号化デ一夕 を発 生し、 当該差分データ を、 切換回路 1 4 d を介し、 D R A M読み出 し用バヅファ 1 0 0 を介してディ スク リ ー ト コサイ ン変換 （ D C T ： discrete cosine transform ) 回路 1 5 (こ出力するよう ίこなされて いる。
D C T回路 1 5 は、 映像信号の 2次元相関を利用 して、 入力画像 データ又は差分デ一夕をブロ ック単位でディ スク リー ト コサイ ン変 換し、 その結果得られる変換データを量子化回路 1 6 に出力するよ う になされている。 ― 量子化回路 1 6 は、 マク ロブロ ックおよびスライ ス毎に定ま る量 子化ステヅプサイ ズで D C T変換デ一夕 を量子化 し、 その結果出力 端に得られる量子化データ を可変長符号化 （ V L C: variable len gth code) 回路 1 7及び逆量子化回路 1 8に供給する。 量子化に用 いる量子化スケールは、 送信バヅ フ ァ 1 9のバヅ フ ァ残量をフ ィ ー ドバッ クするこ と によって、 送信バッフ ァ 1 9が破綻しない値に決 定する。 この量子化ス ケールも、 可変長符号化回路 1 7及び逆量子 化回路 1 8 に、 量子化データ とともに供給される。
量子化データ を受けとつた可変長符号化回路 1 7は、 量子化デー 夕を、 量子化スゲール、 予測モー ド、 動きベク トル、 C B P ( Code d block pattern ) などと共に可変長符号化処理 し、 伝送データ と して送信バヅフ ァメ モ リ 1 9 に供給する。
送信バヅファメ モ リ 1 9は、 伝送データを一旦メ モ リ に格納 した 後、 所定のタイ ミ ングでビ ヅ トス ト リ ームと して出力すると共に、 メモ リ に残留している残留データ量に応じてマク ロブロ ヅ ク単位の 量子化制御信号を量子化回路 1 6 にフ ィ ー ドバッ ク して量子化スケ ールを制御するよう になされている。 これによ り送信バッフ ァメモ リ 1 9 は、 ビヅ ト ス ト リーム と して発生されるデータ量を調整し、 メモ リ 内に適正な残量、 すなわちオーバ一フロー又はアンダーフロ 一を生 じさせないようなデータ量、 のデ一夕 を維持するよう になさ れている。 ちなみに送信バ ヅファメモ リ のデ一夕残量が許容上限に まで増量すると、 送信バッフ ァメ モ リ は量子化制御信号によって量 子化回路の量子化スケールを大き く する こ と によ り、 量子化データ のデータ量を低下させる。
また、 これとは逆に送信バッファメ モ リ 1 9のデ一夕残量が許容 下限値まで減量すると、 送信バッファメ モ リ 1 9は量子化制御信号 によって量子化回路 1 6の量子化スケールを小さ く するこ と によ り、 量子化デ一夕のデータ量を増大させる。
逆量子化回路 1 8は、 量子化回路 1 6から送出される量子化デー 夕を代表値に逆量子化して逆量子化データに変換し、 出力データの 量子化回路 1 6 における変換前の変換データを復号 し、 逆量子化デ 一夕 をディ スク リ ー ト コサイ ン逆変換 I D C T ( inverse discrete cosine transform ) 回路 2 0に供給するよう になされている。
I D C T回路 2 0は、 逆量子化回路 1 8で復号された逆量子化デ 一夕 を、 D C T回路 1 5 とは逆の変換処理で復号画像データ に変換 し、 マクロブロ ヅ ク （ M B： macro block ) ノ ヅ フ ァ 1 0 2、 加算 器 2 1、 D RAM書き込み用バッファ 1 0 6及び参照用フ レームメ モ リ 2 2を介して、 動き補償回路 2 3 に出力するよ う になされてい る。 動き補償回路 2 3は、 I D C T回路 20の出力データ と予測乇 ー ド、 動きベク トルをも と に局所復号を行い、 復号画像を前方参照 画像も し く は後方参照画像と してフ レームメ モ リ 2 2 に書き込む。 前方/雨方向予測の場合は、 参照画像からの差分が I D C T回路 2 0の出力と して送られて く るために、 この差分を参照画像に対して 足し込むこ とで局所復号を行っている。 この参照画像は、 デコーダ で復号される画像と全く 同一の画像であ り、 次の処理画像は、 この 参照画像をもと に、 前方 Z両方向予測を行う。
こ こ で、 D R AM読み出 し用ノ ヅ フ ァ 1 0 0、 D R A M書き込み 用ノ、 - ヅ フ ァ 1 0 6、 及び M Bノ ヅ フ ァ 1 0 2は、 参照用フ レームメ モ リ 2 2と して D RAM (ダイ ナミ ヅ クランダムアクセスメ モ リ： dynamic ramdom access memor ) のよ うな安価なメ モ リ を用いる场 合に必要とされるバヅ フ ァである。
どのバッファ においても、 8 X 8のブロ ッ ク内の全画素を一度貯 め込む必要があるため、 その分の遅延が生じる。 すなわち D R AM 読み出 し用バッフ ァ 1 0 0は、 参照用フ レームメ モ リ 2 2からの読 み出 しス ピー ド と D C T回路 1 5への書き込みス ピー ドの違いを吸 収するためのバッファである。 また M Bバッファ 1 0 2は、 I D C T回路 20からの読み出 しス ピ一 ド とフ レームメ モ リ 2 2への書き 込みス ピー ドの違いを吸収するためのバッファである。 D R A M書 き込み用バヅ フ ァ 1 0 6は、 参照用フ レームメモ リ 2 2から読み出 したデ一夕を、 M Bバヅ フ ァ 1 0 2からの出力データ と足しあわせ た後に、 遅延をかけるためのバヅ フ ァである。
参照用フ レームメモ リ 2 2は、 読み出 しと書き込みを同時に行う こ とができないため、 参照用フ レームメ モ リ 2 2から読み出 したデ 一夕 を、 再び参照用フ レームメモ リ 2 2 に書き込む前に遅延をかけ る必要があ り、 そのために、 このバッフ ァが必要となる。 また、 参 照用フ レームメ モ リ 2 2へのアクセスは、 いろいろな部分から非常 に頻繁に行われて いるため、 可能な限り無駄な時間は除かれるのが 望ま しい。 参照用フ レームメ モ リ 2 2をなるベく 効率良 く利用する という この観点からも、 参照用フ レームメモ リ 2 2の前段には、 こ のバッ ファが必要不可欠である。
次に、 図 7に動画像復号化装置あるいはデコーダのブロ ッ ク図を を示す。 この図 7 において、 前述した図 5の各部と対応する部分に は同 じ指示符号を付して説明を省略する。
図 7の動画像復号化装置には、 伝送メディ アを介 してビッ トス ト リームが入力される。 この ビヅ トス 卜 リ ームは受信バッファ 3 1 を 介して可変長復号化 （ I V L C ) 回路 3 2に入力される。 可変長復 号化回路 3 2は、 ビヅ トス ト リームから量子化データ と、 動きべク トル、 予測モー ド、 量子化スケールなどを復号する。 この量子化デ —夕 と量子化スケールは次の逆量子化回路 3 3に入力される。
逆量子化回路 3 3、 1 0じ 11回路 3 4、 動き補償回路 38の動作 は図 5の動画像符号化装置あるいはエンコーダの説明で述べた通り であ り、 上述した図 6の動画像符号化装置の局所復号化回路と同じ である。
具体的には、 動き補償回路 3 8は、 I D C T回路 34の出力デー 夕 と予測モー ド、 動きベク トルをも と に復号を行い、 復号画像を前 方参照画像も し く は後方参照画像と してフ レームメ モ リ 3 7 に書込 む。 この参照画像は、 エンコーダで局所復号される画像と全く 同一 の画像であ り、 次の復号画像はこの参照画像をも と に、 前方 Z両方 向での復号が行われる。 なお、 M Bバ ヅ フ ァ 1 0 2、 及び D R AM 書き込み用バッフ ァ 1 0 6は、 図 6のエンコーダのブロ ックダイヤ グラム における、 M Bバッ フ ァ 1 0 2、 D R A M書き込み用バッフ ァ 1 0 6 と機能、 目的とも、 同じものである。
こ こで、 各バッ ファの動作中の信号の入出力夕ィ ミ ングに絞って 表したブロ ック図を図 8に示す。 またそのときのタイ ミ ングを示し たものが図 9である。 図 9 中の Wは書き込み動作を、 Rは読み出 し 動作をそれぞれ示 している。
各バヅファ 1 0 2、 1 0 6の大きさは、 実際には図 8 に示すよう に、 マクロブロ ッ クの大きさのメ モ リ を 2バンク分使用 してお り、 そのバンクの書き込みと読み出 しとを切 り換えるこ とによ り、 各部 のス ピー ドの違いの吸収やタイ ミ ング合わせを行なっている。 すな わち、 M Bノ、' ヅ フ ァ 1 0 2は、 マクロブロ ヅ クの大きさのメ モ リの ノ ンク 1 0 3とバンク 1 0 4 とから成 り、 D RA M書き込み用バヅ ファ 1 0 6は、 同 じく マク ロブロ ヅクの大きさのメ モ リ のバンク 1 0 7 とノ ンク 1 0 8 とから成っている。 図 9 には、 これらのバンク 1 0 3、 1 04、 1 0 7、 1 0 8についての書き込み （ W) 及び読 み出 し （ R ) 動作と、 各部の信号 S 2、 S 3、 S 6 とをそれぞれ示 している。
M Bノ ヅ フ ァ 1 0 2には、 図 9の信号 S 2のタイ ミ ングに示すよ う に、 マクロブロ ック単位で I D C T回路 1 0 1 (図 6の回路 2 0、 図 7の回路 34に相当） のス ピ一 ドに依存した速度で書き込みを行 なっている。 一方読み出しは、 図 9の信号 S 3のタイ ミ ングに示さ れるよ う に、 参照用フ レームメモ リ 1 0 9 (図 6の 2 2、 図 7の 3 7 ) の書き込みス ピー ド に依存した速度で行なって いる。 このよう に M Bバッファ 1 0 2では、 速度の違いを吸収している。 M Bノ ヅ ファ 1 0 2から読み出 したデ一夕 S 3は、 参照用フ レームメ モ リ 1 0 9からの予測マクロブロ ッ ク信号 S 4 と足し合わせた後で、 D R AM書き込み用バッファ 1 0 6に書き込む。 読み出 しは、 図 9の信 号 S 6のタイ ミ ングで示されるよう に行なわれる。 ここでは参照用 フ レームメ モ リ 1 0 9の読み出し書き込みタイ ミ ングの調整を行な つている。
以上によ り、 動き補償部では、 参照用フ レームメ モ リ 1 0 9 (図 6の 2 2、 図 7の 3 7 ) からのデ一夕 S 4と、 I D C T回路 1 0 1 (図 6の 2 0、 図 7の 34 ) からの読み出しデ一夕 S 2よ り動き補 償を行なっている。
これらのバヅフ ァを用いること によ り、 I D C T回路 1 0 1 (図 6の 2 0、 図 7の 34 ) からの読み出 し と、 参照用フ レームメ モ リ 1 0 9 (図 6の 2 2、 図 7の 3 7 ) への書き込みス ピー ドの違いを 吸収でき、 参照用フ レームメ モ リ 1 0 9 と して安価な D R A Mを用 いる こ とが可能となる。
と こ ろで、 上述した本発明の第 1の実施例においては、 M Bパッ フ ァ 1 0 2 と D R AM書き込み用ノ ヅ フ ァ 1 0 6 とで、 マクロブロ ヅ ク 4個分の大きさが必要となり、 さ ら にメ モ リ の量を減らすこと が望まれている。 そこで、 バッファ部分の回路を工夫して、 バ ヅ フ ァの利用効率を上げるこ と によ り、 ノ ヅ フ ァの容量を減ら し、 さ ら には全体のメモ リ容量を減ら し、 回路規模を小さ く する こ とが考え られる。
すなわち、 後述する本発明の第 2の実施例においては、 D R AM 書き込み用バッフ ァの容量を半分に減ら してお り、 また、 本発明の 第 3の実施例においては、 M Bバヅフ ァ と D R A M書き込み用バヅ ファ との両方の機能を併せ持つバッフ ァを用いている。
これは、 図 8、 図 9 に示す本発明の第 1の実施例のタイ ミ ングを 考える と、 I D C T回路 1 0 1のス ピー ドに対して、 フ レームメモ リ 1 0 9の読み出 し書き込みス ピ一 ドが速い場合、 D R AM書き込 み用バヅフ ァ 1 0 6のバンク 1 0 7に入力 したデータは、 次のデー 夕が来る前に読み出しが終了 しているため、 次のブロ ッ クデータが 入力すると きは、 バヅ フ ァ 1 0 6内は空の状態になっている。 上記 第 1の実施例の方法では、 バンク 1 0 7が空の状態でも、 データは ノ ンク 1 0 8に書き込んで しまい、 その間バンク 1 0 7は空の状態 が続いて しまう。 すなわち D RAM書き込み用バヅ ファ 1 0 6 には、 常に 1ブロ ヅク分以上のデータを持つこ とが起こ り えない。
そこで、 D R A M書き込み用バヅフ ァを 1ブロ ッ ク分の大きさに して、 ノ ンクの切 り換えを行なわないよ う に したものが、 図 1 0及 び図 1 2にそれぞれ示す第 2及び第 3の実施例である。 これらの実 施例では、 それぞれの D R AM書き込み用バヅ フ ァ 1 1 5、 1 24 の位置が異なっている。
さ ら に、 これら第 2、 第 3の実施例のタイ ミ ングを検討する と、 例えぱ図 1 0の第 2の実施例における M Bバッフ ァ 1 1 1のバンク 1 1 2、 1 1 3 について、 I D C T回路 1 1 0からの書き込みを行 なっているバンク とは逆の読み出 しを行なっているバンクは、 書き 込み時間に比べて読み出し時間が非常に短い場合、 その大半の時間 は次の書き込み待ちの状態になる。 そこで、 この待ち時間に D R A M書き込み用バッファ 1 1 5で行なっている遅延動作を行なわせる こ と によ り、 各バヅファを 1つにま とめるこ とができる。 この方法 は、 図 1 4に本発明の第 4の実施例と して示してお り、 その夕イ ミ ングを図 1 5 に示す。 ただ し、 この方法は、 I D C T回路 1 2 6か らの書き込みス ピー ド と、 参照用フ レームメ モ リ 1 3 2の書き込み 読み出 しス ピ一 ド を比較して、 参照用フ レームメ モ リのスピー ドが、 十分早い場合に有効である。
以下、 本発明の第 2〜第 4の実施例と しての動画像復号化装置、 あるいは動画像符号化装置の局所復号化回路について、 図面を参照 しながら説明する。 こ こで、 動き補償回路及びその周辺部分以外の 構成については、 これらの実施例の主眼とすると こ ろに影響を与え ないので、 ここでは説明を省略する。
図 1 0には、 本発明の第 2の実施例と して、 動画像符号化装置の 局所復号化部、 あるいは動画像復号化装置の内部の動き補償部を示 している。
この図 1 0に示す動き補償部においては、 I D C T回路 1 1 0か ら出力 したデータ S 8は、 2バンクある M Bバヅ フ ァ 1 1 1 に、 I D C T回路 1 1 0の読み出 し速度で書き込まれる。 M Bバッ フ ァ 1 1 1からの読み出 しは、 参照用フ レームメモ リ 1 1 7の読み出 し速 度と同 じ速度で行なわれる。 このとき、 図 1 1 に示すよう に、 一方 のバンク 1 1 2 に書き込み （ W) を行なっている と きは他方のバン ク 1 1 3は読み出 し （ R ) を、 他方のバンク 1 1 3 に書き込みを行 なっている ときは、 一方のバンク 1 1 2は読み出 しを行なって いる。 読み出 したデ一ダ S 9は加算器 1 1 4 に送る。
参照用フ レーム メ モ リ 1 1 7か らは、 予測マク ロブロ ヅ ク信号 S 1 0 を取り 出し加算器 1 1 4に送る。 加算器 1 1 4では、 参照用フ レームメモ リ 1 1 7からの予測マクロブロ ヅ ク信号 S 1 0 と、 M B ノ ヅ フ ァ 1 1 1からの出力信号 S 9を加算して、 D R AM書き込み 用バヅ フ ァ 1 1 5 に書き込む。 D R A M書き込み用バヅ ファ 1 1 5 では、 参照用フ レームメモ リ 1 1 7が書き込む準備のできるまでの 間デ一夕を保持し、 その後参照用フ レームメモ リ 1 1 7 に書き込ん でい く。
この とき、 D R AM書き込み用バヅ フ ァ 1 1 5への書き込みから 読み出 しまでの時間が、 I D C T回路 1 1 0からマクロブロ ヅ クデ —夕 を読み出す速度よ り十分早いため、 D R AM書き込み用バッフ ァ 1 1 5は、 1 マクロブロ ヅ ク分の大きさすなわちメモ リ容量で、 上記第 1の実施例と同等の機能を果たすこ とができ、 D R A M書き 込み用バヅ フ ァ 1 5の大きさを半分に節約できる。 しかも、 上記第 1の実施例においてバンク切 り換えを行なっていた部分の回路が必 要な く な り、 さ ら に回路の縮小ができる。
次に、 本発明の第 3の実施例と して、 図 1 2の動き補償回路では、 I D C T回路 1 1 8から出力 したデ一夕 S 1 4は、 2バンクある M Bバッファ 1 1 9 に、 I D C T回路 1 1 8の読み出 し速度で書き込 まれる。
M Bノ ヅ フ ァ 1 1 9からの読み出しは、 参照用フ レームメ モ リ 1 2 5の読み出し速度と同じ速度で行なわれる。 この とき、 図 1 3に 示すよ う に、 一方のバンク 1 2 0に書き込み （W ) を行なって いる ときは他方のバンク 1 2 1 は読み出 し （ R ) を、 他方のバンク 1 2 1 に書き込みを行なっている ときは、 一方のバンク 1 2 0は読み出 しを行なっている。 読み出 しは、 参照用フ レームメ モ リ 1 2 5の書 き込みタイ ミ ングと同期して行ない、 デ一夕は加算器 1 2 2 に送つ ている。
参照用フ レームメモ リ 1 2 5は、 D R AM書き込み用バヅ フ ァ 1 2 3 に予測マク ロブロ ヅ ク信号 S 1 6 を書き込む。 D R AM書き込 み用バッファ 1 2 3では、 参照用フ レームメ モ リ 1 2 5が書き込む 準備のできるまでの間データを保持し、 参照用フ レームメ モ リ 1 2 5が書き込む準備ができ しだい、 加算器 1 2 2にデ一夕を送る。 加算器 1 2 2では、 D R AM書き込み用バッフ ァ 1 2 3の出力デ —夕 と、 M Bバッファ 1 1 9からの出力信号 S 1 5 とを加算して、 参照用フ レームメ モ リ 1 2 5 に書き込んでい く。 このと き、 D R A M書き込み用バッファ 1 2 3への書き込みから読み出 しまでの時間 が、 I D C T回路 1 1 8からマクロブロ ヅクデ一夕 を読み出す速度 よ り十分早いため、 D RA M書き込み用バッファ 1 2 3は、 1 マク ロブロ ックの大きさで、 上記第 1の実施例の通り の機能を果たすこ とができ、 D R AM書き込み用バヅ フ ァ 1 2 3の大きさを半分に節 約できる。 しかも、 上記第 1の実施例でバンク切 り換えを行なって いた部分の回路が必要な く な り、 さ ら に回路の縮小ができる。
次に、 図 1 4は本発明の第 4の実施例と して、 動画像符号化装置 の局所復号化部あるいは動画像復号化装置の内部の動き補償部を示 している。
この図 1 4において、 I D C T回路 1 2 6から出力 したデ一夕 S 1 9は、 2ノ ンクある M Bノ、' ヅ フ ァ 1 2 8に I D C T回路 1 2 6の 読み出 し速度で書き込まれる。 M Bバッファ 1 2 8からの読み出 し は、 参照用フ レームメ モ リ 1 3 2の読み出 し速度と同じ速度で行な われる。 このと き、 図 1 5 に示すよう に、 一方のバンク 1 2 9 に I D C T回路 1 2 6の出力 S 1 9の書き込みを行なっていると きは、 他方のバンク 1 3 0は参照用フ レームメ モ リ 1 3 2 に対する処理を 行ない、 他方のバンク 1 3 0 に I D C T回路 1 2 6の出力 S 1 9の 書き込みを行なっている と きは、 一方のバンク 1 2 9は参照用フ レ ームメ モ リ 1 3 2 に対する処理を行なっている。
M Bバッファ 1 2 8の一方のバンク 1 2 9 と他方のバンク 1 3 0 は、 マクロブロ ッ ク単位でその入力が、 I D C T回路の出力 S 1 9 と加算器出力 S 2 2を切り換える必要があるため、 書き込み切 り換 え器 1 2 7を M Bバヅ フ ァ 1 2 8の前に置く。
書き込み切り換え器 1 2 7では、 以下のような動作を行なってい る。
M Bバヅ フ ァ 1 28の一方のバンク 1 2 9 に I D C T回路の出力 S 1 9の書き込みを行なっているときは、 I D C T回路 1 2 6の出 力 S 1 9 と一方のバンク 1 2 9の入力 S 20を接続 し、 加算器出力 S 2 2 を他方のパンク 1 3 0の入力 S 2 3に接続している。 M Bバ ヅフ ァ 1 2 8の他方のバンク 1 3 0に I D C T回路の出力 S 1 9の 書き込みを行なっていると きは、 I D C T回路の出力 S 1 9 と他方 のバンク 1 3 0の入力 S 2 3を接続し、 加算器出力 S 2 2を一方の ノ ンク 1 2 9の入力 S 2 0 に接続している。
こ こで、 参照用フ レームメ モ リ 1 3 2 に対する処理とは、 以下に 示すよ うな手順で行なわれる。
M Bバッファ 1 28から読み出 したデ一夕 S 2 4はまず加算器 1 3 1 に送られる。 参照用フ レームメモ リ 1 3 2からは、 予測マクロ ブロ ッ ク信号 S 2'1 を取り 出 し、 加算器 1 3 1 に送られる。 加算器 1 3 1では、 参照用フ レームメモ リ 1 3 2からの予測マクロブロ ヅ ク S 2 1信号と、 M Bバヅ フ ァ 1 28からの出力信号 S 24を加算 して、 再び、 M Bバヅ フ ァ 1 28に書き込む。 このとき、 M Bバヅ ファ 1 28 にはデュアルポー ト R A Mを使用する こ とによ り、 読み 出 し と書き込みを同時に行なう こ とができる。
M Bバヅファ 1 28では、 参照用フ レームメモ リ 1 3 2へ書き込 むまでの間、 データを保持 し、 その後再度読み出 しを行ない、 参照 用フ レームメモ リ 1 3 2に書き込む。 この方法によ り、 動き補償部 でのバヅファの容量を半減するこ とができる。 ただ しこれらの方法 は、 I D C T回路 1 2 6からの書き込みス ピー ド と、 参照用フ レー ムメ モ リ 1 3 2の書き込み読み出 しス ピー ドを比較 して、 参照用フ レームメモ リ 1 3 2のス ピ一 ドが+分早い場合に有効である。
従って、 上記第 1の実施例の動き補償部には、 全部でマクロプロ ヅク 4個分の大きさのバヅ ファが必要であつたが、 上記第 4の実施 例によれば、 入力からのタイ ミ ングおよび参照用フ レームメ モ リへ のタイ ミ ングを崩すこ とな く 2個分に減らすこ とができ、 大幅なメ モ リ の縮小が行なわれ、 ハ一 ドウエアの規模を小さ く するこ とがで きる。

Claims

請 求 の 範 囲
1. 予測符号化及び D C T を用いて符号化された符号化画像信号を 復号化する画像復号化方法において、
D C T係数に I D C T処理を施し、
上記 I D C T処理されたデータを、 第 1 のバッ フ ァに記憶し、 参照用メモ リ から読み出された予測画像と上記第 1 のバヅフ ァか ら読み出されたデータ とを加算して復号化画像を生成 し、
上記復号化画像を第 2のバッファに記憶し、
上記第 2のバッファから読み出された上記復号化画像を上記参照 用メ モ リ に記憶する
こ と を特徴とする画像復号化方法。
2. 上記第 1 のバッファは、 それぞれ少な く とも 1 マクロブロ ヅ ク 分の容量を有する第 1 のバンク と第 2のバンクから成り、
上記 I D C T処理されたデータはマク ロブロ ッ ク単位で上記 I D C T処理の読み出 し速度と同 じ速度で上記第 1及び第 2のバンクに 交互に書き込まれ、
上記第 1 及び第 2のバンク に記憶されたデータは、 上記参照用メ モ リ の読み出し速度と同じ速度で交互に読み出される
こ とを特徴とする請求項 1 に記載の画像復号化方法。
3. 上記第 2のバヅフ ァは、 少な く と も 1 マクロブロ ヅ ク分の容量 を有する第 3及び第 4のバッファからな り、 上記第 1 のバヅ ファから読み出されたデータは、 上記第 3及び第 4のバ ヅフ ァ に交互に書き込まれ、
上記第 3及び第 4 に書き込まれたデ一夕は、 上記第 3及び第 4の バッ フ ァから上記参照メモ リ の書き込みタイ ミ ングに同期して交互 に読み出される
こ と を特徴とする請求項 1 に記載の画像復号化方法。
4. 上記復号化画像は、 上記第 2のバッファから上記参照用メ モ リ の書き込みタイ ミ ングに同期 して読み出される
こ と を特徴とする請求項 1 に記載の画像復号化方法。
5. 上記第 1 のパヅファは上記第 2のバッファ と兼用であって、 上記復号化画像は、 上記第 1 のバッフ ァから上記参照用メ モ リの 書き込みタイ ミ ングに同期 して読み出される
こ と を特徴とする請求項 1 に記載の画像復号化方法。
6. 予測符号化及び D C T を用いて符号化された符号化画像信号を 復号化する画像復号化方法において、
上記 D C T係数に I D C T処理を施し、
上記 I D C T処理された画像データ を第 1 のバヅ ファに記憶 し、 上記第 1 のバヅ フ ァから読み出されたデ一夕 と第 2 のバヅ フ ァか ら読み出された予測画像とを加算して復号化画像を生成 し、
上記復号化画像を上記予測画像を生成するための参照用メ モ リ に sti憶し、
上記参照用メ モ リから上記予測画像を読み出 し、 上記参照用メ モ リから読み出された上記予測画像を上記第 2のバ ヅ フ ァ に記憶する
こ と を特徴とする画像復号化方法。
7. 上記第 1のバヅフ ァは、 それぞれ少な く とも 1 マクロブロ ヅ ク 分の容量を有する第 1のバンク と第 2のバンクから成り、
上記 I D C T処理された画像データはマクロブロ ック単位で上記 I D C T処理の読み出 し速度と同 じ速度で上記第 1及び第 2のバン クに交互に書き込まれ、
上記第 1及び第 2のバンク に記憶されたデータは、 上記参照用メ モ リ の読み出し速度と同じ速度で交互に読み出される
こ と を特徴とする請求項 6 に記載の画像復号化方法。
8. 上記予測画像は、 上記第 2のバッフ ァから上記参照用メ モ リの 書き込みタイ ミ ングに同期 して読み出される
こ とを特徴とする請求項 6 に記載の画像復号化方法。
9. 予測符号化及び D C Tを用いて符号化された符号化画像信号を 復号化する画像復号化装置において、
D C T係数に I D C T処理を施す I D C T手段と、
上記 I D C T処理されたデ一夕を記憶する第 1のバヅ フ ァ と、 参照用メモ リ から読み出された予測画像と上記第 1のバッフ ァか ら読み出されたデ一夕 とを加算して復号化画像を生成する加算手段 と、
上記復号化画像を記憶する第 2のバッファ と、 上記第 2のバッ ファから読み出された上記復号化画像を記憶する 上記参照用メモ リ と
を有すること を特徴とする画像復号化装置。
1 0. 上記第 1 のバッファは、 それぞれ少な く と も 1 マクロブロ ヅ ク分の容量を有する第 1のバンク と第 2のバンクから成 り、
上記 I D C T処理されたデータはマク ロブロ ヅ ク単位で上記 I D C T処理の読み出 し速度と同 じ速度で上記第 1及び第 2のバンクに 交互に書き込まれ、
上記第 1及び第 2のバンク に記憶されたデータは、 上記参照用メ モ リ の読み出 し速度と同じ速度で交互に読み出される
こ と を特徴とする請求項 9 に記載の画像復号化装置。
1 1. 上記第 2のバヅ フ ァは、 少な く と も 1 マク ロブロ ヅ ク分の容 量を有する第 3及び第 4のバッファからなり、
上記第 1 のバヅ フ ァから読み出されたデータは、 上記第 3及び第 4のノ ヅファに交互に書き込まれ、
上記第 3及び第 4 に書き込まれたデータは、 上記第 3及び第 4の バッ フ ァから上記参照メモ リ の書き込みタイ ミ ングに同期して交互 に読み出される
こ と を特徴とする請求項 9 に記載の画像復号化装置。
1 2. 上記復号化画像は、 上記第 2のバッフ ァから上記参照用メモ リの書き込みタイ ミ ングに同期して読み出される
こ と を特徴とする請求項 9 に記載の画像復号化装置。
1 3. 上記第 1のバッファは上記第 2のバッファ と兼用であって、 かつ 2つバンク を有するデュアルポー ト RAMで構成され、
上記 I D C T手段の出力及び上記加算手段の出力を上記 2つのバ ンクのいずれか入力する切 り換え手段を有し、
上記復号化画像は、 上記第 1のバッフ ァから上記参照用メ モ—リの 書き込みタイ ミ ングに同期 して読み出される
こ と を特徴とする請求項 9 に記載の画像復号化装置。
1 4. 予測符号化及び D C Tを用いて符号化された符号化画像信号 を復号化する画像復号化装置において、
上記 D C T係数に I D C T処理を施す I D C T手段と、
上記 I D C T処理された画像デ一夕 を記憶する第 1のバッ フ ァと、 上記第 1のバヅ ファから読み出されたデータ と第 2のバヅ フ ァか ら読み出された予測画像と を加算して復号化画像を生成する加算手 段と、
上記復号化画像を記憶する上記予測画像を生成するための参照用 メモ リ と、
上記参照用メ モ リから読み出された上記予測画像を記憶する上記 第 2のノ、 *ヅ フ ァ と
を有するこ と を特徴とする画像復号化装置。
1 5. 上記第 1のバッファは、 それぞれ少な く とも 1マクロブロ ッ ク分の容量を有する第 1のバンク と第 2のバンクから成 り、
上記 I D C T処理された画像データはマクロプロ ック単位で上記 I D C T処理の読み出 し速度と同 じ速度で上記第 1及び第 2のパン クに交互に書き込まれ、
上記第 1及び第 2のバンク に記憶されたデータは、 上記参照用メ モ リ の読み出し速度と同じ速度で交互に読み出される
こ と を特徴とする請求項 1 4に記載の画像復号化装置。
1 6. 上記予測画像は、 上記第 2のバッファから上記参照用メ モ リ の書き込みタイ ミ ングに同期 して読み出される
こ と を特徴とする請求項 1 4に記載の画像復号化装置。
1 7. 予測符号化及び D C Tを用いた画像符号化方法において、 画像データに D C T処理を施して D C T係数を生成 し、
上記 D C T係数に I D C T処理を施 し、
上記 I D C T処理されたデータを、 第 1のバッ フ ァに記憶し、 参照用メモ リ から読み出された予測画像と上記第 1のバヅフ ァか ら読み出された ^—夕 とを加算して局所復号化画像を生成し、 上記局所復号化画像を第 2のバッフ ァ に記憶し、
上記第 2のバッファから読み出された上記局所復号化画像を上記 参照用メモ リ に記憶する
こ と を特徴とする画像符号化方法。
1 8. 入力画像データ と上記予測画像との差分を演算し、
上記差分をバッ ファに記憶し、
上記バッファ に記憶された差分を上記画像デ一夕 と して読み出す こ と を特徴とする請求項 1 7に記載の画像符号化方法。
1 9 . 上記第 1 のバ ヅ フ ァ は、 それぞれ少な く と も 1 マク ロブロ ヅ ク分の容量を有する第 1 のバンク と第 2 のバンクから成 り、
上記 I D C T処理されたデータはマク ロブロ ヅ ク単位で上記 I D C T処理の読み出 し速度と同 じ速度で上記第 1及び第 2のバンクに 交互に書き込まれ、
上記第 1及び第 2のバンク に記憶されたデータは、 上記参照用メ モ リ の読み出 し速度と同 じ速度で交互に読み出される
こ と を特徴とする請求項 1 7 に記載の画像符号化方法。
2 0. 上記第 2のバッファは、 少なく と も 1 マク ロブロ ック分の容 量を有する第 3及び第 4のバッファからなり、
上記第 1 のバッ ファから読み出されたデ一夕は、 上記第 3及び第 4のバッファに交互に書き込まれ、
上記第 3及び第 4 に書き込まれたデータは、 上記第 3及び第 4の バッ フ ァから上記参照メ モ リ の書き込みタイ ミ ングに同期 して交互 に読み出される
こ と を特徴とする請求項 1 7 に記載の画像符号化方法。
2 1 . 上記局所復号化画像は、 上記第 2のバッフ ァから上記参照用 メモ リ の書き込みタイ ミ ングに同期して読み出される
こ と を特徴とする請求項 1 7 に記載の画像符号化方法。
2 2. 上記第 1 のバヅファは上記第 2 のバヅファ と兼用であって、 上記局所復号化画像は、 上記第 1 のバッファから上記参照用メモ リの害き込み夕ィ ミ ングに同期して読み出される
こ と を特徴とする請求項 1 7に記載の画像符号化方法。
2 3. 予測符号化及び D C Tを用いた画像符号化方法において、 画像データ に D C T処理を施して D C T係数を生成し、 上記 D C T係数に I D C T処理を施 し、
上記 I D C T処理された画像データ を第 1のパヅ フ ァ に記憶し、 上記第 1のバッファから読み出されたデータ と第 2のバヅフ ァか ら読み出された予測画像と を加算して局所復号化画像を生成 し、 上記局所復号化画像を上記予測画像を生成するための参照用メモ リ に記億し、
上記参照用メ モ リから上記予測画像を読み出 し、
上記参照用メ モ リから読み出された上記予測画像を上記第 2のバ ヅフ ァ に記憶する
こ と を特徴とする画像符号化方法。
24. 入力画像データ と上記予測画像との差分を演算し、
上記差分をバッファ に記憶し、
上記バッファ に記憶された差分を上記画像データ と して読み出す こ と を特徴とする請求項 2 3に記載の画像符号化方法。
2 5. 上記第 1のバッファは、 それぞれ少な く と も 1マクロブロ ヅ ク分の容量を有する第 1のバンク と第 2のバンクから成り、
上記 I D C T処理された画像データ はマクロブロ ック単位で上記 I D C T処理の読み出 し速度と同 じ速度で上記第 1及び第 2のバン クに交互に書き込まれ、
上記第 1及び第 2のバンク に記憶されたデ一夕は、 上記参照用メ モ リ の読み出 し速度と同 じ速度で交互に読み出される
こ と を特徴とする請求項 2 3に記載の画像符号化方法。
26. 上記予測画像は、 上記第 2のバヅ フ ァから上記参照用メ モ リ の書き込みタイ ミ ングに同期 して読み出される
こ と を特徴とする請求項 2 3に記載の画像符号化方法。
2 7. 予測符号化及び D C Tを用いた画像符号化装置において、 画像データに D C T処理を施して D C T係数を生成する D C T手 段と、
上記 D C T係数に I D C T処理を施す I D C T手段と、
上記 I D C T処理されたデータを記憶する第 1のバッファ と、 参照用メモ リ から読み出された予測画像と上記第 1のバッフ ァか ら読み出されたデ一夕 とを加算して局所復号化画像を生成する加算 手段と、
上記局所復号化画像を記憶する第 2のバッファ と、
上記第 2のバッファから読み出された上記局所復号化画像を記憶 する上記参照用メ モ リ と
を有すること を特徴とする画像符号化装置。
28. 入力画像データ と上記予測画像との差分を演算する手段と、 上記差分を記憶するバッフ ァとを有し、
上記 D C T手段は上記バッファから読み出された差分に D C T処 理を施す
こ と を特徴とする請求項 2 7 に記載の画像符号化装置。
2 9. 上記第 1 のバッファは、 それぞれ少な く と も 1 マクロブロ ヅ ク分の容量を有する第 1のバンク と第 2のバンクから成 り、
上記 I D C T処理されたデータはマク ロブロ ッ ク単位で上記 I D C T処理の読み出 し速度と同 じ速度で上記第 1及び第 2のパンクに 交互に書き込まれ、
上記第 1 及び第 2のバンク に記憶されたデータは、 上記参照用メ モ リ の読み出 し速度と同じ速度で交互に読み出される
こ と を特徴とする請求項 2 7 に記載の画像符号化装置。
3 0. 上記第 2 のバヅ フ ァは、 少な く と も 1 マク ロブロ ヅ ク分の容 量を有する第 3及び第 4のバヅフ ァからなり、
上記第 1 のバッファから読み出されたデータは、 上記第 3及び第 4のバ ヅフ ァ に交互に書き込まれ、
上記第 3及び第 4 に書き込まれたデ一夕は、 上記第 3及び第 4の バッ フ ァから上記参照メモ リ の書き込みタイ ミ ングに同期して交互 に読み出される
こ と を特徴とする請求項 2 7 に記載の画像符号化装置。
3 1 . 上記局所復号化画像は、 上記第 2のバッフ ァから上記参照用 メモ リ の書き込みタイ ミ ングに同期して読み出される
こ と を特徴とする請求項 2 7 に記載の画像符号化装置。
3 2. 上記第 1のバッファは上記第 2のバッファ と兼用であって、 かつ 2つバンク を有するデュアルポ一 卜 R AMで構成され、
上記 I D C T手段の出力及び上記加算手段の出力を上記 2つのバ ンクのいずれか入力する切 り換え手段を有し、
上記復号化画像は、 上記第 1のバッフ ァから上記参照用メ モ リの 書き込みタイ ミ ングに同期 して読み出される
こ と を特徴とする請求項 2 7に記載の画像符号化装置。
3 3. 予測符号化及び D C Tを用いた画像符号化装置において、 画像データに D C T処理を施して D C T係数を生成する D C T手 段と、
上記 D C T係数に I D C T処理を施す I D C T手段と、
上記 I D C T処理された画像データ を記憶する第 1のバッ フ ァと、 上記第 1のバッファから読み出されたデータ と第 2のバッ フ ァか ら読み出された予測画像と を加算して局所復号化画像を生成する加 算手段と、
上記局所復号化画像を記憶する上記予測画像を生成するための参 照用メ モ リ と、
上記参照用メ モ リから読み出された上記予測画像を記憶する上記 第 2のバッファ と
を有すること を特徴とする画像符号化装置。
34. 入力画像データ と上記予測画像との差分を演算する手段と、 上記差分を記憶するバッフ ァ とを有し、
上記 D C T手段は上記バヅファから読み出された差分に D C T処 理を施す
こ と を特徴とする請求項 3 3に記載の画像符号化装置。
3 5. 上記第 1のバッファは、 それぞれ少な く と も 1マクロブロ ヅ ク分の容量を有する第 1のパンク と第 2のバンクから成り、
上記 I D C T処理された画像データはマクロブロ ック単位で上記 I D C T処理の読み出 し速度と同 じ速度で上記第 1及び第 2のパン クに交互に書き込まれ、
上記第 1及び第 2のバンク に記憶されたデータは、 上記参照用メ モ リ の読み出 し速度と同じ速度で交互に読み出される
こ と を特徴とする請求項 3 3に記載の画像符号化装置。
3 6. 上記予測画像は、 上記第 2のバッファから上記参照用メ モ リ の書き込みタイ ミ ングに同期 して読み出される
こ と を特徴とする請求項 3 3に記載の画像符号化装置。
PCT/JP1994/001141 1993-07-12 1994-07-12 Method and apparatus for decoding image and method and apparatus for encoding image WO1995002948A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US08/392,865 US5905534A (en) 1993-07-12 1994-07-12 Picture decoding and encoding method and apparatus for controlling processing speeds
BR9405508-4A BR9405508A (pt) 1993-07-12 1994-07-12 Processo e aparelho decodificador e codificador de imagem.
KR1019950700967A KR100317868B1 (ko) 1993-07-12 1994-07-12 화상복호화방법및장치와,화상부호화방법및장치
EP94919896A EP0660614A4 (en) 1993-07-12 1994-07-12 IMAGE DECODING METHOD AND DEVICE AND IMAGE CODING METHOD AND DEVICE.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17192193 1993-07-12
JP5/171921 1993-07-12

Publications (1)

Publication Number Publication Date
WO1995002948A1 true WO1995002948A1 (en) 1995-01-26

Family

ID=15932323

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1994/001141 WO1995002948A1 (en) 1993-07-12 1994-07-12 Method and apparatus for decoding image and method and apparatus for encoding image

Country Status (5)

Country Link
US (1) US5905534A (ja)
EP (1) EP0660614A4 (ja)
KR (1) KR100317868B1 (ja)
BR (1) BR9405508A (ja)
WO (1) WO1995002948A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0738084A2 (en) * 1995-04-14 1996-10-16 Kabushiki Kaisha Toshiba Image decoding apparatus
US7319794B2 (en) 2003-05-08 2008-01-15 Matsushita Electric Industrial Co., Ltd. Image decoding unit, image encoding/ decoding devices using image decoding unit, and method thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69524999T2 (de) * 1994-08-01 2002-07-18 Opentv Inc Verfahren zum Komprimieren und Dekomprimieren von Dateien
KR970707686A (ko) * 1995-09-20 1997-12-01 요트. 게. 아. 롤페즈 부호화된 디지털 비디오 신호 디코딩 방법 및 장치(Method and device for decoding coded video signals)
JPH09182083A (ja) * 1995-12-27 1997-07-11 Matsushita Electric Ind Co Ltd ビデオ画像符号化方法及び復号化方法とその装置
JPH09214956A (ja) * 1996-02-01 1997-08-15 Toshiba Corp 画像復号化装置
JPH10191236A (ja) * 1996-12-25 1998-07-21 Nec Corp 画像処理装置及び画像データメモリ配置方法
CN100579230C (zh) * 1997-04-01 2010-01-06 索尼公司 图像编码器及其方法、图像译码器及其方法
US6442299B1 (en) * 1998-03-06 2002-08-27 Divio, Inc. Automatic bit-rate controlled encoding and decoding of digital images
JPH11285004A (ja) * 1998-03-31 1999-10-15 Nec Corp 動画像伸長装置及び方法
EP1407616A1 (en) * 2001-07-06 2004-04-14 Koninklijke Philips Electronics N.V. Motion estimation and compensation with controlled vector statistics
KR100545379B1 (ko) * 2004-03-09 2006-01-24 삼성전자주식회사 휘도/색차 성분 분리 기능이 내장된 광기록재생 장치
CN109714600B (zh) * 2019-01-12 2020-05-26 贵州佰仕佳信息工程有限公司 兼容性大数据采集系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198988A (ja) * 1985-02-28 1986-09-03 Mitsubishi Electric Corp 画像符号化伝送装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE890517A (fr) * 1981-09-28 1982-01-18 Staar Sa Dispositif de memorisation d'images electroniques
US5091782A (en) * 1990-04-09 1992-02-25 General Instrument Corporation Apparatus and method for adaptively compressing successive blocks of digital video
JP2722353B2 (ja) * 1990-04-26 1998-03-04 キヤノン株式会社 画像信号符号化装置
US5455629A (en) * 1991-02-27 1995-10-03 Rca Thomson Licensing Corporation Apparatus for concealing errors in a digital video processing system
US5212549A (en) * 1991-04-29 1993-05-18 Rca Thomson Licensing Corporation Error concealment apparatus for a compressed video signal processing system
US5212742A (en) * 1991-05-24 1993-05-18 Apple Computer, Inc. Method and apparatus for encoding/decoding image data
JPH0638198A (ja) * 1992-05-19 1994-02-10 Sony Corp 画像信号伝送装置及び画像信号伝送方法
JPH06197334A (ja) * 1992-07-03 1994-07-15 Sony Corp 画像信号符号化方法、画像信号復号化方法、画像信号符号化装置、画像信号復号化装置及び画像信号記録媒体
KR950005621B1 (ko) * 1992-09-30 1995-05-27 주식회사금성사 영상 디코더

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198988A (ja) * 1985-02-28 1986-09-03 Mitsubishi Electric Corp 画像符号化伝送装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Image Electronics Society Journal, Vol. 20, No. 4, August 1991 (Tokyo), JUN YONEZAWA, "MPEG Standard Plan Video Part (ISO11172 VIDEO)", p. 306-323. *
See also references of EP0660614A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0738084A2 (en) * 1995-04-14 1996-10-16 Kabushiki Kaisha Toshiba Image decoding apparatus
EP0738084A3 (en) * 1995-04-14 1998-05-06 Kabushiki Kaisha Toshiba Image decoding apparatus
US7319794B2 (en) 2003-05-08 2008-01-15 Matsushita Electric Industrial Co., Ltd. Image decoding unit, image encoding/ decoding devices using image decoding unit, and method thereof

Also Published As

Publication number Publication date
KR950703838A (ko) 1995-09-20
BR9405508A (pt) 1999-09-08
US5905534A (en) 1999-05-18
EP0660614A4 (en) 1998-03-18
EP0660614A1 (en) 1995-06-28
KR100317868B1 (ko) 2002-04-24

Similar Documents

Publication Publication Date Title
JP3268306B2 (ja) 画像符号化方法
JP3443867B2 (ja) 画像信号符号化、復号化方法及び画像信号記録媒体
EP1065883B1 (en) Image predictive decoding method
JP2001292451A (ja) 動画像信号圧縮装置及び方法
JPH06197273A (ja) ビデオ信号符号化方法及び装置、ビデオ信号復号化方法及び装置、又はビデオ信号記録メディア
JP3092281B2 (ja) 画像信号の高能率符号化及び復号化装置
WO1995002948A1 (en) Method and apparatus for decoding image and method and apparatus for encoding image
KR100289856B1 (ko) 화상 신호 재생 방법 및 화상 신호 재생 장치
JPH0818979A (ja) 画像処理装置
EP0899963B1 (en) Moving picture data decoding apparatus
KR100226563B1 (ko) 동화상 데이타 복호화장치
JP2898413B2 (ja) 所要メモリ容量の低減化を伴う圧縮ビデオデータ流の復号化及び符号化のための方法
JP3245496B2 (ja) 画像符号化方法、画像符号化回路、画像符号化装置及び再生装置
JPH0678289A (ja) 画像信号の高能率符号化、復号化装置及び記録媒体
JP4906197B2 (ja) 復号装置および方法、並びに記録媒体
JP3515565B2 (ja) 画像処理方法とこの方法を利用可能な画像処理装置およびテレビジョン受像機
JPH06276481A (ja) 画像信号符号化及び復号化方法、並びに記録媒体
JP2000115777A (ja) 画像処理方法および画像処理装置
JP3296758B2 (ja) 動画像符号化装置及び動画像符号化／再生装置
JPH08329614A (ja) 光ディスク、再生装置、及び記録方法
KR100252810B1 (ko) 엠펙디코더
JPH06268992A (ja) 画像符号化方法、画像復号化方法、画像符号化装置、画像復号化装置及び記録媒体
JP3501505B2 (ja) 画像形成装置及び画像処理装置
JP2002218470A (ja) 画像符号化データのレート変換方法、及び画像符号化レート変換装置
JPH0636521A (ja) ディスクならびに動画像復号化方法および装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): BR JP KR US VN

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB

WWE Wipo information: entry into national phase

Ref document number: 1994919896

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 08392865

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1994919896

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1994919896

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1994919896

Country of ref document: EP