WO1995020267A1 - Circuit for monitoring digital periodic signals - Google Patents

Circuit for monitoring digital periodic signals Download PDF

Info

Publication number
WO1995020267A1
WO1995020267A1 PCT/DE1995/000097 DE9500097W WO9520267A1 WO 1995020267 A1 WO1995020267 A1 WO 1995020267A1 DE 9500097 W DE9500097 W DE 9500097W WO 9520267 A1 WO9520267 A1 WO 9520267A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
signal
periodic signals
monitoring
error
Prior art date
Application number
PCT/DE1995/000097
Other languages
German (de)
French (fr)
Inventor
Josef Kolbinger
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to AU14537/95A priority Critical patent/AU1453795A/en
Publication of WO1995020267A1 publication Critical patent/WO1995020267A1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains

Definitions

  • the invention relates to a circuit arrangement for monitoring digital periodic signals.
  • the invention is based on the object of specifying a circuit by means of which fault monitoring can take place.
  • the circuit arrangement according to the invention offers the possibility of monitoring digital signals of very high data rate with little effort.
  • the invention is explained in more detail with reference to a figure.
  • This shows an exemplary circuit arrangement which comprises a desired signal generator 1, a comparison circuit 2, an error counter circuit 3 and a mark generator 4.
  • the output of the desired signal generator 1 is connected to an input of the comparison circuit 2.
  • the actual signal I to be monitored is brought to the second input of the comparison circuit 2.
  • the output of the comparison circuit 2 is connected to the input of an error counter circuit 3.
  • Their control input EN is connected to the output of the mark generator 4. The monitoring result is available at the output of the error counter circuit.
  • a target signal generator 1 which generates a digital reference signal, the period of which corresponds to the signal to be monitored.
  • the reference signal contains the synchronization information of the digital received signal.
  • the parts of the too Monitoring signals which contain synchronization information are now compared with the reference signal. If a difference occurs, this is to be regarded as an error, which is registered by the error counter circuit 3. After a predetermined time has elapsed, the error counter circuit can be read out and a statement can be made about the error accumulation during the comparison period. It is now necessary to mask parts of the signal to be monitored, since only the synchronization information is to be compared and evaluated.
  • a mark generator 4 which starts a mark signal which activates or deactivates the error counter circuit 3 via a control input.
  • This mark signal thus ensures that the error counter circuit is only active during the periods during which the synchronization information of the signal to be monitored is compared with the reference signal of the desired signal generator. During the remaining periods, the error counter circuit 3 is inactive and the result of the comparison circuit 2 is not taken into account.
  • the specified circuit offers the simple possibility of error monitoring with digital, periodic signals with little effort. This low effort enables the monitoring of digital signals of very high data rates.

Abstract

A circuit for monitoring digital periodic signals is disclosed. Parts of a reference signal and parts of the signal to be monitored, for example the frame marker of a PCM signal, are checked to see if they match. The signal parts to be checked are characterised by a marking signal that starts and stops the comparison.

Description

Beschreibungdescription
Schaltungsanordnung zur Überwachung von digitalen periodischen SignalenCircuit arrangement for monitoring digital periodic signals
Die Erfindung betrifft eine Schaltungsanordnung zur Überwachung von digitalen periodischen Signalen.The invention relates to a circuit arrangement for monitoring digital periodic signals.
Der Einsatz von digitalen periodischen Signalen zur Nachrichtenübermittlung bringt auch die Notwendigkeit mit sich, derartige Signale auf Fehler zu überwachen. Diese Überwachung ist aufgrund der üblichen hohen Datenraten derartiger Signale (z.B. 150 MBit pro Sekunde) schwierig.The use of digital periodic signals for message transmission also entails the need to monitor such signals for errors. This monitoring is difficult due to the usual high data rates of such signals (e.g. 150 Mbit per second).
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung anzugeben, mittels der eine Fehlerüberwachung erfolgen kann.The invention is based on the object of specifying a circuit by means of which fault monitoring can take place.
Dies geschieht erfindungsgemäß mit einer Schaltungs- anordnung zur Überwachung von digitalen periodischenThis is done according to the invention with a circuit arrangement for monitoring digital periodic
Signalen, die einen Sollsignalgenerator, eine Vergleichs¬ schaltung, eine Fehlerzählschaltung und einen Marken¬ generator enthält, wobei an zwei Eingänge der Vergleichs¬ schaltung das zu überwachende digitale periodische Signal und ein Ausgangssignal des Sollsignalgenerators heran¬ geführt sind, wobei ein Eingang der Fehlerzählschaltung an den Ausgang der Vergleichsschaltung angeschlossen ist und wobei der Markengenerator zur Steuerung der Fehlerzähl¬ zeiträume an einen Steuereingang der Fehlerzählschaltung angeschlossen ist.Signals which contain a target signal generator, a comparison circuit, an error counter circuit and a marker generator, the digital periodic signal to be monitored and an output signal of the target signal generator to be monitored being brought to two inputs of the comparison circuit, one input of the error counter circuit the output of the comparison circuit is connected and the mark generator for controlling the error counting periods is connected to a control input of the error counting circuit.
Die erfindungsgemäße Schaltungsanordnung bietet die Möglichkeit, mit geringem Aufwand auch digitale Signale sehr hoher Datenrate zu überwachen. Die Erfindung wird anhand einer Fig. näher erläutert. Diese zeigt eine beispielhafte Schaltungsanordnung, die einen Sollsignalgenerator 1, eine Vergleichsschaltung 2, eine Fehlerzählschaltung 3 und einen Markengenerator 4 umfaßt.The circuit arrangement according to the invention offers the possibility of monitoring digital signals of very high data rate with little effort. The invention is explained in more detail with reference to a figure. This shows an exemplary circuit arrangement which comprises a desired signal generator 1, a comparison circuit 2, an error counter circuit 3 and a mark generator 4.
Der Ausgang des Sollsignalgenerators 1 ist mit einem Eingang der Vergleichsschaltung 2 verbunden. An den zweiten Eingang der Vergleichsschaltung 2 ist das zu überwachende Istsignal I herangeführt. Der Ausgang der Vergleichsschaltung 2 ist mit dem Eingang einer Fehlerzählschaltung 3 verbunden. Deren Steuereingang EN ist an den Ausgang des Markengenerators 4 angeschlossen. Am Ausgang der Fehlerzählschaltung liegt das Überwachungsergebnis vor.The output of the desired signal generator 1 is connected to an input of the comparison circuit 2. The actual signal I to be monitored is brought to the second input of the comparison circuit 2. The output of the comparison circuit 2 is connected to the input of an error counter circuit 3. Their control input EN is connected to the output of the mark generator 4. The monitoring result is available at the output of the error counter circuit.
Bei der Übertragung digitaler Zeichen wird üblicherweise eine größere Anzahl der Zeichen zu einem Datenblock zusammengefaßt, dem eine Synchronisierinformation vorangestellt ist. Diese Synchronisierinformation wird vom Sender generiert und auf der Empfangsseite ausgewertet. Mit dieser Vorgangsweise ist gewährleistet, daß Sender und Empfänger in dem für eine fehlerfreie Datenübertragung notwendigen, völligen Gleichlauf oder Synchronismus arbeiten.When digital characters are transmitted, a larger number of characters is usually combined to form a data block which is preceded by synchronization information. This synchronization information is generated by the transmitter and evaluated on the receiving side. This procedure ensures that the transmitter and receiver work in the perfect synchronization or synchronism required for error-free data transmission.
Die im Empfänger vorhandene Information über den Aufbau der Synchronisierinformation wird nun erfindungsgemäß zur Fehlerüberwachung eines digitalen Datensignales verwendet. Dabei ist ein Sollsignalgenerator 1 vorgesehen, der ein digitales Referenzsignal generiert, dessen Periodendauer mit dem zu überwachenden Signal übereinstimmt. Das Referenzsignal enthält die Synchronisierungsinfor ation des digitalen Empfangssignales. Die Teile des zu überwachenden Signales, welche Synchronisierungs¬ information enthalten, werden nun mit dem Referenzsignal verglichen. Tritt ein Unterschied auf, so ist dies als Fehler zu werten, der von der Fehlerzählschaltung 3 registriert wird. Nach Ablauf einer vorgegebenen Zeit kann die Fehlerzählschaltung ausgelesen werden, und so eine Aussage über die Fehlerhäufung während des Vergleichs¬ zeitraumes getroffen werden. Es ist nun dabei notwendig, Teile des zu überwachenden Signales zu maskieren, da ja nur die Synchronisierungsinformation verglichen und ausgewertet werden soll. Dies geschieht erfindungsgemäß derart, daß ein Markengenerator 4 vorgesehen ist, der ein Markensignal startet, welche die Fehlerzählschaltung 3 über einen Steuereingang aktiviert bzw. deaktiviert. Durch dieses Markensignal ist also gewährleistet, daß die Fehlerzählschaltung nur während der Zeiträume aktiv ist, während der Synchronisierungsin¬ formation des zu überwachenden Signales mit dem Referenz¬ signal des Sollsignalgenerators verglichen wird. Während der übrigen Zeiträume ist die Fehlerzählschaltung 3 inaktiv und das Ergebnis der Vergleichsschaltung 2 wird nicht berücksichtigt.The information about the structure of the synchronization information present in the receiver is now used according to the invention for error monitoring of a digital data signal. A target signal generator 1 is provided, which generates a digital reference signal, the period of which corresponds to the signal to be monitored. The reference signal contains the synchronization information of the digital received signal. The parts of the too Monitoring signals which contain synchronization information are now compared with the reference signal. If a difference occurs, this is to be regarded as an error, which is registered by the error counter circuit 3. After a predetermined time has elapsed, the error counter circuit can be read out and a statement can be made about the error accumulation during the comparison period. It is now necessary to mask parts of the signal to be monitored, since only the synchronization information is to be compared and evaluated. This is done according to the invention in such a way that a mark generator 4 is provided which starts a mark signal which activates or deactivates the error counter circuit 3 via a control input. This mark signal thus ensures that the error counter circuit is only active during the periods during which the synchronization information of the signal to be monitored is compared with the reference signal of the desired signal generator. During the remaining periods, the error counter circuit 3 is inactive and the result of the comparison circuit 2 is not taken into account.
Die angegebene Schaltung bietet die einfache Möglichkeit der Fehlerüberwachung bei digitalen, periodischen Signalen mit geringem Aufwand. Dieser geringe Aufwand ermöglicht die Überwachung auch digitaler Signale sehr hoher Datenraten. The specified circuit offers the simple possibility of error monitoring with digital, periodic signals with little effort. This low effort enables the monitoring of digital signals of very high data rates.

Claims

PatentanspruchClaim
Schaltungsanordnung zur Überwachung von digitalen periodischen Signalen, d a d u r c h g e k e n n z e i c h n e t , daß ein Sollsignalgenerator (1), eine Vergleichsschaltung (2), eine Fehlerzählschaltung (3) und ein Markengenerator (4) vorgesehen sind, daß an zwei Eingänge der Vergleichs¬ schaltung (2) das zu überwachende digitale periodische Signal und ein Ausgangssignal des Sollsignalgenerators (1) zugeführt sind, daß ein Eingang der Fehlerzählschaltung (3) an den Ausgang der Vergleichsschaltung (2) ange¬ schlossen ist und daß der Markengenerator (4) zur Steuerung der Fehlerzählzeiträume an einen Steuereingang (EN) der Fehlerzählschaltung (3) angeschlossen ist. Circuit arrangement for monitoring digital periodic signals, characterized in that a target signal generator (1), a comparison circuit (2), an error counter circuit (3) and a marker generator (4) are provided, that at two inputs of the comparison circuit (2) Monitoring digital periodic signal and an output signal of the setpoint signal generator (1) are supplied such that an input of the error counter circuit (3) is connected to the output of the comparison circuit (2) and that the marker generator (4) is used to control the error counting periods at a control input ( EN) the error counter circuit (3) is connected.
PCT/DE1995/000097 1994-01-21 1995-01-18 Circuit for monitoring digital periodic signals WO1995020267A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU14537/95A AU1453795A (en) 1994-01-21 1995-01-18 Circuit for monitoring digital periodic signals

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4402124.0 1994-01-21
DE19944402124 DE4402124A1 (en) 1994-01-21 1994-01-21 Circuit arrangement for monitoring digital periodic signals

Publications (1)

Publication Number Publication Date
WO1995020267A1 true WO1995020267A1 (en) 1995-07-27

Family

ID=6508652

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1995/000097 WO1995020267A1 (en) 1994-01-21 1995-01-18 Circuit for monitoring digital periodic signals

Country Status (3)

Country Link
AU (1) AU1453795A (en)
DE (1) DE4402124A1 (en)
WO (1) WO1995020267A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080589A (en) * 1975-06-02 1978-03-21 Gte Automatic Electric Laboratories Incorporated Error density detector
US4446437A (en) * 1981-12-21 1984-05-01 Gte Automatic Electric Labs Inc. Pulse monitor circuit
US5159615A (en) * 1991-12-20 1992-10-27 Vlsi Technology, Inc. Digital frequency detection circuit
US5161175A (en) * 1991-05-28 1992-11-03 Motorola, Inc. Circuit and method of detecting an invalid clock signal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080589A (en) * 1975-06-02 1978-03-21 Gte Automatic Electric Laboratories Incorporated Error density detector
US4446437A (en) * 1981-12-21 1984-05-01 Gte Automatic Electric Labs Inc. Pulse monitor circuit
US5161175A (en) * 1991-05-28 1992-11-03 Motorola, Inc. Circuit and method of detecting an invalid clock signal
US5159615A (en) * 1991-12-20 1992-10-27 Vlsi Technology, Inc. Digital frequency detection circuit

Also Published As

Publication number Publication date
DE4402124A1 (en) 1995-07-27
AU1453795A (en) 1995-08-08

Similar Documents

Publication Publication Date Title
DE19826387C2 (en) Monitoring circuit for a data transmission network
DE2930586C2 (en)
DE3411015C2 (en)
DE19643502A1 (en) Decoding of pulse width modulated digital bus signals
WO1995020267A1 (en) Circuit for monitoring digital periodic signals
EP0106985B1 (en) Operation monitoring of digital transmission links
DE1301357B (en) Method for the transmission of messages in digital form over a transmission path made up of several lines connected in parallel
EP0160748B1 (en) Error code insertion for alphabet code converters
EP0306736A2 (en) Method for the transmission of connection information stored in a telecommunication exchange to an information-processing installation
DE2335430C3 (en) Method for monitoring the line and circuitry used to transmit messages between a reporting point and a message receiving point for generating the word sequences in the reporting point for carrying out the method
DE3346806A1 (en) Method and circuit arrangement for transmitting data signals
EP0271955B1 (en) Circuit for the synchronization of devices in exchange and amplifier stations in a time division transmission system
EP0009143B1 (en) Circuit arrangement for the reception of digital message signals in a digital exchange of a pcm time multiplex telecommunication network
DE3044401C2 (en) Procedure for monitoring and locating faults in PCM transmission systems
DE3605359A1 (en) Computer system with several computers
DE2652644C2 (en) Device for receiving, processing, processing and sending telecontrol data
DE2020666C3 (en) Circuit for determining the location and type of error in transmission errors in a serial communication system
DE2756707A1 (en) DATA TRANSFER SYSTEM
DE3836500C2 (en) Circuit arrangement for error detection in the transmission of data between a transmitting and a receiving device
EP0029215B1 (en) Data transmission device with a buffer memory and device for data protection
EP0261476A1 (en) Method and circuit for the synchronization of a clock generator
DE2326316B1 (en) Method and arrangement for counter synchronization
DE2234317B1 (en) PROCEDURE FOR MONITORING PCM TRANSMISSION SYSTEMS AND CIRCUIT ARRANGEMENT FOR PERFORMING THE PROCESS
DE2811060B1 (en) Procedure for monitoring the commissioning of sewers
DE2242546A1 (en) PROCESS FOR SYNCHRONIZING RECEIVERS DURING THE TRANSMISSION OF PULSE CODE MODULATED SIGNALS

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AU US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase