WO1996013818A1 - Transmetteur de signal et dispositif d'alimentation electrique a securite integree - Google Patents

Description

明 細 窨 フ —ルセーフ信号送信装置及び電源装蠹 技術分野

本発明は、 フ ールセーフ信号送信装 及び定電圧電源 装置に関する。 更に詳しく は、 電源装匱を含んで、 信号送 信装置を構成する回路に、 多重の故陣が生じたとき、 送僂 出力信号に危険側の娯りを発生させないフ ： Lールセーフな 信号送信装匱に関する。

背景技術

高度の安全性が要求される鉄道技術分野、 ブレス制御分 野、 航空機制御技術分野または原子力技術分野等において は、 回路故障が生じた場合に、 誤り を生じるこ とな く 、 安 全側に動作するフ X—ルセーフ性の高い信号送信装置が必 須である。 フ —ルセーフな信号処理技術は、 米国特許第

4,661,880号明細書、 米国特許第 5.027, 114号明細害， 米国特許第 5,345, 138号明細害、 日本国特公平 1 — 23006 号公報及び曰本国特公平 5— 2948号公報等に開示されてい る。 これらの先行技術文献に開示された技術を適用する こ とによ り、 限られた条件下であれば、 信号をフ X—ルセ一 フに送信するこ とができる。 しかし、 これらの先行技術文 献には、 信号送信装置に回路故障が生じ、 更にこの信号送 信装置に電力を供給する定電圧電源装置に故障が生じた場 合に、 フ ェールセーフを確保し得る手段が開示されていな い。

通常、 市販の定電圧電源装置の多 く は過電流検出器を備 え、 万一、 過電流が負荷に供耠される場合、 出力電流を遮 断して しま う よ うな保護回路を俄えている。 このよう な定 電圧電源装 Bは、 例えば、 シ リ ース レギユ レ一夕 と呼ばれ る定電圧回路を構える。 しかし、 過電流保護回路を備えた 定¾圧電源装置では、 過電流検出回路に故陣が生じた場合、 過電流遮断の機能が失われて しま う ような故障モー ドは想 定していない。 現実に、 過髦流保護装置に故障が生じた塡 合、 定電圧電源装置の出力電流も しく は、 定電圧電源の出 力を利用した処理装置の出力を遮断するようなフ i一ルセ一 フな電源監視装置は従来存在しない。 また、 定電圧電源装 置に故障が生じた場合、 出力を遮断するようなフニ一ルセ一 フな電源監視装 Bも従来存在しない。

このこ とは、 信号送信装置自体がフ ュールセーフな回路 構成を有する場合であっても、 霜源装置の回路故障のため に、 電源装置を含む信号送信装置全体のフ ェールセーフが 損なわれて しま う可能性がある こ とを示唆する。

発明の開示

本発明の課题は、 電源装 Sが正常に動作している とき始 めて送信出力信号を生成でき、 従って、 電源装置の故障に 対してフ ュールセーフな信号送信装置を提供するこ とであ る。

本発明のも う一つの課題は、 電源装置に故障が生じた場 合、 出力を遮断するようなフ —ルセーフな電源監視機能 を有する信号送信装 を提供する こ とである。

上記課題を解決するため、 本発明に係るフ X—ルセーフ 信号送信装置は、 送信信号及び電源監視信号を入力信号と し、 前記送信信号に対応する出力信号を送信する。 本発明 に係るフ ； tールセーフ送信信号装匱は、 前記送信信号及び 前記電源監視信号が正常であるこ とを示す信号と、 前記送 信信号の搬送のためのキヤ リ ア信号との論理積出力信号を 送信し、 故障時は前記出力信号が発生しない。

信号送信装置に回路故障がな く 、 かつ、 送信信号及び電 源監視信号が正常であることを示す信号が入力された場合、 この信号と送信信号の搬送のためのキヤ リ ア信号との論理 積が取られ、 キヤ リャ信号によって送信信号が搬送される。

信号送信装 Bには故障はないが、 電源装匿に回路故陣を 生じた場合は、 電源監視信号が正常であるこ とを示す信号 が生成しない。 従って、 送信信号を搬送するための論理積 が成立しないから、 出力信号が発生しない。 また、 信号送 信装置は、 故障時は出力信号が発生 しない。 結局、 本発明 に係る信号送信装置は、 電源装置が正常に勦作している と き始めて送信側出力信号を生成できる。

本発明に係る信号送信装置は、 好ま し く は、 論理積演算 回路と、 スィ ッ チ回路とを含む。 前記論理積演算回路は、 前記電源監視信号と、 前記送信信号の餘理積浪算を行い、 故障時に出力信号を生じない。 前記スィ ッチ回路は、 前記 論理積演算回路の出力信号を電源入力と し、 キャ リ ア信号 でスィ ッチされて、 前記送信のための出力信号を生成する。

上記構成に係る信号送信装置は、 スィ ッチ回路の出力端 子間にたとえ短格故障が生じて、 しかも、 電源装置に故障 が生じて しまったような多重の故陣が生じても誤り の出力 信号が送信されない。

更に好ま し く は、 本発明に係る信号送信装 Bは、 電圧安 定化回路と、 電源監視回路とを含む。 前記電圧安定化回路 は、 シリースレギユ レータを含み、 前記シリ ースレギユ レ一 タは交流電源を整流平滑した入力電圧が供袷され、 安定化 された直流の出力電圧を生じる。 前記電源監視回路は、 レ ベル検定回路と、 オン · ディ レー回路とを含む。 前記レべ ル検定回路は、 前記シ リ ース レギユ レ一夕の出力電圧を電 源とする と共に、 前記シ リ ース レギユ レ一夕の入力電圧を 監視入力と し、 故障時は出力信号が発生しない。 前記オン · ディ レー回路は、 前記レベル検定回路の出力信号を入力信 号と し、 前記レベル検定回路の出力電圧の立ち上がり に対 して運れ時間をもって前記 «源 £視信号となる出力信号を 発生し、 故障時は前記出力信号が生じない。

前記レベル検定回路及び前記餘理稂演算回路は、 フ ュー ルセーフ · ウィ ン ドウ · コ ンパレータで構成される。

図面の簡単な説明

本発明の他の利点及び特徴は添付図面を参照 して以下に 更に詳し く 説明する。

図 1 は従来の信号送信装 Sの例を示すブロ ッ ク図で、 本 発明のよ り よい理解のために添付されている。

図 2 は従来の他の信号送信装置の例を示すブロ ッ ク図で、 本発明のよ り よい理解のために添付されている。

図 3 は本発明に係る信号送信装置を示すブロ ッ ク図であ る。

図 4 は図 3 に示した信号送信装 itに用いられるフ ェール セーフ · ウィ ン ドウ · コ ンパレータの具体的回路図である。

図 5 は図 3 に示した信号送信装 Sに用いられるフ —ル セーフオン. ディ レー回路の構成を示すブロ ッ ク図である。

図 6 は本発明に係る信号送億装置の更に具体的な例を示 すプロ ッ ク図である。

図 7は図 6に示した信号送信装置の動作を説明するため のタイムチヤ一 トである。

図 8 は本発明に係る信号送信装 Iff の他の実施例を示す回 路図である。

発明を実施するための最良の形態

本発明のよ り よい理解のために、 本発明の説明に入る前 に、 従来の信号送信装置について説明する。 図 1 は従来の 信号送信装 Eの回路図である。 図 1 に示された信号送信装 置は電源装置 1 と、 送信回路 2 とを備える。 S源装置 1 は、 電源 ト ラ ンス T O と、 全波整流回路を構成するダイオー ド D 1 D 2、 D 3及び D 4と、 平滑コ ンデンサ C oと、 通常 はシ リ ースレギユ レ一夕で構成される定¾圧回路 S Rとを 備える。 シ リ ースレギユ レ一夕 S Rは、 平滑コ ンデンサ C o の出力を定電圧出力 V c c と して生成する機能をもつ。 シ リ ースレギユ レ一夕 S Rの中に示した トランジスタ Q oは、 シ リ ースレギユ レ一夕の入出力間を制御する トラ ンジスタ を意味している。 このような電源装置において、 ト ラ ンジ スタ Q oのコ レク タ //エ ミ ッ タ間短絡の故障によってコ ン デンサ C oの出力電圧が直接電源電圧 V c c となって生じ た り、 コ ンデンサ C oの リ ー ド線に断線故障が生じて脈流 が電源 V c c となって出力される場合が存在する。

送信回路 2は、 ト ラ ンス T 2 と、 ト ラ ンジスタ Q 1 を含 んでいる。 ト ラ ンス T 2の二次側卷線は、 受信回路を構成 する ト ラ ンス T 3の一次側卷線と、 線路 b l、 c l で接続 されている。 ト ラ ンジスタ Q 1 は、 入力信号 I I に含まれ る安全を示す交番信号 P 1 でスィ ツチされ、 危険を示す信 号 P oではスィ ッ チされない。 ト ラ ンジスタ Q 1 のコ レク タは トラ ンス T 2の一次側卷線に接続されているので、 入 力信号 I 1 の信号 P 1 が ト ラ ンジスタ Q 1 に入力されてい る とき、 ト ラ ンス T 2の二次側卷線には、 この交番出力信 号が出力される。 入力信号 I 1 の信号 P 1が入力されない とき、 即ち、 信号 P 0が入力されているときは、 ト ラ ンス T 2の二次側卷線の出力には交番信号が生じない。 トラ ン ス T 2の出力信号は ト ラ ンス T 3の一次卷線に供給され、 ト ラ ンス T 3の二次側卷線に、 入力信号 I 1 に対応する交 番信号 P l、 P oが信号 O u l と して再生される。

図 1 の信号送信装置の故障時の特性を考察すると、 ト ラ ンジスタ Q 1 に故障が生じた場合、 即ち、 トラ ンジスタ Q 1 のコ レク タ エ ミ ッ タ間に短絡故障が生じたり、 コ レク タ 端子に断線故障が生じた場合、 または ト ラ ンス T 2、 Τ 3 の各々の一次側卷線も しく は二次側卷線に断線故陣か生じ た場合は、 入力信号 I 1 は ト ラ ンス Τ 3の信号 O u 1 と し て再生されない。 この点で図 1 の装 fiはフ ェールセーフで ある。 しかし、 ト ラ ンジスタ Q 1 のコ レク タ /ェミ ッ タ間 に短絡故障が生じた後、 さ らに、 電源電圧 V c cを生成す る電源装置の平滑コンデンサ C oに断線故障が生じた場合、 この状態で電源 ト ラ ンス T oを介してノ イズ （例えば、 外 部のイ ンバータ電源で発生する振幅の大きなノ イズ） が侵 入すると、 このノ イズはシ リ ースレギユ レータを介して ト ラ ンス T 2に印加されるこ とになる。 このようなノ イズは、 例えば、 外部のイ ンバータ鬣源で発生する振幅の大きなノ ィズ等が含まれる。 そ して、 このノ イズは ト ラ ンス T 2に 伝達されて誤りの交番信号出力 O u 1 と して発生する こ と になる。 万一、 上述の故障状態に、 さ らに平滑コ ンデンサ

C 0 に断線故障が生じれば、 電源 ト ラ ンス T 0からのノ ィ ズが ト ラ ンス T 2に直接に印加される こ とになる。 このよ う に、 図 1 の装置は、 トラ ンジスタ Q 1 に短絡故障が起こ つて、 さ らに、 こ の送信回路に電源を供耠する鬣源装置に 故陣が起こ ると、 電源から侵入するノ イズに直接晒される 欠点をもつ。

図 2は従来の別の信号送信装置の回路図で、 伝送線路 b 2、 c 2に信号を送る送信手段と して光結合素子 P I 1 を備え ている。 送信すべき入力信号 I 1 は図 1 と同様の信号 P 1、 P oからなる。 この入力信号 P 1 は図 1 と同様に ト ラ ン ジ スタ Q 2のベースに印加され、 それによつて光桔合素子 P I 1 の発光素子 P T 1がスィ ッチされる。 抵抗 R 1 は滅流抵抗、 V c cは電源装 1から供耠される «源電圧である。 ト ラ ンジスタ Q 2でスィ ッチされる信号は光桔合素子 P I 1 で 受光素子 P D 1 に伝達される。 この受光素子 P D 1 には受 信側電源が滅流抵抗と受信側発光素子を介して印加されて いる。 送信側受光素子 P D 1 が発光素子 P T 1 によ ってス イ ッチされると、 受光側発光素子 （図示しない） を流れる 電流がスィ ッ チされる。

次に、 図 2の信号送信装置の故障時の動作を考察する。 故障態様には、 例えば、 ト ラ ンジスタ Q 2のコ レク タ /ェ ミ ッ タ間の短絡故障、 ト ラ ンジスタ Q 2のコ レク タ の断線 故陣、 抵抗 R 1 の断線故障または発光素子 P T 1 も し く は 受光素子 P D 1 の断線故障等が含まれる。 このよ う な故障 が生じた場合は、 受光素子 P D 1からスィ ッ チ信号が生成 されない。 また、 発光素子 P T 1 に短絡故障が起こ った場 合、 発光素子 P T 1 は発光しないから、 受光素子 P D 1 は スィ ッチされない。 受光素子 P D 1 に短絡故障が起こ った 場合も、 同様に、 受光素子 P D 1 がスィ ッチ勦作をしない。 従って、 この点で、 図 2 の信号送信装置はフ ュールセーフ である。

しかし、 図 2 の信号送信装置は ト ラ ン ジスタ Q 2 のコ レ ク タノエ ミ ッ タ間に短絡故陣が生じた状態で、 更に、 電源 装 1 の平滑コ ンデンサ C ο に断線故障が生じる と、 電源 ト ラ ンス T Oから侵入する ノ イズが発光索子 Ρ Τ 1 に印加 される。 このよ う に、 図 2 の信号送信装 ff は装 fi自身に故 障が起こって、 かつ、 電源装置 1 に故障が起こっただけで、 誤りの出力信号を生成して しま う危険がある。

本発明は上述した従来技術の問通点を解決し、 電源装置 の故障を監視して電源装 Sが正常に動作している とき始め て送信側出力信号を生成できるよう に したものである。

図 3 は本発明に係る信号送信装置の構成を示すブロ ッ ク 図である。 図に示す信号送信装置は、 電源装 S 1 1 と、 電 源監視回路 1 2 と、 送信回路 1 3 とを含んでいる。 1 4 は 送信すべき信号を発生する信号発生源である。

電源装置 1 1 に含まれる重源 トラ ンス Trsで降圧された A C 锺源 （商用鴛源） は、 ダイオー ド D s l 〜 D s 4 の全波整 流回路で整流されて、 平滑コ ンデン C s 1 で平滑される。 平滑された直流出力電圧 V recはシリ ースレギユ レータ S R で定電圧出力 Vccと して生成される。 図 3は、 シリースレギ ユ レータ S Rでは最も簡単な例と して、 トラ ンジスタ Q s のコ レクタから滅流抵抗 R oを介して定電圧ダイォー ド Z D に電流を供耠し、 定電圧ダイオー ド Z Dの端子間 S圧を ト ラ ンジスタ Q sのベース エ ミ ッ 夕間に印加するタイプの 例を示している。 このよ うなシ リ ースレギユ レータは *も 一般的例と して公知のものである。

電源監視回路 1 2はフ ュールセーフな レベル検定回路 1 5 及び、 フェールセーフ . オン · ディ レー回路 1 6を有する。 フェールセーフレベル検定回路 1 5は、 シリースレギユ レ一 夕 S Rの出力電圧 Vccを電源電位と し、 シリ ースレギユ レ一 タ S Rの入力電圧 V recのレベル検定を行なっている。 本発 明において、 フ ヱールセーフ レベル検定回路 1 5は、 フ エ一 ルセーフ · ウィ ン ドウ · コ ンパレータによって構成されて いる。 このようなウィ ン ドウ · コ ンパレータは、米国特許第 4, 661, 880号明細鲁ゃ米国特許第 5, 027, 114号明細香等 で公知である。

図 4はウィ ン ドウ · コ ンパレータの例を示している。 図 示のウィ ン ドウ · コ ンパレータは、 帰還発振回路 1 5 0を 有する。 擇還発振回路 1 5 0は、 直流增幅回路 1 5 1 、 直 流増幅回路 1 5 2を含む。 直流增幅回路 1 5 1 は ト ラ ン ジ スタ Q 3 1、 Q 3 2及び Q 3 3で構成され、 直流增幅回路 1 5 2はは トラ ンジスタ Q 3 5、 Q 3 6及び Q 3 8で構成 されてている。 直流增幅回路 1 5 1 と直流增幅回路 1 5 2 との間には、 イ ンバータを構成する ト ラ ンジスタ Q 3 4及 び抵抗 R 3 9が接続されている。 直流増幅回路 1 5 1 及び 直流增輻回路 1 5 2は、 前記 ト ラ ン ジスタ Q 3 4及び抵抗 R 3 9でなるイ ンバータ、 抵抗 R 3 8、 R 4 0及び帰還抵 抗 R f で桔合されて、 帰 S発振回路 1 5 0を橼成している。 この帰還発振回路 1 5 0は、 電源電圧を Vcc、 入力端子 T 1、 T 2の入力電圧を各々 V I、 V 2 とすると、 入力端子 T l、 T 2 の入力電圧 V I 、 V 2 が次式を耱たすとき発振する。

(R31 + R32+R33)Vcc/R33<Vl<(R36 + R37)Vcc/R37 (1)

(R41 + R42 + R43)Vcc/R43<V2<(R46 + R47) Vcc/R47 (2) 上述の帰還発振回路 1 5 0 は、 入力端子 T 1 の入力電圧 V I が上の式 （ 1 ) 式を満た し、 かつ、 入力端子 T 2 の入 力電圧 V 2 が上の式 （ 2 ) を满たすときだけ しか発振でき ない。 また、 帰還発振回路 1 5 0 を構成する ト ラ ンジスタ Q 3 1〜Q 4 1 の何れかに故障が起こ ったり、 抵抗に断線 故障が生じると発振できないので、 フュールセーフな A N D ゲー ト と しての機能を果たす。

更に、 （ 1 ) 式及び （ 2 ) 式に基づいて得られた次の式、

(R31 + R32 + R33)Vcc/R33±? VI (3)

及び

(R41+R42+R43)Vcc/R43^ V2 (4)

において、 式 （3) の入力電圧 VI は、 帰還発振回路 1 5 0 が発振するために入力端子 T 1 に加えられるべき下阻の し きい値である。 以後、 入力端子 T 1 に加えられるべき入力 電圧 V 1 の下限のしきい値を T L 1で表す。 同様に、 式 （ 4 ) の入力電圧 V 2 は、 帰還発振回路 1 5 0 が発振するために 入力端子 T 2 に加えられるべき下限の しきい値である。 以 後、 入力端子 T 2に加えられるべき下限のしきい値を T L 2 で表す。

次に、 （ 1 ) 式及び （ 2 ) 式に基づいて得られた次の式、

(R36+R37)Vcc/R37^ VI (5)

(R46+R47)Vcc/R47*? V2 (6)

において、 式 （5) の入力電圧 VI は、 帰還発振回路 1 5 0 が発振するために入力端子 T 1 に加えられるべき上限の し きい値である。 以後、 入力端子 T 1 に加えられるべき入力 電圧 V 1の上眼のしきい値を T H 1で表す。 同様に、 式 （6) の入力電圧 V 2は、 冊 S発振回路 1 5 0が発振するために 入力端子 T 2に加えられるべき上限の しきい値である。 以 後、 入力端子 T 2の上限のしきい値を T H 2で表す。 なお、 上述の しきい値 T L 1、 T L 2、 T H 1、 T H 2は電源 ¾ 位 Vccより高い電位である （T L 1、 T L 2、 TH 1、 T H 2 > V cc) 。

図 4に示すゥ ン ドウ · コ ンパ レータは、 更に、 增幅回路 1 5 3及び倍電圧整流回路 1 5 4を含んでいる。 增幅回路 1 5 2は、 帰還発振回路 1 5 0に含まれる トランジスタ Q 3 8 の出力信号を增幅する。 図示の增幅回路 1 5 3は、 ダイォー ド D 3 1、 D 3 2、 抵抗 R 4 8、 R 4 9、 R 5 0及び ト ラ ンジスタ Q39、 Q 40、 Q 1を含み、 トラ ンジスタ Q 39、 Q 4 0、 Q 4 1の発振によって O N/O F Fの動作をする。 また、 倍電圧整流回路 1 5 4は、 コ ンデンサ C 3 1、 C 3 2 及びダイオー ド D 3 3、 D 3 4を含んでいる。

帰 S発振回路 1 5 0が発振する と、 ト ラ ン ジス タ Q 3 8 がスィ ッチされる。 このスィ ッチ動作において、 ト ラ ン ジ スタ Q 3 8が ON状態になると、 トランジスタ Q 3 9が O F F 状態とな り、 それによつて倍電圧整流回路 1 5 4の入力電 位が略電源電位となる。 ト ラ ン ジス タ Q 3 8が O F F状態 になると、 ト ラ ンジスタ Q 3 9が O N状態とな り、 それに よ って倍電圧整流回路 1 5 4の入力電位がアース電位 （雾 レベル） となる。 こ の倍電圧整流回路 1 5 4の入力電位変 化は、 コ ンデンサ C 3 1 とダイオー ド D 3 3 とによ って電 源電位 Vccにクラ ンプされ、 ダイオー ド D 3 4 とコ ンデンサ C 3 2 によって整流平滑される。 コ ンデンサ C 3 2 は四端 子コンデンサで表わしてある。 この四端子コ ンデンサはリー ド線に断線故障が生じると、 出力信号が発生しない構造と してよ く 利用される公知のコ ンデンサである。 コ ンデンサ C 3 2 に四端子コ ンデンサでない通常のコ ンデンサコ ンデ ンサを用いると、 コ ンデンサの リ ー ド線に断線故瞎が生じ たとき、 ダイオー ド D 3 4の出力信号 （即ち、 増幅器 1 5 3 のスィ ッチ信号） が電源電位 V ccにクラ ンプされて出力され るこ とになる。 但し、 この場合にダイオー ド D 3 4 から出 力される交流信号は、 帰還発振回路 1 5 0 の 2入力信号が 式 （ 1 ) 及び （ 2 ) で示される条件を满た していないのに 誤って発生して しま う ようなこ とはない。 特に、 図 3 のよ うに、 ウィ ン ドウ · コ ンパレータの出力信号が、 後述の、 フ ェールセーフ · オン · ディ レー回路 1 2 に入力される場 合は必ずしも四端子コ ンデンサである必要はない。

再び、 図 3を参照すると、 フ ェールセーフ · ウィ ン ドウ · コ ンパレータでなる レベル検定回路 1 5 は、 電源装匱 1 1 に含まれる シリ ース · レギユ レータ S Rの入力電位 V recの レベル検定を行っている。 レベル検定回路 1 5 は、 入力電 位 V recが所定レベルより高ければ （上限のしきい値 T H 1、 T H 2 は充分高いレベルにある とすると） 、 レベル検定出 力信号 y l を生じる。 レベル検定回路 1 5がフ ュールセ一 フ · ウィ ン ドウ · コ ンパレータでなる実施例の場合、 入力 電位 V recがフ エ一ノレセーフ · ウィ ン ドウ · コ ンパレータの 下限の しきい値 T L 1 及び T L 2 よ り高い電位であれば、 フ ェールセーフ · ウィ ン ドウ · コ ンパレータが発振し、 そ して、 倍電圧整流回路 1 6 よ り 出力信号 Eを生じる （図 4 参照） 。 図 3の実施例の場合、 入力端子 T 1 の下限の しき い値 T L 1 と、 入力端子 T 2の下限のしきい值 T L 2 とが 互いに等し く なつており、 フ X—ルセーフ · ウィ ン ドウ · コ ンパレータの入力端子 T 1 と入力端子 T 2 (図 4参照） は共通に接続して、 単一入力端子と して用いている。

フ ェールセーフ · オン ' ディ レー回路 1 6は、 フ ェール セーフ · ウィ ン ドウ · コ ンパレータで «成されたレベル検 定回路 1 5の出力信号 y 1 が立ち上がつてから、 所定時間 遅れて、 電源監視信号 y 2が立ち上がるような運延回路で ある。 、 フ ェールセーフ ' オ ン ' ディ レー回路は曰本国特 公平 1一 2 3 0 0 6号公報及び米国特許第 5.027, 114号明 細害に開示されている。 曰本国特公平 1一 23006号公報は、 フ ェールセーフ · オン · ディ レー回路は、 U T T (ュニジ ヤ ンク シヨ ン トラジスタ） 発振回路を用いた、 フヱ一ルセ一 フ · オン · ディ レー回路を開示し、 米国特許第 5, 027, 114 号明細害は C R回路を用いたオン · ディ レー回路を開示し ている。

図 5は P U T (プロ グラマプルュニジャ ンク シ ョ ン） 発 振回路を用いた、 フ ュールセーフ · オン · ディ レー回路の 例を示している。 この、 フ ェールセーフ · オン ， ディ レー 回路は、 原理的には上述の特公平 1一 23006号公報に開示 されたものと同じである。 図 5に図示された、 フ —ルセ一 フ * オン · ディ レー回路は、 P U T発振回路 1 6 1 と、 フ エールセーフ · ウィ ン ドウ · コ ンノ、'レータ 1 6 2 と、 整流 回路 1 6 3、 1 6 4 とを含んでいる。

P U T発振回路 1 6 1 は、 入力信号 y 1 と して、 電源電 位 V c c よ り高い電位の信号 （ E) が入力される と、 抵抗 R a及び R bの分圧比と、 抵抗 R T及びコ ンデンサ C Tの 時定数で定まる時間後に、 出力パルス P Uが発生する公知 の発振回路である。

ウィ ン ドウ · コ ンノ、' レータ 1 6 2は図 3に示 した ものと 同一である。 入力信号 y l はウィ ン ドウ · コ ンパレータの 入力端子 T 2にも入力されているので、 入力端子 T 2の下 限のしきい值 T L 2より高い信号 y 1が入力されると、 P UT 発振回路 1 6 1の遅延時間に応じた出力パルス P Uが、 P UT 発振回路 1 6 1 からウィ ン ドウ · コ ンパレータの入力端子 T 1 に入力される。 この出力パルス P Uはウィ ン ドウ · コ ンパレータ 1 6 2の入力端子 T 1 の下限の しきい値 T L 1 よ り高いレベルである。 このため、 ウィ ン ドウ ' コ ンノ、'レー タ 1 6 2が発振する。 この発振による整流回路 1 6 4の出 力は抵抗 R f 1 を介して入力端子 T 1 に瘠 Sされるので、 P U T発振回路 1 6 1 の出力パルス P Uが消滅しても入力 端子 1 に、 入力電圧が印加されつづける自己保持動作をす る。 そ して、 電源監視信号 y 2は入力信号 y 1 が、 入力端 子 T 2の下限の しいき値以下になったときはじめて消滅す る。 図 5の P UT発振回路 1 6 1は回路を構成する抵抗 R a、 R bまたは R Tの何れかに断線故障が生じた り、 コ ンデン サ C Tに断線も し く は短絡の故障が生じた り、 P U Tに故 障が生じた場合、 発振できない （出力パルス P Uを生 じな い） 特性をもつ。 但し、 図 5のオン · ディ レー回路 1 6を 構成するために使われるウィ ン ドウ · コ ンパ レータの上限 のしきい値 （T H 1 、 T H 2 ) は十分高いレベルに設定さ れ、 ウィ ン ドウ · コ ンパレータは下限のしきい値 （T L 1 = T L 2 ) よ り高レベルの電圧が入力されれば発振するよ う に しきい値が投定される。

整流回路 1 63及び 1 6 4は図 3に図示した整流回路 1 5 4 とほぼ同一の構成になる。 整流回路 1 6 4の出力信号は帰 還抵抗 R f 1 を介して入力端子 T 1 に ¾還され自己保持回 路を構成している。 このよ うな、 ウ ィ ン ドウ · コ ンパ レー タを利用 した自己保持回路は米国特許第 5, 027, 114号明細害 でも示されている。

信号送信回路 1 3は、 送信信号 X 1及び ¾源監視信号 y 2 を入力信号と し、 送信信号 X 1 に対応する出力信号を送信 する。 こ こで、 信号送信回路 1 3は、 送信信号 X 1及び電 源監視信号 y 2が正常であることを示す信号と、 送信信号 の搬送のためのキヤ リ ァ信号 X 2 との論理穣出力信号を送 信し、 故障時は出力信号が発生しない。 よ り具体的には、 信号送信回路 1 3は、 論理精瀆算回路 1 7 と、 スィ ッ チ回 路 1 8 とを含んでいる。 論理積演算回路 1 7は、 電源監視 信号 y 2 と、 送信信号 X 1 の論理積演算を行う。 論理積演 算回路 1 7は故障時に出力信号を生じない回路と して構成 する。 このような論理積演算回路 1 7は図 4に示したフエ一 ルセーフ · ウィ ン ドウ · コ ンパレータによって実現できる。

スィ ッ チ回路 1 8は、 論理積演算回路 1 7の出力信号を 電源入力と し、 キャ リ ア信号 x 2でスィ ッ チされて、 送信 のための出力信号を生成する。

次に、 図 6のタイムチ ャー トを参照して、 図 3に示 した 信号送信装置の回路動作を説明する。

レベル検定回路 1 5を構成する フ ヱールセーフ · ウイ ン ドウ ' コ ンパレータの下限の しきい値 T L (T L - T L 1 = T L 2 とする） は、 ダイオー ド D s l〜D s 4で構成さ れる全波整流回路の正常時の出力電圧 Vrecと、 シリースレ ギユレ一夕の出力電圧 Vccの間に投定してある。 従って、 全 波整流回路の出力 «圧 Vrecが正常であって、 シリ ースレギ ユ レータ S Rが正常に動作しているときは、 レベル検定回 路 1 5を構成するフヱールセーフ ' ウィ ン ドウ · コンパレー タは発振し、 それによつて、 出力信号 y l と して、 出力 ¾ 圧 Eを生じる。 フ ェールセーフ · オン ■ ディ レー回路 1 6 も、 S源監視信号 y 2 と して出力電圧 Eを発生している。 いま、 仮に、 電源装 l 1を構成する平滑コンデンサ C s 1 の リー ド線に断線故障が発生したと し、 こ の断線故障が回 復して元に戻ったと仮定しょう。 このような故障は現実に は少ないが、 図 3の信号送信装置の動作を分かり易 く 説明 するための仮定である。 図 6において、 タイムチャー ト （ 1 ) はこの埸合の全波整流回路の出力波形を示している。 タイ ムチャー ト （ 1 ) において、 コンデンサ C s 1 の リ ー ド線 の断線による脈流の発生している区 fflに着目 しょう。 タイ ムチャー ト （ 2 ) はシ リ ースレギユ レータ S Rの出力電圧 の波形を示しており、 シ リ ースレギユ レータ S Rの入力 S 圧 Vrecが定電圧電源電位 Vccより小さな電圧になつたとき、 シ リ ースレギユ レータ S Rの出力電圧は、 この全波整流回 路の出力波形に追従する。 レベル検定回路 1 5を構成する フ ェールセーフ · ウィ ン ドウ · コ ンパレータの下限の しき い値 T L ( T L 1 = T L 2 ) は、 シリースレギユ レータ S R の出力 SFFVccより高いレベルにセッ トされている。 このた め、 シ リ ースレギユ レータ S Rの入力 圧が低下しは じめ た場合、 シ リースレギユ レータ S Rの出力 S圧が定電圧出 力 V ccの ¾位をまだ保ってはいるが、 入力電圧 V recがしき い値 T L以下となったときには、 すでにレベル検定回路 1 5 を構成するフ ェールセーフ · ウィ ン ドウ · コ ン ノ レータは 発振しな く なり、 出力信号 y l (整流出力 E) は消滅して しまう。 出力信号 y 1 は電源電位 Vccにクラ ンプされて発生 (図 4参照） しているから、 シ リ ース レギユ レ一夕 S Rの 出力電圧が低下する と、 これに従って、 出力信号 y 1 もま た低下する。 この勖作をタイ ムチ ャ ー ト （ 3 ) に示す。

レベル検定回路 1 5を構成する フ i一ルセーフ · ウ ィ ン ドウ · コ ンパレータが発振を停止し、 そのために出力信号 y lが低レベルになると、 フェールセーフ · オン ' ディ レー 回路 1 6の電源 ¾視信号 y 2 も低レベルとなる。 そ して、 レベル検定回路 1 5を構成する フ ヱ ールセーフ · ウ ィ ン ド ゥ · コ ンパレータが高レベルになるのは、 全波整流回路の 出力波形がしきい植 T Lを越える間だけであるから、 この 時間丁 よ り 、 フ ェールセーフ ' オ ン ' ディ レー回路 1 6の 立ち上がり運れ時間 （T O Nとする） が大きいと、 コ ンデ ンサ C s 1 のリ ー ド線に断線故障が生じている間、 フ エ一 ルセーフ · オン · ディ レー回路 1 6から生じる電源監視信 号 y 2は、 電源電位 Vccより高いレベル （E) を生じない。 このため、 電源監視信号 y 2は、 タイ ムチャー ト （ 4 ) に 図示されるよう に、 コ ンデンサ C s 1 の リ ー ド線の断線故 障が回復した後、 フ X—ルセーフ ' オン · ディ レー回路 1 6 の遅延時間 T O Nが過ぎてはじめて、 電源電位 Vccよ り高い レベル （ E) の信号となる。

次に、 図 3の回路において、 例えば、 全波整流回路を構 成するダイオー ド D s l〜D s 4の少な く と も 1個に断線 故障が生じて、 シ リースレギユ レ一夕 S Rの入力電圧 Vrec がリ プル分の增加でしきい値 T L以下になった埸合も、 フ エールセーフ · オン · ディ レー回路 1 6の電源監視信号 y 2 は、 電源電位 Vccより髙レベルの出力電圧を生じない。 また、 シ リ ースレギユ レータ S Rの入出力間短絡 （図 3 では ト ラ ンジスタ Q s のコ レク タ Zェ ミ ッ タ間に短絡） の故障が起 こ った場合も. レベル検定回路 1 5を構成するフ —ルセ一 フ · ウィ ン ドウ · コ ンパレータの入力端子 T 1 及び T 2 に 電源電圧と等しい電圧が入力される こ とになつて、 フ エ一 ルセーフ · ウィ ン ドウ · コ ンパレータは発振できず、 電源 監視信号 y 2 は電源電位よ り高レベルの出力電圧とはなら ない。 この場合、 電源電位はシ リ ースレギユ レータ S Rの 入力電圧 V recとなる。

信号送信装 B 1 3 に回路故障がなく、 かつ、 送信信号 x l 及び電源監視信号 y 2が正常である こ とを示す信号が、 論 理積演算回路 1 7 に入力された場合、 スィ ッチ回路 1 8 に おいて、 この信号と、 送信信号 x l を搬送のためのキヤ リ ァ信号 X 2 との論理積が取られ、 キヤ リ ャ信号 x 2 によつ て送信信号 X 1 が搬送される。

信号送信装 S 1 3 には故障はないが、 電源装置 1 1 に、 前述したような回路故障を生じた場合は、 電源監視信号 y 2 が正常である こ とを示す信号が生成しない。 従つで、 送信 信号 x l を搬送するための論理穗が成立しないから、 出力 信号 z が発生しない。 また、 信号送信装 S 1 3 は、 故障時 は出力信号 z が発生しない。 結局、 本発明に係る信号送信 装 S 1 3 は、 電源装 E l 1 が正常に動作しているとき始め て出力信号 z を生成でき る。

また、 スィ ッチ回路 1 8の出力端子間に、 たとえ、 短絡 故障が生じて、 しかも、 電源装置 1 1 に故障が生じて しま つたような多重の故障が生じても誤りの出力信号 z が送信 されない。

図 7 は本発明に係るフ ェールセーフ信号送信装置の更 に具体的な実施例を示 している。 図 7 において、 論理積演 算回路 1 7 はフ ェールセーフ · ウィ ン ドウ · コ ンパ レータ 1 7 1 と、 整流回路 1 7 2 とを含んでいる。 論理稜澳算回 路 1 7を構成するフ ェールセーフ · ウィ ン ドウ · コ ンパレー タ 1 7 1 及び整流回路 1 7 2 は図 4 に示したものでよい。 フ ェ ールセーフ ' ウィ ン ドウ ' コ ンパレータ 1 7 1 には送 信回路における電源装置の故障監視回路の電源監視信号 y 2 が入力端子 T 1 に入力され、 送信しょう とする信号 X 1 が 入力端子 T 2 に入力される。 入力端子 T 1 の入力信号 y 2 は、 送信回路の電源装置 1 1 における故障監視出力信号で、 図 3 における、 フ —ルセーフ ， オン . ディ レー回路 1 6 から出力される電源監視信号 y 2 に相当する。 入力端子 T 2 の入力信号 x l は送信しょう とする信号 （情報） を含む信 号で、 図 7 の例では光センサで構成される信号発生源 1 4 の出力信号である。

信号発生源 1 4 は例えばフ ヱールセーフなセンサと して の光センサを含んでいる。 このよ うなセンサは、 米国特許 第 5 , 3 4 5 , 1 3 8号明細寄に開示されている。 信号発生源 1 4 は投光器 1 4 1 と受光器 1 4 2で構成される。 投光器 1 4 1 から交流光が光ビーム P B と して出力され、 受光器で光ノ 電気信号変換されて增幅され、 コ ンデンサ C 1 1 、 C 1 2 とダイオー ド D 1 1 、 D 1 2 で構成される倍 ¾圧整流回路 で整流されて直流信号となる。 倍電圧整流回路は入力信号が電源電位 V CCにクラ ンプされ るよ う に構成されているので、 受光器 1 4 2の交流出力信 号が発生しているとき、 電源電位 Vccより高い電位の出力電 圧をウィ ン ドウ · コンパレー夕の入力端子 T 2に供耠する。 信号発生源 1 4は、 危険領域を監視している場合、 光ビー ム P Bが遮断されているとき危険を示し、 遮断されていな いとき安全を示す。 従って、 受光器 1 4 2に交流の出力信 号が発生し、 コンデンサ C 1 1、 C 1 2とダイオー ド D 1 1、 D 1 2 による倍電圧整流回路の直流出力電圧信号が入力端 子 T 2に印加されているときが安全を示し、 受光器 1 4 2 に交流の出力信号が発生していない状態であって、 入力端 子 T 2に電源電位 Vccより高いレベルの直流電圧が印加され ていないとき危険を示す。

スィ ッチ回路 1 8は、 キャ リ ア信号発生器 1 9によって ベースが駆勖される トランジスタ Q 1 2、 トランジスタ Q 1 2 のコ レクタに接铳された光桔合素子 P I 1 1を含んでいる。 このスィ ッチ回路 1 8は論理稜演算回路 1 7の出力を電源 と して勦作するよ うに、 ト ラ ンジスタ Q 1 2の コ レ ク タが 光桔合素子 P I 1 1及び減流抵抗 R l 1 を介して論理積演 算回路 1 7の出力に結ばれている。

ウィ ン ドウ · コ ンパレータを含む論理穰演算回路 1 7 1 は、 上限の しきい値 T H 1、 T H 2は十分高いレベルにあ つて、 下限のしきい値 T L 1、 T L 2は各々入力端子 T l、 Τ 2に電源電位 Vccより高いレベルの電圧が入力されている か否かを レベル検定する。 論理積演算回路 1 7 1 は、 入力 端子 T 1及び T 2の両者に しきい値 T L 1、 T L 2 よ り高 い電圧が入力されたとき、 整流回路 1 7 2に発振の出力信 号を供耠する （ A N Dゲー ト と して動作する） 。 ウィ ン ド ゥ · コ ンパレータ 1 7 I が A N Dゲー ト と して動作すると いう こ とは、 電源装 B l 1 が正常に動作している こ とを条 件と して、 光センサの出力信号 X 1が論理積澳算回路 1 7 1 を介して、 整流回路 1 7 2に伝送され、 整流回路 1 7 2に 出力が生じるこ とを示している。

ト ラ ンジスタ Q 1 2は整流回路 1 7 2の出力 «圧を電源 と してキャ リ ア信号発生器 1 9の出力信号でスィ ッ チされ る。 トラ ンジスタ Q 1 2のコ レクタは、 減流抵抗 R l 1 と 光桔合素子 P I 1 1 の発光素子 P T 1 2を介して、 倍 S圧 整流回路 1 7 2の出力電圧を電源電圧とするよ う にコ ンデ ンサ C 1 4に接铳され、 エミ ッタは送信回路の電源電位 Vcc に接続される。 このため、 ト ラ ンジスタ Q 1 2のベースは 電源電位 Vccより高い入力レベルでないといけない。 キヤ リ ァ信号発生器 1 9の出力信号 x 2は、 コ ンデンサ C 1 5 と ダイオー ド D 1 5を用いて電源電位 Vccにクラ ンプされ、 減 流抵抗 R 1 3を介して （抵抗 R 1 2 は ト ラ ンジスタ Q 1 2 のもれ抵抗） トラ ンジスタ Q 1 2のベース入力信号となる。 トランジスタ Q 1 2でスィツチされる電流は光結合素子 P I 1 1 の発光素子 P T 1 2の発光を ONZO F Fし、 受光素子 P D 1 2 を O N O F Fする。

図 7の構成によれば、 光結合素子 P I 1 1の発光素子 P T 1 2 を流れる電流は倍電圧整流回路 1 7 2から供袷され、 倍電 圧整流回路 1 7 2に電源電位 Vccより高い電圧 （E) が生じ ていない限り発光素子 P T 1 2は発光しない。 即ち、 倍鴛 圧整流回路 1 7 2の出力信号とキヤ リ ア信号発生器の出力 信号の両方が ト ラ ンジスタ Q 1 2 に入力されている とき発 光素子 P T 1 2よ り光スィ ツチ信号が受光素子 P D 1 2に 送られるこ とにな り、 倍電圧整流回路 1 7 2の出力信号と キャ リ ア信号発生器 1 9の出力信号 X 2の論理積で発光素 子 P D 1 2の出力信号が発生する。 そ して、 ト ラ ンジスタ Q 1 2のコ レク タ Zベース間に短絡故障が起こ り、 そのた め、 仮に、 発光素子 P T 1 2が抵抗 R 1 3を介してキヤ リ ァ信号発生器 1 9で直接駆動されるような状態になっても、 抵抗 R 1 3の抵抗値が大きいために、 発光素子 P T 1 2 は 発光出力が生じない構成となっている。 換言すると、 発光 素子 P T 1 2は ト ラ ンジスタ Q 1 2が正常に勐作し、 倍電 圧整流回路 1 7 2から電源電位 Vccより高い電圧が供耠され る ときのみ、 交流の光出力信号を発生する。 勿論、 発光素 子 P T 1 2または受光素子 P D 1 2に故障が生じた場合も 交流信号は出力端子 U l、 U 2には現れない。

図 7において、 倍電圧整流回路 1 7 2に電源電位 Vccより 高い電圧が出力される ときは、 電源装置が正常を示す信号 y 2が、 電源監視をしているフ ェールセーフ · オン · ディ レー回路 1 6から出力されていて、 かつ、 光センサの受光 器 1 4 2から安全を示す信号 P 1 が受信され、 この受信信 号 P 1 がダイオー ド D 1 1 、 D 1 2、 コ ンデンサ C 1 1 、 C 1 2によって «成された倍電圧整流回路で整流され、 論 理積演算回路 1 7を構成するフ ュールセーフ · ウィ ン ドウ · コ ンパレータ 1 7 1 の入力端子 T 2に入力されている とき である。 こ こに、 フ ェールセーフ · ウィ ン ドウ · コ ンノ レー タ 1 7 1 の入力端子 T 2の入力信号 x l は、 図 7の送信回 路にと って送信の目的となる信号 （情報） を含んでいる。 図 7のフェールセーフ · ウィ ン ドウ · コ ンノ レータ 1 7 1 と、 滅流抵抗 R l 1 と、 発光素子 P T 1 2 と、 ト ラ ンジス 夕によるスィ ッ チ素子 Q 1 2で構成される送信回路は、 入 力端子 T 1 に入力される β源装 Bの監視信号 y 2 と、 入力 端子 T 2に入力される送信目的となる信号 X 1 と、 卜 ラ ン ジスタ Q 1 2のベースに入力されるキャ リ ア信号 x 2の 3 個の入力信号の論理稜出力信号を発光素子 P T 1 2から出 力 し、 このいずれか 1個でも入力されない時、 または回路 に故障が生じたときは発光素子 P T 1 2からの出力が生成 されない回路である。

次に、 電源装 fiに故陣が生じた場合を考察しょ う。

図 7の信号送信装 Eにおいて、 図 3に示した電源装置 1 1 に故障が生じた場合、 フ ヱ ールセーフ · オン · ディ レー回 路 1 6の出力信号 y 2は、 たとえ送信回路の電源電圧が低 レベルの状態から所定の定電圧出力 Vccに復帰しても、 所定 の遅延時間 T O Nの間、 高レベルの出力電圧 （ E) を生じ ない。 従って、 たとえ電源電圧が図 6のタイムチャー ト （ 1 ) に示したような波形になって、 電源锺圧 Vccが一時的に正常 な電源電圧に回復してもフ ヱールセーフ · ウィ ン ドウ · コ ンパレータ 1 7 1 の入力端子 T 1 の入力電圧が低レベルで あるため、 フェールセーフ · ウィ ン ドウ · コ ンノくレータ 1 7 1 は発振しない。 また、 図 3のシ リ ース レギユ レ一夕 S Rに 入出力間短絡の故障が生じた場合は、 送信回路を «成する 各ブロ ッ クの電源電圧 Vccはシリ ースレギュ レータの入力電 圧 Vrecとなる。 即ち、 図 6の電源電位 V ccは電圧 V recに上 昇するが、 フヱールセーフ · ウィ ン ドウ · コンパレータ 1 7 1 の入力端子 T 1 の入力信号も、 この新しい電源電位 Vrecよ り高い入力電圧を必要としており、 また、 トランジスタ Q 1 2 の電源電圧 （整流回路 1 7 2で発生すべき出力電圧） も こ の電源電圧 Vrecより高い電圧を必要としている。 しかるに、 図 3 のフ ヱールセーフ · オ ン . ディ レー回路 1 6 には、 電 源電圧 Vrecより高いレベルが生じないから、 発光素子 P T 1 2 には出力信号が生じない。

図 7では光結合素子を送信手段と して用いた例を示 した が、 光結合素子の代わりに ト ラ ンスを用いても同じである こ とは明らかである。

図 8 は、 図 7 の トラ ンジスタ Q 1 2のベースとキャ リ ア 信号発生器 1 9 の出力信号 x 2 との結合に代えて、 光結合 素子 P I 2 2を用いた例を示している。 図 8 において、 光 結合素子の発光素子 P T 2 2には、 キャ リア信号発生器 1 9 の出力信号 X 2が入力され、 発光素子 P T 2 2の光出力は、 キャ リ ア信号発生器 1 9の出力信号 x 2 により、 ト ラ ンジ スタ Q 1 3 を用いてスィ ッチされ、 発光素子 P D 2 2 を流 れる電流がスィ ッチされる。 これにより光結合素子 P I 1 1 の発光素子 P T 1 2 がスィ ツチされて送信出力信号が発生 する。 図 8 の送信回路によれば、 図 7 における ト ラ ンジス タ Q 1 2 のコ レク タノベース間短絡によって、 キャ リ ア信 号 x 2が直接出力される誤り は一切心配しな く てよい。

産業上の利用可能性

本発明によれば、 電源を含む多重の故障が発生した場合 でも、 危険側誤りの送信信号を発生せず、 従って、 安全を 重要視した通信システムにおいて極めて有効なないフ エ ー ルセーフ信号送信装置を提供できる。

Claims

請求の範囲

1 . 送信信号及び電源監視信号を入力信号と し、 前記送 信信号に対応する出力信号を送信するフ ニールセーフ信号 送信装置であつて、

前記送信信号及び前記電源監視信号が正常である こ とを 示す信号と、 前記送信信号の搬送のためのキャ リ ア信号と の論理積出力信号を送僭し、 故障時は前記出力信号が発生 しない

フ X —ルセーフ信号送信装置。

2 . 請求項 1 に記載されたフ ールセーフ信号送信装 E であって、 論理積演算回路と、 スィ ッチ回路とを含んでお 、

前記論理積演算回路は、 前記電源監視信号と、 前記送信 信号の論理積演算を行い、 故障時に出力信号を生じない回 路であ り、

前記スィ ッチ回路は、 前記論理積澳算回路の出力信号を 電源入力と し、 キャ リ ア信号でスィ ッチされて、 前記送信 のための出力信号を生成する回路である

フ エールセーフ信号送信装置。

3 . 請求項 2 に記載されたフ —ルセーフ信号送信装置 であって、 更に、 電圧安定化回路と、 電源監視回路とを含 んでおり、

前記電圧安定化回路は、 シ リ ース レギユ レ一夕を含み、 前記シ リ ースレギユ レ一夕は交流電源を整流平滑した入力 電圧が供耠され、 安定化された直流の出力電圧を生じる も のであ り、

前記電源監視回路は、 レベル検定回路と、 オン . ディ レー 回路とを含んでおり、

前記レベル検定回路は、 前記シ リ ース レギユ レ一夕の出 力電圧を電源とする と共に、 前記シ リ ースレギユ レ一夕の 入力電圧を監視入力と し、 故障時は出力信号が発生しない 回路であり、

前記オン · ディ レー回路は、 前記レベル検定回路の出力 信号を入力信号と し、 前記レベル検定回路の出力電圧の立 ち上がりに対して遅れ時間をもって前記電源監視信号とな る出力信号を発生し、 故障時は前記出力信号が生じない回 路である

フ ユールセーフ信号送信装 B。

4 . 請求項 3 に記載されたフ ： L ールセーフ信号送信装置 であって、

前記レベル検定回路及び前記論理穣澳算回路は、 フ X — ルセーフ · ウィ ン ドウ · コ ンパレータを含む

フ X—ルセーフ信号送信装置。

5 . 講求項 2乃至 4 に記載されたフ ェールセーフ信号送 信装置であって、

前記スィ ッ チ回路は、 光桔合素子を含む

フ ェールセーフ信号送信装 jg。

6 . 電圧安定化回路と、 電源監視回路とを含む電源装置 であって、

前記電圧安定化回路は、 シ リ ース レギユ レ一夕を含み、 前記シ リ ース レギユ レータは直流の入力電圧が供耠され、 安定化された直流の出力露圧を生じる ものであ り、

前記電源監視回路は、 レベル検定回路と、 オン · ディ レー 回路とを含んでおり、 前記レベル検定回路は、 前記シ リ ースレギユ レ一タの出 力電圧を電源とすると共に、 前記シ リ ース レギユ レ一夕の 入力電圧を監視入力と し、 故障時は出力信号が発生しない 回路であ り、

前記オン · ディ レー回路は、 前記レベル検定回路の出力 信号を入力信号と し、 前記レベル検定回路の出力電圧の立 ち上がり に遅れ時間をもって出力信号が発生し、 故障時は 前記出力信号が生じない回路である

電源装置。

7 . 請求項 6 に記載された電源装置であって、

前記レベル検定回路は、 フ ェールセーフ · ウ ィ ン ドウ · コ ンパレータで構成される

電源装置。