WO1996017441A1 - Circuit de reception - Google Patents

Circuit de reception Download PDF

Info

Publication number
WO1996017441A1
WO1996017441A1 PCT/JP1995/002448 JP9502448W WO9617441A1 WO 1996017441 A1 WO1996017441 A1 WO 1996017441A1 JP 9502448 W JP9502448 W JP 9502448W WO 9617441 A1 WO9617441 A1 WO 9617441A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency
circuit
output
signal
conversion
Prior art date
Application number
PCT/JP1995/002448
Other languages
English (en)
French (fr)
Inventor
Gen-Ichiro Ohta
Kazunori Inokai
Fujio Sasaki
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US08/682,717 priority Critical patent/US5914986A/en
Priority to EP95938618A priority patent/EP0742647A4/en
Publication of WO1996017441A1 publication Critical patent/WO1996017441A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
    • H04B1/0032Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage with analogue quadrature frequency conversion to and from the baseband
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/22Homodyne or synchrodyne circuits
    • H03D1/2245Homodyne or synchrodyne circuits using two quadrature channels
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/26Circuits for superheterodyne receivers
    • H04B5/266
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0047Offset of DC voltage or frequency
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/005Analog to digital conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0082Quadrature arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16Multiple-frequency-changing
    • H03D7/165Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/537A transformer being used as coupling element between two amplifying stages
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12Neutralising, balancing, or compensation arrangements
    • H04B1/123Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Definitions

  • the present invention relates to a receiving circuit, and more particularly to a receiving circuit that can reduce the power of a receiving system, simplify a circuit configuration, and reduce power consumption.
  • One of the important points in the receiver circuit of a communication device is how to reduce the number of high-frequency circuits, the high power consumption and unstable elements inherent in the high-frequency circuit, the manufacturing cost, and the space occupied. This point is important for mobile communication devices.
  • a direct demodulation method at multi-frequency conversion / carrier frequency has been proposed, and direct conversion to a low frequency band and direct demodulation to a base band have been attempted.
  • the high-frequency circuit has a space / diversity reception function that mainly requires two antennas.
  • wireless cellular phones which have become increasingly popular in recent years, use so-called PSK, which is one of the amplitude transfer modulation methods.
  • PSK which is one of the amplitude transfer modulation methods.
  • Single-frequency interference causes an offset in the demodulated output, leading to a deterioration in the error rate of the received signal. Things. That is, the carrier frequency can be selected for the local oscillation frequency. This makes direct frequency conversion or demodulation difficult in this type of communication system.
  • the carrier frequency of the wireless mobile phone is fc and the offset frequency is fo
  • fc + fo and fC—f0 are acquired, and the frequency offset is obtained.
  • a general object of the present invention is to solve such a conventional problem.
  • a digital modulation communication system mainly having a plurality of channels
  • the power required in a reception system is reduced and the circuit is simplified.
  • Another general object of the present invention is to provide a receiving circuit which can obtain the frequencies ic + fo and fc-fo, which solve the problems in the usual manner as described above.
  • the present invention directly performs frequency conversion using a frequency in a valley between channels of a receiving system as a local frequency of a receiver, and generates a frequency offset generated in an output signal thereof and a signal of an adjacent channel. It is an object of the present invention to provide a receiving circuit in which mixing is prevented.
  • the present invention further reviews the configuration of each of the functional units constituting the receiving circuit, and aims to reduce the number of functional units that consume a larger amount of power or to substitute other functional units.
  • the purpose is to:
  • a receiving circuit of the present invention includes, as an example, first and second frequency conversion circuits that receive a reception signal received by an antenna, and a radio carrier frequency that the reception signal has. Generates an intermediate frequency between the radio carrier frequencies of the adjacent upper and lower channels, and supplies the upper frequency of the upper and lower two frequencies as the conversion frequency input of the first frequency conversion circuit, and supplies the lower frequency. And a local frequency signal generation circuit that supplies the output as the conversion frequency input of the second frequency conversion circuit, and a component that is commonly present in both the output of the first frequency conversion circuit and the output of the second frequency conversion circuit.
  • a filter for removing wave number components.
  • the present invention also provides a means for solving the above-mentioned conventional problems in addition to a local frequency complementary offset type direct frequency conversion system which forms the basis of the present invention, and a reception based on a single direct quadrature detection circuit.
  • the circuit realizes space and diversity functions. According to the above configuration, the reception signal obtained from the antenna is supplied to the first frequency conversion circuit and the second frequency conversion circuit, and the local frequency signal generation circuit is equivalent to the median value between two different channels, that is, the channels.
  • the local frequency signal generation circuit is equivalent to the median value between two different channels, that is, the channels.
  • the common wave extraction circuit extracts a signal of the desired wave channel, which is a signal component that is commonly present in the first frequency conversion circuit and the second frequency conversion circuit.
  • the output of the common wave extraction circuit is ⁇ . Since a certain frequency offset remains, a minute frequency conversion is performed in the offset frequency circuit, and the offset amount is removed in the frequency offset circuit. Further, unnecessary frequency components generated in this process are removed by a filter, and then supplied to a baseband signal processing unit as baseband signals.
  • a receiving circuit is connected to first and second frequency conversion circuits that receive a reception signal received by an antenna, and the first and second frequency conversion circuits are connected to each other, and the reception signal is connected to the first and second frequency conversion circuits.
  • a local frequency signal generating circuit that outputs the lower frequency as a conversion frequency input of the second frequency conversion circuit; and outputs the output of the first frequency conversion circuit and the output of the second frequency conversion circuit.
  • a common wave extracting circuit for extracting a component that is present in common to both, a frequency offset circuit for removing a frequency offset remaining in an output of the common wave extracting circuit, Before SL Bei _ Ru and a filter for removing an unnecessary frequency component remaining in an output of the frequency offset circuit.
  • the reception circuit is connected to the first and second frequency conversion circuits that receive a reception signal received by an antenna, and the first and second frequency conversion circuits are connected to the first and second frequency conversion circuits.
  • received signal strength ? with generating an intermediate frequency between a radio carrier frequency with the upper and lower Chiyane Le adjacent to the radio carrier frequency having the upper frequency of the upper and lower two waves frequency of said first frequency conversion circuit
  • a local frequency signal generating circuit that outputs as a conversion frequency input, and outputs a lower frequency as a conversion frequency input of the second frequency conversion circuit; and a frequency included in an output of the first frequency conversion circuit.
  • a first frequency offset circuit for removing an offset, and a second frequency offset for removing a frequency offset included in an output of the second frequency conversion circuit Circuit, a common wave extracting circuit for extracting a component that is present in both of the first frequency offset circuit and the output of the second frequency offset circuit, and a common wave extracting circuit that remains in the output of the common wave extracting circuit.
  • a filter for removing unnecessary frequency components A filter for removing unnecessary frequency components.
  • the receiving circuit comprises: a first and a second frequency converting circuit that receives a received signal received by an antenna; and a first and a second frequency converting circuit. And generates an intermediate frequency between the radio carrier frequency of the received signal and the radio carrier frequencies of the adjacent upper and lower channels, and sets the upper frequency of the two upper and lower frequencies to the first frequency.
  • a local frequency signal generating circuit that outputs a lower frequency as a converting frequency input of the second frequency converting circuit, and outputs the lower frequency as a converting frequency input of the second frequency converting circuit.
  • a common wave extracting circuit for extracting a component present in common to both, a frequency offset circuit for removing a frequency offset remaining in an output of the common wave extracting circuit, and a frequency offset circuit And a filter for removing an unnecessary frequency component remaining in force.
  • a receiving circuit is connected to the first and second frequency converting circuits, the first and second frequency converting circuits receiving a signal received by an antenna, and the first and second frequency converting circuits are connected to the first and second frequency converting circuits.
  • a local frequency signal generation circuit that outputs a lower frequency as a conversion frequency input of the second frequency conversion circuit, and a first frequency conversion circuit that quantizes an output of the first frequency conversion circuit.
  • Quantization means second quantization means for quantizing the output of the second frequency conversion circuit, and first quantization means for removing the frequency offset contained in the output of the first quantization means.
  • a frequency offset circuit a second frequency offset circuit for removing a frequency offset included in an output of the second quantization means, the first frequency offset circuit, and the second frequency offset circuit.
  • the common wave extracting circuit includes a common wave extracting circuit that extracts components that are commonly present in both outputs of the frequency offset circuit, and a filter that removes unnecessary frequency components remaining in the output of the common wave extracting circuit.
  • the receiving circuit receives the signal received by the antenna.
  • First and second quadrature demodulation circuits receiving signals, and radio carrier frequencies of upper and lower adjacent channels connected to the first and second quadrature demodulation circuits and adjacent to the radio carrier frequency of the received signal. And outputs the upper frequency of the two upper and lower frequencies as the conversion frequency input of the first quadrature demodulation circuit, and outputs the lower frequency of the second quadrature demodulation circuit.
  • a local frequency signal generating circuit for outputting as a frequency input for conversion, and an I output of the first quadrature demodulation circuit connected to the first and second quadrature demodulation circuits and an I output of the second quadrature demodulation circuit.
  • a first common wave extraction circuit for extracting a component that is present in common to both, a Q output of the first quadrature demodulation circuit connected to the first and second quadrature demodulation circuits, and the second quadrature demodulation Invert the polarity of the Q output of the circuit.
  • a second common wave extracting circuit for extracting a component that is present in both of them, and a first frequency offset circuit for removing a frequency offset remaining in the I output extracted by the first common wave extracting circuit.
  • a second frequency offset circuit for removing a frequency offset remaining in the Q output extracted by the second common wave extraction circuit; and an unnecessary frequency component remaining in the output of the first frequency offset circuit.
  • a first filter for removing unnecessary frequency components, and a second filter for removing unnecessary frequency components remaining in the output of the second frequency offset circuit.
  • the receiving circuit includes first and second quadrature demodulation circuits that receive a signal received by an antenna, and the first and second quadrature demodulation circuits connected to the first and second quadrature demodulation circuits. Generates an intermediate frequency between the radio carrier frequency of the received signal and the radio carrier frequencies of the adjacent upper and lower channels, and sets the upper frequency of the two upper and lower frequencies to the conversion frequency of the first quadrature demodulation circuit.
  • a local frequency signal generation circuit that outputs as an input, and outputs a lower frequency as a conversion frequency input of the second quadrature demodulation circuit, and a frequency commonly included in the I output and the Q output of each of the quadrature demodulation circuits.
  • First and second frequency offset circuits for removing several offsets, both an I output of the first frequency offset circuit and an I output of the second frequency offset circuit
  • a first common wave extraction circuit that extracts a component that is present in common to both the Q output of the first quadrature demodulation circuit and the inverted polarity output of the Q output of the second quadrature demodulation circuit.
  • a second common wave extraction circuit for extracting a component to be changed, and first and second filters for removing unnecessary frequency components remaining in the output of each of the common wave extraction circuits.
  • the reception circuit is connected to the first and second quadrature demodulation circuits that receive the antenna and receive the received signal, and are connected to the first and second quadrature demodulation circuits. It generates an intermediate frequency between the radio carrier frequency of the received signal and the radio carrier frequencies of the adjacent upper and lower channels, and converts the upper frequency of the two upper and lower frequencies for the conversion of the first quadrature demodulation circuit.
  • a local frequency signal generation circuit that outputs a frequency input and outputs a lower frequency as a conversion frequency input of the second quadrature demodulation circuit, and quantizes an I output and a Q output of the first quadrature demodulation circuit, respectively.
  • First and second quantizing means First and second quantizing means; third and fourth quantizing means for respectively quantizing an I output and a Q output of the second quadrature demodulation circuit; and the first and third quantizing means.
  • Means A first common wave extraction circuit for extracting a component commonly present in the I output, and a common output for both the Q output of the second quantizer and the inverted polarity output of the Q output of the fourth quantizer.
  • a second common wave extracting circuit for extracting the components present in the first and second common wave extracting circuits, a first frequency offset circuit for removing a frequency offset remaining in the I output extracted by the first common wave extracting circuit, A second frequency offset circuit for removing a frequency offset remaining in the Q output extracted by the second common wave extraction circuit; and an unnecessary frequency component remaining in the output of the first frequency offset circuit.
  • the receiving circuit is connected to the first and second quadrature demodulation circuits that receive the received signal received by the antenna, and the first and second quadrature demodulation circuits.
  • a local frequency signal generation circuit that outputs an upper frequency of the wave numbers as a conversion frequency input of the first quadrature demodulation circuit and outputs a lower frequency as a conversion frequency input of the second quadrature demodulation circuit; First and second quantization means for respectively quantizing the I output and the Q output of the first quadrature demodulation circuit; and a second quantization means for quantizing the I output and the Q output of the second quadrature demodulation circuit, respectively.
  • Third and fourth quantizing means a frequency offset circuit for removing a frequency offset remaining in the I output and Q output of each of the quantizing means, and a frequency offset circuit having a common I output.
  • a first common wave extraction circuit for extracting a component which is present in both the Q output and the invertible output of the Q output of the frequency offset circuit.
  • the output of the first common wave extraction circuit And a second filter that removes unnecessary frequency components remaining in the output of the second common wave extraction circuit.
  • a correlator for calculating a cross-correlation is used in the receiving circuit instead of the common wave extracting circuit.
  • the first frequency conversion circuit is used as a frequency conversion circuit for inputting a reception signal, and after the first frequency conversion circuit performs frequency conversion, the first frequency conversion circuit uses the other frequency conversion circuit to perform the first frequency conversion circuit.
  • the frequency conversion circuit on the other side that does not perform frequency conversion is obtained by the frequency conversion circuit, and the two frequency conversion outputs required for common wave extraction are secured.
  • the receiving circuit only the first frequency converting circuit is used as the frequency converting circuit for inputting the received signal, and only one of the first and second quantizing means is used.
  • the digital frequency conversion circuit obtains the frequency conversion output of the other side that is not subjected to frequency conversion by the first frequency conversion circuit, and obtains two frequency conversions necessary for common wave extraction. It ensures digital output.
  • the receiving circuit the first and second signals for inputting a received signal are provided. And one of the second quadrature demodulation circuits is used, and the two outputs of the quadrature demodulation circuit are frequency-converted by frequency conversion circuits, respectively. It is characterized by obtaining frequency conversion output and securing two orthogonal demodulation outputs necessary for common wave extraction.
  • the quantization means is only the second and third quantization means.
  • the two outputs of the quantization means are respectively subjected to frequency conversion by a digital frequency conversion circuit, thereby obtaining the frequency conversion output on the side where quadrature demodulation was not performed, and extracting the common wave.
  • the feature is to secure the necessary two orthogonal demodulation outputs.
  • the receiving circuit is configured to include first and second frequency conversion circuits that receive a reception signal received by an antenna as input, and a radio carrier frequency adjacent to the reception signal. Generates an intermediate frequency with the radio carrier frequencies of the upper and lower channels, outputs the upper frequency of the two upper and lower frequencies as the conversion frequency input of the first frequency conversion circuit, and outputs the lower frequency.
  • a local frequency signal generating circuit that outputs as a conversion frequency input of the second frequency conversion circuit; and a low-pass filter that receives outputs of the first frequency conversion circuit and the second frequency conversion circuit through input lines, respectively.
  • a first integration circuit and a second integration circuit that also serve as the first integration circuit; a first buffer amplifier receiving outputs of the first integration circuit and the second integration circuit; A second buffer amplifier; a first transformer and a second transformer having the same structure of receiving the output of each of the first buffer amplifier and the second buffer amplifier at one end of a primary coil; The other ends of the primary coil of the transformer and the second transformer are alternately grounded, and the secondary coil is connected in parallel with the polarity of the primary coil and outputs one end equal to the polarity of the primary coil.
  • a third buffer amplifier receiving the output of the first transformer and the second transformer, the other end being grounded, 3.
  • a frequency offset circuit for removing a frequency offset circuit remaining in the output of the buffer amplifier of No. 3, and a filter for removing unnecessary frequency components remaining in the output of the frequency offset circuit.
  • the receiving circuit includes a first and a second frequency conversion circuit that receives a reception signal received by an antenna, and is adjacent to a radio carrier frequency included in the reception signal. Generates an intermediate frequency between the radio carrier frequencies of the upper and lower channels, outputs the upper frequency of the upper and lower two frequencies as the conversion frequency input of the first frequency conversion circuit, and outputs the lower frequency.
  • a local frequency signal generation circuit that outputs as a conversion frequency input of a second frequency conversion circuit, and first and second differences that receive outputs of the first frequency conversion circuit and the second frequency conversion circuit through input lines, respectively.
  • a first and a second integration circuit also serving as a filter, and a low-pass amplifier respectively receiving the outputs of the first and second differential amplifiers.
  • First and second buffer amplifiers for supplying the outputs of the first and second integrating circuits, and means for applying feedback from the output side to the negative input side of the first and second buffer amplifiers, respectively;
  • First and second transformers having the same structure in which the respective outputs of the first and second buffer amplifiers are received at one end of a primary coil; and at least the other ends of the primary coils of the first and second transformers are AC-connected.
  • the secondary coil is connected in parallel with the polarity of the primary coil in parallel with the polarity of the primary coil, and has one end equal to the polarity of the primary coil as an output and the other end grounded at least in an AC manner.
  • a third buffer amplifier receiving the outputs of the first and second transformers, and an average of an output of the third buffer amplifier, an output of the first frequency conversion circuit, and an output of the second frequency conversion circuit. Compare the first frequency conversion Means for modifying the output of the second frequency conversion circuit and the output of the second frequency conversion circuit, and the output of the third buffer amplifier is connected between the output of the first frequency conversion circuit and the output of the second frequency conversion circuit. Means for respectively feeding back the output of the first frequency conversion circuit or the output side of the second frequency conversion circuit so as to correct the difference generated in the third mode, and the third mode.
  • a frequency offset circuit for removing a frequency offset circuit remaining in the output of the operational amplifier; and a filter for removing unnecessary frequency components remaining in the output of the frequency offset circuit.
  • the receiving circuit instead of connecting one end of the secondary coil having the same polarity as the primary coil to the third buffer amplifier, connecting one end of the secondary coil having a polarity different from that of the primary coil to the third coil. It is characterized by being connected to a buffer amplifier.
  • the receiving circuit instead of connecting the negative terminal of the secondary coil having the same polarity as the primary coil to the third buffer amplifier, one end of the secondary coil having a different polarity from the primary coil is connected to the third buffer. It is characterized by being connected to an amplifier.
  • the receiving circuit further includes a first frequency signal source equal to the carrier frequency of the desired signal to receive, a signal from the first frequency signal source, and a phase amount of ⁇ 2 at the frequency of the signal.
  • a local frequency generator comprising: a quadrature modulator comprising a multiplier; and a quadrature modulator comprising two multipliers receiving only one of the two types of frequency signals from a phase shifter. .
  • the receiving circuit of the present invention further includes a first frequency signal source equal to the carrier frequency of the desired signal to receive, a signal from the first frequency signal source, and a phase amount of ⁇ / 2 at the frequency of the signal.
  • Means for adding to the output of another multiplier, and means for generating a local frequency comprising Have
  • the receiving circuit of the present invention further comprises: a frequency signal source equal to the carrier frequency of the desired signal to be received; a means for receiving the signal; and shifting the phase of the signal at the frequency of the signal; And a means for inverting the polarity of the output of only one of the two multipliers and adding the output of the other multiplier to the output of the other multiplier. It has generating means.
  • a receiving circuit means for performing AZD conversion on each of a first received signal and a second received signal obtained by a frequency conversion circuit or a quadrature demodulation circuit, and first and second means for receiving digital outputs thereof, respectively.
  • a Fourier transformer a correlator that receives an output for each frequency component of each Fourier transformer, a weighting function unit that receives the obtained correlator output, and a weighting value multiplication that receives the output of the weighting function unit
  • An adder that receives the first Fourier transform output and the second Fourier transform output; a unit that inputs the addition result to the multiplier; and an inverse Fourier transform that receives the output of the weighting value multiplier. And an inverse Fourier transform output to obtain a desired wave extraction result.
  • the receiving circuit includes: a receiving input unit that receives a received signal from the antenna; a quadrature demodulator that performs a frequency conversion process on the received signal from the receiving input unit; First and second AZD converters that input an output signal from a demodulator and convert an analog signal into a digital signal, and at least twice the frequency corresponding to the bandwidth of the received signal in these AZD converters
  • a sampling clock generator for generating a clock of the following; a circuit for adding a delay pulse train to the pulse train from the sampling clock generator; and a pulse train and a delay pulse train from the sampling clock generator.
  • the receiving circuit includes: a receiving input unit that receives a reception signal from an antenna; a quadrature demodulator that performs a frequency conversion process on a reception signal from the reception input unit; The first and second AZD converters that convert the analog signal into a digital signal by inputting the output signal from the converter, and generate a clock with a frequency higher than the bandwidth corresponding to the bandwidth of the received signal in these AZD converters
  • Means for extracting a quadrature component of a desired reception channel signal from digital output data of the AZD converter One or more delay pulse trains such that the pulse train from the sampling clock generator and the delay pulse train from the circuit that adds the delay pulse train have a delay time other than the phase difference corresponding to the frequency of the desired channel signal;
  • the pulse train from the sampling clock generator and the extended pulse train from the circuit for adding the delay pulse train are converted into the desired channel signal frequency r Z The delay time of the phase difference corresponding to 2.
  • the reception circuit includes: a reception input unit that receives a reception signal from the antenna; a first AZD converter that receives the reception signal and performs A / D conversion; and a second AZD. Converter, a sampling clock generator that generates a clock having a frequency equal to or greater than the frequency width of the received signal to these AZD converters, and a circuit that adds a delayed pulse train to the pulse train from the sampling clock generator Means for providing a pulse train and a delayed pulse train from the sampling clock generator as sampling pulses of the AZD converter, and means for extracting a desired reception channel signal from digital output data of the AZD converter. is there.
  • the signal from the sampling clock generator is used.
  • a pulse train having a phase difference time corresponding to ⁇ 2 of the frequency of the desired channel signal is generated from the pulse train and a circuit for adding the delay pulse train.
  • a plurality of pulse trains having a phase difference time corresponding to ⁇ ⁇ 2 of the frequency of the desired channel signal are generated from the pulse train from the sampling clock generator and the circuit for adding the delay pulse train. It is to let.
  • the reception circuit includes: a reception input unit that receives a reception signal from an antenna; a single AZD converter that inputs the reception signal and performs A / D conversion; A sampling clock generator for generating a clock having a frequency equal to or higher than the bandwidth of the received signal, a circuit for adding a delay pulse train to the pulse train from the sampling clock generator, Means for providing a pulse train and a delayed pulse train from a sampling clock generator as sampling pulses of the AZD converter; and means for extracting a desired reception channel signal from digital output data of the AZD converter.
  • the receiving circuit includes: a receiving input circuit that receives a receiving signal from a plurality of antennas; first and second frequency conversion units that receive the receiving signal; A local oscillator that provides an output at a frequency obtained by applying a frequency offset of 1Z2 of the channel spacing frequency to the desired frequency carrier frequency to the frequency conversion means of the second frequency conversion means and the first and second frequency conversion means.
  • a first and second AZD converter for obtaining a signal, a sampling clock generator for generating a clock having a frequency equal to or higher than the bandwidth of the received signal to these AZD converters, and a sampling clock generator for A circuit for adding a delay pulse train to the pulse train, and a pulse train and a delay pulse train from the sampling clock generator, which are used as sampling pulses of the A / D converter.
  • the signal is supplied to the first and second frequency conversion means.
  • Local oscillators are provided independently, and each local oscillation frequency is a frequency obtained by applying a positive / negative frequency offset of 1/2 of the channel interval frequency around the desired carrier frequency.
  • two received signals are supplied to first and second AZD converters without frequency conversion.
  • FIG. 1 is a block diagram showing the configuration of the receiving circuit according to the first embodiment of the present invention.
  • FIG. 2 is a block diagram illustrating a configuration of a receiving circuit according to the second embodiment of the present invention.
  • FIG. 3 is a block diagram showing a configuration of a receiving circuit according to the third embodiment of the present invention.
  • FIG. 4 is a block diagram illustrating a configuration of a receiving circuit according to a fourth embodiment of the present invention.
  • FIG. 5 is a block diagram showing a configuration of a receiving circuit according to a fifth embodiment of the present invention.
  • FIG. 6 is a block diagram illustrating a configuration of a receiving circuit according to a sixth embodiment of the present invention.
  • FIG. 7 is a block diagram illustrating a configuration of a receiving circuit according to a seventh embodiment of the present invention.
  • FIG. 8 is a block diagram illustrating a configuration of a receiving circuit according to an eighth embodiment of the present invention.
  • FIG. 9 is a block diagram showing a configuration of a receiving circuit according to a ninth embodiment of the present invention. You.
  • FIG. 10 is a block diagram showing a configuration of a receiving circuit according to the tenth embodiment of the present invention.
  • FIG. 11 is a block diagram showing a configuration of a receiving circuit according to the eleventh embodiment of the present invention.
  • FIG. 12 is a block diagram showing a configuration of a receiving circuit according to the 12th embodiment of the present invention.
  • FIG. 13 is a block diagram showing a configuration of a receiving circuit according to the thirteenth embodiment of the present invention.
  • FIG. 14 is a block diagram showing a configuration of a receiving circuit according to the fourteenth embodiment of the present invention.
  • FIG. 15 is a conceptual diagram of a transformer according to the fourteenth embodiment of the present invention.
  • FIG. 16 is a block diagram showing a configuration of the receiving circuit in the fifteenth embodiment of the present invention.
  • FIG. 17 is a block diagram showing a configuration of a receiving circuit which specifically embodies the fifteenth embodiment of the present invention.
  • FIG. 18 is a block diagram showing a configuration of the receiving circuit in the sixteenth embodiment of the present invention.
  • FIG. 19 is a block diagram showing a configuration of a receiving circuit according to the seventeenth embodiment of the present invention.
  • FIG. 20 is a schematic diagram for describing a local frequency setting method in each embodiment of the present invention.
  • FIG. 21 is a block diagram showing a configuration of a receiving circuit according to the eighteenth embodiment of the present invention.
  • FIG. 22 is a block diagram showing a configuration of a receiving circuit according to the nineteenth embodiment of the present invention. It is.
  • FIG. 23 is a block diagram showing a configuration of a receiving circuit according to the 20th embodiment of the present invention.
  • FIG. 24 is a block diagram showing a configuration of the receiving circuit according to the 21st embodiment of the present invention.
  • FIG. 25 is a conceptual diagram of a transformer according to the twenty-second embodiment of the present invention.
  • FIG. 26 is a diagram illustrating a state in which an alias is generated as a result of performing sampling by the AZD converter in the twenty-second embodiment of the present invention.
  • FIG. 27 is a diagram showing the status of the receiving channel in the multi-channel communication system used in the present invention.
  • FIG. 28 is a diagram illustrating an AZD conversion output having a negative frequency range that appears in the twenty-second embodiment of the present invention.
  • FIG. 29 is a diagram showing a method of decomposing a signal component into quadrature components by cosine and sine functions using a phase difference of r / 2 in the twenty-second embodiment of the present invention.
  • FIG. 30 is a diagram illustrating an example of a quadrature sampling operation when performing AZD conversion of two orthogonal signals in the twenty-second embodiment of the present invention.
  • FIG. 31 is a diagram when the offset is considered in the explanatory diagram of the orthogonal sampling in FIG.
  • FIG. 32 is a diagram illustrating an example of another orthogonal sampling operation different from those in FIGS. 30 and 31 in the case where two orthogonal signals are subjected to AZD conversion according to the second and second embodiments of the present invention.
  • FIG. 33 is a diagram showing sampling pulses obtained when the orthogonal sampling operation shown in FIG. 32 is performed in the twenty-second embodiment of the present invention.
  • FIG. 34 is a block diagram showing a configuration of a receiving circuit according to the twenty-third embodiment of the present invention.
  • FIG. 35 is a diagram illustrating an example of a quadrature sampling operation in the case where two orthogonal signals are subjected to AZD conversion in the twenty-third embodiment of the present invention.
  • FIG. 36 is a block diagram showing a configuration of a receiving circuit according to the twenty-fourth embodiment of the present invention.
  • FIG. 37 is a diagram illustrating an example of a quadrature sampling operation in a case where two orthogonal signals are subjected to AZD conversion in the twenty-fourth embodiment of the present invention.
  • FIG. 38 is a block diagram showing a configuration of the receiving circuit in the twenty-fifth embodiment of the present invention.
  • FIG. 39 is a simplified block diagram for explaining one operation of the sampling signal source portion in the twenty-fifth embodiment of the present invention.
  • FIG. 40 is a simplified block diagram for explaining another operation of the sampling signal source in the twenty-fifth embodiment of the present invention.
  • FIG. 41 is a simplified block diagram for explaining still another operation of the sampling signal source portion in the twenty-fifth embodiment of the present invention.
  • FIG. 42 is an overview of the frequency K of the Japanese standard digital car telephone system used in the description of the twenty-sixth embodiment of the present invention.
  • Fig. 43 is an overview of the channel arrangement of the Japanese standard digital car telephone system shown in Fig. 42.
  • FIG. 44 is a block diagram showing the configuration of the receiving circuit according to the 26th embodiment of the present invention.
  • FIG. 45 is a block diagram showing a configuration of a receiving circuit according to the twenty-seventh embodiment of the present invention.
  • FIG. 46 is a block diagram showing a configuration of a receiving circuit according to the twenty-eighth embodiment of the present invention.
  • FIG. 47 is a block diagram showing the configuration of a receiving circuit embodying the twentieth embodiment of the present invention.
  • FIG. 48 is a block diagram showing a configuration of a receiving circuit according to a thirtieth embodiment of the present invention.
  • BPSK signal S B at base frequency or base band can be expressed as follows.
  • the modulated output S c obtained by modulating the baseband signal at a carrier angular frequency can be expressed as follows.
  • FIG. 20 shows a method of setting the local oscillation frequency according to the present invention.
  • A indicates the band of the desired channel, and the carrier frequency is. It is.
  • B indicates the region of the upper one-channel channel, and the carrier frequency is Wcu .
  • C indicates the band of the lower adjacent channel, and the carrier frequency is WcL .
  • the interval between carriers of each channel is about four times the interval of the base frequency Wb of BPSK .
  • ⁇ of each channel becomes ⁇ 2 o b around the carrier frequency. Therefore, a position apart from each carrier frequency by i of the base frequency 2 Wb is a valley between channels, and even if there is an interference wave of a spectrum at this position, there is little interference for any channel. That is, the present invention pays attention to this point, and sets the local oscillation frequency of the receiver at an intermediate value between the adjacent channel carrier frequency as the main method for solving the above-mentioned problem.
  • the local oscillation frequency for receiving the modulated signal and performing frequency conversion of the receiver is ⁇ ⁇ + ⁇ as described above.
  • the frequency conversion output S R is as follows.
  • the local oscillation frequency for receiving the modulated signal and performing frequency conversion of the receiver is ⁇ ⁇ + ⁇ as described above.
  • the frequency conversion output is
  • the frequency conversion output S R is as follows.
  • the local oscillation frequency for receiving the modulated signal and performing frequency conversion of the receiver is ⁇ c — ⁇ as described above.
  • the frequency conversion output S u is as follows.
  • the number conversion output S u is as follows.
  • the local frequency is increased w.
  • the following three types of outputs are obtained when only shifting is performed. 0
  • the present invention has realized such a principle by the following embodiments.
  • Room i shape 1
  • FIG. 1 shows a configuration of a receiving circuit according to a first embodiment of the present invention.
  • 1 is an antenna receiving a received signal
  • 2 and 3 are first and second frequency conversion circuits receiving the received signal
  • 4 is an upper and lower adjoining radio carrier frequency of the received signal.
  • Generates an intermediate frequency with the carrier frequency of the channel outputs the upper frequency of the two upper and lower frequencies as the conversion frequency input of the first frequency conversion circuit 2, and outputs the lower frequency of the second frequency.
  • a local frequency signal generation circuit that outputs as a conversion frequency input of the frequency conversion circuit 3 of the first embodiment, and a local frequency signal generation circuit 5 outputs a component that is common to both the output of the first frequency conversion circuit 2 and the output of the second frequency conversion circuit 3.
  • a common wave extraction circuit to be extracted, 6 is a frequency offset circuit that removes the frequency offset remaining in the output of the common wave extraction circuit 5, and 7 is an offset that performs a small frequency conversion! :
  • Frequency offset An offset frequency generating circuit to be supplied to the circuit 6, and a filter 8 for removing unnecessary frequency components remaining in the output of the frequency offset circuit 6.
  • the received signal obtained from the antenna 1 is supplied to the first frequency conversion circuit 2 and the second frequency conversion circuit 3, and the local frequency signal generation circuit 4 outputs two different frequencies, that is, between channels.
  • the upper and lower frequencies which are equivalent to the median value of, are separately supplied to the first frequency conversion circuit 2 and the second frequency conversion circuit 3, so that the two signals for the desired channel and the upper channel and the lower channel respectively Two output signals are produced.
  • the signal component that exists in common in the first frequency conversion circuit 2 and the second frequency conversion circuit 3 is only the signal of the desired channel, and the common wave extraction circuit 5 that extracts the balanced component By supplying, an equilibrium component mainly including the desired wave is obtained.
  • the output of the common wave extraction circuit 5 is ⁇ . Since a certain frequency offset remains, a small frequency conversion is performed in the offset frequency generation circuit 7, and the offset amount is removed in the frequency offset circuit 6. Further, unnecessary frequency components generated in this process are removed by a filter 8, and then supplied to a baseband signal processing unit (not shown) as a baseband signal.
  • FIG. 2 shows the configuration of the receiving circuit according to the second embodiment of the present invention.
  • 1 is an antenna for receiving a received signal
  • 2 and 3 are first and second frequency conversion circuits receiving the received signal
  • 4 is an upper and lower frequency carrier adjacent to a radio carrier frequency of the received signal.
  • Generates an intermediate frequency with the radio carrier frequency of the channel outputs the upper frequency of the two upper and lower frequencies as the conversion frequency input of the first frequency conversion circuit 2, and outputs the lower frequency of the second frequency
  • a local frequency signal generating circuit that is output as a conversion frequency input of the frequency conversion circuit 3 of the first frequency conversion circuit
  • 6 ⁇ is a first frequency offset for removing the frequency offset contained in the output of the first frequency conversion circuit 2.
  • Circuit, 6 B is the second frequency The second frequency offset circuit that removes the frequency offset included in the output of the conversion circuit 3, 7A performs a minute frequency conversion and supplies the offset amount to each of the frequency offset circuits 6A and 6B.
  • 5A is a common wave extraction circuit that extracts a component that is present in both the output of the first frequency offset circuit 6A and the output of the second frequency offset circuit 6B, 8A Is a filter for removing unnecessary frequency components remaining in the output of the common wave extraction circuit 5A.
  • the process of performing common wave extraction and the process of performing frequency offset are interchanged.
  • the signal of the desired channel becomes the baseband signal as it is, and more stable extraction work can be expected.
  • FIG. 3 shows the configuration of the receiving circuit according to the third embodiment of the present invention.
  • 1 is an antenna for receiving a received signal
  • 2 and 3 are first and second frequency conversion circuits receiving the received signal
  • 4 is an upper and lower frequency carrier adjacent to a radio carrier frequency of the received signal.
  • a frequency conversion circuit 3 A local frequency signal generation circuit that outputs as a conversion frequency input of 3A, 9A is a first bandpass filter that shapes the waveform of the output of the first frequency conversion circuit 2, 10A is a first bandpass filter Band-pass filter 9 A is a first AZD converter that converts the output of A into a digital signal, 9 B is a second band-pass filter that shapes the waveform of the output of the second frequency conversion circuit 3, and 108 is a second band-pass filter.
  • the output of the low-pass filter 9 B 5B is a common wave extraction that extracts components that are common to both the output of the first AZD converter 10A and the output of the second A / D converter 10B.
  • Circuit, 6C is a frequency offset circuit that removes the frequency offset remaining in the output of the common wave extraction circuit 5B
  • 7B is a frequency offset circuit that performs a small frequency conversion and sets the offset i to 6C.
  • 8B is a filter that removes unnecessary frequency components remaining at the output of the frequency offset circuit 6C. It is.
  • the outputs of two frequency conversion circuits 2 and 3 similar to those in the first embodiment are quantized by AZD converters 10A and 10B, respectively, and the first This is an operation equivalent to that of the first embodiment, that is, a common wave extraction, a frequency offset, and a filtering.
  • Common wave extraction and filtering are performed by using digital filter technology, and frequency offset can be realized by using digital quadrature modulation.
  • the principle of the present embodiment will be described below. That is, QP SK or quaternary Q AM will be described.
  • QPSK signal S B at base frequency or base band can be expressed as follows.
  • modulated output S c which modulates the pace band signal at a carrier angular frequency
  • the real axis component is generally called an I-axis signal
  • the ⁇ axis component is called a Q axis signal.
  • the orthogonal PSK that is, the I-axis signal of the QPSK signal can be demodulated.
  • the frequency conversion output St in this case is as follows.
  • the quadrature demodulation I-axis output is as follows.
  • the receiving-side quadrature demodulation I-axis output S m is as follows.
  • ⁇ 1 ( ⁇ 4-, ⁇ - ⁇ ) K
  • the local oscillation frequency of the receiver is set to w c + ⁇ as described above. If the phase is delayed by; 2, the orthogonal reverse axis output S QR is obtained as follows.
  • ⁇ k (:, ⁇ 4 ⁇ K
  • the quadrature demodulation Q-axis output is analyzed for adjacent channels.
  • ⁇ h (Sat +, ⁇ ⁇ 4 ⁇ ⁇ ⁇ ... (37), and a quadrature PSK or QPSK signal Q-axis output existing in the same band as the desired channel is generated.
  • the quadrature demodulation Q-axis output s QR1 at is as follows.
  • Quadrature PSK or QPSK signal Q-axis output occurs at distant frequencies.
  • the local oscillation frequency is o c — ⁇ 0 !? !!
  • the local oscillation frequency of the receiver is w c — ⁇ .
  • the quadrature demodulation Q-axis output S QW is as follows. S QR 1 S] xb sin ( ⁇ c- ⁇ o)
  • ⁇ 1 ( ⁇ 4-, ⁇ _ ⁇ 44 ⁇ ) ⁇
  • the I-axis side has It can be seen that the flannel is commonly included. Also, on the Q-axis side, it can be seen that the desired channels are commonly included in the outputs of the two orthogonal demodulation circuits in opposite phases.
  • the third embodiment of the present invention is realized based on this principle.
  • FIG. 4 shows the configuration of the fourth embodiment of the present invention.
  • 1 is an antenna receiving a received signal
  • 2 and 3 are first and second frequency conversion circuits receiving the received signal
  • 4 is an upper and lower channel adjacent to a radio carrier frequency of the received signal. Generates an intermediate frequency from the radio carrier frequency, outputs the upper frequency of the two upper and lower frequencies as the conversion frequency input of the first frequency conversion circuit 2, and converts the lower frequency to the second frequency conversion.
  • 9A is a first bandpass filter that shapes the output of the first frequency conversion circuit 2
  • 10A is a first bandpass filter.
  • the first A / D converter that converts the output of A to a digital signal 9 B is the second band-pass filter that shapes the output of the second frequency conversion circuit 3, and 10 B is the second band-pass filter Filter 9 B output
  • a second AZD converter for converting to a digital signal 6D is a first frequency offset circuit for removing the frequency offset contained in the output of the first AZD converter 1OA
  • 6E is a second frequency offset circuit
  • a second frequency offset circuit that removes the frequency offset included in the output of the AZD converter 10B of the AZD converter
  • 7C performs minute frequency conversion and adjusts the amount of offset to each frequency offset circuit 6D , 6E, an offset frequency generator circuit
  • 5C is a common wave that extracts a component that is present in both the output of the first frequency offset circuit 6D and the output of the second frequency offset circuit 6E.
  • the extraction circuit 8C is a filter for removing unnecessary frequency components remaining at the output of the common wave extraction circuit 5C.
  • This embodiment is different from the third embodiment in that the process of extracting the common wave and the frequency offset are different.
  • the process of doing has been swapped.
  • the signal of the desired channel becomes the base signal as it is, and more stable extraction work can be expected.
  • the quadrature demodulation function becomes more accurate, suitable for integration, and leads to lower power consumption.
  • FIG. 5 shows a configuration of a receiving circuit according to a fifth embodiment of the present invention.
  • 1 is an antenna receiving a received signal
  • 11 and 12 are first and second quadrature demodulation circuits receiving the received signal
  • 4 A is an upper and lower side adjacent to a radio carrier frequency of the received signal. And generates an intermediate frequency with the radio carrier frequency of the channel, and outputs the upper frequency of the two upper and lower frequencies as the conversion frequency input of the first quadrature demodulation circuit 11, and the lower frequency
  • a local frequency signal generation circuit that outputs as a conversion frequency input of the second quadrature demodulation circuit 12
  • 5 D is the I output of the first quadrature demodulation circuit 11 and the I output of the second quadrature demodulation circuit 12.
  • a first common wave extraction circuit for extracting components common to both, 5E is both a Q output of the first quadrature demodulation circuit 11 and a polarity inverted output of a Q output of the second quadrature demodulation circuit 12.
  • a second common wave extraction circuit that extracts components that are commonly present in 1st frequency offset circuit that removes the frequency offset remaining in the I-side output extracted by 5D, 6G is the Q-side output extracted by the 2nd common wave extraction circuit 5E 7D is a second frequency offset circuit that removes the remaining frequency offset, and performs offset conversion to supply the offset amount to each frequency offset circuit 6F and 6G by performing minute frequency conversion.
  • Circuit, 80 is a first filter for removing unnecessary frequency components remaining at the output of the first frequency offset circuit 6F
  • 8E is an unnecessary frequency remaining at the output of the second frequency offset circuit 6G. This is the second filter that removes components.
  • the present embodiment is an embodiment of the present invention for four-valued PSK or QPSK in digital modulation. It is.
  • the received signal obtained from the antenna 1 is supplied to the first quadrature demodulation circuit 11 and the second quadrature demodulation circuit 12, and the two signals are output from the local frequency signal generation circuit 4A.
  • the desired channel and the upper and lower channels can be obtained.
  • Four output signals are generated for each of the three signals.
  • the signal component that is present in common in the first orthogonal demodulation circuit 11 and the second orthogonal demodulation circuit 12 is only the signal of the desired channel, and the I-axis side is a balanced component.
  • the Q-axis side can be extracted as a differential component. Therefore, by supplying the balanced component on the I-axis to the common wave extraction circuit 5D and the differential component on the Q-axis to the common wave extraction circuit 5E, the I-axis and Q-axis signals of the desired channel can be obtained.
  • Can be The output of the common wave extraction circuit 5D , 5E is ⁇ .
  • FIG. 6 shows the configuration of the sixth embodiment of the present invention.
  • 1 is an antenna receiving a received signal
  • 11 and 12 are first and second quadrature demodulation circuits receiving the received signal
  • 4A is an upper and lower channel adjacent to a radio carrier frequency of the received signal. And generates an intermediate frequency with the radio carrier frequency of the first quadrature demodulation circuit 11 of the two upper and lower frequencies, and outputs the lower frequency as the second Local frequency signal generation circuit that outputs as a frequency input for conversion of quadrature demodulation circuit 12, 6H and 6I are frequency offsets commonly included in I output and Q output of quadrature demodulation circuits 11 and 12.
  • the first and second frequency offset circuits that remove the frequency component.
  • Offset frequency generation circuit that supplies the offset amount to each frequency offset circuit 6H, 6I, 5F is the I output of the first frequency offset circuit 6H and the second frequency offset circuit 6I.
  • a first common wave extraction circuit that extracts components that are common to both I outputs, 5G is the Q output of the first frequency offset circuit 6H and the Q output of the second frequency offset circuit 6I
  • a second common wave extraction circuit that extracts components that are commonly present in both polarity inverted outputs, 8F and 8G removes unnecessary frequency components remaining in the outputs of the common wave extraction circuits 5F and 5G First and second filters.
  • the process of performing common wave extraction and the process of performing frequency offset are interchanged as compared with the fifth embodiment.
  • the signal of the desired channel becomes the base signal as it is, and more stable extraction work can be expected.
  • FIG. 7 shows a configuration of a receiving circuit according to a seventh embodiment of the present invention.
  • 1 is an antenna receiving a received signal
  • 11 and 12 are first and second quadrature demodulation circuits receiving the received signal
  • 4 A is an upper and lower adjacent to a radio carrier frequency of the received signal. And generates an intermediate frequency with the radio carrier frequency of the channel, and supplies the upper frequency of the two upper and lower frequencies as the conversion frequency input of the first quadrature demodulation circuit 11, and the lower frequency
  • a local frequency signal generator 9C and 9D for shaping the I and Q outputs of the first quadrature demodulation circuit 11 respectively.
  • First and second bandpass filters, 10C and 10D are the first and second AZD converters that convert the outputs of the first and second bandpass filters 9C and 9D to digital signals 9E and 9F are connected to the I output of the second quadrature demodulation circuit 12 3rd and 4th bandpass filters for shaping the Q output respectively, 10E and 1OF are 3rd and 4th bandpass filters 9E, 9F
  • the third and fourth AZD converters that convert the output of the first and third AZD converters into digital signals.5H extracts components that are commonly present in the I output of the first and third AZD converters 10C and 10E.
  • the first common wave extraction circuit, 5I extracts components that are common to both the Q output of the second AZD converter 10D and the inverted polarity output of the Q output of the fourth AZD converter 10E.
  • 6 J is the first frequency offset circuit that removes the frequency offset remaining on the I-side output extracted by the first common wave extraction circuit 5 H
  • 6 K is the second common wave extraction circuit.
  • Common wave extraction circuit (5) A second frequency offset circuit that removes the frequency offset remaining in the Q-side output extracted by I, and (7F) performs minute frequency conversion to reduce the amount of offset to each frequency offset.
  • Offset frequency generation circuit that supplies to the 6th and 6K circuits, 8H is the output of the first frequency offset circuit 6J A first filter for removing the remaining unnecessary frequency component, and 81 is a second filter for removing the unnecessary frequency component remaining in the output of the second frequency offset circuit 6K.
  • the outputs of the two quadrature demodulation circuits 11 and 12 similar to those in the fifth embodiment are quantized by an AZD converter 10 (: to 1 OF, and the digital
  • AZD converter 10 to 1 OF
  • the digital This is an operation equivalent to that of the fifth embodiment, that is, common wave extraction, frequency offset, and filtering are performed.
  • the common wave extraction and filtering use digital filter technology, and the frequency offset uses digital quadrature modulation. This is possible.
  • FIG. 8 shows the configuration of the receiving circuit according to the eighth embodiment of the present invention.
  • 1 is an antenna receiving a received signal
  • 11 and 12 are first and second quadrature demodulation circuits receiving the received signal
  • 4 A is an upper and lower side adjacent to a radio carrier frequency of the received signal. And generates an intermediate frequency with the radio carrier frequency of the channel, and supplies the upper frequency of the upper and lower two frequencies as the conversion frequency input of the first quadrature demodulation circuit 11, and the lower frequency Used as a frequency input for conversion of the second quadrature demodulation circuit 12
  • 9C and 9D are first and second band-pass filters for shaping the I and Q outputs of the first quadrature demodulation circuit 11, respectively, and 10C and 1D.
  • 0 D is the first and second AZD converters that convert the outputs of the first and second bandpass filters 9 C and 9 D into digital signals
  • 9 E and 9 F are the second quadrature demodulation circuits.
  • 12 3rd and 4th bandpass filters to shape the I and Q outputs respectively
  • 10E and 10F are digital signals from the 3rd and 4th bandpass filters 9E and 9F.
  • the 3rd and 4th AZD converters that convert the signals to 6 L are frequency offset circuits that remove the frequency offset remaining in the I and Q outputs of each AZD converter 10 C to 1 OF, respectively.
  • 7G perform minute frequency conversion and supply the offset amount to each frequency offset circuit 6L.
  • 5 J is the first common wave extraction circuit that extracts components that are common to the I output of the frequency offset circuit 6 L
  • 5 K is the Q output and Q of the frequency offset circuit 6 L
  • a second common wave extraction circuit that extracts a component that is common to both the output and the polarity inversion output of the output.8 J is a circuit for extracting unnecessary frequency components remaining in the I output extracted by the first common wave extraction circuit 5 J.
  • the first filter to be removed, 8K is a second filter to remove unnecessary frequency components remaining in the Q output of the second common wave extraction circuit 5K.
  • the process of performing common wave extraction and the process of performing frequency offset are interchanged with each other as compared with the seventh embodiment.
  • the signal of the desired channel becomes the base signal as it is, and more stable extraction work can be expected.
  • digitization makes the quadrature demodulation function highly accurate, suitable for integration, and reduces power consumption.
  • FIG. 9 shows the configuration of the receiving circuit according to the ninth embodiment of the present invention. This embodiment is different from the third embodiment shown in FIG. It uses a correlator 13 for calculating a cross-correlation.
  • the use of the correlator 13 makes it possible to obtain the correlation coefficient even when the components included in common have different polarities. Has the advantage that the amplitude is ensured only by reversing the polarity of. Note that the features of this embodiment can be similarly applied to the fourth, seventh, and eighth embodiments.
  • FIG. 10 shows the configuration of the receiving circuit according to the tenth embodiment of the present invention.
  • the first frequency conversion circuit 2 is used as the frequency conversion circuit for inputting the reception signal of the antenna 1 or 3 in the first embodiment shown in FIG.
  • the local frequency signal generation circuit 4B outputs the inter-channel frequency 2 ⁇ .
  • the second frequency conversion circuit 15 supplied with a frequency equivalent to the frequency obtained by the first frequency conversion circuit 2 obtains the frequency conversion output of the other side that has not been subjected to frequency conversion, and the common frequency extraction circuit 5 L This is to secure the two frequency conversion outputs necessary for extracting the desired channel.
  • the outputs of the first frequency conversion circuit 2 and the second frequency conversion circuit 15 are equal to the first and second frequency conversion circuits 2 and 3 in the first embodiment. Since these two outputs match, the processing of the carrier frequency can be performed by only one set of high-frequency circuits, and the power consumption as well as the space required for the circuits can be reduced.
  • FIG. 11 shows the configuration of the receiving circuit according to the eleventh embodiment of the present invention.
  • This embodiment is different from the third embodiment shown in FIG. 3 in that only the first frequency conversion circuit 2 is used as the frequency conversion circuit for inputting the received signal, and the quantization means is also used as the first frequency conversion circuit.
  • Only the band-pass filter 9 C and the AZD converter 10 C receiving the output of the conversion circuit 2 are equivalent to the inter-channel frequency 2 ⁇ ⁇ from the digital frequency generation circuit 17 after AZD conversion by the AZD converter 10 C.
  • the first frequency conversion circuit 2 obtains the frequency conversion output of the non-frequency-converted side by performing the digital frequency conversion by the digital frequency conversion circuit 16 supplied with the frequency to be converted. This secures the two frequency-converted digital outputs necessary for extracting the desired channel by ⁇ .
  • the output obtained by AZD conversion by the AZD converter 10C of the first frequency conversion circuit 2 and the output of the digital frequency conversion circuit 16 are the same as those of the first embodiment. And the two outputs of the second and third frequency conversion circuits 2 and 3, so that only one set of high-frequency circuits is required for carrier frequency processing, reducing not only the space required for the circuits but also power consumption. be able to.
  • FIG. 12 shows the configuration of the receiving circuit according to the 12th embodiment of the present invention.
  • the orthogonal demodulation means for inputting the received signal is only one orthogonal demodulation circuit 11 and this orthogonal demodulation circuit 1
  • the two outputs 1 are output from the local frequency signal generator 4B to the inter-channel frequency 2 ⁇ .
  • the frequency conversion circuit 15 A supplied with a frequency equivalent to that of the first and second common wave extraction circuits 5
  • Two quadrature demodulation outputs necessary for extracting a desired channel by N and 5P are secured.
  • the outputs of quadrature demodulation circuit 11 and frequency conversion circuit 15A are equal to the two quadrature demodulation circuits 11 and 12 of the fifth embodiment.
  • a set of high-frequency circuits for the carrier frequency to match the demodulated output Power consumption as well as the space required for the circuit.
  • FIG. 13 shows the configuration of the receiving circuit according to the thirteenth embodiment of the present invention.
  • the orthogonal demodulation means for inputting the received signal is only one orthogonal demodulation circuit 11 and the quantization means is also one.
  • digital frequency generation circuit 17A Inter-channel frequency 2 ⁇ .
  • the output obtained by subjecting the output of the quadrature demodulation circuit 11 to AZD conversion by the AZD converters 10D and 10E and the output of the digital frequency conversion circuit 16A are equal to those of the seventh embodiment. Since the outputs of the first and second quadrature demodulation circuits 11 and 12 coincide with the two outputs of the first embodiment, only one set of high-frequency circuits for processing the carrier frequency is required, and only the space required for the circuits is required. Power consumption can also be reduced. This embodiment can be similarly applied to the eighth embodiment.
  • FIG. 14 shows the configuration of the receiving circuit according to the fourteenth embodiment of the present invention.
  • This embodiment relates to an improvement of the common wave extraction circuit in the first embodiment shown in FIG.
  • 1 is an antenna
  • 2 is a first frequency conversion circuit
  • 3 is a second frequency conversion circuit
  • 4 is a local frequency signal generation circuit
  • 5 is a common wave extraction circuit
  • 8 is a common wave extraction circuit.
  • This is a filter and has the same configuration as that of the first embodiment.
  • Reference numeral 20 denotes a reception input unit
  • 21 denotes an input line through which the output of the first frequency conversion circuit 2 passes
  • 22 denotes an input line to which the output of the second frequency conversion circuit 3 receives
  • 2 3 and 2 4 Is an integrating circuit which also functions as a single-bus filter receiving the outputs of the first and second frequency conversion circuits 3 and 4 through the input lines 21 and 22 respectively.
  • Reference numerals 25 and 26 denote first and second buffer amplifiers receiving the outputs of the integrating circuit 23 and the dividing circuit 24, respectively.
  • Reference numerals 27 and 28 denote first and second transformers which receive the outputs of the first and second buffer amplifiers 25 and 26 at one end of the primary coil.
  • connection point 29 between the one ends is output, and the other end is grounded.
  • Reference numeral 30 denotes a third buffer amplifier having a connection point 29 connected to the input, and its output 31 is supplied to the next-stage frequency offset circuit 6 as an output of the common wave extraction circuit 5 .
  • the operation of the common wave extraction circuit 5 in the fourteenth embodiment will be described.
  • a common wave e D of a desired wave signal component and an adjacent channel wave signal component eu are obtained.
  • the adjacent channel wave signal component since the component obtained from the first frequency conversion circuit 2 and the component obtained from the second frequency conversion circuit 3 have different center frequencies, the first frequency conversion circuit 2 Is obtained as e ui, and the component obtained from the second frequency conversion circuit 3 is expressed as e U2 . That is, the first signal obtained from the frequency converting circuit 2 is a signal obtained from the e D + e ui a and the second frequency converting circuit 3 is e D + e U2.
  • the outputs of the first frequency conversion circuit 2 and the second frequency conversion circuit 3 may include unnecessary components having a high frequency in addition to these signals. It is reduced by the integrating circuit 23 and the dividing circuit 24 also serving as a filter.
  • the signal e D + e ui obtained from the first frequency conversion circuit 2 that has passed through the integration circuits 23 and 24 and the signal e D + e U2 obtained from the second frequency conversion circuit 3 are They are supplied to the corresponding buffer amplifiers 25 and 26, respectively.
  • the buffer amplifiers 25 and 26 have a low output impedance.
  • the signal e D + e ui obtained from the first frequency conversion circuit 2 via the buffer amplifiers 25 and 26 and the signal e D + e U2 obtained from the second frequency conversion circuit 3 are respectively transformed.
  • the winding ratio of the secondary coil to the primary coil of the transformers 27 and 28 shall be 1.
  • the secondary coils of the transformers 27 and 28 respectively receive the signal e D + e obtained from the first frequency conversion circuit 2 and the signal e D obtained from the second frequency conversion circuit 3 D + e U2 occurs correspondingly.
  • the secondary coils of the transformers 27 and 28 are obtained from the first frequency conversion circuit 2 generated in the secondary coil because the terminals are connected in parallel with the primary coil with the same polarity.
  • the signal e D + e and the common component of the signal e D + e U2 obtained from the second frequency conversion circuit 3, that is, the desired wave signal component e D are output from the secondary coils. There is no problem such as collision, and the signal is obtained at the terminal.
  • a component e generated from the first frequency conversion circuit 2 generated in the secondary coil of the transformer 27 and a component e generated from the second frequency conversion circuit 3 generated in the secondary coil of the transformer 28 Since the components are different in frequency from U2 , they mutually flow into the secondary coil of the other party.
  • the input impedance of the transformer viewed from the secondary coil is equal to the output impedance of the signal source connected to the primary coil, respectively, but as described above, the buffer amplifiers 25, 2 6 has a very low output impedance, so that components other than the common wave component, that is, the component e m generated from the first frequency conversion circuit 2 generated in the secondary coil of the transformer 27 and the transformer 2 The component e U2 generated from the second frequency conversion circuit 3 generated in the secondary coil 8 is reduced by this low impedance.
  • an asymmetrical amplifier can be realized by using an emitter-follower composed of a transistor. When this amplifier is used, the output impedance of the buffer amplifier using the solid line shown in FIG. 14 is less than several ohms. This principle will be described with reference to FIG. 1 5, transformer Yes constitutes from 2 winding L have L 2, a coil L 2 and the coil and the primary coil and the secondary coil.
  • the voltage and current at each coil terminal are set as follows. That is, the voltage generated 2 1 1 I secondary ⁇ the primary current, the ⁇ generated between the primary coil L, the terminal between the terminal V ,, secondary coil L 2 and V 2.
  • M be the mutual inductance between the primary coil and the secondary coil L.
  • is an angular frequency
  • L, L 2 M 2 are assumed to hold.
  • the input impedance of the secondary coil of the transformers 27 and 28 is governed by the load of the secondary coil.
  • the signal to the transformer is handled as a current, and a magnetic flux proportional to the product of the current and the inductance of the primary coil is generated in the magnetic core of the transformer.
  • a voltage is induced in the secondary coil according to the rate of change (differential coefficient).
  • the integrators 23 and 24 serving also as low-pass filters in FIG. 14 will be briefly described.
  • the integrators 23 and 24 are 1 / C or a minute proportional coefficient when the harvest volume i is C.
  • the input signal can be represented by a sine wave, and its angular frequency is ⁇
  • the integral proportional coefficient will be lZwC, exhibiting frequency characteristics.
  • This frequency characteristic has the purpose of offsetting the differential action of the transformers 27 and 28, that is, the differential proportional coefficient appears in the differential output when the inductance is L, and the transformers 27 and 28 have the frequency characteristic. It is what we have together. That is, the overall frequency characteristics from the first frequency conversion circuit 2 and the second frequency conversion circuit 3 to the common wave extraction output are flattened.
  • the total frequency characteristic H from the first frequency conversion circuit 2 and the second frequency conversion circuit 3 to the common wave extraction output is It is expressed by the following equation, and the frequency variable ⁇ disappears and becomes flat.
  • the signal source for driving the transformer is conventionally the current source.
  • the transformer impedance can be increased only for signals of
  • FIG. 16 shows the configuration of the receiving circuit according to the fifteenth embodiment of the present invention.
  • This embodiment is a modification of the fourteenth embodiment shown in FIG. 14, and the same reference numerals are given to the common elements.
  • the difference from the 14th embodiment is that the input line 21 receiving the output of the first frequency conversion circuit 2 and the input line 22 receiving the output of the second frequency conversion circuit 3
  • the first and second non-common-wave signal elimination circuits 46 and 47 are connected to the first and second non-common-wave signal elimination circuits 46 and 47, and the outputs of the first and second non-common-wave signal elimination circuits 46 and 47 are common.
  • the signal is supplied to the wave extraction circuit 5n.
  • the input line 21 that receives the output of the first frequency conversion circuit 2 and the input line 22 that receives the output of the second frequency conversion circuit 3 also have a balance monitoring circuit 4 that uses each output as a comparison signal. Connected to 3.
  • the output 31 a of the common wave signal extraction circuit 5 n is connected to the frequency offset circuit 6 and supplied as a third input of the balance monitoring circuit 43.
  • the other outputs of the common wave signal extraction circuit 5 n are supplied to first and second non-common wave signal detection circuits 41 and 42, respectively.
  • the first and second non-common wave signal detection circuits 41 and 42 connect the output of the first frequency conversion circuit 2 via the input line 21 and the output of the second frequency conversion circuit 3 to the input line.
  • Outputs of the first frequency conversion circuit 2 and the second frequency conversion circuit 3 are supplied to first and second non-common wave signal removal circuits 46 and 47, respectively.
  • subtraction is performed by a second input described later, and the output is supplied to the common wave extraction circuit 5n.
  • These inputs to the common wave extraction circuit 5 n are basically a signal e D + on the first frequency conversion circuit 2 side and a signal e D + e U2 on the second frequency conversion circuit 3 side. Nanare. Therefore, in the common wave extracting circuit 5 n, as has been specifically described as a first 4 Common wave extracting circuit 5 in the embodiment of shown in FIG. 1 4, to extract the common wave signal e D. However, as is apparent from the example shown in FIG.
  • the common wave extraction circuit 5n cannot completely remove the non-common wave signal. That is, if the degree of coupling between the primary and secondary coils of the transformers 27 and 28 in the common wave extraction circuit 5 n is incomplete, or the output impedance of the amplifier 25 or 26 driving the transformer is If it is not low enough, the ability to remove non-common wave components will be insufficient. Therefore, in the present embodiment, the common wave signal output 31a once extracted is fed back, and the signal e D + e of the first frequency conversion circuit 2 or the signal e D + e Compare with U2 . This comparator is the first and second non-common wave signal detection circuits 41 and 42 described above.
  • This result is output through the first and second synthesis circuits 44, 45, and receives the input line 21 receiving the output of the first frequency conversion circuit 2 and the output of the second frequency conversion circuit 3.
  • the input signal from the input line 22 is modified.
  • the circuits that add this correction are the first and second non-common-wave signal elimination circuits 46 and 47.
  • the common wave signal e D the signal strength of the first frequency conversion circuit 2 and the signal strength of the second frequency conversion circuit 3 are equal to the input line 2 receiving the output of the first frequency conversion circuit 2. 1 and the input line 2 2 receiving the output of the second frequency conversion circuit 3, or when viewed through the whole of the common wave extraction circuit 5 n, it is guaranteed that they are always equal. Not.
  • the output of the common wave extraction circuit 5n is compared with the midpoint between the outputs of the first and second non-common wave signal elimination circuits 46, 47, and the result is equally offset for the entire circuit. Correcting it is effective.
  • the part that realizes this function passes the balance monitoring circuit 43 and its output via the first and second combining circuits 44 and 45 to the first and second non-common wave signal removing circuits 46, respectively. This is the route to return to 7.
  • FIG. 17 is a more specific version of the fifteenth embodiment shown in FIG. 16, and similar elements are denoted by similar reference numerals.
  • the output of the first frequency conversion circuit 2 and the output of the second frequency conversion circuit 3 are connected via input lines 21 and 22 to the first and second input terminals, respectively.
  • the second differential amplifiers 46 a and 47 a, and the outputs thereof are supplied to first and second integration circuits 23 and 24 also serving as low-pass filters, respectively.
  • the outputs of the first and second integration circuits 23 and 24 are supplied to first and second buffer amplifiers 25 and 26, respectively.
  • the first and second buffer amplifiers 25 and 26 apply feedback from the output to the negative input side.
  • the first and second buffer amplifiers 25, 26 supply their outputs to one end of the primary coils of transformers 27, 28, respectively.
  • the other ends of the primary coils of the transformers 27 and 28 are AC grounded, and the secondary coil connects the same polarity in parallel, and connects the two ends of the primary coil with the same polarity as the primary coil. Functions as an output terminal, and the other end is grounded at least in an AC manner.
  • the connection point 29 of the secondary coil is connected to the third buffer amplifier 30, and the third buffer amplifier 30 applies feedback from the output to the negative input side.
  • the output 31a of the third buffer amplifier 30 is supplied to the frequency offset circuit 6 and connected to the positive inputs of the third and fourth differential amplifiers 41a and 42a. , And connected to the positive input side of the differential amplifier 50.
  • the negative inputs of the third and fourth differential amplifiers 41a and 42a are connected to the first frequency converter.
  • the input line 21 receiving the output of the circuit 2 and the input line 22 receiving the output of the second frequency conversion circuit 3 are connected to each other.
  • the outputs of the fourth and fifth buffer amplifiers 48 and 49 are respectively coupled through two equal resistors R, and the junction is connected to the negative input terminal of the eighth differential amplifier 50.
  • the outputs of the third and fourth differential amplifiers 41a and 42a are connected to the positive input terminals of the sixth and seventh differential amplifiers 44a and 45a, respectively.
  • the negative inputs of the amplifiers 44 a and 45 a are connected to the output of the eighth differential amplifier 50.
  • the outputs of the sixth and seventh differential amplifiers 44a and 45a are connected to the negative inputs of the first and second differential amplifiers 46a and 47a, respectively. It is.
  • non-common-wave signal elimination circuits 46 and 47 are the first and second differential amplifiers 46 a and 47 a, respectively, and the common-wave extraction circuit 5 n is the common-wave extraction circuit 5 n.
  • Extraction circuit 5 p balance monitoring circuit 43 is the fourth and fifth buffer amplifiers 48, 49 Balance resistor monitoring circuit consisting of resistors R and differential amplifier 50 50 a, non-common wave signal detection Circuits 41 and 42 are third and fourth differential amplifiers 41a and 42a, and combining circuits 44 and 45 are sixth and seventh differential radiators 44a, respectively. And 4 5a.
  • the signal e D + ew is supplied from the first frequency conversion circuit 2, and the signal e D + e U2 is supplied from the second frequency conversion circuit 3.
  • Outputs of the first frequency conversion circuit 2 and the second frequency conversion circuit 3 are supplied to positive input terminals of differential amplifiers 46a and 47a for removing non-common wave signals, respectively.
  • a second input described later is subtracted, and the output is supplied to the common wave extraction circuit 5p.
  • unnecessary components having a high frequency are reduced by the integration circuit 23 or the integration circuit 24 also serving as a low-pass filter, and supplied to the first and second buffer amplifiers 25 and 26. You.
  • the common wave signal e D is extracted and, at the same time, the residual for removing the non-common wave component is generated.
  • the secondary coil outputs of the transformers 27 and 28 including the residual of the non-common wave component are supplied to the positive input terminals of the differential amplifiers 41a and 42a.
  • the differential amplifiers 4 1 a and 4 2 a obtain the output of the first frequency conversion circuit 2 and the output of the second frequency conversion circuit 3 via input lines 21 and 22 as comparison signals, and output a substantially common wave.
  • the difference between the common wave signal output 31a extracted as a component and the comparison signal is transmitted to the differential amplifiers 44a and 45a.
  • the common wave extraction output 31a is fed back to the differential amplifiers 44a and 45a, and the signal eD + e of the first frequency conversion circuit 2 or the signal of the second frequency conversion circuit 3 Compare with e D + e U2 .
  • These differential amplifiers 41a and 42a are the non-common-wave signal detection circuits 41 and 42 described above.
  • the comparison result is transmitted to the positive input terminals of the differential amplifiers 44a and 45a, which are the combining circuits 44 and 45.
  • the common wave signal e D the signal strength entering the first frequency conversion circuit 2 or the circuit gain from the output (2 1) of the first frequency conversion circuit 2 to the common wave signal output 31 a and
  • the signals of the output (2 1) of the frequency conversion circuit 2 and the output (2 2) of the second frequency conversion circuit 3 are obtained by the buffer amplifiers 48 and 49, the intermediate value and the common wave by the resistor R are obtained.
  • the extracted output 31a is compared with the differential amplifier 50 and the result is output to the output (2 1) of the first frequency conversion circuit 2 and the output (2 2) of the second frequency conversion circuit 3
  • the combining circuit 44 or 45 is passed to the negative input of the differential amplifier 44a, 45a.
  • the function of removing the non-common wave component remaining in the common wave extraction output and the common wave signal e D enter the first frequency conversion circuit 2 side.
  • the difference between the signal strength or the circuit gain from output 21 to output 31a and the signal strength entering the second frequency conversion circuit 3 or the circuit gain from output 22 to output 31a is In some cases, the function of removing the difference can be realized.
  • FIG. 18 shows the configuration of the receiving circuit according to the sixteenth embodiment of the present invention.
  • the communication method according to the present application of the subject is also QPSK, 1 4, 1 6, only one shown in FIG. 1 7 is in the form of c present embodiment that the phase can not only be extracted I-axis component in the same thing i.e. QPSK Is designed to extract signals that are 180 degrees out of phase with each other.
  • QPSK Is designed to extract signals that are 180 degrees out of phase with each other.
  • Fig. 18 it has basically the same configuration as Fig. 14, and two transformers are used as secondary coils. Are connected so that their polarities are opposite to each other. Except for this point, the configuration is the same as that of FIG. 14, and a description thereof will be omitted.
  • the effect in Fig.
  • the in-phase signal could be generated without interference on the secondary side, but in Fig. 18, the polarity of one secondary coil is inverted, There is no out-of-phase signal, ie the Q signal in QPSK.
  • the in-phase signals have opposite phases on the secondary coil side, and are attenuated because they interfere with each other.
  • FIG. 19 shows the configuration of the receiving circuit according to the seventeenth embodiment of the present invention.
  • the features relating to the inverted-phase signal shown in the above-mentioned Embodiment 16 are shown in FIGS. 16 and 17. This is applied to the receiving circuit.
  • the non-common-wave signal component of the in-phase signal is removed and the balance is improved in FIG. 17, the common-wave signal is treated as an anti-phase signal to obtain the same effect in the present embodiment. .
  • FIG. 21 is a block diagram showing a configuration of a receiving circuit according to the eighteenth embodiment of the present invention.
  • a method similar to that of the receiving circuit according to the fifth embodiment of the present invention shown in FIG. 5 is employed as a receiving method. Therefore, Figure 5
  • the same components as those described above are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the unique configuration of FIG. 21 will be described below.
  • the local frequency signal generation circuit 4A in the eighteenth embodiment includes a desired wave carrier frequency signal source 32 for generating a desired wave carrier frequency signal, and a desired wave carrier frequency signal source 32.
  • Carrier frequency signal phase shift circuit 34, offset frequency signal phase shift circuit 35 which is a means for shifting the offset frequency signal from offset frequency signal source 33, and first quadrature modulator 36 a and a second quadrature modulator 36 b.
  • the first quadrature modulator 36a multiplies the desired carrier frequency signal generated by the desired carrier frequency signal source 32 by the offset frequency signal generated by the offset frequency signal source 33.
  • the second multiplier 38a which multiplies the offset frequency signal of the second multiplier 38a, the multiplication result of the first multiplier 37a and the multiplication result of the second multiplier 38a, and adds the result to the negative offset side. It comprises a negative offset side local frequency output adder 51 that outputs a local frequency (wc- ⁇ ).
  • the second quadrature modulator 36 b has an offset after the phase shift processing of the desired carrier frequency signal generated by the desired carrier frequency signal source 32 and the offset frequency signal phase shift circuit 35.
  • the third multiplier 37 b multiplies the frequency signal, and the carrier frequency signal generated by the carrier frequency signal and the offset frequency signal source 33 after being subjected to the phase shift processing by the carrier frequency signal phase shift circuit 34.
  • the fourth multiplier 38 b for multiplying by the offset frequency signal, the multiplication result of the third multiplier 37 b and the multiplication result of the fourth multiplier 38 b are added, and the positive offset side local part is added.
  • Positive offset side station that outputs frequency (wc + ⁇ ) And a partial frequency output adder 52.
  • the output of the negative offset side local frequency output adder 51 is sent to the second quadrature demodulator 12 while the output of the positive offset side local frequency output adder 52 is the first quadrature demodulation. It is configured to be sent to 11.
  • the desired wave carrier frequency signal ⁇ c from the desired wave carrier frequency signal source 32 is supplied to the carrier frequency signal phase shift circuit 34; the phase is delayed by rZ2.
  • the offset frequency signal ⁇ 0 from the offset frequency signal generation source 33 is supplied to the offset frequency signal phase shift circuit 35, and the phase is delayed by 7 ⁇ 2.
  • the first multiplier 37a is provided with the desired wave carrier frequency from the signal generator 32.
  • the frequency signal cos ⁇ ct and the offset frequency signal C 0 S ⁇ 0 t from the offset frequency signal source 33 are input.
  • the second multiplier 38a has the phase from the carrier frequency signal phase shift circuit 34; the phase of the desired wave carrier frequency signal si nw ct delayed in phase by rZ2 and the phase of ⁇ 2 from the offset frequency signal phase shift circuit 35. and offset frequency signal si ⁇ ⁇ 0 t that has been delayed is input.
  • the third multiplier 37 b of the two multipliers 37 b and 38 b constituting the second quadrature modulator 36 b has the desired wave carrier from the desired wave carrier frequency signal source 32.
  • the fourth multiplier 38b receives the signal from the carrier frequency signal phase shift circuit 34; the desired carrier wave frequency signal sinwct, the phase of which is delayed by rZ2, and the offset frequency signal phase shift circuit 35.
  • the complementary local oscillation frequency required by the basic configuration of the present invention can be generated and obtained as an independent output.
  • FIG. 22 is a block diagram showing a configuration of a receiving circuit according to the nineteenth embodiment of the present invention.
  • This embodiment uses two phase shifters, one quadrature modulator, two adders, and one polarity inversion circuit to obtain fc + f0 and fc-fo. It was done.
  • a receiving method of this embodiment a method similar to that of the receiving circuit according to the fifth embodiment of the present invention shown in FIG. 5 is employed. Therefore, the same components as those in FIG. 5 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the unique configuration of FIG. 21 will be described below.
  • the local frequency signal generation circuit 4A in the nineteenth embodiment includes a desired wave carrier frequency signal source 32 for generating a desired wave carrier frequency signal, and a parallel connection with the desired wave carrier frequency signal source 32.
  • the offset frequency signal source 33 which generates an offset frequency signal
  • a carrier frequency signal phase shifter which is means for shifting the phase of the carrier frequency signal from the desired carrier frequency signal source 32, are provided.
  • offset frequency signal source 3 offset frequency signal source 3 3
  • offset frequency signal phase shift circuit 3 5 for shifting the phase of the offset frequency signal
  • quadrature modulator 3 6 a quadrature modulator 3 6 a
  • polarity inverting circuit 5 3 And a positive offset side local frequency output adder 54.
  • Quadrature modulator 36a is the same as the first quadrature modulator in the eighteenth embodiment.
  • a first multiplication unit that multiplies the desired carrier frequency signal generated by the desired carrier frequency signal source 32 and the offset frequency signal generated by the offset frequency signal source 33.
  • the desired carrier wave frequency signal and offset frequency signal after phase shifting by the carrier frequency signal phase shift circuit 34 and the offset frequency after phase shift processing by the phase shift circuit 35 The second multiplier 38a that multiplies the signal and the result of the multiplication of the first multiplier 37a and the result of the multiplication of the second multiplier 38a are added, and the negative offset side local frequency (wc — ⁇ ⁇ ), which is a negative offset side local frequency output adder 51.
  • the polarity inversion circuit 53 performs a polarity inversion process on the output of the second multiplier 38a.
  • the positive offset-side local frequency output adder 54 adds the multiplication result output from the first multiplier 37a and the polarity-inverted output from the polarity inverting circuit 53 to obtain the positive offset-side local frequency (wc + ⁇ ⁇ ).
  • the output of the negative offset side local frequency output adder 51 is sent to the second quadrature demodulator 12, while the output of the positive offset side local frequency output adder 54 is output from the first quadrature demodulator 12. It is configured to be sent to demodulation 11.
  • the desired wave carrier frequency signal ⁇ c from the desired wave carrier frequency signal source 32 is supplied to the carrier frequency signal phase shift circuit 34; the phase is delayed by r Z 2.
  • the offset frequency signal ⁇ 0 from the offset frequency signal generation source 33 is supplied to the offset frequency signal phase shift circuit 35, and the phase is delayed by 7 ⁇ / 2.
  • the first multiplier 37a of the two multipliers 37a and 38a constituting the quadrature modulator 36a is provided with the desired carrier frequency from the desired carrier frequency signal source 32.
  • the signal C 0 S ⁇ ct and the offset frequency signal c 0 s ⁇ 0 t from the offset frequency signal source 33 are input.
  • the carrier frequency signal phase shift is applied to the second multiplier 38a.
  • the desired carrier wave frequency signal sinwct whose phase is delayed by rZ2 from the circuit 34 and the offset frequency signal si ⁇ 0t whose phase is delayed by ⁇ 2 from the offset frequency signal phase shift circuit 35 Is entered.
  • the output of the adder 51 for local frequency output on the negative offset side of the quadrature modulator 36a has a frequency of 0 / (;-0; 0) as shown in the following equation.
  • a part of the output of the second multiplier 38a among the outputs of the two multipliers 37a and 38a constituting the quadrature modulator 36a is supplied to the spinal inversion circuit 53, and the inversion is performed.
  • the output is input to the positive offset side local frequency output adder 54 together with the output of the first multiplier 37a to generate the following frequency as shown in the following equation.
  • the complementary local oscillation frequency required by the basic configuration of the present invention can be generated and obtained as an independent output. Furthermore, it is clear that there is no need to use a filter corresponding to each frequency, and even if the carrier frequency of the desired signal is variable, it can cope with no problem.
  • FIG. 23 is a block diagram showing a configuration of a receiving circuit according to the 20th embodiment of the present invention. This embodiment comprises two phase shifters to obtain f c + f 0 and f c-f 0,
  • the local frequency signal generation circuit 4A in the 20th embodiment includes a desired wave carrier frequency signal source 32 for generating a desired wave carrier frequency signal, and a parallel connection of the desired wave carrier frequency signal source 32.
  • An offset frequency signal phase shift circuit 35 which is a means for shifting the phase of the offset frequency signal from the offset frequency signal source 33, a quadrature modulator 36a, and a polarity inversion circuit 53. And a positive offset side local frequency output adder 54.
  • the quadrature modulator 36a has the same configuration as that of the first quadrature modulator in the eighteenth embodiment, and includes the desired wave carrier frequency generated by the desired wave carrier frequency signal source 32.
  • the first multiplier 37a for multiplying the signal by the offset frequency signal generated by the offset frequency signal source 33 and the desired frequency after the phase shift processing by the carrier frequency signal phase shift circuit 34 Multiplier of the second multiplier 38 a and the first multiplier 37 a for multiplying the offset carrier signal and the offset frequency signal subjected to the phase shift processing by the phase shift circuit 35
  • a negative offset side local frequency output adder 51 for adding the result and the multiplication result of the second multiplier 38a and outputting a negative offset side local frequency (we- ⁇ ).
  • the polarity inversion circuit 53 performs a polarity inversion process on the output of the second multiplier 38a.
  • the positive offset side local frequency output adder 54 adds the multiplication result output from the first multiplier 37a and the polarity inversion output from the polarity inversion circuit 53 to obtain the positive offset side local frequency.
  • the desired wave carrier frequency signal ⁇ c from the desired wave carrier frequency signal source 32 is supplied to the carrier frequency signal phase shift circuit 34; the phase force is delayed by ⁇ 2.
  • the offset frequency signal ⁇ 0 from the offset frequency signal source 33 is supplied to the offset frequency signal phase shift circuit 35, and the phase is delayed by ⁇ 2.
  • the first multiplier 37a of the two multipliers 37a and 38a constituting the quadrature modulator 36a is provided with the desired wave carrier frequency signal c from the desired wave carrier frequency signal source 32. 0 s ⁇ ct and the offset frequency signal c 0 s ⁇ 0 t from the offset frequency signal source 33 are input.
  • the second multiplier 38a receives the desired carrier wave frequency signal si ⁇ ⁇ ct whose phase is delayed by ⁇ 2 from the carrier frequency signal phase shift circuit 34 and the offset frequency signal phase shift circuit 35 from the offset frequency signal phase shift circuit 35; ,
  • the offset frequency signal si ⁇ 0 t is input.
  • the output of the adder 51 for the local frequency output on the negative offset side of the quadrature modulator 36a has a frequency of ⁇ as shown in the following equation.
  • a part of the output of the second multiplier 38 a among the outputs of the two multipliers 37 a and 38 a constituting the quadrature modulator 36 a is supplied to the polarity inversion circuit 53, and the inverted output thereof is
  • the output of the first multiplier 37a and the output of the local frequency output adder 54 on the positive offset side are input to the adder 54 to generate a frequency of ⁇ c + ⁇ 0 as shown in the following equation.
  • the complementary local oscillation frequency required by the basic configuration of the present invention can be generated and obtained as an independent output.
  • FIG. 24 is a block diagram showing the configuration of the receiving circuit according to the 21st embodiment of the present invention. This embodiment mainly aims to reduce the power of the receiving system, simplify the circuit, and reduce the power consumption in a digital modulation communication system having a plurality of channels.
  • reference numeral 61 denotes a first data input line to which data of a first received signal obtained by a frequency conversion circuit or a quadrature demodulation circuit is input
  • 62 denotes a first data input line.
  • Reference numeral 64 denotes a second data input line to which data of the second reception signal obtained by the frequency conversion circuit or the quadrature demodulation circuit is input
  • reference numeral 65 denotes an input from the second data input line 64.
  • a second Fourier transformer 66 performing a Fourier transform on the resulting signal represents a second Fourier transform output obtained by the second Fourier transformer 65.
  • 67 is a correlator that receives the output of each of the frequency components of the first and second Fourier transformers 62, 65 for each frequency and calculates a correlation coefficient
  • 68 is the first and second Fourier transform.
  • Adder that adds the outputs of the correlators 62 and 65, 69 is the output of the correlator 67
  • 70 is the weighting function unit that receives and correlates the obtained correlator output 69
  • 71 is the adder 6
  • Weighting value multiplier for multiplying the addition output of 8 and the output of the weighting function unit 70, 72 a post-processing circuit for performing post-processing of the multiplication operation by the weighting value multiplier 71 1, 73 a weighting value multiplication
  • the inverse Fourier transformer input generated by post-processing the output of the unit 71, the inverse Fourier transformer 74 that receives the inverse Fourier transformer input and performs the inverse Fourier transform process, and the inverse 5 This is the Fourier transform output.
  • the first frequency conversion circuit 2 and the second It has a basic configuration that includes a frequency conversion circuit 3, a first quadrature demodulation circuit 11 and a second quadrature demodulation circuit, or a frequency conversion circuit and a quadrature demodulation circuit. are doing.
  • the receiving circuit obtains the first received signal and the second received signal.
  • the first received signal is represented by X (t) and is input to the first data input line 61.
  • the second received signal is represented by y (t) and is input to the second data input line 64.
  • the first received signal X (t) input to the first data input line 6 1 is input to the first Fourier transformer 62, where it is subjected to Fourier transform processing, and the first Fourier transform output 63 is obtained.
  • the second received signal y (t) is input to a second Fourier transformer 65, where it is subjected to Fourier transform processing to obtain a second Fourier transform output 66.
  • the input first and second received signal data is converted from time-axis information to frequency-axis information. You.
  • the first and second Fourier transform outputs 63, 65 are taken into a correlator 67, which correlates the frequency components of the first and second Fourier transform outputs 63, 66, respectively. For each frequency to calculate a correlation coefficient.
  • the first and second Fourier transform outputs 63, 65 are input to an adder 68 separately from the correlation coefficient calculated by the correlator 67, and this adder 6
  • the output signals that have undergone the Fourier transform by 8 are added.
  • the correlation coefficient output by the correlator 67 is input to a weighting function unit 70, where a weighting process is performed.
  • the weighting value multiplier 71 receives the addition output of the adder 68 and the output of the weighting function unit 70, and multiplies the quantity output signal. Thereafter, the post-processing circuit 72 performs post-processing of the multiplication operation by the weighting value multiplier 71, and the inverse Fourier transformer 74 receives the inverse Fourier transformer input 73 generated by executing the post-processing. Inverse Fourier transform processing is performed, and the processed data is returned from frequency axis information to time axis information, and the desired wave extraction result is output as inverse Fourier transform output 75. Become.
  • the undesired wave (which exists independently in time between the two signal systems) is synchronously added, and then the amplitude component is multiplied by R (R is the correlation coefficient).
  • R is the correlation coefficient
  • this correlation coefficient R is calculated using a finite averaging window, it generates a statistical error and does not match the true correlation coefficient value.
  • R is calculated with N independent sam- bles, and the true correlation coefficient should be 0.
  • the distribution of R is expressed by the probability density function of the following equation. For the distribution of R
  • the undesired wave is separated from the first received signal and the second received signal by using the finite averaging window, that is, the statistical error of the correlation coefficient obtained by the averaging time.
  • FIG. 25 to FIG. 33 are diagrams illustrating the configuration and operation principle of the receiving circuit according to the twenty-second embodiment of the present invention.
  • Each of the embodiments described above is a method corresponding to a multiplexed digital modulation method such as a quadrature modulation signal.
  • two quadrature demodulators are required, which is not the best for reducing the power and simplifying the equipment.
  • improvements have been made in this regard.
  • one quadrature demodulator is used.
  • secondary sampling in the AZD converter is performed to prevent aliasing on the frequency axis, and quadrature demodulation output is generated from the AZD conversion output by digital signal processing using the originally required complementary local oscillation frequency on the missing side. It has such a configuration.
  • FIG. 25 is a block diagram showing the configuration of the receiving circuit according to the second embodiment.
  • 1 is an antenna receiving a received signal
  • 96 is a receiving bandpass filter (band-pass filter) which is a bandpass filter for shaping the received signal in a predetermined frequency band
  • 11 is an input of the received signal.
  • a quadrature demodulator, 4 is a local frequency signal generation circuit
  • 86 is a first low-pass filter that cuts a high-frequency band of one output signal from the quadrature demodulator 11
  • 87 is a signal from the quadrature demodulator 11.
  • a second low-pass filter that cuts the high-frequency band of the other output signal, 90 is a first AZD converter that converts the output of the first low-pass filter 86 into AZD
  • 91 is a second low-pass filter 87
  • the second AZD converter that converts the output of the AZD into an AZD.92 is a function that generates a clock with a frequency higher than the frequency corresponding to the bandwidth of the received signal to the first and second AZD converters 90 and 91.
  • delay pulse train to sampling clock pulse train And a function of providing a sampling clock pulse train and a delay pulse train as sampling pulses of the first and second AZD converters 90 and 91.
  • an arithmetic unit for extracting a desired reception channel signal from digital output data of the second AZD converters 90 and 91.
  • quadrature demodulator 11 includes first and second multipliers 78, 79 for receiving a signal from reception bandpass filter 96 and performing frequency conversion, and generating a local frequency signal.
  • a frequency offset circuit 98 for offsetting the local oscillation frequency signal from the circuit 4 and inputting it to the second multiplier 79, and performs frequency conversion processing on the received signal.
  • a sampling signal from the sampling signal generation source 20 is supplied to the AZD converters 90 and 91 to perform a sampling operation. Then, the digital data obtained through this sampling operation is sent to the arithmetic unit 93, where digital signal processing is performed, and a baseband output is obtained.
  • the arithmetic unit 93 where digital signal processing is performed, and a baseband output is obtained.
  • FIG. 26 is a diagram for explaining how an alias or * is generated as a result of sampling by the AZD converters 90 and 91.
  • a signal as shown in FIG. 26 (A) is supplied.
  • this signal is passed through a single-pass filter, a signal from which high-frequency components have been removed is obtained as shown in FIG. 26 (B).
  • an alias is created as shown in the AZD conversion output diagram in Fig. 26 (C). Therefore, in the present embodiment, means is provided for preventing aliasing back on the frequency axis from which aliases are generated. This will be described below using equations.
  • the QP SK radio signal is fRP-Aft) cos (2xifc + -fo) -t + Pml
  • FIG. 27 is a diagram illustrating a model (state of arrangement) of reception channels in a multi-channel communication system. Now, as shown in FIG. 27, it is assumed that the channels are arranged at equal intervals on the frequency axis. Also, let the channel spacing frequency be ⁇ b. Then, assuming that N channels enter through the input filter of the receiver, the input signal f w is
  • This signal group is subjected to frequency conversion as direct conversion.
  • this f TC can be expressed by the following equation.
  • the latter two terms have a frequency twice as high as the RF frequency, and are usually easily passed ajh due to the frequency characteristics of the circuit. Therefore, the frequency f De after frequency conversion can be expressed as follows.
  • foc fmXfLO
  • some channels have negative f ci ⁇ . This means that the frequency is negative, which means that the Q axis of the polarity of the phase rotation plane of the QPSK signal is inverted. This means that the rotation of the QP SK signal is reversed. Therefore, the fact that the frequency polarity is negative does not mean that the signal disappears.
  • this signal is supplied to AZD converters 90 and 91 for digitization.
  • the AZD converters 90, 91 are in this case equivalent to sampling and their outputs are decentralized.
  • the signal before and after processing does not always have a one-to-one correspondence. Aliasing occurs in most cases. Therefore, the ability to keep the A / D-converted signal below the AZD conversion frequency of 12 so that aliasing does not occur, or use multiple (higher-order sampling) conversion signal sequences for A / D conversion.
  • f RF A ( ⁇ ) cos I2ni-fc) t + 0a (1) ⁇ + A (l) sin 12 ⁇ (-fc) t + ⁇ a (t) l
  • Figure 28 shows the A / D conversion with negative frequency domain
  • the physical meaning of the negative frequency domain is not different from the behavior of the positive frequency domain as seen from the above equation, however, expressing one fc treats fc as positive.
  • the traveling direction or the viewing direction on the frequency axis is positive, that is, the rotation on the frequency circumference is reversed, and the zero frequency is the circumference.
  • Upper throat It can be considered as a state where it has stopped moving here. Since the QPSK operation with 0a (t) behavior is performed at that position, the spectrum indicates the bandwidth of the QPSK information.
  • the RF signal and the mouth-cal signal applied to the first and second multipliers 94, 95 are fighting in the direction of rotation in their respective frequency circles during frequency conversion. It is conceivable that. In the case of frequency reduction, they are competing for giving rotations in opposite directions. As the frequency approaches zero, the rotation speed drops and finally the rotation stops. As you proceed further, the reverse rotation speed on the local signal side prevails, and the rotation direction is reversed.
  • the signal spectrum in which the result is in the negative frequency domain due to frequency conversion etc. is not folded back to the positive domain as generally represented, but the frequency axis is It will be expressed as being continuous in the positive and negative directions. Its purpose is to allow the representation of the signal itself having information consisting of multiple axes, such as a QPSK signal.
  • the frequency domain is limited to the positive domain, and the frequency space is narrowed by folding the spectrum, losing one degree of freedom in the expression.
  • FIG. 29 shows a method of decomposing a signal component into orthogonal components using a cosine function (c 0 s function) and a sine function (sin function) using the phase difference of r Z 2.
  • (t) is represented by the cos function, so it is not influenced by positive or negative on the frequency axis (it is an even function). Since i Q (t) is represented by the sin function, the sign of the function value is inverted in the negative frequency region (it is an odd function).
  • the conversion frequency (or sampling frequency) fs is generally creased in A / D conversion, and the high frequency side is folded back to the conversion frequency fs or less.
  • Image above frequency fs It will be possible to represent the distorted image as it is.
  • FIG. 30 is a diagram showing an example of quadrature sampling when two orthogonal signals are subjected to AZD conversion.
  • the configuration shown in FIG. 30 is the same as that shown in FIG. And the configuration up to and including the second AZD converters 90 and 91, while clarifying the signals flowing in each part.
  • T s represents a sampling period.
  • the sampling frequency ⁇ S is
  • the configuration in FIG. 30 is as shown in FIG. That is, the local frequency is changed from ⁇ C to ⁇ C ⁇ ⁇ 0, and an offset frequency of ⁇ 0 remains in the output signal.
  • the signals f, ( ⁇ > 0t) and ( ⁇ 0t) supplied to the AZD converters 90, 91 include the frequency ⁇ 0 and the frequency offset ⁇ 0, which are the transmission speed of the baseband signal. Since it is included, for baseband transmission with a roll-off rate of 0.5 or less, it is considered to have a frequency bandwidth of 3 ⁇ 0 around the carrier frequency.
  • the frequency of the sampling clock is 6 ⁇ 0 or more, and the signal f (t) is sampled as a point on the IQ orthogonal plane, so that information such as the rotation direction of the signal can be secured, and Positive and negative continuity of the frequency axis can be preserved and digitized.
  • the digital signal output of the receiving circuit can be converted into either positive or negative frequency by digital signal processing. That is, minus 2 ⁇ ⁇ Signal by performing a digital ⁇ number Hen ⁇ (cot) and f Q ( ⁇ ⁇ t) from the signal f, ( ⁇ ⁇ ⁇ t) and f Q - can be obtained a ( ⁇ ⁇ t).
  • the orthogonal repurposing device based on the complementary local frequency can be reduced to only one side, and the high-frequency circuit can be reduced to about 1/2 and the power can be reduced. Is done.
  • FIG. 32 is a diagram for explaining another sampling operation different from the orthogonal sampling (FIGS. 30, 31) when performing the above-described AZD conversion operation.
  • the transmission speed of the baseband signal fb (t) is ⁇ , so that when the roll-off rate is 0.5 or less, the frequency bandwidth is about 3 ⁇ 0. Therefore, the sampling frequency only needs to be 3 ⁇ 0.
  • the phase space at the frequency of the signal to be sampled can also extract components other than the real axis, so that the obtained information is continuous in the positive and negative directions on the frequency ⁇ .
  • the amount of travel is set to a value equivalent to, only the real axis components will be included, so phase shifts other than r! : Must be chosen. If this method is applied to the frequency offset type of the present invention, it becomes as shown in FIG.
  • FIGS. 34 and 35 are diagrams illustrating the configuration and operation principle of the receiving circuit according to the twenty-third embodiment of the present invention. Also in the twenty-third embodiment, the same idea as in the twenty-second embodiment is used, and the number of orthogonal decoders is reduced to one. They try to reduce power and achieve simpler equipment. For this purpose, secondary sampling on the AZD converter is performed to prevent aliasing on the frequency axis, and digital signal processing is used to generate a frequency conversion output from the AZD conversion output based on the originally required complementary station oscillation frequency by means of digital signal processing.
  • the configuration is such that
  • FIG. 34 is a block diagram showing a configuration of a receiving circuit according to the 23rd embodiment.
  • 1 is an aerial beam for receiving a received signal
  • 96 is a reception bandpass filter that is an imperial filter for shaping the waveform of the received signal in a predetermined frequency band
  • 11 is a quadrature that receives the received signal as input.
  • a so-called demodulator 4 is a local frequency signal generation circuit
  • 86 is a quadrature demodulator 11
  • a first low-pass filter that cuts the high frequency band of the output signal (I) from 11
  • 87 is a quadrature demodulator 11
  • a second low-pass filter that cuts the high-frequency band of the one output signal (I) from 1
  • 90 is a first A / D converter that converts the output of the first low-pass filter 86 into AZD
  • 9 1 is a second AZD converter for AZD converting the output of the second low-pass filter 87
  • 92 is a band of the received signal to these first and second A / D converters 90
  • 91 A sampling signal that has the function of generating a clock with a frequency higher than the width and providing it as a sampling pulse.
  • Namagen, 9 7 is a delay circuit for supplying second to AZD converter 9 1 by offsetting the sampling clock signal from the sampling signal onset Namagen 9 2.
  • the other output signal Q of the quadrature decoder 11 is composed of the filters 86 and 87, the AZD converters 90 and 91, the sampling signal source 92, and the delay circuit 97. It is given to the Q-axis side circuit part which has the same configuration as the axis side circuit part. Elements that make up the Q-axis side circuit are indicated by adding a dash to the reference numbers on the I-axis side.
  • 93 is a computing unit that extracts a desired reception channel signal from the digital output data of the first and second AZD converters 90, 90,, 91, and 9 1 'on both the I and Q axes. is there.
  • a single low-pass filter (for example, low-pass filter 86) is shared by the two AZD converters 90 and 91.
  • the output of the low-pass filter can be connected to the inputs of A / D converters 90 and 91.
  • the sampling signal sources 92, 92 'and the delay circuits 97, 97' can be shared by the I-axis side circuit portion and the Q-axis side circuit portion.
  • the received signal received by the air bran 1 passes through the reception bandpass filter 96 to become the target in-band signal group, and then the I-axis component and Q The axis component is extracted.
  • the I-axis component signal is input to the first and second AZD converters 90 and 91 after high frequency unnecessary frequency components are removed by the first and second low-pass filters 86 and 87. Is forced.
  • the sampling signal from the sampling signal source 92 is supplied to the first AZD converter 90 as it is, and the second AZD converter
  • the circuit 91 receives the frequency offset processing in the circuit 97 before being supplied to perform sampling operation. Various samplings are performed on the Q component. Then, the four digital data obtained through this sampling operation are sent to a computing unit 93, where digital signal processing is performed, and a baseband output power * is obtained.
  • FIG. 35 is a diagram for explaining an example of orthogonal sampling in the case where two orthogonal signals are subjected to AZD conversion in the concept of the second and third embodiments.
  • the configuration shown in FIG. 35 is the same as that shown in FIG. High frequency filter 96 or less
  • This figure shows the configuration of the first and second AZD converters 90 and 91 of the I ⁇ side circuit part while clarifying the signals flowing in each part. Are not shown.
  • T s 1 represents a sampling period.
  • the frequency conversion is offset remaining omega 0 Power 1 ⁇ resident in the output signal because it includes the offset frequency omega 0.
  • a signal domain of a spectrum having a transmission frequency ⁇ with the offset bending number ⁇ as a carrier wave is formed.
  • Shannon's second-order sampling criterion is It has a sampling frequency equal to or greater than the bandwidth, and by adding a pulse train subjected to delay r, it is possible to sample all the information i of the original signal. Therefore, when the roll-off rate is 0.5 or less, the frequency range of the signal fb (t) is about 3 ⁇ 0, so that the sampling wavenumber can be 3 ⁇ 0.
  • the extension time r may be any value other than the phase of the signal fb (t); r.
  • the output can form an IQ orthogonal plane.
  • the digital signal output of the receiving circuit can be changed in either positive or negative frequency by digital signal processing. That is, the signal to (- ⁇ ⁇ t) and i Q (— wot) are obtained from the signal (to 0 t) and f Q ( ⁇ 0 t) by performing a digital wavenumber conversion of 2 ⁇ 0 Power.
  • the high frequency circuit can be simplified to about 12 and the power consumption can be reduced. It is needless to say that it is equivalent to use an A / D converter as one unit and supply sampling pulses in an integrated manner. That is, in the example of FIG. 25, the first AZD converter 90 and the second AZD converter 91 are formed as one AZD converter, and the sampling pulse of the first AZD converter 90 is And the second AZD converter 91 receive sampling pulses generated by the noisy pulse train from a common sampling input unit of one A / D converter, and two digital output data output units are provided. It is also possible to configure a receiving circuit configured to separately provide digital output data output by a non-delayed sampling pulse and digital output data output by a delayed sampling pulse. 4
  • FIG. 36 and FIG. 37 are diagrams illustrating the configuration of the receiving circuit and the principle of U ⁇ ⁇ J operation according to the twenty-fourth embodiment of the present invention.
  • the twenty-fourth embodiment JK is also based on the same idea as the eighteenth and twenty-third embodiments, and reduces power consumption by reducing the number of orthogonal demodulators to one. It seeks to approve the simplification of the device. However, multiple AZD converters (two or more) are provided, and secondary sampling is performed in these A / D converters to prevent aliasing on frequency ⁇ , and from A / D conversion output by digital signal processing. It is configured to generate the frequency conversion output based on the complementary local oscillation frequency of the missing side that is originally required.
  • FIG. 36 is a block diagram showing the configuration of a receiving circuit according to the twenty-fourth embodiment of the present invention.
  • reference numeral 1 denotes an antenna for receiving a received signal
  • 9 denotes a reception pass filter that is a pass filter for shaping the waveform of the received signal in a predetermined frequency band
  • 11 denotes an orthogonal demodulator that receives the received signal as an input.
  • ⁇ , 4 is a local frequency signal generation circuit
  • ⁇ 86 is a first low-pass filter that cuts the high frequency band of one output signal (I) from the orthogonal translator 11 ⁇ , 8 7 a-87 m
  • the second and subsequent low-passes provided in accordance with the number of the second and subsequent AZD converters described later.
  • Filter, 90 is AD conversion of the output of the first low-pass filter 86, 1st AZD converter, 91a-91m is the output of the second and subsequent low-pass filters 87a to 87m
  • the second and subsequent AZD converters provided with a plurality of IBs to perform AZD conversion on the A / D converters 92 and 92, respectively.
  • a plurality of delay circuits are provided to offset the sampling clock signal from the AZD converter and supply it to each of the second and subsequent AZD converters 91a to 9lm.
  • one output (I) of the quadrature decoder 11 is connected to the I-side circuit portion and the other output signal (Q) is connected to the I-axis circuit having the above-described configuration. Section and the Q ⁇ side circuit section 105 of the rubber.
  • Reference numeral 93 denotes a recommendation for extracting a desired reception channel signal from the digital output data of the first and second and subsequent AZD converters 90 and 91a-9lm.
  • the number of the second and subsequent A / D converters 91a to 9lm is mlB.
  • the point that the sampling signal generation source and m3 ⁇ 4 circuit can be shared by the I ⁇ side circuit part and the Q axis side circuit part is the same as the 23rd embodiment.
  • the received signal received by the antenna 1 passes through the reception bandpass filter 96 to become an in-band signal group of interest, and is then subjected to a quadrature demodulation unit 11 to determine the I ⁇ component and the Q ⁇ component. It is empowered.
  • the I-axis component signal is filtered by the first and second and subsequent low-pass filters 86 and 87a-87m to remove unnecessary high-frequency components, and then the first and second and subsequent AZD converters 90 and 91 Input to a ⁇ 9 lm.
  • the sampling signal from the sampling signal source 92 is supplied to the first AZD converter 90 as it is, and several exclusions are performed.
  • the second and subsequent AZD converters 91a-91m are supplied with the frequency offset processing by the corresponding serial circuits 97a-97m and then supplied to perform the sampling operation.
  • sampling is also performed. Then, a plurality of digital data on the I-axis side and the Q-axis side obtained through this sampling operation are sent to the arithmetic unit 93, where digital signal processing is performed and a baseband output is obtained.
  • FIG. 37 is a diagram for explaining an example of quadrature sampling in the case where A / D conversion is performed on two orthogonal signals in the twenty-fourth embodiment.
  • the configuration shown in FIG. 37 is a modification of the configuration shown in FIG. ⁇ pass filter 96 or less AZ of the first and second and subsequent AZ of the circuit section on the Iyuan side
  • This figure shows the configuration of the D converters 90, 91a to 9lm while clarifying the signals flowing in each part.
  • T s 1 represents a sampling period.
  • (m + 1) next sampling is performed by (m + 1) A / D converters having different delay times. Therefore, a high-frequency circuit can be applied to the signal in the case of digital conversion, multiplexing and transmission.
  • a dual frequency converter using a complementary local oscillation frequency can cope with a complicatedly multiplexed digital modulation signal with only one of them. Power consumption can be reduced. It goes without saying that it is also equivalent to supply one sampling pulse with one AZD converter.
  • FIG. 38 is a block diagram showing a configuration of a receiving circuit according to the concept of the twenty-fifth embodiment of the present invention.
  • reference numeral 1 denotes an antenna
  • 81 denotes a reception input circuit that receives a reception signal received from the antenna 1
  • 88 denotes a gain control (AGC: auto gain control) circuit that performs gain 1H adjustment on the reception signal
  • Reference numeral 90 denotes a first A / D converter for AZD converting an output signal from the gain control circuit 88
  • 91 denotes an output signal from the gain control circuit 88 to the first A / D converter 90.
  • 92 is the first and second AZD converters 90 and 91 that have the bandwidth of the received signal.
  • the function of providing a sampling pulse of 1 Grayed signal source, 9 3 is a calculator for extracting the received channel signal to hope from the first and second A / D converter 9 0, 9 1 of the digital output data.
  • the reception input section 81 includes a crimp width circuit 94 and a high-pass filter (reception area) 96. Also, the gain control circuit A phase shifter 99 is provided between the AZD converter 91 and the second AZD converter 91.
  • the signal group received from the antenna 1 is converted into a signal only in the communication channel region by the reception input circuit 81 including the reception band filter 96.
  • This signal is gain-adjusted by the gain control circuit 88 to become a signal of a predetermined level, and is supplied to the first AZD converter 90.
  • a sampling pulse is obtained from the sampling signal source 92 by a pulse group obtained by combining a pulse group having a frequency n times the frequency ⁇ (n is an integer) and a pulse group having the same frequency subjected to the delay.
  • the received signal is subjected to a secondary sampling operation by the first AZD converter 90 and is converted into data centering on the desired channel signal, and is supplied to the arithmetic unit 93.
  • the gain signal is gained to a signal of a predetermined level by the gain control circuit 8. Supplied.
  • n times the frequency of the frequency omega o from the sampling signal generating source 9 2 (n is an integer) as a pulse group, the sampling pulse by combined pulse groups of the pulse groups ⁇ first frequency subjected to S3 ⁇ 4.
  • the received signal is subjected to secondary sampling by the second A / D converter 91 and is converted into data centering on the desired channel signal, and is supplied to the arithmetic unit 93.
  • the arithmetic unit 93 generates information when frequency conversion is performed at a frequency o> c — ⁇ 0 and performs a correlation operation from both data, and extracts a desired signal as a common wave.
  • FIG. 39 shows an example of the operation of the sampling signal source 92 in the twenty-fifth embodiment—to explain an example, the configuration shown in FIG. 38 is replaced with one AZD converter (for example, 90),
  • FIG. 4 is a schematic block diagram schematically showing parts other than the sampling signal generation source 92 and the arithmetic unit 93 in a simplified manner.
  • a pulse group having a frequency ⁇ times ( ⁇ is an integer) ⁇ times the frequency ⁇ ⁇ ( ⁇ is an integer) is generated from the sampling signal generation source 92, and the propagation path extends for r time with respect to ⁇ 0. Perform the operation from the sampling clock generator. Add to pulse train.
  • FIG. 40 shows a configuration of the first A / D converter 90 shown in FIG. 38 for explaining another example of the operation of the sampling signal source 92 in the form of the twenty-fifth embodiment.
  • FIG. 3 is a schematic block diagram showing a portion other than a sampling signal generation source 92 and a computing unit 93 in a simplified manner.
  • a pulse group having a frequency n times the frequency ⁇ 0 (n is an integer) is generated from the sampling signal source 92, and the delay circuit is ⁇ .
  • FIG. 41 shows the configuration shown in FIG. 38 to explain another example of the operation of the sampling signal source 92 in the form of the twenty-fifth embodiment.
  • FIG. 4 is a schematic block diagram in which parts other than a ring signal generation source 92 and a computing unit 93 are abbreviated as W.
  • a pulse group having a frequency of ⁇ times ( ⁇ is an integer) ( ⁇ is an integer) is generated from the sampling signal generation source 92, and the delay circuit is ⁇ .
  • JT Z two-hour delay operation is performed multiple times, and the pulse train from the sampling clock generator and the delay pulse train from the circuit that adds the iS delay pulse train, especially to ⁇ 2 of the frequency of the desired channel signal Generates multiple trains of delay pulses with a corresponding phase difference time delay
  • the sampling clock frequency of the AZD converter is set to the frequency based on the width of the received signal, not the carrier wave number of the received signal, and the sampling frequency component leaks into the air. Even if the communication is not hindered, the leakage can be easily prevented by the reception high-pass filter 96 incorporated in the reception signal input circuit 81. Furthermore, since the sampling frequency is much lower than the carrier wave number, it is clear that the frequency that governs the power consumption of the circuit can be low. ⁇ Also, there is no analog frequency conversion circuit in the receiving circuit. I will not do this The active elements and filter elements involved are not required at all.
  • AZD converters 90, 91 and the subsequent digital signal processing circuits can all be integrated circuits, miniaturizing them, and reducing power consumption by minimizing distribution within the integrated circuits. Is large.
  • the present embodiment can reduce the power of the receiving system, simplify the receiving circuit, and reduce the power consumption without causing communication interference due to the leakage of the local oscillation frequency. .
  • Fig. 42 shows an overview of the frequency distribution S of the Japanese standard digital vehicle 3 ⁇ 43 ⁇ 4S system.
  • PDC which is an example of a Japanese standard
  • 8100 MHz to 826 MHz 640 waves are included. That is, 1200 channels are arranged at 25 KHz. It is extremely wasteful to sample directly to this frequency ⁇ . This is because the bandwidth of the channel for accommodating the transmission information is as narrow as 23 KHz and the amount of information is small. Therefore, if the received tt tt signal is sampled directly against its carrier frequency range of 80 O MHz, sampling of several GHz (gigahertz) is required, but the amount of information Is only 25 KHz and most of the sampling data is redundant.
  • the receiving apparatus realizes a method of directly adding a received signal to an AD converter, and enables elimination of a frequency converter.
  • the wave number W indicates the upper limit of the wave number component included in the IBM number f (t), that is, 826 MHz in this case. Therefore, the sampling will be more than twice the 826MHz, several giga SZs.
  • the equation using Shannon's quadratic sampling theorem is as follows. , ⁇ + thousand)
  • f (t) and fq (t) should be sampled alternately at 1 / W at the time of sampling. That is, if the bandwidth of the filter provided in the receiving input circuit is 25 kHz, it can be dealt with by 25 kHz sampling ⁇ E. Actually, the filter connected to the receiving input circuit includes all the channels that are in contact with it. 8 2 6 (MH z) — 8 10 (MH z)-16 (MH z)
  • Figure 43 shows the arrangement of the received signals.
  • Fig. 43 is a schematic view of the channel arrangement of a Japanese standard digital car talk system.
  • FIG. 44 is a block diagram showing a configuration of a receiving circuit according to the 26th embodiment of the present invention.
  • reference numeral 1 denotes an aerial 1
  • 81 denotes a reception input circuit that receives a reception signal received from the aerial ⁇ 1
  • 88 denotes a gain control circuit that performs gain US adjustment on a received signal
  • 90 denotes a gain control.
  • An AZD converter that converts the output signal from 8 to AZD, 92 is a sampling clock generator 92 that generates a clock with a frequency equal to or greater than the bandwidth of the received signal to the A / D converter 90 a, a delay pulse adding unit 92 b that adds a delay pulse train to the sampling clock pulse train, and a pulse that provides a sampling clock pulse train and a delay pulse train as the sampling pulse of the AZD converter 90.
  • a sampling signal source 93 having an adder 92 c and an arithmetic unit 93 for extracting a desired reception channel signal from digital output data of the AZD converter 90.
  • the reception input section 81 includes a wide-band circuit 94 and a reception high-pass filter 96.
  • a signal group received from the air channel 1 is converted into a signal only in the communication channel band by the reception input circuit 81 including the reception high-pass filter 96.
  • This signal is gain-adjusted by the gain control circuit 88 to become a signal of a predetermined level, and is supplied to the AZD converter 90.
  • a sampling pulse is obtained from the sampling signal source 92, which is a combined pulse group of a pulse group having a frequency 11 times the frequency f0 (n is an integer) and a pulse group having the same frequency subjected to S®. .
  • the received signal is converted into data centering on the desired channel signal by obtaining the secondary sampling action of the A / D converter 90 and supplied to the calculator 93. Based on this data, in the computing unit 93, the frequency ⁇ c-f0 6/17441
  • a desired wave channel can be received without using a frequency converter, mainly in a communication system having a digital modulation scheme of the BPSK scheme having a plurality of channels. Therefore, it is possible to realize a receiving circuit that can reduce the number of components and simplify the circuit.
  • has a configuration in which AZD conversion processing is performed using one AZD converter 90, but two types of AZD converters are arranged in parallel to provide two types of AZD converters. Depending on the method of supplying the sampling pulse train separately and obtaining the digital signal output, then combining them.
  • FIG. 45 is a block diagram showing a configuration of a receiving circuit according to the twenty-seventh embodiment of the present invention.
  • reference numeral 1 denotes an antenna
  • 81 denotes a reception input circuit that receives a reception signal received from the antenna divider 1
  • 88 denotes a gain control circuit that performs gain W adjustment on the reception signal
  • 90 denotes gain control.
  • a first AZD converter that converts the output signal from the circuit 88 into an AZD signal
  • 91 outputs the output signal from the second gain control circuit 88 as a signal of a different system from the first AZD converter 90 described above.
  • the second AZD converter 92 that performs AZD conversion of the received signal, and the second AZD converter 92 supplies the first and second AZD converters 90 and 91 with a clock having a frequency higher than the frequency corresponding to the bandwidth of the received signal.
  • a sampling signal generation source having a section 92c, a calculation unit 93 for extracting a desired reception channel signal from digital output data of the A / D converters 90, 91, and 99 a gain control unit
  • This is a phase shifter that receives the output of the circuit 88, performs a phase shift process, and sends the signal obtained by this to the second A / D converter 92.
  • the reception input section 81 has a width circuit 9 and a reception area. Filter 96.
  • a signal group received from the air # 1 is converted into a signal only in the communication channel region by the reception input circuit 81 including the reception band filter 96.
  • This signal is adjusted in gain by a gain control circuit 88 to become a signal of a predetermined level.
  • the output of the gain control circuit 88 is distributed to two systems.
  • the output of one system is input to the first AZD converter 90, and a clock pulse train with a frequency higher than the frequency corresponding to the bandwidth of the received signal, that is, a pulse group with a frequency n times the frequency f0 (n is an integer) Then, a sampling pulse of the pulse group obtained by combining the delayed low-frequency pulse group is received from the sampling signal generator 92, and the sampling is controlled.
  • the first AZD converter 90 generates a digital signal output exactly the same as that of the AZD converter in the form of the twenty-sixth embodiment, and supplies the digital signal output to the arithmetic unit 93.
  • the output of the gain control circuit 88 is divided into another system (second system).
  • the second system is connected to the phase shifter 99, and the received signal is given a phase change of 90 degrees in the phase shifter 99.
  • the signal subjected to the phase shift processing is input to the second A / D converter 91, and the second AZD converter 91 generates a clock pulse train having a frequency equal to or greater than the frequency width of the received signal, that is, Sampling control is received from a sampling signal generator 92 by receiving a pulse group consisting of a pulse group having a frequency n times as large as the wave number f 0 (n is an integer) and a pulse group having the same frequency and having undergone announcing. Is done.
  • the computing unit 93 generates information when frequency conversion is performed at the frequency fc-f0 and performs a phase operation to extract a BPSK signal using the desired signal as a common wave.
  • the BPSK signal extracted by the arithmetic unit 93 from the digital output of the second AZD converter 91 is information having a phase difference of 90 degrees from the output of the first AZD converter 90. It is.
  • These two types of information form a QPSK signal system. Therefore, it is shown from the above that the signal W of the communication system of the QPSK system can be restored.
  • QPSK mainly having a plurality of channels
  • FIG. 46 is a block diagram showing a configuration of a receiving circuit according to the twenty-eighth embodiment of the present invention.
  • a space diversity function is realized by a receiving circuit based on a single direct quadrature detection circuit incorporated in a local frequency complementary offset type direct frequency conversion system which forms the basis of the present invention.
  • reference numeral 1 denotes an antenna, which includes a plurality of antennas of a first antenna 1a and a second antenna parent 1b.
  • 8 1 is a first reception input circuit for receiving a first reception signal received from the first antenna 1 a
  • 8 2 is a second reception circuit for receiving a second reception signal received from the second antenna 1 b
  • 84 a first frequency converter for receiving a signal from the second receiving input circuit 82.
  • the second frequency converter that performs frequency conversion by inputting the received signal, 85 is the first and second frequency converters 83, 84, respectively.
  • 2 is the first low-pass filter that cuts the high frequency band of the output signal of the first frequency converter 83
  • 8 is the second low-pass filter.
  • the second low-pass filter which cuts the high frequency signal of the output signal of the frequency converter 84, is connected to the first received signal.
  • Gain control circuit AGC: auto gain control
  • 89 is a second gain control circuit that performs gain adjustment on the second received signal
  • 90 is a first frequency converter 8 1
  • the first AZD converter that converts the output signal from 3 to AZD
  • 9 1 is the second A / D converter that converts the output signal from 4
  • These first and second AZD converters 90 and 91 have a function of generating a clock with a frequency equal to or greater than the frequency width of the received signal, and a delay clock for the sampling clock pulse train.
  • a sampling signal having a function of adding a pulse train and a function of providing a sampling clock pulse train and an extended pulse train as sampling pulses of the first and second A / D converters 90 and 91 described above.
  • a generation source 93 is an arithmetic unit for extracting a desired reception channel signal from the digital output data of the first and second AZD converters 90 and 91.
  • the first and second reception input sections 81 are respectively composed of wide circuits 94, 95 and reception high-pass filters (bandpass filters) 96, 97.
  • the signal group received from the first air channel 1a is converted into a signal only in the communication channel region by the reception band filter 96, and the local oscillation frequency fc to which an offset is added by the first frequency converter 83. + fo Converts the frequency.
  • This local oscillation frequency is supplied from the local oscillator 85.
  • an output having a frequency of 2 ⁇ c + i0 and a frequency of 110 is supplied to the first low-pass filter 86, but a signal having a frequency of 0 is extracted due to the low-pass characteristic.
  • This signal is converted into a signal of a predetermined level by the first gain control circuit 88, and supplied to the first AZD converter 90.
  • a sampling pulse is obtained from the sampling signal source 92 by a pulse group in which a pulse group having a frequency ⁇ times the frequency ⁇ 0 ( ⁇ is an integer) and a pulse group having the same frequency subjected to the delay are combined.
  • the first AZD converter 90 obtains a secondary sampling effect and converts the input signal into data centered on the desired channel signal.
  • the conversion signal is supplied to the computing unit 93.
  • the signal group received from the second antenna 1b becomes a signal only in the communication channel area by the reception high-pass filter 97, and the local oscillation frequency fc + fo to which the offset is added by the second frequency converter 84. Is frequency-converted.
  • This local oscillation frequency is supplied from the local oscillator 85.
  • the output of the frequency 2 fc + f 0 and the frequency 1 f 0 is supplied to the second low-pass filter 87, but the output of the frequency 1
  • the signal is extracted.
  • This signal is converted into a signal of a predetermined level by the second gain control circuit 89, and is supplied to the second AZD converter 91.
  • FIG. 47 is a block diagram showing a configuration of a receiving circuit according to the twentieth embodiment of the present invention.
  • the receiving circuit according to this embodiment has almost the same configuration as the receiving device according to the above-described twenty-eighth embodiment. Omitted.
  • two stations and vibration isolators are provided.
  • One local oscillator 85a is the same as the local oscillator 85 of the 28th embodiment, and this local oscillator 85a is connected to the first frequency 3 is supplied with the local frequency fc + fo.
  • the other local oscillator 85b is connected to the second frequency converter 84 to supply the local oscillator frequency fc-fo to the frequency converter 84.
  • the signal group received from the first antenna 1a becomes a signal only in the communication channel region by the reception bandpass filter 96, and the local oscillation frequency fc + to which the offset is added by the first wave number converter 83
  • the frequency is converted by fo.
  • This local oscillation frequency is supplied from the local oscillator 85a.
  • the output of the frequency 2 fc + fo and the frequency of f 0 is supplied to the first low-pass filter 86, but the signal of the frequency 1 f 0 is extracted due to the low-frequency treatment characteristics.
  • This signal is set to a predetermined level by the first gain control circuit 88. And is supplied to the first A / D converter 90.
  • a sampling group consisting of a pulse group having a frequency n times the frequency f 0 (n is an integer) from the sampling source 92 and a pulse group obtained by combining the pulse groups having the same frequency subjected to the delay is given by obtain.
  • the first A / D converter 90 obtains a secondary sampling effect, converts the data into data centering on the desired channel signal, and supplies the data to the calculator 93.
  • the signal group received from the second antenna 1b becomes a signal only in the communication channel region by the reception bandpass filter 97, and the local oscillation frequency fc to which the offset is added by the second frequency converter 84.
  • the frequency is converted by one f0.
  • This local oscillation frequency is supplied from the local oscillator 85b.
  • the second low-pass filter 87 is supplied with the output of the frequency 2fc ⁇ f0 and the frequency f0, but the signal power of the frequency f0 is embarked by the low-pass characteristic.
  • This signal is converted into a signal of a predetermined level by the second gain control circuit 89, and is supplied to the second AD converter 91.
  • a sampling group composed of a pulse group having a frequency n times the frequency f 0 (n is an integer) from the sampling signal source 92 and a pulse group obtained by combining the pulse groups having the same frequency after the extension is used.
  • the second AZD converter 91 obtains the secondary sampling effect, converts the data into data centering on the desired channel signal, and supplies the data to the arithmetic unit 93.
  • the calculator 93 generates information when frequency conversion is performed at a frequency fc-f0 from both data, performs a correlation operation, and extracts a desired signal as a common wave.
  • FIG. 48 is a block diagram showing a configuration of a receiving circuit in the thirtieth embodiment S of the present invention.
  • the receiving circuit according to this embodiment has basically the same configuration as the receiving device fi according to the twenty-eighth and twenty-ninth embodiments, and is further simplified. Therefore, the same parts as those in the above two embodiments are denoted by the same reference numerals, and the configuration is simply described.
  • reference numeral 1 denotes an aerial, which is composed of a plurality of aerial suspensions of a first antenna 1a and a second antenna 1b.
  • 8 1 is a first reception input circuit receiving the first reception signal received from the first air # 1a
  • 8 2 is receiving a second reception signal received from the second air # 1b
  • a second reception input circuit 88 is a first gain control circuit for performing gain I adjustment on the first reception signal
  • 89 is a second gain control for performing gain adjustment on the second reception signal Circuit
  • 90 is a first AZD converter for AZD converting the output signal from the first gain control circuit 88
  • 91 is a second AZD converter for converting the output signal from the second gain control circuit 89
  • the AD converter 92 has a function of supplying the first and second AZD converters 90 and 91 with a clock having a frequency equal to or higher than the frequency corresponding to the bandwidth of the received signal, and has a function to sequentially execute the sampling clock pulse train.
  • the first and second AZD converters 90 the function of adding a delayed pulse train and the sampling clock pulse train and the delayed pulse train.
  • a sampling signal generation source having a function of providing as a sampling pulse 91 is a waste signal source for extracting a desired reception channel signal from digital output data of the first and second AZD converters 90 and 91. It is a calculator.
  • the first and second reception input sections 81 are respectively composed of wide circuits 94, 95 and reception filters 96, 97.
  • the signal group received from the first antenna 1a becomes a signal only in the communication channel area by the reception high-pass filter 96, and this signal becomes a signal of a predetermined level by the first gain control circuit 88.
  • 1 A / D converter 90 is supplied.
  • a sampling pulse is obtained from the sampling source 92 by a pulse group in which a pulse group having a frequency n times the frequency ⁇ 0 (n is an integer) and a delayed pulse group having the same frequency are combined.
  • the first A / D converter 90 obtains a secondary sampling effect, converts the data into data centering on the desired channel signal, and supplies the data to the calculator 93.
  • the signal group received from the second air channel 1b is communicated by the reception bandpass filter 97.
  • the signal becomes a signal only in the frequency band, and this signal is converted into a signal of a predetermined level by the second gain control circuit 89, and is supplied to the second AZD converter 91.
  • a sampling pulse is obtained from the sampling source 92 by a pulse group obtained by combining a pulse group having a frequency of n times the frequency f 0 (n is an integer) and a pulse group having the same wave number that has been postponed.
  • the second AZD converter 91 obtains the secondary sampling effect, converts the data into data centering on the desired channel signal, and supplies the data to the wave calculator 93.
  • the arithmetic unit 93 generates information when frequency conversion is performed at the frequency fc-f0 from both data, performs phase M calculation, and extracts a desired signal as a common wave.
  • the frequency conversion is not performed in a stage preceding the AZD converter, and the AZD converter has the function.
  • the present invention relates to a channel of a communication system.

Description

明細書 受信回路
発明の背景
[発明の属する技術分野]
本発明は、 受信回路、 特に受信系の電力を低減し、 回路構成を簡素化すること ができ、 消費電力を低減することができる受信回路に関する。
[従来の技術]
通信機の受信回路における重要なボイントのひとつは、 高周波回路部分をいか に少なく し、 高周波回路に内在する高電力消費要素および動作不安定要素と製造 コストならびに占有する空間を少なくすることにあり、 このボイントは移動用通 信機などで重要である。 高周波回路部分の低減には、 従来、 多重周波数変換ゃ搬 送周波数における直接復調方式が提案され、 低い周波数帯へ直接の変換やべ一ス バンドへの直接復調が図られてきた。 そして、 高周波回路部分は主として空中線 を 2系統必要とするスペース · ダイバーシティ受信機能を有している。
ここで、 直接復調方式について考えると、 搬送周波数に等しい周波数を有する 信号を局部発振器で発生し、 受信入力波と混合してベースバンド信号を取り出す 方法が多数開発されているが、 この方式では、 受信信号周波数と等しい周波数の 高周波信号を発生することから、 受信機の空中線を通じて容易に空中へ放射され る。 このため、 隣接する他の受信機に干渉を与え、 通信を妨げる。 したがって、 この方式は、 もっぱら単一周波数干渉に比較的強い周波数変調方式の通信に採用 されている。
一方、 近年普及の急速な無線携帯電話は、 振幅移送変調の一つであるいわゆる P S Kを用いており、 単一周波数干渉は復調出力にオフセッ トを生じさせ、 受信信号 の誤り率の悪化を招く ものである。 すなわち、 局部発振周波数には搬送周波数を選べ ないので、 この種の通信方式での直接周波数変換あるいは直接復調を困難にして いる。 力、かる技術的な課題を解決する方法としては、 無線携帯電話の搬送波周波 数を f cとし、 オフセッ ト周波数を f oとした場合、 f c + f oと f C— f 0を取得し、 周波数ォフセッ トを行なつた相補型局部発振周波数を設けて周波数変換を行なう方 法がある。 この方法を実行するに当たって、 f c + f oと f c— f oとを得るために は f Cと f 0をミキサー(周波数混合器)で乗算処理すればよいが、 このとき出力には f c + f oと f c一 f oの信号が共存してしまう。 すなわち、 上記の処理を行なうに はそれぞれの周波数を有する信号を独立に必要とするが、 従来の装置はこの要求を 実用面で満足させることができない。 従来の装置では必然的にそれぞれの周波数に 対応するフィルタを用いることになる力 ?、 希望信号の搬送波周波数は可変であり、 フィルタに可変特製を要求することになり不具合があった。
発明の概要
本発明の一般的目的は、 このような従来の問題を解決するものであり、 主に複数 のチャネルを有するディジタル変調方式の通信システムにおいて、 受信系において 要求される電力を低減し、 回路を簡素化し、 消費電力を低減することのできる受信 回路を提供することにある。
本発明の別の一般的目的は、 上記のような通常の方法での問題を解決すベく周波 数 i c + f oと f c一 f oとが得られるような受信回路を提供することである。
本発明は、 より具体的には、 受信システムの有するチャネルの間の谷間となる 周波数を受信機の局部周波数として直接周波数変換を行なうとともに、 その出力 信号に生じる周波数オフセッ トおよび隣接チャネルの信号が混入するのを防止し た受信回路を提供することを目的とする。
本発明は、 さらに受信回路を構成する各機能部について構成上の見直しを行な いより電力消費量の大きな機能部についての削減或いは他のものによる代替を図る ことを目的とする。
上記目的を達成するために、 本発明の受信回路は、 一例として、 空中線により受 信される受信信号を入力とする第 1および第 2の周波数変換回路と、 受信信号が有 する無線搬送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間 の周波数を発生するとともに、 上下の 2波の周波数のうち上側周波数を第 1の周波 数変換回路の変換用周波数入力として供給し、 下側周波数を第 2の周波数変換回路 の変換用周波数入力として供給する局部周波数信号発生回路と、 第 1の周波数変換 回路の出力と第 2の周波数変換回路の出力の双方に共通に存在する成分を抽出する 共通波抽出回路と、 共通波抽出回路の出力に残存する周波数オフセッ ト分を除去す る周波数オフセッ ト回路と、 周波数オフセッ ト回路の出力に残存する不要周波数成 分を除去するフィルタとを備えたものである。
本発明はまた、 前記従来の問題を解決する手段を、 本発明の根幹をなす局部周 波数相補オフセッ ト型直接周波数変換方式に加えたもので、 単一の直接直交検波 回路を基本とする受信回路によりスペース · ダイバーシティ機能を実現する。 上記構成により、 空中線から得られる受信信号は、 第 1の周波数変換回路およ び第 2の周波数変換回路に供給され、 局部周波数信号発生回路から 2つの異なる すなわチャネル間の中央値に匹敵する上下の周波数を第 1の周波数変換回路およ ぴ第 2の周波数変換回路に別個に供給することにより、 希望波および上側チヤネ ルと下側チャネルの 3つの信号にそれぞれ 2つの出力信号を発生させる。 第 1の 周波数変換回路および第 2の周波数変換回路に共通に存在する信号成分である希 望波チャネルの信号を共通波抽出回路により抽出する。 共通波抽出回路の出力に は ω。なる周波数オフセッ トが残留しているので、 オフセッ ト周波数回路におい て微小な周波数変換を行ない、 オフセッ ト量を周波数オフセッ ト回路において除 去する。 さらにこの過程で発生した不要周波数成分をフィルタで除去した後、 ベ —スバン ド信 としてベースバン ド信号処理部に供給する。 本発明の好ましい形態は、 受信回路が、 空中線により受信される受信信号を入力 とする第 1および第 2の周波数変換回路と、 前記第 1および第 2の周波数変換回路 に接続され前記受信信号が有する無線搬送波周波数と隣接する上下のチャネルの持 つ無線搬送波周波数との中間の周波数を発生するとともに、 上下の 2波の周波数の うち上側周波数を前記第 1の周波数変換回路の変換用周波数入力として出力し、 下 側周波数を前記第 2の周波数変換回路の変換用周波数入力として出力する局部周波 数信号発生回路と、 前記第 1の周波数変換回路の出力と前記第 2の周波数変換回路 の出力の双方に共通に存在する成分を抽出する共通波抽出回路と、 前記共通波抽出 回路の出力に残存する周波数オフセッ ト分を除去する周波数オフセッ ト回路と、 前 記周波数オフセッ ト回路の出力に残存する不要周波数成分を除去するフィルタとを 備 _る。
また、 本発明の好ましい形態は、 受信回路が、 空中線により受信される受信信号 を入力とする第 1および第 2の周波数変換回路と、 前記第 1および第 2の周波数変 換回路に接続され前記受信信号力 ?有する無線搬送波周波数と隣接する上下のチヤネ ルの持つ無線搬送波周波数との中間の周波数を発生するとともに、 上下の 2波の周 波数のうち上側周波数を前記第 1の周波数変換回路の変換用周波数入力として出力 し、 下側周波数を前記第 2の周波数変換回路の変換用周波数入力として出力する局 部周波数信号発生回路と、 前記第 1の周波数変換回路の出力に含まれている周波数 オフセッ ト分を除去する第 1の周波数オフセッ ト回路と、 前記第 2の周波数変換回 路の出力に含まれている周波数オフセッ トを除去する第 2の周波数オフセッ ト回路 と、 前記第 1の周波数オフセッ ト回路と前記第 2の周波数オフセッ ト回路の出力の 双方に共通に存在する成分を抽出する共通波抽出回路と、 前記共通波抽出回路の出 力に残存する不要周波数成分を除去するフィルタとを備える。
本発明の好ましい形態によれば、 受信回路が、 空中線により受信される受信信号 を入力とする第 1および第 2の周波数変換回路と、 前記第 1および第 2の周波数変 換回路に接続され、 前記受信信号が有する無線搬送波周波数と隣接する上下のチヤ ネルの持つ無線搬送波周波数との中間の周波数を発生するとともに、 上下の 2波の 周波数のうち上側周波数を前記第 1の周波数変換回路の変換用周波数入力として出 力し、 下側周波数を前記第 2の周波数変換回路の変換用周波数入力として出力する 局部周波数信号発生回路と、 前記第 1の周波数変換回路の出力を量子化する第 1の 量子化手段と、 前記第 2の周波数変換回路の出力を量子化する第 2の量子化手段と、 前記第 1の量子化手段と前記第 2の量子化手段の出力の双方に共通に存在する成分 を抽出する共通波抽出回路と、 前記共通波抽出回路の出力に残存する周波数オフ セッ ト分を除去する周波数オフセッ ト回路と、 前記周波数オフセッ ト回路の出力に 残存する不要周波数成分を除去するフィルタとを備える。
本発明の好ましい形態によれば、 受信回路が、 空中線により受信される受信信号 を入力とする第 1および第 2の周波数変換回路と、 前記第 1および第 2の周波数変 換回路に接続され前記受信信号が有する無線搬送波周波数と隣接する上下のチヤネ ルの持つ無線搬送波周波数との中間の周波数を発生するとともに、 上下の 2波の周 波数のうち上側周波数を前記第 1の周波数変換回路の変換用周波数入力として出力 し、 下側周波数を前記第 2の周波数変換回路の変換用周波数入力として出力する局 部周波数信号発生回路と、 前記第 1の周波数変換回路の出力を量子化する第 1の量 子化手段と、 前記第 2の周波数変換回路の出力を量子化する第 2の量子化手段と、 前記第 1の量子化手段の出力に含まれている周波数オフセッ ト分を除去する第 1の 周波数オフセッ ト回路と、 前記第 2の量子化手段の出力に含まれている周波数オフ セッ トを除去する第 2の周波数オフセッ ト回路と、 前記第 1の周波数オフセッ ト回 路と前記第 2の周波数オフセッ ト回路の出力の双方に共通に存在する成分を抽出す る共通波抽出回路と、 前記共通波抽出回路の出力に残存する不要周波数成分を除去 するフィルタとを備える。
また本発明の好ましい形態によれば、 受信回路が、 空中線により受信される受信 信号を入力とする第 1および第 2の直交復調回路と、 前記第 1および第 2の直交復 調回路に接続され前記受信信号が有する無線搬送波周波数と隣接する上下のチヤネ ルの持つ無線搬送波周波数との中間の周波数を発生するとともに、 上下の 2波の周 波数のうち上側周波数を前記第 1の直交復調回路の変換用周波数入力として出力し、 下側周波数を前記第 2の直交復調回路の変換用周波数入力として出力する局部周波 数信号発生回路と、 前記第 1および第 2の直交復調回路に接続され前記第 1の直交 復調回路の I出力と前記第 2の直交復調回路の I出力の双方に共通に存在する成分 を抽出する第 1の共通波抽出回路と、 前記第 1および第 2の直交復調回路に接続さ れ前記第 1の直交復調回路の Q出力と前記第 2の直交復調回路の Q出力の極性反転 出力の双方に共通に存在する成分を抽出する第 2の共通波抽出回路と、 前記第 1の 共通波抽出回路で抽出した I出力に残存する周波数オフセッ ト分を除去する第 1の 周波数オフセッ ト回路と、 前記第 2の共通波抽出回路で抽出した Q出力に残存する 周波数オフセッ ト分を除去する第 2の周波数オフセッ ト回路と、 前記第 1の周波数 オフセッ ト回路の出力に残存する不要周波数成分を除去する第 1のフィルタと、 前 記第 2の周波数オフセッ ト回路の出力に残存する不要周波数成分を除去する第 2の フィルタとを備える。
本発明の好ましい形態によれば、 受信回路は、 空中線により受信される受信信号 を入力とする第 1および第 2の直交復調回路と、 前記第 1および第 2の直交復調回 路に接続され前記受信信号が有する無線搬送波周波数と隣接する上下のチャネルの 持つ無線搬送波周波数との中間の周波数を発生するとともに、 上下の 2波の周波数 のうち上側周波数を前記第 1の直交復調回路の変換用周波数入力として出力し、 下 側周波数を前記第 2の直交復調回路の変換用周波数入力として出力する局部周波数 信号発生回路と、 前記各直交復調回路の I出力と Q出力に共通に含まれている周波 数オフセッ ト分を除去する第 1および第 2の周波数オフセッ ト回路と、 前記第 1の 周波数オフセッ ト回路の I出力と前記第 2の周波数オフセッ ト回路の I出力の双方 に共通に存在する成分を抽出する第 1の共通波抽出回路と、 前記第 1の直交復調回 路の Q出力と前記第 2の直交復調回路の Q出力の極性反転出力の双方に共通に存在 する成分を抽出する第 2の共通波抽出回路と、 前記各共通波抽出回路の出力に残存 する不要周波数成分を除去する第 1および第 2のフィルタとを備える。
本発明の好ましい形態によれば、 受信回路は、 空中線により受信される、 受信信号 を入力とする第 1および第 2の直交復調回路と、 前記第 1および第 2の直交復調回 路に接続され前記受信信号が有する無線搬送波周波数と隣接する上下のチャネルの 持つ無線搬送波周波数との中間の周波数を発生するとともに、 上下の 2波の周波数 のうち上側周波数を前記第 1の直交復調回路の変換用周波数入力として出力し、 下 側周波数を前記第 2の直交復調回路の変換用周波数入力として出力する局部周波数 信号発生回路と、 前記第 1の直交復調回路の I出力と Q出力をそれぞれ量子化する 第 1および第 2の量子化手段と、 前記第 2の直交復調回路の I出力と Q出力をそれ ぞれ量子化する第 3および第 4の量子化手段と、 前記第 1および第 3の量子化手段 の I出力に共通に存在する成分を抽出する第 1の共通波抽出回路と、 前記第 2の量 子化手段の Q出力と前記第 4の量子化手段の Q出力の極性反転出力の双方に共通に 存在する成分を抽出する第 2の共通波抽出回路と、 前記第 1の共通波抽出回路で抽 出した I出力に残存する周波数オフセッ ト分を除去する第 1の周波数オフセッ ト回 路と、 前記第 2の共通波抽出回路で抽出した Q出力に残存する周波数オフセッ ト分 を除去する第 2の周波数オフセッ ト回路と、 前記第 1の周波数オフセッ ト回路の出 力に残存する不要周波数成分を除去する第 1のフィルタと、 前記第 2の周波数オフ セッ ト回路の出力に残存する不要周波数成分を除去する第 2のフィルタとを備える。 また本発明の好ましい形態によれば、 受信回路は、 空中線により受信される受信 信号を入力とする第 1および第 2の直交復調回路と、 前記第 1および第 2の直交復 調回路に接続され前記受信信号が有する無線搬送波周波数と隣接する上下のチヤネ ルの持つ無線搬送波周波数との中間の周波数を発生するとともに、 上下の 2波の周 波数のうち上側周波数を前記第 1の直交復調回路の変換用周波数入力として出力し、 下側周波数を前記第 2の直交復調回路の変換用周波数入力として出力する局部周波 数信号発生回路と、 前記第 1の直交復調回路の I出力と Q出力をそれぞれ量子化す る第 1および第 2の量子化手段と、 前記第 2の直交復調回路の I出力と Q出力をそ れぞれ量子化する第 3および第 4の量子化手段と、 前記各量子化手段の I出力と Q 出力に残存する周波数オフセッ ト分を除去する周波数オフセッ ト回路と、 前記周波 数オフセッ ト回路の I出力に共通に存在する成分を抽出する第 1の共通波抽出回路 と、 前記周波数オフセッ ト回路の Q出力と Q出力の梗性反転出力の双方に共通に存 在する成分を抽出する第 2の共通波抽出回路と、 前記第 1の共通波抽出回路の出力 に残存する不要周波数成分を除去する第 1のフィルタと、 前記第 2の共通波抽出回 路の出力に残存する不要周波数成分を除去する第 2のフィルタとを備える。
さらに本発明によれば、 受信回路において、 共通波抽出回路の代わりに相互相関 を演算する相関器が使用される。
また本発明の受信回路において、 受信信号を入力する周波数変換回路を第 1の周 波数変換回路のみとし、 前記第 1の周波数変換回路による周波数変換後に、 他の周 波数変換回路により、 前記第 1の周波数変換回路により周波数変換を行なわなかつ た側の周波数変換出力を得て、 共通波抽出に必要な 2つの周波数変換出力を確保す る。
さらに、 本発明によれば受信回路において、 受信信号を入力する周波数変換回路 を第 1の周波数変換回路のみとするとともに第 1および第 2の量子化手段のうち一 つの量子化手段のみが使用され、 前記量子化手段による量子化後に、 ディジタル周 波数変換回路により、 前記第 1の周波数変換回路により周波数変換を行なわなかつ た側の周波数変換出力を得て、 共通波抽出に必要な 2つの周波数変換ディジタル出 力を確保するものである。
また、 本発明によれば受信回路において、 受信信号を入力するための前記第 1お よび第 2の直交復調回路のうち一つの直交復調回路のみを使用し、 前記直交復調回 路の 2つの出力をそれぞれ周波数変換回路により周波数変換を施すことにより、 直 交復調を行なわなかった側の周波数変換出力を得て、 共通波抽出に必要な 2つの直 交復調出力を確保することを特徴とするものである。
また、 本発明によれば受信回路において、 受信信号を入力する直交復調回路を一 つの直交復調回路のみを使用するとともに量子化手段も第 2および第 3の量子化手 段のみとし、 前記量子化手段による量子化後に、 この量子化手段の 2つの出力をそ れぞれディジタル周波数変換回路により周波数変換を施すことにより、 直交復調を 行なわなかった側の周波数変換出力を得て、 共通波抽出に必要な 2つの直交復調出 力を確保することを特徴とするものである。
さらに、 本発明の好ましい形態によれば、 受信回路は、 空中線により受信される受 信信号を入力とする第 1および第 2の周波数変換回路と、 前記受信信号が有する無 線搬送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波 数を発生するとともに、 上下の 2波の周波数のうち上側周波数を前記第 1の周波数 変換回路の変換用周波数入力として出力し、 下側周波数を前記第 2の周波数変換回 路の変換用周波数入力として出力する局部周波数信号発生回路と、 前記第 1の周波 数変換回路および第 2の周波数変換回路の出力をそれぞれ入力線路を通じて受ける ローパス . フィルタを兼ねた第 1の積分回路および第 2の積分回路と、 前記第 1の 積分回路および第 2の積分回路の出力をそれぞれ受ける第 1の緩衝増幅器および第 2の緩衝増幅器と、 前記第 1の緩衝増幅器および第 2の緩衝増幅器のそれぞれの出 力を一次コィルの一端に受ける構造の相等しい第 1のトランスおよび第 2のトラン ス、 前記第 1のトランスおよび第 2のトランスの一次コィルの他端は双方ともに交 流的に接地し、 二次コィルは一次コィルの極性に極性を合わせて並列に接続すると ともに、 一次コイルの極性に等しい一端を出力端子とし、 他端を接地される、 前記 第 1のトランスおよび第 2のトランスの出力を受ける第 3の緩衝増幅器と、 前記第 3の緩衝増幅器の出力に残存する周波数オフセッ ト回路分を除去する周波数オフ セッ ト回路と、 前記周波数オフセッ ト回路の出力に残存する不要周波数成分を除去 するフィルタとを備えたものである。
また、 本発明の好ましい形態によれば、 受信回路は、 空中線により受信される受信 信号を入力とする第 1および第 2の周波数変換回路と、 前記受信信号が有する無線搬 送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数 を発生するとともに、 上下の 2波の周波数のうち上側周波数を前記第 1の周波数 変換回路の変換用周波数入力として出力し、 下側周波数を前記第 2の周波数変換 回路の変換用周波数入力として出力する局部周波数信号発生回路と、 前記第 1の 周波数変換回路および第 2の周波数変換回路の出力をそれぞれ入力線路を通じて 受ける第 1および第 2の差動増幅器と、 前記第 1および第 2の差動増幅器の出力 をそれぞれ対応して受けるローパス . フィルタを兼ねた第 1および第 2の積分回 路と、 前記第 1および第 2の積分回路の出力を供給する第 1および第 2の緩衝増 幅器と、 前記第 1および第 2の緩衝増幅器の負入力側に出力側からそれぞれに帰還 を掛ける手段と、 前記第 1および第 2の緩衝増幅器のそれぞれの出力を一次コィ ルの一端に受ける構造の相等しい第 1および第 2のトランス、 前記第 1および第 2 のトランスの一次コイルの他端を少なくとも交流的に接地し、 二次コイルは一次コ ィルの極性に極性を合わせて並列に接続するとともに、 一次コイルの極性に等しい 一端を出力とし、 他端を少なくとも交流的に接地される、 前記第 1および第 2のト ランスの出力を受ける第 3の緩衝増幅器と、 前記第 3の緩衝増幅器の出力と前記第 1の周波数変換回路の出力と第 2の周波数変換回路の出力との平均とを比較して第 1の周波数変換回路の出力と第 2の周波数変換回路の出力とに修正を加える手段と、 前記第 3の緩衝増幅器の出力が前記第 1の周波数変換回路の出力と第 2の周波数変 換回路の出力との間に発生する差を修正するように前記第 1の周波数変換回路の出 力または第 2の周波数変換回路の出力側にそれぞれ帰還する手段と、 前記第 3の緩 衝増幅器の出力に残存する周波数オフセッ ト回路分を除去する周波数オフセッ ト回 路と、 前記周波数オフセッ ト回路の出力に残存する不要周波数成分を除去するフィ ル夕とを備えたものである。
さらに本発明によれば受信回路において、 一次コィルの極性に等しい二次コィル の一端を第 3の緩衝増幅器に接続する代わりに、 一次コイルの極性と異なる二次コ ィルの一端を第 3の緩衝増幅器に接続したことを特徴とするものである。
また本発明によれば受信回路において、 一次コィルの極性に等しい二次コィルの- 端を第 3の緩衝増幅器に接続する代わりに、 一次コイルの極性と異なる二次コイル の一端を第 3の緩衝増幅器に接続したことを特徴とするものである。
本発明の受信回路は、 さらに、 受信希望信号の搬送波周波数に等しい第 1の周波 数信号源と、 この第 1の周波数信号源からの信号を受けこの信号の周波数における ττ Ζ 2の位相量を移相する第 1の手段と、 周波数チャネル間隔の 1 2の値に等し い第 2の周波数信号源と、 この第 2の周波数信号源からの信号を受けこの周波数 における; r Ζ 2の位相量を移相する第 2の手段と、 前記第 1および第 2の周波数信 号源からの 2信号を入力とする乗算器と、 前記 2種類の移相手段からの 2信号を入 力とする乗算器とからなる直交変調器と、 前記 2種類の周波数信号の一方だけを移 相手段から受ける 2基の乗算器からなる直交変調器とから構成された局部周波数発 生手段を有するものである。
本発明の受信回路は、 さらに、 受信希望信号の搬送波周波数に等しい第 1の周波 数信号源と、 この第 1の周波数信号源からの信号を受けこの信号の周波数における π / 2の位相量を移相する第 1の手段と、 周波数チャネル間隔の 1 / 2の値に等し い第 2の周波数信号源と、 この第 2の周波数信号源からの信号を受けこの周波数 における; r 2の位相量を移相する第 2の手段と、 前記第 1および第 2の周波数信 号源からの 2信号を入力とする乗算器と、 前記 2基の乗算器の一方だけの出力を極 性反転し他の乗算器の出力と加算する手段と、 から構成した局部周波数発生手段を 有するものである。
また本発明の受信回路は、 さらに、 受信希望信号の搬送波周波数に等しい周波数 信号源と、 この信号を受けこの信号の周波数における;:ノ 2の位相量を移相する手 段と、 前記周波数信号を移相手段から受ける 2基の乗算器からなる直交変調器と、 前記 2基の乗算器の一方だけの出力を極性反転し他の乗算器の出力と加算する手段 と、 から構成した局部周波数発生手段を有するものである。
本発明によれば受信回路において、 周波数変換回路または直交復調回路により得 られた第 1の受信信号と第 2の受信信号をおのおの AZ D変換する手段と、 その ディジタル出力をそれぞれ受ける第 1および第 2のフ一リェ変換器と、 各フーリエ 変換器のそれぞれ周波数成分ごとに出力を受ける相関器と、 得られた相関器出力を 受ける重み付け関数器と、 この重み付け関数器の出力を受ける重み付け値乗算器と、 前記第 1のフーリェ変換出力と第 2のフーリェ変換出力を受ける加算器と、 その加 算桔果を前記乗算器に入力する手段と、 前記重み付け値乗算器の出力を受ける逆 フーリェ変換器とを備え、 逆フーリェ変換出力をもつて希望波抽出結果とするもの である。
さらに本発明の好ましい形態によれば、 受信回路は、 空中線から受信信号を受け る受信入力手段と、 この受信入力手段からの受信信号に対して周波数変換処理を行 なう直交復調器と、 直交復調器からの出力信号を入力してアナログ信号をディジタ ル信号に変換する第 1および第 2の AZD変換器と、 これらの AZD変換器に受信 信号の持つ帯域幅に相当する周波数の 2倍以上のクロックを発生するサンブリング クロック発生器と、 このサンプリングクロック発生器からのパルス列に遅延パルス 列を付加する回路と、 このサンプリングクロック発生器からのパルス列と遅延パル ス列とを前記 AZ D変換器のサンプリングパルスとして提供する手段と、 前記 AZ D変換器のディジタル出力データから希望する受信チャネル信号の直交成分を抽出 する手段とを有するものである。 本発明の好まし ^形態によれば、 受信回路は、 空中線から受信信号を受ける受信 入力手段と、 この受信入力手段からの受信信号に対して周波数変換処理を行なう直 交復調器と、 直交復調器からの出力信号を入力してアナログ信号をディジタル信号に 変換する第 1および第 2の AZD変換器と、 これらの AZD変換器に受信信号の持 つ帯域幅に相当する周波数以上のクロックを発生するサンプリングクロック発生器 と、 このサンブリングクロック発生器からのパルス列に遅延パルス列を付加する回 路と、 このサンプリングク口ック発生器からのパルス列と遅延パルス列とを前記 AZ D変換器のサンプリングパルスとして提供する手段と、 前記 AZD変換器の ディジタル出力データから希望する受信チャネル信号の直交成分を抽出する手段と を備え、 サンプリングクロック発生器からのパルス列と、 遅延パルス列を付加する 回路からの遅延パルス列とを、 希望チヤネル信号の周波数の; Γに相当する位相差以 外の遅延時間とするように遅延パルス列を 1つ以上発生させるようにしたものであ 本発明によれば、 受信回路において、 サンプリングクロック発生器からのパルス 列と、 遅延パルス列を付加する回路からの遝延パルス列とを、 希望チャネル信号の 周波数の r Z 2に相当する位相差の遅延時間とするものである。
本発明の好ましい形態によれば、 受信回路は、 空中線から受信信号を受ける受信 入力手段と、 この受信信号を入力して A/D変換を行なう第 1の AZD変換器と、 第 2の AZ D変換器と、 これらの AZD変換器に受信信号の持つ带域幅に相当する周 波数以上のクロックを発生するサンプリングクロック発生器と、 このサンプリング クロック発生器からのパルス列に遅延パルス列を付加する回路と、 このサンプリン グクロック発生器からのパルス列と遅延パルス列とを前記 AZD変換器のサンプリ ングパルスとして提供する手段と、 前記 AZD変換器のディジタル出力データから 希望する受信チャネル信号を抽出する手段とを有するものである。
また本発明によれば、 受信回路において、 サンプリングクロック発生器からのパ ルス列と、 遅延パルス列を付加する回路から希望チャネル信号の周波数の π Ζ 2に 相当する位相差時間とする遅延パルス列を発生するものである。
さらに本発明によれば、 受信回路において、 サンプリングクロック発生器からの パルス列と、 遅延パルス列を付加する回路から希望チャネル信号の周波数の π Ζ 2 に相当する位相差時間とする遅延パルスを複数列発生させるものである。
本発明の好ましい形態によれば、 受信回路は、 空中線から受信信号を受ける受信 入力手段と、 この受信信号を入力して A/ D変換を行なう単一の AZ D変換器と、 この AZD変換器に受信信号の持つ帯域幅に相当する周波数以上のクロックを発生す るサンプリングク口ック発生器と、 このサンプリングク口ック発生器からのパル ス列に遅延パルス列を付加する回路と、 このサンプリングクロック発生器からの パルス列と遅延パルス列とを前記 AZD変換器のサンプリングパルスとして提供 する手段と、 前記 AZD変換器のディジタル出力データから希望する受信チヤネ ル信号を抽出する手段とを有するものである。
本発明の好ましい形態によれば、 受信回路は、 複数の空中線から受信信号を受け る受信入力回路と、 この受信信号を入力とする第 1および第 2の周波数変換手段と、 これら第 1および第 2の周波数変換手段に希望波搬送波周波数にチャネル間隔周波 数の 1 Z 2の周波数オフセッ トを施した周波数で出力を提供する局部発振器と、 前 記第 1および第 2の周波数変換手段からおのおのの信号を得る第 1および第 2の AZ D変換器と、 これらの AZD変換器に受信信号の持つ帯域幅に相当する周波数 以上のクロックを発生するサンプリングクロック発生器と、 このサンブリングク ロック発生器からのパルス列に遅延パルス列を付加する回路と、 このサンプリング クロック発生器からのパルス列と遅延パルス列とを前記 A / D変換器のサンブリ ン グパルスとして提供する手段と、 前記 A/ D変換器のディジタル出力データから希 望する受信チャネル信号を抽出する手段とを有するものである。
本発明によれば、 受信回路において、 第 1および第 2の周波数変換手段に供給す る局部発振器を独立に設け、 各局部発振周波数を希望波搬送波周波数を中心にチヤ ネル間隔周波数の 1 / 2の周波数ォフセッ トを正負に施した周波数とすることを特 徴とするものである。
本発明によれば、 受信回路において、 2つの受信信号を周波数変換することなく 第 1および第 2の AZD変換器に供給することを特徴とするものである。
図面の簡単な説明
本発明の目的および特徴は、 添付の図面を用いて詳しく説明される実施態様に よってより明らかになる。
図 1は本発明の第 1の実施の形態における受信回路の構成を示すプロック図であ る。
図 2は本発明の第 2の実施の形態における受信回路の構成を示すプロック図であ る。
図 3は本発明の第 3の実施の形態における受信回路の構成を示すプロック図であ る o
図 4は本発明の第 4の実施の形態における受信回路の構成を示すプロック図であ る。
図 5は本発明の第 5の実施の形態における受信回路の構成を示すプロック図であ
Ό
図 6は本発明の第 6の実施の形態における受信回路の構成を示すプロック図であ る。
図 7は本発明の第 7の実施の形態における受信回路の構成を示すプロック図であ る。
図 8は本発明の第 8の実施の形態における受信回路の構成を示すブロック図であ る o
図 9は本発明の第 9の実施の形態における受信回路の構成を示すプロック図であ る。
図 1 0は本発明の第 1 0の実施の形態における受信回路の構成を示すブロック図 である。
図 1 1は本発明の第 1 1の実施の形態における受信回路の構成を示すブロック図 である。
図 1 2は本発明の第 1 2の実施の形態における受信回路の構成を示すブロック図 である。
図 1 3は本発明の第 1 3の実施の形態における受信回路の構成を示すブロック図 である。
図 1 4は本発明の第 1 4の実施の形態における受信回路の構成を示すブロック図 である。
図 1 5は本発明の第 1 4の実施の形態におけるトランスの概念図である。
図 1 6は本発明の第 1 5の実施の形態における受信回路の構成を示すブロック図 である。
図 1 7は本発明の第 1 5の実施の形態を具体ィヒした受信回路の構成を示すブロッ ク図である。
図 1 8は本発明の第 1 6の実施の形態における受信回路の構成を示すブロック図 である。
図 1 9は本発明の第 1 7の実施の形態における受信回路の構成を示すブロック図 である。
図 2 0は本発明の各実施の形態における局部周波数設定方法を説明するための模 式図である。
図 2 1は本発明の第 1 8の実施の形態における受信回路の構成を示すブロック図 である。
図 2 2は本発明の第 1 9の実施の形態における受信回路の構成を示すブロック図 である。
図 2 3は本発明の第 2 0の実施の形態における受信回路の構成を示すブロック図 である。
図 2 4は本発明の第 2 1の実施の形態における受信回路の構成を示すブロック図 である。
図 2 5は本発明の第 2 2の実施の形態におけるトランスの概念図である。
図 2 6は本発明の第 2 2の実施の形態において AZD変換器でサンプリングを行 なった結果エイリァスが発生する様子を説明する図である。
図 2 7は本発明において用いられる多チヤネル通信システムにおける受信チヤネ ルの状況を示す図である。
図 2 8は本発明の第 2 2の実施の形態において現れる負の周波数領域を持った AZD変換出力を表す図である。
図 2 9は本発明の第 2 2の実施の形態における; r / 2の位相差を利用して信号成 分をコサインおよびサイン閱数により直交成分に分解する方法を示す図である。 図 3 0は本発明の第 2 2の実施の形態における直交する 2信号を AZD変換する 場合の直交サンプリング動作の一例を示す図である。
図 3 1は図 3 0の直交サンプリング説明図においてオフセッ トを考慮した場合の 図である。
図 3 2は本発明の第 2 2の実施の形態における直交する 2信号を AZD変換する 場合における図 3 0、 図 3 1とは異なる別の直交サンプリング動作の一例を示す図 である。
図 3 3は本発明の第 2 2の実施の形態において図 3 2に示す直交サンプリング動 作を行なった場合に得られるサンプリングパルスを示す図である。
図 3 4は本発明の第 2 3の実施の形態における受信回路の構成を示すブロック図 である。 図 3 5は本発明の第 2 3の実施の形態における直交する 2信号を AZ D変換する 場合の直交サンプリング動作の一例を示す図である。
図 3 6は本発明の第 2 4の実施の形態における受信回路の構成を示すプロック図 である。
図 3 7は本発明の第 2 4の実施の形態における直交する 2信号を AZD変換する 場合の直交サンプリング動作の一例を示す図である。
図 3 8は本発明の第 2 5の実施の形態における受信回路の構成を示すブロック図 である。
図 3 9は本発明の第 2 5の実施の形態においてサンプリング信号発生源部分の一 動作を説明するための簡略化したブロック図である。
図 4 0は本発明の第 2 5の実施の形態においてサンブリング信号発生源部分の他 の動作を説明するための簡略化したプロック図である。
図 4 1は本発明の第 2 5の実施の形態においてサンプリング信号発生源部分のさ らに他の動作を説明するための簡略化したブロック図である。
図 4 2は本発明の第 2 6の実施の形態の説明に用いる日本標準ディジタル方式自 動車電話システムの周波数 K置概観図である。
図 4 3は図 4 2で示した日本標準ディジタル方式自動車電話システムのチャネル 配置概観図である。
図 4 4は本発明の第 2 6の実施の形態における受信回路の構成を示すプロック図 である。
図 4 5は本発明の第 2 7の実施の形態における受信回路の構成を示すプロック図 である。
図 4 6は本発明の第 2 8の実施の形態における受信回路の構成を示すブロック図 である。
図 4 7は本発明の第 2 9の実施の形態を具体化した受信回路の構成を示すブロッ ク図である。
図 48は本発明の第 30の実施の形態における受信回路の構成を示すプロック図 である。
発明を実施するための最良の形態
以下、 本発明の実施の形態について説明するが、 その前に、 本発明の理論的根 拠について説明する。 まず、 現在ディジタル変調方式の中で多用されている 2値 P S Kすなわち B P S Kを対象に説明する。
基底周波数すなわちベースバンドにおける B P S K信号 SBは次のように表現 できる。
SB =Acos (0 k) ただし、 Aは拫幅、 0 kは BP SK情報を表す位相で、
k = 0、 π
このベースバンド信号を搬送角周波数 で変調した変調出力 Scは次のように 表現できる。
SC= S B X a cos ω c t + S B ( Θ k-^r- π ) x a cos (ωο 1--—π)
A.c= a A、 Θ k = 0、 π = A ccos ( ω c t + ίί (ェ ) この変調信号を受信し、 周波数変換用局部周波数" Cで周波数変換すると、 周波 数変換出力 SRは次のように表される。
^ . = i X b cos ω c t
= Ας ' bcos (2o c I + 9k) +cos { f> k) 1
2
A C
A R と置く
AR (cos I2wc I + Θ k} +cos ( Θ kl . . . . (2) この周波数変換出力 SRをローパスフィルタに通して高周波数成分 2 wcを除去 すると、 その出力 SRFは、 次のようになり、 2値 PSKすなわち BPSK信号が 復調できる。
S « p = ARcos ( 0 \ O -O, ττ
. . . . (3 ) しかし、 受信の周波数変換において局部発振周波数を搬送周波数と同一の oc で行なったため、 受信機からはこの局部発振周波数信号が空中に放射され、 近接 の他の受信機に妨害を与える。
本発明は、 このような問題を解決するめに局部究振周波数を次のように設定す る。 図 20は本発明の局部発振周波数の設定の方法を示すものである。 図 20に おいて、 Aは希望するチャネルの帯域を示し、 搬送周波数は 。である。 Bは上 側の 1¾接チャネルの带域を示し、 搬送周波数は Wcuである。 Cは下側の隣接チヤ ネルの带域を示し、 搬送周波数は WcLである。 各チャネルの搬送波の間の間隔は BPS Kの基底周波数 Wbの間隔の約 4倍である。
各チャネルの带域は搬送周波数を中心に ±2 obとなる。 したがって、 各搬送 周波数から基底周波数 2 Wbの iを離れた位置はチャネル間の谷間になり、 この 位置に锒スぺク トルの妨害波が存在してもいずれのチャネルにとっても妨害は 少ない。 すなわち、 本発明はこの点に注目し、 受信機の局部発振周波数を隣接 チャネル搬送周波数との中間に設定することを上記課題解決のための主たる方 法とした。
次に、 このように受信機の局部発振周波数を設定した場合に、 復調が従来同様 に得られるよう、 以降の回路をどのように構築すべきかという、 本発明のもう一 つのボイントについて数式を用いて説明する。 変調信号を受信し、 受信機の周波数変換を行なうための局部発振周波数を前述 の通り ωε + ω。に設定すると、 周波数変換出力 SRは次のようになる。
S = o X b cos ( ω + ω β) t
5 ΛΓ · b ,
= ― cos { ω c I + Θ k) CDS ( ω c+ α> o)
2
Ac . b
: ~ =A R と Bくと
= AR (COS { 2 ω C +· ω O) t + 6 k ) +~et,S C-αι o t + Θ k) ] 0 . . . . (4) この周波数変換出力 SRをローバスフィルタに通して高周波成分 2 wcを除去す ると、 その出力 は、
S RF= AR icos (-ωο t + 9 k) } « k = 0, n
5
. . . . ( 5 ) となり、 周波数 ω0だけオフセッ トの掛かった 2値 P S Κすなわち B P S Κ信号 が発生する。
次に局部発振周波数を希望チャネルの搬送周波数 wcから ω。だけ低レ ω c— ω o 20 に設定する。 この場合の周波数変換出力 SLは次のようになる。
S J = S >八 b COS 、 ω C- ω o) t
Ar - b , , „ , , 、 A
= ~~ COS { cue t + Θ COS l ως-ω 0 t
Ac · b
"-" =AR と Bくと
fc = AR [cos (2ωο-ωο+ Θ k} +C0S { ω I + Θ ) I . . . . (6) この周波数変換出力 S Lをローパスフィルタに通して高周波成分 2 ω cを除去す ると、 その出力 は、
S LF= ARcos (ωο t + Θ k) Θ k = 0. π
. . . . ( 7) となり、 とは位相も等しい B P S K信号が発生する。 ところで、 受信の局部発振周波数が隣接チャネルからも等距離にあるため、 復 調される信号には隣接チャネルの成分も発生混入する。 上側の^接チャネルの信 号は、 搬送周波数を ωαで表すと、 ω^-α^ + 2 ω。であるから、 前述の受信側 の周波数変換は次のようになる。
まず、 変調信号を受信し、 受信機の周波数変換を行なうための局部発振周波数 を前述のとう り ωε + ω。に設定すると、 周波数変換出力 は次のようになる。
o Rh=0 hX b cos ωι;+ωο) t Arh · b
= ~ ^ [cos { we t +2ωο t + 0 hi じ us (OJC+ w o) t〕
2
A rh · b
^~ =ARh と匱く と
= ARh (cos ( (2 uc + 3a)o) T + 5 h) +cos I u» o t + θ i 〕
. . . . (8) この周波数変換出力 5ωをローバスフィルタに通して高周波成分2 を除去 すると、 その出力 は、 SRFh= ARhC0S o t + ")
0h=O、 Ji
. . . . ( 9 ) となり、 希望チャネルと同一の带域に存在する B P S K信号が発生する。 他方、 下側の隣接チャネルの信号は、 搬送周波数を WC|で表すと、 £^,=0^ 一 2 ω。であるから、 前述の受信側の周波数変換は次のようになる。
まず、 受信機の局部発振周波数は、 前述のとおり ac + 0に設定すると、 周 波数変換出力 S R ,は次のようになる。
S j¾|=o QJ X b cos ( ω c + ω o) t
= ~ £i ~ - cos ί (w -ΐω ο) t + θ \\ cos ( ω c + ω ο) t )
2
AC) · b
AR| と Βく
2
AR, [COS (2 cue t-ω o t + Θ l) -+-COS (-3 ω 0 t ト θ I) 〕
0h=O、 π
. . . . (1 0) この周波数変換出力 S R ,をローバスフィルタに通して高周波数成分 2 ω cを除去 すると、 その出力 は、
S RFI= ARI LCOS (3 ωο t - Θ l) 〕
. . . . (1 1) となり、 希望チャネルよりも 3 ω。離れた周波数に BP S K信号が発生する。 次に、 局部発振数が^一 w。である場合の隣接チャネルの周波数変換される 状態について検証する。 上側の隣接チャネルの信号は、 搬送周波数を Wchで表す と、 ^^十 2 ω。であるから、 局部発振周波数が ω c一 ω Qてある《W合の周波 数変換は次のようになる。
まず、 変調信号を受信し、 受信機の周波数変換を行なうための局部発振周波数 を前述のとおり ω c — ω。に設定すると、 周波数変換出力 S uは次のようになる。
Figure imgf000026_0001
_ A_Cb [ Os { ω c t -2ω o t -+ Θ h) じ OS (ωο-ω ο) t ]
ACh . b
- 1 ~ = ARh と置く
= A (cos f (2o)c+ o)o) t + Θ l>} +cos {3ωο t 4· Θ h) 3
Rh
. . . . ( 1 2 ) この周波数変換出力 S uをローパスフィルタに通して高周波数成分 2 (:を除去 すると、 その出力 は、 次のようになる。
SLF h= ARh (cos (3ωο t + ί> h) 〕
Θ h=0. π
… - ( 1 3 ) 他方、 下側の隣接チャネルの信号は、 搬送周波数を ωαで表すと、 ωα= ω £: 一 2 ω。であるから、 前述の受信側の周波数変換は次のようになる。
まず、 受信機の局部発振周波数は前述のとおり wc — ω0に設定すると、 周波 数変換出力 Suは次のようになる。
Sし|=:3 ci X b cos ( ω c- u o) t Aじ, · b
< = — ^ (cos f (ωο-2ωυ) 1 + f/ I ) cos ( ωο-ω o) t〕
D 2
Acに b Λ .
"~; = R| と置くと
= A L , Ccos ί (2ωο-3ωυ) t ^ ί> lj ) +COS (-ω o t + θ l) ] 0
. . . . (1 4) この周波数変換出力 Suをローバスフィルタに通して高周波数成分 2 o cを除去 すると、 その出力 は、
S L AR|cos ωο ΐ - 9 U
5
… , ( 1 5 ) となり、 希望チャネルと同一の周波数に B P S Κ信号が発生する。
以上からまとめると、 局部周波数を上側に w。だけシフトした場合の出力は以 下の 3種である。 0
S R F= ARcos (-ωο t + ilk) 希望チャネル
S RFh= ARhcos (ωοΐ + « h) 上側チャネル
S R F1= AR,cos (3o»ot - ii i) T側チャネル 5 . . . . ( 1 6) 局部周波数を下側に ω。だけシフトした場合の出力は以下の 3種である。
S LF= ARcos (ωο t + Θ k) 希望チャネル
S LFh= ARhcos (3 oot + Oh) t側チャネル
Sし Fl- AR|cos (ωο 1 - θ \) 下側チャネル
. . . . (1 7) この両グループに共通な成分は希望チャネルだけに存在する。 したがって、 双方 を 2入力として加算器に供給すれば、 その出力には希望チャネルのみが取り出せる ことになる。 また、 その出力は、 ω。だけ周波数オフセッ トが掛かっているが、 これは簡単な周波数ォフセッ ト回路で除去することができる。
本発明は、 このような原理を以下に示す実施の形態により実現したものである。 室 iの形 1
図 1は本発明の第 1の実施の形態の受信回路の構成を示すものである。 図 1に おいて、 1は受信信号を受ける空中線、 2および 3は受信信号を入力とする第 1お よび第 2の周波数変換回路、 4は受信信号が有する無線搬送波周波数と隣接する上 下のチャネルの持つ 搬送波周波数との中間の周波数を発生するとともに、 上下 の 2波の周波数のうち上側周波数を第 1の周波数変換回路 2の変換用周波数入力と して出力し、 下側周波数を第 2の周波数変換回路 3の変換用周波数入力として出力 する局部周波数信号発生回路、 5は第 1の周波数変換回路 2の出力と第 2の周波 数変換回路 3の出力の双方に共通に存在する成分を抽出する共通波抽出回路、 6 は共通波抽出回路 5の出力に残存する周波数オフセッ ト分を除去する周波数オフ セッ ト回路、 7は微小な周波数変換を行なってオフセッ ト!:を周波数オフセッ ト 回路 6に供給するオフセッ ト周波数発生回路、 8は周波数オフセッ ト回路 6の出 力に残存する不要周波数成分を除去するフィルタである。
次に上記第 1の実施の形態の受信回路の動作について説明する。 前記した数式 に従えば、 空中線 1から得られる受信信号は、 第 1の周波数変換回路 2および第 2の周波数変換回路 3に供給され、 局部周波数信号発生回路 4から 2つの異なる 周波数、 すなわちチャネル間の中央値に匹敵する上下の周波数を第 1の周波数変換 回路 2および第 2の周波数変換回路 3に別個に供給することにより、 希望チャネル および上惻チャネルと下側チャネルの 3つの信号についてそれぞれ 2つの出力信号 が生み出される。 数式展開に従えば、 第 1の周波数変換回路 2および第 2の周波数 変換回路 3に共通に存在する信号成分は、 希望チャネルの信号だけであり、 平衡成 分を抽出する共通波抽出回路 5に供給することにより、 希望波を主とする平衡成分 が得られる。 共通波抽出回路 5の出力には、 ω。なる周波数オフセッ トが残留して いるので、 オフセッ ト周波数発生回路 7において微小な周波数変換を行ない、 オフ セッ ト量を周波数オフセッ ト回路 6において除去する。 さらにこの過程で発生した 不要周波数成分をフィルタ 8で除去した後、 ベースバンド信号としてベースバンド 信号処理部に (図示しない) 供給する。
害施の形^ 2
図 2は本発明の第 2の実施の形態の受信回路の構成を示すものである。 図 2にお いて、 1は受信信号を受ける空中線、 2および 3は受信信号を入力とする第 1およ び第 2の周波数変換回路、 4は受信信号が有する無線搬送波周波数と隣接する上下 のチャネルの持つ無線搬送波周波数との中間の周波数を発生するとともに、 上下の 2波の周波数のうち上側周波数を第 1の周波数変換回路 2の変換用周波数入力とし て出力し、 下側周波数を第 2の周波数変換回路 3の変換用周波数入力として出力す る局部周波数信号発生回路、 6 Αは第 1の周波数変換回路 2の出力に含まれている 周波数オフセッ ト分を除去する第 1の周波数オフセッ ト回路、 6 Bは第 2の周波数 変換回路 3の出力に含まれている周波数オフセッ トを除去する第 2の周波数オフ セッ ト回路、 7 Aは微小な周波数変換を行なってオフセッ ト量を各周波数オフセッ ト回路 6A、 6 Bに供給するオフセッ ト周波数癸生回路、 5Aは第 1の周波数オフ セッ ト回路 6 Aと第 2の周波数オフセッ ト回路 6 Bの出力の双方に共通に存在する 成分を抽出する共通波抽出回路、 8 Aは共通波抽出回路 5 Aの出力に残存する不要 周波数成分を除去するフィルタである。
次に、 上記第 2の実施の形態の受信回路の動作について説明する。 本実施の形態 は、 上記第 1の実施の形態と比較すると、 共通波抽出を行なう過程と周波数オフ セッ トを行なう過程とが入れ替えられている。 すなわち、 周波数オフセッ トを行な う過程を先行することにより、 希望チャネルの信号はそのままベースバンド信号と なり、 より安定な抽出作業が期待できる。
以下、 周波数オフセッ ト処理を先行した場合の妥当性について説明する。 局部周 波数を上側に ω。だけシフトした信号群に対する周波数オフセッ トの場合において、 ω。だけ除去するシフトを行なうことになり、 出力は以下の 3種となる。
° R F= ARcos (2ωο t - Θ k) 希望チャネル s R Fh= AR|,cos ( Θ ) h側チャネル
S R F1= A R ,cos (4OJ O t-θ i) 下側チヤネノレ
… · (1 8) また、 局部周波数を下側に ω0だけシフトした信号群に対する周波数オフセッ トの場合において、 ω。だけ除去するシフ トを行なうことになり、 出力は以下の 3 種となる。 S L F = A COS (2 ω o t + « k )
希望チャネル S LFh= ARhcos (" t + « li) t側チャネル SLFl= R,cos ( θ I) f側チャネル
. . . . (1 9) この両グループに共通な成分は、 やはり希望チャネルだけに存在する。 したがつ て、 双方を 2入力として加算器に供給すれば、 その出力には希望チャネルのみの BP SK信号が取り出せる。
宥施の形^ 3
図 3は本発明の第 3の実施の形態の受信回路の構成を示すものである。 図 3にお いて、 1は受信信号を受ける空中線、 2および 3は受信信号を入力とする第 1およ び第 2の周波数変換回路、 4は受信信号が有する無線搬送波周波数と隣接する上下 のチャネルの持っ^!搬送波周波数との中間の周波数を発生するとともに、 上下の 2波の周波数のうち上側周波数を第 1の周波数変換回路 2の変換用周波数入力とし て出力し、 下側周波数を第 2の周波数変換回路 3の変換用周波数入力として出力す る局部周波数信号発生回路、 9 Aは第 1の周波数変換回路 2の出力を波形整形する 第 1のバンドパスフィルタ、 10 Aは第 1のバンドバスフィルタ 9 Aの出力をディ ジ夕ル信号に変換する第 1の AZD変換器、 9 Bは第 2の周波数変換回路 3の出力 を波形整形する第 2のバンドバスフィルタ、 108は第2のノ、*ンドパスフィルタ 9 Bの出力をディジタル信号に変換する第 2の AZD変換器、 5 Bは第 1の AZD変 換器 10 Aおよび第 2の A/D変換器 10Bの出力の双方に共通に存在する成分を 抽出する共通波抽出回路、 6 Cは共通波抽出回路 5 Bの出力に残存する周波数オフ セッ ト分を除去する周波数オフセッ ト回路、 7 Bは微小な周波数変換を行なってォ フセッ ト iを周波数オフセッ ト回路 6 Cに供給するオフセッ ト周波数発生回路、 8 Bは周波数ォフセッ ト回路 6 Cの出力に残存する不要周波数成分を除去するフィル タである。
次に上記第 3の実施の形態の受信回路の動作について説明する。 本実施の形態は、 上記第 1の実施の形態におけると同様の 2つの周波数変換回路 2、 3の出力をそれ ぞれ AZD変換器 1 0A、 1 0Bにより量子化し、 ディジタル演算を用いて第 1の 実施の形態と等価の作用、 すなわち共通波抽出と周波数オフセッ トおよびフィルタ リングを行なうものである。 共通波抽出とフィルタリングは、 ディジタルフィルタ 技術を用い、 周波数オフセッ トは、 ディジタル直交変調を用いることで可能となる 以下、 本実施の形態の原理について、 ディジタル変調方式の中で多用されてい る直交 P S Kすなわち QP S Kあるいは 4値 Q AMを対象に説明する。
基底周波数すなわちベースバンドにおける Q P S K信号 SBは次のように表現 できる。
S 8=Acos ( Θ k) + j Asin (θ 0 ただし、 jは実軸に直交する虚軸を表す虚数単位、 Aは振幅、 0kは Q PSKffi報を表す位相で 0k= (±
¾ A K
~、 土"
. . . . (20) このペースバンド信号を搬送角周波数 で変調した変調出力 Scは次のように 表現できる。
S "= S ^ a vcos (ひ c t + J sin ω c t
= A ς· I cos ( « c 4- β k) + j sin (wct+ 0lt) 1 ただし、 Ac=a x 2 A . flk« 土-^ "
~ (cos { ω c t十 " } 3 -I ^=· f j sin (<« c t + 8 k) ) . . . . (2 1 ) ここで、 一般に実軸成分を I軸信号、 虛軸成分を Q軸信号と呼ぶ。 この変調信号 を受信し、 周波数変換用局部周波数 wcで直交復調をすると、 直交復調 I軸出力 SKは次のように表現される。
S 1 R = S c X b cos ω c t Ac · b
= — ^ Ccos { ω c t + Θ k) cos ω c I〕
2X2
Ac . b
= A と置く
— A R 〔eos (2ω c t + Θ ic} --cos { Θ kl
. . . . (2 2 ) この直交復調 I軸出力 SKをローバスフィルタに通して高周波成分 2 ω を除去 すると、 その出力
Figure imgf000033_0001
は、
S 1 R rt
Figure imgf000033_0002
. . . . (2 3 ) となり、 直交 P S Kすなわち Q P S K信号の I軸信号が復調できる。 し力、し、 前記説明と同様に、 この場合も直交復調における局部発振周波数が搬 送周波数と同一の ω cであるため、 受信機からはこの局部発振周波数信号が空中 に放射され、 近接の他の受信機に妨害を与える。 したがって、 受信機の局部発振 周波数を前記説明と同様に wc + ω0に設定すると、 直交復調の I軸出力 S κは次 のようになる。 S I R = Sじ X b cos ( ω c + ω o) 1 A , · b
= ^ [cos { ω c t + Θ k ) cos ( ωθ+ ω o) t J
2
A C
A
2 Itく
= An [cos ( (2a/c+ ω。) r + Θ kl 十 cos (u o t -)- Θ k) 3
. . . . (24) この直交復調 I軸出力 SKをローバスフィルタに通して高周波成分 2 ωを除去 すると、 その出力 は、
S J r, p = A R [cos ( ω o t + Θ it) 】
. . . . (25) となり、 直交 P SKすなわち Q PS K信号の I軸出力が得られる。
次に局部発振周波数を希望チャネルの搬送周波数から ω0だけ低い wc — ω0 に設定する。 この場合の周波数変換出力 Stは次のようになる。
° I L= S X b cos ( ω c- ω o)
A • h b
Ccos (we t + Θ V) cos (ωο-ω o) t ]
2
Ac ' b
2 * =A R と置く
Figure imgf000034_0001
. . · · (2 6) この直交復調 I軸出力 SLをローパスフィルタに通して高周波成分 2 wcを除去 すると、 その出力 Snj3は、 S j L ρ = A RCOS (- ω o t + Θ
9k= ~ ( 十 _4 、 π
、 土二 4
. … (2 7 ) となる。 この直交復調 I轴出力 S をローパスフィルタに通して高周波成分 2 ωζを除去すると出力 を得る。
ところで、 受信の局部発振周波数から等距雌にある隣接チャネルの復調される 信号は、 次のようになる。 すなわち、 上側隣接チャネルの信号は、 搬送周波数を で表すと、 Wch= wc + 2 ω。であるから、 局部発振周波数が wc + o。の場合 は、 直交復調 I軸出力 は次のようになる。
S I R h = ^ h b COS ( ω c + α» o) t ― AC h · b
= 2 Ccos ( we t +2ωο 1 + 0 h ) cos ( ωο+ ω o) t ]
A C h
AR hと くと
S I R h = A R h [cos { (2ως + 3ωο) 1 + Θ I +COS I ωο I + Θ h I 〕
. . . . ( 2 8 ) この直交復調 I軸出力 をローパスフィルタに通して高周波成分 2 ω を除去す ると、 その出力 SIRFhは、 I R F h = AR h [COS ( ω o I + Θ h ) 〕
(± ~ 、 土 π . … (29) となり、 希望チャネルと同一の带域に存在する直交 P SKすなわち QP SK信号 が発生する。
他方、 下側の K接チャネルの信号は、 搬送周波数を ωαで表すと、 Wa= o/c 一 2 ω。であるから、 局部発振周波数を前述のとおり wc + W。に設定した場合、 受信側直交復調 I軸出力 S mは次のようになる。
S j R J = S 1 X b cos ( ω c + ω oJ t
A · b
= ~ ^ [cos { (ως-2ωο) + 0 1 I COS ( ωθ+ ω o) t〕
2
Ac , · b
― =AK , と Hくと
- AR , [cos (2ωじ t -ωο t + 0 \ ) +C S (-ωο I + θ 1 ) 〕
. . . . (30) この直交復調 I軸出力 Sを口一パスフィルタに通して高周波成分 2 c cを除 去すると、 その出力 は、
S J R p j = AR , (.COS (-ωα t + 9 I ) J
Θ 1 = (±4-、 ±- ~) K
4 4
- … (3 1) となり、 希望チャネルと同じ周波数に直交 PSKすなわち QF SK信号が発生す る o
次に受信機の局部発振周波数を前述のとおり wc +ω。とし、 その位相を; 2 だけ遅らせると、 直交復 軸出力 SQRは次のように得られる。
Figure imgf000037_0001
b
[cos ( ω c t 4- S k) sin ( ω + ω o) t〕
A C
AR と匱く
2
= AR Csin 【 (2UJ C+ ωο) t + β kl - sin (-uo t + Θ k) ]
. . . . (32) この直交復調 Q軸出力 SQRをローバスフィルタに通して高周波成分 2 ωζを除去 すると、 その出力 SQRFは、
S pR p = A Rsin (-ω o t + ί> k)
• … (33) となり、 直交 P S Kすなわち Q P S K信号の Q軸出力が得られる。
次に局部発振周波数を希望チャネルの搬送周波数から ω0だけ低い wc— ω。に 設定した場合の位相を; rZ2を遅らせた場合を考える。 この場合の直交復調 Q軸出 力 SQLは次のようになる。 Q τ = a ^ X b sin ( ω c- ω o) t = ^£ [cos ( ωο I + 0 kl sin (wc-ωο) t ]
2
Ar · b
2 -"" = AR と gくと S QL= AR (sin ( (2ωο+ωο) ) + ^ ^ +Sin ( ω o t + Θ k) 〕
. . . . (34 ) この直交復調 Q軸出力 SQLをローバスフィルタに通して高周波成分 2 wcを除去 すると、 その出力 SQLFは、
Figure imgf000038_0001
Θ k= (: 、 ± 4→ K
. (3 5) となり、 SQPPとは棰性の異なる直交 P S K信号 Q軸出力が得られる,
次に直交復調 Q軸出力について隣接チャネルに対して解析する。 上側の隣接チヤ ネルの信号は、 搬送周波数を ωαで表すと、 ωαι= ^ + 2 ω0であるから、 局部発振 周波数を o c + w。に設定した場合には、 上側チャネルの直交復調 Q軸出力 SQRh は次のようになる。 ORh = S chx bsin 、o c十 ωο) t b
[じ OS {u>c t +2uio t 十 0 h | sin ( ω c + cu o)
A C h
ARh と Sくと
= AR h [sin I (2ωο + 3ωο) t + 6 h I 十 sin I ω n t + h } J
• … (3 6) この周波数変換出力 S QRhをローパスフィルタに通して高周波成分 2 ω cを除去 すると、 その出力 SQU ^は、
SQR Fh= AR h Csin ( o t 〕
Θ h = (土 + 、 ±~4~^ π . . . . (3 7) となり、 希望チャネルと同一の帯域に存在する直交 P S Kすなわち QP S K信号 Q軸出力が発生する。
同様な処理が、 下側の降接チャネルの信号について行なわれる。 搬送周波数 ωα は、 o a=wc— 2 ω。であるから、 局部発振周波数 wc + w。における直交復調 Q軸 出力 sQR1は次のようになる。
SQR 1 =Sつ X bsin ω c + a> o) I
A b
[cos { ( ω c-2 ω υ) l + 8 I ) sin ( ω c + cu o) t ]
2
A C 1
A R , と fiくと
= AR ! Csin (2ωο t -ωο t +ひ I ) +sin (-3ωο t + Θ 1 ) 〕
. . . . (3 8) この直交復調 Q軸出力 SQRIをローパスフィルタに通して高周波成分 2 wcを除 去すると、 その出力 SQRHは、
SQR p j = Ap , Csin (-3ωο t + θ I ) ] ίΜ = (±十、 ±-j~)
• … (3 9) となり、 希望チャネルよりも 3 ω。離れた周波数に直交 P S Kすなわち Q P S K 信号 Q軸出力が発生する。 次に局部発振周波数を o c— ω0とした場合の!?!!接チャネルの直交復調 Q軸出力
SQRは次のようになる。 すなわち、 上側の K接チャネルの信号の搬送周波数 は, ωα= ω0+ 2 ω。であるから、 局部発振周波数を o c— ω0における直交復調 Q軸 出力 SQRhは次のようになる,
Arh - b , t
= [cos i ω c t + 2 ω o t + 0 h } sin ( ω c- ω o) t J
A Ch , b Λ
― =AR hと《くと
S QR h = AR [sin I (2ωο+ωο) t + Θ h ) 十 sin (3ωο t + 0 h) J
. . . . (4 0) この直交復調 Q軸出力 SQRhをローパスフィルタに通して高周波成分 2 wcを除 去すると、 その出力 SQRFhは、
κ
Figure imgf000040_0001
. . . . (4 1 ) となり、 希望チャネルよりも 3 ω。離れた带域に存在する直交 P S Κすなわち Q P S K信号 Q軸出力が発生する。
同様な処理が、 下側の隣接チャネルの信号について行なわれる。 搬送周波数 ωα は、 wa=wc— 2 ω。である。 受信機の局部発振周波数は wc— ω。であり、 直交復 調 Q軸出力 SQWは次のようになる。 S QR 1 S ] x b sin ( ω c-ω o)
A
[cos { ( ω c-2 ω υ) t + θ \ } sin < oc-ω o) I ]
2
A c , · b
A R 1 と »くと
= AR】 [sin { (2 ω c-3 ω o) t + Θ I } 十 si" {-ω o t + 0 ! }
. . . . (42) この直交復調 Q軸出力 SQR1をローパスフィルタに通して高周波成分 2 wcを除 去すると、 その出力 SQRFIは、
S DR F ] = AD I [sin (-ωο t + β 1 ) 〕
a 一 ( 4—
θ 1 = (^ 4-、、 ± _~ 44~) π
… - (43) となり、 希望チャネルと同一の周波数に直交 Ρ SKすなわち QP SK信号 Q軸出 力が発生する。
以上をまとめると、 以下のようになる。
I軸の直交復調出力 上側局部周波数の場合の出力
. Ί 希望チャネル
S 【 n F= AR (cos (-ωοί + 0k) J
、 . 上側チャネル S I R Fh= AK h [cos (w + 0 h) J
. F側チャ^ S I R F 1 = AR , [cos (-3ω 1) 下側局都周波数の場合の出力
S A R [cos (ωο t + O k) 希望チャネル ヒ側チャネル
S I L F h = A R h [cos (3ωο t + 9 h) )
F側チャネル
S = A S (-(ou t 9 I ) 〕
LF 1 R 1 (CO
(4 4)
Q袖の直交復 W出力
上側局部周波数の場合の出力
S QRF= 八 R 〔sin (-ωυ t + β k) J 希望チャネル
S QRF h = ARh [sin (ωο 1 + β h) ) 上側チャネル
S QLFh = AR h [sin (-3 ω <、 1 + S h ) 〕 下側チャネル 下側局部周波数の場合の山力
s QLF~ aR Csin (wo t 十 0k) ) 希望チャネル
SQRF I = A K I [sin (3 ω " 1 + 0 1 » 〕 上側チャネル
S QLF = AR! [sin (-ω。 I -I- Θ J ) } 下側チャネ
- … (4 5) 上記式からは、 前述したように、 I軸側は 2つの直交復調回路出力に希望チヤ ネルが共通に含まれていることが分かる。 また、 Q軸側は 2つの直交復調回路出 力に逆位相で希望チャネルが共通に含まれていることが分かる。 本発明の第 3の 実施の形態は、 この原理に基づいて実現されている。
赛施の形熊 4
図 4は本発明の第 4の実施の形態の構成を示すものである。 図 4において、 1 は受信信号を受ける空中線、 2および 3は受信信号を入力とする第 1および第 2 の周波数変換回路、 4は受信信号が有する無線搬送波周波数と隣接する上下のチ ャネルの持つ無線搬送波周波数との中間の周波数を発生するとともに、 上下の 2 波の周波数のうち上側周波数を第 1の周波数変換回路 2の変換用周波数入力とし て出力し、 下側周波数を第 2の周波数変換回路 3の変換用周波数入力として出力 する局部周波数信号発生回路、 9 Aは第 1の周波数変換回路 2の出力を波形整形 する第 1のバンドパスフィルタ、 1 0 Aは第 1のバンドパスフィルタ 9 Aの出力 をディジタル信号に変換する第 1の A/D変換器、 9 Bは第 2の周波数変換回路 3の出力を波形整形する第 2のバンドバスフィルタ、 1 0 Bは第 2のバンドバス フィルタ 9 Bの出力をディジタル信号に変換する第 2の AZD変換器、 6 Dは第 1の A Z D変換器 1 O Aの出力に含まれている周波数オフセッ ト分を除去する第 1の周波数オフセッ ト回路、 6 Eは第 2の A Z D変換器 1 0 Bの出力に含まれて いる周波数オフセッ トを除去する第 2の周波数オフセッ ト回路、 7 Cは微小な周 波数変換を行なってオフセッ ト量を各周波数オフセッ ト回路 6 D、 6 Eに供給す るオフセッ ト周波数発生回路、 5 Cは第 1の周波数オフセッ ト回路 6 Dと第 2の 周波数オフセッ ト回路 6 Eの出力の双方に共通に存在する成分を抽出する共通波 抽出回路、 8 Cは共通波抽出回路 5 Cの出力に残存する不要周波数成分を除去す るフィルタである。
次に上記第 4の実施の形態の受信回路の動作について説明する。 本実施の形態は- 上記第 3の実施の形態と比較して、 共通波抽出を行なう過程と周波数オフセッ トを 行なう過程とが入れ替えられている。 すなわち、 周波数オフセッ トを行なう過程を 先行することにより、 希望チャネルの信号はそのままベース信号となり、 より安定 な抽出作業が期待できる。 また、 ディジタル化することにより、 直交復調機能は高 精度になり、 集積化に適し、 消費電力の低減につながる。
ま の 5
図 5は本発明の第 5の実施の形態の受信回路の構成を示すものである。 図 5にお いて、 1は受信信号を受ける空中線、 1 1および 1 2は受信信号を入力とする第 1 および第 2の直交復調回路、 4 Aは受信信号が有する無線搬送波周波数と隣接する 上下のチャネルの持つ無線搬送波周波数との中間の周波数を発生するとともに、 上 下の 2波の周波数のうち上側周波数を第 1の直交復調回路 1 1の変換用周波数入力 として出力し、 下側周波数を第 2の直交復調回路 1 2の変換用周波数入力として出 力する局部周波数信号発生回路、 5 Dは第 1の直交復調回路 1 1の I出力と第 2の 直交復調回路 1 2の I出力の双方に共通に存在する成分を抽出する第 1の共通波 抽出回路、 5 Eは第 1の直交復調回路 1 1の Q出力と第 2の直交復調回路 1 2の Q出力の極性反転出力の双方に共通に存在する成分を抽出する第 2の共通波抽出 回路、 6 Fは第 1の共通波抽出回路 5 Dで抽出した I側出力に残存する周波数ォ フセッ ト分を除去する第 1の周波数オフセッ ト回路、 6 Gは第 2の共通波抽出回 路 5 Eで抽出した Q側出力に残存する周波数ォフセッ ト分を除去する第 2の周波 数オフセッ ト回路、 7 Dは微小な周波数変換を行なってオフセッ ト量を各周波数 オフセッ ト回路 6 F、 6 Gに供給するオフセッ ト周波数発生回路、 8 0は第1の 周波数ォフセッ ト回路 6 Fの出力に残存する不要周波数成分を除去する第 1のフィ ルタ、 8 Eは第 2の周波数オフセッ ト回路 6 Gの出力に残存する不要周波数成分を 除去する第 2のフィルタである。
次に上記第 5の実施の形態の受信回路の動作について説明する。 本実施の形態は、 ディジタル変調の中の 4値 P S Kすなわち Q P S Kに対して本発明を具現化したも のである。 前述した数式による説明に従えば、 空中線 1から得られる受信信号は、 第 1の直交復調回路 1 1および第 2の直交復調回路 1 2に供給され、 局部周波数信 号発生回路 4 Aから 2つの異なる、 すなわちチャネル間の中央値に匹敵する上下 の周波数を第 1の直交復調回路 1 1および第 2の直交復調回路 1 2に別個に供給 することにより、 希望チャネルおよび上側チャネルと下側チャネルの 3つの信号 についてそれぞれ 4つの出力信号が生み出される。 数式展開に従えば、 第 1の直 交復調回路 1 1および第 2の直交復調回路 1 2に共通に存在する信号成分は、 希 望チャネルの信号だけであり、 I軸側は平衡成分として、 Q軸側は差動成分とし て抽出することが可能である。 したがって、 I軸側の平衡成分を共通波抽出回路 5 Dに、 また Q軸側の差動成分を共通波抽出回路 5 Eに供給することにより、 希 望チャネルの I軸、 Q軸信号が得られる。 共通波抽出回路 5 D、 5 Eの出力には、 ω。なる周波数オフセッ トが残留しているので、 オフセッ ト周波数発生回路 7 Dに おいて微小な周波数変換を行ない、 オフセット量を周波数オフセッ ト回路 6 F、 6 Gにおいて除去する。 さらにこの過程で発生した不要周波数成分をフィルタ 8 D、 8 Eで除去した後、 ベースバンド信号としてベースバンド信号処理部に供給する。 ま の 6
図 6は本発明の第 6の実施の形態の構成を示すものである。 図 6において、 1 は受信信号を受ける空中線、 1 1および 1 2は受信信号を入力とする第 1および 第 2の直交復調回路、 4 Aは受信信号が有する無線搬送波周波数と隣接する上下 のチャネルの持つ無線搬送波周波数との中間の周波数を発生するとともに、 上下 の 2波の周波数のうち上側周波数を第 1の直交復調回路 1 1の変換用周波数入力 として出力し、 下側周波数を第 2の直交復調回路 1 2の変換用周波数入力として 出力する局部周波数信号発生回路、 6 Hおよび 6 Iは各直交復調回路 1 1および 1 2の I出力と Q出力に共通に含まれている周波数オフセッ ト分を除去する第 1 および第 2の周波数オフセッ ト回路、 7 Eは微小な周波数変換を行なってオフセ ッ ト量を各周波数オフセッ ト回路 6 H、 6 Iに供給するオフセッ ト周波数発生回 路、 5 Fは第 1の周波数オフセッ ト回路 6 Hの I出力と第 2の周波数オフセッ ト 回路 6 Iの I出力の双方に共通に存在する成分を抽出する第 1の共通波抽出回路、 5 Gは第 1の周波数オフセッ ト回路 6 Hの Q出力と第 2の周波数オフセッ ト回路 6 Iの Q出力の極性反転出力の双方に共通に存在する成分を抽出する第 2の共通 波抽出回路、 8 Fおよび 8 Gは各共通波抽出回路 5 Fおよび 5 Gの出力に残存す る不要周波数成分を除去する第 1および第 2のフィルタである。
次に上記第 6の実施の形態の受信回路動作について説明する。 本実施の形態は、 上記第 5の実施の形態にと比較して共通波抽出を行なう過程と周波数ォフセッ トを 行なう過程とが入れ替えられている。 すなわち、 周波数オフセッ トを行なう過程を 先行することにより、 希望チャネルの信号はそのままベース信号となり、 より安定 な抽出作業が期待できる。
卖掄の形 7
図 7は本発明の第 7の実施の形態の受信回路の構成を示すものである。 図 7にお いて、 1は受信信号を受ける空中線、 1 1および 1 2は受信信号を入力とする第 1 および第 2の直交復調回路、 4 Aは受信信号が有する無線搬送波周波数と隣接する 上下のチャネルの持つ無線搬送波周波数との中間の周波数を発生するとともに、 上 下の 2波の周波数のうち上側周波数を第 1の直交復調回路 1 1の変換用周波数入力 として供袷し、 下側周波数を第 2の直交復調回路 1 2の変換用周波数入力として供 給する局部周波数信号発生回路、 9 Cおよび 9 Dは第 1の直交復調回路 1 1の I出 力と Q出力をそれぞれ波形整形する第 1および第 2のバンドバスフィルタ、 1 0 C および 1 0 Dは第 1および第 2のバンドパスフィルタ 9 C、 9 Dの出力をディジタ ル信号に変換する第 1および第 2の AZ D変換器、 9 Eおよび 9 Fは第 2の直交復 調回路 1 2の I出力と Q出力をそれぞれ波形整形する第 3および第 4のバンドバス フィルタ、 1 0 Eおよび 1 O Fは第 3および第 4のバンドパスフィルタ 9 E、 9 F の出力をディジタル信号に変換する第 3および第 4の AZD変換器、 5 Hは第 1お よび第 3の AZD変換器 1 0 Cおよび 1 0 Eの I出力に共通に存在する成分を抽出 する第 1の共通波抽出回路、 5 Iは第 2の AZD変換器 1 0 Dの Q出力と第 4の AZD変換器 1 0 Eの Q出力の極性反転出力の双方に共通に存在する成分を抽出す る第 2の共通波抽出回路、 6 Jは第 1の共通波抽出回路 5 Hで抽出した I側出力に 残存する周波数オフセッ ト分を除去する第 1の周波数オフセッ ト回路、 6 Kは第 2 の共通波抽出回路 5 Iで抽出した Q側出力に残存する周波数オフセッ ト分を除去す る第 2の周波数オフセッ ト回路、 7 Fは微小な周波数変換を行なってオフセッ ト量 を各周波数オフセッ ト回路 6 J、 6 Kに供給するオフセッ ト周波数発生回路、 8 H は第 1の周波数オフセッ ト回路 6 Jの出力に残存する不要周波数成分を除去する第 1のフィルタ、 8 1は第 2の周波数オフセッ ト回路 6 Kの出力に残存する不要周波 数成分を除去する第 2のフィルタである。
次に上記第 7の実施の形態の受信回路の動作について説明する。 本実施の形態は、 上記第 5の実施の形態におけると同様の 2つの直交復調回路 1 1、 1 2の出力を AZD変換器 1 0 (:〜 1 O Fにより量子化し、 ディジタル演算を用いて第 5の実施 の形態と等価の作用、 すなわち共通波抽出と周波数オフセッ トおよびフィルタリン グを行なうものである。 共通波抽出とフィルタリングは、 ディジタルフィルタ技術 を用い、 周波数オフセッ トはディジタル直交変調を用いることで可能となる。
ま の
図 8は本発明の第 8の実施の形態の受信回路の構成を示すものである。 図 8にお いて、 1は受信信号を受ける空中線、 1 1および 1 2は受信信号を入力とする第 1 および第 2の直交復調回路、 4 Aは受信信号が有する無線搬送波周波数と隣接する 上下のチャネルの持つ無線搬送波周波数との中間の周波数を発生するとともに、 上 下の 2波の周波数のうち上側周波数を第 1の直交復調回路 1 1の変換用周波数入力 として供給し、 下側周波数を第 2の直交復調回路 1 2の変換用周波数入力として供 給する局部周波数信号発生回路、 9 Cおよび 9 Dは第 1の直交復調回路 1 1の I出 力と Q出力をそれぞれ波形整形する第 1および第 2のバン ドパスフィルタ、 1 0 C および 1 0 Dは第 1および第 2のバン ドバスフィルタ 9 C、 9 Dの出力をディジタ ル信号に変換する第 1および第 2の A ZD変換器、 9 Eおよび 9 Fは第 2の直交復 調回路 1 2の I出力と Q出力をそれぞれ波形整形する第 3および第 4のバン ドバス フィルタ、 1 0 Eおよび 1 0 Fは第 3および第 4のバンドパスフィルタ 9 E、 9 F の出力をディジタル信号に変換する第 3および第 4の AZD変換器、 6 Lは各 AZD変換器 1 0 C〜 1 O Fの I出力と Q出力に残存する周波数オフセッ ト分をそ れぞれ除去する周波数オフセッ ト回路、 7 Gは微小な周波数変換を行なってオフ セッ ト量を各周波数オフセッ ト回路 6 Lに供給するオフセッ ト周波数発生回路、 5 Jは周波数オフセッ ト回路 6 Lの I出力に共通に存在する成分を抽出する第 1の共 通波抽出回路、 5 Kは周波数オフセッ ト回路 6 Lの Q出力と Q出力の極性反転出力 との双方に共通に存在する成分を抽出する第 2の共通波抽出回路、 8 Jは第 1の共 通波抽出回路 5 Jで抽出した I出力に残存する不要周波数成分を除去する第 1の フィルタ、 8 Kは第 2の共通波抽出回路 5 Kの Q出力に残存する不要周波数成分を 除去する第 2のフィルタである。
次に上記第 8の実施の形態の受信回路の動作について説明する。 本実施の形態は、 上記第 7の実施の形態と比較して、 共通波抽出を行なう過程と周波数オフセッ トを 行なう過程とが互いに入れ替えられている。 すなわち、 周波数オフセッ トを行なう 過程を先行することにより、 希望チャネルの信号はそのままベース信号となり、 よ り安定な抽出作業が期待できる。 また、 ディジタル化することにより、 直交復調機 能は高精度になり、 集積化に適し、 消費電力の低減につながる。
ま の 9
図 9は本発明の第 9の実施の形態の受信回路の構成を示すものである。 本実施の 形態は、 図 3に示した第 3の実施の形態における共通波抽出回路 5 Bの代わりに、 相互相関を演算する相関器 1 3を用いたものである。
したがつて本実施の形態によれば、 共通波抽出をディジタルフィルタ技術で行 なうことから相関器 1 3を用いることにより、 共通に含まれる成分の極性が異な つていても、 相関係数の極性が反転するだけで振幅は確保される利点を有する。 なお本実施の形態の特徴は、 第 4、 第 7および第 8の実施の形態にも同様に適用 することができる。
ま の¾ 1 0
図 1 0は本発明の第 1 0の実施の形態の受信回路の構成を示すものである。 本実 施の形態は、 図 1に示した第 1の実施の形態における空中線 1か 3の受信信号を入 力する周波数変換回路を第 1の周波数変換回路 2のみとし、 この第 1の周波数変換 回路 2による周波数変換後に、 局部周波数信号発生回路 4 Bからチャネル間周波数 2 ω。に相当する周波数を供給された第 2の周波数変換回路 1 5により、 第 1の周 波数変換回路 2により周波数変換を行なわなかつた側の周波数変換出力を得て、 共 通波抽出回路 5 Lによる希望チャネル抽出に必要な 2つの周波数変換出力を確保す るようにしたものである。
したがって、 本実施の形態によれば、 第 1の周波数変換回路 2と第 2の周波数変 換回路 1 5の出力は、 第 1の実施の形態における第 1および第 2の周波数変換回路 2および 3の 2つの出力と一致するため、 搬送周波数の処理が一組の高周波回路だ けで済ますことができ、 回路に必要な空間だけでなく電力消費をも低減することが できる。
なお本実施の形態の特徴は、 第 2の実施の形態にも同様に適用することができる。 ま淪の 1 1
図 1 1は本発明の第 1 1の実施の形態の受信回路の構成を示すものである。 本実 施の形態は、 図 3に示した第 3の実施の形態と比較して受信信号を入力する周波数 変換回路を第 1の周波数変換回路 2のみとするとともに量子化手段も第 1の周波数 変換回路 2の出力を受けるバンドバスフィルタ 9 Cおよび AZ D変換器 1 0 Cのみ とし、 AZD変換器 1 0 Cによる AZ D変換後に、 ディジタル周波数発生回路 1 7 からチャネル間周波数 2 ω θに相当する周波数を供給されたディジタル周波数変換 回路 1 6によりディジタル周波数変換を行なうことにより、 第 1の周波数変換回路 2により周波数変換を行なわなかった側の周波数変換出力を得て、 共通波抽出回 路 5 Μによる希望チャネル抽出に必要な 2つの周波数変換ディジタル出力を確保 するようにしたものである。
したがって本実施の形態によれば、 第 1の周波数変換回路 2の AZ D変換器 1 0 Cにより A Z D変換した出力とディジタル周波数変換回路 1 6の出力は、 第 3の実 施の形態における第 1および第 2の周波数変換回路 2および 3の 2つの出力と一致 するため、 搬送周波数の処理が高周波回路を一組だけで済ますことができ、 回路に 必要な空間だけでなく電力消費をも低減することができる。
なお本実施の形態の特長は、 第 4の実施の形態にも同様に適用することができる c ■ 1 2
図 1 2は本発明の第 1 2の実施の形態の受信回路の構成を示すものである。 本実 施の形態の特長は、 図 5に示した第 5の実施の形態と比較して、 受信信号を入力す る直交復調手段を一方の直交復調回路 1 1のみとし、 この直交復調回路 1 1の 2つ の出力を、 局部周波数信号発生回路 4 Bからチャネル間周波数 2 ω。に相当する周 波数を供給された周波数変換回路 1 5 Aにより周波数変換を施すことにより、 直交 復調を行なわなかった側の周波数変換出力を得て、 第 1および第 2の共通波抽出回 路 5 Nおよび 5 Pによる希望チャネル抽出に必要な 2つの直交復調出力を確保する ようにしたものである。
したがって本実施の形態によれば、 直交復調回路 1 1と周波数変換回路 1 5 Aの 出力は、 第 5の実施の形態における第 1および第 2の直交復調回路 1 1および 1 2 の 2つの直交復調出力と一致するため、 搬送周波数を対象とする高周波回路を一組 だけで済ますことができ、 回路に必要な空間だけでなく電力消費をも低減すること ができる。
なお本実施の形態は、 第 6の実施の形態にも同様に適用することができる。 宥旃の形^ ΐ 3
図 1 3は本発明の第 1 3の実施の形態の受信回路の構成を示すものである。 本実 施の形態の特長は、 図 7に示した第 7の実施の形態と比較して受信信号を入力する 直交復調手段を一方の直交復調回路 1 1のみとするとともに量子化手段も一方のバ ンドパスフィルタ 9 D、 9 Eおよび A/D変換器 1 0 D、 1 0 £のみとし、 八 0 変換器 1 0 D、 1 0 Eによる AZD変換後に、 ディジタル周波数発生回路 1 7 Aか らチャネル間周波数 2 ω。に相当する周波数を供給されたディジタル周波数変換回 路 1 6 Αによりディジタル周波数変換を行なうことにより、 直交復調回路 1 1によ り直交復調を行なわなかつた側の周波数変換出力を得て、 第 1および第 2の共通波 抽出回路 5 Q、 5 Rによる希望チャネル抽出に必要な 2つの直交復調出力を確保す るようにしたものである。
したがって本実施の形態によれば、 直交復調回路 1 1の出力を AZ D変換器 1 0 D、 1 0 Eにより AZD変換した出力とディジタル周波数変換回路 1 6 Aの出 力が、 第 7の実施の形態における第 1および第 2の直交復調回路 1 1および 1 2の 2つの出力と一致するため、 搬送周波数を処理する高周波回路を一組だけで済ます ことができ、 回路に必要な空間だけでなく電力消費をも低減することができる。 なお本実施の形態は、 第 8の実施の形態にも同様に適用することができる。
掄の 1
図 1 4は、 本発明の第 1 4の実施の形態の受信回路の構成を示すものである。 本 実施の形態は、 図 1に示した第 1の実施の形態における共通波抽出回路の改良に関 するものである。 図 1 4において、 1は空中線、 2は第 1の周波数変換回路、 3は 第 2の周波数変換回路、 4は局部周波数信号発生回路、 5は共通波抽出回路、 8は フィルタであり、 第 1の実施の形態と同様な構成である。
2 0は受信入力部、 2 1は第 1の周波数変換回路 2の出力が通る入力線路であり、 2 2は第 2の周波数変換回路 3の出力が受ける入力線路であり、 2 3および 2 4は それぞれ入力線路 2 1、 2 2を通して第 1および第 2の周波数変換回路 3、 4の出 力を受ける口一バス ' フィルタを兼ねた積分回路である。 2 5および 2 6はそれぞ れ積分回路 2 3およ 分回路 2 4の出力を受ける第 1および第 2の緩衝増幅器で ある。 2 7および 2 8は第 1および第 2の緩衝増幅器 2 5および 2 6のそれぞれの 出力を一次コィルの一端に受ける第 1および第 2のトランスである。 第 1および第 2のトランス 2 7、 2 8の一次コイルの他端は双方ともに交流的に接地され、 二次 コイルは、 同一の極性同士を並列に接続するとともに、 一次コイルと梃性の等しい 一端同士の接続点 2 9を出力とし、 他端は接地されている。 3 0は接続点 2 9を入 力に接続された第 3の緩衢増幅器であり、 その出力 3 1は、 共通波抽出回路 5の出 力として次段の周波数オフセッ ト回路 6へ供給される。
次に、 上記第 1 4の実施の形態における共通波抽出回路 5の動作について説明 する。 第 1の周波数変換回路 2および第 2の周波数変換回路 3からは、 希望波信 号成分の共通波 e Dと隣接チャネル波信号成分 e uとが得られる。 隣接チャネル波 信号成分に閲しては、 第 1の周波数変換回路 2から得られる成分と第 2の周波数変 換回路 3から得られる成分は、 中心周波数が異なるので、 第 1の周波数変換回路 2 から得られる成分を e uiとし、 第 2の周波数変換回路 3から得られる成分を e U2と 表現する。 すなわち、 第 1の周波数変換回路 2から得られる信号は e D + e uiであり 第 2の周波数変換回路 3から得られる信号は e D + e U2である。
第 1の周波数変換回路 2および第 2の周波数変換回路 3の出力には、 これらの信号 以外にも周波数の高い不要な成分が含まれる可能性があり、 これら高域周波数成分 は口一パス . フィルタを兼ねた積分回路 2 3およ 分回路 2 4により低減され る。 積分回路 2 3および積分回路 2 4を通過した第 1の周波数変換回路 2から得られ た信号 e D + e uiと、 第 2の周波数変換回路 3から得られた信号 e D + e U2は、 それぞ れ対応する緩衝増幅器 2 5および 2 6に供給される。 緩衝増幅器 2 5および 2 6は、 出力インピーダンスを低くしてある。 緩衝増幅器 2 5および 2 6を経た第 1の周波 数変換回路 2から得られた信号 e D + e uiと、 第 2の周波数変換回路 3から得られた 信号 e D + e U2は、 それぞれトランス 2 7および 2 8の一次コイルに供給される。 ト ランス 2 7および 2 8の一次コイルに対する二次コイルの捲線比は 1とする。 これ により、 トランス 2 7および 2 8の二次コイルには、 それぞれ第 1の周波数変換回 路 2から得られた信号 e D + e と、 第 2の周波数変換回路 3力 ら得られた信号 e D + e U2が対応して発生する。
ここで、 トランス 2 7および 2 8の二次コイルは、 端子を一次コイルと極性を合 わせて並列に接続してあるので、 二次コイルに発生した第 1の周波数変換回路 2か ら得られた信号 e D + e と、 第 2の周波数変換回路 3から得られた信号 e D + e U2の各成分のうちの共通成分すなわち希望波信号成分 e Dに関しては、 二次コィ ル同士の出力が衝突するなどの問題がなく、 端子にその信号が得られる。
他方、 トランス 2 7の二次コイルに発生する第 1の周波数変換回路 2から得られ た成分 e と、 トランス 2 8の二次コイルに発生する第 2の周波数変換回路 3から 得られた成分 e U2とは周波数的に成分が異なるので、 相互に相手側の二次コイルに 流入する。 このとき、 二次コイルから見るトランスの入力インピーダンスは、 それ ぞれ一次コイルに接続した信号源の出力インピーダンスに等しいものとなるが、 前 述のように各信号源である緩衝増幅器 2 5、 2 6は、 出力インピーダンスを非常に 低く設定してあるので、 共通波成分以外の成分すなわちトランス 2 7の二次コイル に発生する第 1の周波数変換回路 2から得られた成分 e mと、 トランス 2 8の二次 コィルに発生する第 2の周波数変換回路 3から得られた成分 e U2とは、 この低イン ピ一ダンスにより低減される。 —般に、 綾衝増幅器はトランジスタによるエミッタ · フォロワを用いて実現で き、 これを用いた場合、 図 1 4に示す桔線による緩衝増幅器の出力インピーダン スは数オーム以下である。 この原理を図 1 5を用いて説明する。 図 1 5において、 トランスは 2捲線 Lい L2から構成してあり、 コイル を一次コイルとしコイル L2を二次コイルとする。
それぞれのコイル端子における電圧と鼋流は次のように設定する。 すなわち、 一次電流を 1ぃ 二次蕙流を 12、 一次コイル L,の端子間に発生する罨圧を V,、 二次コイル L2の端子間に発生する電圧を V2とする。 また、 一次コイル と二次コ ィル L,との間の相互ィンダクタンスを Mとする。 このとき二次コイル L2に負 荷 Zを接続すると、 一次コイル L,の端子から見た入力インピーダンス Zinは次式 で表される。 ωは角周波数であり、 L, L2 M2が成り立つものとする。
Ζιη = Vi . , (ωΜ)2_
し, j cuし 2 +Z
. . . . (46) ここで、 負荷 zを短絡状態にした場合、 すなわち z = oの場合、 入力インピーダ ンス Zinは、 以下のようにゼロとなる。 〇
Figure imgf000054_0001
… . (4 7) 次に負荷 Zを開放状態にした場合、 すなわち Z=∞の場合、 入力インピーダン ス Zinは、 Zin = ja> L,
" jw +Zノ ― し'
… . (48) となり、 単に一次コイルのみのインダクタンスによるインピーダンスとなる。
このように、 トランス 2 7、 28の—次側コイルの入力インピーダンスは、 二 次側コイルの負荷により支配される。
図 1 4に戻り、 図 1 5による原理を当てはめると、 トランス 2 7、 2 8の各一 次コイルは、 緩衝増幅器 25、 26の負荷が短絡しており、 トランス 2 7、 28の 二次コイルの各入力インピーダンスはゼロ(短絡状態)の状態で作用することになる, したがって図 1 4における信号電流 と 〖U2は、 各二次コイルの端子間に電圧を 誘起することはない。
なお、 通常、 トランスを駆動する場合は、 トランスに対する信号は 流で扱う ものであり、 その電流と一次コイルのィンダクタンスの積に比例した磁束がトラ ンスの磁心内に発生し、 この磁束の時間変化率(微分係数) に応じ、 二次コイルに 電圧が誘起するものである。 いま、 二次コイル L2の端子に誘起する電位を e2と 置くと、 次のように定義できる。 e, = M— . . . . (49) すなわち、 この場合においては、 トランスを駆動する信号源は鼋流源であるの で、 その出力インピーダンスは∞であり、 二次コイル側から見た場合には前述の ように、 二次コイルのみのィンダクタンスによるィンピーダンスで定まるもので ある。 本実施の形怒の特徴の一つは、 この通常の方法とは異なり、 トランスを電 圧源で駆動し合うことにある。
次に、 図 1 4におけるローバス ' フィルタを兼ねた積分器 2 3、 2 4について 簡単に説明する。 積分器 2 3、 2 4は、 穣分容 iを Cとした場合に 1 /Cか 分 比例係数となる。 ただし入力信号が正弦波で表現できる場合は、 その角周波数を ωとすると積分比例係数は l Z w Cとなり周波数特性を呈する。 この周波数特性 は、 トランス 2 7、 2 8の持つ微分作用すなわちインダクタンスを Lとした場合 に微分比例係数 が微分出力に現れ、 トランス 2 7、 2 8が周波数特性を持つこ とを相殺する目的を併せ持たせたものである。 すなわち、 第 1の周波数変換回路 2 および第 2の周波数変換回路 3から共通波抽出出力までの総合の周波数特性を平坦 にする。 他の回路要素に対象とする信号の周波数範囲で周波数特性が平坦であると すると、 第 1の周波数変換回路 2および第 2の周波数変換回路 3から共通波抽出出 力までの総合周波数特性 Hは次式で表現され、 周波数変数 ωはなくなり、 平坦とな る。
Η = X ω L =
ω〇 C
. . . . ( 5 0 ) 以上のように、 本実施の形態によれば、 受信回路の構成要素のひとつである共 通波抽出回路において、 従来はトランスを駆動する信号源を電流源としていたと ころを電圧源とし、 さらにトランスの二次コイル同士を並列接続にすることによ り、 トランスの二次コイルの接続の梃性により、 共通波である同相信号に対して、 または逆相の信号に対してのみトランスのインピーダンスを高くでき、 非共通波 に対しては、 ゼロに近いインピーダンスの負荷効果となって、 従来では高々 2 : 1 にしかできなかった共通波と非共通波との回路内の格差 (比) を、 本実施例によれ ば少なく とも従来の倍以上とすることができ、 従来にない除去作用を得ることがで きる。
害施の形^ 1
図 1 6は本発明の第 1 5の実施の形態の受信回路の構成を示すものである。 本実 施の形態は図 1 4に示した第 1 4の実施の形態を変形したものであり、 共通の要素 には同様な符号を付してある。 第 1 4の実施の形態と異なるのは、 第 1の周波数変 換回路 2の出力を受ける入力線路 2 1と第 2の周波数変換回路 3の出力を受ける入 力線路 2 2は、 それぞれを第 1の入力とする第 1および第 2の非共通波信号除去回 路 4 6、 4 7に接続され、 第 1および第 2の非共通波信号除去回路 4 6、 4 7は、 その出力を共通波抽出回路 5 nに供給する。 第 1の周波数変換回路 2の出力を受 ける入力線路 2 1と第 2の周波数変換回路 3の出力を受ける入力線路 2 2はまた、 それぞれの出力を比較信号として入力とする平衡性監視回路 4 3に接铳される。 共 通波信号抽出回路 5 nの出力 3 1 aは、 周波数オフセッ ト回路 6に接続されるとと もに平衡性監視回路 4 3の第 3の入力として供給される。 共通波信号抽出回路 5 n の他の出力は、 それぞれ第 1および第 2の非共通波信号検出回路 4 1、 4 2に供 給される。 第 1および第 2の非共通波信号検出回路 4 1、 4 2は、 第 1の周波数 変換回路 2の出力を入力線路 2 1を介して、 また第 2の周波数変換回路 3の出力 を入力線路 2 2を介して第 2の入力として受け、 その出力を平衡性監視回路 4 3の 出力とともにそれぞれ第 1および第 2の合成回路 4 4、 4 5へ供給する。 第 1お よび第 2の合成回路 4 4、 4 5の出力のそれぞれは、 第 1および第 2の非共通波 信号除去回路 4 6、 4 7の第 2の入力として供給される。 その他の構成は、 共通 波抽出回路を図 1 4で 5としているところを 5 nとして一般化している以外、 図 1 4と同じであるので説明を省略する。 次に、 本実施の形態の受信回路の動作について説明する。 図 1 4と同様に、 第 1の 周波数変換回路 2からは信号 e D + e が供給され、 第 2の周波数変換回路 3からは 信号 e D + e U2が得られる。 第 1の周波数変換回路 2および第 2の周波数変換回路 3 の各出力は、 それぞれ第 1および第 2の非共通波信号除去回路 4 6、 4 7に供給さ れる。 ここでは後述する第 2の入力で減算し、 その出力を共通波抽出回路 5 nへ供 給する。 共通波抽出回路 5 nへのこれらの入力は、 基本的には第 1の周波数変換回 路 2側の信号 e D + と、 第 2の周波数変換回路 3側の信号 e D + e U2に他ならな レ、。 したがって共通波抽出回路 5 nでは、 図 1 4に示した第 1 4の実施の形態で共 通波抽出回路 5として具体的に説明した通り、 共通波信号 e Dを抽出する。 しか し、 共通波抽出回路 5 nにおいては、 図 1 4に示す例からも明らかなように、 非共 通波信号を完全に除去できるわけではない。 すなわち、 共通波抽出回路 5 nの中の トランス 2 7と 2 8の一次コイルと二次コイルの結合度が不完全である場合、 また はトランスを駆動する増幅器 2 5または 2 6の出力インピーダンスが充分に低くな ければ、 非共通波成分の除去能力が不十分となる。 そこで本実施の形態では、 一旦 抽出した共通波信号出力 3 1 aを帰還して、 第 1の周波数変換回路 2側の信号 e D + e または第 2の周波数変換回路 3側の信号 e D + e U2と比較する。 この比較器が前 述の第 1および第 2の非共通波信号検出回路 4 1と 4 2である。
この結果は第 1および第 2の合成回路 4 4、 4 5を通じて出力され、 第 1の周波 数変換回路 2の出力を受ける入力線路 2 1と、 第 2の周波数変換回路 3の出力を受 ける入力線路 2 2とからの入力信号に修正を加える。 この修正を加える回路が前記 第 1および第 2の非共通波信号除去回路 4 6と 4 7である。 他方、 共通波信号 e D に関して、 第 1の周波数変換回路 2側の信号強度と、 第 2の周波数変換回路 3側の 信号強度とが、 第 1の周波数変換回路 2の出力を受ける入力線路 2 1と、 第 2の 周波数変換回路 3の出力を受ける入力線路 2 2とから得る段階で、 または共通波 抽出回路 5 nまでの全体を通じてみた場合に、 いつでも等しいことを保証されて はいない。 したがって、 この信号強度に著しい差がある場合は、 差が非共通波成 分として扱われ、 一方に充分な信号強度があっても有効に活かされない。 そこで 共通波抽出回路 5 nの出力と第 1および第 2の非共通波信号除去回路 4 6、 4 7 の出力間の中点とを比較し、 その結果を回路全体を等しくオフセッ トを施して修 正することが有効である。 この機能を実現する部分が平衡性監視回路 4 3とその 出力を第 1および第 2の合成回路 4 4、 4 5を経由し、 それぞれ第 1および第 2 の非共通波信号除去回路 4 6と 4 7に帰還する経路である。
図 1 7は図 1 6に示した第 1 5の実施の形態を、 より具体化したものであり、 同様な要素には同様な符号を付してある。
図 1 6と同様に、 第 1の周波数変換回路 2の出力と第 2の周波数変換回路 3の出 力とは入力線路 2 1、 2 2を介して、 それぞれを第 1の入力とする第 1および第 2 の差動増幅器 4 6 a、 4 7 aに供給され、 その出力は、 それぞれローパス ' フィル タを兼ねた第 1および第 2の積分回路 2 3、 積分回路 2 4に供給される。 この第 1 および第 2の積分回路 2 3、 積分回路 2 4の出力を、 第 1および第 2の緩衝増幅器 2 5、 2 6にそれぞれ供給する。 第 1および第 2の緩衝増幅器 2 5、 2 6は、 負入 力側に出力から帰還を掛けている。 第 1および第 2の緩衝増幅器 2 5、 2 6は、 そ れぞれその出力をトランス 2 7および 2 8の一次コイルの一端に供給する。 トラン ス 2 7および 2 8の一次コイルの他端は交流的に接地し、 二次コイルは、 同一の極 性同士を並列に接続するとともに、 一次コィルと極性の等しい一端同士の接続点 2 9が出力端子として働き、 他端は少なくとも交流的に接地されている。 二次コイル の接続点 2 9は、 第 3の緩衝増幅器 3 0に接続され、 第 3の緩衝増幅器 3 0は、 負 入力側に出力から帰還を掛けている。 第 3の緩衝増幅器 3 0の出力 3 1 aは、 周波 数オフセッ ト回路 6へ供給されるとともに、 第 3および第 4の差動増幅器 4 1 a、 4 2 aの正の入力側に接続され、 また差動増幅器 5 0の正の入力側に接続される。 第 3および第 4の差觔増幅器 4 1 a、 4 2 aの負の入力端は、 第 1の周波数変換 回路 2の出力を受ける入力線路 2 1と、 第 2の周波数変換回路 3の出力を受ける入 力線路 2 2とにそれぞれ接続される。 第 4および第 5の緩衝増幅器 4 8、 4 9の出 力は、 それぞれ等しい 2つの抵抗器 Rを介して結合し、 桔合点は第 8の差動増幅器 5 0の負の入力端に接続される。 また、 第 3および第 4の差動増幅器 4 1 a、 4 2 aの出力は、 それぞれ第 6および第 7の差動増幅器 4 4 a、 4 5 aの正の入力 端に接続され、 差動増幅器 4 4 a、 4 5 aの負の入力端は、 第 8の差動増幅器 5 0 の出力に接続される。 第 6および第 7の差動増幅器 4 4 a、 4 5 aの各出力は、 そ れぞれ第 1および第 2の差動増幅器 4 6 a、 4 7 aの負の入力端にそれぞれ接続さ れる。
図 1 6と図 1 7の対応は、 非共通波信号除去回路 4 6および 4 7がそれぞれ第 1 および第 2の差動増幅器 4 6 a、 4 7 a、 共通波抽出回路 5 nが共通波抽出回路 5 p、 平衡性監視回路 4 3が第 4および第 5の緩衝増幅器 4 8、 4 9と抵抗器 R および差動増幅器 5 0からなる平衡性監視回路 4 3 a、 非共通波信号検出回路 4 1、 4 2が第 3および第 4の差動増幅器 4 1 a、 4 2 a、 合成回路 4 4および 4 5がそ れぞれ第 6および第 7の差動增輻器 4 4 aと 4 5 aとなっている。
次に、 本実施の形態の具体例の動作について説明する。 図 1 6と同様に、 第 1 の周波数変換回路 2からは信号 e D + e wが供給され、 第 2の周波数変換回路 3 からは信号 e D + e U2が供給される。 第 1の周波数変換回路 2および第 2の周波 数変換回路 3の各出力は、 それぞれ非共通波信号除去のための差動増幅器 4 6 a および 4 7 aの正の入力端に供給される。 ここでは後述する第 2の入力を減算し、 その出力を共通波抽出回路 5 pへ供給する。 共通波抽出回路 5 pでは、 ローパス • フィルタを兼ねた積分回路 2 3または積分回路 2 4により周波数の高い不要な 成分が低減され、 第 1および第 2の緩衝増幅器 2 5、 2 6へ供給される。 緩衝増 幅器 2 5、 2 6から第 1の周波数変換回路 2側の信号 e D + e uiと、 第 2の周波数 変換回路 3側の信号 e D + e U2を供給されたトランス 2 7および 2 8では、 図 1 5 に示した実施の形態 1 4で説明した通り、 共通波信号 e Dを抽出すると同時に非共 通波成分の除去残差が発生する。 この非共通波成分の残差を含むトランス 2 7およ び 2 8の二次コイル出力は、 差動増幅器 4 1 aと 4 2 aの正の入力端に供給される。 差動増幅器 4 1 aと 4 2 aは、 比較信号として第 1の周波数変換回路 2の出力と 第 2の周波数変換回路 3の出力を入力線 2 1、 2 2を介して得、 ほぼ共通波成分と して抽出された共通波信号出力 3 1 aと比較信号との差を差動増幅器 4 4 a、 4 5 aに伝える。 他方、 差動増幅器 4 4 a、 4 5 aに共通波抽出出力 3 1 aを帰還 して第 1の周波数変換回路 2側の信号 e D + e ,または第 2の周波数変換回路 3側の 信号 e D + e U2と比較する。 この差動増幅器 4 1 aと 4 2 aが前述の非共通波信号検 出回路 4 1 と 4 2である。 この比較結果は合成回路 4 4および 4 5である差動増幅 器 4 4 a、 4 5 aの正の入力端に伝える。 他方、 共通波信号 e Dに関して、 第 1の 周波数変換回路 2側に入る信号強度または第 1の周波数変換回路 2の出力 (2 1 ) から共通波信号出力 3 1 aまでの回路利得と、 第 2の周波数変換回路 3側に入る信 号強度または第 2の周波数変換回路 3の出力 2 2から出力 3 1 aまでの回路利得と が、 差がある場合に出力を効率高く得るために、 第 1の周波数変換回路 2の出力 ( 2 1 ) と第 2の周波数変換回路 3の出力 (2 2 ) の信号を緩衝増幅器 4 8、 4 9 で得た後、 抵抗器 Rによる中間値と共通波抽出出力 3 1 aとを差動増幅器 5 0によ り比較し、 その結果を第 1の周波数変換回路 2の出力 (2 1 ) と第 2の周波数変換 回路 3の出力 (2 2 ) とに加えるために、 合成回路 4 4または 4 5である差動増幅 器 4 4 a、 4 5 aの負の入力端に伝える。
差動増幅器 4 4 a、 4 5 aより合成されたこれらの信号は、 それぞれ差動増幅 器 4 6 aと 4 7 aの負側の入力端に供給され、 第 1の周波数変換回路 2の出力
( 2 1 ) と第 2の周波数変換回路 3の出力 (2 2 ) に修正が加えられる。
このように、 本実施の形態によれば、 共通波抽出出力に残存する非共通波成分 を除去する機能と、 共通波信号 e Dに関して、 第 1の周波数変換回路 2側に入る 信号強度または出力 2 1から出力 3 1 aまでの回路利得と、 第 2の周波数変換回 路 3側に入る信号強度または出力 2 2から出力 3 1 aまでの回路利得との間に、 差がある場合にその差を除去する機能とを実現することができる。
ま |¾の Ί fi
図 1 8は本発明の第 1 6の実施の形態の受信回路の構成を示すものである。 本願 の対象とする通信方式には Q P S Kもあり、 図 1 4、 図 1 6、 図 1 7に示したもの だけでは、 位相が同一のものすなわち Q P S Kにおける I軸成分しか抽出できない c 本実施の形態は、 位相の 1 8 0度異なった信号同士を抽出するようにしたもので あり、 図 1 8に示すように、 図 1 4と基本的に同じ構成をとり、 2基のトランスが 二次コイルの極性が互いに逆となるように接続するものである。 構成についてはこ の点を除いて図 1 4と同一であるので説明を省略する。 作用については、 図 1 4で は同相信号同士が二次側で干渉することなく生成できた作用が、 図 1 8では一方の 二次コイルの極性が反転しているので、 受信時に干渉のない逆相の信号すなわち Q P S Kにおける Q信号が取り出される。 同相信号は二次コイル側では互いに逆相 の関係になり、 干渉し合う関係となって、 減衰させられる。
ま の 1 7
図 1 9は本発明の第 1 7の実施の形態の受信回路の構成を示すものであり、 上記 実施の形態 1 6に示した逆相信号に関する特徴を、 図 1 6および図 1 7に示した受 信回路に適用したものである。 図 1 7において同相信号の非共通波信号成分の除去 と平衡性の向上が図られたが、 本実施の形態では、 共通波信号は逆相信号として同 等の効果を得るように扱われる。
卖旆の形熊 Ί 8
図 2 1は本発明の第 1 8の実施の形態における受信回路の構成を示すブロック図 である。 この実施の形態においては、 受信の方式としては図 5に示された本発明の 第 5の実施の形態による受信回路と同様の方式を採用している。 したがって、 図 5 と同じ構成部分については同一の符号を付することにより詳細な説明は省略し、 図 2 1独自の構成について以下説明する。 上記第 1 8の実施の形態における局部周波 数信号発生回路 4 Aは、 希望波搬送波周波数信号を生成する希望波搬送波周波数信 号発生源 3 2と、 この希望波搬送波周波数信号発生源 3 2と並列の関係に設けられ オフセッ ト周波数信号を生成するオフセッ ト周波数信号発生源 3 3と、 希望波搬送 波周波数信号発生源 3 2からの搬送波周波数信号を移相 (すなわち遅延) させる手 段である搬送波周波数信号移相回路 3 4と、 オフセッ ト周波数信号発生源 3 3から のオフセッ ト周波数信号を移相させる手段であるオフセッ ト周波数信号移相回路 3 5と、 第 1の直交変調器 3 6 aと、 第 2の直交変調器 3 6 bとを有してなる。 第 1の直交変調器 3 6 aは、 希望波搬送波周波数信号発生源 3 2により生成され た希望波搬送波周波数信号とオフセッ ト周波数信号発生源 3 3により生成されたォ フセッ ト周波数信号とを乗算する第 1の乗算器 3 7 aと、 搬送波周波数信号移相回 路 3 4により移相処理された後の希望波搬送波周波数信号とオフセッ ト周波数信号 移相回路 3 5により移相処理された後のオフセッ ト周波数信号とを乗算する第 2の 乗算器 3 8 aと、 第 1の乗算器 3 7 aの乗算結果と第 2の乗算器 3 8 aの乗算結果 とを加算し負オフセッ ト側局部周波数 (w c— ω ο ) を出力する負オフセッ ト側局 部周波数出力用加算器 5 1とから構成されている。
第 2の直交変調器 3 6 bは、 希望波搬送波周波数信号発生源 3 2により生成され た希望波搬送波周波数信号とオフセッ ト周波数信号移相回路 3 5により移相処理さ れた後のオフセッ ト周波数信号とを乗算する第 3の乗算器 3 7 bと、 搬送波周波数 信号移相回路 3 4により移相処理された後の希望波搬送波周波数信号とオフセッ ト 周波数信号発生源 3 3により生成されたオフセッ ト周波数信号とを乗算する第 4の 乗算器 3 8 bと、 第 3の乗算器 3 7 bの乗算結果と第 4の乗算器 3 8 bの乗算結果 とを加算し正オフセッ ト側局部周波数 (w c + ω ο ) を出力する正オフセッ ト側局 部周波数出力用加算器 52とから構成されている。 そして、 負オフセッ ト側局部周 波数出力用加算器 5 1の出力は第 2の直交復調 1 2へ送付される一方、 正オフセッ ト側局部周波数出力用加算器 52の出力は第 1の直交復調 1 1へ送付される構成と なっている。
次に上記第 1 8の実施の形態の動作原理および作用について説明する。 希望波搬 送波周波数信号発生源 32からの希望波搬送波周波数信号 ω cは搬送波周波数信号 移相回路 34に供給されて; rZ2だけ位相が遅延される。 オフセッ ト周波数信号発 生源 33からのオフセッ ト周波数信号 ω 0はオフセッ ト周波数信号移相回路 3 5に 供給されて 7τΖ2だけ位相が遅延される。 第 1の直交変調器 36 aを構成する 2基 の乗算器 3 7 a、 38 aのうち第 1の乗算器 3 7 aには、 上記希望波搬送波周波数 信号発生源 3 2からの希望波搬送波周波数信号 c o s ω c tとオフセッ ト周波数信 号発生源 33からのオフセッ ト周波数信号 C 0 S ω 0 tとが入力される。 第 2の乗 算器 38 aには搬送波周波数信号移相回路 34からの; rZ2だけ位相が遅延された 希望波搬送波周波数信号 s i nw c tとオフセッ ト周波数信号移相回路 35からの ττΖ2だけ位相が遅延されたオフセッ ト周波数信号 s i η ω 0 tとが入力される。 この結果、 第 1の直交変調器 36 aの負オフセッ ト側局部周波数出力用加算器 5
1の出力には下式に示す通り、 ω C— ω 0なる周波数が現われる。
c o s w c t X c o s w o t + s 1 η ω c t X S 1 n ω 0 t
= C 0 S ( ω C— ω 0 ) t
第 2の直交変調器 36 bを構成する 2基の乗算器 3 7 b、 3 8 bのうち第 3の 乗算器 3 7 bには、 上記希望波搬送波周波数信号発生源 32からの希望波搬送波 周波数信号 C 0 S ω C t とオフセッ ト周波数信号移相回路 3 5からの; :ノ2だけ 位相が遅延されたオフセッ ト周波数信号 s i η 0 tとが入力される。 第 4の乗 算器 38 bには搬送波周波数信号移相回路 34からの; rZ2だけ位相が遅延され た希望波搬送波周波数信号 s i n w c tとオフセッ ト周波数信号移相回路 3 5から の πノ 2だけ位相が遅延されたオフセッ ト周波数信号 C 0 S ω 0 t とが入力される c この結果、 第 2の直交変調器 3 6 bの負オフセッ ト側局部周波数出力用加算器 5 2 の出力には下式に示す通り、 ω c + ω 0なる周波数が得られる。
C O S w C t X s 1 Τϊ ω 0 t + S 1 η ω c t X c O S w O t
= s i n ( ω c + ω o ) t
以上述べたように、 上記実施の形態によれば本発明の基本構成が必要とする相補 型局部発振周波数を発生させ独立の出力として得られることが明らかである。
さらに、 それぞれの周波数に対応するフィルタを用いる必要もなく、 希望信号の 搬送波周波数が可変であつても問題なく対応することができることも明らかである。
の 1 Q
図 2 2は本発明の第 1 9の実施の形態における受信回路の構成を示すブロック図 である。 この実施の形態は、 f c + f 0と f c一 f oとを得るために 2基の移相器と、 1基の直交変調器と 2基の加算器と 1基の極性反転回路を用いるようにしたもので ある。 この実施の形態の受信の方式としては図 5に示された本発明の第 5の実施の 形態による受信回路と同様の方式を採用している。 したがって、 図 5と同じ構成部 分については同一の符号を付することにより詳細な説明は省略し、 図 2 1独自の構 成について以下説明する。 上記第 1 9の実施の形態における局部周波数信号発生回 路 4 Aは、 希望波搬送波周波数信号を生成する希望波搬送波周波数信号発生源 3 2 と、 この希望波搬送波周波数信号発生源 3 2と並列の関係に設けられオフセッ ト周 波数信号を生成するオフセッ ト周波数信号発生源 3 3と、 希望波搬送波周波数信号 発生源 3 2からの搬送波周波数信号を移相させる手段である搬送波周波数信号移相 回路 3 4と、 オフセッ ト周波数信号発生源 3 3からのオフセッ ト周波数信号を移相 させる手段であるオフセッ ト周波数信号移相回路 3 5と、 直交変調器 3 6 aと、 極 性反転回路 5 3と、 正オフセッ ト側局部周波数出力用加算器 5 4とを有してなる。 直交変調器 3 6 aは、 上記第 1 8の実施の形態における第 1の直交変調器と同 じ構成を有しており、 希望波搬送波周波数信号発生源 3 2により生成された希望 波搬送波周波数信号とオフセッ ト周波数信号発生源 3 3により生成されたオフセ ッ ト周波数信号とを乗算する第 1の乗算器 3 7 aと、 搬送波周波数信号移相回路 3 4により移相処理された後の希望波搬送波周波数信号とオフセッ ト周波数信号 移相回路 3 5により移相処理された後のオフセッ ト周波数信号とを乗算する第 2 の乗算器 3 8 aと、 第 1の乗算器 3 7 aの乗算結果と第 2の乗算器 3 8 aの乗算 結果とを加算し負オフセッ ト側局部周波数 (w c— ω ο ) を出力する負オフセッ ト側局部周波数出力用加算器 5 1とから構成されている。 極性反転回路 5 3は第 2の乗算器 3 8 aの出力を極性反転処理する。 正オフセ ッ ト側局部周波数出力用加算器 5 4は第 1の乗算器 3 7 aによる乗算結果出力と 極性反転回路 5 3による極性反転出力とを加算し、 正オフセッ ト側局部周波数 ( w c + ω ο ) を出力する。 そして、 負オフセッ ト側局部周波数出力用加算器 5 1の出力は第 2の直交復調器 1 2へ送付される一方、 正オフセッ ト側局部周波数 出力用加算器 5 4の出力は第 1の直交復調 1 1へ送付される構成となっている。 次に上記第 1 9の実施の形態の動作原理および作用について説明する。 希望波搬 送波周波数信号発生源 3 2からの希望波搬送波周波数信号 ω cは搬送波周波数信号 移相回路 3 4に供給されて; r Z 2だけ位相が遅延される。 オフセッ ト周波数信号発 生源 3 3からのオフセッ ト周波数信号 ω 0はオフセッ ト周波数信号移相回路 3 5に 供給されて 7Γ / 2だけ位相が遅延される。
直交変調器 3 6 aを構成する 2基の乗算器 3 7 a、 3 8 aのうち第 1の乗算器 3 7 aには、 上記希望波搬送波周波数信号発生源 3 2からの希望波搬送波周波数 信号 C 0 S ω c tとオフセッ ト周波数信号発生源 3 3からのオフセッ ト周波数信 号 c 0 s ω 0 tとが入力される。 第 2の乗算器 3 8 aには搬送波周波数信号移相 回路 3 4からの; rZ 2だけ位相が遅延された希望波搬送波周波数信号 s i n w c t とオフセッ ト周波数信号移相回路 3 5からの ττΖ2だけ位相が遅延されたオフセッ ト周波数信号 s i η ω 0 tとが入力される。 この結果、 直交変調器 3 6 aの負オフ セッ ト側局部周波数出力用加算器 5 1の出力には下式に示す通り、 0/ (;—0; 0なる 周波数が得られる。
c o s w c t X c o s w o t + s 1 η ω c t X S 1 n > 0 t
— C O S ( ω C — ω O ) t
直交変調器 3 6 aを構成する 2基の乗算器 3 7 a、 3 8 aの出力のうち第 2の 乗算器 3 8 aの出力の一部は梗性反転回路 53に供給され、 その反転出力は上記 第 1の乗算器 3 7 aの出力とともに正オフセッ ト側局部周波数出力用加算器 5 4 に入力し下式に示す通り、 なる周波数を発生する。
c o s j c t X s i n w o t -f (― 1 ) s i n w c t X c o s ^ o t
= C 0 S ( ω C + ω 0 ) t
以上述べたように、 上記実施の形態によれば本発明の基本構成が必要とする相 補型局部発振周波数を発生させ独立の出力として得られることが明らかである。 さらに、 それぞれの周波数に対応するフィルタを用いる必要もなく、 希望信号の 搬送波周波数が可変であっても問題なく対応することができることも明らかであ
Ό o
害施の形^ 2 0
図 2 3は本発明の第 2 0の実施の形態における受信回路の構成を示すブロック図 である。 この実施の形態は、 f c + f 0と f c一 f 0とを得るために 2基の移相器と、
1基の直交変調器と 2基の加算器と 1基の極性反転回路を用いるようにしたもので ある。 この実施の形態信の方式としては図 5に示された本発明の第 5の実施の形態 による受信回路と同様の方式を採用している。 したがって、 図 5と同じ構成部分に ついては同一の符号を付することにより詳細な説明は省略し、 図 2 3独自の構成に ついて以下説明する。 上記第 2 0の実施の形態における局部周波数信号発生回路 4 Aは、 希望波搬送波周波数信号を生成する希望波搬送波周波数信号発生源 3 2と、 この希望波搬送波周波数信号発生源 3 2と並列の関係に設けられオフセッ ト周波数 信号を生成するオフセッ ト周波数信号発生源 3 3と、 希望波搬送波周波数信号発生 源 3 2からの搬送波周波数信号を移相させる手段である搬送波周波数信号移相回路 3 4と、 オフセッ ト周波数信号発生源 3 3からのオフセッ ト周波数信号を移相させ る手段であるオフセッ ト周波数信号移相回路 3 5と、 直交変調器 3 6 aと、 極性反 転回路 5 3と、 正オフセッ ト側局部周波数出力用加算器 5 4とを有してなる。 直交変調器 3 6 aは、 上記第 1 8の実施の形態における第 1の直交変調器と同 じ構成を有しており、 希望波搬送波周波数信号発生源 3 2により生成された希望 波搬送波周波数信号とオフセッ ト周波数信号発生源 3 3により生成されたオフセ ッ ト周波数信号とを乗算する第 1の乗算器 3 7 aと、 搬送波周波数信号移相回路 3 4により移相処理された後の希望波搬送波周波数信号とオフセッ ト周波数信号 移相回路 3 5により移相処理された後のオフセッ ト周波数信号とを乗算する第 2 の乗算器 3 8 aと、 第 1の乗算器 3 7 aの乗算結果と第 2の乗算器 3 8 aの乗算 結果とを加算し負オフセッ ト側局部周波数 (w e— ω ο ) を出力する負オフセッ ト 側局部周波数出力用加算器 5 1とから構成されている。
極性反転回路 5 3は第 2の乗算器 3 8 aの出力を極性反転処理する。 正オフセッ ト側局部周波数出力用加算器 5 4は第 1の乗算器 3 7 aによる乗算結果出力と極性 反転回路 5 3による極性反転出力とを加算し、 正オフセッ ト側局部周波数
( w c + ω θ ) を出力する。 そして、 上記第 1 9の実施の形態とは異なり、 負オフ セッ ト側局部周波数出力用加算器 5 1の出力は第 1の直交復調 1 1へ送付される一 方、 正オフセッ ト側局部周波数出力用加算器 5 4の出力は第 2の直交復調 1 2へ送 付される構成となっている。 次に上記第 2 0の実施の形態の動作原理および作用について説明する。 希望波 搬送波周波数信号発生源 32からの希望波搬送波周波数信号 ω cは搬送波周波数 信号移相回路 3 4に供給されて; ΓΖ2だけ位相力、'遅延される。 オフセッ ト周波数 信号発生源 33からのオフセッ ト周波数信号 ω 0はオフセッ ト周波数信号移相回 路 3 5に供給されて ΤΓΖ2だけ位相が遅延される。
直交変調器 3 6 aを構成する 2基の乗算器 3 7 a、 38 aのうち第 1の乗算器 3 7 aには、 上記希望波搬送波周波数信号発生源 32からの希望波搬送波周波数 信号 c 0 s ω c tとオフセッ ト周波数信号発生源 33からのオフセッ ト周波数信 号 c 0 s ω 0 t とが入力される。 第 2の乗算器 38 aには搬送波周波数信号移相 回路 34からの ττΖ 2だけ位相が遅延された希望波搬送波周波数信号 s i η ω c t とオフセッ ト周波数信号移相回路 35からの; rZ2だけ位相が遅延されたオフセッ ト周波数信号 s i ηω 0 tとが入力される。 この結果、 直交変調器 3 6 aの負オフ セッ ト側局部周波数出力用加算器 5 1の出力には下式に示す通り、 — ω θなる 周波数が得られる。
c o s w c t X c o s w o t + s i nw c t X s i nw o t
= C 0 S ( ω C — ω θ ) t
直交変調器 3 6 aを構成する 2基の乗算器 3 7 a、 38 aの出力のうち第 2の 乗算器 3 8 aの出力の一部は極性反転回路 53に供給され、 その反転出力は上記 第 1の乗算器 3 7 aの出力とともに正オフセッ ト側局部周波数出力用加算器 54 に入力し下式に示す通り、 ω c +ω 0なる周波数を発生する。
c o s w c t X s i n w o t + (— 1) s i n w c t X c o s w o t
= C 0 S ( ω C + ω 0 ) t
以上述べたように、 上記実施の形態によれば本発明の基本構成が必要とする相 補型局部発振周波数を発生させ独立の出力として得られることが明らかである。
さらに、 それぞれの周波数に対応するフィルタを用いる必要もなく、 希望信号の 搬送波周波数が可変であつても問題なく対応することができることも明らかである c ま の 1
図 2 4は本発明の第 2 1の実施の形態における受信回路の構成を示すブロック 図である。 この実施の形態は、 主として複数のチャネルを有するディジタル変調 方式の通信システムにおいて、 受信系の電力を低減し、 回路を簡素化し、 消費電 力を低減することを図るものである。 図 2 4において、 符号 6 1は周波数変換回 路または直交復調回路により得られた第 1の受信信号のデ一タが入力される第 1 のデータ入力線、 6 2は第 1のデータ入力線 6 1から入力された信号に対してフ 一リエ変換を行なう第 1のフーリエ変換器、 6 3は第 1のフーリエ変換器 6 2に よって得られた第 1のフーリエ変換出力を表す。 また 6 4は周波数変換回路また は直交復調回路により得られた第 2の受信信号のデータが入力される第 2のデ一 タ入力線、 6 5は第 2のデータ入力線 6 4から入力された信号に対してフーリエ 変換を行なう第 2のフーリエ変換器、 6 6は第 2のフーリエ変換器 6 5によって 得られた第 2のフーリエ変換出力を表す。
6 7は上記第 1および第 2のフーリエ変換器 6 2、 6 5のそれぞれ周波数成分 の出力を周波数ごとに受けて相関係数を算出する相関器、 6 8は第 1および第 2 のフーリエ変換器 6 2、 6 5の出力を加算する加算器、 6 9は相関器 6 7の出力、 7 0は得られた相関器出力 6 9を受けて重み付けを行なう重み付け関数器、 7 1 は加算器 6 8の加算出力と重み付け関数器 7 0の出力とを乗算する重み付け値乗 算器、 7 2は重み付け値乗算器 7 1による乗算操作の後処理を行なう後処理回路、 7 3は重み付け値乗算器 7 1の出力が後処理されて生成された逆フーリエ変換器入 力、 7 4は逆フ一リェ変換器入力を受けて逆フ一リェ変換処理を行なう逆フーリエ 変換器、 7 5は逆フーリエ変換出力である。
次に上記第 2 1の実施の形態の動作原理および作用について説明する。 先に述べ た第 1乃至第 1 3の実施の形態においては、 第 1の周波数変換回路 2および第 2の 周波数変換回路 3を備えるか、 第 1の直交復調回路 1 1および第 2の直交復調回路 を備えるか、 或いはまた 1基の周波数変換回路と 1基の直交復調回路を備えるかの 基本構成を有している。 この構成により受信動作に当たっては受信回路では第 1の 受信信号と第 2の受信信号とが得られる。 この実施の形態においては、 第 1の受信 信号は X ( t ) で表され、 第 1のデータ入力線 6 1に入力する。
第 2の受信信号は y ( t ) で表され、 第 2のデータ入力線 6 4に入力する。 第 1のデータ入力線 6 1に入力した第 1の受信信号 X ( t ) は第 1のフーリエ変換 器 6 2に入力しここでフーリエ変換処理され第 1のフーリエ変換出力 6 3が得ら れる。 また第 2の受信信号は y ( t ) は第 2のフーリエ変換器 6 5に入力しここ でフーリエ変換処理され第 2のフーリエ変換出力 6 6が得られる。 これら第 1お よび第 2のフーリエ変換器 6 2、 6 5におけるフーリエ変換処理により、 上記入 力された第 1および第 2の受信信号のデータは時問軸情報から周波数軸情報へと 変換される。
第 1および第 2のフーリエ変換出力 6 3、 6 5は相関器 6 7に取り込まれ、 こ の相関器 6 7は上記第 1および第 2のフーリエ変換出力 6 3、 6 6のそれぞれ周 波数成分を周波数ごとに受けて相関係数を算出する。 一方、 第 1および第 2のフ一 リエ変換出力 6 3、 6 5は、 上記相関器 6 7によって相関係数を算出されるのとは 別に加算器 6 8に入力せしめられ、 この加算器 6 8によって両フーリエ変換された 出力信号が加算される。 また、 相関器 6 7によって出力された相関係数は、 重み付 け関数器 7 0に入力されここで重み付け処理が行なわれる。 そして、 重み付け値乗 算器 7 1は加算器 6 8の加算出力と重み付け関数器 7 0の出力とを受けて量出力信 号を乗算する。 その後は後処理回路 7 2が重み付け値乗算器 7 1による乗算操作の 後処理を行ない、 この後処理が実行されて生成された逆フーリエ変換器入力 7 3を 逆フーリエ変換器 7 4が受けて逆フーリエ変換処理を行なって、 処理データを周波 数軸情報から時間軸情報に戻し、 逆フーリエ変換出力 7 5として希望波抽出結果と なる。
次に上記希望波が抽出される原理の理論を説明する。 まず、 希望波が到来しな い場合の非希望波に対する抑圧作用の理 I&を示す。 非希望波 (2信号系間で時間 的に独立に存在する) は同期加算された後、 振幅成分が R倍 (Rは相関係数) さ れる。 相関器における演箕式を以下に示す。
X十 y
加算
相関係数
Figure imgf000072_0001
fiみづけ R〉0では f (R)=R R<0では + (R)=0
. . . . (5 1) 相関係数算出のための各平均化窓内において非希望波のパワー PN。が一定値であ るとすると、 処理出力のパワー PNは下式で表される。
PN = (R2 PN0) Z2
ここで、
PN。 :非希望波の電力
R :相関係数
である。
この相関係数 Rは、 有限な平均化窓を用いて算出されるので、 統計的誤差を生 じ、 真の相関係数の値とは一致しない。 サンブル数 N個の独立のサンブルで Rの 算出を行ない、 真の相関係数が 0になるべきことからすると、 Rの分布は次式の 確率密度関数で表される。 Rの分布に対する
確率密度 88» g(R):
Figure imgf000073_0001
( I-R2 )
(
(52) 以上から処理出力の平均パワーは P N次式で表される,
平均パワー PN二
Figure imgf000073_0002
. . . . (53) ここで、 相関係数算出の平均化窓を長さ Tcの方形窓であるとし、 フーリエ変 换を行なう際のハミング窓の長さを T Fとすると、 平均化窓の中に存在する独立サ ンブルの個数 Nは次式となる。 N= (T c) / (TF)
したがって、 個数 Nが多い場合の非希望波の処理出力は次式で表現できる。
PN= l nim Pn。 o TF
∞ 4ίΝ-|) 4N T c
- … (54) すなわち、 1ZNに比例することになる。
次に、 希望波か *¾!来している場合の非希望波に対する抑制作用について説明す る。 信号成分に带域分割を施すと、 さらに希望波信号力 ?存在する区間と存在しな い区間に区別できる。 希望波成分を含む k番目の带域成分の振幅は、 その帯域で の相関係数 R (k) を乗じて出力される。 R (k) は次式で表すことができる。 希 a波成分を含む
k餮目の挤城での
相》係数 R(k>= p (k % p (k) ~
SO No
IJo(k): 希望波成分の ) 番目の周波数成分の平均時 W内でのパワー p (k): 非希 ¾波成分の 目の用波数成分の1 均時 IW內でのパワー ^ . . . . (55) kに閱し、 Pso (k) 、 PNO (k) を一定値 Pso、 PN。とすると、 非希望波の抑 制効果を次式により求めることができる。 出力信号の希 a¾ノ非希 a波比 ノ 丄 - p SOT O ) 入力信母の希 Sl波/ ft希望波比 2 4(N>1) Pso ただし、 F3« (希望波成分の含まれている挤城数) ノ (全挤城数)
. … (56) この式により、 希望波成分力?含まれている帯域数が少ないほど、 希望波ノ非希望 波比の改善効果が大きいことがわかる。 したがって、 本実施の形態によれば、 有限な平均化窓すなわち平均時間により 求められた相関係数の統計的誤差を用いて、 非希望波が第 1の受信信号と第 2の 受信信号との 2信号系間で時間的に独立に存在し、 不平衡信号として扱える性質 を利用し、 この非希望波に対する抑圧機能を実現することができる。
ま の 2 ?. 図 25乃至図 33は本発明の第 22の実施の形態における受信回路の構成およ び動作原理を説明する図である。 これまでに述べてきた各実施の形憨は直交変調 信号など多重化ディジタル変調方式に対応した方法である。 この方法では、 直交 復調器が 2基必要となり、 髦カ削減や装置の簡素化には最善とは言えない。 本実 施の形態ではこの点についての改良を進めたものである。 そのために、 本実施の 形態では直交復調器を 1基にする。 そのために、 AZD変換器において 2次サン プリングを行なうことで周波数軸上の折り返しを防ぎ、 AZD変換出力からディ ジタル信号処理により本来必要な欠損した側の相補局発周波数よる直交復調出力を 生成するような構成にしている。
図 2 5は上記第 2 2の実施の形態に係る受信回路の構成を示すブロック図であ る。 図 2 5において、 1は受信信号を受ける空中線、 9 6は受信信号を所定の周 波数帯域で波形整形する帯域フィルタである受信帯域フィルタ (バン ドバスフィ ルタ) 、 1 1は受信信号を入力とする直交復調器、 4は局部周波数信号発生回路、 8 6は直交復調器 1 1からの一方の出力信号の高周波帯域をカツ 卜する第 1のロー パスフィルタ、 8 7は直交復調器 1 1からの他方の出力信号の高周波帯域をカッ ト する第 2のローパスフィルタ、 9 0は第 1のローパスフィルタ 8 6の出力を AZD 変換する第 1の AZD変換器、 9 1は第 2のローパスフィルタ 8 7の出力を AZD 変換する第 2の AZD変換器、 9 2はこれら第 1および第 2の AZ D変換器 9 0、 9 1に受信信号の持つ帯域幅に相当する周波数以上のクロックを発生する機能と、 サンプリングクロックパルス列に遅延パルス列を付加する機能と、 サンブリングク ロックパルス列と遅延パルス列とを前記第 1および第 2の AZD変換器 9 0、 9 1 のサンプリングパルスとして提供する機能とを有するサンプリング信号発生源、 9 3 は前記第 1および第 2の AZD変換器 9 0、 9 1のディジタル出力データから希望 する受信チャネル信号を抽出する演算器である。
この実施の形態において、 直交復調器 1 1は、 受信帯域フィルタ 9 6からの受信 信号を入力して周波数変換を行なう第 1および第 2の乗算器 7 8、 7 9と、 局部周 波数信号発生回路 4からの局部発振周波数信号をオフセッ トして第 2の乗算器 7 9 に入力する周波数オフセッ ト回路 9 8とを備え、 受信信号に対して周波数変換処理 を なう。
次に上記第 2 2の実施の形態の動作原理および作用について説明する。 図 2 5に おいて、 空中線 1で受信された受信信号は受信带域フィルタ 96を通って対象とす る带域内信号群になった後、 直交復調器 1 1により I軸成分と Q軸成分とが抽出さ れる。 この信号は第 1および第 2の口一パスフィルタ 86、 87で高域の不要周波 数成分を除去された後、 第 1および第 2の AZD変換器 90、 9 1に入力される。
AZD変換器 90、 91における A/D変換動作に当たっては、 サンプリ ング信号 発生源 20からのサンプリング信号が AZD変換器 90、 9 1へ供給されてサンブ リング動作を行なう。 そして、 このサンプリング動作を経て得られたディジタル データは演算器 93へ送られてディジタル信号処理が行なわれ、 ベースバンド出力 が得られる。 ここで、 A/D変換器 90、 91において通常のサンプリングを行な うと、 サンプリングによるエイリアスを発生し、 その後予定しているディジタル周 波数変換が不可能となる。
図 26は AZD変換器 90、 91でサンプリングを行なった結果エイリアスか *発 生する様子を説明する図である。 まず図 26 (A) に示すような信号が供給され、 この信号を口一パスフィルタに通すと図 26 (B) に示すように高域成分が除去さ れた信号となる。 そしてこの信号をサンプリングすると図 26 (C) の AZD変換 出力図に示すようにエイリアスが究生する。 そこで、 本実施の形態においては、 ェ ィリァスを発生させるもととなつている周波数軸上での折り返しを防ぐ手段を設け た。 以下数式で説明する。
いま、 搬送波周波数を f c、 QPSK副搬送波周波数を ί oとおくと、 QP SK 無線信号 は、 fRP-Aft) cos (2xifc+-fo)-t + Pml
= A(f) cos {2«(fc4fo)t + 0a(t)l + Art) sin l2xffc+f )-t + Θίί+)Ι
(57) と表現できる。
ここで、 位相信号 ( t) は、
Θ ( t ) =0, ±;r 2, π
である。 P DCなどの多チャネル通信システムにおける状況を考える。 図 27は 多チャネル通信システムにおける受信チャネルの状況 (並び状態) をモデル化し て示す図である。 いま、 図 27に示されているように、 各チャネルが周波数軸上, 等間隔で配置されているものとする。 また、 チャネル間隔周波数を ί bとする。 そして、 受信機の入力フィルタを通して N個のチャネルがはいるとすると、 入力 信号 f wは、
fiN» JL> A iit) cos l2re(fc+i b+fo)t + Paid) I + £' Aid) sin " ffc+iXflHfo)t + 9 ai(f)\
■s0
(58) この場合において、 各チャネルが接しているとすれば、
2 f 0 = f b
となるので、
fiN-∑ Aitt) cos (2«ifc- 【2^1 J fo)t + Θ ai(t))
i=0
+ £ Aid) sin (2 t(c+ I2i+|] f )† + ββϊ(1)Ι
. . (59) と記述できる, この信号群にダイレク トコンバージョンとしての周波数変換を施す。 一般的に 周波数を だけ引き下げる周波数変換を行なって得られる信号の周波数を f De とすると、 この fTCは、 次式で表現することができる。 DC- l XfUO
= Ai(t) cos l2«(fc-fto+ (2i^U fo)+ +
■+ ^Aift) sin (2n(fc-fLO+ [2i+l〕 fu) t + 0aift)) + £ Ai(†) cos {2n(fc+fL0+ i+i} fo) t + ί ai(t))
∑ Ai(t) sin (2rr(fc+fLO+ (2i4l) fo) t + β aift)}
Isfl
, … (60) 上式で、 後半の 2項は周波数が RF周波数の 2倍に高まり、 通常は回路の周波数 特性で簡単に通過 ajhされる。 したがって、 周波数変換された後の周波数 fDeは 次式のように表現して差し支えない。
foc=fmXfLO
Figure imgf000078_0001
A i(t) cos (27i(fc--fljO+ i2i4l) o)t + fla t))
+ £ Ai(t) sin (27iffc-fLO+ f2i+U fo)+ + e aift))
… - (61) ここで、 チャネルの中には f c-i^が負となるものができる。 周波数が負と いうことであるが、 これは QPSK信号の位相回転面の極性のうち Q軸が反転す るということであり、 これはすなわち QP SK信号の回転が逆になることを意味 しているにすぎない。 したがって、 周波数の極性が負であるからといって信号が 消滅することにはならない。
次に、 この信号をディジタル化するために AZD変換器 90、 9 1に供給する。
AZD変換器 90、 91は、 この場合、 サンプリングと等価でありその出力は離 散化されたものになる。 離散化処理は、 処理前と処理後の信号が必ずしも一対一 対応にならない。 多くの場合にエイリアスが発生する。 したがって、 エイリアス を発生しないように被 A/D変換信号を AZD変換周波数の 1 2より低いもの に抑える力、 または A/D変換の変換信号列を複数化 (高次標本化) する。
ここで、 負の周波数がもつ物理的意味を考察し、 これにより周波数軸の負領 域を用いる途を開く。 下式は QP SKの搬送波を負の周波数にしたものである。 負信号を数学的に位置を移動し、 時間、 閲数値に誊き換えた式を並べてある。 なお、 下式において、 最上段の部分は、 負周波数を示し、 2段目の部分は負時間 軸を表わし、 最下段の部分は負関数を表わす。 fRF=A(†) cos I2ni-fc)t + 0a(1)} + A(l) sin 12 π (-fc) t + β a(t)l
= A(-t) cos I2^fc(-t )+ fl«(-t)l + A(-f) si" I2n c<-t >+ 5a(-t))
= Art) cos (lnfct + flatt)} -A(t) sin (2 «*c t 4- 0 a(t)l . . . . (62 ) 図 28は負の周波数領域を持った A/D変換出力を表す図である。 周波数の負 領域の物理的意味は、 上式から見るかぎり正の周波数領域の振舞いと異ならない。 ただし、 一 f cと表現していることは f cを正として扱っており、 周波数軸上の 進行方向或いは視鑲の方向が正^であることを意味する。 すなわち、 周波数円周 上での回転が逆向きになったことを意味し、 周波数がゼロということは円周上のど こかで動かなくなった状態とみればよい。 その位置で 0 a ( t ) の振舞う Q P S K 動作が行なわれるので、 スぺク トルは Q P S K情報の帯域幅を示すことになる。 例えで示すと、 R F信号と第 1および第 2の乗算器 9 4、 9 5に加えられる口 —カル信号とは周波数変換の際にそれぞれの周波数円で回転方向についての闘いが 行なわれていると考えられる。 周波数引き下げにおいては、 それぞれが互いに逆方 向の回転を与えようと競合している。 周波数がゼロに近づくにしたがい、 回転ス ピ一ドは落ち、 ついに回転が停止する。 さらに進むとローカル信号側の逆回転数が 勝り、 回転方向は逆となる。
以上から、 ここでの理論展開においては、 周波数変換などにより結果が負の周波 数領域になる信号スぺク トルを、 一般に表しているような正領域への折り返し表現 はせず、 周波数軸を正負方向に連続するように表現することとする。 その目的は、 Q P S K信号などのように信号自体が複数の軸からなる情報を持つことの表現を可 能にすることである。 従来一般の表現は周波数領域を正領域に限定し、 スぺク トル を折り返すことで周波数空間を狭めてしまうことになり、 その表現する自由度を 1 つ失うことになつている。
他方、 信号自体も時間すなわち位相の関数として位相空間を形成していることを 直交空間で識別できる形に分解する必要がある。 図 2 9は; r Z 2の位相差を利用し て信号成分をコサイン関数 (c 0 s関数) とサイン関数 (s i n関数) とにより直 交成分に分解する方法を示したものである。 この図において、 ( t ) は c o s関 数により表現されるので周波数軸上の正負の支配は受けない (偶関数である) 。 i Q ( t ) は s i n関数により表現されるので周波数が負の領域で関数値の符号が 反転する (奇関数である) 。
以上の 2つの手法を用いることにより、 一般に A/D変換において変換周波数 (或いはサンプリング周波数) f sを折り目にして高域側を変換周波数 f s以下 に折り返すという従来のスぺク トル配置から脱し、 変換周波数 f s以上にィメー ジスぺク トルをそのまま表せることになる。
次に、 この直交する 2信号を AZD変換する。 直交 2信号の周波数領域はべ一 スパンド付近にあり、 変換速度はシャノンの標本化定理によって対象信号の 2倍 以上であればよい。 図 3 0は直交する 2信号を AZD変換する場合の直交サンブ リングの一例を示す図であり、 図 3 0に示す構成は図 2 5に示す構成のうち、 受 信帯域フィルタ 9 6以下第 1および第 2の AZD変換器 9 0、 9 1までの構成を、 各部位において流れる信号を明らかにしつつ表したものである。 図 3 0中、 T s はサンプリング周期を表す。 この AZD変換動作において、 サンプリング周波数 ω Sは、
ω S≥Wo
において ( t ) 、 f Q ( t ) の一対の標本列を形成する。 この方法で信号 f
( t ) は I Q平面上の点としてサンプリングされるので信号の回転方向などの情 報が確保でき、 ディジタル化することができる。
ここで、 本実施の形態の骨子である周波数オフセッ トを考慮すると、 図 3 0の 構成は図 3 1のようになる。 すなわち、 ローカル周波数を ω Cから ω C — ω 0と し、 出力信号に ω 0なるオフセッ ト周波数が残留するようにする。 AZD変換器 9 0、 9 1に供給される信号 f , (α> 0 t ) と (ω 0 t ) とにはベースバンド信 号の伝送速度である周波数 ω 0と周波数オフセッ ト ω 0とが含まれるので、 ロール オフ率 0. 5以下のベースバンド伝送に対しては搬送波周波数を中心に 3 ω 0の周 波数带域幅を持つと見られる。 したがって、 サンプリングクロックの周波数は 6 ω 0以上であれば必要且つ十分であり、 信号 f ( t ) は I Q直交平面上の点としてサ ンブリングされるので信号の回転方向などの情報が確保でき、 且つ周波数軸の正負 連続性が保存されてディジタル化できる。
したがって、 この受信回路のディジタル信号出力をディジタル信号処理により 正負どちらの周波数変換もすることが可能となる。 すなわち、 マイナス 2 ω θの ディジタル甩波数変换を施すことで信号 (c o t) と f Q (ω θ t ) から信号 f, (~ω Ο t ) と f Q (- ω θ t) とを得ることが可能となる。 この桔果、 上記方 法によれば、 コンプリメンタリな局部発 波数による の直交復購器は、 一方 のみで済むことになり、 高周波回路が約 1 / 2に嬢素化でき消 ¾«力も鞋滅される。 図 32は上述した AZD変换動作を行なう場合の直交サンプリング (図 30、 3 1) とは異なる別のサンプリング動作を説明する図である。 これはシャノンの 2次サンプリングと呼ぶサンプリングを応用したものである。 このサンプリング 方法においては、 図 32に示すように、 高周波入力信号 f (t) を周波数変換で ペースバンドに下ろした信号 f b (t) を 2系統の A/D変換器に接続する。 こ のような構成を採用すると、 変换用パルス (サンプリングパルス) としての図 33 に示すような等時間間 ffiのサンプリングパルスを、 遅延時間が rで 2系統のパル ス列として得る。 この結果、 図 33に示すように被標本化信号はダブルパルスで サンプリングされることになる。 サンブリング周波数は信号の周波数帯域幅以上 の値にする。 すなわち、 上記の場合はベースバンド信号 f b (t) の伝送速度は ω θであるから、 ロールオフ率が 0. 5以下の場合は周波数带域幅は 3 ω 0程度 となる。 した つて、 サンプリング周波数も 3 ω 0であればよい。 このようなサ ンブリングにより、 被標本化信号の周波数での位相空間は実軸以外の成分も抽出 できるので、 得られた情報は周波数轴上の正負の方向に連続したものとなる。 ただ し、 運延量を に相当する値にすると、 実軸成分のみとなるので、 r以外の移相!: を選ばなければならない。 この方式を本願の周波数オフセット型にすると図 33の ようになる。
ま の 9.ヌ
図 34および図 35は本発明の第 23の実施の形態における受信回路の構成お よび動作原理を説明する図である。 この第 23の実施の形態においても、 上記第 22の実施の形憨におけると同様の考えに基づくもので直交復 W器の数を 1基に 減らして 力削減や装 の簡素化を達成しょうとするものである。 そのために、 A ZD変換器において 2次サンプリングを行なうことで周波数軸上の折り返しを防ぎ、 AZD変换出力からディジタル信号処理により本来必要な欠損した側の相補局発周 波数による周波数変換出力を生成するような構成にしている。
図 3 4は第 2 3の実施の形想に係る受信回路の構成を示すブロック図である。 図 3 4において、 1は受信信号を受ける空中锒、 9 6は受信信号を所定の周波数 带域で波形整形する帝域フィルタである受信带域フィルタ、 1 1は受信信号を入 力とする直交復謂器、 4は局部周波数信号発生回路、 8 6は直交復調器 1 1からの —方の出力信号 (I ) の高周波带域をカットする第 1のローバスフィルタ、 8 7は 直交復調器 1 1からの上記一方の出力信号 (I ) の高周波带域をカツトする第 2の ローパスフィルタ、 9 0は第 1のローパスフィルタ 8 6の出力を AZD変换する第 1の A/D変換器、 9 1は第 2のローパスフィルタ 8 7の出力を AZD変換する第 2の AZD変換器、 9 2はこれら第 1および第 2の A/D変換器 9 0、 9 1に受信 信号の持つ帯域幅に相当する周波数以上のクロックを発生してサンプリングパルス として提供する機能を有するサンプリング信号発生源、 9 7はサンプリング信号発 生源 9 2からのサンプリングクロック信号をオフセットして第 2の AZD変換器 9 1に供給する遅延回路である。 また、 直交復謂器 1 1の他方の出力信号 Qは、 上記 フィルタ 8 6、 8 7、 AZD変換器 9 0、 9 1、 サンプリング信号発生源 9 2、 遅 延回路 9 7により構成される I軸側回路部分と同一構成の Q軸側回路部分に与えら れる。 Q軸側回路部分を構成する要素は I軸側の参照番号にダッシュを付して対応 を示している。 9 3は I 側と Q軸側双方の第 1および第 2の AZD変換器 9 0、 9 0, 、 9 1、 9 1 ' のディジタル出力データから希望する受信チャネル信号を抽 出する演算器である。
なお、 2つのローパスフィルタ 8 6、 8 7を設ける代わりに、 単一のローパス フィルタ (例えばローパスフィルタ 8 6 ) を 2つの AZD変換器 9 0 , 9 1に共用す ベく、 ローパスフィルタの出力を A/D変換器 9 0、 9 1の入力に接続することが できる。 また、 サンプリング信号発生源 9 2、 9 2 ' と遅延回路 9 7、 9 7 ' は I 軸側回路部分と Q軸側回路部分とで共用することもできる。
次に上記第 2 3の実施の形想の動作原理および作用について説明する。 図 3 4に おいて、 空中糠 1で受信された受信信号は受信带域フィルタ 9 6を通って対象とす る带域内信号群になった後、 直交復調器 1 1により I軸成分と Q軸成分とが抽出さ れる。 この I軸成分の信号は第 1および第 2のローバスフィルタ 8 6、 8 7で高域 の不要周波数成分を除去された後、 第 1および第 2の AZD変換器 9 0、 9 1に入 力される。 AZD変換器 9 0、 9 1における AZD変換動作に当たっては、 サンブ リング信号発生源 9 2からのサンプリング信号が、 第 1の AZD変換器 9 0へはそ のまま供給され、 また第 2の AZD変換器 9 1へは 回路 9 7で周波数オフセッ ト処理を受けてから供給されてサンプリング動作を行なう。 Q轴成分についても冋 樣のサンプリングが行われる。 そして、 このサンプリング動作を経て得られた 4つ のディジタルデータは演算器 9 3へ送られてディジタル信号処理が行なわれ、 ベー スパンド出力力 *得られる。
図 3 5は、 この第 2 3の実施の形想において、 直交する 2信号を AZD変換する 場合の直交サンプリングの一例を説明する図であり、 図 3 5に示す構成は図 3 4に 示す受信带域フイルク 9 6以下 I轴側回路部分の第 1および第 2の AZD変換器 9 0、 9 1までの構成を、 各部位において流れる信号を明らかにしつつ表したもので あり、 Q軸側回路は図示省略している。 図 3 5中、 T s 1はサンプリング周期を表 す。
この実施の形態において、 周波数変換はオフセット周波数 ω 0を含むので出力信 号にはオフセット残量 ω 0力1^在する。 この状想では前記第 2 2の実施の形想にお いても説明した通り、 オフセット屈波数 ω θを搬送波とし伝送 ΜΚω θを持つスぺ クトルの信号带域ができる。 このとき、 シャノンの 2次サンブリング定理は信号带 域幅以上のサンプリング周波数を持ち、 運延 rを施したパルス列をも加えることに より本来の信号の持つ情報 iをもれなくサンプリングすることができるというもの である。 したがって、 ロールオフ率 0. 5以下の場合は上記の信号 f b ( t ) の周 波数带域幅は 3 ω 0程度であるのでサンプリング用波数は 3 ω 0とすることができ る。 邋延時間 rは、 前述の通り、 信号 f b ( t ) の位相; r以外の値であればよい。 特に、 とすれば出力は I Q直交平面を形成することができる。
以上から、 信号 ( t ) は I Q直交平面上の点としてサンプリングされるので信 号の回転方向などの情報力 保でき、 且つ周波数軸の正負連統性が保存されてディ ジ夕ル化できる。 したがって、 この受信回路のディジタル信号出力をディジタル信 号処理により正負どちらの周波数変换もすることカ^:能となる。 すなわち、 マイナ ス 2 ω 0のディジタル甩波数変换を施すことで信号 (to 0 t ) と f Q (ω 0 t ) から信号 Π (-ω ο t ) と iQ (— w o t ) とを得ること力 能となる。 この結果、 上記方法によれば、 コンブリメンタリな局部発振周波数による ¾fの周波数変換器 は、 一方のみで済むことになり、 高周波回路が約 1 2に簡素化でき消费電力も輊 滅される。 なお、 A/D変換器を 1基としサンプリングパルスは統合して供給する ことも等価であることは言うまでもない。 すなわち、 図 2 5の例では、 第 1の AZ D変換器 9 0と第 2の AZD変换器9 1とを 1基の AZD変換器とし、 第 1の AZ D変換器 9 0のサンプリングパルスと第 2の AZD変換器 9 1の逢延パルス列によ るサンプリングパルスを 1基の A/D変換器の有する共通のサンプリング入力部か ら受けるようにし、 ディジタル出力データ出力部を 2系統設け、 運延されないサン プリングパルスによるディジタル出力データの出力と遅延されたサンプリングパル スによるディジタル出力データの出力とを分離して提供するようにした受信回路も 構成することができる。 ま の 4
図 3 6および図 3 7は本発明の第 2 4の実施の形想における受信回路の構成およ U¾J作原理を説明する図である。 この第 2 4の実施の形 JKにおいても、 上記第 1 8 および第 2 3の実施の形想におけると同様の考えに基づくもので直交復澜器の数を 1基に滅らして電力削減や装置の簡素化を逮成しようとするものである。 ただし、 AZD変換器を複数 (2基以上) 備え、 これらの A/D変換器において 2次サンブ リングを行なうことで周波数轴上の折り返しを防ぎ、 A/D変換出力からディジ夕 ル信号処理により本来必要な欠損した側の相補局発周波数による周波数変換出力を 生成するような構成にしている。
図 3 6は本発明の第 2 4の実施の形想に係る受信回路の構成を示すプロック図で ある。 図 3 6において、 1は受信信号を受ける空中線、 9は受信信号を所定の周波 数带域で波形整形する带域フィルタである受信带域フィルタ、 1 1は受信信号を入 力とする直交復辋器、 4は局部周波数信号発生回路、 8 6は直交復翻器 1 1からの 一方の出力信号 (I ) の高周波带域をカットする第 1のローバスフィルタ、 8 7 a - 8 7 mは直交復調器 1 1からの上記一方の出力信号 (I ) の高周波带域をカツトす ベく、 後述の第 2以降の AZD変換器の個数に合わせて複数個設けられた第 2以降 のローパス フィルタ、 9 0は第 1のローバスフィルタ 8 6の出力を A D変换する 第 1の AZD変換器、 9 1 a - 9 1 mは第 2以降のローパスフィルタ 8 7 a ~ 8 7 m の出力をそれぞれ AZD変換すべく複数 IB設けられた第 2以降の AZD変換器、 9 2はこれら第 1およぴ第 2以降の A/D変換器 9 0、 9 1 a ~ 9 1 mに受信信号の 持つ带域幅に相当する周波数以上のクロックを発生してサンプリングパルスとして 提供する機能を有するサンプリング信号発生源、 9 7 a - 9 7 mはサンプリング信号 発生源 9 2からのサンプリングクロック信号をオフセットして第 2以降の AZD変 换器 9 1 a ~ 9 l mのそれぞれに供給すべく複数佃設けられた遅延回路である。 図 36の構成においても、 図 34と同様に直交復謂器 1 1の一方の出力 (I) は I 轴側回路部分に、 他方の出力信号 (Q) は、 上述の構成の I軸側回路部分と间橡の Q轴側回路部分 105に供給される。 93は前記第 1および第 2以降の AZD変換 器 90、 91 a-9 lmのディジタル出力データから希望する受信チャネル信号を抽 出する谀算荐である。 なお、 この実施の形 ffiにおいては、 第 2以降の A/D変換器 91 a〜9 lmの個数は mlBとする。他の口一パスフィルタ 87、 连延回路 97に ついても同様である。 なお、 サンプリング信号発生源や m¾回路が I轴側回路部分 と Q軸側回路部分とで共用できる点は第 23の実施の形想と同棣である。
次に上記第 24の実施の形想の動作原理および作用について説明する。 図 36に おいて、 空中線 1で受信された受信信号は受信带域フィルタ 96を通って対象とす る带域内信号群になった後、 直交復 W器 11により I轴成分と Q轴成分と力 出さ れる。 この I軸成分の信号は第 1および第 2以降のローパスフィルタ 86、 87 a -87mで高域の不要周波数成分を除去された後、 第 1およぴ第 2以降の AZD変換 器 90、 91 a~9 lmに入力される。 AZD変換器 90、 91 a~9 1mにおける AZD変换動作に当たっては、 サンプリング信号発生源 92からのサンプリング信 号が、 第 1の AZD変換器 90へはそのまま供給され、 また祓数個敉けられた第 2 以降の AZD変換器 91 a-91 mへは各対応する遂廷回路 97 a〜97mによる周 波数オフセット処理を受けてから供給されてサンプリング動作を行なう。 Q軸成分 についても两棣のサンプリングが行われる。 そして、 このサンプリング動作を経て 得られた I軸側と Q軸側の複数のディジタルデータは演算器 93へ送られて、 ディ ジタル信号処理が行なわれ、 ベースバンド出力が得られる。
図 37は、 この第 24の実施の形態において、 直交する 2信号を A/D変換する 場合の直交サンプリングの一例を説明する図であり、 図 37に示す構成は図 36に 示す構成の受倌带域フィルタ 96以下 I轅側回路部分の第 1および第 2以降の AZ D変換器 9 0、 9 1 a ~ 9 l mまでの構成を、 各部位において流れる信号を明らかに しつつ表したものである。 図 3 7中、 T s 1はサンプリング周期を表す。
この実施の形態において、 遅延時間を異にする (m+ 1 ) 個の Aノ D変換器によ り (m+ 1 ) 次のサンプリングが行なわれる。 したがって、 ディジタル変翻し多重 化して伝送する場合の信号に対して高周波回路を ffil^fヒすることができる。
この結果、 上記方法によれば、 複雑に多重化されたディジタル変調信号に対しても コンプリメンタリな局部発振周波数による双対の周波数変換器は、 一方のみで対処 できることになり、 高周波回路が約 1 Z 2に簡素化でき消 »電力も軽滅される。 な お、 AZD変換器を 1基としサンプリングパルスは铳合して供給することも等価で あることは言うまでもない。
ま の 5
図 3 8は本発明の笫 2 5の実施の形想における受信回路の構成を示すブロック図 である。 図 3 8において、 符号 1は空中線、 8 1は空中線 1から受信された受信信 号を受ける受信入力回路、 8 8は受信信号についてゲイン 1H整を行なう利得制御 (A G C :オートゲインコントロール) 回路、 9 0は利得制御回路 8 8からの出力 信号を AZD変換する第 1の A/D変換器、 9 1は利得制御回路 8 8からの出力信 号を上記第 1の A/D変換器 9 0とは別系統の信号として受けこの信号を A/D変 换する第 2の AZD変換器、 9 2はこれら第 1および第 2の AZD変換器 9 0、 9 1に受信信号の持つ带域幅に相当する用波数以上のクロックを発生する機能と、 サンプリングクロックパルス列に遅延パルス列を付加する機能と、 サンプリングク ロックパルス列と運延バルス列とを前記第 1および第 2の AZD変換器 9 0、 9 1 のサンブリングパルスとして提供する機能とを有するサンブリング信号発生源、 9 3は前記第 1および第 2の A/D変換器 9 0、 9 1のディジタル出力データから希 望する受信チャネル信号を抽出する演算器である。 受信入力部 8 1は、 坩幅回路 9 4と、 带域フィルタ (受信带域) 9 6とから構成されている。 また、 利得制御回路 8 8と第 2の AZD変換器 9 1との には移相器 9 9が股けられている。
次に上記第 2 5の実施の形態の動作原理および作用について説明する。 空中線 1 から受信される信号群は受信带域フィルタ 9 6を含む受信入力回路 8 1により通信 チヤネル带域のみの信号となる。 この信号は利得制御回路 8 8によりゲイン調整さ れて所定のレベルの信号になり、 第 1の AZD変換器 9 0に供給される。 ここで、 サンプリング信号発生源 9 2から周波数 ω οの n倍の周波数 (nは整数) のパルス 群と、 運延を施した同一周波数のパルス群の合わされたパルス群によるサンブリン グパルスを得る。 これにより、 受信信号は、 第 1の AZD変換器 9 0により 2次サ ンブリング作用を受け希望チャネル信号を中心とするデータに変換され、 演算器 9 3に供給される。
利得制御回路 8 8により所定のレベルの信号にゲイン》3整された受信信号は別系 铳の信号鑲を通して移相器 9 9による移相処理作用を受けながら第 2の AZD変換 器 9 1に供給される。 ここで、 サンプリング信号発生源 9 2から周波数 ω οの n倍 の周波数 (nは整数) のパルス群と、 S¾を施した冋一周波数のパルス群の合わさ れたパルス群によるサンプリングパルスを得る。 これにより、 受信信号は第 2の A /D変換器 9 1により 2次サンプリング作用を受け希望チャネル信号を中心とする データに変換され、 演算器 9 3に供給される。 演算器 9 3においては、 双方のデー 夕より周波数 o> c—《 0で周波数変換を行なつた場合の情報を生成するとともに相 関演算を行ない、 希望信号を共通波として抽出する。
図 3 9はこの第 2 5の実施の形 ¾におけるサンプリング信号発生源 9 2の動作の —例を説明するために図 3 8に表された構成を一方の AZD変換器 (たとえば 9 0 ) 、 サンプリング信号発生源 9 2および演算器 9 3以外の他の部分を簡略ィヒして 表した概略プロック図である。 図 3 9の例ではサンプリング信号発生源 9 2からは 周波数 ω οの η倍の周波数 (ηは整数) のパルス群が生成せしめられ、 また通延回 路は ω 0に対して r時間の 延搡作を行なってサンプリングクロック発生器からの パルス列に付加する。
図 4 0はこの第 2 5の実施の形想におけるサンプリング信号発生源 9 2の動作の 別の例を説明するために図 3 8に表された構成を第 1の A/D変換器 9 0、 サンブ リング信号発生源 9 2および演算器 9 3以外の部分を簡略ィ匕して表した概略プロッ ク図である。 図 4 0の例ではサンプリング信号発生源 9 2からは周波数 ω 0の n倍 の周波数 (nは整数) のパルス群が生成せしめられ、 また遅延回路は ω。に対して ττ Ζ 2時間の 31延操作を行ない、 サンプリングクロック 生器からのパルス列と、 遅延パルス列を付加する回路からの遅延パルス列、 特に希望チャネル信号の周波数 の JT Z 2に相当する位相差時間運延されている運延パルスとを発生させる。
図 4 1はこの第 2 5の実施の形想におけるサンプリング信号発生源 9 2の動作の 別の例を説明するために図 3 8に表された構成を第 1の AZD変換器 9 0、 サンブ リング信号発生源 9 2および演算器 9 3以外の部分を W略化して表した概略プロッ ク図である。 図 4 1の例ではサンプリング信号発生源 9 2からは周波数 ω 0の η倍 の周波数 (ηは整数) のパルス群が生成せしめられ、 また運延回路は ω。に対して JT Z 2時間の運延搡作を複数回行ない、 サンプリングクロック発生器からのパルス 列と、 iS延パルス列を付加する回路からの運延パルス列、 特に希望チャネル信号の 周波数の π 2に相当する位相差時間遅延された運延パルスを複数列発生させてい る
以上から本実施の形 ¾8によれば受信侰号の搬送两波数ではなく、 その带埭幅に基 づく周波数を AZD変換器のサンプリングクロック周波数とすることで、 仮にその サンプリング周波数成分が空中に漏洩しても当該通信に妨害を与えることはなく、 受信信号入力回路 8 1に組み込まれている受信带域フィルタ 9 6で容易に漏洩を防 止することができる。 さらに、 サンプリング周波数は搬送^波数よりもはるかに 低いことから、 回路の消費電力を支配する周波数が低くてすむことが明らかである《 また、 受信回路にはアナログ方式の周波数変换回路が全く存在しないので、 これに 関わる能動素子やフィルタ素子が全く不要になる。 AZD変換器 9 0、 9 1および その後のディジタル信号処理回路はすべてを集積回路化でき、 小型化できる上に集 積回路内部での配被要領が微小で済むことにともなう消费電力の低滅効果が大であ る。 以上より、 本実施の形態は局部発振周波数の漏洩に起因する通信妨害を発生す ることなく、 受信系の電力を低減し、 受信回路を節素化し、 消费電力を低滅するこ と力 *できる。
¾掄の形裤 2 fi
次に本発明の第 2 6の実施の形態について説明する。 これまでの移動体通信装 fi の受信回路では高周波回路部分を削減し消 »S力を低減するための改良が種々なさ れてきているが、 いずれも決定的な改善には至っていない。 ここで、 図 4 2として 日本標準ディジタル方式自動車 ¾¾Sシステムの周波数配 S概観図を示す。 図 4 2に おいて、 たとえば、 日本標準の一例である P D Cの 8 1 0 MH z〜8 2 6 MH zで は 6 4 0波が包含される。 すなわち、 2 5 KH zで 1 2 0 0チャネルが並ぶことに なる。 この周波数带に対して直接にサンブリングをすることは甚だ無駄が多い。 な ぜなら、 伝送情報が収容されるチャネルの带域幅は 2 3 KH zと狭く、 情報惫は少 ない。 したがって、 受信した 带 tt信号を直にその搬送波周波数带域である 8 0 O MH zを相手にサンプリングすれば、 数 G H z (ギガへルツ) のサンプリングが 必要になる計算であるが、 情報量は 2 5 KH zしかないことになり、 殆どのサンブ リングデータは冗長となる。
本実施の形態の受信装置は、 受信信号を直接 A D変換器に加える方法を実現し、 周波数変換器の削除を可能にしたものである。
シャノンの標本化定理により、 任意の時間 数 f ( t ) を規定するために必要な 標本の時間間隔の最大値を均等標本の場合について考えるとき、 次の式で表され、 これはよく知られたオーバーサンプリングの定理となる。
Figure imgf000092_0001
ここで、 用波数 Wは時 IBM数 f (t) が含む用波数成分の上限、 すなわちこの 場合では 826MHzを示す。 したがって、 サンプリング は 826MHzの 2倍以上の、 数ギガ SZsのものとなる。 ここで、 スぺクトルが f 1から f 2に IS定される «合について考える。 この *合にシャノンの 2次標本化定理を用いた 式は次式となる。 , ηη +千 )
し l uT) »n ( /T)( ηΤ) iinn{ |+ f 2)(+_ηΤ))
■f Hit) : -f け)の十べてのスぺク トルの《te*Bを >» 2
だけずらせたもの
. . . . (64) この式は、 標本 ra
T=l/ (f 2 - f 1)
ごとに: f (t) と fq (t) の値をサンプリングすれば原信号 f (t) が完全に表現 できることを示す。 したがって、
f 2— f 1-W (Hz)
とするとき、 サンプリング時 は 1/Wで、 f (t) と fq (t) を交互にサン プリングすればよい。 すなわち、 受侰入力回路に設けたフィルタの帯域幅が 25 k Hzであれば 25 kHzのサンプリング ¾Eで対処できる。 実!^に受信入力回路に 敉けたフィルタは 接するチャネルをすべて含んだ で 88:針するので、 その帚域 幅は、 8 2 6 (MH z ) — 8 1 0 (MH z ) - 1 6 (MH z )
の 1 6 MH z幅となり、 サンプリング速度は 1 5 M S Z sとなる。 この受信信号の 配置状況を図 4 3に示す。 この図 4 3は日本標準ディジタル方式自動車 «話システ ムのチャネル 置概観図である。
図 4 4は本発明の第 2 6の実施の形想における受信回路の構成を示すブロック 図である。 図 4 4において、 符号 1は空中锒、 8 1は空中锒1から受信された受 信信号を受ける受信入力回路、 8 8は受信信号についてゲイン US整を行なう利得 制御回路、 9 0は利得制御回路 8 8からの出力信号を AZD変換する AZD変換 器、 9 2はこの A/D変換器 9 0に受信信号の持つ带域幅に相当する周波数以上 のクロックを発生するサンプリングクロック発生部 9 2 aと、 サンプリングクロ ックパルス列に運延パルス列を付加する運延パルス付加部 9 2 bと、 サンプリン グクロックバルス列と運延バルス列とを前記 AZD変換器 9 0のサンプリングパ ルスとして提供するパルス加算部 9 2 cとを有するサンプリング信号発生源、 9 3 は前記 AZD変換器 9 0のディジタル出力データから希望する受信チャネル信号を 抽出する演算器である。 受信入力部 8 1は、 ¾幅回路 9 4と、 受信带域フィルタ 9 6とから構成されている。
次に上記第 2 6の実施の形想の動作原理および作用について説明する。 空中躲 1から受信される信号群は受信带域フィルタ 9 6を含む受信入力回路 8 1により 通信チャネル帯域のみの信号となる。 この信号は利得制御回路 8 8によりゲイン 翻整されて所定のレベルの信号になり、 AZD変換器 9 0に供給される。 ここで、 サンプリング信号発生源 9 2から周波数 f 0の 11倍の周波数 (nは整数) のパル ス群と、 S®を施した同一周波数のパルス群の合わされたパルス群によるサンブ リングパルスを得る。 これにより、 受信信号は、 A/D変換器 9 0の 2次サンブ リング作用を得て希望チャネル信号を中心とするデータに変換され、 潢算器 9 3 に供給される。 このデータにより演算器 9 3においては、 周波数 ί c一 f 0で周 6/17441
92
波数変換を行なった場合の情報を生成するとともに相閱浪算を行ない希望信号 B P S K信号を共通波として抽出する。
以上から、 本実施の形想によれば、 主として複数のチャネルを有する B P S K 方式のディジタル変 方式を持つ通信システムなどにおいて、 周波数変換器を用 いずに希望波チャネルを受信することができ、 電力の低滅、 回路の簡素化を可能 にした受信回路を実現することができる。 なお、 この第 2 6の実施の形) βにおい ては、 AZD変換器 9 0を 1基用いて AZD変換処理を行なう構成としているが、 2基の AZD変換器を並列配置して 2種類のサンプリングパルス列を別けて供給 し、 ディジタル信号出力を得た後合成する方式によってもよレ、。
ま の 9. 7
図 4 5は本発明の第 2 7の実施の形態における受信回路の構成を示すブロック図 である。 図 4 5において、 符号 1は空中線、 8 1は空中孃 1から受信された受信信 号を受ける受信入力回路、 8 8は受信信号についてゲイン W整を行なう利得制御回 路、 9 0は利得制御回路 8 8からの出力信号を AZD変換する第 1の AZD変換器、 9 1は第 2の利得制御回路 8 8からの出力信号を上記第 1の AZD変換器 9 0とは 別系統の信号として受けこの信号を AZD変換する第 2の AZD変換器、 9 2はこ れら第 1および第 2の AZD変換器 9 0、 9 1に受信信号の持つ带域幅に相当する 周波数以上のクロックを癸生するサンプリングクロック発生郎 9 2 aと、 サンプリ ングクロックパルス列に運延パルス列を付加する通延パルス付加部 9 2 bと、 サン プリングクロックパルス列と g延パルス列とを前記第 1および第 2の A/D変換器 9 0 , 9 1のサンプリングパルスとして提供するパルス加算部 9 2 cとを有するサ ンブリング信号発生源、 9 3は前記 A/D変換器 9 0、 9 1のディジタル出力デー タから希望する受信チャネル信号を抽出する演算器、 9 9は上記利得制御回路 8 8 の出力を受けて移相処理を行ない、 これによつて得られた倌号を第 2の A/D変換 器 9 2に送付する移相器である。 受信入力部 8 1は、 增幅回路 9 と、 受信带域 フィルタ 9 6とから構成されている。
次に上記第 2 7の実施の形態の動作原理および作用について説明する。 空中锒1 から受信される信号群は受信带域フィルタ 9 6を含む受信入力回路 8 1により通信 チヤネル带域のみの信号となる。 この信号は利得制御回路 8 8によりゲイン謂整さ れて所定のレベルの信号になる。利得制御回路 8 8の出力は 2系統に分配される。
1つの系統の出力は第 1の AZD変換器 9 0に入力され、 受信信号の持つ帯域幅に 相当する周波数以上のクロックパルス列、 すなわち周波数 f 0の n倍の周波数 (n は整数) のパルス群と、 遅延を施した问ー周波数のパルス群の合わされたパルス群 によるサンプリングパルスをサンプリング信号発生器 9 2から受け、 サンプリング 制御される。 第 1の AZD変換器 9 0は上記第 2 6の実施の形想における AZD変 换器と全く同様なディジタル信号出力を生成し、 これを演算器 9 3に供給する。 他方、 利得制御回路 8 8の出力はもう 1つの系統 (第 2の系統) に分 Eされる。 第 2の系統は移相器 9 9に接統し、 この移相器 9 9で受信信号は 9 0度の位相変化 を与えられる。 この移相処理をされた信号は、 第 2の A/D変換器 9 1に入力され、 第 2の AZD変換器 9 1は受信信号の持つ带域幅に相当する周波数以上のクロック パルス列、 すなわち用波数 f 0の n倍の周波数 (nは整数) のパルス群と、 逢延を 施した同一周波数のパルス群の合わされたパルス群によるサンプリングパルスをサ ンプリング信号発生器 9 2から受け、 サンプリング制御される。 演算器 9 3におい ては、 周波数 f c一 f 0で周波数変換を行なった場合の情報を生成するとともに相 演算を行ない希望信号を共通波として B P S K信号を抽出する。 この桔果、 第 2 の AZD変換器 9 1のディジタル出力から、 演算器 9 3により抽出される B P S K 信号は、 第 1の AZD変換器 9 0側の出力と 9 0度の位相差をもつ情報である。 こ の 2種類の情報は Q P S K信号系を形成している。 よって、 以上から Q P S K系の 通信方式の信号に関して復 Wができることを示している。
以上から、 本実施の形態によれば、 主として複数のチャネルを有する Q P S K 方式のディジタル変瀾方式を持つ通信システムなどにおいて、 周波数変換器を用 いずに希望波チャネルを受信することができ、 S力の低減、 回路の簡素化を可能 にした受信回路を実現することができる。
害施の形^ 2 fi
図 4 6は本発明の第 2 8の実施の形 における受信回路の構成を示すブロック 図である。 この実施の形 は、 本発明の根幹をなす局部周波数相補オフセッ ト型 直接周波数変換方式に組み込まれる、 単一の直接直交検波回路を基本とする受信 回路によりスペース ·ダイバーシティ機能を実現する。 図 4 6において、 符号 1 は空中線であり第 1の空中線 1 aと第 2の空中親 1 bの複数の空中線からなる。
8 1は第 1の空中線 1 aから受信された第 1の受信信号を受ける第 1の受信入力 回路、 8 2は第 2の空中 « 1 bから受信された第 2の受信信号を受ける第 2の受 侰入力回路、 8 3は第 1の受信入力回路 8 1からの受信信号を入力して周波数変 换を行なう第 1の周波数変換器、 8 4は第 2の受信入力回路 8 2からの受信信号 を入力して周波数変換を行なう第 2の周波数変換器、 8 5は第 1および第 2の周 波数変換器 8 3、 8 4のそれぞれにに希望波搬送波周波数にチャネル間隔周波数 の 1 Z 2の周波数オフセットを施した周波数で出力を提供する局郎 拫器、 8 6 は第 1の周波数変換器 8 3の出力信号の高周波带域をカツトする第 1のローパス フィルタ、 8 7は第 2の周波数変換器 8 4の出力信号の高周波带«をカツトする 第 2のローバスフィルタ、 8 8は第 1の受信信号についてゲイン翻整を行なう第 1の利得制御 (A G C:オートゲインコントロール) 回路、 8 9は第 2の受信信 号についてゲイン調整を行なう第 2の利得制御回路、 9 0は第 1の周波数変換器 8 3からの出力信号を AZD変換する第 1の AZD変換器、 9 1は第 2の周波数 変換器 8 4からの出力信号を A/D変換する第 2の Aノ D変換器、 9 2はこれら 第 1および第 2の AZD変換器 9 0、 9 1に受信信号の持つ带域幅に相当する周 波数以上のクロックを発生する機能と、 サンプリングクロックパルス列に遅延パ ルス列を付加する機能と、 サンプリングクロックパルス列と ®延パルス列とを前 記第 1およぴ第 2の A/D変換器 9 0、 9 1のサンプリングパルスとして提供す る機能とを有するサンプリング信号発生源、 9 3は前記第 1およぴ第 2の AZD 変換器 9 0、 9 1のディジタル出力データから希望する受信チャネル信号を抽出 する演算器である。 第 1および第 2の受信入力部 8 1は、 それぞれ墦幅回路 9 4、 9 5と、 受信带域フィルタ (バンドパス 'フィルタ) 9 6、 9 7とから構成され ている。
次に上記第 2 8の実施の形態の動作原理および作用について説明する。 第 1の空 中锒 1 aから受信される信号群は受信带域フィルタ 9 6により通信チャネル带域の みの信号となり、 第 1の周波数変換器 8 3によりオフセットの加えられた局部発振 周波数 f c + f oで周波数変換される。 この局部発振周波数は局部発振器 8 5より 供給される。 この結果、 第 1のローパスフィルタ 8 6には周波数 2 ί c + i 0と周 波数一ί 0の出力が供給されるが、 低域通過特性により周波数一 ί 0の信号が取り 出される。 この信号は第 1の利得制御回路 8 8により所定のレベルの信号になり、 第 1の AZD変換器 9 0に供給される。 ここで、 サンプリング信号発生源 9 2から 周波数 ί 0の η倍の周波数 (ηは整数) のパルス群と、 運延を施した同一周波数の パルス群の合わされたパルス群によるサンプリングパルスを得る。
これにより、 第 1の AZD変換器 9 0は 2次サンプリング作用を得て、 その入力 信号を希望チャネル信号を中心とするデータに変換する。 変换信号は演算器 9 3に 供給される。
第 2の空中線 1 bから受信される信号群は受信带域フィルタ 9 7により通信チヤ ネル带域のみの信号となり、 第 2の周波数変換器 8 4によりオフセットの加えられ た局部発振周波数 f c + f oで周波数変換される。 この局部発振周波数は局部発振 器 8 5より供給される。 この枯果、 第 2のローパスフィルタ 8 7には周波数 2 f c + f 0と周波数一 f 0の出力が供給されるが、 低域通 S特性により周波数一 ί 0の 信号が取り出される。 この信号は第 2の利得制御回路 8 9により所定のレベルの信 号になり、 第 2の AZD変換器 9 1に供耠される。 ここで、 サンプリング発生源
9 2から周波数 f 0の n倍の周波数 (nは整数) のパルス群と、 遅延を施した同一 周波数のパルス群の合わされたパルス群によるサンプリングパルスを得る。 これに より、 第 2の A/D変換器 9 1は 2次サンプリング作用を得て希望チャネル信号を 中心とするデータに変換され、 滇算器9 3に供給される。 演算器 9 3においては、 双方のデータより周波数 f c - f oで周波数変換を行なった場合の情報を生成する とともに相関演算を行ない、 希望信号を共通波として抽出する。 図 4 7は本発明の第 2 9の実施の形 における受信回路の構成を示すブロック 図である。 この実施の形想に係る受信回路は、 上記第 2 8の実施の形想に係る受 信装置と殆ど同様の構成を有するから同一の部分については同じ符号を付するこ とにより詳細な説明を省略する。 この第 2 9の実施の形想においては、 局 ¾免振 器が 2基設けられている。 一方の局部発振器 8 5 aは第 2 8の実施の形態の局部 発振器 8 5と同一であり、 この局部発振器 8 5 aは第 1の周波数変換器 8 3に接 続されて当該周波数変換器 8 3に局部発 波数 f c + f oを供給する。 もう一 方の局部発振器 8 5 bは第 2の周波数変換器 8 4に接続されて当該周波数変換器 8 4に局部発振周波数 f c - f oを供給する構成となっている。
次に上記第 2 9の実施の形) Kの動作原理および作用について説明する。 第 1の 空中線 1 aから受信される信号群は受信帝域フィルタ 9 6により通信チャネル帝 域のみの信号となり、 第 1の用波数変換器 8 3によりオフセットの加えられた局 部発振周波数 f c + f oで周波数変換される。 この局部発振周波数は局部発振器 8 5 aより供給される。 この結果、 第 1のローバスフィルタ 8 6には周波数 2 f c + f oと周波数一 f 0の出力が供給されるが、 低域通遇特性により周波数一 f 0 の信号が取り出される。 この信号は第 1の利得制御回路 8 8により所定のレベル の信号になり、 第 1の A/D変換器 9 0に供給される。 ここで、 サンブリング侰 号発生源 9 2から周波数 f 0の n倍の周波数 (nは整数) のパルス群と、 運延を 施した同一周波数のパルス群の合わされたパルス群によるサンブリングパルスを 得る。 これにより、 第 1の A/D変換器 9 0は 2次サンプリング作用を得て希望 チャネル信号を中心とするデータに変換され、 演算器 9 3に供給される。
第 2の空中線 1 bから受信される信号群は受信带域フィルタ 9 7により通信チヤ ネル带域のみの信号となり、 第 2の周波数変換器 8 4によりオフセッ トの加えら れた局部発振周波数 f c一 f 0で周波数変換される。 この局部 振周波数は局部 発振器 8 5 bより供給される。 この結果、 第 2のローバスフィルタ 8 7には周波 数 2 f c— f 0と周波数 f 0の出力が供給されるが、 低域通過特性により周波数 f 0の信号力乗り出される。 この信号は第 2の利得制御回路 8 9により所定のレ ペルの信号になり、 第 2の A D変換器 9 1に供給される。 ここで、 サンブリン グ信号発生源 9 2から周波数 f 0の n倍の周波数 (nは整数) のパルス群と、 涯 延を施した同一周波数のパルス群の合わされたパルス群によるサンブリングバル スを得る。 これにより、 第 2の AZD変換器 9 1は 2次サンプリング作用を得て 希望チャネル信号を中心とするデータに変換され、 演算器 9 3に供給される。 演 算器 9 3においては、 双方のデータより周波数 f c一 f 0で周波数変換を行なつ た場合の情報を生成するとともに相関演算を行ない、 希望信号を共通波として抽 出する。
ま の ¾? 3 Ω
図 4 8は本発明の第 3 0の実施の形 Sにおける受信回路の構成を示すブロック 図である。 この実施の形想に係る受信回路は、 上記第 2 8およぴ第 2 9の実施の 形態に係る受信装 fiと基本的に同じ構成を有し、 さらに構成を簡略化したもので ある。 よって上記 2つの実施の形想と同一の部分については同じ符号を付し、 簡 単に構成の説明をする。 図 4 8において、 符号 1は空中镍であり第 1の空中線 1 aと第 2の空中線 1 bの 複数の空中蘇からなる。 8 1は第 1の空中鎵1 aから受信された第 1の受信信号を 受ける第 1の受信入力回路、 8 2は第 2の空中糠 1 bから受信された第 2の受信信 号を受ける第 2の受信入力回路、 8 8は第 1の受信信号についてゲイン I»整を行な う第 1の利得制御回路、 8 9は第 2の受信信号についてゲイン瘸整を行なう第 2の 利得制御回路、 9 0は第 1の利得制御回路 8 8からの出力信号を AZD変換する第 1の AZD変換器、 9 1は第 2の利得制御回路 8 9からの出力信号を AZD変換す る第 2の A D変換器、 9 2はこれら第 1および第 2の AZD変換器 9 0、 9 1に 受信信号の持つ帯域幅に相当する周波数以上のクロックを供給する機能と、 サンブ リングクロックパルス列にその遂延パルス列を付加する機能と、 サンプリングク ロックパルス列と運延パルス列とを前記第 1および第 2の AZD変換器 9 0、 9 1 のサンプリングパルスとして提供する機能とを有するサンプリング信号発生源、 9 3は前記第 1および第 2の AZD変換器 9 0、 9 1のディジタル出力データから希 望する受信チャネル信号を抽出する浪算器である。 第 1および第 2の受信入力部 8 1は、 それぞれ增幅回路 9 4、 9 5と、 受信带¾フィルタ 9 6、 9 7とから構成さ れている。
次に上記第 3 0の実施の形想の動作原理および作用について説明する。 第 1の 空中線 1 aから受信される信号群は受信带域フィルタ 9 6により通信チャネル带 域のみの信号となり、 この信号は第 1の利得制御回路 8 8により所定のレベルの 信号になり、 第 1の A/D変換器 9 0に供給される。 ここで、 サンプリング発生 源 9 2から周波数 ί 0の n倍の周波数 (nは整数) のパルス群と、 遅延を施した 同—周波数のパルス群の合わされたパルス群によるサンブリングパルスを得る。 これにより、 第 1の A/D変換器 9 0は 2次サンプリング作用を得て希望チャネ ル信号を中心とするデータに変換され、 演算器 9 3に供給される。
第 2の空中锒 1 bから受信される信号群は受信帯域フィルタ 9 7により通信チヤ ネル带域のみの信号となり、 この信号は第 2の利得制御回路 8 9により所定のレぺ ルの信号になり、 第 2の AZD変換器 9 1に供給される。 ここで、 サンプリング発 生源 9 2から周波数 f 0の n倍の用波数 (nは整数) のパルス群と、 運延を施した 同一甩波数のパルス群の合わされたパルス群によるサンプリングバルスを得る。 こ れにより、 第 2の AZD変換器 9 1は 2次サンプリング作用を得て希望チャネル信 号を中心とするデータに変換され、 浪算器 9 3に供給される。 演算器 9 3において は、 双方のデータより周波数 f c一 f 0で周波数変換を行なった場合の情報を生成 するとともに相 M谀算を行ない、 希望信号を共通波として抽出する。 本実施の形態 は、 AZD変換器の前段では周波数変換を行わず、 AZD変換器にその機能を持た せている。
以上から、 本実施の形態によれば、 本発明の根粋をなす局 周波数相補オフセッ ト型鬩波数変换方式に加えたスペース ·ダイバーシティ機能を実現することができ る。
本発明は、 上記各実 の形 »から明らかなように、 通信システムの有するチヤ ネ
うとともに、 その出力信号に生じる周波数オフセットおよぴ 55接チャネルの信号 が混入するのを防ぐことができるので、 結果として受信系の電力を低減し、 回路 を简素化し、 消费電力を低減することができる。
前述したところはこの発明の好ましい実施想様に限るものであり、 開示すること を目的に、 ここに示した実施例の変更および修正であって、 この発明の精神と範囲 にそれるものでないすべてを含むものである。

Claims

請求の範囲
1 . 空中線により受信された受信信号を入力とする第 1および第 2の周波数変換回 路と、 前記第 1および第 2の周波数変換回路に接続され、 前記受信信号が有する無 線搬送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波 数を発生するとともに、 上下の 2波の周波数のうち上側周波数を前記第 1の周波数 変換回路の変換用周波数入力として出力し、 下側周波数を前記第 2の周波数変換回 路の変換用周波数入力として出力する局部周波数信号発生回路と、 前記第 1および 第 2の周波数変換回路に接続され前記第 1の周波数変換回路の出力と前記第 2の周 波数変換回路の出力の双方に共通に存在する成分を抽出する共通波抽出回路と、 前 記共通波抽出回路に接続され前記共通波抽出回路の出力に残存する周波数オフセッ ト分を除去する周波数オフセッ ト回路と、 前記周波数オフセッ ト回路に接続され前 記周波数オフセッ ト回路の出力に残存する不要周波数成分を除去するフィルタとを 備えた受信回路。
2 . 空中線により受信された受信信号を入力とする第 1および第 2の周波数変換回 路と、 前記第 1および第 2の周波数変換回路に接続され前記受信信号が有する無線 搬送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数 を発生するとともに、 上下の 2波の周波数のうち上側周波数を前記第 1の周波数変 換回路の変換用周波数入力として出力し、 下側周波数を前記第 2の周波数変換回路 の変換用周波数入力として出力する局部周波数信号発生回路と、 前記第 1の周波数 変換回路の出力に含まれている周波数オフセッ ト分を除去する第 1の周波数オフ セッ ト回路と、 前記第 2の周波数変換回路の出力に含まれている周波数オフセッ ト を除去する第 2の周波数オフセッ ト回路と、 前記第 1の周波数オフセッ ト回路と前 記第 2の周波数オフセッ ト回路の出力の双方に共通に存在する成分を抽出する共通 波抽出回路と、 前記共通波抽出回路の出力に残存する不要周波数成分を除去する フィルタとを備えた受信回路。
3 . 空中線により受信された受信信号を入力とする第 1および第 2の周波数変換回 路と、 前記第 1および第 2の周波数変換回路に接続され前記受信信号が有する無線 搬送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数 を発生するとともに、 上下の 2波の周波数のうち上側周波数を前記第 1の周波数変 換回路の変換用周波数入力として出力し、 下側周波数を前記第 2の周波数変換回路 の変換用周波数入力として出力する局部周波数信号発生回路と、 前記第 1の周波数 変換回路の出力を量子化する第 1の量子化手段と、 前記第 2の周波数変換回路の出 力を量子化する第 2の量子化手段と、 前記第 1の量子化手段と前記第 2の量子化手 段の出力の双方に共通に存在する成分を抽出する共通波抽出回路と、 前記共通波抽 出回路の出力に残存する周波数オフセッ ト分を除去する周波数オフセッ ト回路と、 前記周波数ォフセッ ト回路の出力に残存する不要周波数成分を除去するフィルタと を備えた受信回路。
4 . 空中線により受信される受信信号を入力とする第 1および第 2の周波数変換回 路と、 前記第 1および第 2の周波数変換回路に接続され前記受信信号が有する無線 搬送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数 を発生するとともに、 上下の 2波の周波数のうち上側周波数を前記第 1の周波数変 換回路の変換用周波数入力として出力し、 下側周波数を前記第 2の周波数変換回路 の変換用周波数入力として出力する局部周波数信号発生回路と、 前記第 1の周波数 変換回路の出力を量子化する第 1の量子化手段と、 前記第 2の周波数変換回路の出 力を量子化する第 2の量子化手段と、 前記第 1の量子化手段の出力に含まれている 周波数オフセッ ト分を除去する第 1の周波数オフセッ ト回路と、 前記第 2の量子化 手段の出力に含まれている周波数オフセッ トを除去する第 2の周波数オフセッ ト回 路と、 前記第 1の周波数オフセッ ト回路と前記第 2の周波数オフセッ ト回路の出力 の双方に共通に存在する成分を抽出する共通波抽出回路と、 前記共通波抽出回路の 出力に残存する不要周波数成分を除去するフィルタとを備えた受信回路。
5 . 空中線により受信される受信信号を入力とする第 1および第 2の直交復調回路 と、 前記第 1および第 2の直交復調回路と接続され前記受信信号が有する無線搬送 波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数を発 生するとともに、 上下の 2波の周波数のうち上側周波数を前記第 1の直交復調回路 の変換用周波数入力として出力し、 下側周波数を前記第 2の直交復調回路の変換用 周波数入力として出力する局部周波数信号発生回路と、 前記第 1および第 2の直交 復調回路に接続され前記第 1の直交復調回路の I出力と前記第 2の直交復調回路の I出力の双方に共通に存在する成分を抽出する第 1の共通波抽出回路と、 前記第 1 および第 2の直交復調回路に接铳され前記第 1の直交復調回路の Q出力と前記第 2 の直交復調回路の Q出力の極性反転出力の双方に共通に存在する成分を抽出する第 2の共通波抽出回路と、 前記第 1の共通波抽出回路で抽出した I出力に残存する周 波数オフセッ ト分を除去する第 1の周波数オフセッ ト回路と、 前記第 2の共通波抽 出回路で抽出した Q出力に残存する周波数オフセッ ト分を除去する第 2の周波数ォ フセッ ト回路と、 前記第 1の周波数オフセッ ト回路の出力に残存する不要周波数成 分を除去する第 1のフィルタと、 前記第 2の周波数オフセッ ト回路の出力に残存す る不要周波数成分を除去する第 2のフィルタとを備えた受信回路。
6 . 空中線により受信される受信信号を入力とする第 1および第 2の直交復調回路 と、 前記第 1および第 2の直交復調回路に接続され前記受信信号が有する無線搬送 波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数を発 生するとともに、 上下の 2波の周波数のうち上側周波数を前記第 1の直交復調回路 の変換用周波数入力として出力し、 下側周波数を前記第 2の直交復調回路の変換用 周波数入力として出力する局部周波数信号発生回路と、 前記各直交復調回路の I出 力と Q出力に共通に含まれている周波数オフセッ ト分を除去する第 1および第 2の 周波数オフセッ ト回路と、 前記第 1の周波数オフセッ ト回路の I出力と前記第 2の 周波数オフセッ ト回路の I出力の双方に共通に存在する成分を抽出する第 1の共通 波抽出回路と、 前記第 1の直交復調回路の Q出力と前記第 2の直交復調回路の Q出 力の極性反転出力の双方に共通に存在する成分を抽出する第 2の共通波抽出回路と、 前記各共通波抽出回路の出力に残存する不要周波数成分を除去する第 1および第 2 のフィルタとを備えた受信回路。
7 . 空中線により受信される受信信号を入力とする第 1および第 2の直交復調回路 と、 前記第 1および第 2の直交復調回路に接続され前記受信信号が有する無線搬送 波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数を発 生するとともに、 上下の 2波の周波数のうち上側周波数を前記第 1の直交復調回路 の変換用周波数入力として出力し、 下側周波数を前記第 2の直交復調回路の変換用 周波数入力として出力する局部周波数信号発生回路と、 前記第 1の直交復調回路の I出力と Q出力をそれぞれ量子化する第 1および第 2の量子化手段と、 前記第 2の 直交復調回路の I出力と Q出力をそれぞれ量子化する第 3および第 4の量子化手段 と、 前記第 1および第 3の量子化手段の I出力に共通に存在する成分を抽出する第 1の共通波抽出回路と、 前記第 2の量子化手段の Q出力と前記第 4の量子化手段の Q出力の極性反転出力の双方に共通に存在する成分を抽出する第 2の共通波抽出回 路と、 前記第 1の共通波抽出回路で抽出した I出力に残存する周波数オフセッ ト分 を除去する第 1の周波数オフセッ ト回路と、 前記第 2の共通波抽出回路で抽出した Q出力に残存する周波数オフセッ ト分を除去する第 2の周波数オフセッ ト回路と、 前記第 1の周波数オフセッ ト回路の出力に残存する不要周波数成分を除去する第 1 のフィルタと、 前記第 2の周波数オフセッ ト回路の出力に残存する不要周波数成分 を除去する第 2のフィルタとを備えた受信回路。
8 . 空中線により受信された受信信号を入力とする第 1および第 2の直交復調回路 と、 前記第 1および第 2の直交復調回路に接続され前記受信信号が有する無線搬送 波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数を発 生するとともに、 上下の 2波の周波数のうち上側周波数を前記第 1の直交復調回路 の変換用周波数入力として出力し、 下側周波数を前記第 2の直交復調回路の変換用 周波数入力として出力する局部周波数信号発生回路と、 前記第 1の直交復調回路の
I出力と Q出力をそれぞれ量子化する第 1および第 2の量子化手段と、 前記第 2の 直交復調回路の I出力と Q出力をそれぞれ量子化する第 3および第 4の量子化手段 と、 前記各量子化手段の I出力と Q出力に残存する周波数オフセッ ト分を除去する 周波数オフセッ ト回路と、 前記周波数オフセッ ト回路の I出力に共通に存在する成 分を抽出する第 1の共通波抽出回路と、 前記周波数オフセッ ト回路の Q出力と Q出 力の極性反転出力の双方に共通に存在する成分を抽出する第 2の共通波抽出回路と、 前記第 1の共通波抽出回路の出力に残存する不要周波数成分を除去する第 1のフィ ルタと、 前記第 2の共通波抽出回路の出力に残存する不要周波数成分を除去する第
2のフィルタとを備えた受信回路。
9 . 共通波抽出回路の代わりに相互相関を演算する相関器を備え、 この相関器は量 子化手段または周波数オフセッ ト回路の出力に接続されたことを特徴とする請求項 3、 4、 7、 8のいずれかに記載の受信回路。
1 0 . 受信信号を入力する周波数変換回路を第 1の周波数変換回路のみとし、 前記 第 1の周波数変換回路による周波数変換後に、 他の周波数変換回路により、 前記第
1の周波数変換回路により周波数変換を行なわなかった側の周波数変換出力を得て、 共通波抽出に必要な 2つの周波数変換出力を確保することを特徴とする請求項 1ま たは 2記載の受信回路。
1 1 . デイジダル周波数変換回路をさらに備え、 受信信号を入力する周波数変換回 路を第 1の周波数変換回路のみとするとともに前記第 1および第 2の量子化手段の うち一つの量子化手段のみを使用し、 前記量子化手段による量子化後に、 前記ディ ジタル周波数変換回路により、 前記第 1の周波数変換回路により周波数変換を行な わなかった側の周波数変換出力を得て、 共通波抽出に必要な 2つの周波数変換ディ ジタル出力を確保することを特徴とする請求項 3または 4記載の受信回路。
1 2 . 周波数変換回路をさらに備え、 受信信号を入力するために前記第 1および第 2の直交復調回路のうち一つの直交復調回路のみを使用し、 前記直交復調回路の 2 つの出力をそれぞれ周波数変換回路により周波数変換を施すことにより、 直交復調 を行なわなかった側の周波数変換出力を得て、 共通波抽出に必要な 2つの直交復調 出力を確保することを特徴とする請求項 5または 6記載の受信回路。
1 3 . ディジタル周波数変換回路をさらに備え、 受信信号を入力するために前記第 1および第 2の直交復調回路のうち一つの直交復調回路のみを使用するとともに量 子化手段も第 2および第 3の量子化手段のみとし、 前記量子化手段による量子化後 に、 この量子化手段の 2つの出力をそれぞれディジタル周波数変換回路により周波 数変換を施すことにより、 直交復調を行なわなかった側の周波数変換出力を得て、 共通波抽出に必要な 2つの直交復調出力を確保することを特徴とする請求項 7また は 8記載の受信回路。
1 4 . 空中線により受信する受信信号を入力とする第 1および第 2の周波数変換回 路と、 前記第 1および第 2の周波数変換回路に接続され、 前記受信信号が有する無 線搬送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波 数を発生するとともに、 上下の 2波の周波数のうち上側周波数を前記第 1の周波数 変換回路の変換用周波数入力として出力し、 下側周波数を前記第 2の周波数変換回 路の変換用周波数入力として出力する局部周波数信号発生回路と、 前記第 1の周波 数変換回路および第 2の周波数変換回路の出力をそれぞれ入力線路を通じて受ける 口一パス . フィルタを兼ねた第 1の積分回路および第 2の積分回路と、 前記第 1の 積分回路および第 2の積分回路の出力をそれぞれ受ける第 1の緩衝増幅器および第 2の緩衝増幅器と、 前記第 1の緩衝増幅器および第 2の緩衝増幅器のそれぞれの出 力を一次コィルの一端に受ける構造の相等しい第 1のトランスおよび第 2のトラン ス、 前記第 1のトランスおよび第 2のトランスの一次コイルの他端は双方ともに交 流的に接地し、 二次コィルは一次コィルの極性に極性を合わせて並列に接続すると ともに、 一次コイルの極性に等しい一端を出力端子とし、 他端を接地される、 さら に前記第 1のトランスおよび第 2のトランスの出力を受ける第 3の緩衝増幅器と、 前記第 3の緩衝増幅器の出力に残存する周波数オフセッ ト分を除去する周波数オフ セッ ト回路と、 前記周波数オフセッ ト回路の出力に残存する不要周波数成分を除去 するフィルタとを備えた受信回路。
1 5 . 空中線により受信される受信信号を入力とする第 1および第 2の周波数変換 回路と、 前記受信信号が有する無線搬送波周波数と隣接する上下のチャネルの持つ 無線搬送波周波数との中間の周波数を発生するとともに、 上下の 2波の周波数のう ち上側周波数を前記第 1の周波数変換回路の変換用周波数入力として供給し、 下側 周波数を前記第 2の周波数変換回路の変換用周波数入力として供給する局部周波数 信号発生回路と、 前記第 1の周波数変換回路および第 2の周波数変換回路の出力を それぞれ入力線路を通じて受ける第 1および第 2の差動増幅器と、 前記第 1および 第 2の差動増幅器の出力をそれぞれ対応して受ける口一パス · フィルタを兼ねた第 1および第 2の積分回路と、 前記第 1および第 2の積分回路の出力を供給する第 1 および第 2の緩衝増幅器と、 前記第 1および第 2の緩衝増幅器の負入力側に出力側 からそれぞれに帰還を掛ける手段と、 前記第 1および第 2の緩衝増幅器のそれぞれ の出力を一次コイルの一端に受ける構造の相等しい第 1および第 2のトランス、 前 記第 1および第 2のトランスの一次コイルの他端を少なくとも交流的に接地し、 二 次コイルは一次コイルの極性に極性を合わせて並列に接続するとともに、 一次コィ ルの極性に等しい一端を出力端子とし、 他端を少な〈とも交流的に接地される、 前 記第 1および第 2のトランスの出力を受ける第 3の緩衝増幅器と、 前記第 3の緩衝 増幅器の出力と前記第 1の周波数変換回路の出力と第 2の周波数変換回路の出力と の平均とを比較して第 1の周波数変換回路の出力と第 2の周波数変換回路の出力と に修正を加える手段と、 前記第 3の緩衝増幅器の出力が、 前記第 1の周波数変換回 路の出力と第 2の周波数変換回路の出力との間に発生する差を修正するように前記 第 1の周波数変換回路の出力または第 2の周波数変換回路の出力側にそれぞれ帰還 する手段と、 前記第 3の緩衝増幅器の出力に残存する周波数オフセッ ト分を除去す る周波数オフセッ ト回路と、 前記周波数オフセッ ト回路の出力に残存する不要周波 数成分を除去するフィルタとを備えた受信回路。
1 6 . 一次コイルの極性に等しい二次コイルの一端を第 3の緩衝増幅器に接続する 代わりに、 一次コイルの極性と異なる二次コイルの一端を第 3の緩衝増幅器に接続 したことを特徴とする請求項 1 4記載の受信回路。
1 7 . —次コイルの極性に等しい二次コイルの一端を第 3の緩衝増幅器に接続する 代わりに、 一次コイルの極性と異なる二次コイルの一端を第 3の緩衝増幅器に接続 したことを特徴とする請求項 1 5記載の受信回路。
1 8 . 受信希望信号の搬送波周波数に等しい第 1の周波数信号源と、 この第 1の周 波数信号源からの信号を受けこの信号の周波数における r Z 2の位相量を移相する 第 1の手段と、 周波数チャネル間隔の 1 Z 2の値に等しい第 2の周波数信号源と、 この第 2の周波数信号源からの信号を受けこの周波数における; r Z 2の位相量を移 相する第 2の手段と、 前記第 1および第 2の周波数信号源からの 2信号を入力とす る乗算器と前記第 1および第 2の移相手段からの 2信号を入力とする乗算器とから なる第 1の直交変調器と、 前記 2種類の周波数信号の一方だけを移相手段から受け る 2基の乗算器からなる第 2の直交変調器とから構成され、 前記周波数オフセッ ト 回路に接続された局部周波数発生手段をさらに有することを特徴とする請求項 1乃 至 1 3のいずれかに記載の受信回路。
1 9 . 受信希望信号の搬送波周波数に等しい第 1の周波数信号源と、 この第 1の周 波数信号源からの信号を受けこの信号の周波数における; r / 2の位相量を移相する 第 1の手段と、 周波数チャネル間隔の 1 / 2の値に等しいだい 2の周波数信号源と、 この信号を受けこの周波数における; r Z 2の位相量を移相する第 2の手段と、 前記 第 1および第 2の届波数倌兮源からの 2信号を入力とする乗 器と、 前記 2基の乗 算器の一方だけの出力を極性反転し他の乘算器の出力と加算する手段と、 から構成 し、 前記周波数オフセット回路に接統された局 ffi周波数発生手段を有することを特 微とする猜求項 1乃至 1 3のいずれかに記載の受信回路。
2 0 . 受信希望信号の搬送波ほ波数に等しい周波数信号源と、 この信号を受けこの 信号の用波数における》r Z 2の位相量を移相する手段と、 前記周波数信号を移相手 段から受ける 2基の乗算器からなる直交変 W器と、 前記 2基の乗算器の一方だけの 出力を ffi性反転し他の乗算器の出力と加算する手段と、 から構成した前記周波数ォ フセット回路に接続され局部周波数発生手段を有することを特徴とする請求項 1乃 至 1 3のいずれかに記載の受信回路。
2 1 . 用波数変換回路または直交復 Λ回路により得られた第 1の受信信号と第 2の 受信信号をおのおの AZD変換する手段と、 そのディジタル出力をそれぞれ受ける 第 1および第 2のフーリェ変換器と、 各フーリェ変换器のそれぞれ用波数成分ごと に出力を受ける相関器と、 得られた相関恭出力を受ける重み付け関数器と、 この重 み付け関数器の出力を受ける重み付け 器と、 前記第 1のフーリエ変換出力と 第 2のフーリエ変換出力を受ける加算器と、 その加算結果を前記乗算器に入力する 手段と、 前記重み付け値乗算器の出力を受ける逆フーリエ変換器とを備え、 逆フー リェ変换出力をもって希望波抽出結果とすることを特徴とする請求項 1乃至 1 3の いずれかに記載の受信回路。
2 2 . 空中線から受倌信号を受ける受信入力手段と、 前記受信入力手段からの受信 信号に対して周波数変換処理を行ない、 位相の異なる 2つの出力信号を得る直交復 W器と、 前記直交復 W器からの一方の出力信号を入力してアナログ信号をディジタ ル信号に変换する第 1および第 2の A/D変換器と、 受信侰号の持つ带域幅に相当 する周波数の 2倍以上のクロックを発生するサンプリングクロック発生器と、 前記 サンプリングクロック発生器からのパルス列を遂延させて運延パルス列を生成する 遅延回路と、 前記直交復 W器からの他方の出力信号を入力してアナ口グ信号をディ ジタル信号に変換する第 3および第 4の AZD変換器と、 前記サンプリングクロッ ク発生器からのパルス列と前記運延パルス列とを前記第 1乃至第 4の A/ D変換器 のサンプリングパルスとして提供する手段と、 前記第 1乃至第 4の A Z D変換器の ディジタル出力データから希望する受信チャネル信号の直交成分を抽出する手段と を有することを特徴とする受信回路。
2 3 . 空中線から受信信号を受ける受信入力手段と、 前記受信入力手段からの受信 信号に対して周波数変換処理を行ない、 位相の異なる 2つの出力信号を得る直交復 澜器と、 前記直交復《器からの一方の出力信号を入力してアナ口グ信号をデイジ夕 ル信号に変換する第 1および第 2の AZD変換器と、 受信信号の持つ带域輻に相当 する周波数以上のクロックを発生するサンプリングクロック 生器と、 前記サンブ リングクロック発生 sからのパルス列を a@させて s延パルス列を生成する運延回 路と、 前記直交復稱器からの他方の出力信号を入力してアナログ信号をディジタル 信号に変換する第 3および第 4の A/D変換器と、 前記サンブリングクロック発生 器からのパルス列と前記遅延パルス列とを前記第 1乃至第 4の Aノ D変換器のサン プリングパルスとして提供する手段と、 前記第 1乃至第 4の AZD変換器のディジ タル出力データから希望する受信チャネル信号の直交成分を抽出する手段とを慷え、 前記各運延回路の運延時間を、 前^望チャネル信号の周波数との W係で rに相当 する位相差以外の 51延時間としたことを特徴とする受信回路。
2 4 . 前記運延回路の S延時間を、 希望チャネル信号の周波数との 係で に 相当する位相差の邋延時閱とすることを特徴とする購求項 2 2記載の受信回路。
2 5 . 空中艨から受信信号を受ける受信入力手段と、 この受信信号を入力して AZ D変換を行なう第 1の A/D変換器と、 第 2の AZD変換器と、 これらの AZD変 換器に受侰侰号の持つ带域幅に相当する届波数以上のクロックを供耠するサンプリ ングクロック発生器と、 前記サンプリングクロック発生器からのパルス列にその遅 延パルス列を付加する回路と、 前記サンプリングクロック発生器からのパルス列と 前記遅延パルス列とを前記第 1および第 2の AZD変換器のサンブリングパルスと して提供する手段と、 前 IE第 1および第 2の A/D変換器のディジタル出力データ から希望する受信チャネル信号を抽出する手段とを有することを特徴とする受信回
2 6 . 前記遅延パルス列を付加する回路における遂延時間を希望チャネル信号の周 波数との関係で に相当する位相差時間としたことを特徴とする請求項 2 5記 載の受信回路。
2 7. 前記還延パルスを ¾数列発生させる手段を設け、 かつ前記遅延パルスの遲延 時間を特に希望チヤネル信号の周波数との 係で; rに相当する位相差以外の遅延時 間としたことを特徴とする請求項 2 5記載の受信回路。
2 8 . 空中線から受信信号を受ける受信入力手段と、 この受信信号を入力して AZ D変換を行なう単一の A/D変換器と、 前記 AZD変換器に受信信号の持つ帯域幅 に相当する周波数以上のクロックを供給するサンプリングク口ック発生器と、 前記 サンプリングクロック発生器からのパルス列に通延パルス列を付加する回路と、 前 記サンプリングクロック発生器からのパルス列と前記遂延バルス列とを前記 AZ D 変換器のサンプリングパルスとして提供する手段と、 前記 AZD変換器のディジ夕 ル出力データから希望する受信チャネル信号を抽出する手段とを有することを特徴 とする受信回路。
2 9 . 複数の空中錄から受信信号をそれぞれ受ける複数の受信入力回路と、 これら の受信信号を入力とする第 1および第 2の周波数変换手段と、 前記第 1および第 2 の周波数変換手段に希望波搬送波周波数にチャネル間 R8周波数の 1 / 2の周波数ォ フセットを施した周波数で出力を提供する局部発振器と、 前記第 1および第 2の周 波数変换手段からおのおのの信号を得る第 1および第 2の A/D変換器と、 前記第 1および第 2の A/D変換器に受信信号の持つ帯域幅に相当する周波数以上のク ロックを供給するサンプリングクロック発生器と、 前記サンプリングクロック発生 器からのパルス列に遅延パルス列を付加する回路と、 前記サンブリングクロック発 生器からのパルス列と前記遅延パルス列とを前記第 1および第 2の AZD変換器の サンブリングパルスとしてそれぞれ提供する手段と、 前記第 1およぴ第 2の AZD 変換器のディジタル出力データから希望する受信チャネル信号を抽出する手段とを 有することを特徴とする受信回路。
3 0. 前記第 1および第 2の周波数変換手段に供給する局部発振器を独立に設け、 各局部 振周波数を希望波搬送波周波数を中心にチャネル ra 周波数の 1 2の周 波数オフセットを正負に施した周波数とすることを特徴とする請求項 2 9記載の受 信回路。
3 1 . 前記複数の受信信号中の 2つの受信信号を周波数変換することなく前記第 1 および第 2の AZD変換器に供給するとともに、 前記第 1および第 2の AZD変換 器に周波数変換機能を持たせたことを とする請求項 2 9記載の受信回路。
3 2 . 空中線から受信信号を受ける受信入力手段と、 前記受信入力手段からの受信 信号に対して周波数変換処理を行い、 位相の異なる 2つの出力信号を得る直交復調 器と、 前記直交復調器からの一方の出力を入力してアナ口グ信号をディジタル信号 に変換する第 1の A/D変換器と、 前記直交復繭器からの他の出力信号を入力して アナログ信号をディジタル信号に変換する第 2の Aノ D変換器と、 前記第 1および 第 2の AZD変換器に受信信号の持つ帯域幅に相当する周波数以上のクロックを供 給するサンプリングクロック発生器と、 前記サンプリングクロック発生器からのパ ルス列を遅延させて、 運延パルス列を生成する運延回路と、 前記サンブリングク 口ック発生器からのパルス列と前記運延パルス列とを前記第 1および第 2の AZD 変換器のサンプリングパルスとして共に提供する手段と、 前記第 1および第 2の A
/D変換器のディジタル出力データから希望する受信チャネル信号の直交成分を抽 出する手段とを有することを特徴とする受信回路。
3 3 . 空中錄から受倌信号を受ける受信入力手段と、 前記受信入力手段からの受信 信号に対して周波数変換処理を行い、 位相の異なる 2つの出力信号を得る直交復 W 器と、 前記直交復! W器からの一方の出力を入力してアナログ信号をディジタル信号 に変換する第 1の A D変換器と、 前記直交 器からの他の出力信号を入力して アナログ信号をディジタル信号に変換する第 2の Aノ D変換器と前記第 1およぴ第 2の AZD変換器に受信信号の持つ带域幅に相当する周波数以上のクロックを供給 するサンプリングクロック発生器と、 前記サンプリングクロック発生器からのパル ス列を遅延させて、 遅延パルス列を生成する遅延回路と、 前記サンプリングクロッ ク発生器からのパルス列と前記運延パルス列とを前記第 1および第 2の AZ D変換 器のサンブリングパルスとして共に提供する手段と、 前記第 1および第 2の AZD 変換器のディジタル出力データから希望する受信チャネル信号の直交成分を抽出す る手段とを備え、 前記遅延回路の運延時間を、 前記希望チャネル信号の周波数との 関係で πに相当する位相差以外の運延時間としたことを特徴とする受信回路。
3 4 . 前記遅延回路の遅延時間を、 希望チャネル信号の周波数との 係で πΖ 2に相 当する位相差の運延時間とすることを特徴とする請求項 3 2記載の受信回路。
PCT/JP1995/002448 1994-11-30 1995-11-30 Circuit de reception WO1996017441A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US08/682,717 US5914986A (en) 1994-11-30 1995-11-30 Receiving circuit
EP95938618A EP0742647A4 (en) 1994-11-30 1995-11-30 RECEPTION CIRCUIT

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP29718094 1994-11-30
JP6/297180 1994-11-30
JP7/66253 1995-03-24
JP6625395 1995-03-24
JP7/278513 1995-10-26
JP27851395 1995-10-26

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US09/258,419 Division US6516038B1 (en) 1994-11-30 1999-02-26 Receiving circuit
US09/258,402 Division US6236688B1 (en) 1994-11-30 1999-02-26 Receiving circuit
US09/258,418 Division US6600795B1 (en) 1994-11-30 1999-02-26 Receiving circuit

Publications (1)

Publication Number Publication Date
WO1996017441A1 true WO1996017441A1 (fr) 1996-06-06

Family

ID=27299068

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1995/002448 WO1996017441A1 (fr) 1994-11-30 1995-11-30 Circuit de reception

Country Status (4)

Country Link
US (4) US5914986A (ja)
EP (1) EP0742647A4 (ja)
CN (2) CN1501590A (ja)
WO (1) WO1996017441A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8954020B2 (en) 1997-02-20 2015-02-10 Telefonaktiebolaget L M Ericsson (Publ) Radio transceiver on a chip

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100243001B1 (ko) * 1997-02-19 2000-02-01 김영환 복수 채널용 심볼 타이밍 복구회로
US6546063B1 (en) * 1998-02-10 2003-04-08 Agere Systems Inc. Asynchronous clock for adaptive equalization
US6337885B1 (en) * 1998-02-13 2002-01-08 Telefonaktiebolaget Lm Ericsson (Publ) Radio receiver that digitizes a received signal at a plurality of digitization frequencies
JP3024755B2 (ja) * 1998-06-24 2000-03-21 日本電気株式会社 Agc回路及びその制御方法
US6061551A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US7515896B1 (en) 1998-10-21 2009-04-07 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships
US7236754B2 (en) 1999-08-23 2007-06-26 Parkervision, Inc. Method and system for frequency up-conversion
US6370371B1 (en) 1998-10-21 2002-04-09 Parkervision, Inc. Applications of universal frequency translation
US7039372B1 (en) 1998-10-21 2006-05-02 Parkervision, Inc. Method and system for frequency up-conversion with modulation embodiments
US6853690B1 (en) 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
US6879817B1 (en) 1999-04-16 2005-04-12 Parkervision, Inc. DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
US7110444B1 (en) 1999-08-04 2006-09-19 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US7065162B1 (en) 1999-04-16 2006-06-20 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same
US7054296B1 (en) * 1999-08-04 2006-05-30 Parkervision, Inc. Wireless local area network (WLAN) technology and applications including techniques of universal frequency translation
US8295406B1 (en) 1999-08-04 2012-10-23 Parkervision, Inc. Universal platform module for a plurality of communication protocols
US7010286B2 (en) 2000-04-14 2006-03-07 Parkervision, Inc. Apparatus, system, and method for down-converting and up-converting electromagnetic signals
US7454453B2 (en) 2000-11-14 2008-11-18 Parkervision, Inc. Methods, systems, and computer program products for parallel correlation and applications thereof
FR2824986B1 (fr) * 2001-05-18 2003-10-31 St Microelectronics Sa Composant electronique permettant le decodage d'un canal de transmission radiofrequence vehiculant des informations numeriques codees, en particulier pour la telediffusion numerique par satellite
US7012556B2 (en) * 2001-10-08 2006-03-14 Qinetiq Limited Signal processing system and method
US6963733B2 (en) * 2001-10-31 2005-11-08 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for reducing the effect of AGC switching transients
US7072427B2 (en) 2001-11-09 2006-07-04 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7085335B2 (en) * 2001-11-09 2006-08-01 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US6975848B2 (en) * 2002-06-04 2005-12-13 Parkervision, Inc. Method and apparatus for DC offset removal in a radio frequency communication channel
US7321640B2 (en) * 2002-06-07 2008-01-22 Parkervision, Inc. Active polyphase inverter filter for quadrature signal generation
US7266162B2 (en) * 2002-06-18 2007-09-04 Lucent Technologies Inc. Carrier frequency offset estimator for OFDM systems
US7379883B2 (en) 2002-07-18 2008-05-27 Parkervision, Inc. Networking methods and systems
US7460584B2 (en) 2002-07-18 2008-12-02 Parkervision, Inc. Networking methods and systems
JP4197482B2 (ja) * 2002-11-13 2008-12-17 パナソニック株式会社 基地局の送信方法、基地局の送信装置及び通信端末
CN1625063A (zh) * 2003-12-05 2005-06-08 皇家飞利浦电子股份有限公司 带通采样接收机及其采样方法
CN1625064A (zh) * 2003-12-05 2005-06-08 皇家飞利浦电子股份有限公司 带通采样接收机及其采样方法
JP4128150B2 (ja) * 2004-03-22 2008-07-30 株式会社日立製作所 任意波形発生器を用いたラジオ波送信回路およびそれを用いた核磁気共鳴装置
US7327803B2 (en) 2004-10-22 2008-02-05 Parkervision, Inc. Systems and methods for vector power amplification
US7355470B2 (en) 2006-04-24 2008-04-08 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning
US20060093051A1 (en) * 2004-11-03 2006-05-04 Silicon Integrated Systems Corp. Method and device for resisting DC interference of an OFDM system
FR2881588B1 (fr) * 2005-01-28 2007-04-27 Groupe Ecoles Telecomm Recepteur uwb et procede et systeme de transmission de donnees.
US8334722B2 (en) 2007-06-28 2012-12-18 Parkervision, Inc. Systems and methods of RF power transmission, modulation and amplification
US7911272B2 (en) 2007-06-19 2011-03-22 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments
US7937106B2 (en) 2006-04-24 2011-05-03 ParkerVision, Inc, Systems and methods of RF power transmission, modulation, and amplification, including architectural embodiments of same
US8031804B2 (en) 2006-04-24 2011-10-04 Parkervision, Inc. Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion
US20080025438A1 (en) * 2006-07-28 2008-01-31 Utstarcom, Inc. Method and apparatus for demodulating saturated differential psk signals
JP4658097B2 (ja) * 2006-07-27 2011-03-23 パナソニック株式会社 パルス同期復調装置
US8315336B2 (en) 2007-05-18 2012-11-20 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including a switching stage embodiment
US7429939B2 (en) * 2006-09-30 2008-09-30 Teradyne, Inc. Signal analysis using dual converters and cross spectrum
WO2008156800A1 (en) 2007-06-19 2008-12-24 Parkervision, Inc. Combiner-less multiple input single output (miso) amplification with blended control
WO2009145887A1 (en) 2008-05-27 2009-12-03 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
WO2012139126A1 (en) 2011-04-08 2012-10-11 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
WO2012167111A2 (en) 2011-06-02 2012-12-06 Parkervision, Inc. Antenna control
US8542779B2 (en) * 2012-01-31 2013-09-24 Innophase Inc. Receiver architecture and methods for demodulating binary phase shift keying signals
US8884800B1 (en) 2013-07-31 2014-11-11 Sony Corporation Method and apparatus for performing analog-to-digital conversion on multiple input signals
KR20160058855A (ko) 2013-09-17 2016-05-25 파커비전, 인크. 정보를 포함하는 시간의 함수를 렌더링하기 위한 방법, 장치 및 시스템
CN103501176B (zh) * 2013-09-24 2016-09-14 南车株洲电力机车研究所有限公司 一种相位检测方法和电路,及锁相同步电路
CN104698970B (zh) * 2013-12-06 2017-06-16 金丽科技股份有限公司 运用于时变信号的信号处理装置
CN104766376A (zh) * 2015-02-11 2015-07-08 四川蜀路通机电设备安装有限公司 一种etc用频率变换新型识别系统
US10677892B2 (en) * 2017-05-11 2020-06-09 GM Global Technology Operations LLC Increasing resolution and range for I-Q linear frequency modulated radar
CN107329052B (zh) * 2017-05-24 2019-12-27 国网辽宁省电力有限公司电力科学研究院 一种基于模拟信号的放电电磁波时延值估算方法
US10693442B1 (en) * 2019-10-17 2020-06-23 Sirius Xm Radio Inc. Universal automatic frequency control for multi-channel receivers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5757007A (en) * 1980-09-24 1982-04-06 Nippon Telegr & Teleph Corp <Ntt> Orthogonal delay detecting circuit
JPS6472626A (en) * 1987-09-03 1989-03-17 Philips Nv Double-branch receiver
JPH01226220A (ja) * 1988-03-04 1989-09-08 Matsushita Electric Ind Co Ltd アナログ/デジタル変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4290140A (en) * 1978-02-23 1981-09-15 Northrop Corporation Combined coherent frequency and phase shift keying modulation system
US4560941A (en) * 1984-09-21 1985-12-24 General Electric Company Frequency modulation detector using digital signal vector processing
US5017860A (en) * 1988-12-02 1991-05-21 General Electric Company Electronic meter digital phase compensation
US5222106A (en) * 1990-02-07 1993-06-22 Kokusai Denshin Denwa Kabushiki Kaisha Interference detection and reduction
US5579338A (en) * 1992-06-29 1996-11-26 Mitsubishi Denki Kabushiki Kaisha Spread spectrum receiver using partial correlations
US5488629A (en) * 1993-02-17 1996-01-30 Matsushita Electric Industrial Co., Ltd. Signal processing circuit for spread spectrum communications
JPH06268696A (ja) * 1993-03-10 1994-09-22 Toyo Commun Equip Co Ltd Afc回路
US5598439A (en) * 1994-05-13 1997-01-28 Hewlett-Packard Company Method and apparatus for symbol clock phase recovery
US5768323A (en) * 1994-10-13 1998-06-16 Westinghouse Electric Corporation Symbol synchronizer using modified early/punctual/late gate technique
US5982820A (en) * 1997-07-10 1999-11-09 Samsung Electronics Co., Ltd. Bandpass phase tracker with hilbert transformation before plural-phase analog-to-digital conversion
US6133788A (en) * 1998-04-02 2000-10-17 Ericsson Inc. Hybrid Chireix/Doherty amplifiers and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5757007A (en) * 1980-09-24 1982-04-06 Nippon Telegr & Teleph Corp <Ntt> Orthogonal delay detecting circuit
JPS6472626A (en) * 1987-09-03 1989-03-17 Philips Nv Double-branch receiver
JPH01226220A (ja) * 1988-03-04 1989-09-08 Matsushita Electric Ind Co Ltd アナログ/デジタル変換装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0742647A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8954020B2 (en) 1997-02-20 2015-02-10 Telefonaktiebolaget L M Ericsson (Publ) Radio transceiver on a chip

Also Published As

Publication number Publication date
US6236688B1 (en) 2001-05-22
US6600795B1 (en) 2003-07-29
EP0742647A1 (en) 1996-11-13
CN1501590A (zh) 2004-06-02
CN1154245C (zh) 2004-06-16
US5914986A (en) 1999-06-22
EP0742647A4 (en) 1999-11-24
US6516038B1 (en) 2003-02-04
CN1139998A (zh) 1997-01-08

Similar Documents

Publication Publication Date Title
WO1996017441A1 (fr) Circuit de reception
US6307897B1 (en) Radio receiving apparatus for receiving communication signals of different bandwidths
EP0540195B1 (en) Digital quadrature radio receiver with two-step processing
JP4708076B2 (ja) ダウンコンバータ及びアップコンバータ
EP0778995B1 (en) Receiver with quadrature decimation stage, method of processing digital signals
US7991373B2 (en) Signal filtering system and related methods
KR20060113415A (ko) 다운컨버터 및 업컨버터
JPH06204958A (ja) 無線トランシーバシステム
JP3432156B2 (ja) 変調された単側波帯信号を生成する方法および装置
CN111641445B (zh) 卫星通信与导航一体化处理系统及方法
WO2001078392A2 (en) Reduced bandwidth transmitter method and apparatus
US20030092406A1 (en) Radio communication system, and transmitting circuit and receiving circuit thereof
US6646500B2 (en) Integrated circuit having an FM demodulator and method therefor
EP1693954B1 (en) Demodulation circuit for use in receiver using IF sampling scheme
JP5546999B2 (ja) レーダ装置
US20030214926A1 (en) Apparatus and method for generating pilot beacon signal in base stations of CDMA system
US8374567B2 (en) High speed serial link with power spectral density frequency response suppression
JP2008527885A (ja) 低中間周波数レシーバおよびそのサンプリング方法
US20070118583A1 (en) Complex coefficient transversal filter and radio communication system employing the same
WO2015066309A2 (en) Sideband suppression in angle modulated signals
JP2007258985A (ja) デジタル周波数変換装置及びデジタル周波数変換システム
JP3655222B2 (ja) 受信回路
JPH09181782A (ja) 受信回路
WO2006115030A1 (ja) 無線受信装置及び無線受信方法
EP1903734A1 (en) Modulating circuit

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 95191425.1

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1995938618

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 08682717

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1995938618

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1995938618

Country of ref document: EP