WO1997013320A1

WO1997013320A1 - Amplificateur de puissance et dispositif de telecommunications

Info

Publication number: WO1997013320A1
Application number: PCT/JP1996/002770
Authority: WO
Inventors: Masaaki Nishijima; Taketo Kunihisa; Osamu Ishikawa
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 1995-09-29
Filing date: 1996-09-25
Publication date: 1997-04-10
Also published as: US6111459A; US6489843B1; EP0795956A1; CN1081850C; CN1166246A; EP0795956A4; DE69630512T2; EP0795956B1; DE69630512D1; US6313699B1; JP2008295088A; JP2011142692A; US6313700B1

Description

W

明細書電力増幅器および通信機器技術分野

本発明は、周波数、出力電力および変調方式のうちの少なくとも 1つが異なる信号を扱う電力増幅器および通信機器に関しており、特に少なくとも 1つのスィツチを備えた電力増幅器および通信機器に関する。背景技術

近年、世界各国で携蒂電話ゃ携带情報端末のように、様々な情報通信機器が実用化され、立上がろうとしている。これら情報通信機器は固有のシステムに基づいて動作し、システムにより周波数箝、出力電力、変調方式が異なっている。従つて、それぞれのシステムに対応した送信用電力増幅器が開発され、端末に搭載されることになる。

日本の自動車電話 ·携蒂電話には、通信方法ではアナ口グ方式 · F (Frequency Modulation) 変調方式とデジタル方式 · πΖ4シフト DQP SK (Differential Quadrature Phase Shift Keying) 変調方式があり、周波数帯 800 MH z帯には上記アナログ方式、デジタル方式の 2方式、 1. 5 GHz帯にはデジタル方式が割り当てられている。さらに簡易型携帯電話 PH S (Personal Handy-phone System)はデジタル方式 · πΖ4シフト DQPSK方式、 1. 9 GHz帯である。出力電力は自動車電話 ·携帯電話では約 1W、簡易型携帯電話で 1 OmWであり、前者はセル半径が数キロで、ハンドオーバ機能があるため自動車等での移動時でも通信が可能であるのに対して、後者はセル半径が数百メートルで、これまでの屋内コードレス電話を屋外で使用する位置づけである。また、世界的に工業、科学技術、医療用として割り当てられている I S M (Industrial Scientific Medical)バンドの 2. 4GHz¾は、オフィス、工場、構内の無線 LAN (Local Area Network)として、スペクトラム拡散（S S) 方式で出力電力 1 OmWノ MH z (周波数带域 26MHz) の規格で使うことが検討されている。このように、

替え用紙（規則 26) いつでも、どこでも使える情報通信機器が日常生活の中に浸透するであろう。従来、これらの方式ごとに所望の周波数帯、出力電力を満たす送信用電力増幅器が端末に搭載されるため、国内でのサービスエリア、用途に応じて上記端末を別々に揃えるか、 1つの端末で異種の方式を扱える場合でも、高価で、大型の端末を必要とした。

図 35は、従来例のブロック図である。従来例は、周波数赉および出力電力が異なる 2種類の高周波信号を送信する多段電力増幅器であり、各周波数帯に対応した 2系統の電力増幅器群を用いる，

第 1の電力増幅器 P A 1は、第 1の入力整合回路 P A 104、第 1の GaAs MES FET PA101、第 1の段間整合回路 PA 105、第 2の GaAsM ESFET PA 102, 第 2の段間整合回路 PA 106、第 3の GaAs ME SFET PA103、第 1の出力整合回路 PA107で構成される，

第 2の電力増幅器 PA2は、第 2の入力整合回路 PA204、第 4の GaAs ME SFET PA201、第 3の段間整合回路 P A 205、第 5の GaAsM ESFET PA202、第 4の段間整合回路 PA206、第 6の GaAsME SFET PA203、第 2の出力整合回路 P A 207で構成されている。この従来例の電力増幅器は、異なる出力電力、変調方式、周波数帯には対応できる力電力増幅器を構成する際に部品が増えて端末の小型化と逆行するとともに、コストの増大を招くという問題点を有している。

図 36は、本願の優先日よりも後に公開された特開平第 8— 88524号公報 (公開日： 1996年 4月 2日）に記載されている高周波集積回路の回路図を簡略化した図である。上記公報は、アナログ方式およびデジタル方式で動作を行う増幅器を備えた高周波集積回路に関する。図 36に示すように、増幅器の最終段の FET 3601のドレイン 3604は、スィツチ SW 1を介してアナログ方式用出力整合回路 P C 1の入力端子と、デジタル方式用出力整合回路 P C 2の入力端子とに接統される。アナログ方式用出力整合回路 PC 1の出力端子と、デジ夕ル方式用出力整合回路 P C 2の出力端子とは、スィッチ S W 2を介して出力端子 3605に接続される。出力整合回路 PC 1および PC 2をスィッチで切り替えて選択することにより、それぞれの方式に対応した動作が可能である。

差替え用紙（規則 26) W

図 37は、図 36の回路における、入力電力 P i nに対する歪み Dおよび電力付加効率（増幅器の直流投入電力に対する入出力の高周波電力の差分の比率）の変化を示すグラフ（a) および入力電力 P i nに対する出力電力 Pou tの変化を示すグラフ（b) である。

図 38は、出力整合回路 PC 1および PC 2の入力電力依存性を示すグラフである。横軸は、入力電力 P i nを示し、縦軸は、出力電力 Pou tを示す。また Pnは、定格出力電力を示す。出力電力が入力電力に対して線形領域では歪、電力付加効率は低く、入力電力が大きくなり非線形領域となると歪、電力付加効率は高くなる。このような特性を考慮して上記の電力増幅器のアナログ方式用である PC 1と、デジタル方式用である PC2とを図 38に示すような高周波電力の入出力特性となるように構成する。すなわちアナログ方式用である PC 1は、動作時において出力電力が入力電力に対して線形性を必要とせず、電力付加効率が高くなるように構成（つまり効率整合）される。デジタル方式用である PC 2は、動作時において増幅器を通過する高周波信号に歪みが生じないように出力電力が入力電力に対して線形性が確保されるように構成（つまり歪整合）される。このときアナ口グ方式用と比べて電力付加効率は低くなる。

上述の特開平第 8— 88524号公報に記載された集積回路は、その記載内容から、同一周波数帯（900MHz帯)、かつ同じ出力電力でアナログ Zデジタル方式の信号に対応すると考えられる。したがって上述の集積回路では、その出力整合回路 PC 1, PC 2は同一の周波数帯に対して伝達信号のロスを最小限になるようにインピーダンス整合がとられているため、異なる周波数帯の高周波信号を伝達する場合にはインピーダンスの不整合によるロスが大きくなり、所望の出力電力、歪を得ることができない問題がある。さらに、出力電力が異なる場合、例えば、 1W級および 10 OmW級の電力をそれぞれ PC 1および PC 2で扱う場合に、 1W級の電力が出力できる能動素子を用いて 10 OmW級の電力を出力させるためには、 FETの入力電力を制御する機構が必須である。仮にこのような制御機構のもとで入力電力を下げて 10 OmW級の動作をさせた場合には電力付加効率が 1W級動作に比べて極端に低下するので、消费電力の増大を招く。その結果、情報通信機器が電池駆動の場合には電池寿命が短くなるという問題があ

差替え用紙（規則 26) る。また、このような電力増幅器では周波数および出力電力のいずれもが異なる高周波信号を扱うことができない。さらに、この電力増幅器を送受信機能を備えた情報通信機器に搭載して使用する場合には、電力増幅器の送信信号とアンテナからの受信信号を切り替える選択手段が必要となる。しかし上述の公報においては、この点が言及されていない。すなわち、アナログ方式とデジタル方式に対して出力整合回路を切り替えるという電力増幅器の送信機能と情報通信機器の送受信機能との関連性は上述の公報には述べられていない。

本発明は上記媒題を鑑み、様々な情報通信機器で用いられる異種の方式、すなわち周波数赉、送信出力電力、変調方式の異なる方式を共用でき、小型化と低コスト化が可能な電力増幅器、およびこれを用いることによる高付加価値な通信機器を提供することを目的とする。発明の開示本発明の亀力増幅器は、入力端子および出力端子を有する第 1増幅器と、入力端子および出力端子を有する受動回路と、単極端子と、 2つの多投端子とを有する第 1スィッチと、を備えた電力増幅器であって、該第 1スィッチの該多投端子の一方は、該第 1増幅器の該入力端子に接続されており、該第 1スィッチの該多投端子の他方は、該受動回路の該入力端子に接続されており、そのことにより上記目的が達成される。ある実施形態では、単極端子と、 2つの多投端子とを有する第 2スィッチをさらに備えており、該第 2スィッチの該多投端子の一方は、前記第 1増幅器の前記出力端子に接統されており、該第 2スィッチの該多投端子の他方は、前記受動回路の前記出力端子に接続されている。ある実施形態では、前記第 1増幅器は、ディスクリート部品によって構成される。

替え用紙（規則 26) ある実施形態では、入力端子および出力端子を有する第 2増幅器をさらに備えており、前記第 1スィッチの前記単極端子は、該第 2増幅器の該出力端子に接続されている。ある実施形態では、前記第 2増幅器の 3 dB帯域幅は、約 800MHzから約 2. 5 GHzの範囲を含む。ある実施形態では、前記第 2増幅器の利得特性は、少なくとも 2つのピークを含む。ある実施形態では、前記第 2増幅器の利得特性の第 1ピークにおける第 1利得から一 3 dBの周波数範囲である第 1畨域は、 1. 5GHzを含み、前記第 2増幅器の利得特性の第 2ピークにおける第 2利得からー 3 d Bの周波数範囲である第 2带域は、 1. 9 GHzを含む。ある実施形態では、前記第 2増幅器の利得特性の第 1ピークにおける第 1利得から— 3 dBの周波数範囲である第 1帯域は、 900MHzを含み、前記第 2増幅器の利得特性の第 2ピークにおける第 2利得から— 3 d Bの周波数範囲である第 2帯域は、 1. 9 GHzを含む。ある実施形態では、前記第 1スィッチおよび前記第 2増幅器は、同一の半導体基板上に形成されている。ある実施形態では、前記受動回路は、前記半導体基板上に形成されている。ある実施形態では、前記第 1スィツチの切り替えに応じて前記第 1増幅器に供給される電力を制御する電源制御回路をさらに備えている。ある実施形態では、前記第 1増幅器は、アナログ信号を受け取り、増幅してか

差替え用紙（規則 26) ら出力し、前記受動回路は、ディジタル信号を受け取り、出力する。ある実施形態では、前記第 1増幅器は、第 1ディジタル信号を受け取り、出力し、前記受動回路は、第 2ディジタル信号を受け取り、出力する。ある実施形態では、前記第 1増幅器は、第 1周波数の信号を受け取り、出力し、前記受動回路は、第 2周波数の信号を受け取り、出力し、該第 1周波数および該第 2周波数は互いに異なる。ある実施形態では、前記第 1周波数は、前記第 2周波数よりも高い。ある実施形態では、前記第 1増幅器は、第 1出力電力の信号を出力し、前記受動回路は、第 2出力電力の信号を出力し、該第 2出力亀力に対する該第 1出力亀力の比は、 5以上である，本発明の通信機器は、入力端子および出力端子を有する第 1増幅器と、入力端子および出力端子を有する受動回路と、単極端子と、 2つの多投端子とを有する第 1スィッチと、単極端子と、 2つの多投端子とを有する第 2スィッチと、単極端子と、 2つの多投端子とを有する第 3スィッチと、フロントエンド回路と、ァンテナと、を備えた通信機器であり、該第 1スィッチの該多投端子の一方は、該第 1増幅器の該入力端子に接続されており、該第 1スィツチの該多投端子の他方は、該受動回路の該入力端子に接続されており、該第 2スィッチの該多投端子の一方は、該第 1増幅器の該出力端子に接続されており、該第 2スィッチの該多投端子の他方は、該受動回路の該出力端子に接続されており、該第 3スィッチの該多投端子の一方は、該第 2スィッチの該単極端子に接続されており、該第 3スィツチの該多投端子の他方は、該フロントエンド回路に接続されており、該第 3スイッチの該単極端子は、該アンテナに接続されており、そのことにより上記目的が達成される。

差替え用紙（規則 26) 本発明による通信機器は、入力端子および出力端子を有する第 1増幅器と、入力端子および出力端子を有する受動回路と、単極端子と、 2つの多投端子とを有する第 1スィッチと、第 1アンテナと、第 2アンテナと、を備えた通信機器であり、該第 1スィッチの該多投端子の一方は、該第 1増幅器の該入力端子に接続されており、該第 1スィッチの該多投端子の他方は、該受動回路の該入力端子に接銃されており、該第 1増幅器の該出力端子は、該第 1アンテナに接続されており、該第 2増幅器の該出力端子は、該第 2アンテナに接続されており、そのことにより上記目的が達成される。本発明による電力増幅器は、入力端子および出力端子を有する第 1増幅器と、入力端子および出力端子を有する第 2増幅器と、単極端子と、 2つの多投端子とを有する第 1スィッチと、を備えた亀力増幅器であって、該第 1スィッチの該多投端子の一方は、該第 1増幅器の該入力端子に接続されており、該第 1スィッチの該多投端子の他方は、該第 2増幅器の該入力端子に接統されており、そのことにより上記目的が達成される。ある実施形態では、単極端子と、 2つの多投端子とを有する第 2スィッチをさらに備えており、該第 2スィッチの該多投端子の一方は、前記第 1増幅器の前記出力端子に接続されており、該第 2スィッチの該多投端子の他方は、前記第 2増幅器の前記出力端子に接続されている。ある実施形態では、前記第 1増幅器および前記第 2増幅器は、ディスクリート部品によって構成される。ある実施形態では、前記第 1スィッチの前記単極端子は、第 3増幅器の出力端子に接統されている。ある実施形態では、前記第 3増幅器の 3 d B帯域幅は、約 8 0 0 MH zから約 2 . 5 GH zの範囲を含む。

差替え用紙（規則 26) ある実施形態では、前記第 3増幅器の利得特性は、少なくとも 2つのピークを含む。ある実施形態では、前記第 3増幅器の利得特性の第 1ピークにおける第 1利得から一 3 d Bの周波数範囲である第 1带域は、 1 . 5 G H zを含み、前記第 3増幅器の利得特性の第 2ピークにおける第 2利得から一 3 d Bの周波数範囲である第 2带域は、 1 . 9 GH zを含む。ある実施形態では、前記第 3増幅器の利得特性の第 1ピークにおける第 1利得から一 3 d Bの周波数範囲である第 1帯域は、 9 0 0 MH zを含み、前記第 3増幅器の利得特性の第 2ピークにおける第 2利得から一 3 d Bの周波数範囲である第 2带域は、 1 . 9 GH zを含む。ある実施形態では、前記第 1スィッチ、前記第 2スィッチ、前記第 1増幅器、前記第 2増幅器および前記第 3増幅器のうちの少なくとも 2つは、同一の半導体基板上に形成されている。ある実施形態では、前記第 2増幅器は、前記半導体基板上に形成されている。ある実施形態では、前記第 1スィッチの切り替えに応じて、前記第 1増幅器および前記第 2増幅器のうちの少なくとも 1つに供給される電力を制御する電源制御回路をさらに備えている。ある実施形態では、前記第 1増幅器は、アナログ信号を受け取り、増幅してから出力し、前記第 2増幅器は、ディジタル信号を受け取り、増幅してから出力する。ある実施形態では、前記第 1増幅器は、第 1ディジタル信号を受け取り、出力

替え用紙（規則 26^ し、前記第 2増幅器は、第 2ディジタル信号を受け取り、出力する。ある実施形態では、前記第 1増幅器は、第 1周波数の信号を受け取り、出力し、前記第 2増幅器は、第 2周波数の信号を受け取り、出力し、該第 1周波数および該第 2周波数は互いに異なる。ある実施形態では、前記第 1周波数は、前記第 2周波数よりも高い。ある実施形態では、前記第 1増幅器は、第 1出力電力の信号を出力し、前記第 2増幅器は、第 2出力電力の信号を出力し、該第 2出力電力に対する該第 1出力電力の比は、 5以上である。本発明による通信機器は、入力端子および出力端子を有する第 1増幅器と、入力端子および出力端子を有する第 2増幅器と、単極端子と、 2つの多投端子とを有する第 1スィッチと、単極端子と、 2つの多投端子とを有する第 2スィッチと、単極端子と、 2つの多投端子とを有する第 3スィッチと、フロントエンド回路と、アンテナと、を備えた通信機器であり、該第 1スィッチの該多投端子の一方は、該第 1増幅器の該入力端子に接続されており、該第 1スィツチの該多投端子の他方は、該第 2増幅器の該入力端子に接続されており、該第 2スィッチの該多投端子の一方は、該第 1増幅器の該出力端子に接続されており、該第 2スィッチの該多投端子の他方は、該第 2増幅器の該出力端子に接続されており、該第 3スイツチの該多投端子の一方は、該第 2スィッチの該単極端子に接続されており、該第 3スィッチの該多投端子の他方は、該フロントエンド回路に接続されており、該第 3スィッチの該単極端子は、該アンテナに接続されており、そのことにより上記目的が達成される。本発明による通信機器は、入力端子および出力端子を有する第 1増幅器と、入力端子および出力端子を有する第 2増幅器と、単極端子と、 2つの多投端子とを有する第 1スィッチと、第 1アンテナと、第 2アンテナと、を備えた通信機器で

差替え用紙（規則 26) あり、該第 1スィッチの該多投端子の一方は、該第 1増幅器の該入力端子に接铳されており、該第 1スィッチの該多投端子の他方は、該第 2増幅器の該入力端子に接続されており、該第 1増幅器の該出力端子は、該第 1アンテナに接铳されており、該第 2増幅器の該出力端子は、該第 2アンテナに接統されており、そのことにより上記目的が達成される。本発明による通信機器は、入力端子および出力端子を有する第 1受動回路と、入力端子および出力端子を有する第 2受動回路と、単極端子と、 2つの多投端子とを有する第 1スィッチと、入力端子および出力端子を有する増幅器と、を備えた電力増幅器であって、該第 1スィッチの該多投端子の一方は、該第 1受動回路の該入力端子に接続されており、該第 1スィッチの該多投端子の他方は、該第 2 受動回路の該入力端子に接続されており、該増幅器の該出力端子は、該第 1スィツチの該単極端子に接統されており、そのことにより上記目的が達成される。ある実施形態では、単極端子と、 2つの多投端子とを有する第 2スィッチをさらに備えており、該第 2スィッチの該多投端子の一方は、前記第 1受動回路の前記出力端子に接統されており、該第 2スィッチの該多投端子の他方は、前記第 2 受動回路の前記出力端子に接統されている。ある実施形態では、前記増幅器は、ディスクリート部品によって構成される。ある実施形態では、前記増幅器の 3 d B带域幅は、約 8 0 0 MH zから約 2 . 5 GH zの範囲を含む。ある実施形態では、前記増幅器の利得特性は、少なくとも 2つのピークを含む。ある実施形態では、前記増幅器の利得特性の第 1ピークにおける第 1利得から一 3 d Bの周波数範囲である第 1帯域は、 1 . 5 G H zを含み、前記増幅器の利得特性の第 2ピークにおける第 2利得から一 3 d Bの周波数範囲である第 2带域

10 差替え用紙（規則 26) は、 1 . 9 G H zを含む。ある実施形態では、前記増幅器の利得特性の第 1ピークにおける第 1利得から一 3 d Bの周波数範囲である第 1带域は、 9 0 0 MH zを含み、前記第 2増幅器の利得特性の第 2ピークにおける第 2利得から一 3 d Bの周波数範囲である第 2 带域は、 1 . 9 GH zを含む。ある実施形態では、前記第 1スィッチおよび前記増幅器は、同一の半導体基板上に形成されている。ある実施形態では、前記第 1受動回路および前記第 2受動回路のうちの少なくとも 1つは、前記半導体基板上に形成されている。ある実施形態では、前記第 1受動回路は、アナログ信号を受け取り、出力し、前記第 2受動回路は、ディジタル信号を受け取り、出力する。ある実施形態では、前記第 1受動回路は、第 1ディジタル信号を受け取り、出力し、前記第 2受動回路は、第 2ディジタル信号を受け取り、出力する。ある実施形態では、前記第 1受動回路は、第 1周波数の信号を受け取り、出力し、前記第 2受動回路は、第 2周波数の信号を受け取り、出力し、該第 1周波数および該第 2周波数は互いに異なる。ある実施形態では、前記第 1周波数は、前記第 2周波数よりも高い。本発明による通信機器は、入力端子および出力端子を有する第 1受動回路と、入力端子および出力端子を有する第 2受動回路と、単極端子と、 2つの多投端子とを有する第 1スィッチと、単極端子と、 2つの多投端子とを有する第 2スイツチと、単極端子と、 2つの多投端子とを有する第 3スィッチと、フロントエンド

11 差替え用紙（規則 26) 回路と、アンテナと、を備えた通信機器であり、該第 1スィッチの該多投端子の一方は、該第 1受動回路の該入力端子に接続されており、該第 1スィッチの該多投端子の他方は、該第 2受動回路の該入力端子に接続されており、該第 2スイツチの該多投端子の一方は、該第 1受動回路の該出力端子に接続されており、該第 2スィツチの該多投端子の他方は、該第 2受動回路の該出力端子に接铳されており、該第 3スィッチの該多投端子の一方は、該第 2スィッチの該単極端子に接続されており、該第 3スィッチの該多投端子の他方は、該フロントエンド回路に接統されており、該第 3スィッチの該単極端子は、該アンテナに接統されており、そのことにより上記目的が達成される。本発明による通信機器は、入力端子および出力端子を有する第 1受動回路と、入力端子および出力端子を有する第 2受動回路と、単極端子と、 2つの多投端子とを有する第 1スィッチと、第 1アンテナと、第 2アンテナと，を備えた通信機器であり、該第 1スィッチの該多投端子の一方は、該第 1受動回路の該入力端子に接続されており、該第 1スィッチの該多投端子の他方は、該第 2受動回路の該入力端子に接統されており、該第 1増幅器の該出力端子は、該第 1アンテナに接続されており、該第 2増幅器の該出力端子は、該第 2アンテナに接続されており、そのことにより上記目的が達成される。ある実施形態では、入力端子および出力端子を有する第 3受動回路と、入力端子および出力端子を有する第 4受動回路と、単極端子と、 2つの多投端子とを有する第 2スィッチと、単極端子と、 2つの多投端子とを有する第 3スィッチと、をさらに備えており、該第 2スィッチの該多投端子の一方は、該第 3受動回路の該入力端子に接続されており、該第 2スィッチの該多投端子の他方は、該第 4受動回路の該入力端子に接続されており、該第 3スィツチの該多投端子の一方は、該第 3受動回路の該出力端子に接続されており、該第 3スィツチの該多投端子の他方は、該第 4受動回路の該出力端子に接続されている。ある実施形態では、単極端子と、 2つの多投端子とを有する第 4スィッチと、

12 差替え用紙（規則 26) をさらに備えており、該第 4スィッチの該多投端子の一方は、前記第 1受動回路の該出力端子に接続されており、該第 4スィッチの該多投端子の他方は、前記第 2受動回路の該出力端子に接続されている。本発明による通信機器は、入力端子および出力端子を有する第 1受動回路と、入力端子および出力端子を有する第 2受動回路と、入力端子および出力端子を有する第 3受動回路と、入力端子および出力端子を有する第 4受動回路と、単極端子と、 2つの多投端子とを有する第 1スィッチと、単極端子と、 2つの多投端子とを有する第 2スィッチと、単極端子と、 2つの多投端子とを有する第 3スイツチと、単極端子と、 2つの多投端子とを有する第 4スィッチと、単極端子と、 2 つの多投端子とを有する第 5スィツチと、入力端子および出力端子を有する増幅器と、フロントエンド回路と、アンテナと、を備えた電力増幅器であって、該第 1スィツチの該多投端子の一方は、該第 1受動回路の該入力端子に接続されており、該第 1スィッチの該多投端子の他方は、該第 2受動回路の該入力端子に接続されており、該増幅器の該出力端子は、該第 1スィッチの該単極端子に接続されており、該第 2スィッチの該多投端子の一方は、該第 3受動回路の該入力端子に接続されており、該第 2スィッチの該多投端子の他方は、該第 4受動回路の該入力端子に接続されており、該第 3スィッチの該多投端子の一方は、該第 3受動回路の該出力端子に接続されており、該第 3スィッチの該多投端子の他方は、該第 4受動回路の該出力端子に接続されており、該第 4スィッチの該多投端子の一方は、該第 1受動回路の該出力端子に接続されており、該第 3スィッチの該多投端子の他方は、該第 2受動回路の該出力端子に接続されており、該第 5スィッチの該多投端子の一方は、該第 4スィッチの該単極端子に接続されており、該第 5スイッチの該多投端子の他方は、該フロントエンド回路に接続されており、該第 5 スィッチの該単極端子は、該アンテナに接続されており、そのことにより上記目的が達成される。本発明による電力増幅器は、入力端子および出力端子を有する第 1受動回路と、入力端子および出力端子を有する第 2受動回路と、入力端子および出力端子を有

13 差替え用紙（規則 26) する第 3受動回路と、入力端子および出力端子を有する第 4受動回路と、単極端子と、 2つの多投端子とを有する第 1スィッチと、単極端子と、 2つの多投端子とを有する第 2スィッチと、単極端子と、 2つの多投端子とを有する第 3スイツチと、入力端子および出力端子を有する増幅器と、第 1アンテナと、第 2アンテナと、を備えた電力増幅器であって、該第 1スィッチの該多投端子の一方は、該第 1受動回路の該入力端子に接続されており、該第 1スィツチの該多投端子の他方は、該第 2受動回路の該入力端子に接統されており、該増幅器の該出力端子は、該第 1スィツチの該単極端子に接铳されており、該第 2スィツチの該多投端子の —方は、該第 3受動回路の該入力端子に接続されており、該第 2スィッチの該多投端子の他方は、該第 4受動回路の該入力端子に接統されており、該第 3スイツチの該多投端子の一方は、該第 3受動回路の該出力端子に接統されており、該第 3スィッチの該多投端子の他方は、該第 4受動回路の該出力端子に接続されており、該第 1受動回路の該出力端子は、該第 1アンテナに接铳されており、該第 2 受動回路の該出力端子は、該第 2アンテナに接銃されており、そのことにより上記目的が達成される。本発明は、上記構成によって、異種の方式、すなわち周波数帯、送信出力電力、変調方式の異なる方式を共用でき、小型化と低コスト化が可能な電力増幅器、およびこれを用いることによる高付加価値な通信機器を提供することができる。図面の簡単な説明

図 1は、本発明によるスィツチ付き電力増幅器の第 1の実施例を示す構成図である。

図 2は、整合回路のインピーダンスを説明するための図である。

図 3は、入力整合回路 P C 1または P C 2と第 1の G a A s M E S F E T P A 1 0 1との等価回路を示す図である。

図 4は、上記本実施例のスィツチ付き電力増幅器の具体的な構成例を示す図である。

図 5は、フィードバック制御部を有するスィッチ付き電力増幅器の構成例を示

14 差替え用紙（規則 26) す図である。

図 6は、フィードバック制御部を有するスィッチ付き電力増幅器の他の構成例を示す図である。

図 7は、一般的な情報通信機器のブロック図である。

図 8は、本発明によるスィッチ付き電力増幅器を用いた情報通信機器の構成図である。

図 9は、図 8の第 1の単極 2投スィッチ 1 3 9および第 2の単極 2投スィッチ 1 4 0をまとめた第 1の D P D Tスィッチ 1 5 2の構成図である。

図 1 0は、図 8のモード 2のアンテナ 2本およびフィル夕 2個を用いてダイバ一シティ送受信を行う場合の送受信切り替えスィッチの構成図である。

図 1 1は、本発明によるスィッチ付き電力増幅器を用いた通信機器の構成図である。

図 1 2は、本発明の電力増幅器のなかで MM I C化する部分を示す図である。図 1 3は、本実施例のスィッチ付き電力増幅器 1 0 9を MM I Cとハイブリツド I Cとによって実現した構成図である。

図 1 4は、本発明のスィッチ付き電力増幅器の第 2の実施例の構成図である。図 1 5は、スィッチ S W 1および S W 2の回路図である。

図 1 6は、スィッチ 3および SW 4の回路図である。

図 1 7は、第 2の実施例のスィッチ付き電力増幅器の構成図である。

図 1 8は、本実施例の MM I C化の部分の範囲を示す図である。

図 1 9は、 3 d B带域幅を説明するための図である。

図 2 0は、 2つのピークを有する増幅器の 3 d B帯域幅を説明するための図である。

図 2 1は、本発明のスィッチ付き電力増幅器の第 3の実施例の構成図である。図 2 2は、電力増幅器の広帯域化を説明するための図である。

図 2 3は、第 3の実施例のスィッチ付き電力増幅器の構成図である。

図 2 4は、第 3の実施例の MM I C化する部分を示す図である。

図 2 5は、本発明のスィッチ付き電力増幅器の第 4の実施例の構成図である。図 2 6は、第 4の実施例のスィッチ付き電力増幅器の構成図である。

15 差替え用 (規則 26) 図 2 7は、第 4の実施例の MM I C化する部分を示す図である。

図 2 8は、本発明の第 5の実施例のスィッチ付き電力増幅器の構成図である。図 2 9は、第 5の実施例のスィッチ付き電力増幅器の構成図である。

図 3 0は、第 5の実施例の MM I C化された部分を示す図である。

図 3 1は、本発明のスィッチ付き電力増幅器の第 6の実施例の構成図である。図 3 2は、第 6の実施例のスィッチ付き電力増幅器の構成図である。

図 3 3は、第 6の実施例の MM I C化する部分を示す図である。

図 3 4は、図 3 1の電力増幅器において、第 1の単極 2投スィッチ S W 1の 2 投端子に接続された第 1の受動回路 P C 1と第 2の受動回路 P C 2のそれぞれの出力端子に、第 2の単極 2投スィッチ S W 2を接続した構成図である。

図 3 5は、従来例のブロック図である。

図 3 6は、特開平第 8— 8 8 5 2 4号公報に記載されている ffi周波集積回路の回路図を簡略化した図である。

図 3 7は、図 3 6の回路における、入力亀力に対する歪みおよび電力付加効率の変化を示すグラフおよび入力電力に対する出力電力の変化を示すグラフである。図 3 8は、出力整合回路 P C 1および P C 2の入力電力依存性を示すグラフである。

図 3 9は、本発明による電力増幅器および通信機器のブロック図である。発明を実施するための最良の形態

以下、図面を参照しながら本発明の実施例を説明する。同じ参照符号は、同じ構成要素を表す。

本明細書において、単に「スィッチ」と言及する場合は、特に断らない限り、「単極多投スィッチ J を意味する。本明細書におけるスィッチは、単極端子と、 2 つの多投端子とを有する。また本明細書における「電力増幅器」および「通信機器」は、それぞれ、後述するスィッチ付きの電力増幅器および情報通信機器を含む。

(実施例 1 )

本発明によるスィッチ付き電力増幅器は、 2つのスィツチが時間的に同期して

16 さ替え用紙（規則 26) 切り替わることにより、 2種類の周波数、 2種類の出力電力の高周波信号を送信する機能を有する。

本実施例のスィツチ付き電力増幅器は、下表に示すモード 1およびモード 2の高周波信号を出力することができる。モード 1においては、送信周波数 f = f 1、出力電力 Pou t-Pou t 1であり、モード 2においては、送信周波数 f = f 2、出力電力 Pou t =P ou t 2である。モード 1およびモード 2における通信方式および変調方式は、表に示すとおりである。

モード 1 ： πΖ4シフト DQP SK変調方式

モード 2 ：スぺクトラム拡散（SS)、 QPSK変調方式図 1は、本発明によるスィツチ付き電力増幅器の第 1の実施例を示す構成図である。

第 1の電力増幅器 P A 1の入力側には第 1の単極 2投スィツチ S W 1とモード 1用の第 1の入力整合回路 PC 1とモード 2用の第 2の入力整合回路 PC 2が接続され、第 1の電力増幅器 P A 1の出力側には第 2の単極 2投スィツチ SW2とモード 1用の第 2の電力増幅器 P A 2とモード 2用の第 3の電力増幅器 P A 3が接続されている。

モード 1においては、スィッチ SW1は、入力整合回路 PC 1の出力端子を電力増幅器 PA 1の入力端子に接続し、スィッチ SW2は、電力増幅器 P A 1の出力端子を電力増幅器 P A 2の入力端子に接続する。またモード 2においては、スイッチ SW1は、入力整合回路 PC 2の出力端子を電力増幅器 P A 1の入力端子に接続し、スィッチ SW2は、電力増幅器 P A 1の出力端子を電力増幅器 P A 3 の入力端子に接続する。その結果、モード 1の高周波信号は、入力端子 P i n 1 で受け取られ，出力端子 Pou t 1から出力され、またモード 2の高周波信号は、入力端子 P i n 2で受け取られ、出力端子 Pou t 2から出力される。

17 差替え用紙（規則 26) 第 1の電力増幅器 PA 1は、第 1の GaAsMESFET (G a A s Me t a l -S emi c onduc t o r FET) P A 101を有する。第 2の電力増幅器 PA 2は、第 2の GaAsMESFET PA201と、第 1の段間整合回路 PA202と、第 1の出力整合回路 PA 203とを有する。第 3の電力增幅器 P A 3は、第 3の GaAsMESFET P A 301と、第 2の段間整合回路 PA302と、第 2の出力整合回路 PA303とを有する。

第 1の亀力増幅器 PA1と、第 2の電力増幅器 PA2と、第 3の電力増幅器 P A 3とをそれぞれ構成する第 1、第 2、第 3の GaAsMESFET PA 10 1、 PA201、 PA301はデプレッション型であり、ゲート幅（Wg) がそれぞれ 1 mm、 4mm, 8 mmである。

Wgが lmm、 4 mmの第 1、第 2の GaAsMESFET PA 101 , P A201は、樹脂モールドパッケージに実装する。 Wgが 8mmの第 3の GaA sMESFET P A301は、セラミックパッケージに実装する（つまりセラミックキャリア上に実装され樹脂封止される）。

第 1、第 2の単極 2投スィッチ SW1、 SW2は、 P I Nダイオードを用いた回路（榭脂モールドされた P I Nダイオード、 P I Nダイオードの周辺回路として用いられる DCカツ卜用のキャパシ夕、抵抗成分およびインダクタンス成分をもつチョークコイルなどを含む回路）によって実現してもよく、あるいは G a A s M E S F E Tを用いた集積回路（GaAsMESFETとその周辺素子を一体化し、樹脂モールドした回路）によって実現してもよい。

第 1、第 2、第 3の GaAsMESFET PA101、 PA201、 PA 3 01の動作電源電圧はドレイン電圧が約 3. 5 V、ゲー卜電圧は負電圧（約一 2. 0V〜約一 3. 0 V) である。第 1の GaAsMES FET PA 101では利得を重視し、第 2、第 3の GaAsMESFET PA201、 PA301では入出力特性の線形性、デジタル歪特性を重視して AB級で動作（ I d s sの約 1 0%のアイドル電流で動作）させている。ここで「I d s s」とは、ゲートーソース間がショートされた状態（つまりゼロ 'バイアス時）のドレイン一ソース電流のことをいう。第 1、第 2、第 3の GaAsMESFETの I d s sはそれぞれ約 250mA、 900mA, 1. 7Aである。

18 差替え用紙（規則 26) 本実施例においては、第 1、第 2の単極 2投スィッチ SW1、 SW2の制御電圧としては、 P I Nダイオードを用いた回路の場合、 0 VZ12 Vの 2つのレべルを、 GaAsMESFETを用いた集積回路の場合、 0V/— 4. 7Vの 2つのレベルを用いる。

上記の第 1、第 2、第 3の電力増幅器 PA1、 PA2および PA3を構成する入力整合回路、段間整合回路および出力整合回路は、周波数、出力電力および変調方式に応じて、所望の特性を満たすような機能や構成を有する。

図 2は、整合回路のインピーダンスを説明するための図である。周波数 f 1および f 2における Ga A sME S F E Tの入力インピーダンスは、互いに異なる。したがって第 1、第 2の入力整合回路 PC 1、 PC 2は、それぞれ周波数 f 1 (1. 9GHz)、周波数 ί 2 (2. 4 GHz) において、信号源インピーダンス（ここでは外部に接統された送信ミキサ部等の送信 RF部を、スィッチ付き電力増幅器からみたインピーダンスとする） τ 、第 1の GaAsMESFET P A 1 01の入力インピーダンス Z IIとが等しくなるようにする（つまりインピーダンス整合をとる）。これにより、入力リターンロスが最適になる。リターンロスは、 6 dB以上であることが好ましい。

第 1の段間整合回路 P A 202は、周波数で 1において第 1の GaAsMES FET PA101の出力インピーダンス Z 01 と第 2の GaAsMESFET PA201の入力インピーダンス Z 12とが等しくなるように整合をとる。第 1の出力整合回路 PA203は、周波数 f 1において第 2の GaAsMESFETP A201の出力インピーダンス Z 02 と、アンテナ側の負荷インピーダンス Z L とが等しくなるように整合をとる。

第 2の段間整合回路 PA 302および第 2の出力整合回路 PA 303も、周波数 f 2において上記と同様の整合をとる。第 1の段間整合回路 PA 202と、第 1の出力整合回路 PA203とは、それぞれ周波数 f 1において第 1、第 2の G aAsMESFET PA101、 PA201の負荷である。また、第 2の段間整合回路 P A302、第 2の出力整合回路 PA 303は、それぞれ周波数 f 2において第 1、第 3の GaAsMESFET PA101、 P A 301の負荷である。これらの負荷は、第 1の GaAsMESFET PA101、第 2の GaA

19 差替え用紙（規則 26》 sMESFET PA201、第 3の GaA s ME S FET PA301の出力特性、つまり出力電力、飽和出力電力、 l dB圧縮点出力電力、線形利得、電力付加効率、動作電流、歪（具体的には相互変調歪および隣接チャンネル漏洩電力）を決定する重要なパラメ一夕である。

本実施例の πΖ4シフト DQPSK変調方式およびスぺク卜ラム拡散（SS) · QPSK変調方式においては、歪特性が良好であることが重要であるので、電力増幅器としては、線形増幅器を使うことが必要となる。この観点からモード 1 ( 1. 9GHz, 22 dBm, πΖ4シフト DQ P S K変調信号）では、段間整合回路 ΡΑ202は、 GaAsMESFE丁 PA101が GaAsMESFET P A201を駆動するのに十分な出力電力（つまり利得）を確保できるように整合をとる。また出力整合回路 P A 203は、出力電力 P ou t 1 =22 dBmにおいて、搬送波出力に対する隣接チャンネル漏洩電力の比（搬送波周波数における出力電力に対する、隣接するチャンネル周波数において漏洩する電力の比）を抑制した上で、高い電力付加効率（消 »された高周波電力に対する入力された直流電力の比）が得られるように整合をとる。

モード 2 (2. 4GHz , 26 dBm, スペクトラム拡散（SS) 方式の QP SK変調信号）では、段間整合回路 PA 302は、 GaAsMESFET PA 101が GaAsMESFET P A 301を駆動するのに十分な出力電力（つまり利得）を確保できるように整合をとる。また出力整合回路 PA 303は、出力電力 Pou t 2 = 26 dBmにおいて、隣接チャンネル漏洩電力および相互変調歪（ I MD：異なる複数の信号を増幅する場合に生じる mfa±nfb[m, nは整数] の周波数成分）を抑制した上で、高い電力付加効率が得られるように整合をとる。このように本発明の電力増幅器の段間整合回路および出力整合回路は、高周波信号の周波数、出力電力および変調方式に応じて、所望の特性を満たすように構成可能である。

図 3は、入力整合回路 PC 1または PC 2と第 1の GaAsMESFET P A 101との等価回路を示す図である。第 1の GaAsMESFET PA 10 1は、ドレイン 101、ソース 102およびゲート 103を有する。ドレイン 1 01は、チョークインダク夕 104を介して電源端子 101 1に接続される。ソ

20 差替え用（規則 26) ース 102は、ソースインダクタ 105を介してグラウンドに接続される。高周波信号は、端子 1031に入力され、端子 1012において出力される。入力整合回路 PC 1は、集中定数素子成分である、直列インダク夕ンス 106、直列キャパシ夕ンス 107および並列キャパシタンス 108によって表現できる。なお、段間整合回路および出力整合回路の等価回路も、同様に集中定数素子成分で表すことができる。したがって入力整合回路、段間整合回路および出力整合回路は、図 3に例示した回路に限らず、集中定数素子の組合わせにより構成できる。例えば本実施例では、上述の整合回路を構成する集中定数素子は、チップ部品であるチップインダクタ、チップコンデンサおよびチップ抵抗を用いて実現する。

図 4は、上記本実施例のスィッチ付き電力増幅器の具体的な構成例を示す図である。スィッチ付き電力増幅器 109の構成要素は、第 1、第 2、第 3の GaA sMESFET PA101、 PA201、 P A 301へのドレイン電圧ゲ一ト電圧供給部 110、 111、 112と、第 1、第 2の単極 2投スィッチ SW1、 SW2の制御電圧供給部 113、 1 14と共にブリント基板 115上に実装される。 Vdd lZVgg l, Vdd2ZVgg2、 Vdd 3ZVgg 3は、それぞれ第 1の GaAsMESFET P A 101、第 2の G a A s ME S F E T P A201、第 3の GaAsMESFET PA301へ供給されるドレイン電圧ゲート電圧である。 ¥(： 1ぉょびに 2は、それぞれ第 1および第 2の単極 2 投スィツチ SW1および SW 2へ供給される制御電圧である。

ドレイン電圧/ゲート電圧供給部 1 10は、第 1の GaAsMESFET P A 101のドレイン電圧およびゲート電圧のうちの少なくとも 1つを制御することによって、 PA101の動作が不要なときに、 PA 101の消費電力を低減する。これと同様に、ドレイン電圧ゲート電圧供給部 1 1 1および 1 12も、それぞれ第2ぉょび第3の03八5^£5 £丁 PA201および PA301のドレイン電圧およびゲー卜電圧のうちの少なくとも 1つを制御することによって、消費電力を低減する。

GaAsMES F E Tの消费電力を低減する方法には、ドレイン電圧またはゲート電圧を制御することで、 FETのドレイン電流 I dを減少させる方法がある。例えば、デプレッション型の GaAsMESFETの場合、ドレイン電圧を通常

21 差替え用紙（規則 26〉動作時の約 3. 5Vから、非動作時の約 0. 0Vに下げることで、ドレイン電流 I dを減少させる。あるいはゲート電圧を通常動作時の約一 2. 5 V力 ^ら約ー 5. 0Vに下げることで、ドレイン電流 I dを減少させる。ドレイン電圧/ゲート電圧供給部 110は、通常動作時のためのドレイン電圧 Vd d 1 (例えば 3. 5 V) および通常動作時のためのゲート電圧 Vg g 1 (例えば一 2. 5V) のうちの少なくとも 1つを外部の電源から受け取り、第1の03八51^£5 £丁 PA 1 01の動作 ·非動作に応じて、 Vd d 1または Vg g 1の電圧を変化させて PA 101に出力する。ドレイン電圧 Zゲート電圧供給部 1 1 1および 112も、ドレイン電圧ノゲート電圧供給部 110と同様に機能する。

ドレイン電圧 Zゲート電圧供給部 1 10、 1 1 1および 1 12と、第 1、第 2 の単極 2投スィッチ SW1、 SW2の制御電圧供給部 1 13、 1 14の電源制御は連動しておこなわれる。具体的には、モード 1のとき、つまり高周波信号を入力端子 P i n 1で受け取り、出力端子 Pou t 1で出力するモードのとき、制御電圧供給部 113および 114は、それぞれ制御電圧 Vc 1および Vc 2を受け取り、 SW1は P i n lを、 S W2は P o u t 1を選択するように、 SW1および SW2を制御する。またこのモード 1では、 P A301は動作する必要がないので、ドレイン電流 I dを低減させることによって低消费電力化を実現する。上記ドレイン電圧ノゲート電圧供給部は、チョークとしてのチップインダク夕とバイパスコンデンサ、あるいはスィツチ付き電力増幅器を実装するためのプリント基板上のマイクロストリップラインとバイパスコンデンサを用いて構成する。なお、本実施例のようにモード 1とモード 2で規定される出力電力が異なる場合や、高周波信号の送受信状況が変化している場合には、出力電力を変えたり、一定に保つ必要がある。このため、送信用の電力増幅器の機能として、一定の出力電力を保持し、安定化させるための利得制御機能は必須であり、アツテネ一夕、自動利得制御（AGC： Auto Gain Controlまたは ALC： Auto Level Control) 機能を有する電力増幅器などを組み込み、モニタされた出力電力をフィードバックして制御する。出力電力のモニタは、コンデンサ結合、あるいは方向性結合器により行う。

図 5は、フィードバック制御部を有するスィツチ付き電力増幅器の構成例を示

22 差替え用鈦（規則 26) W

す図である。図 5に示すように本実施例の第 1の電力増幅器 PA 1の入力側に第 1のアツテネ一夕 1 1 7、あるいは本実施例のスィツチ付き電力増幅器 1 09の外部入力側に第 2のアツテネ一夕 1 1 8を設け、これらの制御は出力電力をモニ夕して制御信号を出すフィードバック制御部 1 1 6が行う。

アツテネ一夕としては、チップ抵抗を用いた固定型アツテネ一夕（π型、 Τ型アツテネ一夕）、電子アツテネ一タでは、アナログ式の P I Νダイオード、 GaA sMESFETなどを用いた I C、デジタル式の単位アツテネ一夕（GaAsM

ESFETなどを用いた I C) を直列に接続しそれぞれを電子的に制御する I C などを用いる。「単位アツテネ一夕 Jは、 1つの GaAsMESFETのドレイン · ソース間のインピーダンスを信号の滅衰に用いる素子である。単位アツテネ一夕のゲート電圧を制御すると、減衰量も変化する。単位アツテネ一夕は、例えば約

0. 5 dB〜約 5. 0 dBの減衰量をもつので、さらに減衰するときは、複数の単位アツテネ一タを直列に接統すればよい。

図 6は、フィードバック制御部を有するスィッチ付き電力増幅器の他の構成例を示す図である。図 6に示すように出力電力モニタに応じて、本実施例の第 1の電力増幅器 PA1、あるいは本実施例のスィッチ付き電力増幅器 1 09の外部入力側に設けられる自動利得制御電力増幅器 1 1 9の電源電圧を変更する（例えばドレイン電圧を下げたり、ゲート電圧を絞る）ことにより、利得、出力電力を調整する。

図 7は、一般的な情報通信機器のブロック図である。高周波信号の送受信と信号処理に関わる部分は、高周波（RF) 部 120、中間周波数（ I F) 信号処理部 12 1、ベースバンド部 1 22に分かれる。

高周波部 120は、送受信に用いられるアンテナ 123、アンテナ共用器（デュプレクサ）あるいはスィッチ 124、そしてフロントエンド部 125から有しており、フロントエンド部 125は、さらに送信部 1 26、受信部 127を有する。「フロントエンド部」といえば受信部をさす場合もあるが、本明細書では送信部も含める。

送信部 126は、変調器から送られてくる中間周波数（I F) 信号を高周波信号に変換する送信ミキサ（アップコンバータ）とその電圧制御発振器（VC〇）、

23 差替え用紙（規則 26) そして高周波信号を増幅する電力増幅器（ここでは小信号の高周波増幅器も含める）で主に構成する。この部分に本実施例のスィッチ付き電力増幅器 1 0 9が厲する。

受信部 1 2 7は、アンテナ 1 2 3から送られてくる高周波信号の増幅を行う低雑音増幅器（L NA) と I Cでの信号処理が行えるように高周波信号を低い周波数の I F信号に変換する受信ミキサ（ダウンコンバータ）で主に構成される。

I F信号処理部 1 2 1は、送信部のベースバンド信号の変調部、受信部のフロントエンド部から I F信号をさらに変換、増幅する部分（ミキサ、 I F増幅器）で主に構成される。

ベースバンド部は、デジタル方式では音声、データ、映像信号の符号 '復号処理を行うコーデック、伝送の多重化方式（時分割、周波数分割、符号分割）に対するチャネルの選局などを行うためのコーデック，ベースバンド信号（音声、デ

—夕、映像信号）の変調部（送信側の I F信号への変翻）と I F信号の復調部（受信側のベースバンド信号への復調）で主に構成され、アナログ方式では復調部（周波数弁別器：ディスクリミネ一夕）、変調部、音声、デ一夕信号処理部で主に構成する。ベースバンド部では通信方式によりアナログ信号、デジタル信号のいずれかを扱うことになり、それぞれに応じてアナログ専用処理 I Cとデジタル専用処理 I Cを別々に用いるか、アナログ Zデジタル信号処理の両方を行う一体型 I C を用いる。

この他に、上記各部を制御するための C P U、メモリ部 1 2 8と、電源部 1 2 9がある。 C P U、メモリ部 1 2 8は所望の通信方式に応じて上記の高周波部 1 2 0、中間周波数信号処理部 1 2 1、ベースバンド部 1 2 2の制御などを行う。電源部は電池、商用電源などから D C— D Cコンバータ、レギユレ一夕などを用いて、各部の回路の動作電圧に応じて正電源あるいは負電源を発生させる。上記の高周波部 1 2 0、中間周波数（I F ) 信号処理部 1 2 1、ベースバンド部 1 2 2力少なくとも 1つ以上のプリント基板（誘電体基板など）に集積化され、これらを情報通信機器きよう体にまとめて実装することにより、従来例に比ベて小型化と低コスト化が可能であり、周波数帯、送信出力電力、変調方式の異なる方式を共用できる高付加価値な情報通信機器端末が得られる。

24 差替え用紙（規則 26) 図 8は、本発明によるスィッチ付き電力増幅器を用いた情報通信機器の構成図である。図 8に示す情報通信機器は、モード 1、モード 2のそれぞれに対する送信 ·受信の切り替え用スィツチを備えている。本発明のスィツチ付き電力増幅器 138の出力側にモード 1およびモード 2にそれぞれ対応する第 2の単極 2投スイッチ 140および第 3の単極 2投スィッチ 141が接続される。スィッチ 14 0およびスィッチ 141は、送信および受信を切り替える役割（モード 1 ： TX1 および R XIの切り替え、モード 2 ； TX2および R X2の切り替え）を果たす。第 2の単極 2投スィッチ 140の単極側には第 1のアンテナ（モード 1用） 1 42と第 1のフィル夕 144が、第 3の単極 2投スィツチ 141の単極側には第 2のアンテナ（モード 2用） 143と第 2のフィル夕 145 1が接続される。モード 1用受信端 RX1側には第 1のローノイズアンプ 146、第 1のローカルアンブ 147、第 1のミキサ 148が、モード 2用受信端 R X2側には第 2の口一ノィズアンプ 149、第 2のローカルアンプ 1 50、第 2のミキサ 1 51が接続される。

図 9の（a)および (b)は、図 8において第 1の単極 2投スィッチ 139および第 2の単極 2投スィッチ 140の 2つの単極 2投スィツチをまとめた第 1の DP D T (Du a 1 -P o 1 e-d u a 1 - t h r ow) スィツチ 1 52の具体的構成例を示す図である。第 1の単極 2投スィッチ 1 39の単極端 P 1、第 2の単極 2投スイッチ 140の単極端 P 2、第 1の単極 2投スィッチ 1 39の投端（モード 2送信側） T l、第 2の単極 2投スィッチ 140の投端（モード 1受信側） Τ 2が第 1の DPDTスィッチ 152の各ポートの相当し、各ポート間に第 1〜4のスィツチング用トランジスタ（T SW1〜T SW4) と各ポート端子に並列に第 5〜 8のスイッチング用トランジスタ（TSW5〜T SW8) が接続されている（T S '5〜T Si'8 はポート間の所望のァイソ一レ一シヨンに応じて接続する場合と、接続しない場合がある）。各ポート間は S PST (S i n g 1 e-p o 1 e-s i n g 1 e- t h r ow) スィッチにより接続されていることになる。これにより P Iからの信号を P 2と T 1に切り替える役割と、 P 2において受信時に T 2に切り替える役割とを果たすことができる。

図 1 0の（a)および (b)は、図 8においてモード 2のアンテナとして 2本（第 2

25 差替え用紙（規則 26) のアンテナ 143、第 3のアンテナ 1 54)、フィル夕として 2個（第 2のフィル夕 145 1、第 3のフィルタ 1452) を用いてダイバーシティ送受信を行う場合の送受信切り替えスィツチの具体的構成例を示す図である。このダイバーシティ方式は電波の反射、散乱により送受信の状況が変わる中で、送受信が良好なァンテナに切り替えるものである。送受信切り替えスィッチは第 2の DPDTスィツチ 1 53で構成でき、第 2の DP DTスィッチ 1 53の P 1 ' (第 2のアンテナ側：モード 2用）、 P 2 ' (第 3のアンテナ側：モード 2用）、 T 1 ' (モード 2送信側）、 T2 ' (モード 2受信側）が第 2の DPDTスィッチ 153の各ポートの相当し、各ポート間に第 9〜1 2のスイッチング用トランジスタ（T SW9〜丁 SW12) と各ポート端子に並列に第 1 3〜 16のスイッチング用トランジスタ（T SW13〜T SW16) が接続されている（T SW13〜T SW16はポー卜間の所望のァイソ一レーシヨンに応じて接統する場合と、接铳しない場合がある），各ポート間は S P ST (S i n g 1 e-p o 1 e-s i ng l e-t h r ow)スィツチにより接統されていることになる。これにより、アンテナ側のポート、すなわち P 1 \ P 2 ' を選択して、送信、受信側のポート、すなわち Τ Γ、 Τ2' の切り替えを行うことができる。

図 1 1は、本発明によるスィッチ付き電力増幅器を用いた通信機器の構成図である。図 8と異なりアンテナ部をモード 1およびモード 2で共用する。スィッチ付き電力増幅器のモード 1およびモード 2の出力の切り替え用スィッチ 1 55と、送信および受信の切り替え用スィッチ 1 56とを用いる。

本発明のスィッチ付き電力増幅器 138の出力側にモード 1、モード 2を切り替えるための第 1の単極 2投スィッチ 1 55が接続され、その後に送信と受信を切り替える役割（モード 1 ： Τ XI と R XIの切り替え、モード 2 ； Τ Χ2と R Χ2 の切り替え）を果たす第 2の単極 2投スィッチ 1 56が接続される。第 2の単極 2投スィツチ 1 56の単極側にはフィル夕 1 57 (モード 1、モード 2共用）、ァンテナ 1 58 (モード 1、モード 2共用）が接続される。

なお、 GaAsMESFET、単極 2投スィッチ、入力、段間、出力整合回路を実現するには、上記で示した方法以外のハイプリッド I Cや MM I Cを用いた構成であってもよい。以下では、上記で説明した方法も含めて（1) ハイブリツ

26 差替え用紙（規則 26> ド I C、および（2) MM I Cの構成および実装を説明する。

なお、本明細書において「ディスクリート部品」とは、以下の（1) に述べるハイブリッド I Cを構成する部品を意味する。ディスクリート部品には、具体的には、チップキャパシ夕、チップインダク夕、チップ抵抗、チップ FETなどのチップ部品や MM I Cにパッケージされた部品などがある。このことは、以下の実施例についてもあてはまる。

(1) ハイブリツド I C (H I C)

上記の部品を個別にプリント基板に実装する。ここで「ブリント基板」は、高周波部、中間周波数信号処理部、またはベースバンド部が実装される基板（「マザ一ボード基板」ともいう）を意味する。以下にハイブリッド化を、（1. 1) Ga AsMESFET, (1. 2) 単極 2投スィッチ、（1. 3) 受動回路、および（1. 4) 1. 1〜1. 3の組み合わせに分けて説明する。

(1. 1) GaAsMESFET

( a )榭脂モールドパッケ一ジ、あるいはセラミックパッケージに実装する（セラミックキャリア上に実装され樹脂封止されている）。

(b) ベアチップを用い、ブリント基板に Back to face, つまりプリント基板の主面にチップの能動素子が形成されていない面を向けて銀ペース卜などを用いて実装する、あるいは face to face, つまりブリント基板の主面に、能動素子とパッドにマイクロバンプなどが形成されているチップの主面を向けて実装する。

(1. 2) 単極 2投スィッチ

(a) P I Nダイオードを用いた回路（樹脂モールドされた P I Nダイオードとそれの周辺回路）を使う。

(b) GaAsMESFETを用いた集積回路（G a A s M E S F E Tとその周辺素子を一体化し、樹脂モールドされた回路）を使う。

(1. 3) 受動回路（入力、段間、出力整合回路を含めた受動回路）

(a) チップ部品（チップインダク夕、チップキャパシ夕、チップ抵抗など）を用いる。

(b) 半導体基板を用いる。（狭義の意味での MM I C化）

通常、半導体基板（S i、 GaAsなどの化合物半導体）上に、集中定数素子

27 差替え用紙（規則 26) のうち、インダク夕ンス成分はマイクロストリップライン（高インピーダンスラインなど）、スパイラルインダクタなど、キャパシタンス成分は M I M (Metal

InsulatorMetal) キャパシ夕、くし形キャパシ夕など、抵抗成分は薄膜抵抗（N i C rなど）、イオン注入抵抗、能動素子を用いた抵抗などを形成して用いる。分布定数素子ではインダク夕ンス成分、容量成分を実現するために先端開放スタブ、先端短絡スタブなどをパターン形成して用いる。

これらの素子は、ベアチップで実装する他に、 GaAsMESFETチップを含めたマルチチップでパッケージに封止するなどして、ブリント基板に実装する。

(c) 誘電体基板を用いる。ブリント基板（ガラスエポキシ： ε r=4.9, ガラスフッ素 'テフロン： ε r=2.6、ガラス熱硬化 ΡΡΟ樹脂 ε r=3.5、 10.5など）、セラミック基板（アルミナなど）などの上に、ストリップライン、 M I Mキャパシ夕、薄膜抵抗を形成する。

上記のプリント基板のうちガラスエポキシ製基板は高周波部、中間周波数信号処理部、ベースバンド部が実装されるマザ一ボード基板として使う。ガラス熱硬化 PPO樹脂製基板は多層基板として各層間にストリップライン、薄膜抵抗を作製して使うことも可能である。セラミック基板に関してはセラミックパッケージのキヤリァ部にパターン化して、他の部品とマルチチッブで実装することも可能である。

(1. 4) 上記（1. 1) 〜（1. 3) の組合せ

例えば、整合回路を含めた受動回路において、半導体基板上に作製する部分、チップ部品を使う部分、プリント基板上でパターン化して使う部分に分けて構成する。上記の半導体基板上に作製された受動回路は G aAsMES FETチップなど他の部品とのマルチチップ化、あるいは後で述べる MM I Cとして一体化も行える。

( 2 ) MM I C

上記の個別部品を MM I C (Monolithic Microwave IC)化する。以下に、本実施例の構成に対応させて、 MM I Cの搆成を説明する。図 12は、本発明の電力増幅器のなかで MM I C化する部分を示す図である。以下の説明は、図 1 2に付された記号（A)、 (B) — 1〜（B) — 9に対応する。図 12において、点線で

28

¾替え用紙（規則 26) 囲まれた部分が MM I C化される部分である。

(A) 本実施例のスィッチ付き電力増幅器全体を MM I C化する。本実施例のスィッチ付き電力増幅器の構成部品である第 1、第 2、第 3の電力増幅器 PA1, PA2, PA3、第 1、第 2の単極 2投スィッチ SW1、 SW2、第 1、第 2の入力整合回路 PC 1、 PC 2、第 1、第 2の段間整合回路 PA202、 PA30 2、第 1、第 2の出力整合回路 PA202、 PA 303をすベて MM I C化する。

(B) 本実施例のスィッチ付き電力増幅器において選択的に MM I C化する。第 2の単極多投スィッチ SW2と、第 2の単極多投スィッチ SW2の単極端子に接続された電力増幅器 P A 1と、第 2の単極多投スィツチ S W 2の多投端子に接続された第 2、第 3の電力増幅器 PA2、 PA3の中から MM I C化する部品を選択し、同一半導体基板上で組み合わせる。以下には、主要な組み合わせを示したが、これに限定されるものではない。

(B) 一 1 ：第 2の単極多投スィッチ SW2と、第 1の電力増幅器 PA1を組み合わせる。

(B) 一 2 ： (B) 一 1の構成要素と、これを除く構成要素（第 2、第 3の電力増幅器 PA2、 PA 3、第 1、第 2の入力整合回路 PC 1、 PC 2など）の少なくとも 1つとを組み合わせる。

(B) — 3 ：第 2の単極多投スィッチ SW 2と、第 1の電力増幅器 P A 1を除く構成要素（第 2、第 3の電力増幅器 PA2、 PA3、第 1、第 2の入力整合回路 PC 1、 PC 2など）の少なくとも 1つを組み合わせる。

(B) -4 ：第 1の単極多投スィッチ SW1と、第 1の電力増幅器 P A 1を組み合わせる。

(B) 一 5 ： B— （4) の構成要素と、これを除く構成要素（第 2、第 3の電力増幅器 PA2、 PA3, 第 1、第 2の入力整合回路 PC 1、 PC2など）の少なくとも 1つとを組み合わせる。

(B) 一 6 ：第 1の単極多投スィッチ SW1と，第 1の電力増幅器 P A 1を除く構成要素（第 2、第 3の電力増幅器 PA2、 PA3、第 1、第 2の入力整合回路 PC 1、 PC 2など）の少なくとも 1つを組み合わせる（（B) —3との重複部は除く）。

29 差替え用 ^ (mm) (B) - 7 ：第 1の単極多投スィッチ SW1と、第 2の単極多投スィッチ SW 2と、第 1の電力増幅器 P A 1とを組み合わせる。

(B) —8 ： (B) — 7の構成要素と、これ以外の構成要素（第 2、第 3の電力増幅器 PA2、 PA3、第 1、第 2の入力整合回路 PC 1、 PC 2など）の少なくとも 1つとを組み合わせる。

(B) -9 ：第 1の電力増幅器 PA1と、第 1、第 2の単極多投スィッチ SW 1、 SW2を除いた構成要素（第 2、第 3の電力増幅器 PA2、 PA3、第 1、第 2の入力整合回路 PC 1、 PC 2など）の少なくとも 1つとを組み合わせる。なお、 MMI C化には第 2、第 3の電力増幅器 PA2、 PA3それぞれの Μλί I C化、さらに、第 2、第 3の電力増幅器 ΡΑ2、 ΡΑ3においてそれぞれの出力整合回路以外を MM I C化する場合のように、上記の各電力増幅器の構成素子 (能動素子、受動回路など）を選択して MM I C化することも含まれる。上記（B) 一：！〜（B) — 9において MM I C化されたチップは、樹脂モールドパッケージに封止するか、ベアチップ実装などの構成をとる。

ここで、（A) および（B) において MM I C化されない部品は（1) で述べたように個別に部品をプリン卜基板に実装する。 MM I Cとハイプリッド I Cを並用することが実用上の低コスト、高性能化の観点から行われる。つまり、 MM I C、ハイブリッド I Cのメリット、デメリットは逆関係にあり、相互補間されるためである。 MMI C化では、各々機能する部品を一体化 ·集積化してさらなる高性能化、小型化、低コス卜化が図られ、高付加価値が得られるメリットがある。いっぽうでデメリットとしては、前工程、後工程での歩留の低下によるコスト高、個別部品による調整が不可であることによる性能の低下、さらに扱う出力電力が 1 W以上に高くなると半導体基板の熱放散の限界から特性劣化 (利得低下など）、信頼性上の問題（素子の熱暴走、素子破壊など）が生じることなどがある。これらの点の逆がハイブリッド I Cのメリットおよびデメリットとなる。

図 13は、本実施例のスィッチ付き電力増幅器 1 09を MM I Cとハイプリッド I Cとによって実現した構成を示す図である。このスィッチ付き電力増幅器 1 09は、上記の（B) — 1、すなわち第 2の単極多投スィッチ SW2と第 1の電力増幅器 P A 1とを同一半導体基板上に形成したスィッチ一体型電力増幅器 1 3

30 差替え用紙（規則 26) 1と、 MM I C化した第 2、第 3の電力増幅器 134、 135と、第 1の単極多投スィッチ SW1と、ハイプリッド I C化した第 1、第 2の入力整合回路 136、 137で構成される。電源電圧および制御電圧は図 4の説明に準ずる。

なお、上記で電力増幅器の能動素子として用いた G aAsMESF E T以外にも、エンハンスメント型の G a A sMESFETや他の半導体基板上に形成されたトランジスタ（MOSFET、 HBT、 HEMTなど）などの能動素子でもよい。

また、現状、携帯機器の動作要求は N i Cd電池 3本、あるいは L iイオン電池 1本に相当する 3. 0〜3. 4 Vの電圧を前提にしているため、本実施例の G aAsMESFETの動作電源電圧は 3. 5 Vである力、他のロジック用 I の動作電圧、あるいは情報通信機器の種類によってはこれ以外の電源電圧の設定も可能である。規定亀圧で動作する最適な能動素子を使用すれば、 3. 5V以外の動作電圧でも本実施例は実現できる。

さらに、本実施例では G a A s ME S F E Tのゲート電圧は D C— D Cコンパ一夕により発生した負電圧を用いているが、単一正電源で動作する能動素子を選択すれば負電源が除去され、本実施例は実現できる。

本実施例の第 1の電力増幅器 PA1、第 2の電力増幅器 PA2、第 3の電力增幅器 PA3は 1段増幅器であるが、多段増幅器を用いてもよく、例えば、第 1の電力増幅器の入力側に駆動用電力増幅器が付加されてもよい。

本実施例では受動回路として電力増幅器を構成する整合回路を取り上げて説明したが、整合の役割を果たす受動素子に限らず、電源供給ラインのチョークインダク夕、バイパスコンデンサ、バイアス印加用分割抵抗、フィル夕、高調波トラッブ回路、アツテネ一夕などの受動回路も含まれる。例えば、電源供給ラインのチョークインダク夕、バイパスコンデンサ、ノィァス印加用分割抵抗が MM I C 化した電力増幅器に含まれてもよく、フィル夕に関して高周波信号の送受信の周波数が異なる場合には出力整合回路の後に、所定の通過帯域幅のバンドバスフィルタを挿入してもよく、出力整合回路に高調波トラップ回路を挿入してもよい。本実施例では、単極 2投スィッチを用いて、 2種類の方式に対応した高周波信号を送信するが、上記の切り換え用のスィッチとしては， 3投以上の多投端子を

31 差替え用紙（規則 26) 有する単極多投スィツチ、あるいは 2極以上の多極端子を有する多極 2投スィッチ、まとめると多極多投スィッチであっても、所望の電力増幅器、および情報通信機器は構成できる。

本実施例の電力増幅器の機能をまとめると、所望の送信周波数 f 1、 f 2に応じて第 1、第 2の単極 2投スィッチ SW1、 SW2を同期して切り替えること、すなわち各周波数に対応して、第 1、第 2の入力整合回路 PC 1、 PC 2および第 2、第 3の電力増幅器 PA2、 PA3を切り替えることにより、 f l、 f 2、 Pou t 1, Pou t 2がそれぞれ異なる高周波信号を送信できることである。この他に送信可能な方式として、周波数 f l、 f 2がほぼ同一带域で、 f l、 f 2の出力電力 Pou t 1、 Pou t 2が異なる高周波信号もある。一例を以下に表で示す。

モード 1 ：スペクトラム拡散（S S)、 QP SK変調方式

モード 2 ： FM変調方式上表において、モード 2のアナログの FM変調方式では、電力増幅器としては非線形、飽和電力増幅器でも使用可能であり、第 2の出力整合回路 PA 303に対しては、規定の出力電力 31 dBmにおいて高い電力付加効率と高い高調波成分抑圧比が得られるように整合がとられる。第 1の出力整合回路 PA 203に対しては、規定の出力電力 26 dBmにおいて隣接チャンネル漏洩電力、相互変調歪（IMD：異なる複数の信号を増幅する場合に生じる mfa土 nfb[m, nは整数]の周波数成分）を抑制した上で、高い電力付加効率が得られるように整合がとられる。

また、 Pou t l、 Pou t 2がほぼ同じで、 f l、 f 2が異なる高周波信号を送信することもできる。一例を下表に示す。

32 替え用紙（規^ 26) f Pou t 通信方式

モード 1 f 1 90 OMH z P o u t 1 31 d Bm デジタル変調モード 2 f 2 1. 5 GH z P o u t 2 31 d Bm デジタル変調

モード 1 : 71 4シフト DQPSK変調方式

モード 2 ： 7ΓΖ4シフト DQPSK変調方式

(実施例 2 )

図 14〜18は、本発明のスィッチ付き電力増幅器の第 2の実施例を説明するための図である。このスィツチ付き電力増幅器は 4つのスィツチが時間的に同期して切り替わることにより、 2種類の周波数、 2種類の出力電力の高周波信号を送信する機能を有する。本実施例によれば、一例として下表に示すような周波数 f 、出力電力 Pou tの高周波信号を送信することができる。

モード 1 : π/4シフト DQP SK変調方式

モード 2 ： πΖ4シフト DQP SK変調方式図 14は、本発明のスィッチ付き電力増幅器の第 2の実施例の構成図である。第 1の電力増幅器 P A 1の入力側には第 1の単極 2投スィッチ SW1と、モード 1用の第 1の入力整合回路 PC 1と、モード 2用の第 2の入力整合回路 PC 2 とが接続され、第 1の電力増幅器 P A 1の出力側には第 2の単極 2投スィツチ S W2と、モード 1用の第 1の出力整合回路 PC 3と、モード 2用の第 2の電力増幅器 P A 2とが接続されている。

第1の電カ増幅器？八1は、第1、第2の03八51\1£5?£丁 PA 1 0 1、 PA1 02と、第 1、第 2の段間整合回路 PC 4、 PC 5、第 3、第 4の単極 2 投スィッチ SW3、 SW4を有する。第 2の電力増幅器 PA2は、第 3の GaA

33 差替え用紙（規 26) sMESFET PA201、第 3の段間整合回路 P A 202、第 2の出力整合回路 PA 203を有する。

第 1の電力増幅器 P A 1と、第 2の電力増幅器 P A 2をそれぞれ構成する第 1、第 2の GaAsMESFET PA101、 PA 102, PA201は、デプレッシヨン型であり、ゲート幅（Wg) がそれぞれ lmm、 4mm、 30 mmである。 "^8が1111111でぁる第1の03八5^£5?£丁 P A 101と第 1の単極 2投スィツチ S W 1とを G a A s基板上に一体化（第 1のスィツチ付き電力増幅器 SWPA1) し、 Wgが 4mmである 2の GaA sMESFET PA 10 2と第 2の単極 2投スィッチ SW2とを GaAs基板上に一体化（第 2のスイツチ付き電力増幅器 SWPA2) し、それぞれ樹脂モールドパッケージに封止する。 Wgが 30mmである第 3の GaAsMESFET PA201は、セラミックパッケージに実装する（セラミックキャリア上に実装され樹脂封止されている）。第 1、第 2の単極 2投スィッチ SW1、 SW2は、 GaAsMESFETを用いた集積回路を用いる。図 15は、スィッチ SW1および SW2の回路図である。 GaAsMESFETを用いた集積回路は、第 1の並列 G a A s ME S F E T 1 516、第 1の直列 GaAsMESFET 1517、第 2の並列 GaAsMES FET 1518、第 2の直列 GaAsMESFET 1519、第 1の抵抗 152 0、第 2の抵抗 1521、第 3の抵抗 1522、第 4の抵抗 1523を有しており、制御電圧 VC 1、 VC 2を印加することにより、第 3の端子 1 503と、第 1の端子 1501、第 2の端子 1502とを切り換える。上記 GaAsMES F ETの Wgは 1. 2mmである。

第 3、第 4の単極 2投スィッチ SW3、 SW4は P I Nダイオードを用いた回路（樹脂モールドされた P I Nダイオードとその周辺回路 DCカットの C、チヨークの Rまたは L)、あるいは GaAsMESFETを用いた集積回路（GaAs ME S FETとその周辺素子を一体化し、樹脂モールドされた回路）を用いる。図 16は、スィッチ 3および SW4の回路図である。 P I Nダイオードを用いた回路は、第 1の並列 P I Nダイオード 1604、第 1の直列 P I Nダイオード 1605, 第 2の並列 P I Nダイオード 1606、第 2の直列 P I Nダイオード 1607、第 1のチョークインダク夕 1608、第 2のチョークインダク夕 16

34 差替え用紙（規則 26) 09、第 3のチョークインダクタ 1610、第 1の直流阻止コンデンサ 1611、第 2の直流阻止コンデンサ 1612、第 3の直流阻止コンデンサ 1613、第 1 のバイパスコンデンサ 1614、第 2のバイパスコンデンサ 1615を有しており、制御電圧 VC 1、 VC 2を印加することにより、第 3の端子 1603と、第 1の端子 1601、第 2の端子 1602とを切り換える。

第 1、第 2、第 3の GaAsMESFET PA101、 PA 102, PA2 01の動作電源電圧はドレイン電圧が約 3. 5 V、ゲー卜電圧は負電圧（約一 2.

0 V〜一約 3. 0V) である。第 1の GaAsMESFET PA101では利得を重視し、第 2、第 3の GaAsMESFET PA 102、 PA201では入出力特性の線形性、デジタル歪特性を重視して AB級（I d s sの約 10%のアイドル亀流）で動作させている。第 1、第 2、第 3の GaAsMESFETの

1 d s sは、それぞれ約 250mA、 900mA, 7. OAである。

第 1、第 2の単極 2投スィッチ SW1、 SW2は、 0. 0VZ— 4. 7Vの制御電圧、第 3、第 4の単極 2投スィッチ SW3、 SW4は、 P I Nダイオードを用いた回路では 0 VZ12 Vの制御電圧、 GaAsMESFETを用いた集穣回路では 0V/— 4. 7 Vの制御電圧で使用する。

実施例 1で説明した整合回路の実現手法に準じて、第 1、第 2の入力整合回路 PC 1、 PC2と、第 1、第 2、第 3の段間整合回路 PC 4、 PC 5、 PA20 2と、第 1、第 2の出力整合回路 PC 3、 PA203とのパラメ一夕を決める。これにより、本実施例の πΖ4シフト DQP SK変調方式で必要とされる歪特性が満たされる。各段のレベルダイヤは、入力電力が約 0 dBmに対して第 1の電力増幅器 P A 1の出力電力は約 22. 5dBm、モード 1では第 1の出力整合回路 PC 3で約 0. 5 d Bロスし最終的に 22 d Bm出力、モード 2では第 2の電力増幅器 P A 2により最終的に 31 dBm出力となる。

上記の各整合回路において、その等価回路は集中定数素子成分の組合せにより表され、第 1、第 2の入力整合回路 PC 1、 PC 2と、第 3の段間整合回路 PA

202, 第 1、第 2の出力整合回路 PC 3、 PA203は、チップ部品のチップインダク夕、チップコンデンサ、チップ抵抗を用いて実現する。

図 17は、第 2の実施例のスィッチ付き電力増幅器の構成図である。上記で説

35 差替え用紙（規則 26) 明した本実施例のスィッチ付き電力増幅器 124の構成要素と、第 1、第 2、第 3の GaAsMESFET PA101、 PA102、 PA201へのドレイン電圧ゲート電圧供給部 125、 126、 127と、第 1、第 2、第 3、第 4の単極 2投スィッチ SW1、 SW2、 SW3、 SW4の制御電圧供給部 128、 1 29、 130、 131とをブリント基板 132上に実装している。

Vdd l/Vgg l、 Vdd 2/Vgg2、 Vcld 3/Vgg 3は第l、第2、第 3の GaAsMESFET PA101、 PA 102, PA201へ供給されるドレイン«圧ゲー卜電圧であり、 Vc l、 Vc 2、 Vc 3、 Vc 4は第 1、第 2、第 3、第 4の単極 2投スィッチ SW1、 SW2、 SW3、 SW4へ供給される制御電圧である。

これらドレイン電圧/ゲート電圧供給部 125、 126、 127 (電源制御回路）と、第 1、第 2、第 3、第 4の単極 2投スィッチ SW1、 SW2, SW3、 SW4の制御電圧供給部 128、 129、 130、 131 (給電回路）の電源制御は連動するよう構成する。例えば出力選択が P ou t 1の場合には、 SW1は P i n 1 , SW3、 SW4は PC4、 S W 2は P o u t 1を選択するように給電回路を制御し、使用しない PA201は低消費電力化のため動作しないようにドレイン電圧/ゲート電圧供給部 127を制御する。

上記ドレイン電圧 Zゲート電圧供給部は、チョークとしてのチップインダク夕とバイパスコンデンサ、あるいは、スィッチ付き電力増幅器を実装するためのプリント基板上のマイクロストリップラインとバイパスコンデンサを用いて構成する。

なお、本実施例のようにモード 1、モード 2で規定される出力電力が異なる場合や、高周波信号の送受信状況が変化している場合には、出力電力を変えたり、一定に保つ必要がある。このため、送信用の電力増幅器の機能として、一定の出力電力を保持し、安定化させるための利得制御機能は必須であり、アツテネ一夕、自動利得制御（AGC、 ALC) 機能を有する電力増幅器などを組み込み、出力電力モニタをフィードバックして制御する。出力電力のモニタは、コンデンサ結合、あるいは方向性結合器により行う（構成例は実施例 1の図 5および図 6を参照)。

36

¾替え用 S (規則 26) 上記の本実施例のスィツチ付き電力増幅器 124を含めて、実施例 1の図 7の情報通信機器のブロック図で示した高周波部 120、中間周波数信号処理部 12 1、ベースバンド部 122が少なくとも 1つ以上のプリント基板（誘電体基板など）に集積化され、これらを情報通信機器きよう体に実装することにより、従来例に比べて小型化と低コスト化が可能で周波数帯、送信出力電力、変調方式の異なる方式を共用できる高付加価値な情報通信機器端末が得られる。

具体的な情報通信機器の構成として、実施例 1の図 8〜 10に示した構成が考えられる。スィッチ付き電力増幅器に、モード 1、モード 2に対して送信 '受信の切り替え用スィッチを接続した場合と、ダイバーシティ送受信を行うためのスイッチを接続した場合であり、これらを用いることにより、モード 1、モード 2 に対する送受信を行うことができる。

さらに実施例 1の図 1 1のようにアンテナ部をモード 1とモード 2で共用し、スィツチ付き電力増幅器のモード 1とモード 2の出力の切り替え用スィツチと送信と受信の切り替え用スィッチを接続することによりモード 1、モード 2に対する送受信を行うことができる。

なお、本実施例のスィッチ付き電力増幅器は、以下の構成であっても実現できる。図 18は、本実施例の MM I C化の部分の範囲を示す図である。以下の説明の（182) 〜（185) は、図 18の点線部分に付された参照符号と対応する。下記（182) 以降で示す MM I C化については、コスト、チップ製造歩留りなどの観点から実用的なものだけを示した。しかし、これに限定されたものではなく、実施例 1で示したハイブリッド I C、 MMI Cの構成、実装でもよい。

(181) ： GaAsMESFET, 単極 2投スィッチ、整合回路、その他の周辺回路をハイブリッド I Cで構成する。 Wgが lmm、 4mmの G a As. ME SFE丁は樹脂モールドパッケージに封止する。

( 182) ：第 1のスィッチ付き電力増幅器 SWP A 1に、第 3の単極 2投スイッチ SW3、第 1、第 2の入力整合回路 PC 1、 PC 2, 第 1、第 2の段間整合回路 PC 4、 PC 5の少なくとも 1つを組み込み、樹脂モールドする。

(183) ：第 2のスィッチ付き電力増幅器 SWPA2に、第 4の単極 2投スイッチ SW4、第 1の出力整合回路 PC 3、第 3の段間整合回路 PA202のう

37 差替え用紙（規則 26) ち少なくとも 1つを組み込み、樹脂モールドする。

(184) ：第 2の単極 2投スィッチ SW2と、第 2の電力増幅器 PA 2を G a As基板上に一体化し、樹脂モールドする。

(185) ：第 2の G a A s ME S FET P A 102と、第 2の電力増幅器 PA2を GaAs基板上に一体化し、樹脂モールドする。

上述の（182) 〜（185) において、 MM I C化された整合回路は、 Ga As基板上のマイクロストリップライン、スパイラルインダク夕、 M I M (Metal Insulator Metal) キャパシ夕、くし形キャパシ夕、薄膜抵抗（N i C rなど、）などを組み合わせて有しており、 MM I C化されない部品については個別に部品をブリント基板に実装する。

なお、 !^1 化には第1、第 2の電力増幅器 PA1、 PA 2それぞれの MM I C化に加えて、第 2の電力増幅器 PA 2においてそれぞれの出力整合回路以外を MM I C化する場合のように、上記の各電力増幅器の構成素子（能動素子、受動回路など）を選択して MM I C化することも含まれる。

なお、上記で電カ増幅器の能動素子として用ぃた〇3八5^£5?£丁以外にも、ェンハンスメント型の G a A s MES F E Tや他の半導体基板上に形成されたトランジスタ（MOSFET, ΗΒΤ, ΗΕΜΤなど）などの能動素子でもよい。

また、現状、携帯機器の動作要求は N i Cd電池 3本、あるいは L iイオン電池 1本に相当する 3. 0〜3. 4 Vの電圧を前提にしているため、本実施例の G aAsMESFETの動作電源電圧は 3. 5Vであるが、他のロジック用 I Cの動作電圧、あるいは情報通信機器の種類によってはこれ以外の電源電圧の設定も可能である。規定電圧で動作する最適な能動素子を使用すれば、 3. 5V以外の動作電圧でも本実施例は実現できる。

さらに、本実施例では GaAsMESFETのゲート電圧は DC— DCコンパ一夕により発生した負電圧を用いているが、単一正電源で動作する能動素子を選択すれば負電源が除去され、本実施例は実現できる。

本実施例の第 1の電力増幅器 PA1、第 2の電力増幅器 PA2、第 3の電力増幅器 PA3は 1段増幅器であるが、多段増幅器を用いてもよく、例えば、第 1の

38 差替え用紙（規則 26) W

電力増幅器の入力側に駆動用電力増幅器が付加されてもよい。

本実施例では受動回路として電力増幅器を構成する整合回路を取り上げて説明したが、整合の役割を果たす受動素子に限らず、電源供給ラインのチョークインダク夕、バイパスコンデンサ、バイアス印加用分割抵抗、フィル夕、高調波トラップ回路、アツテネ一夕などの受動回路も含まれる。例えば、電源供給ラインのチヨ一クインダクタ、バイパスコンデンサ、バイアス印加用分割抵抗が MM I C 化した電力増幅器に含まれてもよく、フィル夕に関して高周波信号の送受信の周波数が異なる場合には出力整合回路の後に、所定の通過帯域幅のバンドパスフィル夕を挿入してもよく、出力整合回路に高調波卜ラップ回路を挿入してもよい。本実施例では、単極 2投スィッチを用いて、 2種類の方式に対応した高周波信号を送信するが、上記の切り換え用のスィッチとしては、 3投以上の多投端子を有する単極多投スィッチ、あるいは 2極以上の多極端子を有する多極 2投スイツチ、まとめると多極多投スィッチであっても、所望の電力増幅器、および情報通信機器は構成できる，

本実施例のスィツチ付き電力増幅器の仕様の他に、以下の仕様のものでも実現できる。

：ード 1 : π / 4シフト D Q P S K変調方式

：ード 2 ： F M変調方式

39

差替え用紙（規則 26> 後者の仕様においてモード 2のアナログの FM変調方式では、電力増幅器としては非線形、飽和電力増幅器でも使用可能であり、第 2の出力整合回路 P A20 3に対しては、規定の出力電力 31 d Bmにおいて高い電力付加効率と、高い高調波成分抑圧比が得られるように整合がとられる。第 1の出力整合回路 P C 3に対しては、規定の出力電力 22 dBmにおいて隣接チャンネル漏洩電力を抑制した上で、高い電力付加効率が得られるように整合がとられる。

(実施例 3)

図 2 1〜24は、本発明によるスィッチ付き電力増幅器の第 3の実施例を説明するための図である。このスィッチ付き電力増幅器は、最終出力段電力増幅器の駆動電力増幅器（ドライバアンプ）として，広带域電力増幅器を用い、スィッチが時間的に同期して切り替わることにより、 2種類の周波数、 2種類の出力電力の高周波信号を送信する機能を有する。

上記の広带域 ®力増幅器は、一般的には所望の 2種類以上の周波数蒂を覆う周波数範囲で平坦な特性で、所望特性を満たすものを指し、図 1 9は、 3dB帑域幅を説明するための図である。図 19に示すように利得の 3 dB带域幅（ΔΠ が所望の周波数範囲（周波数 f l〜 f 2) を含むとして定義する。以降、利得の 3 (18袼域幅厶は、約 800 MHzから約 2. 5 GHzの周波数を含む。図 1 9の周波数特性の平坦部に変動がある場合は、平坦部における平均値（通常、「丁 y p. 値」とよばれる）を求めて，その値から一 3 d Bの範囲を Δ f とする。また、広帑域電力増幅器に準ずる電力増幅器として、利得特性で少なくとも所望の 2種類以上の周波数带でピークを含む電力増幅器も使用できる（いわゆる「多周波整合電力増幅器」）。図 20は、 2つのピークを有する増幅器の 3 dB帯域幅を説明するための図である。図 20に示すように 2周波整合電力増幅器の場合には利得特性で 2つのピーク（第 1ピーク P 1および第 2ピーク P 2) における利得に対する 3 d B帯域（厶 f 1および 2) が所望の 2つの周波数（ f 1および ί 2) を含むとして定義する。

上記の広带域電力増幅器を用いることにより、実施例 1と実施例 2において必要であった入力整合回路と不要なスィッチが除去され、さらに小型化，高性能化

40

差替え用抵（規則 26) されたスィツチ付き電力増幅器が得られる。

下表に示すような周波数 f 、出力電力 Pou tの高周波信号を送信する場台を考える。

モード 1 ： π/4シフト DQP SK変調方式

モード 2 : スペクトラム拡散（S S)、 QP SK変調方式

図 21は、本発明のスィッチ付き電力増幅器の第 3の実施例の構成図である。第 1の電力増幅器 P A 1の出力側には、第 1の単極 2投スィッチ SW1と、モード 1用の第 2の電力増幅器 P A 2と、モード 2用の第 3の電力増幅器 P A 3とが接統される。

第1の電カ增幅器？八1は、第1の03八51^55?5丁 PA101を有し、第 2の電力増幅器 P A 2は、第 2の GaAsMESFET PA201, 第 1の段間整合回路 PA202、および第 1の出力整合回路 PA203を有し、第 3の電力増幅器 P A 3は、第 3の GaAsMESFET PA301、第 2の段間整合回路 PA302, 第 2の出力整合回路 PA 303を有する。

第 1の電力増幅器 PA1、第 2の電力増幅器 PA2、第 3の電力増幅器 PA 3 をそれぞれ構成する第 1、第 2、第 3の GaAsMESFET PA101、 P A201、 PA301は、デプレッション型であり、それぞれゲート幅（Wg) は、 1 mm, 4mm, 8mmである。

Wgが lmmである第 1の GaAsMESFET ?八101と第1の単極2 投スィッチ SW1とを G a As基板上に一体化（第 1のスィッチ付き電力増幅器 SWPA1) し、 Wgが 4mmである第 2の GaAsMESFET P A 201 と、第 1の段間整合回路 PA 202と、第 1の出力整合回路 PA 203とを G a As基板上に一体化（第 1の一体型電力増幅器 MMP A 1 ) し、 \¥ が811 11である第 3の GaAsMESFET P A 301と、第 2の段間整合回路 P A 30 2と，第 2の出力整合回路 P A303を G a As基板上に一体化（第 2の一体型

41 差替え用紙（規則 26) 電力増幅器 MMPA2) し、それぞれ樹脂モールドパッケージに封止する。

第 1の単極 2投スィツチ SW1は、 G a A s ME S F E Tを用いた集積回路を用いる（回路例は、実施例 2の図 15を参照）。

第 1、第 2、第 3の GaAsMESFET PA 1 01 , PA201、 PA 3 01の動作電源電圧は、ドレイン電圧が 3. 5 V、ゲート電圧は負電圧の約一 2. 0〜約一 3. 0Vである。第 1の GaAsMESFET PA 101では利得を重視し、第 2、第 3の GaAsMESFET PA 201 , PA301では入出力特性の線形性、デジタル歪特性を重視して AB級（ I d s sの約 10%のアイドル電流）で動作させている。第 1、第 2および第 3の GaAsMESFE丁の I d s sは、それぞれ約 250mA、約 900mAおよび約 1. 7Aである。また第 1の単極 2投スィッチ SW1は、 0Vノー 4. 7 Vの制御電圧で使用する。本実施例のスィッチ付き亀力増幅器では、第 1の電力増幅器 PA1として広带域電力増幅器を用いることにより、入力整合回路と、実施例 1および実施例 2で必要であった入力整合回路を切り換えるスィッチが不要になる。一般的に、このような電力増幅器の広域動作化を実現するために、主に以下に示す方法を用いる。図 22の（a)〜（d)は、電力増幅器の広帯域化を説明するための図である。図 22において、 2201は、能動素子 ME S F ETを、 2202は、出力端子を、 2203は、入力端子をそれぞれ示す。

(1) 能動素子 FET2201の出力端子（ドレイン端子） 2202と入力端子（ゲート端子） 2203との間に，抵抗 2204およびキャパシ夕 2205の直列回路を負帰還回路 0として挿入する（図 22の（a))。

(2) 能動素子 2201の入力側に、 π型、あるいは Τ型（第 1、第 2、第 3 の抵抗 R l、 R 2、 R 3) などのアツテネ一夕 2206を挿入する（図 22の（b))。

(3) 能動素子 2201の入力側に並列に抵抗 2207 (50 Ω) を挿入する (図 22の（c))。

( 4 ) 能動素子の入力側および出力側に広帯域で整合が可能な第 1および第 2 のインピーダンス変換回路 2208および 2209を挿入する。定抵抗回路であつてもよい。

本実施例では上記図 22の（a)に示す広帯域電力増幅器を用いる。第 1の電力増

42 差替え用紙（規則 26〉幅器 PA 1の負帰還回路の抵抗 2204およびキャパシ夕 2205は、第 1のスィツチ付き電力増幅器 SWP A 1とともに一体化され、樹脂モールドパッケージに封止する。

整合回路のパラメ一夕を決めるときには、第 1、第 2の段間整合回路 PA20 2、 P A302は、周波数 ί 1、 2にぉける第1の0&八51^£5?£丁 Ρ A 101の出力インピーダンスと、第 2、第 3の GaAsMESFET PA2

01、 PA301の入力インピーダンスとの整合を考慮する。第 1、第 2の出力整合回路 PA203、 PA 303のパラメ一夕の最適化は、実施例 1で説明した整合回路の手法に準じて行う。これにより、本実施例の πΖ4シフト DQP SK 変調方式、スペクトラム拡散 ZQP SK変調方式で必要とされる歪特性が満たされる。

上記の各整合回路において、その等価回路は集中定数素子成分の組合せにより表され、第 1、第 2の段間整合回路 ΡΑ202、 ΡΑ302, 第 1、第 2の出力整合回路 ΡΑ203, ΡΑ303は、 G a A s基板上のマイクロストリップライン、スパイラルインダク夕、 MI-M (Metal Insulator Metal) キャパシ夕、くし形キャパシ夕、薄膜抵抗（N i C rなど，）などを組み合わせて用いる。

図 23は、第 3の実施例のスィッチ付き電力増幅器の構成図である。上記で説明した本実施例のスィッチ付き電力増幅器 1 10の構成要素と、第 1、第 2、第 3の GaAsMESFET PA101、 PA 201 « PA301へのドレイン電圧 Zゲート電圧供給部 1 1 1、 112、 1 13と、第 1の単極 2投スィッチ S W1の制御電圧供給部 1 14とをプリント基板 1 15上に実装している。

Vdd lZVgg l、 Vd d 2/Vg g 2, Vdd 3/Vgg 3は、第 1、第

2、第 3の GaAsMESFET PA 101 , PA 201 , ΡΑ301へ供給されるドレイン電圧/ゲート電圧であり、 Vc 1は第 1の単極 2投スィッチ SW 1へ供給される制御電圧である。

これらドレイン電圧/ゲート電圧供給部 1 1 1、 1 12、 1 13 (電源制御回路）と、第 1の単極 2投スィッチ SW1の制御電圧供給部 1 14 (給電回路）の電源制御は連動するよう構成する。例えば出力選択が Pou t 1の場合には、 S W1は P ou t 1を選択するように給電回路を制御し、使用しない PA301は

43 差替え用紙（規則 26) 低消費電力化のため動作しないようにドレイン電圧 Zゲート電圧供給部 1 1 3を制御する。

上記ドレイン電圧ノゲート電圧供給部は、チョークとしてのチッブインダク夕とバイパスコンデンサ、あるいはスィッチ付き電力増幅器を実装するためのプリント基板上のマイクロストリッブラインとバイパスコンデンサを用いて構成する。なお、本実施例のようにモード 1、モード 2で規定される出力電力が異なる場合や、高周波信号の送受信状況が変化している場合には、出力電力を変えたり、一定に保つ必要がある。このため、送信用の電力増幅器の機能として、一定の出力電力を保持し、安定化させるための利得制御機能は必須であり、アツテネー夕、自動利得制御（A G C、 A L C) 機能を有する電力増幅器などを組み込み、出力電力モニタをフィードバックして制御する。出力電力のモニタは、コンデンサ結合、あるいは方向性結合器により行う。（構成例は実施例 1の図 5および図 6を参照)。

上記の本実施例のスィッチ付き電力増幅器 1 1 0を含めて、実施例 1の図 7の情報通信機器のブロック図で示した高周波部 1 2 0、中間周波数信号処理部 1 2 1、ベースバンド部 1 2 2が少なくとも 1つ以上のブリント基板（誘電体基板など）に集積化され、これらを情報通信機器きよう体に実装することにより、従来例に比べて小型化と低コスト化が可能で周波数帯、送信出力電力、変調方式の異なる方式を共用できる高付加価値な情報通信機器端末が得られる。

具体的な情報通信機器の構成として、実施例 1の図 8〜図 1 0に示した構成が考えられる。スィッチ付き電力増幅器に、モード 1、モード 2に対して送信 '受信の切り替え用スィツチを接铳した場合と、ダイバーシティ送受信を行うためのスィッチを接続した場合であり、これらを用いることにより、モード 1、モード 2に対する送受信を行うことができる。

さらに実施例 1の図 1 1のようにアンテナ部をモード 1とモード 2で共用し、スィッチ付き電力増幅器のモード 1とモード 2の出力の切り替え用スィッチと送信と受信の切り替え用スィツチを接統することによりモード 1、モード 2に対する送受信を行うことができる。

なお、本実施例のスィッチ付き電力増幅器の具体的構成例としては、以下の構

44 差替え用紙（規則 26) 成であっても実現できる。図 24の（a)〜（d)は、第 3の実施例の MM I C化する部分を示す図である。以下の説明の 242〜245は、図 24の点線に付された 242〜245の参照符号と対応する。（242)以降で示す MM I C化については、コスト、チップ製造歩留りなどの観点から実用的なものだけを示した。しかし、これに限定されたものではなく、実施例 1で示したハイブリッド I C、 MM I Cの構成、実装でもよい。

(241) ： GaAsMESFET、単極 2投スィッチ、整合回路、その他の周辺回路をハイブリッド I Cで構成する。 Wgが lmm、 4111111の03八5 1£ S FETは樹脂モールドパッケージに封止し、 Wgが 8mmの G a AsME S F ETはセラミックパッケージに実装する（セラミックキャリア上に実装され樹脂封止されている）。整合回路はチップ部品のチップインダク夕、チップコンデンサ、チップ抵抗を用いる。

(242) ：第 1のスィッチ付き電力増幅器 SWP A 1に、第 1の一体化電力増幅器 MMPA1, あるいは第 2の一体化電力増幅器 MMP A 2の少なくとも 1 つを組み込む。

(243) ：第 1のスィッチ付き電力増幅器 SWP A 1に、第 2の電力増幅器 PA2の第 1の出力整合回路 PA203を除いた部分、あるいは第 3の電力増幅器 P A 3の第 2の出力整合回路 P A 303を除いた部分の少なくとも 1つを組み込む。

(244) ：第 1の単極 2投スィッチ SW1と、第 2の電力増幅器 PA2、あるいは第 3の電力増幅器 P A 3の少なくとも 1つを G a A s基板上に一体化する。

(245) ：第 1の電力増幅器 PA1と、第 2の電力増幅器 PA2、あるいは第 3の電力増幅器 PA 3の少なくとも 1つを G a As基板上に一体化する。

(242) 〜（245) において、 MM I C化されたチップは、樹脂モールドパッケージに封止するか、ベアチップ実装などの構成をとり、また、 MM I C化された整合回路は G a A s基板上のマイクロストリップライン、スパイラルインダク夕、 MIM (Metal Insulator Metal) キャパシ夕、くし形キャパシ夕、薄膜抵抗（N i C rなど、）などの組み合わせを有しており、 MM I C化されない部品は個別に部品をプリン卜基板に実装する。

45 差替え用紙（規則 26) なお、 MM I C化には第 1、第 2、第 3の電力増幅器 PA 1、 PA 2、 PA3 それぞれの MM I C化に加えて、例えば第 1、第 2の電力増幅器 PA1、 PA2 においてそれぞれの出力整合回路以外を MM I C化する場合のように、上記の各電力増幅器の構成素子（能動素子、受動回路など）を選択して MM I C化する二とも含まれる。

なお、上記で電力増幅器の能動素子として用いた G a A s ME S F ET以外にも、エンハンスメント型の G a A sME S F E Tや他の半導体基板上に形成されたトランジスタ（MOSFET、 HBT、 HEMTなど）などの能動素子でもよい。

また、現状、携带機器の動作要求は N i Cd電池 3本、あるいは L iイオン電池 1本に相当する 3. 0〜3. 4 Vの電圧を前提にしているため、本実施例の G a A s MES FETの動作電源 ¾圧は 3. 5Vであるが、他のロジック用 I の動作電圧、あるいは情報通信機器の種類によってはこれ以外の電源電圧の設定も可能である。規定電圧で動作する最適な能動素子を使用すれば、 3. 5V以外の動作電圧でも本実施例は実現できる。

さらに、本実施例では G aAsMESFETのゲ一ト電圧は D C— D Cコンパ一夕により発生した負電圧を用いているが、単一正電源で動作する能動素子を選択すれば負電源が除去され、本実施例は実現できる。

本実施例の第 1の電力増幅器 PA1、第 2の電力増幅器 PA2、第 3の電力増幅器 PA3は 1段増幅器であるが、多段増幅器を用いてもよく、例えば、第 1の電力増幅器の入力側に駆動用電力増幅器が付加されてもよい。

本実施例では受動回路として電力増幅器を構成する整合回路を取り上げて説明したが、整合の役割を果たす受動素子に限らず、電源供給ラインのチョークインダクタ、バイパスコンデンサ、バイアス印加用分割抵抗、フィルタ、高調波トラップ回路、アツテネ一夕などの受動回路も含まれる。例えば、電源供給ラインのチヨ一クインダク夕、バイパスコンデンサ、バイアス印加用分割抵抗が MM I C 化した電力増幅器に含まれてもよく、フィル夕に関して高周波信号の送受信の周波数が異なる場合には出力整合回路の後に、所定の通過帯域幅のバンドパスフィル夕を挿入してもよく、出力整合回路に高調波卜ラップ回路を挿入してもよい。

46 差替え用抵（規則 26) 本実施例では、単極 2投スィッチを用いて、 2種類の方式に対応した高周波信号を送信するが、上記の切り換え用のスィッチとしては、 3投以上の多投端子を有する単極多投スィッチ、あるいは 2極以上の多極端子を有する多極 2投スイツチ、まとめると多極多投スィッチであっても、所望の電力増幅器、および情報通信機器は構成できる。

(実施例 4 )

図 2 5および図 2 6は、本発明のスィッチ付き電力増幅器の第 4の実施例を説明するための図である。このスィッチ付き電力増幅器は、最終出力段電力増幅器の駆動電力増幅器（ドライバアンプ)、前置駆動電力増幅器（プリドライバァンブ）として、広帯域電力増幅器を用い、スィッチが時間的に同期して切り替わることにより、 2種類の周波数、 2種類の出力電力の高周波信号を送信する機能を有する。広帯域電力増幅器（前述の多周波整合電力増幅器を含む）は、実施例 3の図 1 9および図 2 0において定義したものを用いる。広帯域電力増幅器を用いることにより、実施例 1および実施例 2において必要であった入力整合回路と不要なスィッチが除去され、さらに小型化、高性能化されたスィッチ付き電力増幅器が得られる。

本実施例の電力増幅器は、下表に示すような周波数 f 、出力電力 P o u tの高周波信号を送信する。

モード 1 : π / 4シフト D Q P S K変調方式

モード 2 ：スペクトラム拡散（S S )、 Q P S K変調方式図 2 5は、本発明のスィッチ付き電力増幅器の第 4の実施例の構成図である。第 1の電力増幅器 P A 1の出力側には、第 1の単極 2投スィッチ S W 1を介してモード 1用の第 2の電力増幅器 P A 2と、モード 2用の第 3の電力増幅器 P A 3

47 差替え用紙（規則 26) とが接続されている。

第 1の電力増幅器 PA 1は、第 1の GaAsMESFET PA 101 , 第 1 の段間整合回路 PA 103、第 2の GaAsMESFET PA 102を有しており、第 2の電力増幅器 P A 2は、第 3の GaAsMESFET PA201、第 2の段間整合回路 PA202、第 1の出力整合回路 PA203を有しており、第 3の電力増幅器 PA3は、第 4の GaAsMESFET PA301、第 3の段間整合回路 PA302、第 2の出力整合回路 P A 303を有している。

第1の電カ増幅器？八1の第1ぉょび第2の〇3八5^1£5?£丁 PA10 1および PA102と、第 2の電力増幅器 P A 2の第 3の GaAsMESFET PA201と、第 3の電力増幅器 PA3の第 4の GaAsMESFET PA3 01とは、デプレッション型であり、それぞれゲート幅（Wg) が 0. 6mm、 2mm、 4mm, および 8mmである。

第 1の電力増幅器 PAlと、第 1の単極 2投スィッチ SW1とは、 GaAs基板上に一体化（第 1のスィッチ付き電力増幅器 SWPA1) され、第 2の電力増幅器 PA2を構成する素子である第 3の GaAsMESFET PA201と、第 2の段間整合回路 PA202と、第 1の出力整合回路 PA203とは、 GaA s基板上に一体化（第 1の一体型電力増幅器 MMPA1) され、第 3の電力増幅器 PA3を構成する素子である第 4の GaAsMESFET PA301と、第 3の段間整合回路 PA 302と、第 2の出力整合回路 PA303とは、 GaAs 基板上に一体化（第 2の一体型電力増幅器 MMP A 2) され、それぞれ樹脂モールドパッケージに封止される。

第 1の単極 2投スィッチ S W 1は、 G a A s M E S F E Tを用いた集積回路を用いる（回路例は、実施例 2の図 15参照）。

第 1、第 2、第 3、第 4の GaAsMESFET PA 101 , PAl 02, PA201、 P A301の動作電源電圧は、ドレイン電圧が約 3. 5 V, ゲート電圧は負電圧の一 2. 0 V〜― 3. 0¥でぁる。第1の〇3 5!^£5?£丁 P A 101および PAl 02では利得を重視し、第 2、第 3の GaAsMESFE T PA201および PA301では入出力特性の線形性、デジタル歪特性を重視して AB級（ I d s sの約 10%のアイドル電流）で動作させている。 GaA

48 差替え用紙（規則 26) W

sMESFET PA101、 102、 201および 301の I d s sは、それぞれ約 160mA, 約 550mA、約 900mA、約 1. Ί Αである。

第 1の単極 2投スィッチ SW1は、 0VZ— 4. 7 Vの制御電圧で使用する。本実施例のスィッチ付き電力増幅器では、第 1、第 2の電力増幅器 PA 1、 P A 2として広带域電力増幅器を用いることにより、入力整合回路と、実施例 1と実施例 2で必要であった入力整合回路を切り換えるスイツチが不要になる。一般的に、このような電力増幅器の広帯域動作化を実現するために、実施例の図 22の（a)〜（d)に示す 4種類の方法を用いる。本実施例では、上記図 22の（a) に示す G a A s ME S F ETの入出力間に、抵抗とキャパシ夕の直列回路からなる負帰還回路を挿入する方法を用いる。

第 1、第 2の GaAsMESFET PA 101 , PA 102の負帰還回路の抵抗とキャパシ夕は第 1のスィツチ付き電力増幅器 SWP A 1とともに一体化され、樹脂モールドパッケージに封止する。

整合回路のパラメータの決定するときには、第 2、第 3の段間整合回路 PA2 02、 PA302は、周波数 f 1、 f 2における第 2の GaAsMESFET P A 102の出力インピーダンスと、第 3、第 4の GaAsMESFET PA2 01、 PA301の入力インピーダンスとの整合がとれるようにする。また、第 1のスィッチ付き電力増幅器 SWP A 1の中の第 1の段間整合回路 P A 103は結合キャパシ夕で構成し、各段の高周波的な結合を行う（直流成分を阻止する）。第 1の段間整合回路 P A 103は集中定数素子で構成される受動回路でもよい。第 1、第 2の出力整合回路 PA 203、 PA 303のパラメ一夕の決定は、実施例 1で説明した整合回路の手法に準じて行う。これにより、本実施例の-ノ 4シフト DQPSK変調方式、スペクトラム拡散 ZQP SK変調方式で必要とされる歪特性が満たされる。

上記の各整合回路において、その等価回路は集中定数素子成分の組合せにより表され、第 1、第 2の段間整合回路 PA202、 PA 302、第 1、第 2の出力整合回路 PA203、 PA 303は、 G a A s基板上のマイクロストリップライン、スパイラルインダク夕、 M IM (Metal Insulator Metal) キャパシ夕、くし形キャパシ夕、薄膜抵抗（N i C rなど、）などを組み合わせて構成する。

49 差替え用紙（規則 26) 図 26は、第 4の実施例のスィッチ付き電力増幅器の構成図である。上記で説明した本実施例のスィッチ付き電力増幅器 101の構成要素と、第 1および第 2 の03八 1^£5?£丁 PA101、 P A 102へのドレイン電圧ノゲート電圧供給部 102と、第 3、第 4の GaAsMESFET PA201、 PA30 1へのドレイン電圧ゲート電圧供給部 103、 104と、第 1の単極 2投スィツチ SW1の制御電圧供給部 105とをプリント基板 106上に実装している。

Vdd l/Vgg lは、第 1、第 2の GaAsMESFET PA 101 , P A 102へ供給されるドレイン亀圧 Zゲート電圧であり、 Vdd SZVgg Z, Vdd 3ノ Vgg3は、第 3、第 4の GaAsMESFET PA201、 PA 301へ供給されるドレイン電圧/ゲート電圧であり、 VC 1は、第 1の単極 2 投スィツチ SW1へ供給される制御電圧である。

これらドレイン電圧 Zゲート電圧供給部 102、 103、 104 (電源制御回路）と、第 1の単極 2投スィッチ SW1の制御電圧供給部 105 (給電回路）の電源制御は連動するよう構成する。例えば出力選択が Pou t 1の場合には、 S W1は P 0 u t 1を選択するように給電回路を制御し、使用しない PA301は低消费電力化のため動作しないようにドレイン電圧ゲー卜電圧供給部 104を制御する。

上記ドレイン電圧ゲー卜電圧供給部は、チョークとしてのチッブインダク夕とバイパスコンデンサ、あるいはスィッチ付き電力増幅器を実装するためのプリント基板上のマイクロストリップラインとバイパスコンデンサを用いて構成する。なお、本実施例のようにモード 1、モード 2で規定される出力電力が異なる場合や、高周波信号の送受信状況が変化している場合には、出力電力を変えたり、一定に保つ必要がある。このため、送信用の電力増幅器の機能として、一定の出力電力を保持し、安定化させるための利得制御機能は必須であり、アツテネ一夕、自動利得制御（AGC、 ALC) 機能を有する電力増幅器などを組み込み、出力電力モニタをフィードバックして制御する。出力電力のモニタは、コンデンサ結合、あるいは方向性結合器により行う。（構成例は実施例 1の図 5および図 6を参照 )₀

上記の本実施例のスィツチ付き電力増幅器 101を含めて、実施例 1の図 7の

50 差替え用紙（規則 26) 情報通信機器のブロック図で示した高周波部 120、中間周波数信号処理部 12 1、ベースバンド部 122が少なくとも 1つ以上のプリント基板（誘電体基板など）に集積化され、これらを情報通信機器きよう体に実装することにより、従来例に比べて小型化と低コスト化が可能で周波数帯、送信出力電力、変調方式の異なる方式を共用できる高付加価値な通信機器が得られる。

具体的な情報通信機器の構成として、実施例 1の図 8〜図 10に示した構成が考えられる。スィッチ付き電力増幅器に、モード 1、モード 2に対して送信 *受信の切り替え用スィッチを接続した場合と、ダイバーシティ送受信を行うためのスィッチを接続した場合であり、これらを用いることにより、モード 1、モード 2に対する送受信を行うことができる。

さらに実施例 1の図 1 1のようにアンテナ部をモード 1とモード 2で共用し、スィツチ付き電力増幅器のモード 1とモード 2の出力の切り替え用スィツチと送信と受信の切り替え用スィッチを接統することによりモード 1、モード 2に対する送受信を行うことができる。

なお、本実施例のスィッチ付き電力増幅器の具体的構成例としては、以下の構成であっても実現できる。以下の説明の（272) 以降で示す MM I C化については、コスト、チップ製造歩留りなどの観点から実用的なものだけを示した。しかし、これに限定されたものではなく、実施例 1で示したハイブリッド I C、 M MI Cの構成、実装でもよい。図 27の（a)〜（d)は、第 4の実施例の MM I C化する部分を示す図である。以下の説明の（272) 〜（276) は、図 27の点線に付された参照符号と対応する。

(271) ： GaAsMESFET, スィッチ、整合回路、その他の周辺回路をハイブリッド I Cで構成する。 Wgが lmm、 4 mmの G a A s ME S F E丁は樹脂モールドパッケージに封止し、 W gが 8 mmの G a A s λΐ E S F E Tはセラミックパッケージに実装する（セラミックキャリア上に実装され、樹脂封止されている）。整合回路はチップ部品のチップインダク夕、チップコンデンサ、チップ抵抗を用いる。

(272) ：第 1のスィッチ付き電力増幅器 SWPA1に、第 1の一体化電力増幅器 MMPA1, あるいは第 2の一体化電力増幅器 ΜΜΡΑ2の少なくとも 1

51 差替え用紙（規則 26) つを組み込む。

(273) ：第 1のスィッチ付き電力増幅器 SWP A 1に、第 2の電力増幅器 PA2の第 1の出力整合回路 PA203を除いた部分、あるいは第 3の電力増幅器 P A 3の第 2の出力整合回路 P A 303を除いた部分の少なくとも 1つを組み込む。

(274) ：第 1の単極 2投スィッチ SW1と、第 2の電力増幅器 PA2、あるいは第 3の電力増幅器 P A 3の少なくとも 1つとを GaAs基板上に一体化する。

(275) ：第 1の電力増幅器 PA1に、第 2の電力増幅器 PA2、あるいは第 3の電力増幅器 P A 3の少なくとも 1つを G a A s基板上に一体化する。

(276) ：第 1の単極 2投スィッチ SW1と、第 2の電力増幅器 PA2、あるいは第 3の電力増幅器 P A 3の少なくとも 1つを G a A s基板上に一体化したチップと、第 1の電力増幅器 P A 1を GaAs基板上に一体化したチップと、をマルチチップで構成する。実装はパッケージに入れるか、ブリント基板上にベアチップで接統することなどを行う。

上記（274) 〜（276) において、 MM I C化されたチップは、樹脂モールドパッケージに封止するか、ベアチップ実装などの構成が可能であり、 MM I C化された整合回路は GaAs基板上のマイクロストリッブライン、スパイラルインダク夕、 M IM (Metal Insulator Metal ) キャパシ夕、くし形キャパシ夕、薄膜抵抗（N i C rなど、）などの組み合わせを含み、 MM I C化されない部品は個別に部品をプリント基板に実装する。

なお、 \11^1〇化には第1、第 2、第 3の電力増幅器 PA 1、 PA 2、 PA 3 それぞれの MM I C化に加えて、例えば第 1、第 2の電力増幅器 PA 1、 PA2 においてそれぞれの出力整合回路以外を MM I C化する場合のように、上記の各電力増幅器の構成素子（能動素子、受動回路など）を選択して MM I C化することも含まれる。なお、上記で電力増幅器の能動素子として用いた G a A s ME S FET以外にも、エンハンスメント型の G a A s ME S F ETや他の半導体基板上に形成されたトランジスタ（MOSFE丁、 HBT. HEMTなど）などの能動素子でもよい。

52 差替え用 (規則 26) また、現状、携帯機器の動作要求は N i Cd電池 3本、あるいは L iイオン電池 1本に相当する 3. 0〜3. 4 Vの電圧を前提にしているため、本実施例の G aAsMESFETの動作電源電圧は 3. 5 Vである力他のロジック用 I Cの動作電圧、あるいは情報通信機器の種類によってはこれ以外の電源電圧の設定も可能である。規定電圧で動作する最適な能動素子を使用すれば、 3. 5V以外の動作電圧でも本実施例は実現できる。

さらに、本実施例では GaA sMESFETのゲート電圧は DC— DCコンパ一夕により発生した負電圧を用いているが、単一正電源で動作する能動素子を選択すれば負電源が除去され、本実施例は実現できる。

本実施例の第 2の亀力増幅器 PA2、第 3の電力増幅器 PA3は 1段増幅器であるが、第 1の電力増幅器 P A 1のように多段増幅器を用いてもよい。

本実施例では受動回路として電力増幅器を構成する整合回路を取り上げて説明した力整合の役割を果たす受動素子に限らず、電源供給ラインのチョークインダクタ、バイパスコンデンサ、バイアス印加用分割抵抗、フィル夕、高調波トラップ回路、アツテネ一夕などの受動回路も含まれる。例えば、電源供給ラインのチョークインダクタ、バイパスコンデンサ、バイアス印加用分割抵抗が MM I C 化した電力増幅器に含まれてもよく、フィル夕に関して高周波信号の送受信の周波数が異なる場合には出力整合回路の後に、所定の通過帯域幅のバンドパスフィルタを挿入してもよく、出力整合回路に高調波トラップ回路を挿入してもよい。本実施例では、単極 2投スィッチを用いて、 2種類の方式に対応した高周波信号を送信するが、上記の切り換え用のスィッチとしては、 3投以上の多投端子を有する単極多投スィツチ、あるいは 2極以上の多極端子を有する多極 2投スィッチ、まとめると多極多投スィッチであっても、所望の電力増幅器、および情報通信機器は構成できる。

本実施例の電力増幅器の仕様の他に、以下の仕様のものでも実現できる。

53 替え用教（規則 2S) モード 1 ：変調方式

モード 2 : :: 4シフト DQP SK変調方式また、 P 0 u t 1、 Pou t 2がほぼ同じで、 f f 2が異なる高周波信号、例えば、以下の高周波信号を送信できる。

モード 1 : 7C/4シフト DQP SK変調方式

モード 2 : 7Γ/4シフト DQP SK変調方式 (実施例 5)

図 28〜図 30は、本発明のスィッチ付き鸳カ増幅器の第 5の実施例を説明するための図である。このスィッチ付き電力増幅器は、最終出力段亀力増幅器の駆動電力増幅器（ドライバアンプ)、前置駆動電力増幅器（プリドライバアンプ)、初段前置駆動電力増幅器として、広帑域電力増幅器を用い、スィッチが時間的に同期して切り替わることにより、 2種類の周波数， 2種頷の出力電力の高周波信号を送信する機能を有する。広帯域電力増幅器（多周波整合電力増幅器を含む）は、実施例 3の図 19および図 20において定義したものを用いる。上記の広帯域電力増幅器を用いることにより、実施例 1と実施例 2において必要であった入力整合回路と不要なスィッチが除去され、さらに小型化、高性能化されたスイツチ付き電力増幅器が得られる。

本実施例は、下表に示すような周波数出力電力 Pou tの高周波信号を送信する。

54

差替え用抵（規則 26) f Pou t 通信方式

モード 1 f 1 1. 5 GH z P o u t 1 31 d Bm デジタル変調モード 2 f 2 1. 9 GH z P o u t 2 22 d Bm デジタル変調

モード 1 ： τϋ/4シフト DQPSK変調方式

モード 2 ： 71ノ4シフト DQP SK変調方式

図 28は、本発明の第 5の実施例のスィッチ付き電力増幅器の構成図である。第 1の電力増幅器 P A 1の出力側には、第 1の単極 2投スィッチ SW1と、モード 1用の第 1の出力整合回路 PC 1と、モード 2用の第 2の電力増幅器 PA2とが接続されている。第 1の電力増幅器 P A 1は、第 1の G a A s ME S FE丁 P A 101と、第 1の段間整合回路 PA 104と、第 2の GaAsMESFET P A 102と、第 2の段間整合回路 PA 105と、第 3の GaAsMESFET P A103とを有しており、第 2の電力増幅器 PA2は、第 4の GaAsMESF ET PA201、第 3の段間整合回路 PA202、第 2の出力整合回路 P A 2 03を有している。

第 1の電力増幅器 PA 1の第 1、第 2、第 3の GaAsMESFET PA 1 01、 PA 102, PA103と、第 2の電力増幅器 P A 2の P A 201とは、デプレッション型であり，ゲート幅（Wg) は、それぞれ 6mm、 2. 0m m、 6. 0 mm. 30mmである。

第 1の電力増幅器 PA 1を構成する素子の中で、第 1の G a A s ME S F E丁 PA101、第 1の段間整合回路 PA 104、第 2の GaAsMES FET P A102、第 2の段間整合回路 PA 105と、第 1の単極 2投スィッチ S W 1を Ga As基板上に一体化（第 1のスィッチ付き電力増幅器 SWPA 1) し、第 2 の電力増幅器 PA2を構成する素子である第 4の G a A sMES FET PA2 01と、第 3の段間整合回路 PA 202と、第 2の出力整合回路 PA 203を G a As基板上に一体化（第 1の一体型電力増幅器 MMPA 1) し、樹脂モールドパッケージに封止する。 \ が30111111でぁる第4の03八51^£ 5 ?£丁 P A201はセラミックパッケージに実装する（セラミックキャリア上に実装され樹脂封止されている）。

55

差替え用紙（規則 26) 第 1の単極 2投スィツチ SW1は、 G a A s M E S F E Tを用いた集積回路を用いる（回路例は、実施例 2の図 1 5を参照）。

第 1、第 2、第 3、第 4の GaAsMES FET PA 101 PA 102 , PA 103、 ΡΑ201の動作電源電圧は、ドレイン電圧が約 3. 5V、ゲート電圧は負電圧の約一 2. 0V〜約一 3. 0 V) である。第 1および第 2の G a A sMESFET PA 101および PA102では利得を重視する。第 3および第 4の GaAsMESFET PA 103および PA 201では入出力特性の線形性、デジタル歪特性を重視して AB級（ I d s sの約 10%のアイドル電流）で動作させている。 GaAsMESFET PA101、 PA 102. PA 10 3および PA201の I d s sは、それぞれ約 16 OmA、 55 OmA, 1. 3 A、 7. OAである。

第 1の単極 2投スィッチ SW1は、 0V ー 4. 7 Vの制御電圧で使用する。本実施例のスィッチ付き電力増幅器では、第 1、第 2、第 3の電力増幅器 P A 1、 PA2、 PA3として広箝域電力増幅器を用いることにより、入力整合回路と、実施例 1と実施例 2で必要であった入力整合回路を切り換えるスィッチが不要になる。

一般的に、このような電力増幅器の広帯域動作化を実現するために、実施例 3 の図 22の（a)〜（に示す 4種類の方法を用いる。本実施例では、上記図 22の (a)の G a A s M E S F E Tの入出力間に、抵抗とキャパシ夕の直列回路からなる負帰還回路を挿入する方法を用いる。

第 1、第 2の GaAsMESFET PA 101. PA 102の負帰還回路の抵抗とキャパシ夕とは、第 1のスィツチ付き電力増幅器 SWP A 1とともに一体化され、樹脂モールドパッケージに封止する。第3の0&八51^£5?£丁 P A 103の負帰還回路 101の抵抗とキャパシ夕とは，チップ部品を使って外付け回路とする。

整合回路のパラメ一夕の決定に関して、第 3の段間整合回路 PA 202は、周波数 f 2において第 3の GaAsMESFE丁 . P A 103の出力インピーダンスと、第 4の GaAsMESFET P A 201の入力インピーダンスとの整合をとるように決める。

56

差替え用衹（規則 2 W

また、第 1のスィッチ付き電力増幅器 SWPA1の中の第 1、第 2の段間整合回路 PA104、 PA 105は結合キャパシ夕で構成し、各段の高周波的な結合を行う（直流成分を阻止する）。第 1、第 2の段間整合回路 PA104、 PA 10 5は集中定数素子で構成される受動回路でもよい。

第 1、第 2の出力整合回路 PC 1、 PA203のパラメ一夕の決定は、実施例 1で説明した整合回路の手法に準じて行う。これにより、本実施例の πΖ4シフ卜 D Q P S Κ変調方式で必要とされる歪特性が満たされる。

上記の各整合回路において、その等価回路は集中定数素子成分の組合せにより表され、第 1、第 2の段間整合回路 P A 104、 PA 105は G a A s基板上のマイクロストリップライン、スパイラルインダク夕、 M I M (Melal Insulator Metal) キャパシ夕、くし形キャパシ夕、薄膜抵抗（N i C rなど、）などを組み合わせて構成する。

第 1、第 2の出力整合回路 PC 1、 PA203と、第 3の段間整合回路 P A 2 02は、チップ部品のチップインダクタ、チップコンデンサ、チップ抵抗を用いて構成する。

図 29は、第 5の実施例のスィッチ付き電力増幅器の構成図である。上記で説明した本実施例のスィッチ付き電力増幅器 102の構成要素と、第 1と第 2の G aAsMESFET PA 101. P A 102へのドレイン電圧ノゲート電圧供給部 103と、第 3、第 4の G aAsMESFET PA 103, PA201へのドレイン電圧ノゲート電圧供給部 104、 105と、第 1の単極 2投スィッチ SW1の制御電圧供給部 106とをプリント基板 107上に実装している。

(1 11 ¥881は、第1、第2の03八51^£5?£丁 PA 101 > P A 102へ供給されるドレイン電圧ノゲート電圧であり、 Vdd 2ZVgg 2、 Vdd 3ZVgg 3は、それぞれ第 3、第 4の GaAsMESFET PA 10 3、 PA201へ供給されるドレイン電圧/ゲート電圧であり、 1は第1の単極 2投スィッチ SW1へ供給される制御電圧である。

これらドレイン電圧ゲート電圧供給部 103、 104、 105 (電源制御回路）と、第 1の単極 2投スィッチ SW1の制御電圧供給部 106 (給電回路）の電源制御は連動するよう構成する。例えば出力選択が Pou t 1の場合には、 S

57 差替え用紙（規則 26) W lは P o u t 1を選択するように給電回路を制御し、使用しない P A 2 0 1は低消費電力化のため動作しないようにドレイン電圧 Zゲート電圧供給部 1 0 5を制御する。

上記ドレイン電圧/ゲート電圧供給部は、チョークとしてのチップインダク夕とバイパスコンデンサ、あるいはスィッチ付き電力増幅器を実装するためのプリント基板上のマイクロストリッブラインとバイパスコンデンサを用いて構成する。なお、本実施例のようにモード 1、モード 2で規定される出力電力が異なる場合や、高周波信号の送受信状況が変化している場合には、出力電力を変えたり、一定に保つ必要がある。このため、送信用の電力増幅器の機能として、一定の出力電力を保持し、安定化させるための利得制御機能は必須であり，アツテネ一夕、自動利得制御（A G C、 A L C ) 機能を有する電力増幅器などを組み込み、出力電力モニタをフィードバックして制御する。出力電力のモニタは、コンデンサ結合、あるいは方向性結合器により行う。（構成例は実施例 1の図 5および図 6を参照)，

上記の本実施例のスィツチ付き電力増幅器 1 0 2を含めて、実施例 1の図 7の情報通信機器のブロック図で示した高周波部 1 2 0、中間周波数信号処理部 1 2 1、ベースバンド部 1 2 2が少なくとも 1つ以上のブリント基板（誘電体基板など）に集積化され、これらを情報通信機器きよう体に実装することにより、従来例に比べて小型化と低コスト化が可能で周波数帯、送信出力電力、変調方式の異なる方式を共用できる高付加価値な通信機器が得られる。

具体的な情報通信機器の構成として、実施例 1の図 8〜図 1 0に示した構成が考えられる。スィッチ付き電力増幅器に、モード 1、モード 2に対して送信 '受信の切り替え用スィツチを接続した場合と、ダイバーシティ送受信を行うためのスィッチを接続した場合であり、これらを用いることにより、モード 1、モード 2に対する送受信を行うことができる。

さらに実施例 1の図 1 1のようにアンテナ部をモ一ド 1とモード 2で共用し、スィッチ付き電力増幅器のモード 1とモード 2の出力の切り替え用スィッチと送信と受信の切り替え用スィツチを接続することによりモード 1、モード 2に対する送受信を行うことができる。

58

差替え用抵（規則 26> なお、本実施例のスィッチ付き電力増幅器の具体的構成例としては、以下の構成であっても実現できる。以下の（302) 以降で示す MM I C化については、コスト、チップ製造歩留りなどの観点から実用的なものだけを示した。しかし、これに限定されたものではなく、実施例 1で示したハイプリッド I C、 MM I C の構成、実装でもよい。図 30は、第 5の実施例の MM I C化された部分を示す図である。説明の 302〜 305は、図 30の点線に付された参照符号と対応する。

(301) ： GaAsMESFET, スィッチ、整合回路、その他の周辺回路をハイブリッド I Cで構成する。 Wgが 0. 6mm、 2 mm, 6mmの GaAs ME S FETは樹脂モールドパッケージに封止し、 Wgが 30 mmの GaAsM E S F E Tはセラミックパッケージに実装する（セラミックキヤリァ上に実装され樹脂封止されている）。整合回路、負帰還回路はチップ部品のチップインダクタ、チップコンデンサ、チップ抵抗を用いる。

(302) ：第 1のスィッチ付き電力増幅器 SWP A 1に、第 1の出力整合回路 PC 1、あるいは第 2の出力整合回路 PA203を組み込み、樹脂モールドする。

(303) ：第 3の GaAsMESFET P A 1 03と第 1の単極 2投スィツチ SW1とを GaAs基板上に一体化（第 2のスィツチ付き電力増幅器 SWP A2) し、これに第 1の出力整合回路 PC 1、あるいは第 2の出力整合回路 PA 202を組み込み、樹脂モ一ルドする。ただし、第3の03八5^1£5?5丁 P A 103の負帰還回路 10 1は一体化、外付けのどちらでもよい。

(304) ：第 1の電力増幅器 P A 1を構成する素子と、第 1の出力整合回路 PC 1、あるいは第 2の出力整合回路 PA 203の少なくとも 1つを Ga A s基板上に一体化し、樹脂モールドする。

( 305) ：第 3の GaAsMESFET P A 1 03と第 1の単極 2投スィツチ SW1とを GaAs基板上に一体化（第 2のスィッチ付き電力増幅器 SWP A 2) したチップと、第 1、 2の GaAsMESFET PA 10 1 , 1 02と第 1、 2の段間整合回路 PA 104、 PA 105を G a A s基板上に一体化（第 1の一体型電力増幅器 MMPA1) したチップを、マルチチップで構成する。実

59 差替え用紙（規則 26) 装はパッケージに入れるか、プリン卜基板上にベアチップで接続することなどを行う。

上記説明（302)、（303)、 (304) および（305) において、 MM I C化されたチップは、樹脂モールドパッケージに封止するか、ベアチップ実装などの構成が可能であり、また、 MM I C化された整合回路は G a As基板上のマイクロストリツブライン、スパイラルインダク夕、 M I M (Metal Insulator Metal) キャパシ夕、くし形キャパシ夕、薄膜抵抗（N i C rなど、）などの組み合わせを有しており、 MM I C化されない部品は個別に部品をブリント基板に実装する。

なお、 1^1^ 1。化には第1、第 2の電力増幅器 PA 1、 PA 2それぞれの MM I C化に加えて、例えば第 2の電力増幅器 PA 2において出力整合回路以外を M M I C化する場合のように、上記の各電力増幅器の構成素子（能動素子、受動回路など）を選択して MM I C化することも含まれる。

なお、上記で電力増幅器の能動素子として用いた G aAsMESFE T以外にも、エンハンスメント型の GaAsMES FETや他の半導体基板上に形成されたトランジスタ（MOSFE丁、 HBT、 HEMTなど）などの能動素子でもよい。

また、現状、携带機器の動作要求は N i Cd電池 3本、あるいは L iイオン電池 1本に相当する 3. 0〜3. 4 Vの電圧を前提にしているため、本実施例の G a A s ME S F ETの動作電源電圧は 3. 5 Vである力、他のロジック用 Iじの動作電圧、あるいは情報通信機器の種類によってはこれ以外の電源電圧の設定も可能である。規定電圧で動作する最適な能動素子を使用すれば、 3. 5V以外の動作電圧でも本実施例は実現できる。

さらに、本実施例では G aAsMESFE Tのゲート電圧は D C— D Cコンパ一夕により発生した負電圧を用いているが、単一正電源で動作する能動素子を選択すれば負電源が除去され、本実施例は実現できる。

本実施例の第 2の電力増幅器 P A 2は 1段増幅器であるが、第 1の電力増幅器 PA 1のように多段増幅器を用いてもよい。

本実施例では受動回路として電力増幅器を構成する整合回路を取り上げて説明

60 差替え ^ (規則 2 したが、整合の役割を果たす受動素子に限らず、電源供給ラインのチョークインダク夕、バイパスコンデンサ、バイアス印加用分割抵抗、フィル夕、高調波トラップ回路、アツテネ一夕などの受動回路も含まれる。例えば、電源供給ラインのチョークインダク夕、バイパスコンデンサ、バイアス印加用分割抵抗が MM I C 化した電力増幅器に含まれてもよく、フィル夕に関して高周波信号の送受信の周波数が異なる場合には出力整合回路の後に、所定の通過帯域幅のバンドバスフィル夕を挿入してもよく、出力整合回路に高調波卜ラップ回路を挿入してもよい。本実施例では、単極 2投スィッチを用いて、 2種類の方式に対応した高周波信号を送信するが、上記の切り換え用のスィッチとしては、 3投以上の多投端子を有する単極多投スィッチ、あるいは 2極以上の多極端子を有する多極 2投スィッチ、まとめると多極多投スィッチであっても、所望の電力増幅器、および情報通信機器は構成できる。

本実施例の電力増幅器の仕様の他に、以下の仕様のものでも実現できる。 f Pou t 通信方式

モード 1 f 1 90 OMH z P o u t 1 3 1 d Bm デジタル変調モー H2 f 2 1. 9 GH z P o u t 2 22 d Bm デジタル変調

モ- -ト* 1 ： πΖ4シフト DQP SK変調方式

モ- -ト *2 ： πノ 4シフト DQP SK変調方式 f Pou t 通信方式

モード 1 f 1 1. 9 GHz P o u t 1 22 d Bm デジタル変調モート *2 f 2 90 OMH z P o u t 2 3 1 d Bm アナログ変調

モー -ト* 1 ： πΖ4シフト DQP SK変調方式

—ド 2 FM変調方式後者の仕様においてモード 2のアナログの FM変調方式では、電力増幅器としては非線形、飽和電力増幅器でも使用可能であり、第 2の出力整合回路 PA20

61 差替え Π1紙（規則 26) 3に対しては、規定の出力電力 31 d Bmにおいて高い電力付加効率と、高い高調波成分抑圧比が得られるように整合がとられる。第 1の出力整合回路 PC 1に対しては、規定の出力電力 22 dBmにおいて隣接チャンネル漏洩電力を抑制した上で、高 t電力付加効率が得られるように整合がとられる。

(実施例 6)

図 31〜図 34は、本発明のスィッチ付き電力増幅器の第 6の実施例を説明するための図である。このスィッチ付き電力増幅器は、最終出力段電力増幅器の駆動電力増幅器（ドライバアンプ)、前 fi駆動電力増幅器（プリドライバアンプ)、初段前置駆動電力増幅器として、広带域電力増幅器を用い、スィッチが時間的に同期して切り替わることにより、 2種類の周波数、 2種類の出力電力の高周波信号を送信する機能を有する。広帯域電力増幅器（多周波整合電力増幅器を含む）は、実施例 3の図 19および図 20において定義したものを用いる。上記の広帯域電力増幅器を用いることにより、実施例 1と実施例 2において必要であった入力整合回路と不要なスィッチが除去され、さらに小型化、高性能化されたスイツチ付き電力増幅器が得られる。

第 6の実施例は、下表に示すような周波数 f 、出力電力 Pou tの高周波信号を送信する。

モード 1 : πΖ4シフト DQP SK変調方式

モード 2 ： π/4シフト DQPSK変調方式図 31は、本発明のスィッチ付き電力増幅器の第 6の実施例の構成図である。第 1の電力増幅器 P A 1の出力側には、第 1の単極 2投スィッチ SW1と、モード 1用の第 1の受動回路 PC 1と、モード 2用の第 2の受動回路 PC 2が接続されている。第 1の電力増幅器 PA 1は、第 1の GaAsMESFET P A 1 0

62 差替え用紙（規則 26) W

1と、第 1の段間整合回路 PA 104と、第 2の GaA sMESFET P A 1 02と、第 2の段間整合回路 PA 105と、第 3の GaA sMESFET PA 103と有しており、第 1の受動回路 PC 1は、第 1の出力整合回路 PC 10 1 と、第 1のフィルタ PC 1 02とを有しており、第 2の受動回路 PC 2は、第 2 の出力整合回路 PC 201と、第 2のフィル夕 PC 202とを有している。第 1の電力増幅器 PA 1を構成する第 1、第 2、第 3の GaAsMESFET PA 101、 PA 102、 PA 103は、デプレッション型であり、ゲート幅（W g) は、それぞれ lmm、 6 mm, 30mmである。

第 1の電力増幅器 PA 1を構成する素子の中で、第 1の GaAsMESFET PA10 1、第 1の段間整合回路 PA 104と、第 1の単極 2投スィッチ SW1 を G a As基板上に一体化（第 1のスィッチ付き電力増幅器 SWPA1) し、榭脂モールドパッケージに封止する。 Wgが 6 mmである第 2の G a A s ME S F ET P A 102は樹脂モールドパッケージに、 Wgが 30mmである第 3の G aAsMESFET P A 103はセラミックパッケージに実装する（セラミツクキヤリァ上に実装され樹脂封止されている）。

第 1の単極 2投スィッチ S W 1は、 GaAsMESFETを用いた集積回路を用いる（回路例は実施例 2の図 1 5を参照）。

第 1、第 2、第 3の G a A s ME S F ET PA 10 1 , PA 1 02、 PA 1 03の動作電源電圧はドレイン電圧が 3. 5 V、ゲート電圧は負電圧の一 2. 0 V〜一 3. 0Vである。第 1の GaAsMES FET PA 1 01では利得を重視する。第 2、第 3の GaAsMESFET PA 1 02. P A 103では入出力特性の線形性、デジタル歪特性を重視して AB級（ I d s sの約 10%のアイドル電流）で動作させている。 GaAsMESFET PA 10 1、 PA 1 02 および PA 103の I d s sはそれぞれ約 250 mA、約 1. 3 A、約 7. OA である。

第 1の単極 2投スィッチ SW1は OV/— 4. 7 Vの制御電圧で使用する。本実施例のスィッチ付き電力増幅器では、第 1、第 2、第 3の電力増幅器 PA 1、 PA2、 PA3として広帯域電力増幅器を用いることにより、入力整合回路と、実施例 1と実施例 2で必要であった入力整合回路を切り換えるスィツチが不に

63 差替え用紙（規則 26) なる。

一般的に、このような電力増幅器の広帯域動作化を実現するために、実施例 3 の図 22の（a)〜（d)に示す 4種類の方法を用いる。本実施例では、上記図 22の (a)の G a A sMES FETの入出力間に、抵抗とキャパシ夕の直列回路からなる負帰還回路を挿入する方法を用いる。

第 1の GaAsMESFET PA 101の負帰還回路の抵抗とキャパシ夕は第 1のスィツチ付き電力増幅器 SWP A 1とともに一体化され、樹脂モールドパッケージに封止する。第2の。3八51^£5?£丁 P A 102の第 1の負帰還回路 101の抵抗とキャパシ夕はチップ部品を使って外付け回路とする。第 3の GaAsMESFET P A 103に関しては、第 2の負帰還回路 102を一体化するか、負¹滞還回路 102を外付け回路とするか、第 2の段間整合回路 PA1 05として広帯域整合（周波数 f 1と ί 2、あるいは f 1と f 2を含む周波数带域において、第 2の電力増幅器 PA 102の出力インピーダンスと第 3の亀カ增幅器 PA 103の入力インピーダンスとの整合をとること）が可能なインピーダンス変換回路を用いることなどを行う。

整合回路のパラメ一夕の決定に関して、第 3の段間整合回路 PA202は、周波数 f 2にぉぃて第3の03八ミ！^£5?£丁 P A 103の出力インピーダンスと、第 4の GaAsMESFET P A 201の入力インピーダンスと整合をとる。

また、第 1の段間整合回路 PA 104は結合キャパシタで構成し、各段の高周波的な結合を行う（直流成分を阻止する）。第 1の段間整合回路 P A 104および第 2の段間整合回路 P A 105は、集中定数素子で構成される受動回路でもよい。第 1、第 2の出力整合回路 PC 101、 PC 201のパラメータの決定は、実施例 1で説明した整合回路の手法に準じて行う。これにより、本実施例の::ノ 4 シフ卜 DQPSK変調方式で必要とされる歪特性が満たされる。

上記の各整合回路において、その等価回路は集中定数素子成分の組合せにより表され、第 1、 2の段間整合回路 PA 104、 PA 105、第 1、 2の出力整合回路 PC 101, PC 201を G a As基板上などに一体化する場合には G a A s基板上のマイクロストリップライン、スパイラルインダクタ、 M I M (Metal

64

差替え用紙（規則 26) Insulator Metal) キャパシ夕、くし形キャパシ夕、薄膜抵抗（N i C rなど、）などを組み合わせて構成する。

第 1、第 2の出力整合回路 PC 101、 PC201と、第 2の段間整合回路 P A105とは、チップ部品のチップインダクタ、チップコンデンサ、チップ抵抗を用いて構成する。

第 1、第 2のフィルタ PC 102、 PC 202は、周波数 f 1、 ί 2に対して所定の通過带域幅のバンドバスフィル夕、あるいは上記バンドパスフィル夕と ί 1、 f 2を通過带域にもつローパス、ハイパスフィル夕の組合せで構成する。一般的に、フィルタはチップ部品の誘電体フィル夕、あるいは表面弾性波フィル夕 (SAWフィル夕）などを用いる。

図 32は、第 6の実施例のスィッチ付き電力増幅器の構成図である。上記で説明した本実施例のスィッチ付き電力増幅器 103の構成要素と、第 1の GaAs MESFET PA 101へのドレイン電圧 Zゲート電圧供給部 104と、第 2、第 3の GaAsMESFET PA 102, P A 103へのドレイン電圧ノゲ一ト電圧供給部 105と、第 1の単極 2投スィッチ SW1の制御電圧供給部 106 とをブリント基板 107上に実装している。

Vdd lZVgg lは、第 1の GaAs MESFET PA 101へ供給されるドレイン電圧/ゲート電圧であり、 Vdcl 2ZVg g2は、第 2、第 3の Ga As MESFET PA102、 P A 103へ供給されるドレイン電圧/ゲート電圧であり、 VC 1は第 1の単極 2投スィッチ SW 1へ供給される制御電圧である。

これらドレイン電圧/ゲート電圧供給部 104、 105 (電源制御回路）と、第 1の単極 2投スィッチ S W 1の制御電圧供給部 106 (給電回路）の電源制御は連動するよう構成する。例えば出力選択が Pou t 1の場合には、 SW1は P ou t 1を選択するように給電回路を制御する。

上記ドレイン電圧/ゲート電圧供給部は、チョークとしてのチップインダクタとバイパスコンデンサ、あるいはスィッチ付き電力増幅器を実装するためのプリント基板上のマイクロストリップラインとバイパスコンデンサを用いて構成する。上記の本実施例のスィッチ付き電力増幅器 103を含めて、実施例 1の図 7の

65 差替え用紙（規則 26) 情報通信機器のブロック図で示した高周波部 120、中間周波数信号処理部 12 1、ベースバンド部 122が少なくとも 1つ以上のプリント基板（誘電体基板など）に集積化され、これらを情報通信機器きよう体に実装することにより、従来例に比べて小型化と低コスト化が可能で周波数帯、送信出力電力、変調方式の異なる方式を共用できる高付加価値な通信機器が得られる。

具体的な情報通信機器の構成として、実施例 1の図 8〜図 10に示した構成が考えられる。スィッチ付き電力増幅器に、モード 1、モード 2に対して送信 ·受信の切り替え用スィツチを接続した場合と、ダイバーシティ送受信を行うためのスィッチを接続した場合であり、これらを用いることにより、モード 1、モード 2に対する送受信を行うことができる。

なお、本実施例のスィッチ付き電力増幅器の具体的構成例としては、以下の構成が考えられる，（1)、 (2) 〖まコスト、チップ製造歩留りなどの観点から実用的である。（3)、（4)、 (5) に関して、 Wgが 30 mmである第 3の Ga A sME S FET PA103は、実動作時の熱的環境からセラミックパッケージに実装することが望ましく、他チップとの一体化には馴染まないけれども、以下に構成例として示しておく。また、実施例 1で示したハイブリッド I Cの構成、実装でもよい。図 33は、第 6の実施例の MM I C化する部分を示す図であり、以下の (2) の説明に対応する。図 33の点線は MM I C化する部分を示す。

(1) GaAsMESFET、スィッチ、整合回路、その他の周辺回路をハイブリツド I Cで構成する。 Wgが lmm、 6 mmの G a A s ME S F E Tは樹脂モールドパッケージに封止し、 W g力、' 30 mmの G a A s M E S F E Tはセラミックパッケージに実装する（セラミックキヤリア上に実装され樹脂封止されている）。整合回路、負帰還回路はチップ部品のチップインダク夕、チップコンデンサ, チップ抵抗を用い、フィルタはチップ部品の誘電体フィル夕、あるいは表面弾性波フィル夕（SAWフィル夕）などを用いる。

66

差替え用紙（規則 26) (2) 第 1のスィッチ付き電力増幅器 SWPA 1に、第 1の出力整合回路 PC 101、あるいは第 2の出力整合回路 PC 201を組み込み、樹脂モールドする。

(3) 第 3の GaAsMESFET PA 103と第 1の単極 2投スィッチ S W1とを GaAs基板上に一体化（第 2のスィッチ付き電力増幅器 SWPA2) し、これに第 1の出力整合回路 PC201、あるいは第 2の出力整合回路 PC 2 02を組み込み、樹脂モールドする。ただし、第 3の GaAsMESFET P A 103の負 I滞還回路 101は一体化、外付けのどちらでもよい。

(4) 第 1の電力増幅器 P A 1を構成する素子と、第 1の出力整合回路 PC 1 01、あるいは第 2の出力整合回路 PC 201の少なくとも 1つを GaAs基板上に一体化し、樹脂モールドする。

(5) 第 3の GaAsMESFET P A 103と第 1の単極 2投スィッチ S W 1とを G a A s基板上に一体化（第 2のスィツチ付き電力増幅器 SWP A 2 ) したチップと、第 1、 2の GaAsMESFET PA 101 , 102と第 1、第 2の段間整合回路 P A 104、 PA105を G a A s基板上に一体化（第 1の —体型電力増幅器 MMPA1) したチップを、マルチチップで構成する。実装はパッケージに入れるか、プリント基板上にベアチップで接続することなどをおこなう。

上記（2) 〜（5) の説明において、 MM I C化されたチップは、樹脂モールドパッケージに封止するか、ベアチップ実装などの構成をとり、また、 MMI C 化された整合回路は GaAs基板上のマイクロストリップライン、スパイラルィンダク夕、 MIM (Metal Insulator Metal) キャパシタ、くし形キャパシ夕、薄膜抵抗（N i C rなど、）などの組み合わせを有しており、 MM I C化されない部品は個別に部品をプリン卜基板に実装する。

なお、 1^1\11 化には第1、第 2の電力増幅器 PA 1、 P A 2それぞれの MM I C化に加えて、例えば第 2の電力増幅器 P A 2において出力整合回路以外を M MI C化する場合のように、上記の各電力増幅器の構成素子（能動素子、受動回路など）を選択して MM I C化することも含まれる。

なお、上記で電力増幅器の能動素子として用いた G a AsMES FET以外にも、エンハンスメント型の G a A sMES FETや他の半導体基板上に形成され

67 差替え用紙（規則 26) たトランジスタ（M〇SFET、 HBT、 HEMTなど）などの能動素子でもよい。

また、現状，携帯機器の動作要求は N i Cd電池 3本、あるいは L iイオン電池 1本に相当する 3. 0〜3. 4 Vの電圧を前提にしているため、本実施例の G aAsMESFETの動作電源電圧は 3. 5 Vである力他のロジック用 I Cの動作電圧、あるいは情報通信機器の種類によってはこれ以外の電源電圧の設定も可能である。規定電圧で動作する最適な能動素子を使用すれば、 3. 5V以外の動作電圧でも本実施例は実現できる。

さらに、本実施例では G aAsMES FETのゲート電圧は DC— DCコンパ一夕により発生した負電圧を用いているが、単一正電源で動作する能動素子を選択すれば負電源が除去され、本実施例は実現できる。

本実施例では受動回路として電力増幅器を構成する整合回路を取り上げて説明したが、整合の役割を果たす受動素子に限らず、電源供給ラインのチョークインダクタ、バイパスコンデンサ、バイアス印加用分割抵抗、フィル夕、高調波トラッブ回路、アツテネ一夕などの受動回路も含まれる。例えば、電源供給ラインのチョークインダクタ、バイパスコンデンサ，バイアス印加用分割抵抗が MM I C 化した電力増幅器に含まれてもよく、フィルタに関して高周波信号の送受信の周波数が異なる場合には出力整合回路の後に、所定の通過帯域幅のバンドパスフィル夕を揷入してもよく、出力整合回路に高調波トラップ回路を挿入してもよい。本実施例では、単極 2投スィッチを用いて、 2種類の方式に対応した高周波信号を送信するが、上記の切り換え用のスィッチとしては， 3投以上の多投端子を有する単極多投スィツチ、あるいは 2極以上の多極端子を有する多極 2投スィッチ、まとめると多極多投スィッチであっても、所望の電力増幅器、および情報通信機器は構成できる。

68

差替え用抵（規則 261 W

モード 1 ： FM変調方式

モード 2 : π/4シフト DQP SK変調方式モード 1のアナログの FM変調方式では、電力増幅器としては非線形、飽和電力増幅器でも使用可能であり、出力整合回路に対しては、規定の出力電力 3 I d Bmにおいて高い電力付加効率と、高い高調波成分抑圧比が得られるように整合がとられる。第 2の出力整合回路 PC201に対しては、規定の出力電力 22 d Bmにおいて隣接チャンネル漏洩電力を抑制した上で、高い電力付加効率が得られるように整合がとられる。

また、本実施例では出力電力が同じ仕様であるが、実施例 1の図 5および図 6 に示すような利得制御機能を付けることにより、下表のモード 1、モード 2のように、規定の出力電力が異なる場合でも有効である。

：ード 1 ： π/4シフト DQPSK変調方式

：ード 2 ：スペクトラム拡散（S S)、 QP SK変調方式図 34は、図 31の電力増幅器において、第 1の単極 2投スィッチ SW1の 2 投端子に接続された第 1の受動回路 PC 1と第 2の受動回路 PC 2のそれぞれの出力端子に、第 2の単極 2投スィッチ SW2を接続した構成図である。この第 2 の単極 2投スィッチ SW2が、第 1の単極 2投スィッチ SW1と同期して切り換わることにより 2種類の高周波信号を送信することができる。すなわち、アンテナヘの接続方法としては、図 21の構成で、第 1の単極 2投スィッチの 2投端子に接铳された第 1の受動回路 PC 1と第 2の受動回路 PC 2の出力が、アンテナ共用器あるいはスィッチなどを経て、それぞれのアンテナに至る場合と、図 34 の構成でアンテナ共用器あるいはスィッチなどを経て、アンテナに至る場合などがある。上記の例ではアンテナへ至る経路に、フィル夕等の部品が入ってもよい。

69 差替え用紙（規則 26) なお、上記の図 34の構成は、第 1の実施例〜第 5の実施例においても同様に適用できる。

上述の第 1の実施例〜第 6の実施例における構成を組み合わせることもできる。図 39は、本発明による電力増幅器および通信機器のブロック図である。入力端子 I nから入力された高周波信号は、スィッチ SW1を介して、入力整合回路 P C 1および PC 2のうちのいずれかに選択的に入力される。 PC 1および PC 2 の出力は、スィッチ SW2によって選択されて、増幅器 P A 1に入力される。増幅器 P A 1の出力は、スィッチ SW3を介して、出力整合回路 PC 3および PC 4のうちのいずれかに選択的に入力される。 PC 3および PC 4の出力は、スィツチ SW4によって選択されてスィッチ SW5の端子 TXに与えられる。スイツチ SW5は、送信時には、端子 TXをアンテナ ANTに接続し、受信時には、端子 RXをアンテナ ANTに接統する。受信時には、アンテナ ANTからの入力信号は、スィッチ SW 5を介してフロントエンド回路 FEに与えられる。

図 39に示す通信機器において、例えばスィッチ SW5, アンテナ ANTおよびフロントエンド回路 FEを省略することによって、スィッチ付き鸳カ増幅器を実現することもできる。産業上の利用可能性以上のように本発明によれば、単極多投スィッチによって、異なる周波数帯の信号を増幅する 2つの増幅器を切り替える。その結果、異なる周波数帯の高周波信号を増幅できる電力増幅器および通信機器を提供することができる。

また本発明によれば、単極多投スィッチによって、異なる出力電力の信号を増幅する 2つの増幅器を切り替える。その結果、異なる出力電力の高周波信号を増幅できる電力増幅器および通信機器を提供することができる。

さらに本発明によれば、上記 2つの増幅器の代わりに、受動回路および増幅器を切り替える。あるいは、上述の構成を組み合わせることによって、異なる周波数および/または出力電力の高周波信号を増幅できる電力増幅器および通信機器を提供することができる。

70

差替え用紙（規則 26) /0

さらに本発明によれば、電力増幅器の出力端子に、送受信の切り替え用のスィツチを設けることによって、異なる周波数の高周波信号の受信ができる通信機器を提供することができる。

71

差替え用紙（規則 26)

Claims

請求の範囲

1 . 入力端子および出力端子を有する第 1増幅器と、

入力端子および出力端子を有する受動回路と、

単極端子と、 2つの多投端子とを有する第 1スィッチと、

を備えた電力増幅器であって、

該第 1スィツチの該多投端子の一方は、該第 1増幅器の該入力端子に接統されており、該第 1スィッチの該多投端子の他方は、該受動回路の該入力端子に接統されている電力増幅器。

2 .単極端子と、 2つの多投端子とを有する第 2スィッチをさらに備えており、該第 2スィツチの該多投端子の一方は、前記第 1増幅器の前記出力端子に接統されており、該第 2スィッチの該多投端子の他方は、前記受動回路の前記出力端子に接続されている請求項 1に記載の電力増幅器。

3 . 前記第 1増幅器は、ディスクリート部品によって構成される請求項 2に記載の鼋カ増幅器。

4 . 入力端子および出力端子を有する第 2増幅器をさらに備えており、前記第 1スィッチの前記単極端子は、該第 2増幅器の該出力端子に接続されている請求項 2に記載の電力増幅器。

5 . 前記第 2増幅器の 3 d B帯域幅は、約 8 0 0 M H zから約 2 . 5 G H zの範囲を含む請求項 4に記載の電力増幅器。

6 . 前記第 2増幅器の利得特性は、少なくとも 2つのピークを含む請求項 4に記載の電力増幅器。

7 . 前記第 2増幅器の利得特性の第 1ピークにおける第 1利得からー 3 d Bの

72

差替え用紙（規則 26) 周波数範囲である第 1帯域は、 1. 5 GHzを含み、前記第 2増幅器の利得特性の第 2ピークにおける第 2利得から一 3 d Bの周波数範囲である第 2帯域は、 1. 9 GHzを含む、請求項 6に記載の電力増幅器。 8. 前記第 2増幅器の利得特性の第 1ピークにおける第 1利得から一 3 dBの周波数範囲である第 1帯域は、 900MHzを含み、前記第 2増幅器の利得特性の第 2ピークにおける第 2利得からー 3 d Bの周波数範囲である第 2带域は、 1. 9 GHzを含む、請求項 6に記載の電力増幅器。 9. 前記第 1スィッチおよび前記第 2増幅器は、同一の半導体基板上に形成されている請求項 4に記載の電力増幅器。

10. 前記受動回路は、前記半導体基板上に形成されている請求項 9に記載の電力増幅器。

11. 前記第 1スィッチの切り替えに応じて前記第 1増幅器に供給される電力を制御する電源制御回路をさらに備えている請求項 2に記載の電力増幅器。

12. 前記第 1増幅器は、アナログ信号を受け取り、増幅してから出力し、前記受動回路は、ディジタル信号を受け取り、出力する請求項 2に記載の電力増幅器。

13. 前記第 1増幅器は、第 1ディジタル信号を受け取り、出力し、前記受動回路は、第 2ディジタル信号を受け取り、出力する請求項 2に記載の電力増幅器。

14. 前記第 1増幅器は、第 1周波数の信号を受け取り、出力し、前記受動回路は、第 2周波数の信号を受け取り、出力し、該第 1周波数および該第 2周波数は互いに異なる請求項 2に記載の電力増幅器。

73 差替え用紙（規則 26)

1 5 . 前記第 1周波数は、前記第 2周波数よりも高い請求項 1 4に記載の電力増幅器。

1 6 . 前記第 1増幅器は、第 1出力電力の信号を出力し、前記受動回路は、第 2出力電力の信号を出力し、該第 2出力電力に対する該第 1出力電力の比は、 5 以上である請求項 2に記載の電力増幅器。

1 7 . 入力端子および出力端子を有する第 1増幅器と、

入力端子および出力端子を有する受動回路と、

単極端子と、 2つの多投端子とを有する第 1スィッチと、

単極端子と、 2つの多投端子とを有する第 2スィッチと、

単極端子と、 2つの多投端子とを有する第 3スィッチと、

フロントエンド回路と、

アンテナと、

を備えた通信機器であり、

該第 1スィツチの該多投端子の一方は、該第 1増幅器の該入力端子に接続されており、該第 1スィッチの該多投端子の他方は、該受動回路の該入力端子に接続されており、

該第 2スィツチの該多投端子の一方は、該第 1増幅器の該出力端子に接続されており、該第 2スィッチの該多投端子の他方は、該受動回路の該出力端子に接続されており、

該第 3スィツチの該多投端子の一方は、該第 2スィツチの該単極端子に接続されており、該第 3スィッチの該多投端子の他方は、該フロントエンド回路に接続されており、該第 3スィッチの該単極端子は、該アンテナに接続されている通信機器。

1 8 . 入力端子および出力端子を有する第 1増幅器と、

入力端子および出力端子を有する受動回路と、

単極端子と、 2つの多投端子とを有する第 1スィッチと、

74 差替え用紙（規則 26) 第 1アンテナと、

第 2アンテナと、

を備えた通信機器であり、

該第 1増幅器の該出力端子は、該第 1アンテナに接続されており、該第 2增幅器の該出力端子は、該第 2アンテナに接続されている通信機器，

1 9 . 入力端子および出力端子を有する第 1増幅器と、

入力端子および出力端子を有する第 2増幅器と、

単極端子と、 2つの多投端子とを有する第 1スィッチと、

を備えた電力増幅器であって、

該第 1スィツチの該多投端子の一方は、該第 1増幅器の該入力端子に接続されており、該第 1スィッチの該多投端子の他方は、該第 2増幅器の該入力端子に接続されている電力増幅器。

2 0 . 単極端子と、 2つの多投端子とを有する第 2スィッチをさらに備えてお 0 ,

該第 2スィッチの該多投端子の一方は、前記第 1増幅器の前記出力端子に接続されており、該第 2スィッチの該多投端子の他方は、前記第 2増幅器の前記出力端子に接続されている請求項 1 9に記載の電力増幅器。

2 1 . 前記第 1増幅器および前記第 2増幅器は、ディスクリート部品によって構成される請求項 2 0に記載の電力増幅器。

2 2 . 前記第 1スィッチの前記単極端子は、第 3増幅器の出力端子に接続されている請求項 2 0に記載の電力増幅器。

75 差替え用紙（規則 26)

23. 前記第 3増幅器の 3 d B帯域幅は、約 800 MHzから約 2. 5 GHz の範囲を含む請求項 22に記載の電力増幅器。

24. 前記第 3増幅器の利得特性は、少なくとも 2つのピークを含む請求項 2 2に記載の電力増幅器。

25. 前記第 3増幅器の利得特性の第 1ピークにおける第 1利得から一 3 dB の周波数範囲である第 1帯域は、 1. 5GHzを含み、前記第 3増幅器の利得特性の第 2ピークにおける第 2利得から— 3 d Bの周波数範囲である第 2带域は、 1. 9 GHzを含む、請求項 24に記載の電力増幅器。

26. 前記第 3増幅器の利得特性の第 1ピークにおける第 1利得から一 3 dB の周波数範囲である第 1带域は、 900 MHzを含み、前記第 3増幅器の利得特性の第 2ピークにおける第 2利得から一 3 dBの周波数範囲である第 2带域は、 1. 9 GHzを含む、請求項 24に記載の電力増幅器。

27. 前記第 1スィッチ、前記第 2スィッチ、前記第 1増幅器、前記第 2増幅器および前記第 3増幅器のうちの少なくとも 2つは、同一の半導体基板上に形成されている請求項 22に記載の電力増幅器。

28. 前記第 2増幅器は、前記半導体基板上に形成されている請求項 27に記載の電力増幅器。

29. 前記第 1スィッチの切り替えに応じて、前記第 1増幅器および前記第 2 増幅器のうちの少なくとも 1つに供給される電力を制御する電源制御回路をさらに備えている請求項 20に記載の電力増幅器。

30. 前記第 1増幅器は、アナログ信号を受け取り、増幅してから出力し、前記第 2増幅器は、ディジタル信号を受け取り、増幅してから出力する請求項 20

76

差替え用抵 («26) に記載の電力増幅器。

3 1 . 前記第 1増幅器は、第 1ディジタル信号を受け取り、出力し、前記第 2 増幅器は、第 2ディジタル信号を受け取り、出力する請求項 2 0に記載の電力増幅器。

3 2 . 前記第 1増幅器は、第 1周波数の信号を受け取り、出力し、前記第 2増幅器は、第 2周波数の信号を受け取り、出力し、該第 1周波数および該第 2周波数は互いに異なる請求項 2 0に記載の電力増幅器。

3 3 . 前記第 1周波数は、前記第 2周波数よりも高い請求項 3 2に記載の電力増幅器。

3 4 . 前記第 1増幅器は、第 1出力電力の信号を出力し、前記第 2増幅器は、第 2出力電力の信号を出力し、該第 2出力電力に対する該第 1出力電力の比は、 5以上である請求項 2 0に記載の電力増幅器。

3 5 . 入力端子および出力端子を有する第 1増幅器と、

入力端子および出力端子を有する第 2増幅器と、

単極端子と、 2つの多投端子とを有する第 1スィッチと、

単極端子と、 2つの多投端子とを有する第 2スィッチと、

単極端子と、 2つの多投端子とを有する第 3スィッチと、

フロントエンド回路と、

アンテナと、

を備えた通信機器であり、

該第 1スィツチの該多投端子の一方は、該第 1増幅器の該入力端子に接続されており、該第 1スィッチの該多投端子の他方は、該第 2増幅器の該入力端子に接続されており、

該第 2スィツチの該多投端子の一方は、該第 1増幅器の該出力端子に接続され

77 差替え用紙（規則 26) ており、該第 2スィッチの該多投端子の他方は、該第 2増幅器の該出力端子に接続されており、

該第 3スィッチの該多投端子の一方は、該第 2スィツチの該単極端子に接続されており、該第 3スィッチの該多投端子の他方は、該フロントエンド回路に接続されており、該第 3スィッチの該単極端子は、該アンテナに接続されている通信機器。

3 6 . 入力端子および出力端子を有する第 1増幅器と、

入力端子および出力端子を有する第 2増幅器と、

単極端子と、 2つの多投端子とを有する第 1スィッチと、

第 1アンテナと、

第 2アンテナと、

を備えた通信機器であり、

該第 1スィツチの該多投端子の一方は、該第 1増幅器の該入力端子に接铳されており、該第 1スィッチの該多投端子の他方は、該第 2増幅器の該入力端子に接続されており、

該第 1増幅器の該出力端子は、該第 1アンテナに接銃されており、該第 2増幅器の該出力端子は、該第 2アンテナに接続されている通信機器。 3 7 . 入力端子および出力端子を有する第 1受動回路と、

入力端子および出力端子を有する第 2受動回路と、

単極端子と、 2つの多投端子とを有する第 1スィッチと、

入力端子および出力端子を有する増幅器と、

を備えた電力増幅器であって、

該第 1スィッチの該多投端子の一方は、該第 1受動回路の該入力端子に接続されており、該第 1スィッチの該多投端子の他方は、該第 2受動回路の該入力端子に接続されており、該増幅器の該出力端子は、該第 1スィッチの該単極端子に接続されている電力増幅器。

78

差替え用紙（規則 26)

38. 単極端子と、 2つの多投端子とを有する第 2スィッチをさらに備えてお ,

該第 2スィツチの該多投端子の一方は、前記第 1受動回路の前記出力端子に接続されており、該第 2スィッチの該多投端子の他方は、前記第 2受動回路の前記出力端子に接続されている請求項 37に記載の電力増幅器。

39. 前記増幅器は、ディスクリート部品によって構成される請求項 38に記載の電力増幅器。

40. 前記増幅器の 3 d B畨域幅は、約 800MHzから約 2. 5GHzの範囲を含む請求項 38に記載の電力増幅器。

41. 前記増幅器の利得特性は、少なくとも 2つのピークを含む請求項 38に記載の電力増幅器。

42. 前記増幅器の利得特性の第 1ピークにおける第 1利得から一 3 dBの周波数範囲である第 1帯域は、 1. 5 GHzを含み、前記増幅器の利得特性の第 2 ピークにおける第 2利得から一 3 dBの周波数範囲である第 2带域は、 1. 9G Hzを含む、請求項 41に記載の電力増幅器。 3. 前記増幅器の利得特性の第 1ピークにおける第 1利得から一 3 d Bの周波数範囲である第 1帯域は、 900MHzを含み、前記第 2増幅器の利得特性の第 2ピークにおける第 2利得から— 3 d Bの周波数範囲である第 2帯域は、 1. 9 GHzを含む、請求項 41に記載の電力増幅器。

44. 前記第 1スィッチおよび前記増幅器は、同一の半導体基板上に形成されている請求項 38に記載の電力増幅器。

45. 前記第 1受動回路および前記第 2受動回路のうちの少なくとも 1つは、

79 差替え用紙（規則 26) 前記半導体基板上に形成されている請求項 4 4に記載の電力増幅器。

4 6 . 前記第 1受動回路は、アナログ信号を受け取り、出力し、前記第 2受動回路は、ディジタル信号を受け取り、出力する請求項 3 8に記載の電力増幅器。

4 7 . 前記第 1受動回路は、第 1ディジタル信号を受け取り、出力し、前記第 2受動回路は、第 2ディジタル信号を受け取り、出力する請求項 3 8に記載の電力増幅器。 4 8 . 前記第 1受動回路は、第 1周波数の信号を受け取り、出力し、前記第 2 受動回路は、第 2周波数の信号を受け取り、出力し、該第 1周波数および該第 2 周波数は互いに異なる請求項 3 8に記載の電力増幅器。

4 9 . 前記第 1周波数は、前記第 2周波数よりも高い請求項 4 8に記載の電力増幅器。

5 0 . 入力端子および出力端子を有する第 1受動回路と、

入力端子および出力端子を有する第 2受動回路と、

単極端子と、 2つの多投端子とを有する第 1スィッチと、

単極端子と、 2つの多投端子とを有する第 2スィッチと、

単極端子と、 2つの多投端子とを有する第 3スィッチと、

フロントエンド回路と、

アンテナと、

を備えた通信機器であり、

該第 1スィッチの該多投端子の一方は、該第 1受動回路の該入力端子に接続されており、該第 1スィッチの該多投端子の他方は、該第 2受動回路の該入力端子に接続されており、

該第 2スィツチの該多投端子の一方は、該第 1受動回路の該出力端子に接統されており、該第 2スィッチの該多投端子の他方は、該第 2受動回路の該出力端子

80

差替え用紙（規則 26) に接続されており、

該第 3スィッチの該多投端子の一方は、該第 2スィツチの該単極端子に接続されており、該第 3スィッチの該多投端子の他方は、該フロントエンド回路に接統されており、該第 3スィッチの該単極端子は、該アンテナに接続されている通信

5 1 . 入力端子および出力端子を有する第 1受動回路と、

入力端子および出力端子を有する第 2受動回路と、

単極端子と， 2つの多投端子とを有する第 1スィッチと、

第 1アンテナと、

第 2アンテナと、

を備えた通信機器であり、

該第 1スィツチの該多投端子の一方は、該第 1受動回路の該入力端子に接統されており、該第 1スィッチの該多投端子の他方は、該第 2受動回路の該入力端子に接続されており、

該第 1増幅器の該出力端子は、該第 1アンテナに接铳されており、該第 2增幅器の該出力端子は、該第 2アンテナに接続されている通信機器。

5 2. 入力端子および出力端子を有する第 3受動回路と、

入力端子および出力端子を有する第 4受動回路と、

単極端子と、 2つの多投端子とを有する第 2スィッチと、

単極端子と、 2つの多投端子とを有する第 3スィッチと、

をさらに備えており、

該第 2スィツチの該多投端子の一方は、該第 3受動回路の該入力端子に接続されており、該第 2スィッチの該多投端子の他方は、該第 4受動回路の該入力端子に接铳されており、

該第 3スィツチの該多投端子の一方は、該第 3受動回路の該出力端子に接続されており、該第 3スィッチの該多投端子の他方は、該第 4受動回路の該出力端子に接続されている請求項 3 7に記載の電力増幅器。

81 差替え用紙（規則 26)

5 3 . 単極端子と、 2つの多投端子とを有する第 4スィッチと、

をさらに備えており、

該第 4スィツチの該多投端子の一方は、前記第 1受動回路の該出力端子に接続されており、該第 4スィッチの該多投端子の他方は、前記第 2受動回路の該出力端子に接統されている請求項 5 2に記載の電力増幅器。

5 4 . 入力端子および出力端子を有する第 1受動回路と、

入力端子および出力端子を有する第 2受動回路と、

入力端子および出力端子を有する第 3受動回路と、

入力端子および出力端子を有する第 4受動回路と、

単極端子と、 2つの多投端子とを有する第 1スィッチと、

単槿端子と、 2つの多投端子とを有する第 2スィッチと、

単極端子と、 2つの多投端子とを有する第 3スィッチと、

単極端子と、 2つの多投端子とを有する第 4スィッチと、

単極端子と、 2つの多投端子とを有する第 5スィッチと、

入力端子および出力端子を有する増幅器と、

フロントエンド回路と、

アンテナと、

を備えた電力増幅器であって、

該第 1スィツチの該多投端子の一方は、該第 1受動回路の該入力端子に接続されており、該第 1スィッチの該多投端子の他方は、該第 2受動回路の該入力端子に接統されており、該増幅器の該出力端子は、該第 1スィッチの該単極端子に接統されており、

該第 2スィッチの該多投端子の一方は、該第 3受動回路の該入力端子に接続されており、該第 2スィッチの該多投端子の他方は、該第 4受動回路の該入力端子に接続されており、

該第 3スィツチの該多投端子の一方は、該第 3受動回路の該出力端子に接続されており、該第 3スィッチの該多投端子の他方は、該第 4受動回路の該出力端子

82 差替え用紙（規則 2t>) に接続されており、

該第 4スィツチの該多投端子の一方は、該第 1受動回路の該出力端子に接続されており、該第 3スィッチの該多投端子の他方は、該第 2受動回路の該出力端子に接続されており、

該第 5スィッチの該多投端子の一方は、該第 4スィッチの該単極端子に接铳されており、該第 5スィッチの該多投端子の他方は、該フロントエンド回路に接続されており、該第 5スィッチの該単極端子は、該アンテナに接続されている通信機器。 5 5 . 入力端子および出力端子を有する第 1受動回路と、

入力端子および出力端子を有する第 2受動回路と、

入力端子および出力端子を有する第 3受動回路と、

入力端子および出力端子を有する第 4受動回路と、

単極端子と、 2つの多投端子とを有する第 1スィッチと、

単極端子と、 2つの多投端子とを有する第 2スィッチと、

単極端子と、 2つの多投端子とを有する第 3スィッチと、

入力端子および出力端子を有する増幅器と、

第 1アンテナと、

第 2アンテナと、

を備えた電力増幅器であって、

該第 1スィツチの該多投端子の一方は、該第 1受動回路の該入力端子に接铳されており、該第 1スィッチの該多投端子の他方は、該第 2受動回路の該入力端子に接続されており、該増幅器の該出力端子は、該第 1スィッチの該単極端子に接続されており、

該第 2スィッチの該多投端子の一方は、該第 3受動回路の該入力端子に接铳されており、該第 2スィッチの該多投端子の他方は、該第 4受動回路の該入力端子に接続されており、

83 差替え闲紙（規則 26) に接続されており、

該第 1受動回路の該出力端子は、該第 1アンテナに接続されており、該第 2受動回路の該出力端子は、該第 2アンテナに接続されている通信機器。

84 差替え祇（規則 26》