WO1997017754A1 - Amplificateur d'accord - Google Patents

Amplificateur d'accord Download PDF

Info

Publication number
WO1997017754A1
WO1997017754A1 PCT/JP1996/000530 JP9600530W WO9717754A1 WO 1997017754 A1 WO1997017754 A1 WO 1997017754A1 JP 9600530 W JP9600530 W JP 9600530W WO 9717754 A1 WO9717754 A1 WO 9717754A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistor
circuit
phase shift
signal
tuning
Prior art date
Application number
PCT/JP1996/000530
Other languages
English (en)
French (fr)
Inventor
Tadataka Ohe
Original Assignee
Ikeda, Takeshi
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ikeda, Takeshi filed Critical Ikeda, Takeshi
Priority to US09/051,932 priority Critical patent/US6034566A/en
Priority to EP96905001A priority patent/EP0860942B1/en
Priority to AU48891/96A priority patent/AU4889196A/en
Priority to DE69636411T priority patent/DE69636411D1/de
Priority to JP51804497A priority patent/JP3628334B2/ja
Publication of WO1997017754A1 publication Critical patent/WO1997017754A1/ja
Priority to HK98111943A priority patent/HK1016760A1/xx

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1217—Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers

Definitions

  • the present invention relates to a tuning amplifier that can be easily integrated, and more particularly to a tuning amplifier that can arbitrarily adjust a tuning frequency and a maximum attenuation without interfering with each other.
  • adjusting the tuning frequency changes the Q and gain depending on the LC circuit
  • adjusting the maximum attenuation changes the tuning frequency
  • adjusting the maximum attenuation changes the tuning frequency. It has the characteristic that the gain changes. Therefore, in the conventional tuning amplifier, it was extremely difficult to adjust the tuning frequency, the gain at the tuning frequency, and the maximum attenuation Cl and C2 without interfering with each other. Also, it has been difficult to form a tuned amplifier capable of adjusting the tuning frequency and the maximum attenuation by using an integrated circuit.
  • the present invention has been made in view of the above points, and its purpose is suitable for integration. It is possible to adjust the tuning frequency, the gain at the tuning frequency, and the maximum attenuation without interfering with each other. In particular, it is an object of the present invention to provide a tuning amplifier capable of suppressing a change in output amplitude when a tuning frequency is varied. Disclosure of the invention
  • the present invention has been conceived in order to solve such a problem, and it is possible to adjust the tuning frequency, the gain at the tuning frequency, and the maximum attenuation without interfering with each other, particularly when the tuning frequency is varied. It is an object of the present invention to provide a tuning amplifier capable of suppressing a change in output amplitude.
  • the tuned amplifier of the present invention is an all-pass amplifier including a differential amplifier whose output is fed back to the input side.
  • Type two phase shift circuits
  • a voltage divider circuit inserted into a part of a feedback loop formed by cascading each of the two phase shift circuits,
  • the signal added by the addition circuit is input to the preceding phase shift circuit, and the signal output from the subsequent phase shift circuit is used as the feedback signal.
  • An alternating signal input to the adder circuit and input to the voltage divider circuit is output as the tuning signal.
  • the tuning amplifier of the present invention includes an input impedance element to which an input signal is input to one end, and a feedback impedance element to which a feedback signal is input to one end, wherein the input signal and the feedback An addition circuit for adding the signal;
  • a differential amplifier to which one end of a first resistor is connected to an inverting input terminal and an AC signal is input via the first resistor; and a first voltage divider connected to an output terminal of the differential amplifier.
  • a series circuit connected to the other end of the first resistor, and wherein a connection between the third resistor and the reactance element is connected to a non-inverting input terminal of the differential amplifier.
  • a signal output from a subsequent phase shift circuit is input to one end of the feedback impedance element as the feedback signal, and one of the two phase shift circuits is output as a tuning signal.
  • the tuning amplifier of the present invention includes an input impedance element to which an input signal is input to one end, and a feedback impedance element to which a feedback signal is input to one end, wherein the input signal and the feedback An addition circuit for adding the signal;
  • a differential amplifier to which one end of a first resistor is connected to an inverting input terminal and to which an AC signal is input via the first resistor; and a connection between an inverting input terminal and an output terminal of the differential amplifier.
  • a second resistor one end of which is connected to the inverting input terminal of the differential amplifier and the other end of which is grounded;
  • a series circuit composed of a second element and a fourth resistor and connected to the other end of the first resistor, wherein a connection between the fourth resistor and the reactance element is non-inverted of the differential amplifier.
  • the tuned amplifier of the present invention includes an input impedance element to which an input signal is input to one end, and a feedback impedance element to which a feedback signal is input to one end, wherein the input signal and the feedback signal And an addition circuit for adding
  • a differential amplifier to which one end of a first resistor is connected to an inverting input terminal and an AC signal is input via the first resistor; and a first voltage divider connected to an output terminal of the differential amplifier.
  • a series circuit connected to the other end of the first resistor, wherein a connection between the third resistor and the reactance element is connected to a non-inverting input terminal of the differential amplifier.
  • a differential amplifier to which one end of a fourth resistor is connected to the inverting input terminal and to which an AC signal is input via the fourth resistor; and a connection between an inverting input terminal and an output terminal of the differential amplifier.
  • a fifth resistor one end of which is connected to the inverting input terminal of the differential amplifier and the other end of which is grounded; a reactive element and a seventh resistor, each of which has a capacitance or an inductance.
  • a series circuit connected to the other end of the fourth resistor, wherein a connection between the seventh resistor and the reactance element is connected to a non-inverting input terminal of the differential amplifier.
  • the first and second phase shift circuits are cascaded, and the signal added by the adder circuit is input to the preceding one of the two cascade-connected phase shift circuits.
  • a signal output from a subsequent phase shift circuit is input to one end of the feedback impedance element as the feedback signal, and the first and second phase shift circuits BRIEF DESCRIPTION OF THE DRAWINGS
  • FIG. 1 is an output of one of the circuits as the tuning signal.
  • FIG. 1 is a circuit diagram showing a configuration of a tuned amplifier according to a first embodiment to which the present invention is applied
  • FIG. 2 is a diagram showing an extracted configuration of a preceding-stage phase shift circuit shown in FIG. 1
  • Fig. 3 is a vector diagram showing the relationship between the input / output voltage of the preceding phase shift circuit and the voltage appearing in the capacity, etc.
  • Fig. 4 is a diagram extracted from the configuration of the subsequent phase shift circuit shown in Fig. 1
  • Fig. 5 is a diagram showing the relationship between the input / output voltage of the subsequent phase shift circuit and the voltage appearing in the capacity and the like.
  • FIG. 6 is a system diagram in which the entire two phase shift circuits and the voltage divider circuits having the above-described configurations are replaced with a circuit having a transfer function K 1,
  • FIG. 7 is a system diagram obtained by converting the system shown in FIG. 6 by Miller's theorem
  • FIG. 8 is a diagram showing tuning characteristics of the tuning amplifier shown in FIG. 1,
  • FIG. 9 is a circuit diagram showing a configuration of a phase shift circuit including an LR circuit
  • FIG. 10 is a vector diagram showing the relationship between the input / output voltage of the phase shift circuit shown in FIG. 9 and the voltage appearing in the inductor and the like.
  • FIG. 11 is a circuit diagram showing the configuration of another phase shift circuit including an LR circuit
  • FIG. 12 is a vector diagram showing the relationship between the input and output voltages of the phase shift circuit shown in FIG.
  • FIG. 13 is a circuit diagram showing a third embodiment of the tuning amplifier
  • FIG. 14 is a generalized diagram of the phase shift circuit shown in FIG. 13,
  • FIG. 15 is a circuit diagram showing a configuration of a phase shift circuit which can be replaced with the phase shift circuit at the preceding stage of the tuning amplifier shown in FIG. 13;
  • FIG. 16 is a circuit diagram showing a configuration of a phase shift circuit that can be replaced with a phase shift circuit after the tuning amplifier shown in FIG. 13;
  • FIG. 17 is a circuit diagram showing a configuration of a fifth embodiment of the tuning amplifier
  • FIG. 18 is a circuit diagram in which portions necessary for the operation of the phase shift circuit of the present invention have been extracted from the configuration of the operational amplifier. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a circuit diagram showing a configuration of a tuning amplifier according to a first embodiment to which the present invention is applied.
  • the tuned amplifier 1 shown in FIG. 1 has two phase shift circuits 1 that perform a total of 360 ° phase shift at a predetermined frequency by shifting the phase of an AC signal to which it is input by a predetermined amount.
  • 0 C, 30 C a voltage dividing circuit 60 composed of resistors 62 and 64 provided on the output side of the subsequent phase shift circuit 30 C, a feedback resistor 70 and an input resistor 7 4 (input resistor 7 4 has a resistance value which is n times the resistance value of the feedback resistor 70), so that the divided output (feedback signal) of the voltage dividing circuit 60 and the input terminal 90
  • an adder circuit for adding a signal (input signal) input to the input device at a predetermined ratio.
  • FIG. 2 shows a configuration extracted from the phase shift circuit 10C in the preceding stage shown in FIG.
  • the phase shift circuit 10 C shown in the figure is composed of a variable resistor 16 that shifts the phase of the AC signal input to the input terminal 24 by a predetermined amount and inputs the shifted signal to the non-inverting input terminal of the operational amplifier 12, and a capacitor. 1 4, a resistor 18 inserted between the input terminal 24 and the inverting input terminal of the operational amplifier 12, and resistors 21 and 2 connected to the output terminal of the operational amplifier 12 and forming a voltage dividing circuit 3 and a resistor 20 connected between the voltage dividing circuit and the inverting input terminal of the operational amplifier 12.
  • the resistances of the resistor 18 and the resistor 20 are set to be the same.
  • FIG. 3 is a vector diagram showing the relationship between the input / output voltage of the phase shift circuit 10 C in the preceding stage and the voltage appearing in the capacity and the like.
  • the input voltage Ei and the divided voltage Eo ' differ only in the direction in which the voltage VR1 is synthesized.
  • the values will be equal. Therefore, the relationship between the magnitude and phase of the input voltage Ei and the divided output Eo 'can be expressed by an isosceles triangle with the input voltage Ei and the divided output Eo' as the hypotenuse and the base of which is twice the voltage VR1.
  • the amplitude of the divided output Eo ' is the same as the amplitude of the input signal irrespective of the frequency
  • the amount of phase shift is represented by 01 in Fig. 3.
  • the phase shift amount 01 varies from 0 ° to 180 ° according to the frequency.
  • the phase shift amount ⁇ 1 changes.
  • FIG. 4 shows a configuration extracted from the phase shift circuit 30C at the subsequent stage shown in FIG.
  • the subsequent phase shift circuit 30C shown in the figure is an operational amplifier 32, which is a type of differential amplifier, and shifts the phase of a signal input to an input terminal 44 by a predetermined amount to input to a non-inverting input terminal of the operational amplifier 32.
  • the resistance of the resistor 38 and the resistor 40 The values are set the same.
  • FIG. 5 is a vector diagram showing the relationship between the input / output voltage of the subsequent phase shift circuit 30 C and the voltage appearing in the capacity and the like.
  • the input voltage E i and the divided output E o ' differ only in the direction in which the voltage VC2 is synthesized. And their absolute values are equal. Therefore, the relationship between the input voltage E i and the magnitude and phase of the divided output E o 'is represented by an isosceles triangle with the input voltage E i and the divided output E o' as the hypotenuse and the base of the voltage V 2 as twice the voltage VC2. It can be seen that the amplitude of the divided output E o 'is the same as the amplitude of the input signal irrespective of the frequency, and the amount of phase shift is represented by 02 shown in FIG. The phase shift amount 02 changes from 180 ° to 360 ° in the clockwise direction (phase lag direction) with respect to the input voltage Ei according to the frequency. Moreover, by varying the resistance value R of the variable resistor 36, the phase shift amount 02 changes.
  • phase shift circuit 10 C and 30 C is quantitatively shifted, and as shown in FIG. 3 and FIG.
  • the total phase shift amount is 360 ° due to the total of 0 C and 30 C.
  • the output of the subsequent phase shift circuit 30 C is taken out from the output terminal 92 as the output of the tuning amplifier 1, and the output of the phase shift circuit 30 C passes through the voltage dividing circuit 60 via the feedback resistor 70. Is fed back to the input side of the preceding phase shift circuit 10C. Then, the returned signal and the signal input via the input resistor 74 are added, and the added signal is input to the phase shift circuit 10 C in the preceding stage.
  • the total phase shift amount at a predetermined frequency becomes 360 ° by the two phase shift circuits 10 C and 30 C.
  • the two phase shift circuits 10 C and 30 C, the voltage divider circuit 60 and the feedback circuit By setting the loop gain of the feedback loop formed including the resistor 70 to 1 or less, the above-described tuning operation of passing only the signal of the predetermined frequency component is performed.
  • the tuning amplifier 1 since the output of the phase shift circuit 30 C before being input to the voltage dividing circuit 60 is taken out from the output terminal 92 of the tuning amplifier 1, the tuning amplifier 1 itself can have a gain, The signal amplitude can be amplified simultaneously with the tuning operation.
  • FIG. 6 is a system diagram in which the entire two phase shift circuits 10 C and 30 C and the voltage divider circuit 60 having the above-described configuration are replaced by a circuit having a transfer function K 1, and a circuit having a transfer function K 1
  • a feedback resistor 70 having a resistor R0 is connected in parallel with the input resistor 74 having a resistance value (nRO) n times as large as the feedback resistor 70 in series.
  • Fig. 7 is a system diagram obtained by converting the system shown in Fig. 6 by Miller's theorem.
  • the transfer function A of the whole system after the conversion is
  • K2 a, (1 -T> s) / (1 + Ti s) ⁇ ⁇ ⁇ ⁇ (2)
  • K3 -a 2 (1 -T 2 s) / (1 + T 2 s) ⁇ ⁇ ⁇ (3)
  • a 2 is the gain of the phase shift circuit 30 C
  • a 2 (1 + R41 / R43)> 1.
  • K1 one ⁇ 1 + (T s) 2 - 2 T s ⁇ / ⁇ 1 + (T s) 2 + 2 T s ⁇
  • the all-pass circuit represented by the transfer function K1 when the all-pass circuit represented by the transfer function K1 has an input impedance, the feedback resistor 70 and the input Since a voltage divider circuit is formed by impedance, the open loop gain of the feedback loop including the all-pass circuit is smaller than the absolute value of the transfer function K 1.
  • the input impedance of the all-pass circuit is the input impedance of the previous phase shift circuit 10 C, and the series impedance of the CR circuit consisting of the variable resistor 16 and the capacitor 14 in the input resistor 18 of the operational amplifier 12. Is the input impedance formed by connecting in parallel. Therefore, to compensate for the loss of the open loop gain of the feedback loop due to the input impedance of the all-pass circuit, it is necessary to set the gain of the all-pass circuit itself to 1 or more.
  • the phase shift circuit 10 C operates in a range from a hollow circuit having a gain of 1 to an inverting amplifier having a gain of 11 according to the input frequency. Therefore, it is not preferable to set the resistance ratio between the resistors 18 and 20 to other than 1. This is because if the resistances of the resistors 18 and 20 are R18 and R20, the gain when the phase shift circuit 10C operates as an inverting amplifier is one R20 / R18, but operates as a hollow circuit.
  • the gain is always 1 irrespective of the resistance ratio between the resistors 18 and 20. If the resistance ratio between the resistors 18 and 20 is not 1, the phase shift circuit 10 C operates. This is because in the entire region, only the phase between the input and output changes, and the ideal condition that the output amplitude does not change cannot be satisfied.
  • a voltage divider consisting of resistors 21 and 23 is added to the output side of the phase shift circuit 10 C, and feedback is applied to the inverting input terminal of the operational amplifier 12 through this voltage divider to reduce the resistance. It is possible to set the gain of the phase shift circuit 10 C to 1 or more while maintaining the resistance ratio of 18 to the resistance 20 at 1. Similarly, add a voltage divider consisting of resistors 41 and 43 to the output side of the phase shift circuit 30 C, and provide feedback to the inverting input terminal of the operational amplifier 32 via this voltage divider. Accordingly, it is possible to set the gain of the phase shift circuit 30 C to 1 or more while maintaining the resistance ratio between the resistor 38 and the resistor 40 at 1.
  • the tuning frequency ⁇ calculated by 1 / ( ⁇ , ⁇ 2 ) can also be varied within a certain range.
  • ⁇ t an ⁇ 2 ⁇ ⁇ / (1 - ⁇ 2 ⁇ . 2 ) ⁇ ⁇ ⁇ ⁇ (6)
  • the tuning amplifier 1 of the first embodiment has a constant tuning frequency and tuning gain even when the resistance ratio n between the feedback resistor 70 and the input resistor 74 is changed, and has a maximum attenuation and a tuning bandwidth. Since the tuning operation is performed using the tunable amplifier 1 that can be changed, when interference occurs, the resistance ratio n described above can be set large and the tuning bandwidth can be narrowed to prevent interference. When the interference is small, the above-mentioned resistance ratio n is set to be small, the tuning bandwidth is widened, and the received signal can be faithfully reproduced.
  • the resistance values of the feedback resistor 70 and the input resistor 74 are fixed. However, by making at least one of the resistors variable, the above-described resistance ratio n can be arbitrarily set. It may be changeable.
  • the tuning amplifier 1 of the first embodiment sets the resistances of the resistors 18 and 20 in the phase shift circuit 10 C to the same value, and sets the resistance 38 and the resistance 4 in the phase shift circuit 30 C. Since the resistance value of 0 is set to the same value, the amplitude does not fluctuate even if the tuning frequency is changed, and a tuned output having a substantially constant amplitude can be obtained.
  • the value of Q of the tuning amplifier 1 can be increased by increasing the resistance ratio n described above.
  • the open-loop gain has frequency dependence, even if the resistance ratio n is increased at low-gain frequencies, the open-loop gain will exceed 1 and oscillate beyond 1 at high-gain frequencies.
  • the resistance ratio n cannot be set to a very large value in order to prevent such oscillation, and the value of Q of the tuning amplifier 1 also becomes small.
  • a voltage dividing circuit is provided in each of the phase shift circuits 10 C and 30 C, and the resistors 18 and 20 and the resistors 38 and 40
  • the amplitude ratio of the tuning output of the tuning amplifier 1 is suppressed, so that the resistance ratio n can be set large, and the Q value of the tuning amplifier 1 can be increased.
  • a signal attenuated through the voltage dividing circuit 60 is used as a feedback signal, and a signal before being input to the voltage dividing circuit 60 is taken out as an output of the tuning amplifier 1 so that a predetermined signal can be selected from the input signals.
  • a predetermined amplification operation for the extracted signal can be performed.
  • the gain at this time can be arbitrarily set by changing the voltage dividing ratio of the voltage dividing circuit 60.
  • the maximum attenuation is determined by the resistance ratio n between the feedback resistor 70 and the input resistor 74, and the tuning frequency is determined by the resistance of the variable resistor 16 or 36.
  • the amounts can be adjusted without interfering with each other.
  • one of the variable resistors 16 and 36 may be replaced with a resistor having a fixed resistance value.
  • the above-described tuning amplifier 1 is configured by combining an operational amplifier, a capacitor, and a resistor, and all the constituent elements can be formed on a semiconductor substrate.
  • the tuning frequency can be continuously changed, and a variable capacitor, which was conventionally indispensable for changing the tuning frequency, can be used. Can be omitted. Therefore, the manufacturing process is greatly simplified, and the cost can be reduced.
  • the output terminal of the operational amplifier 12 or 32 in each phase shift circuit is connected.
  • One of the connected voltage dividing circuits may be omitted, or the voltage dividing ratio may be set to 1.
  • the voltage dividing circuit in the phase shift circuit 10 C is omitted, and the output terminal of the operational amplifier 12 is directly connected to one end of the resistor 20. This is the same as setting the resistance value of the resistor 62 constituting the voltage dividing circuit to an extremely small value and setting the voltage dividing ratio to 1. You.
  • the gain of the other phase shift circuit 10 C is set to a value greater than 1.
  • the voltage dividing circuit 60 at the subsequent stage of the phase shift circuit 30C may be omitted, and the output of the phase shift circuit 30C may be directly fed back to the preceding stage.
  • the voltage dividing ratio may be set to 1 by setting the resistance value of the resistor 62 in the voltage dividing circuit 60 to an extremely small value.
  • each of the phase shift circuits 10 C and 30 C is configured so as to partially include the CR circuit, but the phase shift circuit is configured so that the LR circuit is partially included instead of the CR circuit. Can also be configured.
  • FIG. 9 is a circuit diagram showing a configuration of a phase shift circuit including an LR circuit, and shows a configuration that can be replaced with the phase shift circuit 10C at the preceding stage of the tuning amplifier 1 shown in FIG.
  • the phase shift circuit 10 L shown in the figure is a CR circuit consisting of the capacitor 14 and the variable resistor 16 in the previous phase shift circuit 10 C shown in FIG. It has a configuration in which it is replaced with an LR circuit consisting of 17 and the resistance values of resistors 18 and 20 are set to the same value.
  • the relationship between the input / output voltage and the like of the phase shift circuit 10L described above is obtained by, as shown in the vector diagram of FIG. 10, changing the voltage VC1 shown in FIG.
  • the voltage VR1 shown in FIG. 3 can be replaced with the voltage VL1 across the inductor 17, respectively.
  • phase shift circuit 10 L shown in FIG. 9 is basically equivalent to the phase shift circuit 10 C shown in FIG. 2, and the phase shift circuit 10 C shown in FIG. Phase shift shown in Fig. 9 It can be seen that replacement with circuit 1 OL is possible.
  • the resistance values of the resistors 18 and 20 shown in FIG. 9 are set to the same value, there is no amplitude fluctuation when the tuning frequency is varied, and a substantially constant tuning output can be obtained. .
  • FIG. 11 is a circuit diagram showing another configuration of the phase shift circuit including the LR circuit, and shows a configuration that can be replaced with the phase shift circuit 30 C at the subsequent stage of the tuning amplifier 1 shown in FIG. ing.
  • the phase shift circuit 30 L shown in the figure is a CR circuit consisting of the capacity 34 and the variable resistor 36 in the subsequent phase shift circuit 30 C shown in FIG. 4, and the variable resistor 36 and the inductor It has a configuration in which it is replaced with an LR circuit composed of 37, and the resistances of the resistors 38 and 40 are set to the same value.
  • the relationship between the input / output voltage and the like of the phase shift circuit 30L described above is obtained by changing the voltage VR2 shown in FIG.
  • the voltage VC2 shown in FIG. 5 can be replaced with the voltage VR4 across the variable resistor 36 in L2.
  • phase shift circuits 10 C and 30 C shown in FIG. 1 can be connected to the phase shift circuits 10 L and 3 shown in FIG. 9 and FIG. Can be replaced by 0 L. If both phase shift circuits 10 C and 30 C are replaced with phase shift circuits 10 L and 30 L, the tuning frequency can be easily increased by integrating the entire tuning amplifier. .
  • phase shift circuit 10 C and 30 C is replaced with the phase shift circuit 10 L or 30 L, including the inductors constituting the LR circuit.
  • temperature compensation that prevents fluctuation of the tuning frequency due to temperature change becomes possible.
  • phase shift circuits 10 C and 30 C shown in FIG. 1 When at least one of the phase shift circuits 10 C and 30 C shown in FIG. 1 is replaced with the phase shift circuits 10 L and 30 L shown in FIG. 9 or FIG.
  • Each phase shift Either of the voltage dividing circuits connected to the output terminals of the operational amplifiers 12 and 32 in the circuit may be omitted, or the voltage dividing ratio may be set to 1.
  • the resistance value of the resistor 62 constituting the voltage dividing circuit 60 may be set to an extremely small value, and the voltage dividing ratio may be set to 1.
  • FIG. 13 is a circuit diagram showing a third embodiment of the tuning amplifier.
  • the tunable amplifier 1A shown in the figure has a phase shift of a total of 360 ° at a predetermined frequency by shifting the phase of the input AC signal by a predetermined amount.
  • an adder circuit that adds the output (feedback signal) of the subsequent phase shifter 130 C and the signal (input signal) input to the input terminal 90 at a predetermined ratio by passing through It is comprised including.
  • the frequency of the input AC signal changes by setting the resistances of the resistors 18 and 20 in the preceding phase shift circuit 10C to the same value.
  • the gain of the phase shift circuit 10 C is set to a value greater than 1 by suppressing the amplitude change when the voltage is applied and connecting a voltage dividing circuit composed of resistors 21 and 23 to the output side of the operational amplifier 12. I have.
  • the preceding phase shift circuit 110C included in the tuned amplifier 1A shown in FIG. 13 uses the resistor 18 'instead of the voltage divider circuit of the resistors 21 and 23 described above.
  • the gain of the phase shift circuit 110C is set to a value greater than 1 by setting the resistance value of the resistor 20 'to be larger than the resistance value.
  • phase shift circuit 13 0 C By setting the resistance value of the resistor 40 ′ larger than the resistance value of the resistor 38 ′, the gain of the phase shift circuit 13 0 C becomes 1 It is set to a larger value.
  • a feedback resistor 70, an output terminal 92, and a resistor 78 are connected to the output terminal of the phase shift circuit 130C.
  • a voltage divider is connected further downstream of the phase shifter 130C at the subsequent stage, and the divided output is fed back via the feedback resistor 70. You may do so.
  • Gain variation occurs according to the frequency of the signal.
  • the phase shift circuit 110C when the frequency of the input signal is low, the phase shift circuit 110C becomes a voltage follower circuit.
  • the phase shift circuit 1 10C is an inverting amplifier, and the gain at this time is 1 m (m is the resistance ratio of the resistor 20 'and the resistor 18'). Then, the gain of the phase shift circuit 110C also changes, and the amplitude of the output signal fluctuates.
  • Such amplitude fluctuations can be suppressed by connecting the resistor 22 to the inverting input terminal of the operational amplifier 12 and matching the gains when the frequency of the input signal is low and high. The same applies to the phase shift circuit 130C.
  • the resistor 42 having a predetermined resistance value By connecting the resistor 42 having a predetermined resistance value to the inverting input terminal of the operational amplifier 32, fluctuations in the amplitude of the output signal can be suppressed.
  • FIG. 14 is a generalized diagram of the above-described phase shift circuits 110 C and 130 C, showing a configuration in which the CR circuits included in each phase shift circuit are replaced with elements having impedances zl and z 2. I have. As shown in the figure, the resistance of the input resistance of the operational amplifier is r, the resistance of the feedback resistance is mr, the resistance of the resistance (resistance 22 or 42) connected to the inverting input terminal of the operational amplifier is R, and the operational amplifier is R. Invert the input terminal potential to V.
  • Equation (11) k is the voltage division ratio of two elements having impedances zl and z2.
  • the tuning frequency can be set to the low frequency. It is possible to suppress the gain fluctuation that occurs when changing from high to high frequencies.
  • a CR circuit is included in the phase shift circuits 110C and 130C, but the same phase shift is possible when an LR circuit is included instead of the CR circuit.
  • a circuit can be configured.
  • FIG. 15 is a circuit diagram showing a configuration of a phase shift circuit including an LR circuit, and shows a configuration that can be replaced with the phase shift circuit 110 C in the preceding stage of the tuned amplifier 1 A shown in FIG. I have.
  • the phase shift circuit 110 L shown in the figure is composed of a CR circuit consisting of the capacity 14 and the variable resistor 16 in the preceding phase shift circuit 110 C shown in FIG. 13, and the variable resistor 16 and the inductor It has a configuration replaced with an LR circuit consisting of 17.
  • FIG. 16 is a circuit diagram showing another configuration of the phase shift circuit including the LR circuit. 13 shows a configuration that can be replaced with the phase shift circuit 130C at the subsequent stage of the tuning amplifier 1A shown in FIG.
  • the phase shift circuit 130 L shown in the figure is a CR circuit consisting of the variable resistor 36 and the capacity 34 in the subsequent phase shift circuit 130 C shown in FIG. And an LR circuit comprising a variable resistor 36.
  • phase shift circuits 110 L and 110 L shown in FIG. 15 and the phase shift circuit 130 L shown in FIG. 16 respectively correspond to the phase shift circuits 110 C and 13 shown in FIG.
  • the phase shift circuit 110C in the preceding stage is replaced with the phase shift circuit 110L shown in Fig.
  • the circuit 130C can be replaced with the phase shift circuit 130L shown in FIG.
  • the two phase shifters 110 C and 130 C shown in Fig. 13 are replaced with phase shifters 110 L and 130 L
  • the entire tuned amplifier is integrated. This makes it easier to increase the tuning frequency.
  • one of the two phase shift circuits 110C and 130C may be replaced with a phase shift circuit 110L or 130L. In this case, there is an effect of suppressing the fluctuation of the tuning frequency with respect to the temperature change.
  • the tuning amplifier 1A shown in Fig. 13 has two phase-shift circuits 1 10C, 1 30C, and a resistor 22 or 42 connected to it to change the tuning frequency.
  • the amplitude fluctuations are prevented, when the frequency variable range is narrow, the amplitude fluctuations are reduced, so that the above-described resistors 22 and 42 can be removed to form a tuning amplifier.
  • the tuning amplifier can be constructed by removing only one of the resistors 22 or 42.
  • the loss of the open loop gain of the feedback loop including the all-pass circuit including the two phase shift circuits 10 C and 30 C and the feedback resistor 70 is equal to that of the previous stage. This is due to the input impedance of the phase-shift circuit 10 C and so on.
  • a transistor A hollow circuit may be inserted, and a signal to be fed back may be input to the preceding phase shift circuit 10 C or the like via this hollow circuit.
  • FIG. 17 is a circuit diagram showing a configuration of a fifth embodiment of the tuning amplifier.
  • a follower circuit 50 including transistors is inserted in a stage preceding the phase shift circuit 10 C in the preceding stage inside the tuning amplifier 1 shown in FIG.
  • the hollow circuit 50 includes a FET 52 having a drain connected to a positive power supply Vdd and a source connected to a negative power supply V ss via a resistor 54.
  • a source follower circuit is formed by the FET 52 and the resistor 54, and the output of the source follower circuit is input to the phase shift circuit 10C in the preceding stage. Note that an emitter follower circuit may be used instead of the source follower circuit.
  • the resistance value of the input resistor 74 can be set high.
  • the resistance value of the feedback resistor 70 or the like is to be reduced, the area occupied by the element must be increased. A larger value is preferable, and it is significant to connect a follower circuit.
  • the phase shift circuits 10 C and 110 C are arranged in the preceding stage, and the 30 C and 130 C are arranged in the subsequent stage, respectively. Since the amount of phase shift between the signals only needs to be 360 °, the phase shift circuits 30 C and 130 C are placed upstream and the phase shift circuits 10 C and 110 C are placed downstream.
  • Tuning amplifiers may be constructed by arranging 0 C in each case.
  • the tuned amplifier of the present invention comprises a phase shift circuit 10 C shown in FIG. 2, a phase shift circuit 10 shown in FIG. 9, a phase shift circuit 110 C shown in FIG. Any one of the phase shift circuits 110 L shown in FIG. 5 and the phase shift circuit 30 C shown in FIG. 4; the phase shift circuit 30 L shown in FIG. 11;
  • the phase shift circuit 130C and one of the phase shift circuits 130L shown in FIG. 16 can be cascaded in any order.
  • the voltage divider in the phase shift circuit may be omitted, or the voltage division ratio may be set to 1.
  • one of the two cascaded phase shifters is connected to the resistor connected between the inverting input terminal of the operational amplifier and the ground terminal (for example, the resistor 22 shown in Fig. 13). ) May be omitted or the resistance of the resistor may be increased sufficiently.
  • the hollow circuit 50 may be connected to a further preceding stage of the preceding phase shifting circuit among the two cascaded phase shifting circuits.
  • variable resistors 16 and 36 include variable resistors 16 and 36. More specifically, the variable resistors 16 and 36 can be realized by using the channel resistance of a junction type or MOS type field effect transistor (FET). If a channel formed between the source and drain of the FET is used as a resistor and used instead of the variable resistor 16, the gate voltage is variably controlled and this channel resistance is changed arbitrarily within a certain range to make each transfer. The amount of phase shift in the phase circuit can be changed.
  • FET field effect transistor
  • variable resistors 16 and 36 instead of configuring the variable resistors 16 and 36 with one FET, that is, a p-channel or n-channel FET, one variable resistor is configured by connecting a p-channel FET and an n-channel FET in parallel. May be. If a variable resistor is configured by combining two FETs, the nonlinear region of the FET can be improved, and the distortion of the tuning signal can be reduced.
  • phase shift circuit 10 C and the like described above change the overall tuning frequency by changing the amount of phase shift by changing the resistance of a variable resistor 16 and the like connected in series with the capacity 14 and the like.
  • the tuning frequency may be changed, but the overall tuning frequency may be changed by changing the capacitance of the capacitor 14 or the like.
  • variable capacitance element can be formed by a variable capacitance diode that can change the reverse bias voltage applied between the anode and the cathode, or can be formed by FET whose gate capacitance can be changed by the gate voltage.
  • a DC current blocking capacitor may be connected in series with the variable capacitance element.
  • a plurality of resistors, capacitors, or inductors having different element constants are prepared, and by switching the switches, the plurality of elements can be used. You may choose one or more from the list. In this case, the element constants can be switched discontinuously depending on the number of elements connected by switch switching and the connection method (series connection, parallel connection, or a combination thereof).
  • a variable resistor instead of a variable resistor, prepare a plurality of resistors in a series of 2 n, such as R, 2R, 4R,..., and select one or an arbitrary number to connect in series. By doing so, it is possible to easily switch the resistance value at equal intervals with a smaller number of elements.
  • a plurality of capacity series of 2 n power series such as (, 2 C, 4 C,...) are prepared, and one or any number is selected. In this case, it is possible to easily realize the switching of the capacitance at equal intervals with a smaller number of elements, so that a circuit having a plurality of tuning frequencies, for example, an AM radio, has the tuning amplifier of this embodiment. It is suitable for applications where one station is selected from multiple broadcasting stations and received.
  • the feedback resistor 70 having a fixed resistance value is used as the feedback impedance element
  • the input resistor 74 having the fixed resistance value is used as the input impedance element.
  • a highly stable circuit can be formed by configuring the phase shift circuits 10 C and 30 C using an operational amplifier.
  • the offset voltage and voltage gain are not required to be so high, so a differential input amplifier with a specified amplification should be used instead of the operational amplifier in each phase shift circuit. You may do so.
  • FIG. 18 is a circuit diagram in which components necessary for the operation of the phase shift circuit of each embodiment are extracted from the configuration of the operational amplifier, and the whole operates as a differential input amplifier having a predetermined amplification degree.
  • the differential input amplifier shown in the figure includes a differential input stage 100 constituted by FETs, a constant current circuit 102 for supplying a constant current to the differential input stage 100, and a constant current circuit. It comprises a bias circuit 104 for applying a predetermined bias voltage to the path 102 and an output amplifier 106 connected to the differential input stage 100.
  • the multi-stage amplifier circuit for gaining the voltage gain included in the actual operational amplifier is omitted, and the configuration of the differential input amplifier can be simplified and the bandwidth can be widened. In this way, by simplifying the circuit, the upper limit of the operating frequency can be increased.Therefore, it is possible to increase the upper limit of the tuning frequency of the tuning amplifier configured using the differential input amplifier. it can.
  • the tuning amplifier of each of the above-described embodiments extracts the tuning signal by connecting the output terminal 46 of the subsequent phase shift circuit 30 C or the like to the output terminal 92 of the tuning amplifier.
  • the tuning signal may be taken out from 10 C or the like or from the hollow circuit 50 shown in FIG.
  • two-phase outputs having a predetermined phase difference from each other may be extracted from before and after the subsequent phase shift circuit 30 C or the like, or from before and after the preceding phase shift circuit 10 C or the like.
  • the voltage dividing circuit 60 is connected further downstream of the subsequent phase shift circuit 30 C, but the phase shift circuit 10 C
  • the voltage dividing circuit 60 may be inserted between the point C and the point 30 C or before or after the follower circuit 50.
  • the output of the voltage dividing circuit 60 may be input to the next stage circuit, and the signal before the voltage dividing by the voltage dividing circuit 60 may be taken out as the output of the tuning amplifier.
  • the tuning frequency when the tuning frequency is varied, it is possible to obtain a substantially constant stable tuning output without amplitude fluctuation over a wide range from the lower limit to the upper limit. .
  • the value of Q of the tuning amplifier can be increased by increasing the resistance ratio n between the feedback resistance and the input resistance.
  • the maximum attenuation is determined by the resistance ratio n of the input impedance element and the feedback impedance element, and the tuning frequency is determined by the time constant of the CR circuit and the LR circuit in each phase shift circuit. , Maximum attenuation and tuning The frequency and the gain at the tuning frequency can be set without interfering with each other.
  • the tuning operation and the amplification operation can be performed simultaneously by one circuit by inserting a voltage dividing circuit in the feedback loop. Thereby, simplification of the entire device including the tuning amplifier can be realized.
  • the two phase shift circuits in the tuned amplifier include the CR circuit
  • the entire tuned amplifier can be easily integrated.
  • the two phase shift circuits include the LR circuit

Description

明 細 書 同調増幅器 技術分野
この発明は、 集積化が容易な同調増幅器に関し、 特に、 同調周波数と最大減衰 量とを互いに干渉することなく、 任意に調整し得る同調増幅器に関する。 背景技術
従来から、 能動素子およびリアクタンス素子を使用した各種の同調増幅器が提 案され実用化されている。
例えば L C共振を利用した従来の同調増幅器は、 同調周波数を調整すると L C 回路に依存する Qと利得が変化し、 最大減衰量を調整すると同調周波数が変化し、 最大減衰量を調整すると同調周波数における利得が変化するという特徴を有する。 したがって、 従来の同調増幅器においては、 同調周波数、 同調周波数における利 得、 最大減衰量 C l、 C 2を互いに干渉しあうことなく調整することは極めて困 難であった。 また、 同調周波数および最大減衰量を調整し得る同調増幅器を集積 回路によって形成することは困難であった。
本発明は、 このような点に鑑みて創作されたものであり、 その目的は集積化に 適しており、 同調周波数、 同調周波数における利得、 最大減衰量を互いに干渉し あうことなく調整することができ、 特に同調周波数を可変したときに出力振幅の 変化を抑えることができる同調増幅器を提供することにある。 発明の開示
本発明はこのような課題を解決するために考えられたものであり、 同調周波数、 同調周波数における利得、 最大減衰量を互いに干渉させることなく調整すること ができ、 特に同調周波数を可変したときに出力振幅の変化を抑えることができる 同調増幅器を提供することにある。
本発明の同調増幅器は、 出力が入力側に帰還された差動増幅器を含む全域通過 型の 2つの移相回路と、
前記 2つの移相回路のそれそれを縱続接続して形成される帰還ループの一部に 挿入される分圧回路とを備え、
前記縦続接続された 2つの移相回路のうち前段の移相回路に対して前記加算回 路によって加算された信号を入力するとともに、 後段の移相回路から出力された 信号を前記帰還信号として前記加算回路に入力し、 前記分圧回路に入力される交 流信号を前記同調信号として出力する。
また、 本発明の同調増幅器は、 入力信号が一方端に入力される入力インビーダ ンス素子と、 帰還信号が一方端に入力される帰還ィンピ一ダンス素子とを含んで おり、 前記入力信号と前記帰還信号とを加算する加算回路と、
反転入力端子に第 1の抵抗の一方端が接続され前記第 1の抵抗を介して交流信 号が入力される差動増幅器と、 前記差動増幅器の出力端子に接続された第 1の分 圧回路と、 前記第 1の分圧回路の出力端と前記差動増幅器の反転入力端子との間 に接続された第 2の抵抗と、 キャパシ夕あるいはインダク夕によるリアクタンス 素子と第 3の抵抗とで構成され前記第 1の抵抗の他方端に接続された直列回路と を含み、 前記第 3の抵抗および前記リアクタンス素子の接続部を前記差動増幅器 の非反転入力端子に接続した 2つの移相回路と、
を備え、 前記 2つの移相回路のそれそれを縦続接続し、 これら縦続接続された 2つの移相回路のうち前段の移相回路に対して前記加算回路によって加算された 信号を入力するとともに、 後段の移相回路から出力された信号を前記帰還信号と して前記帰還ィンビーダンス素子の一方端に入力し、 これら 2つの移相回路のい ずれかの出力を同調信号として出力する。
また、 本発明の同調増幅器は、 入力信号が一方端に入力される入力インビーダ ンス素子と、 帰還信号が一方端に入力される帰還ィンピ一ダンス素子とを含んで おり、 前記入力信号と前記帰還信号とを加算する加算回路と、
反転入力端子に第 1の抵抗の一方端が接続され前記第 1の抵抗を介して交流信 号が入力される差動増幅器と、 前記差動増幅器の反転入力端子と出力端子との間 に接続された第 2の抵抗と、 一方端が前記差動増幅器の反転入力端子に接続され 他方端が接地された第 3の抵抗と、 キャパシ夕あるいはインダクタによるリアク 夕ンス素子と第 4の抵抗とで構成され前記第 1の抵抗の他方端に接続された直列 回路とを含み、 前記第 4の抵抗および前記リアクタンス素子の接続部を前記差動 増幅器の非反転入力端子に接続した 2つの移相回路と、
を備え、 前記 2つの移相回路のそれそれを縦続接続し、 これら縦続接続された 2つの移相回路のうち前段の移相回路に対して前記加算回路によって加算された 信号を入力するとともに、 後段の移相回路から出力された信号を前記帰還信号と して前記帰還ィンピーダンス素子の一方端に入力し、 これら 2つの移相回路のい ずれかの出力を同調信号として出力する。
また、 本発明の同調増幅器は、 入力信号が一方端に入力される入力インビーダ ンス素子と、 帰還信号が一方端に入力される帰還インピーダンス素子とを含んで おり、 前記入力信号と前記帰還信号とを加算する加算回路と、
反転入力端子に第 1の抵抗の一方端が接続され前記第 1の抵抗を介して交流信 号が入力される差動増幅器と、 前記差動増幅器の出力端子に接続された第 1の分 圧回路と、 前記第 1の分圧回路の出力端と前記差動増幅器の反転入力端子との間 に接続された第 2の抵抗と、 キャパシ夕あるいはインダク夕によるリアクタンス 素子と第 3の抵抗とで構成され前記第 1の抵抗の他方端に接続された直列回路と を含み、 前記第 3の抵抗および前記リアクタンス素子の接続部を前記差動増幅器 の非反転入力端子に接続した第 1の移相回路と、
反転入力端子に第 4の抵抗の一方端が接続され前記第 4の抵抗を介して交流信 号が入力される差動増幅器と、 前記差動増幅器の反転入力端子と出力端子との間 に接続された第 5の抵抗と、 一方端が前記差動増幅器の反転入力端子に接続され 他方端が接地された第 6の抵抗と、 キャパシ夕あるいはインダク夕によるリアク 夕ンス素子と第 7の抵抗とで構成され前記第 4の抵抗の他方端に接続された直列 回路とを含み、 前記第 7の抵抗および前記リアクタンス素子の接続部を前記差動 増幅器の非反転入力端子に接続した第 2の移相回路と、
を備え、 前記第 1および第 2の移相回路を縦続接続し、 これら縦続接続された 2つの移相回路のうち前段の移相回路に対して前記加算回路によって加算された 信号を入力するとともに、 後段の移相回路から出力された信号を前記帰還信号と して前記帰還インピーダンス素子の一方端に入力し、 前記第 1および第 2の移相 回路のいずれかの出力を前記同調信号として出力する, 図面の簡単な説明
第 1図は、 本発明を適用した第 1の実施形態の同調増幅器の構成を示す回路図、 第 2図は、 第 1図に示した前段の移相回路の構成を抜き出して示した図、 第 3図は、 前段の移相回路の入出力電圧とキャパシ夕等に現れる電圧との関係 を示すべクトル図、
第 4図は、 第 1図に示した後段の移相回路の構成を抜き出して示した図、 第 5図は、 後段の移相回路の入出力電圧とキャパシ夕等に現れる電圧との関係 を示すべクトル図、
第 6図は、 上述した構成を有する 2つの移相回路および分圧回路の全体を伝達 関数 K 1 を有する回路に置き換えたシステム図、
第 7図は、 第 6図に示すシステムをミラーの定理によって変換したシステム図、 第 8図は、 第 1図に示した同調増幅器の同調特性を示す図、
第 9図は、 L R回路を含む移相回路の構成を示す回路図、
第 1 0図は、 第 9図に示した移相回路の入出力電圧とインダクタ等に現れる電 圧との関係を示すべクトル図、
第 1 1図は、 L R回路を含む他の移相回路の構成を示す回路図、
第 1 2図は、 第 1 1図に示した移相回路の入出力電圧とインダクタ等に現れる 電圧との関係を示すべクトル図、
第 1 3図は、 同調増幅器の第 3の実施形態を示す回路図、
第 1 4図は、 第 1 3図に示した移相回路を一般化した図、
第 1 5図は、 第 1 3図に示した同調増幅器の前段の移相回路と置き換え可能な 移相回路の構成を示す回路図、
第 1 6図は、 第 1 3図に示した同調増幅器の後段の移相回路と置き換え可能な 移相回路の構成を示す回路図、
第 1 7図は、 同調増幅器の第 5の実施形態の構成を示す回路図、
第 1 8図は、 オペアンプの構成の中で本発明の移相回路の動作に必要な部分を 抽出した回路図である。 発明を実施するための最良の形態
〔同調増幅器の第 1の実施形態〕
第 1図は、 本発明を適用した第 1の実施形態の同調増幅器の構成を示す回路図 である。
同図に示す同調増幅器 1は、 それそれが入力される交流信号の位相を所定量シ フ 卜させることにより所定の周波数において合計で 3 6 0 ° の位相シフ トを行う 2つの移相回路 1 0 C、 3 0 Cと、 後段の移相回路 3 0 Cの出力側に設けられた 抵抗 6 2および 6 4からなる分圧回路 6 0と、 帰還抵抗 7 0および入力抵抗 7 4 (入力抵抗 7 4は帰還抵抗 7 0の抵抗値の n倍の抵抗値を有しているものとする） のそれそれを介することにより分圧回路 6 0の分圧出力 （帰還信号） と入力端子 9 0に入力される信号 （入力信号） とを所定の割合で加算する加算回路とを含ん で構成されている。
第 2図は、 第 1図に示した前段の移相回路 1 0 Cの構成を抜き出して示したも のである。 同図に示す移相回路 1 0 Cは、 入力端 2 4に入力された交流信号の位 相を所定量シフ 卜させてオペアンプ 1 2の非反転入力端子に入力する可変抵抗 1 6およびキャパシ夕 1 4と、 入力端 2 4とオペアンプ 1 2の反転入力端子との間 に挿入された抵抗 1 8と、 オペアンプ 1 2の出力端子に接続されて分圧回路を構 成する抵抗 2 1および 2 3と、 この分圧回路とオペアンプ 1 2の反転入力端子と の間に接続された抵抗 2 0とを含んで構成されている。
このような構成を有する移相回路 1 0 Cにおいて、 抵抗 1 8と抵抗 2 0の抵抗 値は同じに設定されている。
第 2図に示す入力端 2 4に所定の交流信号が入力されると、 オペアンプ 1 2の 非反転入力端子には、 キャパシ夕 1 4の両端に現れる電圧 VC1が印加される。 ま た、 抵抗 1 8の両端には、 可変抵抗 1 6の両端に現れる電圧 VR1と同じ電圧 VR1 が現れる。 2つの抵抗 1 8、 2 0には同じ電流 Iが流れ、 しかも、 上述したよう に抵抗 1 8と抵抗 2 0の各抵抗値が等しいので、 抵抗 2 0の両端にも電圧 VR1が 現れる。 オペアンプ 1 2の反転入力端子 （電圧 VC1) を基準にして考えると、 抵 抗 1 8の両端電圧 VR1をベク トル的に加算したものが入力電圧 E i に、 抵抗 2 0 の両端電圧 VR1をべク トル的に减算したものが抵抗 2 1と抵抗 23の接続点の電 圧 （分圧出力） Eo ' になる。
第 3図は、 前段の移相回路 1 0 Cの入出力電圧とキャパシ夕等に現れる電圧と の関係を示すべク トル図である。
上述したように、 オペアンプ 12の非反転入力端子に印加される電圧 VC1を基 準に考えると、 入力電圧 Ei と分圧電圧 Eo ' とは電圧 VR1を合成する方向が異 なるだけでありその絶対値は等しくなる。 したがって、 入力電圧 Ei と分圧出力 Eo ' の大きさと位相の関係は、 入力電圧 Ei および分圧出力 Eo ' を斜辺とし、 電圧 VR1の 2倍を底辺とする二等辺三角形で表すことができ、 分圧出力 Eo ' の 振幅は周波数に関係なく入力信号の振幅と同じであって、 位相シフ ト量は第 3図 に示す 01 で表されることがわかる。 この位相のシフ ト量 01 は、 周波数に応じ て 0° から 180° まで変化する。 しかも、 可変抵抗 16の抵抗値 Rを可変する ことにより、 位相シフ 卜量 ø 1は変化する。
また、 移相回路 10 Cの出力端 26はオペアンプ 1 2の出力端子に接続されて いるため、 抵抗 2 1の抵抗値を R21、 抵抗 23の抵抗値を R23とすると、 出力電 圧 Eo と上述した分圧出力 Eo ' との間には、 抵抗 20の抵抗値に対して R21、 R23が十分小さいときは Eo = ( 1 +R21/R23) Eo ' の関係がある。 したが つて、 R21および R23の値を調整することにより 1より大きな利得が得られ、 し かも第 3図に示すように周波数が変化しても出力電圧 Eo の振幅が一定であり、 位相のみを所定量シフ 卜することができる。
同様に、 第 4図は第 1図に示した後段の移相回路 30 Cの構成を抜き出して示 したものである。 同図に示す後段の移相回路 30 Cは、 差動増幅器の一種である オペアンプ 32と、 入力端 44に入力された信号の位相を所定量シフトさせてォ ペアンプ 32の非反転入力端子に入力するキャパシ夕 34および可変抵抗 36と、 入力端 44とオペアンプ 32の反転入力端子との間に挿入された抵抗 38と、 ォ ぺアンプ 32の出力端子に接続されて分圧回路を構成する抵抗 4 1および 43と、 この分圧回路とオペアンプ 32の反転入力端子との間に接続された抵抗 40とを 含んで構成されている。
このような構成を有する移相回路 30 Cにおいて、 抵抗 38と抵抗 40の抵抗 値は同じに設定されている。
第 4図に示した入力端 4 4に所定の交流信号が入力されると、 オペアンプ 3 2 の非反転入力端子には、 可変抵抗 3 6の両端に現れる電圧 VR2が印加される。 ま た、 抵抗 3 8の両端には、 キャパシ夕 3 4の両端に現れる電圧 VC2と同じ電圧 V C2が現れる。 2つの抵抗 3 8、 4 0には同じ電流 Iが流れ、 しかも、 上述したよ うに抵抗 3 8と抵抗 4 0の各抵抗値が等しいので、 抵抗 4 0の両端にも電圧 VC2 が現れる。 オペアンプ 3 2の反転入力端子 （電圧 VR2) を基準にして考えると、 抵抗 3 8の両端電圧 VC2をベク トル的に加算したものが入力電圧 E i に、 抵抗 4 0の両端電圧 VC2をべク トル的に減算したものが抵抗 4 1と抵抗 4 3の接続点の 電圧 （分圧出力） E o ' になる。
第 5図は、 後段の移相回路 3 0 Cの入出力電圧とキャパシ夕等に現れる電圧と の関係を示すべク トル図である。
上述したように、 オペアンプ 3 2の非反転入力端子に印加される電圧 VR2を基 準に考えると、 入力電圧 E i と分圧出力 E o ' とは電圧 VC2を合成する方向が異 なるだけでありその絶対値は等しくなる。 したがって、 入力電圧 E i と分圧出力 E o ' の大きさと位相の関係は、 入力電圧 E i および分圧出力 E o ' を斜辺とし、 電圧 VC2の 2倍を底辺とする二等辺三角形で表すことができ、 分圧出力 E o ' の 振幅は周波数に関係なく入力信号の振幅と同じであって、 位相シフ ト量は第 5図 に示す 02 で表されることがわかる。 この位相シフ ト量 02 は、 周波数に応じて、 入力電圧 E iを基準として時計回り方向 （位相遅れ方向） に 1 8 0 ° から 3 6 0 ° まで変化する。 しかも、 可変抵抗 3 6の抵抗値 Rを可変することにより、 位相 シフ ト量 02 は変化する。
また、 移相回路 3 0 Cの出力端 4 6はオペアンプ 3 2の出力端子に接続されて いるため、 抵抗 4 1の抵抗値を R41、 抵抗 4 3の抵抗値を R43とすると、 出力電 圧 E o と上述した分圧出力 Eo ' との間には、 抵抗 4 0の抵抗値に対して R 41、 R43が十分小さいときは E o = ( 1 + R41/ R43) E o ' の関係がある。 したが つて、 R41および R43の値を調整することにより 1より大きな利得が得られ、 し かも第 5図に示すように周波数が変化しても出力電圧 E o の振幅が一定であり、 位相のみを所定量シフ トすることができる。 このようにして、 2つの移相回路 10 C、 30 Cのそれそれにおいて位相が所 定量シフ トされ、 第 3図および第 5図に示すように、 所定の周波数において 2つ の移相回路 1 0 C、 30 Cの全体により位相シフ ト量の合計が 360° となる。 また、 後段の移相回路 30 Cの出力は、 出力端子 92から同調増幅器 1の出力 として取り出されるとともに、 この移相回路 30 Cの出力を分圧回路 60を通し た信号が帰還抵抗 70を介して前段の移相回路 10 Cの入力側に帰還されている。 そして、 この帰還された信号と入力抵抗 74を介して入力される信号とが加算さ れ、 この加算された信号が前段の移相回路 1 0 Cに入力される。
このように、 2つの移相回路 10 C、 30 Cによって所定の周波数における位 相シフ ト量の合計が 360 ° となり、 このとき 2つの移相回路 10 C、 30 C、 分圧回路 60および帰還抵抗 70を含んで形成される帰還ループのループゲイン を 1以下に設定することにより、 上述した所定の周波数成分の信号のみを通過さ せる同調動作が行われる。
また、 同調増幅器 1の出力端子 92からは、 分圧回路 60に入力される前の移 相回路 30 Cの出力が取り出されているため、 同調増幅器 1自体に利得を持たせ ることができ、 同調動作と同時に信号振幅の増幅が可能となる。
第 6図は、 上述した構成を有する 2つの移相回路 1 0 C、 30 Cおよび分圧回 路 60の全体を伝達関数 K1 を有する回路に置き換えたシステム図であり、 伝達 関数 K1 を有する回路と並列に抵抗 R0 を有する帰還抵抗 70が、 直列に帰還抵 抗 70の n倍の抵抗値 （nRO ) を有する入力抵抗 74が接続されている。
第 7図は、 第 6図に示すシステムをミラーの定理によって変換したシステム図 であり、 変換後のシステム全体の伝達関数 Aは、
A = Vo /Vi =Kl / {n ( 1 -Kl ) + 1} · · · (1) で表すことができる。
前段の移相回路 10 Cの伝達関数 K2 は、 可変抵抗 1 6とキャパシタ 14から なる CR回路の時定数を T , (可変抵抗 1 6の抵抗値を R、 キャパシ夕 14の静 電容量を Cとすると 1 = CR) とすると、
K2 =a, ( 1 -T> s) / ( 1 +Ti s) · · · (2) となる。 ここで、 s = j wであり、 a, は移相回路 10 Cの利得であって、 a. = ( 1 +R21/R23) > 1である。
また、 後段の移相回路 30 Cの伝達関数 K3は、 キャパシ夕 34と可変抵抗 3 6からなる CR回路の時定数を Τ2 (キャパシ夕 34の静電容量を（、 可変抵抗 36の抵抗値を Rとすると T2 =CR) とすると、
K3 =-a2 ( 1 -T2 s) / ( 1 +T2 s) · · · (3) となる。 ここで、 a2 は移相回路 30 Cの利得であって a2 = ( 1 +R41/R43) > 1である。
分圧回路 60を介することによって信号振幅が 1/a, & 2 に減衰するものと すると、 2つの移相回路 10 C、 30 Cと分圧回路 60を縦続接続した場合の全 体の伝達関数 K1 は、
K1 =一 { 1 + (T s ) 2 - 2 T s} / { 1 + (T s ) 2 + 2 T s}
• · · (4) となる。 なお、 上述した （4) 式においては、 計算を簡単なものとするために、 各移相回路の時定数 T, 、 T2 をともに Tとした。 この （4) 式を上述した （ 1) 式に代入すると、
A= - {1+ (Ts) 2 - 2 T s}
/ C (2n+ l) { 1 + (T s) 2 } +2 T s〕
=- {1/ (2n+ l) } C {1 + (Ts) 2 -2Ts}
/ { 1 + (T s) 2 + 2 T s/ ( 2 n+ 1 ) } 〕 · . ·（5) となる。
この （5) 式によれば、 ω=0 (直流の領域） のときに A =— l / ( 2 η+ 1 ) となって、 最大減衰量を与えることがわかる。 また、 ω =∞のときにも A =— l / ( 2 η+ 1 ) となって、 最大減衰量を与えることがわかる。 さらに、 ω= 1/ Τの同調点 （各移相回路の時定数が異なる場合には、 = 1/^ (Τ, · Τ2 ) の同調点） においては Α= 1であって帰還抵抗 70と入力抵抗 74の抵抗比 ηに 無関係であることがわかる。 換言すれば、 第 8図に示すように、 ηの値を変化さ せても同調点がずれることなく、 かつ同調点の減衰量も変化しない。
ところで、 上述した第 6図において、 伝達関数 K1 で示される全域通過回路が 入力インビーダンスを有する場合、 帰還抵抗 70とこの全域通過回路の入カイン ピーダンスによる分圧回路が形成されるため、 全域通過回路を含む帰還ループの オープンループゲインは伝達関数 K 1 の絶対値より小さくなる。 全域通過回路の 入力インピーダンスとは、 前段の移相回路 1 0 Cの入カインピーダンスであり、 オペアンプ 1 2の入力抵抗 1 8に可変抵抗 1 6とキャパシ夕 1 4からなる C R回 路の直列インピーダンスが並列に接続されて形成される入力インピーダンスに他 ならない。 したがって、 全域通過回路の入力インピーダンスによる帰還ループの オープンループゲインの損失を補償するには、 全域通過回路自体の利得を 1以上 に設定することが必要である。
例えば、 移相回路 1 0 Cに含まれる抵抗 2 1、 2 3による分圧回路を無視して 考える （分圧比が 1の場合であって、 上述した （2 ) 式における a , が 1の場合 を考える） と、 移相回路 1 0 Cは、 （ 2 ) 式によれば、 入力された周波数に応じ て利得が 1倍のホロヮ回路から利得が一 1倍の反転増幅器としての範囲で動作し なければならないので、 抵抗 1 8と 2 0の抵抗比を 1以外にすることは好ましく ない。 なぜなら、 抵抗 1 8、 2 0の各抵抗値を R 18、 R20とすると、 移相回路 1 0 Cが反転増幅器として動作するときの利得は一 R20/R 18であるが、 ホロヮ回 路として動作する場合の利得は抵抗 1 8と抵抗 2 0の抵抗比にかかわらず常に 1 であるから、 抵抗 1 8と抵抗 2 0の抵抗比が 1でない場合には、 移相回路 1 0 C が動作する全領域において、 その入出力間の位相だけが変化し、 出力振幅が変化 しない理想条件が満足できなくなるからである。
移相回路 1 0 Cの出力側に抵抗 2 1と抵抗 2 3からなる分圧回路を付加し、 こ の分圧回路を介してオペアンプ 1 2の反転入力端子への帰還を施すことにより、 抵抗 1 8と抵抗 2 0の抵抗比を 1に保持したまま移相回路 1 0 Cの利得を 1以上 に設定することが可能となる。 同様に、 移相回路 3 0 Cの出力側に抵抗 4 1 と抵 抗 4 3からなる分圧回路を付加し、 この分圧回路を介してオペアンプ 3 2の反転 入力端子への帰還を施すことにより、 抵抗 3 8と抵抗 4 0の抵抗比を 1に保持し たまま移相回路 3 0 Cの利得を 1以上に設定することが可能となる。
なお、 上述したように、 移相回路 1 0 C内の可変抵抗 1 6と移相回路 3 0 C内 の可変抵抗 3 6の抵抗値を変えることにより、 キャパシ夕 1 4および可変抵抗 1 6からなる C R回路の時定数 T , と、 キャパシ夕 3 4および可変抵抗 3 6からな る CR回路の時定数 T2 とを変化させることができるため、 1/ (Τ , Τ2 ) によって算出される同調周波数 ωもある範囲で可変することができる。
また、 （ 2 ) 式あるいは （3) 式から第 3図、 第 5図に示した 01 、 φΐ を求 めると、
\ = t an {2 ωΊ χ / ( 1 -ω2 Τ .2) } · · · (6)
ΦΖ = t an {2 ωΊ / ( 1 -ω2 Τ2 2) } · · · (7) となる。 なお、 （ 6) 、 ( 7) 式の 01 および 02 は、 第 3図および第 5図に示 す入力電圧 E iを基準として時計回り方向 （位相遅れ方向） を正方向としたもの である。
例えば Τ, =T2 ( = Τ) の場合には、 ω= 1/Tのときに 2つの移相回路 1 0 C、 30 Cによる位相シフト量の合計が 3 60 ° となって上述した同調動作が 行われ、 このとき 01 = 90。 、 φ = 27 0° となる。
このように、 第 1の実施形態の同調増幅器 1は、 帰還抵抗 70と入力抵抗 74 の抵抗比 nを変えても同調周波数および同調時の利得が一定で、 かつ最大減衰量 および同調帯域幅を変えることができる同調増幅器 1を用いて同調動作を行って いるため、 混信が生じる場合には上述した抵抗比 nを大きく設定して同調帯域幅 を狭く して混信を防ぐことができ、 反対に混信が少ない場合には上述した抵抗比 nを小さく設定して同調帯域幅を広げて受信信号を忠実に再現することができる。 なお、 上述した第 1の実施形態では、 帰還抵抗 70と入力抵抗 74の抵抗値を 固定にしているが、 少なくともいずれか一方の抵抗を可変できるようにして、 上 述した抵抗比 nを任意に変更可能としてもよい。
また、 第 1の実施形態の同調増幅器 1は、 移相回路 1 0 C内の抵抗 1 8と抵抗 2 0の抵抗値を同じ値に設定するとともに移相回路 30 C内の抵抗 38と抵抗 4 0の抵抗値を同じ値に設定するため、 同調周波数を変えても振幅が変動すること はなく、 ほぼ一定の振幅を有する同調出力を得ることができる。
特に、 同調出力の振幅変動を抑えたことにより、 上述した抵抗比 nを大きく し て同調増幅器 1の Qの値を大きくすることができる。 すなわち、 オープンループ ゲインに周波数依存性があると、 利得の低い周波数では抵抗比 nを大きく しても (株が上がらず、 利得の高い周波数ではオープンループゲインが 1を越えて発振す ることがある。 したがって、 振幅変動が大きい場合には、 このような発振を防止 するために抵抗比 nをあまり大きな値に設定することができず、 同調増幅器 1の Qの値も小さくなる。 これに対して、 上述した第 1の実施形態では、 移相回路 1 0 C、 3 0 C内にそれそれ分圧回路を設け、 かつ抵抗 1 8と 2 0、 抵抗 3 8と 4 0の抵抗値をそれぞれ同じ値に設定することにより、 同調増幅器 1の同調出力の 振幅変動を抑えるため、 抵抗比 nを大きく設定することができ、 同調増幅器 1の Qの値を大きくすることができる。
また、 分圧回路 6 0を介して減衰した信号を帰還信号として用いるとともに、 分圧回路 6 0に入力する前の信号を同調増幅器 1の出力として取り出すことによ り、 入力信号の中から所定の周波数成分のみを抽出する同調動作とともに、 この 抽出された信号に対する所定の増幅動作を行うことができる。 しかも、 このとき の利得は、 分圧回路 6 0の分圧比を変えることにより任意に設定できる。
また、 最大減衰量は、 帰還抵抗 7 0と入力抵抗 7 4の抵抗比 nによって決定さ れ、 同調周波数は可変抵抗 1 6または 3 6の抵抗値によって決定されるため、 同 調周波数や最大減衰量を互いに干渉しあうことなく調整することができる。 なお、 可変抵抗 1 6 , 3 6のいずれか一方を抵抗値が固定の抵抗に置き換えてもよい。 さらに、 上述した同調増幅器 1は、 オペアンプ、 キャパシ夕および抵抗を組み 合わせて構成しており、 すべての構成素子を半導体基板上に形成することができ る。
また、 可変抵抗 1 6、 3 6の少なくとも一方の抵抗値を連続的に変えることに より、 同調周波数を連続的に変更でき、 同調周波数の変更のために従来は必要不 可欠であったバリコンを省くことができる。 したがって、 製造工程が大幅に簡略 化され、 コストダウンも図れる。
なお、 上述した第 2図の移相回路 1 0 Cと第 4図の移相回路 3 0 Cを縱続接続 する場合には、 各移相回路内のオペアンプ 1 2あるいは 3 2の出力端に接続され た分圧回路のうち、 いずれか一方の分圧回路を省略し、 あるいは分圧比を 1に設 定してもよい。 例えば、 移相回路 1 0 C内の分圧回路を省略してオペアンプ 1 2 の出力端子を抵抗 2 0の一方端に直接接続する。 これは、 分圧回路を構成する抵 抗 6 2の抵抗値を極端に小さな値にして、 分圧比を 1に設定したことと同じであ る。
このように、 縦続接続された 2つの移相回路の一方について分圧回路を省略し てゲインを 1に設定した場合には、 他方の移相回路 1 0 Cのゲインを 1より大き な値に設定することにより、 第 1図に示した同調増幅器 1と同様の同調動作が行 われる。
また、 増幅動作が不要な場合には、 移相回路 3 0 Cの後段の分圧回路 6 0を省 略し、 移相回路 3 0 Cの出力を直接前段側に帰還してもよい。 あるいは分圧回路 6 0内の抵抗 6 2の抵抗値を極端に小さな値にして分圧比を 1に設定してもよい。
〔第 2の実施形態〕
上述した同調増幅器 1においては、 C R回路を一部に含むように各移相回路 1 0 C、 3 0 Cを構成したが、 C R回路の代わりに L R回路を一部に含むように移 相回路を構成することもできる。
第 9図は、 L R回路を含む移相回路の構成を示す回路図であり、 第 1図に示し た同調増幅器 1の前段の移相回路 1 0 Cと置き換え可能な構成が示されている。 同図に示す移相回路 1 0 Lは、 第 1図に示した前段の移相回路 1 0 C内のキャパ シ夕 1 4と可変抵抗 1 6からなる C R回路を、 可変抵抗 1 6とインダク夕 1 7か らなる L R回路に置き換えた構成を有しており、 抵抗 1 8と抵抗 2 0の各抵抗値 は同じ値に設定されている。
したがって、 上述した移相回路 1 0 Lの入出力電圧等の関係は、 第 1 0図のベ ク トル図に示すように、 第 3図に示した電圧 VC1を可変抵抗 1 6の両端電圧 VR3 に、 第 3図に示した電圧 VR1をインダク夕 1 7の両端電圧 VL1にそれそれ置き換 えて考えることができる。
また、 第 9図に示した移相回路 1 0 Lの伝達関数は、 インダク夕 1 7と可変抵 抗 1 6からなる L R回路の時定数を T , (インダク夕 1 7のインダクタンスを L、 可変抵抗 1 6の抵抗値を Rとすると T , = L /R ) とすると、 （ 2 ) 式に示した K2 をそのまま適用でき、 第 1 0図に示す位相シフ ト量 03 も上述した （6 ) 式 に示した 01 と同じになる。
このように、 第 9図に示す移相回路 1 0 Lは、 第 2図に示した移相回路 1 0 C と基本的に等価であり、 第 1図に示した移相回路 1 0 Cから第 9図に示した移相 回路 1 O Lへの置き換えが可能であることがわかる。 また、 第 9図に示した抵抗 1 8と 2 0の各抵抗値は同じ値に設定されているため、 同調周波数を可変した際 の振幅変動がなく、 ほぼ一定の同調出力を得ることができる。
第 1 1図は、 L R回路を含む移相回路の他の構成を示す回路図であり、 第 1図 に示した同調増幅器 1の後段の移相回路 3 0 Cと置き換え可能な構成が示されて いる。 同図に示す移相回路 3 0 Lは、 第 4図に示した後段の移相回路 3 0 C内の キャパシ夕 3 4と可変抵抗 3 6からなる C R回路を、 可変抵抗 3 6とインダク夕 3 7からなる L R回路に置き換えた構成を有しており、 抵抗 3 8と抵抗 4 0の各 抵抗値は同じ値に設定されている。
したがって、 上述した移相回路 3 0 Lの入出力電圧等の関係は、 第 1 2図のベ ク トル図に示すように、 第 5図に示した電圧 VR2をィンダク夕 3 7の両端電圧 V L2に、 第 5図に示した電圧 VC2を可変抵抗 3 6の両端電圧 VR4にそれそれ置き換 えて考えることができる。
ところで、 第 1 1図に示した移相回路 3 0 Lの伝達関数は、 可変抵抗 3 6とィ ンダク夕 3 7からなる L R回路の時定数を T 2 (可変抵抗 3 6の抵抗値を R、 ィ ンダク夕 3 7のインダク夕ンスを Lとすると T 2 = L /R ) とすると、 （3 ) 式 に示した K 3 をそのまま適用でき、 第 1 2図に示す位相シフ ト量 04 も上述した ( 7 ) 式に示した 02 と同じになる。
このように、 第 1図に示した 2つの移相回路 1 0 Cおよび 3 0 Cのいずれか一 方、 あるいは両方を第 9図、 第 1 1図に示した移相回路 1 0 L、 3 0 Lに置き換 えることができる。 2つの移相回路 1 0 C、 3 0 Cの両方を移相回路 1 0 L、 3 0 Lに置き換えた場合には、 同調増幅器全体を集積化することにより同調周波数 の高周波化が容易となる。
また、 2つの移相回路 1 0 C、 3 0 Cのいずれか一方のみを移相回路 1 0 Lあ るいは 3 0 Lに置き換えた場合であって、 L R回路を構成するインダク夕を含め て、 あるいはこのインダク夕を除く同調回路全体を集積化した場合には、 温度変 化による同調周波数の変動を防止する、 いわゆる温度補償が可能となる。
なお、 第 1図に示した移相回路 1 0 C、 3 0 Cの少なくとも一方を、 第 9図あ るいは第 1 1図に示した移相回路 1 0 L、 3 0 Lに置き換えた場合には、 各移相 回路内のオペアンプ 1 2あるいは 3 2の出力端に接続された分圧回路のうち、 い ずれか一方の分圧回路を省略し、 あるいは分圧比を 1に設定してもよい。 また、 分圧回路 6 0を構成する抵抗 6 2の抵抗値を極端に小さな値にして、 分圧比を 1 にしてもよい。
〔第 3の実施形態〕
第 1 3図は、 同調増幅器の第 3の実施形態を示す回路図である。 同図に示す同 調増幅器 1 Aは、 それそれが入力される交流信号の位相を所定量シフ卜させるこ とにより所定の周波数において合計で 3 6 0 ° の位相シフ トを行う 2つの移相回 路 1 1 0 C、 1 3 0 Cと、 帰還抵抗 7 0および入力抵抗 7 4 (入力抵抗 7 4は帰 還抵抗 7 0の抵抗値の n倍の抵抗値を有しているものとする） のそれそれを介す ることにより後段の移相回路 1 3 0 Cの出力 （帰還信号） と入力端子 9 0に入力 される信号 （入力信号） とを所定の割合で加算する加算回路とを含んで構成され ている。
第 1図に示した同調増幅器 1においては、 前段の移相回路 1 0 C内の抵抗 1 8 と抵抗 2 0の各抵抗値を同じに設定することで、 入力される交流信号の周波数が 変わったときの振幅変化を抑え、 オペアンプ 1 2の出力側に抵抗 2 1と 2 3によ る分圧回路を接続することで、 移相回路 1 0 Cの利得を 1より大きな値に設定し ている。 これに対し、 第 1 3図に示す同調増幅器 1 Aに含まれる前段の移相回路 1 1 0 Cは、 上述した抵抗 2 1、 2 3による分圧回路を用いずに、 抵抗 1 8 ' の 抵抗値よりも抵抗 2 0 ' の抵抗値を大きく設定することにより、 移相回路 1 1 0 Cの利得を 1より大きな値に設定している。
後段の移相回路 1 3 0 Cについても同様であり、 抵抗 3 8 ' の抵抗値よりも抵 抗 4 0 ' の抵抗値を大きく設定することで、 移相回路 1 3 0 Cの利得を 1より大 きな値に設定している。 また、 移相回路 1 3 0 Cの出力端子には、 帰還抵抗 7 0、 出力端子 9 2および抵抗 7 8が接続されている。
なお、 第 1 3図に示す同調増幅器 1 Aにおいては、 後段の移相回路 1 3 0 Cの さらに後段に分圧回路を接続し、 その分圧出力を帰還抵抗 7 0を介して帰還させ るようにしてもよい。
ところで、 各移相回路の利得を 1より大きな値に設定した場合には、 入力され る信号の周波数に応じて利得変動が生じる。 例えば、 前段の移相回路 1 10 Cに ついて考えると、 入力信号の周波数が低い場合には移相回路 1 10Cはボルテー ジホロワ回路となるためこのときの利得は 1倍となるのに対し、 周波数が高い場 合には移相回路 1 10 Cは反転増幅器となるためこのときの利得は一 m倍 （mは 抵抗 20' と抵抗 18' の抵抗比） となるため、 入力信号の周波数が変化したと きに移相回路 1 10 Cの利得も変化して出力信号の振幅変動が生じる。
このような振幅変動は、 オペアンプ 12の反転入力端子に抵抗 22を接続して、 入力信号の周波数が低い場合と高い場合の利得を一致させることにより抑えるこ とができる。 移相回路 130 Cについても同様であり、 オペアンプ 32の反転入 力端子に所定の抵抗値を有する抵抗 42を接続することにより、 出力信号の振幅 変動を抑えることができる。
次に、 この抵抗 22 (あるいは抵抗 42) の抵抗値をどのような値に設定すれ ばよいかを検討する。 第 14図は、 上述した移相回路 1 10 Cおよび 130 Cを 一般化した図であり、 各移相回路に含まれる CR回路をインピーダンス zl 、 z 2 を有する素子に置き換えた構成が示されている。 同図に示すように、 オペアン プの入力抵抗の抵抗値を r、 帰還抵抗の抵抗値を mr、 オペアンプの反転入力端 子に接続された抵抗 （抵抗 22あるいは 42) の抵抗値を R、 オペアンプの反転 入力端子の電位を Vとする。
入力電圧 Ei と電圧 Vとの間には、
r (Ia +Ib ) +V = Ei · · · (8) の関係がある。 また、 電圧 Vを第 14図に示した各種の定数を用いて表すと、 V= lb R · · · (9)
V = Eo - mr - la · · · (10)
V= {z2 / (zl + z2 ) } Ei =kEi · · . (11) となる。 （1 1) 式において、 インピーダンス zl 、 z2 を有する 2つの素子に よる分圧比を kとした。
( 10) 式から la を、 （9) 式から lb をそれそれ求め、 これらを （8) 式 に代入し、 さらにその代入した結果に （ 1 1 ) 式を代入して Vを消去すると、 Eo = (Rk + Rmk + mrk-Rm) Ei /R · · - (12) となる。
ところで、 第 14図に示した移相回路が反転増幅器として動作する場合とは、 インピーダンス z 2 が 0 Ωであって k = 0の場合であり、 このとき （ 1 2 ) 式か ら、
Eo =-mEi · · · (13) となる。 また、 第 14図に示した移相回路がホロワ回路として動作する場合とは、 インピーダンス zl が 0 Ωであって k = 1の場合であり、 このとき （ 1 2) 式か ら、
Eo = (R + mr) Ei /R · · · (14) となる。 移相回路 1 1 0 Cあるいは 1 30 Cが反転増幅器およびホロヮ回路とし て動作するときの利得変動がない場合とは、 （ 13) 式で求めた Eo の絶対値と ( 14) 式で求めた Eo の絶対値が等しい場合であり、
m= (R + mr) /R · · · (15) となる。 Rについて解くと、
R = mr/ (m - 1 ) · · · (16) となる。 したがって、 移相回路 1 1 0 C内の抵抗 22の抵抗値 R、 あるいは移相 回路 1 30 C内の抵抗 42の抵抗値 Rを （ 1 6) 式に従って設定することにより、 同調周波数を低周波から高周波まで変化させたときに生じる利得変動を抑えるこ とができる。
〔第 4の実施形態〕
第 13図に示す同調増幅器 1 Aでは、 移相回路 1 10 Cおよび 130 C内に C R回路を含む例を説明したが、 CR回路の代わりに LR回路を含む場合にも、 同 様の移相回路を構成できる。
第 1 5図は、 LR回路を含む移相回路の構成を示す回路図であり、 第 13図に 示した同調増幅器 1 Aの前段の移相回路 1 10 Cと置き換え可能な構成が示され ている。 同図に示す移相回路 1 10 Lは、 第 13図に示した前段の移相回路 1 1 0 C内のキャパシ夕 14と可変抵抗 16からなる CR回路を、 可変抵抗 1 6とィ ンダク夕 1 7からなる LR回路に置き換えた構成を有している。
また、 第 1 6図は LR回路を含む移相回路の他の構成を示す回路図であり、 第 1 3図に示した同調増幅器 1 Aの後段の移相回路 1 3 0 Cと置き換え可能な構成 が示されている。 同図に示す移相回路 1 3 0 Lは、 第 1 3図に示した後段の移相 回路 1 3 0 C内の可変抵抗 3 6とキャパシ夕 3 4からなる C R回路を、 インダク 夕 3 7と可変抵抗 3 6からなる L R回路に置き換えた構成を有している。
第 1 5図に示した移相回路 1 1 0 Lおよび第 1 6図に示した移相回路 1 3 0 L のそれそれは、 第 1 3図に示した移相回路 1 1 0 Cおよび 1 3 0 Cと等価であり、 第 1 3図に示した同調増幅器 1 Aにおいて、 前段の移相回路 1 1 0 Cを第 1 5図 に示した移相回路 1 1 0 Lに、 後段の移相回路 1 3 0 Cを第 1 6図に示した移相 回路 1 3 0 Lにそれそれ置き換えることが可能である。 第 1 3図に示した 2つの 移相回路 1 1 0 C、 1 3 0 Cのそれそれを移相回路 1 1 0 L、 1 3 0 Lに置き換 えた場合には、 同調増幅器全体を集積化することにより同調周波数の高周波化が 容易となる。 また、 2つの移相回路 1 1 0 C、 1 3 0 Cのいずれか一方を移相回 路 1 1 0 Lあるいは 1 3 0 Lに置き換えるようにしてもよい。 この場合には、 温 度変化に対する同調周波数の変動を抑制する効果がある。
ところで、 第 1 3図に示した同調増幅器 1 Aは、 2つの移相回路 1 1 0 C、 1 3 0 Cのそれそれに抵抗 2 2あるいは 4 2を接続することにより、 同調周波数を 可変したときの振幅変動を防止したが、 周波数の可変範囲が狭い場合には振幅変 動も少なくなるため上述した抵抗 2 2、 4 2を取り除いて同調増幅器を構成する こともできる。 あるいは、 一方の抵抗 2 2あるいは 4 2のみを取り除いて同調増 幅器を構成することもできる。
〔第 5の実施形態〕
上述した同調増幅器の第 1〜第 4の実施形態において、 2つの移相回路 1 0 C および 3 0 C等を含む全域通過回路と帰還抵抗 7 0からなる帰還ループのオーブ ンループゲインの損失は、 前段の移相回路 1 0 C等の入力インピーダンスに起因 するものであるから、 この入カインピーダンスに起因する損失の発生を抑えるた めに、 前段の移相回路 1 0 C等のさらに前段にトランジスタによるホロヮ回路を 挿入し、 帰還される信号をこのホロヮ回路を介して前段の移相回路 1 0 C等に入 力するようにしてもよい。
第 1 7図は、 同調増幅器の第 5の実施形態の構成を示す回路図であり、 第 1図 に示した同調増幅器 1内部の前段の移相回路 1 0 Cのさらに前段にトランジスタ によるホロワ回路 5 0を挿入したものである。
このホロヮ回路 5 0は、 ドレインが正電源 Vddに、 ソースが抵抗 5 4を介して 負電源 V ssにそれそれ接続された F E T 5 2を含んで構成されている。 これら F E T 5 2と抵抗 5 4によりソースホロワ回路が形成されており、 このソースホロ ヮ回路の出力が前段の移相回路 1 0 Cに入力されている。 なお、 ソースホロヮ回 路の代わりにエミッ夕ホロワ回路を用いるようにしてもよい。
このように、 前段の移相回路 1 0 C等のさらに前段にトランジスタによるホロ ヮ回路を縦続接続すれば、 第 1図等に示した同調増幅器 1等と比較して、 帰還抵 抗 7 0および入力抵抗 7 4の抵抗値を高く設定することができる。 特に、 同調増 幅器 1等を半導体基板上に集積化するような場合には、 帰還抵抗 7 0等の抵抗値 を小さくしょうとすると素子の占有面積を大きくしなければならないため、 ある 程度抵抗値が大きい方が好ましく、 ホロワ回路を接続する意義がある。
〔その他の実施形態〕
なお、 本発明は上述した各種の実施形態に限定されるものではなく、 この発明 の要旨の範囲内で種々の変形実施が可能である。
例えば、 上述した同調増幅器 1等では、 前段に移相回路 1 0 Cや 1 1 0 Cを、 後段に 3 0 Cや 1 3 0 Cをそれぞれ配置したが、 2つの移相回路全体で入出力信 号間の位相シフ ト量が 3 6 0 ° となればよいことから、 前後を入れ替えて前段に 移相回路 3 0 Cや 1 3 0 Cを、 後段に移相回路 1 0 Cや 1 1 0 Cをそれそれ配置 して同調増幅器を構成してもよい。
すなわち、 本発明の同調増幅器は、 第 2図に示す移相回路 1 0 C、 第 9図に示 す移相回路 1 0 、 第 1 3図に示す移相回路 1 1 0 C、 および第 1 5図に示す移 相回路 1 1 0 Lのうちいずれか一つと、 第 4図に示す移相回路 3 0 C；、 第 1 1図 に示す移相回路 3 0 L、 第 1 3図に示す移相回路 1 3 0 C、 および第 1 6図に示 す移相回路 1 3 0 Lのうちいずれか一つとを任意の順序で縦続接続して構成する ことができる。
また、 これら縦続接続された 2つの移相回路のうち、 一方の移相回路について は、 移相回路内の分圧回路を省略し、 あるいは分圧比を 1に設定してもよい。 同 様に、 縦続接続された 2つの移相回路のうち、 一方の移相回路については、 オペ アンプの反転入力端子と接地端子間に接続された抵抗 （例えば、 第 1 3図に示す 抵抗 2 2 ) を省略するか、 その抵抗の抵抗値を十分に大きく してもよい。 また、 縦続接続された 2つの移相回路のうち、 前段の移相回路のさらに前段にホロヮ回 路 5 0を接続してもよい。
また、 上述した同調増幅器 1等に含まれる移相回路 1 0 C等には可変抵抗 1 6 や 3 6が含まれている。 この可変抵抗 1 6や 3 6はさらに具体的には接合型ある いは M O S型の電界効果トランジスタ （F E T ) のチャネル抵抗を利用して実現 することができる。 F E Tのソース · ドレイン間に形成されるチャネルを抵抗体 として利用して可変抵抗 1 6の代わりに使用すると、 ゲート電圧を可変に制御し てこのチャネル抵抗をある範囲で任意に変化させて各移相回路における位相シフ ト量を変えることができる。
また、 可変抵抗 1 6や 3 6を 1つの F E T、 すなわち pチャネルあるいは nチ ャネルの F E Tによって構成する代わりに、 pチャネルの F E Tと nチャネルの F E Tとを並列接続して 1つの可変抵抗を構成してもよい。 2つの F E Tを組み 合わせて可変抵抗を構成すれば、 F E Tの非線形領域の改善を行うことができる ため、 同調信号の歪みを軽減できる。
また、 上述した移相回路 1 0 C等は、 キャパシ夕 1 4等と直列に接続された可 変抵抗 1 6等の抵抗値を変化させて位相シフ ト量を変化させることにより全体の 同調周波数を変えるようにしたが、 キャパシ夕 1 4等の静電容量を変化させるこ とにより全体の同調周波数を変えるようにしてもよい。
例えば、 2つの移相回路の中の少なくとも一方に含まれるキャパシ夕 1 4等を 可変容量素子に置き換えてこの静電容量を可変することにより、 各移相回路によ る移相シフ ト量を変化させて同調周波数を変えることができる。 さらに具体的に は、 上述した可変容量素子をァノード · カソード間に印加する逆バイアス電圧が 変更可能な可変容量ダイォードによって、 あるいはゲート電圧によってゲート容 量が変更可能な F E Tによって形成することができる。
なお、 上述した可変容量素子に印加する逆バイアス電圧を可変するには、 この 可変容量素子と直列に直流電流阻止用のキャパシ夕を接続すればよい。 また、 上述したように可変抵抗や可変容量素子を用いる場合の他、 素子定数が 異なる複数の抵抗、 キャパシ夕あるいはインダク夕を用意しておいて、 スィッチ を切り換えることにより、 これら複数の素子の中から 1つあるいは複数を選ぶよ うにしてもよい。 この場合にはスィツチ切り換えにより接続する素子の個数およ び接続方法 （直列接続、 並列接続あるいはこれらの組み合わせ） によって、 素子 定数を不連続に切り換えることができる。
例えば、 可変抵抗の代わりに抵抗値が R、 2 R、 4 R、 …といった 2の n乗の 系列の複数の抵抗を用意しておいて、 1つあるいは任意の複数を選択して直列接 続することにより、 等間隔の抵抗値の切り換えをより少ない素子で容易に実現す ることができる。 同様に、 キャパシ夕の代わりに静電容量が（、 2 C、 4 C、 … といった 2の n乗の系列の複数のキャパシ夕を用意しておいて、 1つあるいは任 意の複数を選択して並列接続することにより、 等間隔の静電容量の切り換えをよ り少ない素子で容易に実現することができる。 このため、 同調周波数が複数ある 回路、 例えば A Mラジオにこの実施形態の同調増幅器を適用して、 複数の放送局 から 1局を選局して受信するような用途に適している。
また、 上述した同調増幅器 1等では、 帰還インピーダンス素子として抵抗値が 固定の帰還抵抗 7 0を用い、 入力インピーダンス素子として抵抗値が固定の入力 抵抗 7 4を用いるようにしたが、 少なくとも一方の抵抗を可変抵抗により構成し て、 同調増幅器 1等における同調帯域幅や最大減衰量を可変するようにしてもよ い。
また、 上述した各実施形態においては、 オペアンプを用いて移相回路 1 0 C、 3 0 C等を構成することにより安定度の高い回路を構成することができるが、 上 述した各実施形態のような使い方をする場合にはオフセッ ト電圧や電圧利得はそ れほど高性能なものが要求されないため、 所定の増幅度を有する差動入力増幅器 を各移相回路内のオペアンプの代わりに使用するようにしてもよい。
第 1 8図は、 オペアンプの構成の中で各実施形態の移相回路の動作に必要な部 分を抽出した回路図であり、 全体が所定の増幅度を有する差動入力増幅器として 動作する。 同図に示す差動入力増幅器は、 F E Tにより構成された差動入力段 1 0 0と、 この差動入力段 1 0 0に定電流を与える定電流回路 1 0 2と、 定電流回 路 1 0 2に所定のバイァス鼋圧を与えるバイァス回路 1 0 4と、 差動入力段 1 0 0に接続された出力アンプ 1 0 6とによって構成されている。 同図に示すように、 実際のオペアンプに含まれている電圧利得を稼ぐための多段増幅回路を省略して、 差動入力増幅器の構成を簡略化し、 広帯域化を図ることができる。 このように、 回路の簡略化を行うことにより、 動作周波数の上限を高くすることができるため、 その分この差動入力増幅器を用いて構成した同調増幅器の同調周波数の上限を高 くすることができる。
また、 上述した各実施形態の同調増幅器は、 後段の移相回路 3 0 C等の出力端 4 6を同調増幅器の出力端子 9 2に接続して同調信号を取り出したが、 前段の移 相回路 1 0 C等や第 1 7図に示すホロヮ回路 5 0から同調信号を取り出すように してもよい。 また、 後段の移相回路 3 0 C等の前後から、 あるいは前段の移相回 路 1 0 C等の前後から互いに所定の位相差を有する 2相出力を取り出すようにし てもよい。
また、 第 1図および第 1 3図に示した同調増幅器 1、 1 Aにおいては、 後段の 移相回路 3 0 Cのさらに後段に分圧回路 6 0を接続したが、 移相回路 1 0 Cと 3 0 Cの間、 あるいはホロワ回路 5 0の前後のいずれかに分圧回路 6 0を挿入する ようにしてもよい。 この場合には、 分圧回路 6 0の出力を次段の回路に入力する とともに、 分圧回路 6 0による分圧前の信号を同調増幅器の出力として取り出せ ばよい。 産業上の利用可能性
以上の各実施形態に基づく説明から明らかなように、 同調周波数を可変した場 合に、 その下限近傍から上限近傍までの広範囲にわたって振幅変動がなくほぼ一 定の安定した同調出力を得ることができる。 特に、 同調周波数を可変した際の出 力振幅の変動を抑えることにより、 帰還抵抗と入力抵抗の抵抗比 nを大きく して 同調増幅器の Qの値を大きくすることができる。
また、 この発明の同調増幅器は、 最大減衰量が入力インピーダンス素子と帰還 ィンビ一ダンス素子の抵抗比 nによって決まるとともに、 同調周波数が各移相回 路における C R回路や L R回路の時定数によって決まるため、 最大減衰量や同調 周波数および同調周波数における利得を互いに干渉しあうことなく設定すること ができる。
また、 この発明の同調増幅器は、 帰還ループ内に分圧回路を挿入することによ り、 同調動作と増幅動作を 1つの回路で同時に行うことができる。 これにより、 この同調増幅器を含む装置全体の簡略化等が実現できる。
また、 同調増幅器内の 2つの移相回路を C R回路を含んで構成した場合には、 同調増幅器全体を容易に集積化することができる。 同様に、 2つの移相回路を L R回路を含んで構成した場合には、 集積化によって小さなインダク夕を形成する ことにより容易に同調周波数の高周波化が可能となる。 一方の移相回路を C R回 路を含んで、 他方の移相回路を L R回路を含んで構成した場合には、 温度等によ る特性の変動を防止して特性の安定化が可能となる。

Claims

請 求 の 範 囲
1 . 入力信号と帰還信号とを加算する加算回路と、
出力が入力側に帰還された差動増幅器を含む全域通過型の 2つの移相回路と、 前記 2つの移相回路のそれそれを縦続接続して形成される帰還ループの一部に 挿入される分圧回路とを備え、
前記縦続接続された 2つの移相回路のうち前段の移相回路に対して前記加算回 路によって加算された信号を入力するとともに、 後段の移相回路から出力された 信号を前記帰還信号として前記加算回路に入力し、 前記分圧回路に入力される交 流信号を前記同調信号として出力することを特徴とする同調増幅器。
2 . 前記縦続接続された 2つの移相回路の前段にトランジスタによるホロヮ回路 を挿入することを特徴とする請求の範囲第 1項記載の同調増幅器。
3 . 前記差動増幅器は演算増幅器であることを特徴とする請求の範囲第 1項記載 の同調増幅器。
4 . 構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第 1項 記載の同調増幅器。
5 . 入力信号が一方端に入力される入力インビ--ダンス素子と、 帰還信号が一方 端に入力される帰還インピーダンス素子とを含んでおり、 前記入力信号と前記帰 還信号とを加算する加算回路と、
反転入力端子に第 1の抵抗の一方端が接続され前記第 1の抵抗を介して交流信 号が入力される差動増幅器と、 前記差動増幅器の出力端子に接続された第 1の分 圧回路と、 前記第 1の分圧回路の出力端と前記差動増幅器の反転入力端子との間 に接続された第 2の抵抗と、 キャパシ夕あるいはィンダクタによるリアクタンス 素子と第 3の抵抗とで構成され前記第 1の抵抗の他方端に接続された直列回路と を含み、 前記第 3の抵抗および前記リアクタンス素子の接続部を前記差動増幅器 の非反転入力端子に接続した 2つの移相回路と、
を備え、 前記 2つの移相回路のそれそれを縱続接続し、 これら縦続接続された 2つの移相回路のうち前段の移相回路に対して前記加算回路によって加算された 信号を入力するとともに、 後段の移相回路から出力された信号を前記帰還信号と して前記帰還ィンピ一ダンス素子の一方端に入力し、 これら 2つの移相回路のい ずれかの出力を同調信号として出力することを特徴とする同調増幅器。
6 . 前記縦続接続された 2つの移相回路内の双方の前記直列回路に前記リアクタ ンス素子として前記キャパシ夕が含まれている場合、 あるいは双方の前記直列回 路に前記リアクタンス素子として前記ィンダク夕が含まれている場合には、 前記 直列回路を構成する抵抗および前記リアクタンス素子の接続の仕方を前記 2つの 移相回路において反対にしたことを特徴とする請求の範囲第 5項記載の同調増幅
7 . 前記縦続接続された 2つの移相回路内の一方の前記直列回路に前記リアクタ ンス素子として前記キャパシ夕が含まれ、 他方の前記直列回路に前記リアク夕ン ス素子として前記インダク夕が含まれている場合には、 前記直列回路を構成する 抵抗および前記リアクタンス素子の接続の仕方を前記 2つの移相回路において同 じにしたことを特徴とする請求の範囲第 5項記載の同調増幅器。
8 . 前記縱続接続された 2つの移相回路の前段にトランジスタによるホロヮ回路 を挿入することを特徴とする請求の範囲第 5項記載の同調増幅器。
9 . 前記縦続接続された 2つの移相回路によって形成される帰還ループの一部に 第 2の分圧回路を挿入し、 前記第 2の分圧回路に入力される交流信号を前記同調 信号として出力することを特徴とする請求の範囲第 5項記載の同調増幅器。
1 0 . 前記縦続接続された 2つの移相回路内の少なくとも一方の前記直列回路の 時定数を変えることにより同調周波数を可変することを特徴とする請求の範囲第 5項記載の同調増幅器。
1 1 . 前記縦続接続された 2つの移相回路内の少なくとも一方の前記直列回路に 含まれる前記第 3の抵抗を可変抵抗によって形成し、 この可変抵抗の抵抗値を変 えることにより前記時定数を可変することを特徴とする請求の範囲第 1 0項記載 の同調増幅器。
1 2 . 前記可変抵抗を pチャネル型の F E Tと nチャネル型の F E Tとを並列接 続することにより形成し、 ゲート電圧の大きさを変えてチャネル抵抗を変えるこ とを特徴とする請求の範囲第 1 0項記載の同調増幅器。
1 3 . 前記縦続接続された 2つの移相回路内の少なくとも一方の前記直列回路に 含まれる前記キャパシ夕を可変容量素子により形成し、 この可変容量素子の静電 容量を変えることにより前記時定数を可変することを特徴とする請求の範囲第 1 0項記載の同調増幅器。
1 4 . 前記入カインピ一ダンス素子および前記帰還ィンピ一ダンス素子のそれそ れは抵抗であり、 これらの抵抗比を変えることにより同調帯域幅および最大減衰 量を可変することを特徴とする請求の範囲第 5項記載の同調増幅器。
1 5 . 構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第 5 項記載の同調増幅器。
1 6 . 入力信号が一方端に入力される入力インピーダンス素子と、 帰還信号が一 方端に入力される帰還インビーダンス素子とを含んでおり、 前記入力信号と前記 帰還信号とを加算する加算回路と、
反転入力端子に第 1の抵抗の一方端が接続され前記第 1の抵抗を介して交流信 号が入力される差動増幅器と、 前記差動増幅器の反転入力端子と出力端子との間 に接続された第 2の抵抗と、 一方端が前記差動増幅器の反転入力端子に接続され 他方端が接地された第 3の抵抗と、 キャパシ夕あるいはインダクタによるリアク 夕ンス素子と第 4の抵抗とで構成され前記第 1の抵抗の他方端に接続された直列 回路とを含み、 前記第 4の抵抗および前記リアクタンス素子の接続部を前記差動 増幅器の非反転入力端子に接続した 2つの移相回路と、
を備え、 前記 2つの移相回路のそれそれを縦続接続し、 これら縦続接続された 2つの移相回路のうち前段の移相回路に対して前記加算回路によって加算された 信号を入力するとともに、 後段の移相回路から出力された信号を前記帰還信号と して前記帰還ィンピ一ダンス素子の一方端に入力し、 これら 2つの移相回路のい ずれかの出力を同調信号として出力することを特徴とする同調増幅器。
1 7 . 前記縦続接続された 2つの移相回路内の双方の前記直列回路に前記リアク 夕ンス素子として前記キャパシ夕が含まれている場合、 あるいは双方の前記直列 回路に前記リアクタンス素子として前記ィンダク夕が含まれている場合には、 前 記直列回路を構成する抵抗および前記リアクタンス素子の接続の仕方を前記 2つ の移相回路において反対にしたことを特徴とする請求の範囲第 1 6項記載の同調 増幅器。
1 8 . 前記縦続接続された 2つの移相回路内の一方の前記直列回路に前記リアク タンス素子として前記キャパシ夕が含まれ、 他方の前記直列回路に前記リアクタ ンス素子として前記ィンダクタが含まれている場合には、 前記直列回路を構成す る抵抗および前記リアクタンス素子の接続の仕方を前記 2つの移相回路において 同じにしたことを特徴とする請求の範囲第 1 6項記載の同調増幅器。
1 9 . 前記縦続接続された 2つの移相回路の前段にトランジスタによるホロヮ回 路を挿入することを特徴とする請求の範囲第 1 6項記載の同調増幅器。
2 0 . 前記縦続接続された 2つの移相回路によって形成される帰還ループの一部 に分圧回路を挿入し、 前記分圧回路に入力される交流信号を前記同調信号として 出力することを特徴とする請求の範囲第 1 6項記載の同調増幅器。
2 1 . 前記縦続接続された 2つの移相回路内の少なくとも一方の前記直列回路の 時定数を変えることにより同調周波数を可変することを特徴とする請求の範囲第 1 6項記載の同調増幅器。
2 2 . 前記縦続接続された 2つの移相回路内の少なくとも一方の前記直列回路に 含まれる前記第 4の抵抗を可変抵抗によって形成し、 この可変抵抗の抵抗値を変 えることにより前記時定数を可変することを特徴とする請求の範囲第 2 1項記載 の同調増幅器。
2 3 . 前記可変抵抗を pチャネル型の F E Tと nチャネル型の F E Tとを並列接 続することにより形成し、 ゲー卜電圧の大きさを変えてチャネル抵抗を変えるこ とを特徴とする請求の範囲第 2 1項記載の同調増幅器。
2 4 . 前記縦続接続された 2つの移相回路内の少なくとも一方の前記直列回路に 含まれる前記キャパシ夕を可変容量素子により形成し、 この可変容量素子の静電 容量を変えることにより前記時定数を可変することを特徴とする請求の範囲第 2 1項記載の同調増幅器。
2 5 . 前記入カインビ一ダンス素子および前記帰還ィンビーダンス素子のそれそ れは抵抗であり、 これらの抵抗比を変えることにより同調帯域幅および最大減衰 量を可変することを特徴とする請求の範囲第 1 6項記載の同調増幅器。
2 6 . 構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第 1 6項記載の同調増幅器。
2 7 . 入力信号が一方端に入力される入力インピーダンス素子と、 帰還信号が一 方端に入力される帰還ィンピーダンス素子とを含んでおり、 前記入力信号と前記 帰還信号とを加算する加算回路と、
反転入力端子に第 1の抵抗の一方端が接続され前記第 1の抵抗を介して交流信 号が入力される差動増幅器と、 前記差動増幅器の出力端子に接続された第 1の分 圧回路と、 前記第 1の分圧回路の出力端と前記差動増幅器の反転入力端子との間 に接続された第 2の抵抗と、 キャパシ夕あるいはィンダク夕によるリアクタンス 素子と第 3の抵抗とで構成され前記第 1の抵抗の他方端に接続された直列回路と を含み、 前記第 3の抵抗および前記リアクタンス素子の接続部を前記差動増幅器 の非反転入力端子に接続した第 1の移相回路と、
反転入力端子に第 4の抵抗の一方端が接続され前記第 4の抵抗を介して交流信 号が入力される差動増幅器と、 前記差動増幅器の反転入力端子と出力端子との間 に接続された第 5の抵抗と、 一方端が前記差動増幅器の反転入力端子に接続され 他方端が接地された第 6の抵抗と、 キャパシ夕あるいはインダクタによるリアク 夕ンス素子と第 7の抵抗とで構成され前記第 4の抵抗の他方端に接続された直列 回路とを含み、 前記第 7の抵抗および前記リアクタンス素子の接続部を前記差動 増幅器の非反転入力端子に接続した第 2の移相回路と、
を備え、 前記第 1および第 2の移相回路を縦続接続し、 これら縦続接続された 2つの移相回路のうち前段の移相回路に対して前記加算回路によって加算された 信号を入力するとともに、 後段の移相回路から出力された信号を前記帰還信号と して前記帰還インビーダンス素子の一方端に入力し、 前記第 1および第 2の移相 回路のいずれかの出力を前記同調信号として出力することを特徴とする同調増幅 器。
2 8 . 前記縦続接続された 2つの移相回路内の双方の前記直列回路に前記リアク 夕ンス素子として前記キャパシ夕が含まれている場合、 あるいは双方の前記直列 回路に前記リアクタンス素子として前記インダク夕が含まれている場合には、 前 記直列回路を構成する抵抗および前記リアクタンス素子の接続の仕方を前記 2つ の移相回路において反対にしたことを特徴とする請求の範囲第 2 7項記載の同調 増幅器。
2 9 . 前記縦続接続された 2つの移相回路内の一方の前記直列回路に前記リアク 夕ンス素子として前記キャパシ夕が含まれ、 他方の前記直列回路に前記リアクタ ンス素子として前記ィンダク夕が含まれている場合には、 前記直列回路を構成す る抵抗および前記リアクタンス素子の接続の仕方を前記 2つの移相回路において 同じにしたことを特徴とする請求の範囲第 2 7項記載の同調増幅器。
3 0 . 前記縦続接続された 2つの移相回路の前段にトランジスタによるホロヮ回 路を挿入することを特徴とする請求の範囲第 2 7項記載の同調増幅器。
3 1 . 前記縦続接続された 2つの移相回路によって形成される帰還ループの一部 に第 2の分圧回路を挿入し、 前記第 2の分圧回路に入力される交流信号を前記同 調信号として出力することを特徴とする請求の範囲第 2 7項記載の同調増幅器。
3 2 . 前記縦続接続された 2つの移相回路内の少なくとも一方の前記直列回路の 時定数を変えることにより同調周波数を可変することを特徴とする請求の範囲第
2 7項記載の同調増幅器。
3 3 . 前記縦続接続された 2つの移相回路内の少なくとも一方の直列回路に含ま れる抵抗を可変抵抗によって形成し、 この可変抵抗の抵抗値を変えることにより 前記時定数を可変することを特徴とする請求の範囲第 3 2項記載の同調増幅器。
3 4 . 前記縦続接続された 2つの移相回路内の少なくとも一方の前記直列回路に 含まれる抵抗を F E Tのチャネルによって形成し、 ゲート電圧の大きさを変えて チャネル抵抗を変化させることを特徴とする請求の範囲第 3 2項記載の同調増幅 器。
3 5 . 前記縦続接続された 2つの移相回路内の少なくとも一方の前記直列回路に 含まれる前記キャパシ夕を可変容量素子により形成し、 この可変容量素子の静電 容量を変えることにより前記時定数を可変することを特徴とする請求の範囲第 3 2項記載の同調増幅器。
3 6 . 前記入力インピーダンス素子および前記帰還ィンピ一ダンス素子のそれそ れは抵抗であり、 これらの抵抗比を変えることにより同調帯域幅および最大減衰 量を可変することを特徴とする請求の範囲第 2 7項記載の同調増幅器。
3 7 . 構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第 2 7項記載の同調増幅器。
PCT/JP1996/000530 1995-11-07 1996-03-06 Amplificateur d'accord WO1997017754A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US09/051,932 US6034566A (en) 1995-11-07 1996-03-06 Tuning amplifier
EP96905001A EP0860942B1 (en) 1995-11-07 1996-03-06 Tuning amplifier
AU48891/96A AU4889196A (en) 1995-11-07 1996-03-06 Tuning amplifier
DE69636411T DE69636411D1 (de) 1995-11-07 1996-03-06 Abstimmbarer verstärker
JP51804497A JP3628334B2 (ja) 1995-11-07 1996-03-06 同調増幅器
HK98111943A HK1016760A1 (en) 1995-11-07 1998-11-12 Tuning amplifier

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7/313669 1995-11-07
JP7/313670 1995-11-07
JP31366995 1995-11-07
JP31367095 1995-11-07

Publications (1)

Publication Number Publication Date
WO1997017754A1 true WO1997017754A1 (fr) 1997-05-15

Family

ID=26567661

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/000530 WO1997017754A1 (fr) 1995-11-07 1996-03-06 Amplificateur d'accord

Country Status (10)

Country Link
US (1) US6034566A (ja)
EP (1) EP0860942B1 (ja)
JP (1) JP3628334B2 (ja)
KR (1) KR19990028989A (ja)
CN (1) CN1084962C (ja)
AU (1) AU4889196A (ja)
DE (1) DE69636411D1 (ja)
HK (1) HK1016760A1 (ja)
TW (1) TW291625B (ja)
WO (1) WO1997017754A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061551A (en) * 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US7515896B1 (en) 1998-10-21 2009-04-07 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships
US7236754B2 (en) 1999-08-23 2007-06-26 Parkervision, Inc. Method and system for frequency up-conversion
US6370371B1 (en) * 1998-10-21 2002-04-09 Parkervision, Inc. Applications of universal frequency translation
US7039372B1 (en) 1998-10-21 2006-05-02 Parkervision, Inc. Method and system for frequency up-conversion with modulation embodiments
US6813485B2 (en) * 1998-10-21 2004-11-02 Parkervision, Inc. Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same
US6853690B1 (en) 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
US6879817B1 (en) 1999-04-16 2005-04-12 Parkervision, Inc. DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
US7110435B1 (en) * 1999-03-15 2006-09-19 Parkervision, Inc. Spread spectrum applications of universal frequency translation
US7065162B1 (en) 1999-04-16 2006-06-20 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same
US7110444B1 (en) 1999-08-04 2006-09-19 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US8295406B1 (en) 1999-08-04 2012-10-23 Parkervision, Inc. Universal platform module for a plurality of communication protocols
US7010286B2 (en) 2000-04-14 2006-03-07 Parkervision, Inc. Apparatus, system, and method for down-converting and up-converting electromagnetic signals
US7010559B2 (en) * 2000-11-14 2006-03-07 Parkervision, Inc. Method and apparatus for a parallel correlator and applications thereof
US7454453B2 (en) 2000-11-14 2008-11-18 Parkervision, Inc. Methods, systems, and computer program products for parallel correlation and applications thereof
US6492876B1 (en) * 2001-10-25 2002-12-10 National Semiconductor Corporation Low power analog equalizer with variable op-amp gain
US7072427B2 (en) 2001-11-09 2006-07-04 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7379883B2 (en) 2002-07-18 2008-05-27 Parkervision, Inc. Networking methods and systems
US7460584B2 (en) 2002-07-18 2008-12-02 Parkervision, Inc. Networking methods and systems
US7116163B2 (en) * 2004-08-02 2006-10-03 Broadcom Corporation Buffer circuit
DE102006045279A1 (de) * 2006-01-31 2007-08-09 Micro-Epsilon Messtechnik Gmbh & Co. Kg Schaltung zum Einstellen einer Impedanz
CN101420209B (zh) * 2008-11-21 2011-08-31 北京时代民芯科技有限公司 一种高速大动态范围数字化自动增益控制电路
KR101666877B1 (ko) 2011-10-12 2016-10-18 삼성에스디아이 주식회사 리튬 이차 전지
US9595931B2 (en) * 2014-09-12 2017-03-14 Ess Technology, Inc. Two differential amplifier configuration
CN105450198A (zh) * 2015-12-31 2016-03-30 陕西烽火电子股份有限公司 一种介质谐振器型电调滤波器
CN108111010A (zh) * 2017-03-20 2018-06-01 中惠创智无线供电技术有限公司 一种功率因数补偿系统及电源
WO2019063497A1 (en) * 2017-09-30 2019-04-04 Signify Holding B.V. COMMANDABLE ATTACK CIRCUIT AND ATTACK METHOD
CN107967907B (zh) * 2018-01-18 2021-03-09 京东方科技集团股份有限公司 反相电路、驱动方法、阵列基板、检测方法及显示装置
US11552644B2 (en) * 2020-01-19 2023-01-10 Ixi Technology Holdings, Inc. Fast frequency hopping of modulated signals

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840935A (ja) * 1981-09-03 1983-03-10 Fujitsu Ten Ltd 高周波同調回路
JPH0575384A (ja) * 1991-09-10 1993-03-26 Fujitsu Ltd Ｓａｔ移相回路
WO1995031036A1 (fr) * 1994-05-10 1995-11-16 Takeshi Ikeda Amplificateur accorde
WO1995034953A1 (fr) * 1994-06-13 1995-12-21 Takeshi Ikeda Amplificateur accorde
WO1996004712A1 (fr) * 1994-08-05 1996-02-15 Takeshi Ikeda Amplificateur d'accord

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3434070A (en) * 1966-01-14 1969-03-18 Sylvania Electric Prod Shunt feed for increasing amplifier output power
US4023113A (en) * 1974-03-04 1977-05-10 Hammond Corporation Voltage controlled filter
US3972006A (en) * 1974-09-20 1976-07-27 Beckman Instruments, Inc. Bandpass filter
DE2608431C3 (de) * 1976-03-01 1978-08-17 Siemens Ag, 1000 Berlin Und 8000 Muenchen Aus zwei Allpaflgliedern erster Ordnung gebildete spulenlose Filterschaltung
JPH02130008A (ja) * 1988-11-09 1990-05-18 Toshiba Corp 高周波電力増幅回路
US4994761A (en) * 1989-11-06 1991-02-19 Motorola Inc. VHF power amplifier
US5235223A (en) * 1991-08-29 1993-08-10 Harman International Industries, Inc. Constant Q peaking filter utilizing synthetic inductor and simulated capacitor
US5329249A (en) * 1993-10-13 1994-07-12 Pacific Monolithics, Inc. High efficiency RF power amplifier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840935A (ja) * 1981-09-03 1983-03-10 Fujitsu Ten Ltd 高周波同調回路
JPH0575384A (ja) * 1991-09-10 1993-03-26 Fujitsu Ltd Ｓａｔ移相回路
WO1995031036A1 (fr) * 1994-05-10 1995-11-16 Takeshi Ikeda Amplificateur accorde
WO1995034953A1 (fr) * 1994-06-13 1995-12-21 Takeshi Ikeda Amplificateur accorde
WO1996004712A1 (fr) * 1994-08-05 1996-02-15 Takeshi Ikeda Amplificateur d'accord

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0860942A4 *

Also Published As

Publication number Publication date
JP3628334B2 (ja) 2005-03-09
CN1192829A (zh) 1998-09-09
EP0860942B1 (en) 2006-08-02
HK1016760A1 (en) 1999-11-05
AU4889196A (en) 1997-05-29
TW291625B (en) 1996-11-21
EP0860942A1 (en) 1998-08-26
KR19990028989A (ko) 1999-04-15
EP0860942A4 (en) 2004-03-10
US6034566A (en) 2000-03-07
DE69636411D1 (de) 2006-09-14
CN1084962C (zh) 2002-05-15

Similar Documents

Publication Publication Date Title
WO1997017754A1 (fr) Amplificateur d'accord
JPH10173482A (ja) フィルタ回路
WO1996021970A1 (fr) Circuit d'accord
US5886580A (en) Tuned amplifier
Chaturvedi et al. First-order current-mode fully cascadable all-pass frequency selective structure, its higher-order extension and tunable transformation possibilities
Roongmuanpha et al. Triple-input single-output electronically controlled voltage-mode biquadratic filter
JP3628402B2 (ja) 同調増幅器
JP3628407B2 (ja) 同調増幅器
WO1996021969A1 (fr) Circuit d'accord
JP3625526B2 (ja) 同調増幅器
WO1997017759A1 (fr) Systeme de commande d'accord
Suksaibul et al. Multiple-Input Multiple-Output Universal Filter Using DDTAs
JPH0865100A (ja) 同調増幅器
JP3515270B2 (ja) 同調回路
Theppota et al. A Sinusoidal Quadrature Oscillator Employing VDGA-Based All-Pass Filters
Mulliez et al. An Analog CMOS Voltage-Controlled Phase-Shifter With A 100° Tuning Range For Telecommunication Baseband Signal Processing
JPH0974318A (ja) 受信機
JPH09214248A (ja) 発振器
WO1996004712A1 (fr) Amplificateur d'accord
JPH08154034A (ja) 同調増幅器
JPH08265056A (ja) 同調増幅器
JPH09252233A (ja) 同調制御方式
JPH09307364A (ja) 同調増幅器
JPH09223934A (ja) 同調回路
JPH08111612A (ja) 発振器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 96196164.3

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AU CN JP KR RU US VN

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1019980700291

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1996905001

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09051932

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1996905001

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019980700291

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1019980700291

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1996905001

Country of ref document: EP