WO1998014008A1 - Dispositif et procede destine pour l'enregistrement et la reproduction de signaux video - Google Patents

Dispositif et procede destine pour l'enregistrement et la reproduction de signaux video Download PDF

Info

Publication number
WO1998014008A1
WO1998014008A1 PCT/JP1997/003447 JP9703447W WO9814008A1 WO 1998014008 A1 WO1998014008 A1 WO 1998014008A1 JP 9703447 W JP9703447 W JP 9703447W WO 9814008 A1 WO9814008 A1 WO 9814008A1
Authority
WO
WIPO (PCT)
Prior art keywords
video signal
pixel
data
recording
reproducing
Prior art date
Application number
PCT/JP1997/003447
Other languages
English (en)
French (fr)
Inventor
Toshiaki Kihara
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to US09/077,157 priority Critical patent/US6339677B1/en
Publication of WO1998014008A1 publication Critical patent/WO1998014008A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/21—Server components or server architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/781—Television signal recording using magnetic recording on disks or drums

Definitions

  • the present invention relates to, for example, a video signal recording / reproducing apparatus for writing and reading a plurality of hard disks used for a video server.
  • the video server device is composed of a video stream server that performs video stream transmission processing, and an application server that performs non-real-time processing such as navigation functions.
  • the application server plays a central role in exchanging information, and has a network protocol processing function required for information exchange. Also, the application server has a management database, and manages applications, management information, customer information, and the like based on the management database.
  • the video stream server is composed of a plurality of hard disks for storing data, a hard disk for storing parity, and a RA ID (Redundant) for writing and reading data to and from these hard disks.
  • This video stream server is called RA 1D '.
  • Figure 1 shows the configuration of a disk array device that constitutes a conventional general RA I) device. This disk array device sends input data and commands to SCS 1
  • HDD Hard Disk Drive
  • the HDD P can be used for parity recording only, but can also be used for overnight recording.
  • the operation of such a disk array device will be described below.
  • the supplied bit stream is divided into 1-word (8-bit) striping units. Dividing the bit stream into 1-words in this way is because one pixel is composed of 8 bits, and 8 bits correspond to 1-word. Therefore, the bit stream is divided into 1-word units corresponding to this pixel data. This is for striking the ream.
  • the divided striping units are stored by the disk array controller 2 in the seven hard disks HDD 1, HDD 2, HDD 3, HDD 4- ⁇ -HDD 7 for data storage.
  • the number of simultaneous users for the same video can be increased by distributing and storing the seven hard disks HDD1, HDD2, HDD3, HDD4--'HDD7.
  • the random layout is suitable for storing multi-rate video, and the striping layout has a feature that the disk use efficiency is high.
  • the segment data distributed and accumulated in the striping gray is called a striping unit.
  • 7 hard disk drives HDD1, HDD2, HDD3, HDD4... 7 bit data stream consisting of the first bit of each 7bit bitstream distributed and stored in HDD7.
  • the first parity bit P is generated by performing an arithmetic operation (eXc1usiVe-OR).
  • the second parity is calculated by calculating the exclusive OR of seven bit data consisting of the second bit of each word. Generate bit P. The 8th of each word is sequentially performed by the above operation. By calculating the exclusive OR of seven bits of data consisting of the following bits, the eighth parity bit F is generated, thereby generating 8-bit parity data. The parity data 8 generated in this way is recorded on the HDDP.
  • the disk array controller 2 determines which hard disk has the striking unit in accordance with an allocation table indicating a data arrangement, and sets the striking unit to the hard disk. Read from 3. Then, the input / output data control unit 1 rearranges the read striving units in the reproduction order, absorbs the fluctuation, and sends the data to the network. In addition, special playback functions such as slow playback, fast forward, pause, and skip are realized by adjusting the speed at which the disk array controller 2 reads the striking unit. In addition, the disk array controller 2 distributes the striking unit to a plurality of hard disks when writing data, and concentrates the distributing struting unit in the opposite direction when reading data.
  • FIG. 2 shows the recording when the video signal of A effective pixels per horizontal scanning line and M scanning lines per frame is divided into seven video hard disks and recorded. It is operation
  • each square indicates a pixel of each video signal, and the numbers 1 to 7 therein indicate the number of the hard disk for data to be recorded.
  • HDD 1 to HDD 7 are for parity recording.
  • the effective pixel range 4 in the horizontal direction of the video signal indicated by A is the scanning line 1 in the vertical direction. ,,,,,,,,, And 6, and similarly, for the vertical scanning line 2, 1, 2, ⁇ ⁇ ⁇ , 6, 7, 1,
  • Each pixel is composed of pixels 1, 2,..., 6, 7, 1, 2,.
  • the number A of effective pixels is a multiple of the number of hard disks for data storage, so the seven hard disks for data storage HDD1, HDD2, HDD3, HDD4, HDD4
  • the adjacent pixel data in the direction is recorded.
  • the hard disk HDD 1 has the recording pixel 5; , 1, 1,..., 1 are recorded, M is recorded on the hard disk HDD 2 as 2, 2,... , 7, 7, Ma,..., 7 are recorded as M pieces.
  • Pixel data in the horizontal and diagonal directions can be used to interpolate the pixel data. If the hard disk that records the pixel data in the horizontal and diagonal directions also fails, the pixel data at a farther position is used. Interpolation had to be performed, and the image quality after interpolation deteriorated, and the circuit scale increased. Disclosure of the invention
  • the present invention has been made in consideration of such a point, and reproduces normal adjacent pixels even when there is a failed hard disk during writing and reading of a plurality of hard disks used for a video server.
  • the purpose of the present invention is to provide a video signal recording / reproducing apparatus capable of performing the above.
  • a video signal recording / reproducing apparatus includes: a video signal recording / reproducing apparatus having a plurality of recording media; and a write and read control unit for controlling writing or reading of video signal data to or from the plurality of recording media.
  • pixel control means for recording pixel data adjacent to the video signal data on different recording media when the video signal data is written to a plurality of recording media by a read control means. Further, in the video signal recording / reproducing apparatus according to the present invention, the pixel control means reads out the video signal data recorded on the plurality of recording media by the writing / reading control means, The data is returned to the adjacent pixel data.
  • the video signal recording / reproducing apparatus of the present invention is a video signal recording / reproducing apparatus having a plurality of recording / reproducing units, each of which is independently driven, wherein a bit stream of the supplied video signal is striped for each pixel.
  • Recording control means for allocating one evening to the plurality of recording / reproducing units.
  • the video signal recording / reproducing method of the present invention is directed to a video signal for recording a video signal to a plurality of recording / reproducing units, each of which is independently driven, and reproducing a video signal from the plurality of recording / reproducing units.
  • the bit stream of the supplied video signal is striped on a pixel-by-pixel basis, and the pixel data adjacent in the horizontal and vertical directions of the video signal is recorded on different recording / reproduction units.
  • the striped pixel data is assigned to each of the plurality of recording / reproducing units.
  • a dummy pixel is inserted for an effective pixel. That is, the pixel control means extracts the effective pixels in the horizontal direction of the video signal data for each scanning line. Specifically, the leftmost pixel of the scanning line 1 which is a set pixel of the video frame is detected. The number of valid pixels in the horizontal direction determined in advance in the effective pixel range from the detected pixel is counted based on the horizontal scanning clock. When the count value matches the preset value, the counting ends, and a match signal is output. Is output. By the coincidence signal, a dummy image is inserted in the effective pixel range in the horizontal direction of the scanning line 1.
  • the vertical scanning clock 1 When a dummy pixel is input, the vertical scanning clock 1 is counted from the output signal and does not match the number of the last scanning line, so that a mismatch signal is output.
  • the left end pixel of the scanning line 2, which is the next start pixel, is detected by the mismatch signal.
  • the number of effective pixels is extracted from the detected start pixels, and a dummy pixel is inserted in the effective pixel range in the horizontal direction of the scanning line 2.
  • the vertical scanning clock 2 is counted from the output signal and does not match the number of the last scanning line, so that a mismatch signal is output.
  • the next start pixel that is, the left end pixel of the scanning line 3 is detected.
  • the number of effective pixels is extracted from the detected start pixels, and dummy pixels are removed in the effective pixel range in the horizontal direction of the scan line 3.
  • the first vertical scanning clock from the last is counted sequentially, and the number does not match the number of the last scanning lines, so that a mismatch signal is output.
  • the leftmost pixel of the last scan line which is the next start pixel, is detected. Effective pixels are extracted from the detected start pixels, and dummy pixels are inserted in the effective pixel range in the horizontal direction of the last scanning line.
  • the last vertical scanning clock is counted from the output signal and matches the number of the last scanning line, so that a match signal is output.
  • the operation in this frame is terminated by the coincidence signal. Thereafter, the operation moves to the next frame. In this way, the dummy pixel input operation of each frame is sequentially performed.
  • the pixel data of the video signal into which the dummy pixel has been inserted is supplied to the writing and reading control means.
  • the write operation is started by the write and read control means, and the bit stream of the video signal is striped for each pixel unit, and pixel data vertically adjacent to a plurality of recording means is distributed to different recording means.
  • a write operation is performed to accumulate.
  • the read operation When there is a read request, a command is supplied to the write and read control means.
  • the reading operation is started by the writing and reading control means, and the reading operation of the pixel data dispersedly accumulated in the plurality of recording means is performed.
  • the read divided data is combined with the original data.
  • the synthesized data is supplied to the pixel control means.
  • the pixel control means extracts the effective pixels in the horizontal direction of the video signal data for each scanning line. Specifically, the leftmost pixel of the scanning line 1 which is a set pixel of the video frame is detected. The number of effective pixels in the horizontal direction determined in advance in the effective pixel range from the detected pixel is counted based on the horizontal scanning clock, and when the count value matches the preset value, the counting ends, and a match signal is output. Output. Auxiliary signal data such as a header signal having a synchronizing signal for transmission and the like is added to valid pixel data by the coincidence signal. In the effective pixel data to which the auxiliary signal is added, the dummy pixels indicated by the recording pixel range with respect to the effective pixel range in the horizontal direction of the scanning line 1 are deleted.
  • the vertical scanning clock 1 is counted from the output signal and does not match the number of the last scanning line, so that a mismatch signal is output.
  • the left end pixel of the scanning line 2, which is the next start pixel, is detected by the mismatch signal.
  • the horizontal scan clock is counted from the detected start pixel, and when the count value matches the preset value, the count ends and a match signal is output.
  • an auxiliary signal data such as a header signal having a synchronizing signal for transmission is added to the effective rain data.
  • the effective pixel data to which the auxiliary signal data is added the dummy pixels indicated by the recording pixel range with respect to the effective pixel range in the horizontal direction of the scanning line 2 are deleted.
  • the vertical scanning clock 2 is counted from the output signal and does not match the number of the last scanning line, so that an invalid signal is output. Based on this mismatch signal, the next element at the left end of the scanning line 3, which is the next element, is detected. The horizontal scanning clock is counted from the detected pixel, and when the count value matches the preset value, the counting ends and a match signal is output.
  • an auxiliary signal data such as a header signal having a synchronization signal or the like relating to transmission is added to the effective pixel data.
  • the dummy pixels indicated by the recording pixel range with respect to the effective pixel range in the horizontal direction of the scanning line 3 are deleted. Thereafter, the first scan line clock is counted from the last scan line in order, and does not match the number of the last scan lines.
  • the left end pixel of the last scan line, which is the next start pixel, is detected by the mismatch signal.
  • the horizontal scan clock is counted from the detected start pixel, and the count value is pre-set. When the count value matches the set value, the count ends and a match signal is output.
  • Auxiliary signal data such as a header signal having a synchronizing signal for transmission and the like is added to the valid pixel data by the coincidence signal.
  • dummy pixels are deleted from the effective pixel range in the horizontal direction of the last scan line.
  • the last vertical scanning clock is counted from the output signal, and the output count matches the number of the last scanning lines. Therefore, when the count value matches the preset value, the counting ends, and the match signal is output. Is output. The operation in this frame is terminated by the coincidence signal. Thereafter, the operation moves to the next frame. In this way, the dummy pixel deletion operation of each frame is sequentially performed.
  • Interpolation processing is performed on the pixels for which the error flag is set for the pixel data on which the dummy pixel deletion operation has been performed.
  • the interpolation process is performed on the pixel at each point on the image frame based on the ideal direction and the error flag of the pixel at each point obtained by calculation with reference to the value of the pixel at a nearby point.
  • the possibility of interpolation and replacement is determined from the eight error flags around the target pixel and the ideal one of the horizontal, vertical, upper left diagonal, and upper right diagonal directions obtained by calculation. Specifically, it is determined whether or not the error flag of the target pixel is set. If the error flag of the target pixel is not set, the data is passed. If the error flag of the target pixel is set, it is determined whether interpolation is possible. If interpolation is possible, it is determined whether interpolation is possible in the ideal direction. If interpolation is not possible in the ideal direction, it is determined whether interpolation is possible in other directions. The priority order for determining other directions is horizontal, vertical, upper left diagonal, upper right diagonal.
  • an interpolation process is performed. Supplement Interpolation is performed between the two points in the vertical direction when both the upper and lower points in the vertical direction of the target pixel do not have an error flag. If it is determined that replacement is possible in the upper left diagonal direction, replacement processing is performed. In the replacement process, one of the two points, upper left, upper, lower, upper and lower, of the target pixel is simply replaced when one of the two points is not set.
  • Interpolation and replacement are performed from the eight error flags around the target pixel in this way and one of the ideal horizontal, vertical, upper left diagonal, and upper right diagonal directions obtained by calculation. Therefore, even if any one of the plurality of recording means fails, different pixel data are read out in the vertical direction, so that during the interpolation or replacement processing of the pixel data, an error flag is set for all of the pixel data. Since the probability of standing is low, the possibility that eight error flags around the target pixel are raised is low, and interpolation or replacement processing can be performed using pixels at points close to the target pixel.
  • the video signal data that has been subjected to this interpolation processing or replacement processing is transmitted. In this way, the reading of the material of a series of programs and the like is completed.
  • FIG. 1 is a diagram showing the operation of a conventional disk array device.
  • FIG. 2 is a diagram showing a recording operation of a conventional disk array device.
  • FIG. 3 is a block diagram showing a configuration of the video signal recording / reproducing apparatus of the present embodiment.
  • FIG. 4 is a functional block diagram of a pixel insertion processing block of the video signal recording / reproducing apparatus of the present embodiment.
  • FIG. 5 is a functional block diagram of a pixel deletion processing block of the video signal recording / reproducing apparatus of the present embodiment.
  • FIG. 6 is a functional block diagram of a pixel concealing process block of the video signal recording / reproducing apparatus of the present embodiment.
  • FIG. 7 is a functional block diagram of the write control unit of the video signal recording / reproducing device of the present embodiment.
  • FIG. 8 is a functional block diagram of the read control unit of the video signal recording / reproducing device of the present embodiment.
  • FIG. 9 is a diagram showing a recording operation of the video signal recording / reproducing device of the present embodiment.
  • the video signal recording / reproducing apparatus is a recording / reproducing apparatus that divides a video signal into a plurality of recording media and performs recording / reproducing.
  • the video signal is divided and recorded so that adjacent pixels are recorded on different recording media in advance, and at the time of reproduction, if there is a defective recording medium, erroneous pixels are reproduced. Since the probability of the existence of the pixel increases, the correction of the image using the adjacent pixels becomes easy.
  • the video signal recording / reproducing apparatus of the present embodiment shown in FIG. 3 corresponds to a video stream server in a video server apparatus.
  • the video signal recording / reproducing device includes a processor 9 for performing data conversion and rearrangement and sending data, and a RA ID (Redundant A / D) for writing and reading data to and from a hard disk.
  • RA ID Redundant A / D
  • the striking block 13 the parity generation block 14, the integration block 15, and the re-write control block 16 that make up the controller, and seven hard disk drives HDD 1 20 and HDD 2 25 ⁇ ⁇ ⁇ , HDD730 and one hard disk for parity (or hard disk for data) HDDP35.
  • This video stream server is called a RAID device.
  • This video signal recording / reproducing device is equipped with a data hard disk 2 FI FO (First In First Out) 1 7, 18, SPC (SCS IP rotocol Controller) 19, controller 21 and hard disk 25 for data overnight FIF 22, 23, SPC24, controller 26, which interfaces with FIF ⁇ 27, 28, SPC29, controller 31, which interfaces with the hard disk 30 for data , FI F032, 33, SPC34, controller 36, which performs the hard disk interface for parity, and the above-mentioned read-write control block 16, controller 21, 21, 26, 31, 36, SPC CPU that controls 19, 24, 2 9, 34 (Central Processing
  • the processor 9 includes, as functional blocks, a pixel input processing block 1 () that inserts a dummy pixel into a valid pixel when writing data, and a pixel that deletes the dummy pixel inserted when reading data overnight.
  • a deletion processing block 12 and a pixel concealment processing block 11 for concealing erroneous pixels are performed.
  • the pixel insertion processing block 10 and the pixel deletion processing block 12 constitute a pixel control means.
  • the parity generation block 14 is composed of the first bit, the second bit, the third bit, the fourth bit, the fifth bit, and the sixth bit of each word divided into the striping units during recording.
  • the exclusive OR of seven bits of data consisting of the first and seventh bits the data is divided into the first to seventh codes It has a function of generating 8-bit parity data corresponding to a 56-bit bit stream.
  • the integrated block has a function of integrating the first word to the seventh word so that the data read from the data hard disk at the time of reproduction is in a bit stream order.
  • the read / write control block 16 records the first word on the HDD 1 and
  • Process to record the fifth word from HDD 5 while recording to HDD 5 process to record the sixth word from HDD 6 and reproduce the sixth word from HDD 6, and
  • the HDD has a function of recording the first word on the HDD 7 and processing to reproduce the seventh word from the HDD 7.
  • the FIFO 17 has a function of storing a first word recorded on the HDD 1
  • the FIFO 18 has a function of storing a first word reproduced from the HDD 1.
  • the SPC 119 has a function of controlling the communication protocol of the SCS 1 interface with the HDD 1.
  • the controller 21 has a function of controlling the operations of the FIFs 17 and 18 and the SPC 1.
  • the FI F022 has a function of storing a second word recorded on the HDD 2
  • the FI F023 has a function of recording a second word reproduced from the HDD 2.
  • the SPC224 has a function of controlling a communication protocol of the SCSI interface with the HDD2.
  • the controller 26 has a function of controlling the operations of the F 1 F 022 and F 23 and the SPC 2. 1 to 27 have the function of storing the seventh word recorded in! ⁇ 007
  • the FIF 28 has the function of storing the seventh word reproduced from the HDD 7.
  • the SPC 729 has a function of controlling the communication protocol of the SCS 1 interface with the HDD 7.
  • the controller 31 has a function of controlling the operations of the FIFOs 27 and 28 and the SPC 729.
  • the FI FO 32 has a function of storing the 8-bit parity data recorded on the HDD P.
  • No. 3 has a function of storing the 8-bit parity data reproduced from the HDDP.
  • the SPCP 24 has a function of controlling the communication protocol of the SCS 1 interface with the HDDP.
  • the controller 36 has a function of controlling the operation of the FIF 32, 33 and the SPC P 34.
  • the HDD 730 has a function of storing a first word, a second word, a third word, a fourth word, a fifth word, a sixth word, and a seventh word.
  • the HDD P35 has a function of storing 8-bit parity data.
  • a parity generation block 14 an integrated block, and a read-write control block 16 have, as functional blocks, a write control section for controlling data writing and a read control section for controlling data reading.
  • the writing control unit controls writing of data to the hard disk overnight.
  • the read control unit controls data read from the hard disk overnight.
  • the write control unit and the read control unit constitute a write and read control unit.
  • the configuration of the pixel insertion processing block will be described with reference to FIG. Note that the pixel will be described here, but as described above, one element is composed of eight bits, and eight bits correspond to one word.
  • the pixel insertion processing block is represented by a functional block.
  • the effective pixel extraction unit 40 extracts the effective pixels in the horizontal direction of the video signal to be written, and the effective pixel includes one pixel in units of 8 bits. It has a dummy pixel input section 43 for inserting one dummy pixel, and a scanning line counter 44 for counting the number of scanning lines from the scanning line 1 to the vertical scanning line M in order.
  • the effective pixel extraction unit 40 includes a start pixel detection unit 41 that detects a start pixel of a horizontal effective pixel in each scanning line, and an effective pixel count 42 that counts the number of effective pixels.
  • the configuration of the pixel deletion processing block will be described with reference to FIG. Note that the pixel will be described here, but as described above, one pixel is composed of 8 bits, Corresponds to one word.
  • the pixel deletion processing block expressed by a functional block, includes an effective pixel extraction unit 45 for extracting the effective pixels in the horizontal direction of the read video signal data, and an effective pixel extraction unit 45 for extracting the effective pixels in the horizontal direction of the read video signal data.
  • Auxiliary signal adding section 48 for adding an auxiliary signal for transmission, and dummy pixel deleting section 4 for deleting a dummy pixel in which one pixel inserted into the effective pixel in the horizontal direction of the read video signal data is a unit of 8 bits.
  • the effective pixel extraction unit 45 has a start pixel detection unit 46 that detects a set of horizontal effective pixels in each scanning line, and an effective pixel counter 47 that counts the number of effective pixels.
  • the configuration of the pixel concealment processing block will be described with reference to FIG.
  • the pad will be described, but as described above, one pixel is composed of eight bits, and eight bits correspond to one word.
  • the pixel concealment processing block determines the possibility of interpolation and replacement from the eight directions around the target pixel, the error flag at the time of data reading described later, and the ideal directions of horizontal, vertical, upper left diagonal, upper right diagonal obtained by calculation.
  • a decision circuit 51 that determines the position of the target pixel
  • an interpolation processing circuit 54 that performs interpolation between the two points in the vertical direction when both the upper and lower points of the target pixel have no error, and one of the two upper and lower points of the target pixel
  • a replacement processing circuit 55 for simply replacing one of them when one has no error.
  • the determination circuit 51 determines whether interpolation is possible with priority and determines whether replacement is possible when interpolation is not possible.
  • the Z replacement possibility determination unit 52 and the ideal direction is determined with priority given to one of the ideal directions.
  • an interpolation direction determining unit 53 for determining in another direction when is not possible.
  • the write control unit includes a data division means 56, a striping unit writing means 57, a parity writing means 58, and a write error detecting means 59 when represented by functional blocks.
  • the data dividing means 56 divides the input data into predetermined units, for example, 8-bit striping units representing one pixel. I do.
  • a striping unit is a group of segment data that is distributed and stored on a plurality of data hard disks.
  • the reason for the distributed storage is that the number of simultaneous users for the same video can be increased by distributing and storing the data on multiple data hard disks.
  • the random layout is suitable for storing multi-rate video, and the striping layout is characterized by high disk use efficiency.
  • the segment data distributed and accumulated in the striping layer is called a striping unit.
  • the striping unit writing means 57 performs a writing operation so that the striping units are dispersedly stored in a plurality of hard disks for data storage. This write operation is performed based on the SCS I command supplied from the processor 19.
  • the striping unit writing means 57 processes the first word to be recorded on the HDD 1, the second word to be recorded on the HDD 2, and records the third word on the HDD 3.
  • the fourth word to be recorded on the HDD 4 the fifth word to be recorded on the HDD 5, and the sixth word to be recorded on the HDD 6.
  • the parity writing means 58 writes the exclusive data of the data written on the data hard disk to the parity hard disk. This write operation is also performed based on the SCSI command supplied from the processor 19.
  • the parity writing means 58 is used for recording the first bit, the second bit, the third bit, the fourth bit, the fifth bit, and the sixth bit of each word divided into the respective striping units during recording. By performing an exclusive OR operation on the seven bits of data consisting of the first and seventh bits, the data is divided into the first to seventh codes. This corresponds to a parity generation block 14 that generates 8-bit parity data corresponding to the divided 56-bit bit stream. If no parity hard disk is provided and all data hard disks are used, for example, the write error is calculated for each striping unit and written to all data hard disks. Hard disk for de-night HDD 1 2
  • This error detection operation is performed by detecting that the error flag is set by the status signal for the SCS I command.
  • the write error detection means 59 is a status signal for the SCS I command of the controller 21, 26,... 31, 36, SPC 119, SPC 225, SPC 729, SPCP 34 Corresponds to the CPU 37 that detects that the error flag is set.
  • the write control unit divides the video signal data into the striping units and records the video signal data on a plurality of hard disks in a distributed manner. Further, the parity calculation of the striping unit is performed and the data is written to the parity hard disk or the data hard disk. If a write error occurs, set the error flag.
  • the read control unit includes striping unit reading means 60, read error detecting means 61, striping unit restoring means 62, and data synthesizing means 63 as represented by functional blocks.
  • the striping unit reading means 60 performs a reading operation of the striping unit dispersedly stored in a plurality of hard disks for data reading. This read operation is performed based on a SCSI command supplied from the processor 1.
  • the reading unit 60 reads the first word from the HDD 1, processes the second word from the HDD 2, and reads the second word from the HDD 2. Process to reproduce the third word, process to reproduce the fourth word from HDD 4, process to reproduce the fifth word from HDD 5, and process to reproduce the sixth word from HDD 6. This corresponds to a read / write control block 16 that processes so as to reproduce the code and reproduces the seventh record from the HDD 7.
  • the read error detecting means 61 detects a data read error from a plurality of data hard disks.
  • This error detection operation is performed by detecting a status signal corresponding to the SCS I command.
  • the read error detection means 61 is a controller 21, 26,---31, 36, SPC 119 SPC 225> This corresponds to CPU 37 that detects that the error flag is set by a signal.
  • the striping unit restoring means 62 restores the striping unit in which the error has occurred based on the parity operation.
  • the striping unit restoring means 62 repeats the operation of a 7-bit exclusive OR consisting of each of the codes other than the one in which the read error is detected and the 8-bit parity bit eight times. This corresponds to a read / write control block 16 that performs processing to newly generate an 8-bit word in which a read error has been detected.
  • the data synthesizing means 63 synthesizes the original data from the data divided into the striping units. As a result, the synthesized data is transmitted.
  • the data synthesizing means 63 corresponds to the integration block 15 for integrating the first word to the seventh word such that the data read from the data hard disk at the time of reproduction is in bit stream order.
  • the above-mentioned striping unit restoring means 62 is for restoring the striping unit when the reading error detecting means 61 detects a reading error. If the first bit is not detected, the read / write control block 16 calculates an exclusive OR of each bit of the first word to the seventh word to generate a new 8-bit parity data. . Then, in the lead light control block 16, the parity data read from the HDDP 35 and the newly generated parity data are read. If the results of the comparison match with each other in the evening, each of the seven words is determined to be normal and supplied to the integrated block. If the comparison results do not match, the data is supplied to the integrated block 15 with the addition of an error flag indicating that the data is incomplete to the 7-bit data.
  • the read controller in response to a read request from the host computer, the read controller reads the striping unit, reconstructs the original data, and returns it to the host computer. Then, if an error occurs, the striking unit is restored by the parity operation, and then the data is reconstructed on the original data and returned to the host computer.
  • FIG. 9 shows the recording operation when video signals with A effective pixels per horizontal scanning line and M scanning lines per frame are divided and recorded on seven data recording hard disks.
  • each square indicates 8 bits representing one pixel of each video signal, and the numbers 1 to 7 indicate the numbers of the hard disk for data recording (HDD 1 to HDD 7) to be recorded. .
  • FIG. 3 When there is a write request from the host computer, a command and video signal data are supplied to the processor 19 shown in FIG. Processor 9 converts the supplied command into an SCS I command.
  • the video signal data is digital and is formatted in D1 or D2 format.
  • the processor 19 supplies the SCS1 command and the video signal data thus converted to the pixel insertion processing block 10 in different phases.
  • the effective pixel extraction unit 40 extracts effective pixels in the horizontal direction of the video signal data for each scanning line.
  • the start pixel detection unit 41 detects the leftmost pixel “1” of the scanning line 1 which is the start pixel of the video frame shown in FIG.
  • the detected start pixel “1” is supplied to the effective pixel counter 42.
  • the effective pixel count 42 the number of effective pixels A in the horizontal direction determined in advance in the effective pixel range 65 (A) is preset, and a horizontal scanning clock (not shown)
  • ⁇ ⁇ ⁇ , 6, 7, 1, 2, ⁇ ⁇ ⁇ ⁇ , 6, 7 are counted, and when the count value matches the preset value A, the count ends and a match signal is output.
  • the match signal is supplied to the dummy pixel input section 43.
  • the effective pixel number A in the effective pixel range 65 indicated by ⁇ 9 is extracted by the effective pixel extraction unit 40.
  • pixels “1” and “2” indicated by the dummy pixel 66 in which one pixel is represented by 8 bits, in the effective pixel range 65 ( ⁇ ) in the horizontal direction of the scanning line 1, are shown. Inserted.
  • a scanning line counter 44 When a dummy pixel is inserted, its output signal is supplied to a scanning line counter 44.
  • the scanning line counter 44 the number M of scanning lines is preset in advance, a vertical scanning clock 1 (not shown) is counted, and an invalid signal is output.
  • This mismatch signal is supplied to the pixel detection unit 41.
  • the start pixel detection unit 41 detects the leftmost pixel “3” of the scanning line 2 which is the start pixel of the video frame shown in FIG.
  • the detected start pixel “3” is supplied to the effective pixel counter 42.
  • a horizontal scanning clock (not shown) is counted up to pixels 3, 4, ..., 1, 2, 3, 4, 4, ..., 1, 2, and the count value is the preset value.
  • the effective pixel extraction unit 40 extracts the number of effective pixels ⁇ in the effective range of effective element 65 shown in FIG.
  • one pixel is represented by 8 bits for the effective pixel range 65 (A) in the horizontal direction of the scanning line 2. Is introduced. When a dummy rain element is removed, its output signal is supplied to the running line.
  • the scanning line counter 4 4 counts a vertical scanning clock 2 (not shown), A mismatch signal is output.
  • This mismatch signal is supplied to the pixel detection unit 41.
  • the start pixel detection unit 41 detects a pixel “5” at the left end of the scanning line 3 which is a start pixel of the video frame shown in FIG.
  • the detected start pixel “5” is supplied to the valid pixel counter 42.
  • the horizontal scanning clock (not shown) is counted up to pixels 5, 6, 6, ..., 3, 4, 5, 6, 6, ..., 3, 4 and the count value matches the preset value. Then, the count ends and a match signal is output.
  • the coincidence signal is supplied to the dummy pixel input section 43.
  • the scanning line counter 44 counts the vertical scanning clock M-1 (not shown) and outputs a mismatch signal.
  • This mismatch signal is supplied to the pixel detection unit 41.
  • the pixel detection unit 41 detects the pixel “6” at the left end of the scanning line M, which is the start pixel of the video frame shown in FIG.
  • the detected start pixel “6” is supplied to the effective pixel counter 42.
  • a horizontal scanning clock (not shown) is counted up to pixels 6, 7,..., 4, 5, 6, 7, 7,..., 4, 5 and when the count value matches the preset value.
  • the power input ends and a match signal is output.
  • the match signal is supplied to the dummy pixel input section 43.
  • the effective pixel extraction unit 40 extracts the effective pixel extraction unit 40.
  • the pixels ⁇ 6 '' and ⁇ 7 '' indicated by the dummy pixel 66 representing one pixel in 8 bits are inserted into the effective pixel range 65 (A) in the horizontal direction of the scanning line M. Is done.
  • a dummy pixel is inserted, its output signal is supplied to the scanning line power supply 44.
  • a vertical scanning clock M (not shown) is counted and counted up to scanning lines 1, 2,...> M, and when the count value matches the preset value, the counting ends.
  • a match signal is output.
  • the match signal is the start pixel detector 4 1 Supplied to Thus, the operation in this frame in the start pixel detection unit 41 ends. Thereafter, the operation moves to the next frame. In this way, the dummy pixel insertion operation of each frame is sequentially performed.
  • the pixel data of the video signal into which the dummy pixel has been inserted is supplied to the write control unit.
  • the writing control unit generates a file system for writing video data.
  • a file system is created to transfer which block size to which video data to which block address.
  • the write operation of such a write control unit will be described with reference to the functional block diagram of the write control unit shown in FIG. Although a word will be described here, as described above, one pixel is composed of 8 bits, and 8 bits correspond to 1 code.
  • the writing operation is started, and the data dividing means 56 divides the data into the driving units.
  • the striping unit is a predetermined unit, but may be a byte unit, a bit unit, or a sector unit. In this case, for example, this is a unit for writing as one word (8 bits).
  • one pixel is composed of eight bits, and eight bits correspond to one word. Therefore, the bit stream is divided into one word unit corresponding to the pixel data. This is for stripping.
  • the third word, the fourth word, the fifth word, the sixth word, and the seventh word operate to be divided into the respective striping units.
  • the striping unit writing means 57 writes the striping unit on the hard disk for de- vice.
  • the writing operation is performed so that the striking units are distributed and stored on the seven data hard disks.
  • This write operation is performed based on the SCS1 command supplied from the processor-19.
  • the striping unit writing means 57 processes the first word by the read / write control block 16 so as to record the first word on the HDD 1, and writes the second word.
  • Process to record to HDD2 process to record the third word to HDD3, process to record the fourth word to HDD4, record the fifth word to HDD5
  • the parity writing means 58 writes the exclusive OR of the data written to the parity hard disk to the parity hard disk. This write operation is also performed based on the SCS I command supplied from the processor 9. Specifically, the parity writing means 58 uses the parity generation block 14 to write the first bit, second bit, third bit, and fourth bit of each word divided into each striping unit during recording.
  • the first to seventh words are calculated by calculating the exclusive OR of seven bits consisting of the first bit, the fifth bit, the sixth bit, and the seventh bit. It generates 8-bit parity data corresponding to the 56-bit bit stream thus generated. If no parity hard disk is provided and all are hard disks for data, for example, parity is calculated for each driving unit and written to all data hard disks.
  • the write error detecting means 59 determines whether there is an error. This error detection operation is performed by detecting a status signal in response to the SCS I command for the seven hard disks for data recovery. If there is an error in the write error detection means 59, a predetermined number of retries are performed. The retry is set based on the mode parameter for the SCS I command. The determination that the number of retries has been exceeded is made by detecting the mode parameter and the status signal.
  • the error flag indicates the symbol of the hard disk in which the error occurred from the status signal and the address of the sector in which the error occurred. For example, it indicates that address 2 of HDD 3 of the data hard disk is in error. This error flag is Recorded at 39.
  • the parity writing means 58 When there is no error in the write error detecting means 59, the parity writing means 58 writes the parity which is the exclusive OR of the data written to the parity hard disk and the data written to the parity hard disk. This write operation is also performed based on the SCS1 command supplied from the processor-19.
  • the parity writing means 58 When no parity hard disk is provided and all are hard disks for data, the parity writing means 58 is written to the data hard disk by the striping unit writing means 57. Write the parity for each striping unit on a hard disk for data storage. By repeating such operations, the writing of the material such as a series of programs ends.
  • the write error detecting means 59 detects an error of data writing to the seven hard disk drives HDD 120, HDD 225,--HDD 7 30, HDD P 3 ⁇ ) by the CPU 37. .
  • This error detection operation is performed by detecting that the error flag is set by the status signal for the SCS I command.
  • the write error detection means 59 is controlled by the CPU 37 to control the controller 21, 26, *, 31, 36, SFC 119, SPC 25,--SPC 730, SPCP 34 It detects that the error flag is set by the status signal for the SCSI command of the light.
  • FIF ⁇ 17 stores the first word to be recorded on HDD 1 for the interface.
  • the SPC 119 controls the communication protocol of the SCS I interface with the HDD 1.
  • the controller 21 controls the operation of the FIFOs 17 and 18 and the SPC 1.
  • F I F022 stores the second word to be recorded on the HDD 2.
  • SPC224 controls the communication protocol of SCS1 interface with HDD2.
  • the controller 26 controls the operation of the FIFOs 22, 23 and the SP C2.
  • FIF 027 stores the seventh word to be recorded on HDD 7 for the in-plane.
  • the SPC 729 controls the communication protocol of the SCS 1 interface with the HDD 7. Controller 3 1 works with FI FO 27, 28 and SPC 7 29 Control.
  • the FI FO 32 stores the 8-bit parity data recorded in the HDD F for the interface.
  • the S PC P 24 controls the communication protocol of the SCSI interface with the HDD P.
  • the controller 36 controls the operation of the FI F032, 33, and the SPC P 34.
  • HDD 730 stores the first word, the second word, the third word, the fourth word, the fifth word, the sixth word, and the seventh word. You.
  • One hard disk for parity (or a hard disk for data storage) HDDP 35 stores parity data of 8 bits.
  • Fig. 9 explains the operation of recording pixel data of a video signal with dummy pixels inserted into the hard disk.
  • the pixel will be described, but as described above, one pixel is composed of eight bits, and eight bits correspond to one word.
  • the dummy pixel 66 represented by 8 bits per pixel is inserted into the effective pixel in the horizontal direction of the video signal data by the pixel insertion processing block 10
  • the first pixel in the vertical direction of the video signal data is Columns 1, 3, 5, ⁇ ⁇ ⁇ ⁇ 6, second pixel column 2, 4,
  • the data dividing means 56 of the writing control unit for example, 1, 1, 1,..., 1 recording pixels 68, 2, 2, 2, ⁇ , 2 recording pixels 69,. 7, 7,
  • the recording pixel 70 is divided into 7, 7,..., And this pixel row is further divided into a striving unit, which is a writing unit.
  • This striping unit is one word (8 bits), as described above.
  • the striking unit writing means 57 writes the first-disk striding unit of the recording pixel 68 into the HDD 1 of the hard disk 71 for data storage, and the hard disk 71 1
  • the second word of the recording pixel 69 is written to the HDD 2 and the striking unit is written to the hard disk 72 for data.
  • the striking unit of the seventh word of the recording pixel 70 is written to the HDD 7.
  • a 8-bit parity data 71 striping unit is written to the HDD P of the hard disk 73 for intelligence.
  • the recording pixel 68 is recorded on the HDD 1 of the data hard disk 72
  • the recording pixel 69 is recorded on the HDD 2 of the data hard disk 72
  • the recording pixel 68 is recorded on the HDD 7 of the data hard disk 72.
  • 70 is recorded.
  • the parity data 71 is recorded in the HDD P of the parity hard disk 73.
  • the read control unit generates a file system for reading video data.
  • a file system is created to determine which block size of which video data is to be transmitted from which block address.
  • the read operation of such a read control unit will be described with reference to the functional block diagram of the read control unit shown in FIG. Although a word will be described here, as described above, one pixel is composed of eight bits, and eight bits correspond to one word.
  • the reading operation is started, and Numeral 60 performs a reading operation of the striping unit distributed and accumulated on a plurality of data hard disks.
  • This read operation is performed based on the SCS I command supplied from the processor 9. More specifically, the striping unit reading means 60 processes the read-write control block 16 so as to reproduce the first word from the HDD 1 and reproduces the second word from the HDD 2. Process to reproduce the third card from HDD 3, process to reproduce the fourth card from HDD 4, and process to reproduce the fifth card from HDD 5. Then, processing is performed to reproduce the sixth word from the HDD 6, and processing is performed to reproduce the seventh word from the HDD 7.
  • the read error detecting means 61 determines whether or not there is an error in the data read from the hard disk for seven data.
  • This error detection operation is performed by detecting a status signal corresponding to the SCS I command.
  • retries are performed a predetermined number of times. The number of retries is set based on the mode parameters for the SCSI command.
  • the FIF 18 records the first word reproduced from the HDD 1 for an in-plane event.
  • the SPC 119 controls the communication protocol of the SCSI interface with the HDD 1.
  • the controller 21 controls the operation of the FIFs 17 and 18 and the SPC 1.
  • the FIF 23 stores the second card reproduced from the HDD 2 for an interface.
  • the SPC224 controls the communication protocol of the SCSI interface with the HDD2.
  • the controller 26 controls the operation of the F 1 F022, 23 and the SPC 2.
  • the FI FO 28 stores the seventh card reproduced from the HDD 7 for the interface.
  • the SPC 729 controls the communication protocol of the SC interface with the HDD 7.
  • the controller 31 controls the operation of the FI FOs 27 and 28 and the SPC 729.
  • the FI FO 33 stores an 8-bit parity data reproduced from the HDD P for the interface.
  • the SPCP 24 controls the communication protocol of the SCS I interface with the HDDP. Controller 36 works with FI F032, 33 and S PCP
  • the error flag indicates from the status signal the number of the hard disk in which the error has occurred and the address of the sector in which the error has occurred. For example, it indicates that address 2 of HDD 3 of the data hard disk is in error.
  • This error flag is recorded in the SRAM 39.
  • the read error detection means 61 is controlled by the CPU 37 so that the controllers 21, 26, * 31, 36, SPC119, SPC224, ⁇ Detects that the error flag has been set by the status signal corresponding to the SC SI command read from SPC 729 and SPC P34.
  • the striking unit restoring means 62 restores the striking unit in which an error has occurred based on the parity function. More specifically, the striping unit restoring means 62 uses the read / write control block 16 to control each word other than the word in which a read error has been detected and a 7-bit parity bit consisting of an 8-bit parity bit. By repeating the exclusive OR operation eight times, processing is performed to generate a new 8-bit word in which a read error has been detected.
  • the operation in the striping unit restoration ⁇ -stage 62 described above is an operation for restoring the striping unit when a reading error is detected in the reading error detecting means 61.
  • the read / write control block 16 New 8-bit parity data is generated by calculating the exclusive OR of each bit in the mode to the seventh mode.
  • the parity data read from the HHDP 35 is compared with the newly generated parity data, and when the comparison results match, each of the seven words is normal. Is determined and supplied to the integrated block 15. If the comparison results do not match, the 7-bit data is supplied to the integrated block 15 with an error flag indicating that the data is incomplete added.
  • the data synthesizing means 63 synthesizes the original data from the data divided in the striking unit. As a result, the synthesized data is transmitted. More specifically, the data synthesizing means 63 uses the integrated block 15 to make the first word to the seventh word such that the data read out from the data hard disk at the time of reproduction is in bit stream order. To integrate. The synthesized data is supplied to the image deletion processing block 12.
  • the dummy pixels are deleted from the effective pixels in the pixel deletion processing block.
  • the pixel will be described, but as described above, one pixel is composed of eight bits, and eight bits correspond to one word. That is, in the pixel deletion processing block, the effective pixels in the horizontal direction of the video signal data are extracted for each scanning line in the effective pixel extraction unit 45.
  • the start pixel detection unit 46 detects a pixel “1” at the left end of the scanning line 1 which is a start pixel of the video frame shown in FIG.
  • the detected start pixel “lj is supplied to the effective pixel count 47.
  • the effective pixel count in the horizontal direction previously determined by the effective pixel number A in the effective pixel range 65 in the pixel count 47 is
  • the preset horizontal scanning clock (not shown) is 1,
  • ⁇ ⁇ ⁇ , 6, 7, 1, 2, ⁇ ⁇ ⁇ , 6, 7 are counted, and when the count value matches the preset value, the count ends and a match signal is output.
  • the coincidence signal is supplied to the auxiliary signal adding section 48.
  • auxiliary signal data such as a header signal having a synchronization signal or the like relating to transmission is added to the effective pixel data.
  • the valid pixel data to which the auxiliary signal data has been added is supplied to the dummy pixel deletion unit 49. It is.
  • the effective pixel number A in the effective pixel range 65 shown in FIG. 9 is extracted by the effective pixel extraction unit 45.
  • one pixel whose insertion is indicated by the recording pixel range 6 4 ( ⁇ + 2) with respect to the effective pixel range 65 (A) in the horizontal direction of the run line 1 is 8 bits. Pixels “1” and “2” of the dummy pixel 6 6 are deleted.
  • the scanning line counter 50 When one pixel is deleted, its output signal is supplied to the scanning line counter 50.
  • the scanning line counter 50 the number M of scanning lines is preset in advance, a vertical scanning clock 1 (not shown) is counted, and a mismatch signal is output.
  • This mismatch signal is supplied to the temporary pixel detection unit 46.
  • the pixel detection unit 46 detects the pixel “3” at the left end of the scanning line 2 which is the pixel of the video frame shown in FIG.
  • the detected start pixel “3” is supplied to the effective pixel counter 47.
  • the horizontal running clock (not shown) is counted up to 3, 4, 4,..., 1, 2, 3, 4, ... 1, 2, and the count value is preset. If the value matches, the counting ends and a match signal is output.
  • the coincidence signal is supplied to the auxiliary signal adding section 48.
  • the auxiliary signal adding section 48 adds an auxiliary signal such as a header signal having a synchronization signal or the like relating to transmission to the effective pixel data.
  • the valid pixel data to which the auxiliary signal data is added is supplied to the dummy pixel deletion unit 49.
  • the effective pixel number A of the effective pixel range 65 shown in FIG. 9 is extracted by the effective pixel extraction unit 45.
  • the dummy pixel deletion unit 49 one pixel whose insertion is indicated by the recording pixel range 6 4 (A + 2) with respect to the effective pixel range 65 (A) in the horizontal direction of the scanning line 2 is represented by 8 bits Dummy pixel 6 6 “3” and “4” are deleted.
  • the dummy pixel is deleted, its output signal is supplied to the scanning line counter 50.
  • the vertical scanning clock 2 (not shown) is counted, and a mismatch signal is output.
  • This mismatch signal is supplied to the start pixel detector 46.
  • the start pixel detector 46 detects the pixel “5” at the left end of the scanning line 3 which is the start pixel of the video frame shown in FIG.
  • the detected start pixel “5” is supplied to the valid pixel counter 47.
  • the horizontal scanning clock (not shown) counts up to pixels 5, 6, 6,..., 3, 4, 5, 6, 6,. When the count value matches the preset value, counting stops and a match signal is output.
  • the coincidence signal is supplied to the auxiliary signal adding section 48.
  • an auxiliary signal such as a header signal having a synchronization signal or the like relating to transmission is added to the effective pixel data.
  • the valid pixel data to which the auxiliary signal data is added is supplied to the dummy pixel deletion unit 49.
  • one pixel whose insertion is indicated by the recording pixel range 6 4 (A + 2) with respect to the effective pixel range 65 (A) in the horizontal direction of the scanning line 3 is represented by 8 bits.
  • Dummy pixels 6 6 “5” and “6” are deleted. When the dummy pixel is deleted, its output signal is supplied to the scanning line counter 50.
  • the scanning line counter 50 sequentially counts the vertical scanning clock M-1 (not shown) and outputs a mismatch signal.
  • This mismatch signal is supplied to the start pixel detector 46.
  • the pixel detection unit 46 detects the leftmost pixel “6” of the scanning line M, which is the start pixel of the video frame shown in FIG.
  • the detected start pixel “6” is supplied to the effective pixel counter 47.
  • a horizontal scanning clock (not shown) is counted up to pixels 6, 7, ⁇ , 4, 5, 6, 7, 7, ⁇ , 4, 5 and when the count value matches the preset value.
  • the input is terminated and a match signal is output.
  • the coincidence signal is supplied to the auxiliary signal adding section 48.
  • Auxiliary signal adding section 48 adds auxiliary signal data such as a header signal having a synchronization signal or the like relating to transmission to the effective pixel data.
  • the effective pixel data to which the auxiliary signal data has been added is supplied to the dummy pixel deletion unit 49.
  • the effective pixel number A of the effective pixel range 65 shown in FIG. 9 is extracted by the effective pixel extraction unit 45.
  • pixels “6” and “7” indicated by dummy pixels 66 representing one pixel in 8 bits in the effective pixel range 65 (A) in the horizontal direction of the scanning line M Is deleted.
  • the dummy pixel is deleted, its output signal is supplied to the scanning line counter 50.
  • a vertical scanning clock M (not shown) is counted and counted up to scans 2, 2,..., M, and the count value matches the preset value. And the count ends, and a match signal is output.
  • the coincidence signal is supplied to the start pixel detector 31.
  • the operation of the start pixel detection unit 46 in this frame ends. Thereafter, the operation moves to the next frame. In this way, the dummy pixel deletion operation of each frame is sequentially performed.
  • the pixel data on which the dummy surface element deletion operation has been performed by the pixel deletion processing block 12 is supplied to the pixel concealment processing block 11.
  • concealment processing is performed on pixels for which the above-described error flag at the time of data reading (hereinafter, simply referred to as an error flag) is set.
  • the pixel will be described, but as described above, one pixel is composed of eight bits, and eight bits correspond to one word.
  • the ideal direction is calculated with reference to the value of the pixel at a point in the vicinity of the pixel. Performed on the original.
  • the interpolation and replacement from the eight ideal error flags around the target pixel and the ideal direction of one of the horizontal, vertical, upper left diagonal, and upper right diagonal obtained by the calculation are shown. Is determined.
  • the interpolation possibility replacement determining unit 52 gives priority to whether interpolation is possible and determines whether replacement is possible when interpolation is not possible.
  • the interpolation / replacement direction determination unit 53 one of the ideal directions is preferentially determined, and when the ideal direction is not possible, it is determined in another direction.
  • the interpolation Z replacement possibility determination section 5 determines whether or not interpolation is possible. If the interpolation / replacement determination section 52 can perform the interpolation, the replacement direction determination section 53 determines whether or not the interpolation is possible in the ideal direction. If the interpolating direction determining unit 53 does not allow interpolation in the ideal direction, it determines whether or not interpolation is possible in other directions. The priority in determining other directions is horizontal, vertical, upper left diagonal, upper right diagonal.
  • the interpolation Z replacement direction is determined.
  • the replacement direction determining unit 53 determines whether the replacement is possible in another direction.
  • the priority order for determining other directions is horizontal, vertical, upper left diagonal, upper right diagonal.
  • the determination circuit 51 determines whether interpolation or replacement is possible in the interpolation / replacement determination section 52, and the interpolation / replacement direction determination section 53 determines whether interpolation or replacement is performed in the ideal direction or another direction. It is determined whether or not is possible.
  • the interpolation processing circuit 54 performs interpolation processing.
  • interpolation is performed between the two points in the vertical direction when both the upper and lower points in the vertical direction of the target pixel do not have an error flag. That is, in FIG. 9, when the pixel data “2” of the number of scanning lines 2 is in error, interpolation is performed using the pixel data “7” and “4” above and below the target pixel. Will be When the determination circuit 51 determines that replacement is possible in the upper left diagonal direction, the replacement processing circuit 55 performs replacement processing. The replacement process simply replaces one of the two points, upper left, upper, lower, upper and lower, of the target pixel when the error flag is not set. In other words, when the pixel data “2” having two scanning lines in FIG. 9 is in error, replacement is performed using one of “6” and “5” on the left and upper and lower left of the target pixel. You.
  • Interpolation and replacement are performed from the eight error flags around the target pixel in this way and one of the ideal horizontal, vertical, upper left diagonal, and upper right diagonal directions obtained by calculation. Therefore, according to the present embodiment, even if one of the data hard disks fails, even if the HDD 2 of the data hard disk shown in FIG. Since the pixel data of “7” and “4” that are different in the vertical direction of “2” are read out, the error flag is set for all “2” of pixel data during the interpolation or replacement processing of “2”. , The probability that eight error flags around the target pixel “2” will be raised is low, and interpolation or replacement processing can be performed using pixels at points close to the target pixel.
  • the interpolated or replaced video signal data is supplied to the processor 9. This video signal data is digitally formatted in D1 or D2 format.
  • the number 7 of data hard disks is increased or decreased so that the number of effective pixels A is not a multiple of the number 7 of data hard disks.
  • the pixels above and below the video signal data may not be recorded on the same data hard disk without using the pixel insertion processing block 1 () or the pixel deletion processing block 12.
  • the video signal recording / reproducing apparatus of this embodiment includes a data hard disk 72 as a plurality of recording media, and a write and read control unit for controlling writing or reading of video signal data to or from a plurality of recording media.
  • a video signal recording / reproducing apparatus having a control unit and a read control unit, when writing and reading control means writes video signal data to a plurality of recording media, a pixel data adjacent to the video signal data in a vertical direction is read.
  • a pixel input processing block 10 is provided as pixel control means for recording evenings on different recording media.
  • the video signal recording / reproducing apparatus when reading out video signal data recorded on a plurality of recording media by the recording and reading control means, converts the pixel data of the video signal data into
  • the apparatus is provided with a double removal processing block 12 as pixel control means for returning to adjacent pixel data.
  • the upper and lower adjacent pixels of the video signal are not recorded on the same recording medium, even if one of the plurality of recording media fails, the probability of reading out the adjacent pixels in a normal state is high. Therefore, the quality of the reconstructed ghost image can be improved, and when the interpolating process is performed using the reconstructed pixel data, adjacent pixels may be in error. Therefore, the accuracy of the interpolation process can be improved.
  • the pixel insertion processing block 10 serving as the pixel control means includes a write control unit and a read control unit serving as write and read control units as a plurality of recording media.
  • the pixel deletion processing block 12 as the pixel control means reads out the video signal data recorded on a plurality of recording media by the writing and reading control means. At this time, the pixel data and the pixel data of the video signal data are deleted.
  • the number of effective pixels in the horizontal direction of the video signal data can be prevented from being a multiple of the recording medium, so that the upper and lower adjacent pixels of the video signal data are identical with a simple configuration. If a failure occurs in one of the multiple recording media, the probability of reading adjacent pixels in a normal state increases, so that the quality of the reproduced image is improved. Can be.
  • the pixel insertion processing block 10 as the pixel control means includes a plurality of write control sections 9 and read control sections 10 as write and read control means.
  • the pixel insertion processing block 10 as the pixel control means includes a plurality of write control sections 9 and read control sections 10 as write and read control means.
  • the pixel deletion processing block 12 as the pixel control means includes the video signal data recorded on a plurality of recording media by the writing and reading control means.
  • the dummy pixel data is deleted for each scanning line from the pixel data of the video signal data.
  • the number of effective pixels A + the number of dummy pixels L * If the value of the number of scanning S lines M is a multiple of the number 7 of the hard disk Since the same pixel is recorded on the same data hard disk, as shown in Fig. 9, at the end of the last scanning line in each frame, one pixel is represented by eight bits, and after the dummy pixel 66, the dummy pixel is represented by eight bits.
  • the input unit 43 may be configured to insert “1” and “2” as dummy pixels 67 whose one pixel is represented by 8 bits.
  • the vertical scanning clock M (not shown) is counted at the scanning line counter 44, and the scanning lines 1, 2, 2,.
  • counting stops and a match signal is output.
  • the coincidence signal is supplied to the sunset pixel detector 41.
  • control is performed by the port processor 19 so that the effective pixel extraction unit 40 extracts the number A + 2 of recording pixels indicated by the recording pixel range 64 instead of the number A of effective pixels.
  • the pixel insertion processing block 10 as the pixel control unit is configured as a plurality of recording media by the writing control unit and the reading control unit as the writing and reading control unit.
  • the first dummy pixel data is inserted into the pixel data of the video signal data for each scanning line, and the second dummy pixel data is written for each frame. Pixels are inserted.
  • the pixel deletion processing block 12 as the pixel control means includes the video signal recorded on the plurality of recording media by the writing and reading control means. When reading out the data, the first dummy pixel data is deleted for each scanning line from the pixel data of the video signal data, and the second dummy pixel is deleted for each frame.
  • the same pixel in the next frame is not recorded on the same recording medium. Since the upper and lower adjacent pixels of the video signal data are not recorded on the same recording medium, even if one of the plurality of recording media fails, the probability of reading out the adjacent pixels in a normal state increases. Further, the quality of the reproduced image can be improved.
  • a dummy pixel in which one pixel of each scanning line is represented by 8 bits without inserting a dummy pixel 66 in which one pixel of each scanning line is represented by 8 bits, a dummy pixel in which one pixel is represented by 8 bits at the end of the last scanning line of each frame. It may be configured so that only 6 7 is introduced.
  • the processor 1 is set so that the dummy pixel insertion unit 43 does not operate for the scanning lines 1 to M-1.
  • the vertical scanning clock M (not shown) is counted at scanning line count 4 and counted to scanning lines 1, 2,..., M.
  • the count is started. Termination, and a match signal is output.
  • the match signal is supplied to the start pixel detection unit 41. At this time, the effective pixel number A is extracted by the effective pixel extraction unit 40.
  • processor 9 writing is performed for each pixel and the read address is changed. Accordingly, a memory may be provided for changing the order of the pixels and reading them out, so that the upper and lower pixels of the video signal data are not recorded on the same data hard disk without using the pixel inserting means or the pixel deleting means.
  • the video signal recording / reproducing apparatus of this embodiment is a video signal recording / reproducing apparatus including a plurality of recording / reproducing units each of which is independently driven, wherein a bit stream of a supplied video signal is provided for each pixel.
  • recording control means for allocating to the plurality of recording / reproducing units.
  • the video signal recording / reproducing method records video signals on a plurality of recording / reproducing units, each of which is independently driven, and reproduces video signals from the plurality of recording / reproducing units.
  • a supplied bit stream of a video signal is striped on a pixel-by-pixel basis, and pixel data adjacent to the video signal in the horizontal and vertical directions is recorded on different recording / reproduction units, respectively. In this manner, the striped pixel data is assigned to each of the plurality of recording / reproducing units.
  • the video signal recording / reproducing apparatus of the present invention is a video signal recording / reproducing apparatus having a plurality of recording media, and a write and read control means for controlling writing or reading of video signal data to or from the plurality of recording media.
  • Pixel control means for recording adjacent vertical pixel data on different recording media is provided.
  • the video signal recording / reproducing apparatus of the present invention is characterized in that, when reading and writing the video signal data recorded on a plurality of recording media by the writing and reading control means, the pixel data of the video signal data A pixel control means for returning to.
  • the pixel control means may include a dummy pixel in the pixel data of the video signal data when the write / read control means writes the video signal data to a plurality of recording media. Imported data.
  • the pixel control means reads out the video signal data recorded on the plurality of recording media by the writing / reading control means.
  • the dummy pixel data is deleted from the evening pixel data.
  • the pixel control means writes the video signal data to a plurality of recording media by the writing and reading control means, Dummy pixel data is inserted for each scanning line. Further, in the video signal recording / reproducing apparatus according to the present invention, the pixel control means reads the video signal data recorded on the plurality of recording media by the writing / reading control means and outputs the pixel data of the video signal data. The above-mentioned dummy pixel data is deleted every scanning line from one night.
  • the pixel control means performs one scan on the pixel data of the video signal data when writing / reading the video signal data to the plurality of recording media by the writing / reading control means.
  • the first dummy pixel data is inserted for each line, and the second dummy pixel is input for each frame.
  • the pixel control means reads the video signal data recorded on the plurality of recording media by the writing / reading control means and outputs the pixel data of the video signal data. From one night, the first dummy pixel data was deleted every scanning line, and the second dummy pixel was deleted every frame. As a result, even when the value obtained by adding the first dummy pixel to the number of effective pixels becomes a multiple of the number of recording media, the same pixel in the next frame is not recorded on the recording medium in the same manner.
  • the video signal recording / reproducing apparatus of the present invention is a video signal recording / reproducing apparatus including a plurality of recording / reproducing units each of which is independently driven, wherein a bit stream of the supplied video signal is provided for each pixel.
  • recording control means for allocating the pixel data striped by the above-mentioned striping means to the plurality of recording / reproducing units so as to be recorded in the unit.
  • the video signal recording / reproducing method of the present invention is directed to a video signal for recording a video signal to a plurality of recording / reproducing units, each of which is independently driven, and reproducing a video signal from the plurality of recording / reproducing units.
  • a bit stream of a supplied video signal is striped for each pixel, and pixel data adjacent to the video signal in a horizontal direction and a vertical direction are recorded in different recording / reproduction units, respectively.
  • the striped pixel data is assigned to each of the plurality of recording / reproducing units.
  • the present invention provides, for example, a video signal that performs writing and reading of a plurality of hard disks used in a video server device that supplies various images to different users at the same time based on requests from a large number of users. It can be used for a recording / reproducing device.

Description

明 細 書
映像信号記録再生装置および映像信号記録再生方法 技術分野
本発明は、 例えば、 ビデオサーバーに用いる複数のハードディスクの書き込み及 び読み出しを行う映像信号記録再生装置に関する。 背景技術
従来、 多数の利用者の要求に基づいて、 個々の利用者に対して同時に種々の映像 を供給するビデオサ一バー装置があった。 ビデオサーバー装置は、 映像ストリーム の送出処理を行うビデオストリ一ムサーバーと、 ナビゲーション機能など非リアル タイム処理を行うアプリケ一ションサーバーとで構成される。
一方の、 アプリケーションサーバ一は、 情報をやりとりする上で中心的な役割を 担うもので、 情報の受け渡しに必要なネットワークプロトコルの処理機能を備えて いる。 また、 アプリケーションサーバ一は、 管理データベースを有し、 管理デ一夕 ベースに、 アプリケーションや管理情報、 顧客情報などを管理するようにしてい る。
他方の、 ビデオストリームサーバ一は、 複数のデ一夕記憶用のハードディスク と、 1つのパリティ記憶用のハードディスクと、 これらのハードディスクに対する データの書き込みや読み出しの処理を行う RA I D (Re d u nd an t
A r r ay s I n e x p e n s i v e D i s c s) コントローラと、 テ一夕の 変換や並び替えを行ってデ一夕送出を行うプロセッサーとを備えている。 このビデ ォストリームサーバ一を RA 1 D' 置と呼んでいる。
図 1に従来の一般的な RA I Γ)装置を構成するディスクアレイ装置の構成を示 す。 このディスクアレイ装置は、 入力デ一夕およびコマンドを SCS 1
(Sma l l Compu t e r Sy s t em I n t e r f a c e) フロ卜コ ルおよび SCS Iコマンドに変換する入出力デ一夕制御部 （プロセッサー） 1と、 デ一夕を分割または統合してデータの書き込みまたは読み出しを制御するディスク アレイコントローラ （RA I Dコントローラ） 2と、 データを分散して記憶する HDD (Ha r d D i s k D r i v e) 1 , H DD 2, HDD 3, HDD 4 · · · HDD 7とパリティを記憶することができる HDD Pからなるハードディ スク 3とを有する。 ここで、 HDD Pはパリティ記録専用としても使用できるが、 デ一夕記録用として使用することもできる。
このようなディスクアレイ装置の動作を以下に説明する。 映像信^データの記録 時には、 入出力データ制御部 1において、 例えば、 供給されたビットストリームは 1ワード （8ビット） のストライビングユニットに分割される。 このようにビット ストリームを 1ヮードに分割するのは、 1画素が 8ビッ卜で構成され、 8ビッ卜が 1ヮードに対応するため、 この画素データに対応する 1ヮ一ド単位でビッ卜スト リームをストライビングするためである。 分割されたストライビングュニットは ディスクアレイコントローラ 2により 7個のデ一夕記憶用のハ一ドディスク H D D 1 , HDD 2, HDD 3, HDD 4 - · - HDD 7に蓄積される。 7個のハード ディスク HDD 1， HDD 2, HDD 3, HDD4 - - ' HDD7に分散蓄積する ことにより、 同一映像に対する同時使用ユーザ一数を大きくすることができるから である。 この分散蓄積する方法として、 ランダムレイアウトとストライピングレイ アウトがある。 ランダムレイアウトはマルチレ一卜の映像の蓄積に適していて、 ス 卜ライピングレイァゥ卜はディスク使用効率が高いという特徴がある。 ストライピ ングレイァゥ卜で分散蓄積されたセグメントデ一夕をストライビングュニッ卜とい う。 また、 7個のハードディスク HDD 1, HDD 2, HDD 3， HDD 4 . - . HDD 7に分散蓄積された 7ヮ一ドのビッ卜ストリームの各々先頭ビッ卜からなる 7つのビットデ一夕のイクスクルーシブオア （e X c 1 u s i V e -OR) を演算 することによって、 第 1番目のパリティビット Pを生成する。 この第 1番 yのパリ ティビットを作成する動作と同じように、 各ワードの第 2番目のビットからなる 7 つのビッ卜デ一夕のイクスクル一シブオアを演算することによって、 第 2番目のパ リティビット Pを生成する。 以下順次、 このような動作により各ワードの第 8番冃 のビッ卜からなる 7つのビッ卜データのイクスクルーシブオアを演算することに よって、 第 8番目のパリティビット Fを生成することにより、 8ビットのパリティ デー夕を生成する。 このようにして生成されたパリティデータ 8は H D D Pに記録 される。
映像信号データの再生時には、 ディスクアレイコントローラ 2はストライビング ュニッ卜がどのハードディスクに蓄積されているかといぅデ一夕配列を示すァロ ケ一シヨンテーブルに従い、 ストライビングュニッ卜をハ一ドディスク 3から読み 出す。 そして、 入出力データ制御部 1は読み出したストライビングユニットを再生 順序に並び替え、 揺らぎを吸収してネットワークに送出する。 また、 スロー再生、 早送り、 ポーズ、 スキップなどの特殊再生機能は、 ディスクアレイコントローラ 2 がス卜ライビングュニットを読み出す速度を調整することにより実現される。 また、 ディスクアレイコントローラ 2は、 データ書き込み時にはストライビング ュニッ卜を複数のハードディスクに分散させ、 データ読み出し時には反対に分散さ れたス卜ライビングュニッ卜を 1つのデ一タス卜リームに集結させる。
このようなディスクアレイ装置では、 水平走査線毎に 1画素もしくはいくつかの 連続した画素を単位としてそれぞれのハードディスクに順次記録されていくが、 こ の場合には、 映像信号データの上下画素、 および前後フレームの同一画素は同じ ハードディスクに記録される。 以下、 その記録動作を説明する。
ここで、 図 2を用いて、 このディスクアレイ装置における映像信号データをハー ドディスクに分散して記録する際の記録動作を説明する。 なお、 ここでは画素につ いて説明するが、 上述したように 1画素は 8ビッ卜で構成され、 8ビッ卜が 1ヮー ドに対応している。 図 2は、 水平走査線当たりの有効画素数 A個、 1フレーム当た りの走査線数 M本の映像信号を 7台のデ一夕用ハ一ドディスクに分割して記録する 場合の記録動作説明図である。 図 2において、 各ます目はそれぞれの映像信号の丄 画素を示し、 その中の数字 1〜7は記録されるデータ用ハードディスクの番号
(H D D 1〜H D D 7 ) を示す。 また、 H D D Pは、 パリティ記録用である。 図 2 において、 Aで示す映像信号の水平方向の有効画素範囲 4は、 垂直方向の走査線 1 のとき、 1、 2、 · · ·、 6、 7、 1、 2、 · · ·、 6、 7の各画素から構成さ れ、 同様に、 垂直方向の走査線 2のとき、 1、 2、 · · ·、 6、 7、 1、
2、 · · ·、 6、 7の各画素から構成され、 垂直方向の走奄線 3のとき、 1、 2、 · · ·、 6、 7、 1、 2、 · · ·、 6、 7の各画素から構成され、 · · 方向の走査線 Mのとき、 1、 2、 · · ·、 6 , 7、 1、 2、 · · ·、 6、 7の各画 素から構成される。
このとき、 有効画素数 Aがデ一夕用ハードディスクの数 7の倍数となるので、 7 個のデータ記憶用のハードディスク HDD 1， HDD 2, HDD 3, HDD 4 · · ·， HDD 7には上下方向の隣接画素デ一夕が記録される。 つまり、 ハード ディスク HDD 1には記録画素 5として；！、 1、 1、 · · ·、 1が M個記録され， ハードディスク HDD 2には記録画素 6として 2、 2、 2, · · .、 2が M個記録 され， ハードディスク HDD 7には記録画素 7として 7、 、 7、 マ、 . · . 、 7が M個記録される。
このような、 ディスクアレイ装置では、 7個のデータ記憶用のハードディスク HDD 1 , HDD 2, HDD 3, HDD 4 - · · H D D 7に通常のデ一夕を記億す るのとは別に、 ノ リティを書き込むハ一ドディスク HDD Pを設けることによつ て、 故障が発生した場合に、 パリティ用のハードディスク HDD Pのパリティデー 夕 8をもとにエラ一が発生したデータを復旧するようにしている。 発明が解決しょうとする課題
しかし、 このような従来のディスクアレイ装置では、 映像信号デ一夕の上ド画 素、 および前後フレームの同一画素は同じハードディスクに記録されるので、 2台 以上のハードディスクが故障した場合、 例えば、 においてデータ用ハードディ スク HDD 2が故障した場合には記録画素 6で示す 「2」 の画素がエラーとなるた め、 映像信号データの 「2」 の上下画素、 および前後フレームの 「2」 と同一画素 も誤っているため、 この誤ったデータは画素データの補問には使用できず、 映像信 号デ一夕の左右方向および斜め方向の両素データのみが有効であり、 この左右方向 および斜め方向の画素データを画素データの補間に使用できるが、 この左右方向お よび斜め方向の画素デ一夕を記録したハードディスクも故障していた場合にはさら に遠い位置の画素データを用いて補間をおこなわなければならず、 補間後の画質が 低下し、 回路規模が増大するという不都合があった。 発明の開示
本発明は、 かかる点を考慮してなされたものであり、 ビデオサーバーに用いる複 数のハ一ドディスクの書き込み及び読み出しの際に故障したハ一ドディスクがある ときでも正常な隣接画素を再生することができる映像信号記録再生装置の提供を目 的とする。
課題を解決するための手段
この発明の映像信号記録再生装置は、 複数の記録媒体と、 複数の記録媒体に対し て映像信号データの書き込みまたは読み出しを制御する書き込みおよび読み出し制 御手段とを有する映像信号記録再生装置において、 書き込みおよび読み出し制御手 段により複数の記録媒体に映像信号データを書き込む際に、 映像信号データの隣接 する画素データをそれぞれ異なる記録媒体に記録する画素制御手段を備えたもので ある。 また、 この発明の映像信号記録再生装置は、 上記画素制御手段は、 上記書き 込みおよび読み出し制御手段により上記複数の記録媒体に記録された映像信号デー 夕を読み出す際に、 上記映像信号データの画素データを上記隣接する画素データに 戻すものである。
また、 この発明の映像信号記録再生装置は、 各々が独立に駆動される複数の記録 再生ュニッ卜を備えた映像信号記録再生装置において、 供給された映像信号のビッ 卜ストリームを画素単位毎にストライビングするストライビング手段と、 上記映像 信号の水平方向および垂直方向に隣接する画素デ一夕が夫々異なる記録再生ュニッ 卜に記録されるように、 上記ストライビング手段によってス卜ライビングされた画 素デ一夕を上記複数の記録再生ュニッ卜に対して割当てる記録制御手段とを備えた ものである。 また、 この発明の映像信号記録再生方法は、 各々が独立に駆動される複数の記録 再生ュニッ卜に対して映像信号を記録する及び上記複数の記録再生ュニッ卜から映 像信号を再生する映像信号記録再生方法において、 供給された映像信号のビッ卜ス 卜リームを画素単位侮にストライビングし、 上記映像信号の水平方向及び垂直方向 に隣接する画素デ一夕が夫々異なる記録再生ュニッ 卜に記録されるように、 ヒ記ス トライビングされた画素デ一夕を夫々上記複数の記録再生ュニッ卜に対して割当て るものである。
この発明の映像信号記録再生装置によれば、 以下の作用をする。
まず、 書き込み作用を説明する。 書き込み要求があると、 コマンドおよび映像信 号データが画素制御手段に供給される。
画素制御手段において、 有効画素に対してダミー画素が挿入される。 つまり、 画 素制御手段では、 各走査線毎に映像信号デ一夕の水平方向の有効画素が抽出され る。 具体的には、 映像フレームのス夕一卜画素である走査線 1の左端の画素が検出 される。 検出されたス夕一卜画素から予め有効画素範囲で決められた水平方向の有 効画素数が水平走査クロックに基づいてカウントされ、 カウン卜値がプリセット値 と一致するとカウントが終了し、 一致信号を出力する。 一致信号により、 走査線 1 の水平方向に有効画素範囲に対してダミー画尜が挿入される。
ダミー画素が揷入されるとその出力信号から垂直走査クロック 1がカウントさ れ、 最後の走査線の数に一致しないので、 不一致信号が出力される。 この不一致信 号により、 次のスタート画素である走査線 2の左端の画素が検出される。 検出され たスター卜画素から有効画素数が抽出され、 走査線 2の水平方向に有効画素範囲に 対してダミー画素が揷入される。
ダミー画素が挿入されるとその出力信号から垂直走査クロック 2がカウン卜さ れ、 最後の走査線の数に一致しないので、 不一致信号が出力される。 この不一致 ίΓΐ 号により、 次のスター卜画素である走査線 3の左端の画素が検出される。 検出され たスター卜画素から有効画素数が抽出され、 走杳線 3の水平方向に有効画素範囲に 対してダミー画素が揷人される。 以下、 順次繰り返して、 最後から 1番目の垂直走査クロックがカウントされ、 最 後の走査線の数に一致しないので、 不一致信号が出力される。 この不一致信号によ り、 次のスタート画素である最後の走査線の左端の画素が検出される。 検出された スター卜画素から有効画素が抽出され、 最後の走査線の水平方向に有効画素範囲に 対してダミー画素が挿入される。
ダミー画素が挿入されるとその出力信号から最後の垂直走査クロックがカウント され、 最後の走査線の数と一致するので、 一致信号が出力される。 一致信号により このフレームにおける動作が終了する。 以後、 次のフレームの動作に移行する。 こ のようにして、 順次各フレームのダミー画素揷入動作が行われる。
ダミー画素が挿入された映像信号の画素データは、 書き込みおよび読み出し制御 手段に供給される。
書き込みおよび読み出し制御手段により、 書き込み動作が開始され、 映像信号の ビッ卜ストリームが画素単位毎にストライビングされ、 複数の記録手段に対して垂 直方向に隣接する画素データを夫々異なる記録手段に分散蓄積するように書き込み 動作が行われる。
ダミー画素を挿入した映像信号データの画素データを記録手段に記録する動作を 説明する。 映像信号データの水平方向の有効画素に対してダミー画素を揷入したの で、 映像信号データの垂直方向に異なる画素データを配置することができるので、 複数の記録手段のいずれかが故障したときにも、 上ドの画素データのすべてがェ ラーとなることはない。
次に、 読み出しの作用を説明する。 読み出し要求があると、 書き込みおよび読み 出し制御手段にコマンドが供給される。 書き込みおよび読み出し制御手段により、 読み出し動作が開始され、 複数の記録手段に分散蓄積された画素データの読み出し 動作を行う。 読み出された分割されているデ一夕は元のデ一夕に合成される。 合成 されたデータは画素制御手段に供給される。
画素制御手段において、 有効画素に対してダミー画素が削除される。 つまり、 画 素制御手段では各走査線毎に映像信号データの水平方向の有効画素が抽出される。 具体的には、 映像フレームのス夕一卜画素である走査線 1の左端の画素が検出され る。 検出されたス夕一ト画素から予め有効画素範囲で決められた水平方向の有効画 素数が水平走査クロックに基づいてカウントされ、 カウント値がプリセット値と一 致するとカウントが終了し、 一致信号を出力する。 一致信号により有効画素データ に対して送出に関する同期信号等を有するヘッダー信 ¾などの補助信号データが付 加される。 補助信号デ一夕が付加された有効画素データは、 走査線 1の水平方向に 有効画素範囲に対して記録画素範囲で示されるダミー画素が削除される。
ダミ一画素が削除されるとその出力信号から垂直走査クロック 1がカウン卜さ れ、 最後の走査線の数に一致しないので、 不一致信号が出力される。 この不一致信 号により、 次のスタート画素である走査線 2の左端の画素が検出される。 検出され たスタート画素から水平走査クロックがカウン卜され、 カウント値がプリセット値 と一致するとカウン卜が終了し、 一致信号を出力する。 一致信号により有効雨素 デ一夕に対して送出に関する同期信号等を有するヘッダ一信号などの補助信号デ一 夕が付加される。 補助信号データが付加された有効画素データは、 走査線 2の水平 方向に有効画素範囲に対して記録画素範囲で示されるダミー幽—素が削除される。 ダミ一画素が削除されるとその出力信号から垂直走査クロック 2が力ゥン卜さ れ、 最後の走査線の数に一致しないので、 不 -致信号が出力される。 この不一致信 号により、 次のス夕一ト両素である走査線 3の左端の «素が検出される。 検出され たス夕一卜画素から水平^査クロックがカウントされ、 カウント値がプリセッ卜値 と一致するとカウントが終了し、 一致信号を出力する。 一致信^により ^効画素 デ一夕に対して送出に関する同期信号等を有するヘッダー信号などの補助信号デ一 夕が付加される。 補助信号データが付加された有効画素データは、 走査線 3の水平 方向に有効画素範囲に対して記録画素範囲で示されるダミー画素が削除される。 以下、 順次繰り返して、 最後の走査線から 1番 の¾¾走杏クロックがカウント され、 最後の走査線の数に一致しないので、 不 -致^ ¾が出力される。 この不一致 信号により、 次のスタート画素である最後の走査線の左端の画素が検出される。 検 出されたスタ一ト画素から水平走査クロックがカウントされ、 カウント値がプリ セット値と一致するとカウントが終了し、 一致信号を出力する。 一致信号により有 効画素データに対して送出に関する同期信号等を有するヘッダー信号などの補助信 号データが付加される。 補助信号デ一夕が付加された有効画素データは、 最後の走 査線の水平方向に有効画素範囲に対してダミー画素が削除される。
ダミ一画素が削除されるとその出力信号から最後の垂直走査クロックが力ゥント され、 最後の走査線の数に一致するので、 カウン卜値がプリセット値と一致すると カウン卜が終了し、 一致信号が出力される。 一致信号によりこのフレームにおける 動作が終了する。 以後、 次のフレームの動作に移行する。 このようにして、 順次各 フレームのダミー画素削除動作が行われる。
ダミー画素削除動作が行われた画素データのエラ一フラグが立てられている画素 の補間処理が行われる。 補間処理は、 画像フレーム上の各点の画素についてその近 傍の点の画素の値を参照し計算によって求めた理想方向と各点の画素のエラーフラ グとを元に行われる。
まず、 対象画素の周囲の 8点のエラーフラグおよび計算により求められた水平、 垂直、 左上斜め、 右上斜め、 のうちの 1方向の理想方向から補間および置換の可能 性が判定される。 具体的には、 対象画素のエラーフラグが立っているか否かが判断 される。 対象画素のエラ一フラグが立っていなければデータはスルーされる。 対象 画素のエラ一フラグが立っていれば補間可能か否かが判断される。 補間可能であれ ば理想方向で補間可能か否かが判断される。 理想方向で補間可能でないときはその 他の方向で補間可能か否かが判断される。 その他の方向を決定する際の優先順位は 水平、 垂直、 左上斜め、 右上斜めの順である。
次に、 置換可能であれば理想方向で置換可能か否かが判断される。 理想方向で置 換可能でないときはその他の方向で置換可能か否かが判断される。 その他の方向を 決定する際の優先順位は水平、 垂直、 左上斜め、 右.!:斜めの順である。
このようにして補間または置換が可能であるか否かが判断され、 理想方向または その他の方向で補間または置換が可能であるか否かが判断される。
そして、 垂直方向で補間可能であると判断されたときは補問処理が行われる。 補 間処理は、 対象画素の垂直方向の上下の 2点が共にエラーフラグが立つていないと きに垂直方向の 2点間で補問が行われる。 また、 左上斜め方向で置換可能であると 判断されたときは置換処理が行われる。 置換処理は、 対象画素の左上斜め上下の 2 点のいずれか一方がェラ一フラグが立っていないときにいずれか一方で単純に置換 される。
このようにして対象画素の周囲の 8点のエラーフラグおよび計算により求められ た水平、 垂直、 左上斜め、 右上斜め、 のうちの 1方向の理想方向から補間および置 換が行われる。 従って、 複数の記録手段のうちいずれかが故障した場合でも、 上下 方向に異なる画素デ一夕が読み出されるので、 画素データの補間または置換処理の 際に、 ある画素データのすべてにエラ一フラグが立つ可能性が低くなるので、 対象 画素の周囲の 8点のエラ一フラグが立つ可能性が低くなり、 対象画素に近い点の画 素を用いて補間または置換処理をすることができる。
この補間処理または置換処理を施された映像信 データは送出される。 このよう にして、 一連の番組等の素材読み出しが終了する。
このようにして、 各走査線の最後に冗長画素を揷入することにより、 各走査線間 の隣接画素は異なる記録手段に記録することができるので、 記録手段が故障した場 合でも、 正常な隣接画素が再生される確率が高くなり、 隣接画素を用いた画像の補 間が容易になる。 図面の簡単な説明
図 1は従来のディスクアレイ装置の動作を示す図である。
図 2は従来のディスクアレイ装置の記録動作を示す図である。
図 3は本実施の形態の映像信号記録再生装置の構成を示すブロック図である。 図 4は本実施の形態の映像信号記録再生装置の画素挿入処理プロックの機能ブ ロック図である。
図 5は本実施の形態の映像信号記録再生装置の画素削除処理プロックの機能ブ ロック図である。 図 6は本実施の形態の映像信号記録再生装置の画素コンシール処理プロックの機 能ブロック図である。
図 7は本実施の形態の映像信号記録再生装置の書き込み制御部の機能プロック図 である。
図 8は本実施の形態の映像信号記録再生装置の読み出し制御部の機能プロック図 である。
図 9は本実施の形態の映像信号記録再生装置の記録動作を示す図である。 発明を実施するための最良の形態
以下、 本実施例について説明する。 本実施の形態の映像信号記録再生装置は、 複 数の記録媒体に映像信号を分割して記録再生を行う記録再生装置において、 一部記 録媒体が故障した場合を想定し、 画素制御手段により予め隣接画素を異なる記録媒 体に記録するように映像信号を分割して記録し、 再生時に、 故障した記録媒体があ るときには誤った画素が再生されるが、 画素制御手段により正常な隣接画素が存在 する確率が高くなつているため、 隣接画素を用いた画像の修正が 易になるもので ある。
まず、 本実施例の構成を説明する。 図 3に示す本実施例の映像信号記録再生装置 はビデオサーバー装置におけるビデオス卜リームサーバーに相当する。 この映像信 号記録再生装置は、 デ一夕の変換や並び替えを行ってデータ送出を行うプロセッ サ一 9と、 ハードディスクに対するデータの書き込みや読み出しの処理を行う RA I D (Re d u nd an t A r r ay s I n e x p e n s i v e
D i s c s) コントローラを構成するス卜ライビングブロック 13、 パリティ生成 ブロック 14、 統合ブロック 15及びリ一ドライ 卜制御ブロック 16と、 7個の デ一夕用のハードディスク HDD 1 20， HDD 2 25, ■ · · , HDD 7 30と、 1つのパリティ用のハードディスク （またはデータ用のハードディスク） HDDP 35と、 とを備えている。 このビデオストリームサーバ一を R A I D装置 と呼んでいる。 また、 この映像信号記録再生装置は、 データ用のハードディスク 2 0のイン夕一フェースを行う F I FO (F i r s t I n F i r s t Ou t) 1 7, 18, SPC (SCS I P r o t o c o l Co n t r o l l e r) 1 9、 コントローラ 21と、 デ一夕用のハ一ドディスク 25のインターフエ一スを行 う F I F〇 22, 23、 S PC24、 コント口一ラ 26と、 · · · 、 データ用の ハードディスク 30のインターフェースを行う F I F〇 27， 28、 S PC 29、 コントローラ 31と、 パリティ用のハードディスクのイン夕一フェースを行う F I F032, 33、 S PC34, コントローラ 36と、 述したリ一ドライ卜制 御ブロック 16、 コント口一ラ 21、 26、 3 1、 36、 S PC 19, 24, 2 9, 34の制御を司る CPU (C e n t r a l P r o c e s s i n g
Un i t) 37, 制御プログラムを記憶する R OM (R e ad On l y
Memo r y) 38, 制御データを記憶する SRAM (S t a t i c
Rand om Ac c e s s Memo r y) 39とを有している。
ここで、 プロセッサー 9は、 機能ブロックで示すと、 データ書き込み時に有効画 素にダミー画素を挿入する画素揷入処理ブロック 1 ()と、 デ一夕読み出し時に揷入 されたダミー画素を削除する画素削除処理ブロック 12と、 エラーしている画素を コンシール処理する画素コンシール処理ブロック 1 1とを する。 ここで、 画素挿 入処理ブロック 10と、 画素削除処理ブロック 1 2とで画素制御手段を構成する。 また、 ストライビングブロック 13は記録時に供給されたビットス卜リームを 1 バイ ト （=8ビット） 単位毎に、 第 1のワード、 第 2のワード、 第 3のワード、 第 4のワード、 第 5のワード、 第 6のワード及び第 7のワードの各ストライピングュ ニッ卜に分割する機能を有する。 このようにビットストリームを 1ヮ一ドに分割す るのは、 1画素が 8ビッ卜で構成され、 8ビッ卜が 1ワードに対応するため、 この 画素データに対応する 1ヮ一ド単位でビットストリ一ムをストライビングするため である。 パリティ生成ブロック 14は記録時に ストライビングュニッ卜に分割さ れた各ワードの先頭ビット、 第 2のビット、 第 3のビッ ト、 第 4のビット， 第 5の ビッ 卜、 第 6のビッ卜及び第 7のビットからなる 7つのビッ卜データのイクスク ル一シブオアを演算することによって、 第 1のヮード〜第 7のヮ一ドに分割された 56ビッ卜のビッ卜ストリームに対応する、 8ビッ卜のパリティデータを生成する 機能を有する。 統合プロックは再生時にデ一夕用ハードディスクから読み出された デー夕がビットストリ一ム順になるように第 1のワード〜第 7のワードを統合する 機能を有する。
リードライト制御ブロック 16は、 第 1のワードを HDD 1に記録すると共に
HDD 1から第 1のワードを再生するように処理し、 第 2のワードを HDD 2に記 録すると共に HDD 2から第 2のヮードを再生するように処理し、 第 3のワードを HDD 3に記録すると共に HDD 3から第 3のヮードを再生するように処理し、 笫 4のヮ一ドを HDD4に記録すると共に HDD 4から第 4のヮードを再生するよう に処理し、 第 5のワードを HDD 5に記録すると共に HDD 5から第 5のワードを 再生するように処理し、 第 6のワードを HDD 6に記録すると共に HDD 6から第 6のヮードを再生するように処理し、 そして第 7のヮ一ドを HDD 7に記録すると 共に HDD 7から第 7のワードを再生するように処理する機能を有する。
F I F O 1 7は HDD 1に記録する第 1のワードを記憶する機能を有し、 F I FO 18は HDD 1から再生された第 1のワードを記憶する機能を有する。
S P C 1 19は HDD 1との SCS 1イン夕一フェースの通信プロトコルを制御 する機能を有する。 コントローラ 21は F I F〇 17、 18と、 S PC 1との動作 を制御する機能を有する。 F I F022は HDD 2に記録する第 2のワードを記憶 する機能を有し、 F I F023は HDD 2から再生された第 2のワードを記億する 機能を有する。 SPC2 24は HDD 2との S C S Iインターフェースの通信プ 口卜コルを制御する機能を有する。 コントローラ 26は F 1 F022、 23と、 S PC 2との動作を制御する機能を有する。 1 ?〇27は!^007に記録する第 7のワードを記億する機能を有し、 F I F〇28は HDD 7から再生された第 7の ヮ一ドを記憶する機能を有する。 S PC 7 29は HDD 7との S C S 1イン夕一 フェースの通信プロトコルを制御する機能を有する。 コントローラ 31は F I FO 27、 28と、 SPC7 29との動作を制御する機能を有する。 F I FO 32は HDD Pに記録する 8.ビッ卜のパリティデ一夕を記憶する機能を有し、 F I F03 3は H D D Pから再生された 8ビットのパリティデ一夕を記億する機能を有する。
S P C P 24は HDDPとの SCS 1イン夕一フェースの通信プロ卜コルを制御す る機能を有する。 コントローラ 36は F I F〇 32、 33と、 S PC P 34との動 作を制御する機能を有する。
7個のデータ用のハ一ドディスク HDD 1 0, H D D 2 25、 . · .、
HDD 7 30は、 第 1のワード、 第 2のワード、 第 3のヮ一ド、 第 4のワード、 第 5のワード、 第 6のワード及び第 7のワードを記憶する機能を有する。 1つのパ リティ用のハードディスク （またはデータ用のハードディスク） HDD P 35は、 8ビッ卜のパリティデータを記憶する機能を有する。
また、 CPU37と、 ROM38と、 SRAM39と、 ストライビングブロック
13、 パリティ生成プロック 14、 統合プロック及びリ一ドライ 卜制御プロック 1 6は、 機能ブロックで示すと、 データの書き込みを制御する書き込み制御部および データの読み出しを制御する読み出し制御部とを有する。 書き込み制御部はハード ディスクに対するデ一夕の書き込みを制御する。 読み出し制御部はハードディスク に対するデ一夕の読み出しを制御する。 ここで、 書き込み制御部と、 読み出し制御 部とで書き込みおよび読み出し制御手段を構成する。
また、 画素挿入処理ブロックの構成を図 4に基づいて説明する。 なお、 ここでは 画素について説明するが、 上述したように 1両素は 8ビッ卜で構成され、 8ビット が 1ワードに対応している。 画素挿入処理ブロックは， 機能ブロックで示すと、 書 き込む映像信号デ一夕の水平方向の有効画素を抽出する有効画素抽出部 40と、 有 効画素に対して 1画素が 8ビッ卜単位のダミ一画素を挿入するダミー画素揷入部 4 3と、 走査線 1から順に垂直方向の走査線 Mまでの走査線数をカウン卜する走査線 カウンタ 44とを有する。 有効画素抽出部 40は、 各走査線における水平方向の有 効画素のスター卜画素を検出するスタート画素検出部 41と、 有効画素数をカウン 卜する有効画素カウン夕 42とを有する。
また、 画素削除処理ブロックの構成を図 5に基づいて説明する。 なお、 ここでは 画素について説明するが、 上述したように 1画素は 8ビットで構成され、 8ビット が 1ワードに対応している。 画素削除処理ブロックは、 機能ブロックで示すと、 読 み出した映像信号データの水平方向の有効画素を抽出する有効画素抽出部 4 5と、 読み出した映像信号データの水平方向の有効画素に対して送出のための補助信号を 付加する補助信号付加部 4 8と、 読み出した映像信号データの水平方向の有効画素 に挿入された 1画素が 8ビッ卜単位のダミー画素を削除するダミー画素削除部 4 9 と、 走査線 1から顺に垂直方向の走査線 Mまでの走査線数をカウン卜する走査線力 ゥンタ 5 0とを有する。 有効画素抽出部 4 5は、 各走査線における水平方向の有効 画素のス夕一ト画素を検出するスタート画素検出部 4 6と、 有効画素数をカウント する有効画素カウン夕 4 7とを有する。
また、 画素コンシール処理ブロックの構成を図 6に基づいて説明する。 なお、 こ こではヮ一ドについて説明するが、 上述したように 1画素は 8ビッ卜で構成され、 8ビットが 1ワードに対応している。 画素コンシール処理ブロックは、 対象画素の 周囲の 8点の後述するデータ読み出し時のエラーフラグおよび計算により求められ た水平、 垂直、 左上斜め、 右上斜め、 の理想方向から補間および置換の可能性を判 定する判定回路 5 1と、 対象画素の上下の 2点が共にエラーなしのときに垂直方向 の 2点間で補間を行う補間処理回路 5 4と、 対象画素の斜め上下の 2点のいずれか 一方がエラ一なしのときにいずれか一方で単純に置換する置換処理回路 5 5とを有 する。 判定回路 5 1は、 補間可能かを優先して判断し補間可能でないときに置換可 能かを判断する補間 Z置換可能判定部 5 2と、 理想方向のいずれかを優先して判断 し理想方向が可能でないときにその他の方向で決定する補間ノ置換方向決定部 5 3 とを有する。
次に書き込み制御部の構成を図 7に基づいて説明する。 なお、 ここではワードに ついて説明するが、 上述したように 1画素は 8ビットで構成され、 8ビットが 1 ワードに対応している。 書き込み制御部は、 機能ブロックで示すと、 データ分割手 段 5 6と、 ストライビングユニット書き込み手段 5 7と、 パリティ書き込み手段 5 8と、 書き込みエラ一検出手段 5 9とを有する。 データ分割手段 5 6は、 入力デー 夕を所定の単位、 例えば、 1画素を表す 8ビッ卜のストライビングュニッ卜に分割 する。 データ分割手段 5 6は、 記録時に供給されたビットストリームを 1バイ ト (= 8ビット） 単位毎に、 第 1のワード、 第 2のヮ一ド、 第 3のワード、 第 4の ワード、 第 5のワード、 第 6のヮ一ド及び第 7のワードの各ストライピングュニッ 卜に分割するストライビングブロック 1 3に相当する。 ストライピングュニットは 複数のデ一夕用のハードディスクに分散蓄積するセグメントデータの一群である。 分散蓄積する理由は、 複数のデータ用ハードディスクに分散蓄積することにより、 同一映像に対する同時使用ユーザー数を大きくすることができるからである。 この 分散蓄積する方法として、 ランダムレイアウトとストライピングレイァゥ卜があ る。 ランダムレイアウトはマルチレ一卜の映像の蓄積に適していて、 ストライピン グレイアウトはディスク使用効率が高いという特徴がある。 ストライピングレイァ ゥ卜で分散蓄積されたセグメントデ一夕をストライビングュニットという。
ストライビングュニッ卜書き込み手段 5 7は、 複数のデ一夕用のハードディスク にストライビングュニッ卜を分散蓄積するように書き込み動作を行う。 この書き込 み動作は、 プロセッサ一 9から供給される S C S Iコマンドに基づいて行われる。 ストライビングユニット書き込み手段 5 7は、 第 1のワードを H D D 1に,记録する ように処理し、 第 2のワードを H D D 2に記録するように処理し、 第 3のワードを H D D 3に記録するように処理し、 第 4のヮードを H D D 4に記録するように処理 し、 第 5のワードを H D D 5に記録するように処理し、 第 6のワードを H D D 6に 記録するように処理し、 そして第 7のヮードを H D D 7に記録するように処理する リードライ卜制御ブロック 1 6に相当する。
パリティ書き込み手段 5 8は、 パリティ用ハードディスクに、 データ用ハード ディスクに書き込んだデ一夕のイクスクル一シブオア （排他的論珲和） を書き込 む。 この書き込み動作も、 プロセッサ一 9から供給される S C S Iコマンドに基づ いて行われる。 パリティ書き込み手段 5 8は、 記録時に各ストライビングュニッ卜 に分割された各ワードの先頭ビッ ト、 第 2のビッ ト、 第 3のビット、 第 4のビッ 卜、 第 5のビット、 第 6のビット及び第 7のビットからなる 7つのビットデータの イクスクルーシブオアを演算することによって、 第 1のヮ一ド〜第 7のヮードに分 割された 56ビッ卜のビットス卜リームに対応する、 8ビッ卜のパリティデータを 生成するパリティ生成ブロック 14に相当する。 パリティ用ハードディスクが設け られず、 すべてがデータ用ハードディスクのときには、 例えば、 ストライピングュ ニッ卜毎にノヽ"リティを計算してすべてのデータ用ハードディスクに書き込む。 書き込みエラ一検出手段 59は、 7個のデ一夕用のハードディスク HDD 1 2
0、 HDD 2 25、 · · - HDD 7 30、 HDDP 35に対するデータ書き 込みのエラーを検出する。 このエラ一検出動作は、 SCS Iコマンドに対するス テ一タス信号によりエラーフラグが立っていることを検出することにより行われ る。 書き込みエラー検出手段 59は、 コントローラ 21、 26、 . . . 3 1、 3 6、 S PC 1 19、 S PC2 25, · · · S P C 7 29、 S PCP 34の ライ 卜の SCS Iコマンドに対するステータス信号によりエラーフラグが立ってい ることを検出する CPU37に相当する。
このようにして、 書き込み制御部は、 ホス卜コンピュータからの書き込み要求に 対して、 映像信号データをストライビングユニットに分割して、 複数のハードディ スクに分散記録する。 また、 ストライビングユニットのパリティ演算を行ってパリ ティ用ハ一ドディスクまたはデータ用ハードディスクに書き込む。 書き込みエラー があったときはエラ一フラグを立てる。
次に読み出し制御部の構成を図 8に基づいて説明する。 なお、 ここではワードに ついて説明するが、 上述したように 1画素は 8ビットで構成され、 8ビットが 1 ワードに対応している。 読み出し制御部は、 機能ブロックで示すと、 ストライピン グユニット読み出し手段 60と、 読み出しエラー検出手段 61と、 ストライビング ユニット復元手段 62と、 データ合成手段 63とを有する。
ストライビングュニッ卜読み出し手段 60は、 複数のデ一夕用のハードディスク に分散蓄積されたストライビングュニッ卜の読み出し動作を行う。 この読み出し動 作は、 プロセッサー 1から供給される S C S Iコマンドに基づいて行われる。 スト ライビングュニッ卜読み出し手段 60は、 HDD 1から第 1のワードを再生するよ うに処理し、 HDD2から第 2のワードを再生するように処理し、 HDD 3から第 3のヮ一ドを再生するように処理し、 HDD 4から第 4のヮードを再生するように 処理し、 HDD 5から第 5のワードを再生するように処理し、 HDD 6から第 6の ヮ一ドを再生するように処理し、 そして HDD 7から第 7のヮ一ドを再生するよう に処理するリ一ドライト制御ブロック 16に相当する。 読み出しエラ一検出手段 6 1は、 複数のデータ用のハードディスクに対するデータ読み出しのエラーを検出す る。 このエラ一検出動作は、 SCS Iコマンドに対するステータス信号を検出する ことにより行われる。 読み出しエラー検出手段 61は、 コントローラ 21、 2 6, - - - 31, 36, S PC 1 19 S P C 2 25> · · · S PC 7 2 9、 S PCP 34のリードの SCS Iコマンドに対するステ一タス信号によりェ ラ一フラグが立っていることを検出する C PU 37に相当する。
ストライビングュニット復元手段 62は、 エラーの発 .したストライピングュ ニッ卜をパリティ演算に基づいて復元する。 ストライビングュニッ卜復元手段 62 は、 読み出しエラーが検出されたヮ一ド以外の各ヮード及び 8ビッ卜のパリティ ビッ 卜からなる 7ビッ卜のイクスクルーシブオアの演算を 8回繰り返すことによ り、 読み出しエラ一が検出された 8ビットのワードを新たに生成するように処理す るリードライト制御ブロック 16に相当する。 データ合成手段 63は、 ストライピ ングユニッ トに分割されていたデ一夕から元のデータを合成する。 これにより、 合 成されたデ一夕が送出される。 デ一夕合成手段 63は、 再生時にデータ用ハード ディスクから読み出されたデ一夕がビッ卜ストリーム順になるように第 1のワード 〜第 7のワードを統合する統合ブロック 15に相当する。
なお、 上述したストライビングュニット復元手段 62は読み出しエラ一検出手段 61において読み出しエラーが検出されたときのストライビングュニッ卜の復元を 行うものであるが、 読み出しエラー検出手段 6 1において読み出しエラ一が検出さ れないときには、 リードライト制御ブロック 16において、 第 1のワード〜第 7の ワードの各ビットのイクスクルーシブオアを演算することによって、 新たに 8ビッ 卜のパリティデ一夕を生成する。 そして、 リードライ 卜制御ブロック 16におい て、 HDDP 35から読み出されたパリティデ一夕と新たに生成したパリティデ一 夕とを比較して、 比較結果が一致するときには、 7個の各ワードは正常であると判 断され、 統合ブロックに供給される。 また、 比較結果が一致しないときには、 7 ビットのデ一夕にデータが不完全であることを指し示すエラーフラグを付加して、 統合ブロック 1 5に供給される。
このようにして、 読み出し制御部は、 ホストコンビュ一夕からの読み出し要求に 対して、 ストライビングユニットを読み出して、 本来のデータに構築し直してホス トコンピュ一夕に返す。 そして、 エラ一が発生した場合はパリティ演算によりスト ライビングュニッ卜を復元してから、 本来のデ一夕に構築し直してホストコン ピュー夕に返す。
このように構成された本実施の形態の映像信号記録再生装置の動作を図 3のブ ロック図、 図 4乃至図 8のブロック図、 図 9の記録動作説明図を参照しながら説明 する。 なお、 ここでは画素について説明するが、 上述したように 1画素は 8ビット で構成され、 8ビットが 1ワードに対応している。 図 9は、 水平走査線当たりの有 効画素数 A個、 1フレーム当たりの走査線数 M本の映像信号を 7台のデ一夕用ハー ドディスクに分割して記録する場合の記録動作説明図である。 図 9において、 各ま す目はそれぞれの映像信号の 1画素を表す 8ビットを示し、 その中の数字 1〜 7は 記録されるデ一夕用ハードディスクの番号 （H D D 1〜H D D 7 ) を示す。
まず、 図 3、 図 4、 図 5、 図 6、 図 7および図 9を参照しながら書き込み動作を 説明する。 ホス卜コンピュータから書き込み要求があると、 図 3に示したプロセッ サ一 9にコマンドおよび映像信号データが供給される。 プロセッサー 9は供給され たコマンドを S C S Iコマンドに変換する。 映像信号データはディジタルで D 1あ るいは D 2フォーマツ卜でフォ一マッティングされている。 プロセッサ一 9はこの ように変換処理された S C S 1コマンドと映像信号デ一夕とをそれぞれフェーズを 分けて画素挿入処理ブロック 1 0に供給する。
図 4に示すように、 画素挿入処理ブロック 1 0.において、 冇効雨素に対してダ ミー画素を挿入する。 なお、 ここでは画素について説明するが、 上述したように 1 画素は 8ビットで構成され、 8ビットが 1ワードに対応している。 つまり、 画素揷 入処理ブロック 1 0では、 有効画素抽出部 4 0において各走査線毎に映像信号デ一 夕の水平方向の有効画素が抽出される。 具体的には、 スタート画素検出部 4 1にお いて図 9で示す映像フレームのスタート画素である走査線 1の左端の画素 「1」 を 検出する。 検出されたスター卜画素 「1」 は有効画素カウンタ 4 2に供給される。 有効画素カウン夕 4 2において予め有効画素範囲 6 5 (A) で決められた水平方向 の有効画素数 Aがプリセッ卜されていて、 図示しない水平走査クロックが 1，
2 , · · · , 6 , 7 , 1 , 2 , · · · ， 6 , 7までカウン卜され、 カウン卜値がプ リセット値 Aと一致するとカウン卜が終了し、 一致信号を出力する。 一致信号はダ ミー画素揷入部 4 3に供給される。 この有効画素抽出部 4 0により闵 9で示す有効 画素範囲 6 5の有効画素数 Aが抽出される。 ダミー画素挿入部 4 3において、 走査 線 1の水平方向に有効画素範囲 6 5 (Λ) に対して 1画素が 8ビッ トで表わされる ダミー画素 6 6で示す画素 「1」 、 「2」 が挿入される。
ダミー画素が挿入されるとその出力信号は走査線カウン夕 4 4に供給される。 走 査線カウン夕 4 4において予め走査線の数 Mがプリセッ卜されていて、 図示しない 垂直走査クロック 1がカウントされ、 不 -致信号が出力される。 この不一致信号は ス夕一卜画素検出部 4 1に供給される。 スタート画素検出部 4 1において図 9で示 す映像フレームのスタート画素である走査線 2の左端の画素 「3」 を検出する。 検 出されたスタート画素 「3」 は有効画素カウン夕 4 2に供給される。 ^効画素カウ ン夕 4 2において、 図示しない水平走査クロックが画素 3 , 4 , · . . ， 1， 2， 3 , 4 , · · · , 1， 2までカウントされ、 カウン卜値がプリセット値と一致する とカウントが終了し、 一致信号を出力する。 一致信^はダミー画素揷入部 4 3に供 給される。 この有効画素抽出部 4 0により図 9で示す有効両素範囲 6 5の有効画素 数 Λが抽出される。 ダミー画素挿入部 4 3において、 走査線 2の水平方向に有効画 素範囲 6 5 (A) に対して 1画素が 8ビットで表わされるダミー画素 6 6で示す ffli 素 「3」 、 「4」 が揷入される。 ダミー雨素が掙人されるとその出力信号は走杏線 カウン夕 4 4に供給される。
走査線カウンタ 4 4において、 図示しない垂直走査クロック 2がカウントされ、 不一致信号が出力される。 この不一致信号はス夕一卜画素検出部 4 1に供給され る。 スター卜画素検出部 4 1において図 9で示す映像フレームのス夕一ト画素であ る走査線 3の左端の画素 「5」 を検出する。 検出されたスタート画素 「5」 は有効 画素カウンタ 4 2に供給される。 有効画素カウン夕 4 2において、 図示しない水平 走査クロックが画素 5， 6 , · · · , 3 , 4 , 5 , 6 , · · · , 3， 4までカウン 卜され、 カウント値がプリセット値と一致するとカウン卜が終了し、 一致信号を出 力する。 一致信号はダミ一画素揷入部 4 3に供給される。 この有効画素抽出部 4 0 により図 9で示す有効画素範囲 6 5の有効画素数 Aが抽出される。 ダミー画素挿入 部 4 3において、 走査線 3の水平方向に有効画素範囲 6 5 (Λ) に対して 1画素が 8ビッ卜で表わされるダミー画素 6 6で示す画素 「5」 、 「6」 が挿入される。 ダ ミ一画素が挿入されるとその出力信号は走査線カウン夕 4 4に供給される。
以下、 順次繰り返して、 走査線カウンタ 4 4において、 図示しない垂直走査ク ロック M— 1がカウン卜され、 不一致信号が出力される。 この不一致信号はス夕一 卜画素検出部 4 1に供給される。 ス夕一卜画素検出部 4 1において図 9で示す映像 フレームのスタート画素である走査線 Mの左端の画素 「6」 を検出する。 検出され たスタート画素 「6」 は有効画素カウン夕 4 2に供給される。 有効画素カウンタ 4 2において、 図示しない水平走査クロックが画素 6 , 7 , · · ·， 4 , 5 , 6 , 7 , · · ·， 4， 5までカウントされ、 カウン卜値がプリセット値と一致すると力 ゥン卜が終了し、 一致信号を出力する。 一致信号はダミー画素揷入部 4 3に供給さ れる。 この有効画素抽出部 4 0により図 9で示す有効画素範囲 6 5の有効画素 Aが 抽出される。 ダミー画素揷入部 4 3において、 走査線 Mの水平方向に有効画素範囲 6 5 (A) に対して 1画素が 8ビットで表わされるダミー画素 6 6で示す画素 「6」 、 「7」 が挿入される。 ダミー画素が挿入されるとその出力信号は走査線力 ゥン夕 4 4に供給される。
走査線カウン夕 4 4において図示しない垂直走査クロック Mがカウントされ、 走 査線 1 , 2， · · · > Mまでカウン卜され、 カウント値がプリセッ ト値と一致する とカウン卜が終了し、 一致信号が出力される。 一致信号はスター卜画素検出部 4 1 に供給される。 これによりスタート画素検出部 4 1におけるこのフレームにおける 動作が終了する。 以後、 次のフレームの動作に移行する。 このようにして、 順次各 フレームのダミー画素挿入動作が行われる。 ダミー画素が挿入された映像信号の画 素データは、 書き込み制御部に供給される。
書き込み制御部は映像データを書き込むためのファイルシステムを生成する。 つ まり、 どの映像デ一夕のどのブロックサイズをどのブロックアドレスに転送するか というファイルシステムを作る。 このような書き込み制御部の書き込み動作を図 7 に示した書き込み制御部の機能ブロック図に対応させながら説明する。 なお、 ここ ではワードについて説明するが、 上述したように 1画素は 8ビットで構成され、 8 ビッ卜が 1ヮードに対応している。
図 7において、 書き込み動作を開始して、 データ分割手段 5 6はデ一夕をス卜ラ ィビングユニットに分割する。 ストライビングユニットは、 所定単位としたが、 バ イト単位、 ビット単位、 セクタ一単位でも良く、 ここでは例えば 1ワード （8ビッ 卜） としてこれが書き込みをする単位となる。 このようにビットストリームを 1 ヮードに分割するのは、 1画素が 8ビッ卜で構成され、 8ビッ卜が 1ヮ一ドに対応 するため、 この画素データに対応する 1ワード単位でビッ卜ストリームをストライ ビングするためである。 具体的には、 データ分割手段 5 6は、 ストライピングブ ロック 1 3により、 記録時に供給されたビットストリームを 1バイ卜 （= 8ビッ 卜） 単位毎に、 第 1のワード、 第 2のワード、 第 3のワード、 第 4のワード、 第 5 のワード、 第 6のワード及び第 7のワードの各ストライビングユニットに分割する ように動作する。
次にストライビングュニッ卜書き込み手段 5 7はストライビングュニッ卜をデ一 夕用のハードディスクに書く。 この場合、 7個のデータ用のハードディスクにスト ライビングユニットを分散蓄積するように書き込み動作を行う。 この書き込み動作 は、 プロセッサ一 9から供給される S C S 1コマンドに基づいて行われる。 具体的 には、 ストライビングユニット書き込み手段 5 7は、 リードライト制御ブロック 1 6により、 第 1のワードを H D D 1に記録するように処理し、 第 2のワードを H D D 2に記録するように処理し、 第 3のワードを H D D 3に記録するように処理 し、 第 4のワードを H D D 4に記録するように処理し、 第 5のワードを H D D 5に 記録するように処理し、 第 6のワードを H D D 6に記録するように処理し、 そして 第 7のワードを H D D 7に記録するように処理する。
パリティ書き込み手段 5 8は、 パリティ用ハードディスクに、 デ一夕用ハード ディスクに書き込んだデータのイクスクル一シブオア （排他的論理和） を書き込 む。 この書き込み動作も、 プロセッサー 9から供給される S C S Iコマンドに基づ いて行われる。 具体的には、 パリティ書き込み手段 5 8は、 パリティ生成ブロック 1 4により、 記録時に各ストライビングュニッ卜に分割された各ワードの先頭ビッ ト、 第 2のビット、 第 3のビット、 第 4のビット、 第 5のビット、 第 6のビット及 び第 7のビッ卜からなる 7つのビットデ一夕のイクスクル一シブオアを演算するこ とによって、 第 1のヮ一ド〜第 7のワードに分割された 5 6ビッ卜のビットス卜 リームに対応する、 8ビットのパリティデータを生成する。 パリティ用ハードディ スクが設けられず、 すべてがデータ用ハードディスクのときには、 例えば、 ス卜ラ ィビングュニット毎にパリティを計算してすべてのデータ用ハ一ドディスクに書き 込むようにする。
書き込みエラ一検出手段 5 9はエラーがあるか否かを判断する。 このエラー検出 動作は、 7個のデ一夕用のハードディスクについて S C S Iコマンドに対するス テ一夕ス信号を検出することにより行われる。 書き込みエラ一検出手段 5 9でェ ラーがあるときは所定回数のリ トライを行う。 リ トライは、 S C S Iコマンドに対 するモードパラメータに基づいて設定される。 またこのリ トライ回数をオーバーし たことの判定はモ一ドパラメ一夕およびステータス信号を検出することにより行わ れる。
リ トライ回数がオーバ一したらエラ一エラ一フラグを立てる。 この場合、 エラ一 フラグは、 ステータス信号からエラ一の発生したハードディスクの赉号およびェ ラーの発生したセクタ一アドレスを示す。 例えば、 データ用ハードディスクの H D D 3のアドレス 2がエラ一であることを示す。 このエラーフラグは、 S R AM 39に記録される。
書き込みエラー検出手段 59でエラーがないときはパリティ書き込み手段 58は パリティ用ハードディスクにデ一夕用ハードディスクに書き込んだデ一夕の排他的 論理和であるパリティを書く。 この書き込み動作も、 プロセッサ一 9から供給され る SCS 1コマンドに基づいて行われる。 また、 パリティ用ハードディスクが設け られていない場合ですべてがデータ用ハ一ドディスクである場合には、 パリティ書 き込み手段 58はストライビングュニッ卜書き込み手段 57によりデータ用ハード ディスクに書き込まれたストライビングュニット毎のパリティをデ一夕用のハ一ド ディスクに書く。 このような動作を繰り返して一連の番組等の素材書き込みが終了 する。
書き込みエラー検出手段 59は、 CPU 3 7により、 7個のデ一夕用のハード ディスク HDD 1 20、 HDD 2 25、 - - · HDD 7 30, HDD P 3 Γ)に対するデータ書き込みのエラーを検出する。 このエラー検出動作は、 SCS I コマンドに対するステータス信号によりエラーフラグが立っていることを検出する ことにより行われる。 具体的には、 書き込みエラ一検出手段 59は、 C PU37に より、 コントローラ 21、 26、 * · · 3 1、 36、 S F C 1 1 9、 S P C 25、 - - · S PC 7 30、 S P C P 34のライ 卜の S C S Iコマンドに対す るステータス信号によりエラーフラグが立っていることを検出する。
ここで、 F I F〇 1 7は HDD 1に記録する第 1のワードをイン夕一フェースの ために記憶する。 S PC 1 1 9は HDD 1との SCS Iインターフエ一スの通信 プロトコルを制御する。 コントローラ 2 1は F I FO 1 7、 1 8と、 S PC 1との 動作を制御する。 F I F022は HDD 2に記録する第 2のワードを記憶する。
S PC 2 24は HDD 2との SCS 1インターフェースの通信プロ卜コルを制御 する。 コントローラ 26は F I FO 22、 23と、 S P C 2との動作を制御する。
F I F 027は HDD 7に記録する第 7のワードをイン夕一フエ一スのために記憶 する。 S PC 7 29は HDD 7との S C S 1イン夕一フェースの通信プロトコル を制御する。 コントローラ 3 1は F I FO 27、 28と、 S PC 7 29との動作 を制御する。 F I FO 32は HDD Fに記録する 8ビットのパリティデ一夕をイン 夕一フェースのために記憶するする。 S PC P 24は HDD Pとの S C S Iイン 夕一フェースの通信プロトコルを制御する。 コントローラ 36は F I F032、 3 3と、 S PC P 34との動作を制御する。
このようにして、 7個のデータ用のハードディスク HDD 1 20, HDD 2
25、 · · ·、 HDD 7 30には、 第 1のワード、 第 2のワード、 第 3のヮー ド、 第 4のワード、 第 5のワード、 第 6のワード及び第 7のワードが記憶される。 また、 1つのパリティ用のハードディスク （またはデ一夕用のハードディスク） HDDP 35は、 8ビッ卜のパリティデータが記憶される。
図 9にダミー画素を挿入した映像信号デ一夕の画素データをハードディスクに記 録する動作を説明する。 なお、 ここでは画素について説明するが、 上述したように 1画素は 8ビットで構成され、 8ビットが 1ワードに対応している。 上述したよう に画素挿入処理ブロック 10により映像信号データの水平方向の有効画素に対して 1画素 8ビッ卜で表わされるダミー画素 66を挿入したので、 映像信号データの垂 直方向に第 1の画素列 1 , 3, 5, · · ·， 6、 第 2の画素列 2, 4,
6, · · · , 7、 · · ·、 第 7の画素列 7, 2, 4, · · · , 5、 第 8の画素列 1 , 3, 5, · · ·， 6、 第 9の画素列 2， 4, 6, · · ·， 7、 · · ·、 第 14 の画素列 7, 2, 4, · · · , 5、 が形成される。
書き込み制御部のデ一夕分割手段 56により、 例えば、 1， 1, 1, · · ·， 1 の記録画素 68、 2， 2, 2, ♦ · ·， 2の記録画素 69、 · · .、 7, 7,
7, · · ·， 7の記録画素 70、 に分割され、 さらにこの画素列が書き込みの単位 であるストライビングユニットに分割される。 このストライビングユニットは、 上 述したように、 1ワード （8ビット） である。
そして、 ストライビングユニット書き込み手段 57により、 デ一夕用ハードディ スク 7 1の HDD 1に記録画素 68の第 1のヮ一ドのス卜ライビングュニッ卜が書 き込まれ、 デ一夕用ハードディスク 7 1の HDD 2に記録画素 69の第 2のワード のストライビングユニットが書き込まれ、 · · ·、 データ用ハードディスク 72の HDD 7に記録画素 70の第 7のワードのス卜ライビングュニッ卜が書き込まれ る。 また、 ノ リティ用ハードディスク 73の HDD Pに 8ビットのパリティデータ 7 1のストライビングユニットが書き込まれる。
これにより、 デ一夕用ハードディスク 72の HDD 1には記録画素 68が記録さ れ、 データ用ハードディスク 72の HDD2には記録画素 69が記録され、 デ一夕 用ハードディスク 72の HDD 7には記録画素 70が記録される。 また、 パリティ 用ハードディスク 73の HDD Pにパリティデ一夕 7 1が記録される。
つまり、 映像信号デ一夕の水平方向の有効画素に 1画素が 8ビッ卜で表わされる ダミー画素 66を挿入することにより、 垂直方向に、 第 1の画素列 1, 3, 5, · · · , 6、 第 2の画素列 2, 4， 6 , · · · , 7、 第 7の画素列 7 , 2 ,
4, · · · ， 5で示すように、 垂直方向に異なる ¾素データを配置することができ るので、 垂直方向の隣接画素を異なるデ一夕用ハードディスクに記惊することがで きる。 このため、 データ用ハードディスク 72の HDD 1、 HDD 2、 · · ·、 HDD 7のいずれかが故障したときにも、 h下の画素デ一夕の列すべてが連続して エラ一となることはない。
次に、 図 3、 図 4、 図 5、 図 6、 図 8および囟 9を参照しながら読み出し動作を 説明する。 ホストコンピュータから読み出し要求があると、 13に示したプロセッ サ一 9にコマンドが供給される。 プロセッサー 9は供給されたコマンドを S C S I コマンドに変換する。 プロセッサ一 1はこのように変換処理された S C S Iコマン ドを読み出し制御部に供給する。
読み出し制御部は映像データを読み出すためのファイルシステムを生成する。 つ まり、 どの映像デ一夕のどのプロックサイズをどのプロックアドレスから転送する かといぅフアイルシステムを作る。 このような読み出し制御部の読み出し動作を図 8に示した読み出し制御部の機能ブロック図に対応させながら説明する。 なお、 こ こではワードについて説明するが、 上述したように 1画素は 8ビッ 卜で構成され、 8ビッ卜が 1ヮ一ドに対応している。
図 8において、 読み出し動作を開始して、 ストライビングユニット読み出し手段 60は複数のデータ用のハードディスクに分散蓄積されたストライビングュニッ卜 の読み出し動作を行う。 この読み出し動作は、 プロセッサー 9から供給される SCS Iコマンドに基づいて行われる。 具体的には、 ストライビングユニット読み 出し手段 60は、 リ一ドライ卜制御ブロック 16により、 HDD 1から第 1のヮー ドを再生するように処理し、 HDD 2から第 2のワードを再生するように処理し、 HDD 3から第 3のヮ一ドを再生するように処理し、 HDD 4から第 4のヮードを 再生するように処理し、 HDD 5から第 5のヮードを再生するように処理し、 HDD 6から第 6のワードを再生するように処理し、 そして HDD 7から第 7の ワードを再生するように処理する。 読み出しエラ一検出手段 61は 7個のデータ用 のハードディスクに対するデ一夕読み出しにエラーがあるか否かを判断する。 この エラ一検出動作は、 SCS Iコマンドに対するステ一タス信号を検出することによ り行われる。 読み出しエラー検出手段 61によりエラーが検出されたときは所定回 数でリ トライが行われる。 リ トライ回数は、 S C S Iコマンドに対するモードパラ メ一夕に基づいて設定される。
ここで、 F I F〇 18は HDD 1から再生される第 1のワードをイン夕一フエ一 スのために記億する。 SPC 1 19は HDD 1との S C S Iインタ一フエ一スの 通信プロトコルを制御する。 コントローラ 21は F I F〇 1 7、 18と、 S PC 1 との動作を制御する。 F I F〇 23は HDD 2から再生される第 2のヮードをイン 夕一フェースのために記憶する。 SPC 2 24は HDD 2との S C S Iインタ一 フェースの通信プロトコルを制御する。 コントローラ 26は F 1 F022、 23 と、 S PC 2との動作を制御する。 F I FO 28は HDD 7から再生される第 7の ヮ一ドをイン夕一フェースのために記憶する。 S PC 7 29は HDD 7との SC S Iィン夕ーフェースの通信プロトコルを制御する。 コントローラ 3 1は F I FO 27、 28と、 SPC7 29との動作を制御する。 F I FO 33は HDD Pから再生される 8ビッ卜のパリティデ一夕をィンターフェ一スのために記 憶するする。 S PCP 24は HDDPとの SCS Iイン夕一フエ一スの通信プロ卜 コルを制御する。 コント口一ラ 36は F I F032、 33と、 S PCP 34との動 作を制御する。
このようにして、 7個のデ一夕用のハードディスク HDD 1 2 0、 HDD 2 2 5、 · · · 、 HDD 7 3 0から、 第 1のワード、 第 2のヮ一ド、 第 3のヮー ド、 第 4のワード、 第 5のワード、 第 6のワード及び第 7のワードが再生される。 また、 1つのパリティ用のハ一ドディスク （またはデータ用のハードディスク） H Ώ D P 3 5から、 8ビッ卜のパリティデ一夕が再生される。
リ トライ回数がオーバーしたらエラ一エラ一フラグを立てる。 この場合、 エラー フラグは、 ステータス信号からエラーの発生したハードディスクの番号およびェ ラーの発生したセクタ一アドレスを示す。 例えば、 データ用ハードディスクの HDD 3のアドレス 2がエラ一であることを示す。 このエラ一フラグは、 S RAM 39に記録される。 具体的には、 読み出しエラ一検出手段 6 1は、 C PU 3 7によ り、 コントローラ 2 1、 2 6、 * · · 3 1、 3 6、 S P C 1 1 9、 S P C 2 2 4, · · · S PC 7 2 9、 S PC P 34のリードの SC S Iコマンドに対する ステータス信号によりエラ一フラグが立っていることを検出する。
リ トライ回数をオーバーしているときは、 ステータス信号に基づいてエラーフラ グを立ててエラ一の発生したハードディスクの番号およびエラ一の発生したセク 夕一アドレスを SRAM 3 9に記憶する。 ス卜ライビングュニッ卜復元手段 6 2は エラーの発生したストライビングュニッ卜をパリティ演^に基づいて復元する。 具 体的には、 ストライビングユニット復元手段 6 2は、 リードライ卜制御ブロック 1 6により、 読み出しエラ一が検出されたワード以外の各ワード及び 8ビットのパリ ティビッ卜からなる 7ビッ卜のェクスクルーシブオアの演算を 8回繰り返すことに より、 読み出しエラーが検出された 8ビットのワードを新たに生成するように処理 する。
なお、 上述したストライビングュニット復元亍-段 6 2における動作は読み出しェ ラー検出手段 6 1において読み出しエラーが検出されたときのストライピングュ ニットの復元を行う動作であるが、 読み出しエラー検出手段 6 1において読み出し エラ一が検出されないときには、 リードライト制御ブロック 1 6において、 第 1の ヮード〜第 7のヮ一ドの各ビッ卜のイクスクルーシブオアを演算することによつ て、 新たに 8ビットのパリティデータを生成する。 そして、 リードライト制御ブ ロック 1 6において、 H H D P 3 5から読み出されたパリティデータと新たに生成 したパリティデータとを比較して、 比較結果が一致するときには、 7個の各ワード は正常であると判断され、 統合ブロック 1 5に供給される。 また、 比較結果が一致 しないときには、 7ビッ卜のデータにデータが不完全であることを指し示すエラー フラグを付加して、 統合ブロック 1 5に供給される。
デ一夕合成手段 6 3はストライビングュニッ卜に分割されていたデ一夕から元の デ一タを合成する。 これにより、 合成されたデ一夕が送出される。 具体的には、 データ合成手段 6 3は、 統合ブロック 1 5により、 再生時にデ一夕用ハードデイス クから読み出されたデ一夕がビットストリーム順になるように第 1のワード〜第 7 のワードを統合する。 合成されたデータは画像削除処理ブロック 1 2に供給され る。
図 5に示すように、 画素削除処理ブロックにおいて、 有効画素に対してダミー画 素を削除する。 なお、 ここでは画素について説明するが、 上述したように 1画素は 8ビットで構成され、 8ビットが 1ワードに対応している。 つまり、 画素削除処理 ブロックでは、 有効画素抽出部 4 5において各走査線毎に映像信号データの水平方 向の有効画素が抽出される。 具体的には、 スタート画素検出部 4 6において図 9で 示す映像フレームのスター卜画素である走査線 1の左端の画素 「1」 を検出する。 検出されたスタート画素 「l j は有効画素カウン夕 4 7に供給される。 有効画素力 ゥン夕 4 7において予め有効画素範囲 6 5の有効画素数 Aで決められた水平方向の 有効画素数がプリセッ卜されていて、 図示しない水平走査クロックが 1，
2 , · · · , 6 , 7 , 1 , 2 , · · · , 6， 7までカウン卜され、 カウント値がプ リセット値と一致するとカウン卜が終了し、 一致信号を出力する。 一致信号は補助 信号付加部 4 8に供給される。 補助信号付加部 4 8において有効画素データに対し て送出に関する同期信号等を有するヘッダー信号などの補助信号データが付加され る。 補助信号データが付加された有効画素データはダミー画素削除部 4 9に供給さ れる。 この有効画素抽出部 4 5により図 9で示す有効画素範囲 6 5の有効画素数 A が抽出される。 ダミー画素削除部 4 9において、 走杳線 1の水平方向に有効画素範 囲 6 5 (A) に対して記録画素範囲 6 4 (Λ + 2 ) で挿入分が示される 1画素が 8 ビットで表わされるダミ一画素 6 6の画素 「1」 、 「2」 が削除される。
ダミ一画素が削除されるとその出力信号は走査線カウンタ 5 0に供給される。 走 杏線カウン夕 5 0において予め走査線の数 Mがプリセッ卜されていて、 図示しない 垂直走査クロック 1がカウン卜され、 不一致信号が出力される。 この不一致信号は ス夕一ト画素検出部 4 6に供給される。 ス夕一卜画素検出部 4 6において図 9で示 す映像フレームのス夕一卜画素である走査線 2の左端の画素 「3」 を検出する。 検 出されたスタート画素 「3」 は有効画素カウン夕 4 7に供給される。 有効画素カウ ン夕 4 7において、 図示しない水平走杳クロックが両素 3 , 4 , . . . , 1， 2 , 3 , 4 , · · · , 1， 2までカウントされ、 カウン卜値がプリセット値と一致する とカウン卜が終了し、 一致信号を出力する。 一致信号は補助信号付加部 4 8に供給 される。 補助信号付加部 4 8において有効画素データに対して送出に関する同期信 号等を有するヘッダー信号などの補助信号デ一夕が付加される。 補助信号データが 付加された有効画素データはダミー画素削除部 4 9に供給される。 この冇効画素抽 出部 4 5により図 9で示す有効画素範囲 6 5の有効画素数 Aが抽出される。 ダミー 画素削除部 4 9において、 走査線 2の水平方向に有効画素範囲 6 5 (A ) に対して 記録画素範囲 6 4 (A + 2 ) で挿入分が示される 1画素が 8ビットで表わされるダ ミ一画素 6 6 「3」 、 「4」 が削除される。 ダミー画素が削除されるとその出力信 号は走査線カウンタ 5 0に供給される。
走査線カウン夕 5 0において、 図示しない垂直走査クロック 2がカウントされ、 不一致信号が出力される。 この不一致信号はスタート画素検出部 4 6に供給され る。 ス夕一ト画素検出部 4 6において図 9で示す映像フレームのスター卜画素であ る走査線 3の左端の画素 「5」 を検出する。 検出されたスタート画素 「5」 は有効 画素カウン夕 4 7に供給される。 有効画素カウン夕 4 7において、 図示しない水平 走査クロックが画素 5 , 6 , · · · , 3 , 4 , 5 , 6 , · · · , 3 , 4までカウン トされ、 カウント値がプリセット値と一致するとカウントが終了し、 一致信号を出 力する。 一致信号は補助信号付加部 4 8に供給される。 補助信号付加部 4 8におい て有効画素データに対して送出に関する同期信号等を有するヘッダ一信号などの補 助信号デ一夕が付加される。 補助信号データが付加された有効画素データはダミー 画素削除部 4 9に供給される。 この有効画素抽出部 4 5により図 9で示す有効画素 範囲 6 5の有効画素数 Aが抽出される。 ダミー画素削除部 4 9において、 走査線 3 の水平方向に有効画素範囲 6 5 (A) に対して記録画素範囲 6 4 (A + 2 ) で挿入 分が示される 1画素が 8ビットで表わされるダミー画素 6 6 「 5」 、 「6」 が削除 される。 ダミー画素が削除されるとその出力信号は走査線カウン夕 5 0に供給され る。
以下、 順次繰り返して、 走査線カウン夕 5 0において、 図示しない垂直走査ク ロック M— 1がカウン卜され、 不一致信号が出力される。 この不一致信号はスター 卜画素検出部 4 6に供給される。 ス夕一卜画素検出部 4 6において図 9で示す映像 フレームのスタート画素である走査線 Mの左端の画素 「6」 を検出する。 検出され たスタート画素 「6」 は有効画素カウン夕 4 7に供給される。 有効画素カウンタ 4 7において、 図示しない水平走査クロックが画素 6 , 7， · · · ， 4 , 5 , 6 , 7 , · · · ， 4 , 5までカウントされ、 カウン卜値がプリセット値と一致すると力 ゥントが終了し、 一致信号を出力する。 一致信号は補助信号付加部 4 8に供給され る。 補助信号付加部 4 8において有効画素デ一夕に対して送出に関する同期信号等 を有するヘッダー信号などの補助信号データが付加される。 補助信号デ一夕が付加 された有効画素データはダミー画素削除部 4 9に供給される。 この有効画素抽出部 4 5により図 9で示す有効画素範囲 6 5の冇効画素数 Aが抽出される。 ダミー両尜 削除部 4 9において、 走査線 Mの水平方向に有効画素範囲 6 5 (A) に対して 1画 素が 8ビッ トで表わされるダミー画素 6 6で示す画素 「6」 、 「7」 が削除され る。 ダミー画素が削除されるとその出力信号は走査線カウン夕 5 0に供給される。 走査線カウンタ 5 0において図示しない垂直走査クロック Mがカウン卜され、 走 , 2， · · · ， Mまでカウン卜され、 カウン卜値がプリセッ ト値と一致する とカウン卜が終了し、 一致信号が出力される。 一致信号はスタート画素検出部 3 1 に供給される。 これによりスター卜画素検出部 4 6におけるこのフレームにおける 動作が終了する。 以後、 次のフレームの動作に移行する。 このようにして、 順次各 フレームのダミー画素削除動作が行われる。
画素削除処理ブロック 1 2によりダミー面素削除動作が行われた画素データは両 素コンシール処理ブロック 1 1に供給される。 図 6において示すように、 画素コン シール処理ブロック 1 1において上述したデータ読み出し時のエラ一フラグ （以 下、 単にエラ一フラグという） が立てられている画素のコンシール処理が行われ る。 なお、 ここでは画素について説明するが、 上述したように 1画素は 8ビットで 構成され、 8ビットが 1ワードに対応している。 コンシ一ル処理は、 画像フレーム 上の各点の画素についてその近傍の点の画素の値を参照し理想方向の計算を行い、 計算によって求めた理想方向と各点の画素のエラ一フラグとを元に行われる。 まず、 判定回路 5 1において対象画素の周囲の 8点のエラーフラグおよび計算に より求められた水平， 垂直、 左上斜め、 右上斜め、 のうちの 1方向の理想方向から 補間および置換の可能性が判定される。 つまり、 補間ノ置換可能判定部 5 2におい て補間可能かが優先して判断され補間可能でないときに置換可能かが判断される。 補間/置換方向決定部 5 3において理想方向のいずれかが優先して判断され理想方 向が可能でないときにその他の方向で決定される。
具体的には、 対象画素のエラ一フラグが立っているか否かが判断される。 対象画 素のエラーフラグが立っていなければデータはスルーされる。 対象画素のエラ一フ ラグが立っていれば補間 Z置換可能判定部 5 において補間可能か否かが判断され る。 補間/置換可能判定部 5 2において補間可能であれば補間ノ置換方向決定部 5 3において理想方向で補間可能か否かが判断される。 補問ノ置換方向決定部 5 3に おいて理想方向で補間可能でないときはその他の方向で補間可能か否かが判断され る。 その他の方向を決定する際の優先順位は水平、 垂直、 左上斜め、 右上斜めの順 である。
次に、 補間/置換可能判定部 5 2において置換可能であれば補間 Z置換方向決定 部 5 3において理想方向で置換可能か否かが判断される。 補間ノ置換方向決定部 5 3において理想方向で置換可能でないときはその他の方向で置換可能か否かが判断 される。 その他の方向を決定する際の優先順位は水平、 垂直、 左上斜め、 右上斜め の順である。
このようにして判定回路 5 1では補間 置換可能判定部 5 2において補間または 置換が可能であるか否かが判断され、 補間/置換方向決定部 5 3において理想方向 またはその他の方向で補間または置換が可能であるか否かが判断される。
判定回路 5 1で垂直方向で補間可能であると判断されたときは補間処理回路 5 4 において補間処理が行われる。 補間処理は、 対象画素の垂直方向の上下の 2点が共 にエラーフラグが立っていないときに垂直方向の 2点間で補間が行われる。 つま り、 図 9において走査線数 2の画素デ一夕 「2」 がエラ一しているとき、 この対象 画素の上下の 「7」 および 「4」 の画素デ一夕を用いて補間が行われる。 また、 判 定回路 5 1で左上斜め方向で置換可能であると判断されたときは置換処理回路 5 5 において置換処理が行われる。 置換処理は、 対象画素の左上斜め上下の 2点のいず れか一方がエラーフラグが立っていないときにいずれか一方で単純に置換される。 つまり、 図 9において走査線数 2の画素データ 「2」 がエラ一しているとき、 この 対象画素の左斜め上下の 「6」 および 「5」 のいずれか -方を用いて置換が行われ る。
このようにして対象画素の周囲の 8点のエラーフラグおよび計算により求められ た水平、 垂直、 左上斜め、 右上斜め、 のうちの 1方向の理想方向から補間および置 換が行われる。 従って、 データ用ハードディスクのうちいずれかが故障した場合で も、 本実施の形態によれば、 図 9に示すデ一夕用ハードディスクの H D D 2が故障 してもエラーしている画素デ一夕 「2」 の上下方向に異なる 「7」 および 「4」 の 画素データが読み出されるので、 画素デ一夕 「2」 の補間または置換処理の際に、 画素デ一夕 「2」 のすべてにエラーフラグが立つ可能性が低くなるので、 対象画素 「2」 の周囲の 8点のエラーフラグが立つ可能性が低くなり、 対象画素に近い点の 画素を用いて補間または置換処理をすることができる。 この補間処理または置換処理を施された映像信号デ一夕はプロセッサー 9に供給 される。 この映像信号データはディジタルで D 1あるいは D 2フォーマツ卜で フォーマッティングされている。
このようにして、 各走査線の最後に 1画素が 8ビッ卜で表わされる冗長画素を揷 入することにより、 各走査線間の垂直方向の隣接画素は異なるハードディスクに記 録することができるので、 ハードディスクが故障した場合でも、 正常な隣接画素が 再生される確率が高くなり、 隣接画素を用いた画像の補間が容易になる。
また、 本実施の形態において、 有効画素数 Aがデ一夕用ハードディスクの数 7の 倍数とならないようにデータ用ハードディスクの数 7を増加させたり、 減少させた りして数を選ぶことにより、 画素挿入処理ブロック 1 ()や画素削除処理ブロック 1 2を用いることなく、 映像信号データの上下の画素を同一のデータ用ハードディス クに記録しないようにしてもよい。
この実施の形態の映像信号記録再生装置は、 複数の記録媒体としてのデータ用 ハードディスク 7 2と、 複数の記録媒体に対して映像信号データの書き込みまたは 読み出しを制御する書き込みおよび読み出し制御手段としての書き込み制御部およ び読み出し制御部とを有する映像信号記録再生装置において、 書き込みおよび読み 出し制御手段により複数の記録媒体に映像信号データを書き込む際に、 映像信号 データの垂直方向に隣接する画素デ一夕をそれぞれ異なる記録媒体に記録する画素 制御手段としての画素揷入処理ブロック 1 0を備えた。
また、 この実施の形態の映像信号記録再生装置は、 ¾き込みおよび読み出し制御 手段により複数の記録媒体に記録された映像信号デ一夕を読み出す際に、 映像信号 データの画素デ一夕を上記隣接する画素データに戻す画素制御手段としての両素削 除処理ブロック 1 2を備えた。
これにより、 映像信号デ一夕の隣接する上下の画素が同一の記録媒体に記録され ないので、 複数の記録媒体のいずれかが故障した場合でも、 隣接する画素を正常な 状態で読み出す確率が高くなるので、 再生幽像の品質を向上させることができ、 さ らに、 この再生画素デ一夕を用いて補問処理を行う際に、 隣接画素がエラ一してい る確率が低いので補間処理の精度を向上させることができる。
また、 この実施の形態の映像信号記録再生装置は、 上述において、 画素制御手段 としての画素挿入処理ブロック 1 0は、 書き込みおよび読み出し制御手段としての 書き込み制御部および読み出し制御部により複数の記録媒体としてのデ一夕用ハー ドディスク 7 2に映像信号データを書き込む際に、 映像信号データの画素デ一夕に ダミ一画素データを挿入するようにした。
また、 この実施の形態の映像信号記録再生装置は、 上述において、 画素制御手段 としての画素削除処理ブロック 1 2は、 書き込みおよび読み出し制御手段により複 数の記録媒体に記録された映像信号データを読み出す際に、 映像信号データの画素 デ一夕からダミ一画素デ一夕を削除するようにした。
これにより、 映像信号データの水平方向の有効画素数が記録媒体の倍数にならな いようにすることができ、 これにより、 簡単な構成で映像信号デ一夕の隣接する上 下の画素が同一の記録媒体に記録されないようにするので、 複数の記録媒体のいず れかが故障した場合でも、 隣接する画素を正常な状態で読み出す確率が高くなるの で、 再生画像の品質を向上させることができる。
また、 この実施の形態の映像信号記録再生装置は、 上述において、 画素制御手段 としての画素挿入処理ブロック 1 0は、 書き込みおよび読み出し制御手段としての 書き込み制御部 9および読み出し制御部 1 0により複数の記録媒体としてのデ一夕 用ハードディスク 7 2に映像信号デ一夕を書き込む際に、 映像信号データの画素 デ一夕に 1走査線毎にダミー画素データを挿入するようにした。
また、 この実施の形態の映像信号記録再生装置は、 上述において、 画素制御手段 としての画素削除処理ブロック 1 2は、 書き込みおよび読み出し制御手段により複 数の記録媒体に記録された映像信号デ一夕を読み出す際に、 映像信号データの画素 デ一夕から 1走査線毎に上記ダミー画素デ一夕を削除するようにした。
これにより、 簡単な構成で映像信号データの隣接する上下の画素が同一の記録媒 体に記録されないようにし、 さらに隣接する上下の画素が隣合う記録媒体にも記録 されないようにするので、 複数の記録媒体の隣合ういずれかが故障した場合でも、 隣接する画素を正常な状態で読み出す確率が高くなるので、 再生画像の品質を向上 させることができる。
なお、 上述において、 （有効画素数 A +ダミー画素数 L ) *走 S線数 Mの値が デ一夕用ハ一ドディスクの数 7の倍数となるような場合には、 次のフレームの同一 画素が同一のデータ用ハードディスクに記録されてしまうため， 図 9において示す ように、 各フレームの最後の走査線の最後に 1画素が 8ビッ卜で表わされるダミー 画素 6 6の後に、 ダミー画素揷入部 4 3によりさらに 1画素が 8ビッ卜で表わされ るダミー画素 6 7として 「1」 、 「2」 を挿入するように構成しても良い。
この場合の動作を説明する。 上述した各走査線毎に挿入されるダミー画素 6 6の 挿入動作において、 走査線カウン夕 4 4において図示しない垂直走査クロック Mが カウン卜され、 走査線 1 , 2， · · ·， Mまでカウントされ、 カウン卜値がプリ セット値と一致するとカウントが終了し、 一致信 が出力される。 一致信号はス 夕一卜画素検出部 4 1に供給される。 このとき、 有効画素抽出部 4 0において有効 画素数 Aに替えて記録画素範囲 6 4で示す記録画素数 A + 2が抽出されるようにプ 口セッサ一 9により制御する。 そこで、 ダミー画素挿入部 4 3においてこのフレー ムの最後の走査線の最後に 1画素が 8ビッ卜で表わされるダミー画素 6 6として 「6」 「7」 が挿入された後に、 さらに 1画素が 8ビットで表わされるダミ一画素 6 7として 「1」 「2」 が揷入される。 これによりこのフレームにおける動作が終 了する。 以後、 次のフレームの動作に移行する。 このようにして、 順次各フレーム のダミー画素揷入動作が行われる。 他の動作は上述と同様であるので、 その説明を 省略する。
この実施の形態の映像信号記録再生装置によれば、 上述において、 画素制御手段 としての画素挿入処理ブロック 1 0は、 書き込みおよび読み出し制御手段としての 書き込み制御部および読み出し制御部により複数の記録媒体としてのデ一夕用ハー ドディスク 7 2に映像信号データを書き込む際に、 映像信号データの画素データに 1走査線毎に第 1のダミー画素データを揷入し、 1フレーム毎に第 2のダミー画素 を挿入するようにした。 また、 この実施の形態の映像信号記録再生装置によれば、 上述において、 画素制 御手段としての画素削除処理ブロック 1 2は、 書き込みおよび読み出し制御手段に より複数の記録媒体に記録された映像信号デ一夕を読み出す際に、 映像信号データ の画素データから 1走査線毎に第 1のダミー画素データを削除し、 1フレーム毎に 上記第 2のダミ一画素を削除するようにした。
これにより、 有効画素数に第 1のダミー画素を加算した値が記録媒体数の倍数に なる場合でも、 次フレームの同一画素を同一の記録媒体に記録することなく、 これ により、 簡単な構成で映像信号データの隣接する上下の画素が同一の記録媒体に記 録されないようにするので、 複数の記録媒体のいずれかが故障した場合でも、 隣接 する画素を正常な状態で読み出す確率が高くなるので、 さらに再生画像の品質を向 上させることができる。
また、 この場合、 各走査線毎の 1画素が 8ビットで表わされるダミー画素 6 6を 挿入することなく、 各フレームの最後の走杳線の最後に 1画素が 8ビッ卜で表わさ れるダミー画素 6 7のみを揷入するように構成しても良い。
この場合の動作を説明する。 上述した各走査線毎に挿入される 1画素が 8ビッ ト で表わされるダミー画素 6 6の挿入動作において、 走査線 1〜M— 1まではダミー 画素挿入部 4 3は動作しないようにプロセッサ一 9により制御され、 走査線カウン 夕 4 4において図示しない垂直走査クロック Mがカウン卜され、 走査線 1 , 2， · · ·， Mまでカウントされ、 カウン卜値がプリセット値と一致するとカウン 卜が終了し、 一致信号が出力される。 致信号はスタート画素検出部 4 1に供給さ れる。 このとき、 有効画素抽出部 4 0において有効画素数 Aが抽出される。 そこ で、 ダミー画素揷入部 4 3においてこのフレームの最後の走査線の最後に 1両素が 8ビッ卜で表わされるダミー画素 6 7のみが挿入される。 これによりこのフレーム における動作が終了する。 以後、 次のフレームの動作に移行する。 このようにし て、 順次各フレームのダミー画素揷入動作が行われる。 他の動作は上述と同様であ るので、 その説明を省略する。
また、 プロセッサー 9において、 画素毎に書き込みをして読み出しアドレスを替 えることにより画素の順番を入れ替えて読み出すメモリーを設けて、 画素挿入手段 や画素削除手段を用いることなく、 映像信号データの上下の画素を同一のデータ用 ハードディスクに記録しないようにしてもよい。
また、 この実施の形態の映像信号記録再生装置は、 各々が独立に駆動される複数 の記録再生ユニットを備えた映像信号記録再生装置において、 供給された映像信号 のビットス卜リームを画素単位毎にストライビングするストライビング手段と、 上 記映像信号の水平方向および垂直方向に隣接する画素データが夫々 ¾なる記録再生 ュニッ卜に記録されるように、 上記ストライビング手段によってストライビングさ れた画素データを上記複数の記録再生ュニッ卜に対して割当てる記録制御手段とを 備えたものである。
また、 この実施の形態の映像信号記録再生方法は、 各々が独立に駆動される複数 の記録再生ュニッ卜に対して映像信号を記録する及び上記複数の ϊι]録再生ュニッ 卜 から映像信号を再生する映像信号記録再生方法において、 供給された映像信号の ビットストリームを画素単位毎にストライビングし、 上記映像信号の水平方向及び 垂直方向に隣接する画素データが夫々異なる記録再生ュニッ卜に記録されるよう に、 上記ストライビングされた画素デ一夕を夫々上記複数の記録再生ュニッ卜に対 して割当てるものである。
これにより、 映像信号データの垂直方向に異なる画素データを ¾置することがで きるので、 複数の記録手段のいずれかが故障したときにも、 上下の画素デ一夕のす ベてがエラ一となることはなくなるので、 画素デ一夕の品質を向上させることがで さる。 発明の効果
この発明の映像信号記録再生装置は、 複数の記録媒体と、 複数の記録媒体に対し て映像信号データの書き込みまたは読み出しを制御する書き込みおよび読み出し制 御手段とを有する映像信号記録再生装置において、 害き込みおよび読み出し制御手 段により上記複数の記録媒体に映像信号データを書き込む際に、 映像信号データの 隣接する垂直方向の画素データをそれぞれ異なる記録媒体に記録する画素制御手段 を備えた。
また、 この発明の映像信号記録再生装置は、 上述において、 書き込みおよび読み 出し制御手段により複数の記録媒体に記録された映像信号データを読み出す際に、 映像信号データの画素データを上記隣接する画素データに戻す画素制御手段を備え た。
これにより、 映像信号データの隣接する上下の画素が同一の記録媒体に記録され ないので、 複数の記録媒体のいずれかが故障した場合でも、 隣接する画素を正常な 状態で読み出す確率が高くなるので、 再生画像の品質を向上させることができ、 さ らに、 この再生画素デ一夕を用いて補間処理を行う際に、 隣接画素がエラーしてい る確率が低レゝので補問処理の精度を向上させることができるという効果を奏する。 また、 この発明の映像信号記録再生装置は、 上述において、 画素制御手段は、 書 き込みおよび読み出し制御手段により複数の記録媒体に映像信号データを書き込む 際に、 映像信号データの画素データにダミー画素データを揷入するようにした。 また、 この発明の映像信号記録再生装置は、 上述において、 画素制御手段は、 書 き込みおよび読み出し制御手段により複数の記録媒体に記録された映像信号デ一夕 を読み出す際に、 映像信号デ一夕の画素デ一夕からダミー画素データを削除するよ うにした。
これにより、 映像信号デ一夕の水平方向の有効画素数が記録媒体の倍数にならな いようにすることができ、 これにより、 簡単な構成で映像信号データの隣接する上 下の画素が同一の記録媒体に記録されないようにするので、 複数の記録媒体のいず れかが故障した場合でも、 隣接する画素を正常な状態で読み出す確率が高くなるの で、 再生画像の品質を向上させることができるという効果を奏する。
また、 この発明の映像信号記録再生装置は、 上述において、 画素制御手段は、 喾 き込みおよび読み出し制御手段により複数の記録媒体に映像信号デ一夕を書き込む 際に、 映像信号データの画素データに 1走査線毎にダミー画素データを挿入するよ うにした。 また、 この発明の映像信号記録再生装置は、 上述において、 画素制御手段は、 書 き込みおよび読み出し制御手段により複数の記録媒体に記録された映像信号データ を読み出す際に、 映像信号データの画素デ一夕から 1走査線毎に上記ダミー画素 デ一夕を削除するようにした。
これにより、 簡単な構成で映像信号データの隣接する上下の画素が同一の記録媒 体に記録されないようにし、 さらに隣接する上下の画素が隣合う記録媒体にも記録 されないようするので、 複数の記録媒体の隣合ういずれかが故障した場合でも、 隣 接する画素を正常な状態で読み出す確率が高くなるので、 再生画像の品質を向上さ せることができるという効果を奏する。
また、 この発明の映像信号記録再生装置は、 上述において、 画素制御手段は、 書 き込みおよび読み出し制御手段により複数の記録媒体に映像信号データを書き込む 際に、 映像信号データの画素データに 1走査線毎に第 1のダミー画素デ一夕を揷入 し、 1フレーム毎に第 2のダミー画素を揷入するようにした。
また、 この発明の映像信号記録再生装置は、 上述において、 画素制御手段は、 書 き込みおよび読み出し制御手段により複数の記録媒体に記録された映像信号データ を読み出す際に、 映像信号データの画素デ一夕から 1走査線毎に第 1のダミー画素 データを削除し、 1フレーム毎に上記第 2のダミー画素を削除するようにした。 これにより、 有効画素数に第 1のダミー画素を加算した値が記録媒体数の倍数に なる場合でも、 次フレームの同一画素を同一に記録媒体に記録することなく、 これ により、 簡単な構成で映像信号データの隣接する上下の画素が同一の記録媒体に記 録されないようにするので、 複数の記録媒体のいずれかが故障した場合でも、 隣接 する画素を正常な状態で読み出す確率が高くなるので、 さらに再生画像の品質を向 上させることができるという効果を奏する。
また、 この発明の映像信号記録再生装置は、 各々が独立に駆動される複数の記録 再生ュニッ卜を備えた映像信号記録再生装置において、 供給された映像信号のビッ トス卜リームを画素単位毎にストライビングするス卜ライビング手段と、 上記映像 信号の水平方向および垂直方向に隣接する «素デ一夕が夫々異なる記録再生ュニッ 卜に記録されるように、 上記ストライビング手段によってストライビングされた画 素データを上記複数の記録再生ュニッ卜に対して割当てる記録制御手段とを備えた ものである。
また、 この発明の映像信号記録再生方法は、 各々が独立に駆動される複数の記録 再生ュニッ卜に対して映像信号を記録する及び上記複数の記録再生ュニッ卜から映 像信号を再生する映像信号記録再生方法において、 供給された映像信号のビットス トリームを画素単位毎にストライビングし、 上記映像信号の水平方向及び垂直方向 に隣接する画素データが夫々異なる記録再生ュニッ卜に記録されるように、 上記ス トライビングされた画素データを夫々上記複数の記録再生ュニッ卜に対して割当て るものである。
これにより、 映像信号データの垂直方向に異なる画素データを配置することがで きるので、 複数の記録手段のいずれかが故障したときにも、 上下の画素データのす ベてがエラーとなることはなくなるので、 画素デ一夕の品質を向上させることがで きるという効果を奏する。
産業上の利用の可能性
本発明は、 例えば、 多数の利用者の要求に基づいて、 俩々の利用者に対して同時 に種々の映像を供給するビデオサーバ一装置に用いる複数のハードディスクの書き 込み及び読み出しを行う映像信号記録再生装置に利用することができる。

Claims

請 求 の 範 囲
1 . 複数の記録媒体と、 上記複数の記録媒体に対して映像信号デ一夕の書き込みま たは読み出しを制御する書き込みおよび読み出し制御手段とを有する映像信号記録 再生装置において、
上記書き込みおよび読み出し制御手段により上記複数の記録媒体に映像信号デ一 夕を書き込む際に、 上記映像信号デ一夕の隣接する垂直方向の画素データをそれぞ れ異なる記録媒体に記録する画素制御手段を備えた、
ことを特徴とする映像信号記録再生装置。
2 . 請求項 1記載の映像信号記録再生装置において、
上記画素制御手段は、 上記書き込みおよび読み出し制御手段により上記複数の記 録媒体に記録された映像信号デー夕を読み出す際に、 上記映像信 ^デー夕の画素 デー夕を上記隣接する画素データに戻す、
ことを特徴とする映像信号記録再生装置。
3 . 請求項 1記載の映像信号記録再生装置において、
上記画素制御手段は、 上記書き込みおよび読み出し制御手段により上記複数の記 録媒体に映像信号デ一夕を書き込む際に、 上^映像信号データの画素データにダ ミー画素デ一夕を挿入する、
ことを特徴とする映像信号記録再生装置。
4 . 請求項 3記載の映像信号記録再生装置において、
上記画素制御手段は、 上記書き込みおよび読み出し制御手段により上記複数の記 録媒体に記録された映像信号データを読み出す際に、 上記映像信号データの画素 データから上記ダミ一画素デ一夕を削除するようにした、
ことを特徴^する映像信号記録再生装置。
5 . 請求： 51 1記載の映像信号記録再生装置において、
上記画素制御手段は、 上記書き込みおよび読み出し制御手段により上記複数の記 録媒体に映像信号データを書き込む際に、 上記映像信^データの画素データに 1走 査線毎にダミー画素データを挿入する、 ことを特徴とする映像信号記録再生装置。
6 . 請求項 5記載の映像信号記錄再生装置において、
上記画素制御手段は、 上記書き込みおよび読み出し制御手段により上記複数の記 録媒体に記録された映像信号デ一夕を読み出す際に、 上記映像信号データの画素 デ一夕から 1走査線毎に上記ダミー画素データを削除するようにした、
ことを特徴とする映像信号記録再生装置。
7 . 請求項 1記載の映像信号記録再生装置において、
上記画素制御手段は、 上記書き込みおよび読み出し制御手段により上記複数の記 録媒体に映像信号データを書き込む際に、 上記映像信号データの画素データに 1走 査線毎に第 1のダミー画素デ一夕を揷入し、 1フレーム毎に第 2のダミー両素を揷 入すると共に、
ことを特徴とする映像信号記録再生装置。
8 . 請求項 7記載の映像信号記録再生装置において、
上記画素制御手段は、 上記書き込みおよび読み出し制御手段により上記複数の記 録媒体に記録された映像信号データを読み出す際に、 上記映像信号データの画素 デ一夕から 1走査線毎に上記第 1のダミー画素デ一夕を削除し、 1フレーム毎に上 記第 2のダミー画素を削除するようにした、
ことを特徴とする映像信号記録再生装置。
9 . 請求項 1記載の映像信号記録再生装置において、
上記画素制御手段は、 上記書き込みおよび読み出し制御手段により上記複数の記 鉍媒体に記録された映像信号データを読み出す際に異常があつたとき、 異常があつ た映像信号データを、 隣接する垂直方向の画素データによりコンシール処理する、 ことを特徴とする映像信号記録再生装置。
10.請求項 3記載の映像信号記録再生装置において、
上記画素制御手段は、 書き込む映像信号データの水平方向の有効画素を抽出する 有効画素抽出部と、 有効画素に対して 1画素のダミー画素を揷入するダミー画素揷 入部と、 走査線数をカウントする走査数カウン夕と、 を備えたことを特徵とする映像信号記録再生装置。
11. 請求項 2記載の映像信号記録再生装置において、
上記画素制御手段は、 読み出した映像信号データの水平方向の有効画素を抽出す る有効画素抽出部と、 読み出しした映像信号データの水平方向の有効画素に対して 補助信号を付加する補助信号付加部と、 読み出した映像信号データの水平方向の有 効画素に挿入された 1画素のダミー画素を削除するダミー画素削除部と、 走査線数 をカウン卜する走査線カウン夕と、
を備えたことを特徴とする映像信号記録再生装置。
12. 請求項 9記載の映像信号記録再生装置において、
上記両素制御手段は、 コンシール処理の対象画素の周囲の 8点のデ一夕読み出し 異常を基に補問および置換の可能性を判定する判定回路と、 上記対象画素の上下の 2点が共に上記データ読み出し異常なしのときに垂直方向の 2点問で補問を行う補 間処理回路と、 上記対象画素の斜め上下の 2点のいずれか 方が上,己データ読み出 し異常なしのときにいずれか一方で単純に置換する置換処理回路と、
を備えたことを特徴とする映像信号記録再生装置。
13. 請求項 1記載の映像信号記録再生装置において、
上記書き込みおよび読み出し制御手段の書き込み制御部は、 映像信 ¾のビットス トリームを画素単位毎にス卜ライビングするデ一夕分割手段と、 ストライビングさ れた複数の画素デ一夕を上記複数の記録媒体に書き込むス卜ライビングュニッ卜 - き込み手段と、 ストライビングされた複数の画素データから生成されたパリティ データを上記複数の記録媒体に書き込むパリティ書き込み手段と、 上記複数の画素 デ一夕およびパリティデ一夕を上記複数の記録媒体に書き込む際の書き込みエラ-- を検出する書き込みエラ一検出手段と、
を備えたことを特徴とする映像信号記録再生装置。
14. 請求項 1記載の映像信号記録再生装置において、
上記書き込みおよび読み出し制御手段の読み出し制御部は、 ストライビングされ た複数の画素データおよびパリティデ一夕を上記複数の記録媒体から読み出すス卜 ライビングュニッ卜読み出し手段と、 上記複数の画素デ一夕およびパリティデータ を上記複数の記録媒体から読み出す際の読み出しエラ一を検出する読み出しエラー 検出手段と、 上記読み出しエラーの発生した画素デ一夕を上記パリティデータを用 いて復元するストライビングュニッ卜復元手段と、 復元されたストライビングされ ている複数の画素データを合成して映像信号のビットス卜リームを生成するデ一夕 合成手段と、
を備えたことを特徴とする映像信号記録再生装置。
15. 各々が独立に駆動される複数の記録再生ュニットを備えた映像信号記録再生装 置において、
供給された映像信号のビットス卜リームを画素単位毎にス卜ライビングするスト ライビング手段と、
上記映像信号の水平方向及び垂直方向に隣接する両素データが夫々異なる記録再 生ュニッ卜に記録されるように、 上記ストライビング手段によってストライビング された画素データを上記複数の記録再生ュニッ卜に対して割当てる記録制御手段と を備えたことを特徴とする映像信号記録再生装置。
16. 請求項 15の映像信号記録再生装置において、
上記記録制御手段は、 上記映像信号の 1水平走査期間毎に、 所定のダミー両素デ一 夕を上記映像信号のビットス卜リームに挿入することによって、 上記垂直方向に隣 接する画素データが夫々異なる記録再生ュニッ卜に記録されるようにすることを特 徵とする映像信号記録再生装置。
17. 請求項 15記載の映像信号記録再生装置において、
上記ストライビング手段によってストライビングされた複数の画素データから、 上 記複数の画素デ一夕のエラ一を検出するためのパリティデータを生成するパリティ 生成手段をさらに備え、
上記記録制御手段は、 上記パリティデ一夕を、 上記ストライビングされた画素デー 夕を記録するための記録再生ュニッ卜とは異なる所定の記録再生ュニッ卜に記録す ることを特徴とする映像信号記録再生装置。
18. 請求項 17記載の映像信号記録再生装置において、
上記複数の記録再生ュニッ卜から、 上記複数の画素データおよび上記複数の画素 デ一夕に対応付けられた上記パリティデー夕を再生する再生制御手段と、 上記再生制御手段によって再生された複数の画素データを、 上記供給された映像信 号のビッ卜ストリームになるように統合する統合手段とをさらに備えたことを特徴 とする映像信号記録再生装置。
19. 請求項 18記載の映像信号記録再生装置において、
上記複数の記録再生ュニットの再生動作の異常によつて複数の画素デー夕が正常に 読み出せなかった場合には、 上記正常に読み出せなかった複数の画素データを、 上 記正常に読み出せなかった数の画素データに隣接する垂直方向の画素デ一夕で補間 する補間手段を備えたことを特徴とする映像信号記録 W生装^。
20. 請求項 18記載の映像信号記録再生装置において、
上記統合手段は、 上記所定の記録再生ュニッ卜から読み出された上記パリティデー 夕に基づいて、 上記複数の記録再生ュニッ卜から読み出された複数の画素デ一夕の エラ一を検出するエラー検出手段を備え、
上記エラー検出手段によってエラ一が検出された両素デ一夕を、 上記エラーが検出 された画素デ一夕に隣接する垂直方向の画素データで補間する補間手段を備えたこ とを特徴とする映像信 ^記録再生装置。
21.各々が独立に駆動される複数の記録再生ュニッ 卜に対して映像信号を記録する 及び上記複数の記録再生ュニッ卜から映像信号を再生する映像信^記録再生方法に おいて、
供給された映像信号のビットストリームを画素単位毎にストライビングし、 上記映像信号の水平方向及び垂直方向に隣接する画素データが夫々異なる記録再生 ュニッ卜に記録されるように， 上記ストライビングされた画素データを夫々上記複 数の記録再生ュニッ卜に対して割当てることを特徴とする映像信号記録再生方法。
22.請求項 21記載の映像信号記録再生方法において、
上記映像信号の 1水平走査期間毎に、 所定のダミー画素データを七記映像信号の ビットストリ一ムに揷入することによって、 上記垂直方向に隣接する画素データが 夫々異なる記録再生ュニットに記録されるようにすることを特徴とする映像信号記 録再生方法。
23.請求項 22記載の映像信号記録再生方法において、
上記ストライビングされた複数の画素デ一夕から、 上記複数の画素デ一夕のエラー を検出するためのパリティデータを生成し、
上記パリティデータを、 上記ストライビングされた画素データを記録するための記 録再生ュニッ卜とは異なる所定の記録再生ュニッ卜に記録することを特徴とする映 像信号記録再生方法。
24.請求項 23記載の映像信号記録再生方法において、
上記複数の記録再生ュニッ卜から、 上記複数の画素データ及び上記複数の画素デ一 夕に対応付けられた上記パリテイデー夕を再生し、
上記再生された複数の画素データを、 上記供給された映像信号のビットストリーム になるように統合することを特徴とする映像信号記録再生方法。
25.請求項 24記載の映像信号記録再生方法において、
上記複数の記録再生ュニッ卜の再生動作の異常によって複数の画素データが正常に 読み出せなかった場合には、 上記正常に読み出せなかった複数の画素デ一夕を、 上 記正常に読み出せなかつた数の画素デー夕に隣接する垂直方^の画素デー夕で補間 することを特徴とする映像信号記録再生方法。
26.請求項 24記載の映像信号記録再生方法において、
上記所定の記録再生ュニッ卜から読み出された上記パリティデ一夕に基づいて、 上 記複数の記録再生ュニッ卜から読み出された複数の画素デ一夕のエラーを検出し、 上記エラ一が検出された画素データを、 上記エラ- -が検出された画素デ一夕に隣接 する垂直方向の画素デ一夕で補間することを特徴とする映像信号記録再生方法。
PCT/JP1997/003447 1996-09-27 1997-09-26 Dispositif et procede destine pour l'enregistrement et la reproduction de signaux video WO1998014008A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US09/077,157 US6339677B1 (en) 1996-09-27 1997-09-26 Picture signal recording and reproducing apparatus and picture signal recording and reproducing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8/256643 1996-09-27
JP25664396 1996-09-27

Publications (1)

Publication Number Publication Date
WO1998014008A1 true WO1998014008A1 (fr) 1998-04-02

Family

ID=17295462

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/003447 WO1998014008A1 (fr) 1996-09-27 1997-09-26 Dispositif et procede destine pour l'enregistrement et la reproduction de signaux video

Country Status (3)

Country Link
US (1) US6339677B1 (ja)
KR (1) KR100549630B1 (ja)
WO (1) WO1998014008A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842422B1 (en) * 1999-06-15 2005-01-11 Marconi Communications, Inc. Data striping based switching system
US6906999B1 (en) 2000-06-30 2005-06-14 Marconi Intellectual Property (Ringfence), Inc. Receiver decoding algorithm to allow hitless N+1 redundancy in a switch
JP4740796B2 (ja) * 2006-05-29 2011-08-03 パナソニック株式会社 画像記録再生装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605688A (ja) * 1983-05-11 1985-01-12 Sony Corp デジタルビデオテ−プレコ−ダ装置
JPH01228382A (ja) * 1988-03-09 1989-09-12 Canon Inc 映像信号記録方法
JPH0738854A (ja) * 1993-07-20 1995-02-07 Matsushita Electric Ind Co Ltd ディスク記録再生方法およびディスク記録再生装置
JPH07235151A (ja) * 1994-02-21 1995-09-05 Sony Corp 映像送出装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2270791B (en) * 1992-09-21 1996-07-17 Grass Valley Group Disk-based digital video recorder
JP3528394B2 (ja) * 1996-01-23 2004-05-17 ソニー株式会社 データ記録再生装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605688A (ja) * 1983-05-11 1985-01-12 Sony Corp デジタルビデオテ−プレコ−ダ装置
JPH01228382A (ja) * 1988-03-09 1989-09-12 Canon Inc 映像信号記録方法
JPH0738854A (ja) * 1993-07-20 1995-02-07 Matsushita Electric Ind Co Ltd ディスク記録再生方法およびディスク記録再生装置
JPH07235151A (ja) * 1994-02-21 1995-09-05 Sony Corp 映像送出装置

Also Published As

Publication number Publication date
KR19990071607A (ko) 1999-09-27
KR100549630B1 (ko) 2006-10-24
US6339677B1 (en) 2002-01-15

Similar Documents

Publication Publication Date Title
US6356701B1 (en) Editing system and method and distribution medium
JP3242671B2 (ja) レベル５ｒａｉｄディスクアレイの記憶容量を高める方法、およびこのような方法によって作られる拡張アレイ
JP2730024B2 (ja) デイジタル情報の記録／再生方法及び装置
US6603922B1 (en) Editing system and editing method
US6308007B1 (en) Recording and reproducing device
JP2004095147A (ja) ストリーミング方式オーディオ・ビジュアル・データをディスク・ドライブに書き込む為の方法
US6223249B1 (en) Apparatus and method for controlling access to one or more disc storage devices
JP4851063B2 (ja) データ記録再生装置及びデータ記録再生方法
WO1998014008A1 (fr) Dispositif et procede destine pour l'enregistrement et la reproduction de signaux video
EP0905693A1 (en) Device and method for recording data and device and method for controlling disk array
JP4140344B2 (ja) 復号化装置及びコンピュータプログラム
JP2000215644A (ja) 画像記録再生装置
JP4006780B2 (ja) 映像信号再生装置と映像信号再生方法
JPH0738854A (ja) ディスク記録再生方法およびディスク記録再生装置
JP2009055503A (ja) 再生方法および装置
JP4419211B2 (ja) 記録媒体制御装置及び記録媒体制御方法
JP4154776B2 (ja) データ記録再生装置および方法ならびにサーバ
JP3855379B2 (ja) データ記録再生方法およびデータ記録再生装置
JP4110496B2 (ja) データ記録再生装置および方法ならびにａｖサーバ
JPH10283122A (ja) ディスク型データ記録再生装置
JPH06103702A (ja) 情報記録再生装置
JP4144137B2 (ja) 映像記録再生装置及びモニター用信号の出力方法
JPH10333840A (ja) データ記録再生装置及びデータ記録再生方法
JPH11316655A (ja) データ記録再生装置および方法ならびにａｖサーバ
JP2010267333A (ja) パリティ機能付きハードディスク装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

WWE Wipo information: entry into national phase

Ref document number: 1019980703883

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09077157

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1019980703883

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1019980703883

Country of ref document: KR