WO1999010861A1 - Dispositif d'affichage a matrice active - Google Patents

Dispositif d'affichage a matrice active Download PDF

Info

Publication number
WO1999010861A1
WO1999010861A1 PCT/JP1998/003663 JP9803663W WO9910861A1 WO 1999010861 A1 WO1999010861 A1 WO 1999010861A1 JP 9803663 W JP9803663 W JP 9803663W WO 9910861 A1 WO9910861 A1 WO 9910861A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
film
bank
display device
active matrix
Prior art date
Application number
PCT/JP1998/003663
Other languages
English (en)
French (fr)
Inventor
Ichio Yudasaka
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to KR10-1999-7003229A priority Critical patent/KR100509239B1/ko
Priority to DE69829357T priority patent/DE69829357T2/de
Priority to EP98937856A priority patent/EP0940796B1/en
Priority to US09/284,774 priority patent/US6373453B1/en
Publication of WO1999010861A1 publication Critical patent/WO1999010861A1/ja
Priority to US12/540,806 priority patent/US20090303165A1/en
Priority to US12/606,219 priority patent/US20100045577A1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Definitions

  • the present invention relates to a thin film transistor such as an EL (Electroluminescence) element or an LED (Light Emitting Diode) element that emits light when a drive current flows through an organic semiconductor film. (Hereinafter referred to as TFT). It relates to an active matrix type display device whose drive is controlled by. Background art
  • An active matrix type display device using a current control type light emitting element such as an EL element or an LED element has been proposed. Since all light emitting elements used in this type of display device emit light by themselves, unlike a liquid crystal display device, there is an advantage that a backlight is not required and the viewing angle dependency is small.
  • FIG. 13 shows a block diagram of an active matrix type display device using such a charge injection type organic thin film EL element.
  • a plurality of scanning line gates are provided on a transparent substrate 10 and extend in a direction intersecting the extending direction of the scanning line gates.
  • a plurality of pixels 7 formed in a matrix by a plurality of data lines sig, a plurality of common power supply lines com in parallel with the data lines sig, a data line si and a scanning line gate. Is configured.
  • a data side driving circuit 3 and a scanning side driving circuit 4 are configured for the data line sig and the scanning line gate.
  • a scanning signal is supplied to each pixel 7 via the scanning line gate.
  • a conduction control circuit 50 and a thin-film light emitting element 40 that emits light based on an image signal supplied from the data line sig via the conduction control circuit 50 are configured.
  • the conduction control circuit 50 is connected to a first TFT 20 in which a scanning signal is supplied to a gate electrode via a scanning line gate, and the conduction control circuit 50 is connected to the first TFT 20 via the first TFT 20 to perform data communication.
  • the storage capacitor cap holds the image signal supplied from the line sig
  • the second TFT 30 supplies the image signal held by the storage capacitor cap to the gate electrode.
  • the second TFT 30 and the thin-film light emitting element 40 are connected in series between a counter electrode op and a common feed line com, which will be described in detail later. When the second TFT 30 is turned on, the thin film light emitting element 40 emits light when a driving current flows from the common power supply line com, and the light emitting state is held for a predetermined period by the holding capacitor cap. You.
  • the active matrix type display device 1A having such a configuration has an island-shaped semiconductor in each of the pixels 7.
  • the first TFT 20 and the second TFT 30 are formed using the film.
  • the gate electrode 21 is configured as a part of the scanning line gate.
  • a data line sig is electrically connected to one of the source / drain regions through a contact hole of the first interlayer insulating film 51, and the other is a drain electrode 22.
  • the drain electrode 22 extends toward the region where the second TFT 30 is to be formed, and the gate electrode 31 of the second TFT 30 is connected to the first interlayer by the extension.
  • a relay electrode 35 is electrically connected to one of the source / drain regions of the second TFT 30 via a contact hole of the first interlayer insulating film 51, and this relay electrode 35 Through the contact hole of the second interlayer insulating film 52
  • the pixel electrode 41 of the thin-film light emitting element 40 is electrically connected.
  • the pixel electrode 41 is formed independently for each pixel 7 as can be seen from FIGS. 14 and 15 (B) and (C).
  • an organic semiconductor film 43 and a counter electrode 0p are laminated in this order.
  • the organic semiconductor film 43 is formed for each pixel 7, but may be formed in a stripe shape over a plurality of pixels 7.
  • the counter electrode op is formed not only on the display section 11 where the pixels 7 are formed but also on the substantially entire surface of the transparent substrate 10.
  • the other of the source / drain regions of the second TFT 30 is connected to the contact hole of the first interlayer insulating film 51.
  • the common feed line com is electrically connected.
  • the extended portion 39 of the common power supply line com sandwiches the first interlayer insulating film 51 as a dielectric film with respect to the extended portion 36 of the gate electrode 31 of the second TFT 30. Opposing each other to form a storage capacitor cap.
  • the counter electrode op to the pixel electrode 41 is different from the liquid crystal active matrix type display device in that the same transparent substrate 10 is used. Since only the second interlayer insulating film 52 is provided between the data line sig and the data line sig above, a large capacitance is parasitic on the data line sig, and the load on the data drive circuit 3 is large.
  • the inventor of the present application has proposed a method of forming a counter electrode op and a de-night line sig and the like. It is proposed to provide a thick insulating film between the bank layer (bank / region where the diagonal line on the lower left is marked with a wide pitch) to reduce the parasitic capacitance on the data line sig. At the same time, by surrounding the formation region of the organic semiconductor film 43 with this insulating film (bank layer bank), the liquid material (discharged liquid) discharged from the ink head can be separated from the organic semiconductor film.
  • the opposing electrode op of the display section 11 and the terminal 1 2 The space is completely insulated and no display can be made.
  • an object of the present invention is to provide an active matrix device in which a thick insulating film is formed around an organic semiconductor film to suppress a parasitic capacitance and the like, in which a disconnection does not occur in a counter electrode formed on the thick insulating film.
  • An object of the present invention is to provide a trick type display device. Disclosure of the invention
  • the present invention provides a semiconductor device, comprising: a plurality of scanning lines on a substrate; a plurality of data lines extending in a direction intersecting a direction in which the scanning lines extend; And a display unit composed of a plurality of pixels formed in a matrix by the scanning lines.
  • Each of the pixels is supplied with a scanning signal to the gate electrode via the scanning line.
  • a conduction control circuit including a TFT, a pixel electrode formed for each pixel, an organic semiconductor film laminated on the pixel electrode, and at least an entire surface of the display section on the organic semiconductor film.
  • a thin-film light-emitting element including a formed counter electrode, wherein the thin-film light-emitting element emits light based on an image signal supplied from the data line via the conduction control circuit.
  • the formation region of the organic semiconductor film is partitioned by an insulating film formed thicker than the organic semiconductor film below the counter electrode.
  • the insulating film is characterized in that it has a discontinuous portion connecting the opposing electrode portions of each pixel via a flat portion having no step due to the insulating film.
  • the counter electrode is formed at least on the entire surface of the display portion and is in a state of facing the data line, a large capacitance is parasitic on the data line as it is.
  • a thick insulating film is interposed between the data line and the counter electrode, it is possible to prevent the parasitic capacitance from being present in the data line.
  • the load on the data side driving circuit can be reduced, so that power consumption can be reduced or display operation can be speeded up.
  • the insulating film may form a large step and may cause disconnection of a counter electrode formed on the upper layer side. A break is formed at the position of, and this part is flattened.
  • the counter electrode in each region is electrically connected through a portion formed in the flat portion, so that even if the portion is disconnected due to a step caused by the insulating film, it corresponds to a discontinuous portion of the insulating film. Since the electrical connection is securely made via the flat portion, the problem of disconnection of the opposing substrate does not occur. Therefore, in an active matrix type display device, even if a thick insulating film is formed around the organic semiconductor film to suppress parasitic capacitance and the like, the counter electrode formed above the insulating film is disconnected. Since display does not occur, the display quality and reliability of the active matrix display device can be improved.
  • the conduction control circuit includes a first TFT to which the scanning signal is supplied to a gate electrode, and a first TFT to which the gate electrode is connected to the data line via the first TFT.
  • the second TFT It is preferable that the thin film light emitting element and the thin film light emitting element are connected in series between a common power supply line for supplying a drive current, which is provided separately from the data line and the scan line, and the counter electrode.
  • it is possible to configure the conduction control circuit with one TFT and a storage capacitor but from the viewpoint of improving display quality, it is possible to configure the conduction control circuit of each pixel with two TFTs and a storage capacitor. preferable.
  • the insulating film is used as a bank layer for preventing a discharge liquid from protruding when the organic semiconductor film is formed in a region partitioned by the insulating film by an ink jet method.
  • the insulating film preferably has a thickness of 1 ⁇ m or more.
  • the insulating film surrounds a region where the organic semiconductor film is formed by being formed along the data line and the scanning line, an extension of the data line is provided.
  • the discontinuous portion is formed between pixels that are adjacent in the installation direction, between pixels that are adjacent in the direction in which the scanning line extends, or between adjacent pixels in both directions.
  • the insulating film may be extended in a stripe shape along the data line, and in this case, at least one end in the extending direction may be provided.
  • the discontinuous portion may be formed.
  • the formation region of the pixel electrode a region overlapping with the formation region of the conduction control circuit is covered with the insulating film. That is, in the formation region of the pixel electrode, the thick insulating film is opened only in a flat portion where the conduction control circuit is not formed. It is preferable that the organic semiconductor film is formed only inside the thick insulating film. With this configuration, it is possible to prevent display unevenness due to variation in the thickness of the organic semiconductor film. Also, even if a pixel electrode is formed, in a region overlapping with the conduction control circuit, a driving current flows between the counter electrode and the organic semiconductor, for example.
  • the drive current flowing through the organic semiconductor film in a portion that does not contribute to display can be said to be a reactive current from the viewpoint of display. Therefore, in the present invention, the above-mentioned thick insulating film is formed in a portion where such a reactive current would otherwise flow, and the drive current is prevented from flowing therethrough. As a result, the current flowing through the common power supply line can be reduced, and accordingly, if the width of the common power supply line is reduced, the light emitting area can be increased, and the luminance and contrast can be increased. The display performance such as the ratio can be improved.
  • a data-side driving circuit for supplying a data signal via the data line
  • a scanning-side driving circuit for supplying a scanning signal via the scanning line.
  • the insulating film is also formed on an upper layer side of the scanning side driving circuit and the data side driving circuit, and the insulating film is formed between the formation region of the scanning side driving circuit and the data side driving circuit.
  • the counter electrode may be provided with a discontinuous portion that connects the display portion side and the substrate outer peripheral side via a flat portion having no step due to the insulating film. I like it.
  • the counter electrode on the display unit side and the counter electrode on the outer peripheral side of the substrate can be connected. Are connected via a flat portion having no step due to the insulating film, and electrical connection between the counter electrode on the display portion side and the counter electrode on the outer peripheral side of the substrate can be secured.
  • the insulating film when the insulating film is made of an organic material such as a resist film, a thick film can be easily formed.
  • the insulating film when the insulating film is made of an inorganic material, it is possible to prevent deterioration of the organic semiconductor film even in a state of being in contact with the organic semiconductor film.
  • FIG. 1 is a block diagram schematically showing an overall layout of an active matrix type display device according to Embodiment 1 of the present invention.
  • FIG. 2 is a plan view showing one of the pixels included in the active matrix type display device shown in FIG.
  • FIGS. 3 (A), (B), and (C) are a cross-sectional view taken along line AA ′, a cross-sectional view taken along line B-B ′, and a cross-sectional view taken along line C-C ′ of FIG.
  • FIG. 4 is a block diagram schematically showing the overall layout of an active matrix display device according to a first modification of the first embodiment of the present invention.
  • FIG. 5 is a plan view showing one of the pixels included in the active matrix type display device shown in FIG.
  • FIGS. 6 (A), (B) and (C) are respectively a sectional view taken along the line AA ′, a sectional view taken along the line BB ′ and a sectional view taken along the line C-C ′ of FIG.
  • FIG. 7 is a block diagram schematically showing the overall layout of an active matrix display device according to a second modification of the first embodiment of the present invention.
  • FIG. 8 is a plan view showing one of the pixels included in the active matrix type display device shown in FIG.
  • FIG. 10 is a block diagram schematically showing an entire layout of an active matrix display device according to Embodiment 2 of the present invention.
  • FIG. 11 is a plan view showing one of the pixels included in the active matrix display device shown in FIG.
  • FIGS. 12 (A :), (B) and (C) are the sectional views taken along the lines A--A ', B--B', and C-C 'of FIG. 11, respectively.
  • FIG. 13 is a block diagram schematically showing the overall layout of an active matrix display device according to a conventional example and a comparative example of the present invention.
  • FIG. 14 is a plan view showing one of the pixels included in the active matrix type display device shown in FIG.
  • FIGS. 15 (A), (B), and (C) are sectional views taken along lines AA ′, BB ′, and CC ′ of FIG. 14, respectively.
  • FIGS. 16 (A), (B), and (C) are respectively other A sectional views, BB ′ sectional views, and CC ′ sectional views of FIG. -[Explanation of symbols]
  • FIG. 1 is a block diagram schematically showing the entire layout of an active matrix display device.
  • FIG. 2 is a plan view showing one of the pixels formed therein, and FIGS. 3 (A) and (B)
  • (C) is a sectional view taken along the line AA ′, a sectional view taken along the line BB ′, and a sectional view taken along the line C-C ′ in FIG. 2, respectively.
  • a central portion of a transparent substrate 10 as a base is a display portion 11.
  • a data driving circuit 3 for outputting an image signal is formed at an end of the data line sig, and a scanning signal is output at an end of the scanning line gate.
  • the scanning drive circuit 4 is configured.
  • an N-type TFT and a P-type TFT constitute a complementary TFT
  • the complementary TFT includes a shift register circuit, a level shift circuit, and an analog switch circuit. And so on.
  • a plurality of scanning line gates and a direction in which the scanning line gates extend are formed on the transparent substrate 10, as in the active matrix substrate of the liquid crystal active matrix type display device.
  • Each pixel 7 has a conduction control circuit 50 supplied with a scanning signal via a scanning line gate, and emits light based on an image signal supplied from a data line sig via the conduction control circuit 50.
  • a thin-film light-emitting element 40 is a thin-film light-emitting element 40.
  • the conduction control circuit 50 includes a first TFT 20 in which a scanning signal is supplied to a gate electrode via a scanning line gate, and a data signal transmitted through the first TFT 20.
  • the storage capacitor cap holds the image signal supplied from the line sig, and the second TFT 30 is supplied with the image signal held by the storage capacitor cap to the gate electrode.
  • the second TFT 30 and the thin-film light emitting element 40 are connected in series between a common electrode op and a common power supply line com, which will be described in detail later.
  • any of the pixels 7 has an island-shaped semiconductor.
  • the first TFT 20 and the second TFT 30 are formed using a film (silicon film).
  • the gate electrode 21 is configured as a part of the scanning line gate.
  • the data line sig is electrically connected to one of the source and drain regions via the contact hole of the first interlayer insulating film 51, and the drain electrode 22 is electrically connected to the other. Connected to.
  • the drain electrode 22 extends toward the region where the second TFT 30 is to be formed, and the gate electrode 31 of the second TFT 30 is provided in the extended portion. They are electrically connected via the contact holes of the interlayer insulating film 51.
  • One of the source and drain regions of the second TFT 30 is simultaneously connected with the data line sig through the contact hole of the first interlayer insulating film 51.
  • the formed relay electrode 35 is electrically connected to a transparent pixel electrode 4 made of an ITO film of the thin-film light-emitting element 40 via a contact hole of the second interlayer insulating film 52. 1 is electrically connected.
  • the pixel electrode 41 is formed independently for each pixel 7.
  • an organic semiconductor film 43 made of polyphenylenevinylene (PPV) and the like and a counter electrode op made of a metal film made of lithium-containing aluminum or calcium are laminated in this order.
  • the light emitting element 40 is configured.
  • the organic semiconductor film 43 is formed in each pixel 7, but may be formed in a stripe shape over a plurality of pixels 7.
  • the counter electrode 0p is formed in the entire display section 11 and in a region excluding the periphery of the portion of the transparent substrate 10 where the terminal 12 is formed.
  • the terminal 12 includes a terminal of the counter electrode op connected to a wiring (not shown) formed simultaneously with the counter electrode op.
  • the thin-film light-emitting device 40 has a structure in which a hole injection layer is provided to increase luminous efficiency (hole injection rate), a structure in which an electron injection layer is provided to increase luminous efficiency (electron injection rate), A structure in which both an injection layer and an electron injection layer are formed can be adopted.
  • the other of the source / drain regions of the second TFT 30 is connected via the connection hole of the first interlayer insulating film 51.
  • the feed line com is electrically connected.
  • the extended portion 39 of the common power supply line com is located between the extended portion 36 of the gate electrode 31 of the second TFT 30 and the first interlayer insulating film 51 as a dielectric film. They face each other and form a storage capacity cap.
  • the active matrix display device 1 when the first TFT 20 is selected by the scanning signal and turned on, the image signal from the data line sig is changed to the first TFT 20.
  • the second TF While being applied to the gate electrode 31 of T30, an image signal is written to the storage capacitor cap via the first TFT 20.
  • the second TFT 30 when the second TFT 30 is turned on, a voltage is applied with the counter electrode 0 p and the pixel electrode 41 as the negative electrode and the positive electrode, respectively, and the region where the applied voltage exceeds the threshold voltage is applied.
  • the current (drive current) flowing through the organic semiconductor film 43 rapidly increases.
  • the light emitting element 40 emits light as an electroluminescence element or an LED element, and the light of the light emitting element 40 is reflected by the counter electrode op and transmits through the transparent pixel electrode 41 and the transparent substrate 10. And emitted.
  • the driving current for performing such light emission flows through a current path composed of the counter electrode op, the organic semiconductor film 43, the pixel electrode 41, the second TFT 30, and the common power supply line com.
  • the second TFT 30 is turned off, the flow stops.
  • the gate electrode of the second TFT 30 is held at the potential corresponding to the image signal by the storage capacitor cap even if the first TFT 20 is turned off. Remains on. Therefore, the drive current continues to flow through the light emitting element 40, and this pixel remains in the lighting state. This state is maintained until a new image is written to the storage capacitor cap and the second TFT 30 is turned off.
  • FIGS. 3 As shown in Figures (A), (B) and (C), along with the data line sig and the scanning line gate, a thick insulating film consisting of a resist film or polyimide film (bank layer bank / (A region in which a diagonal line inclined downward and to the left is indicated by a wide pitch) is provided, and a counter electrode 0p is formed on the upper layer side of this non-layer bank. Therefore, a second interlayer insulating film is provided between the data line sig and the counter electrode 0 p. Since a thick bank layer of 5 2 is interposed, the parasitic capacitance on the data line sig is extremely small. Therefore, the load on the drive circuits 3 and 4 can be reduced, and low power consumption or high-speed display operation can be achieved.o
  • a bank layer bank (a formation region is hatched) is also formed in a peripheral region of the transparent substrate 10 (a region outside the display unit 11). Therefore, both the overnight driving circuit 3 and the scanning driving circuit 4 are covered by the nonk layer bank.
  • the counter electrode 0p needs to be formed at least in the display section 11, and need not be formed in the drive circuit area. However, since the opposing electrode op is usually formed by the mask sputtering method, the alignment accuracy is poor, and the opposing electrode op
  • the bank layer bank is interposed between the wiring layer of the drive circuit and the counter electrode op. . Therefore, it is possible to prevent the parasitic capacitance of the drive circuits 3 and 4, so that the load on the drive circuits 3 and 4 can be reduced, and low power consumption or high-speed display operation can be achieved.
  • a bank layer bank is also formed in a region overlapping with the relay electrode 35 of the conduction control circuit 50 in the region where the pixel electrode 41 is formed. Therefore, the organic semiconductor film 43 is not formed in a region overlapping with the relay electrode 35. That is, since the organic semiconductor film 43 is formed only in a flat portion of the region where the pixel electrode 41 is formed, the organic semiconductor film 43 is formed to have a constant film thickness and does not cause display unevenness. If there is no bank layer bank in a region overlapping with the relay electrode 35, a driving current flows between this portion and the counter electrode 0p, and the organic semiconductor film 43 emits light.
  • this light is sandwiched between the relay electrode 35 and the counter electrode op and is not emitted outside and does not contribute to display. Does not contribute to such display
  • the drive current flowing in the part can be said to be a reactive current in terms of display.
  • a bank layer bank is formed in a portion where such a reactive current would otherwise flow, and a drive current is prevented from flowing there, so that a useless current flows through the common power supply line com. Can be prevented. Therefore, the width of the common feed line com may be narrower accordingly. As a result, the light emitting area can be increased, and the display performance such as luminance and contrast ratio can be improved.
  • the non-link layer b an k has a discontinuous portion off f at a portion corresponding to a portion between the adjacent pixels 7 in the extending direction of the data line s ig.
  • a discontinuous portion off is formed in a portion corresponding to the pixel 7 adjacent in the extending direction of the scanning line gate.
  • a discontinuous portion off is formed at each end of the scanning line gate in the extending direction of the data line sig and the scanning line gate.
  • discontinuous portion 0ff does not have a thick bank layer bank, it is a flat portion without a large step caused by the bank layer bank, and the counter electrode op formed in this portion does not break. . Therefore, the opposing electrodes 7 of each pixel 7 are surely connected via a flat portion having no step due to the bank layer. Therefore, even if a thick insulating film (bank layer bank) is formed around the pixel 7 to suppress the parasitic capacitance, etc., the opposing electrode op formed on the thick insulating film (bank layer bank) is disconnected. Does not occur.
  • the bank layer bank formed on the upper layer side of the scanning drive circuit 4 and the data drive circuit 3 is located between the formation area of the scan drive circuit 4 and the data drive circuit 3 formation area.
  • a break 0ff is formed at the corresponding position.
  • the counter electrode 0 p on the display unit 11 side and the counter electrode 0 p on the outer peripheral side of the substrate are connected via a discontinuous portion off of the bank layer bank, and the discontinuous portion off is also caused by the bank layer bank. It is a flat part without a step. Therefore, since the opposing electrode op formed at the discontinuous portion off does not break, the opposing electrode op on the display portion 11 and the opposing electrode 0 p on the outer peripheral side of the substrate are separated by the bank layer bank.
  • the terminal 12 connected to the opposing electrode op on the outer peripheral side of the substrate is securely connected to the opposing electrode op of the display unit 11 via the discontinuous portion off.
  • the no- and b-layers b an k function as black matrix, and the display quality such as contrast ratio is improved. That is, in the active matrix type display device 1 according to the present embodiment, since the opposing electrode op is formed on the entire surface of the pixel 7 on the front surface side of the transparent substrate 10, the light reflected by the opposing electrode 0 is condensed. Reduce the trust ratio. However, if the bank layer bank, which has the function of preventing parasitic capacitance, is composed of a black resist, the bank layer bank also functions as black matrix and blocks light reflected from the counter electrode oP. Therefore, the contrast ratio is improved.
  • the bank layer bank formed in this manner is configured to surround the formation region of the organic semiconductor film 43, in the manufacturing process of the active matrix type display device, the bank layer is discharged from the ink head.
  • the organic semiconductor film 43 is formed from the liquid material (discharge liquid) that has been formed, the discharge liquid is dammed to prevent the discharge liquid from protruding to the side.
  • the steps up to manufacturing the first TFT 20 and the second TFT 30 on the transparent substrate 10 are the same as those of the liquid crystal active device. Since the process is substantially the same as the process for manufacturing the active matrix substrate of the matrix type display device 1, its outline can be simply described with reference to FIGS. 3 (A), (B) and (C). explain.
  • the thickness of the transparent substrate 10 may be reduced to about 2000-500 by plasma CVD using TEOS (tetrathoxysilane) or oxygen gas as a source gas.
  • TEOS tetrathoxysilane
  • oxygen gas as a source gas.
  • the thickness of the underlayer protection film is reduced to about 300 to 70 by plasma CVD on the surface of the underlayer protection film.
  • a semiconductor film made of a 0-angstrom amorphous silicon film is formed.
  • a crystallization process such as laser or solid phase growth is performed on the semiconductor film made of the amorphous silicon film to crystallize the semiconductor film into a polysilicon film.
  • the semiconductor film is patterned into an island-shaped semiconductor film, and the surface thereof is formed by plasma CVD using TEOS (tetraethoxysilane) or oxygen gas as a source gas.
  • TEOS tetraethoxysilane
  • oxygen gas as a source gas.
  • a conductive film made of a metal film such as aluminum, tantalum, molybdenum, titanium, tungsten, or the like is formed by a sputtering method, and then patterned to form gate electrodes 21, 3. 1 and an extended portion 36 of the gate electrode 31 are formed (gate electrode forming step). In this process, a scanning line g a t e is formed.
  • a second interlayer insulating film 52 is formed, and a contact hole is formed in this interlayer insulating film at a portion corresponding to the relay electrode 35.
  • the ITO film is patterned and electrically connected to the source-drain region of the second TFT 30 via a contact hole.
  • a pixel electrode 41 connected to each pixel is formed for each pixel 7.
  • this resist is patterned so as to remain along the scanning line gate and the data line sig. Form.
  • a discontinuous portion o f f is formed in a predetermined portion of the link layer b an k. At this time, the resist part to be left along the overnight line sig is made wide so as to cover the common feed line cm. As a result, the region where the organic semiconductor film 43 of the light emitting element 40 is to be formed is surrounded by the bank layer bank.
  • the respective organic semiconductor films 43 corresponding to R, G, and B are formed using the ink jet method in a region partitioned in a matrix by the bank of the ink layer.
  • a liquid material (precursor) for forming the organic semiconductor film 43 is discharged from the inkjet head to the inner region of the bank layer bank, and is fixed in the inner region of the bank layer bank.
  • an organic semiconductor film 43 is formed.
  • the puncture layer bank is made of a resist, it is water repellent.
  • the precursor of the organic semiconductor film 43 uses a hydrophilic solvent, even if the bank layer bank that defines the region where the organic semiconductor film 43 is formed has a discontinuous portion off, Such a break off Is narrow, the coating region of the organic semiconductor film 43 is definitely defined by the bank layer bank, and does not protrude into the adjacent pixels 7. Therefore, the organic semiconductor film 43 and the like can be formed only in the predetermined region.
  • the precursor discharged from the inkjet head swells to a thickness of about 2111 to about 4 m due to the effect of surface tension, so that the bank layer bank has a thickness of about 1 m to about 3 m. Thickness is required.
  • the thickness of the organic semiconductor film 43 after fixing is from about 0.05 m to about ⁇ 0.2 ⁇ m. If the partition composed of the bank layer bank is at least l ⁇ m in height in advance, the nonk layer bank functions sufficiently as a partition even if the nonk layer is not water repellent. If such a thick bank layer bank is formed, the formation region can be defined even when the organic semiconductor film 43 is formed by a coating method instead of the injection method.
  • each organic semiconductor film 43 corresponding to:, G, and B can be formed in a predetermined region by using an ink jet method.
  • the liquid crystal display device 1 can be manufactured with high productivity.
  • TFTs are also formed in the data-side drive circuit 3 and the scan-side drive circuit 4 shown in FIG. 1, but these TFTs use all or a part of the process of forming a TFT in the pixel 7 described above. It is done. Therefore, the TFT constituting the drive circuit is also formed between the same layers as the TFT of the pixel 7.
  • the first TFT 20 and the second TFT 30 both may be N-type, both may be P-type, one may be N-type and the other may be P-type. Even in the case of a combination, a TFT can be formed by a known method, and a description thereof will be omitted.
  • FIG. 4 shows the overall layout of the active matrix display.
  • FIG. FIG. 5 is a plan view showing one of the pixels constituted therein, and FIG. 6 (A), (B) and (C) are cross-sectional views taken along line AA ′ of FIG. 5, respectively. It is a B-B 'cross-sectional view and C-C' cross-sectional view. Since the basic configuration of the present embodiment is the same as that of the first embodiment, the same reference numerals are given to the same portions in the respective drawings, and detailed description thereof is omitted.
  • the active matrix type display device 1 of the present embodiment also has a data line sig and a scanning line.
  • a thick insulating film consisting of a resist film (bank layer bank / region with a lower left diagonal line with a wide pitch) is provided, and a counter electrode op is formed on the upper layer side of the bank layer bank. It is. For this reason, since the second interlayer insulating film 52 and the thick bank layer bank are interposed between the data line sig and the counter electrode op, the capacitance parasitic on the data line sig is extremely small. Therefore, the load on the driving circuits 3 and 4 can be reduced, and low power consumption or high-speed display operation can be achieved.
  • a bank layer bank (a formation region is hatched) is also formed in a peripheral region of the transparent substrate 10 (a region outside the display unit 11). Therefore, both the data side drive circuit 3 and the scan side drive circuit 4 are covered by the link layer bank. For this reason, even when the opposing electrode op overlaps the formation region of these driving circuits, the bank layer bank is interposed between the wiring layer of the driving circuit and the opposing electrode 0 p. Therefore, it is possible to prevent the parasitic capacitance of the drive circuits 3 and 4, thereby reducing the load on the drive circuits 3 and 4 and achieving low power consumption or high-speed display operation.
  • a bank layer bank is also formed in a region overlapping with the relay electrode 35 of the conduction control circuit 50 in the region where the pixel electrode 41 is formed. As a result, unnecessary reactive current can be prevented from flowing. Therefore, the width of the common feed line c 0 m may be narrower accordingly.
  • the bank layer bank is formed along the data line sig and the scanning line gate, all the pixels 7 are surrounded by the nonk layer bank. For this reason, since the organic semiconductor films 43 corresponding to R, G, and B can be formed in a predetermined region by using the ink jet method, a full-color active matrix type display device 1 is provided. Can be manufactured with high productivity.
  • a discontinuous portion 0 f; f is formed in a portion corresponding to a portion between the pixels 7 adjacent in the extending direction of the scanning line g ate. Further, in the non-k layer b ank, a discontinuous portion of f f is formed at each end of the extension line s ig and the scanning line g ate in the extending direction. Further, the bank layer bank formed on the upper layer side of the scanning side drive circuit 4 and the data side drive circuit 3 is formed between the area where the scan side drive circuit 4 is formed and the area where the data side drive circuit 3 is formed. A discontinuous portion off is formed at a position corresponding to the gap. Therefore, the opposing electrode op is securely connected via a flat portion (a discontinuous portion offf) having no step due to the nonk layer bank, and is not disconnected.
  • FIG. 7 is a block diagram schematically showing the entire layout of the active matrix type display device.
  • FIG. 8 is a plan view showing one of the pixels formed therein, and FIGS. 9 (A), (B) and (C) are cross-sectional views taken along line A--A 'of FIG. — B 'cross-section and C-C' cross-section. Since the basic configuration of the present embodiment is the same as that of the first embodiment, the same reference numerals are given to the same portions in the respective drawings, and detailed description thereof is omitted.
  • FIGS 7, 8, and 9 (A), (B), (C)
  • a thick insulating film made of a resist film (bank layer bank / diagonal line on the lower left) is formed along the data line sig and the scanning line gate.
  • a counter electrode op is formed on the upper layer side of the bank layer bank.
  • the second interlayer insulating film 52 and the thick bank layer bank are interposed between the data line sig and the counter electrode op, the parasitic capacitance on the data line sig is extremely small. . Therefore, the load on the driving circuits 3 and 4 can be reduced, and low power consumption or high-speed display operation can be achieved.
  • a bank layer bank (a formation region is hatched) is also formed in a peripheral region of the transparent substrate 10 (a region outside the display unit 11). Therefore, both the overnight driving circuit 3 and the scanning driving circuit 4 are covered by the bank layer bank. For this reason, even when the counter electrode 0 p overlaps the formation region of these drive circuits, the bank layer bank is interposed between the wiring layer of the drive circuit and the counter electrode op. Therefore, it is possible to prevent the parasitic capacitance of the drive circuits 3 and 4, so that the load on the drive circuits 3 and 4 can be reduced, and power consumption can be reduced or the display operation can be speeded up.
  • the bank layer bank is also formed in a region overlapping with the relay electrode 35 of the conduction control circuit 50 in the region where the pixel electrode 41 is formed, a useless reactive current flows. This can be prevented. Therefore, the width of the common power supply line cm may be correspondingly narrow.
  • each pixel 7 is surrounded by the no- and black-layer bank.
  • the organic semiconductor films 43 corresponding to R, G, and B can be formed in a predetermined region by using the ink jet method, a full-color active matrix type display device is provided. Can be manufactured with high productivity.
  • a discontinuity portion 0: ff is formed in a portion corresponding to the pixel 7 adjacent in the extending direction of the data line sig.
  • a discontinuous portion off is formed at each end of the extension line s ig and the scanning line a te in the extending direction.
  • the bank layer bank formed on the upper layer side of the scanning side drive circuit 4 and the data side drive circuit 3 corresponds to a region between the formation area of the scan side drive circuit 4 and the formation area of the data side drive circuit 3 A break off is formed at the position. Therefore, the opposing electrode op is reliably connected via a flat portion (interrupted portion offf) without a step caused by the ink layer b ank, and is not disconnected.
  • FIG. 10 is a block diagram schematically showing the overall layout of the active matrix type display device.
  • FIG. 11 is a plan view showing one of the pixels included therein, and FIG. 12 (A),
  • (B) and (C) are a sectional view taken along the line A-A ', a sectional view taken along the line B-B' and a sectional view taken along the line CC 'of FIG. Since the basic configuration of the present embodiment is the same as that of the first embodiment, the same reference numerals are given to the same portions in the respective drawings, and detailed description thereof will be omitted.
  • the active matrix type display device 1 of the present embodiment has Along the line sig, a thick insulating film made of a resist film (bank layer bank / a region with diagonally slanted lines at a wide pitch) is formed in a stripe shape, and a counter electrode is formed above the bank layer bank. 0 is formed. Therefore, since the second interlayer insulating film 52 and the thick bank layer bank are interposed between the data line sig and the counter electrode op, the parasitic capacitance on the data line sig is extremely small. Therefore, Driving The load on the driving circuits 3 and 4 can be reduced, and low power consumption or high-speed display operation can be achieved.
  • a bank layer bank (a formation region is hatched) is also formed in a peripheral region of the transparent substrate 10 (a region outside the display unit 11). Therefore, since both the data-side drive circuit 3 and the scan-side drive circuit 4 are covered by the non-layer bank, even when the counter electrode 0p overlaps the formation region of these drive circuits. Therefore, a bank layer bank is interposed between the wiring layer of the drive circuit and the counter electrode op. Therefore, it is possible to prevent the parasitic capacitance of the drive circuits 3 and 4, so that the load on the drive circuits 3 and 4 can be reduced, and power consumption can be reduced or the display operation can be speeded up.
  • the bank layer bank is formed along the data line sig, R, G, and R are formed in the area divided into stripes by the bank layer bank by using the injection method. Since each organic semiconductor film 43 corresponding to B can be formed in a strip shape, a full-color active matrix display device 1 can be manufactured with high productivity.
  • a discontinuous portion off is formed in the bank layer bank at the end of the data line sig in the extending direction. Therefore, the opposing electrode 0 p of each pixel 7 is connected to the opposing electrode op of the adjacent pixel 7 over the thick bank layer bank in the extending direction of the scanning line gate. Nevertheless, if the direction of extension of the data line sig is reduced, the counter electrode op of each pixel 7 is cut off at the end of the data line sig (flat without any step due to the bank layer bank). ) Is connected to a row of pixels 7 adjacent in the direction in which the scanning line gate extends. Therefore, it can be said that the opposing electrode 0 p of each pixel 7 is connected to the opposing electrode 0 p of another pixel 7 via a flat portion having no step due to the bank layer bank. Of the opposite electrode 0 p Absent.
  • the non-layer bank (insulating film) is made of an organic material such as a resist film or a polyimide film, a thick film can be easily formed.
  • the organic semiconductor film 43 is in contact with the organic semiconductor film 43. It is possible to prevent deterioration of quality.
  • the storage capacitor cap may be formed between the scanning line gate and the capacitor line formed in parallel, in addition to the structure formed between the common power supply line cmm. Applicability of the invention
  • the capacitance may be parasitic on the data line. And can be prevented. Therefore, the load on the data-side drive circuit can be reduced, so that low power consumption and high-speed display operation can be achieved.
  • a discontinuous portion is formed at a predetermined position of the thick insulating film, and this portion is flattened. Therefore, the counter electrode of each region is electrically connected through the portion formed in the flat portion, so that even if there is a disconnection at this portion due to a step caused by the insulating film, the opposing electrode may be interrupted at the portion of the insulating film.

Description

明細 ァクティ ブマ ト リ クス型表示装置 技術分野
本発明は、 有機半導体膜に駆動電流が流れるこ とによって発光す る E L (エレク ト 口ル ミ ネ ッセ ンス） 素子または L E D (発光ダイ オー ド） 素子などの薄膜発光素子を薄膜 ト ラ ンジスタ （以下、 T F Tという。 ） で駆動制御するアクティ ブマ ト リ クス型表示装置に関 するものである。 背景技術
E L素子または L E D素子などの電流制御型発光素子を用いたァ クティ ブマ ト リ クス型の表示装置が提案されている。 このタイ プの 表示装置に用いられる発光素子はいずれも 自己発光するため、 液晶 表示装置と違ってバックライ ト を必要とせず、 また、 視野角依存性 が少ないなどの利点もある。
第 1 3図は、 このような電荷注入型の有機薄膜 E L素子を用いた アクティ ブマ ト リ クス型表示装置のブロ ック図を示してある。 この 図に示すアクティ ブマ ト リ クス型表示装置 1 Aでは、 透明基板 1 0 上に、 複数の走査線 g a t e と、 該走査線 g a t eの延設方向に対 して交差する方向に延設された複数のデ一夕線 s i gと、 該デ一夕 線 s i gに並列する複数の共通給電線 c o mと、 データ線 s i と 走査線 g a t e とによってマ ト リ クス状に形成された複数の画素 7 とが構成されている。 データ線 s i gおよび走査線 g a t eに対し てはデータ側駆動回路 3および走査側駆動回路 4が構成されている 各々の画素 7には、 走査線 g a t eを介して走査信号が供給される 導通制御回路 5 0 と、 この導通制御回路 5 0 を介してデ一夕線 s i gから供給される画像信号に基づいて発光する薄膜発光素子 4 0 と が構成されている。 ここに示す例において、 導通制御回路 5 0 は、 走査線 g a t eを介して走査信号がゲー ト電極に供給される第 1 の T F T 2 0 と、 この第 1 の T F T 2 0 を介してデ一夕線 s i gから 供給される画像信号を保持する保持容量 c a p と、 この保持容量 c a pによつて保持された画像信号がゲー ト電極に供給される第 2の T F T 3 0 とから構成されている。 第 2 の T F T 3 0 と薄膜発光素 子 4 0 とは、 詳し く は後述する対向電極 o p と共通給電線 c o mと の間に直列に接続している。 この薄膜発光素子 4 0は、 第 2 の T F T 3 0 がオン状態になったときには共通給電線 c o mから駆動電流 が流れ込んで発光する とともに、 この発光状態は保持容量 c a pに よって所定の期間、 保持される。
このような構成のアクティ ブマ ト リ クス型表示装置 1 Aでは、 第 1 4図および第 1 5図 （ A ) 、 （ B ) に示すよう に、 いずれの画素 7 においても、 島状の半導体膜を利用 して第 1 の T F T 2 0および 第 2 の T F T 3 0が形成されている。 第 1 の T F T 2 0 は、 ゲー ト 電極 2 1 が走査線 g a t eの一部として構成されている。 第 1 の T F T 2 0 は、 ソース · ドレイ ン領域の一方に第 1層間絶縁膜 5 1 の コ ンタクホールを介してデ一夕線 s i gが電気的に接続し、 他方に は ド レイ ン電極 2 2 が電気的に接続している。 ドレイ ン電極 2 2 は、 第 2の T F T 3 0の形成領域に向けて延設されてお り、 この延設部 分には第 2 の T F T 3 0のゲー ト電極 3 1 が第 1 の層間絶縁膜 5 1 のコ ンタク トホ一ルを介して電気的に接続している。 第 2の T F T 3 0のソース · ド レイ ン領域の一方には、 第 1 の層間絶縁膜 5 1 の コ ンタク トホールを介して中継電極 3 5が電気的に接続し、 この中 継電極 3 5 には第 2 の層間絶縁膜 5 2のコンタク トホールを介して 薄膜発光素子 4 0の画素電極 4 1が電気的に接続している。
画素電極 4 1は、 第 1 4図および第 1 5図 （ B ) 、 （ C ) からわ かるように各画素 7毎に独立して形成されている。 画素電極 4 1の 上層側には、 有機半導体膜 4 3および対向電極 0 pがこの順に積層 されて,いる。 有機半導体膜 4 3は画素 7毎に形成されているが、 複 数の画素 7に跨がってス トライ プ状に形成される場合もある。 第 1 3図からわかるように、 対向電極 o pは、 画素 7が構成されている 表示部 1 1だけでなく、 透明基板 1 0の略全面に形成されている。
再び、 第 1 4図および第 1 5図 （A ) において、 第 2の T F T 3 0のソース · ドレイ ン領域のもう一方には、 第 1の層間絶縁膜 5 1 のコンタク トホ一ルを介して共通給電線 c o mが電気的に接続して いる。 共通給電線 c o mの延設部分 3 9は、 第 2の T F T 3 0のゲ —ト電極 3 1の延設部分 3 6 に対して、 第 1の層間絶縁膜 5 1 を誘 電体膜として挟んで対向し、 保持容量 c a pを構成している。
しかしながら、 前記のアクティ ブマ ト リクス型表示装置 1 Aにお いて、 画素電極 4 1 に対向する対向電極 o pは、 液晶アクティ ブマ ト リ クス型表示装置と相違して、 同じ透明基板 1 0上においてデ一 夕線 s i gとの間に第 2の層間絶縁膜 5 2 しか有しないので、 デ一 夕線 s i gには大きな容量が寄生し、 デ一夕側駆動回路 3の負荷が 大きい。
そこで、 本願発明者は、 第 1 3図、 第 1 4図、 および第 1 6図 ( A) , ( B ) 、 （ C ) に示すように、 対向電極 o p とデ一夕線 s i gなどとの間に厚い絶縁膜 （バンク層 b a n k/左下がりの斜線 を広いピヅチで付した領域） を設け、 デ一夕線 s i gに寄生する容 量を低減することを提案する。 併せて、 この絶縁膜 （バンク層 b a n k ) で有機半導体膜 4 3の形成領域を囲むことによって、 イ ンク ジェッ トヘッ ドから吐出した液状の材料 （吐出液） から有機半導体 膜 4 3を形成する際に吐出液をバンク層 b a n kでせき止め、 吐出 液が側方にはみ出すことを防止することを提案する。 しかし、 かか る構造を採用すると、 厚いバンク層 b a n kの存在に起因して大き な段差 b bが形成され、 このバンク層 b a n kの上層に形成される 対向電極 0 pが前記の段差 b bの部分で断線しやすい。 このような 段差 b bで対向電極 o pに断線が生じると、 この部分の対向電極 0 pは周囲の対向電極 0 pから絶縁状態になって表示の点欠陥あるい は線欠陥を発生させる。 また、 データ側駆動回路 3や走査側駆動回 路 4の表面を覆うバンク層 b a n kの外周縁に沿って対向電極 o p に断線が起こると、 表示部 1 1の対向電極 o p と端子 1 2 との間が 完全に絶縁状態になって表示が全くできなくなる。
そこで、 本発明の課題は、 有機半導体膜の周りに厚い絶縁膜を形 成して寄生容量などを抑えても、 この厚い絶縁膜の上層に形成する 対向電極に断線などが発生しないアクティ ブマ ト リ クス型表示装置 を提供することにある。 発明の開示
上記課題を解決するため、 本発明では、 基板上に、 複数の走査線 と、 該走査線の延設方向に対して交差する方向に延設された複数の デ一夕線と、 該データ線と前記走査線とによってマ ト リクス状に形 成された複数の画素からなる表示部とを有し、 該画素の各々は、 前 記走査線を介して走査信号がゲー ト電極に供給される T F Tを含む 導通制御回路と、 画素毎に形成された画素電極、 該画素電極の上層 側に積層された有機半導体膜、 および該有機半導体膜の上層側にお いて少なく とも前記表示部の全面に形成された対向電極を具備する 薄膜発光素子とを備え、 前記データ線から前記導通制御回路を介し て供給される画像信号に基づいて前記薄膜発光素子が発光するァク ティ ブマ ト リ クス型表示装置において、 前記有機半導体膜の形成領 域は、 前記対向電極の下層側に前記有機半導体膜よ り も厚く形成さ れた絶縁膜で区画されている と ともに、 該絶縁膜は、 各画素毎の対 向電極部分同士を当該絶縁膜に起因する段差のない平坦部分を介し て接続させる途切れ部分を備えているこ とを特徴とする。
本発明において、 対向電極は少なく とも表示部の全面に形成され、 データ線と対向する状態にあるため、 このままではデータ線に対し て大きな容量が寄生するこ とになる。 しかるに本発明では、 デ一夕 線と対向電極との間に厚い絶縁膜を介在させたので、 デ一夕線に容 量が寄生するこ とを防止できる。 その結果、 データ側駆動回路の負 荷を低減できるので、 低消費電力化あるいは表示動作の高速化を図 るこ とができる。 また、 厚い絶縁膜を形成する と、 この絶縁膜は大 きな段差を形成し、 その上層側に形成される対向電極に断線が発生 させるおそれがあるが、 本発明では、 厚い絶縁膜の所定の位置に途 切れ部分を構成し、 この部分を平坦に してある。 従って、 各領域毎 の対向電極は平坦部分に形成された部分を介して電気的に接続する ので、 たとえ、 絶縁膜に起因する段差によってこの部分で断線して も、 絶縁膜の途切れ部分に相当する平坦部分を介して確実に電気的 に接続しているので、 対向基板の断線という不具合が発生しない。 それ故、 アクティ ブマ ト リ クス型表示装置において、 有機半導体膜 の周 り に厚い絶縁膜を形成して寄生容量などを抑えたと しても、 絶 縁膜の上層に形成する対向電極に断線が発生しないので、 ァクティ ブマ ト リ クス型表示装置の表示品質および信頼性を向上する こ とが できる。
本発明では、 前記導通制御回路は、 前記走査信号がゲー ト電極に 供給される第 1 の T F T、 および該第 1 の T F Tを介してゲ一 ト電 極が前記デ一夕線に接続する第 2の T F Tを備え、 該第 2の T F T と前記薄膜発光素子は、 前記データ線および走査線とは別に構成さ れた駆動電流供給用の共通給電線と前記対向電極との間に直列に接 続していることが好ま しい。 すなわち、 導通制御回路を 1つ T F T と保持容量で構成することも可能ではあるが、 表示品位を高く する という観点からすれば各画素の導通制御回路を 2つの T F T と保持 容量で構成することが好ましい。
本発明において、 前記絶縁膜は、 当該絶縁膜で区画された領域内 に前記有機半導体膜をイ ンクジエツ ト法によ り形成する際に吐出液 のはみ出しを防止するバンク層として利用することが好ましい。 そ れには、 前記絶縁膜は、 膜厚が 1 〃m以上であることが好ま しい。
本発明においては、 前記絶縁膜は、 前記データ線および前記走査 線に沿って形成されていることによ り前記有機半導体膜の形成領域 の周りを囲んでいる場合には、 前記データ線の延設方向で隣り合う 画素の間、 前記走査線の延設方向で隣り合う画素の間、 またはそれ ら双方の方向で隣り合う画素の間に相当する部分に前記途切れ部分 を構成する。
上記の形態と違って、 前記絶縁膜は前記デ一夕線に沿ってス トラ イブ状に延設される場合があ り、 この場合には、 該延設方向の少な く とも一方の端部に前記途切れ部分を構成してもよい。
本発明において、 前記画素電極の形成領域のうち、 前記導通制御 回路の形成領域と重なる領域は前記絶縁膜で覆われているこ とが好 ましい。 すなわち、 前記画素電極の形成領域のうち、 前記導通制御 回路の形成されていない平坦部分のみで前記の厚い絶縁膜を開口し. この内側のみに有機半導体膜を形成することが好ま しい。 このよう に構成すると、 有機半導体膜の膜厚ばらつきに起因する表示むらを 防止できる。 また、 画素電極が形成されていても導通制御回路と重 なる領域では、 たとえ対向電極との間に駆動電流が流れて有機半導 体膜が発光しても、 この光は導通制御回路に遮られ、 表示には寄与 しない。 かかる表示に寄与しない部分で有機半導体膜に流れる駆動 電流は、 表示という面からみて無効電流といえる。 そこで、 本発明 では、 従来ならこのような無効電流が流れるはずの部分に前記の厚 い絶縁膜を形成し、 そこに駆動電流が流れることを防止する。 その 結果、 共通給電線に流れる電流が小さ くすることができるので、 そ の分、 共通給電線の幅を狭く すれば、 その結果として、 発光面積を 増すことができ、 輝度、 コン ト ラス ト比などの表示性能を向上させ ることができる。
本発明では、 前記表示部の周囲には、 前記データ線を介してデー 夕信号を供給するデ一夕側駆動回路、 および前記走査線を介して走 査信号を供給する走査側駆動回路を有し、 該走査側駆動回路および 前記データ側駆動回路の上層側にも前記絶縁膜が形成されていると ともに、 当該絶縁膜は、 前記走査側駆動回路の形成領域と前記デー 夕側駆動回路の形成領域との間に相当する位置には前記対向電極を 前記表示部側と基板外周側とを当該絶縁膜に起因する段差のない平 坦部分を介して接続させる途切れ部分を備えていることが好ま しい。 このよう に構成すると、 データ側駆動回路や走査側駆動回路の表面 を覆う絶縁膜の外周縁に沿って対向電極に断線が起きても、 表示部 側の対向電極と基板外周側の対向電極とは該絶縁膜に起因する段差 のない平坦部分を介して接続し、 表示部側の対向電極と基板外周側 の対向電極との間の電気的接続を確保できる。
本発明において、 前記絶縁膜をレジス ト膜などの有機材料から構 成した場合には厚い膜を容易に形成できる。 これに対して、 前記絶 縁膜を無機材料から構成した場合には、 有機半導体膜と接触した状 態にあっても、 有機半導体膜の変質を防止することができる。 図面の簡単な説明
第 1図は、 本発明の実施の形態 1 に係るアクティ ブマ ト リ クス型 表示装置の全体のレイアウ トを模式的に示すプロ ック図である。
第 2図は、 第 1図に示すアクティ ブマ ト リクス型表示装置に構成 されている画素の 1つを抜き出して示す平面図である。
第 3図 （ A ) 、 （ B ) 、 （ C ) はそれそれ、 第 2図の A— A ' 断 面図、 B— B ' 断面図、 および C一 C ' 断面図である。
第 4図は、 本発明の実施の形態 1の変形例 1 に係るァクティ ブマ ト リ クス型表示装置の全体のレイァゥ トを模式的に示すブロ ック図 である。
第 5図は、 第 4図に示すアクティ ブマ ト リクス型表示装置に構成 されている画素の 1つを抜き出して示す平面図である。
第 6図 （ A) 、 （ B ) 、 （ C ) はそれそれ、 第 5図の A— A ' 断 面図、 B— B ' 断面図、 および C一 C ' 断面図である。
第 7図は、 本発明の実施の形態 1の変形例 2 に係るアクティ ブマ ト リ クス型表示装置の全体のレイァゥ トを模式的に示すブロ ック図 である。
第 8図は、 第 7図に示すアクティ ブマ ト リ クス型表示装置に構成 されている画素の 1つを抜き出して示す平面図である。
第 9図 （ A ) 、 （ B ) 、 （ C ) はそれそれ、 第 8図の A— A ' 断 面図、 B— B ' 断面図、 および C— C ' 断面図である。
第 1 0図は、 本発明の実施の形態 2 に係るアクティ ブマ ト リ クス 型表示装置の全体のレイアウ トを模式的に示すブロ ック図である。
第 1 1図は、 第 1 0図に示すアクティ ブマ ト リ クス型表示装置に 構成されている画素の 1つを抜き出して示す平面図である。
第 1 2図 （ A：) 、 ( B ) ( C ) はそれそれ、 第 1 1図の A— A' 断面図、 B— B ' 断面図、 および C一 C ' 断面図である。 第 1 3図は、 従来および本発明の比較例に係るァクティ ブマ ト リ クス型表示装置の全体のレイァゥ トを模式的に示すプロ ック図であ る。
第 1 4図は、 第 1 3図に示すアクティ ブマ ト リ クス型表示装置に 構成されている画素の 1つを抜き出して示す平面図である。
第 1 5図 （A) 、 （B ) 、 （ C) はそれそれ、 第 1 4図の A— A ' 断面図、 B— B ' 断面図、 および C— C ' 断面図である。
第 1 6図 （A) 、 （B ) 、 （ C) はそれそれ、 第 1 4図の別の A 断面図、 B— B ' 断面図、 および C— C ' 断面図である。- [符号の説明]
1 アクティ ブマ ト リ クス型表示装置
2 表示部
3 データ側駆動回路
4 走査側駆動回路
7 画素
1 0 透明基板
1 2 端子
2 0 第 1の T F T
2 1 第 1の T F Tのゲー ト電極
3 0 第 2の T F T
3 1 第 2の T F Tのゲー ト電極
4 0 発光素子
4 1 画素電極
4 3 有機半導体
b a n k バンク層 （絶縁膜）
c a p 保持容量
c o m 共通給電線 a t e 走査線
o p 対向電極
s i g データ線
o f f バンク層の途切れ部分 発明を実施するための最良の形態
図面を参照して、 本発明の実施の形態を説明する。 なお、 以下の 説明において、 第 1 3図ないし第 1 6図を説明した要素と共通する 部分には同一の符号を付してある。
[実施の形態 1 ]
(全体構成）
第 1図は、 アクティ ブマ ト リ クス型表示装置の全体のレイ アウ ト を模式的に示すブロ ック図である。 第 2図は、 それに構成されてい る画素の 1つを抜き出して示す平面図、 第 3図 （A) 、 ( B )
( C ) はそれそれ第 2図の A— A' 断面図、 B— B ' 断面図、 およ び C一 C ' 断面図である。
第 1図に示すアクティ ブマ ト リ クス型表示装置 1では、 その基体 たる透明基板 1 0の中央部分が表示部 1 1 とされている。 透明基板 1 0の外周部分のうち、 デ一夕線 s i gの端部には画像信号を出力 するデ一夕側駆動回路 3が構成され、 走査線 g a t eの端部には走 査信号を出力する走査側駆動回路 4が構成されている。 これらの駆 動回路 3、 4では、 N型の T F Tと P型の T F Tとによって相補型 T F Tが構成され、 この相補型 T F Tは、 シフ ト レジス夕回路、 レ ベルシフ夕回路、 アナログスィ ッチ回路などを構成している。 表示 部 1 1では、 液晶アクティ ブマ ト リ クス型表示装置のアクティ ブマ ト リ クス基板と同様、 透明基板 1 0上に、 複数の走査線 g a t eと、 該走査線 g a t eの延設方向に対して交差する方向に延設された複 数のデータ線 s i gと、 デ一夕線 s i gと走査線 g a t eとによつ てマ ト リ クス状に形成された複数の画素 7 とが構成されている。 各々の画素 7には、 走査線 g a t eを介して走査信号が供給され る導通制御回路 5 0と、 この導通制御回路 5 0を介してデ一夕線 s i gから供給される画像信号に基づいて発光する薄膜発光素子 4 0 とが構成されている。 ここに示す例においては、 導通制御回路 5 0 は、 走査線 g a t eを介して走査信号がゲ一 ト電極に供給される第 1の T F T 2 0 と、 この第 1の T F T 2 0を介してデータ線 s i g から供給される画像信号を保持する保持容量 c a pと、 この保持容 量 c a pによつて保持された画像信号がゲ一 ト電極に供給される第 2の T F T 3 0とから構成されている。 第 2の T F T 3 0と薄膜発 光素子 4 0 とは、 詳し く は後述する対向電極 o pと共通給電線 c o mとの間に直列に接続している。
このような構成のアクティ ブマ ト リ クス型表示装置 1では、 第 2 図および第 3図 （ A：) 、 （ B ) に示すよう に、 いずれの画素 7にお いても、 島状の半導体膜 （シ リ コン膜） を利用して第 1の T F T 2 0および第 2の T F T 3 0が形成されている。
第 1の T F T 2 0は、 ゲー ト電極 2 1が走査線 g a t eの一部と して構成されている。 第 1の T F T 2 0は、 ソース ' ドレイ ン領域 の一方に第 1層間絶縁膜 5 1のコンタクホールを介してデータ線 s i gが電気的に接続し、 他方には ドレイ ン電極 2 2が電気的に接続 している。 ド レイ ン電極 2 2は、 第 2の T F T 3 0の形成領域に向 けて延設されてお り、 この延設部分には第 2の T F T 3 0のゲー ト 電極 3 1が第 1の層間絶縁膜 5 1のコンタク トホールを介して電気 的に接続している。
第 2の T F T 3 0のソース ' ド レイ ン領域の一方には、 第 1の層 間絶縁膜 5 1のコ ンタク トホールを介して、 データ線 s i gと同時 形成された中継電極 3 5が電気的に接続し、 この中継電極 3 5には 第 2の層間絶縁膜 5 2のコンタク トホールを介して薄膜発光素子 4 0の I T O膜からなる透明な画素電極 4 1が電気的に接続している。 第 2図および第 3図 （B) 、 ( C ) からわかるように、 画素電極 4 1は各画素 7毎に独立して形成されている。 画素電極 4 1の上層 側には、 ポリフエ二レンビニレン （P P V) などからなる有機半導 体膜 4 3、 およびリチウム含有アルミニウム、 カルシウムなどの金 属膜からなる対向電極 o pがこの順に積層され、 薄膜発光素子 4 0 が構成されている。 有機半導体膜 4 3は各画素 7に形成されている が、 複数の画素 7に跨がってス トライプ状に形成される場合もある。 対向電極 0 pは、 表示部 1 1全体と、 透明基板 1 0の端子 1 2が形 成されている部分の周囲を除いた領域とに形成されている。 この端 子 1 2は、 対向電極 o pと同時形成された配線 （図示せず。 ） に接 続する対向電極 o pの端子を含んでいる。
なお、 薄膜発光素子 4 0 としては、 正孔注入層を設けて発光効率 (正孔注入率） を高めた構造、 電子注入層を設けて発光効率 （電子 注入率） を高めた構造、 正孔注入層および電子注入層の双方を形成 した構造を採用することもできる。
再び、 第 2図および第 3図 （A) において、 第 2の T F T 3 0の ソース · ドレイ ン領域のもう一方には、 第 1の層間絶縁膜 5 1のコ ン夕ク トホールを介して共通給電線 c o mが電気的に接続している。 共通給電線 c o mの延設部分 3 9は、 第 2の T F T 3 0のゲー ト電 極 3 1の延設部分 3 6に対して、 第 1の層間絶縁膜 5 1を誘電体膜 として挟んで対向し、 保持容量 c a pを構成している。
このようにアクティ ブマ ト リ クス型表示装置 1において、 走査信 号によって選択されて第 1の T F T 2 0がオン状態になると、 デ一 夕線 s i gからの画像信号が第 1の T F T 2 0を介して第 2の T F T 3 0のゲー ト電極 3 1に印加される とともに、 画像信号が第 1の T F T 2 0を介して保持容量 c a pに書き込まれる。 その結果、 第 2の T F T 3 0がオン状態になる と、 対向電極 0 pおよび画素電極 4 1をそれそれ負極および正極と して電圧が印加され、 印加電圧が しきい値電圧を越えた領域で有機半導体膜 4 3に流れる電流 （駆動 電流） が急激に増大する。 従って、 発光素子 4 0は、 エレク ト ロル ミネッセンス素子あるいは L E D素子と して発光し、 発光素子 4 0 の光は、 対向電極 o pに反射されて透明な画素電極 4 1および透明 基板 1 0を透過して出射される。 このような発光を行うための駆動 電流は、 対向電極 o p、 有機半導体膜 4 3、 画素電極 4 1、 第 2の T F T 3 0、 および共通給電線 c o mから構成される電流経路を流 れるため、 第 2の T F T 3 0がオフ状態になる と、 流れな く なる。 但し、 第 2の T F T 3 0のゲー ト電極は、 第 1の T F T 2 0がオフ 状態になっても、 保持容量 c a pによって画像信号に相当する電位 に保持されるので、 第 2の T F T 3 0はオン状態のままである。 そ れ故、 発光素子 4 0には駆動電流が流れ続け、 この画素は点灯状態 のままである。 この状態は、 新たな画像デ一夕が保持容量 c a pに 書き込まれて、 第 2の T F T 3 0がオフ状態になるまで維持される。 (バンク層の構造）
このよう に構成したアクティ ブマ ト リ クス型表示装置 1において、 本形態では、 デ一夕線 s i gには大きな容量が寄生するこ とを防止 するため、 第 1図、 第 2図、 および第 3図 （ A ) 、 （B) 、 ( C ) に示すよう に、 データ線 s i gおよび走査線 g a t eに沿って、 レ ジス ト膜、 あるいはポリ イ ミ ド膜からなる厚い絶縁膜 （バンク層 b a n k/左下がりの斜線を広いピヅチで付した領域） を設け、 この ノ ンク層 b a n kの上層側に対向電極 0 pを形成してある。 このた め、 データ線 s i gと対向電極 0 pとの間には、 第 2の層間絶縁膜 5 2 と厚いバンク層 b a n kが介在しているので、 デ一夕線 s i g に寄生する容量が極めて小さい。 それ故、 駆動回路 3、 4の負荷を 低減でき、 低消費電力化あるいは表示動作の高速化を図るこ とがで きる o
また、 第 1 図に示すよう に、 透明基板 1 0の周辺領域 （表示部 1 1 の外側領域） にもバンク層 b a n k (形成領域に斜線を付してあ る。 ) を形成する。 従って、 デ一夕側駆動回路 3および走査側駆動 回路 4はいずれも、 ノ ンク層 b a n kによって覆われている。 対向 電極 0 pは、 少な く とも表示部 1 1 に形成される必要があ り、 駆動 回路領域に形成する必要はない。 しかし、 対向電極 o pは、 通常、 マスクスパッ夕法で形成されるため、 合わせ精度が悪く、 対向電極
0 p と駆動回路とが重なるこ とがある。 しかるに本形態では、 これ らの駆動回路の形成領域に対して対向電極 o pが重なる状態にあつ ても、 駆動回路の配線層と対向電極 o p との間にバンク層 b a n k が介在するこ とになる。 それ故、 駆動回路 3、 4 に容量が寄生する こ とを防止できるため、 駆動回路 3、 4の負荷を低減でき、 低消費 電力化あるいは表示動作の高速化を図るこ とができる。
さ らに、 本形態では、 画素電極 4 1 の形成領域のう ち、 導通制御 回路 5 0の中継電極 3 5 と重なる領域にもバンク層 b a n kが形成 されている。 このため、 中継電極 3 5 と重なる領域には有機半導体 膜 4 3 が形成されない。 すなわち、 画素電極 4 1 の形成領域のう ち、 平坦な部分のみに有機半導体膜 4 3が形成されるので、 有機半導体 膜 4 3 は一定の膜厚で形成され、 表示むらを起こさない。 また、 中 継電極 3 5 と重なる領域にバンク層 b a n kがないと、 この部分で も対向電極 0 p との間に駆動電流が流れて有機半導体膜 4 3 が発光 する。 しかし、 この光は中継電極 3 5 と対向電極 o p との間に挟ま れて外に出射されず、 表示に寄与しない。 かかる表示に寄与しない 部分で流れる駆動電流は、 表示という面からみて無効電流といえる。 しかるに本形態では、 従来なら このような無効電流が流れるはずの 部分にバンク層 b a n kを形成し、 そこに駆動電流が流れるこ とを 防止するので、 共通給電線 c o mに無駄な電流が流れるこ とが防止 できる。 それ故、 共通給電線 c o mの幅はその分、 狭く てよい。 そ の結果と して、 発光面積を増すこ とができ、 輝度、 コン ト ラス ト比 などの表示性能を向上させるこ とができる。
さ らにまた、 本形態では、 デ一夕線 s i gおよび走査線 g a t e に沿ってバンク層 b a n kを形成してあるため、 いずれの画素 7 も 厚いバンク層 b a n kで囲まれている。 このため、 このままでは、 各画素 7の対向電極 o pはバンク層 b a n kを乗り越えて隣接する 画素 7の対向電極 o pと接続することになる。 しかるに本形態では、 ノヽ'ンク層 b a n kには、 データ線 s i gの延設方向で隣り合う画素 7の間に相当する部分に途切れ部分 o f f が形成されている。 また、 ノ、"ンク層 b a n kには、 走査線 g a t eの延設方向で隣り合う画素 7の間に相当する部分にも途切れ部分 o f f が形成されている。 さ らに、 ノ ンク層 b a n kには、 デ一夕線 s i gおよび走査線 g a t eの各延設方向の端部のそれそれに途切れ部分 o f f が形成されて いる。
このような途切れ部分 0 f f は厚いバンク層 b a n kがないので、 バンク層 b a n kに起因する大きな段差のない平坦部分であ り、 こ の部分に形成されている対向電極 o pは断線するこ とがない。 従つ て、 各画素 7の対向電極 7は、 ノ ンク層 b a n kに起因する段差の ない平坦部分を介して確実に接続しているこ とになる。 それ故、 画 素 7の周 り に厚い絶縁膜 （バンク層 b a n k ) を形成して寄生容量 などを抑えても、 この厚い絶縁膜 （バンク層 b a n k ) の上層に形 成する対向電極 o pに断線が発生しない。 しかも、 走査側駆動回路 4およびデ一夕側駆動回路 3の上層側に 形成されたバンク層 b a n kは、 走査側駆動回路 4の形成領域とデ —夕側駆動回路 3の形成領域との間に相当する位置に途切れ部分 0 f f が形成されている。 このため、 表示部 1 1の側の対向電極 0 p と基板外周側の対向電極 0 pとは、 バンク層 b a n kの途切れ部分 o f f を介して接続し、 この途切れ部分 o f f もバンク層 b a n k に起因する段差のない平坦部分である。 従って、 この途切れ部分 o f f に形成されている対向電極 o pは断線するこ とがないので、 表 示部 1 1の側の対向電極 o pと基板外周側の対向電極 0 pとは、 バ ンク層 b a n kの途切れ部分 o f f を介して確実に接続し、 この基 板外周側の対向電極 o pに配線接続されている端子 1 2 と表示部 1 1の対向電極 o pとは確実に接続している。
なお、 バンク層 b a n kを黒色のレジス ト によつて形成する と、 ノ、'ンク層 b a n kはブラ ックマ ト リ クスと して機能し、 コン ト ラス ト比などの表示の品位が向上する。 すなわち、 本形態に係るァクテ ィ ブマ ト リ クス型表示装置 1では、 対向電極 o pが透明基板 1 0の 表面側において画素 7の全面に形成されるため、 対向電極 0 での 反射光がコン ト ラス ト比を低下させる。 しかるに寄生容量を防止す る機能を担うバンク層 b a n kを黒色のレジス トで構成する と、 ノ ンク層 b a n kはブラ ックマ ト リ クスと しても機能し、 対向電極 o Pからの反射光を遮るので、 コン トラス ト比が向上する。
(アクティ ブマ ト リ クス型表示装置の製造方法）
このよう に形成したバンク層 b a n kは、 有機半導体膜 4 3の形 成領域を囲むよう に構成されているので、 ァクティ ブマ ト リ クス型 表示装置の製造工程では、 イ ンクジェ ッ トヘッ ドから吐出した液状 の材料 （吐出液） から有機半導体膜 4 3を形成する際に吐出液をせ き止め、 吐出液が側方にはみ出すことを防止する。 なお、 以下に説 明するアクティ ブマ ト リ クス型表示装置 1の製造方法において、 透 — 明基板 1 0上に第 1の T F T 2 0および第 2の T F T 3 0を製造す るまでの工程は、 液晶アクティ ブマ ト リ クス型表示装置 1のァクテ イ ブマ ト リ クス基板を製造する工程と略同様であるため、 第 3図 (A) (B ) 、 （ C) を参照してその概略を簡単に説明する。
まず、 透明基板 1 0に対して、 必要に応じて、 T E O S (テ トラ ェ トキシシラ ン） や酸素ガスなどを原料ガス と してプラズマ C V D 法によ り厚さが約 2 0 0 0 - 5 0 0 0オングス ト ロームのシ リ コ ン 酸化膜からなる下地保護膜 （図示せず。 ） を形成した後、 下地保護 膜の表面にプラズマ C V D法によ り厚さが約 3 0 0〜 7 0 0オング ス ト ロームのアモルファスのシ リ コン膜からなる半導体膜を形成す る。 次にアモルフ ァスのシ リ コン膜からなる半導体膜に対して、 レ —ザァニールまたは固相成長法などの結晶化工程を行い、 半導体膜 をポリ シ リ コ ン膜に結晶化する。
次に、 半導体膜をパターニングして島状の半導体膜と し、 その表 面に対して、 T E O S (テ ト ラエ トキシシラ ン） や酸素ガスなどを 原料ガスと してプラズマ C VD法によ り厚さが約 6 0 0〜 1 5 0 0 オングス ト ロームのシ リ コ ン酸化膜または窒化膜からなるゲー ト絶 縁膜 5 7を形成する。
次に、 アルミ ニウム、 タ ンタル、 モ リ ブデン、 チタン、 夕 ングス テンなどの金属膜からなる導電膜をスパッ夕法によ り形成した後、 パ夕一ニングし、 ゲー ト電極 2 1、 3 1、 およびゲー ト電極 3 1の 延設部分 3 6を形成する （ゲ一 ト電極形成工程） 。 この工程では走 査線 g a t e 形成する。
この状態で、 高濃度の リ ンイオンを打ち込んで、 ゲー ト電極 2 1、 3 1に対して 自己整合的にソース ， ドレイ ン領域を形成する。 なお、 不純物が導入されなかった部分がチャネル領域となる。 次に、 第 1の層間絶縁膜 5 1を形成した後、 各コンタク トホール， を形成し、 次に、 データ線 s i g、 ドレイ ン電極 2 2、 共通給電線 c o m、 共通給電線 c o mの延設部分 3 9、 および中継電極 3 5を 形成する。 その結果、 第 1の T F T 2 0、 第 2の T F T 3 0、 およ び保持容量 c a pが形成される。
次に、 第 2の層間絶縁膜 5 2を形成し、 この層間絶縁膜には、 中 継電極 3 5に相当する部分にコンタク トホール形成する。 次に、 第 2の層間絶縁膜 5 2の表面全体に I T O膜を形成した後、 パ夕一二 ングし、 コンタク トホールを介して第 2の T F T 3 0のソース - ド レイ ン領域に電気的に接続する画素電極 4 1を画素 7毎に形成する。 次に、 第 2の層間絶縁膜 5 2の表面側にレジス ト層を形成した後、 このレジス トを走査線 g a t eおよびデ一夕線 s i gに沿って残す ようにパターニングし、 ノ ンク層 b a n kを形成する。 また、 ノ、 'ン ク層 b a n kの所定部分には途切れ部分 o f f を形成しておく。 こ のとき、 デ一夕線 s i gに沿って残すレジス ト部分は共通給電線 c o mを覆うように幅広とする。 その結果、 発光素子 4 0の有機半導 体膜 4 3を形成すべき領域はバンク層 b a n kに囲まれる。
次に、 ノ、'ンク層 b a n kでマ ト リクス状に区画された領域内にィ ンクジェッ ト法を利用して R、 G、 Bに対応する各有機半導体膜 4 3を形成していく。 それには、 バンク層 b a n kの内側領域に対し てイ ンクジェッ トヘッ ドから、 有機半導体膜 4 3を構成するための 液状の材料 （前駆体） を吐出し、 それをバンク層 b a n kの内側領 域で定着させて有機半導体膜 4 3を形成する。 ここで、 パンク層 b a n kはレジス トから構成されているため、 撥水性である。 これに 対して、 有機半導体膜 4 3の前駆体は親水性の溶媒を用いているた め、 たとえ有機半導体膜 4 3の形成領域を区画するバンク層 b a n kに途切れ部分 o f f があったとしても、 かかる途切れ部分 o f f は狭いので、 有機半導体膜 4 3の塗布領域はバンク層 b a n kによ， つて確実に規定され、 隣接する画素 7にはみ出るこ とがない。 それ 故、 有機半導体膜 4 3などを所定領域内だけに形成できる。 このェ 程において、 イ ンクジエツ トへッ ドから吐出した前駆体は表面張力 の影響で約 2 111ないし約 4〃 mの厚さに盛り上がるため、 バンク 層 b a n kは約 1 mないし約 3〃mの厚さが必要である。 なお、 定着した後の有機半導体膜 4 3の厚さは約 0. 0 5 mから約◦ . 2〃mである。 なお、 予めバンク層 b a n kからなる隔壁が l〃m 以上の高さであれば、 ノ ンク層 b a n kが撥水性でな く ても、 ノ ン ク層 b a n kは隔壁と して十分に機能する。 かかる厚いバンク層 b a n kを形成しておけば、 イ ンクジェ ッ ト法に代えて、 塗布法で有 機半導体膜 4 3を形成する場合でもその形成領域を規定できる。
しかる後には、 透明基板 1 0の略全面に対向電極 o pを形成する。 このような製造方法によれば、 イ ンクジェ ッ ト法を利用して所定 の領域に : 、 G、 Bに対応する各有機半導体膜 4 3を形成していけ るので、 フルカラーのアクティ ブマ ト リ クス型表示装置 1を高い生 産性で製造できる。
なお、 第 1図に示すデータ側駆動回路 3や走査側駆動回路 4にも T F Tが形成されるが、 これらの T F Tは前記の画素 7に T F Tを 形成してい く工程の全部あるいは一部を援用して行われる。 それ故、 駆動回路を構成する T F Tも、 画素 7の T F Tと同一の層間に形成 されるこ とになる。 また、 前記第 1の T F T 2 0、 および第 2の T F T 3 0については、 双方が N型、 双方が P型、 一方が N型で他方 が P型のいずれでもよいが、 このようないずれの組合せであっても 周知の方法で T F Tを形成していけるので、 その説明を省略する。
[実施の形態 1の変形例 1 ]
第 4図は、 アクティ ブマ ト リ クス型表示装置の全体のレイ ァゥ ト を模式的に示すプロ ッ ク図である。 第 5図は、 それに構成されてい ― る画素の 1つを抜き出して示す平面図、 第 6図 （ A ) 、 （ B ) 、 ( C ) はそれそれ第 5 図の A— A ' 断面図、 B— B ' 断面図、 およ び C— C ' 断面図である。 なお、 本形態と実施の形態 1 とは基本的 な構成が同一なので、 共通する部分には同一の符号を各図に付して それらの詳細な説明を省略する。
第 4図、 第 5 図、 および第 6 図 （A ) 、 ( B ) 、 ( C ) に示すよ う に、 本形態のアクティ ブマ ト リ クス型表示装置 1 でも、 データ線 s i gおよび走査線 g a t e に沿って、 レジス ト膜からなる厚い絶 縁膜 （バンク層 b a n k /左下が りの斜線を広いピッチで付した領 域） を設け、 このバンク層 b a n kの上層側に対向電極 o pを形成 してある。 このため、 データ線 s i gと対向電極 o p との間には、 第 2の層間絶縁膜 5 2 と厚いバンク層 b a n kが介在しているので、 データ線 s i gに寄生する容量が極めて小さい。 それ故、 駆動回路 3、 4の負荷を低減でき、 低消費電力化あるいは表示動作の高速化 を図るこ とができる。
また、 透明基板 1 0 の周辺領域 （表示部 1 1 の外側領域） にもバ ンク層 b a n k (形成領域に斜線を付してある。 ） を形成する。 従 つて、 データ側駆動回路 3および走査側駆動回路 4はいずれも、 ンク層 b a n kによって覆われている。 このため、 これらの駆動回 路の形成領域に対して対向電極 o pが重なる状態にあっても、 駆動 回路の配線層と対向電極 0 p との間にバンク層 b a n kが介在する ことになる。 それ故、 駆動回路 3、 4 に容量が寄生するこ とを防止 できるため、 駆動回路 3、 4の負荷を低減でき、 低消費電力化ある いは表示動作の高速化を図るこ とができる。
さ らに、 本形態では、 画素電極 4 1の形成領域のう ち、 導通制御 回路 5 0の中継電極 3 5 と重なる領域にもバンク層 b a n kが形成 されているため、 無駄な無効電流が流れるこ とを防止できる。 それ 故、 共通給電線 c 0 mの幅はその分、 狭く てよい。
さ らにまた、 本形態では、 デ一夕線 s i gおよび走査線 g a t e に沿ってバンク層 b a n kを形成してあるため、 いずれの画素 7 も ノ ンク層 b a n kで囲まれている。 このため、 イ ンクジェッ ト法を 利用して所定の領域に R、 G、 Bに対応する各有機半導体膜 4 3 を 形成していけるので、 フルカラ一のァクティ ブマ ト リ クス型表示装 置 1 を高い生産性で製造できる。
しかも、 ノ ンク層 b a n kには、 走査線 g a t eの延設方向で隣 り合う画素 7の間に相当する部分に途切れ部分 0 f ； f が形成されて いる。 また、 ノ ンク層 b a n kには、 デ一夕線 s i gおよび走査線 g a t eの各延設方向の端部のそれそれにも途切れ部分 o f f が形 成されている。 さ らに、 走査側駆動回路 4およびデ一夕側駆動回路 3の上層側に形成されたバンク層 b a n kは、 走査側駆動回路 4の 形成領域とデ一夕側駆動回路 3の形成領域との間に相当する位置に 途切れ部分 o f f が形成されている。 従って、 対向電極 o pは、 ノ ンク層 b a n kに起因する段差のない平坦部分 （途切れ部分 o f f ) を介して確実に接続し、 断線するこ とがない。
[実施の形態 1の変形例 2 ]
第 7図は、 アクティ ブマ ト リ クス型表示装置の全体のレイ アウ ト を模式的に示すブロ ック図である。 第 8図は、 それに構成されてい る画素の 1つを抜き出して示す平面図、 第 9図 （ A) 、 （ B ) 、 ( C ) はそれそれ第 8図の A— A ' 断面図、 B— B ' 断面図、 およ び C一 C ' 断面図である。 なお、 本形態と実施の形態 1 とは基本的 な構成が同一なので、 共通する部分には同一の符号を各図に付して それらの詳細な説明を省略する。
第 7図、 第 8図、 および第 9図 （A ) 、 ( B ) 、 ( C ) に示すよ う に、 本形態のアクティ ブマ ト リ クス型表示装置 1でも、 デ一夕線 s i gおよび走査線 g a t eに沿って、 レジス ト膜からなる厚い絶 縁膜 （バンク層 b a n k /左下が りの斜線を広いピッチで付した領 域） を設け、 このバンク層 b a n kの上層側に対向電極 o pを形成 してある。 このため、 デ一夕線 s i gと対向電極 o pとの間には、 第 2の層間絶縁膜 5 2 と厚いバンク層 b a n kが介在しているので、 デ一夕線 s i gに寄生する容量が極めて小さい。 それ故、 駆動回路 3、 4の負荷を低減でき、 低消費電力化あるいは表示動作の高速化 を図るこ とができる。
また、 透明基板 1 0の周辺領域 （表示部 1 1の外側領域） にもバ ンク層 b a n k (形成領域に斜線を付してある。 ） を形成する。 従 つて、 デ一夕側駆動回路 3および走査側駆動回路 4はいずれも、 バ ンク層 b a n kによって覆われている。 このため、 これらの駆動回 路の形成領域に対して対向電極 0 pが重なる状態にあっても、 駆動 回路の配線層と対向電極 o pとの間にバンク層 b a n kが介在する こ とになる。 それ故、 駆動回路 3、 4に容量が寄生するこ とを防止 できるため、 駆動回路 3、 4の負荷を低減でき、 低消費電力化ある いは表示動作の高速化を図る こ とができる。
さ らに、 本形態では、 画素電極 4 1の形成領域のう ち、 導通制御 回路 5 0の中継電極 3 5 と重なる領域にもバンク層 b a n kが形成 されているため、 無駄な無効電流が流れるこ とを防止できる。 それ 故、 共通給電線 c o mの幅はその分、 狭くてよい。
さ らにまた、 本形態では、 データ線 s i gおよび走査線 g a t e に沿ってバンク層 b a n kを形成してあるため、 いずれの画素 7も ノ、'ンク層 b a n kで囲まれている。 このため、 イ ンクジェ ッ ト法を 利用して所定の領域に R、 G、 Bに対応する各有機半導体膜 4 3を 形成していけるので、 フルカラ一のァクティ ブマ ト リ クス型表示装 置 1 を高い生産性で製造できる。
しかも、 バンク層 b a n kには、 デ一夕線 s i gの延設方向で隣 り合う画素 7の間に相当する部分に途切れ部分 0 ： f f が形成されて いる。 また、 バンク層 b a n kには、 デ一夕線 s i gおよび走査線 a t eの各延設方向の端部のそれそれにも途切れ部分 o f f が形 成されている。 さらに、 走査側駆動回路 4およびデータ側駆動回路 3の上層側に形成されたバンク層 b a n kは、 走査側駆動回路 4の 形成領域とデ一夕側駆動回路 3の形成領域との間に相当する位置に 途切れ部分 o f f が形成されている。 従って、 対向電極 o pは、 ) ンク層 b a n kに起因する段差のない平坦部分 （途切れ部分 o f f ) を介して確実に接続し、 断線することがない。
[実施の形態 2 ]
第 1 0図は、 アクティ ブマ ト リ クス型表示装置の全体のレイァゥ トを模式的に示すブロ ック図である。 第 1 1図は、 それに構成され ている画素の 1つを抜き出して示す平面図、 第 1 2図 （ A) 、
( B ) 、 ( C ) はそれそれ第 1 1図の A— A ' 断面図、 B— B ' 断 面図、 および C— C ' 断面図である。 なお、 本形態と実施の形態 1 とは基本的な構成が同一なので、 共通する部分には同一の符号を各 図に付してそれらの詳細な説明を省略する。
第 1 0図、 第 1 1図、 および第 1 2図 （ A；) 、 （ B ) 、 （ C ) に 示すように、 本形態のアクティ ブマ ト リ クス型表示装置 1では、 デ —夕線 s i gに沿って、 レジス ト膜からなる厚い絶縁膜 （バンク層 b a n k /左下がりの斜線を広いピッチで付した領域） がス トライ プ状に形成され、 このバンク層 b a n kの上層側に対向電極 0 を 形成してある。 このため、 デ一夕線 s i gと対向電極 o pとの間に は、 第 2の層間絶縁膜 5 2 と厚いバンク層 b a n kが介在している ので、 データ線 s i gに寄生する容量が極めて小さい。 それ故、 駆 動回路 3、 4の負荷を低減でき、 低消費電力化あるいは表示動作の 高速化を図るこ とができる。
また、 透明基板 1 0の周辺領域 （表示部 1 1の外側領域） にもバ ンク層 b a n k (形成領域に斜線を付してある。 ） が形成されてい る。 従って、 データ側駆動回路 3および走査側駆動回路 4はいずれ も、 ノ ンク層 b a n kによって覆われているため、 これらの駆動回 路の形成領域に対して対向電極 0 pが重なる状態にあつても、 駆動 回路の配線層と対向電極 o p との間にバンク層 b a n kが介在する ことになる。 それ故、 駆動回路 3、 4に容量が寄生するこ とを防止 できるため、 駆動回路 3、 4の負荷を低減でき、 低消費電力化ある いは表示動作の高速化を図るこ とができる。
さらに、 本形態では、 データ線 s i gに沿ってバンク層 b a n k を形成してあるため、 バンク層 b a n kでス トライ プ状に区画され た領域内にイ ンクジェ ッ ト法を利用して R、 G、 Bに対応する各有 機半導体膜 4 3をス ト ライ プ状に形成していけるので、 フルカラー のァクティ ブマ ト リ クス型表示装置 1 を高い生産性で製造できる。
しかも、 ノ ンク層 b a n kには、 データ線 s i gの延設方向の端 部に途切れ部分 o f f が形成されている。 従って、 各画素 7の対向 電極 0 pは、 走査線 g a t eの延設方向では、 隣接する画素 7の対 向電極 o pに対して厚いバンク層 b a n kを乗り越えて接続してい る。 それでも、 デ一夕線 s i gの延設方向を迪つてい く と、 各画素 7の対向電極 o pは、 デ一夕線 s i gの端部で途切れ部分 o f f (バンク層 b a n kに起因する段差のない平坦部分） を介して、 走 査線 g a t eの延設方向で隣接する画素 7の列と接続している。 そ れ故、 各画素 7の対向電極 0 pは、 バンク層 b a n kに起因する段 差のない平坦部分を介して他の画素 7の対向電極 0 pに接続してい る といえ、 いずれの画素 7の対向電極 0 pも断線状態になるこ とは ない。
[その他の実施の形態]
なお、 ノ ンク層 b a n k (絶縁膜） についてはレジス ト膜、 ポリ ィ ミ ド膜などの有機材料から構成した場合には厚い膜を容易に形成 できるが、 ノ ンク層 b a n k (絶縁膜） を C V D法あるいは S O G 法で成膜したシ リ コン酸化膜あるいはシ リ コ ン窒化膜などの無機材 料から構成した場合には、 有機半導体膜 4 3 と接触した状態にあつ ても有機半導体膜 4 3の変質を防止するこ とができる。
また、 保持容量 c a pについては共通給電線 c o mとの間に形成 した構造の他、 走査線 g a t e と並列に形成した容量線との間に形 成しても よい。 発明の利用可能性
以上説明したよう に、 本発明に係るアクティ ブマ ト リ クス型表示 装置では、 データ線と対向電極との間に厚い絶縁膜を介在させたの で、 デ一夕線に容量が寄生するこ とを防止できる。 それ故、 データ 側駆動回路の負荷を低減できるので、 低消費電力化あるいは表示動 作の高速化を図るこ とができる。 また、 厚い絶縁膜の所定の位置に 途切れ部分を構成し、 この部分を平坦に してある。 従って、 各領域 毎の対向電極は平坦部分に形成された部分を介して電気的に接続す るので、 たとえ、 絶縁膜に起因する段差によってこの部分で断線し ても、 絶縁膜の途切れ部分に相当する平坦部分を介して確実に電気 的に接続している。 よって、 有機半導体膜の周 り に厚い絶縁膜を形 成して寄生容量などを抑えたと しても、 絶縁膜の上層に形成する対 向電極に断線が発生しないので、 アクティ ブマ ト リ クス型表示装置 の表示品質および信頼性を向上するこ とができる。

Claims

請求の範囲
1 - 基板上に、 複数の走査線と、 該走査線の延設方向に対し て交差する方向に延設された複数のデ一夕線と、 該デ一夕線と前記 走査線とによってマ ト リ クス状に形成された複数の画素からなる表 示部とを有し、 該画素の各々は、 前記走査線を介して走査信号がゲ 一ト電極に供給される薄膜ト ラ ンジスタを含む導通制御回路と、 画 素毎に形成された画素電極、 該画素電極の上層側に積層された有機 半導体膜、 および該有機半導体膜の上層側において少な く とも前記 表示部の全面に形成された対向電極を具備する薄膜発光素子とを備 え、 前記データ線から前記導通制御回路を介して供給される画像信 号に基づいて前記薄膜発光素子が発光するアクティ ブマ ト リ クス型 表示装置において、
前記有機半導体膜の形成領域は、 前記対向電極の下層側に前記有 機半導体膜よ り も厚く形成された絶縁膜で区画されている と ともに、 該絶縁膜は、 各画素毎の対向電極部分同士を当該絶縁膜に起因す る段差のない平坦部分を介して接続させる途切れ部分を備えている こ とを特徴とするァクティ ブマ ト リ クス型表示装置。
2 . 請求の範囲第 1項において、 前記導通制御回路は、 前記 走査信号がゲー ト電極に供給される第 1 の薄膜 ト ラ ンジスタ、 およ び該第 1 の薄膜トラ ンジスタを介してゲー ト電極が前記デ一夕線に 接続する第 2の薄膜トランジスタを備え、
該第 2の薄膜ト ラ ンジスタ と前記薄膜発光素子は、 前記データ線 および走査線とは別に構成された駆動電流供給用の共通給電線と前 記対向電極との間に直列に接続しているこ とを特徴とするァクティ ブマ ト リ クス型表示装置。
3 . 請求の範囲第 1項または第 2項において、 前記絶縁膜は、 当該絶縁膜で区画された領域内に前記有機半導体膜をイ ンクジエ ツ ト法によ り形成する際に吐出液のはみ出しを防止するバンク層であ るこ とを特徴とするアクティ ブマ ト リ クス型表示装置。
4 . 請求の範囲第 3項において、 前記絶縁膜は、 膜厚が 1 m以上であるこ とを特徴とするアクティ ブマ ト リ クス型表示装置。
5 . 請求の範囲第 1項ないし第 4項のいずれかにおいて、 前 記絶縁膜は、 前記データ線および前記走査線に沿って形成されてい るこ とによ り前記有機半導体膜の形成領域の周 り を囲んでいる とと もに、 前記データ線および前記走査線の各延設方向で隣り合う画素 の間に相当する部分に前記途切れ部分を備えているこ とを特徴とす るアクティ ブマ ト リ クス型表示装置。
6 . 請求の範囲第 1項ないし第 4項のいずれかにおいて、 前 記絶縁膜は、 前記データ線および前記走査線に沿って形成されてい るこ とによ り前記有機半導体膜の形成領域の周 り を囲んでいる とと もに、 前記走査線の延設方向で隣り合う画素の間に相当する部分に 前記途切れ部分を備えているこ とを特徴とするアクティ ブマ ト リ ク ス型表示装置。
7 . 請求の範囲第 1項ないし第 4項のいずれかにおいて、 前 記絶縁膜は、 前記デ一夕線および前記走査線に沿って形成されてい るこ とによ り前記有機半導体膜の形成領域の周 り を囲んでいる とと もに、 前記データ線の延設方向で隣り合う画素の間に相当する部分 に前記途切れ部分を備えているこ とを特徴とするアクティ ブマ ト リ クス型表示装置。
8 . 請求の範囲第 1項ない し第 4項のいずれかにおいて、 前 記絶縁膜は、 前記データ線に沿ってス トライ プ状に形成され、 該形 成方向の少なく とも一方の端部に前記途切れ部分を備えている こ と を特徴とするァクティ プマ ト リ クス型表示装置。
9 . 請求の範囲第 5項ないし第 8項のいずれかにおいて、 前 記画素電極の形成領域のう ち、 前記導通制御回路の形成領域と重な る領域は前記絶縁膜で覆われているこ とを特徴とするアクティ ブマ ト リ クス型表示装置。
1 0 . 請求の範囲第 1項ないし第 9項のいずれかにおいて、 前 記表示部の周囲には、 前記デ一夕線を介してデ一夕信号を供給する データ側駆動回路、 および前記走査線を介して走査信号を供給する 走査側駆動回路を有し、 該走査側駆動回路および前記データ側駆動 回路の上層側にも前記絶縁膜が形成されている と ともに、 当該絶縁 膜は、 前記走査側駆動回路の形成領域と前記データ側駆動回路の形 成領域との間に相当する位置には前記対向電極を前記表示部側と基 板外周側とを当該絶縁膜に起因する段差のない平坦部分を介して接 続させる途切れ部分を備えていることを特徴とするァクティ ブマ ト リ クス型表示装置。
1 1 . 請求の範囲第 1項ないし第 1 0項のいずれかにおいて、 前記絶縁膜は、 有機材料からなることを特徴とするアクティ ブマ ト リ クス型表示装置。
1 2 . 請求の範囲第 1項ない し第 1 0項のいずれかにおいて、 前記絶縁膜は、 無機材料からなる こ とを特徴とするアクティ ブマ ト リ クス型表示装置。
PCT/JP1998/003663 1997-08-21 1998-08-18 Dispositif d'affichage a matrice active WO1999010861A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-1999-7003229A KR100509239B1 (ko) 1997-08-21 1998-08-18 액티브 매트릭스형 표시장치
DE69829357T DE69829357T2 (de) 1997-08-21 1998-08-18 Anzeigevorrichtung mit aktiver matrix
EP98937856A EP0940796B1 (en) 1997-08-21 1998-08-18 Active matrix display
US09/284,774 US6373453B1 (en) 1997-08-21 1998-08-18 Active matrix display
US12/540,806 US20090303165A1 (en) 1997-08-21 2009-08-13 Active matrix display device
US12/606,219 US20100045577A1 (en) 1997-08-21 2009-10-27 Active matrix display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9/225433 1997-08-21
JP22543397A JP3580092B2 (ja) 1997-08-21 1997-08-21 アクティブマトリクス型表示装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US09/284,774 A-371-Of-International US6373453B1 (en) 1997-08-21 1998-08-18 Active matrix display
US09/993,565 Division US20020075207A1 (en) 1997-08-21 2001-11-27 Active matrix display device

Publications (1)

Publication Number Publication Date
WO1999010861A1 true WO1999010861A1 (fr) 1999-03-04

Family

ID=16829301

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/003663 WO1999010861A1 (fr) 1997-08-21 1998-08-18 Dispositif d'affichage a matrice active

Country Status (8)

Country Link
US (6) US6373453B1 (ja)
EP (2) EP1524696A3 (ja)
JP (1) JP3580092B2 (ja)
KR (1) KR100509239B1 (ja)
CN (1) CN1146843C (ja)
DE (1) DE69829357T2 (ja)
TW (1) TW430776B (ja)
WO (1) WO1999010861A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115434B2 (en) * 1999-10-13 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method for precisely forming light emitting layers in a semiconductor device
US8133748B2 (en) 1999-10-12 2012-03-13 Semiconductor Energy Laboratory Co., Ltd. EL display device and method of manufacturing the same
US10165986B2 (en) 2010-02-12 2019-01-01 Dexcom, Inc. Receivers for analyzing and displaying sensor data

Families Citing this family (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3803342B2 (ja) * 1997-08-21 2006-08-02 セイコーエプソン株式会社 有機半導体膜の形成方法、及びアクティブマトリクス基板の製造方法
JP3690406B2 (ja) * 1997-08-21 2005-08-31 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置
DE69829458T2 (de) * 1997-08-21 2005-09-29 Seiko Epson Corp. Anzeigevorrichtung mit aktiver matrix
JP3803355B2 (ja) * 1997-08-21 2006-08-02 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
JP3729196B2 (ja) * 1997-08-21 2005-12-21 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置
JP3729195B2 (ja) * 1997-08-21 2005-12-21 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及びその製造方法
JP3692844B2 (ja) * 1998-07-24 2005-09-07 セイコーエプソン株式会社 電界発光素子、及び電子機器
JP2000231346A (ja) 1999-02-09 2000-08-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP4075028B2 (ja) * 1999-06-14 2008-04-16 セイコーエプソン株式会社 回路基板、表示装置、および電子機器
JP5210473B2 (ja) 1999-06-21 2013-06-12 株式会社半導体エネルギー研究所 表示装置
TW512543B (en) 1999-06-28 2002-12-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
TW516244B (en) 1999-09-17 2003-01-01 Semiconductor Energy Lab EL display device and method for manufacturing the same
JP4854840B2 (ja) * 1999-10-12 2012-01-18 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2001148291A (ja) * 1999-11-19 2001-05-29 Sony Corp 表示装置及びその製造方法
JP4906145B2 (ja) * 1999-11-29 2012-03-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
JP4963158B2 (ja) * 2000-01-25 2012-06-27 株式会社半導体エネルギー研究所 表示装置の作製方法、電気光学装置の作製方法
TW495808B (en) * 2000-02-04 2002-07-21 Semiconductor Energy Lab Thin film formation apparatus and method of manufacturing self-light-emitting device using thin film formation apparatus
JP4785257B2 (ja) * 2000-02-04 2011-10-05 株式会社半導体エネルギー研究所 発光装置の作製方法
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
JP4788677B2 (ja) * 2000-02-25 2011-10-05 セイコーエプソン株式会社 有機ｅｌ装置およびその製造方法
TWI249363B (en) 2000-02-25 2006-02-11 Seiko Epson Corp Organic electroluminescence device and manufacturing method therefor
JP4748147B2 (ja) * 2000-02-25 2011-08-17 セイコーエプソン株式会社 有機ｅｌ装置
TWI226205B (en) * 2000-03-27 2005-01-01 Semiconductor Energy Lab Self-light emitting device and method of manufacturing the same
JP4214660B2 (ja) * 2000-04-11 2009-01-28 ソニー株式会社 直視型表示装置
US6762735B2 (en) * 2000-05-12 2004-07-13 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device and method of testing the same
US7339317B2 (en) 2000-06-05 2008-03-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having triplet and singlet compound in light-emitting layers
GB0014962D0 (en) * 2000-06-20 2000-08-09 Koninkl Philips Electronics Nv Matrix array display devices with light sensing elements and associated storage capacitors
US7180496B2 (en) 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
TW514854B (en) * 2000-08-23 2002-12-21 Semiconductor Energy Lab Portable information apparatus and method of driving the same
US6864628B2 (en) * 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
JP4646874B2 (ja) * 2000-09-18 2011-03-09 株式会社半導体エネルギー研究所 表示装置、携帯電話、デジタルカメラ及び電子機器
US6739931B2 (en) 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
JP3695308B2 (ja) * 2000-10-27 2005-09-14 日本電気株式会社 アクティブマトリクス有機ｅｌ表示装置及びその製造方法
KR20020073173A (ko) * 2000-11-17 2002-09-19 코닌클리케 필립스 일렉트로닉스 엔.브이. 유기 전계 발광 디바이스 및 그 제조 방법
CN1921136B (zh) * 2000-11-27 2012-05-09 精工爱普生株式会社 有机电致发光装置及其制造方法
US6965124B2 (en) 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
KR100672628B1 (ko) 2000-12-29 2007-01-23 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기 전계발광 디스플레이 장치
JP2002208484A (ja) * 2001-01-12 2002-07-26 Tohoku Pioneer Corp 有機ｅｌディスプレイ及びその製造方法
JP4392165B2 (ja) * 2001-02-16 2009-12-24 イグニス・イノベイション・インコーポレーテッド 遮蔽電極を有する有機発光ダイオード表示器
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
SG143946A1 (en) 2001-02-19 2008-07-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
GB0107236D0 (en) * 2001-03-22 2001-05-16 Microemissive Displays Ltd Method of creating an electroluminescent device
JP5137279B2 (ja) * 2001-03-27 2013-02-06 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4789341B2 (ja) * 2001-03-30 2011-10-12 三洋電機株式会社 半導体装置及び半導体装置製造用マスク
DE10117663B4 (de) 2001-04-09 2004-09-02 Samsung SDI Co., Ltd., Suwon Verfahren zur Herstellung von Matrixanordnungen auf Basis verschiedenartiger organischer leitfähiger Materialien
JP2004527124A (ja) * 2001-04-10 2004-09-02 サーノフ コーポレイション 有機薄膜トランジスタを使用する高性能アクティブマトリクスピクセルを提供する方法及び装置
JP4801278B2 (ja) * 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2002329583A (ja) * 2001-05-02 2002-11-15 Sony Corp 有機電界発光表示装置
KR100439648B1 (ko) * 2001-08-29 2004-07-12 엘지.필립스 엘시디 주식회사 유기전계발광소자
JP4305811B2 (ja) * 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
JP4103373B2 (ja) * 2001-11-08 2008-06-18 松下電器産業株式会社 エレクトロルミネッセンス表示装置およびエレクトロルミネッセンス表示装置の製造方法
US7483001B2 (en) 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
JP4265210B2 (ja) * 2001-12-17 2009-05-20 セイコーエプソン株式会社 有機ｅｌ装置及び電子機器
CN1209662C (zh) * 2001-12-17 2005-07-06 精工爱普生株式会社 显示装置及电子机器
JP3748406B2 (ja) * 2001-12-18 2006-02-22 株式会社日立製作所 表示装置
US7109653B2 (en) * 2002-01-15 2006-09-19 Seiko Epson Corporation Sealing structure with barrier membrane for electronic element, display device, electronic apparatus, and fabrication method for electronic element
US7038377B2 (en) 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
JP4015044B2 (ja) * 2002-03-20 2007-11-28 セイコーエプソン株式会社 配線基板、電子装置及び電子機器
US7148508B2 (en) 2002-03-20 2006-12-12 Seiko Epson Corporation Wiring substrate, electronic device, electro-optical device, and electronic apparatus
KR100537611B1 (ko) * 2002-04-10 2005-12-19 삼성에스디아이 주식회사 유기 전계 발광소자 및 그 제조방법
US7109650B2 (en) 2002-07-08 2006-09-19 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device and method of fabricating the same
KR100528910B1 (ko) 2003-01-22 2005-11-15 삼성에스디아이 주식회사 고분자 유기 전계 발광 소자
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
JP4531341B2 (ja) 2003-02-28 2010-08-25 株式会社半導体エネルギー研究所 発光装置および電子機器
US7123332B2 (en) * 2003-05-12 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, electronic device having the same, and semiconductor device
US20040263072A1 (en) * 2003-06-24 2004-12-30 Joon-Young Park Flat panel display
US7317455B2 (en) * 2003-09-10 2008-01-08 Xerox Corporation Bias voltage offset circuit
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
JP4581408B2 (ja) * 2004-01-19 2010-11-17 ソニー株式会社 表示装置
US20050253803A1 (en) * 2004-05-13 2005-11-17 Xerox Corporation Electric paper display with a thin film transistor active matrix and integrated addressing logic
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
US7105375B2 (en) * 2004-07-30 2006-09-12 Xerox Corporation Reverse printing
JP2004326130A (ja) * 2004-07-30 2004-11-18 Sony Corp タイリング型表示装置
KR100615235B1 (ko) * 2004-08-05 2006-08-25 삼성에스디아이 주식회사 유기 박막 트랜지스터군들 및 이를 구비한 평판 디스플레이 장치
KR20070032808A (ko) * 2004-08-11 2007-03-22 산요덴키가부시키가이샤 반도체 소자 매트릭스 어레이, 그 제조 방법 및 표시 패널
US8350466B2 (en) 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7753751B2 (en) * 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101090250B1 (ko) 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
US7288469B2 (en) * 2004-12-03 2007-10-30 Eastman Kodak Company Methods and apparatuses for forming an article
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US8063551B1 (en) * 2004-12-29 2011-11-22 E.I. Du Pont De Nemours And Company Pixel intensity homogeneity in organic electronic devices
KR100685811B1 (ko) 2005-01-04 2007-02-22 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그의 제조방법
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
JP4531596B2 (ja) * 2005-03-09 2010-08-25 株式会社半導体エネルギー研究所 発光装置および電子機器
KR101133767B1 (ko) * 2005-03-09 2012-04-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2006261240A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器
KR101187207B1 (ko) * 2005-08-04 2012-10-02 삼성디스플레이 주식회사 디스플레이장치
JP5148086B2 (ja) 2005-08-18 2013-02-20 三星電子株式会社 有機薄膜トランジスタ表示板
KR100703157B1 (ko) * 2005-09-15 2007-04-06 삼성전자주식회사 표시 장치
JP4640085B2 (ja) * 2005-09-30 2011-03-02 カシオ計算機株式会社 表示パネル
TWI517378B (zh) * 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TW200746022A (en) 2006-04-19 2007-12-16 Ignis Innovation Inc Stable driving scheme for active matrix displays
CN100389358C (zh) * 2006-06-15 2008-05-21 友达光电股份有限公司 用于防止漏光的像素结构
JP2009021477A (ja) * 2007-07-13 2009-01-29 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
WO2009028126A1 (ja) * 2007-08-31 2009-03-05 Sharp Kabushiki Kaisha 有機ｅｌ表示装置及びその製造方法
JP2011501864A (ja) * 2007-10-15 2011-01-13 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 溶液処理された電子デバイス用のバックプレーン構造
EP2225776A4 (en) 2007-12-14 2013-01-16 Du Pont REAR PANEL STRUCTURES FOR ELECTRONIC DEVICES
CA2617752A1 (en) 2007-12-24 2009-06-24 Ignis Innovation Inc Power scavenging and harvesting for power efficient display
JP2008198626A (ja) * 2008-05-23 2008-08-28 Seiko Epson Corp 有機ｅｌ装置
EP2360995A4 (en) 2008-12-18 2013-01-23 Panasonic Corp EL ORGANIC ELECTROLUMINESCENT DEVICE
TWI607670B (zh) * 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
JP4735998B2 (ja) * 2009-02-20 2011-07-27 奇美電子股▲ふん▼有限公司 アクティブマトリックス液晶表示装置及びその駆動方法
US8633873B2 (en) 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
WO2011067895A1 (ja) 2009-12-04 2011-06-09 パナソニック株式会社 有機ｅｌデバイスおよびその製造方法
JP4752968B2 (ja) * 2009-12-25 2011-08-17 カシオ計算機株式会社 有機ｅｌ発光装置
KR101839533B1 (ko) * 2010-12-28 2018-03-19 삼성디스플레이 주식회사 유기 발광 표시 장치, 이의 구동 방법 및 그 제조 방법
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
CN103688302B (zh) 2011-05-17 2016-06-29 伊格尼斯创新公司 用于显示系统的使用动态功率控制的系统和方法
JP2011187459A (ja) * 2011-06-29 2011-09-22 Semiconductor Energy Lab Co Ltd 発光装置
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
JP5600704B2 (ja) * 2012-04-17 2014-10-01 株式会社半導体エネルギー研究所 発光装置
JP6302186B2 (ja) 2012-08-01 2018-03-28 株式会社半導体エネルギー研究所 表示装置
JP5288662B2 (ja) * 2012-08-07 2013-09-11 株式会社半導体エネルギー研究所 表示装置
JP6076683B2 (ja) 2012-10-17 2017-02-08 株式会社半導体エネルギー研究所 発光装置
JP6204012B2 (ja) 2012-10-17 2017-09-27 株式会社半導体エネルギー研究所 発光装置
JP6155020B2 (ja) 2012-12-21 2017-06-28 株式会社半導体エネルギー研究所 発光装置及びその製造方法
JP5564556B2 (ja) * 2012-12-26 2014-07-30 株式会社半導体エネルギー研究所 Ｅｌ表示装置
JP6216125B2 (ja) 2013-02-12 2017-10-18 株式会社半導体エネルギー研究所 発光装置
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
JP6104649B2 (ja) 2013-03-08 2017-03-29 株式会社半導体エネルギー研究所 発光装置
WO2014140992A1 (en) 2013-03-15 2014-09-18 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an amoled display
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
WO2015166857A1 (ja) * 2014-04-28 2015-11-05 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
KR102490881B1 (ko) * 2014-12-26 2023-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
KR102536628B1 (ko) * 2015-08-24 2023-05-26 엘지디스플레이 주식회사 투명표시장치
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
KR102375685B1 (ko) 2016-02-02 2022-03-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102605957B1 (ko) 2016-02-23 2023-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
KR20180077439A (ko) 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계 발광 표시 장치 및 그 제조 방법
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
KR102525822B1 (ko) 2017-07-06 2023-04-26 삼성디스플레이 주식회사 표시 소자 및 그 제조 방법
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
KR102577043B1 (ko) * 2017-12-11 2023-09-08 엘지디스플레이 주식회사 전계발광 표시장치
KR102486552B1 (ko) 2018-01-15 2023-01-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
EP3570329B1 (en) 2018-05-14 2022-12-14 Samsung Display Co., Ltd. Display device
KR102537444B1 (ko) * 2018-05-31 2023-05-30 삼성디스플레이 주식회사 디스플레이 장치
JP7157691B2 (ja) * 2019-03-20 2022-10-20 株式会社東芝 半導体装置
KR20210033586A (ko) 2019-09-18 2021-03-29 삼성디스플레이 주식회사 표시 장치
CN111564120B (zh) * 2020-05-28 2022-06-24 京东方科技集团股份有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5264891A (en) * 1975-11-21 1977-05-28 Westinghouse Electric Corp Electroluminescent display panel and method of producing same
JPH0266867A (ja) * 1988-08-31 1990-03-06 Matsushita Electric Ind Co Ltd カラーｅｌディスプレイ装置とその製造方法
JPH09161970A (ja) * 1995-12-08 1997-06-20 Stanley Electric Co Ltd ドットマトリクス型有機ｌｅｄ素子

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006383A (en) * 1975-11-28 1977-02-01 Westinghouse Electric Corporation Electroluminescent display panel with enlarged active display areas
US4087793A (en) * 1976-10-28 1978-05-02 Motorola, Inc. Digital electronic control and switching arrangement
US4087792A (en) * 1977-03-03 1978-05-02 Westinghouse Electric Corp. Electro-optic display system
US4636038A (en) * 1983-07-09 1987-01-13 Canon Kabushiki Kaisha Electric circuit member and liquid crystal display device using said member
FR2629634B1 (fr) * 1984-12-18 1990-10-12 Thomson Csf Tube a onde progressive comportant une ligne a retard du type en helice fixee a un fourreau par l'intermediaire de support dielectriques en nitrure de bore
US4738514A (en) * 1986-01-16 1988-04-19 Rca Corporation Crystal variation compensation circuit for liquid crystal displays
US4820222A (en) * 1986-12-31 1989-04-11 Alphasil, Inc. Method of manufacturing flat panel backplanes including improved testing and yields thereof and displays made thereby
JPH01186655A (ja) * 1988-01-14 1989-07-26 Fujitsu Ltd 半導体集積回路
US5892244A (en) * 1989-01-10 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor
WO1991006115A1 (fr) * 1989-10-18 1991-05-02 Noritake Co., Limited Panneau d'affichage au plasma et procede de production
JP3112021B2 (ja) * 1990-07-09 2000-11-27 株式会社日立製作所 半導体メモリ
JP2717454B2 (ja) * 1990-07-16 1998-02-18 日本石油株式会社 有機薄膜エレクトロルミネッセンス素子
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5177406A (en) * 1991-04-29 1993-01-05 General Motors Corporation Active matrix vacuum fluorescent display with compensation for variable phosphor efficiency
US5631753A (en) * 1991-06-28 1997-05-20 Dai Nippon Printing Co., Ltd. Black matrix base board and manufacturing method therefor, and liquid crystal display panel and manufacturing method therefor
US5317432A (en) * 1991-09-04 1994-05-31 Sony Corporation Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
EP0569601B1 (en) * 1991-11-29 1999-10-13 Seiko Epson Corporation Liquid crystal display and method of manufacturing same
US5302966A (en) * 1992-06-02 1994-04-12 David Sarnoff Research Center, Inc. Active matrix electroluminescent display and method of operation
US5627557A (en) * 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
WO1994007177A1 (en) * 1992-09-11 1994-03-31 Kopin Corporation Color filter system for display panels
DE4240427C1 (de) * 1992-12-02 1994-01-20 Novopress Gmbh Preßwerkzeug
US5592199A (en) * 1993-01-27 1997-01-07 Sharp Kabushiki Kaisha Assembly structure of a flat type device including a panel having electrode terminals disposed on a peripheral portion thereof and method for assembling the same
US5506375A (en) * 1993-02-22 1996-04-09 Wacom Co., Ltd. Circuit board for coordinate detecting apparatus with noise suppression
JP3244843B2 (ja) * 1993-03-08 2002-01-07 株式会社日立製作所 カラー陰極線管
JP2812851B2 (ja) * 1993-03-24 1998-10-22 シャープ株式会社 反射型液晶表示装置
US5416034A (en) * 1993-06-30 1995-05-16 Sgs-Thomson Microelectronics, Inc. Method of making resistor with silicon-rich silicide contacts for an integrated circuit
DE69431607T2 (de) * 1993-08-30 2003-06-12 Sharp Kk Datensignalleitungsstruktur in einer Flüssigkristall-Anzeigeeinrichtung mit aktiver Matrix
JP2821347B2 (ja) * 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
TW277129B (ja) * 1993-12-24 1996-06-01 Sharp Kk
US5701055A (en) * 1994-03-13 1997-12-23 Pioneer Electronic Corporation Organic electoluminescent display panel and method for manufacturing the same
US5432358A (en) * 1994-03-24 1995-07-11 Motorola, Inc. Integrated electro-optical package
EP0686958B1 (en) * 1994-06-06 2003-10-29 Canon Kabushiki Kaisha DC compensation for interlaced display
EP0717304B1 (en) * 1994-06-24 2001-09-19 Hitachi, Ltd. Active matrix type liquid crystal display device and its driving method
JPH0855910A (ja) * 1994-07-29 1996-02-27 Texas Instr Inc <Ti> 半導体装置の製造方法
US5525867A (en) * 1994-08-05 1996-06-11 Hughes Aircraft Company Electroluminescent display with integrated drive circuitry
US5587329A (en) * 1994-08-24 1996-12-24 David Sarnoff Research Center, Inc. Method for fabricating a switching transistor having a capacitive network proximate a drift region
US5747928A (en) * 1994-10-07 1998-05-05 Iowa State University Research Foundation, Inc. Flexible panel display having thin film transistors driving polymer light-emitting diodes
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
US6115014A (en) * 1994-12-26 2000-09-05 Casio Computer Co., Ltd. Liquid crystal display by means of time-division color mixing and voltage driving methods using birefringence
KR0145902B1 (ko) * 1995-01-27 1998-09-15 김광호 박막트랜지스터 액정디스플레이 소자의 저항부 및 그 제조방법
US5804917A (en) * 1995-01-31 1998-09-08 Futaba Denshi Kogyo K.K. Organic electroluminescent display device and method for manufacturing same
DE69623443T2 (de) * 1995-02-06 2003-01-23 Idemitsu Kosan Co Vielfarbige lichtemissionsvorrichtung und verfahren zur herstellung derselben
JP3401356B2 (ja) * 1995-02-21 2003-04-28 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
US5726678A (en) * 1995-03-06 1998-03-10 Thomson Consumer Electronics, S.A. Signal disturbance reduction arrangement for a liquid crystal display
US5640067A (en) * 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
KR100229231B1 (ko) * 1995-04-04 1999-11-01 미다라이 후지오 전자 방출 소자 형성용 금속 함유 조성물, 및 전자방출소자,전자원및화상형성장치의제조방법
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
JP3107743B2 (ja) * 1995-07-31 2000-11-13 カシオ計算機株式会社 電子放出性電極およびその製造方法、並びにそれを用いた冷陰極蛍光管およびプラズマディスプレイ
JPH0980416A (ja) * 1995-09-13 1997-03-28 Sharp Corp 液晶表示装置
US5675185A (en) * 1995-09-29 1997-10-07 International Business Machines Corporation Semiconductor structure incorporating thin film transistors with undoped cap oxide layers
JPH09105953A (ja) * 1995-10-12 1997-04-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP3526992B2 (ja) * 1995-11-06 2004-05-17 株式会社半導体エネルギー研究所 マトリクス型表示装置
TW329500B (en) * 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
WO1997028483A1 (fr) * 1996-01-30 1997-08-07 Seiko Epson Corporation Substrat pour affichage a cristaux liquides, procede de production d'un substrat pour affichage a cristaux liquides, affichage a cristaux liquides et dispositif electronique
KR100500078B1 (ko) * 1996-02-26 2005-07-18 이데미쓰 고산 가부시키가이샤 유기 전자 발광 소자 및 그의 제조방법
TW374860B (en) * 1996-04-30 1999-11-21 Matsushita Electric Ind Co Ltd Active matrix liquid crystal display for projection
US5989945A (en) * 1996-05-15 1999-11-23 Seiko Epson Corporation Thin film device provided with coating film, liquid crystal panel and electronic device, and method for making the thin film device
JP2853656B2 (ja) * 1996-05-22 1999-02-03 日本電気株式会社 液晶パネル
JP3640224B2 (ja) * 1996-06-25 2005-04-20 株式会社半導体エネルギー研究所 液晶表示パネル
US5812188A (en) * 1996-07-12 1998-09-22 Adair; Edwin L. Sterile encapsulated endoscopic video monitor
JP3992797B2 (ja) * 1996-09-25 2007-10-17 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
EP0863495B1 (en) * 1996-09-26 2005-08-24 Seiko Epson Corporation Display device
GB9623185D0 (en) * 1996-11-09 1997-01-08 Epigem Limited Improved micro relief element and preparation thereof
DE69739633D1 (de) * 1996-11-28 2009-12-10 Casio Computer Co Ltd Anzeigevorrichtung
JP3392672B2 (ja) * 1996-11-29 2003-03-31 三洋電機株式会社 表示装置
US6091195A (en) * 1997-02-03 2000-07-18 The Trustees Of Princeton University Displays having mesa pixel configuration
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
KR100544821B1 (ko) * 1997-02-17 2006-01-24 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
US5903246A (en) * 1997-04-04 1999-05-11 Sarnoff Corporation Circuit and method for driving an organic light emitting diode (O-LED) display
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3541625B2 (ja) * 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JPH1154268A (ja) * 1997-08-08 1999-02-26 Sanyo Electric Co Ltd 有機エレクトロルミネッセンスディスプレイ装置
DE69829458T2 (de) * 1997-08-21 2005-09-29 Seiko Epson Corp. Anzeigevorrichtung mit aktiver matrix
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP3543170B2 (ja) * 1998-02-24 2004-07-14 カシオ計算機株式会社 電界発光素子及びその製造方法
JP3203227B2 (ja) * 1998-02-27 2001-08-27 三洋電機株式会社 表示装置の製造方法
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
KR100423395B1 (ko) * 2001-07-02 2004-03-18 삼성전기주식회사 칩 안테나
JP3705264B2 (ja) * 2001-12-18 2005-10-12 セイコーエプソン株式会社 表示装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5264891A (en) * 1975-11-21 1977-05-28 Westinghouse Electric Corp Electroluminescent display panel and method of producing same
JPH0266867A (ja) * 1988-08-31 1990-03-06 Matsushita Electric Ind Co Ltd カラーｅｌディスプレイ装置とその製造方法
JPH09161970A (ja) * 1995-12-08 1997-06-20 Stanley Electric Co Ltd ドットマトリクス型有機ｌｅｄ素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0940796A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133748B2 (en) 1999-10-12 2012-03-13 Semiconductor Energy Laboratory Co., Ltd. EL display device and method of manufacturing the same
US8319224B2 (en) 1999-10-12 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. EL display device and a method of manufacturing the same
US8884301B2 (en) 1999-10-12 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. EL display device and a method of manufacturing the same
US7115434B2 (en) * 1999-10-13 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method for precisely forming light emitting layers in a semiconductor device
US7919341B2 (en) 1999-10-13 2011-04-05 Semiconductor Energy Laboratory Co., Ltd. Thin film forming apparatus
US10165986B2 (en) 2010-02-12 2019-01-01 Dexcom, Inc. Receivers for analyzing and displaying sensor data

Also Published As

Publication number Publication date
KR100509239B1 (ko) 2005-08-22
DE69829357T2 (de) 2005-07-28
US20090303165A1 (en) 2009-12-10
EP1524696A3 (en) 2005-08-10
EP0940796A4 (en) 2002-08-21
JP3580092B2 (ja) 2004-10-20
KR20000068764A (ko) 2000-11-25
US20080036699A1 (en) 2008-02-14
US20100045577A1 (en) 2010-02-25
US6373453B1 (en) 2002-04-16
US20030206144A1 (en) 2003-11-06
EP1524696A2 (en) 2005-04-20
TW430776B (en) 2001-04-21
EP0940796B1 (en) 2005-03-16
US20020075207A1 (en) 2002-06-20
CN1242855A (zh) 2000-01-26
EP0940796A1 (en) 1999-09-08
CN1146843C (zh) 2004-04-21
JPH1165487A (ja) 1999-03-05
DE69829357D1 (de) 2005-04-21

Similar Documents

Publication Publication Date Title
JP3580092B2 (ja) アクティブマトリクス型表示装置
JP3830238B2 (ja) アクティブマトリクス型装置
WO1999010862A1 (fr) Afficheur a matrice active
JP3601059B2 (ja) アクティブマトリクス型発光装置及びその製造方法
JP3541625B2 (ja) 表示装置及びアクティブマトリクス基板
JP3904016B2 (ja) アクティブマトリクス型表示装置
JP3873965B2 (ja) 表示装置及びアクテブマトリクス基板
JP3729196B2 (ja) 有機エレクトロルミネッセンス装置
JP4743093B2 (ja) 発光装置
JP3804646B2 (ja) 表示装置
JP3729195B2 (ja) 有機エレクトロルミネッセンス装置及びその製造方法
JP2005116535A (ja) アクティブマトリクス型装置、及びエレクトロルミネッセンス装置
JP3690406B2 (ja) 有機エレクトロルミネッセンス装置
JP3803355B2 (ja) 有機エレクトロルミネッセンス装置の製造方法
JP3803342B2 (ja) 有機半導体膜の形成方法、及びアクティブマトリクス基板の製造方法
JP4797945B2 (ja) 発光装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98801519.6

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1019997003229

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09284774

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1998937856

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1998937856

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997003229

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1998937856

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1019997003229

Country of ref document: KR