WO1999040561A1 - Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device - Google Patents

Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device Download PDF

Info

Publication number
WO1999040561A1
WO1999040561A1 PCT/JP1999/000552 JP9900552W WO9940561A1 WO 1999040561 A1 WO1999040561 A1 WO 1999040561A1 JP 9900552 W JP9900552 W JP 9900552W WO 9940561 A1 WO9940561 A1 WO 9940561A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
voltage
liquid crystal
period
signal
Prior art date
Application number
PCT/JP1999/000552
Other languages
English (en)
French (fr)
Inventor
Suguru Yamazaki
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to EP99902863A priority Critical patent/EP0974952B1/en
Priority to JP54029399A priority patent/JP3588802B2/ja
Priority to US09/402,625 priority patent/US6522319B1/en
Priority to KR1019997009243A priority patent/KR100654073B1/ko
Priority to DE69935285T priority patent/DE69935285T2/de
Publication of WO1999040561A1 publication Critical patent/WO1999040561A1/ja

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3692Details of drivers for data electrodes suitable for passive matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • G09G3/3644Control of matrices with row and column drivers using a passive matrix with the matrix divided into sections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3666Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3681Details of drivers for scan electrodes suitable for passive matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/04Partial updating of the display screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/028Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/367Control of matrices with row and column drivers with a nonlinear element in series with the liquid crystal cell, e.g. a diode, or M.I.M. element

Definitions

  • Electro-optical device and driving method thereof liquid crystal display device and driving method thereof
  • the present invention relates to an electro-optical device having a function of allowing only a part of a display screen to be in a display state and another part to be in a non-display state, and a driving method thereof. Further, the present invention relates to a driving method of a liquid crystal display device that uses a liquid crystal display device as an electro-optical device and enables a partial display state with low power consumption without discomfort in display and a liquid crystal display device displayed thereby. . Further, the present invention relates to a driving circuit suitable for driving the electro-optical device according to the present invention.
  • the present invention relates to an electronic apparatus using the electro-optical device and the liquid crystal display device for a display device.
  • the number of display dots has been increasing year by year so that more information can be displayed, and the consumption by the display devices accordingly. Electric power is also increasing. Since the power source of a portable electronic device is generally a battery, the display device is strongly required to have low power consumption so that the battery life can be extended. For this reason, in a display device with a large number of display dots, the entire screen is set to the display state when necessary, but in a normal state, only a part of the display panel is set to the display state so that power consumption can be reduced, and other areas are set to the display state. A method of hiding the image is being considered. In addition, for the display device of the portable electronic device, a reflection type or a transflective type liquid crystal display panel which emphasizes the appearance in the reflection mode is used for the display panel because of the necessity of low power consumption.
  • FIG. 19 is a block diagram of the conventional liquid crystal display device.
  • Block 51 is a liquid crystal display panel (LCD panel) in which a substrate on which a plurality of scanning electrodes are formed and a substrate on which a plurality of signal electrodes are formed face each other at an interval of several ⁇ m. Liquid crystal is enclosed. Pixels (dots) are arranged in a matrix by the liquid crystal at the intersection of the scanning electrodes arranged in the row direction and the signal electrodes arranged in the column direction.
  • Block 52 is a scan electrode drive circuit (Y driver) for driving the scan electrodes
  • block 53 is a signal electrode drive circuit (X driver) for driving the signal electrodes.
  • a plurality of voltage levels required for driving the liquid crystal are formed by a driving voltage forming circuit of a block 54 and applied to a liquid crystal display panel 51 via an X driver 53 and a Y driver 52.
  • Block 57 is a scan control circuit for controlling the number of scan electrodes to be scanned.
  • Block 55 is a controller that supplies necessary signals to these circuits, FRM is a frame start signal, CLY is a scan signal transfer clock, CLX is a data transfer clock, Data is display data, and LP is a data latch.
  • the signal PD is a partial display control signal.
  • Block 56 is the power supply for the above circuit.
  • This conventional example describes the case where the partial display is the left half screen, and further the case where the partial display is the upper half screen.
  • the latter upper half screen line is displayed and the lower half screen is displayed.
  • a case where a row is set to a non-display state will be described.
  • the number of scanning electrodes is 400.
  • the controller 55 sets the partial display control signal PD to the “H” level, and makes the lower half screen non-display state.
  • the control signal PD is "L" level
  • the entire screen is displayed by scanning all the scanning electrodes at 1/400 duty.
  • the control signal PD is "H" level
  • the upper half of the panel is scanned.
  • the partial display state is achieved in which the upper half screen is displayed and the remaining lower half screen is not displayed.
  • Switching to 1/200 duty is performed by doubling the period of the scanning signal transfer clock CLY and halving the number of clocks in one frame period. Is wearing.
  • FIG. 20 shows an example of a driving voltage waveform when a horizontal line is displayed every other scanning electrode in the partial display state of the conventional example.
  • A is a voltage waveform applied to one pixel in the upper half screen
  • B is a voltage waveform applied to all pixels in the lower half screen.
  • the thick lines in waveforms A and B in the figure indicate the scan electrode drive waveform
  • the thin lines indicate the signal electrode drive waveform.
  • the selection voltage V 0 (or V 5) is applied to the scanning electrodes in the upper half screen one row at a time in each selection period (one horizontal scanning period: 1 H), and the non-selection voltage is applied to the scanning electrodes in the other rows.
  • V 4 (or VI) is applied.
  • On / off information of each pixel of the selected row is sequentially applied to the signal electrode in synchronization with the horizontal scanning period. More specifically, while the voltage applied to the scanning electrode in the selected row is V0, V5 is applied to the signal electrode of the ON pixel in the selected row and V3 is applied to the signal electrode of the OFF pixel.
  • the voltage applied to the scanning electrode in the selected row is V5
  • V0 is applied to the signal electrode of the ON pixel in the selected row
  • V2 is applied to the signal electrode of the OFF pixel in the selected row.
  • the voltage applied to the liquid crystal of each pixel is the difference between the scanning voltage (selection voltage and non-selection voltage) applied to the scanning electrode and the signal voltage (on voltage and off voltage) applied to the signal electrode. Specifically, a pixel having a high effective voltage of the difference voltage is turned on, and a pixel having a low effective voltage is turned off.
  • the effective voltage of the pixels in the lower half screen is much smaller than the effective voltage applied to the off pixels in the upper half screen, because no selection voltage is applied to the scan electrodes as shown in B of Figure 20. As a result, the lower half screen is completely hidden.
  • FIG. 20 is a diagram in which the signal polarity of the drive voltage is switched every 13 rows of selection period.
  • the signal polarity of the driving voltage is switched every 13 rows of selection period.
  • the circuits such as the driver operate and the liquid crystal of the pixel is charged and discharged, so that there is a disadvantage that power consumption is not reduced so much.
  • FIG. 21 is an internal circuit of the drive voltage forming block 54.
  • Driving a liquid crystal display panel with a duty higher than about 1/30 duty requires six levels of voltages V0 to V5.
  • the maximum voltage applied to the liquid crystal is V0-V5, and the input power supply voltage of +5 V is used as it is for V0.
  • Switches S2a and S2b are interlocking switches, and one of R3a and R3b is connected in series with R2 and R4 according to the level of signal PD.
  • R3a and R3b By making the resistance values of R3a and R3b different, V0 to V5 having different voltage division ratios can be formed according to the level of PD.
  • the power consumption can be further reduced in a half-screen display because the driving voltage is small.However, a reduced voltage of 8 V causes the transistor Q1 for contrast adjustment to generate heat. The power consumption does not drop so much because a significant portion is spent.
  • the preferred bias ratio will be 1/3 or 1/4.
  • the voltage required to drive the liquid crystal is not 6 levels, but 5 levels for 1/4 bias and 4 levels for 1/3 bias. If a five-level voltage is required, the resistance of the resistor R 3a and R 3b that is connected at the time of partial display may be set to 0 ⁇ , but if a four-level voltage is required, A means is required to make the resistances R 2 and R 4 0 ⁇ instead of the resistances R 3a or R 3b.
  • Japanese Patent Application Laid-Open No. 7-281632 describes a bias ratio switching unit and a driving voltage switching unit in such a case, but further description of the configuration is omitted here.
  • the above-mentioned proposed method enables the function of setting only some rows of the LCD panel to the display state and the other rows to the non-display state, and reduces the power consumption to a certain extent.
  • the drive voltage forming circuit is considerably complicated, the number of rows that can be partially displayed is limited in terms of hardware, and low power consumption is still insufficient.
  • the former JP-A-6-95621 relates to a transmissive liquid crystal display panel, and the latter JP-A-7-281632 only describes a method of partial display. No indication form is disclosed. However, when importance is placed on high contrast in a liquid crystal display device of a transmissive type or a reflective type, a normally-black type display panel has conventionally been adopted. The reason is as follows.
  • the gap between the dots to which no voltage is applied becomes white, the white display portion in the screen becomes sufficiently white, whereas the black display portion does not become sufficiently black.
  • the gap between the dots to which no voltage is applied becomes black, so that the black display portion is sufficiently black, but the white display portion is not sufficiently white.
  • the contrast is higher when the black display part is sufficiently black than when the white display part is sufficiently white, so the contrast is higher when a normally-black display panel is used. Is obtained.
  • a normally black type is a black display when the effective voltage applied to the liquid crystal is an off-voltage lower than the threshold of the liquid crystal, and when the applied voltage is increased and an on-voltage higher than the threshold of the liquid crystal is applied, In this mode, white display is performed.
  • the normally white type displays white when the effective voltage applied to the liquid crystal is an off-voltage lower than the threshold of the liquid crystal, and when the effective voltage is increased and an on-voltage higher than the threshold of the liquid crystal is applied, In this mode, the display is black.
  • the liquid crystal display panel has a pair of polarizing plates on both sides of the panel, and the transmission axes of the pair of polarizing plates are substantially parallel.
  • the liquid crystal display panel When it is arranged at a position, it becomes a normally-black type, and when it is arranged almost orthogonally, it becomes a normally white type.
  • FIG. 18 is a diagram showing a partial display state when a normally black liquid crystal display panel 107 is used. Since an off-voltage or an effective voltage lower than that is applied to the liquid crystal in the non-display area, the non-display area displays black as shown in the figure. On the other hand, in a reflective liquid crystal display panel, it is necessary to display characters in black and a background in white in order to reflect incident light to make the display bright and easy to see. However, in a normally black reflective liquid crystal display panel, the display area has a white background, while the non-display area has a black color, giving a sense of incongruity.
  • the black display of the dots constituting the characters in the display area and the black display of the dots in the non-display area are adjacent dots. Therefore, there is a problem that the characters displayed in the display dot at the boundary between the non-display area and the display area in the display area are very difficult to read because they are connected for visual recognition. Hide the non-display area so that there is no discomfort In order to display white, it is necessary to apply an on-voltage to the liquid crystal in the non-display area, but it cannot be said that the area which should be non-display basically cannot be in the non-display state.
  • the non-display area is to be displayed in white, not only can the power consumption of the circuit for realizing this be reduced, but also the liquid crystal molecules are arranged horizontally in the off state and turned on like a nematic liquid crystal.
  • the dielectric constant of the liquid crystal in the on state is two to three times larger than the dielectric constant of the liquid crystal in the off state.
  • the charging / discharging current associated with the AC drive increases, and the power consumption of the entire display device does not decrease as much as in the full-screen display state or, on the contrary, increases.
  • an object of the present invention is to solve the above-mentioned problems in the prior art and to provide an electro-optical device in which power consumption is significantly reduced during partial display. It is another object of the present invention to provide a highly versatile electro-optical device that does not complicate the drive voltage forming circuit for the partial display function and that can set the size and position of the partial display by software. Another object of the present invention is to provide a liquid crystal display device that can realize a display without a sense of incongruity in a partial display state and can significantly reduce power consumption when a liquid crystal display device is used as an electro-optical device.
  • Another object is to provide an electronic device with low power consumption by using an electro-optical device or a liquid crystal display device having these partial display functions for a display device.
  • the present invention relates to a method of driving an electro-optical device having a function of partially using a display screen as a display region, wherein the plurality of scan electrodes and the plurality of signal electrodes are arranged so as to intersect with each other.
  • a selection voltage is applied during the selection period and a non-selection voltage is applied during the non-selection period, and the voltages applied to all the scanning electrodes are fixed during a period other than the selection period of the scanning electrodes in the display area.
  • the display screen is set to a partial display state by fixing voltages applied to all the signal electrodes for at least a predetermined period.
  • the potentials of all the scanning electrodes and all the signal electrodes are fixed for at least a predetermined period, so that the liquid crystal layer or the electrode which is an electro-optical material is used. There is a period during which charging and discharging are not performed in the drive circuit, etc., and power consumption is reduced accordingly.
  • the voltage of the scan electrode during a period in which the applied voltage to all the scan electrodes is fixed is the non-selection voltage. Since the voltage of the scanning electrode fixed in the case of the partial display is a non-selection voltage, the driving circuit can be constituted by a simple circuit.
  • the non-selection voltage is one level.
  • the non-selection voltage can be fixed at one level, so that there is no voltage change and low power consumption can be achieved.
  • the circuit for forming a driving voltage applied to the scanning electrodes and the signal electrodes may include a period for fixing the applied voltages to all the scanning electrodes and all the signal electrodes. It is preferable to stop the operation. More specifically, the drive voltage forming circuit includes a charge pump circuit that switches a connection of a plurality of capacitors according to a clock to generate a boosted voltage or a stepped-down voltage, and the charge pump circuit includes: It is preferable that the operation be stopped during a period in which the applied voltages to all the scanning electrodes and all the signal electrodes are fixed. By doing so, power consumption in the drive voltage forming circuit can be reduced during the partial display state. When a charge pump circuit is used for boosting or stepping down the voltage, unnecessary power consumption can be reduced by stopping the timing clock for switching the capacitor.
  • a simple matrix type liquid crystal display having only one level of non-selection voltage
  • One of the driving methods of the display device is a method called MLS (Multi-Line-Selection) driving, in which multiple rows of scanning electrodes are selected at the same time.
  • This is a method called SA (Smart-Addressing) driving.
  • International Patent Publication WO96 / 21880 proposes that the power consumption of a liquid crystal display device can be significantly reduced by combining such a driving method with a driving voltage forming circuit composed of a charge pump circuit. did.
  • the present invention has been developed based on the method of WO966 / 21880 so as to be compatible with a partial display function, thereby further reducing power consumption.
  • the period other than the selection period of the scanning electrode in the display area is a period other than the period in which the selection voltage is applied to the display row (hereinafter, this period is referred to as a non-display row access period).
  • the power consumption of the drive circuit during this period can be extremely reduced, and the power consumption of the electro-optical device is reduced. Furthermore, if the operation of the charge pump circuit of the drive voltage forming circuit is stopped during this period, the charging and discharging of the capacitor there is eliminated, and the power consumption is further reduced. During this period, since the power consumption of the drive circuit is extremely small, the capacitor that holds the drive voltage hardly discharges, and even if the charge pump circuit stops operating, the fluctuation of the drive voltage is within practically no problem. .
  • a first display mode in which the entire display screen is in a display state, a partial area of the display screen in a display state, and other areas in a non-display state It is preferable that the period in which the selection voltage is applied to each scanning electrode in the display area does not change between the first display mode and the second display mode.
  • the time during which the selection voltage is applied to the scan electrodes in the display area is the same in the case of full screen display and the case of partial display, that is, the duty is the same. Therefore, there is no need to change the bias ratio or the drive voltage during the partial display, and the drive circuit and the drive voltage forming circuit do not have to be complicated.
  • an effective voltage applied to a liquid crystal of a pixel in the display region in a display state is different. It is preferable to set a potential to be applied to the signal electrode during a period other than the selection period of the scanning electrode in the display region so that the same is obtained. According to the invention Then, the potential of the signal electrode is set so that the effective voltage applied to the liquid crystal, which is the electro-optical material in the display area, is the same in the full screen display and the partial screen display in the two cases. The contrast of the display area can be kept unchanged.
  • the potential applied to the signal electrode during a period other than the selection period of the scanning electrode in the display area may be an on display or an off display in the first display mode.
  • the plurality of scanning electrodes are driven so as to be simultaneously selected for each predetermined number of units and sequentially selected for each predetermined number of units.
  • the voltage applied to the signal electrode in the case of ON display or OFF display at the time is the same as the voltage applied to the signal electrode in the case of full screen ON display or full screen OFF display in the first display mode. Is preferred.
  • the effective voltage applied to the liquid crystal in the display area of the display area can be made equal between the full screen display and the partial screen display, and the image quality in the partial screen display Can be kept good.
  • the increase in circuit size is very small.
  • the potential applied to the signal electrode during a period other than the selection period of the scanning electrode in the display area is set such that the potential of the entire screen is changed every predetermined period for scanning one screen.
  • the applied potential for turning on the display and the applied potential for turning off the display be switched and set alternately.
  • the polarity of the voltage difference between the scan electrode and the signal electrode is Preferably, it is inverted every frame. By doing so, the power consumption during the non-display row access period can be significantly reduced.
  • the number of partial display rows is small (for example, about 60 rows or less), the image quality of the entire screen does not deteriorate even if the liquid crystal drive voltage of the pixels in the non-display rows is fixed.
  • the present invention provides a method of driving an electro-optical device having a function in which a plurality of scanning electrodes and a plurality of signal electrodes are arranged to intersect and have a function of partially setting a display screen as a display area.
  • a scan electrode is supplied with a selection voltage during the selection period and a non-selection period.
  • a non-selection voltage is applied in between, and the non-selection voltage is applied to the scanning electrodes in other areas of the display screen without applying the selection voltage.
  • the display screen is set to the partial display state by fixing the applied voltage for at least a period longer than the same polarity drive period in the polarity inversion drive in the state.
  • the potentials of all the scanning electrodes and all the signal electrodes are fixed for a predetermined period, so that the liquid crystal layer or the electrode which is an electro-optical material is used. There is a period during which charging and discharging are not performed in the drive circuit, etc., resulting in lower power consumption.
  • the voltage applied to the signal electrode is changed to a full-screen display at least for each period longer than the same polarity driving period in the polarity inversion drive in the full-screen display state. It is preferable to alternately switch between the potential for ON display and the potential for OFF display in this state. Even during the non-display row access period, the polarity of the drive voltage is periodically inverted, so that the application of a DC voltage to the liquid crystal and crosstalk can be prevented.
  • the driving method of the electro-optical device described above can be realized by a simple matrix type liquid crystal display device or an active matrix type liquid crystal display device.
  • the electro-optical device according to the present invention is driven by using the above-described method for driving an electro-optical device, whereby an electro-optical device with low power consumption can be provided.
  • the electro-optical device is configured such that a plurality of scanning electrodes and a plurality of signal electrodes are arranged so as to intersect with each other, and the electro-optical device has a function of partially setting a display screen as a display area.
  • a scanning electrode driving circuit for applying a selection voltage to the scanning electrodes during the selection period and applying a non-selection voltage during the non-selection period; and applying a signal voltage corresponding to the display data to the plurality of signal electrodes.
  • Control means for outputting a partial display control signal for controlling a circuit, wherein the scan electrode drive circuit and the signal electrode drive circuit are configured to control a display area in a display screen in accordance with the partial display control signal.
  • the scanning electrode And the signal electrode is driven so as to provide a display according to display data, and is driven in a non-display area in the display screen.
  • a non-display state is provided by continuously applying a non-selection voltage to the scanning electrode.
  • the control circuit controls the number and position of display rows or non-display rows. It becomes possible to set at the evening of the Regis. By doing so, it is possible to provide a highly versatile electro-optical device in which the number and positions of partial displays can be set by software.
  • the above electro-optical device can be realized as a simple matrix type liquid crystal display device or an active matrix type liquid crystal display device.
  • the driving circuit of the electro-optical device is configured such that a plurality of scanning electrodes and a plurality of signal electrodes are arranged to intersect, and the driving circuit of the electro-optical device has a function of partially using a display screen as a display area.
  • Second driving means for applying a voltage to the signal electrodes of the display area, wherein the first driving means applies a selection voltage to the scanning electrodes in the display area during a selection period and non-selection during a non-selection period.
  • the display from the storage circuit is performed.
  • Reads Isseki de, in other periods, characterized in that it has a function of fixing the display data reading Adoresu of the storage circuit.
  • the current consumption of the signal electrode drive circuit during the non-display row access period can be reduced to almost zero. It can be reduced.
  • the output of the signal electrode drive circuit can be fixed to the same potential as in the case of full screen on display or full screen off display.
  • it is preferable that the shift operation of the shift register in the first drive unit is stopped during a period other than the selection period of the scan electrode in the display area.
  • the scan electrode drive circuit since the scan electrode drive circuit does not output the selection voltage during this period, it is not necessary for the shift register inside the scan electrode drive circuit to operate. If the operation of the shift register is stopped by stopping the shift clock, the power consumption of the scan electrode drive circuit during this period can be reduced to almost zero.
  • the driving circuit of the electro-optical device according to the present invention is configured such that a plurality of scanning electrodes and a plurality of signal electrodes are arranged to intersect, and the driving circuit of the electro-optical device has a function of partially using a display screen as a display area.
  • a scan electrode drive circuit that sequentially applies a selection voltage to the plurality of scan electrodes in accordance with a shift operation of a shift register, wherein the scan electrode drive circuit partially covers a display screen with a display area.
  • a selection voltage is applied to a scan electrode in a display area of the display screen during a selection period in accordance with a shift operation of the shift register, and a scan voltage is applied to scan electrodes in another area of the display screen. Is stopped in the middle of the shift operation, and only the non-selection voltage is applied, and the scan electrode drive circuit shifts from a state where a display screen is partially set as a display area to a full screen display state.
  • an initial setting unit for setting the shift register to an initial state is provided.
  • an electro-optical device includes a driving circuit of the above-described electro-optical device, and a scan electrode and a signal electrode driven by the electro-optical device.
  • An electro-optical device can be provided.
  • the electro-optical device is configured such that a plurality of scanning electrodes and a plurality of signal electrodes are arranged so as to intersect with each other, and the electro-optical device has a function of partially setting a display screen as a display area.
  • the first driving means applies a selection voltage to the scanning electrodes in the display area of the display screen during the selection period and applies a non-selection voltage during the non-selection period.
  • the second driving unit is configured to apply the display area to the plurality of signal electrodes.
  • the scanning electrode selection period It has a function of applying a voltage based on the display data read out from the memory and applying a voltage based on the same display data in other periods.
  • the second driving unit may perform the same polarity driving in the polarity inversion driving in the full screen display state. It is preferable that the voltage applied to the signal electrode be alternately switched between a potential for on-display and a potential for off-display in a full-screen display state at least every period longer than the period. Even during the non-display row access period, the polarity of the drive voltage is periodically inverted, so that the application of a DC voltage to the liquid crystal and crosstalk can be prevented.
  • the electro-optical device further includes a driving voltage forming circuit that forms a voltage applied to the scanning electrode or the signal electrode and supplies the voltage to the driving unit. It is preferable that the apparatus further includes a contrast adjustment circuit that adjusts a voltage, and that the operation of the contrast adjustment circuit is stopped during a period other than the selection period of the scan electrode in the display area. Since the power consumption of the driving circuit in the non-display row access period is extremely small in the electro-optical device of the present invention, the fluctuation of the driving voltage is small even if the contrast adjustment circuit is stopped during this time if the driving voltage is held by the capacitor. There are no practical problems. By stopping the contrast adjustment circuit, the power consumption of the drive circuit can be further reduced.
  • the driving method of the liquid crystal display device is a reflective or semi-transmissive device capable of performing a partial display state in which a partial area of the entire screen of the liquid crystal display panel is in a display state and another area is in a non-display state.
  • the liquid crystal display panel is a normally-white liquid crystal display, and an effective voltage equal to or less than an off-voltage is applied to the liquid crystal in the non-display area in the partial display state.
  • the normally-white type the non-display area becomes white in the partial display state, so that a display without a sense of incongruity can be realized.
  • circuit means for applying an effective voltage equal to or less than the off-voltage to the liquid crystal in the non-display area it is possible to use an easy means with low power consumption, and further, since the dielectric constant of the liquid crystal in the non-display area is small, The charge / discharge current associated with the AC drive is reduced, and the power consumption of the entire display device can be significantly reduced as compared to when the entire screen is in the display state.
  • the liquid crystal display panel is a simple matrix type liquid crystal panel, and scans the non-display area in the partial display state. It is preferable to apply only a non-selection voltage to the electrodes. Further, it is preferable that the liquid crystal display panel is a simple matrix type liquid crystal panel, and in the partial display state, only a voltage which turns off the signal electrode in the non-display area is applied.
  • the liquid crystal display panel is an active matrix liquid crystal panel, and an off-voltage is applied to the liquid crystal of the pixels in the non-display area in at least the first frame when the display mode shifts to the partial display state.
  • the following voltages are applied, and only the non-selection voltage is applied to the scanning electrodes in the non-display area from the subsequent frame.
  • the liquid crystal display panel is an active matrix type liquid crystal panel, and applies a voltage equal to or less than an off voltage to liquid crystals of pixels in the non-display area in at least the first frame when the display mode shifts to the partial display state. It is preferable that during the access period of the non-display area, only a voltage equal to or lower than an off voltage is applied to the signal electrode.
  • partial display areas can be provided in the row direction and the column direction of the display screen, and the other areas can be hidden.
  • the non-display area becomes white and the display is less uncomfortable, and the power consumption is reduced because no high voltage is applied to the pixels in the non-display area. Can be.
  • liquid crystal display device of the present invention is driven by using the above-described method for driving a liquid crystal display device. Can be provided.
  • the electronic apparatus of the present invention can provide an electro-optical device using the electro-optical device of the present invention or the liquid crystal display device as a display device.
  • the battery life can be greatly extended by reducing the power consumption of the display device.
  • FIG. 1 is a block diagram of a liquid crystal display device according to an embodiment of the present invention.
  • FIG. 2 is a block diagram of a drive voltage forming circuit used in the embodiment of the present invention.
  • FIG. 3 is a timing chart in the embodiment of the present invention.
  • FIG. 4 is a view for explaining a liquid crystal drive voltage waveform in the embodiment of the present invention, where A is a view showing a selection voltage Vs field (Com pattern), and B is a display pattern replacement sheet (Rule 26).
  • FIG. 15C is a diagram showing a signal electrode drive voltage Vs display pattern.
  • 1 means VH
  • — 1 means VL.
  • the matrix of A is when the liquid crystal AC drive signal M is "L”, and when M is "H", the soil is reversed.
  • d1 to d4 indicate the on / off states of the pixels on the selected first to fourth rows.
  • the ON pixel is represented by -1, and the OFF pixel is represented by 1.
  • C in the figure 0 means VC, ⁇ 2 means Shi VI, and ⁇ 4 means Shi V2 in the calculation result.
  • the matrix of C is when the liquid crystal AC drive signal M is "L”, and when M is "H", the soil is reversed.
  • FIG. 5 is a partial view of a control circuit according to the embodiment of the present invention.
  • FIG. 7 is a timing chart in another embodiment of the present invention.
  • FIG. 8 is a block diagram of a liquid crystal drive voltage forming circuit used in another embodiment of the present invention.
  • FIG. 9 is a timing chart in another embodiment of the present invention.
  • FIG. 10 is a timing chart in another embodiment of the present invention.
  • FIG. 11 is a partial block diagram of the signal electrode drive circuit according to the embodiment of the present invention.
  • FIG. 12 is a block diagram of a scan electrode drive circuit according to the embodiment of the present invention.
  • FIG. 13 is a circuit diagram of a contrast adjustment circuit according to the embodiment of the present invention.
  • FIG. 14 is a view for explaining a partial display state in the liquid crystal display device of the present invention.
  • FIG. 15 is a diagram showing a configuration example of a liquid crystal display device of the present invention.
  • FIG. 16 is a timing chart showing the operation of the liquid crystal display device of FIG.
  • FIG. 17 is a view for explaining the transition from the full screen display state to the partial display state in the liquid crystal display device of FIG.
  • FIG. 18 is a view for explaining a partial display state in a conventional liquid crystal display device.
  • FIG. 19 is a block diagram of a conventional liquid crystal display device having a partial display function.
  • FIG. 20 is a drive voltage waveform diagram of the liquid crystal display device of FIG.
  • FIG. 21 is a detailed circuit diagram of the drive voltage generation circuit in FIG.
  • Figure 22 is an equivalent circuit diagram of a pixel of an active matrix liquid crystal display panel having a two-terminal nonlinear element in the pixel.
  • Figure 23 is an equivalent circuit diagram of a pixel in an active matrix liquid crystal display panel having a transistor in the pixel.
  • FIG. 24 is a schematic view of an electronic apparatus using the electro-optical device or the liquid crystal display device of the present invention as a display device.
  • FIG. 25 is a circuit block diagram of the electronic device of the present invention.
  • Step-up / step-down clock forming circuit 8 Negative direction 6 times booster circuit
  • FIG. 1 is a block diagram showing a liquid crystal display device as an example of an embodiment of an electro-optical device according to the present invention.
  • Block 1 is a simple matrix type liquid crystal display panel (LCD panel) using super-staged nematic (STN) type liquid crystal.
  • the number of substrates formed with a plurality of scanning electrodes and the number of substrates formed with a plurality of signal electrodes are reduced. They are arranged facing each other at an interval of m, and the above-mentioned liquid crystal is sealed in the gap.
  • Pixels are arranged in a matrix by the liquid crystal at the intersection of the plurality of scanning electrodes and the plurality of signal electrodes. Further, a polarizing element such as a retardation plate or a polarizing plate is arranged on the outer surface side of the substrate as needed.
  • the liquid crystal is not limited to the STN used in the present embodiment, but may be a liquid crystal molecule having a twisted orientation (TN type, etc.), a homeotropic pick orientation type, a vertical orientation type, or a memory type such as a ferroelectric. Various types can be used. Further, a light scattering liquid crystal such as a polymer dispersed liquid crystal may be used.
  • the liquid crystal display panel may be of a transmissive type, a reflective type, or a transflective type, but is preferably of a reflective type or a transflective type in order to reduce power consumption.
  • Block 2 is a scan electrode drive circuit (Y driver) that drives the scan electrodes of the liquid crystal display panel
  • block 3 is a signal electrode drive circuit (X driver) that drives the signal electrodes of the liquid crystal display panel.
  • a plurality of voltage levels necessary for driving the liquid crystal are formed by a driving voltage forming circuit of the block 4 and applied to the liquid crystal display panel 1 via the X driver 3 and the Y driver 2.
  • Block 5 is a controller that supplies the necessary signals to those circuits.
  • PD is a partial display control signal
  • FRM is a frame start signal
  • CLX is a data transfer clock
  • Data is a display data. is there.
  • LP is a data latch signal, which also serves as a scan signal transfer clock and a drive voltage forming circuit clock.
  • Block 6 is the power supply for the above circuit.
  • the controller 5, the drive voltage forming circuit 4, the X driver 3 and the Y driver 2 are shown as separate blocks, they do not need to be separate ICs, and the controller 5 can be connected to the Y driver 2 or
  • the X driver 3 may be built in
  • the drive voltage forming circuit may be built in the Y driver 2 or the X driver 3
  • the X and Y drivers may be formed as one-chip ICs, and these circuits may be used. Everything in a one-chip IC 20 You can put them together.
  • these circuit blocks may be arranged on a separate substrate from the liquid crystal display panel 1, mounted on a substrate constituting the liquid crystal display panel 1 as an IC, or arranged with a circuit formed on the substrate. Good.
  • the liquid crystal display device of the present invention is of a simple matrix type, a driving method in which only one level of voltage is applied to the scanning electrodes of the non-selected rows is used, so that the driving circuit is simplified and the power consumption can be reduced.
  • the non-selection voltage may be prepared in two voltage levels corresponding to the polarity of the voltage applied to the liquid crystal, and a driving method of alternately selecting the non-selection voltage according to the polarity inversion may be adopted.
  • a driving method is conventionally used in an active matrix type liquid crystal display device having a two-terminal nonlinear element in a pixel, which will be described later.
  • the driving voltage forming circuit block 4 in FIG. 1 is constituted by a charge pump circuit whose main part raises or lowers the voltage.
  • a step-up / step-down circuit other than the charge pump circuit may be used.
  • the liquid crystal display panel 1 has a total of 200 rows (the number of scanning electrodes), and the full screen is displayed (full-screen display mode) when necessary. Only 40 lines are displayed, and the remaining 160 lines are hidden (partial display mode).
  • a specific driving method will be described in the following individual embodiments. (First Embodiment)
  • FIG. 2 is a block diagram thereof.
  • the non-selection voltage VC, the positive selection voltage VH (positive voltage with reference to VC), and the negative selection voltage VL (reference to VC) are used as the scanning signal voltage (scanning voltage output by the Y driver 2).
  • the three voltage levels are required.
  • VH and VL are symmetric about VC.
  • five signal levels of V2, VI, and VC are required as the signal voltage (the signal voltage output from the X driver 3), and the corresponding voltages of V2 and V1 are VC, respectively. Is symmetric about.
  • the circuit in Fig. 2 uses (Vcc-GND) as the input power supply voltage and the latch signal LP 2 1
  • the above voltage is output as the clock source of the charge pump circuit.
  • GND and Vcc 3 V.
  • GND and Vcc 3 V.
  • the block 7 is a step-up / step-down clock forming circuit, which forms a two-phase clock having a narrow time interval for operating the charge pump circuit from the data latch signal LP.
  • the negative direction indicates the direction of the negative voltage with reference to a predetermined voltage
  • the positive direction indicates the direction of the positive voltage similarly.
  • Block 13 is a contrast adjustment circuit for extracting the necessary negative selection voltage VL (for example, -1IV) from VEE, and is composed of bipolar transistors and resistors.
  • Block 9 is a double booster circuit that forms the positive-side selection voltage VH. With (GND—VL) as the input voltage, VH (for example, 1 IV) that is twice the input voltage in the positive direction with respect to VL is applied.
  • Blocks 8 to 12 are charge pump type step-up / step-down circuits.
  • the drive voltage generation circuit using the charge pump type boost / step-down circuit has a high power supply efficiency. Therefore, the liquid crystal display device can be driven with low power consumption by the 4MLS drive method.
  • Each of the charge pump circuits in blocks 8 to 12 has a well-known configuration.In the case of a booster circuit, for example, after connecting N capacitors in parallel and charging the input voltage, N If a capacitor is connected in series, a boosted voltage N times the input voltage can be obtained.If it is a step-down circuit, N capacitors of the same capacity are connected in series, the input voltage is charged from both ends, and then N capacitors are connected in parallel. Then a 1 / N step-down voltage can be obtained.
  • Clock formation circuit 7 The two-phase clock formed by 22 serves as a control clock for a switch that switches and connects these capacitors in series and in parallel.
  • circuit blocks 8 to 12 in the drive voltage forming circuit 4 are configured by replacing the charge pump circuit with a well-known switching circuit using a coil and a capacitor instead of a charge pump circuit. No problem.
  • FIG. 3 is an example of a timing diagram of the liquid crystal display device shown in FIGS. 1 and 2 including a liquid crystal driving voltage waveform
  • FIG. 4 is a diagram for explaining an example of a liquid crystal driving voltage waveform.
  • Fig. 3 shows an example of a case where there are 200 scanning electrodes on the entire screen, only 40 of them are in the display state, and horizontal lines are displayed every other scanning electrode in the display area.
  • the interval between the pulses of the frame start signal FRM is one frame period for scanning one screen, and its length is 20 OH (1H is one selection period or one horizontal scanning period).
  • CA is a field start signal, and one frame is divided into four fields f1 to f4 each of 50H.
  • the cycle of the data latch signal LP is 1H, and each row of the signal LP simultaneously selects four rows of scan electrodes.
  • the selection voltage VH or VL is applied to the scanning electrodes of the selected row, and the non-selection voltage VC is applied to the scanning electrodes of the other rows.
  • the waveforms of Y1 to Y40 and Y41 to Y200 indicate the scanning voltage driving waveform applied to the scanning electrodes of 1 to 200 rows. ⁇ 1 to ⁇ 4 at the first clock of signal L ⁇ , ⁇ 5 to ⁇ 8,...
  • the partial display control signal PD is at the “ ⁇ ” level while 4 of the 40 rows are selected, and the PD continues to be at the “ ⁇ ” level for 10 ⁇ during the 40 row selection period.
  • ⁇ D goes to the “L” level, and the remaining 40 ⁇ of one field of 50 ⁇ continues to be at the “L” level.
  • the driver 2 has a control terminal for asynchronously fixing all outputs to the non-selection voltage VC by inputting a control signal.
  • the signal PD is in the period of "L".
  • the non-display row access period 40H in 50H is 200 lines All the scanning electrodes are fixed at the non-selection level VC.
  • M is a liquid crystal AC drive signal, which switches the polarity of the drive voltage (the difference between the scanning voltage and the signal voltage) applied to the pixel liquid crystal between the "H" level and the “L” level. Also twenty three
  • Xn is applied to the nth signal electrode when only rows 1 to 40 are in the display state and lines 41 to 200 are in the non-display state, and a horizontal line is displayed every other scanning electrode in the display state 3 shows a signal electrode drive waveform.
  • FIG. 4A shows a determinant in which VH is 1 and VL is ⁇ 1, and the Com pattern follows a certain orthonormal matrix.
  • the signal voltage is determined by the display pattern and the Com pattern.
  • the display pattern is represented by a matrix of 4 rows and 1 column as shown in FIG. 4B, where the on pixel is 1 and the off pixel is 1, the scan electrode of the nth signal electrode Xn in each of the fields 1 to f4
  • the signal voltage applied to the pixels in the Y 4 ⁇ + ⁇ to ⁇ 4 ⁇ + 4th row can be represented by the product of the Com pattern matrix and the display pattern matrix as shown in FIG. 4C.
  • Each row of the product matrix is a signal voltage applied to the signal electrode according to the display of the pixels in the four rows. For example, according to FIG.
  • a signal voltage based on the operation result of (d1—d2 + d3 + d4) is applied to the signal electrode Xn in the field f1, and (d A signal voltage based on the calculation result of 1 + d2—d3 + d4) is applied, and the signal voltage is determined based on the calculation result shown in FIG. 4C also in the field f3, f4.
  • 0 means vc
  • ⁇ 2 means VIVI
  • ⁇ 4 means VV2.
  • the calculation result is 1 to 2 for all rows, so the signal voltage is — V 1 in all fields, and the full screen is displayed. Is off ((11 to 14 are all 1), the calculation result is 2 for all rows, so the signal voltage is VI in any field.
  • the drive voltage selected as a result of the calculation according to the display pattern is applied to the signal electrodes Xn as described above. Is done. It is not preferable to fix the signal voltage of the non-display row access period 40 H to VC.
  • the area displayed when switching between the full screen display mode and the partial display mode The signal voltage for the non-display row access period 40 H is displayed in two states so that the contrast of rows 1 to 40 does not change This is because it is necessary that the effective voltage applied to the liquid crystal in the region is the same. For this reason, the signal voltage during this period is maintained at the voltage -V1 when the scanning electrodes of the last four rows (Y37 to Y40) of the display area are selected.
  • the signal voltage in the non-display row access period 40 ° is fixed to a constant voltage in one field, but is not always the same in each field.
  • the drive voltage of the signal electrode Xn changes to 1 VI, VI, VI, and 1 VI during the non-display row access period for each field.
  • the signal voltage in the non-display row access period 40 H does not need to be fixed to the same voltage in each field, and changes with the polarity inversion of the liquid crystal drive voltage described below.
  • FIG. 3 shows a case where the polarity of the liquid crystal drive voltage is inverted for each frame.
  • the level of the liquid crystal AC drive signal M is inverted, the polarity of the Com pattern in Fig. 4A described above is inverted (1 is inverted to -1, and 1 is inverted to -1), and the voltage is applied to the scanning electrode and signal electrode accordingly.
  • the polarity of the selected voltage and signal voltage with respect to VC is also inverted.
  • the liquid crystal AC drive signal M is inverted every 11 H, and the polarity of the selection voltage applied to the liquid crystal is inverted every 11 H to reduce the occurrence of display crosstalk.
  • the polarity inversion drive is performed every the same period (11H) as in the case of the full screen display, but in the non-display area, the period is longer than 11H.
  • the polarity of the voltage applied to the liquid crystal is reversed. If the partial display area is small, the non-display row access period becomes long, and the potential of the signal electrode and the scan electrode is fixed for a long period after the display area D is driven with high duty. As a result, there was no problem in image quality as a result of the experiment.
  • the liquid crystal drive voltage is fixed during the non-display access period, so that the liquid crystal layer, the Y driver 2 and the X dryno '3, the controller 5, etc., consume the charge and discharge current and the through current generated by the voltage change. Since the power is greatly reduced, it is also preferable in terms of reducing power consumption. power consumption In the method 25, the larger the non-display area, the longer the non-display access period and the longer the fixed period of the scanning voltage and signal voltage, so that the charge and discharge of the liquid crystal and the circuit can be suppressed and reduced.
  • the partial display function in the case of the 4 MLS driving method can be realized.
  • the power consumption in the partial display state can be reduced to a level almost proportional to the number of display rows.
  • the control signal PD is always at the “H” level
  • the data latch signal LP is continuously supplied
  • the scanning electrodes Y 1 to Y 200 are supplied every four rows. Are selected at the same time, and are sequentially selected in units of four lines.
  • the polarity of the liquid crystal drive electrode may be inverted every frame period, or in addition, the polarity may be inverted every predetermined period in the frame.
  • the time and voltage for applying the selection voltage to each scanning electrode in the display area are the same in the case of full-screen display and the case of partial display in only some rows. Therefore, there is no element that needs to be added to the drive voltage forming circuit 4 for the partial display function.
  • the MLS driving method in the case of simultaneous selection of four lines has been described.
  • the number of simultaneously selected lines is not limited to four. It does not matter. If the number of simultaneously selected lines is different, the period of one field will be different.
  • the case where the application of the selection voltage is uniformly distributed in one frame has been described. However, when the application of the selection voltage is not uniformly performed (for example, selection of Y1 to Y4 is continuously performed on 4 ⁇ , and ⁇ 5 to ⁇ 8 is selected). It is also applicable to methods such as grouping selections in a frame so that selections are made continuously in the next 4 4.
  • the entire screen is set to 200 lines and the number of partial display lines is set to 40 lines.
  • the present invention is not limited to this, and the partial display location is not limited to this.
  • the number of clocks of the data latch signal L ⁇ per field is described as (the number of display rows / the number of simultaneously selected lines). The case where a little is added before and after 0 ° is also included in the gist of the present invention.
  • FIG. 5 is a circuit diagram showing a part of the controller 5 in FIG. 1, and is a circuit block for controlling a partial display state.
  • FIG. 6 is a timing chart for explaining the operation of the circuit of FIG. 5, and is a view obtained by enlarging and adding a part of the timing chart of FIG. 3 of the first embodiment.
  • the configuration and operation of the liquid crystal display device of the present invention are the same as those described in the first embodiment. Therefore, the description of the same parts as in the first embodiment will be omitted.
  • Reference numeral 15 denotes a circuit block mainly composed of a counter and a timing signal PD for controlling partial display based on a timing signal such as a field start signal CA, a latch signal LPI and a set value of a register 14 and a CNT.
  • LPI is a signal that is the basis of LP
  • Fig. 6 is a signal in which a clock with a constant cycle exists even in the non-display row access period when PD is at "L" level.
  • 16 is an AND gate.
  • the partial display control signal formation block 15 first generates the signal CNT preceding the partial display control signal PD by 1H based on the field start signal CA, the data latch signal LPI, and the register setting value.
  • the circuit block 15 forms the CNTs by, for example, switching the CNT level by detecting a match between the count for counting the number of rows by inputting the LPI and the row value obtained by the setting value of the register 14. Can be achieved.
  • the AND output of CNT and LP I becomes LP.
  • PD is formed by delaying CNT by 1 H with LPI. In the full screen display state, CNT is constantly at the "H" level, the AND gate 16 is kept open, and the same signal as LPI is sent to LP. As a result, all the scanning electrodes of 200 rows are selected in units of a predetermined number of rows.
  • the PD indicating the partial display period within one field period is set to the “H” level during the period specified by the set value, according to the set value of shift register 14. 27
  • the data latch signal LP is output only during the period when the CNT is "H” by the CNT whose PD has the "H” level of the length corresponding to the "H” level period Become like
  • the circuit block 15 compares the count value of the above count with the start line set in the first register, sets CNT to “H” by a match, and sets the count value of the count and the count of the second register in the second register. Control the CNT to "L” by comparing it with the end line that is set.
  • the present embodiment is an example of a case different from the first embodiment only in that the potential of the signal electrode during the non-display row access period is fixed to the same level as in the case of full screen off display.
  • Fig. 4 A 4MLS drive method of uniform distribution of select voltage using the Com pattern in Fig. 4A and a drive voltage generation circuit 4 as shown in Fig. 2 mainly using a charge pump circuit. Yes, only 40 lines are in the display state, the horizontal line is displayed every other scan electrode in the display state, and the length of one frame period is 200 H, the voltage applied to the scanning electrodes during the non-display row access period is fixed to the non-selection voltage VC, and the polarity of the liquid crystal drive voltage is inverted every frame. This is the same as the embodiment. Therefore, the description of the same parts as in the first embodiment is omitted.
  • FIG. 7 shows a timing chart in the present embodiment, and is different from FIG. 3 described in the first embodiment only in the voltage waveform applied to the signal electrode Xn.
  • the potential applied to the signal electrode ⁇ ⁇ during the non-display row access period (the period of 40 ⁇ in each field ⁇ ) is fixed to the same level V 1 as in the case of the full screen off display.
  • the signal voltage during the non-display row access period is fixed to V 1 when the liquid crystal AC drive signal ⁇ is “L”, and is fixed to — V 1 when ⁇ is “ ⁇ ”. It is inverted every frame.
  • the effective voltage applied to the liquid crystal in the display area can be made the same between the full screen display state and the partial display state, and the display area is switched between the full screen display state and the partial display state. Can be kept unchanged. It is possible to fix the signal voltage in the non-display row access period to the same voltage as in the case of full screen off display by adding a slight change to the X driver 3.
  • One example of the method will be described in the sixth embodiment.
  • the signal voltage in the non-display row access period is maintained as it is when the scan electrodes ( ⁇ 37 to ⁇ 40) of the last four rows of the display area are selected as in the first embodiment.
  • the method of setting the signal voltage to the same level as in the case of full screen off display or full screen on display as in this embodiment is preferable to the method in that flicker can be suppressed.
  • the signal voltage is VC in three of the four fields, and one V2 or V2 in the remaining one field according to the number of ON rows in the last four rows of the partial display area. . Therefore, in the non-display row access period, the signal voltage is also VC in three of the four fields, and the remaining one is V 2 or V 2 or V depending on the number of ON rows of the last four rows of the partial display area. V2.
  • the liquid crystal AC drive signal — —VI (signal electrode voltage for all pixel on display) or VI (signal for all pixel off display) (Electrode voltage).
  • V2 the voltage of the voltage V2 is twice as large as the voltage of the voltage VI, so that the liquid crystal easily responds and causes flicker. Therefore, hidden rows 29 It is preferable from the viewpoint of image quality that the signal voltage in the access period be the same as that in the case of full screen off display or full screen on display.
  • This section describes an example of partial display using the SA (Smart-Addressing) driving method.
  • the configuration of the liquid crystal display device is the same as that of FIG. 1 described above.
  • the SA driving method is different from the conventional driving voltage waveform shown in FIG. 20 in which the liquid crystal AC driving signal M is “H” in FIG.
  • This is a drive method in which the drive potential is reduced by only (V 1 -V4) as a whole, and the non-selection voltage is set to one level.
  • the scan electrodes are sequentially selected one row at a time, as in the conventional drive.
  • FIG. 8 is a block diagram thereof.
  • the SA driving method requires three voltage levels as the non-selection voltage V C, the positive side selection voltage VH, and the negative side selection voltage VL as the scanning signal voltage.
  • VH and VL are symmetric about VC.
  • VH in the case of the SA driving method is considerably higher than VH in the case of the MLS driving method.
  • Two signal levels, Sat and VX are required as signal voltages, and these voltages are also symmetric about VC.
  • the circuit shown in Fig. 8 uses (Vcc-GND) as the input power supply voltage, and outputs the above voltage using the latch signal LP as the clock source of the charge pump circuit.
  • Vcc-GND the input power supply voltage
  • Block 17 is a step-up / step-down clock forming circuit that forms a two-phase clock having a narrow time interval for operating the charge pump circuits 18 to 20 from the input signal LP.
  • Block 21 is a contrast adjustment circuit for extracting the required negative selection voltage VL (for example, 117 V) from VEE.
  • Block 20 is a double boosting circuit that forms the positive-side selection voltage VH. With (VC—VL) as the input voltage, VH that is twice the input voltage in the positive direction with respect to VL (for example, 20 V ) Is formed. With 30 or more, the voltage required for SA driving can be formed.
  • Blocks 18 to 20 are charge / pump type step-up / step-down circuits. The charge pump circuit is configured by series-parallel switching of a plurality of capacitors using a two-phase clock as described above.
  • Such a drive voltage generation circuit using a charge-pump type step-up / step-down circuit has a high power supply efficiency, and can drive a liquid crystal display device using the SA drive method with low power consumption.
  • Figure 9 is an example of a timing diagram including the liquid crystal drive voltage waveform.
  • the length of one frame period is 200H.
  • the cycle of the data latch signal LP is 1H, and one row of scanning electrodes is sequentially selected for each LP clock.
  • the selection voltage VH or VL is applied to the scanning electrodes of the selected row, and the non-selection voltage VC is applied to the scanning electrodes of the other rows.
  • the waveforms of Y1 to Y40 and # 41 to # 200 indicate the scanning voltage driving waveforms applied to the scanning electrodes of rows 1 to 200.
  • the Y1 scan electrode is sequentially selected at the first clock of the LP, the Y2,... At the second clock, and the Y40 scan electrode is sequentially selected at the 40th clock. While these 40 rows are selected, the partial display control signal PD keeps "H" level.
  • the Y driver 2 has a control terminal for asynchronously fixing all outputs to the non-selection voltage V C. By inputting PD to such a control terminal of the Y driver 2, the non-display row access period 160H during which PD is "L” is in a state in which all scan electrodes are fixed to the non-selection level.
  • M is a liquid crystal AC drive signal, which switches the polarity of the drive voltage (the difference between the scanning voltage and the signal voltage) applied to the pixel liquid crystal between the "H" level and the "L” level.
  • Xn is used for the n-th signal electrode when only 1 to 40 lines are in a display state, 41 to 200 lines are in a non-display state, and a horizontal line is displayed every other scanning electrode in the display state. 4 shows a signal electrode driving waveform to be applied.
  • FIG. 9 shows an example in which the polarity inversion of the liquid crystal driving voltage is inverted every frame.
  • the selection voltage applied to the scanning electrode is VH when the liquid crystal AC drive signal M is "L", and "H" 3 1
  • the voltage applied to the signal electrode Xn during the non-display row access period is the voltage (VX in FIG. 9) when the scan electrode of the last row (Y40) of the display area is selected. .
  • the signal voltage during the non-display row access period is fixed at a constant voltage within one frame, but is switched between VX and one VX every frame. As described above, the signal voltage in the non-display row access period does not need to be the same voltage in each frame. In this way, when switching between the full screen display state and the partial display state, the signal voltage in the non-display row access period is set based on the non-selection voltage VC so that the contrast of the displayed area does not change.
  • VX and -VX correspond to the signal electrode voltage in the case of full display OFF or full display of the display. Therefore, as in the above-described embodiment, during the non-display row access period, the signal electrode Is fixed to the same level as in the case of full on display or full off display.
  • a circuit similar to that in FIG. 5 may be used to form the signals PD and LP.
  • the timing diagram can be modified by adding the following changes to Fig. 6. That is, 0 is set to 1 ⁇ , the length of fn is set to one frame period (200H), the number of LPI clocks in one frame period is set to 200, and the period when CNT is "H" is set to LPI 2 0 Falling of the 0th clock 32 From the 2nd to the 40th clock fall, the LP clock is from the 1st LPI clock to the 40th clock, and the PD period is “H” during the 41st clock from the fall of the 1st LPI clock. It may be changed by the fall of.
  • the partial display function in the case of the SA drive method can be realized. Even by such a method, the power consumption in the partial display state can be reduced to a level almost proportional to the number of display rows.
  • the control signal PD is always "H"
  • LP is continuously supplied
  • Y1 to Y200 are sequentially selected.
  • the polarity of the liquid crystal drive electrode may be inverted every frame period, and in addition, the polarity I 1 may be inverted every predetermined period in the frame.
  • the time and voltage for applying the selection voltage to each scanning electrode in the display area are the same in the case of full-screen display and the case of partial display in only some rows. Therefore, there is no element that needs to be added to the drive voltage forming circuit for the partial display function, and the number of rows to be partially displayed can be set by software using a circuit as shown in FIG.
  • the present embodiment is characterized in that the timing of the liquid crystal AC drive signal ⁇ during the period when the selection voltage is applied to the display row is the same in the case of full screen display and the case of partial display in only some rows. This is an example of a case different from the fourth embodiment.
  • FIG. 10 is a timing chart in the present embodiment, in which the polarity of the liquid crystal drive voltage is switched every 13 H (selection period of the scanning electrodes in the 13th row). As a result, the period of the liquid crystal AC drive signal M becomes 26H. Since 200H is not divisible by 26H, the timing of the liquid crystal AC drive signal M shifts by 8H per frame with respect to the frame start signal FRM, and goes around once in 13 frames, as shown in FIG. Return to the start timing.
  • the frequency of the continuous clock signal LPI which is the basis of LP, shown in Figs. What is necessary is just to divide.
  • the polarity of the liquid crystal drive voltage is similarly switched every 13 H. In this way, the timing of inverting the polarity of the voltage applied to the liquid crystal in the part displayed in the partial display state can be made the same as in the full screen display state.
  • the image quality of the part displayed in the partial display state can be made the same as that in the full screen display state.
  • flicker may occur in the partial display state due to the relationship between the polarity inversion cycle of the drive voltage and the number of partial display rows.
  • DC voltage may be applied and image quality may deteriorate.
  • FIG. 11 is an example of a partial block diagram of the signal electrode drive circuit (X driver 3) in FIG. It corresponds to the 4 MLS driving method, and the number of output terminals for driving the liquid crystal is set to 160 as an example.
  • the configuration of FIG. 11 and the function of each block will be described below.
  • Block 25 is a RAM that stores the entire display data.
  • Block 22 is a circuit for generating a signal for pre-charging RAM 25 in response to the data latch signal LP.
  • Block 23 is a row address generation circuit that specifies which four rows of display data are to be read from RAM 25. Addresses sequentially specified according to frame start signal FRM and data latch signal LP are simultaneously selected. Corresponding to the scanning electrode of the row, 4 rows X 16 according to LP 34
  • the addresses for four rows are sequentially incremented so that the display data of the pixels for column 0 are output all at once.
  • the four rows of display data designated by the row address generation circuit 23 are read from the RAM 25 and sent to the read display data control circuit of the block 26 composed of an AND gate. While the partial display control signal PD is at the "H” level, the same content as the display data is sent to the next block 27 via the block 26. However, while the partial display control signal PD is at the "1" level, the display data from the RAM is One night is ignored, and all pixels off data (0) is sent to block 27. Here, while PD is at the "L” level, all pixels on display (1) are blocked. You can change block 26 to enter o
  • Block 24 is a circuit that generates a Com pattern as shown in FIG. 4A according to the polarity of the frame, field, or liquid crystal drive voltage.
  • the Com pattern is stored in ROM or the like, and these are the frame start signal FRM and the field start signal. Addressed by CA, LCD AC drive signal M, etc., the Com pattern (inverted / non-inverted according to M level) corresponding to the polarity of LCD drive voltage is selectively output.
  • the block 27 is an MLS decoder for the X driver which generates a drive voltage selection signal from the Com pattern and the display data of four rows via the block 26. The MLS decoder 27 outputs five drive voltage selection signals for 160 pixels for one pixel.
  • the drive voltage selection signal is a set of five signals that indicate which voltage is to be selected from the five voltages VC, Sat VI, and V2.
  • D0n is a display control signal for setting the entire screen to a non-display state.
  • Don is set to the "L” level, only a signal instructing selection of VC among the five selection signals becomes active.
  • Don goes to "H” level, the signal voltage determined according to the determinant in Fig. 4C is selected from the five voltages based on the display data and the Com pattern displayed on the pixels in four rows in the column direction. You.
  • Block 28 is a level shifter for expanding the voltage amplitude of the drive voltage selection signal from the logic voltage (Vcc-GND) to the liquid crystal drive voltage level (V2- [1 V2]).
  • Block 29 is a voltage selector that actually selects one voltage from the five voltages VC, Sat VI, and V2, and is connected to the five voltage supply lines by the drive voltage selection signal whose voltage amplitude level has been amplified. Close one of the selected switches and apply the selected voltage to each signal electrode. 3 5
  • the precharge signal of the block 22 is The generation circuit and the row address generation circuit of the block 23 can be stopped, that is, the RAM 25 read operation can be stopped. At this time, since the row address generation circuit 23 does not receive the LP and the address is not incremented, the RAM 25 continuously outputs the display data of the last four rows of the display area.
  • the signal voltage during the non-display row access period is the voltage when the scan electrodes of the last four rows of the display area are selected. It will continue as it is.
  • the signal voltage in the non-display row access period keeps the same voltage (V1 or 1 VI) as the signal voltage in the full screen off display or the full screen on display.
  • the MLS driving method in the case of simultaneous selection of four lines has been described.
  • the number of simultaneously selected lines is not limited to four, and may be two or seven.
  • the V2 terminal and the VC terminal are made independent of the logic section power supply voltage terminals Vcc and GND, but they need not be made independent.
  • a liquid crystal display device capable of gradation display instead of binary display when the display data RAM has a storage capacity corresponding to the number of gradation bits, The present invention can be applied to a liquid crystal display device capable of switching display.
  • FIG. 12 is an example of a block diagram of the scan electrode drive circuit (Y driver 2) of the present invention in FIG. 1, which corresponds to the 4MLS drive method as in the sixth embodiment.
  • the number of output terminals for driving the liquid crystal was 240 as an example.
  • the configuration of FIG. 12 and the operation of each block will be described.
  • the block 32 is a shift register for sequentially transferring the field start signal C A bit by bit using the data latch signal LP as a clock. It consists of 60 bits and specifies which of the 240 rows to apply the selection voltage to.
  • Block 30 is an initial setting signal generation circuit that sets the first bit of the shift register 32 to 1 at the falling edge of the data latch signal LP when the frame start signal FRM and the field start signal CA are at the "H" level, and sets the remaining bits. Generates a signal to clear the 59 bits of the bit to 0.
  • Block 31 is a circuit that generates a Com pattern according to the field and the liquid crystal drive voltage polarity, similar to the Com pattern generation circuit 24 in FIG. 11, and the Com pattern is stored in ROM or the like, and the frame is started.
  • Block 33 is an MLS decoder for the Y driver for forming three drive voltage selection signals from the 60-bit selected row information designated by the shift register 32 and the Com pattern.
  • the MLS decoder 33 outputs three 240-row drive voltage selection signals for one row.
  • the drive voltage selection signal is a set of three signals that indicate which voltage to select from the three voltages VH, VC, and VL.
  • Don is a display control signal for hiding the entire screen.
  • Don is set to "L" level, only the signal instructing the selection of VC out of the three selection signals is active.
  • 3 7 When 0 0 11 becomes the “11” level, the scanning signal voltage determined according to the matrix of FIG. 4A based on the selected row and the Com pattern is selected from among the three voltages.
  • Block 34 is a level shifter for expanding the voltage amplitude of the drive voltage selection signal from the logic voltage (Vcc-GND) to (VH-VL).
  • Block 35 is a voltage selector for actually selecting one of the three voltages VH, VC, and VL. One of the switches connected to the three voltage supply lines is closed by the drive voltage selection signal whose voltage amplitude level has been amplified, and the selected voltage is output to each of the scan electrodes Y1 to Y240.
  • the above is the configuration of the block diagram in Fig. 12 and the function of each block.
  • the shift register signal during that time is input. 3. Operation of 2 can be stopped.
  • the power consumption of the driver 2 is relatively small, it is preferable to stop the operation of the shift register 32 during the non-display row address period in the partial display state pursuing low power consumption.
  • the reason why the initialization signal generation circuit of the block 30 is provided is to prevent an abnormal display at the timing of transition from the partial display state to the full screen display state. If there is no block 30, in the partial display state, for example, when operated at the timing shown in FIG.
  • the “ ⁇ ” level is written to the shift register 32 every 10 bits. Even so, in the partial display state, there is no problem because the bit after bit 10 is ignored by the signal PD, but when shifting from this state to the full screen display state, 4 lines every 40 lines, full screen In this case, the selection voltage is simultaneously applied to the 20 rows out of the 200 rows, and an abnormal display occurs instantaneously.
  • an initial setting circuit that clears shift register 32 when PD is “L” is added.
  • shift register 32 The bit may be set to the initial state. As described above, the shift register 32 needs a means for initial setting the shift register at the time of transition from the partial display state to the full screen display state.
  • FIG. 13 is an example of a circuit diagram of the contrast adjustment circuit 13 of the present invention in FIG. 2 and FIG.
  • RV is a variable resistor
  • Qb is a bipolar 'transistor
  • Qn is n 38 channel M ⁇ S transistor.
  • the signal PDH input to the gate of Qn is a signal obtained by expanding the voltage amplitude of the signal PD from the logic voltage (Vcc-GND) to (Vcc-VEE) by level shifting. It is assumed that the resistance value of the transistor Qn in the ON state is negligibly small compared to the resistance value of RV.
  • V2 is 13V
  • £ is _15 ⁇
  • is -10 ⁇ .
  • the PDH is always at the "H" level, that is, Qn is always on, and the presence of Qn can be ignored in terms of resistance value and functions in the same way as the conventional contrast adjustment circuit.
  • the voltage divided between V2 and VEE is taken out and supplied to the base of Qb, and Qb raises a voltage that is approximately 0.5 V higher than the voltage supplied to the base from the emitter. Supply as VL.
  • the variable resistance RV By adjusting the variable resistance RV, the selection voltage VL that provides the optimum contrast can be obtained. The same applies to the period when the PDH is at the "H" level in the partial display state, that is, the period when the selection voltage is applied to the display row.
  • the partial display control signal PD is directly output instead of the level-shifted signal PDH. It can also be used to stop the contrast adjustment circuit.
  • a highly versatile electro-optical device capable of setting the number of rows and the position of partial display by software without complicating the drive voltage forming circuit. 39 It is possible to provide scientific equipment. In addition, it is possible to provide an electro-optical device in which power consumption during partial display is significantly reduced.
  • the signal voltage during the non-display row access period is fixed within one field or fixed for a predetermined period shorter than one frame.
  • the power consumption can be reduced if the voltage is fixed at least for a longer period than the drive period of the same polarity (half cycle of the polarity inversion drive cycle) in the polarity inversion drive cycle of the liquid crystal drive at the time of the non-display row access.
  • inversion may be performed with the signal voltage at the time of full-screen ON display and OFF display according to the predetermined cycle.
  • the polarity reversal of the liquid crystal drive in the full-screen display state is performed every 11 H or 13 H in the simple matrix type liquid crystal display device shown in the above embodiment. H or 26 H.
  • the polarity is inverted every 1 H or dot period (21 H / number of horizontal pixels). This is a two-dot period.
  • the polarity inversion drive cycle of the liquid crystal drive in the non-display area in the partial display state is longer than those in the full screen display state, and is longer than at least 11H or 13H in the simple matrix type liquid crystal display.
  • the driving frequency is reduced and the power consumption is reduced.
  • FIG. 22 is a diagram showing an equivalent circuit diagram of such an active matrix type liquid crystal display device 1, in which 1 12 is a scanning electrode, 1 13 is a signal electrode, 1 16 is a pixel, and 3 is X. Dryno ⁇ 2 indicates a Y driver.
  • Each pixel 116 includes a two-terminal non-linear element 115 electrically connected in series between the scanning electrode 112 and the signal electrode 113 and a liquid crystal layer 114.
  • the order of connection to the liquid crystal layer 114 may be opposite to the order shown in the figure, but in any case, like a thin film diode, depending on the applied voltage between the two terminals. It is used as a switching element utilizing the non-linearity of current characteristics.
  • the configuration of the liquid crystal display panel is such that a two-terminal non-linear element and a pixel electrode and one of a scanning or signal electrode are formed on one substrate, and a wide scanning or signal electrode is formed on the other substrate so as to overlap the pixel electrode.
  • the other of the 40 signal electrodes is formed, and a liquid crystal layer is sandwiched between a pair of substrates.
  • partial display can be performed by the same driving method as in the above embodiments.
  • a switching element is arranged in each pixel, and a driving method is employed in which a voltage is maintained. Therefore, when shifting from the full screen display state to the partial display state, as described later.
  • FIG. 14 is a view for explaining a partial display state in the liquid crystal display device of the present invention.
  • Reference numeral 1 denotes a normally white liquid crystal display panel capable of displaying pixels (dots) of 240 rows and 320 columns, for example. If necessary, the entire screen can be displayed, but during standby, a part of the entire screen (for example, only the top 40 lines as shown in Fig. 14) is displayed (display area D), and the rest is displayed. Area can be set to a non-display state (non-display area). Since it is a normally white type, the non-display area is displayed in white.
  • the configuration of the liquid crystal display panel is the same as that of the first to eighth embodiments.
  • a liquid crystal is sandwiched between a pair of substrates, and an electrode for applying a voltage to a liquid crystal layer is provided on the inner surface of the substrate.
  • a polarizing element is arranged on the side as required.
  • the setting of the transmission axis of the polarizing element differs depending on the type of liquid crystal, but as is well known, white light is displayed when the effective voltage applied to the liquid crystal is lower than the threshold voltage of the liquid crystal.
  • the polarizing element is not limited to a polarizing plate, and may be any polarizing element that transmits light having a specific polarization axis, such as a beam splitter.
  • liquid crystals can be used, such as a type in which liquid crystal molecules are twisted (TN type, STN type, etc.), a type with homeotropic aperture alignment, a type with vertical alignment, and a type of memory such as ferroelectric.
  • a light scattering type liquid crystal such as a polymer dispersed type liquid crystal may be used.
  • the polarizing element is eliminated and the alignment of the liquid crystal molecules is set to be a normally-white type.
  • a dot on one inner surface of a pair of substrates is required.
  • a light-shielding layer (a light-shielding frame between openings of adjacent pixels) may be provided between the four pixels.
  • a reflection member such as a reflection plate is disposed outside one substrate or a reflection electrode or a reflection layer is formed on the inside surface of one substrate.
  • the effective voltage applied to the liquid crystal is set to be equal to or less than the off-voltage lower than the threshold voltage, the orientation axis of the liquid crystal molecules and the transmission axis of the polarizer are set so that the above-mentioned reflecting member reflects the incident light.
  • a retardation plate is often arranged between a polarizing element and the transmission axis is set in consideration of the retardation plate.
  • a lighting device for illuminating the liquid crystal display panel is provided.
  • the liquid crystal display panel 1 is used as a transmissive type, and when the lighting device is not turned on, it is used as a reflective type.
  • a semi-transmissive plate may be arranged outside one of the substrates, or light of a predetermined polarization axis component may be transmitted, and light of a polarization axis component substantially orthogonal to it may be transmitted.
  • a method of arranging a reflective polarizer that reflects light, or a method of forming an electrode formed on the inner surface of one of the substrates to have a structure that semi-transmits light (for example, making a hole) can be considered.
  • liquid crystal display panel 1 when the liquid crystal display panel 1 is colored, a color filter is formed on the inner surface of the substrate in the case of a reflective or transflective type, or in the case of a transflective type, the three colors emitted by the lighting device are emitted. Switching in a time series is possible.
  • the liquid crystal display panel 1 When the liquid crystal display panel 1 is in the partial display state, an effective voltage equal to or lower than an off voltage set lower than the threshold voltage is applied to the liquid crystal in the non-display area.
  • the liquid crystal display panel 1 is a normally white type, so that the non-display area becomes white as shown in the figure, and the display area D is displayed on the white display background according to the display content. Since a halftone display or an image of black display is displayed, a partial display screen without a sense of incongruity is obtained.
  • the liquid crystal display panel 1 has an active matrix liquid crystal display panel in which two-terminal nonlinear elements are arranged in pixels as described in FIG. 22 or a liquid crystal display panel as shown in FIG.
  • An active matrix type liquid crystal display panel in which both scanning electrodes and signal electrodes are formed in a matrix on one substrate and transistors are formed for each pixel may be used.
  • FIG. 15 shows a configuration example of a liquid crystal display device according to the present invention.
  • Reference numeral 1 denotes a normally white liquid crystal display panel, which includes a substrate on which a plurality of scanning electrodes are formed and a plurality of signal electrodes. The two substrates are placed facing each other with a spacing of several m, and the gap is filled with liquid crystal as described above, and is arranged in a matrix in accordance with the intersection of the scanning electrodes and the signal electrodes.
  • the display screen is formed by applying an electric field according to the display data to the elementary (dot) liquid crystal.
  • a dot of 240 rows x 320 columns can be displayed on the entire screen.For example, an area where the 40 rows and 160 columns of the shaded area D at the upper left are partially displayed, and other areas are displayed Is hidden.
  • a selection voltage is applied to the scanning electrodes during the selection period, and an on-voltage or an off-voltage (and, if necessary, an intermediate voltage) applied to a signal electrode crossing the scanning electrode is applied to the liquid crystal at the intersection.
  • the orientation state of the liquid crystal molecules in that portion changes depending on the applied on-voltage and off-voltage, thereby displaying an image.
  • a non-selection voltage is applied to the scan electrodes during the non-selection period.
  • the block 2 is a Y driver that selectively applies a selection voltage or a non-selection voltage to a plurality of scan electrodes
  • the block 3 is a signal voltage (on-voltage off-voltage, An X driver that applies the intermediate voltage) to the signal electrodes.
  • the drive voltage forming circuit of the block 4 forms a plurality of voltage levels necessary for driving the liquid crystal, and supplies the plurality of voltage levels to the X driver 3 and the Y driver 2.
  • Each driver selects a predetermined voltage level from the supplied voltage levels according to the evening signal and the display data, and applies the selected voltage level to the signal electrodes and the scanning electrodes of the liquid crystal display panel 1.
  • Block 5 is an LCD controller that forms the timing signals CLY, FRM, CLX, LP, display data Dn, and control signal PD necessary for these circuits.
  • Block 6 is a power supply outside the liquid crystal display device and supplying power to the liquid crystal display device.
  • the circuit block of the liquid crystal display panel in this embodiment is almost the same as that of the first to eighth embodiments. Particularly, when the simple matrix type liquid crystal display panel is used, the first to eighth embodiments are used.
  • the partial display can be performed by the same driving method as that of the embodiment. In the following description of the driving method, the driving method of selecting the scanning electrodes for each row as described in FIG. 9 and FIG. 10 is used as an example, but the driving method is described in the previous embodiment. A plurality of lines may be selected simultaneously by such an MLS driving method.
  • FIG. 16 is an example of a timing diagram in a partial display state of the liquid crystal display device of FIG. 15 and is directed to a simple matrix type liquid crystal display panel.
  • D n is the display data transferred from the controller 5 to the X driver 3, and the period during which the display data is transferred 43 is shown in shaded blocks.
  • the display data Dn for one display row (scanning electrode) is transferred from the controller 5 to the X driver 3 at high speed in the shaded block.
  • CLX is a transfer clock for controlling transfer of display data Dn from the controller 5 to the X driver 3.
  • the X driver 3 has a built-in shift register, operates the shift register in synchronization with the clock CLX, and temporarily captures display data Dn for one display row into the shift register and the latch circuit sequentially. If the X driver 3 is a driver in a RAM as shown in FIG. 11, the display data Dn is stored in the RAM 25.
  • LP is a data latch signal for latching one row of the display data Dn from the shift register and the latch circuit to the latch circuit at the next stage of the X driver 3 at a time.
  • the number attached to LP is the row (scanning line) number of the display data Dn taken into the latch circuit of the X driver 3. That is, the display data Dn is transferred from the controller 5 to the X dryno 3 in advance in the selection period before the signal voltage corresponding to the display data Dn is output. For example, since the display data on the 40th line is latched at the 40th LP, it is transmitted before that according to the clock CLX.
  • the X driver 3 Based on the display data Dn latched by the latch circuit, the X driver 3 selects from among a plurality of voltage levels (on-voltage and off-voltage, and intermediate voltage as necessary) supplied from the drive voltage forming circuit 4. The voltage level is output to the signal electrode.
  • CLY is a scanning signal transfer clock for each scanning line selection period
  • FRM is a screen scanning start signal for each frame period.
  • the Y driver 2 has a built-in shift register. During the shift register, the screen scan start signal FRM is input, and the FRM is sequentially transferred according to the clock CLY.
  • the Y driver 2 sequentially outputs the selection voltage (VS or MVS) to the scan electrode according to this transfer.
  • the number given to CLY indicates the number of the scan electrode to which the selection voltage is applied. For example, when the 40th CLY is input, the Y driver 2 applies a selection voltage to the scan electrodes in the 40th row during one cycle of CLY.
  • PD is a partial display control signal for controlling the Y driver 2.
  • the selection voltage (VS or MVS) is output to the sequential scan electrodes from the Y driver 2, but when the control signal PD is at the "L” level, the non-selection voltage is applied to all scan electrodes. (VC) is output.
  • Such control can be easily configured by prohibiting the output of the selection voltage from the Y driver 2 in accordance with the PD and providing a gate in the Y driver 2 for setting all outputs to the non-selection voltage. 44
  • the scanning electrode in the third row is Y3, the scanning electrode in the 43rd row is ⁇ 43, the signal electrode in the 80th column is X80, and the signal electrode in the 240th column is ⁇ 240. It was shown to.
  • # 43 and # 240 are a scanning electrode and a signal electrode in the non-display area, respectively. Note that the pixels in the 80th column of the display area are all on for 40 rows.
  • VS and MVS are the positive and negative selection voltages, respectively
  • VX and MVX are the positive and negative signal voltages, respectively.
  • VS and MVS are symmetric to each other with VC as the central potential, as are VX and MVX.
  • MVX is applied to the signal electrode of the ON pixel in the row to which the selection voltage VS is applied, and VX is applied to the signal electrode of the OFF pixel.
  • VX is applied to the signal electrode of the ON pixel in the row to which the selection voltage MVS is applied
  • MVX is applied to the signal electrode of the OFF pixel.
  • the PD is at the "H” level during the period when 40 rows of the display area D are selected, and at the "L” level during the other periods.
  • the Y driver 2 drives the scanning electrodes by generating a voltage VS (MVS) that selects the first to 40th rows one by one.
  • the output of VS and MVS is switched for each scan electrode in multiple scan electrode units, and line inversion driving is performed.
  • the non-selection voltage VC is applied to the scanning electrodes other than the selected one row.
  • all the outputs of Y driver 2 are at the non-selection voltage level. No selection voltage is applied.
  • the lines 41 to 240 are completely in a non-display state.
  • a predetermined voltage level is applied to the signal electrode from the X driver 3 according to the PD, or a voltage level based on the display data stored in the X driver 3.
  • the signal voltage is applied while periodically inverting with reference to VC, for example, the polarity of the signal voltage is inverted every frame period, or a shorter period than the selection period. Also a long period It is preferable to periodically invert the interval in units.
  • the data transfer corresponding to the non-display row access period is the display data transfer to the X driver 3 from the first row to the next row. Only the data displayed on the 40th line is displayed, and data transfer for the data displayed on the 41st to 240th lines is not required, so the operation is stopped.
  • 4 5 While the X driver 3 is outputting the signal voltage corresponding to the display of the selected row, it is necessary to transfer the display data of the next selected row, so the data transfer period Is arranged to precede PD by one scanning line selection period.
  • the data transfer of 320 dots in the first line consists of the transfer of display data for the first half of the dot and the transfer of off display data for the second half of the dot.
  • Data transfer on the second to 40th lines is stopped because only the display data for the first half of the 160 dots is transferred, and the transfer of the display data for the last half of the 160 dots is unnecessary.
  • the X driver 3 Since the X driver 3 has a built-in latch circuit (storage circuit) that stores the display data for one row, the right half of the X driver 3 can be used even if there is no data transfer for the latter 160 bits.
  • the right half of the X driver 3 keeps outputting the signal voltage for turning off the display, while continuing to store the data of the OFF display that has been transferred earlier. Thus, an effective voltage for turning off the display is applied to the liquid crystal of the right half screen in the upper 40 rows.
  • line-sequential driving in which the scanning electrodes are sequentially selected line by line is adopted, and the polarity inversion cycle of the liquid crystal driving voltage is determined by using the central potential VC as a non-selection voltage.
  • a plurality of scan electrodes such as two or four are simultaneously selected as a unit and sequentially selected for each unit, and the same scan electrode is selected a plurality of times during one frame period.
  • a so-called MLS driving method may be used.
  • the non-display area corresponds to some scanning electrodes
  • the non-selection voltage only needs to be constantly applied to the scanning electrodes in the area to be set to the state, and when the non-display area corresponds to some signal electrodes, the signal electrodes in the area to be set to the non-display state are turned off. What is necessary is just to always apply the voltage used as a display.
  • the liquid crystal display panel 1 in addition to the simple matrix structure as described above, an active matrix liquid crystal display device can be used.
  • the liquid crystal display panel 1 is driven as an active matrix type liquid crystal panel in the same manner as in the ninth embodiment.
  • An active matrix liquid crystal display panel is a switching element composed of a two-terminal non-linear element such as a thin film diode called MIM, as described in Fig. 22.
  • An active matrix liquid crystal display panel in which pixels are arranged in each pixel can be used.
  • one of the scanning electrode 112 or the signal electrode 113, the element 115 connected thereto, and the pixel electrode connected to the element 115 are formed on the element substrate, and the other opposing one is formed.
  • the other electrode is formed on the substrate so that the two-terminal nonlinear element 1 15 and the liquid crystal layer 114 are electrically connected in series between the scanning electrode 112 and the signal electrode 113. It is comprised in.
  • a selection voltage as shown in Y3 in FIG.
  • an active matrix liquid crystal display panel having transistors in pixels as shown in the equivalent circuit diagram in FIG. 23 may be used as the liquid crystal display panel 1.
  • a plurality of scanning electrodes 112 and a plurality of signal electrodes 113 are formed in a matrix on one substrate (element substrate) of a pair of substrates constituting the panel.
  • a switching element composed of a transistor 117 is formed for each pixel in the vicinity of the intersection between the pole 112 and the signal electrode 113, and a pixel electrode connected to the switching element is formed for each pixel.
  • a common electrode connected to the common potential 118 is arranged as necessary (the common electrode may be formed on the element substrate) on the other substrate which is arranged opposite to this substrate at a predetermined interval. It is composed.
  • a portion sandwiched between a pixel electrode and a common electrode is driven for each pixel as a liquid crystal layer 114 of each pixel.
  • the gate of the transistor 117 arranged for each pixel is connected to the scan electrode 112, the source is connected to the signal electrode 113, and the drain is connected to the pixel electrode.
  • the transistor is turned on in accordance with the selection voltage applied during the selection period, and a data signal is supplied to the pixel electrode via the turned-on transistor 117.
  • the transistor 117 becomes non-conductive.
  • a storage capacitor connected to the pixel electrode is connected to the element substrate as necessary, and stores and holds the applied voltage.
  • the transistor 117 is a thin film transistor when the element substrate is an insulating substrate such as a glass substrate, and is a MOS transistor when the element substrate is a semiconductor substrate.
  • a method of applying an effective voltage equal to or lower than the off-voltage to the liquid crystal of a pixel located in a non-display area defined in the display screen is as follows. 4 7
  • the liquid crystal of the pixels in the non-display area has an off-voltage or less.
  • Write the voltage That is, in the first frame (period T in the figure) after the transition to the partial display state, a voltage lower than the off-voltage is written to the pixel 116 to be in the non-display state.
  • the partial control signal PD is set to the “H” level even during the non-display row access period of the non-display area in the first frame, and the selection voltage is applied to the scan electrodes 112 in the non-display area.
  • the control signal PD is switched to the “H” level only during the non-display row access period during the period T, instead of scanning all the scanning electrodes, and the non-display area is A selection voltage is applied only to the scanning electrodes, and only the scanning electrodes 1 and 2 corresponding to the non-display area are sequentially selected to turn on the switching elements of the pixels, and only to the liquid crystal layer 114 of the pixels in the non-display area. A voltage lower than the off voltage may be written. In this case, during the period T, a non-selection voltage is applied to the scan electrode 112 corresponding to the display area D, and the voltage of the liquid crystal layer of the pixel is not rewritten.
  • the non-selection voltage is constantly applied to the scan electrodes 112 in the non-display area, and the switching elements 115, 117 of the pixels in the non-display area are always in a non-conductive state. Then, the voltage applied to the pixel electrode may be kept at a voltage equal to or lower than the OFF voltage written to the pixel 116 during the first frame (period T), which is a transition period for transitioning to the partial display state. In an active matrix display panel, such a procedure is necessary because each pixel 116 continues to hold the voltage applied during the selection period by a storage capacitor.
  • a non-display area (a non-display area on the right side of the display area D in FIG. 15) is provided on the same line as the display area D,
  • a non-display area is provided only in the direction (vertical direction)
  • the signal electrode 113 in the area where the non-display state is to be turned off is turned off or lower.
  • a voltage may be constantly applied.
  • the switching elements 115 and 117 become conductive due to the selection voltage applied to the scanning electrodes 112
  • the pixel electrodes are turned off. 4 8
  • the voltage below the voltage continues to be applied, and it becomes a non-display area.
  • the above-described method of applying an effective voltage equal to or less than the off-voltage to the liquid crystal of the pixel located in the non-display area can be realized by simple circuit means. Also, when the partial display area D is formed in the vertical direction (vertical direction) of the screen, many parts of the controller 5, the drive voltage forming circuit 4, the X driver 3, and the Y driver 2 are not in the partial display state. In the off-display mode, a low voltage is applied to the pixels in the non-display area when the display can be stopped during the display row access period, and when the display mode is normally one white, the power consumption of the drive circuit is significantly reduced. Can be reduced.
  • liquid crystal molecules are horizontally aligned in a non-display region in a liquid crystal of a horizontal alignment type or the like. Since the liquid crystal molecules have a low dielectric constant in the horizontal alignment state, the charge / discharge current of the liquid crystal in the non-display area is also small, and the power consumption of the entire display device is significantly reduced compared to the case of the full screen display state. Can be. As described above, according to the ninth and tenth embodiments, it is possible to achieve a partial display state in which only a part of the entire screen is in a display state and other areas are in a non-display state. In a liquid crystal display device of the type or transflective type, it is possible to realize a display without a sense of incongruity in the case of a partial display state, and to significantly reduce power consumption.
  • the first to tenth embodiments are applicable not only to liquid crystal display devices but also to other electro-optical devices in which pixels are configured by arranging scanning electrodes and signal electrodes in a matrix.
  • the present invention can be applied to plasma display panels (PDP), electroluminescence (EL), field emission devices (FED), and the like. (Embodiment of electronic device)
  • FIG. 24 is a diagram showing an appearance of an electronic device according to the present invention.
  • 221 is a portable information device that has a built-in mobile phone function and is powered by a battery.
  • Reference numeral 222 denotes a display device using the matrix-type electro-optical device or the liquid crystal display device according to any of the embodiments described above. When necessary, a full-screen display state is provided as shown in the figure. For example, at the time of standby such as when waiting for reception of a telephone call, only the display area of the display device 21D, which is a part of the display device 221, is partially displayed.
  • Reference numeral 230 denotes a pen serving as an input means, and since a sunset panel is disposed in front of the display device 221, the display portion is pressed by the pen 230 while viewing the screen of the display device 221. This enables switch input.
  • FIG. 25 is an example of a partial circuit block diagram of the electronic apparatus of the present invention.
  • 2 2 2 controls the entire electronic device.
  • PU Micro Processor Unit
  • 2 2 3 is a memory for storing various programs, information and display data
  • 2 2 4 is a time standard source crystal. Vibrator.
  • the crystal unit 222 generates the operation clock signal in the electronic device 220 by the crystal unit 222 and supplies it to each circuit block.
  • These circuit blocks are interconnected via a system bus 225, and are also connected to other blocks such as input / output devices. Power is supplied to these circuit blocks from the battery power supply 6.
  • the display device 221 includes, for example, a liquid crystal display panel 1, a Y driver 2, an X driver 3, a drive voltage generation circuit 4, and a controller 5 as shown in FIG. The function of the controller 5 may be combined with / zPU222.
  • the display device 221 by using the electro-optical device or the liquid crystal display device according to the above-described embodiment as the display device 221, the power consumption of the entire electronic device during standby is reduced, and the screen in the partial display state is interesting or original. It can have sex.
  • the display device when the display device is a reflective display device, or when the display device has a backlight light source but is not used, the display device is a reflection type display. It is preferable to use a transflective display device for display because power consumption can be further reduced and battery life can be extended. Furthermore, in the electronic device of the present invention, when the device is not operated and in a standby state after a certain period of time has elapsed, the display device is in a partial display state, and power consumption due to driving of the display device by a driver or a controller is suppressed. Thus, the battery life can be further extended.
  • the mode of the display device in the standby mode is changed to a partial display state in which only a necessary portion is displayed.

Description

明 細 書 電気光学装置及びその駆動方法、 液晶表示装置及びその駆動方法、
電気光学装置の駆動回路、 並びに電子機器
〔技術分野〕
本発明は、 表示画面中の一部だけを表示状態とし他部を非表示状態にするこ とができる機能を有した電気光学装置及びその駆動方法に関する。 また、 本発 明は、 電気光学装置として液晶表示装置を用い、 表示に違和感が無く低消費電力 の部分表示状態を可能とする液晶表示装置の駆動方法及びそれにより表示される液 晶表示装置に関する。 また、 本発明の電気光学装置を駆動するに適した駆動回路に 関する。
さらに、 これらの電気光学装置及び液晶表示装置を表示装置に用いる電子機器に 関する。
〔背景技術〕
携帯電話等の携帯型電子機器に用レ、られている表示装置にあっては、 より多くの 情報が表示できるように表示ドット数が年々増加して来ており、 それに伴い表示装 置による消費電力も増大して来ている。 携帯型電子機器の電源は一般には電池であ るため、 電池寿命が長くできるように表示装置には低消費電力であることが強く求 められる。 そのため、 表示ドット数が多い表示装置においては必要な時には全画面 を表示状態とする一方、 通常時は消費電力が低減出来るように表示パネルの一部の 領域だけを表示状態とし、 他の領域を非表示状態とする方法が検討され始めている。 また、 携帯型電子機器の表示装置は、 やはり低消費電力の必要性から、 表示パネル は反射型または、 反射モード時の見栄えを重視した半透過型の液晶表示パネルが用 いられている。
従来の液晶表示装置においては、 全画面の表示/非表示が制御できる機能を持つ ものは多いが、 全画面の内の一部だけを表示状態とし、 他の部分を非表示状態にす る機能を持つものはまだ実用化されていない。 液晶表示パネルの一部の行だけを表 示状態とし、 他の行を非表示状態にすることができる機能を実現する方法としては 特開平 6— 95621号及び特開平 7 _ 281632号が提案されている。 この 2 つの提案は共に部分表示の場合と全画面表示の場合とで表示デューティを変えると ともに、 各デューティに合った駆動電圧とバイアス比に変えるという方法である。
図 19〜図 21を用いて特開平 6— 95621号の駆動方法を以下に説明する 。 図 19はこの従来例の液晶表示装置のプロック図である。 ブロック 51は液晶表 示パネル (LCDパネル) であり、 複数の走査電極を形成した基板と複数の信号電 極を形成した基板とが数〃 mの間隔で対向して配置され、 その間隙には液晶が封入 されている。 行方向に配置される走査電極と列方向に配置される信号電極の交差部 の液晶により、 画素 (ドット) がマトリクス状に配置される。 ブロック 52は走査 電極を駆動する走査電極用駆動回路 (Yドライバ) であり、 ブロック 53は信号電 極を駆動する信号電極用駆動回路 (Xドライバ) である。 液晶の駆動に必要な複数 の電圧レベルはプロック 54の駆動電圧形成回路で形成され、 Xドライバ 53と Yドライバ 52を経由して液晶表示パネル 51に印加される。 ブロック 57は走査 すべき走査電極数を制御する走査制御回路である。 プロック 55はそれらの回路に 必要な信号を供給するコントローラであり、 FRMはフレーム開始信号、 CLYは 走査信号転送用クロック、 CLXはデ一夕転送用クロック、 Dat aは表示データ 、 LPはデータラッチ信号、 PDは部分表示制御信号である。 ブロック 56は以上 の回路の電力供給源である。
この従来例は部分表示が左半画面の場合と、 さらにその内の上半画面分の場合に ついて述べているが、 ここでは後者の上半画面分の行を表示状態とし下半画面分の 行を非表示状態とするという場合について説明する。 走査電極の数は 400本とす る。 コントローラ 55は部分表示制御信号 PDを "H" レベルにして下半画面を非 表示状態とする。 制御信号 PDが " L" レベルの場合には 1/400デューティで 全走査電極を走査することにより全画面が表示状態となり、 制御信号 PDが "H" レベルの場合にはパネルの上半分の走査電極だけを 1/200デュ一ティで走査す ることにより上半画面が表示状態で残りの下半画面が非表示状態という部分表示状 態となる。 1/200デューティへの切り替えは走査信号転送用クロック CLYの 周期を 2倍に切り替えて 1フレーム期間内のクロック数を半減することによって行 つている。 部分表示状態における下半画面の走査電極の走査停止方法の詳細は記載 されていないが、 走査制御回路ブロック 5 7の内部回路図から判断すると、 制御信 号 P Dを "H" レベルにすると Yドライバ内のシフトレジス夕の 2 0 0段目から 2 0 1段目に転送するデータが "L " レベルに固定され、 その結果 2 0 1番目〜 4 0 0番目の走査電極に供給される Yドライバの 2 0 1番目〜 4 0 0番目の出力が非選 択電圧レベルを保つという方法である。
図 2 0はこの従来例の部分表示状態において走査電極 1本置きに横線を表示した 場合の駆動電圧波形の例である。 Aは上半画面のある 1つの画素に印加される電圧 波形であり、 Bは下半画面の全画素に印加される電圧波形である。 図中の波形 A, Bにおける太線は走査電極駆動波形、 細線は信号電極駆動波形を示す。
上半画面の走査電極には選択期間 ( 1水平走査期間: 1 H ) 毎に順次 1行ずつ選 択電圧 V 0 (又は V 5 ) が印加され、 その他の行の走査電極には非選択電圧 V 4 ( 又は V I ) が印加される。 信号電極には選択されている行の各画素のオン/オフ情 報が水平走査期間に同期して順次印加される。 より具体的には、 選択行の走査電極 への印加電圧が V 0の間は選択行のオン画素の信号電極には V 5が、 オフ画素の信 号電極には V 3が印加される。 また、 選択行の走査電極への印加電圧が V 5の間は 選択行のオン画素の信号電極には V 0が、 オフ画素の信号電極には V 2が印加され る。 各画素の液晶に加わる電圧は、 走査電極に印加される走査電圧 (選択電圧及び 非選択電圧) と信号電極に印加される信号電圧 (オン電圧及びオフ電圧) との差電 圧であり、 基本的にはこの差電圧の実効電圧が高い画素はオンとなり、 低い画素は オフとなる。
一方、 下半画面の画素の実効電圧は、 図 2 0の Bに示すように走査電極に選択電 圧が全く加わらないために、 上半画面のオフ画素に加わる実効電圧よりもかなり小 さくなり、 その結果、 下半画面は完全に非表示状態となる。
液晶交流駆動信号 Mで示すように、 図 2 0は 1 3行分の選択期間毎に駆動電圧の 信号極性切り替えを行う図となっている。 ちらつきやクロストークを低減するため に高デューティ駆動の場合は、 このように十数行分の選択期間毎に駆動電圧の信号 極性切り替えを行う必要がある。 下半画面は非表示となってはいるが、 非表示領域 の走査電極や信号電極に加わる電圧が図 2 0の Bに示したように変化しているため 、 部分表示状態になっても、 ドライバ等の回路は動作し画素の液晶も充放電されて おり、 消費電力がそれほど低減しないという欠点がある。
なお、 単純マトリクス方式の液晶表示パネルにおいては、 表示デューティを切り 替える場合には駆動電圧の設定変更が必要となる。 以下にこの点を駆動電圧形成ブ ロック 54の内部回路である図 21を用いて説明する。
まず図 21の構成と機能について述べる。 約 1/30デュ一ティよりも高デュー ティの液晶表示パネルを駆動するには V 0〜 V 5の 6レベルの電圧が必要になる。 液晶に印加される最大電圧は V 0—V 5であり、 V 0には + 5 Vの入力電源電圧を そのまま用いる。 コントラスト調整用の可変抵抗 RV 1とトランジスタ Q 1とによ り 0 Vと— 24Vの入力電源からコントラス卜が最適となる電圧 V 5を取り出す。 抵抗 R 1〜: R5により V0— V5の電圧を分圧して中間電圧を形成し、 それらの中 間電圧をオペアンプ OP 1〜ΟΡ 4で駆動能力を上げ V 1〜V4を出力する。 スィ ヅチ S 2 aと S 2bは連動スィツチであり信号 PDのレベルに応じて R 3 aと R3 bのどちらか一方が R 2 · R4と直列接続状態となる。 R 3 aと R 3 bの抵抗値を 異ならせておくことにより、 P Dのレベルに応じて異なる分圧比の V0〜V 5を形 成することができる。
¥0〜 5の間には¥0—¥ 1=V 1— V2=V3— V4=V4— V5という関 係があり、 電圧分割比 (VO— V I) / (V0—V5) をバイアス比と呼ぶ。 デュ 一ティを 1/Nとする時、 好ましいバイアス比は 1/ ( 1 N) であることが特 公昭 57 - 57718号において開示されている。 従って R 3 aと R 3 bの抵抗値 を各々 1/400デューティ用と 1/200デューティ用に設定しておけば、 各デ ユーティにおいて好ましいバイアス比で駆動することができる。
デューティを切り替える場合には、 バイアス比の切り替えだけでなく同時に駆動 電圧 (VO— V5) の変更も必要である。 駆動電圧を固定したままデューティを 1 /400から 1/200に切り替えると、 バイアス比を好ましい値に切り替えても コントラス卜が著しく悪い表示となってしまう。 これは選択電圧が液晶に加わって レヽる時間が 2倍になるために液晶に加わる実効電圧が高くなりすぎてしまうことに よる。 従来例ではバイアス比の切り替えの必要性とその実現手段については詳細に 記載されているのに対して、 駆動電圧切り替えの必要性とその実現手段については 詳細な記載が無い。
具体的にはデューティを 1/Nとすると、 N>> 1の場合は (VO— V5) をほ ぼ Nに比例して調整する必要がある。 たとえば 1/400デューティの場合の最 適な (VO— V5) を仮に 28 Vとすると、 1/200デューティの場合には (V 0-V5) を 28 V/ 2 = 20 Vに調整する必要がある。 この電圧調整は全画面 表示状態と上半画面表示状態とを切り替える都度にコントラスト調整用可変抵抗 R V 1を装置使用者が調整することによって行うことになるが、 それは装置使用者に とっては大変不便なことである。 駆動電圧自動設定手段の追加が必須であるが、 ノ ィァス比切り替え手段ほど容易ではないため駆動電圧形成回路は大幅に複雑化する ことになる。 なお、 この従来刊行物には半画面表示においては駆動電圧が小さくて 済むのでさらに低消費電力化できると記載されているが、 下がる電圧 8 Vはコント ラスト調整用トランジスタ Q 1を発熱させるのにかなりの部分が費やされてしまう ため、 消費電力はそれほどには下がらない。
部分表示が十数行〜 20行前後とかなり小さい場合は、 それに合わせてデューテ ィを切り替えると、 好ましいバイアス比が 1/3や 1/4となる。 液晶の駆動に必 要な電圧は 6レベルではなく 1/4バイアスの場合は 5レベル、 1/3バイアスの 場合には 4レベルとなる。 5レベルの電圧が必要な場合は抵抗 R 3 aと R 3 bの内 の部分表示時に接続される側の抵抗値を 0 Ωにしておけばよいが、 4レベルの電圧 が必要な場合には抵抗 R 3 a又は R 3 bではなく、 抵抗 R 2及び R 4を 0 Ωにする 手段が必要となる。 特開平 7— 281632号はこうした場合のバイアス比の切り 替え手段及び駆動電圧の切り替え手段について述べているが、 ここではその構成に ついてこれ以上の説明は省略する。
前述したこれまでに提案されている方法により、 液晶表示パネルの一部の行だけ を表示状態とし、 他の行を非表示状態にする機能自体は可能となり、 消費電力もあ る程度まで下げることは出来る。 但し、 駆動電圧形成回路がかなり複雑化したり、 部分表示できる行数がハード的に限定されてしまったり、 低消費電力化がまだ不十 分であるという問題がある。
また、 前者の特開平 6— 9562 1号は透過型の液晶表示パネルに関するもの であり、 後者の特開平 7— 281632号は部分表示の方法を述べているのみであ つて表示形態ついては開示していない。 しかし、 透過型であれ反射型であれ液晶表 示装置において高コントラストであることを重視する場合には、 従来ではノーマリ —ブラック型の表示パネルを採用していた。 この理由は次の通りである。
ノーマリ—ホワイ ト型の場合には電圧が印加されないドット間の間隙が白くなるの で、 画面内の白表示部は十分に白くなるが、 黒表示部は十分に黒くはならないのに 対し、 ノーマリーブラック型の場合には電圧が印加されないドット間の間隙が黒く なるので、 黒表示部は十分に黒くなるが、 白表示部は十分に白くはならない。 白表 示部が十分に白であるよりも黒表示部が十分に黒である方がコントラス卜の高い表 示になるので、 ノ一マリ一ブラック型の表示パネルを採用した方が高いコントラス 卜が得られることになる。
なお、 ノーマリーブラック型とは、 液晶に印加する実効電圧が液晶の閾値より低 いオフ電圧であった場合に黒表示となり、 印加電圧を大きくして液晶の閾値より高 いオン電圧を印加すると白表示となるモードである。 一方、 ノーマリーホワイ ト型 とは、 液晶に印加する実効電圧が液晶の閾値より低いオフ電圧であった場合に白表 示となり、 実効電圧を大きくして液晶の閾値より高いオン電圧を印加すると黒表示 となるモードである。 たとえば、 ほぼ 9 0度ねじれのッイステツドネマチック型液 晶を用いた場合、 液晶表示パネルは一対の偏光板をパネルの両面側に有しており、 一対の偏光板の透過軸を略平行に配置するとノ一マリ一ブラック型、 略直交させて 配置するとノーマリーホワイ ト型となる。
図 1 8はノーマリーブラック型の液晶表示パネル 1 0 7を用いた場合の部分表示 状態を示す図である。 非表示領域の液晶にはオフ電圧あるいはそれ以下の実効電圧 が印加されるため、 図の様に非表示領域が黒の表示になる。 一方、 反射型液晶表示 パネルにおいては、 入射光を反射して明るく見易い表示にするために文字を黒表示 とし、 背景を白表示にする必要がある。 しかしながら、 ノーマリーブラック型の反 射型液晶表示パネルでは、 表示領域の背景が白であるのに対して非表示領域が黒と いう違和感のある部分表示状態となる。 更に、 表示画面上の表示領域と非表示領域 との境界に位置する表示ドットでは、 表示領域側の文字を構成するドッ卜の黒表示 と非表示領域側のドッ卜の黒表示とが隣接ドットとなって、 視認する上ではつなが つてしまうため、 表示領域における非表示領域との境界部分の表示ドッ卜に表示さ れた文字が非常に読みづらいという問題もある。 違和感が無いように非表示領域を 白表示にするためには非表示領域の液晶にオン電圧を印加する必要があるが、 それ では基本的に非表示であるべき領域が非表示状態とは言えない。 仮に非表示領域を 白表示にしょうとした場合には、 それを実現するための回路の消費電力が低減でき ないだけでなく、 ネマチック液晶のようにオフ状態で液晶分子が水平方向に配列し オン状態で立ち上がるケースでは、 オン状態の液晶の誘電率がオフ状態の液晶の誘 電率の 2〜 3倍も大きいので、 非表示領域を白表示しょうとして液晶をオン状態に 駆動すると、 液晶層の交流駆動に伴う充放電電流が大きくなり、 表示装置全体とし ての消費電力は全画面表示状態の時と比べてそれほど低減しないか、 逆に大きくな つてしまうという問題が発生する。
前述したように、 コントラスト向上のために単純にノーマリーブラック型の表示 パネルを採用すると、 部分表示状態では非表示領域が黒という違和感のある表示に なってしまう。 また、 非表示領域を違和感の無い白表示にしょうとした場合には、 基本的に部分表示機能が実現されているとは言い難い上に、 消費電力低減という目 的も果たせない。 そこで本発明は、 以上の従来技術における課題を解消し、 部分表示時に消費電力 が大幅に低減する電気光学装置を提供することを目的とする。 また、 部分表示機能 のために駆動電圧形成回路を複雑化させること無く、 かつ、 部分表示の大きさや位 置がソフト的に設定できる汎用性の高い電気光学装置を提供することを目的とする また、 電気光学装置として液晶表示装置を用いた場合において、 部分表示状態に おいて違和感の無い表示を実現すると同時に消費電力を著しく低減することが可能 な液晶表示装置を提供することを目的とする。
また、 本発明の電気光学装置を駆動するに適した駆動回路の構成を提供すること を目的とする。
また、 これらの部分表示機能を有する電気光学装置や液晶表示装置を表示装置に 用いることによって、 低消費電力化した電子機器を提供することを目的とする。
〔発明の開示〕 本発明は、 複数の走査電極と複数の信号電極とが交差配置されて構成され、 表示 画面を部分的に表示領域とする機能を有する電気光学装置の駆動方法において、 前 記表示領域の走査電極には、 選択期間に選択電圧を印加すると共に非選択期間に非 選択電圧を印加し、 且つ前記表示領域の走査電極の選択期間以外の期間には、 全て の走査電極への印加電圧を固定すると共に全ての信号電極への印加電圧を少なくと も所定期間は固定することにより、 前記表示画面を部分表示状態とすることを特徴 とする。 本発明によれば、 一部領域のみを表示領域とする部分表示の場合には、 全 走査電極及び全信号電極の電位が少なくとも所定期間は固定されるため、 電気光学 材料である液晶層や電極の駆動回路等での充放電がなされない期間が発生し、 その 分、 低消費電力となる。
さらに、 上記本発明の電気光学装置の駆動方法において、 全ての走査電極への印 加電圧を固定した期間における走査電極の電圧を前記非選択電圧とすることが好ま しい。 部分表示の場合に固定する走査電極の電圧は非選択電圧であるので、 簡単な 回路で駆動回路を構成することができる。
さらに、 上記本発明の電気光学装置の駆動方法において、 前記非選択電圧は 1レ ベルであることが好ましい。 非表示領域のアクセス期間中は、 非選択電圧を 1レべ ルに固定できるので電圧変化が無く、 低消費電力とすることができる。
さらに、 上記本発明の電気光学装置の駆動方法において、 前記走査電極及び前記 信号電極に印加される駆動電圧の形成回路は、 全ての走査電極及び全ての信号電極 に対するそれぞれの印加電圧を固定する期間には、 動作停止することが好ましい。 さらに具体的には、 前記駆動電圧形成回路は、 複数のコンデンサの接続をクロック に応じて切り替えて昇圧電圧又は降圧電圧を生成するチャージ ·ポンプ回路を有し 、 該チヤ一ジ ·ポンプ回路は、 全ての走査電極及び全ての信号電極に対するそれぞ れの印加電圧を固定する期間には、 動作停止されることが好ましい。 そうすること により、 部分表示状態の期間では、 駆動電圧形成回路での消費電力を低減すること ができる。 電圧の昇圧/降圧にチャージ 'ポンプ回路を用いている場合には、 コン デンサを切り替えるタイミングクロックを停止するなどして、 無駄な消費電力を低 減することができる。
以上の本発明に関し、 非選択電圧が 1レベルのみという単純マ卜リクス型液晶表 示装置の駆動方法の 1つは、 複数行の走査電極が同時に選択される M L S (Multi- Line-Selection) 駆動と呼ばれている方法であり、 他の 1つは走査電極が 1行ずつ 選択される S A (Smart-Addressing) 駆動と呼ばれている方法である。 こうした駆 動方法とチャージ ·ポンプ回路で構成された駆動電圧形成回路とを組み合わせるこ とによって、 液晶表示装置の消費電力を著しく低減できることを国際特許公開公報 W O 9 6 / 2 1 8 8 0で提案した。 本発明は W O 9 6 / 2 1 8 8 0の方法をもとに 、 部分表示機能にも対応できるように発展させて、 より低消費電力化を図ったもの である。
表示領域の走査電極における選択期間以外の期間とは、 表示行に選択電圧が印加 されている期間以外の期間 (以下、 この期間のことを非表示行アクセス期間と表す
) であり、 このとき、 全走査電極と全信号電極の電位を固定することで、 この期間 の駆動回路の消費電力を極めて小さくすることができ、 電気光学装置が低消費電力 となる。 さらに、 この期間に駆動電圧形成回路のチャージ ·ポンプ回路を動作停止 すれば、 そこでのコンデンサの充放電が無くなり、 さらに低消費電力となる。 この 期間は駆動回路の消費電力が極めて小さいため駆動電圧を保持するコンデンサはほ とんど放電せず、 チャージ ·ポンプ回路が動作停止しても駆動電圧の変動は実用上 問題の無い程度に納まる。
さらに、 上記本発明の電気光学装置の駆動方法において、 前記表示画面の全体を 表示状態とする第 1の表示モードと、 前記表示画面の一部の領域を表示状態、 他の 領域を非表示状態とする第 2の表示モードとを有し、 前記第 1の表示モード時と前 記第 2の表示モード時とで前記表示領域の各走査電極に選択電圧を印加する期間は 変えないことが好ましい。 本発明によれば、 全画面表示の場合と部分表示の場合と で表示領域の走査電極に選択電圧を印加する時間が同じ、 すなわち、 デューティが 同じである。 そのため、 部分表示時にバイアス比や駆動電圧の変更が不要となり、 駆動回路や駆動電圧形成回路を複雑化させずに済む。
さらに、 上記本発明の電気光学装置の駆動方法において、 前記第 1の表示モード 時と前記第 2の表示モード時とで、 表示状態にある前記表示領域における画素の液 晶に印加される実効電圧が同じになるように、 前記表示領域の走査電極の選択期間 以外の期間に前記信号電極に印加する電位を設定することが好ましい。 本発明によ れば、 全画面表示の場合と部分画面表示の場合とで、 表示領域の電気光学材料であ る液晶に加わる実効電圧が 2つの場合で同じになるように信号電極の電位を設定す るので、 表示領域のコントラストが変わらないようにできる。
さらに、 上記本発明の電気光学装置の駆動方法において、 前記表示領域の走査電 極の選択期間以外の期間に前記信号電極に印加する電位は、 前記第 1の表示モード 時のオン表示或いはオフ表示の場合の前記信号電極への印加電圧と同一に設定する ことが好ましい。 全画面表示状態での信号電圧をそのまま利用するので、 駆動回路 及び駆動制御が簡単となる。
さらに、 上記本発明の電気光学装置の駆動方法において、 前記複数の走査電極 は、 所定数単位毎に同時選択し、 所定単位数毎に順次選択するように駆動され、 前 記第 2の表示モード時におけるオン表示或いはオフ表示の場合の前記信号電極への 印加電圧は、 前記第 1の表示モードにおける全画面オン表示或いは全画面オフ表示 の場合に前記信号電極へ印加する電圧と同一であることが好ましい。 こうすること で、 M L S駆動法において、 全画面表示の場合と部分画面表示の場合とで表示領域 の表示領域の液晶に加わる実効電圧を同じにすることが出来るとともに、 部分画面 表示の場合の画質を良好に保つことが出来る。 回路規模の増加もごく僅かで済む。 さらに、 上記本発明の電気光学装置の駆動方法において、 前記表示領域の走査電 極の選択期間以外の期間に前記信号電極に印加する電位は、 一画面走査する前記所 定期間毎に、 全画面表示状態においてオン表示させる場合の印加電位とオフ表示さ せる場合の印加電位とを交互に切り替えて設定することが好ましい。 さらに、 上記 本発明の電気光学装置の駆動方法において、 前記第 2の表示モード時における前記 表示領域の走査電極の選択期間以外の期間では、 前記走査電極と前記信号電極との 電圧差の極性はフレーム毎に反転してなることが好ましい。 そうすることで、 非表 示行アクセス期間の消費電力を大幅に低減できる。 部分表示行が少ない (例えば 6 0行以下程度) 場合には、 非表示行での画素の液晶駆動電圧を固定しても画面全体 の画質は悪化しない。
また、 本発明は、 複数の走査電極と複数の信号電極とが交差配置されて構成され 、 表示画面を部分的に表示領域とする機能を有する電気光学装置の駆動方法におい て、 前記表示領域の走査電極には、 選択期間に選択電圧を印加すると共に非選択期 間に非選択電圧を印加し、 且つ前記表示画面の他の領域の走査電極には、 前記選択 電圧を印加せずに前記非選択電圧を印加すると共に、 全ての信号電極については、 全画面表示状態の時の極性反転駆動における同一極性駆動期間よりも少なくとも長 い期間は印加電圧を固定することにより、 前記表示画面を部分表示状態とすること を特徴とする。 本発明によれば、 一部領域のみを表示領域とする部分表示の場合に は、 全走査電極及び全信号電極の電位が所定期間は固定されるため、 電気光学材料 である液晶層や電極の駆動回路等での充放電がなされない期間が発生し、 その分、 低消費電力となる。
さらに、 上記本発明の電気光学装置の駆動方法において、 前記全画面表示状態の 時の極性反転駆動における同一極性駆動期間よりも少なくとも長い期間毎に、 前記 信号電極への印加電圧を、 全画面表示状態においてオン表示させる場合の電位とォ フ表示させる場合の電位に交互に切り替えることが好ましい。 非表示行アクセス期 間であっても、 周期的に駆動電圧を極性反転させるので、 液晶への直流電圧印加や クロストークを防止できる。
以上の電気光学装置の駆動方法は、 単純マトリクス型液晶表示装置やアクティブ マトリクス型液晶表示装置によって実現できる。
さらに、 本発明の電気光学装置は、 以上の電気光学装置の駆動方法を用いて駆動 されることを特徴とし、 これにより低消費電力化された電気光学装置を提供するこ とができる。
また、 本発明の電気光学装置は、 複数の走査電極と複数の信号電極とが交差配置 されて構成され、 表示画面を部分的に表示領域とする機能を有する電気光学装置に おいて、 前記複数の走査電極に、 選択期間に選択電圧を印加し、 非選択期間に非選 択電圧を印加する走査電極用駆動回路と、 前記複数の信号電極に、 表示デ一夕に応 じた信号電圧を印加する信号電極用駆動回路と、 表示画面内の部分表示領域の位置 情報を設定する設定手段と、 該設定手段に設定された位置情報に基づき、 前記走査 電極用駆動回路及び前記信号電極用駆動回路を制御する部分表示制御信号を出力す る制御手段とを備え、 前記走査電極用駆動回路及び前記信号電極用駆動回路は、 前 記部分表示制御信号に応じて、 表示画面内の表示領域の前記走査電極及び前記信号 電極は、 表示データに応じた表示となるように駆動し、 表示画面内の非表示領域の 前記走査電極には非選択電圧を印加し続けて非表示状態とすることを特徴とする。 本発明によれば、 部分表示用にハード的な回路でデューティ、 バイアス比、 液晶駆 動電圧等を変更するということが不要であるため、 表示行あるいは非表示行の行数 や位置を制御回路のレジス夕に設定することが可能となる。 こうすることにより部 分表示の行数や位置がソフト的に設定できる汎用性の高い電気光学装置を提供する ことができる。
上記の電気光学装置は、 単純マトリクス型液晶表示装置やアクティブマトリクス 型液晶表示装置として実現することができる。
また、 本発明の電気光学装置の駆動回路は、 複数の走査電極と複数の信号電極と が交差配置されて構成され、 表示画面を部分的に表示領域とする機能を有する電気 光学装置の駆動回路において、 前記複数の走査電極に電圧印加する第 1の駆動手段 と、 表示デ一夕の記憶回路を具備し、 ここから読み出された該表示デ一夕に応じて 選択された電圧を前記複数の信号電極に電圧印加する第 2の駆動手段とを有し、 前 記第 1の駆動手段は、 前記表示領域の走査電極には、 選択期間に選択電圧を印加す ると共に非選択期間に非選択電圧を印加し、 且つ前記表示画面の他の領域の走査電 極には、 前記非選択電圧のみを印加する機能を有し、 前記第 2の駆動手段は、 前記 表示領域の走査電極の選択期間に対応する期間には前記記憶回路から表示デ一夕を 読み出し、 それ以外の期間には前記記憶回路の表示データ読み出しァドレスを固定 する機能を有することを特徴とする。 本発明によれば、 信号電極用駆動回路に内蔵 されている記憶回路から表示デ一夕を読み出す動作を停止することにより、 非表示 行アクセス期間の信号電極用駆動回路の消費電流を 0近くまで低減することができ る。 この時、 読み出し表示情報を 1または 0に固定すれば、 信号電極用駆動回路の 出力を全画面オン表示または全画面オフ表示の場合と同じ電位に固定できる。 さらに、 上記本発明の電気光学装置において、 前記表示領域の走査電極の選択期 間以外の期間には、 前記第 1の駆動手段内のシフトレジス夕のシフト動作を停止し てなることが好ましい。 本発明によれば、 この期間は走査電極用駆動回路は選択電 圧を出力しないため、 走査電極用駆動回路内部のシフトレジス夕が動作している必 要は無い。 シフトクロックを停止させることによりシフトレジス夕の動作を停止す れば、 この期間の走査電極用駆動回路の消費電力をほぼ 0に低減できる。 また、 本発明の電気光学装置の駆動回路は、 複数の走査電極と複数の信号電極と が交差配置されて構成され、 表示画面を部分的に表示領域とする機能を有する電気 光学装置の駆動回路において、 シフトレジス夕のシフト動作に応じて、 前記複数の 走査電極に順次選択電圧を印加する走査電極用駆動回路を有し、 前記走査電極用駆 動回路は、 表示画面を部分的に表示領域とする際には、 前記シフトレジス夕のシフ ト動作に応じて前記表示画面の表示領域の走査電極には選択期間に選択電圧を印加 し、 前記表示画面の他の領域の走査電極には前記シフトレジス夕のシフト動作を途 中で停止して、 前記非選択電圧のみを印加してなり、 前記走査電極用駆動回路は、 表示画面を部分的に表示領域とする状態から全画面表示状態へ移行する際に、 前記 シフトレジス夕を初期状態とする初期設定手段を有することを特徴とする。 本発明 によれば、 部分表示状態から全画面表示状態への移行時に、 途中の走査電極から走 査が開始されることなく、 最初の行から走査電極の走査を始めることができる。 また、 本発明の電気光学装置は、 上記の電気光学装置の駆動回路と、 それにより 駆動される走査電極及び信号電極とを有することを特徴とし、 これにより部分表示 が可能で、 低消費電力化された電気光学装置を提供することができる。
また、 本発明の電気光学装置は、 複数の走査電極と複数の信号電極とが交差配置 されて構成され、 表示画面を部分的に表示領域とする機能を有する電気光学装置に おいて、 前記複数の走査電極に電圧印加する第 1の駆動手段と、 表示データの記憶 回路を具備しここから読み出された該表示データに応じて選択された電圧を前記複 数の信号電極に電圧印加する第 2の駆動手段とを有し、 前記第 1の駆動手段は、 前 記表示画面の表示領域の走査電極には、 選択期間に選択電圧を印加すると共に非選 択期間に非選択電圧を印加し、 且つ前記表示画面の他の領域の前記走査電極には、 前記非選択電圧のみを印加する機能を有し、 前記第 2の駆動手段は、 前記複数の信 号電極に対して、 前記表示領域の走査電極の選択期間には前記記憶回路から読み出 した表示デ一夕に基づく電圧を印加し、 それ以外の期間には同一の表示データに基 づく電圧を印加する機能を有することを特徴とする。 本発明によれば、 信号電極用 駆動回路に内蔵されている記憶回路から表示デ一夕を読み出す動作を停止すること により、 非表示行アクセス期間の信号電極用駆動回路の消費電流を 0近くまで低減 することができる。 さらに、 上記本発明の電気光学装置において、 前記表示領域の走査電極の選択期 間以外の期間には、 前記第 2の駆動手段は、 全画面表示状態の時の極性反転駆動に おける同一極性駆動期間よりも少なくとも長い期間毎に、 前記信号電極への印加電 圧を、 全画面表示状態においてオン表示させる場合の電位とオフ表示させる場合の 電位に交互に切り替えることが好ましい。 非表示行アクセス期間であっても、 周期 的に駆動電圧を極性反転させるので、 液晶への直流電圧印加やクロストークを防止 できる。
さらに、 上記本発明の電気光学装置において、 前記走査電極又は前記信号電極へ の印加電圧を形成して前記駆動手段へ供給する駆動電圧形成回路を有し、 該駆動電 圧形成回路は、 前記印加電圧の電圧を調整するコントラスト調整回路を含み、 前記 表示領域の走査電極の選択期間以外の期間には、 前記コントラスト調整回路の動作 を停止してなることが好ましい。 本発明の電気光学装置は非表示行アクセス期間の 駆動回路での消費電力が極めて小さいため、 駆動電圧をコンデンサで保持しておけ ばこの間はコントラスト調整回路を停止しても駆動電圧の変動は小さく実用上の問 題は無い。 コントラスト調整回路を停止することで駆動回路の消費電力をさらに低 減することができる。
また、 本発明の液晶表示装置の駆動方法は、 液晶表示パネルの全画面のうちの 一部領域を表示状態とし、 他の領域を非表示状態とする部分表示状態が可能な反射 型あるいは半透過型の液晶表示装置の駆動方法において、 前記液晶表示パネルをノ 一マリ一ホワイト型とするとともに、 前記部分表示状態では前記非表示領域の液晶 にはオフ電圧以下の実効電圧を印加することを特徴とする。 ノーマリ一ホワイト型 を採用することにより部分表示状態において非表示領域が白となるので違和感の無 い表示を実現することができる。 また、 非表示領域の液晶にオフ電圧以下の実効電 圧を印加する回路手段として消費電力が小さく容易な手段を用いることができ、 更 に、 非表示領域の液晶の誘電率が小さいので液晶の交流駆動に伴う充放電電流が小 さくなり、 全画面が表示状態の時と比べて表示装置全体としての消費電力を著しく 低減することが可能となる。
さらに、 上記液晶表示装置の駆動方法において、 前記液晶表示パネルは単純マト リクス方式液晶パネルであって、 前記部分表示状態において前記非表示領域の走査 電極に非選択電圧のみを印加することが好ましい。 さらに、 前記液晶表示パネルは 単純マトリクス方式液晶パネルであって、 前記部分表示状態において前記非表示領 域の信号電極にオフ表示となる電圧のみを印加することが好ましい。
さらに、 上記液晶表示装置の駆動方法において、 前記液晶表示パネルはァクティ ブマトリクス方式液晶パネルであって、 前記部分表示状態に移行する少なくとも 1 フレーム目には前記非表示領域の画素の液晶にオフ電圧以下の電圧を印加し、 続く フレームから前記非表示領域の走査電極に非選択電圧のみを印加することが好まし い。 さらに、 前記液晶表示パネルはアクティブマトリクス方式液晶パネルであって、 前記部分表示状態に移行する少なくとも 1フレーム目には前記非表示領域の画素の 液晶にオフ電圧以下の電圧を印加し、 続くフレームから前記非表示領域のアクセス 期間はオフ電圧以下の電圧のみを前記信号電極に印加することが好ましい。
このようにすれば、 表示画面の行方向及び列方向に部分表示領域を設け、 それ以 外を非表示とすることができる。 また、 ノーマリーホワイト型の液晶表示パネルで あるため、 非表示領域は白表示となつて表示の違和感が少なく、 また非表示領域の 画素に高電圧印加を印加しないため、 低消費電力化することができる。
また、 本発明の液晶表示装置は、 上記液晶表示装置の駆動方法を用いて駆動され ることを特徴とし、 それにより部分表示状態となっても表示の違和感が少なく、 低 消費電力な液晶表示装置を提供することができる。
また、 本発明の電子機器は、 上記本発明の電気光学装置や上記の液晶表示装置 を表示装置として用いた電気光学装置を提供することができる。 特に、 電子機 器が電池を電源とするものであれば、 表示装置での消費電力を低減することに より、 電池寿命を大きく延ばすことができる。
〔図面の簡単な説明〕
図 1は本発明の実施形態における液晶表示装置のプロック図。
図 2は本発明の実施形態で用いる駆動電圧形成回路のプロック図。
図 3は本発明の実施形態におけるタイミング図。
図 4は本発明の実施形態における液晶駆動電圧波形を説明するための図であって 、 Aは選択電圧 V sフィールド (C o mパターン) を示す図、 Bは表示パターンを 差替え用紙 (規則 26) 15/1 示す図、 Cは信号電極駆動電圧 V s表示パ夕ーンを示す図である。
図中 Aにおいて、 Y4n+ l〜Y4n + 4は選択されている 1〜4行目を意味す る (η=0, 1, 2, ···, 49) 。 1は VH、 — 1は VLを意味する。 Aの行列は 液晶交流駆動信号 Mが "L"の場合であり、 Mが "H"の場合には土が逆転する。 図中 Bにおいて、 d l〜d 4は選択されている 1〜4行目にある画素のオン/ォ フ状態を示す。 オン画素を— 1、 オフ画素を 1で表す。
図中 Cにおいて、 演算結果における、 0は VC、 ±2は士 VI、 ±4は士 V2を 意味する。 Cの行列は液晶交流駆動信号 Mが "L"の場合であり、 Mが "H"の場 合には土が逆転する。
図 5は本発明の実施形態における制御回路の部分図。
差替え用紙 (規貝 IJ26) 1 6 図 6は図 5の回路の動作を示すタイミング図。
図 7は本発明の他の実施形態におけるタイミング図。
図 8は本発明の他の実施形態で用いる液晶駆動電圧形成回路のプロック図。 図 9は本発明の他の実施形態におけるタイミング図。
図 1 0は本発明の他の実施形態におけるタイミング図。
図 1 1は本発明の実施形態における信号電極用駆動回路の部分プロック図。 図 1 2は本発明の実施形態における走査電極用駆動回路のプロック図。
図 1 3は本発明の実施形態におけるコントラスト調整回路の回路図。
図 1 4は本発明の液晶表示装置における部分表示状態を説明するための図。 図 1 5は本発明の液晶表示装置の構成例を示した図。
図 1 6は図 1 5の液晶表示装置の動作を示すタイミング図。
図 1 7は図 1 5の液晶表示装置における全画面表示状態から部分表示状態への移 行を説明するための図。
図 1 8は従来の液晶表示装置における部分表示状態を説明するための図。
図 1 9は部分表示機能を有した従来の液晶表示装置のプロック図。
図 2 0は図 1 9の液晶表示装置の駆動電圧波形図。
図 2 1は図 1 9における駆動電圧作成回路の詳細回路図。
図 2 2は二端子型非線形素子を画素に有するアクティブマトリクス型液晶表示パ ネルの画素の等価回路図。
図 2 3はトランジスタを画素に有するアクティブマトリクス型液晶表示パネルの 画素の等価回路図。
図 2 4は本発明の電気光学装置や液晶表示装置を表示装置として用いた電子機器 の概観図。
図 2 5は本発明の電子機器の回路ブロック図。
1 5 1 液晶表示パネル
2 5 2 走査電極用駆動回路 (Yドライバ)
3 5 3 信号電極用駆動回路 (Xドライノ^
4 5 4 液晶駆動電圧形成回路
5 5 5 L C Dコントローラ 17
6, 56 …
7, 17 ··· 昇圧/降圧用クロック形成回路 8 … 負方向 6倍昇圧回路
9, 20 ··· 2倍昇圧回路
10 … 負方向 2倍昇圧回路
1 1, 12, 19 … 1/2降圧回路
13, 21 … コントラスト調整回路
14
15 部分表示制御信号形成部
16 ANDゲート
18 負方向 8倍昇圧回路
? 2 プリチャージ信号発生回路
23 行ァドレス発生回路
24 31 … C omパターン発生回路
25 表示データ RAM
26 読み出し表示データ制御回路
27 Xドライバ用 ML Sデコーダ
28, 34 … レベルシフ夕
29, 35 … 電圧セレクタ
30 -• 初期設定信号発生回路
32 ·' - シフ トレジス夕
33 - - Yドライバ用 ML Sデコーダ
57 -• 走査制御回路
107 … ノーマリ一ブラック型の液晶表示パネル FRM … フレーム開始信号 (画面走査開始信号) CA ·'• フィールド開始信号
CL Y … 走査信号転送用クロック
CLX … データ転送用クロック
Dat a, D n … 表示デ一夕 18
LP, LP I … デ一夕ラッチ信号
PD, CNT, PDH … 部分表示制御信号
Don … 表示制御信号
V c c … 入力電源電圧
GND … グランド電位
VEE … 負側高電圧
VH … 正側選択電圧
VL … 負側選択電圧
VC … 非選択電圧 (中央電位)
士 VI, 士 V2, 土 VX し VC) 信号電圧 V0〜V5 … 液晶駆動電圧
f l〜f 4 … フィールド区分記号
M … 液晶交流駆動信号
Xn … 信号電極
Υ1〜Υ 200, Υ4 η+ι〜Υ4 η + 4 …
RV, RV 1 … 可変抵抗
Qb, Q 1 … バイポーラ · トランジスタ
Qn … nチャネル MO Sトランジスタ
Rl, R 2, R 3 a, R3b, R4, R 5 抵抗 S 2 a, S 2 b … スィツチ
OP 1~ΟΡ 4 …
D … 部分表示領域
VS … 正側選択電圧
MVS … 負側選択電圧
VX … 正側信号電圧
MVX … 負側信号電圧
〔発明を実施するための最良の形態〕
以下、 本発明の好適な実施形態を図面に基づいて説明する < 1 9 図 1は本発明による電気光学装置の実施形態の一例としての液晶表示装置を示す ブロック図である。 まずその構成を説明する。 ブロック 1はスーパ一ヅイステッド ネマチック (S T N ) 型の液晶を用いた単純マトリクス型液晶表示パネル (L C D パネル) であり、 複数の走査電極を形成した基板と複数の信号電極を形成した基板 とが数 /mの間隔で対向して配置され、 その間隙に上述の液晶が封入されている。 複数の走査電極と複数の信号電極の交差部の液晶により、 画素 (ドット) がマトリ クス状に配置される。 また、 基板の外面側に必要に応じて位相差板や偏光板のよう な偏光素子を配置してなる。
なお、 液晶は、 本実施形態で用いる S T Nだけでなく、 液晶分子がねじれ配向し たタイプ (T N型など) 、 ホメオト口ピック配向したタイプ、 垂直配向したタイプ や、 強誘電などのメモリー型など、 種々用いることができる。 また、 高分子分散型 液晶のように光散乱型の液晶でもよい。 液晶表示パネルは、 透過型でも反射型でも 半透過型でも構わないが、 低消費電力化のためには反射型や半透過型が好ましい。 液晶表示パネル 1をカラー化する場合には、 基板内面にカラ一フィル夕を形成する 、 照明装置の発光する 3色を時系列で切り替える、 などの方法が考えられる。 プロック 2は液晶表示パネルの走査電極を駆動する走査電極用駆動回路 (Yドラ ィバ) であり、 プロック 3は液晶表示パネルの信号電極を駆動する信号電極用駆動 回路 (Xドライバ) である。 液晶の駆動に必要な複数の電圧レベルはブロック 4の 駆動電圧形成回路で形成され、 Xドライバ 3と Yドライバ 2を経由して液晶表示パ ネル 1に印加される。 ブロック 5はそれらの回路に必要な信号を供給するコント口 ーラであり、 P Dは部分表示制御信号、 F R Mはフレーム開始信号、 C L Xはデ一 夕転送用クロック、 D a t aは表示デ一夕である。 L Pはデータラッチ信号である が、 走査信号転送用クロック及び駆動電圧形成回路用クロックを兼ねている。 プロ ック 6は以上の回路の電力供給源である。
コントローラ 5、 駆動電圧形成回路 4、 Xドライバ 3及び Yドライバ 2を個別の ブロックとして図示してあるが、 これらは別々の I Cになっている必要は無く、 コ ントロ一ラ 5を Yドライバ 2又は Xドライバ 3に内蔵させたり、 駆動電圧形成回路 を Yドライバ 2又は Xドライバ 3に内蔵させてもかまわず、 Xと Yのドライバを 1 チップ I Cにしてもかまわず、 さらには、 これらの回路をすベてを 1チップ I Cに 20 まとめてもかまわない。 また、 これらの回路ブロックは、 液晶表示パネル 1とは別 基板に配置しても、 液晶表示パネル 1を構成する基板上に I Cとして載置したり、 基板に回路を作り込んで配置してもよい。
本発明の液晶表示装置は、 単純マトリクス型であるため、 非選択行の走査電極に 印加する電圧が 1レベルのみの駆動方法を用いているので、 駆動回路が簡単になり 、 消費電力も小さくできる。 なお、 非選択電圧は液晶への印加電圧の極性に対応し て 2電圧レベル用意して、 それを極性反転に応じて交互に選択する駆動方法を採用 しても構わない。 特に、 後述する 2端子型非線形素子を画素に有するアクティブマ トリクス型液晶表示装置においては、 そのような駆動方法が従来から用いられる。 また、 図 1の駆動電圧形成回路ブロック 4は主要部が電圧を昇圧又は降圧するチ ヤージ .ポンプ回路で構成されている。 ただし、 チャージ 'ポンプ回路以外の昇圧 /降圧回路を用いてもよい。
液晶表示パネル 1は 1例として行数 (走査電極数) が全部で 200あり、 必要な 時は全画面が表示状態 (全画面表示モード) となるが、 待機時等には 200行の内 の 40行だけが表示状態となり、 残りの 160行が非表示状態 (部分表示モード) となる。 具体的な駆動方法については以下の個別の実施形態において説明する。 (第 1の実施形態)
ここでは図 2〜4を用いて、 4行の走査電極が同時に選択され、 順次 4行の走査 電極単位で同時選択がなされるという駆動方法 (以下では 4MLS (Multi-Line-S election)駆動法と表す) を用いて部分表示を行った場合の例について述べる。 ま ず 4 M L S駆動用の駆動電圧形成回路 4の例をそのブロック図である図 2を用いて 説明する。
ML S駆動法では走査信号電圧 (Yドライバ 2が出力する走査電圧) として非選 択電圧 VC、 正側選択電圧 VH (VCを基準とした正側電圧) 、 負側選択電圧 VL (VCを基準とした負側電圧) の 3つの電圧レベルが必要である。 ここに、 VHと VLは VCを中心として対称である。 4MLS駆動法では信号電圧 (Xドライバ 3 が出力する信号電圧) として士 V 2、 士 VI、 VCの 5つの電圧レベルが必要であ り、 士 V2、 土 V 1の対応する電圧どうしはそれぞれ VCを中心として対称である 。 図 2の回路は (Vcc— GND) を入力電源電圧とし、 デ一夕ラッチ信号 LPを 2 1 チャージ ·ポンプ回路のクロック源として、 以上の電圧を出力する。 以下特記しな い限り、 GNDを基準 (0V) とし、 Vc c = 3 Vとして説明する。 液晶駆動電圧 の内の VCと V2には各々 GNDと Vc cをそのまま用いる。
プロック 7は昇圧/降圧用クロック形成回路であり、 デ一夕ラッチ信号 L Pから チャージ ·ポンプ回路を動作させるための狭い時間間隔を持つ 2相クロックを形成 する。 ブロック 8は負方向 6倍昇圧回路であり、 (Vcc— GND) を入力電源電 圧として Vc cを基準として負方向に入力電源電圧の 6倍の電圧である VEE =— 15Vを形成する。 なお、 以下、 負方向とは所定の電圧を基準とした負側電圧の方 向を示し、 正方向とは同じく正側電圧の方向を示す。 ブロック 13は必要な負側選 択電圧 VL (たとえば— 1 IV) を VEEから取り出すためのコントラスト調整回 路であり、 バイポーラ ' トランジスタと抵抗により構成される。 ブロック 9は正側 選択電圧 VHを形成する 2倍昇圧回路であり、 (GND— VL) を入力電圧として VLを基準に正方向に入力電圧の 2倍の電圧である VH (たとえば 1 IV) を形成 する。
ブロック 10は負方向 2倍昇圧回路であり、 (Vcc— GND) を入力電源電圧 として Vc cを基準に負方向に入力電源電圧の 2倍の電圧である一 V 2 =—3 Vを 形成する。 ブロック 11は 1/2降圧回路であり、 (Vcc— GND) を入力電源 電圧としてこれを 1/2に降圧した電圧である Vl=—1. 5Vを形成する。 プロ ック 12も 1/2降圧回路であり、 〔GND— (-V2) 〕 を入力電源電圧として これを 1/2に降圧した電圧である一 V 1 = 1. 5 Vを形成する。
以上で 4MLS駆動法に必要な電圧が形成できる。 ブロック 8〜12はいずれも チャージ ·ポンプ方式の昇圧/降圧回路である。 こうしたチヤ一ジ ·ポンプ方式の 昇圧/降圧回路による駆動電圧形成回路は電力供給効率が高いため、 4ML S駆動 法によって液晶表示装置を低消費電力で駆動することができる。 なお、 ブロック 8 〜 12のチヤ一ジ ·ポンプ回路のそれぞれは周知の構成であって、 昇圧回路の場合 は一例として、 コンデンサを N個並列に接続して入力電圧を充電した後に、 N個の コンデンサを直列接続すれば入力電圧の N倍の昇圧電圧が得られ、 降圧回路であれ ば同一容量のコンデンサを N個直列接続して両端から入力電圧を充電した後に、 N 個のコンデンサを並列にすれば 1 /Nの降圧電圧が得られる。 クロック形成回路 7 22 が形成する 2相のクロックは、 これらのコンデンサを直列と並列に切り替え接続す るスィツチの制御クロックとなる。
なお、 駆動電圧形成回路 4における回路ブロック 8〜12の全てまたはその内の 幾つかは、 チャージ 'ポンプ回路ではなく、 コイルとコンデンサを利用した周知の スィツチングレギユレ一夕に置き換えて構成しても構わない。
図 3は液晶駆動電圧波形を含んだ、 図 1及び図 2に示す液晶表示装置のタイミン グ図の例であり、 図 4は液晶駆動電圧波形例を説明するための図である。 図 3は全 画面で走査電極が 200行あり、 その内の 40行だけが表示状態となっており、 表 示状態の領域に走査電極 1本置きに横線を表示している場合の例である。 フレーム 開始信号 FRMのパルスとパルスの間は、 一画面を走査する 1フレーム期間であり 、 その長さは 20 OH (1Hは 1選択期間又は 1水平走査期間) とする。
C Aはフィ一ルド開始信号で、 1フレームは 50 Hずつの 4つのフィールド f 1 〜: f 4に分割される。 デ一夕ラッチ信号 LPの周期は 1Hであり、 信号 LPの 1ク 口ック毎に 4行の走査電極が同時に選択される。 選択されている行の走査電極には 選択電圧 VHあるいは VLが印加され、 その他の行の走査電極には非選択電圧 VC が印加される。 Y 1〜Y40, Y41〜Y200の波形は、 1〜200行の走査 電極に印加される走査電圧駆動波形を示す。 信号 L Ρの 1クロック目で Υ 1〜 Υ 4 、 2クロック目で Υ5〜Υ8、 ···、 10クロック目で Υ37〜Υ40の走査電極が 順次選択され、 10 Ηの間に 40行の選択が一巡する。 この 40行の内のある 4行 が選択されている間は部分表示制御信号 PDは " Η" レベルとなっており、 40行 の選択期間中 10Ηは PDは "Η" レベルを継続する。 40行の選択が終わると Ρ Dは " L" レベルとなり、 1フィールド 50Ηの残りの期間 40Ηは " L" レベル を継続する。 通常、 Υドライバ 2はすべての出力を制御信号の入力により非同期で 非選択電圧 VCに固定する制御端子を有している。 部分表示制御信号 PDを Υドラ ィバ 2のそうした制御端子に入力することにより、 信号 PDが "L"の期間となる 1フィールド: の 50 Hの内の非表示行アクセス期間 40Hは、 200行の全走査 電極が非選択レベル V Cに固定された状態となる。
なお、 Mは液晶交流駆動信号であり、 "H" レベルと "L" レベルとで画素の液 晶に印加する駆動電圧 (走査電圧と信号電圧の差) の極性を切り替えている。 また 23
、 Xnは 1〜40行だけが表示状態、 41〜200行が非表示状態で、 表示状態の 部分に走査電極 1本置きに横線を表示している場合における、 n番目の信号電極に 印加する信号電極駆動波形を示している。
各フィールドとも以上の動作の繰り返しであるが、 選択されている 4行の走査電 極へ印加する選択電圧 VH、 VLの与え方が各々のフィールド f 1〜4において異 なる。 この様子を図 4 Aに示す。 選択されている 4行の走査電極へ印加する選択電 圧が、 フィールド f 1においては 1行目から 4行目に順番に VH、 VL、 VH、 V Hであるが、 フィールド f 2においては 1行目から 4行目に順番に VH、 VH、 V L、 VHという具合である。 各フィールドにおける選択電圧の組み合わせ方を Co mパターンと表す。 図 4 Aは、 VHを 1、 VLを— 1で表した行列式を示すもので 、 この C omパターンはある正規直交行列に従っている。
信号電圧は表示パターンと C omパターンとによって決まる。 オン画素を一 1、 オフ画素を 1として表示パターンを図 4 Bのように 4行 1列の行列式で表すと、 各 フィールド 1〜f 4のそれぞれにおいて、 n番目の信号電極 Xnの走査電極 Y 4 η+ι〜Υ4η + 4行目の画素に印加する信号電圧は、 図 4 Cに示すように C o mパ 夕ーン行列と表示パ夕一ン行列との積で表すことができる。 積の行列の各行が 4つ の行の画素の表示に合わせて信号電極に印加する信号電圧となる。 たとえば、 図 4 Cによれば、 信号電極 Xnにはフィ一ルド f 1では (d 1— d 2 + d 3 + d 4) の 演算結果に基づく信号電圧が印加され、 フィールド f 2では ( d 1 + d 2— d 3 + d 4) の演算結果に基づく信号電圧が印加され、 フィールド f 3, : f 4でも図 4 C に示す演算結果に基づき信号電圧が決まる。 なお、 演算結果において、 0は vc、 ±2は士 VI、 ±4は士 V 2を意味する。
具体的には、 たとえば全画面がオン表示 (011〜 4が全て_1) の場合には演 算結果は全ての行が一 2となるので信号電圧はどのフィールドも— V 1となり、 全 画面がオフ表示 ((11〜 14が全て1) の場合には演算結果は全ての行が 2となる ので信号電圧はどのフィールドも VIとなる。 走査電極 1本置きに横線表示 (d l = d3=— 1、 d2 = d4=l) の場合には演算結果はフィールド f 1と f 4が— 2となるので信号電圧は一 V 1となり、 フィールド: 2と f 3が 2となるので信号 電圧は V 1となる。 2 4 図 3において、 表示領域の走査電極に選択電圧が印加されている間は、 信号電極 X nへは前述したように表示パターンに応じて演算された結果として選択された駆 動電圧が印加される。 非表示行アクセス期間 4 0 Hの信号電圧を V Cに固定するこ とは好ましくない。 全画面表示状態と部分表示状態とを切り替えた時に表示されて いる領域 1行〜 4 0行のコントラストが変わらないように、 非表示行アクセス期間 4 0 Hの信号電圧は、 2つの状態で表示領域の液晶に加わる実効電圧が同じになる ことが必要であるからである。 そのため、 ここではその間の信号電圧を表示領域の 最後の 4行 (Y 3 7〜Y 4 0 ) の走査電極を選択している時の電圧— V 1をそのま ま継続させている。 非表示行アクセス期間 4 0 Ηの信号電圧はそれぞれ 1フィ一ル ド内では一定電圧に固定されているが、 各フィールド間では必ずしも同一電圧には なっていない。 信号電極 X nの駆動電圧は、 フィールド毎の非表示行アクセス期間 は一 V I, V I , V I, 一 V Iと変化する。 このように、 非表示行アクセス期間 4 0 Hの信号電圧は各フィールド間で同一電圧に固定する必要は無く、 また、 次に述 ベる液晶駆動電圧の極性反転に伴つても変化する。
Mは液晶交流駆動信号で、 図 3は液晶駆動電圧の極性を 1フレーム毎に反転する 場合を示している。 信液晶交流駆動信号 Mのレベルが反転すると前述した図 4 Aの C o mパターンの極性が反転 ( 1は— 1、 1は— 1に反転) し、 それに応じて走査 電極と信号電極に印加される選択電圧と信号電圧の V Cを基準とした極性も反転す る。 全画面表示状態においては、 液晶交流駆動信号 Mを 1 1 H毎に反転させ、 液晶 に印加する選択電圧の極性を 1 1 H毎に反転して、 表示クロストークの発生を低減 している。 一方、 部分表示状態では、 表示領域 Dについては全画面表示の場合と同 様に同じ期間 ( 1 1 H ) 毎に極性反転駆動するが、 非表示領域においては 1 1 Hよ り長い期間で、 液晶への印加電圧は極性反転させる。 部分表示領域が小さいと非表 示行アクセス期間が長くなつてしまい、 表示領域 Dが高デューティで駆動された後 の長い期間に信号電極及び走査電極の電位が固定し、 極性反転はフレーム毎になつ てしまうが、 実験の結果、 画質面では問題が無かった。 また非表示アクセス期間に は液晶駆動電圧が固定されることにより、 液晶層や、 Yドライバ 2及び Xドライノ' 3や、 コントローラ 5等において電圧変化に伴い発生する充放電電流や貫通電流に よる消費電力が大幅に少なくなるので、 低消費電力化の面でも好ましい。 消費電力 2 5 は、 非表示領域が大きくなるほど、 非表示アクセス期間が長くなつて走査電圧及び 信号電圧の固定期間が長くなることにより、 液晶や回路の充放電が抑えられより低 減することができる。
以上の方法により、 4 M L S駆動法の場合の部分表示機能が実現できる。 こうし た方法により部分表示状態での消費電力を表示行数にほぼ比例するところまで低減 することができる。
なお、 液晶表示パネル 1が全画面表示状態のときは、 制御信号 P Dは常時 "H" レベルで、 デ一夕ラッチ信号 L Pは連続供給されて走査電極 Y 1〜Y 2 0 0が 4行 毎に同時選択され 4行単位で順次選択される。 また、 全画面表示状態では液晶駆動 電圧の極性反転は、 所定期間毎に行うことが必要である。 たとえば 1 1 Η毎に選択 電圧及び信号電圧の極性を切り替えて、 極性反転を行う必要がある。 この他、 フレ —ム期間毎に液晶駆動電極の極性反転を行ったり、 これに加えて、 フレーム内で所 定期間毎に極性反転するようにしてもよい。
また、 全画面表示の場合と一部の行だけに部分表示する場合とで、 表示領域にあ る各走査電極に選択電圧を印加する時間と電圧は同じである。 従って、 部分表示機 能のために駆動電圧形成回路 4に追加が必要な要素は無い。
なお、 以上の実施形態では 4ライン同時選択の場合の M L S駆動法について述べ てきたが、 同時選択ライン数は 4に限定されるものではなく、 2や 7等々、 複数の ラインの同時選択であれば構わない。 同時選択ライン数が異なれば 1フィ一ルドの 期間も異なることになる。 また、 選択電圧の印加を 1フレーム内で均等分散させる 場合について述べてきたが、 均等分散させない場合 (たとえば、 Y 1〜Y 4の選択 を 4 Ηに連続して行い、 Υ 5〜Υ 8の選択を次の 4 Ηに連続して行うように、 選択 をフレーム内でまとめる方法など) にも適用可能である。 また、 実施形態では全画 面を 2 0 0行とし部分表示行数を 4 0行としたが、 これに限られるものではなく、 さらに部分表示の箇所もこれに限られるものではない。
さらに、 上記実施形態においては 1フィ一ルド毎のデータラツチ信号 L Ρのクロ ック数を (表示行数/同時選択ライン数) として説明したが、 ドライバの制約等を 考慮してクロック数を 1 0 Ηの前後に少し追加する場合も本発明の趣旨に含まれる ものである。 W
26
(第 2の実施形態)
次に図 5と図 6を用いて本実施形態を説明する。 図 5は図 1におけるコントロー ラ 5の中の一部分を示した回路図であり、 部分表示状態を制御する回路ブロックで ある。 また、 図 6は図 5の回路の動作を説明するタイミング図であり、 第 1の実施 形態の図 3のタイミング図の一部を拡大及び追加した図である。 本発明の液晶表示 装置の構成及び動作は、 第 1の実施形態での説明と同様である。 そのため、 第 1の 実施形態と同じ部分については説明を省略する。
まず、 図 5の回路の構成を説明する。 14は 8ビット程度のレジス夕であり、 部 分表示状態か否かの情報と部分表示する行数に対応した情報とが設定される。 行数 の設定を 7ビッ卜で行えば、 1行ずつの線順次駆動のパネルでは 27= 128行ま での部分表示が 1行単位で設定でき、 4行同時選択駆動 (4MLS駆動法) のパネ ルでは 27 X 4二 512行までの部分表示が 4行単位で設定できることになる。
15はカウン夕を主体とする回路ブロックで、 フィールド開始信号 CA、 デ一夕 ラッチ信号 LP Iといったタイミング信号とレジス夕 14の設定値とを基に、 部分 表示を制御するタイミング信号 PDと CNTを形成する。 LP Iは LPの基になる 信号であり、 図 6に示したように、 PDが " L" レベルの非表示行アクセス期間に おいても一定周期のクロックが存在する信号である。 16は ANDゲートである。 部分表示制御信号形成プロック 15は図 6に示すように、 フィ一ルド開始信号 C A、 データラッチ信号 LP I及びレジス夕設定値を基にして、 部分表示制御信号 P Dより 1H先行する信号 CNTをまず形成する。 回路ブロック 15では、 たとえば 、 LP Iを入力して行数を計数するカウン夕とレジス夕 14の設定値により得られ る行の値との一致検出により CNTのレベルを切り替えるなどにより、 CNTを形 成することができる。 CNTと LP Iとの AND出力が LPとなる。 PDは CNT を LP Iで 1 H遅延させて形成する。 全画面表示状態においては C NTは定常的に "H" レベルであって、 ANDゲート 16が開いたままとなり、 LPには LPIと 同じ信号がそのまま送り出される。 これにより、 200行の全走査電極は所定数の 行単位で選択がなされていく。
部分表示の場合は、 シフ トレジス夕 14の設定値に応じて、 1フィ一ルド期間中 での部分表示期間を示す PDを、 設定値により指定された期間に "H" レベルにす 27 る。 その PDが " H" レベル期間に対応した長さの "H" レベルを有する CNTで 、 LPの出力を制御することにより、 CNTが " H"の期間中にのみデータラッチ 信号 LPが出力されるようになる。
以上の方法により、 部分表示の行数に対応する値を制御回路のレジス夕 14に設 定し、 その設定値に従って部分表示の行数を PD (CNT) の調整により可変させ ることが可能となる。 部分表示機能を実現するにあたり、 LP周期の変更やバイァ ス比及び選択電圧の変更といったハード的に制約のある手段を設ける必要が無いた め、 使用者が好ましい部分表示行数をレジス夕のような設定手段にソフト的に設定 でき、 汎用性の高い部分表示機能を有した液晶表示装置となる。
なお、 以上の例ではパネルの先頭から一定の行数だけ部分表示させる場合につい て述べてきたが、 設定手段のレジス夕を 2系列用意して各レジス夕に部分表示領域 の開始行と終了行に対応する値を設定すれば、 行数に加えて部分表示領域の位置も 可変とすることができる。 この場合、 回路ブロック 15では、 上記したカウン夕の 計数値と第 1レジス夕に設定される開始行とを比較して一致により CNTを "H" にし、 カウン夕計数値と第 2レジス夕に設定される終了行とを比較して一致により CNTを "L"にするように制御する。
(第 3の実施形態)
本実施形態は、 非表示行アクセス期間における信号電極の電位が全画面オフ表示 の場合と同じレベルに固定されているという点だけが第 1の実施形態と異なる場合 の例である。 図 4 Aの Comパターンによる選択電圧均等分散型の 4MLS駆動法 とチャージ ·ポンプ回路を主体とする図 2のような駆動電圧形成回路 4を採用して いる点、 全画面で走査電極が 200行あり、 その内の 40行だけが表示状態となつ ている点、 表示状態の部分に走査電極 1本置きに横線を表示している場合の例であ る点、 1フレーム期間の長さが 200 Hである点、 非表示行アクセス期間の走査電 極への印加電圧を非選択電圧 VCに固定している点、 液晶駆動電圧の極性を 1フレ ーム毎に反転している点は第 1の実施形態と同じである。 そのため、 第 1の実施形 態と同じ部分については説明を省略する。
図 7は本実施形態におけるタイミング図を示したものであり、 第 1の実施形態で 説明した図 3とは信号電極 Xnに印加する電圧波形だけが異なっている。 走査電極 2 8
Y 1〜Y 2 0 0に印加する電圧波形は図 3と同一であるため、 図 7への記載は省略 してある。
本実施形態においては、 非表示行アクセス期間 (各フィールド ί "中の 4 0 Ηの期 間) に信号電極 Χ ηに印加する電位は、 全画面オフ表示の場合と同じレベル土 V 1 に固定している。 すなわち、 非表示行アクセス期間の信号電圧は、 液晶交流駆動信 号 Μが " L " の時は V 1に固定し、 Μが " Η" の時は— V 1に固定して、 1フレー ム毎に反転している。
こうした方法により表示領域の液晶に加わる実効電圧を、 全画面表示状態の場合 と部分表示状態の場合とで同じにすることができ、 全画面表示と部分表示の 2つの 状態を切り替えた時に表示領域のコントラストが変わらないようにすることができ る。 非表示行アクセス期間の信号電圧を全画面オフ表示の場合と同じ電圧に固定 することは、 Xドライバ 3にわずかな変更を追加するだけで可能である。 その方法 の 1例については第 6の実施形態のところで説明する。
非表示行アクセス期間の信号電圧を、 第 1の実施形態のように表示領域の最後の 4行の走査電極 (Υ 3 7〜Υ 4 0 ) を選択している時の電圧をそのまま継続させる という方法よりも、 この実施形態のように全画面オフ表示または全画面オン表示の 場合の信号電圧と同じレベルにするという方法の方がフリッカ一の発生を抑えるこ とができるという点で好ましい。
その理由を以下に述べる。 部分表示領域の最後の 4行の表示パターンが、 3行が オン表示で残りの 1行がオフ表示の場合、 あるいはそれとは逆に 3行がオフ表示で 残りの 1行がオン表示の場合は、 第 1の実施形態では、 信号電圧が 4フィールドの 内の 3フィールドは V Cとなり、 残りの 1フィールドは部分表示領域の最後の 4行 のオン行数に応じて一 V 2あるいは V 2となる。 従って、 非表示行アクセス期間の 信号電圧も 4フィ一ルドの内の 3フィールドは V Cとなり、 残りの 1フィ一ルドは 部分表示領域の最後の 4行のオン行数に応じて— V 2あるいは V 2となる。
一方、 本実施形態の場合には、 前述のように、 4フィールドとも液晶交流駆動信 号 Μに応じて、 —V I (全画素オン表示の信号電極電圧) あるいは V I (全画素ォ フ表示の信号電極電圧) となる。 第 1の実施形態の場合の士 V 2の電圧は士 V Iの 2倍と大きいため液晶が応答し易く、 フリッカーの要因となる。 従って、 非表示行 29 アクセス期間の信号電圧を、 全画面オフ表示または全画面オン表示の場合と同じ電 圧にする方が画質面で好ましい。
(第 4の実施形態)
ここでは S A (Smart-Addressing) 駆動方法を用いて部分表示を行った場合の例 について述べる。 液晶表示装置の構成は、 先に説明した図 1と同様である、 SA駆 動方法とは、 従来の駆動電圧波形を示した図 20において、 たとえば液晶交流駆動 信号 Mが "H"の期間の駆動電位を全体的に (V 1 -V4) だけ低くして非選択電 圧を 1レベルにした駆動方法であり、 走査電極は従来駆動と同様に順次 1行ずつ選 択される。 まず、 図 1のブロック 4に相当する S A駆動用の駆動電圧形成回路の例 をそのブロック図である図 8を用いて説明する。
S A駆動法でも M L S駆動法と同様に走査信号電圧として非選択電圧 V C、 正側 選択電圧 VH、 負側選択電圧 VLの 3つの電圧レベルが必要である。 ここに、 VH と V Lは V Cを中心として対称である。 S A駆動法の場合の V Hは M L S駆動法の 場合の VHよりもかなり高電圧となる。 信号電圧としては土 VXの 2つの電圧レべ ルが必要であり、 これらの電圧も VCを中心として対称である。 図 8の回路は (V c c-GND) を入力電源電圧とし、 デ一夕ラッチ信号 LPをチヤ一ジ ·ポンプ回 路のクロック源として以上の電圧を出力する。 以下、 特記しない限り、 GNDを基 準 (0V) とし、 Vc c = 3 Vとして説明する。
信号電圧の一 VXと VXには各々 GNDと Vc cをそのまま用いる。 ブロック 1 7は昇圧/降圧用クロック形成回路であり、 入力信号 LPからチャージ 'ポンプ回 路 18〜20を動作させるための狭い時間間隔を持つ 2相クロックを形成する。 ブ ロック 19は 1/2降圧回路であり、 入力電源電圧 Vc cを 1/2に降圧した電圧 である VC=1. 5 Vを形成する。 ブロック 18は負方向 8倍昇圧回路であり、 ( Vc c-GND) を入力電源電圧として Vc cを基準に負方向に入力電源電圧の 8 倍の電圧である VEE =— 2 IVを形成する。 ブロック 21は必要な負側選択電圧 VL (たとえば一 17 V) を VEEから取り出すためのコントラスト調整回路であ る。 ブロック 20は正側選択電圧 VHを形成する 2倍昇圧回路であり、 (VC— V L) を入力電圧として VLを基準に正方向に入力電圧の 2倍の電圧である VH (た とえば 20 V) を形成する。 30 以上で S A駆動に必要な電圧が形成できる。 ブロック 18〜20はいずれもチヤ ージ ·ポンプ方式の昇圧/降圧回路である。 チャージ ·ポンプ回路は前述のように 2相クロックを用いた複数のコンデンサの直並列スィツチングにより構成される。 こうしたチャージ ·ポンプ方式の昇圧/降圧回路による駆動電圧形成回路は電力供 給効率が高いため、 S A駆動法による液晶表示装置を低消費電力で駆動することが できる。
図 9は液晶駆動電圧波形を含んだタイミング図の例であり、 全画面で走査電極が 200行あり、 その内の 40行だけが表示状態となっており、 表示状態の部分に走 査電極 1本置きに横線を表示している場合の例である。
1フレーム期間の長さは 200 Hとする。 データラッチ信号 LPの周期は 1H であり、 LPの 1クロック毎に 1行の走査電極が順次選択される。 選択されている 行の走査電極には選択電圧 V Hあるいは V Lが印加され、 その他の行の走査電極に は非選択電圧 VCが印加される。 Y 1〜Y40, Υ41〜Υ200の波形は、 1〜 200行の走査電極に印加される走査電圧駆動波形を示す。 LPの 1クロック目で Y 1、 2クロック目で Y 2、 ···、 40クロック目で Y40の走査電極が順次選択さ れ、 40 Hの間に 40行の選択が一巡する。 この 40行が選択されている間は部分 表示制御信号 PDは "H" レベルを継続する。 40行の選択が終わると PDは "L " レベルとなり、 残りの期間 160Hは " L" レベルを継続する。 通常、 Yドライ バ 2は非同期で全出力を非選択電圧 V Cに固定する制御端子を有している。 P Dを Yドライバ 2のそうした制御端子に入力することにより、 PDが "L"の期間とな る非表示行アクセス期間 160Hは全走査電極が非選択レベルに固定された状態と なる。
なお、 Mは液晶交流駆動信号であり、 "H" レベルと "L" レベルとで画素の液 晶に印加する駆動電圧 (走査電圧と信号電圧の差) の極性を切り替えている。 また 、 X nは 1〜 40行だけが表示状態、 41〜 200行が非表示状態で、 表示状態の 部分に走査電極 1本置きに横線を表示している場合における、 n番目の信号電極に 印加する信号電極駆動波形を示している。
また、 図 9は液晶駆動電圧の極性反転が 1フレーム毎に反転する場合の例である 。 走査電極に印加される選択電圧は液晶交流駆動信号 Mが "L"の時は VH、 "H 3 1
" の時は V Lである。 信号電圧は が " L " の時はオン画素では一 V X、 オフ画素 では VXであり、 Mが " H" の時はオン画素では VX、 オフ画素では— VXである 。 先の実施形態にて述べたように、 部分表示する行数が少なくて非表示領域が大き い場合は、 表示領域が高デューティで駆動された後に比較的長い非表示行アクセス 期間に信号電極及び走査電極の電位が固定し、 極性反転はフレーム毎になってしま うが、 実験の結果、 画質面は問題が無かった。 また、 非表示アクセス期間には液晶 駆動電圧が固定されることにより、 液晶層や、 Yドライバ 2及び Xドライバ 3や、 コントローラ 5等において電圧変化に伴い発生する充放電電流や貫通電流による消 費電力が大幅に少なくなるので、 低消費電力化の面でも好ましい。 消費電力は、 非 表示領域が大きくなるほど、 非表示アクセス期間が長くなつて走査電圧及び信号電 圧の固定期間が長くなることにより、 液晶や回路の充放電が抑えられより低減する ことができる。
非表示行アクセス期間に信号電極 X nに印加する電圧は、 表示領域の最後の行 ( Y 4 0 ) の走査電極を選択している時の電圧 (図 9では VX ) をそのまま継続させ ている。 非表示行アクセス期間の信号電圧は 1フレーム内では一定電圧に固定され ているが、 1フレーム毎には VXと一 VXとに切り変わっている。 このように、 非 表示行アクセス期間の信号電圧は各フレーム間では同一電圧である必要は無い。 こ うした方法で、 全画面表示状態と部分表示状態とを切り替えた時に、 表示されてい る領域のコントラストが変わらないように、 非表示行アクセス期間の信号電圧を、 非選択電圧 V Cを基準に対称となる 2つの電位で交互に繰り返すことにより、 表示 領域の液晶に加わる実効電圧が同じになる電圧に固定することができる。 この実施 形態において V Xや— VXは表示の全面オフ表示や全面オン表示の場合の信号電極 電圧に相当しているので、 先に説明した実施形態と同様に、 非表示行アクセス期間 においては信号電極の電位が全面ォン表示または全面オフ表示の場合と同じレベル に固定される構成になっていることになる。
なお、 信号 P Dや L Pの形成には図 5と同様な回路を用いればよい。 この場合の タイミング図は図 6に次のような変更を加えればよい。 すなわち、 0八を 1^ に 、 f nの長さを 1フレーム期間 (2 0 0 H ) に、 1フレーム期間の L P Iのクロッ ク数を 2 0 0に、 C N Tが "H" の期間を L P I 2 0 0クロック目の立ち下がりか 3 2 ら 4 0クロック目の立ち下がりまでに、 L Pのクロックを L P I 1クロック目から 4 0クロック目までに、 P Dが "H" の期間を L P I 1クロック目の立ち下がりか ら 4 1クロック目の立ち下がりまでに変更すればよい。
以上の方法により、 S A駆動法の場合の部分表示機能が実現できる。 こうした方 法によっても部分表示状態での消費電力を表示行数にほぼ比例するところまで低減 することができる。
なお、 全画面表示状態では制御信号 P Dは常時 " H" で、 L Pは連続供給されて Y 1 〜Y 2 0 0が順次選択される。 また、 全画面表示状態では液晶駆動電圧の極性 反転は、 所定期間毎に行うことが必要である。 たとえば 1 3 Η毎に選択電圧及び信 号電圧の極性を切り替えて、 極性反転を行う必要がある。 この他、 フレーム期間毎 に液晶駆動電極の極性反転を行ったり、 これに加えて、 フレーム内で所定期間毎に 極 I1生反転するようにしてもよい。
なお、 全画面表示の場合と一部の行だけに部分表示する場合とで、 表示領域にあ る各走査電極に選択電圧を印加する時間と電圧は同じである。 従って、 部分表示機 能のために駆動電圧形成回路に追加が必要な要素は無く、 図 5のような回路を用い て部分表示する行数をソフト的に設定することが可能である。
(第 5の実施形態)
本実施形態は、 表示行に選択電圧が印加されている期間の液晶交流駆動信号 Μの タイミングが全画面表示の場合と一部の行だけに部分表示する場合とで同じである という点が第 4の実施形態と異なる場合の例である。 S A駆動法とチャージ ·ポン プ回路を主体とする図 8のような駆動電圧形成回路 4を採用している点、 全画面で 走査電極が 2 0 0行あり、 その内の 4 0行だけが表示状態となっており、 表示状態 の部分に走査電極 1本置きに横線を表示している場合の例である点、 1フレーム期 間の長さが 2 0 0 Ηである点、 非表示行アクセス期間の走査電極への印加電圧を非 選択電圧 V Cに固定するとともに、 信号電極への印加電圧を V Cに対して対称な V Xあるいは一 V Xに固定している点、 走査電極に印加される選択電圧が液晶交流駆 動信号 M = " L " の時は V H、 M = "H" の時は V Lであり、 信号電圧が M = " L " の時はオン画素では— VX、 オフ画素では VXであり、 M二 "H" の時はオン画 素では VX、 オフ画素では一 VXである点は第 4の実施形態と同じである。 そのた 3 3 め、 第 4の実施形態と同じ部分については説明を省略する。
図 1 0は本実施形態におけるタイミング図を示したものであり、 1 3 H ( 1 3行 の走査電極の選択期間) 毎に液晶駆動電圧の極性を切り替えている。 これにより液 晶交流駆動信号 Mの周期は 2 6 Hとなる。 2 0 0 Hが 2 6 Hで割り切れないため、 フレーム開始信号 F R Mに対して液晶交流駆動信号 Mのタイミングは 1フレームに つき 8 Hずつずれて行き、 1 3フレームで一巡して図 1 0の始めのタイミングに戻 る。
部分表示状態において一定周期の信号 Mを形成するには、 L Pの基になっている 図 5及び図 6に示す連続したクロック信号 L P Iをその半分の周期に分周した後に 、 さらに 1 / 2に分周すればよい。 全画面表示の場合は図示してないが、 同様に 1 3 H毎に液晶駆動電圧の極性を切り替えているものとする。 このようにして、 部分 表示状態において表示されている部分の液晶に加わる電圧の極性反転のタイミング を、 全画面表示状態の場合と同じにすることができる。
そうすることにより、 部分表示状態において表示されている部分の画質を全画面 表示状態の場合と同じにすることができる。 なお、 液晶交流駆動信号 Mの形成に、 連続したクロック信号 L P Iではなく L Pを用いる場合には、 駆動電圧の極性反転 周期と部分表示行数との関係で、 部分表示状態においてフリッカーが発生したり直 流電圧が印加して画質が悪化することがある。
(第 6の実施形態)
図 1 1は、 図 1における信号電極駆動回路 (Xドライバ 3 ) の部分的なブロック 図の例である。 4 M L S駆動法に対応しており、 液晶駆動用出力端子数を 1例とし て 1 6 0とした。 以下に図 1 1の構成と各ブロックの働きについて説明する。
ブロック 2 5は表示デ一夕を記憶する R AMであり、 2値表示 (階調表示が無い オン/オフだけの表示) で 2 4 0行までの液晶表示パネルに対応できるビット数 ( 1 6 0 x 2 4 0画素数分) で構成されている。 ブロック 2 2はデ一夕ラッチ信号 L Pに応じて R AM 2 5をプリチャージする信号を発生する回路である。 プロック 2 3はどの 4行の表示データを R AM 2 5から読み出すのか指定する行ァドレス発生 回路であり、 フレーム開始信号 F R Mとデータラッチ信号 L Pに応じて順次指定さ れるアドレスは同時選択される 4行の走査電極に対応し、 L Pに応じて 4行 X 1 6 34
0列分の画素の表示デ一夕を一括出力させるように、 4行分のァドレスを順次ィン クリメントする。
行ァドレス発生回路 23により指定された 4行の表示デ一夕が R AM 25から読 み出されて、 ANDゲートで構成されるブロック 26の読み出し表示デ一夕制御回 路に送られる。 部分表示制御信号 PDが " H" レベルの期間は表示データと同じ内 容がブロック 26を経由して次のブロック 27に送られるが、 卩0が "1 , レベル の期間は RAMからの表示デ一夕が無視されて全画素オフのデータ (0) がブロッ ク 27に送られる。 ここで、 PDが " L" レベルの期間は、 全画素がオン表示のデ 一夕 (1) をブロック 27に入力するように、 ブロック 26を変更しても構わない o
ブロック 24はフレームやフィールドや液晶駆動電圧の極性に応じて図 4Aのよ うな C omパターンを発生する回路であり、 ROM等に C omパターンが記憶され 、 それがフレーム開始信号 FRM、 フィールド開始信号 CA、 液晶交流駆動信号 M 等によりアドレスされて、 液晶駆動電圧の極性に応じた C omパターン (Mのレべ ルに応じてパターンが反転/非反転する) が選択出力される。 プロック 27は Co mパターンとブロック 26経由の 4行分の表示デ一夕とから駆動電圧選択信号を形 成する Xドライバ用の ML Sデコーダである。 ML Sデコーダ 27からは、 1画素 に対して 5本の 160画素分の駆動電圧選択信号が出力される。 駆動電圧選択信号 は VC、 土 VI、 士 V2の 5つの電圧からどの電圧を選択するかを指示する 5本で 1組の信号である。 D 0 nは全画面を非表示状態にするための表示制御信号であり 、 Donを "L" レベルにすると 5本の選択信号の内の VCの選択を指示する信号 だけがアクティブになる。 Donが " H" レベルになると、 列方向に 4行分の画素 に表示する表示データと C omパターンに基づき、 図 4 Cの行列式に応じて決まる 信号電圧が 5つの電圧の中から選択される。
ブロック 28は駆動電圧選択信号の電圧振幅をロジック電圧 (Vc c— GND) から液晶駆動電圧レベル (V2— 〔一 V2〕 ) に拡大するレベルシフ夕である。 プ ロック 29は VC、 土 VI、 士 V 2の 5つの電圧から実際に 1つの電圧を選択する 電圧セレクタであり、 電圧振幅レベルが増幅された駆動電圧選択信号により 5つの 電圧の供給線に接続されたスィツチの何れかを閉じ、 選択された電圧を各信号電極 3 5
X 1〜X 1 6 0に出力する。 以上が図 1 1のプロヅク図の構成と各プロックの働き である。
部分表示状態の非表示行ァドレス期間において、 図 3のように L P信号のクロッ クを停止して本実施形態の Xドライバ 3の L P端子に入力すれば、 その間はブロッ ク 2 2のプリチャージ信号発生回路やプロック 2 3の行ァドレス発生回路を停止、 すなわち、 R AM 2 5の読み出し動作を停止させることができる。 このとき、 行ァ ドレス発生回路 2 3は L Pが入力されずァドレスがィンクリメントされないため、 R AM 2 5は表示領域の最後の 4行の表示デ一夕を出力し続ける。
従って、 ブロック 2 6を除いた場合には、 第 1の実施形態のように、 非表示行ァ クセス期間の信号電圧は表示領域の最後の 4行の走査電極を選択している時の電圧 がそのまま継続することになる。 しかし、 図 1 1のように、 ブロック 2 6があるこ とにより、 Xドライバ 3の P D端子に図 3のような非表示行アクセス期間で " L " となる信号 P Dを入力すれば、 第 4の実施形態のように、 非表示行アクセス期間の 信号電圧は全画面オフ表示または全画面ォン表示の場合の信号電圧と同じ電圧 ( V 1又は一 V I ) を保つことになる。
全画面に表示するデータを記憶する R AM内蔵型のドライバは、 液晶表示装置の 低消費電力化に効果的であるため使用されている。 また、 第 1の実施形態にて説明 したような選択電圧均等分散型の M L S駆動法においては、 R AM内蔵型ドライバ にした方が液晶表示装置の構成が容易となる。 これらの理由から画質向上と低消費 電力化の両方を狙った液晶表示装置には、 M L S駆動法に対応した R AM内蔵型ド ライバが採用され始めている。 こうした液晶表示装置においては、 R AMから表示 データを読み出す時のプリチャージ (リフレッシュ) 動作に伴う電力消費が全消費 電力のかなりの部分を占めている。 従って、 部分表示機能により低消費電力化を追 求するには、 本実施形態のような Xドライバを用いて非表示行アクセス期間におけ る R AMの読み出し動作を停止することが必要である。
以上の実施形態では 4ライン同時選択の場合の M L S駆動法について述べてきた が、 同時選択ライン数は 4に限定されるものではなく、 2や 7等々でも構わない。 また、 選択電圧の印加を 1フレーム内で均等分散させる場合について述べてきたが 、 均等分散させない場合 ( 1本の走査電極に対するフレーム内選択期間を連続した 36 場合) にも適用可能である。 なお、 図 1 1では V 2端子と VC端子はロジック部電 源電圧端子の Vc cや GNDと独立させているが、 独立させなくても構わない。 ま た、 2値表示ではなく階調表示のできる液晶表示装置であって表示データ RAMが 階調ビット数に対応する記憶容量を持つ場合や、 複数画面分の表示データ RAMを 内蔵して画面の切り替え表示を行うことのできる液晶表示装置の場合にも本発明を 適用可能である。
(第 7の実施形態)
図 12は、 図 1における本発明の走査電極用駆動回路 (Yドライバ 2) のブロッ ク図の例であり、 第 6の実施形態と同様に 4 M L S駆動法に対応している。 液晶駆 動用出力端子数を 1例として 240とした。 以下に図 12の構成と各ブロックの働 きについて説明する。
プロック 32はデ一夕ラッチ信号 L Pをクロックとしてフィ一ルド開始信号 C A を順次 1ビットずつ転送するシフトレジス夕である。 60ビットから成り 240行 の内のどの 4行に選択電圧を印加するかを指定する。 ブロック 30は初期設定信号 発生回路で、 フレーム開始信号 FRMやフィールド開始信号 CAが " H" レベルの 時のデータラッチ信号 LPの立ち下がりのタイミングでシフトレジス夕 32の先頭 ビットを 1にセットし、 残りの 59ビットを 0にクリアするための信号を発生する 。 ブロック 31は図 1 1の Comパターン発生回路 24と同様に、 フィールドや液 晶駆動電圧極性に応じて C omパターンを発生する回路であり、 ROM等に C om パターンが記憶され、 それがフレーム開始信号 FRM、 フィールド開始信号 CA、 液晶交流駆動信号 M等によりアドレスされて、 液晶駆動電圧の極性に応じた Com パターンが選択出力される。 Xドライバ 3と Yドライバ 2の C omパ夕一ン発生回 路は兼用しても構わない。 プロヅク 33はシフトレジス夕 32で指定された 60ビ ットの選択行情報と C omパターンとから 3本の駆動電圧選択信号を形成する Yド ライバ用の ML Sデコーダである。 ML Sデコーダ 33からは、 1行に対して 3本 の 240行分の駆動電圧選択信号が出力される。 駆動電圧選択信号は VH、 VC、 VLの 3つの電圧からどの電圧を選択するかを指示する 3本で 1組の信号である。
Donは全画面を非表示状態にするための表示制御信号であり、 D onを "L" レベルにすると 3本の選択信号の内の V Cの選択を指示する信号だけがァクティブ 3 7 になる。 0 0 11が "11" レベルになると、 選択行と C o mパターンに基づき図 4 A の行列に応じて決まる走査信号電圧が 3つの電圧の中から選択される。
ブロック 3 4は駆動電圧選択信号の電圧振幅をロジック電圧 (V c c— G N D ) から (V H— V L ) に拡大するレベルシフ夕である。 ブロック 3 5は V H、 V C、 V Lの 3つの電圧から実際に 1つの電圧を選択する電圧セレクタである。 電圧振幅 レベルが増幅された駆動電圧選択信号により 3つの電圧の供給線に接続されたスィ ツチの何れかを閉じ、 選択された電圧を各走査電極 Y 1〜Y 2 4 0に出力する。 以 上が図 1 2のプロック図の構成と各プロックの働きである。
部分表示状態の非表示行ァドレス期間において、 図 3のようにクロックが停止さ れたデ一夕ラヅチ信号 L Ρを本実施形態の Υドライノ 2の L Ρ端子に入力すれば、 その間のシフトレジス夕 3 2の動作を停止させることができる。 Υドライバ 2の消 費電力は比較的小さいが、 低消費電力化を追求する部分表示状態ではこのように非 表示行アドレス期間にシフトレジス夕 3 2の動作を停止させることが好ましい。 ブロック 3 0の初期設定信号発生回路を設けたのは、 部分表示状態から全画面表 示状態に移行するタイミングでの異常表示を防止するためである。 このブロック 3 0が無い場合には部分表示状態において、 たとえば図 3または図 7のタイミングで 動作させた時にシフトレジス夕 3 2に 1 0ビット置きに "Η" レベルが書き込まれ る。 そうなつても部分表示状態においては信号 P Dにより 1 0ビットより後のビッ トが無視されるので問題無いが、 この状態から全画面表示状態に移行した時に 4 0 行毎に 4行、 全画面では 2 0 0行の内の 2 0行に選択電圧が同時に印加されてしま い、 瞬間的に異常表示が発生することになる。 なお、 ブロック 3 0を設ける代わり に P Dが " L" の時にシフトレジス夕 3 2をクリアする初期設定回路を付加して、 部分表示状態から全画面表示状態への移行した時にシフトレジス夕 3 2内のビット が初期状態になるようにしてもよい。 このように、 シフトレジス夕 3 2には、 部分 表示状態から全画面表示状態への移行の際にシフトレジス夕を初期設定する手段が 必要である。
(第 8の実施形態)
図 1 3は、 図 2や図 8における本発明のコントラスト調整回路 1 3の回路図の例 である。 ここに、 R Vは可変抵抗、 Q bはバイポーラ ' トランジスタ、 Q nは nチ 38 ャネル M〇Sトランジスタである。 Qnのゲートに入力してある信号 PDHは信号 PDの電圧振幅をレベルシフ夕によってロジック電圧 (Vcc— GND) から (V cc—VEE) に拡大した信号である。 トランジスタ Qnのオン状態での抵抗値は RVの抵抗値に比較して無視できるほどに小さいものとする。 図において、 たとえ ば— V2は一 3V、 £は_ 15¥、 ¥ は—10¥でぁる。
トランジスタ Qnが無ければ従来例である図 16のコントラスト調整回路部と基 本的に同じである。 全画面表示状態では PDHが常時 "H" レベル、 すなわち、 Q nが常時オンであり、 Qnの存在は抵抗値的には無視できて従来例のコントラスト 調整回路と同様に機能する。 可変抵抗により— V2と VE Eの間を分圧した電圧が 取り出されて Qbのベースに供給され、 Qbはべ一スに供給された電圧よりも 0. 5 V前後高い電圧をェミツ夕一から VLとして供給する。 可変抵抗 RVを調整する ことにより最適なコントラストになる選択電圧 VLが得られる。 部分表示状態にお いても PDHが " H" レベルの期間、 すなわち、 表示行に選択電圧が印加されてい る期間は同様である。
部分表示状態において PDHが " L" レベルの期間、 すなわち、 非表示行ァクセ ス期間は Qnがオフしてコントラスト調整回路 13の機能が停止する。 この期間は Qbのベースとコレクタは一 V2と同電位となり、 Qbも完全にオフする。 この期 間は駆動電圧形成回路 4のチャージ ·ポンプ回路は動作停止状態であり、 選択電圧 の印加も停止しているため、 VL系の消費電流は 0であり、 Qbがオフしても VL の電圧は保持されるので問題無い。 このように非表示行アクセス期間にコントラス ト調整回路 4を停止することにより、 コントラスト調整回路によるこの間の消費電 力を 0にすることができ、 液晶表示装置の消費電力を低減することができる。 上記実施形態では P Dをレベルシフトした信号 P D Hを必要とする例について説 明したが、 駆動電圧形成回路の構成を工夫すれば、 レベルシフトした信号 PDHで はなく、 直接に部分表示制御信号 PDを用いてコントラスト調整回路を停止するこ とも可能である。 このように第 1〜第 8の実施形態によれば、 駆動電圧形成回路を複雑化させるこ と無く、 かつ、 部分表示の行数や位置がソフト的に設定できる汎用性の高い電気光 3 9 学装置を提供することが可能となる。 また、 部分表示時の消費電力を大幅に低減し た電気光学装置を提供することが可能となる。
なお、 以上の各実施形態においては、 非表示行アクセス期間中の信号電圧を 1フ ィ一ルド内で固定したり、 1フレームより短い所定期間に固定したりしているが、 全画面表示状態の時の液晶駆動の極性反転駆動周期における同一極性の駆動期間 ( 極性反転駆動周期の半周期) よりも少なくとも長い期間に電圧固定されていれば低 消費電力化でき、 この場合、 非表示行アクセス期間中にこの所定周期に応じて全画 面オン表示とオフ表示の時の信号電圧で反転させるようにしてよい。 例えば、 全画 面表示状態での液晶駆動の極性反転は、 上記実施形態に示した単純マトリクス型液 晶表示装置においては 1 1 H又は 1 3 H毎に行われるから極性反転駆動周期は 2 2 H又は 2 6 Hであり、 後述するようなァクティブマトリクス型液晶表示装置におい ては 1 H又はドット期間 (二 1 H/水平画素数) 毎に極性反転するから極性反転駆 動周期は 2 H又は 2 ドット期間となる。 部分表示状態での非表示領域の液晶駆動の 極性反転駆動周期はこれらの全画面表示状態での周期より長くして、 単純マトリク ス型液晶表示装置では少なくとも 1 1 H又は 1 3 Hより長い期間に印加電圧固定し 、 ァクティブマトリクス型液晶表示装置では少なくとも 1 H又はドット期間より長 い期間に印加電圧固定すれば、 駆動周波数が低くなつて低消費電力となる。
なお、 以上の説明に係わる第 1〜第 8の実施形態は、 単純マトリクス型液晶表示 装置を前提として説明したが、 二端子型非線形素子を画素に有するァクティブ型液 晶表示装置のような電気光学装置に本発明を適用することもできる。 図 2 2は、 こ のようなァクティプマトリクス型液晶表示装置 1の等価回路図を示す図であり、 1 1 2は走査電極、 1 1 3は信号電極、 1 1 6は画素、 3は Xドライノ^ 2は Yドラ ィバを各々示す。 各画素 1 1 6は、 走査電極 1 1 2と信号電極 1 1 3の間に電気的 に直列接続される二端子型非線形素子 1 1 5と液晶層 1 1 4からなる。 二端子型非 線形素子 1 1 5は、 液晶層 1 1 4との接続の順序は図と反対でも構わないが、 いず れにしても薄膜ダイォードのように二端子間の印加電圧に応じて電流特性が非線形 性を有することを利用したスィツチング素子として用いられる。 液晶表示パネルの 構成としては、 一方の基板上に二端子型非線形素子及び画素電極と、 走査又は信号 電極の一方とを形成し、 他方の基板上に画素電極と重なるように幅広の、 走査又は 4 0 信号電極の他方を形成して、 一対の基板間に液晶層を挟持してなる。 このようなァ クティブマトリクス型液晶表示パネルにおいても、 上記各実施形態と同様な駆動方 法によって、 部分表示を行うことができる。 なお、 アクティブマトリクス型液晶表 示パネルの場合は、 各画素にスィツチング素子を配置して電圧を保持した駆動方法 となるため、 全画面表示状態から部分表示状態に移行する際には、 後述するように 、 移行時に非表示領域の画素にオフ表示の電圧を書き込んでから部分表示状態に移 行することが好ましい。
(第 9の実施形態)
本実施形態は、 部分表示状態において違和感の無い表示を実現するものである。 図 1 4は本発明の液晶表示装置における部分表示状態を説明するための図である。 1はノ一マリ一ホワイ ト型の液晶表示パネルであり、 たとえば 2 4 0行 X 3 2 0列 の画素 (ドット) を表示できるものとする。 必要な場合には全画面を表示状態にす ることができるが、 待機時には全画面中の一部分 (たとえば図 1 4のように上 4 0 行だけ) を表示状態 (表示領域 D ) とし、 残りの領域を非表示状態 (非表示領域) にすることができる。 ノ一マリーホワイ ト型であるため、 非表示領域は白表示とな る。
液晶表示パネルの構成は、 第 1〜第 8の実施形態と同様であって、 一対の基板間 に液晶を挟持し、 基板内面に液晶層に電圧印加する電極を有しており、 基板の外面 側に必要に応じて偏光素子を配置してなる。 偏光素子の透過軸の設定は、 液晶の種 類によって異なるが、 周知のように液晶へ印加する実効電圧が液晶の閾値電圧より 低い場合に白表示となるように行われる。 なお、 偏光素子としては、 偏光板に限ら ず例えばビームスプリッ夕のように特定の偏光軸の光を透過する偏光素子であれば 構わない。 液晶は、 液晶分子がねじれ配向したタイプ (T N型、 S T N型など) 、 ホメオト口ピック配向したタイプ、 垂直配向したタイプや、 強誘電などのメモリ一 型など、 種々用いることができる。 また、 高分子分散型液晶のように光散乱型の液 晶でもよく、 その場合には、 偏光素子を無くし液晶分子の配向がノーマリ一ホワイ ト型となるように設定される。 さらに、 ノーマリ一ブラック型の液晶表示パネルの 場合と同等以上のコントラストが必要な場合には、 一対の基板の一方の内面上のド 4 1 ット間に遮光層 (隣接する画素の開口部の間の遮光枠) を設ければよい。
また、 液晶表示パネル 1を反射型にする場合には、 一方の基板の外側に反射板を 配置する、 あるいは一方の基板内面に反射電極や反射層を形成する、 などの反射部 材を配置する構成にし、 液晶へ印加する実効電圧を閾値電圧より低いオフ電圧以下 にした場合に上記の反射部材で入射光を反射するように液晶分子の配向軸と偏光素 子の透過軸とを設定すればよい。 なお、 S T N液晶を用いた液晶表示パネルの場合、 偏光素子との間に位相差板を配置することが多いので、 その場合は位相差板を考慮 して上記透過軸は設定される。 半透過型にする場合には、 液晶表示パネルを照明す る照明装置を有し、 照明装置の点灯時には液晶表示パネル 1を透過型として用い、 照明装置の非点灯時には反射型として用いる。 半透過型にするための構成は、 種々 考えられるが、 一方の基板の外側に、 半透過板を配置したり、 所定の偏光軸成分の 光を透過しそれとほぼ直交する偏光軸成分の光を反射する反射偏光板を配置したり する方法や、 一方の基板内面に形成する電極を光を半透過する構造 (たとえば穴を 開けるなど) とする方法などが考えられる。
また、 液晶表示パネル 1をカラー化する場合には、 反射型や半透過型の場合、 基 板内面にカラーフィル夕を形成する、 あるいは半透過型の場合、 照明装置の発光す る 3色を時系列で切り替える、 などの方法が考えられる。
液晶表示パネル 1が部分表示状態において、 非表示領域の液晶には閾値電圧より 低く設定されたオフ電圧以下の実効電圧を印加する。 先に述べたように液晶表示パ ネル 1はノーマリーホワイト型であるので、 それにより、 非表示領域は図示したよ うに白表示となり、 表示領域 Dでは白表示の背景上に表示内容に応じた中間階調表 示や黒表示の画像が表示されるので、 違和感の無い部分表示画面となる。
なお、 液晶表示パネル 1の構造としては上記構造の他に、 図 2 2に説明したよう な二端子型非線形素子を画素に配置したアクティブマトリクス型液晶表示パネルや、 図 2 3に示すような、 一方の基板に走査電極と信号電極の両方がマトリクス状に形 成され、 各画素毎にトランジスタが形成されたアクティブマトリクス型液晶表示パ ネルでも構わない。
非表示領域の液晶にオフ電圧以下の実効電圧を印加する方法を、 以下に説明する。 図 1 5に本発明による液晶表示装置の構成例を示す。 1はノ一マリーホワイ ト型 の液晶表示パネルであり、 複数の走査電極を形成した基板と複数の信号電極を形成 4 2 した基板とが数〃 mの間隔で対向して配置され、 その間隙には先に例示したような 液晶が封入され、 走査電極と信号電極の交差に応じてマトリクス状に配置される画 素 (ドット) の液晶に、 表示デ一夕に応じた電界を印加して表示画面を形成してい る。 例として全画面で 2 4 0行 X 3 2 0列のドットが表示でき、 たとえば左上にあ る斜線部 Dの 4 0行 X 1 6 0列が部分表示している領域とし、 それ以外の領域は非 表示状態になっているものとする。 選択期間中の走査電極には選択電圧が印加され、 その走査電極と交差する信号電極に印加されたオン電圧又はオフ電圧 (さらに必要 に応じてその中間電圧) が上記交差部の液晶に印加され、 その部分の液晶分子の配 向状態が印加するオン電圧とオフ電圧で変化し、 これにより表示がなされる。 なお、 非選択期間中の走査電極には非選択電圧が印加される。
次に、 プロック 2は複数の走査電極に選択的に選択電圧や非選択電圧を印加する Yドライバであり、 ブロック 3は表示データ D nに応じた信号電圧 (オン電圧ゃォ フ電圧、 さらにはその中間電圧) を信号電極に印加する Xドライバである。 ブロッ ク 4の駆動電圧形成回路は液晶の駆動に必要な複数の電圧レベルを形成し、 Xド ライバ 3や Yドライバ 2にそれら複数の電圧レベルを供給する。 各ドライバは供給 された電圧レベルの中から夕ィミング信号や表示デ一夕に応じて所定の電圧レベル を選択し、 液晶表示パネル 1の信号電極や走査電極に印加する。 プロック 5はそれ らの回路に必要なタイミング信号 C L Y , F RM, C L X , L Pや表示データ D n 及び制御信号 P Dを形成する L C Dコントローラであり、 本液晶表示装置を含んで いる電子機器のシステムバスに接続されている。 ブロック 6は液晶表示装置の外部 にあって、 本液晶表示装置に電力供給している電源である。
このような本実施形態における液晶表示パネルの回路プロックは、 概ね第 1〜第 8の実施形態と同一であり、 特に単純マトリクス型液晶表示パネルを用いた場合に は、 第 1〜第 8の実施形態と同一の駆動方法により、 部分表示を行うことができる。 なお、 以下の駆動方法の説明では、 図 9や図 1 0にて説明したような 1行毎に走 査電極を選択する駆動方法を一例として用いることとするが、 先の実施形態で説明 したような M L S駆動法により複数ラインの同時選択でもよい。
図 1 6は図 1 5の液晶表示装置の部分表示状態におけるタイミング図の例であり、 単純マトリクス方式の液晶表示パネルを対象としている。 D nはコントロ一ラ 5 から Xドライバ 3に転送される表示データであって、 表示デ一夕が転送される期間 43 を斜線ブロックで示してある。 この斜線ブロックの部分で 1表示行 (走査電極) 分 の表示デ一夕 Dnを、 コントローラ 5から Xドライバ 3に高速転送する。 CLXは 表示デ一夕 Dnをコントローラ 5から Xドライバ 3に転送制御する転送用のクロヅ クである。 Xドライバ 3はシフトレジス夕を内蔵し、 クロック CLXに同期してシ フトレジス夕を動作させて、 1表示行分の表示データ Dnをこのシフトレジス夕や ラッチ回路に順次一時的に取り込む。 Xドライバ 3が図 11に示すような RAM内 蔵のドライバであれば、 表示デ一夕 Dnはこの RAM 25に記憶される。
次に、 L Pはシフトレジス夕やラッチ回路から表示デ一夕 D nの 1行分を一括し て Xドライバ 3の次段のラツチ回路にラツチするためのデータラッチ信号である。 L Pに付いている数字は Xドライバ 3のラッチ回路に取り込んだ表示データ D nの 行 (走査線) 番号である。 つまり、 Xドライノ 3には、 表示デ一夕 Dnに応じた信 号電圧を出力するよりも前の選択期間において、 コントローラ 5から前もって表示 データ Dnが転送されてくる。 例えば、 40行目の表示デ一夕は、 LPの 40番目 でラッチされるので、 その前にクロック CLXに応じて転送される。 Xドライバ 3 はラッチ回路にラッチされた表示データ Dnに基づき、 駆動電圧形成回路 4から供 給された複数の電圧レベル (オン電圧及びオフ電圧、 必要に応じてその中間電圧) の中から選択した電圧レベルを信号電極に出力する。
次に、 CLYは 1走査線選択期間毎の走査信号転送用クロック、 FRMは 1フレ —ム期間毎の画面走査開始信号である。 Yドライバ 2は、 シフ トレジスタを内蔵し ており、 シフ トレジス夕は画面走査開始信号 FRMを入力して、 クロック CLYに 応じて FRMを順次転送する。 Yドライバ 2はこの転送に応じて走査電極に選択電 圧 (VS又は MVS) を順次出力する。 CLYに付与された数字は、 選択電圧が印 加される走査電極の番号を示す。 例えば、 CL Yの 40番目が入力されると、 Yド ライバ 2からは 40行目の走査電極に対して C L Yの一周期の期間に選択電圧を印 加する。 なお、 PDは Yドライバ 2を制御する部分表示制御信号である。 制御信号 PDが " H" レベルの期間には Yドライバ 2から選択電圧 (VS又は MVS) が順 次走査電極に出力されるが、 "L" レベルの期間になると全ての走査電極に非選択 電圧 (VC) が出力される。 このような制御は、 PDに応じて Yドライバ 2からの 選択電圧の出力を禁止し、 全出力を非選択電圧にするゲートを Yドライバ 2に設け ることで容易に構成できる。 44 例として 3行目の走査電極を Y3、 43行目の走査電極を Υ43、 80列目の信 号電極を X 80、 240列目の信号電極を Χ240として、 そこに印加される電圧 を図に示した。 Υ43と Χ240は各々非表示領域内の走査電極と信号電極である。 なお、 表示領域の 80列目の画素は 40行分すベてオン表示としてある。 ここに、 V Sと MV Sは各々正側と負側の選択電圧であり、 VXと MVXは各々正側と負側 の信号電圧である。 VSと MVSは VCを中央電位として互いに対称であり、 VX と MVXも同様である。 選択電圧 V Sが印加されている行のオン画素の信号電極に は MVXが印加され、 オフ画素の信号電極には VXが印加される。 また、 選択電圧 MVSが印加されている行のオン画素の信号電極には V Xが印加され、 オフ画素の 信号電極には MVXが印加される。
PDは表示領域 Dの 40行が選択されている期間は "H" レベルであり、 それ以 外の期間は " L" レベルとなる。 ?0が "11" レベルの期間は Yドライバ 2は 1行 目から 40行目までを順次 1行ずつ選択する電圧 VS (MVS) を発生して走査電 極を駆動する。 走査電極には複数走査電極単位毎に VSと MVSの出力は切り替え られて、 ライン反転駆動されている。 選択されている 1行以外の走査電極には非選 択電圧 VCが印加される。 卩0が "1 ' レベルの期間は Yドライバ 2の全出力は非 選択電圧レベルとなる。 選択電圧が印加されない 41行目〜 240行目の液晶に加 わる実効電圧は表示領域にあるオフ画素の液晶に加わる実効電圧よりもかなり小さ いので、 41行目〜 240行目は完全に非表示状態となる。 非表示領域の選択期間 中は走査電極には非選択電圧レベルが印加されるが、 信号電極には Xドライバ 3か ら PDに応じて所定の電圧レベル、 あるいは Xドライバ 3に記憶した表示データに 基づいた電圧レベルを印加し続ける。 ただし、 非表示領域の非表示行アクセス期間 の信号電圧は、 V Cを基準として周期的に反転しながら印加されることが好ましい。 例えば、 1フレーム期間毎に信号電圧の極性を反転させたり、 或いはそれよりも短 い期間であって選択期間よりも長い期間を単位として周期的に反転させたりするこ とが好ましい。
なお、 本実施形態においては、 図の Dn, CLX, LPに示したように、 非表示 行アクセス期間に対応するデ一夕転送は、 Xドライバ 3への表示デ一夕転送は 1行 目〜 40行目に表示する分だけ行い、 41行目〜 240行目に表示する分のデータ 転送は不要であるため停止している。 ここに、 マトリクス型液晶表示パネルの場合、 4 5 選択されているある行の表示に対応する信号電圧を Xドライバ 3が出力している間 に次に選択される行の表示デー夕の転送を行う必要があるので、 データを転送する 期間が P Dよりも 1走査線の選択期間だけ先行するようになっている。
1行目の 3 2 0ドット分のデータ転送は前半 1 6 0 ドット分の表示データ転送と 後半 1 6 0ドット分のオフ表示デ一夕の転送とから成る。 2行目〜 4 0行目のデ一 夕転送は前半 1 6 0 ドット分の表示データだけの転送で、 後半 1 6 0 ドット分のォ フ表示データの転送は不要であるため停止している。 Xドライバ 3には 1行分の表 示データを記憶するラッチ回路 (記憶回路) が内蔵されているため、 後半 1 6 0 ド ット分のデータ転送が無くても Xドライバ 3の右半分は先に転送されていたオフ表 示のデータを記憶し続け、 Xドライバ 3の右半分は表示をオフする信号電圧を出力 し続ける。 こうして上 4 0行の内の右半画面の液晶には表示がオフとなる実効電圧 が印加される。
なお、 以上の本実施形態では、 説明を簡略化するために、 走査電極が 1行ずつ順 次選択される線順次駆動を採用し、 中央電位 V Cを非選択電圧として液晶駆動電圧 の極性反転周期を 1フレーム期間とする駆動方法にて説明した。 しかし、 先の各実 施形態にて説明したように、 2本や 4本等の複数の走査電極を単位として同時選択 して単位毎に順次選択し、 1フレーム期間中に同じ走査電極を複数回選択するよう な、 いわゆる M L S駆動法を用いても構わない。
以上述べたように、 単純マトリクス方式の液晶表示装置において非表示領域の液 晶にオフ電圧以下の実効電圧を印加するには、 非表示領域が一部の走査電極に対応 する場合には非表示状態とすべき領域の走査電極に非選択電圧を常時印加すればよ く、 また、 非表示領域が一部の信号電極に対応する場合には非表示状態とすべき領 域の信号電極にオフ表示となる電圧を常時印加すればよい。
(第 1 0の実施形態)
先に述べたように第 9の実施形態においては、 液晶表示パネル 1の構造としては 上記のような単純マトリクス構造の他に、 アクティブマトリクス型液晶表示装置を 用いることができる。 本実施形態は、 液晶表示パネル 1にアクティブマトリクス型 液晶パネルとして、 第 9の実施形態と同様な駆動を行うものである。
アクティブマトリクス型液晶表示パネルとしては、 図 2 2にて説明したような、 M I Mと呼ばれる簿膜ダイォード等の二端子型非線形素子からなるスィッチング素 4 6 子を各画素に配置するアクティブマトリクス型液晶表示パネルを用いることができ る。 この場合、 素子基板には走査電極 1 1 2又は信号電極 1 1 3の一方と、 それに 接続された素子 1 1 5と、 素子 1 1 5に接続された画素電極が形成され、 対向する 他方の基板には他方の電極が形成されることによって、 走査電極 1 1 2と信号電極 1 1 3の間に二端子型非線形素子 1 1 5と液晶層 1 1 4が電気的に直列接続される ように構成されてなる。 駆動方法としては、 走査電極 1 1 2に図 1 6の Y 3に示し たような選択電圧を印加して素子 1 1 5を導通状態とし、 信号電極 1 1 3に出力さ れる信号電圧を液晶層 1 1 4に書き込む。 走査電極 1 1 2に非選択電圧が印加され ると素子 1 1 5の抵抗値が上がって非導通状態となり、 液晶層 1 1 4に印加した電 圧が保持される。
また、 図 2 3に示す等価回路図のような、 トランジスタを画素に有するァクティ ブマトリクス型液晶表示パネルを液晶表示パネル 1として用いてもよい。 このパネ ルは、 パネルを構成する一対の基板の一方の基板 (素子基板) に、 複数の走査電極 1 1 2と複数の信号電極 1 1 3の両方がマトリクス状に形成され、 さらに、 走査電 極 1 1 2と信号電極 1 1 3との交点近傍に各画素毎にトランジスタ 1 1 7からなる スィツチング素子が形成され、 さらに画素毎にスィツチング素子に接続された画素 電極が形成される。 この基板と所定の間隔で対向して配置される他方の基板に、 共 通電位 1 1 8に接続された共通電極を必要に応じて (共通電極は素子基板に形成す る場合もある) 配置して構成される。 一対の基板間に挟持される液晶層は、 画素電 極と共通電極に挟まれた部分が各画素の液晶層 1 1 4として画素毎に駆動される。 周知のように、 各画素毎に配置されるトランジスタ 1 1 7のゲートは走査電極 1 1 2に、 ソースは信号電極 1 1 3に、 ドレインは画素電極に接続される。 選択期間に 印加される選択電圧に応じて導通し、 導通したトランジスタ 1 1 7を介して画素電 極にデ一夕信号を供給する。 走査電極 1 1 2に非選択電圧が印加されるとトランジ ス夕 1 1 7は非導通となる。 素子基板には画素電極に接続された蓄積容量が必要に 応じて接続されて、 印加された電圧を蓄積保持する。 なお、 トランジスタ 1 1 7は 素子基板をガラス基板等の絶縁基板とした場合は薄膜トランジス夕、 半導体基板と した場合は M O S型トランジスタとなる。
このようなアクティブマトリクス型液晶表示装置において、 表示画面内に定義す る非表示領域に位置する画素の液晶にオフ電圧以下の実効電圧を印加する方法は次 4 7 の通りである。
図 1 7に示すように、 全画面表示状態から部分表示状態へ切り換わる遷移期間に おいて、 少なくとも 1フレーム期間 ( 1 F ) には、 少なくとも非表示領域の画素の 液晶にはオフ電圧以下の電圧を書き込むようにする。 すなわち、 部分表示状態に移 行した 1フレーム目 (図中の期間 T ) で非表示状態とすべき画素 1 1 6にオフ電圧 以下の電圧を書き込む。 この場合、 図に示すように部分制御信号 P Dを 1フレーム 目における非表示領域の非表示行アクセス期間中にも "H" レベルとして、 非表示 領域の走査電極 1 1 2に選択電圧を印加して各画素のスィツチング素子 1 1 5 , 1 1 7を導通し、 Xドライバ 3から全信号電極 1 1 3に液晶のオフ電圧以下の電圧を 印加すれば、 非表示領域の画素の液晶層 1 1 4にオフ電圧以下の電圧を書き込むこ とができる。
また、 液晶がメモリー液晶の場合には、 期間 Tにおいては、 全走査電極を走査す るのではなく、 非表示行アクセス期間にのみ制御信号 P Dを "H" レベルに切り替 え、 非表示領域の走査電極のみに対して選択電圧を与え、 非表示領域に対応する走 査電極 1 1 2のみを順次選択して画素のスィツチング素子を導通し、 非表示領域の 画素の液晶層 1 1 4のみにオフ電圧以下の電圧を書き込むようにしてもよい。 この 場合、 期間 T中は、 表示領域 Dに対応する走査電極 1 1 2には非選択電圧が印加さ れ、 その画素の液晶層の電圧は書き換えないことになる。
次の 2フレーム目以降では、 非表示領域の走査電極 1 1 2に非選択電圧を常時印 加して、 非表示領域の画素のスイッチング素子 1 1 5 , 1 1 7を常時非導通状態と して、 画素電極に印加された電圧を部分表示状態に移行する遷移期間である 1フレ ーム目 (期間 T ) に画素 1 1 6に書き込んだオフ電圧以下の電圧のままとすればよ い。 アクティブマトリクス方式の表示パネルでは各画素 1 1 6は選択期間に印加さ れた電圧を蓄積容量により保持し続けるため、 こうした手順が必要である。
また、 図 1 5に示すように、 部分表示状態において、 表示領域 Dと同じ行に非表 示領域 (図 1 5の表示領域 Dの右側の非表示領域) を設ける場合や、 画面の垂直方 向 (縦方向) のみに非表示領域を設ける場合には、 走査電極に選択電圧が印加され るとしても、 非表示状態とすべき領域の信号電極 1 1 3にオフ表示となるオフ電圧 以下の電圧を常時印加すればよい。 そうすれば、 走査電極 1 1 2に印加された選択 電圧によりスイッチング素子 1 1 5 , 1 1 7が導通しても、 その画素電極にはオフ 4 8 電圧以下の電圧が印加され続け、 非表示領域となる。
非表示領域に位置する画素の液晶にオフ電圧以下の実効電圧を印加する上述 の方法は容易な回路手段で実現することができる。 また、 部分表示領域 Dが、 画面の垂直方向 (縦方向) に形成される場合は、 部分表示状態においてコント ローラ 5, 駆動電圧形成回路 4や Xドライバ 3及び Yドライバ 2の多くの部分 を非表示行アクセス期間中に停止させることができ、 かつノーマリ一ホワイ ト 型であるとオフ表示の場合は非表示領域の画素に対しては低電圧印加となるの で、 駆動回路の消費電力を著しく低減することができる。
また、 ノーマリ一ホワイ ト型であると、 水平配向タイプの液晶などでは、 非 表示領域では液晶分子は水平配向する。 液晶分子は水平配向状態では液晶の誘 電率が小さいので、 非表示領域における液晶による充放電電流も小さくなり、 全画面表示状態の時と比べて、 表示装置全体の消費電力を著しく低減すること ができる。 以上説明したように第 9及び第 1 0の実施形態によれば、 全画面の内の一部の領 域だけを表示状態とし、 他の領域を非表示状態とする部分表示状態が可能な反射型 あるいは半透過型の液晶表示装置において、 部分表示状態の場合に違和感の無い表 示を実現するとともに、 消費電力を著しく低減することが可能となる。
なお、 上記第 1〜第 1 0の実施形態は、 液晶表示装置だけでなく、 走査電極と信 号電極をマトリクス状に配置して画素を構成してなる他の電気光学装置についても 適用することができる。 例えば、 プラズマディスプレイパネル (P D P ) 、 エレク トロミネッセンス (E L ) 、 フィールドェミッションデバイス (F E D ) などにも 適用することができる。 (電子機器の実施形態)
図 2 4は本発明による電子機器の外観を示す図である。 2 2 1は携帯型の情報機 器であって、 携帯電話機能を内蔵しており、 電池を電源としている。 2 2 1は以上 に説明したいずれかの実施形態によるマトリクス型電気光学装置又は液晶表示装置 を用いた表示装置であり、 必要な時には図のように全画面表示状態になるが、 例え 4 9 ば電話の受信待ち時のような待機時には表示装置 2 2 1の一部である 2 2 1 Dの表 示領域だけが部分的に表示状態となる。 2 3 0は入力手段となるペンであり、 表示 装置 2 2 1の前面に夕ツチパネルが配置されているため、 表示装置 2 2 1の画面を 見ながら、 ペン 2 3 0によりその表示部分を押すことによりスィツチ入力すること ができる。
図 2 5は本発明の電子機器の部分的な回路プロック図の例である。 2 2 2は電子 機器全体を制御する〃 P U (マイクロ ·プロセッサ ·ュニット) 、 2 2 3は種々の プログラムや情報及び表示デ一夕等を格納するメモリ、 2 2 4は時間標準源となる 水晶振動子である。 水晶振動子 2 2 4によって〃 P U 2 2 2は電子機器 2 2 0内の 動作クロック信号を生成して各回路ブロックに供給する。 これらの回路ブロックは システムバス 2 2 5を介して相互に接続され、 入出力装置などの他のブロックにも 接続されている。 またこれらの回路ブロックには電池電源 6から電源供給されてい る。 表示装置 2 2 1には、 例えば図 1で示したような液晶表示パネル 1、 Yドライ バ 2、 Xドライバ 3、 駆動電圧生成回路 4、 コントローラ 5とが含まれている。 コ ントローラ 5の機能を/ z P U 2 2 2に兼ねさせても構わない。
ここに、 表示装置 2 2 1として前述した実施形態による電気光学装置や液晶表示 装置を用いることにより、 電子機器全体の待機時の消費電力を低減した上で部分表 示状態の画面に面白味や独創性を持たせることができる。
さらに、 表示装置を、 反射型表示装置とした場合や、 表示装置のバックライト照 明用光源を有しながらも光源不使用時は反射型表示で光源使用時は照明光を透過し て透過型表示となる半透過型表示装置とした場合には、 消費電力をより抑えて電池 寿命を延ばすことができるので好ましい。 さらには、 本発明の電子機器では、 機器 が操作されない状態が一定時間経過した後の待機時には、 表示装置は部分表示状態 となって、 ドライバやコントローラでの表示装置の駆動による消費電力を抑えるの で、 より一層電池寿命を延ばすことができる。
〔産業上の利用可能性〕
本発明は、 例えば携帯電話などのスタンバイ時間の長い電子機器において、 ス夕 ンバイ時における表示装置のモードを、 必要な部分のみを表示する部分表示状態と 5 0 することにより、 電子機器を低消費電力化することができるものである。

Claims

5 1 請 求 の 範 囲
1 . 複数の走査電極と複数の信号電極とが交差配置されて構成され、 表示画面 を部分的に表示領域とする機能を有する電気光学装置の駆動方法において、 前記表示領域の走査電極には、 選択期間に選択電圧を印加すると共に非選択期間 に非選択電圧を印加し、 且つ
前記表示領域の走査電極の選択期間以外の期間には、 全ての走査電極への印加電 圧を固定すると共に全ての信号電極への印加電圧を少なくとも所定期間は固定する ことにより、
前記表示画面を部分表示状態とする
ことを特徴とする電気光学装置の駆動方法。
2 . 請求項 1において、 全ての走査電極への印加電圧を固定した期間における 走査電極の電圧を前記非選択電圧とすることを特徴とする電気光学装置の駆動方法 ο
3 . 請求項 2において、 前記非選択電圧は 1レベルであることを特徴とする電 気光学装置の駆動方法。
4 . 請求項 1乃至 3のいずれか一項において、 前記走査電極及び前記信号電極 に印加される駆動電圧の形成回路は、 全ての走査電極及び全ての信号電極に対する それぞれの印加電圧を固定する期間には、 動作停止することを特徴とする電気光学 装置の駆動方法。
5 . 請求項 4において、 前記駆動電圧形成回路は、 複数のコンデンサの接続をク ロックに応じて切り替えて昇圧電圧又は降圧電圧を生成するチャージ ·ポンプ回路 を有し、 該チャージ ·ポンプ回路は、 全ての走査電極及び全ての信号電極に対する それぞれの印加電圧を固定する期間には、 動作停止されることを特徴とする電気光 学装置の駆動方法。
6 . 請求項 1乃至 5のいずれか一項において、 前記表示画面の全体を表示状態 とする第 1の表示モードと、 前記表示画面の一部の領域を表示状態、 他の領域を非 表示状態とする第 2の表示モ一ドとを有し、 前記第 1の表示モード時と前記第 2の 表示モード時とで前記表示領域の各走査電極に選択電圧を印加する期間は変えない 5 2 ことを特徴とする電気光学装置の駆動方法。
7 . 請求項 6において、 前記第 1の表示モード時と前記第 2の表示モード時と で、 表示状態にある前記表示領域における画素の液晶に印加される実効電圧が同じ になるように、 前記表示領域の走査電極の選択期間以外の期間に前記信号電極に印 加する電位を設定することを特徴とする電気光学装置の駆動方法。
8 . 請求項 7において、 前記表示領域の走査電極の選択期間以外の期間に前記 信号電極に印加する電位は、 前記第 1の表示モード時のオン表示或いはオフ表示の 場合の前記信号電極への印加電圧と同一に設定することを特徴とする電気光学装置 の駆動方法。
9 . 請求項 8において、 前記複数の走査電極は、 所定数単位毎に同時選択し、 所定単位数毎に順次選択するように駆動され、
前記第 2の表示モード時におけるオン表示或いはオフ表示の場合の前記信号電極 への印加電圧は、 前記第 1の表示モードにおける全画面オン表示或いは全画面オフ 表示の場合に前記信号電極へ印加する電圧と同一であることを特徴とする電気光学 装置の駆動方法。
1 0 . 請求項 1乃至 9のいずれか一項において、 前記表示領域の走査電極の選 択期間以外の期間に前記信号電極に印加する電位は、 一画面走査する前記所定期間 毎に、 全画面表示状態においてオン表示させる場合の印加電位とオフ表示させる場 合の印加電位とを交互に切り替えて設定することを特徴とする電気光学装置の駆動 方法。
1 1 . 請求項 6乃至 1 0のいずれか一項において、 前記第 2の表示モード時に おける前記表示領域の走査電極の選択期間以外の期間では、 前記走査電極と前記信 号電極との電圧差の極性はフレーム毎に反転してなることを特徴とする電気光学装 置の駆動方法。
1 2 . 複数の走査電極と複数の信号電極とが交差配置されて構成され、 表示画 面を部分的に表示領域とする機能を有する電気光学装置の駆動方法において、 前記表示領域の走査電極には、 選択期間に選択電圧を印加すると共に非選択期間 に非選択電圧を印加し、 且つ
前記表示画面の他の領域の走査電極には、 前記選択電圧を印加せずに前記非選択 5 3 電圧を印加すると共に、 全ての信号電極については、 全画面表示状態の時の極性反 転駆動における同一極性駆動期間よりも少なくとも長い期間は印加電圧を固定する ことにより、 前記表示画面を部分表示状態とする
ことを特徴とする電気光学装置の駆動方法。
1 3 . 請求項 1 2において、 前記全画面表示状態の時の極性反転駆動における 同一極性駆動期間よりも少なくとも長い期間毎に、 前記信号電極への印加電圧を、 全画面表示状態においてオン表示させる場合の電位とオフ表示させる場合の電位に 交互に切り替えることを特徴とする電気光学装置の駆動方法。
1 4 . 請求項 1乃至 1 3のいずれか一項に記載の電気光学装置は、 単純マトリ クス型液晶表示装置であることを特徴とする電気光学装置の駆動方法。
1 5 . 請求項 1乃至 1 3のいずれか一項に記載の電気光学装置は、 アクティブ マトリクス型液晶表示装置であることを特徴とする電気光学装置の駆動方法。
1 6 . 請求項 1乃至 1 5のいずれか一項に記載の電気光学装置の駆動方法によ つて駆動されることを特徴とする電気光学装置。
1 7 . 複数の走査電極と複数の信号電極とが交差配置されて構成され、 表示画 面を部分的に表示領域とする機能を有する電気光学装置において、
前記複数の走査電極に、 選択期間に選択電圧を印加し、 非選択期間に非選択電圧 を印加する走査電極用駆動回路と、
前記複数の信号電極に、 表示データに応じた信号電圧を印加する信号電極用駆動 回路と、
表示画面内の部分表示領域の位置情報を設定する設定手段と、
該設定手段に設定された位置情報に基づき、 前記走査電極用駆動回路及び前記信 号電極用駆動回路を制御する部分表示制御信号を出力する制御手段とを備え、 前記走査電極用駆動回路及び前記信号電極用駆動回路は、 前記部分表示制御信号 に応じて、 表示画面内の表示領域の前記走査電極及び前記信号電極は、 表示データ に応じた表示となるように駆動し、 表示画面内の非表示領域の前記走査電極には非 選択電圧を印加し続けて非表示状態とする
ことを特徴とする電気光学装置。
1 8 . 請求項 1 7に記載の電気光学装置は、 単純マトリクス型液晶表示装置で 5 4 あることを特徴とする電気光学装置。
1 9 . 請求項 1 7に記載の電気光学装置は、 ァクティブマトリクス型液晶表示 装置であることを特徴とする電気光学装置。
2 0 . 複数の走査電極と複数の信号電極とが交差配置されて構成され、 表示画 面を部分的に表示領域とする機能を有する電気光学装置の駆動回路において、 前記複数の走査電極に電圧印加する第 1の駆動手段と、 表示データの記憶回路を 具備し、 ここから読み出された該表示デ一夕に応じて選択された電圧を前記複数の 信号電極に電圧印加する第 2の駆動手段とを有し、
前記第 1の駆動手段は、 前記表示領域の走査電極には、 選択期間に選択電圧を印 加すると共に非選択期間に非選択電圧を印加し、 且つ前記表示画面の他の領域の走 査電極には、 前記非選択電圧のみを印加する機能を有し、
前記第 2の駆動手段は、 前記表示領域の走査電極の選択期間に対応する期間には 前記記憶回路から表示データを読み出し、 それ以外の期間には前記記憶回路の表示 データ読み出しァドレスを固定する機能を有する
ことを特徴とする電気光学装置の駆動回路。
2 1 . 請求項 2 0において、 前記表示領域の走査電極の選択期間以外の期間に は、 前記第 1の駆動手段内のシフトレジス夕のシフト動作を停止してなることを特 徴とする電気光学装置の駆動回路。
2 2 . 複数の走査電極と複数の信号電極とが交差配置されて構成され、 表示画 面を部分的に表示領域とする機能を有する電気光学装置の駆動回路において、 シフトレジス夕のシフト動作に応じて、 前記複数の走査電極に順次選択電圧を印 加する走査電極用駆動回路を有し、
前記走査電極用駆動回路は、 表示画面を部分的に表示領域とする際には、 前記シ フトレジス夕のシフ ト動作に応じて前記表示画面の表示領域の走査電極には選択期 間に選択電圧を印加し、 前記表示画面の他の領域の走査電極には前記シフ トレジス 夕のシフト動作を途中で停止して、 前記非選択電圧のみを印加してなり、
前記走査電極用駆動回路は、 表示画面を部分的に表示領域とする状態から全画面 表示状態へ移行する際に、 前記シフトレジス夕を初期状態とする初期設定手段を有 する 5 5 ことを特徴とする電気光学装置の駆動回路。
2 3 . 請求項 2 0乃至 2 2のいずれか一項に記載の電気光学装置の駆動回路と それにより駆動される走査電極及び信号電極とを有することを特徴とする電気光 2 4 . 複数の走査電極と複数の信号電極とが交差配置されて構成され、 表示画 面を部分的に表示領域とする機能を有する電気光学装置において、
前記複数の走査電極に電圧印加する第 1の駆動手段と、 表示データの記憶回路を 具備しここから読み出された該表示データに応じて選択された電圧を前記複数の信 号電極に電圧印加する第 2の駆動手段とを有し、
前記第 1の駆動手段は、 前記表示画面の表示領域の走査電極には、 選択期間に選 択電圧を印加すると共に非選択期間に非選択電圧を印加し、 且つ前記表示画面の他 の領域の前記走査電極には、 前記非選択電圧のみを印加する機能を有し、
前記第 2の駆動手段は、 前記複数の信号電極に対して、 前記表示領域の走査電極 の選択期間には前記記憶回路から読み出した表示デ一夕に基づく電圧を印加し、 そ れ以外の期間には同一の表示デ一夕に基づく電圧を印加する機能を有する
ことを特徴とする電気光学装置。
2 5 . 請求項 2 4において、 前記表示領域の走査電極の選択期間以外の期間に は、 前記第 2の駆動手段は、 全画面表示状態の時の極性反転駆動における同一極性 駆動期間よりも少なくとも長い期間毎に、 前記信号電極への印加電圧を、 全画面表 示状態においてオン表示させる場合の電位とオフ表示させる場合の電位に交互に切 り替えることを特徴とする電気光学装置。
2 6 . 請求項 2 3乃至 2 5のいずれか一項において、 前記走査電極又は前記信 号電極への印加電圧を形成して前記駆動手段へ供給する駆動電圧形成回路を有し、 該駆動電圧形成回路は、 前記印加電圧の電圧を調整するコントラスト調整回路を含 み、
前記表示領域の走査電極の選択期間以外の期間には、 前記コントラスト調整回路 の動作を停止してなることを特徴とする電気光学装置。
2 7 . 液晶表示パネルの全画面のうちの一部領域を表示状態とし、 他の領域を 非表示状態とする部分表示状態が可能な反射型あるいは半透過型の液晶表示装置の 5 6 駆動方法において、
前記液晶表示パネルをノーマリ一ホワイ ト型とするとともに、 前記部分表示状態 では前記非表示領域の液晶にはオフ電圧以下の実効電圧を印加することを特徴とす る液晶表示装置の駆動方法。
2 8 . 請求項 2 7において、 前記液晶表示パネルは単純マトリクス方式液晶パ ネルであって、 前記部分表示状態において前記非表示領域の走査電極に非選択電圧 のみを印加することを特徴とする液晶表示装置の駆動方法。
2 9 . 請求項 2 7又は 2 8において、 前記液晶表示パネルは単純マトリクス方 式液晶パネルであって、 前記部分表示状態において前記非表示領域の信号電極にォ フ表示となる電圧のみを印加することを特徴とする液晶表示装置の駆動方法。
3 0 . 請求項 2 7において、 前記液晶表示パネルはアクティブマトリクス方式 液晶パネルであって、 前記部分表示状態に移行する少なくとも 1フレーム目には前 記非表示領域の画素の液晶にオフ電圧以下の電圧を印加し、 続くフレームから前記 非表示領域の走査電極に非選択電圧のみを印加することを特徴とする液晶表示装置 の駆動方法。
3 1 . 請求項 2 7又は 3 0において、 前記液晶表示パネルはアクティブマトリ クス方式液晶パネルであって、 前記部分表示状態に移行する少なくとも 1フレーム 目には前記非表示領域の画素の液晶にオフ電圧以下の電圧を印加し、 続くフレーム から前記非表示領域のアクセス期間はオフ電圧以下の電圧のみを前記信号電極に印 加することを特徴とする液晶表示装置の駆動方法。
3 2 . 請求項 2 7乃至 3 1のいずれかに記載の液晶表示装置の駆動方法によつ て表示されることを特徴とする液晶表示装置。
3 3 . 請求項 1 6乃至 1 9、 請求項 2 3乃至 2 6、 請求項 3 2のいずれか一項 に記載の電気光学装置或いは液晶表示装置を、 表示装置として用いてなることを特 徴とする電子機器。
PCT/JP1999/000552 1998-02-09 1999-02-08 Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device WO1999040561A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP99902863A EP0974952B1 (en) 1998-02-09 1999-02-08 Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device
JP54029399A JP3588802B2 (ja) 1998-02-09 1999-02-08 電気光学装置及びその駆動方法、液晶表示装置及びその駆動方法、電気光学装置の駆動回路、並びに電子機器
US09/402,625 US6522319B1 (en) 1998-02-09 1999-02-08 Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device
KR1019997009243A KR100654073B1 (ko) 1998-02-09 1999-02-08 전기 광학장치 및 그 구동방법, 액정 표시장치 및 그 구동방법, 전기 광학장치의 구동회로 및 전자기기
DE69935285T DE69935285T2 (de) 1998-02-09 1999-02-08 Elektrooptische vorrichtung und verfahren zu ihrer steuerung, flüssigkristallvorrichtung und verfahren zu ihrer steuerung, treiberschaltung für elektrooptische vorrichtung und elektronisches gerät

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP10/27665 1998-02-09
JP2766598 1998-02-09
JP10/291211 1998-10-13
JP29121198 1998-10-13

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US09/402,625 A-371-Of-International US6522319B1 (en) 1998-02-09 1999-02-08 Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device
US10/190,687 Continuation US6900788B2 (en) 1998-02-09 2002-07-09 Electrooptical apparatus and driving method therefor, liquid crystal display apparatus and driving method therefor, electrooptical apparatus and driving circuit therefor, and electronic equipment

Publications (1)

Publication Number Publication Date
WO1999040561A1 true WO1999040561A1 (en) 1999-08-12

Family

ID=26365622

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/000552 WO1999040561A1 (en) 1998-02-09 1999-02-08 Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device

Country Status (8)

Country Link
US (2) US6522319B1 (ja)
EP (4) EP1600931A3 (ja)
JP (1) JP3588802B2 (ja)
KR (1) KR100654073B1 (ja)
CN (2) CN1145921C (ja)
DE (1) DE69935285T2 (ja)
TW (1) TW530286B (ja)
WO (1) WO1999040561A1 (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1120918A2 (de) * 1999-12-23 2001-08-01 Philips Patentverwaltung GmbH Stromsparschaltung mittels bertriebszustandsabhängiger Ansteuerung einer Anzeigevorrichtung eines Endgerätes für Mobile Kommunikation
JP2001242818A (ja) * 2000-02-28 2001-09-07 Nec Corp 表示装置、携帯用電子機器および表示装置の駆動方法
JP2001343936A (ja) * 2000-03-31 2001-12-14 Ricoh Co Ltd 表示装置、画像形成装置、記録媒体、プログラム及び発光ダイオード駆動方法
WO2002015164A1 (fr) * 2000-08-11 2002-02-21 Seiko Epson Corporation Procede de commande d'afficheur, circuit de commande, afficheur et dispositif electronique
JP2002156946A (ja) * 2000-11-16 2002-05-31 Matsushita Electric Ind Co Ltd 液晶表示パネルの駆動装置
JP2002175049A (ja) * 2000-12-06 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP2002202765A (ja) * 2000-10-23 2002-07-19 Semiconductor Energy Lab Co Ltd 表示装置
JP2002258804A (ja) * 2001-02-28 2002-09-11 Toshiba Corp 平面表示装置
JP2002268608A (ja) * 2001-03-08 2002-09-20 Matsushita Electric Ind Co Ltd 液晶表示装置及びこれを用いた画像表示応用装置
JP2003029715A (ja) * 2001-07-12 2003-01-31 Sony Corp 表示装置およびこれを搭載した携帯端末
WO2003036604A1 (fr) * 2001-10-19 2003-05-01 Sony Corporation Affichage a cristaux liquides et dispositif terminal portatif l'utilisant
JP2004240235A (ja) * 2003-02-07 2004-08-26 Hitachi Ltd 表示装置用lsi
JP2005107004A (ja) * 2003-09-29 2005-04-21 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
JP2005275008A (ja) * 2004-03-25 2005-10-06 Sony Corp 表示装置
US6977637B2 (en) 2001-06-06 2005-12-20 Nec Corporation Method of driving liquid crystal display
WO2007013646A1 (en) * 2005-07-29 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2007057554A (ja) * 2005-08-22 2007-03-08 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
US7362291B2 (en) 2001-12-26 2008-04-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display device
JP2008275733A (ja) * 2007-04-26 2008-11-13 Oki Electric Ind Co Ltd 表示パネルの駆動方法及びその駆動装置
WO2009116214A1 (ja) * 2008-03-19 2009-09-24 シャープ株式会社 表示パネル駆動回路、液晶表示装置、シフトレジスタ、液晶パネル、表示装置の駆動方法
JP2009237581A (ja) * 2009-07-13 2009-10-15 Hitachi Ltd 液晶駆動装置
US7679593B2 (en) 2000-03-01 2010-03-16 Minolta Co., Ltd. Liquid crystal display device having a liquid crystal display driven by interlace scanning and/or sequential scanning
WO2011033823A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
WO2012043827A1 (ja) * 2010-10-01 2012-04-05 シャープ株式会社 表示方法
CN101364394B (zh) * 2007-08-09 2012-10-31 奇美电子股份有限公司 主动矩阵型液晶显示装置的驱动方法
JP2013140383A (ja) * 2013-02-14 2013-07-18 Stanley Electric Co Ltd 液晶表示装置
US8749466B2 (en) 2007-05-10 2014-06-10 Stanley Electric Co., Ltd. Vertical alignment type liquid crystal display apparatus having improved display uniformity

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3861499B2 (ja) 1999-03-24 2006-12-20 セイコーエプソン株式会社 マトリクス型表示装置の駆動方法、表示装置および電子機器
FI115801B (fi) * 1999-05-27 2005-07-15 Nokia Corp Näytön ohjaaminen
KR100427162B1 (ko) * 1999-09-27 2004-04-14 시티즌 도케이 가부시키가이샤 칼라액정표시패널의 구동방법 및 시계의 표시제어방법
TW535454B (en) * 1999-10-21 2003-06-01 Semiconductor Energy Lab Electro-optical device
WO2001053882A1 (fr) * 2000-01-21 2001-07-26 Citizen Watch Co., Ltd. Procede de commande d'un panneau d'affichage a cristaux liquides et dispositif d'affichage a cristaux liquides
JP2001318658A (ja) * 2000-03-02 2001-11-16 Sharp Corp 液晶表示装置
JP3822060B2 (ja) * 2000-03-30 2006-09-13 シャープ株式会社 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
JP4161511B2 (ja) * 2000-04-05 2008-10-08 ソニー株式会社 表示装置およびその駆動方法並びに携帯端末
US20010052887A1 (en) * 2000-04-11 2001-12-20 Yusuke Tsutsui Method and circuit for driving display device
US6867755B2 (en) * 2000-04-28 2005-03-15 Yazaki Corporation Device and method for driving EL device
WO2001084226A1 (fr) * 2000-04-28 2001-11-08 Sharp Kabushiki Kaisha Unite d'affichage, procede d'excitation pour unite d'affichage, et appareil electronique de montage d'une unite d'affichage
JP4212791B2 (ja) * 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
US7315295B2 (en) * 2000-09-29 2008-01-01 Seiko Epson Corporation Driving method for electro-optical device, electro-optical device, and electronic apparatus
US7385579B2 (en) * 2000-09-29 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
JP2002123228A (ja) 2000-10-17 2002-04-26 Seiko Epson Corp 電気光学パネル、その駆動方法および電子機器
US6909413B2 (en) * 2000-10-27 2005-06-21 Matsushita Electric Industrial Co., Ltd. Display device
JP2002162938A (ja) * 2000-11-22 2002-06-07 Toshiba Corp 液晶表示装置
TW529003B (en) * 2000-12-06 2003-04-21 Sony Corp Power voltage conversion circuit and its control method, display device and portable terminal apparatus
KR100365500B1 (ko) * 2000-12-20 2002-12-18 엘지.필립스 엘시디 주식회사 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치
JP3951042B2 (ja) * 2001-03-09 2007-08-01 セイコーエプソン株式会社 表示素子の駆動方法、及び該駆動方法を用いた電子機器
US6999106B2 (en) * 2001-04-30 2006-02-14 Intel Corporation Reducing the bias on silicon light modulators
JP3743504B2 (ja) * 2001-05-24 2006-02-08 セイコーエプソン株式会社 走査駆動回路、表示装置、電気光学装置及び走査駆動方法
JP3743503B2 (ja) 2001-05-24 2006-02-08 セイコーエプソン株式会社 走査駆動回路、表示装置、電気光学装置及び走査駆動方法
JP4869497B2 (ja) * 2001-05-30 2012-02-08 株式会社半導体エネルギー研究所 表示装置
JP2002366100A (ja) * 2001-06-05 2002-12-20 Tohoku Pioneer Corp 発光表示パネルの駆動装置
GB0113736D0 (en) * 2001-06-06 2001-07-25 Koninkl Philips Electronics Nv Active matrix display device
JP4566459B2 (ja) 2001-06-07 2010-10-20 株式会社日立製作所 表示装置
JP4794756B2 (ja) * 2001-06-13 2011-10-19 ローム株式会社 表示駆動装置
US20030030633A1 (en) * 2001-08-10 2003-02-13 Au Optronics Corp. Driving method for a power-saving Liquid Crystal Display
GB2379549A (en) * 2001-09-06 2003-03-12 Sharp Kk Active matrix display
JP4106888B2 (ja) 2001-09-19 2008-06-25 カシオ計算機株式会社 液晶表示装置および携帯端末装置
EP1490859A1 (en) * 2001-12-05 2004-12-29 Koninklijke Philips Electronics N.V. Method for driving a liquid crystal display device in normal and standby mode
JP4190862B2 (ja) * 2001-12-18 2008-12-03 シャープ株式会社 表示装置およびその駆動方法
US6734868B2 (en) * 2001-12-21 2004-05-11 Koninklijke Philips Electronics N.V. Address generator for video pixel reordering in reflective LCD
JP3627710B2 (ja) * 2002-02-14 2005-03-09 セイコーエプソン株式会社 表示駆動回路、表示パネル、表示装置及び表示駆動方法
JP4024557B2 (ja) 2002-02-28 2007-12-19 株式会社半導体エネルギー研究所 発光装置、電子機器
JP2003316315A (ja) * 2002-04-23 2003-11-07 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
KR100702103B1 (ko) * 2002-04-26 2007-04-02 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 El 표시 장치의 구동 방법
US20030222866A1 (en) * 2002-05-30 2003-12-04 Eastman Kodak Company Display driver and method for driving an emissive video display in an image displaying device
JP2004062161A (ja) 2002-06-07 2004-02-26 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電気光学装置の走査線選択方法及び電子機器
TWI240818B (en) 2002-06-07 2005-10-01 Sanyo Electric Co Display device
JP2004012890A (ja) * 2002-06-07 2004-01-15 Sanyo Electric Co Ltd 表示装置
JP2005531027A (ja) 2002-06-22 2005-10-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 部分モードで動作可能なディスプレイデバイスのための回路装置
ITMI20021426A1 (it) * 2002-06-27 2003-12-29 St Microelectronics Srl Sistema per il pilotaggio di righe di un display a cristalli liquidi
KR20040008961A (ko) * 2002-07-20 2004-01-31 차민호 아바타를 이용한 차량상태 표시장치
JP3977299B2 (ja) * 2002-09-18 2007-09-19 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
US20040046705A1 (en) * 2002-09-20 2004-03-11 Minolta Co., Ltd. Liquid crystal display apparatus
JP2004146082A (ja) 2002-10-21 2004-05-20 Semiconductor Energy Lab Co Ltd 表示装置
JP2004138958A (ja) * 2002-10-21 2004-05-13 Semiconductor Energy Lab Co Ltd 表示装置
KR20050034637A (ko) * 2002-10-29 2005-04-14 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 전압 생성 회로
JP2004151488A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 表示ユニット、表示装置、および画像表示システム
US20060061528A1 (en) * 2002-12-19 2006-03-23 Koninklijke Philips Electronics N.V. Liquid crystal display device with reduced power consumption in standby mode
KR100942836B1 (ko) * 2002-12-20 2010-02-18 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
JP2004233743A (ja) * 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
JP2004301989A (ja) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 液晶表示パネルの駆動方法及び液晶表示装置
US7388579B2 (en) 2003-05-01 2008-06-17 Motorola, Inc. Reduced power consumption for a graphics accelerator and display
JP3767607B2 (ja) 2003-05-02 2006-04-19 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100737887B1 (ko) * 2003-05-20 2007-07-10 삼성전자주식회사 구동회로, 이를 갖는 평판표시장치 및 이의 구동방법
JP4641710B2 (ja) 2003-06-18 2011-03-02 株式会社半導体エネルギー研究所 表示装置
KR100498360B1 (ko) * 2003-07-16 2005-07-01 엘지전자 주식회사 이동 통신 단말기의 데이터 표시 방법
CA2443206A1 (en) * 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
JP2005148603A (ja) * 2003-11-19 2005-06-09 Seiko Instruments Inc 液晶表示パネルの駆動方法
US7595775B2 (en) * 2003-12-19 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device with reverse biasing circuit
JP4360930B2 (ja) * 2004-02-17 2009-11-11 三菱電機株式会社 画像表示装置
JP2005266178A (ja) * 2004-03-17 2005-09-29 Sharp Corp 表示装置の駆動装置、表示装置、及び表示装置の駆動方法
TWI232426B (en) * 2004-04-08 2005-05-11 Toppoly Optoelectronics Corp Circuitry and method for displaying of a monitor
US20050276292A1 (en) * 2004-05-28 2005-12-15 Karl Schrodinger Circuit arrangement for operating a laser diode
JP4327042B2 (ja) * 2004-08-05 2009-09-09 シャープ株式会社 表示装置およびその駆動方法
WO2006019165A1 (ja) * 2004-08-20 2006-02-23 Ipflex Inc. ラベルイメージの生成方法および画像処理システム
JP4506355B2 (ja) * 2004-08-26 2010-07-21 セイコーエプソン株式会社 電源回路、駆動装置、電気光学装置、電子機器及び駆動電圧供給方法
US7592975B2 (en) * 2004-08-27 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4367386B2 (ja) * 2004-10-25 2009-11-18 セイコーエプソン株式会社 電気光学装置、その駆動回路、駆動方法および電子機器
TWI247314B (en) * 2004-11-26 2006-01-11 Innolux Display Corp Shift register system, method of driving the same, and a display driving circuit with the same
KR101160828B1 (ko) * 2004-12-23 2012-06-29 삼성전자주식회사 표시 장치, 그 구동 방법 및 표시 장치용 구동 장치
KR101152129B1 (ko) * 2005-06-23 2012-06-15 삼성전자주식회사 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치
CN100435010C (zh) * 2005-07-26 2008-11-19 爱普生映像元器件有限公司 电光装置、其驱动方法及电子设备
JP2007058158A (ja) * 2005-07-26 2007-03-08 Sanyo Epson Imaging Devices Corp 電気光学装置、電気光学装置の駆動方法、および電子機器
JP2007058157A (ja) * 2005-07-26 2007-03-08 Sanyo Epson Imaging Devices Corp 電気光学装置、電気光学装置の駆動方法、および電子機器
CN101268503B (zh) * 2005-09-19 2010-11-10 奇美电子股份有限公司 显示设备和行电压发生电路
US20070152955A1 (en) * 2005-12-29 2007-07-05 Nokia Corporation Reduced power consumption display panel
JP2007316596A (ja) * 2006-04-28 2007-12-06 Matsushita Electric Ind Co Ltd チャージポンプ型表示駆動装置
CN101097672B (zh) * 2006-06-29 2010-10-06 联想(北京)有限公司 一种显示器及显示方法
KR101272337B1 (ko) 2006-09-01 2013-06-07 삼성디스플레이 주식회사 부분 화면 표시가 가능한 표시장치 및 그 구동방법
JP4285567B2 (ja) * 2006-09-28 2009-06-24 エプソンイメージングデバイス株式会社 液晶装置の駆動回路、駆動方法、液晶装置および電子機器
JP2009151293A (ja) 2007-11-30 2009-07-09 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法、並びに電子機器
US8786542B2 (en) * 2008-02-14 2014-07-22 Sharp Kabushiki Kaisha Display device including first and second scanning signal line groups
JP5453038B2 (ja) 2008-11-25 2014-03-26 株式会社ジャパンディスプレイ 表示装置の電源回路及びそれを用いた表示装置
US9620072B2 (en) * 2009-01-15 2017-04-11 International Business Machines Corporation Method and apparatus for reducing power consumption of an electronic display
JP5522375B2 (ja) * 2009-03-11 2014-06-18 Nltテクノロジー株式会社 液晶表示装置、該装置に用いられるタイミングコントローラ及び信号処理方法
CN201499743U (zh) 2009-05-15 2010-06-09 厦门宏达洋伞工业有限公司 自动开收伞安全结构
KR101117646B1 (ko) 2009-08-27 2012-03-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 구동 방법
JP5310526B2 (ja) * 2009-12-18 2013-10-09 富士通株式会社 駆動方法及び表示装置
CN102194438A (zh) * 2010-03-12 2011-09-21 纬创资通股份有限公司 自发光显示器、显示方法与便携式计算机
KR101831147B1 (ko) 2010-04-28 2018-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 표시 장치 및 그 구동 방법
TWI420455B (zh) * 2010-09-08 2013-12-21 Innolux Corp 顯示面板的驅動方法
US8698859B2 (en) 2010-10-19 2014-04-15 Blackberry Limited Display screen having regions of differing pixel density
CN102291486A (zh) * 2011-06-01 2011-12-21 宇龙计算机通信科技(深圳)有限公司 屏幕控制方法和终端
KR101909675B1 (ko) * 2011-10-11 2018-10-19 삼성디스플레이 주식회사 표시 장치
US9041667B2 (en) * 2012-06-12 2015-05-26 Blackberry Limited Electronic device and method of control of displays
US8976329B2 (en) * 2012-08-07 2015-03-10 Shenzhen China Star Optoelectronics Technology Co. Ltd. Array substrate and LCD panel
KR20150024073A (ko) * 2013-08-26 2015-03-06 삼성전자주식회사 디스플레이 구동 및 부분 디스플레이 장치와 방법
CN103544920A (zh) * 2013-10-31 2014-01-29 海信集团有限公司 一种屏幕显示方法、装置及电子设备
US10332467B2 (en) * 2014-03-10 2019-06-25 Lg Display Co., Ltd. Display device and a method for driving same
CN104091574B (zh) * 2014-06-25 2016-03-02 京东方科技集团股份有限公司 移位寄存器、阵列基板、显示装置及其驱动方法
US20160071466A1 (en) * 2014-09-05 2016-03-10 Royole Corporation Method for controlling a display
US10593296B2 (en) 2014-09-05 2020-03-17 Royole Corporation Electronic device and method for selectively illuminating regions of a display screen of the electronic device
CN104700798B (zh) * 2015-03-02 2017-09-29 昆山龙腾光电有限公司 显示装置及显示控制方法
KR102348666B1 (ko) * 2015-06-30 2022-01-07 엘지디스플레이 주식회사 표시장치와 이를 이용한 모바일 단말기
KR102456790B1 (ko) * 2015-10-30 2022-10-21 엘지디스플레이 주식회사 게이트 드라이버, 표시패널 및 표시장치
JP6787675B2 (ja) * 2016-02-25 2020-11-18 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法
US10650727B2 (en) 2016-10-04 2020-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
TWI611413B (zh) * 2016-12-30 2018-01-11 友達光電股份有限公司 移位暫存器電路
JP6957903B2 (ja) 2017-03-08 2021-11-02 セイコーエプソン株式会社 表示装置及び電子機器
WO2018193912A1 (ja) * 2017-04-17 2018-10-25 シャープ株式会社 走査信号線駆動回路およびそれを備える表示装置
CN107516499A (zh) * 2017-09-28 2017-12-26 重庆秉为科技有限公司 基于液晶显示驱动电路
CN107958654A (zh) * 2017-11-28 2018-04-24 深圳禾苗通信科技有限公司 一种lcd显示方法和装置
CN109064967A (zh) * 2018-10-31 2018-12-21 京东方科技集团股份有限公司 一种控制电路及其驱动方法、栅极驱动芯片、检测装置
US10804332B2 (en) * 2018-11-16 2020-10-13 Osram Opto Semiconductors Gmbh Display, circuit arrangement for a display and method of operating a display
KR102586439B1 (ko) * 2018-12-28 2023-10-11 삼성디스플레이 주식회사 부분 구동 모드를 지원하는 유기 발광 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04115288A (ja) * 1990-09-06 1992-04-16 Canon Inc 電子機器
JPH0764512A (ja) * 1993-08-26 1995-03-10 Sharp Corp 液晶駆動装置
JPH10187106A (ja) * 1996-11-27 1998-07-14 Motorola Inc ディスプレイ・システムおよびその回路
JPH10214063A (ja) * 1997-01-30 1998-08-11 Hitachi Ltd 液晶表示制御装置および液晶表示装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5757718B2 (ja) 1973-10-19 1982-12-06 Hitachi Ltd
JPS55146489A (en) 1979-04-20 1980-11-14 Suwa Seikosha Kk Liquid crystal matrix display unit
JPS56110995A (en) 1980-02-07 1981-09-02 Suwa Seikosha Kk Liquid crystal display
JPS60257497A (ja) * 1984-06-01 1985-12-19 シャープ株式会社 液晶表示装置の駆動方法
JPS6118929A (ja) 1984-07-05 1986-01-27 Seiko Instr & Electronics Ltd 強誘電性液晶電気光学装置
EP0242468A1 (en) * 1986-04-22 1987-10-28 Seiko Instruments Inc. Liquid crystal display device and method of driving same
EP0474231B1 (en) * 1990-09-06 1996-12-04 Canon Kabushiki Kaisha Electronic device
JP2585463B2 (ja) 1990-10-30 1997-02-26 株式会社東芝 液晶表示装置の駆動方法
US5424753A (en) * 1990-12-31 1995-06-13 Casio Computer Co., Ltd. Method of driving liquid-crystal display elements
JP2888382B2 (ja) * 1991-05-15 1999-05-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置並びにその駆動方法及び駆動装置
JPH05241127A (ja) * 1992-02-28 1993-09-21 Canon Inc 液晶表示装置
US5900856A (en) * 1992-03-05 1999-05-04 Seiko Epson Corporation Matrix display apparatus, matrix display control apparatus, and matrix display drive apparatus
JPH05276468A (ja) 1992-03-27 1993-10-22 Toshiba Corp 液晶表示装置
EP0597117B1 (en) * 1992-05-14 1998-08-19 Seiko Epson Corporation Liquid crystal display and electronic equipment using the liquid crystal display
JP3258082B2 (ja) 1992-08-18 2002-02-18 シチズン時計株式会社 液晶表示装置およびその走査用集積回路
JPH0695621A (ja) 1992-09-16 1994-04-08 Fujitsu Ltd 液晶表示制御装置および液晶表示装置
JP2735451B2 (ja) * 1993-01-05 1998-04-02 日本電気株式会社 マルチスキャン型液晶ディスプレイ装置
JP3489169B2 (ja) * 1993-02-25 2004-01-19 セイコーエプソン株式会社 液晶表示装置の駆動方法
JPH0736406A (ja) 1993-07-23 1995-02-07 Seiko Epson Corp ドットマトリクス型表示装置及びその駆動方法
JPH0746826A (ja) 1993-08-05 1995-02-14 Omron Corp スタンバイモード付き昇圧装置
JPH07281632A (ja) 1994-04-04 1995-10-27 Casio Comput Co Ltd 液晶表示装置
JPH07319422A (ja) 1994-05-30 1995-12-08 Matsushita Electric Ind Co Ltd 表示装置
JPH0879663A (ja) * 1994-09-07 1996-03-22 Sharp Corp 駆動回路及び表示装置
US5986649A (en) 1995-01-11 1999-11-16 Seiko Epson Corporation Power circuit, liquid crystal display device, and electronic equipment
JP3488757B2 (ja) 1995-01-25 2004-01-19 日置電機株式会社 電子機器類の電源供給回路
KR100200468B1 (ko) * 1995-03-22 1999-06-15 미따라이 하지메 디스플레이 장치
JP3635587B2 (ja) 1995-05-01 2005-04-06 キヤノン株式会社 画像表示装置
JP3420392B2 (ja) 1995-06-06 2003-06-23 キヤノン株式会社 液晶表示装置及び垂直走査方法
JPH0926762A (ja) 1995-07-12 1997-01-28 Hitachi Ltd 液晶表示装置
CN1162736C (zh) * 1995-12-14 2004-08-18 精工爱普生株式会社 显示装置的驱动方法、显示装置及电子装置
JPH09270976A (ja) 1996-03-29 1997-10-14 Seiko Epson Corp 液晶表示装置
US5805121A (en) * 1996-07-01 1998-09-08 Motorola, Inc. Liquid crystal display and turn-off method therefor
JP3813689B2 (ja) * 1996-07-11 2006-08-23 株式会社東芝 表示装置及びその駆動方法
JPH11184434A (ja) 1997-12-19 1999-07-09 Seiko Epson Corp 液晶装置及び電子機器
JP3498033B2 (ja) * 2000-02-28 2004-02-16 Nec液晶テクノロジー株式会社 表示装置、携帯用電子機器および表示装置の駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04115288A (ja) * 1990-09-06 1992-04-16 Canon Inc 電子機器
JPH0764512A (ja) * 1993-08-26 1995-03-10 Sharp Corp 液晶駆動装置
JPH10187106A (ja) * 1996-11-27 1998-07-14 Motorola Inc ディスプレイ・システムおよびその回路
JPH10214063A (ja) * 1997-01-30 1998-08-11 Hitachi Ltd 液晶表示制御装置および液晶表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0974952A4 *

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801794B2 (en) 1999-12-23 2004-10-05 Koninklijke Philips Electronics N.V. Operating state based energy-saving display device
EP1120918A2 (de) * 1999-12-23 2001-08-01 Philips Patentverwaltung GmbH Stromsparschaltung mittels bertriebszustandsabhängiger Ansteuerung einer Anzeigevorrichtung eines Endgerätes für Mobile Kommunikation
EP1120918A3 (de) * 1999-12-23 2003-06-18 Philips Intellectual Property & Standards GmbH Stromsparschaltung mittels bertriebszustandsabhängiger Ansteuerung einer Anzeigevorrichtung eines Endgerätes für Mobile Kommunikation
JP2001242818A (ja) * 2000-02-28 2001-09-07 Nec Corp 表示装置、携帯用電子機器および表示装置の駆動方法
US7679593B2 (en) 2000-03-01 2010-03-16 Minolta Co., Ltd. Liquid crystal display device having a liquid crystal display driven by interlace scanning and/or sequential scanning
JP2001343936A (ja) * 2000-03-31 2001-12-14 Ricoh Co Ltd 表示装置、画像形成装置、記録媒体、プログラム及び発光ダイオード駆動方法
WO2002015164A1 (fr) * 2000-08-11 2002-02-21 Seiko Epson Corporation Procede de commande d'afficheur, circuit de commande, afficheur et dispositif electronique
US7034816B2 (en) 2000-08-11 2006-04-25 Seiko Epson Corporation System and method for driving a display device
JP2002202765A (ja) * 2000-10-23 2002-07-19 Semiconductor Energy Lab Co Ltd 表示装置
JP2002156946A (ja) * 2000-11-16 2002-05-31 Matsushita Electric Ind Co Ltd 液晶表示パネルの駆動装置
JP2002175049A (ja) * 2000-12-06 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP2002258804A (ja) * 2001-02-28 2002-09-11 Toshiba Corp 平面表示装置
JP2002268608A (ja) * 2001-03-08 2002-09-20 Matsushita Electric Ind Co Ltd 液晶表示装置及びこれを用いた画像表示応用装置
US6977637B2 (en) 2001-06-06 2005-12-20 Nec Corporation Method of driving liquid crystal display
JP2003029715A (ja) * 2001-07-12 2003-01-31 Sony Corp 表示装置およびこれを搭載した携帯端末
WO2003036604A1 (fr) * 2001-10-19 2003-05-01 Sony Corporation Affichage a cristaux liquides et dispositif terminal portatif l'utilisant
US7123229B2 (en) 2001-10-19 2006-10-17 Sony Corporation Liquid crystal display device and portable terminal device comprising it
US7362291B2 (en) 2001-12-26 2008-04-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display device
JP2004240235A (ja) * 2003-02-07 2004-08-26 Hitachi Ltd 表示装置用lsi
JP2005107004A (ja) * 2003-09-29 2005-04-21 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
JP4662014B2 (ja) * 2003-09-29 2011-03-30 東北パイオニア株式会社 発光表示パネルの駆動装置および駆動方法
JP2005275008A (ja) * 2004-03-25 2005-10-06 Sony Corp 表示装置
JP4531421B2 (ja) * 2004-03-25 2010-08-25 ソニー株式会社 表示装置
US7999800B2 (en) 2005-07-29 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Display device for partial display
US9047822B2 (en) 2005-07-29 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Display device where supply of clock signal to driver circuit is controlled
WO2007013646A1 (en) * 2005-07-29 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2007057554A (ja) * 2005-08-22 2007-03-08 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2008275733A (ja) * 2007-04-26 2008-11-13 Oki Electric Ind Co Ltd 表示パネルの駆動方法及びその駆動装置
US8749466B2 (en) 2007-05-10 2014-06-10 Stanley Electric Co., Ltd. Vertical alignment type liquid crystal display apparatus having improved display uniformity
USRE46345E1 (en) 2007-05-10 2017-03-21 Stanley Electric Co., Ltd Vertical alignment type liquid crystal display apparatus having improved display uniformity
US9207471B2 (en) 2007-05-10 2015-12-08 Stanley Electric Co., Ltd. Vertical alignment type liquid crystal display apparatus having improved display uniformity
CN101364394B (zh) * 2007-08-09 2012-10-31 奇美电子股份有限公司 主动矩阵型液晶显示装置的驱动方法
US8952880B2 (en) 2008-03-19 2015-02-10 Sharp Kabushiki Kaisha Shift register and liquid crystal display device for detecting anomalous sync signal
WO2009116214A1 (ja) * 2008-03-19 2009-09-24 シャープ株式会社 表示パネル駆動回路、液晶表示装置、シフトレジスタ、液晶パネル、表示装置の駆動方法
JP2009237581A (ja) * 2009-07-13 2009-10-15 Hitachi Ltd 液晶駆動装置
JP4677498B2 (ja) * 2009-07-13 2011-04-27 株式会社日立製作所 表示装置
US8775842B2 (en) 2009-09-16 2014-07-08 Sharp Kabushiki Kaisha Memory device, display device equipped with memory device, drive method for memory device, and drive method for display device
WO2011033823A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
WO2012043827A1 (ja) * 2010-10-01 2012-04-05 シャープ株式会社 表示方法
JP2013140383A (ja) * 2013-02-14 2013-07-18 Stanley Electric Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
JP3588802B2 (ja) 2004-11-17
CN1145921C (zh) 2004-04-14
EP1600931A3 (en) 2006-08-23
EP1583071A3 (en) 2006-08-23
DE69935285T2 (de) 2007-11-08
EP0974952B1 (en) 2007-02-28
CN1262761A (zh) 2000-08-09
US6522319B1 (en) 2003-02-18
CN1516102A (zh) 2004-07-28
US6900788B2 (en) 2005-05-31
EP1577874A3 (en) 2006-09-13
EP1583071A2 (en) 2005-10-05
KR20010006164A (ko) 2001-01-26
DE69935285D1 (de) 2007-04-12
EP1577874A2 (en) 2005-09-21
EP0974952A4 (en) 2004-04-14
EP1600931A2 (en) 2005-11-30
KR100654073B1 (ko) 2006-12-07
TW530286B (en) 2003-05-01
US20020175887A1 (en) 2002-11-28
EP0974952A1 (en) 2000-01-26

Similar Documents

Publication Publication Date Title
JP3588802B2 (ja) 電気光学装置及びその駆動方法、液晶表示装置及びその駆動方法、電気光学装置の駆動回路、並びに電子機器
US5844535A (en) Liquid crystal display in which each pixel is selected by the combination of first and second address lines
US6597119B2 (en) Method for driving an electro-optical device, driving circuit for driving an electro-optical device, electro-optical device, and electronic apparatus
EP2419894B1 (en) Low power active matrix display
JP2004317785A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
JPH10105085A (ja) 液晶表示装置及びその駆動方法
JP3305931B2 (ja) 液晶表示装置
JP2009205045A (ja) 電気光学装置、駆動方法および電子機器
KR20080083583A (ko) 액정 장치, 그 구동 방법 및 전자기기
JP2000112435A (ja) 表示装置の駆動方法、表示装置および電子機器
CN102087838A (zh) 用有源矩阵背板进行的视频速率ChLCD驱动
JP4049192B2 (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
JP3632697B2 (ja) 液晶表示装置及びその駆動方法、並びに電子機器
JP3578164B2 (ja) 電気光学装置及び電気光学装置の駆動回路、並びに電子機器
JP2001125071A (ja) 電気光学装置及びその駆動方法、液晶表示装置及びその駆動方法、電気光学装置の駆動回路、並びに電子機器
JP3783561B2 (ja) マトリクス型表示装置、その駆動方法および電子機器
JP3587206B2 (ja) 電気光学装置及びその駆動方法、並びに電子機器
JP2010044295A (ja) 電気光学装置、その駆動方法および電子機器
JP3632696B2 (ja) 電気光学装置及びその駆動方法、並びに電子機器
JP4650133B2 (ja) 電気光学装置、駆動方法および電子機器
JP2010044294A (ja) 電気光学装置、その駆動方法および電子機器
JP5421658B2 (ja) 双安定ネマチックのドットマトリクス液晶表示パネルの駆動方法及び駆動デバイス
WO2007010482A2 (en) Display devices and driving method therefor
JP2010026412A (ja) 電気光学装置、その駆動方法および電子機器
JP2005258177A (ja) 電気光学装置、電気光学装置の駆動回路、電気光学装置の駆動方法および電子機器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99800452.9

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 09402625

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1019997009243

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1999902863

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1999902863

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997009243

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019997009243

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1999902863

Country of ref document: EP