WO1999048147A1 - Procede pour fabriquer un dispositif semiconducteur - Google Patents

Procede pour fabriquer un dispositif semiconducteur Download PDF

Info

Publication number
WO1999048147A1
WO1999048147A1 PCT/JP1999/001366 JP9901366W WO9948147A1 WO 1999048147 A1 WO1999048147 A1 WO 1999048147A1 JP 9901366 W JP9901366 W JP 9901366W WO 9948147 A1 WO9948147 A1 WO 9948147A1
Authority
WO
WIPO (PCT)
Prior art keywords
inspection
plate member
plate
subject
wafer
Prior art date
Application number
PCT/JP1999/001366
Other languages
English (en)
French (fr)
Inventor
Ryuji Kono
Makoto Kitano
Hideo Miura
Hiroyuki Ota
Yoshishige Endo
Takeshi Harada
Masatoshi Kanamaru
Teruhisa Akashi
Atsushi Hosogane
Akihiko Ariga
Naoto Ban
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to US09/646,511 priority Critical patent/US6511857B1/en
Publication of WO1999048147A1 publication Critical patent/WO1999048147A1/ja
Priority to US10/326,663 priority patent/US7119362B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733Geometry aspects
    • G01R1/06744Microprobes, i.e. having dimensions as IC details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Wire Bonding (AREA)
  • Measuring Leads Or Probes (AREA)

Description

明 細 書 半導体装置の製造方法 背景技術
本発明は半導体装置の製造方法に係り、 特に、 検査工程の改善により半導体装 置の歩留まり向上を図った半導体装置の製造方法に関する。
従来の半導体装置は次の工程により製造されている。
• ゥ ハーに多数の素子を形成する素子形成工程
· ウェハー (被検体) に形成された多数の素子をプロ一ビング検査 (導通検 查) するプロ一ビング検査工程
'プロ一ビング検査工程終了後、 ウェハーをダイシング (集積回路ことに切 断) して複数のチップとするダイシング工程
•チップことに半導体装置としてパッケージするパッケージ工程
·半導体装置 (被検体) をバーンイン検査 (熱負荷検査) するバーンイン検査 工程
そして、 上記の各工程のうち、 プロ一ビング検査及びバーンイン検査における 被検体と外部の検査システムと接続方法は基本的に同じである。 すなわち、 被検 体上に数十ないし百数十 // m程度のピッチでパターニングされた、 数十ないし百 数十 μ πιΕ]、 厚さ 1 m前後の個々の A 1 (アルミニウム) 合金もしくはその他 の合金の電極パッドに対して、 個々に導電性の微細なプローブを機械的に接触さ せる方法が採られる。 微細なプローブとしては、 例えば W (タングステン) や N i (ニッケル) 製の先端径数十// m、 長さ数十 mmの細針が用いられる。
発明の開示
しかしながら、 上記従来技術のプローブ構造では個々のプローブを高精度に位 置決めして固定するために大きな領域を要する。 したがって、 面内により多くの プローブを配することが困難であり、 一度に検査できる電極パッド数およびチッ プ数が限られていた。
そして、 上記の問題を解決する技術が、 例えば特開平 1 _ 1 4 7 3 7 4号公報、 特開平 9 _ 1 4 8 3 8 9号公報、 特開平 9— 2 4 3 6 6 3号公報等に開示されて いる。
特開平 1— 1 4 7 3 7 4号公報では、 単一の S i単結晶平板の主平面方向に複 数の梁構造と、 それらおのおのの先端に突起を形成し、 さらに突起から梁構造の 固定端方向へ導体層を形成している。
特開平 9— 1 4 8 3 8 9号公報では、 形状の異なる三層の S i基板を積層し、 うち最下層には複数の梁構造と各梁構造の固定端近傍に圧電素子を配し、 梁構造 先端と最上層の開放面とが導通するための手段を施している。
特開平 9一 2 4 3 6 6 3号公報では、 外部と導通する突起の集合体を有する S i基板と固定板との間にエラストマを介している。
しかしながら、 特開平 1 _ 1 4 7 3 7 4号公報では、 S i基板内の配線の終端 (電極) は、 必ず S i基板内の触針 (突起) 形成面と実質同一面に形成されるた め、 同電極から先の電気接続を行うに当たって被検体が干渉する不都合がある。 また、 特開平 9— 1 4 8 3 8 9号公報では、 梁構造の途中に圧電素子を設ける 必要があり、 多数のプローブを形成する上でコスト面、 歩留まり面で大きな問題 力ある。
さらに、 特開平 9一 2 4 3 6 6 3号公報では、 検査構造体の構造において S i 基板裏面に直接エラストマが設けられているが、 梁構造を設けた場合各梁の周囲 には必ず貫通溝が形成されるので、 押圧時の圧力によりそれが被検体側に流出す る可能性がある。 また、 被検体を一括検査する際に必要な多大な荷重によってェ ッチングにより脆弱化した S i基板が破損する可能性がある。
本発明の課題は、 半導体装置製造工程の一工程である電気的特性検査工程にお いて、 ウェハーの電極パッドの大領域一括検査を可能にすることである。
上記の課題を解決するために、 本発明は、 ウェハーに多数の素子を形成する素 子形成工程と、 前記多数の素子が形成されたウェハー (被検体) をプロ一ビング 検査するプロ一ビング検査工程と、 前記多数の素子が形成されたウェハー (被検 体) をバ一ンィン検査するバ一ンィン検査工程とを有する半導体装置の製造方法 であって、 以下のように構成することを特徴とする。
( 1 ) :前記プロ一ビング検査工程及び/又は前記バーンイン検查工程には、 一 主面に導電性の突起を備え、 前記突起と、 前記一主面とは反対側の面に設けられ たパッドとが電気的に接続された検査構造体の前記突起を前記被検体の所望の位 置に押圧する工程が含まれていること。
(2) : (1) において、 前記検査構造体は一主面に導電性の突起を備え、 前記 突起と、 前記一主面とは反対側の面に設けられたパッドとが電気的に接続された 第一板材と、 前記第一板材の前記パッド形成面側に配置された第二板材であって、 前記パッドと、 前記第二板材に形成された配線とが電気的に接続された第二板材 と、 前記第一板材と前記第二板材との間に配置された第三板材であって、 ヤング 率が 6 OGP a以上の材質で形成され、 厚さが 100 μ m以上である第三板材と を備えた。
(3) : (2) において、 前記ウェハ一の前記第一板材に対向する面に形成され た検査導体部の数と、 前記第一板材の形成された電気的に独立な前記突起の数と が等しいこと。
(4) : (2) または (3) において、 前記突起は複数存在し、 隣り合う 2個の 突起を結ぶ直線上を横切る貫通溝が前記第一板材に設けられていること。
(5) : (2) 乃至 (4) のいずれかにおいて、 前記突起と前記第三板材との間 に空間が存在すること。
(6) : (1) 乃至 (5) のいずれかにおいて、 前記第一板材が実質同一平面内 に複数設けられたこと。
(7) : (1) 乃至 (6) のいずれかにおいて、 前記突起を前記被検体の所望の 位置に押圧する時に、 前記第一板材の突起以外の面の一部もしくは全域と前記被 検体とが接触すること。
本願発明者は本願発明の結果に基づき公知例調査を行ったところ、 特開平 5— 243344号公報、 特開平 6— 1 23746号公報、 特開平 7— 7052号公 報、 特開平 8—148553号公報が抽出されたが、 これらは下記の通り何れも 本願発明に関しては示唆する記載も見当たらなかった。
特開平 5— 243344号公報には、 より高密度なプロ一ブ配置を可能にする ことを目的として、 薄く柔軟性のある薄膜、 すなわちメンブレン上にめっき技術 等を用いて金属突起を複数形成し、 これを各々プローブとする構造が開示されて レ、る。 しかしながら、 平坦なメンプレンの表面に新たにめっきを積み上げたり、 あるいは導電性の突起を貼り付けたりしてそれぞれのプローブを配置 ·形成する ため、 それぞれのプローブの高さにばらつきが生じ易く、 多くのプローブを一括 して被検体の電極パッドに接触させることが困難である。 また、 めっきを積み上 げる方法によって形成されたプローブでは、 突起の表面形状が多くの場合概球面 状になり、 大きな面が被検体と接触することになり、 そのためひとつの突起と電 極パッドが導通するために大きな荷重を必要としてしまう。 また、 例えば予め高 精度かつ先端形状が鋭敏に形成されためつき型内にめっきを形成し、 めっき型を 除去して得られる高精度な突起をプローブとする方法では、 初期的な高さのばら つきは低減できるものの、 鋭敏化した先端部に荷重が集中するため塑性変形が生 じ易く、 そのため繰り返しの使用によって先端形状が鈍化してしまい、 長期の使 用が困難となり、 結果、 頻繁にプローブを交換する必要が生じて検査コストが上 昇してしまう。
特開平 6— 1 2 3 7 4 6号公報には、 合成樹脂や金属を基材として、 基材 (力 ード) に切り込みを入れて個々弾性変形可能なプローブを形成した構造が開示さ れている。 しかしながら、 プローブを形成する基材が合成樹脂や金属であるため、 被検体の材質である S iと大きな線膨張係数差を有する。 そのため、 例えばゥュ ハー全域などの大きな被検体に対応するプローブを形成すると、 検査環境の温度 変化によって基材およびウェハー面内方向に位置ずれを生じる不都合がある。 ま た、 本構造を合成樹脂で形成する場合には、 一般的な最小加工寸法が被検体の電 極パッド形成ルールに比べて大きいので、 被検体に対応した構造体の形成そのも のが困難である。 加えて、 それぞれのプローブが電極パッドと導通するためには、 プローブ形状や材質その他に応じた所定を荷重をかけることが必要であり、 合成 樹脂のような低弾性体ではその荷重を発生しうる剛性を有さず、 導通が困難であ る。 例えば形成する切り込みの寸法の工夫などによってその荷重を発生し得たと しても、 それは合成樹脂にとつて多大な引っ張りひずみをかけた結果得られるも のであり、 したがって一回の押圧の後合成樹脂には永久ひずみが発生し、 結果、 以降の押圧に際しては所望の荷重を発生し得ないことになる。 次に、 基材を金属 で形成しょうとすることは、 被検体の電極パッド形成ルールに対応した切り込み の形成そのものが困難であり、 現実的ではない。
特開平 7— 7 0 5 2号公報には、 S iあるいは金属を基材として、 梁、 突起、 金属皮膜よりなる構造体を複数形成して各突起をプローブとする構造が開示され ている。 しかしながら、 この方法では、 S i基板の中央に近い部分、 すなわち S i基板外形側面より遠い部分の突起は、 S i基板外形側面により近い部分の突 起およびそれに付随する配線をよけて S i基板外周側面まで配線を形成すること が必要になるため、 多数の突起が形成された場合には配線のレイアウトが困難に なると同時に各突起に付随する配線の長さに不整合を生じ、 結果、 電気特性を測 定するに必要な配線インピーダンス 'マッチングが不可能になる不都合がある。 特開平 8— 1 4 8 5 5 3号公報には、 S iを基材として、 異方導電膜をプロ一 ブとして、 配線を設け、 貫通孔から配線を基材裏面に連通させた構造が開示され ている。 し力 しながら、 S iよりなるテスティング基板と被検体であるウェハ一 とを、 例えばめつきではなく比較的抵抗の高レ、異方性導電膜をいわばプローブと して用いて電気的接続を行うため、 まず、 必要な所定値以下の抵抗で電気的接続 を行うために大きな押圧荷重を付与する必要があり、 次に、 被検体の電極パッド サイズに対応した微細加工プローブに対して上記のような大きな押圧荷重を与え ると、 異方導電膜中の導電体 (多くの場合金属粒子) が押圧方向と垂直な方向に 逃げ、 ますます抵抗が高くなり、 結果、 安定な電気的接続が果たされない不都合 力 s fcる。
図面の簡単な説明
図 1 . 本発明の一実施例に係る検査体構造の略断面図である。
図 2 . 本発明の他の実施例に係る検查体構造の構造図である。
図 3 . 本発明の他の実施例に係る検查体構造の構造図である。
図 4 . 本発明のさらに他の実施例に係る検查体構造の構造図である。
図 5 . 本発明のさらに他の案施例に係る検査体構造の構造図である。
図 6 . 本発明のさらに他の実施例に係る検査体構造の構造図である。
図 7 . 本発明のさらに他の実施例に係る検査体構造の構造図である。
図 8 · 本発明の一実施例に係るゥュハーの外観形態図である。
図 9 . 本発明の一実施例に係るウェハ一の外観形態図である。 図 1 0 . 本発明の一実施例に係るプロ一ビング検査工程で用いる検査システム の本体部分の一部を示す略分解図である。
図 1 1 . 本発明の一実施例に係る第一板材 1の突起形成面の反対面から見た略 斜視図である。
図 1 2 . 本発明の一実施例に係るコンタクタの部分的詳細図である。
発明を実施するための最良の形態
以下、 本発明の一実施形態を図面を参照して説明する。
図 1 0は本発明に係るプロ一ビング検査工程で用いる検査システムの本体部分 の一部を示す略分解図である。 本検査システムには、 検査すべきウェハ一 2を加 熱するための加熱装置およびウェハー 2を固定するための真空吸着装置を内蔵し、 かつウェハーと検査構造体との相対距離を制御するための駆動機構を備えたゥェ ハ一ステージ 1 0 0が設けられ、 ウェハ一はこのウェハ一ステ一ジ 1 0 0上に、 その検查面の反対面が対向するように載置 ·固定され、 通常 9 0ないし 1 2 0 °C 程度に加熱,制御される。 ウェハーの鉛直上方には、 前記検査構造体が、 そのう ち第二板材 6を本検査システムと機械的に固定することによって装着される。 こ のとき、 当然のことながら検査構造体はその第一板材 1が被検ゥェハーに直接対 峙するような向きをとる。 なお、 第一板材 1と第二板材 6とは、 検査システムに 装着される前に以下に詳述する所定の方法により機械的に一体化されている。 第一板材 1は、 通常前記ウェハ一 2と実質同一以上の外径の S iを基材として 形成される。 このことは、 ゥヱハー全域内の検査すべき全電極パッドの位置に対 応するプローブを形成することを可能とするためであり、 結果的にゥヱハー全体 を一括して押圧すなわち検査することを可能ならしめる。
本プロ一ビング検査工程は、 上記検查システムに固定されたゥェハーならびに 検査構造体の、 対応すべき電極パッドと突起との位置合わせを行った後、 両者を 相対的に接近 ·接触させ、 所定の押圧量まで押圧することによって行われる。 このような形態でプロ一ビング検査工程を経たウェハ一 2は、 その中の各チッ プ単位で L S I回路導通の良 '不良がテスタにより判定される。 この結果は、 各 チップについて導通修復の要否、 次に行うバーンイン工程においてそれぞれのチ ップに所定の負荷を与える必要性の有無、 ないしはそのバ一ンィン工程の結果の 如何を返す必要性の有無を判断するデータとして用いられる。
さて、 本実施形態の半導体装置の製造方法は次の工程を含んでいる。
• ウェハ一に多数の素子を形成する素子形成工程
'複数の素子が形成されたウェハ一をプロ一ビング検査 (導通検査) するプロ 一ビング検査工程
•複数の素子が形成されたウェハーをバーンイン検査 (熱負荷検査) するバー ンィン検査工程
以下、 各工程ごとにその詳細を説明する。
〔素子形成工程〕
素子形成は単結晶 S iインゴットを薄くスライスして表面を鏡面研磨したゥェ ハーに対して、 製造する素子の仕様ことに多数の単位工程を経て行われる。 その 詳細を述べることは省略するが、 たとえば一般的な C一 M O S
(,Com l r eme n t a r y Me t a l Ox i d e
S em i c o n d u c t o r) の場合、 大きく分けて、 ウェハ一基板の P型、 N 型形成工程、 素子分離工程、 ゲート形成工程、 ソースノドレイン形成工程、 配線 工程、 保護膜形成工程などを経て形成される。
なお、 この状態において、 上記ウェハーは図 8、 9に示す外観形態を呈する。 ウェハ一 2内に形成されるチップ 21のひとつの大きさは、 例えばその一辺が数 mm〜数十 mm程度であり、 またそれぞれには数 H ^〜数百の電極パッド 21 1が 設けられている。 なお、 各電極パッド 21 1の表面は、 通常その一辺が数十
〜百数十 Atmの四辺形として形成されている。 また、 表面の保護膜は、 上記電極 パッド 21 1の直上部を避けて、 他の回路部分に対して通常数〜数十// m程度の 厚さに均一に形成されている。
P型、 N型形成工程はウェハ一表面に Bや Pのイオン打ち込みを行い、 後に拡 散により表面上で引き延ばすものである。
素子分離工程は上記の表面に S i酸化膜を形成し、 領域選択のための窒化膜パ ターニングを施し、 パターニングされない部分の酸化膜を選択的に成長させるこ とにより、 個々を微細素子に分離するものである。
ゲート形成工程は上記の各素子間に厚さ数 nmのゲート酸化膜を形成し、 その 上部にポリ S iを C VD (Ch e m i c a l V a p o r
De p o s i t i o n) 法により堆積した後、 所定寸法に加工し電極を形成する ものである。 ソース/ドレイン形成工程は、 ゲート電極形成後に Pや Bなどの不 純物をイオン打ち込みし、 活性化ァニールによってソース Zドレイン拡散層を形 成するものである。
配線工程は A 1配線や層間絶縁膜などを積み重ねることにより、 上記で分離し た各素子を電気的につなぎ合わせる工程である。
保護膜形成工程は上記のようにして形成された微細素子への外部からの不純物 や水分の進入を阻止したり、 後に回路をパッケージングする際の機械的ストレス を緩和させるために行う工程であり、 回路表面に保護膜を形成するものである。 一枚のウェハ一は厚さ数百 μ m、 直径 4インチないし 8ィンチ程度の大きさで あり、 上記の工程を経てこの表面に例えば DRAM (Dy n am i c
Ramd om Ac c e s s Memo r y) の場合で 200ないし 400個の 回路が形成される。 一つの回路の大きさは一辺数ないし十数 mmであり、 また一 回路中には数十ないし数百の電極パッドか設けられる。 各電極パッド表面は一辺 数十 μ mの四辺形をなしている。
〔プロ一ビング検査工程〕
素子形成工程で形成した各素子の電気信号の導通を検査する工程であり、 通常、 プローブ装置を用いて各プロ一ブを回路中の電極パッドに一つずつ接触させるこ とにより行う。
〔バーンイン検査工程〕
回路に熱的、 電気的ストレスを付与して不良を加速選別する検査工程である。 この工程もプロ一ビング検査工程と同様の方法によつて電極パッドに各プロ一ブ を接触させる。
さて、 図 1は本発明に係るプロ一ビング検査工程及びバーンィン検査工程で用 いる検査体構造を示す略断面図である。 第一板材 1は単一の S i平面基板をエツ チングして被検体 2に対向する面に突起 1 1群を形成したものである。
第一板材 1の構造について図 1 1、 1 2を用いて詳述する。 図 1 1は、 第一板 材 1の、 突起形成面の反対面から見た略斜視図である。 また、 図 1 2は、 同コン タクタの各構成要素を詳しく説明するために部分的に拡大および切断した略斜視 図であり、 図 1 2 Aは添付図 4と同一方向から見た図、 および図 1 2 Bはその反 対面から見た図である。 図 1 1、 図 1 2 A、 図 1 2 Bの各図において、 第一板材 1は、 被検体であるウェハ一の電極パッドに対応する位置に錘状の突起 1 1がそ れぞれ形成される。
この突起 1 1は、 その周囲の S iを例えば異方性エッチングすることによって 得られる、 第一板材 1と一体の S i コアに対して導電性の被膜を形成したもので ある。
突起 1 1群の先端は被検体 2と外部との導通を得るための配線パターン 1 2が、 ウェハープロセス技術を用いて形成されており、 配線パターン 1 2は第一板材 1 に設けられた貫通孔 1 3を経て第一板材の突起 1 1群を形成した面とは反対側の 面 (以下、 裏面という。 ) まで電気的につながつている。 第一板材 1の裏面には、 配線パターン 1 2の端部に形成されたパッド 1 2 1部を除いて絶縁膜 3が設けら れている。
第一板材 1の裏面には第三板材 4が接合されている。 第三板材 4は、 第一板材 の平坦性確保、 補強の目的で用いるものである。 したがって S i、 A 1 N、 金属、 あるいはガラスなど、 上記の目的を達しうる相応の剛性を有する部材かつ寸法に より構成されることが望ましい。 実際にはヤング率が 6 O G P a以上のものが望 ましく、 また、 厚さが 1 0 0 μ πι以上の部材により構成される。 第三板材 4のさ らに裏面には、 エラストマ 5が設けられており、 さらにその裏面に第二板材 6が 設けられている。 第二板材 6は、 導通構造体 7と外部の検査システムとの導通を 果たすこと、 ならびに検査構造体の押圧に必要な相応の剛性を供することを目的 とする。 そのため、 一般には多層の導通配線が展開されたガラスエポキシ多層プ リント基板が用いられる。 また、 プローブ数が多い、 導通に必要な荷重が大きい、 プローブ形成領域が広いなどの要因によって全体的な大きな曲げ荷重が作用する ことが想定される場合には、 材質を金属ないしはセラミックなどより高剛性なも のにしてもよい。 エラストマ 5は、 第一板材 1の突起 1 1群を形成した主面が被 検体面に対して相対的に傾いていた場合、 その向きを被検体に倣わせること、 お よび被検体と第一板材との押し付け量のばらつきに伴う荷重ばらつきを低減させ る目的で用いられる。 したがって、 通常はヤング率が小さく、 例えばゴム弾性的 挙動を示すヱラストマが用いられる。 あるいは、 複数のコイルばねなどを面内に 一つもしくは複数配置してもよい。 導通構造体 7は、 ここでは配線パターン 1 2 と第二板材 6との導通を図るために用いられる。 導通構造体 7は、 例えば 1 . 5 mm以下の隣接ピッチに対応する微細なスプリング付きコンタク トプローブが用 いられる。 またあるいは、 導通構造体 7として 1 . 5 mm以下の微細なピッチに 対応するはんだボール、 A g (銀) などの金属粒子を配合した導電性ペース トを 用いてもよい。
また第一板材 1は、 S iの代わりにポリイミ ドなどの有機板材面内に導体のめ つきによって突起 1 1群、 配線パターン 1 2を形成したものを用いてもよい。 矢 印 3 1は導通経路の一例を示す。
図 2は本発明の他の実施例に係る検査構造体の第一板材の構造を示し、 図 2 A は上面図、 図 2 Bは側面図、 図 2 Cは下面図をそれぞれ示す。 各図において領域 R 1は被検体のうち一つのチップの面積に対応している。 また中心より左の 2チ ップ分の領域 R 2は隣接する突起 1 1同士の間に第一板材 1を厚さ方向に貫通す るスリット 1 4を形成し、 結果的に各突起 1 1を独立の梁構造の上に設けたもの であり、 右の 2チップ分の領域 R 3はそれを施さない例である。 いずれの場合も、 図 2 Bから明らかなように、 各突起 1 1の裏面は第一板材 1を例えばエッチング で薄く形成し、 梁構造の上部に空間ができるよう構成されている。 領域 R 2はス リットがあるため、 押圧時に各突起 1 1が独立にたわむことができ、 したがって 各突起ごとの対応する電極パッドとの相対距離が、 突起および電極パッドの高さ ばらつき、 あるいは第一板材とウェハ一との相対的な面勾配などによって不連続 的に変化し、 その結果各突起ごとの実質押圧量が変化する場合にもそれぞれ独立 に導通することが可能である。 配線パターン 1 2は第一板材 1の厚さ方向を貫通 した後、 第一板材 1の裏面で貫通部とは異なる位置でパッド 1 2 1を形成してい る。 このように構成すれば、 被検体のパッドおよびそれに対応する突起の配列ピ ツチが非常に微細な場合でも、 裏面の配線パターン 1 2 1 2を通じてパッド 1 2 1の配列ピッチをそれよりも大きくすることが可能となる。 このように配列ピッ チを大きくすることは、 導通構造体によるパッド 1 2 1と第二板材との電気的接 続を容易かつ安価にするものであり、 接続信頼性を高く保つ上で必要な措置であ る。 なお、 形成されるパッ ドの数や、 検査すべきウェハ一の電極パッドの配列形 態などによっては、 第一板材の裏面の配線パターン 1 2 1 2を配置するスペース が確保できない場合がある。 このようなときには、 第一板材の突起形成面の配線 パターン 1 2の操作によって各貫通孔の間隔を調整した後、 第一板材裏面におい て貫通孔部をそのままパッド 1 2 1として導通構造体 7を接続することが必要と なる。 図 3は図 2で示した第一板材を用いて構成した検査構造体の断面図である。 図 4は本発明のさらに他の実施例に係る検査構造体の第一板材の構造を示し、 図 4 Aは上面図、 図 4 Bは側面図をそれぞれ示す。
本実施例においては、 図 4 Bに示すように、 第三板材 4には貫通孔 4 1が、 第 ー板材 1のパッド 1 2 1に対応する位置に設けられており、 ノ、。ッド 1 2 1との接 触部から第三板材 4の上面にかけて配線パターン 4 2が設けられている。 配線パ ターン 4 2は貫通孔 4 1とは異なる位置でパッド 4 2 1を構成している。 また導 通構造体 7は、 第三板材 4のパッド 4 2 1と第二板材 6とを接続している。
本実施例は第三板材 4に配線パターン 4 2を形成するため、 先の実施例 (図 3 ) に較べ構造が複雑になる。 しカゝし、 先の実施例 (図 3 ) では、 導通構造体 7 と接触するパッドの位置が、 薄くエッチングした梁構造部を避ける必要があった のに対し、 本実施例ではその必要がないため、 突起 1 1の数が非常に多い場合で も、 パッド配置冗長性の向上、 配線形状自由度向上の作用により、 容易にかつ高 密度にそれらを配置することが可能になる。
なおここでも、 形成されるパッドの数や、 検査すべきウェハーの電極パッドの 配列形態などによって、 第三板材の裏面の配線パターン 4 2を配置するスペース が確保できない場合には、 第三板材の貫通孔部にそのまま導通構造体を接続する ことが必要となる。
図 5は本発明のさらに他の実施例に係る検査構造体の第一板材の構造を示し、 図 5 Aは断面図、 図 5 Bは下面図をそれぞれ示す。
本実施例では、 第一板材 1は実質的に同一面内に複数配置されている。 これら は単一の第三板材 4に接着剤により接合することで達成される。 ただし、 第三板 材 4は、 実際の寸法や配置の状態に合わせ、 複数存在してもよい。 この実施例は、 例えば被検体であるウェハー全面など、 より大領域を一括して検査する際に採ら れる。 これは、 これまで述べたように、 ひとつの第一板材の投影面内に存在する 検査すべきパッド数からの導通経路を、 当該の第一板材内に全て形成することに より達せられるものである。
ここで、 第一板材の投影面内に存在する被検体の検査すべきパッド (図示せ ず) の導通経路が、 第一板材内において第一板材の投影面内に全て存在するよう に構成されているため、 本発明の目的を達することができる。
図 6は本発明のさらに他の実施例に係る検査構造体の被検体検査時の状態を示 し、 特に被検体と第一板材 1の突起部近傍のみの断面図である。 本実施例におい て、 第一板材 1は被検体 2の保護膜 2 1に裏面を接触し、 突起 1 1の導電膜 2 2 との接触位置と、 第一板材 1の裏面と保護膜 2 1との接触位置の高さの差を、 梁 部 1 5のたわみによって吸収している状態を示している。 この検査方法の形態は、 第一板材 1全域にわたる各突起の A 1膜接触圧力を均一に制御する上で重要であ る。 すなわち、 止むを得ず生じる第一板材 1と被検体との主面同土の相対的な勾 配や、 両者の面内のうねり、 凹凸あるいは被検体の第一板材への押し付け量のば らつきにより生じる梁部 1 5のたわみ Vの変化に基づく荷重の変化を、 第一板材 1裏面を保護膜 2 1に接触させることにより相対的にキャンセルできるためであ る。 したがって、 突起 1 1が A 1膜 2 2を押圧する荷重は、 常に梁部のたわみに より一定値に制御でき、 梁の材質、 寸法を適正化するだけで常に所望の安定した 荷重量が得られる。 このとき、 第一板材 1に S iを用いている場合は、 梁部 1 5 の下端部 1 5 1に作用する引っ張り応力が約 2 G P a ± 1 G P aを超えないよ うにすることが、 梁部 1 5の破損を防止する上で重要であり、 かつ安定導通を図 るためには突起先端に作用する荷重を 1 g f 以上にする必要がある。 実験の結果、 この両者の条件を満たす梁寸法は、 長さ Lが 0 . 8から 2 mm、 厚さ t pが 3 0 から 5 0 // m、 幅を被検体のパッド 2 3のレイアウトの最小ピッチに対応させ、 たわみ Vを 1 5 // m以下とし、 これらに対応するために突起高さ h pを 2 0から 4 0 /x mに設定することが有効であることがわかった。 また、 梁部の寸法精度を 高く、 かつ均一に形成できる場合には、 V値を S iの強度により近づけて設計す ることが可能になるので、 このような場合に限って梁部の形状はいわゆる片持ち 梁でもよく、 このときには L値を小さくでき、 より高密度に各構成要素を配置す ることを可能とする利点をもたらす。
本実施形態のように各突起の裏面をその周囲よりも薄く加工することは、 押圧 の際に第一板材中の同部分を選択的にたわませることを目的とするものである。 このことは、 突起および電極パッドに、 主目的である導通に要する押圧荷重に比 ベ格段に大きな過荷重が作用することによつて両者を損傷させるなどの不都合を 招くことなく、 第一板材とウェハーとの間に止むを得ず生じる相対面勾配あるい はそれら両者の反りやたわみによる均一押圧への悪影響を除去する上で重要な施 策である。
図 7は本発明のさらに他の実施例に係る検査構造体の略断面図である。 本実施 例は、 図 5で述べた検査構造体を被検体の所望の位置に接触させた状態で、 これ らを剛な構造のケーシングにてパッキングしたものである。 これは上述したよう なバーンイン検査を、 例えばウェハー全域にわたって一括に行うといった大領域 検査の形態を示している。 このようにパッキングすることは、 高精度に押圧した ままで可搬性を持たせることを目的としており、 この状態にしたものを複数一括 して電気加熱炉の中に搬入し、 所望の高温状態を与えることによって、 多数のゥ 工ハーを一括してバーンィン検査することが可能である。
本発明によれば、 半導体装置製造工程の一工程である電気的特性検査工程にお いて、 被検体の電極パッドの大領域一括検査が可能となる。

Claims

請求の範囲
1 . ウェハーに多数の素子を形成する素子形成工程と、 前記多数の素子が形成 されたウェハ一 (被検体) をプロ一ビング検査するプロ一ビング検査工程と、 前 記多数の素子が形成されたウェハ一 (被検体) をバーンイン検査するバーンイン 検査工程とを有する半導体装置の製造方法であって、
前記プロ一ビング検査工程及び/又は前記バーンィン検査工程には、 一主面に導 電性の突起を備え、 前記突起と、 前記一主面とは反対側の面に設けられたパッド とが電気的に接続された検査構造体の前記突起を前記被検体の所望の位置に押圧 する工程が含まれていることを特徴とする半導体装置の製造方法。
2 . 請求項 1において、 前記検査構造体は一主面に導電性の突起を備え、 前記 突起と、 前記一主面とは反対側の面に設けられたパッドとが電気的に接続された 第一板材と、 前記第一板材の前記パッド形成面側に配置された第二板材であって、 前記パッドと、 前記第二板材に形成された配線とが電気的に接続された第二板材 と、 前記第一板材と前記第二板材との問に配置された第三板材であって、 ヤング 率が 6 O G P a以上の材質で形成され. 厚さが 1 0 0 / m以上である第三板材と を備えていることを特徴とする半導体装置の製造方法。
3 . 請求項 2において、 前記被検体の前記第一板材の検査対象範囲に形成され た検査対象導体部の数と、 前記第一板材に形成された電気的に独立した前記突起 の数とが等しいことを特徴とする半導体装置の製造方法。
4 . 請求項 2または請求項 3において、 前記突起は複数存在し、 隣り合う 2個 の前記突起を結ぶ直線上を横切る貫通溝が前記第一板材に設けられていることを 特徴とする半導体装置の製造方法。
5 . 請求項 2乃至請求項 4のいずれかにおいて、 前記突起と前記第三板材との 間に空間が存在することを特徴とする半導体装置の製造方法。
6 . 請求項 1乃至請求項 5のいずれかにおいて、 前記第一板材が実質同一平面 内に複数設けられたことを特徴とする半導体装置の製造方法。
7 . 請求項 1乃至請求項 6のいずれかにおいて、 前記突起を前記被検体の所望 の位置に押圧する時に、 前記第一板材の突起以外の面の一部もしくは全域と前記 被検体とが接触することを特徴とする半導体装置の製造方法。
PCT/JP1999/001366 1998-03-19 1999-03-18 Procede pour fabriquer un dispositif semiconducteur WO1999048147A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US09/646,511 US6511857B1 (en) 1998-03-19 1999-03-18 Process for manufacturing semiconductor device
US10/326,663 US7119362B2 (en) 1998-03-19 2002-12-23 Method of manufacturing semiconductor apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP06978698A JP4006081B2 (ja) 1998-03-19 1998-03-19 半導体装置の製造方法
JP10/69786 1998-03-19

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US09/646,511 A-371-Of-International US6511857B1 (en) 1998-03-19 1999-03-18 Process for manufacturing semiconductor device
US09646511 A-371-Of-International 1999-03-18
US10/326,663 Continuation US7119362B2 (en) 1998-03-19 2002-12-23 Method of manufacturing semiconductor apparatus

Publications (1)

Publication Number Publication Date
WO1999048147A1 true WO1999048147A1 (fr) 1999-09-23

Family

ID=13412800

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/001366 WO1999048147A1 (fr) 1998-03-19 1999-03-18 Procede pour fabriquer un dispositif semiconducteur

Country Status (7)

Country Link
US (2) US6511857B1 (ja)
JP (1) JP4006081B2 (ja)
KR (1) KR100384287B1 (ja)
CN (2) CN1155070C (ja)
MY (1) MY122226A (ja)
TW (1) TW429592B (ja)
WO (1) WO1999048147A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6551857B2 (en) * 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
JP2001091543A (ja) 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置
JP2002090390A (ja) 2000-09-20 2002-03-27 Hitachi Ltd 半導体装置の検査装置及びそれを用いた半導体の製造方法
JP2002110751A (ja) * 2000-10-03 2002-04-12 Hitachi Ltd 半導体集積回路装置の検査装置および製造方法
JP4041663B2 (ja) 2001-09-12 2008-01-30 株式会社ルネサステクノロジ 半導体装置及びその検査装置
KR100726059B1 (ko) * 2002-01-23 2007-06-08 피닉스 프리시젼 테크날로지 코포레이션 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성
AU2003248273A1 (en) * 2002-07-12 2004-02-02 Mitsubishi Chemical Corporation Analytical chip, analytical chip unit, analyzing apparatus, method of analysis using the apparatus, and method of producing the analytical chip
US6912437B2 (en) * 2002-09-30 2005-06-28 Advanced Micro Devices, Inc. Method and apparatus for controlling a fabrication process based on a measured electrical characteristic
JP4465995B2 (ja) * 2003-07-02 2010-05-26 株式会社日立製作所 プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP5370323B2 (ja) * 2010-09-22 2013-12-18 富士電機株式会社 プローブユニット
CN104049316B (zh) * 2013-03-11 2017-06-16 赛恩倍吉科技顾问(深圳)有限公司 光通讯模组组装装置
CN109590940B (zh) * 2017-09-30 2021-08-24 创新服务股份有限公司 精密组装机构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0850146A (ja) * 1994-06-03 1996-02-20 Hitachi Ltd 接続装置およびその製造方法
JPH08220140A (ja) * 1995-02-14 1996-08-30 Nippon Denshi Zairyo Kk プローブカードの製造方法及びプローブカード

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPH01147374A (ja) 1987-12-04 1989-06-09 Hitachi Ltd マイクロプローバ
US5408190A (en) * 1991-06-04 1995-04-18 Micron Technology, Inc. Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
JPH05211219A (ja) * 1991-03-18 1993-08-20 Matsushita Electron Corp 半導体記憶装置のバーンイン方法
US5180977A (en) 1991-12-02 1993-01-19 Hoya Corporation Usa Membrane probe contact bump compliancy system
JPH06123746A (ja) 1992-10-12 1994-05-06 Tokyo Seimitsu Co Ltd プローブカード
JPH06213930A (ja) 1993-01-19 1994-08-05 Nippon Steel Corp シリコンウェハを利用したプローブカード
JPH06230030A (ja) 1993-01-29 1994-08-19 Nippon Steel Corp シリコンウェハを利用したプローブカード
JPH077052A (ja) 1993-06-16 1995-01-10 Seiko Epson Corp 電気特性測定用プローブ
US5986459A (en) * 1994-03-18 1999-11-16 Fujitsu Limited Semiconductor device testing carrier and method of fixing semiconductor device to testing carrier
JPH08148533A (ja) 1994-11-15 1996-06-07 Nec Corp 半導体ウェハの試験装置及び試験方法
JP3838381B2 (ja) 1995-11-22 2006-10-25 株式会社アドバンテスト プローブカード
JPH09243663A (ja) 1996-03-05 1997-09-19 Fujikura Ltd コンタクトプローブ
JP3022312B2 (ja) * 1996-04-15 2000-03-21 日本電気株式会社 プローブカードの製造方法
US6072323A (en) * 1997-03-03 2000-06-06 Micron Technology, Inc. Temporary package, and method system for testing semiconductor dice having backside electrodes
US5931685A (en) * 1997-06-02 1999-08-03 Micron Technology, Inc. Interconnect for making temporary electrical connections with bumped semiconductor components
US6245444B1 (en) * 1997-10-02 2001-06-12 New Jersey Institute Of Technology Micromachined element and method of fabrication thereof
US6380755B1 (en) * 1998-09-14 2002-04-30 Tokyo Electron Limited Testing apparatus for test piece testing method contactor and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0850146A (ja) * 1994-06-03 1996-02-20 Hitachi Ltd 接続装置およびその製造方法
JPH08220140A (ja) * 1995-02-14 1996-08-30 Nippon Denshi Zairyo Kk プローブカードの製造方法及びプローブカード

Also Published As

Publication number Publication date
KR20010041998A (ko) 2001-05-25
US7119362B2 (en) 2006-10-10
CN1538515A (zh) 2004-10-20
CN1293824A (zh) 2001-05-02
US20030092206A1 (en) 2003-05-15
JP4006081B2 (ja) 2007-11-14
KR100384287B1 (ko) 2003-05-16
CN1155070C (zh) 2004-06-23
CN1299344C (zh) 2007-02-07
TW429592B (en) 2001-04-11
US6511857B1 (en) 2003-01-28
JPH11274251A (ja) 1999-10-08
MY122226A (en) 2006-03-31

Similar Documents

Publication Publication Date Title
JP4323055B2 (ja) 半導体装置試験用コンタクタ及びその製造方法
JP4145293B2 (ja) 半導体検査装置および半導体装置の製造方法
TWI292602B (ja)
US6246245B1 (en) Probe card, test method and test system for semiconductor wafers
US6507204B1 (en) Semiconductor testing equipment with probe formed on a cantilever of a substrate
US7795892B2 (en) Probe card
US8468690B2 (en) Holding member for use in test and method for manufacturing same
WO1999048147A1 (fr) Procede pour fabriquer un dispositif semiconducteur
WO2005003793A1 (ja) プローブカード及びプローブシートまたはプローブカードを用いた半導体検査装置および半導体装置の製造方法
JP4896963B2 (ja) ウエハ状計測装置及びその製造方法
JP2003207523A (ja) コンタクタ及びその製造方法並びにコンタクト方法
US6828810B2 (en) Semiconductor device testing apparatus and method for manufacturing the same
US20060046528A1 (en) Electrical connector design and contact geometry and method of use thereof and methods of fabrication thereof
EP1155331A1 (en) Text probe interface assembly and manufacture method
KR100319130B1 (ko) 반도체웨이퍼의전기적특성측정용미세캔티레버형탐침
JPH077052A (ja) 電気特性測定用プローブ
TW508712B (en) Probe structure and method for manufacturing the same
JP2009002865A (ja) プローブカード及び電子部品試験装置
JPH11154694A (ja) ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JP2679684B2 (ja) 異方導電フィルム及び異方導電フィルムを用いた半導体ウェハ測定治具
JP2002134572A (ja) 半導体素子検査装置
JP2004245671A (ja) プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法
JPH11258269A (ja) 半導体装置用コンタクタ
JP5428001B2 (ja) 耐性評価用ウェハ及び耐性評価方法
JPH0750325A (ja) プローブ装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99804201.3

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020007010326

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09646511

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 1020007010326

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020007010326

Country of ref document: KR