WO1999060627A1 - Elektronische baugruppe - Google Patents

Elektronische baugruppe Download PDF

Info

Publication number
WO1999060627A1
WO1999060627A1 PCT/DE1999/001353 DE9901353W WO9960627A1 WO 1999060627 A1 WO1999060627 A1 WO 1999060627A1 DE 9901353 W DE9901353 W DE 9901353W WO 9960627 A1 WO9960627 A1 WO 9960627A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
contacts
shielding
shield
external
Prior art date
Application number
PCT/DE1999/001353
Other languages
English (en)
French (fr)
Inventor
Thomas Zeiler
Gerold GRÜNDLER
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO1999060627A1 publication Critical patent/WO1999060627A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

Die Baugruppe umfaßt einen Halbleiterbaustein (1), der auf der Oberseite (2a) eines Substrats (2) angeordnet ist. An der Substratunterseite (2b) ist eine zweidimensionale Anschlußanordnung (20) vorgesehen, die einzelne äußere substratkantennahe Außenkontakte (16) und von diesen umlaufend umgebene Innenkontakte (14) hat. Zur Gewährleistung einer hochfrequenten Abschirmung liegen die Außenkontakte (16) auf Abschirmpotential (30), ist auf die Substratoberseite (2a) eine elektrisch leitende Abschirmung (28) aufgebracht, die den Halbleiterbaustein überdeckt und ebenfalls auf Abschirmpotential (30) liegt. Zumindest ein Innenkontakt (14) ist mit einem hochfrequenten Signal (HF) beaufschlagt.

Description

Beschreibung
Elektronische Baugruppe
Die Erfindung liegt auf dem Gebiet der Anschluß- und Abschirmtechnik von Halbleiter-Bauteilen mit Hochfrequenz-Applikation und betrifft eine elektronische Baugruppe mit mindestens einem Halbleiterbaustein und mit einem Substrat, auf dessen Oberseite der Halbleiterbaustein angeordnet ist und an dessen Unterseite eine zweidimensionale Anschlußanordnung vorgesehen ist, die äußere, substratkantennahe Außenkontakte und von diesen umlaufend umgebene Innenkontakte aufweist, die zumindest teilweise mit Anschlußflecken des Halbleiterbauteils elektrisch verbunden sind.
Eine derartige Baugruppe ist beispielsweise aus der Veröffentlichung „Electrical Characterization of BGA Packages" von C. atei und A.P.Agrawal in 1997 Proceedings 47th ECTC, IEEE, Seiten 1087 bis 1093, in Form eines sog. Plastic Ball-Grid- Arrays (PBGA) bekannt. Bei dieser Baugruppe ist ein Halbleiterbaustein über entsprechende Flecken (Kontakte oder Pads) z.B. mittels Drahtbonden mit korrespondierenden Anschlußflek- ken auf der Oberseite eines Substrats verbunden. Die Anschlußflecken können über auf der Substratoberseite verlau- fende und das Substrat durchdringende Leiterbahnen mit an der Substratunterseite ausgebildeten Kontakten elektrisch verbunden sein. Diese Kontakte sind in einer Ebene (zwei-di- mensional) in mehreren Spalten und Zeilen regelmäßig (d.h. im Raster) angeordnet und beispielsweise von Lotkugeln (Balls) bedeckt. Aus dieser Anordnung und Kontaktierbarkeit leitet sich der Begriff „Ball-Grid-Array (BGA) " ab, der zur üblichen Bezeichnung derartiger Anschlußanordnungen geworden ist. In ähnlicher Weise aufgebaute Anschlußanordnungen, bei denen beispielsweise Stifte als externe Anschlußkontakte dienen, werden in analoger Weise als „Pin-Grid-Arrays (PGA)" bezeichnet.
Die einzelnen externen Anschlußkontakte können rasterförmig im wesentlichen die gesamte- Substratunterseite bedecken oder aber auch in Form eines umlaufenden äußeren Bandes jeweils mehrerer paralleler Anschlußkontakte und/oder im zentralen Bereich als inselartiges Array angeordnet sein. Der auf der Substratoberseite angeordenete Halbleiterbaustein kann zusam- men mit den Bonddrähten von eine Schutzmasse bedeckt oder in eine Preßmasse eingekapselt sein.
Derartige Baugruppen erlauben auf vergleichsweise geringem Anschluß-Platzbedarf eine sehr hohe funktionale Integration. Sollen derartige Baugruppen jedoch im hochfrequenten Bereich (mit beispielsweise Frequenzen von mehr als 500 MHz) betrieben werden, erfordert ein störungsfreier Betrieb bzw. ein Schutz anderer benachbarter Ξchaltungsteile und/oder der Umwelt eine ausreichende elektromagnetische Abschirmung.
Dazu könnten grundsätzlich von anderen Baugruppen bekannte Abschirmmaßnahmen (beispielsweise die Verwendung einer leitfähigen Beschichtung des Halbleiterbausteins, Verwendung spezieller Abdeckmaßen oder einer separaten Abschirmung des Bau- teils) in Betracht bezogen werden. Diese Abschirmmaßnahmen haben jedoch bei den eingangs beschriebenen Baugruppen konstruktionsgemäß nur eine begrenzte Wirksamkeit und sind mit erheblichem zusätzlichen Aufwand verbunden.
Die Aufgabe der Erfindung besteht daher in der Ausbildung einer elektronischen Baugruppe dahingehend, daß eine hochfrequente Abschirmung mit einfachen Mitteln zuverlässig gewährleistet ist. Zur Lösung dieser Aufgabe ist bei einer elektronischen Baugruppe der eingangs genannten erfindungsgemäß Art vorgesehen, daß die Außenkontakte auf Abschirmpotential liegen, daß auf die Substratoberseite eine elektrisch leitende Abschirmung aufgebracht ist, die den Halbleiterbaustein umgibt und die ebenfalls auf Abschirmpotential liegt, und daß zumindest ein Innenkontakt mit einem hochfrequenten Signal beaufschlagt ist .
Ein wesentlicher Vorteil der erfindungsgemäßen Baugruppe besteht darin, daß zusätzliche Material- und Montagekosten für die hochfrequente Abschirmung auf ein Minimum beschrankt werden können, und dennoch eine kompakte Konstruktion der Baugruppe erhalten bleibt. Die Abschirmung ist vorteilhafter- weise äußerst platz- und gewichtssparend. Dies ist insbesondere z.B. bei portablen Geräten (beispielsweise Mobilfunktelefonen) von erheblicher Bedeutung. Ein weiterer Vorteil der Erfindung besteht darin, daß die Substratoberseite vergleichsweise frei-gestaltet werden kann, solange gewahrlei- stet ist, daß auf der Substratoberseite die hochfrequenzsensiblen Bereiche innerhalb der Abschirmung und auf der Substratunterseite die mit hochfrequenten Signalen beaufschlagten externen Kontakte (Innenkontakte) innerhalb der von den Außenkontakten gebildeten umlaufenden Abschirmung liegen.
Eine konstruktiv bevorzugte Ausgestaltung der Erfindung sieht vor, daß die Abschirmung von einer Metallkappe gebildet ist.
Eine hinsichtlich der Positionierung und der Montage der Ab- schirmung bevorzugte Weiterbildung der Erfindung besteht darin, daß auf der Substratoberseite eine umlaufende oder umlaufende partielle Metallisierung vorgesehen ist, die auf Abschirmpotential liegt und mit der die Abschirmung elektrisch leitend verbunden ist. Obwohl eine besonders gute Abschirmwirkung durch eine vollständig geschlossene Abschirmung - z.B. durch eine vollständig geschlossene und dicht mit der Metallisierung verbundene leitende Kappe - auf der Substratoberseite erzielbar ist, kann oft auch bereits eine teiloffene Abschirmung ausreichend sein. Bei Frequenzen von 1 bis 2 GHz haben sich Spalte oder Öffnungen von bis zu 3 mm in der Abschirmung bzw. deren Kon- taktierung als unschädlich erwiesen. Dies hat den Vorteil einer leichteren Realisierbarkeit.
Eine anschlußtechnisch bevorzugte Fortbildung der Erfindung sieht vor, daß die Metallisierung mit zumindest einem Außenkontakt elektrisch verbunden ist.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand einer Zeichnung näher erläutert; es zeigen:
Figur 1 Eine erfindungsgemäße elektronische Baugruppe im
Querschnitt und
Figur 2 Die Ansicht von externen Anschlußkontakten auf ei- ner Substratunterseite.
Die in Figur 1 erheblich vergrößert dargestellte Baugruppe enthält einen Halbleiterbaustein 1, der auf einem Substrat 2 in an sich bekannter Klebetechnik fixiert ist. Selbstver- ständlich können auf dem Substrat weitere elektronische Bauelemente und/oder Halbleiterbausteine (Chips) angeordnet sein. Anschlußpads (Kontaktflecken) 3 des Halbleiterbausteins 1 sind über Bonddrähte 4 mit Kontaktflecken 6 auf der Oberseite 2a des Substrats 2 verbunden. Die Kontaktflecken 6 sind als Enden oder Bestandteile von Leiterbahnen 8 ausgebildet, die sich auf der Substratoberseite 2a erstrecken und in an sich bekannter Weise zu elektrischen Durchkontaktierungen 10 führen. Die Durchkontaktierungen 10 treten an der Substratunterseite 2b aus und enden an Kontaktflecken 11. Auf diese sind in bekannter Weise (vgl. beispielsweise den eingangs er- wähnten Aufsatz „Electrical Characterization of BGA Packa- ges") jeweils ein Lotkügelchen 12 aufgebracht. Die Lot- kügelchen 12 dienen zur externen Kontaktierung der Baugruppe bzw. zum Anschluß an eine nicht dargestellte Hauptleiter- platte, indem nach Positionierung der Baugruppe auf der
Hauptleiterplatte durch gezieltes Erwärmen eine Wiederverflüssigung („reflow") der Lotkügelchen 12 initiiert wird, wodurch an den gewünschten Punkten Lötkontakte entstehen. Die Ausgestaltung und Anordnung der Lotkügelchen („Balls") hat zu dem mittlerweile einschläggigen Begriff Ball-Grid-Array (BGA) geführt. Werden anstatt kugelförmiger Elemente beispielsweise stiftartige Kontakte vorgesehen, spricht man üblicherweise von Pin-Grid-Arrays (PGA) . Im Rahmen der vorliegenden Erfindung ist unter Anschlußanordnung jede derartige, zweidimen- sionale rasterförmige Konfiguration zu verstehen.
Die Lotkügelchen bilden im inneren Bereich 13 nachfolgend als innere Kontakte 14 bezeichnete Anschlußkontakte, während die äußeren, nahe an der Substratkante 15 gelegenen Kontakte als Außenkontakte 16 bezeichnet werden. Die Innnenkontakte 14 und die Außenkontakte 16 bilden zusammen die Anschlußanordnung 20. Wie diesbezüglich die Ansicht der Substratunterseite 2b in Figur 2 verdeutlicht, sind die inneren (als Holkreise angedeuteten) Innenkontakte 14 in 3er-Reihen bzw. 3er-Spalten innerhalb des Innenbereichs 13 angeordnet, der zur jeweiligen Substratkante (z.B. 15/vgl. Figur 1) hin von einer umlaufenden Linie 22 aus Außenkontakten 16 umgeben ist.
Wie Figur 1 verdeutlicht, liegen die Außenkontakte 16 mittels Durchkontaktierungen 24,25 auf demselben Abschirm-Potential wie eine Metallisierung 26, die als umlaufende Leiterbahn auf der Substratoberseite 2a ausgebildet ist. Auf die Metallisierung 26 ist eine elektrisch leitfähige Kappe aufgebracht und mit dieser beispielsweise durch Kleben, Schweißen oder Löten elektrisch verbunden. Die Außenkontakte 16 und damit auch die Metallisierung 26 und die Kappe 28 sind wie in Figur 1 schematisch angedeutet auf Erdpotential (Abschirmpotential) 30 gelegt. Die Kappe 28 überdeckt und umgibt den Halbleiterbaustein 1 und auch dessen mit Innenkontakten 14 verbundenen Anschlüsse vollständig. Zumindest einige der Innenkontakte 14 sind mit einem hochfrequenten Signal HF beaufschlagt, das vollständig durch die Kappe 28 bzw. die Außenkontakte 16 (vgl. Figur 2) abgeschirmt ist. Das Bauteil 1 kann von einer Abdeckmasse 32 bedeckt sein.
Damit ist in einfacher Weise eine elektronische Baugruppe geschaffen, die für Hochfrequenz-Applikationen mit Frequenzen von bzw. über 500 MHz geeignet ist. Die Abschirmung erfolgt außerordentlich kostengünstig und führt nur zu einer geringen Vergrößerung des von der Baugruppe beanspruchten Bauraums, wobei vorteilhafterweise die für den Anschluß notwendige Fläche (sog. Footprint) unverändert bleibt. Da die Hochfrequenz- Anschlüsse im Inneren innerhalb des Anschlußrasters angeordnet und von den auf Abschirmpotential liegenden Außenan- Schlüssen 16 abgeschirmt sind, ist eine hervorragende Abschirmungswirkung gewährleistet. Die abschirmende Wirkung an der Unterseite 2b ist von dem Abstand der Außenkontakte 16 zueinander abhängig. Untersuchungen haben gezeigt, daß bereits ein relativ grobes Anschlußraster von 2,54 mm Abstand zwischen den Außenkontakten 16 eine ausreichende Abschirmung bis zu Frequenzen von mehreren GHz gewährleistet.

Claims

Patentansprüche
1. Elektronische Baugruppe
- mit mindestens einem Halbleiterbaustein (1) und - mit einem Substrat (2) , auf dessen Oberseite (2a) der Halbleiterbaustein (1) angeordnet ist und an dessen Unterseite (26) eine zweidimensionale Anschlußanordnung (20) vorgesehen ist, die äußere, substratkantennahe Außenkontakte (16) und von diesen umlaufend umgebene Innenkontakte (14) auf- weist, die zumindest teilweise mit Anschlußflecken (3) des Halbleiterbausteins (1) elektrisch verbunden sind, dadurch gekennzeichnet , daß
- die Außenkontakte (16) auf Abschirmpotential (30) liegen,
- auf die Substratoberseite (2a) eine elektrisch leitende Ab- schirmung (28) aufgebracht ist, die den Halbleiterbaustein
(1) umgibt und die ebenfalls auf Abschirmpotential (30) liegt, und
- zumindest ein Innenkontakt (14) mit einem hochfrequenten Signal (HF) beaufschlagt ist.
2. Baugruppe nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die Abschirmung (28) von einer Metallkappe gebildet ist.
3. Baugruppe nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß auf der Substratoberseite (2a) eine umlaufende oder umlaufende partielle Metallisierung (26) vorgesehen ist, die auf Abschirmpotential (30) liegt und mit der die Abschirmung (28) elektrisch leitend verbunden ist.
4. Baugruppe nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t, daß die Metallisierung (26) mit zumindest einem Außenkontakt (16; elektrisch verbunden ist.
PCT/DE1999/001353 1998-05-19 1999-05-05 Elektronische baugruppe WO1999060627A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19822514 1998-05-19
DE19822514.8 1998-05-19

Publications (1)

Publication Number Publication Date
WO1999060627A1 true WO1999060627A1 (de) 1999-11-25

Family

ID=7868326

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/001353 WO1999060627A1 (de) 1998-05-19 1999-05-05 Elektronische baugruppe

Country Status (1)

Country Link
WO (1) WO1999060627A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2377080A (en) * 2001-09-11 2002-12-31 Sendo Int Ltd Integrated circuit package and printed circuit board arrangement
DE10332009A1 (de) * 2003-07-14 2005-02-24 Infineon Technologies Ag Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0509732A2 (de) * 1991-04-15 1992-10-21 International Business Machines Corporation Halbleiteranordung auf ein Substrat befestigt
US5331514A (en) * 1991-08-05 1994-07-19 Ngk Spark Plug Co., Ltd. Integrated-circuit package
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
JPH0864983A (ja) * 1994-08-25 1996-03-08 Matsushita Electric Ind Co Ltd シールドケース
WO1996027282A1 (en) * 1995-03-02 1996-09-06 Circuit Components Incorporated A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology
EP0872888A2 (de) * 1997-04-16 1998-10-21 International Business Machines Corporation Kugelmatrixmodul

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0509732A2 (de) * 1991-04-15 1992-10-21 International Business Machines Corporation Halbleiteranordung auf ein Substrat befestigt
US5331514A (en) * 1991-08-05 1994-07-19 Ngk Spark Plug Co., Ltd. Integrated-circuit package
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
JPH0864983A (ja) * 1994-08-25 1996-03-08 Matsushita Electric Ind Co Ltd シールドケース
WO1996027282A1 (en) * 1995-03-02 1996-09-06 Circuit Components Incorporated A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology
EP0872888A2 (de) * 1997-04-16 1998-10-21 International Business Machines Corporation Kugelmatrixmodul

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MATTEI C ET AL: "LELECTRICAL CHARACTERIZATION OF BGA PACKAGES", 1997 PROCEEDINGS OF THE 47TH. ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE, SAN JOSE, CA, MAY 18 - 21, 1997, 18 May 1997 (1997-05-18), INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, pages 1087 - 1093, XP000803860, ISBN: 0-7803-3858-8 *
PATENT ABSTRACTS OF JAPAN vol. 1996, no. 07 31 July 1996 (1996-07-31) *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2377080A (en) * 2001-09-11 2002-12-31 Sendo Int Ltd Integrated circuit package and printed circuit board arrangement
FR2829627A1 (fr) * 2001-09-11 2003-03-14 Sendo Int Ltd Agencement de boitier de circuit integre et carte a circuit imprime
GB2377080B (en) * 2001-09-11 2003-05-07 Sendo Int Ltd Integrated circuit package and printed circuit board arrangement
US6734555B2 (en) 2001-09-11 2004-05-11 Sendo International Limited Integrated circuit package and printed circuit board arrangement
US6900544B2 (en) * 2001-09-11 2005-05-31 Sendo International, Limited Integrated circuit package and printed circuit board arrangement
DE10332009A1 (de) * 2003-07-14 2005-02-24 Infineon Technologies Ag Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung
US7009288B2 (en) 2003-07-14 2006-03-07 Infineon Technologies Ag Semiconductor component with electromagnetic shielding device
DE10332009B4 (de) * 2003-07-14 2008-01-31 Infineon Technologies Ag Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung

Similar Documents

Publication Publication Date Title
DE69735157T2 (de) Kugelmatrixmodul
DE102009054517B4 (de) Elektronisches Steuergerät
DE19709295B4 (de) Halbleiterbaugruppe
DE2910959C2 (de) Leistungs-Halbleiterbauelement mit einer Ausgleichsplatte
DE4126043C2 (de) Gekapseltes Halbleiterbauelement
CH707687A1 (de) Stromsensor.
DE102007002707A1 (de) System-in Package-Modul
DE10251530B4 (de) Stapelanordnung eines Speichermoduls
DE10031951A1 (de) Mehrchip-Halbleitermodul und Herstellungsverfahren dafür
DE1914442A1 (de) Halbleiteranordnung
DE19962702A1 (de) Prüfsockel einer BGA-Vorrichtung
WO1999060627A1 (de) Elektronische baugruppe
EP3346547B1 (de) Modulanordnung mit integrierter antenne und eingebetteten komponenten sowie verfahren zur herstellung einer modulanordnung
DE102007012049A1 (de) Elektrisches Bauelement
DE102017103476B4 (de) Gehäuseanordnung in Source-Schaltung
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE19931004C2 (de) Chipmodul, insbesondere BGA-Package, mit einem Interconnect zur stressfreien Lötverbindung mit einer Leiterplatte
DE102007048159B4 (de) Gehäuse zur Aufnahme elektrischer oder elektronischer Bauteile und/oder Komponenten, inbesondere Hochfrequenzkomponenten
DE19914741A1 (de) Leistungshalbleitermodul
DE4315847A1 (de) Verbindung zwischen einem Sender und/oder Empfänger sowie einer Antenne
EP1518272B1 (de) Unter ein pad integrierte halbleiterstruktur
DE4321719C1 (de) Elektrisches Schaltgerät
DE10108077B4 (de) IC-Chip mit Anschlusskontaktflächen und ESD-Schutz
DE10026933C1 (de) Faradaykäfig für integrierte Schaltung
EP1661178B1 (de) Elektronisches Bauelement mit Kühlfläche

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
NENP Non-entry into the national phase

Ref country code: KR

122 Ep: pct application non-entry in european phase