WO2000016107A1 - Procede de fabrication d'un substrat d'inspection d'un dispositif a semi-conducteurs - Google Patents

Description

明 細 書 半導体素子検査用基板の製造方法 技術分野

本発明は半導体素子もしくは半導体デバイスの試験装置に係り、 特に プロ一ビング検査およびウェハ状態で行うバーンィン検査など半導体製 造工程における半導体素子の電気的特性を効率的に検查できる半導体素 子検査装置を実現するための、 検査装置を構成する半導体素子検査用基 板の製造方法に関する。 背景技術

ICや LSIなどの半導体装置では、 シリ コンウェハ表面に集積回路を形 成するまでのいわゆる前工程と、 このシリコンゥヱハを個別のチップに 切り離して樹脂やセラミ ック等で封止するまでのいわゆる後工程とに大 別される。

これらの半導体装置では前工程中の所定の段階において、 各回路の電 気的特性検査が行われ、 チップ単位で良品， 不良品の判定が行われる。

上記の電気的特性検査は各回路間の導通の良否を判別するプロ一ビン グ検査と、 1 5 0 °C程度の高温中で熱的， 電気的ス ト レスを回路に付与 して不良を加速選別するバーンィン検查とに分別できる。

プロ一ビング検査， バーンイン検査共、 被検ウェハ一と外部の検査シ ステムとの基本的な接続手段は同様であり、 被検ウェハー上に数十ない し百数十^ mピッチでパターニングされた、 数十ないし百数十 m角、 厚さ 1 m程度の個々のアルミニウム合金もしくはその他の合金の電極 パッ ドに対して、 個々に導電性の微細なプローブを機械的に押圧する方 法が採られる。

従来、 検査用 トレイを用いてベアチップを検査する方法として特開平 4 - 5 6 2 4 4号公報がある。 この方式は、ベアチップの電極パッ ド上に 突起電極 （バンプ） をメ ツキなどの方法により形成し、 特殊はんだが形 成されたバーンイ ン基板にベアチップを位置合わせ後、 リ フ口一により ベアチップを基板に搭載する。 それをバーンイ ン炉に設置し、 バーンィ ン検査を行い、 ベアチップの良、 不良を選別する。

上記の検査用 トレイ方式では、 検査を行うために個々のベアチップの 電極パッ ド部に突起電極を形成する工程、 ベアチップと基板とを位置合 わせ後、 リフローによりチップを固定する工程、 バーンイン検査後、 基 板から取り外す工程があり、 工程が非常に複雑で、 かつ、 検査までに要 する工程時間が長いという問題点があつた。 この点から必然的に生産コ ス 卜が高くなる問題点があった。 また、 個々のベアチップを基板へ配置 したり、 基板との位置合わせを行う必要があるが、 数十ミ クロンピッチ からなるチップの位置合わせは難しく、 将来的に高密度化される半導体 素子の検査には不向きである。

本発明の目的は、 半導体素子の電気的特性検査において、 例えば、 数 十個の被検チップの全電極パッ ドを一括して同時に検査することを可能 とし、 それによつて製造歩留まりを向上させ、 製造コス トを低減し、 結 果的に安価で高信頼性を有する半導体装置を得ることにある。 発明の開示

前記課題を解決するために、 検査用 トレイに梁またはダイアフラム、 プローブおよび配線が形成されたシリ コンからなる第 1基板を用いる。 また、 検査用チップを高精度に位置決めするために第 1基板に位置合わ せ用の第 2基板を配置する。 第 1基板に配置した配線付きプローブと検 査用チップの電極パッ ドを位置決めするために、 両基板に突起もしく は 溝を形成する。 より詳細には突起もしくは溝がシリコン異方性エツチン グによって形成され、 （ 1 1 1 ) 結晶面からなることが好ましい。 また、 他の加工法として、 位置決め用の突起もしくは溝の加工にはドライエツ チングを用いることができる。 ドライエッチングに用いる装置に ICP— RIEC Inductively Coupled Plasma— RIE)装置を用いることにより、 垂 直な柱や溝が容易に加工することができる。

また、 両基板は接合によって形成しても良い。 この場合、 熱膨張率が 同一のシリコンが最も良いが、 本発明ではシリコンと熱膨張率が近い材 料、 例えば、 マイクロマシン用に開発されたシリ コンと熱膨張率が近い 陽極接合が可能なガラス基板やその他の樹脂材料を用いても良い。 また、 第 1基板と一部が接合された形状記憶合金を用いても良い。

上記の構造を用いることにより、 正確かつ迅速に検査を行うことが可 能であるため、 半導体素子もしくは電子部品は非常に安価で提供するこ とができる。 図面の簡単な説明

第 1図は本発明の一実施例に関する平面図、 第 2図は第 1図の一断面 図、 第 3図は本発明の一実施例に関するバーンイン検査用パック、 第 4 図はバーンイン検査システムに関する図、 第 5図は本発明の一実施例に 関する検査用 トレイの加工工程図、 第 6図は本発明の他の一実施例に関 する断面図、 第 7図、 第 8図および第 9図は本発明の他の一実施例に関 する位置決め機構に関する断面図、 第 1 0図は本発明の他の一実施例に 関する位置決め機構に関する平面図、第 1 1図、第 1 2図および第 1 3図 は本発明の他の一実施例に関する位置決め基板に関する図、第 1 4図は 本発明の一実施例に関する貫通配線断面図、 第 1 5図は他の基板との位 置決めに関する図。 発明を実施するための最良の形態

本発明に係る実施例に関する説明を第 1図から第 1 5図を用いて説明 する。

本発明の一実施例に関する検査用 トレイの構造について第 1図の平面 図および第 2図の断面図を用いて説明する。第 2図は第 1図の A— A断面 を示したものである。

本発明の被検トレイの構造は第 2図に示すように、 シリ コン基板 1 に は個別に変形が容易な梁 4が形成され、 梁 4には被検チップと電気的に 導通を行うためのプローブ 3が形成されている。 なお、 梁 4の構造とし で、 片持ち梁または両持ち梁のどちらを用いても良い。 また、 被検査体 がチップ状に切断されているため、 反りやたわみが小さいことからダイ ァフラムの構造としても良い。

プローブ 3上には、 金属の配線 5が形成されている。 この配線 5は、 外部との電気的なやり取りを行うため、 電極パッ ド 6まで形成されてい る。 なお、 本実施例では、 電極パッ ド 6をプローブ 3 と同一面に設けて いるが、 貫通配線を介してプローブ 3 と反対面に形成しても良い。

シリコン基板 1 に形成された突起 2は、 被検チップの位置決めを行う ために設けたものである。 被検チップ 8は、 突起 2によって高精度に位 置決めされ、 被検チップ 8の複数の電極パッ ド 9 とシリコン基板 1のプ ローブ 3を精度良く接触させることができる。 なお、 突起 2はプローブ 3 と同じ高さに形成している。 これは、 プローブ 3のパターニングの精 度から制約されるもので詳細については後で述べる。

本発明の検査用 トレイは前記に述べたように、 複数の被検チップ 8を 同時に電気的検査を行うことができるように梁 4、 プローブ 3、 配線 5 がー体構造のシリコン基板で形成されている。

第 1図において、 シ リ コ ン基板 1 に配置した複数の被検チップ 8は梁 4 とプローブ 3の位置関係が明確になるように点線で示している。 プロ ーブ 3は被検チップ 8の複数の電極パッ ド 9の位置に合わせて、 マイク ロマシニング技術により高精度に加工されている。 その位置精度は ± 1 / m以下である。 また、 プローブ 3上の配線 5は、 周囲に配置した電極 パッ ド 6に接続されている。

上記のような構造の検査用 トレィを用いてバーンィン検査を行う場合 について第 3図および第 4図を用いて説明する。 第 3図は本発明の検査 用 トレイに複数の検査用チップが搭載されたバーンィン検査用パック 2 1の断面図を示す。

プローブ 3 と被検チップ 8の電気的な接触は、 図のように被検チップ 8の電極パッ ド 9にプローブ 3が接触した時に、 梁 4の変形による反力 によつて良好に行われる。 被検チップ 8の上側には、 緩和材 1 0 と押圧 板 1 1 とが配置され、 それらがバ一 ンィ ン検査用パック 2 1によって固 定されている。 緩和材 1 0は被検チップ 8の高さばらつきを吸収するた めに設けられている。 プローブ 3 と外部との電気的な導通は、 基板 1上 に設けた配線 5によって、 基板 1上に配置した電極パッ ド 6をポゴピン 1 2で押圧して導通し、 ポゴピン 1 2に接続された内部配線 1 3を介し て行う。 内部配線 1 3は、 外部に設置したテスタ装置に接続され電気信 号の授受を行う。

本発明のバーンィン検査用パックの周辺装置に関する説明を第 4図を 用いて行う。

2 0はバーンイン検査装置、 2 2は恒温槽で、 その中にバーンイン検 查用パック 2 1が複数個配置されている。 恒温槽の温度管理は温度制御 器 2 5により制御されている。 ノくーンィン検査用パック 2 1には約それ ぞれ 2千本からなる多数配線 2 6が接続されており、 高速スィツチング 回路 2 3を介して、 テスタ回路 2 4につながっている。 高速スィッチン グ回路 2 3 とは、 多数配線 2 6をスィツチング回路を用いて接続を切替 えることによって、 配線数を減少させるために設けたものである。 なお、 前記高速スィツチング回路は、 本実施例ではシリ コンから作られている。 このため、 ノ 一ンィ ン検査用パック 2 1内のシ リ コ ン基板 1に高速スィ ツチング回路 2 3を作り込むことができ、 バ一ンィン検査用パック 2 1 からの配線を大幅に減少させた構造とすることができる。

バーンィン検査装置では 150°C程度の高温で長時間電気的な検査を行 う。 このため、 被検ウェハと同じシ リ コ ンを基板に用いることで、 熱膨 張によるプローブ位置のずれなどの問題は発生しない。

図 5に前記シリコンからなる基板のマイクロマシニング技術を用いた 加工工程の断面図を示す。

始めに、 厚さ 5 0 0 ;u m ( 1 0 0 ) 方位のシリ コンウェハを用いて、 0 . 5 m厚さの熱酸化膜を形成し、第 5 (a)図に示すようにホ トリ ソプ 口セスを用いて、 シ リ コ ンウェハ 1の表面に形成された熱酸化膜上にレ ジス ト塗布 ·パターン露光 ·現像 ·熱酸化膜のエッチングを片面から行 い、 プローブと位置決め用の突起を形成するためのマスクパターンを熱 酸化膜 30で形成する。 その後、 6 0 °Cの水酸化力リゥム水溶液を用いて シ リ コ ンを 2 0 m段差の異方性ェッチング加工を行った。

このエッチングにより、第 5 (b)図に示すようにプローブ 3および位置 決め用突起 2を形成する。 なお、 31は （ 1 1 1 ) 面を示し、 他の結晶面 と比較してエッチング速度が大変遅い。そのため、 （b)に示すようにエツ チング断面は斜面で形成される。 前記シリ コンのエツチング加工は水酸 化カリウム水溶液だけではなく、 その他のゥエツ トエッチング液、 例え ば、 ェチレンジアミ ンピロカテコール、 テトラメチルァンモニゥムハイ ドロオキサイ ド、 ヒ ドラジンを用いることができる。 また、 この後に前 記と同様の加工プロセスを用いて、 プローブを個々に分離するための梁 を予めエツチングで形成しても良い。

前述のように、 プローブ 3 と被検チップ用位置決め用の突起 2は同じ 高さに形成している。 これは、 プローブ 3の位置および先端形状は、 高 精度に加工する必要があるため同時に加工しているためである。 また、 レジス 卜塗布後のマスクのパターニングはマスクパターンと転写パター ンが 1 ： 1の露光装置を用いた場合、 露光ギャップは極力ないほうが好 ましい。 露光ギヤップがあるとエッチング後のプローブ先端形状が良好 にパターニングできないためである。 また、 位置決め突起 2を先に形成 して、 その後、 プローブ 3をパターニングする加工プロセスでは、 必然 的に段差が形成された状態で複数のプローブ 3をパターニングしなけれ ばならず、 プローブ先端形状を高精度に加工することができない。

また、 プローブ 3より位置決めの突起 2の高さを高く形成する場合に はステッパー装置などを用いるとマスクを高精度に転写できる。 なお、 シリ コンの異方性エッチングを用いてプローブ先端部を形成する場合、 エッチングマスクは適正なエッチング深さまでエツチングが終了した時 点で、 目的とする形状が得られるようなマスク形状を用いる。

さらに、 ホ トリソプロセスを用いて、 レジス ト塗布 'パターン露光 · 現像 · 熱酸化膜のエッチングおよびシリ コンの異方性エッチングを、 第 5 (c)図に示すように裏面から加工を行い、梁またはダイアフラム 4を形 成する。 このとき、 エッチング量を調整することにより、 最終的に残る 梁またはダイァフラムの厚さを自由にコン トロールできる。

次に、 第 5図 （ d ) に示すように全面に約 1 mの厚さの熱酸化膜を 形成し、 厚膜レジストなどを用いて Crを 2 0 n mその上に Niを 3 0 0 n mスパッタ リ ング装置とリフ トオフ法を用いて、 第 5図 （ e ) に示す ように配線 5を形成した。 なお、 プローブ 3先端の配線部と電極パッ ド 6に至るまでの配線が断面図に示されていないのは、 位置決め用突起 2 の陰に配線が隠れているためである。 実際には、 この間の配線は、 位置 決め用突起 2に配線溝が形成されていて、 配線はその溝部に形成されて いる。 この配線用の溝の形成は、 位置決め用突起 2を形成する時に形成 される。 すなわち、 位置決め用突起のマスクパターンに溝パターが造ら れていて、 エッチングにより配線溝を形成している。

なお、 他の実施例として位置決め用突起 2を電極パッ ド 6の外側に形 成することにより配線溝を設ける必要がない構成も可能である。 前記配 線材料は 1 5 0 °C以上で溶解せず、 電気的導通がある薄膜形成可能な材 料であれば他の材料を用いても良い。

配線などに用いる装置もスパッタリ ング装置に限らず、 蒸着装置又は CVD(Chemical Vapor Deposition)装置を用いても良い。 さらに、 配線の 形成方法はリフ トオフ法にかぎらず、 基板全面に薄膜を形成した後、 ホ ト リ ソを行い、 エッチングによって形成しても良い。 また、 本発明のプ ローブ形成基板のエッチング加工は異方性エッチング加工に限らず、 IE(Reactive Ion Etching)装置やイオンミ リ ング装置などの ドライエ ッチング装置を組み合わせてェツチング加工を行うこともできる。

第 6図は本発明の他の実施例を示したものである。

先に述べた実施例では、 基板 1を用いて位置決め用突起 6を形成した が、 本実施例では、 シリ コン基板 1に梁またはダイアフラム 4、 プロ一 ブ 3、 金属配線 5を形成し、 その上に位置決め用の基板 3 2 aを第 2の 基板として配置した構造としたものである。 すなわち、 基板 1 と異なる 部材 （但し、 材質等は同じ部材である） を用いて位置決め用基板を作り、 その後基板 1に接合したものである。 この構造では位置決め用の基板 3 2 aの高さを大きくできるため、 被検チップ 8の位置決めをより容易に することが可能である。

なお、 位置決め基板 3 2 aの高さ又は厚さは、 被検チップ 8の厚さと 同じか、 それより厚い方が好ましい。 このように、 厚さを被検チップ 8 より厚くすることにより、 被検チップ 8の厚さにばらつきが存在した場 合でも確実に位置決めが行えるためである。

なお、 位置決め基板 3 2 aはシリ コン基板 1に接合で高精度に位置決 めされる。 位置決め基板 3 2 aの加工はマイクロマシニング技術を用い て、 両面からシリ コンの異方性エッチングを行い形成した。 なお、 両面 からシリ コンの異方性ェッチングを行うことにより、 位置決めに最適な 垂直面 3 3を形成することができる。

次にシリ コン基板 1 と位置決め基板 3 2 a との高精度位置決め方法に ついて説明する。 第 7図はシリコンの異方性ェッチングを用いたシリコ ン結晶面位置決め方法を表した詳細図である。

同図 （a) に示すように、 基板 1には、 シリコンの異方性ェッチングを 用いて深さ Vの溝 1 6が形成されている。 一方、 位置決め基板 3 2 bに は、 同じく シリ コンの異方性ェツチングを用いて高さ Tの突起 1 5 aが 形成されている。 なお、 溝深さ Vは突起高さ Tより、 大きくエッチング 加工されている。 両基板に形成された斜面は （ 1 1 1 ) 面からなり、 同 一の 5 4 . 7 ° の角度で形成されている。 このため、 両基板を重ね合わ せた場合、 両基板の斜面が良好に密着する。 同図 （a) では左側の斜面 1 4 aのように、 同図 （b ) では右側の斜面 1 4 bに密着する。 そのため、 左右どちらにずれた場合においても、 その位置決め精度は Sとなる。 す なわち、 両基板に形成された溝または突起の加工寸法によつて位置決め 精度を決めることが可能である。

また、 溝の形状は同図 （ c ) に示すように V溝構造でも良い。 これは シリコンの異方性エッチングを用いて加工を行う場合、 V溝 1 9が形成 された時点でエッチングが急激に遅くなるため、 同図 （a) の底面がある 溝と比較して加工精度を向上させることができるためである。 また、 シ リ コンの異方性エッチングのようなゥエツ トエッチングを用いず、 ドラ イエツチングを用いて溝と突起を形成しても良い。

第 8図に ドライエッチングを用いて溝及び突起を形成した時の断面図 を示す。

シリ コン基板 1 には垂直な断面の溝 1 6 bが、 位置決め基板 3 2 bに は垂直な断面の突起 1 5 bが形成されている。 この形状では結晶面位置 決め方式の場合より、 より高精度な位置決めを行うことができる。また、 ドライエッチングを用いて加工するため、 円柱構造や角柱構造などゥェ ッ トエッチングに比べて形状の自由度が増す。

なお、 基板間の位置決め溝と突起の位置は基板内部だけでなく、 基板 の外周面で形成しても良い。 さらに、 位置決めに用いる溝と突起は両基 板のどちら側に形成しても良い。

ところで、 梁やプローブなどの構造体を形成するシリ コン基板は、 大 きくなるほど反りやうねりが発生する。 そのため、 シリ コン基板と位置 決め基板に形成した位置決め用の突起や溝の重なり合う高さが少ないと- 動かしただけで両基板が位置がずれてしまう恐れがある。

次に、 反りやうねりが存在する場合でも位置ずれのない構造について 説明する。 第 9図はシリ コン基板に反りやうねりが存在しても高精度に 両基板の位置決めを行う構造に関する。

本実施例では、 位置決め基板 3 2 cに、 高さが高い突起 1 5 dと高さ が低い突起 1 5 cを形成する。 一方、 シリコン基板 1 には、 位置決め基 板に形成されている各突起に合わせて深い溝 1 6 d と浅い溝 1 6 cが形 成されている。 この各溝は、 突起の高さより深く形成されている。

すなわち、 突起 1 5 c と溝 1 6 cは両基板を高精度に位置合わせする ためのもので、 寸法精度も高精度に形成する。 一方、 突起 1 5 d と溝 1 6 dは両基板を重ね合わせた時に発生する反りやうねりによって生じる ずれを抑制するために設けたもので、 寸法精度も高精度に形成する必要 はない。 このような構造を形成することにより、 2枚の基板の取り扱い が容易になり、 反りやうねりによって、 基板がずれてしまうことはない。 第 1 0図はシリ コン基板と位置決め基板を合わせて検査用 トレィを構 成した平面図である。

同図（a )はシリ コンウェハ上に形成した検査用 トレィ 1 9を示してお り、 被検チップ 8が 9個配置されている。 図示はしていないが、 検査用 トレイ 1 9に形成された複数のプローブと被検チップ 8の電極パッ ドは 高精度に加工された溝および突起 1 7によって、 高精度に位置決めされ ている。 また、 基板の反りなどはその周囲に形成した溝および突起 1 8 によって、 抑制される。 また、 本発明における検査用 トレイの形はシリ コンウェハのような円形でなくても良い。

同図 （b) のように、 同図 （a) のように形成したものをダイシングな どによって切り出し、 それを別の トレィ基板 7に集めることにより、 被 検チップ 8を多量に検査できる トレィを作ることができる。 その場合、 基板に反りやうねりが存在する場合でも深く形成した溝および突起 1 8 によって抑制され、 トレィ基板 7での組立ても容易にでき、 高精度に加 ェされた溝および突起 1 7によって、 数十個の被検チップは個々に高精 度に位置決めされている。

なお、 シリ コン基板と位置決め基板との位置合わせ接合に、 接合技術 を用いても良い。 その場合、 バーンィン検査における温度 1 5 0 °C以上 で金属配線が変形や溶解が起こらない温度以下の接合技術が好ましい。 第 1 1図は接合によって固定する一例を示した断面図である。

シリ コンからなる位置決め基板 3 2 b と基板 1 とはインサー ト材 4 1 によって固定されている。 インサー ト材 4 1は金ーシリ コン、 金一すず、 なまり一すずなどの合金が良い。 この他に高温接着剤、 真空中でア トム ビームやイオンビームで表面を活性化させた後、 接合する表面活性化接 合などの接合法を用いても良い。 また、 接合面積は位置決め基板の全面 接合が好ましいが、 一部分だけの接合でも本発明の機能は喪失しない。 位置決め基板の材質は被検チップの電極パッ ドと検査用 トレイのプロ ーブが良好に接触できる位置合わせが可能な材質であれば、 シリ コン以 外の材質を用いても良い。 すなわち、 熱膨張率が近い材料が好ましい。 第 1 2図に、 シリコン以外の材料としてガラス基板を位置決め基板に 用いた実施例を示す。 位置決め基板にガラス基板 3 4を用い、 陽極接合 によって固定することができ、 高精度に接合できる。 前記ガラス基板 3 4にはマイクロマシン用に開発されたシリコンと熱膨張率が近いものを 用いることができる。 その他の樹脂材料を用いても良い。

また、 第 1 3図にシリコン以外の材料として、 形状記憶合金を位置決 め基板に用いた実施例を示す。

位置決め基板 3 5に形状記憶合金を用い、 同図 （a ) に示すようにシリ コン基板 1 と位置決め基板 3 5の一部が接合層 3 6によって固定されて いる。 この時、 被検チップ 8の電極パッ ド 9 とプローブ 3 との位置は大 きく違っている。 それをバーンィン検査などの検査温度に上げることに より、 同図 （ b ) に示すように形状記憶合金からなる位置決め基板 3 5 が予め設定したギヤップまで、 矢印 3 7の方向に伸び、 被検チップ 8の 電極パッ ド 9 とプローブ 3 との位置を自動的に合わせてくれる。

本実施例によれば、 位置決め基板間のギヤップが大きく取れるため、 被検チップを検査用 トレイに配置することが容易にでき、 作業時間の短 縮につながりコス ト低減が図れる。

本発明の検査用 トレイの外部との電気的なやり取りを行うシリ コン基 板の電極パッ ドは、 プローブ側だけでなく、 プローブ形成面と反対側に 形成しても良い。

本発明のシリコン基板を用いた貫通配線の各種方式について第 1 4図 を用いて説明する。

第 1 4図（a )はシリコン基板 1の上部側から異方性ェッチングにより 貫通孔 4 2を形成したものである。 貫通孔 4 2を形成後、 二酸化珪素か らなる熱酸化膜を形成し、 その上に配線 5を形成してある。 エッチング 面は （ 1 1 1 ) 面によって形成され、 金属配線は前記エッチング面の全 面に形成されていることが好ましい。 それは斜面に配線パターンを形成 することは不可能ではないが、 パッ ドの寸法が小さいため技術的に困難 なためである。

なお、 貫通孔 4 2は片側からエッチングして形成するだけでなく、 シ リ コン基板 1の両側から異方性ェッチングにより形成しても良い。 両側 からエッチングする方式を用いることにより、 片側からエッチングする 方式と比較して開口部を小さ く形成することが可能である。 このため、 一定のスペースから取り出せるパッ ド数を増加させることができる。 以上の異方性エッチングを用いて形成した貫通孔に 4 2は斜面が形成 されるため、 スパッタ リ ング装置や蒸着装置もしくはメ ッキ装置を用い て形成しても、 良好に配線が形成される。 さらに、 一定のスペースから 取り出せるパッ ド数を増加させる手段としては、 同図 （b) に示すように ICP— RIE 装置を用いてシリ コン基板 1 に垂直な貫通孔 3 8を形成する 方式を用いることができる。

配線方法は全面に熱酸化膜を形成し、 片面に金属薄膜を形成した後、 メ ツキ装置を用いて電気メ ツキを行い、 貫通孔を金属で埋める方式を用 いる。 これは、 シリコン基板 1に形成された垂直な貫通孔 3 8に、 スパ ッ夕リ ング装置や蒸着装置を用いて薄膜を形成しても、 垂直な面の側壁 に薄膜が形成されないためである。

以上のように形成した検査用 トレイをバーンィン検査などに用いる検 査用パックとの位置決めを容易にするための方式を第 1 5図に示す。 シ リコン基板 1 と検査用パックとの位置決めは、 基板 1の端面 4 0を用い るかもしくは高精度に加工した貫通孔 3 9を基準にすることができ、 他 の基板との組立てが容易にできる。

以上のように構成した検査用 卜レイでは被検チップの大きさに合わせ て、 外部との電気的導通を行う複数の電極パッ ドを自由に配置できる。 すなわち、 複数の電極パッ ドの間隔およびプローブから電極パッ ドまで の配線の長さを自由に設定できる。 また、 金属配線は個々に独立した配 線となっているため、 例えば、 酸化珪素などの絶縁物で覆われているこ とが好ましい。

また、 本発明の検査用 トレイを用いた構造はバーンィン検査のみなら ず、 その他の検査にも用いることが可能である。 そのため、 検査時間の 短縮化によるコス ト低減が図れる。

前記に示した本発明の各構造体は被検チップの電極パッ ドと同一の数 だけ形成するだけでなく、 例えば、 複数個形成しても良い。 被検ウェハ の検査において、 プローブが寿命により使用できなくなった場合でも、 前記のようにプローブを複数個形成しておくことにより、 位置を変える だけで、 また、 新しい検査用 トレイとして用いることができる。

以上に示した本発明をバーンィン検査装置に適用した結果、 被検ゥェ ハの電極パッ ドとプローブ末端端子との接触抵抗が 0 . 5 Ω以下と低く、 テス ト周波数も 2 0 0 M H z以上得られた。 また、 その時の寿命は 3 0 万回以上であつた。

また、 本発明は被検ウェハの電極パッ ドの検査を確実に行うことが可 能であるため、 L S I用の電極および微細パ夕ーン引き出し用もしく は 接続用のコネクタなどに用いることができる。 産業上の利用可能性

本発明の検査用 トレイによれば、 構造材料として信頼性の高いシリ コ ンを用い、 被検チップを高精度に位置決めが可能であるため、 被検チッ プの複数の電極パッ ドにプローブを確実に接触させることができる。 ま た、 マイクロマシニング技術を用いて加工できるため量産性に優れてお り、 狭ピッチの半導体デバイス検査が可能で、 低コス トで信頼性の高い 半導体デバイスを提供できる。

Claims

請求の範囲

1 . シリ コンからなる第 1の基板上に複数のプローブを配置し、 前記プ ローブに複数の半導体素子の各電極パッ ドを接触させ、 半導体素子を検 査する半導体素子検査用基板の製造方法において、

第 1の基板の一方側面上に複数のプローブ用突起と位置合わせ用突起 を形成する工程と、

前記第 1の基板の他方面側に、 前記プローブ用の梁またはダイアフラ 厶を形成する工程と、

前記プローブ上から第 1の基板上に設けた電極パッ ド間に配線を形成 する工程とを含むがことを特徴とする半導体素子検査用基板の製造方法 c

2 . 請求の範囲第 1項記載の半導体素子検査用基板の製造方法において、 前記第 1の基板とは別の第 2の基板に位置決めを行うための突起を形成 し、 前記第 2の基板を前記第 1の基板に接合する工程を含むことを特徴 とする半導体素子検査用基板の製造方法。

3 . 請求の範囲第 2項記載の半導体素子検査用基板の製造方法において、 前記第 2基板にシ リ コ ンを用い、 第 1基板と第 2基板の位置決めを行う ための突起もしくは溝が形成する工程を有することを特徴とする半導体 素子検査用基板の製造方法。

4 . 請求の範囲第 3項記載の半導体素子検査用基板の製造方法において、 前記突起もしくは溝がシ リ コ ン異方性エッチングによって形成され、（ 1

1 1 ) 結晶面からなることを特徴とする半導体素子検査用基板の製造方 法。

5 . 請求の範囲第 2項記載の半導体素子検査用基板の製造方法において, 前記検査用 トレイの第 1基板および第 2基板が接合されていることを特 徴とする半導体素子検査用基板の製造方法。

6 . 請求の範囲第 5項記載の半導体素子検査用基板の製造方法において、 前記第 2基板にナ ト リウムが含まれるガラスもしく は形状記憶合金を用 いることを特徴とする半導体素子検査用基板の製造方法。