WO2000035015A1 - Module de circuit rf - Google Patents

Module de circuit rf Download PDF

Info

Publication number
WO2000035015A1
WO2000035015A1 PCT/JP1999/003236 JP9903236W WO0035015A1 WO 2000035015 A1 WO2000035015 A1 WO 2000035015A1 JP 9903236 W JP9903236 W JP 9903236W WO 0035015 A1 WO0035015 A1 WO 0035015A1
Authority
WO
WIPO (PCT)
Prior art keywords
dielectric substrate
dielectric
circuit module
circuit
semiconductor device
Prior art date
Application number
PCT/JP1999/003236
Other languages
English (en)
French (fr)
Inventor
Moriyasu Miyazaki
Hidenori Yukawa
Hideyuki Oh-Hashi
Masatoshi Nii
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to EP99973352A priority Critical patent/EP1056133A1/en
Priority to KR1020007008694A priority patent/KR20010040800A/ko
Publication of WO2000035015A1 publication Critical patent/WO2000035015A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to an RF circuit module, mainly used in a VHF band, a UHF band, a microwave band, and a millimeter wave band.
  • FIG. 11 shows an RF circuit module disclosed in Japanese Patent Application Laid-Open No. 8-148800 as an example of a conventional RF circuit module.
  • 31 is a multilayer first dielectric substrate
  • 32 is a multilayer second dielectric substrate
  • 33 is a via hole as a connecting member
  • 34 is a first RF semiconductor device.
  • a high-frequency circuit element 35 is a surface mount component as a second RF semiconductor device
  • 36 is a DC line
  • 37 is a ground pattern as a ground conductor
  • 38 is a DC of the first dielectric substrate 31.
  • a connection portion provided on the first dielectric substrate 31 for connecting the line 31a and the DC line 32a of the second dielectric substrate 32, and 39 is a cavity.
  • the high-frequency circuit element 34 is mounted on the cavity 39, and the second dielectric substrate 32 is disposed on the upper surface of the cavity 39, and the ground pattern 37 on the back surface of the second dielectric substrate 32 is provided. And the via hole 33 around the cavity 39.
  • the surface mount component 35 is mounted on the second dielectric substrate 32.
  • the DC line 31a of the first dielectric substrate 31 and the DC line 32a of the second dielectric substrate 32 are connected at the connection 38 with the respective DC lines 31a and 32a. Are connected by overlapping.
  • the cavity 39 is electrically connected by connecting the ground pattern 37 on the back surface of the second dielectric substrate 32 to the via hole 33 around the cavity 39. It can be sealed and hermetically sealed. Also, since the surface mounting component 35 can be mounted on the second dielectric substrate 32, the circuit mounting density can be increased. However, since the conventional RF circuit module is configured as described above, the high-frequency circuit element 34 mounted in the cavity 39 can be hermetically sealed, but the second dielectric substrate Since the circuit on 32 cannot be hermetically sealed, the surface mounting component 35 mounted on the second dielectric substrate 32 must be individually sealed.
  • the present invention has been made to solve such a problem, and an object of the present invention is to easily apply a high-frequency circuit element, which is an RF semiconductor device, on a first dielectric substrate and a second dielectric substrate.
  • the goal is to obtain an RF circuit module that can be shielded and hermetically sealed, and that can be downsized and have high performance. Disclosure of the invention
  • An RF circuit module includes a multilayer first dielectric substrate in which a cavity surrounded by a wall is formed in an upper layer, and a first RF semiconductor mounted in the cavity on a first dielectric substrate.
  • a second dielectric substrate connected to the first dielectric substrate on the upper surface of the wall and having a ground conductor on the back surface, and a second dielectric substrate mounted on the upper surface of the second dielectric substrate.
  • the second RF semiconductor device and the second dielectric substrate and the second RF semiconductor device are covered, and are connected to the first dielectric substrate by a wall.
  • a metal force member for hermetically sealing the first and second RF semiconductor devices.
  • the RF circuit module according to the present invention is characterized in that the first dielectric substrate includes a dielectric surrounding the second dielectric substrate, and the metal cover has a plate shape.
  • the RF circuit module is enclosed in a wall on the first surface, has a first dielectric circuit board having wired cavities, and is mounted in the cavity of the first dielectric circuit board.
  • the first RF semiconductor device and the first dielectric A second dielectric circuit board mounted on a wall of the circuit board; a second RF semiconductor device mounted on the second dielectric circuit board; and a second dielectric circuit board mounted on the second surface of the first dielectric circuit board.
  • the wall may include an extension part that forms a second cavity that surrounds and accommodates the second dielectric substrate and the second RF semiconductor device, and the metal cover may have a flat plate shape.
  • the RF circuit module according to the present invention is characterized in that the first dielectric substrate is a high-temperature fired substrate and the second dielectric substrate is a low-temperature fired substrate.
  • the RF circuit module according to the present invention is characterized in that the first dielectric substrate and the second dielectric substrate are connected by solder bumps. Further, the RF circuit module according to the present invention is characterized in that the first dielectric substrate and the second dielectric substrate are connected by an anisotropic conductive sheet.
  • the RF circuit module according to the present invention includes a high-frequency circuit device outside the metal cover and mounted on the first dielectric substrate, which does not need to be hermetically sealed. Things.
  • the RF circuit module according to the present invention is characterized in that the first dielectric substrate has a stepped portion for mounting a high-frequency circuit device.
  • the RF circuit module according to the present invention is characterized in that the first dielectric substrate includes a metal base, and a metal pace is exposed on a bottom surface of the cavity.
  • the RF circuit module includes a transmission system circuit on the first dielectric substrate.
  • the circuit is characterized in that the receiving circuit is mounted on the second dielectric substrate.
  • FIG. 1 is an assembly diagram showing a configuration of an RF circuit module according to Embodiment 1 of the present invention.
  • FIG. 2 is a sectional view showing an RF circuit module according to Embodiment 1 of the present invention.
  • FIG. 3 is a sectional view showing an RF circuit module according to Embodiment 2 of the present invention.
  • FIG. 4 is a sectional view showing an RF circuit module according to Embodiment 3 of the present invention.
  • FIG. 5 is a sectional view showing an RF circuit module according to Embodiment 4 of the present invention.
  • FIG. 6 is a sectional view showing an RF circuit module according to Embodiment 5 of the present invention.
  • FIG. 7 is a sectional view showing an RF circuit module according to Embodiment 6 of the present invention.
  • FIG. 8 is a sectional view showing an RF circuit module according to Embodiment 7 of the present invention.
  • FIG. 9 is a sectional view showing an RF circuit module according to Embodiment 8 of the present invention.
  • FIG. 10 is a circuit configuration diagram showing a circuit of an RF circuit module according to Em
  • FIG. 11 is a sectional view showing a conventional RF circuit module. BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1 1.
  • FIG. 1 is an assembly diagram showing a configuration of an RF circuit module 100 according to an embodiment of the present invention
  • FIG. 2 is a cross-sectional view showing the RF circuit module 100.
  • a first dielectric substrate 1 made of a multilayer dielectric made of ceramic has a first surface as an upper surface and a second surface as a lower surface, and a conductive material is formed on the second surface.
  • a flat metal base 11 is provided.
  • the cavity 4 is formed in the first dielectric substrate 1 by partially removing the dielectric from the middle layer to the upper layer while leaving the portion laminated on the metal paste 11. ing.
  • the first around the cavity 4 is to surround the cavity 4.
  • a wall 3, which is a wall made of the dielectric substrate 1, is formed.
  • the wall 3 is provided with a large number of via holes 13 extending from the metal base 11 at the bottom to the upper end of the wall 3 over the entire circumference.
  • a first RF semiconductor device 19 is mounted on the first dielectric substrate 1, and a DC line 17 provided on the first dielectric substrate 1 in the cavity 4 is provided.
  • the first RF semiconductor device 19 is electrically connected by a wire 10.
  • a multilayer second dielectric substrate 2 having a ground conductor 5 at the bottom, which is the back surface, is placed and connected.
  • a DC line 27 is provided on the second dielectric substrate 2, and is electrically connected to a DC line 17 of the first dielectric substrate 1 via a via hole 8 as a connecting material.
  • the second RF semiconductor device 29 is also mounted on the second dielectric substrate 2, and the DC line 27 and the second RF semiconductor device 29 provided on the second dielectric substrate 2 are connected to each other. Are electrically connected by wire 20.
  • the first and second dielectric substrates 1 and 2 are the first and second dielectric circuit substrates.
  • the metal force par 12 is fixed to the upper surface of the wall 3 with a conductive adhesive or the like on the first dielectric substrate 1 at its end 12a, and the wall 3 of the first dielectric substrate 1 Are electrically connected to a large number of via holes 13 connected to the metal base 11.
  • the first and second RF semiconductor devices 19 and 29 are electrically shielded by a metal pace 11, via holes 13 and metal force pars 12 electrically connected to each other, and The first and second RF semiconductor devices 19 and 29 are sealed by first and second dielectric substrates 1 and 2 and a metal cover 12 hermetically sealed to each other.
  • the RF circuit module 100 is assembled by mounting a second RF semiconductor device 29 on a first dielectric substrate 1 on which a first RF semiconductor device 19 is mounted. After mounting and connecting the mounted second dielectric substrate 2, the metal cover 12 is connected to the first dielectric substrate 1.
  • the RF circuit module 100 in this embodiment is configured as described above, and the first dielectric substrate 1 on which the first RF semiconductor device 19 is mounted and the second RF semiconductor device 29 are mounted.
  • the first dielectric substrate 1 is sealed and bonded to the upper surface of the wall 3, and the cavities 4 around the second dielectric substrate 2 are laminated. Since the first RF semiconductor device 19 and the second RF semiconductor device 29 are electrically shielded at the same time as being electrically connected to the metal base 11 via the via hole 13 of Hermetically sealed.
  • Embodiment 2 Embodiment 2
  • FIG. 3 is a sectional view showing an RF circuit module 200 according to another embodiment of the present invention.
  • the same or equivalent members and portions as those in FIGS. 1 and 2 are denoted by the same reference numerals, and overlapping description will be omitted.
  • the difference between the RF circuit module 2000 of FIG. 3 and the RF circuit module 100 of FIG. 1 is that the ceramic is formed on the wall 3 of the first dielectric substrate 1 and corresponds to the via holes 13. It has a large number of electrically connected via holes, and has an extension 1a that forms a second cavity that surrounds and accommodates the second dielectric substrate 2 and the second RF semiconductor device 29. And that the metal cover 1 1 2 is a flat plate. Other configurations are the same.
  • an extension 1 a is formed so as to surround the second dielectric substrate 2.
  • a metal cover 112 is provided on the extension 1a, and is connected to the extension 1a using a conductive adhesive or the like. Inside the extension l a, a via hole 13 is provided so as to extend, and the metal base 11 and the metal cover 112 are electrically connected.
  • FIG. 4 is a cross-sectional view showing an RF circuit module 300 according to another embodiment of the present invention.
  • the materials of the first dielectric substrate 101 and the second dielectric substrate 102 are different from those of FIG.
  • the first dielectric substrate 101 is a multi-layer high-temperature fired substrate, and uses high thermal conductivity, for example, aluminum nitride as a substrate material.
  • the second dielectric substrate 102 is a multilayer low-temperature fired substrate.
  • a low-temperature fired substrate is fired at a lower temperature than a normal substrate. Since the firing temperature is low, a material having a low melting point such as gold or copper can be used as a wiring material for wiring to the substrate.
  • the RF circuit module 300 in this embodiment has the same advantages as the RF circuit module shown in FIGS. 1 and 2 and also has a high thermal conductivity of the high-temperature fired substrate. Even if a device that generates a large amount of heat is used as the RF semiconductor device 19 mounted on the dielectric substrate 101, heat can be easily dissipated.
  • a low-temperature fired substrate is used for the second dielectric substrate 102, gold or copper wiring material can be used for the DC line 27 of the second dielectric substrate 102. Since the resistivity is low, the electric resistance of the DC line 27 can be reduced. Therefore, a voltage drop due to the DC line 27 of the second dielectric substrate 102 can be suppressed.
  • FIG. 5 is a cross-sectional view showing an RF circuit module 400 according to another embodiment of the present invention.
  • solder bumps 118 are inserted between the first dielectric substrate 1 and the second dielectric substrate 2.
  • a solder bump 118 as a pole-shaped solder is inserted between the upper surface of the wall 3 of the first dielectric substrate 1 and the ground conductor 5 on the back surface of the second dielectric substrate 2.
  • the RF circuit module 400 in this embodiment has the same advantages as the RF circuit module shown in FIGS. 1 and 2, and furthermore, has the DC line 17 of the first dielectric substrate 1
  • the connection between the second dielectric substrate 2 and the DC line 27 and the connection between the first dielectric substrate 1 and the ground conductor 5 of the second dielectric substrate 2 are performed via the via holes 8 and the solder bumps 1 18. Therefore, the size of the RF circuit module can be reduced as compared with a case where a connection portion where the DC lines 17 and 27 are overlapped is processed.
  • Embodiment 5 Embodiment 5
  • FIG. 6 is a cross-sectional view showing an RF circuit module 500 according to another embodiment of the present invention.
  • the drawing differs from FIG. 2 in that an anisotropic conductive sheet 119 is inserted between a first dielectric substrate 1 and a second dielectric substrate 2.
  • the anisotropic conductive sheet has different properties depending on the direction of the sheet material, and facilitates the movement of the conductive particles in the direction in which the first dielectric substrate 1 and the second dielectric substrate 2 face each other. The conductivity is increased.
  • the RF circuit module 500 of this embodiment has the same advantages as the RF circuit module shown in FIG. 5, and also has the DC line 17 of the first dielectric substrate 1 and the second dielectric
  • the connection between the substrate 2 and the DC line 27 and the connection between the first dielectric substrate 1 and the ground conductor 5 of the second dielectric substrate 2 are performed via the anisotropic conductive sheet 119. Since solder reflow is not required to connect the first dielectric substrate 1 and the second dielectric substrate 2, the assembly workability is improved, and the second dielectric substrate 2 Replacement work becomes easier.
  • FIG. 7 is a sectional view showing an RF circuit module 600 according to another embodiment of the present invention.
  • the figure differs from FIG. 2 in that a high-frequency circuit device 120 such as a chip capacitor, which does not need to be hermetically sealed, is disposed on the first dielectric substrate 1 outside the metal force member 12.
  • the RF circuit module 600 in this embodiment has the same advantages as the RF circuit module shown in FIG. 2 and can reduce the area occupied by the cavity 4, thereby reducing the unnecessary waveguide mode. Control becomes easy. That is, since the metal pace 11, the via hole 13, and the ground conductor 5 are provided around the cavity 4, a structure like a waveguide that is approximately surrounded by metal walls on all sides is formed. Therefore, if a high-frequency circuit device 120 that does not need to be hermetically sealed, such as a chip capacitor, is placed in the cavity 4, the area occupied by the cavity 4 becomes large, and the approximate width of the waveguide becomes large. Lower frequency Unnecessary waveguide modes that propagate radio waves (long wavelength) are likely to occur. However, by locating the high-frequency circuit device 120 that does not need to be hermetically sealed outside the metal cover 112, the area occupied by the cavity 4 can be reduced, and unnecessary waveguide modes are suppressed. Becomes easier. Embodiment 7
  • FIG. 8 is a sectional view showing an RF circuit module 700 according to another embodiment of the present invention.
  • the shape of the part of the first dielectric substrate 201 on which the high-frequency circuit device 120 is mounted is different from that of FIG.
  • the dielectric is partially removed from the middle layer to the upper layer outside the metal cover 12 to form a stepped portion 201a.
  • the RF circuit module 700 in this embodiment has the same advantages as the RF circuit module shown in FIG. 7, and the high-frequency circuit device 120 that does not need to be hermetically sealed such as a chip capacitor is Since the high-frequency circuit device 120 can be arranged outside the metal cover 12 at a position where the height of the first dielectric substrate 201 is reduced, the entire RF circuit module 700 can be arranged. The height can be reduced.
  • FIG. 9 is a sectional view showing an RF circuit module 800 according to another embodiment of the present invention.
  • the shape of the portion of the first dielectric substrate 301 on which the RF semiconductor device 19 is mounted is different from that in FIG.
  • a part of the first dielectric substrate 301 is removed from the lower layer to the upper layer to expose the metal pace 11 on the bottom surface of the cavity 4, and the first RF semiconductor is placed on the metal pace 11 in the cavity 4.
  • Device 19 is implemented.
  • the RF circuit module 800 in this embodiment is shown in FIG.
  • the first RF semiconductor device 19 is mounted on the metal base 11 with good thermal conductivity, so that the first RF semiconductor device 19 Heat is easily dissipated.
  • FIG. 10 is a circuit configuration diagram showing a circuit of an RF circuit module according to another embodiment of the present invention.
  • 1 2 1 is a switch
  • 1 2 2 is a high power amplifier
  • 1 2 3 is a low noise amplifier
  • 1 2 4 is a transmission system circuit
  • 1 2 5 is a reception system circuit
  • 1 2 6 is an 11? Line
  • 1 Reference numeral 27 denotes a DC line
  • reference numeral 128 denotes a control circuit side terminal
  • reference numeral 129 denotes an antenna side terminal
  • reference numeral 130 denotes an input / output terminal.
  • the high-power amplifier 122 shown in FIG. are mounted on the first dielectric substrate 1.
  • the receiving system circuit 125 including the low noise amplifier 123 is mounted on the second dielectric substrate 2.
  • a DC line 17 for controlling the high-power amplifier 122 of the transmission circuit 124 is connected to a DC line 27 for controlling the noise amplifier 123 of the reception circuit 125. Then, it is connected to the control circuit side terminal 128 through the second dielectric substrate 2.
  • the antenna terminal 129 and the input / output terminal 130 are connected via the first dielectric substrate 1.
  • the RF circuit module in this embodiment is separately mounted for each of the transmission system circuit 124 and the reception system circuit 125, the circuit configuration of the RF circuit module can be simplified.
  • a metal force member connected to the dielectric substrate for electrically shielding the second RF semiconductor device and hermetically sealing the first and second RF semiconductor devices.
  • the RF circuit module of the present invention has a first dielectric circuit board surrounded by a wall on the first surface and having wired cavities, and is mounted in the cavity of the first dielectric circuit board.
  • a plurality of buried conductors arranged so as to surround the second dielectric substrate and the second RF semiconductor device, which are sealed and adhered to the first dielectric circuit board. Electrically connected to the buried conductor, and thus the first and second A metal force par for electrically shielding the RF semiconductor devices of the first and second RF semiconductor devices and for hermetically sealing the first and second RF semiconductor devices.
  • the RF semiconductor devices on the first dielectric substrate and the second dielectric substrate can be easily electrically shielded and hermetically sealed, thereby realizing miniaturization and high performance.
  • RF circuit module can be provided.
  • the first dielectric substrate includes the dielectric surrounding the second dielectric substrate, and the metal cover has a plate shape.
  • the wall is provided with an extension forming a second cavity surrounding and accommodating the second dielectric substrate and the second RF semiconductor device, and the metal cover is flat, so that the metal cover is attached. Workability is improved.
  • the thermal conductivity is good.
  • the second dielectric substrate is a low-temperature fired substrate, a material having a low melting point and low electric resistance is used as a wiring material for the substrate. It can be used and voltage drop can be suppressed.
  • the first dielectric substrate and the second dielectric substrate are connected by the solder bumps, the first dielectric substrate and the second dielectric substrate Connection can be made with a simple structure, and the RF circuit module can be further miniaturized.
  • the RF circuit module of the present invention since the first dielectric substrate and the second dielectric substrate are connected by the anisotropic conductive sheet, the first dielectric substrate and the second dielectric substrate are connected to each other. No solder reflow is required to connect the two dielectric substrates 2, thereby improving the workability of assembly. In addition, the work of replacing the second dielectric substrate becomes easy. Further, according to the RF circuit module of the present invention, since the high-frequency circuit device that does not need to be hermetically sealed is mounted on the first dielectric substrate outside the metal force par, the cavity is reduced. Occupied area can be reduced, and unnecessary waveguide modes can be suppressed.
  • the first dielectric substrate includes the stepped portion on which the high-frequency circuit device is mounted, the height of the entire RF circuit module can be reduced.
  • the first dielectric substrate includes the metal base and the metal base is exposed on the bottom surface of the cavity. It can be mounted directly on a semiconductor device, improving heat dissipation from the first RF semiconductor device.
  • the transmission circuit is mounted on the first dielectric substrate, and the reception circuit is mounted on the second dielectric substrate.
  • the configuration becomes easy.

Description

明 細 書
R F回路モジュール 技術分野
この発明は、 R F回路モジュール、 主に VH F帯、 U H F帯、 マイクロ波帯 およびミリ波帯で用いられる R F回路モジュールに関するものである。 背景技術
図 1 1には、 従来の R F回路モジュールの例として特開平 8— 1 4 8 8 0 0 号公報に示されている R F回路モジュールを示す。 図 1 1において、 3 1は多 層の第 1の誘電体基板、 3 2は多層の第 2の誘電体基板、 3 3は接続部材であ るビアホール、 3 4は第 1の R F半導体デバイスである高周波回路素子、 3 5 は第 2の R F半導体デバイスである表面実装用部品、 3 6は D C線路、 3 7は グランド導体であるグランドパターン、 3 8は第 1の誘電体基板 3 1の D C線 路 3 1 aと第 2の誘電体基板 3 2の D C線路 3 2 aとを接続するために第 1の 誘電体基板 3 1に設けられた接続部、 3 9はキヤビティである。 キヤビティ 3 9には高周波回路素子 3 4が搭載されるとともに、 第 2の誘電体基板 3 2がキ ャビティ 3 9上面に配置され、 第 2の誘電体基板 3 2の裏面のグランドパター ン 3 7とキヤビティ 3 9の周囲のビアホール 3 3とが接続されている。 また、 第 2の誘電体基板 3 2には表面実装用部品 3 5が搭載されている。 第 1の誘電 体基板 3 1の D C線路 3 1 aと第 2の誘電体基板 3 2の D C線路 3 2 aとは接 続部 3 8において、 それそれの D C線路 3 1 aおよび 3 2 aを重ね合わせるこ とにより接続されている。
この図に示す R F回路モジュールの構造では、 第 2の誘電体基板 3 2の裏面 のグランドパターン 3 7とキヤビティ 3 9の周囲のビアホール 3 3とを接続す ることにより、 キヤビティ 3 9を電気的にシールドするとともに気密封止する ことができる。 また、 第 2の誘電体基板 3 2に表面実装用部品 3 5を搭載する ことができるため、 回路の実装密度を高めることができるという特徴を有する。 しかしながら、 従来の R F回路モジュールは以上のように構成されているた め、 キヤビティ 3 9内に搭載された高周波回路素子 3 4については気密封止す ることができるものの、 第 2の誘電体基板 3 2上の回路については気密封止で きないため、 第 2の誘電体基板 3 2上に搭載した表面実装用部品 3 5について は個別に封止するしかなかった。
また、 第 1の誘電体基板 3 1の D C線路 3 1 aと第 2の誘電体基板 3 2の D C線路 3 2 aとを接続するために接続部 3 8を設ける必要があるため、 回路が 大きくなるとともに製造コストが高くなるという問題があった。
この発明は、 このような課題を解決するためになされたもので、 その目的は 第 1の誘電体基板および第 2の誘電体基板上の R F半導体デバイスである高周 波回路素子を容易に電気的にシールドできるとともに気密封止でき、 小形化、 高性能化を実現する R F回路モジュールを得ることである。 発明の開示
この発明に係る R F回路モジュールは、 ウォールに囲繞されたキヤビティが 上層に形成された多層の第 1の誘電体基板と、 キヤビティ内で第 1の誘電体基 板に実装された第 1の R F半導体デパイスと、 ウォールの上面で第 1の誘電体 基板と接続され、 裏面にグランド導体を有する少なくとも 1層以上の第 2の誘 電体基板と、 第 2の誘電体基板の上面に実装された第 2の R F半導体デバイス と、 第 2の誘電体基板および第 2の R F半導体デバイスを覆い、 ウォールで第 1の誘電体基板と接続され、 第 2の R F半導体デバイスを電気的にシールドす るとともに第 1および第 2の R F半導体デパイスを気密封止する金属力パーと を備えたものである。
また、 この発明に係る R F回路モジュールは、 第 1の誘電体基板が、 第 2の 誘電体基板を囲繞する誘電体を備え、 金属カバーが板状であることを特徴とす るものである。
更に、 この発明によれば、 R F回路モジュールは、 第 1面にウォールに囲ま れ、 配線されたキヤビティを持つ第 1の誘電体回路基板と、 第 1の誘電体回路 基板のキヤビティ内に実装された第 1の R F半導体デバイスと、 第 1の誘電体 回路基板のウォールに載置された第 2の誘電体回路基板と、 第 2の誘電体回路 基板に実装された第 2の R F半導体デパイスと、 第 1の誘電体回路基板の第 2 面に設けられた金属ベースと、 それそれ一端で金属ベースに電気的に接続され、 他端で第 1面に露出されてウォール内に埋設され、 キヤビティを囲むように配 置された多数の埋設導体と、 第 1の誘電体回路基板に封止接着されて、 第 2の 誘電体基板および第 2の R F半導体デバイスを覆い、 ウォールの上面で多数の 埋設導体に電気的に接続され、 もって第 1および第 2の R F半導体デバイスを それそれ電気的にシールドするとともに第 1および第 2の R F半導体デバイス を気密封止する金属カバーとを備えたものである。
また、 ウォールが、 第 2の誘電体基板および第 2の R F半導体デバイスを囲 み収容する第 2のキヤビティを形成する延長部を備え、 金属カバ一を平板状と しても良い。
また、 この発明に係る R F回路モジュールは、 第 1の誘電体基板が高温焼成 基板であり、 第 2の誘電体基板が低温焼成基板であることを特徴とするもので あ^？ o
また、 この発明に係る R F回路モジュールは、 第 1の誘電体基板と第 2の誘 電体基板とが半田バンプにより接続されていることを特徴とするものである。 また、 この発明に係る R F回路モジュールは、 第 1の誘電体基板と第 2の誘 電体基板とが異方性導電性シートにより接続されていることを特徴とするもの である。
また、 この発明に係る R F回路モジュールは、 金属カバーの外側であって、 第 1の誘電体基板上に実装された、 気密封止する必要のない高周波回路デバィ スを備えたことを特徴とするものである。
また、 この発明に係る R F回路モジュールは、 第 1の誘電体基板が、 高周波 回路デバイスを実装する段付き部を備えたことを特徴とするものである。
また、 この発明に係る R F回路モジュールは、 第 1の誘電体基板が、 金属べ ースを備え、 キヤビティの底面に金属ペースが露出していることを特徴とする ものである。
また、 この発明に係る R F回路モジュールは、 第 1の誘電体基板に送信系回 路を、 第 2の誘電体基板に受信系回路をそれそれ実装していることを特徴とす るものである。 図面の簡単な説明
図 1はこの発明の実施の形態 1の R F回路モジュールの構成を示す組立図で あ 。
図 2はこの発明の実施の形態 1の R F回路モジュールを示す断面図である。 図 3はこの発明の実施の形態 2の R F回路モジュ一ルを示す断面図である。 図 4はこの発明の実施の形態 3の R F回路モジュールを示す断面図である。 図 5はこの発明の実施の形態 4の R F回路モジユールを示す断面図である。 図 6はこの発明の実施の形態 5の R F回路モジュールを示す断面図である。 図 7はこの発明の実施の形態 6の R F回路モジュールを示す断面図である。 図 8はこの発明の実施の形態 7の R F回路モジュールを示す断面図である。 図 9はこの発明の実施の形態 8の R F回路モジュールを示す断面図である。 図 1 0はこの発明の実施の形態 9の R F回路モジュールの回路を示す回路構 成図である。
図 1 1は従来の R F回路モジュールを示す断面図である。 発明を実施するための最良の形態 実施の形態 1 .
図 1は、 この発明の実施の形態である R F回路モジュール 1 0 0の構成を示 す組立図であり、 図 2は R F回路モジュール 1 0 0を示す断面図である。 図 1および図 2において、 セラミックからなる多層の誘電体からなる第 1の 誘電体基板 1は、 上面である第 1面と下面である第 2面とを持ち、 第 2面上に 導電体である平板状の金属ベース 1 1が設けられている。 第 1の誘電体基板 1 には、 金属ペース 1 1の上に積層された部分を残して、 中層から上層にかけて の誘電体を部分的に除去することにより、 くぼみであるキヤビティ 4が形成さ れている。 このキヤビティ 4の周囲にはキヤビティ 4を囲繞するように第 1の 誘電体基板 1による壁であるウォール 3が形成されている。 このウォール 3に は底部の金属ペース 1 1からウォール 3の上端にまで延びた多数のビアホール 1 3が全周に亘つて設けられている。
キヤビティ 4の内部には、 第 1の誘電体基板 1上に第 1の R F半導体デパイ ス 1 9が実装され、 キヤビティ 4内の第 1の誘電体基板 1上に設けられた D C 線路 1 7と第 1の R F半導体デバイス 1 9とがワイヤ 1 0により電気的に接続 されている。 ウォール 3の上面には、 グランド導体 5を裏面である底部に持つ 多層の第 2の誘電体基板 2が載置され接続されている。 第 2の誘電体基板 2上 には D C線路 2 7が配設され、 第 1の誘電体基板 1の D C線路 1 7と、 接続材 であるビアホール 8を介して電気的に接続されている。 第 2の誘電体基板 2上 にも、 第 2の R F半導体デバイス 2 9が実装され、 第 2の誘電体基板 2上に設 けられた D C線路 2 7と第 2の R F半導体デバイス 2 9とがワイヤ 2 0により 電気的に接続されている。 このように、 第 1および第 2の誘電体基板 1および 2は、 第 1および第 2の誘電体回路基板である。
第 1の誘電体基板 1上に設けられて第 2の誘電体基板 2を覆っているものは、 底部が開口した直方体形状で、 金属製の板状体からなる箱形の金属カバー 1 2 である。 金属力パー 1 2はその端部 1 2 aで第 1の誘電体基板 1に導電性接着 剤等によりウォール 3の上面に固着されると共に、 第 1の誘電体基板 1のゥォ ール 3に設けられて金属ベース 1 1に接続された多数のビアホール 1 3と電気 的に接続されている。
したがって、 第 1および第 2の R F半導体デバイス 1 9および 2 9は、 互い に電気的に接続された金属ペース 1 1、 ビアホール 1 3および金属力パー 1 2 により電気的にシールドされており、 また、 第 1および第 2の R F半導体デバ イス 1 9および 2 9は互いに気密封着された第 1及び第 2の誘電体基板 1およ び 2ならびに金属カバー 1 2により封止されている。
なお、 R F回路モジュール 1 0 0の組立は、 図 1に示すように、 第 1の R F 半導体デバイス 1 9を実装した第 1の誘電体基板 1上に、 第 2の R F半導体デ パイス 2 9を実装した第 2の誘電体基板 2を載置し接続した後、 金属カバ一 1 2を第 1の誘電体基板 1に接続する。 この実施の形態における R F回路モジュール 1 0 0は以上のように構成され、 第 1の R F半導体デバイス 1 9が実装された第 1の誘電体基板 1と、 第 2の R F半導体デバイス 2 9が実装された第 2の誘電体基板 2とが積層され、 金属力 パ一 1 2を第 1の誘電体基板 1のウォール 3上面に封止接着すると共に、 第 2 の誘電体基板 2のキヤビティ 4周囲のビアホール 1 3を介して金属べ一ス 1 1 に電気的に接続してあるため、 第 1の R F半導体デバイス 1 9および第 2の R F半導体デバイス 2 9が電気的にシールドされるのと同時に気密封止される。 実施の形態 2 .
図 3はこの発明の別の実施の形態である R F回路モジュール 2 0 0を示す断 面図である。 以降、 図 1および 2と同一もしくは同等の部材および部位には、 同一符号を付し、 重複する説明は省略する。
図 3の R F回路モジュール 2 0 0が図 1に示す R F回路モジュール 1 0 0と 異なる点は、 第 1の誘電体基板 1のウォール 3上に、 セラミックからなり、 ビ ァホール 1 3に対応して電気的に接続された多数のビアホールを持ち、 第 2の 誘電体基板 2および第 2の R F半導体デバイス 2 9を囲んで収容する第 2のキ ャビティを形成する延長部 1 aを備えていることと、 金属カバー 1 1 2が平ら な板状であることである。 その他の構成は同じである。
ウォール 3上には、 延長部分 1 aが第 2の誘電体基板 2を囲繞して形成され ている。 延長部分 1 a上には金属カバー 1 1 2が設けられ、 導電性接着剤等を 用いて延長部分 1 aと接続されている。 延長部分 l aの内部には、 ビアホール 1 3が延伸して設けられており、 金属べ一ス 1 1と金属カバー 1 1 2が電気的 に接続されている。
この実施の形態における R F回路モジュール 2 0 0は以上のように構成され ているので、 図 1および 2に示す R F回路モジュールと同様の利点を有すると ともに、 金属カバー 1 1 2が板状であるので、 金属カバー 1 1 2の取り付けの 作業性を向上させることができる。 実施の形態 3 . 図 4はこの発明の別の実施の形態である R F回路モジュール 3 0 0を示す断 面図である。 第 1の誘電体基板 1 0 1と第 2の誘電体基板 1 0 2の材質が図 2 と異なる。 第 1の誘電体基板 1 0 1は多層の高温焼成基板で、 熱伝導率の高い、 例えば窒化アルミニウムを基板材料として用いている。 第 2の誘電体基板 1 0 2は多層の低温焼成基板である。 低温焼成基板とは、 通常の基板に対して低い 温度で焼成したものであり、 焼成温度が低いために基板に配線する配線材料と して、 金や銅などの融点の低い材料を使用できる。
このように、 この実施の形態における R F回路モジュール 3 0 0は、 図 1お よび 2に示す R F回路モジュールと同様の利点を有するほかに、 高温焼成基板 は熱伝導率がよいため、 第 1の誘電体基板 1 0 1に実装する R F半導体デバイ ス 1 9として発熱量の大きいデバイスを使用しても、 放熱を容易に行える。 ま た、 第 2の誘電体基板 1 0 2に低温焼成基板を使用すると、 第 2の誘電体基板 1 0 2の D C線路 2 7に金や銅の配線材料を使用でき、 これらの配線材料は抵 抗率が低いため、 D C線路 2 7の電気抵抗を小さくできる。 したがって、 第 2 の誘電体基板 1 0 2の D C線路 2 7による電圧降下を抑制できる。 実施の形態 4 .
図 5はこの発明の別の実施の形態である R F回路モジュール 4 0 0を示す断 面図である。 図において、 第 1の誘電体基板 1と第 2の誘電体基板 2との間に は、 半田バンプ 1 1 8が挿入されている点が図 2と異なる。 第 1の誘電体基板 1のウォール 3の上面と第 2の誘電体基板 2の裏面のグランド導体 5との間に は、 ポール状の半田である半田バンプ 1 1 8が揷入されている。
このように、 この実施の形態における R F回路モジュール 4 0 0は、 図 1お よび 2に示す R F回路モジュールと同様の利点を有するほか、 さらに、 第 1の 誘電体基板 1の D C線路 1 7と第 2の誘電体基板 2の D C線路 2 7との接続、 および第 1の誘電体基板 1と第 2の誘電体基板 2のグランド導体 5の接続を、 ビアホール 8および半田バンプ 1 1 8を介して行うため、 D C線路 1 7および 2 7を重ね合わせる接続部を加工する場合に比べて R F回路モジュールを小形 化できる。 実施の形態 5 .
図 6はこの発明の別の実施の形態である R F回路モジュール 5 0 0を示す断 面図である。 図において、 第 1の誘電体基板 1と第 2の誘電体基板 2との間に は、 異方性導電性シート 1 1 9が挿入されている点が図 2と異なる。 異方性導 電シートとは、 シート材料の方向によって性質が異なるものであり、 第 1の誘 電体基板 1と第 2の誘電体基板 2が対向する方向の導電粒子の移動を容易にし、 導電率を高くしたものである。
このように、 この実施の形態における R F回路モジュール 5 0 0は、 図 5に 示す R F回路モジュールと同様の利点を有するほか、 第 1の誘電体基板 1の D C線路 1 7と第 2の誘電体基板 2の D C線路 2 7との接続、 および第 1の誘電 体基板 1と第 2の誘電体基板 2のグランド導体 5の接続を、 異方性導電性シ一 ト 1 1 9を介して行うことができるので、 第 1の誘電体基板 1と第 2の誘電体 基板 2を接続するのに、 はんだリフローを必要としないため、 組立作業性が向 上するとともに、 第 2の誘電体基板 2の取り替え作業が容易になる。 実施の形態 6 .
図 7はこの発明の別の実施の形態である R F回路モジュール 6 0 0を示す断 面図である。 図において、 チヅプコンデンサなど気密封止の必要のない高周波 回路デバィス 1 2 0が金属力パー 1 2の外側の第 1の誘電体基板 1上に配置さ れている点が図 2と異なる。
このように、 この実施の形態における R F回路モジュール 6 0 0は、 図 2に 示す R F回路モジュールと同様の利点を有するほか、 キヤビティ 4の占有面積 を小さくすることができ、 不要な導波管モードの抑制が容易になる。 すなわち、 キヤビティ 4の周辺には、 金属ペース 1 1、 ビアホール 1 3、 グランド導体 5 があるため、 近似的に四方を金属壁に囲まれた導波管のような構造が形成され ている。 したがって、 キヤビティ 4内にチップコンデンサなど気密封止の必要 のない高周波回路デバイス 1 2 0を配置すると、 キヤビティ 4の占有面積が大 きくなり、 この近似的な導波管の横幅が大きくなるので、 さらに周波数が低い (波長が長い） 電波を伝搬させてしまう不要な導波管モードの発生が起こりや すい。 しかし、 気密封止の必要のない高周波回路デバイス 1 2 0を金属カバ一 1 2の外側に配置することで、 キヤビティ 4の占有面積を小さくすることがで き、 不要な導波管モードの抑制が容易になる。 実施の形態 7 .
図 8はこの発明の別の実施の形態である R F回路モジュール 7 0 0を示す断 面図である。 図において、 第 1の誘電体基板 2 0 1の高周波回路デバイス 1 2 0を実装する部位の形状が図 7と異なる。
第 1の誘電体基板 2 0 1は、 金属カバ一1 2の外側において、 中層から上層 にかけて誘電体が部分的に除去され、 段付き部 2 0 1 aが形成されている。 こ の段付き部 2 0 1 aの第 1の誘電体基板 2 0 1の高さが低くなつた部位にチッ プコンデンサなど気密封止の必要のない高周波回路デバイス 1 2 0が配置され ている。
このように、 この実施の形態における R F回路モジュール 7 0 0は、 図 7に 示す R F回路モジュールと同様の利点を有するほか、 チップコンデンサなど気 密封止の必要のない高周波回路デバイス 1 2 0は、 金属カバ一 1 2の外側にお いて、 第 1の誘電体基板 2 0 1の高さが低くなつた部位に、 高周波回路デバィ ス 1 2 0を配置できるので、 R F回路モジュール 7 0 0全体の高さを低減でき る。 実施の形態 8 .
図 9はこの発明の別の実施の形態であるに R F回路モジュール 8 0 0を示す 断面図である。 図において、 第 1の誘電体基板 3 0 1の R F半導体デバイス 1 9を実装する部位の形状が図 2と異なる。
第 1の誘電体基板 3 0 1の一部を下層から上層にかけて除去して、 キヤビテ ィ 4の底面に金属ペース 1 1を露出させ、 キヤビティ 4内の金属ペース 1 1上 に第 1の R F半導体デバイス 1 9が実装されている。
このように、 この実施の形態における R F回路モジュール 8 0 0は、 図 2に 示す R F回路モジュールと同様の利点を有するほか、 熱伝導性のよい金属べ一 ス 1 1上に第 1の R F半導体デバイス 1 9が実装されているので、 第 1の R F 半導体デバイス 1 9からの放熱が容易に行われる。 実施の形態 9 .
図 1 0はこの発明の別の実施の形態である R F回路モジュールの回路を示す 回路構成図である。
図において、 1 2 1はスィッチ、 1 2 2はハイパワーアンプ、 1 2 3はロー ノイズアンプ、 1 2 4は送信系回路、 1 2 5は受信系回路、 1 2 6は11 ?線路、 1 2 7は D C線路、 1 2 8は制御回路側端子、 1 2 9はアンテナ側端子、 1 3 0は入出力端子である。
この回路を含んだ R F回路モジュールを説明するために、 便宜上図 1および 図 2に示す R F回路モジュール 1 0 0を例にとると、 図 1 0に示すハイパワー アンプ 1 2 2、 スィツチ 1 2 1を含む送信系回路 1 2 4は第 1の誘電体基板 1 に実装されている。 ローノイズアンプ 1 2 3を含む受信系回路 1 2 5は第 2の 誘電体基板 2に実装される。 また、 送信系回路 1 2 4のハイパワーアンプ 1 2 2を制御するための D C線路 1 7、 受信系回路 1 2 5の口一ノイズアンプ 1 2 3を制御するための D C線路 2 7は接続され、 第 2の誘電体基板 2を介して制 御回路側端子 1 2 8に接続される。 アンテナ側端子 1 2 9、 入出力端子 1 3 0 は、 第 1の誘電体基板 1を介して接続される。
このように、 この実施の形態における R F回路モジュールは、 送信系回路 1 2 4および受信系回路 1 2 5ごとに分離して実装するので、 R F回路モジユー ルの回路構成を容易にできる。 産業上の利用可能性
この発明に係る R F回路モジュールによれば、 ウォールに囲繞されたキヤビ ティが上層に形成された多層の第 1の誘電体基板と、 キヤビティ内で第 1の誘 電体基板に実装された第 1の R F半導体デパイスと、 ウォールの上面で第 1の 誘電体基板と接続され、 裏面にグランド導体を有する少なくとも 1層以上の第 2の誘電体基板と、 第 2の誘電体基板の上面に実装された第 2の R F半導体デ パイスと、 第 2の誘電体基板および第 2の R F半導体デバイスを覆い、 ウォー ルで第 1の誘電体基板と接続され、 第 2の R F半導体デバイスを電気的にシー ルドするとともに第 1および第 2の R F半導体デバイスを気密封止する金属力 パーとを備えている。
また、 この発明の R F回路ジュールは、 第 1面にウォールに囲まれ、 配線さ れたキヤビティを持つ第 1の誘電体回路基板と、 第 1の誘電体回路基板のキヤ ビティ内に実装された第 1の R F半導体デパイスと、 第 1の誘電体回路基板の ウォールに載置された第 2の誘電体回路基板と、 第 2の誘電体回路基板に実装 された第 2の R F半導体デバイスと、 第 1の誘電体回路基板の第 2面に設けら れた金属ベースと、 それそれ一端で金属ベースに電気的に接続され、 他端で第 1面に露出されてウォール内に埋設され、 キヤビティを囲むように配置された 多数の埋設導体と、 第 1の誘電体回路基板に封止接着されて、 第 2の誘電体基 板および第 2の R F半導体デバイスを覆い、 ウォールの上面で多数の埋設導体 に電気的に接続され、 もって第 1および第 2の R F半導体デバイスをそれそれ 電気的にシールドするとともに第 1および第 2の R F半導体デバイスを気密封 止する金属力パーとを備えている。
従って、 この発明によれば、 第 1の誘電体基板および第 2の誘電体基板上の R F半導体デパイスを容易に電気的にシールドできるとともに気密封止でき、 小 形化、 高性能化を実現する R F回路モジュールを提供できる。
また、 この発明に係る R F回路モジュールによれば、 第 1の誘電体基板が、 第 2の誘電体基板を囲繞する誘電体を備え、 金属カバーが板状である。 あるい はウォールが、 第 2の誘電体基板および第 2の R F半導体デパイスを囲み収容 する第 2のキヤビティを形成する延長部を備え、 金属カバ一が平板状であるの で、 金属カバーの取り付けの作業性が向上する。
また、 この発明に係る R F回路モジュールによれば、 第 1の誘電体基板が高 温焼成基板であるので、 熱伝導率がよいため、 第 1の誘電体基板に実装する R
F半導体デバイスの放熱を容易に行える。 また、 第 2の誘電体基板が低温焼成 基板であるので、 基板の配線材料として低融点でかつ電気抵抗が小さい材料を 使用でき電圧降下を抑制できる。
また、 この発明に係る R F回路モジュールによれば、 第 1の誘電体基板と第 2の誘電体基板とが半田バンプにより接続されているので、 第 1の誘電体基板 と第 2の誘電体基板の接続を簡単な構造で行うことができ、 R F回路モジユー ルをさらに小形化できる。
また、 この発明に係る R F回路モジュールによれば、 第 1の誘電体基板と第 2の誘電体基板とが異方性導電性シートにより接続されているので、 第 1の誘 電体基板と第 2の誘電体基板 2を接続するのに、 はんだリフローを必要とせず、 組立作業性が向上する。 また、 第 2の誘電体基板の取り替え作業も容易になる。 また、 この発明に係る R F回路モジュールによれば、 気密封止する必要のな い高周波回路デバイスを金属力パーの外側であって、 第 1の誘電体基板上に実 装しているので、 キヤビティの占有面積を小さくでき、 不要な導波管モードを 抑制できる。
また、 この発明に係る R F回路モジュールによれば、 第 1の誘電体基板が、 高周波回路デバイスを実装する段付き部を備えているので、 R F回路モジユー ル全体の高さを低減できる。
また、 この発明に係る R F回路モジュールによれば、 第 1の誘電体基板が、 金属べ一スを備え、 キヤビティの底面に金属ベースが露出しているので、 第 1 の R F半導体デバイスを金属ベースに直接実装でき、 第 1の R F半導体デパイ スからの放熱性が向上する。
また、 この発明に係る R F回路モジュールによれば、 第 1の誘電体基板に送 信系回路を、 第 2の誘電体基板に受信系回路をそれそれ実装しているので、 R F回路モジュールの回路構成が容易になる。

Claims

請 求 の 範 囲
1 . ウォールに囲繞されたキヤビティが上層に形成された多層の第 1の誘電 体基板と、
前記キヤビティ内で前記第 1の誘電体基板に実装された第 1の R F半導体デ バイスと、
前記ウォールの上面で前記第 1の誘電体基板と接続され、 裏面にグランド導 体を有する少なくとも 1層以上の第 2の誘電体基板と、
前記第 2の誘電体基板の上面に実装された第 2の R F半導体デパイスと、 前記第 2の誘電体基板および前記第 2の R F半導体デパイスを覆い、 前記ゥ オールの上面で前記第 1の誘電体基板と接続され、 前記第 2の R F半導体デバ ィスを電気的にシールドするとともに前記第 1および第 2の R F半導体デパイ スを気密封止する金属カバーとを備えた R F回路モジュ一ル。
2 . 前記第 1の誘電体基板が、 前記第 2の誘電体基板を囲む誘電体を備え、 前記金属力 ) ーが板状であることを特徴とする請求項 1記載の R F回路モジュ ール。
3 . 第 1面にウォールに囲まれ、 配線されたキヤビティを持つ第 1の誘電体 回路基板と、
前記第 1の誘電体回路基板の前記キヤビティ内に実装された第 1の R F半導 体デバイスと、
前記第 1の誘電体回路基板の前記ウォールに載置された第 2の誘電体回路基 板と、
前記第 2の誘電体回路基板に実装された第 2の R F半導体デパイスと、 前記第 1の誘電体回路基板の第 2面に設けられた金属ペースと、
それそれ一端で前記金属ベースに電気的に接続され、 他端で前記第 1面に露 出されて前記ウォール内に埋設され、 前記キヤビティを囲むように配置された 多数の埋設導体と、 前記第 1の誘電体回路基板に封止接着されて、 前記第 2の誘電体基板および 前記第 2の R F半導体デパイスを覆い、 前記ウォールの上面で多数の前記埋設 導体に電気的に接続され、 もつて前記第 1および第 2の R F半導体デパイスを それぞれ電気的にシールドするとともに前記第 1および第 2の R F半導体デバ イスを気密封止する金属カバ一とを備えた R F回路モジュール。
4 . 前記ウォールが、 前記第 2の誘電体基板および前記第 2の R F半導体デ パイスを囲み収容する第 2のキヤビティを形成する延長部を備え、 前記金属力 パーが平板状であることを特徴とする請求項 1記載の R F回路モジュール。
5 . 前記第 1の誘電体基板が高温焼成基板であり、 前記第 2の誘電体基板が 低温焼成基板であることを特徴とする請求項 1乃至 4のいずれか記載の R F回 路モジュール。
6 . 前記第 1の誘電体基板と前記第 2の誘電体基板とが半田バンプにより接 続されていることを特徴とする請求項 1乃至 5のいずれか記載の R F回路モジ ユーノレ。
7 . 前記第 1の誘電体基板と前記第 2の誘電体基板とが異方性導電性シート により接続されていることを特徴とする請求項 1乃至 5のいずれか記載の R F 回路モジュール。
8 . 前記金属カバーの外側で前記第 1の誘電体基板上に実装された、 気密封 止する必要のない高周波回路デバイスを備えたことを特徴とする請求項 1乃至 7のいずれか記載の R F回路モジュール。
9 . 前記第 1の誘電体基板が、 前記高周波回路デバイスを実装する段付き部 を備えたことを特徴とする請求項 8記載の R F回路モジュール。
10. 前記第 1の誘電体基板が、 金属ベースを備え、 前記キヤビティの底面 に前記金属ベースが露出していることを特徴とする請求項 1乃至 9のいずれか 記載の RF回路モジュール。
11. 前記第 1の誘電体基板に送信系回路を、 第 2の誘電体基板に受信系回 路をそれそれ実装していることを特徴とする請求項 5あるいは 10記載の RF 回路モジュール。
PCT/JP1999/003236 1998-12-09 1999-06-17 Module de circuit rf WO2000035015A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP99973352A EP1056133A1 (en) 1998-12-09 1999-06-17 Rf circuit module
KR1020007008694A KR20010040800A (ko) 1998-12-09 1999-06-17 알에프 회로 모듈

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35026598A JP3538045B2 (ja) 1998-12-09 1998-12-09 Ｒｆ回路モジュール
JP10/350265 1998-12-09

Publications (1)

Publication Number Publication Date
WO2000035015A1 true WO2000035015A1 (fr) 2000-06-15

Family

ID=18409339

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/003236 WO2000035015A1 (fr) 1998-12-09 1999-06-17 Module de circuit rf

Country Status (6)

Country Link
US (1) US6335669B1 (ja)
EP (1) EP1056133A1 (ja)
JP (1) JP3538045B2 (ja)
KR (1) KR20010040800A (ja)
CN (1) CN1296642A (ja)
WO (1) WO2000035015A1 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542720B1 (en) * 1999-03-01 2003-04-01 Micron Technology, Inc. Microelectronic devices, methods of operating microelectronic devices, and methods of providing microelectronic devices
JP3976297B2 (ja) * 1999-09-29 2007-09-12 株式会社ルネサステクノロジ 高周波回路モジュールおよび通信装置
US6631555B1 (en) * 2000-02-08 2003-10-14 Cardiac Pacemakers, Inc. Method of thin film deposition as an active conductor
US6360431B1 (en) * 2000-09-29 2002-03-26 Intel Corporation Processor power delivery system
US6462950B1 (en) * 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
US7075112B2 (en) * 2001-01-31 2006-07-11 Gentex Corporation High power radiation emitter device and heat dissipating package for electronic components
JP3612031B2 (ja) * 2001-03-29 2005-01-19 Ｔｄｋ株式会社 高周波モジュール
US6627987B1 (en) * 2001-06-13 2003-09-30 Amkor Technology, Inc. Ceramic semiconductor package and method for fabricating the package
US7015457B2 (en) * 2002-03-18 2006-03-21 Honeywell International Inc. Spectrally tunable detector
US20070133001A1 (en) * 2001-09-12 2007-06-14 Honeywell International Inc. Laser sensor having a block ring activity
JP3662219B2 (ja) * 2001-12-27 2005-06-22 三菱電機株式会社 積層高周波モジュール
US7470894B2 (en) * 2002-03-18 2008-12-30 Honeywell International Inc. Multi-substrate package assembly
US7276798B2 (en) * 2002-05-23 2007-10-02 Honeywell International Inc. Integral topside vacuum package
TWM248187U (en) * 2003-01-15 2004-10-21 Abocom Sys Inc Printed circuit board structure of RF transmission device
US6971162B2 (en) * 2003-05-13 2005-12-06 Motorola, Inc. Localized enhancement of multilayer substrate thickness for high Q RF components
JP3858854B2 (ja) 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
US6982879B1 (en) * 2003-07-19 2006-01-03 Intel Corporation Apparatus to provide connection between a microelectronic device and an antenna
US7167688B2 (en) * 2003-07-30 2007-01-23 Chi Mei Communication Systems, Inc. RF transceiver module formed in multi-layered ceramic
US6888063B1 (en) * 2003-10-15 2005-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method for providing shielding in radio frequency integrated circuits to reduce noise coupling
KR100631673B1 (ko) 2003-12-30 2006-10-09 엘지전자 주식회사 이동통신용 고주파 모듈 구조
US20050231922A1 (en) * 2004-04-16 2005-10-20 Jung-Chien Chang Functional printed circuit board module with an embedded chip
US7902534B2 (en) * 2004-09-28 2011-03-08 Honeywell International Inc. Cavity ring down system having a common input/output port
US7586114B2 (en) * 2004-09-28 2009-09-08 Honeywell International Inc. Optical cavity system having an orthogonal input
JP4822900B2 (ja) * 2005-06-15 2011-11-24 京セラ株式会社 電子部品モジュール
US7656532B2 (en) * 2006-04-18 2010-02-02 Honeywell International Inc. Cavity ring-down spectrometer having mirror isolation
US7649189B2 (en) * 2006-12-04 2010-01-19 Honeywell International Inc. CRDS mirror for normal incidence fiber optic coupling
US7444737B2 (en) * 2006-12-07 2008-11-04 The Boeing Company Method for manufacturing an antenna
EP1956652A1 (en) * 2007-02-08 2008-08-13 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Sealed ball grid array package
EP2237316B1 (en) * 2008-01-30 2019-10-09 Kyocera Corporation Connection terminal, package using the same and electronic device
JP5047357B2 (ja) * 2008-05-12 2012-10-10 三菱電機株式会社 高周波収納ケースおよび高周波モジュール
GB2461882B (en) * 2008-07-15 2012-07-25 Thales Holdings Uk Plc Integrated microwave circuit
US7663756B2 (en) * 2008-07-21 2010-02-16 Honeywell International Inc Cavity enhanced photo acoustic gas sensor
TWI381510B (zh) * 2008-10-07 2013-01-01 Advanced Semiconductor Eng 具有屏蔽蓋體之晶片封裝結構
US7864326B2 (en) 2008-10-30 2011-01-04 Honeywell International Inc. Compact gas sensor using high reflectance terahertz mirror and related system and method
US8198590B2 (en) * 2008-10-30 2012-06-12 Honeywell International Inc. High reflectance terahertz mirror and related method
CN101800215B (zh) * 2009-02-11 2012-07-04 日月光半导体制造股份有限公司 无线通讯模组封装构造
US8125058B2 (en) 2009-06-10 2012-02-28 Medtronic, Inc. Faraday cage for circuitry using substrates
KR101695846B1 (ko) * 2010-03-02 2017-01-16 삼성전자 주식회사 적층형 반도체 패키지
US8437000B2 (en) 2010-06-29 2013-05-07 Honeywell International Inc. Multiple wavelength cavity ring down gas sensor
US8269972B2 (en) 2010-06-29 2012-09-18 Honeywell International Inc. Beam intensity detection in a cavity ring down sensor
US8322191B2 (en) 2010-06-30 2012-12-04 Honeywell International Inc. Enhanced cavity for a photoacoustic gas sensor
US8666505B2 (en) 2010-10-26 2014-03-04 Medtronic, Inc. Wafer-scale package including power source
US8424388B2 (en) 2011-01-28 2013-04-23 Medtronic, Inc. Implantable capacitive pressure sensor apparatus and methods regarding same
JP5449237B2 (ja) * 2011-03-09 2014-03-19 古河電気工業株式会社 基板および基板の製造方法
JP5921077B2 (ja) * 2011-03-30 2016-05-24 三菱電機株式会社 高周波パッケージ
ITTO20110577A1 (it) * 2011-06-30 2012-12-31 Stmicroelectronics Malta Ltd Incapsulamento per un sensore mems e relativo procedimento di fabbricazione
WO2013128305A1 (en) * 2012-03-02 2013-09-06 Aselsan Elektronik Sanayi Ve Ticaret Anonim Sirketi A microwave component package
JP5870808B2 (ja) * 2012-03-28 2016-03-01 富士通株式会社 積層モジュール
KR101516930B1 (ko) 2012-07-13 2015-05-04 스카이워크스 솔루션즈, 인코포레이티드 라디오 주파수 차폐 응용들에서의 레이스트랙 구성한 패키지 모듈 및 무선 디바이스
JP5716972B2 (ja) 2013-02-05 2015-05-13 株式会社デンソー 電子部品の放熱構造およびその製造方法
JP6015508B2 (ja) * 2013-03-18 2016-10-26 富士通株式会社 高周波モジュール
JP2015149649A (ja) * 2014-02-07 2015-08-20 株式会社東芝 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
JP2015149650A (ja) * 2014-02-07 2015-08-20 株式会社東芝 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
TWM499394U (zh) * 2014-12-19 2015-04-21 Bothhand Entpr Inc 電子裝置之封裝盒
US11272619B2 (en) * 2016-09-02 2022-03-08 Intel Corporation Apparatus with embedded fine line space in a cavity, and a method for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04219966A (ja) * 1990-12-20 1992-08-11 Fujitsu Ltd 半導体素子
JPH10135406A (ja) * 1996-11-01 1998-05-22 Nec Corp 半導体装置の実装構造

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2876773B2 (ja) * 1990-10-22 1999-03-31 セイコーエプソン株式会社 プログラム命令語長可変型計算装置及びデータ処理装置
US5266912A (en) * 1992-08-19 1993-11-30 Micron Technology, Inc. Inherently impedance matched multiple integrated circuit module
JP2682477B2 (ja) 1994-11-16 1997-11-26 日本電気株式会社 回路部品の実装構造
US5633530A (en) * 1995-10-24 1997-05-27 United Microelectronics Corporation Multichip module having a multi-level configuration
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04219966A (ja) * 1990-12-20 1992-08-11 Fujitsu Ltd 半導体素子
JPH10135406A (ja) * 1996-11-01 1998-05-22 Nec Corp 半導体装置の実装構造

Also Published As

Publication number Publication date
JP2000174204A (ja) 2000-06-23
EP1056133A1 (en) 2000-11-29
KR20010040800A (ko) 2001-05-15
JP3538045B2 (ja) 2004-06-14
CN1296642A (zh) 2001-05-23
US6335669B1 (en) 2002-01-01

Similar Documents

Publication Publication Date Title
WO2000035015A1 (fr) Module de circuit rf
US7236070B2 (en) Electronic component module and manufacturing method thereof
EP0472856B1 (en) Surface acoustic wave device and its manufacturing method
US7239222B2 (en) High frequency circuit module
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
WO2007049376A1 (ja) 高周波モジュール
EP1374303A2 (en) Power transistor package with integrated flange for surface mount heat removal
JPH09283700A (ja) 高周波用電力増幅器
JP3209183B2 (ja) 高周波信号用集積回路パッケージ及びその製造方法
JP4173308B2 (ja) Ｓａｗフィルタ
JP2001085569A (ja) 高周波回路装置
US6531775B1 (en) High-frequency module
JP2000059140A (ja) 高周波送受信装置
JPH02284501A (ja) 表面実装型ストリップライン共振器
WO2015012405A1 (ja) 素子収納用パッケージおよび実装構造体
JPH1117063A (ja) 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス
WO2001008221A1 (fr) Module haute frequence
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
JP2003218472A (ja) モジュールおよび表面実装モジュール
JP2000183488A (ja) ハイブリッドモジュール
JP2000133765A (ja) 高周波集積回路装置
JPH08274512A (ja) マイクロ波半導体集積回路装置
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP2003163304A (ja) 高周波パッケージ
JP3638528B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99804934.4

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN IN KR

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020007008694

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1999973352

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1999973352

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007008694

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1999973352

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1020007008694

Country of ref document: KR