WO2001013214A1 - Dispositif de stockage externe avec memoire a semi-conducteur non volatile - Google Patents

Dispositif de stockage externe avec memoire a semi-conducteur non volatile Download PDF

Info

Publication number
WO2001013214A1
WO2001013214A1 PCT/JP2000/005400 JP0005400W WO0113214A1 WO 2001013214 A1 WO2001013214 A1 WO 2001013214A1 JP 0005400 W JP0005400 W JP 0005400W WO 0113214 A1 WO0113214 A1 WO 0113214A1
Authority
WO
WIPO (PCT)
Prior art keywords
host computer
area
semiconductor memory
user data
external storage
Prior art date
Application number
PCT/JP2000/005400
Other languages
English (en)
French (fr)
Inventor
Takayuki Tamura
Jun Kitahara
Toru Owada
Shinichi Sawamura
Takeshi Asahi
Nagamasa Mizushima
Takashi Totsuka
Yasushi Akao
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Publication of WO2001013214A1 publication Critical patent/WO2001013214A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Definitions

  • the present invention relates to an external storage device using a nonvolatile semiconductor memory, and more particularly to access control of the nonvolatile semiconductor memory.
  • an external storage device using a nonvolatile semiconductor memory there is an external storage device using a flash memory.
  • an external storage system using a semiconductor memory and a control method therefor disclosed in Japanese Patent Application Laid-Open No. 5-27924.
  • a host computer uses a write command to store sector data in an area accessible to the user of the flash memory (hereinafter referred to as a user data overnight area). Writing is in progress.
  • the sector data stored in the user data area is read by a read command from the host computer. Writing and reading of these sector data are performed for the entire user data area.
  • the above prior art provides security for access to the entire user data area, and does not restrict access to individual section data stored in the user data area. Also, the user data overnight area As for the protection of the user data area, only protection for the entire user data area is provided, and no consideration is given to protection for the specified area in the user data area.
  • the host computer that uses the external storage device either protects all user data areas or does not protect it, resulting in poor usability. .
  • there is a restriction on the protection method of user data in the host computer which poses a problem for the system design of the host computer and the external storage device with a high degree of freedom. .
  • Another object of the present invention is to improve usability when using an external storage device in a host computer by dynamically switching between a user data area that protects a user data area and a user data area that is not protected. It is to make it.
  • the external storage device of the present invention divides a user data area in a nonvolatile semiconductor memory into a plurality of areas.
  • the external storage device assigns different commands to commands for reading, writing, and erasing each user data area divided by the host computer.
  • the external storage device issues an access from the host computer to a plurality of areas of the nonvolatile semiconductor memory by the host computer. Command can be controlled.
  • a password authentication means is provided in the external storage device.
  • the divided area of the nonvolatile semiconductor memory is divided into an area protected area protected by the authentication means and an unprotected area.
  • the unprotected area is called a normal area because the host computer can normally access the unprotected area without any authentication means.
  • a protection function of a designated area in the user data area can be provided.
  • the size of the protection area and the normal area can be dynamically changed by storing the protection area information in an external storage device without fixing the protection area and enabling rewriting by the host computer. it can. Since the size of the protected area can be arbitrarily changed depending on the host convenience, the usability when using the external storage device in the host convenience improves.
  • FIG. 1 is an example of a system outline using the external storage device of the present invention.
  • FIG. 2 is a block diagram of a flash memory card as one embodiment of the external storage device of the present invention.
  • FIG. 3 shows the configuration of the flash memory 17 mounted on the flash memory card 111.
  • FIG. 4 shows an embodiment of a protection function release command processing procedure in the flash memory card 111.
  • FIG. 5 shows an embodiment of a command processing procedure for reading sector data in the flash memory card 11.
  • Figure 6 shows the sector data on the flash memory card 111. This is an embodiment of a command processing procedure to be executed.
  • FIG. 7 shows an embodiment of a command processing procedure for erasing the sector data in the flash memory card 11 1.
  • FIG. 8 shows an embodiment of a protection function setting command processing procedure in the flash memory card 111.
  • FIG. 9 is a block diagram of the host interface section 11 in the flash memory card 11.
  • FIG. 10 shows an embodiment of a power-on processing procedure in the flash memory card 11 1.
  • FIG. 11 shows another embodiment of the power-on processing procedure in the flash memory card 11 1.
  • FIG. 12 shows another embodiment of the protection function setting command processing procedure in the flash memory card 111.
  • FIG. 13 shows another embodiment of the power-on processing procedure in the flash memory card 11 1.
  • FIG. 14 shows another embodiment of a command processing procedure for reading sector data in the flash memory card 11.
  • the system shown in FIG. 1 includes an information creator and an information generating device 101 for generating information, an information distributing device 103 connected via a transfer means 102, and an information distributing device 103. At least one dedicated device connected via communication line 104 A terminal 105, at least one semiconductor storage medium (non-volatile semiconductor memory) 110, and at least one information reproducing apparatus 109. In addition to the dedicated terminal 105, a general-purpose information processing device 106 such as a personal computer equipped with a semiconductor storage medium access means 107 connectable to the communication line 104, and information reproduction. A device 108 may be present.
  • Information is generated by the information generating device 101 and stored in the information distribution device 103.
  • the information at this time is transferred using a communication line or via a magnetic storage medium such as a floppy disk.
  • the information distribution device 103 processes the information stored in the device 103 in response to a request from the dedicated terminal 105, the general-purpose information processing device 106, or the information reproduction device 108, or Auxiliary information is added and transferred to the respective devices 105, 106, 108 via the communication line 104.
  • the dedicated terminal 105, the general-purpose information processing device 106, or the information reproducing device 108 to which the information has been transferred transfers the information to the semiconductor storage medium 110 connected thereto.
  • the dedicated terminal 105 may store a plurality of pieces of information, and may process information and add auxiliary information using the dedicated terminal 105, a general-purpose information processing device 106, and information reproduction.
  • the device 108 transfers the information transferred from the information distribution device 103 to the semiconductor storage medium basically as it is.
  • the dedicated terminal is connected between the information distribution device 1 ⁇ 3 and the dedicated terminal 105.
  • Semiconductor storage medium storing distribution information with processing or auxiliary information added
  • the semiconductor storage medium 110 and the information reproducing apparatus 109 are recognized and Exchange information to determine gender.
  • FIG. 2 shows an example of the configuration of an external storage device according to an embodiment of the present invention, which is applied to an external storage device during a compilation.
  • FIG. 2 shows a case where an external storage device 111 according to an embodiment of the present invention is connected to a host computer 2.
  • the external storage device 111 can be used as the semiconductor storage medium 110 in FIG.
  • the external storage device 111 is also called a flash memory card because it uses a flash memory as a nonvolatile semiconductor memory.
  • the external storage device 111 will be referred to as a flash memory card 111.
  • the host computer 2 mainly consists of the dedicated terminal 105 in FIG. 1, the general-purpose information processing device 106 via the semiconductor storage medium access means 107, and the information reproducing device 108 or 1 in FIG. 0 9
  • the host computer 2 may be a personal computer or a digital still camera that requires an external storage device other than the one shown in FIG. 1, and is not particularly limited.
  • the flash memory card 111 serving as an external storage device stores sector data written by the host computer 2.
  • the sector data is 512 bytes or 124 bytes of data, and is transmitted from the host computer 2 in units of 8 bits or 16 bits. One night is transferred.
  • the digital still camera and the dedicated terminal 105, the general-purpose information processing device 106 via the semiconductor storage medium access means 107, and the information reproducing device 108 or 109 use the size and transfer of sector data.
  • the form is various and is not specified.
  • the flash memory card 111 receives commands from the host computer 2 via the PCMCIA bus 1 and receives sector commands. We will give and receive overnight.
  • a PCMCIA bus 1 conforming to the PCMCIA interface will be described as an example.
  • various interfaces such as an IDE (ATA) interface and a SCSI interface, and the protocol agreement with the host computer 2 that requires an external storage device There is no particular limitation as long as it has
  • the flash memory card 111 has a host interface section 11 for controlling an interface with the host computer 2, a section between the host computer 1 and the data buffer 13 and a data buffer 13 Data transfer control unit 12, which controls the sector data transfer between the flash memory card 17 and the flash memory 17, and exchanges sector data between the flash memory card 11 and the host computer overnight 2.
  • a data interface 13 for temporarily storing sector data a flash interface 17 for controlling an interface with the flash memory 17, a microprocessor 16, and a host computer 2 It consists of a flash memory 17 for storing the sector data to be written.
  • a host interface section 11 As shown in FIG. 2, in the flash memory card 111, a host interface section 11, a data transfer control section 12, a data buffer 13, a flash interface section 15, and a flash interface section 15 are provided.
  • the microprocessor 16 and the flash memory 17 are buses 1 and 12, the data buffer bus 1 13 and the microprocessor bus 1 14 and the flash 1 and the flash 1 1 6 respectively. Are connected to each other.
  • the flash memory card 11 1 of FIG. 2 shows a case where one flash memory 17 is used, but the number of flash memories is not particularly limited.
  • the host interface section 11 operates in accordance with the PCMCIA interface and discusses the sector data set by the host computer 2 It has a built-in register that stores the physical address and the number of sectors to be accessed. These Regis evenings may also be used for other purposes. Further, the host interface section 11 generates an interrupt to the microprocessor 16 by a command issued by the host computer 2.
  • the data transfer controller 12 operates according to the instruction of the microprocessor 16.
  • the data buffer 13 is also used as a buffer memory for temporarily storing the section management table.
  • the flash interface unit 15 operates according to the instructions of the microprocessor 16.
  • the microprocessor 16 controls the analysis of commands written by the host computer 2 and the processing for the commands, and manages the sector data written by the host computer 2.
  • the flash memory 17 stores information for managing defective blocks in the flash memory 17 and various types of information of the flash memory card 11 other than the sector data written by the host computer 2.
  • the flash memory 17 has a user data area 171, which stores the sector data written by the host computer 2, an alternative area 172, which replaces the defective block of the flash memory 17, and a flash memory card 1.
  • 11 consists of a card management data area 1 7 3 for storing various information, and a bad block management area 1 7 4 for storing bad block management information in the flash memory 17. I have.
  • the user data area 171 is distinguished into a normal area 1 ⁇ 1 1 1 and a protection area 1 7 1 2.
  • sector data to be written by the host computer 2 is stored.
  • management information such as information indicating that each of the data sections is defective or good is stored.
  • the data management data area 173 is used to store information generally available in the conventional external storage device, such as the usable capacity of the flash memory card 111, as well as the host computer storage area.
  • Password storage unit 1 731 that stores the password required when an authentication request is issued from the server, and a protection area start address storage unit that indicates the start address of the protection area 1 7 1 2 in the flash memory 17 It consists of 1 7 3 2.
  • the password storage unit 1731 also includes a flag indicating whether or not a password is stored.
  • Fig. 9 shows a block diagram of the host interface 11.
  • the host computer interface 11 has a sector address register 1101 to which the host computer 2 writes the first logical address for reading, writing, or erasing.
  • Sector number register for writing the number of sectors for writing or erasing
  • Register register 1 1 0 2 Flash memory card 1 1 1 1 1
  • Status register for notifying host combination 2 1 1 0 3
  • a command register for storing commands issued by the host computer 2 and a data register for transferring sector data between the host computer 2 and the flash memory card 1 1
  • There are error registers 110 and 106 for notifying the host computer 2 of the type of error.
  • the sector address register 111 and the sector number register 111 are used in addition to the logical address from the host computer 2, for example, when a pass address is set by the host computer or when the pass address is set. It can also be used to write a password when performing authentication by.
  • each of the registers 110 1 through 110 5 is accessed from the host convenience 2 via the PCMCIA bus 1 and from the microprocessor 16 via the microcomputer bus 114.
  • the data register 111 is connected to the data transfer control section 12 by a bus 112, and is used for transferring sector data between the host convenience module 2 and the flash memory card 111. Used for
  • FIG. 10 shows the procedure of the power-on process.
  • the power-on process is performed after the power is supplied from the host computer 2, and performs various settings of the flash memory card 111.
  • step S301 the initial setting of the flash memory card 111 is performed.
  • Initial setting In S301 each initial setting inside the microprocessor 16 and the host interface 11 1 ⁇ data transfer control section 12 and the register evening in the flash interface section 15 etc.
  • Initial setting of the flash memory 17 is also performed.
  • step S302 the microprocessor 16 reads the password storage unit 1731 of the power management data area 173, and reads the password into the password storage unit 1731. Check if the password is stored. This confirmation can be performed by confirming the flag of the password storage unit 1731, as shown in the description of FIG. If the passcode is stored in the password storage unit 1731, in step S304, the microprocessor 16 sets the protection function release flag, which is an internal variable, to 0 (zero). Mouth). If the password is not stored in the password storage unit 1731 in step S302, in step S303, the microprocessor 16 sets the protection function as an internal variable. Set the release flag to 1.
  • step S305 the flash memory card 111 performs another power-on process.
  • the microcontroller 16 sets the status register 1103 to the ready state, and is ready to accept commands from the host computer 2. Let them know.
  • the initial setting S301 and other power-on processing S305 are the same as those of the conventional external storage device, and therefore, the details are omitted here.
  • FIG. 4 shows a procedure of a protection function release command for performing authentication using a password so that the host computer 2 can access the protection area 1712 of the user data area 1-1.
  • FIG. 5 the normal read command for reading the sector data stored in the normal area 171 of the user data area 171 and the protection area of the user data overnight area 171 are shown. It shows the procedure of the protection read command for reading the sector data stored in 1 ⁇ 1 22.
  • FIG. 6 a normal write command for writing sector data to the normal area 171 of the user data overnight area 171 and a protected area 171 of the user data overnight area 171 are shown.
  • FIG. 7 shows the procedure of the protection light command for writing a sector de-evening.
  • a user data It shows the procedure of the protection erase command for erasing the program that stores the sector data of the protected area 1712 in the evening area 1-1.
  • a protection function setting is performed so that the host computer 2 sets the password storage section 1731 of the card management data overnight area 173 and the protection area first address storage section 17332. Shows the command procedure.
  • step S101 the microphone processor 16 is waiting for the host computer 2 to issue a command.
  • the host computer 2 writes a command to the command register 1104 via the PCMCIA bus 1 so that the command register 1104 can be programmed via the microprocessor bus 114. Notify Croprocessor 16.
  • the microprocessor 16 analyzes the command issued by the host computer 1.
  • the microprocessor 16 can know the command issued by the host computer 2 by reading the command register 111 through the microprocessor bus 114.
  • step S102 when the microprocessor 16 detects that the command written by the host computer 2 is a protection function release command, the process of step S103 is performed. If it is not a protection function release command, the process proceeds to step S110 shown in FIG. Here, the host computer 2 writes the password to the sector address register 1101 before issuing the protection function release command.
  • step S103 the microprocessor 2 reads the password stored in the password storage unit 173 1 of the card management data area 1 to 3, and the password storage unit 173 1 Check if the password is stored in the password. The password is stored in the password storage unit 1 ⁇ 3 1 If the password is set (the password is set), the process proceeds to step S104, and if the password is not stored in the password storage unit 1731 (the password is not set), the process proceeds to step S106. Proceed to.
  • step S104 the microprocessor 16 writes the password written by the host computer 2 stored in the sector address register 111 and the password in the card management data area 1-3. Compare the password stored in the storage unit 1 7 3 1. If the comparison results match, the process proceeds to step S105. If the comparison results do not match, the process proceeds to step S107.
  • step S105 the microprocessor 16 sets the protection function release flag, which is an internal variable, to "1".
  • the protection function release flag is 1, it indicates that the protection function has been released.
  • the flash memory card 1 waits for a command from the host computer overnight 2 in step S101.
  • step S106 the microprocessor 16 sets an error in the status register 1103 in order to respond to the command issued by the host computer 1 that the error has occurred. .
  • the micro processor 16 sets that the password is not stored in the password storage unit 1731 in the error register 1106.
  • step S107 the microprocessor 16 sends an error message to the status register 1103 to respond to the command issued by the host computer 1 that the error has occurred. Set. At the same time, as a cause of the error, the microprocessor 16 sets in the error register 1106 that the password written by the host computer 2 did not match.
  • step S106 and step S107 the flash memory card 111 waits for a command from the host computer 2 in step S101.
  • step S110 the microprocessor 16 confirms whether or not the command issued by the host combination 2 is a normal read command. If the command issued by the host computer 2 is a normal read command, the process proceeds to step S111, and if the command issued by the host computer 2 is not a normal read command, the process proceeds to step S114. .
  • step S111 it is confirmed by the normal read command whether or not the sector data read by the host combination user 2 is stored in the protected area 1712.
  • the host computer 2 sets the logical address of the sector data to be read in the sector address register 111 before issuing the normal read command.
  • the microprocessor 16 compares the protected area start address 1 7 32 with the sector address register 1 1 0 1, and the host computer 2 reads the protected area with the normal read command. You can judge whether it is stored in 1 or 2.
  • step S111 if the section data to be read by the host computer 2 is stored in the protected area 1712, the process proceeds to step S112, and the error is sent to the host computer 1 Responds one.
  • step S112 the microprocessor 16 sets an error in the status register 1103 in order to respond to the command issued by the host computer 2 that the error has occurred. .
  • the microprocessor 16 sends the host Sets that computer 2 has attempted to read the protected area 17 12 sector data using the normal read command.
  • step S111 if the section data to be read by the host computer 2 is not stored in the protected area 1712, the process proceeds to step S113 to perform the user data read process.
  • the data transfer control section 12 transfers the sector data stored in the flash memory 17 via the flash interface section 15 to the data buffer 13 After the temporary storage in the host interface, the host computer overnight 2 is read via the data register 1105 of the host interface unit 11.
  • step S114 the microprocessor 16 confirms whether or not the command issued by the host computer 2 is a protected lead command. If the command issued by the host computer overnight 2 is a protection lead command, the process proceeds to step S115. If the command issued by the host computer 2 is not a protection read command, the process proceeds to step S120 in FIG.
  • step S115 it is confirmed by the protection read command whether or not the sector data read by the host convenience user 2 is stored in the protection area 1712.
  • the host computer 2 sets the logical address of the sector data to be read in the sector address register 111 before issuing the protection read command.
  • Microprocessor 16 compares the protected area start address 1 732 with the sector address register 1 1 0 1 and the host computer 1 is protected by the protected read command. It can be determined whether or not it is stored in area 1 112. If it is determined in step S115 that the section to be read by the host computer 2 is not stored in the protected area 1712, the process proceeds to step S113. Step S113 has already been described, and will not be described here.
  • step S115 if the section read by the host computer 2 is stored in the protected area 1 212, the process proceeds to step S116, where the internal variables of the microprocessor 16 are stored. Check the protection function release flag.
  • step S116 when the protection function release flag is 1, that is, when the protection function is released (the password is stored in the password storage unit 17331 in the power-on processing of Fig. 10). If is not stored, or if the host computer overnight 2 has released the protection function using the protection function release command in FIG. 4), the process proceeds to step S113. Since step S113 has already been described, it will not be described here.
  • step S116 If the protection function release flag is not 1 in step S116, that is, if 0 (zero) and the protection function has not been released, the process proceeds to step S117 and an error is sent to the host computer 2. respond.
  • step S117 the microprocessor 16 sets an error in the status register 1103 in order to respond to the command issued by the host computer 2 that the error has occurred. I do.
  • the microprocessor 16 issued the error message to the protection area by the protection read command without the host computer 2 releasing the protection function in the error register. Sets that attempt was made to read 1 7 12 sector data.
  • step S112 step S113, and step S117, the flash memory card 111 waits for a command from the host computer 2 in step S101.
  • step S101 the normal light command and the protection light command shown in FIG. 6 will be described.
  • step S120 the microprocessor 16 checks whether or not the command issued by the host computer 2 is a normal write command. If the command issued by the host computer 2 is a normal write command, the process proceeds to step S121, and if the command issued by the host computer 2 is not a normal write command, the process proceeds to step S124.
  • step S121 the host computer overnight 2 confirms whether or not to write sector data to the protected area 1712 by a normal write command.
  • the host convenience user 2 sets a sector address to write to the sector address register 111 and a logical address of the evening.
  • the microprocessor 16 compares the protection area start address 1 732 with the sector address register 1 101, and the sector data that the host computer 1 writes with a normal write command is used as the protection area 17 1 You can determine whether it is stored in 2.
  • step S122 if the section data to be written by the host computer 2 is in the protected area 1712, the process proceeds to step S122 and an error is returned to the host computer 2.
  • the micro processor 16 responds to the command issued by the host computer 2 with an error to the status register 1103 in order to respond that the error has occurred. Set.
  • the microprocessor 16 writes the sector data to the protected area 1712 with the normal write command by the micro processor 16 and the host computer 2 by the normal write command. Set what you are trying to do.
  • step S121 if the data to be written by the host computer 2 is not the protected area 1 ⁇ 12, the process proceeds to step S123. Perform user data evening light processing. User data write processing In s123, the data transfer control unit 12 temporarily stores the sector data written by the host computer 2 via the data register 1105 in the data buffer 13. After that, the flash memory 17 is written through the flash interface 15.
  • step S124 the microprocessor 16 checks whether or not the command issued by the host convenience user 2 is a protection light command. If the command issued by the host computer 2 is a protected light command, the process proceeds to step S125. If the command issued by the host convenience user 2 is not a protection light command, the process proceeds to step S130 of FIG.
  • step S125 the protection write command is used to check whether or not the sector data to be written by the host combination user 2 is the protection area 1712.
  • the host computer 2 sets the logical address of the sector data to be written to the sector address register 111 before issuing the protection write command.
  • the micro processor 16 compares the protected area start address 1 7 32 with the sector address register 1 101, and the host computer 2 writes the protected area with the protected write command. It can be determined whether or not it is stored in 1 2.
  • step S125 if the section data to be written by the host computer 1 is not the protected area 1712, the process proceeds to step S123.
  • Step S123 has already been described, and will not be described here.
  • step S125 if the section to be written by the host computer 2 is a protected area 1 ⁇ 12, the process proceeds to step S126.
  • Check the protection function release flag which is an internal variable of microprocessor 16 o
  • step S126 if the protection function release flag is 1, that is, if the protection function has been released (in the power-on processing of FIG. 10, the pass If the password has not been stored, or if the host computer overnight 2 has released the protection function using the protection function release command in FIG. 4), the process proceeds to step S123. Since step S123 has already been described, it will not be described here.
  • step S126 If the protection function release flag is not 1 in step S126, that is, if 0 (zero) and the protection function has not been released, the process proceeds to step S127 and an error is sent to the host computer 2. respond.
  • step S127 the microprocessor 16 sends an error to the status register 1103 to respond to the command issued by the host computer 2 that the error has occurred. Set.
  • the microprocessor 16 stores the protection area in the error register 1106 with the protection light command without the host computer 2 releasing the protection function. Set to 2 to attempt to write sector data.
  • step S122 After step S122, step S123, and step S127, the flash memory card 111 waits for a command from the host computer 2 in step S101.
  • step S130 the microprocessor 16 checks whether the command issued by the host computer 2 is a normal erase command. If the command issued by the host convenience 2 is a normal erase command, the process proceeds to step S131, and if the command issued by the host convenience 2 is not the normal erase command, the process proceeds to step S1 34 ( In step S131, it is confirmed whether or not the host computer—Evening 2 erases the block that stores the sector data of the protected area 1712 using the normal erase command.
  • the host convenience user 2 sets the logical address to be erased in the sector address register 1101, before issuing the normal erase command.
  • the microprocessor 16 compares the protected area start address 1 732 with the sector address register 1 101, and the host computer 2 attempts to erase the block in the protected area 1 7 1 2 using the normal erase command. Can be determined.
  • step S131 if the area to be erased by the host computer 2 is the protected area 1712, the process proceeds to step S132, and an error is returned to the host computer 1.
  • step S132 the mycro mouth sensor 16 sends an error message to the status register 1103 to respond to the command issued by the host computer Set the error.
  • the cause of the error is that the microprocessor 16 erases the protected area 1712 using the normal erase command in the error register 106 and the host console 110 Set that.
  • step S131 if the area to be erased by the host computer 2 is not the protected area 1712, the process advances to step S133 to perform user data-evening processing.
  • the user data erasing process S133 the logical address and flash to be erased from the flash memory 17 through the flash-in-fuse section 15 under the control of the microcontroller 16 Issue the erase command in memory 17 to execute the erase.
  • step S134 the microprocessor 16 confirms whether or not the command issued by the host computer 2 is a protected erase command. Host If the command issued by Compu Ichiya 2 is a protected erase command, the process proceeds to step S135. If the command issued by the host computer 2 is not a protection erasure command, the process proceeds to step S140 of FIG.
  • step S135 the protected erase command confirms whether the area to be erased by the host computer overnight 2 is the protected area 1712 or not.
  • the host convenience user 2 sets the logical address to be erased in the sector address register 111 before issuing the protection erase command.
  • the microprocessor 16 compares the protected area start address 1 732 with the secure address register 1101, and the host computer 2 writes the protected area command to the protected area 1 ⁇ ⁇ ⁇ It can be determined whether or not it is stored in 12.
  • step S135 If the area to be erased by the host computer 2 is not the protected area 1712 in step S135, the process proceeds to step S133. Step S133 has already been described, and therefore will not be described here. In step S135, if the area to be erased by the host computer 2 is the protected area 1712, the process proceeds to step S136, where the protection function, which is an internal variable of the micro Check the release flag.
  • step S136 if the protection function release flag is 1, that is, if the protection function has been released (the password storage unit 1731 in the power-on processing in Fig. 10 stores the password in the password storage unit 1731). If is not stored, or if the protection function is released by the host computer 2 by the protection function release command in FIG. 4), the process proceeds to step S133. Since step S133 has already been described, it will not be described here.
  • step S136 If the protection function release flag is not 1 in step S136, that is, if 0 (zero) and the protection function has not been released, the process proceeds to step S137 and an error is issued to the host computer 2. To respond.
  • Step S 1 At 37, the microprocessor 16 sets an error in the status register 1103 to respond to the command issued by the host computer 2 that the error has occurred. At the same time, as a cause of the error, the microprocessor 16 issued an error message to the protected area 1106 in the protected area by the protected erase command without releasing the protection function from the host computer 2. Set that you tried to erase the area of 7 1 2.
  • step S132 After step S132, step S133 and step S137, the flash memory card 111 waits for a command from the host computer 2 in step S101.
  • step S140 the microprocessor 16 confirms whether the command issued by the host computer 2 is a protection function setting command, and the command issued by the host computer 2 is If the command is a protection function setting command, the flow proceeds to step S144. If the command issued by the host computer 2 is not a protection function setting command, the flow proceeds to step S147.
  • step S142 the protection function release flag, which is an internal variable of the microprocessor 16, is checked.
  • the protection function release flag is 1, that is, when the protection function is released (when the pass code is not stored in the password storage section 1731 in the power-on processing of FIG. 10).
  • the process proceeds to step S144. If the protection function release flag is not 1, that is, if the protection function is not released because it is 0 (zero), the process proceeds to step S143, and an error is returned to the host computer 2.
  • step S143 the microprocessor 16 sets an error in the status register 1103 in order to respond to the command issued by the host computer 2 that the error has occurred. I do. simultaneous In addition, the cause of the error was that the microprocessor 16 issued a protection function setting command without releasing the protection function on the error register 1106. Set.
  • the host computer 2 sets the protection function setting command setting items (protection area or password) in the sector address register 111.
  • the host computer 1 sets the start address of the protection area in the sector number register 1102, and when setting the password, the host computer 1 In the evening 2, a new password is set in the sector number register evening 1102.
  • step S144 the microprocessor 16 reads the sector address register 1101, and checks the items set by the host computer 2 with the protection function setting command.
  • the microprocessor 16 executes step S145 if the protection area change is set in the sector address register 1101, and the password change is set in the sector address register 1101 if the protection area change is set in the sector address register 1101. In this case, step S146 is executed.
  • step S145 the microprocessor 16 stores the information of the protected area of the sector number register 112 in the protected area first address storage unit 1 ⁇ 3 of the card management data area 173. Stored in 2.
  • step S146 the microprocessor 16 stores the password of the sector number register 1102 in the password storage section 1731 of the card management data area 1173.
  • the other command processing in step S147 in FIG. 8 is a routine for processing a command other than the commands described with reference to FIGS. Although not described here, various commands can be executed from the host computer 2 by using the protection function release flag in other command processing. Protection is possible.
  • the host computer 2 when the host computer 2 reads, writes, and deletes the normal area and the protection area for storing the user data, the host computer 2 can perform the processing with different commands.
  • password authentication can limit the reading, writing, and erasing of protected areas.
  • the start address of the protected area can be changed by the host convenience 2.
  • FIG. 11 shows another embodiment of FIG. 10 in the power-on processing of the flash memory card 111 shown in FIG.
  • FIG. 12 shows another embodiment of FIG. 8 in the protection function setting command of the flash memory card 111 shown in FIG.
  • Figure 10 the initial setting of the protection function release flag depends on whether a password is stored in the password storage section 173 1 (step S302).
  • the protection function release flag is always set to 0 (zero) as the initial value, regardless of the contents of the password storage unit 173 1 (step S 304). That is the point.
  • step S144 determines whether a password is stored in the password storage unit 1731.
  • FIG. 13 shows another embodiment of the present invention.
  • FIG. 13 shows another embodiment of FIG. 10 in the power-on processing of the flash memory card 111 shown in FIG.
  • Fig. 10 The difference between Fig. 10 and Fig. 13 is that in Fig. 10, the initial setting of the protection function release flag is performed depending on whether the password is stored in the password storage unit 173 1 (step S302). However, in FIG. 13, after confirming whether or not the password is stored in the password storage section 173 1 (step S302), if the password is set, the host computer is set. The authentication of step 2 is performed in step S310. Thus, a highly reliable external storage device can be provided.
  • FIG. 14 shows another embodiment of FIG. 5 in the protection read command of the flash memory card 111 shown in FIG.
  • step S115 the host computer 2 uses the protection read command to transmit the secrecy data to the normal area 1711 other than the protection area 1 ⁇ 12.
  • step S118 when the area other than the protected area 1712 is read by the protection read command of the host computer 2 in FIG. That is, an error is responded to the host computer 1 (step S119).
  • the flash memory card 1 1 1 sends the normal area 1 ⁇ ⁇ ⁇ 1 1 1 of the user data area 1 7 1 and the protection area 1 7 1 2 to the host computer 2 using different commands. Can be read.
  • an authentication means such as a command or a password
  • access in the user data area by the host computer can be restricted, the reliability of the user data area can be improved, and data can be protected.
  • An external storage device can be provided.
  • the area for restricting access in the user data area by the host computer can be dynamically changed, and the usability of the external storage device for the host computer is improved.

Description

明 細 書 不揮発性半導体メモリ を用いた外部記憶装置 技術分野
本発明は不揮発性半導体メモリを用いた外部記憶装置に係わり、 特に 不揮発性半導体メモリのアクセス制御に関する。 背景技術
不揮発性半導体メモリ を用いた外部記憶装置と して、 フラ ッシュメモ リ を用いた外部記憶装置がある。 フラッシュメモリを用いた外部記憶装 置の従来例として、 特開平 5 — 2 7 9 2 4号公報に示される 「半導体メ モリ を用いた外部記憶システム及びその制御方法」 がある。 従来のフ ラ ッシュメモリを用いた外部記憶装置では、 ホス トコンピュー夕によるラ ィ トコマン ドによって、 フラ ッシュメモリのユーザがアクセス可能な領 域 （以下、 ユーザデ一夕領域と呼ぶ） に対して、 セクタデータの書き込 みを行っている。 また、 ホス トコンピュータからのリー ドコマン ドによ つて、 ュ一ザデータ領域に格納されているセクタデータを読み出してい る。 これらのセクタデータの書き込みおよび読み出しは、 ユーザデータ 領域の全体に対して行われる。
また、 "ANS I X3. 279- 1996 AT Attachment Interface wi th Extens i ons" の規格では、 セキュ リティ機能によって、 パスワー ドによるユーザデ一 夕のアクセスに対する制限を行っている。
上記従来技術は、 ユーザデータ領域の全体に対するアクセスのセキュ リティを提供しており、 ユーザデ一夕領域に格納されている個々のセク 夕データに対するアクセスを制限していない。 また、 ユーザデ一夕領域 の保護に関しては、 ユーザデータ領域全体に対する保護のみを提供して おり、 ユーザデータ領域内の指定された領域に対する保護について配慮 がなされていない。
ユーザデータ領域内の指定された領域に対する保護が行えない場合、 外部記憶装置を使用するホス トコ ンピュータにおいて、 すべてのユーザ データ領域を保護するか、 も しく は保護しないことになり、 使い勝手が 悪く なる。 また、 すべてのユーザデ一夕領域を保護する場合には、 ホス トコンピュー夕におけるユーザデータの保護方式に対して制限となり、 自由度の高いホス トコンピュー夕と外部記憶装置のシステム設計に対し て問題となる。
本発明は、 外部記憶装置におけるホス トコンピュー夕による指定され たユーザデ一夕領域に対するデ一夕保護を行うことを目的としている。 さらに、 ユーザデータ領域における指定された領域の保護機能を提供す ることを目的とする。
本発明の他の目的は、 ユーザデータ領域の保護を行うユーザデータ領 域と保護を行わないユーザデータ領域を動的に切り替えることで、 ホス トコ ンピュータにおける外部記憶装置を使用するときの使い勝手を向上 させることである。
発明の開示
本発明の外部記憶装置は、 不揮発性半導体メモリ内のユーザデータ領 域を複数の領域に分割する。 外部記憶装置は、 ホス トコ ンピュータによ る分割されたそれそれのユーザデータ領域に対する読み出し、 書き込み そして消去を行うコマン ドに対して、 異なるコマン ドを割り付ける。 こ れによ り、 外部記憶装置は、 ホス トコンピュータによる不揮発性半導体 メモリの複数の領域に対するアクセスを、 ホス トコンビユ ー夕が発行す るコマン ドに従って制御できる。
また、 外部記憶装置にパスワー ドによる認証手段を設ける。 この認証 手段を用いることによ り、 不揮発性半導体メモリの複数に分割された領 域を、 認証手段で保護された領域保護領域と保護されていない領域とに 区分する。 ホス トコ ンピュータは、 保護されていない領域を認証手段を 経ずに通常にアクセスできるので、 この保護されていない領域を通常領 域と呼ぶ。 保護領域と通常領域を設けることで、 ホス トコ ンビユ ー夕に よるュ一ザデータ領域内のアクセス制限を行うことができる。 これによ り、ユーザデータ領域における指定された領域の保護機能を提供できる。 さらに、 保護領域を固定せずに、 保護領域情報を外部記憶装置内に格 納し、 またホス トコンピュータによる書き換えを可能とすることで、 保 護領域と通常領域の大きさを動的に変更できる。 保護領域の大きさをホ ス トコンビユ ー夕によ り任意に変更できるので、 ホス トコンビユ ー夕に おける外部記憶装置を使用するときの使い勝手が向上する。 図面の簡単な説明
図 1 は、 本発明の外部記憶装置を用いたシステム概要の一例である。 図 2は、 本発明の外部記憶装置の一実施例であるフラ ッ シュメモリ 力 ー ドのブロ ック図である。
図 3 は、 フラ ッシュメモ リ カー ド 1 1 1 に搭載されている フラ ヅ シュ メモリ 1 7の構成である。
図 4は、 フラ ッシュメモリカー ド 1 1 1 における保護機能解除コマン ド処理手順の一実施例である。
図 5は、 フラ ッシュメモリカー ド 1 1 1 におけるセクタデータを リー ドするコマン ド処理手順の一実施例である。
図 6は、 フラッシュメモリカー ド 1 1 1 におけるセクタデ一夕をライ 卜するコマン ド処理手順の一実施例である。
図 7は、 フラ ッシュメモリカー ド 1 1 1 におけるセクタデ一夕を消去 するコマン ド処理手順の一実施例である。
図 8は、 フラ ッシュメモリカー ド 1 1 1 における保護機能設定コマン ド処理手順の一実施例である。
図 9は、 フラ ッシュメモリカー ド 1 1 1 におけるホス トイ ン夕フエ一 ス部 1 1のブロ ック図である。
図 1 0は、 フラ ッシュメモリカー ド 1 1 1 におけるパワーオン処理手 順の一実施例である。
図 1 1は、 フラ ッシュメモリカー ド 1 1 1 におけるパワーオン処理手 順の他の実施例である。
図 1 2は、 フラッシュメモリカード 1 1 1 における保護機能設定コマ ン ド処理手順の他の実施例である。
図 1 3は、 フラ ッシュメモリカー ド 1 1 1 におけるパワーオン処理手 順の他の実施例である。
図 1 4は、 フラ ッシュメモリカー ド 1 1 1 におけるセクタデータを リ ー ドするコマン ド処理手順の他の実施例である。 発明を実施するための最良の形態
以下、 本発明に係る不揮発性半導体メモリ を用いた外部記憶装置の実 施例について説明する。
まず、 本発明の外部記憶装置を用いたシステムの概要を図 1 を用いて 説明する。
図 1 に示すシステムは、 情報を生成する情報生成者および情報生成装 置 1 0 1 と、転送手段 1 0 2 を介して接続された情報配信装置 1 0 3 と、 情報配信装置 1 0 3 と通信回線 1 0 4で接続された少なく とも 1台の専 用端末 1 0 5 と、 少なく とも 1個の半導体記憶媒体 （不揮発性半導体メ モリ） 1 1 0 と、 少なく とも 1台の情報再生装置 1 0 9からなる。 専用 端末 1 0 5以外に、 通信回線 1 0 4に接続可能な、 半導体記憶媒体ァク セス手段 1 0 7を備えた、 パーソナルコンピュー夕等の汎用情報処理装 置 1 0 6 と、 情報再生装置 1 0 8が存在しても良い。
情報は、 情報生成装置 1 0 1で生成され、 情報配信装置 1 0 3内に格 納される。 この時の情報は、 通信回線を用いて、 あるいは、 フロッピー ディスク等の磁気記憶媒体を介して転送される。情報配信装置 1 0 3は、 装置 1 0 3に格納された情報を、 専用端末 1 0 5、 汎用情報処理装置 1 0 6、 又は情報再生装置 1 0 8からの要求に応じて加工し、 または補助 情報を付加し、 通信回線 1 0 4を介してそれそれの装置 1 0 5、 1 0 6、 1 0 8に転送する。
情報を転送された専用端末 1 0 5、 汎用情報処理装置 1 0 6、 又は情 報再生装置 1 0 8は、 それそれに接続されている半導体記憶媒体 1 1 0 に情報を転送する。 専用端末 1 0 5は、 複数の情報を蓄積しておき、 専 用端末 1 0 5で情報の加工および補助情報の付加の処理を行っても良い, 汎用情報処理装置 1 0 6、 及び情報再生装置 1 0 8は、 情報配信装置 1 0 3から転送された情報を基本的にそのまま半導体記憶媒体に転送する , このとき、 情報配信装置 1 ◦ 3 と専用端末 1 0 5 との間、 専用端末 1 0 5 と半導体記憶媒体 1 1 0 との間、 及び情報配信装置 1 0 3 と半導体記 憶媒体 1 1 0 との間ではそれそれの装置を認識し正当性を判断するため の情報交換を行う。
加工または補助情報を付加された配信情報を格納した半導体記憶媒体
1 1 0は、 情報再生装置 1 0 9 に接続され、 情報再生装置 1 0 9からの 要求に応じて、 格納してある情報を情報再生装置 1 0 9 に転送する。 こ のとき、 半導体記憶媒体 1 1 0 と、 情報再生装置 1 0 9 とを認識し正当 性を判断するための情報交換を行う。
図 2 に、 本発明の一実施例である外部記憶装置の構成を、 コンビュ一 夕の外部記憶装置への適用を例に示す。 図 2は、 本発明の一実施例であ る外部記憶装置 1 1 1がホス トコンピュータ 2に接続されている場合を 示している。
外部記憶装置 1 1 1 は、 図 1 における半導体記憶媒体 1 1 0 として使 用することができる。 また、 外部記憶装置 1 1 1は、 不揮発性半導体メ モリ としてフラ ッシュメモリ を用いているのでフラッシュメモリカー ド とも呼ばれる。 以下、 外部記憶装置 1 1 1 をフラ ッシュメモリカー ド 1 1 1 と称する。
ホス トコンビュ一夕 2は、 主に、 図 1 における専用端末 1 0 5、 半導 体記憶媒体アクセス手段 1 0 7 を介した汎用情報処理装置 1 0 6、 そし て情報再生装置 1 0 8 または 1 0 9である。 また、 ホス トコンピュータ 2は、 図 1 に示すもの以外にも、 外部記憶装置が必要なパーソナルコン ピュー夕やデジ夕ルスチルカメラでも良く、 特に限定はない。
以下、 外部記憶装置であるフラッシュメモリカー ド 1 1 1 は、 ホス ト コンピュータ 2が書き込むセクタデ一夕を格納するものとして説明する。 パーソナルコンビユー夕の外部記憶装置では、 セクタデータは 5 1 2バ ィ トまたは 1 0 2 4バイ トのデ一夕であ り、 ホス トコンピュータ 2から 8 ビッ トまたは 1 6 ビッ ト単位にデ一夕が転送される。 また、 デジタル スチルカメラや専用端末 1 0 5、 半導体記憶媒体アクセス手段 1 0 7 を 介した汎用情報処理装置 1 0 6、 そして情報再生装置 1 0 8 または 1 0 9では、 セクタデータの大きさや転送形態は様々であ り、 特に指定しな い。
図 2 において、 フラ ッシュメモリカー ド 1 1 1は、 P C M C I Aバス 1 を介してホス トコンピュ一夕 2からのコマン ドの受け付けやセクタデ 一夕の授受を行う。 図 2では、 P CMC I Aイ ンタフェースに準拠した P C M C I Aバス 1を例に説明する。 P C M C I Aバスの他に、 I D E (ATA) イ ン夕フェースや S C S Iイ ン夕フ ェースなど様々なイ ン夕 フェースがあり、 外部記憶装置を必要とするホス トコンピュー夕 2との 間のプロ トコルの取り決めを有するものであれば特に限定はない。
フラ ッシュメモリカー ド 1 1 1は、 ホス トコンピュータ 2とのイ ン夕 フェースを司るホス トイ ン夕フェース部 1 1、 ホス トコンビュ一夕 2と データノ ヅ フ ァ 1 3との間、 およびデータバッファ 1 3とフラ ッシュメ モリ 1 7との間のそれそれのセクタデータ転送を制御するデータ転送制 御部 1 2、 フラッシュメモリカー ド 1 1 1 とホス トコンビュ 一夕 2との 間でセクタデータの授受を行う ときに、 セクタデータを一時的に格納す るデータノ ヅファ 1 3、 フラ ッシュメモリ 1 7とのイ ン夕フェースを司 るフラッシュイ ン夕フェース 1 7、 マイ クロプロセッサ 1 6、 そしてホ ス トコンピュータ 2が書き込むセクタデータを格納するためのフラ ッシ ュメモリ 1 7から構成される。
図 2に示すように、 フラッシュメモリカー ド 1 1 1内において、 ホス トイ ン夕フ ェース部 1 1、 データ転送制御部 1 2、 データバヅ フ ァ 1 3、 フラ ッシュイ ン夕フェース部 1 5、 マイ クロプロセッサ 1 6、 そしてフ ラ ッシュメモリ 1 7は、 それそれバス 1 1 2、 データバッファバス 1 1 3、 マイ クロプロセッサバス 1 1 4、 ノ'ス 1 1 5、 そしてフラッシュノ ' ス 1 1 6によつてそれぞれ接続されている。
ここで、 図 2のフラッシュメモリカー ド 1 1 1では、 一個のフラ ッシ ュメモリ 1 7を用いた場合を示しているが、 フラ ッシュメモリの個数は 特に限定はない。
ホス トイ ン夕フ ェース部 1 1は、 P CMC I Aイ ン夕フ ェースに準拠 した動作を行ない、 ホス トコンビュ一夕 2が設定するセクタデータの論 理ア ドレス、及びアクセスするセクタ数を記憶するレジス夕を内蔵する。 これらのレジス夕は他の目的でも使用されることがある。 さらに、 ホス トイ ン夕フェース部 1 1は、 ホス トコンビュ一夕 2が発行するコマン ド によって、 マイクロプロセッサ 1 6に対する割り込みを生成する。
デ一夕転送制御部 1 2はマイ クロプロセッサ 1 6の指示に従って動作 する。 データバッ フ ァ 1 3は、 セク夕管理テーブルを一時的に記憶する ためのバッファメモリ と しても使用される。 フラッシュイ ン夕フェース 部 1 5は、 マイ クロプロセッサ 1 6の指示に従って動作する。
マイクロプロセッサ 1 6は、 ホス トコンピュータ 2が書き込むコマン ドの解析やそのコマン ドに対する処理を制御し、 ホス トコンビユー夕 2 が書き込むセクタデータの管理を行う。
フラッシュメモリ 1 7は、 ホス トコンピュータ 2が書き込むセクタデ —夕以外に、 フラッシュメモリ 1 7内の不良ブロ ックを管理するための 情報や、 フラ ッシュメモリカー ド 1 1 1の各種情報を格納する。
こ こで、 フラ ッ シュメモリ 1 7の構成を図 3を用いて説明する。 フラ ッシュメモリ 1 7は、 ホス トコンピュータ 2が書き込んだセクタデータ を格納するユーザデータ領域 1 7 1 、 フラ ッシュメモリ 1 7の不良プロ ックを代替するための代替領域 1 7 2、 フラッシュメモリカー ド 1 1 1 の各種情報を格納するカー ド管理データ領域 1 7 3、 そしてフラ ッ シュ メモリ 1 7内の不良ブロ ック管理情報を格納している不良ブロ ック管理 領域 1 7 4から構成されている。
ユーザデータ領域 1 7 1は、 通常領域 1 Ί 1 1 と保護領域 1 7 1 2 に 区別される。 ユーザデータ領域 1 7 1のデータ部には、 ホス トコ ンビュ 一夕 2が書き込むセクタデータが格納される。 また、 ユーザデ一夕領域 1 7 1の管理部には、 データ部のそれそれが不良または良プロ ックであ ることを示す情報などの管理情報が格納されている。 力一ド管理データ領域 1 7 3は、 フラッシュメモリカード 1 1 1で使 用可能な容量などのような従来の外部記憶装置が一般的に持っている情 報の他に、 ホス トコンビュ一夕 2からの認証要求の際に必要になるパス ワードを格納するパスワー ド格納部 1 7 3 1 と、 フラ ッシュメモリ 1 7 内の保護領域 1 7 1 2の先頭ァ ドレスを示す保護領域先頭ァ ドレス格納 部 1 7 3 2から構成される。 また、 パスヮ一 ド格納部 1 7 3 1 には、 パ スワードが格納されているかどうかを示すフラグも含まれる。
また、 ホス トイ ン夕フェース部 1 1のブロ ック図を図 9 に示す。 ホス トイ ン夕フェース部 1 1 には、 ホス トコンピュータ 2がリー ド、 ライ ト または消去を行うための先頭論理ァ ドレスを書き込むセクタア ドレスレ ジス夕 1 1 0 1、 ホス トコンピュータ 2がリー ド、 ライ トまたは消去を 行うためのセクタ数を書き込むセクタ数レジス夕 1 1 0 2、 フラッシュ メモリカー ド 1 1 1の状態をホス トコンビユー夕 2 に通知するためのス テ一夕スレジス夕 1 1 0 3、 ホス トコンビユー夕 2が発行するコマン ド を格納するためのコマン ドレジス夕 1 1 0 4、 ホス トコンピュータ 2 と フラ ッシュメモリカー ド 1 1 1の間でセクタデータの転送に使用するデ —夕レジス夕 1 1 0 5、 そしてホス トコンピュータ 2 に対しエラーの種 類を知らせるためのエラ一レジス夕 1 1 0 6の各レジス夕が存在する。 ここで、 セクタア ドレスレジス夕 1 1 0 1やセクタ数レジス夕 1 1 0 2 は、 ホス トコンピュータ 2からの論理ア ドレス以外にも、 例えば、 ホス トコンピュー夕によるパスヮ一 ドの設定時やパスヮ一 ドによる認証を行 う際のパスワー ドの書き込みにも使用可能である。 また、 それそれのレ ジス夕 1 1 0 1— 1 1 0 5は、 ホス トコンビユー夕 2からは P C M C I Aバス 1 によって、 マイ クロプロセッサ 1 6からはマイコンバス 1 1 4 によってアクセスされる。
図 9 における各レジス夕のアクセスは以下のようになつている。 セク 夕ア ドレスレジス夕 1 1 0 1、 セクタ数レジス夕 1 1 0 2およびデ一夕 レジス夕 1 1 0 5は、 ホス トコンビユ ー夕 2およびマイ クロプロセッサ 1 6からのリー ドおよびライ トが可能である。 ステータスレジス夕 1 1 0 3およびエラ一レジス夕 1 1 0 6は、 ホス トコンピュータ 2からはリ ー ドのみ、マイ クロプロセッサからはリードおよびライ トが可能である。 コマン ドレジス夕 1 1 0 4は、ホス トコンビユ ー夕 2からはライ トのみ、 マイクロプロセッサ 1 6からはリー ドのみ可能である。
また、 デ一夕レジス夕 1 1 0 5は、 データ転送制御部 1 2 にバス 1 1 2で接続されており、 ホス トコンビユ ー夕 2 とフラ ッシュメモリカー ド 1 1 1の間におけるセクタデータ転送のために使用される。
次に、 図 2 に示すフラッシュメモリカー ド 1 1 1のパワーオン処理に ついて説明する。 図 1 0はパワーオン処理の手順を示している。 パワー オン処理は、 ホス トコンピュータ 2からの電源供給後に行われ、 フラ ッ シュメモリカー ド 1 1 1の諸設定を行う。 まず、 ホス トコンピュータ 2 からの電源供給後に、 ステップ S 3 0 1 においてフラ ッシュメモリ力一 ド 1 1 1の初期設定を行う。 初期設定 S 3 0 1では、 マイ クロプロセッ サ 1 6内部の各初期設定と、 ホス トイ ン夕フ ェース部 1 1ゃデ一夕転送 制御部 1 2やフラ ッシュイ ンタフエース部 1 5 内のレジス夕などの初期 設定、 さらにフラ ッシュメモリ 1 7の初期設定を行う。
次いで、 ステップ S 3 0 2 において、 マイ クロプロセッサ 1 6は、 力 ー ド管理データ領域 1 7 3のパスワー ド格納部 1 7 3 1 を リー ドし、 パ スヮー ド格納部 1 7 3 1 にパスワー ドが格納されているかどうかを確認 する。 この確認は、 図 3の説明で示したように、 パスワー ド格納部 1 7 3 1のフラグを確認することで可能である。 パスヮー ド格納部 1 7 3 1 にパスヮ一 ドが格納されている場合には、 ステップ S 3 0 4において、 マイ クロプロセ ッサ 1 6は、内部変数である保護機能解除フラグを 0 (ゼ 口） に設定する。 また、 ステップ S 3 0 2 において、 パスワー ド格納部 1 7 3 1 にパスヮ一 ドが格納されていない場合には、 ステップ S 3 0 3 において、 マイ クロプロセッサ 1 6は、 内部変数である保護機能解除フ ラグを 1 に設定する。 ステップ S 3 0 3 または S 3 0 4に続いて、 ステ ップ S 3 0 5 において、 フラッシュメモリカー ド 1 1 1は他のパワーォ ン処理を行う。 他のパワーオン処理 S 3 0 5では、 例えば、 マイ クロプ 口セッサ 1 6がステータスレジス夕 1 1 0 3をレディ状態に設定し、 ホ ス トコンピュータ 2からのコマン ドを受け付ける準備ができたことを知 らせる。
ここで、 図 1 0において、 初期設定 S 3 0 1および他のパワーオン処 理 S 3 0 5は、 従来の外部記憶装置と同様の処理であるので、 ここでは 詳細を省略する。
次に、 図 2 に示すフラ ッシュメモリカー ド 1 1 1のコマン ド処理につ いて説明する。 図 4から図 8はコマン ド処理の手順を示している。 図 4 では、 ホス トコンピュータ 2がユーザデータ領域 1 Ί 1の保護領域 1 7 1 2 をアクセスできるようにするために、 パスワー ドによる認証を行う 保護機能解除コマン ドの手順を示している。 図 5では、 ユーザデータ領 域 1 7 1の通常領域 1 7 1 1 に格納されているセクタデ一夕を リー ドす るための通常リー ドコマン ド、 および、 ユーザデ一夕領域 1 7 1の保護 領域 1 Ί 1 2 に格納されているセクタデータを リー ドするための保護リ ー ドコマン ドの手順を示している。 図 6では、 ュ一ザデ一夕領域 1 7 1 の通常領域 1 7 1 1 にセクタデータをライ 卜するための通常ライ トコマ ン ド、 および、 ユーザデ一夕領域 1 Ί 1の保護領域 1 7 1 2 にセクタデ —夕をライ 卜するための保護ライ トコマン ドの手順を示している。 図 7 では、 ユーザデータ領域 1 7 1の通常領域 1 Ί 1 1のセクタデータ格納 するブロ ックを消去するための通常消去コマン ド、 および、 ユーザデ一 夕領域 1 Ί 1の保護領域 1 7 1 2のセクタデータ格納するプロヅクを消 去するための保護消去コマン ドの手順を示している。
図 8では、 ホス トコンピュータ 2がカー ド管理デ一夕領域 1 7 3のパ スヮー ド格納部 1 7 3 1および保護領域先頭ァ ドレス格納部 1 7 3 2の 設定を行うための保護機能設定コマン ドの手順を示している。
まず、 図 4から順に説明を行う。 ステップ S 1 0 1 において、 マイ ク 口プロセッサ 1 6はホス トコンピュータ 2がコマン ドを発行するのを待 つている。 ホス トコンピュータ 2が P C M C I Aバス 1 を介してコマン ドレジス夕 1 1 0 4にコマン ドをライ 卜することによ り、 コマン ドレジ ス夕 1 1 0 4はマイ クロプロセッサバス 1 1 4を介してマイ クロプロセ ッサ 1 6 に通知する。
次いで、 マイ クロプロセッサ 1 6は、 ホス トコンビユ ー夕 2 によるコ マン ド発行の通知を受けとると、 ホス トコンビュ一夕 2が発行したコマ ン ドの解析を行う。 マイ クロプロセッサ 1 6は、 コマン ドレジス夕 1 1 0 4をマイ クロプロセッサバス 1 1 4を介して リー ドすることによ り、 ホス トコンピュータ 2が発行したコマン ドを知ることができる。
ステップ S 1 0 2 において、 ホス トコンピュータ 2がライ 卜 したコマ ン ドが保護機能解除コマン ドであることをマイ クロプロセッサ 1 6が検 出すると、 ステップ S 1 0 3の処理を行う。 保護機能解除コマン ドでな い場合には、 図 5 に示すステップ S 1 1 0の処理に進む。 ここで、 ホス トコンピュータ 2は、 保護機能解除コマン ドを発行する前に、 セクタァ ドレスレジス夕 1 1 0 1 にパスワー ドをライ トする。
ステップ S 1 0 3では、 マイ クロプロセッサ 2は、 カー ド管理デ一夕 領域 1 Ί 3のパスヮー ド格納部 1 7 3 1 に格納されているパスワー ドを 読み出し、 パスヮー ド格納部 1 7 3 1 にパスヮー ドが格納されているか どうかを確認する。 パスワー ド格納部 1 Ί 3 1 にパスワー ドが格納され ている （パスヮード設定あり） 場合にはステヅプ S 1 0 4に進み、 パス ヮ一 ド格納部 1 7 3 1 にパスヮードが格納されていない （パスワー ド設 定なし） 場合にはステップ S 1 0 6 に進む。
ステップ S 1 0 4では、 マイ クロプロセッサ 1 6は、 セクタア ドレス レジス夕 1 1 0 1 に格納されているホス トコンピュータ 2がライ 卜 した パスワー ドと、 カー ド管理データ領域 1 Ί 3のパスヮー ド格納部 1 7 3 1 に格納されているパスワー ドを比較する。比較結果が一致していれば、 ステップ S 1 0 5 に進み、 比較結果が不一致ならば、 ステップ S 1 0 7 に進む。
ステップ S 1 0 5では、 マイ クロプロセッサ 1 6が内部変数である保 護機能解除フラグを 1 に設定する。 保護機能解除フラグが 1のとき、 保 護機能が解除されていることを示している。 ステップ S 1 0 5の後は、 フラッシュメモリカー ド 1はステップ S 1 0 1 においてホス トコンピュ 一夕 2からのコマン ドを待つ。
ステップ S 1 0 6では、 マイ クロプロセッサ 1 6は、 ホス トコンビュ 一夕 2が発行したコマン ドに対してエラーとなったことを応答するため に、 ステータスレジス夕 1 1 0 3 にエラーを設定する。 同時に、 エラ一 となった要因と して、 マイ クロプロセヅサ 1 6は、 エラ一レジス夕 1 1 0 6にパスワー ド格納部 1 7 3 1 にパスワー ドが格納されていないこ と を設定する。
ステップ S 1 0 7では、 マイ クロプロセッサ 1 6は、 ホス トコンビュ 一夕 2が発行したコマン ドに対してエラ一となったことを応答するため に、 ステータスレジス夕 1 1 0 3 にエラ一を設定する。 同時に、 エラ一 となった要因として、 マイ クロプロセッサ 1 6は、 エラーレジス夕 1 1 0 6 に、 ホス トコンピュータ 2がライ 卜 したパスワー ドが不一致であつ たことを設定する。 ステップ S 1 0 6およびステップ S 1 0 7の後は、 フラッシュメモリ カー ド 1 1 1はステップ S 1 0 1 においてホス トコンピュータ 2からの コマン ドを待つ。
次に、 図 5 に示す通常リー ドコマン ドおよび保護リー ドコマン ドにつ いて説明する。 ステップ S 1 1 0では、 マイクロプロセッサ 1 6は、 ホ ス トコンビユ ー夕 2が発行したコマン ドが通常リー ドコマン ドであるか どうかを確認している。 ホス トコンピュー夕 2が発行したコマン ドが通 常リー ドコマン ドならばステップ S 1 1 1 に進み、 ホス トコンビユ ー夕 2が発行したコマン ドが通常リー ドコマン ドでないならばステップ S 1 1 4に進む。
ステップ S 1 1 1では、 通常リー ドコマン ドによって、 ホス トコンビ ユ ー夕 2がリー ドするセクタデータが保護領域 1 7 1 2 に格納されてい るかどうかを確認している。 ここで、 ホス トコンピュータ 2は、 通常リ ー ドコマン ドを発行する前に、 セクタア ドレスレジス夕 1 1 0 1 にリ一 ドするセクタデータの論理ァ ド レスを設定する。 マイ クロプロセッサ 1 6は、 保護領域先頭ァ ド レス 1 7 3 2 とセクタア ドレスレジス夕 1 1 0 1 を比較し、 ホス トコンピュータ 2が通常リー ドコマン ドでリー ドする セクタデ一夕が保護領域 1 7 1 2 に格納されているかどうかを判断でき る。
ステップ S 1 1 1 において、 ホス トコンビユ ー夕 2がリー ドするセク 夕データが保護領域 1 7 1 2 に格納されている場合には、 ステップ S 1 1 2 に進み、 ホス トコンビュ一夕 2 にエラ一を応答する。 ステップ S 1 1 2では、 マイ クロプロセッサ 1 6は、 ホス トコンピュータ 2が発行し たコマン ドに対してエラーとなったことを応答するために、 ステータス レジス夕 1 1 0 3 にエラーを設定する。 同時に、 エラーとなった要因と して、 マイ クロプロセッサ 1 6は、 エラーレジス夕 1 1 0 6 に、 ホス ト コンピュータ 2が通常リー ドコマン ドで保護領域 1 7 1 2のセクタデ一 夕を リー ドしよう としたことを設定する。
ステップ S 1 1 1 において、 ホス トコンピュータ 2がリー ドするセク 夕データが保護領域 1 7 1 2 に格納されていない場合には、 ステップ S 1 1 3に進み、 ユーザデ一夕 リー ド処理を行う。 ユーザデ一夕 リー ド処 理 S 1 1 3では、 データ転送制御部 1 2が、 フラッシュメモリ 1 7に格 納されているセクタデータをフラ ヅシユイ ン夕フェース部 1 5 を介して- データバッファ 1 3 に一時格納した後に、 ホス トイ ンタフェース部 1 1 のデータ レジス夕 1 1 0 5 を介して、 ホス トコンビュ一夕 2がリー ドす る。
次いで、 保護リー ドコマン ドについて説明する。 まず、 ステップ S 1 1 4において、 マイ クロプロセッサ 1 6は、 ホス トコンビユー夕 2が発 行したコマン ドが保護リー ドコマン ドであるかどうかを確認する。 ホス トコンピュ一夕 2が発行したコマン ドが保護リー ドコマン ドである場合 には、 ステップ S 1 1 5 に進む。 ホス トコンピュータ 2が発行したコマ ン ドが保護リ一 ドコマン ドでない場合には、 図 6のステヅプ S 1 2 0 に 進む。
ステップ S 1 1 5では、 保護リー ドコマン ドによって、 ホス トコンビ ユー夕 2がリー ドするセクタデ一夕が保護領域 1 7 1 2 に格納されてい るかどうかを確認している。 ここで、 ホス トコンピュータ 2は、 保護リ ー ドコマン ドを発行する前に、 セクタア ドレスレジス夕 1 1 0 1 に リー ドするセクタデータの論理ア ドレスを設定する。 マイ クロプロセッサ 1 6は、 保護領域先頭ア ド レス 1 7 3 2 とセクタア ド レス レジス夕 1 1 0 1 を比較し、 ホス トコンビュ一夕 2が保護リー ドコマン ドでリー ドする セクタデ一夕が保護領域 1 Ί 1 2 に格納されているかどうかを判断でき る。 ステップ S 1 1 5 において、 ホス トコンピュータ 2がリー ドするセク 夕デ一夕が保護領域 1 7 1 2 に格納されていない場合には、 ステップ S 1 1 3に進む。 ステップ S 1 1 3については、 既に説明しているので、 ここでは説明を行わない。
ステップ S 1 1 5 において、 ホス トコンビユー夕 2がリードするセク 夕デ一夕が保護領域 1 Ί 1 2 に格納されている場合には、 ステップ S 1 1 6に進み、 マイクロプロセッサ 1 6の内部変数である保護機能解除フ ラグを確認する。
ステップ S 1 1 6 において、 保護機能解除フラグが 1である場合、 つ ま り、 保護機能が解除されている場合 （図 1 0のパワーオン処理におい てパスワー ド格納部 1 7 3 1 にパスワー ドが格納されていない場合、 ま たは、 図 4の保護機能解除コマン ドでホス 卜コンビュ一夕 2が保護機能 を解除した場合） には、 ステップ S 1 1 3に進む。 ステップ S 1 1 3 に ついては、 既に説明しているので、 ここでは説明を行わない。
ステップ S 1 1 6 において、 保護機能解除フラグが 1でない場合、 つ ま り 0 (ゼロ） で保護機能が解除されていない場合には、 ステップ S 1 1 7に進み、 ホス トコンピュータ 2 にエラーを応答する。 ステップ S 1 1 7では、 マイ クロプロセッサ 1 6は、 ホス トコンピュータ 2が発行し たコマン ドに対してエラ一となったこ とを応答するために、 ステータス レジス夕 1 1 0 3にエラーを設定する。 同時に、 エラ一となった要因と して、 マイ クロプロセッサ 1 6は、 エラーレジス夕 1 1 0 6 に、 ホス ト コ ンピュータ 2が保護機能を解除せずに、 保護リー ドコマン ドで保護領 域 1 7 1 2のセクタデ一夕を リー ドしよう と したことを設定する。
ステップ S 1 1 2、ステップ S 1 1 3そしてステップ S 1 1 7の次は、 フラ ッシュメモリカー ド 1 1 1 はステップ S 1 0 1 においてホス トコン ピュー夕 2からのコマン ドを待つ。 次に、 図 6 に示す通常ライ トコマン ドおよび保護ライ トコマン ドにつ いて説明する。 ステップ S 1 2 0では、 マイ クロプロセッサ 1 6は、 ホ ス トコンピュータ 2が発行したコマン ドが通常ライ トコマン ドであるか どうかを確認している。 ホス トコンピュータ 2が発行したコマン ドが通 常ライ トコマン ドならばステップ S 1 2 1 に進み、 ホス トコンピュー夕 2が発行したコマン ドが通常ライ トコマン ドでないならばステップ S 1 2 4に進む。
ステップ S 1 2 1では、 通常ライ トコマン ドによって、 ホス トコンビ ュ一夕 2が保護領域 1 7 1 2 にセクタデータをライ トするかどうかを確 認している。 ここで、 ホス トコンビユ ー夕 2は、 通常ライ トコマン ドを 発行する前に、 セクタア ドレスレジス夕 1 1 0 1 にライ トするセクタデ —夕の論理ァ ドレスを設定する。 マイクロプロセッサ 1 6は、 保護領域 先頭ア ドレス 1 7 3 2 とセクタア ドレスレジス夕 1 1 0 1 を比較し、 ホ ス トコンビュ一夕 2が通常ライ トコマン ドでライ 卜するセクタデータが 保護領域 1 7 1 2 に格納されているかどうかを判断できる。
ステップ S 1 2 1 において、 ホス トコンピュータ 2がライ 卜するセク 夕データが保護領域 1 7 1 2である場合には、ステップ S 1 2 2 に進み、 ホス トコンピュー夕 2 にエラーを応答する。 ステップ S 1 2 2では、 マ イ ク口プロセッサ 1 6は、 ホス トコンピュー夕 2が発行したコマン ドに 対してエラーとなったことを応答するために、 ステータスレジス夕 1 1 0 3にエラ一を設定する。 同時に、 エラーとなった要因として、 マイ ク 口プロセッサ 1 6は、 エラ一レジス夕 1 1 0 6 に、 ホス トコンピュータ 2が通常ライ トコマン ドで保護領域 1 7 1 2 にセクタデ一夕をライ 卜 し よう としたことを設定する。
ステップ S 1 2 1 において、 ホス トコンピュータ 2がライ 卜するセク 夕データが保護領域 1 Ί 1 2でない場合には、ステップ S 1 2 3 に進み、 ユーザデ—夕ライ ト処理を行う。ユーザデ—夕ライ ト処理 s 1 2 3では、 データ転送制御部 1 2が、 ホス トコンピュータ 2がデ一夕レジス夕 1 1 0 5 を介してライ 卜 したセクタデータをデータバッファ 1 3に一時格納 した後に、 フラ ッシュイ ン夕フェース部 1 5 を介して、 フラッシュメモ リ 1 7にライ 卜する。
次いで、 保護ライ トコマン ドについて説明する。 まず、 ステップ S 1 2 4において、 マイ クロプロセッサ 1 6は、 ホス トコンビユ ー夕 2が発 行したコマン ドが保護ライ トコマン ドであるかどうかを確認する。 ホス トコンピュー夕 2が発行したコマン ドが保護ライ トコマン ドである場合 には、 ステップ S 1 2 5 に進む。 ホス トコンビユ ー夕 2が発行したコマ ン ドが保護ライ トコマン ドでない場合には、 図 7のステップ S 1 3 0 に 進む。
ステップ S 1 2 5では、 保護ライ トコマン ドによって、 ホス トコンビ ユ ー夕 2がライ 卜するセクタデ一夕が保護領域 1 7 1 2であるかどうか を確認している。 ここで、 ホス トコンピュータ 2は、 保護ライ トコマン ドを発行する前に、 セクタア ドレスレジス夕 1 1 0 1 にライ 卜するセク 夕データの論理ア ドレスを設定する。 マイ クロプロセ ッサ 1 6は、 保護 領域先頭ァ ドレス 1 7 3 2 とセクタア ドレスレジス夕 1 1 0 1 を比較し、 ホス トコンピュータ 2が保護ライ トコマン ドでライ トするセクタデ一夕 が保護領域 1 7 1 2 に格納されているかどうかを判断できる。
ステップ S 1 2 5 において、 ホス トコンピュ一夕 2がライ 卜するセク 夕データが保護領域 1 7 1 2でない場合には、ステップ S 1 2 3 に進む。 ステップ S 1 2 3 については、 既に説明しているので、 ここでは説明を 行わない。
ステップ S 1 2 5 において、 ホス トコンビユ ー夕 2がライ トするセク 夕デ一夕が保護領域 1 Ί 1 2である場合には、ステップ S 1 2 6 に進み、 マイクロプロセッサ 1 6の内部変数である保護機能解除フラグを確認す o
ステップ S 1 2 6 において、 保護機能解除フラグが 1である場合、 つ ま り、 保護機能が解除されている場合 （図 1 0のパワーオン処理におい てパスワー ド格納部 1 7 3 1 にパスヮ一 ドが格納されていない場合、 ま たは、 図 4の保護機能解除コマン ドでホス トコンビュ一夕 2が保護機能 を解除した場合） には、 ステップ S 1 2 3 に進む。 ステップ S 1 2 3 に ついては、 既に説明しているので、 ここでは説明を行わない。
ステップ S 1 2 6 において、 保護機能解除フラグが 1でない場合、 つ ま り 0 (ゼロ） で保護機能が解除されていない場合には、 ステップ S 1 2 7に進み、 ホス トコンピュータ 2にエラーを応答する。 ステップ S 1 2 7では、 マイ クロプロセッサ 1 6は、 ホス トコンビュ一夕 2が発行し たコマン ドに対してエラ一となったことを応答するために、 ステータス レジス夕 1 1 0 3 にエラーを設定する。 同時に、 エラーとなった要因と して、 マイ クロプロセッサ 1 6は、 エラーレジスタ 1 1 0 6 に、 ホス ト コンピュータ 2が保護機能を解除せずに、 保護ライ トコマン ドで保護領 域 1 Ί 1 2 にセクタデータをライ ト しょう としたことを設定する。
ステップ S 1 2 2、ステップ S 1 2 3そしてステップ S 1 2 7の次は、 フラッシュメモリカー ド 1 1 1 はステップ S 1 0 1 においてホス トコン ピュー夕 2からのコマン ドを待つ。
次に、 図 7 に示す通常消去コマン ドおよび保護消去コマン ドについて 説明する。 ステップ S 1 3 0では、 マイ クロプロセッサ 1 6は、 ホス ト コンピュータ 2が発行したコマン ドが通常消去コマン ドであるかどうか を確認している。 ホス トコンビユー夕 2が発行したコマン ドが通常消去 コマン ドならばステップ S 1 3 1 に進み、 ホス トコンビユー夕 2が発行 したコマン ドが通常消去コマン ドでないならばステップ S 1 3 4に進む ( ステップ S 1 3 1では、 通常消去コマン ドによって、 ホス トコンビュ —夕 2が保護領域 1 7 1 2のセクタデ一夕を格納するブロックを消去す るかどうかを確認している。 ここで、 ホス トコンビユ ー夕 2は、 通常消 去コマン ドを発行する前に、 セクタア ド レスレジス夕 1 1 0 1 に消去す る論理ア ドレスを設定する。 マイクロプロセッサ 1 6は、 保護領域先頭 ア ドレス 1 7 3 2 とセクタア ドレスレジス夕 1 1 0 1 を比較し、 ホス ト コンピュータ 2が通常消去コマン ドで保護領域 1 7 1 2のブロックを消 去しょう としているかどうかを判断できる。
ステップ S 1 3 1 において、 ホス トコンピュー夕 2が消去する領域が 保護領域 1 7 1 2である場合には、 ステップ S 1 3 2 に進み、 ホス トコ ンピュ一夕 2 にエラ一を応答する。 ステヅプ S 1 3 2では、 マイ クロプ 口セヅサ 1 6は、 ホス トコンピュ一夕 2が発行したコマン ドに対してェ ラ一となったことを応答するために、 ステータスレジス夕 1 1 0 3にェ ラーを設定する。 同時に、 エラ一となった要因として、 マイ クロプロセ ッサ 1 6は、 エラ一レジス夕 1 1 0 6 に、 ホス トコンビユ ー夕 2が通常 消去コマン ドで保護領域 1 7 1 2の領域を消去しよう としていることを 設定する。
ステップ S 1 3 1 において、 ホス トコンピュー夕 2が消去する領域が 保護領域 1 7 1 2でない場合には、 ステップ S 1 3 3に進み、 ユーザデ —夕消去処理を行う。 ユーザデータ消去処理 S 1 3 3では、 マイ クロプ 口セッサ 1 6の制御によ り、フラ ッシュイ ン夕フエ一ス部 1 5 を介して、 フラッシュメモリ 1 7 に対して消去する論理ア ドレスとフラッシュメモ リ 1 7の消去コマン ドを発行し、 消去を実行する。
次いで、 保護消去コマン ドについて説明する。 まず、 ステッ プ S 1 3 4において、 マイ クロプロセッサ 1 6は、 ホス トコンピュータ 2が発行 したコマン ドが保護消去コマン ドであるかどうかを確認する。 ホス トコ ンピュ一夕 2が発行したコマン ドが保護消去コマン ドである場合には、 ステップ S 1 3 5 に進む。 ホス トコンピュータ 2が発行したコマン ドが 保護消去コマン ドでない場合には、 図 8のステップ S 1 4 0に進む。
ステップ S 1 3 5では、 保護消去コマン ドによって、 ホス トコンビュ 一夕 2が消去する領域が保護領域 1 7 1 2であるかどうかを確認してい る。 ここで、 ホス トコンビユ ー夕 2は、 保護消去コマン ドを発行する前 に、 セクタア ドレスレジス夕 1 1 0 1 に消去する論理ア ドレスを設定す る。 マイクロプロセッサ 1 6は、 保護領域先頭ァ ドレス 1 7 3 2 とセク 夕ア ドレスレジス夕 1 1 0 1 を比較し、 ホス トコンピュー夕 2が保護ラ ィ トコマン ドでライ 卜するセクタデ一夕が保護領域 1 Ί 1 2 に格納され ているかどうかを判断できる。
ステップ S 1 3 5 において、 ホス トコンビユ ー夕 2が消去する領域が 保護領域 1 7 1 2でない場合には、 ステップ S 1 3 3 に進む。 ステップ S 1 3 3については、 既に説明しているので、 ここでは説明を行わない。 ステップ S 1 3 5 において、 ホス トコンピュータ 2が消去する領域が保 護領域 1 7 1 2である場合には、 ステップ S 1 3 6 に進み、 マイ クロプ 口セッサ 1 6の内部変数である保護機能解除フラグを確認する。
ステップ S 1 3 6 において、 保護機能解除フラグが 1である場合、 つ ま り、 保護機能が解除されている場合 （図 1 0のパワーオン処理におい てパスヮー ド格納部 1 7 3 1 にパスヮー ドが格納されていない場合、 ま たは、 図 4の保護機能解除コマン ドでホス ト コ ンピュータ 2が保護機能 を解除した場合） には、 ステップ S 1 3 3 に進む。 ステップ S 1 3 3 に ついては、 既に説明しているので、 ここでは説明を行わない。
ステップ S 1 3 6 において、 保護機能解除フラグが 1でない場合、 つ ま り 0 (ゼロ） で保護機能が解除されていない場合には、 ステップ S 1 3 7に進み、 ホス トコンピュータ 2 にエラ一を応答する。 ステ ッ プ S 1 3 7では、 マイクロプロセッサ 1 6は、 ホス トコンピュータ 2が発行し たコマン ドに対してエラーとなったことを応答するために、 ステータス レジス夕 1 1 0 3 にエラ一を設定する。 同時に、 エラ一となった要因と して、 マイ クロプロセッサ 1 6は、 エラ一レジス夕 1 1 0 6 に、 ホス ト コンピュータ 2が保護機能を解除せずに、 保護消去コマン ドで保護領域 1 7 1 2の領域を消去しょう としたことを設定する。
ステップ S 1 3 2、ステップ S 1 3 3そしてステップ S 1 3 7の次は、 フラッシュメモリカー ド 1 1 1 はステップ S 1 0 1 においてホス トコン ピュー夕 2からのコマン ドを待つ。
次に、 図 8 に示す保護機能設定コマン ドについて説明する。 ステップ S 1 4 0では、 マイ クロプロセッサ 1 6は、 ホス トコンビユー夕 2が発 行したコマン ドが保護機能設定コマン ドであるかどうかを確認している , ホス トコンピュー夕 2が発行したコマン ドが保護機能設定コマン ドなら ばステップ S 1 4 2 に進み、 ホス トコンピュータ 2が発行したコマン ド が保護機能設定コマン ドでないならばステップ S 1 4 7 に進む。
ステップ S 1 4 2では、 マイ クロプロセッサ 1 6の内部変数である保 護機能解除フラグを確認する。 保護機能解除フラグが 1である場合、 つ ま り、 保護機能が解除されている場合 （図 1 0のパワーオン処理におい てパスヮー ド格納部 1 7 3 1 にパスヮ一 ドが格納されていない場合、 ま たは、 図 4の保護機能解除コマン ドでホス トコンピュ一夕 2が保護機能 を解除した場合） には、 ステップ S 1 4 4に進む。 また、 保護機能解除 フラグが 1でない場合、 つま り 0 (ゼロ） で保護機能が解除されていな い場合には、 ステップ S 1 4 3に進み、 ホス トコンピュータ 2 にエラ一 を応答する。 ステップ S 1 4 3では、 マイ クロプロセッサ 1 6は、 ホス トコンピュータ 2が発行したコマン ドに対してエラ一となったことを応 答するために、 ステータスレジス夕 1 1 0 3 にエラーを設定する。 同時 に、 エラ一となった要因として、 マイ クロプロセッサ 1 6は、 エラーレ ジス夕 1 1 0 6 に、 ホス トコンピュータ 2が保護機能を解除せずに、 保 護機能設定コマン ドを発行したことを設定する。
ここで、 ホス トコンピュータ 2は、 保護機能設定コマン ドを発行する 前に、 セクタア ドレスレジス夕 1 1 0 1 に保護機能設定コマン ドでの設 定項目 （保護領域またはパスワー ド） を設定する。 また、 保護領域を設 定する場合には、 ホス トコンビュ一夕 2はセクタ数レジス夕 1 1 0 2 に 保護領域の先頭ア ドレスを設定し、 パスワー ドを設定する場合には、 ホ ス トコンビュ一夕 2はセクタ数レジス夕 1 1 0 2 に新たなパスワー ドを 設定する。
ステップ S 1 4 4では、 マイ クロプロセッサ 1 6はセクタア ドレスレ ジス夕 1 1 0 1 を リー ドし、 ホス トコ ンピュータ 2が保護機能設定コマ ン ドで設定する項目を確認する。 マイ クロプロセッサ 1 6は、 セクタァ ドレスレジス夕 1 1 0 1 に保護領域の変更が設定されていればステップ S 1 4 5 を、 セクタア ドレスレジス夕 1 1 0 1 にパスワー ドの変更が設 定されていればステップ S 1 4 6 を実行する。
ステップ S 1 4 5では、 マイ クロプロセッサ 1 6は、 セクタ数レジス 夕 1 1 0 2の保護領域の情報を、 カー ド管理データ領域 1 7 3の保護領 域先頭ア ド レス格納部 1 Ί 3 2 に格納する。
ステップ S 1 4 6では、 マイ クロプロセッサ 1 6は、 セクタ数レジス 夕 1 1 0 2のパスワー ドを、 カー ド管理デ一夕領域 1 7 3のパスワー ド 格納部 1 7 3 1 に格納する。
また、 図 8 におけるステップ S 1 4 7の他のコマン ド処理は、 図 4か ら図 8で説明したコマン ド以外のコマン ドを処理するルーチンである。 ここでは説明しないが、 他のコマン ド処理でも保護機能解除フラグを使 用することで、 ホス トコンピュー夕 2からのコマン ドに対してさまざま な保護が可能である。
以上説明したように、 本実施例によれば、 ホス トコンピュータ 2がュ 一ザデータを格納する通常領域と保護領域をリー ド、 ライ トそして消去 する場合には別々のコマン ドで処理できる。 また、 パスワー ドによる認 証で保護領域のリー ド、 ライ トそして消去を制限できる。 さ らに、 ホス トコンビユ ー夕 2 によって保護領域の先頭ア ドレスを変更できる。
次に、 本発明における他の実施例を図 1 1および図 1 2 に示す。 図 1 1は、 図 2 に示すフラ ッシュメモリカー ド 1 1 1のパヮ一オン処理にお ける図 1 0の他の実施例である。 図 1 2は、 図 2 に示すフラッシュメモ リカー ド 1 1 1の保護機能設定コマン ドにおける図 8の他の実施例であ る。
図 1 0 と図 1 1の相違は、 図 1 0ではパスワー ド格納部 1 7 3 1 にノ スワー ドが格納されているかどうか （ステップ S 3 0 2 ) によって、 保 護機能解除フラグの初期設定を切り替えているが、 図 1 1では、 保護機 能解除フラグは、パスワー ド格納部 1 7 3 1の内容に拘らず、常に 0 (ゼ 口） を初期値として設定 （ステップ S 3 0 4 ) している点である。
図 8 と図 1 2の相違は、 図 1 2 に、 パスワー ド格納部 1 7 3 1 にパス ワー ドが格納されているかどうかの確認 （ステップ S 1 4 1 ) があるこ とである。
図 1 1 において、 保護機能解除フラグの初期値を 0 (ゼロ） にするこ とによ り、 パスワー ドが設定されていない場合に、 ホス トコンピュータ 2が保護リー ドコマン ドや保護ライ トコマン ドや保護消去コマン ドで保 護領域 1 7 1 2 をアクセスするためには、 必ず保護機能設定コマン ドで パスワー ドの設定を行い、 また、 保護機能解除コマン ドで保護機能を解 除しなければならない。 これによ り、 高信頼性の外部記憶装置を提供で きる。 本発明における他の実施例を図 1 3に示す。 図 1 3は、 図 2 に示すフ ラッシュメモリカー ド 1 1 1のパワーオン処理における図 1 0の他の実 施例である。
図 1 0 と図 1 3 との相違は、 図 1 0ではパスワー ド格納部 1 7 3 1 に パスワー ドが格納されているかどうか （ステップ S 3 0 2 ) で保護機能 解除フラグの初期設定を行っているが、 図 1 3ではパスワー ド格納部 1 7 3 1 にパスワー ドが格納されているかどうか （ステップ S 3 0 2 ) の 確認後、 パスワー ドが設定されている場合には、 ホス トコンピュータ 2 の認証をステップ S 3 1 0で行う。 これによ り、 高信頼性の外部記憶装 置を提供できる。
本発明における他の実施例を図 1 4に示す。 図 1 4は、 図 2 に示すフ ラッシュメモリカー ド 1 1 1の保護リー ドコマン ドにおける図 5の他の 実施例である。
図 5 と図 1 4の相違は、 図 5ではステップ S 1 1 5 において、 ホス ト コンピュータ 2は保護リー ドコマン ドで保護領域 1 Ί 1 2以外の通常領 域 1 7 1 1 に対するセク夕データのリ一ドが可能であるのに対し、 図 1 4では、 ステップ S 1 1 8 において、 ホス トコンピュータ 2の保護リー ドコマン ドにおいて、 保護領域 1 7 1 2以外の領域を リー ドする場合に は、 ホス トコンビュ一夕 2 に対してエラーを応答している （ステップ S 1 1 9 ) 点である。 これによ り、 フラッシュメモリカー ド 1 1 1は、 ホ ス トコンピュータ 2 に対して、 ユーザデータ領域 1 7 1の通常領域 1 Ί 1 1 と保護領域 1 7 1 2 をそれそれ異なるコマン ドでリー ドさせるこ と ができる。
本発明によれば、 コマン ドやパスワー ドなどの認証手段を用いるこ と によって、 ホス トコンビュ一夕によるユーザデータ領域内のアクセスを 制限でき、 ユーザデータ領域の信頼性を向上し、 データ保護が可能な外 部記憶装置を提供できる。
さらに、 ホス トコンビュ一夕によるユーザデータ領域内のアクセスを 制限する領域を動的に変更でき、 ホス トコ ンピュータに対する外部記憶 装置の使い勝手が向上する。

Claims

請 求 の 範 囲
1 . ホス トコンピュー夕に接続可能な外部記憶装置であって、
前記ホス トコンビユー夕が書き込むセクタデ一夕を格納するために消 去動作を行う不揮発性半導体メモリ と、
前記ホス トコンビュ一夕との接続手段と、
前記不揮発性半導体メモリの制御手段と、
前記ホス トコンビユー夕によるセクタデータの読み出しおよび書き込 みにおいて一時的に使用されるデータバッファと
を備え、
前記不揮発性半導体メモリが有する複数の領域のそれそれは、 前記ホ ス トコンビユー夕による複数の異なるコマン ドに用いて読み出し、 書き 込み、 又は消去が行なわれる
ことを特徴とする外部記憶装置。
2 . 請求項 1記載の外部記憶装置であって、
前記不揮発性半導体メモリ内の複数の領域を表す情報を有し、 前記ホス トコンピュー夕の指示に基づいて、 前記不揮発性半導体メモ リ内の複数の領域を示す情報を書き換える手段によって、 前記不揮発性 半導体メモリの複数の領域を動的に変更する
ことを特徴とする外部記憶装置。
3 . ホス トコンピュータに接続可能な外部記憶装置であって、
前記ホス トコンピュ一夕が書き込むセクタデータを格納するために消 去動作を行う不揮発性半導体メモリ と、
前記ホス トコンピュータ との接続手段と、
前記不揮発性半導体メモリの制御手段と、
前記ホス トコンピュータによるセクタデ一夕の読み出しおよび書き込 みにおいて一時的に使用されるデ一夕バッファと
を備え、
前記不揮発性半導体メモリが有する複数の領域のうち、 ユーザデ一夕 の領域は、 保護されたユーザデータ領域と保護されていないユーザデー 夕領域からなり、
前記ホス トコンビュー夕が前記保護されたユーザデータの領域をァク セスする場合には、 前記保護されたユーザデ一夕の領域をアクセスする ための認証手段によって認証を行う
ことを特徴とする外部記憶装置。
4 . ホス トコンピュータに接続可能な外部記憶装置であって、
前記ホス トコンビユー夕が書き込むセクタデータを格納するために消 去動作を行う不揮発性半導体メモリ と、
前記ホス トコンビュ一夕との接続手段と、
前記不揮発性半導体メモリの制御手段と、
前記ホス トコンビユー夕によるセクタデータの読み出しおよび書き込 みにおいて一時的に使用されるデータバッファと
を備え、
前記不揮発性半導体メモリは、 前記ホス トコンピュータのユーザデ一 夕を格納する領域、 前記不揮発性半導体メモリ内の不良ブロ ックを登録 する領域、 外部記憶装置の個別情報を格納する領域、 及び前記不揮発性 半導体メモリの不良ブロ ックを代替するための領域を含み、
前記不揮発性半導体メモリ内のユーザデータの領域は、 保護されたュ 一ザデータ領域と保護されていないユーザデータ領域からな り、
前記不揮発性半導体メモリの外部記憶装置の個別情報を格納する領域 には、 前記保護されたユーザデータ領域の場所情報が格納されており、 前記ホス トコンビュ一夕の指示に基づいて、 前記不揮発性半導体メモ リ内の前記保護されたユーザデ一夕領域の場所情報を書き換える手段に よって、 前記不揮発性半導体メモリの前記保護されたユーザデ一夕領域 を動的に変更し、
前記ホス トコンピュー夕が前記保護されたユーザデ一夕の領域をァク セスする場合には、 前記保護されたユーザデータの領域をアクセスする ための認証手段によって認証を行う
ことを特徴とする外部記憶装置。
5 . ホス トコンピュー夕に接続可能な外部記憶装置であって、
前記ホス トコ ンピュータが書き込むセクタデータを格納するために消 去動作を行う不揮発性半導体メモリ と、
前記ホス トコンピュー夕との接続手段と、
前記不揮発性半導体メモリの制御手段と、
前記ホス トコンピュー夕によるセクタデ一夕の読み出しおよび書き込 みにおいて一時的に使用されるデ一夕バッファと
を備え、
前記不揮発性半導体メモリは複数の領域に分割されており、
前記ホス トコンピュータ との接続手段に設けられた、 起動時にホス ト コンピュータの種類を認識する手段は、 ホス トコンピュ一夕の種類に応 じて、 前記不揮発性半導体メモリ内の複数の領域に対しアクセス制御を 行う
ことを特徴とする外部記憶装置。
PCT/JP2000/005400 1999-08-11 2000-08-11 Dispositif de stockage externe avec memoire a semi-conducteur non volatile WO2001013214A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11/227209 1999-08-11
JP22720999A JP2001051904A (ja) 1999-08-11 1999-08-11 不揮発性半導体メモリを用いた外部記憶装置

Publications (1)

Publication Number Publication Date
WO2001013214A1 true WO2001013214A1 (fr) 2001-02-22

Family

ID=16857215

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/005400 WO2001013214A1 (fr) 1999-08-11 2000-08-11 Dispositif de stockage externe avec memoire a semi-conducteur non volatile

Country Status (4)

Country Link
US (1) US7054990B1 (ja)
JP (1) JP2001051904A (ja)
TW (1) TW484057B (ja)
WO (1) WO2001013214A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831764B2 (en) 2007-02-19 2010-11-09 Hitachi, Ltd Storage system having plural flash memory drives and method for controlling data storage
US8474021B2 (en) 2001-06-29 2013-06-25 Secure Systems Limited Security system and method for computers

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2829603A1 (fr) * 2001-09-11 2003-03-14 St Microelectronics Sa Procede et dispositif de stockage et de lecture de donnees numeriques sur un support physique
US7478248B2 (en) 2002-11-27 2009-01-13 M-Systems Flash Disk Pioneers, Ltd. Apparatus and method for securing data on a portable storage device
US8281116B2 (en) * 2003-02-12 2012-10-02 Intel Corporation System and method for utilizing a protected/hidden region of semiconductor based memory/storage
JP4270946B2 (ja) * 2003-06-02 2009-06-03 三菱電機株式会社 ナビゲーション装置
GB2405231B (en) * 2003-08-20 2006-05-24 Agilent Technologies Inc Master slave arrangement
JP4262033B2 (ja) * 2003-08-27 2009-05-13 株式会社ルネサステクノロジ 半導体集積回路
US7093091B2 (en) * 2003-09-26 2006-08-15 Atmel Corporation Selectable block protection for non-volatile memory
US7584355B1 (en) * 2004-04-30 2009-09-01 Sap Ag Authentication service schemes
EP1751665A2 (en) * 2004-05-13 2007-02-14 Matsushita Electric Industrial Co., Ltd. An information processing apparatus, an integrated circuit, a data transfer controlling method, a data transfer controlling program, a program storage medium, a program transmission medium and a data storage medium
US20050257017A1 (en) * 2004-05-14 2005-11-17 Hideki Yagi Method and apparatus to erase hidden memory in a memory card
US8275969B2 (en) * 2004-08-05 2012-09-25 Sandisk Il Ltd. Storage with persistent user data
JP4550526B2 (ja) 2004-08-27 2010-09-22 レノボ シンガポール プライヴェート リミテッド 情報処理システム、情報処理装置、登録サーバ、制御プログラム、及び制御方法
WO2006051592A1 (ja) * 2004-11-11 2006-05-18 Mitsubishi Denki Kabushiki Kaisha 記憶装置及びアクセス制御システム及びアクセス制御方法
US7721115B2 (en) 2005-02-16 2010-05-18 Cypress Semiconductor Corporation USB secure storage apparatus and method
WO2006095335A2 (en) * 2005-03-07 2006-09-14 Noam Camiel System and method for a dynamic policies enforced file system for a data storage device
US8245000B2 (en) * 2005-05-20 2012-08-14 Stec, Inc. System and method for managing security of a memory device
US7464219B2 (en) * 2005-08-01 2008-12-09 International Business Machines Corporation Apparatus, system, and storage medium for data protection by a storage device
EP1840902B1 (en) * 2006-03-29 2009-08-05 STMicroelectronics S.r.l. Method and device for detecting possible corruption of sector protection information of a non volatile memory stored in an on board volatile memory array at power-on
JP4247724B2 (ja) * 2006-05-19 2009-04-02 セイコーエプソン株式会社 ストレージドライバ、電子機器、アクセス制御方法
JP4807667B2 (ja) * 2006-07-26 2011-11-02 ブラザー工業株式会社 通信システム及びそれに使用する周辺装置
EP2047368A4 (en) * 2006-07-31 2009-09-23 Toshiba Kk NON-VOLATILE MEMORY SYSTEM AND DATA READING / WRITING METHOD FOR NON-VOLATILE MEMORY SYSTEM
JP2008084245A (ja) * 2006-09-29 2008-04-10 Hitachi Ltd 識別子を持った電子デバイスシステム
US7574576B2 (en) * 2006-12-22 2009-08-11 Spansion Llc Semiconductor device and method of controlling the same
KR101406493B1 (ko) * 2007-07-19 2014-06-12 엘지전자 주식회사 플래쉬 메모리를 구비한 컴퓨터 및 플래쉬 메모리의구동방법
KR100927975B1 (ko) * 2007-08-29 2009-11-24 주식회사 안철수연구소 메모리에서의 데이터 보호 방법
KR20090067649A (ko) * 2007-12-21 2009-06-25 삼성전자주식회사 보안 저장 장치를 갖는 메모리 시스템 및 그것의 보안 영역관리 방법
US8695087B2 (en) * 2008-04-04 2014-04-08 Sandisk Il Ltd. Access control for a memory device
EP2133882B1 (en) * 2008-06-13 2015-08-12 EM Microelectronic-Marin SA Non-volatile memory device and method for secure readout of protected data
US8838995B2 (en) * 2009-05-29 2014-09-16 Western Digital Technologies, Inc. Physically modifying a data storage device to disable access to secure data and repurpose the data storage device
US8868852B2 (en) 2010-07-07 2014-10-21 Marvell World Trade Ltd. Interface management control systems and methods for non-volatile semiconductor memory
US9135168B2 (en) 2010-07-07 2015-09-15 Marvell World Trade Ltd. Apparatus and method for generating descriptors to reaccess a non-volatile semiconductor memory of a storage drive due to an error
US9141538B2 (en) 2010-07-07 2015-09-22 Marvell World Trade Ltd. Apparatus and method for generating descriptors to transfer data to and from non-volatile semiconductor memory of a storage drive
US9092322B2 (en) 2011-03-31 2015-07-28 Renesas Electronics Corporation Processor system and control method thereof
US9087210B2 (en) * 2011-07-27 2015-07-21 Seagate Technology Llc Techniques for secure storage hijacking protection
JP5687648B2 (ja) * 2012-03-15 2015-03-18 株式会社東芝 半導体記憶装置およびプログラム
GB2503470B (en) * 2012-06-27 2014-08-13 Nordic Semiconductor Asa Memory protection
US10089224B2 (en) * 2013-03-15 2018-10-02 The Boeing Company Write caching using volatile shadow memory
US10452567B2 (en) 2013-04-29 2019-10-22 Hewlett Packard Enterprise Development Lp Non-volatile memory to store resettable data
CN104700037B (zh) * 2013-12-10 2018-04-27 杭州海康威视系统技术有限公司 保护云存储视频数据的方法及其系统
US9620216B2 (en) * 2015-02-17 2017-04-11 Silicon Storage Technology, Inc. Flash memory device configurable to provide read only memory functionality
GB2572151B (en) * 2018-03-19 2020-07-08 Advanced Risc Mach Ltd An apparatus and method for storing bounded pointers
US20200192824A1 (en) * 2018-12-12 2020-06-18 Macronix International Co., Ltd. Security memory device and operation method thereof
US11256427B2 (en) * 2018-12-28 2022-02-22 Micron Technology, Inc. Unauthorized memory access mitigation
US10921996B2 (en) * 2019-03-22 2021-02-16 Micron Technology, Inc. Data lines updating for data generation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02129784A (ja) * 1988-11-10 1990-05-17 Mitsubishi Electric Corp Ｉｃカード
JPH07175725A (ja) * 1993-11-04 1995-07-14 Hitachi Maxell Ltd 半導体記憶装置
JPH08203292A (ja) * 1995-01-31 1996-08-09 Fuji Film Micro Device Kk 不揮発性メモリ
JPH08272925A (ja) * 1995-03-29 1996-10-18 Mitsubishi Electric Corp Ｉｃカード

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0253154A (ja) * 1988-08-17 1990-02-22 Toshiba Corp 携帯可能電子装置
US6009495A (en) * 1989-12-29 1999-12-28 Packard Bell Nec Protected address range in an electrically erasable programmable read only memory
JP2582487B2 (ja) 1991-07-12 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体メモリを用いた外部記憶システム及びその制御方法
US5491827A (en) * 1994-01-14 1996-02-13 Bull Hn Information Systems Inc. Secure application card for sharing application data and procedures among a plurality of microprocessors
GB9605338D0 (en) * 1996-03-13 1996-05-15 Arendee Ltd Improvements in or relating to computer systems
GB2311880A (en) * 1996-04-03 1997-10-08 Advanced Risc Mach Ltd Partitioned cache memory
US6662286B2 (en) * 1996-06-28 2003-12-09 Sony Corporation Information processing method and information processing apparatus
US5930826A (en) * 1997-04-07 1999-07-27 Aplus Integrated Circuits, Inc. Flash memory protection attribute status bits held in a flash memory array
JPH11110293A (ja) 1997-09-29 1999-04-23 Mitsubishi Electric Corp 不揮発性メモリ制御回路
US6026016A (en) * 1998-05-11 2000-02-15 Intel Corporation Methods and apparatus for hardware block locking in a nonvolatile memory
US6281894B1 (en) * 1999-08-31 2001-08-28 Everdream, Inc. Method and apparatus for configuring a hard disk and for providing support for a computer system
US6633976B1 (en) * 2000-08-10 2003-10-14 Phoenix Technologies Ltd. Method of storing BIOS modules and transferring them to memory for execution
US6728830B1 (en) * 2000-08-25 2004-04-27 Gateway, Inc. Method and apparatus for modifying the reserve area of a disk drive
US6868496B2 (en) * 2001-01-16 2005-03-15 Gateway, Inc. Host protected area (HPA) duplication process
US6480932B1 (en) * 2001-01-31 2002-11-12 Western Digital Technologies, Inc. Computer system having a host computer coupled to a disk drive with a drive-selected-application partition for storing data for execution by the host computer in response to drive-determined conditions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02129784A (ja) * 1988-11-10 1990-05-17 Mitsubishi Electric Corp Ｉｃカード
JPH07175725A (ja) * 1993-11-04 1995-07-14 Hitachi Maxell Ltd 半導体記憶装置
JPH08203292A (ja) * 1995-01-31 1996-08-09 Fuji Film Micro Device Kk 不揮発性メモリ
JPH08272925A (ja) * 1995-03-29 1996-10-18 Mitsubishi Electric Corp Ｉｃカード

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8474021B2 (en) 2001-06-29 2013-06-25 Secure Systems Limited Security system and method for computers
US7831764B2 (en) 2007-02-19 2010-11-09 Hitachi, Ltd Storage system having plural flash memory drives and method for controlling data storage

Also Published As

Publication number Publication date
US7054990B1 (en) 2006-05-30
JP2001051904A (ja) 2001-02-23
TW484057B (en) 2002-04-21

Similar Documents

Publication Publication Date Title
WO2001013214A1 (fr) Dispositif de stockage externe avec memoire a semi-conducteur non volatile
US6754793B2 (en) Method for flashing ESCD and variables into a ROM
TW468111B (en) An apparatus and method for coupling devices to a PCI-to-PCI bridge in an intelligent I/O controller
JP6985011B2 (ja) アクセス保護スキームを確保するための装置及び方法
JP3613687B2 (ja) マイクロコンピュータ用ｐｃカード
CN107885679A (zh) 集成电路存储器组件的自动运行
JP2003233534A (ja) メモリシステム
KR20030039598A (ko) 유에스비기반의 이동형 저장장치 및 그 제어방법
US8612708B2 (en) Hardware data protection device
JP2011514568A (ja) ライトワンスメモリデバイスおよびライトメニーメモリデバイスを備えるコンピュータのストレージサブシステムおよび関連する方法
JP3519954B2 (ja) チップイネーブル信号生成回路及びメモリ装置
JP2003242470A (ja) 外部接続機器及びホスト機器
TW201329707A (zh) 資料保護方法、記憶體控制器與記憶體儲存裝置
JP3544476B2 (ja) メモリ管理テーブル作成方法
JP2003241908A (ja) 外部接続機器及びホスト機器
KR20020036717A (ko) 마이크로컴퓨터 및 그 제어 방법
JP2006215763A (ja) 拡張モジュールを内蔵する情報処理システムおよびその制御方法
TWI269978B (en) Method allowing single host to access plurality of peripheral devices and electronic system thereof
JP4231148B2 (ja) 携帯可能記憶媒体及びその発行方法
US20070022222A1 (en) Memory device and associated method
JP2008027326A (ja) システムコントローラ、該システムコントローラを有するフラッシュメモリシステム、フラッシュメモリモジュールの制御方法
JPH0714392A (ja) 不揮発性半導体メモリおよびそれを使用した半導体ディスク装置
JP5010065B2 (ja) マイクロコンピュータ
WO2007132931A1 (ja) データ記憶装置およびこの初期化方法
JP2009129402A (ja) Ｉｃカード用半導体装置、ｉｃカード、及びｉｃカード用端末装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase