WO2001020685A1 - Thin-film transistor and method for producing the same - Google Patents

Thin-film transistor and method for producing the same Download PDF

Info

Publication number
WO2001020685A1
WO2001020685A1 PCT/JP2000/006261 JP0006261W WO0120685A1 WO 2001020685 A1 WO2001020685 A1 WO 2001020685A1 JP 0006261 W JP0006261 W JP 0006261W WO 0120685 A1 WO0120685 A1 WO 0120685A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate electrode
resist
film transistor
mask
ldd structure
Prior art date
Application number
PCT/JP2000/006261
Other languages
English (en)
French (fr)
Inventor
Shin-Itsu Takehashi
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Kawakita, Tetsuo
Taketomi, Yoshinao
Tsutsu, Hiroshi
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd., Kawakita, Tetsuo, Taketomi, Yoshinao, Tsutsu, Hiroshi filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to KR1020027003216A priority Critical patent/KR20020032580A/ko
Publication of WO2001020685A1 publication Critical patent/WO2001020685A1/ja
Priority to US10/872,101 priority patent/US7306980B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Definitions

  • the present invention relates to a thin film transistor and a method of manufacturing the same, particularly to a thin film transistor used for a pixel switching element, a driving circuit, and the like of a liquid crystal display device. Regarding the evening. Thread
  • a thin film transistor (ThinFin) has to be provided for each pixel electrode of the liquid crystal panel.
  • a display device using an active matrix type display substrate provided with 11 m r a n s i s s t o r has been actively studied.
  • the polycrystalline silicon hereinafter also referred to as “polysilicon”
  • amorphous silicon an amorphous silicon
  • a so-called drive circuit built-in type liquid crystal display device to be formed has been proposed and studied.
  • polysilicon type TFTs used for internalization of drive circuits include amorphous type TFTs and MS type field effect transistors.
  • the OFF current is larger than that of the display. For this reason, it becomes a major obstacle to realize a liquid crystal display device with a built-in drive circuit to which the polysilicon type TFT is applied unless it is used as it is. Therefore, in order to solve such an electrical characteristic problem of the polysilicon type TFT, the gate structure is made into a subgate, and the TFT source region or gate region is formed.
  • a low-concentration impurity region (LDD: Lowly Impeded Drain) is provided adjacent to at least one of the lane regions to reduce the OFF current.
  • LDD Lowly Impeded Drain
  • reference numeral 1 denotes a glass substrate having a buffer layer formed thereon (on the figure) for preventing diffusion of an internal substance or the like.
  • Reference numeral 2 denotes a polycrystalline silicon semiconductor layer.
  • Reference numeral 3 denotes a gate insulating film.
  • Reference numeral 4 denotes a gate electrode.
  • Reference numeral 40 denotes a subgate electrode, and portions 45 and 46 on the left and right in the figure are subgate electrodes protruding to both sides in the channel direction. 245 and 246 are low-ffiliity impurity regions (hereinafter also referred to as LDD regions) of the polycrystalline silicon semiconductor.
  • 25 is the source region (n +) B) in the same manner.
  • 26 is the drain area (n + 1) in the same manner.
  • 24 is the channel area in the same manner.
  • 5 is a source electrode.
  • Reference numeral 6 denotes a drain electrode.
  • Reference numeral 7 denotes a layer-to-layer insulating film
  • a number of thin-film transistors as shown in (1) are formed in rows and columns in the vertical and horizontal directions, and wirings and the like are formed. However, since they are self-evident, their illustration is omitted.
  • the TFT gate electrode 4 is covered by a cover so as to cover it.
  • a bug electrode 40 is provided, and a low-concentration impurity region (LDD region) is provided immediately below the sub-gate electrode and the portions 45 and 46 protruding from the gate electrode. : N-layer) 2 4 5, 2 4 6 Force is formed.
  • the gate electrode 4 is used as a mask and a low concentration impurity is added to the polycrystalline silicon semiconductor layer 2 under the gate insulating film through the gate insulating film. Perform the injection. As a result, no impurity is implanted immediately below the gate electrode 4, and the polycrystalline silicon layer in this portion forms a channel region. Then, the portion not covered with the gate electrode 4 is in a state where a small amount of impurity is injected.
  • a metal film serving as a sub-gate electrode 40 is formed on the gate electrode, and unnecessary portions are further removed by photolithography and etching. Then, the remaining metal film covers the top and side surfaces of the gate electrode, so that it protrudes in the channel direction (the direction of the source electrode and the drain electrode).
  • a sub-gate electrode 40 having portions 45 and 46 is formed.
  • the source region or the drain of the TFT is required to solve a defect in the electrical characteristics such as a large OFF current.
  • a small, low concentration impurity region adjacent to at least one of the (LDD: Lightly Drained Drain) is indispensable.
  • the width of the channel of the miniaturized pixel transistor should be 10 to 2 times. It is necessary to form a low-concentration impurity region in a very small area of 5% with good dimensional accuracy and good reproducibility, but this is extremely difficult.
  • the subgate electrode In forming the subgate electrode, besides the formation of the gate electrode, the formation of a metal film for that purpose, photolithography, etching, etc. It requires a process such as logistics, and furthermore, a photomask for photolithography is required. Therefore, the TFT manufacturing process becomes complicated. This can lead to prolonged processes, increased production costs, and reduced retention.
  • the characteristics required for a transistor in a pixel portion of a display device and a peripheral circuit portion are different from each other.
  • an offset-type transistor with no impurity injection area on both sides of the channel directly below the electrode may be required.
  • the source and drain regions of the TFT are reduced.
  • a low-concentration impurity region (LDD: Light Drain) adjacent to the gate electrode is self-aligned with the gate electrode, or a special masking operation is performed. Even if it is not necessary, a technique for forming a thin film transistor that is inevitably formed adjacently and with high precision and has a small parasitic capacity is extremely easy to manufacture. It was hoped that this would be developed.
  • the development of similar technologies is not limited to the LDD type and offset type, but also to transistors and the like that have various characteristics.
  • Disclosure of the invention The present invention has been made to solve the above problems, and the gate electrode plays a role as a mask when impurities are implanted during the production of a thin film transistor.
  • the etching is performed. At least the top of the photo-resist formed in isolation and aligned with the gate electrode shall be narrower at the top than at the bottom. .
  • both ends of the photoresist in the channel direction are removed and compared with the case where the photoresist is of uniform thickness. It will be easier to slightly expose the metal underneath.
  • LDD Lightly Dried Drain
  • each invention group is as follows.
  • the first invention of the first invention group it is possible to use a register (photo-register) to perform photo-graphing and etching.
  • the metal film for forming the gate electrode is aligned with the arrangement and the shape of the gate electrode on the substrate, and is etched to form the gate electrode, and the temporarily formed temporary electrode is formed.
  • the gate electrode and, secondarily, the resist on the upper surface are also used as a mask, and the impurity ions are added to the semiconductor chip at a high concentration (to a high concentration). So that it becomes).
  • the both ends of the register in the channel direction are also etched using the plasma reaction. A small amount is removed by the above-mentioned assuring, and both ends of the gate electrode in the channel direction are exposed.
  • the channel of the temporary gate electrode exposed by dry etching for example, by exposing the resist to a predetermined reaction substance from above as a mask. Remove both ends.
  • the impurity is lightly (low-concentrated) implanted into the semiconductor layer by using the gate electrode as a mask under the resist.
  • the temporary gate electrode was removed by draining on both sides of the channel in the channel direction (the resist end face receded toward the central center).
  • the impurity is lightly injected into the semiconductor layer immediately below the portion.
  • the gate electrode is automatically and self-aligned (necessarily adjacent to the gate electrode without any processing such as positioning on both sides of the gate electrode in the channel direction).
  • a (small) LDD region is formed.
  • the impurity was implanted at the time when the temporary (primary) gate electrode was formed or at the first high concentration.
  • the metal film is patterned on the metal film for forming the gate electrode, so that the resist is positioned at the position of the gate electrode.
  • the resist has at least a tapered shape (both inclined surfaces) on both sides of the temporary gate electrode in the channel direction. It is not necessarily limited to a straight line). Then, the first injection of high-concentration impurities After that, the resist on the gate electrode is retracted on both sides in the channel by assembling or the like (removed).
  • the gate electrode is formed by removing both sides of the metal forming the temporary gate electrode in the channel direction. Under this, the remaining gate electrode (or the remaining resist by force) is masked and lightly doped with impurities. As a result, an LDD region is formed in the semiconductor layer immediately below the portion where the metal on both sides in the direction of the temporary gate electrode channel has receded.
  • a resist isolated on a gate electrode forming metal layer or an isolated gate electrode is the same.
  • the insulated register has various husbands whose slopes in the channel direction are inclined. Immediately, the resist shrinks, or is exposed to a temperature close to the melting point, and becomes a sphere due to the flow of fluid, and at least in the channel direction. Cross section becomes semicircular (including, if there is a small amount of undulating force or a trapezoidal shape). (Therefore, if the gate electrode is square, it will often be seen three-dimensionally. In this case, it is roughly hemispherical).
  • the post bake temperature for solidifying the resist is set to an optimum temperature from the viewpoint that the material of the resist is not deformed due to the fact that the material is not deformed. I try to do it at a higher temperature. As a result, the upper portion of the resist shrinks and solidifies, so that both sides in the channel direction are inclined.
  • the register is made of two layers, upper and lower.
  • the lower resist material has a higher post-baking temperature than the upper resist material. Under this, post exposure and post bake are performed at a temperature suitable for the underlying resist material. As a result, the lower layer resist is bottom-baked at the optimum temperature, so that the positioning in forming the lower layer gate electrode is accurate. Is made. At this point, the resist in the upper layer is heated at a temperature higher than the above-mentioned kinging temperature, so that it is thermally contracted.
  • the entire resist layer consisting of two layers, upper and lower, has a shape with the upper part shrunk, and the cross section in the channel direction has a shape with the lower part on both sides. Become .
  • the direction of the gate electrode channel is reduced. Both sides will be easier to expose first, but only slightly.
  • the resist pre-existing the resist prior to exposure and development is performed at a lower temperature than specified. For this reason, upon development after exposure, the resist is easily immersed in the developer as a whole. Eventually, when the gate electrode is isolated in accordance with the arrangement and shape of the gate electrode, the shape becomes a downward expansion. In this case, depending on whether the resist is negative or positive, the exposure mask may be slightly increased or decreased.
  • the focal point is reduced. For this reason, the individual photo-registries are exposed to the bottom. Eventually, it becomes a shape that extends downward.
  • the photomask used for forming the gate electrode and used for exposing the (photo) resist is a pattern without exposure. Consistent with this, the (photo) register is negative. For this reason, the effect of diffraction is also added due to the small holes, so that exposure is easily performed with a lower power. The result is a downwardly expanding shape, similar to some earlier inventions.
  • heat is applied to the isolated resist register formed on the temporarily formed (temporary) gate electrode in conformity with the arrangement shape of the gate electrode. It is melted and made hemispherical by surface tension. This results in a downwardly expanding shape.
  • the resist is a melt-type type that melts at a temperature of about 120: up to about 200 ⁇ . For this reason, hemisphericalization by the kagami heat becomes easy.
  • the further isolated layer on the provisional gate electrode is formed. Expose the soot to a temperature higher than the bot bake temperature to cause heat shrinkage. As a result, the upper surface of the register shrinks because it is free, but the portion that is in contact with the temporary gate electrode is restrained and remains as it is. . Eventually, the lower part in the channel direction is widened.
  • the chemical reaction between the resist and the fluid is performed, but at this time, the reaction is different from the etching, etc., in which the fluid is driven from above, and is proportional to the area.
  • the end face removal step adopts the following method. As a result, the resist amount is removed from the end face having a large ratio of the Z reaction area. Also, if necessary, blow reactive gas from both sides of the upper part of the channel. As a result, the upper part on both sides in the channel direction is exposed to gas. As a result, a downward expansion slope is formed on both ends of the register in the channel direction. In this case, the amount of the light mask and, in other words, the number of the resists having a rectangular cross-section are increased. Can also be done.
  • a temporary gate electrode which is isolated and formed temporarily is used as a mask when a low concentration impurity is injected into the LDD region.
  • O 2 Oxygen
  • the offset-type semiconductor layer has no impurities in the semiconductor layer in a small area on both sides of the channel area below the gate electrode in the channel direction.
  • a temporary gate electrode is used as a mask and impurities are implanted, and then both sides of the gate electrode in the channel direction are slightly removed.
  • the both sides of the register, which are used for forming the temporary gate electrode and are present on the temporary gate electrode even after the impurity is implanted are slightly narrowed. Although it is necessary to remove them, this means
  • a thin-gate transistor having a bottom gate type LDD structure it is referred to as a thin-gate transistor having a bottom gate type LDD structure.
  • K-plane exposure possibly using X-rays and possibly UV light, will be carried out just above the semiconductor layer above E on the gate electrode.
  • a self-consistently forming impurity-implanting metal mask is formed.
  • the elimination of the minute portions at both ends of the metallic mask in the channel direction is based on each of the inventions for the described top gate type. In the same manner, perform assembling by inclining both ends of the upper register in the channel direction downward.
  • the electroluminescence display device adopts the thin film transistor of the invention so far. .
  • the liquid crystal display device adopts the thin film transistor of the invention so far.
  • the resistance value of the LDD region of the LDD transistor of the first invention group is set within a certain range required from the performance of the product and the like. are doing .
  • a polycrystalline silicon is used as a semiconductor of the transistor of the first invention group.
  • impurities are injected into the semiconductor layer by using the gate electrode as a mask.
  • the gate electrode is oxidized, etc., and mediates on both sides in the channel direction.
  • a second concentration injection is being performed.
  • the gate electrode surface is covered with the insulating reactive film of the material.
  • the thickness of the gate electrode and the length of the LDD region at this time do not merely affect the pure performance of the transistor.
  • the mask capability, the amount of metal reaction of the temporary gate electrode due to the formation of the reaction film, the thickness of the reaction film, and the direction of progress are also considered.
  • the amount of offset, etc., is also adjusted depending on the direction of travel.
  • the oxide film reacts with oxygen and water vapor at a temperature of 600 ° C. or less, which is the upper limit of the substrate, and preferably 400 ° C. (up to 500 ° C.).
  • the thermal oxidized film formed by the above process facilitates the control of the film thickness.
  • the gate electrode preferably has a Mo (molybdenum) content of 15 to 50 atomic%. Or 15 to 35 atomic%, more preferably 33 to 37 atomic%, of an alloy with (tangsten) (intermetallic compound, solid solution, etc.). (Including the state in which extremely fine powders of Mo and W are mixed together due to the lettering, etc.). As a result, the electric resistance is lower than that of W, and it is chemically more stable than that of M ⁇ . In addition, the oxidized gate electrode side portion can be easily reduced with hydrogen, and the density of both metals is high. Therefore, it is only a mask for impurity implantation. Not only can it be made thinner because of its high function, but also its ability to stop the injection of hydrogen for dilution of impurities into the semiconductor layer just below the gate electrode. Is also excellent.
  • the insulating reaction film extends a predetermined amount in the channel direction by oxidizing the side of the gate electrode (and the upper surface of the gate electrode). At this point, the elongation of the gate electrode material in the channel direction due to oxidation or the like can be precisely controlled. For this reason, it is possible to form an LDD region with high accuracy, albeit very small.
  • the mediator in the channel direction due to the oxidation of the gate electrode, etc. is used as a transistor having an LDD structure using IJI. This is in common with the inventions of some of the previous methods. However, there is a step to remove the gold oxide on the gate electrode, both sides of the gate electrode, and in fact, on the upper surface of the gate electrode. What they do is different. For this reason, the characteristics of the transistor are slightly different, which is more preferable depending on the use of the product.
  • a thin-film transistor having an LDD structure it is used to oxidize a gate electrode which is used as a mask at the time of impurity injection.
  • the use of stretching to both sides in the channel direction is common to the invention of some of the above methods. However, the difference is that there is a step for reducing the metal oxide film after the impurity is injected. Due to this, these characteristics are different. A transistor can be obtained.
  • the metal film forming the gate electrode is obliquely inclined toward both sides of the channel at a high voltage, for example, from above.
  • a predetermined amount of impurity is implanted with 1.5 to 2.5 times the energy. This suggests that light impurities such as boron are particularly likely to be present, but that the gate oxide oxidized before shutting down due to the high energy possessed. Collisions are repeated many times with the metal and the gate insulating layer, and the metal enters the semiconductor below the gate electrode by scattering, and penetrates toward the center of the channel. Thus, an LDD region is formed.
  • an impurity of a predetermined concentration is implanted at a high voltage by using a gate electrode having an oxide film formed on an end face in the channel direction as a mask. It is. In this case as well, the impurity penetrates into the semiconductor layer immediately below the metal oxide film due to the scattering in the gate insulating film as in the case of the previous invention. After that, impurities are implanted in a high concentration at a normal voltage, and further, the metal oxide is removed thereafter. In this case, when the following hydrogen is expelled or the semiconductor layer is heated at the time of heat treatment or the like, impurities are removed by thermal diffusion and the U'I : Penetrates toward the center of the lower semiconductor layer to form an LDD region.
  • metal oxide films are formed on both sides in the channel direction. High concentration impurities are implanted from above using the gate electrode in the state of the mask as a mask. Thereafter, the metal oxide film is removed.
  • the semiconductor of the thin film transistor in the second invention group is a polycrystalline silicon.
  • FIG. 1 is a diagram showing a cross-sectional structure of a conventional thin-film transistor.
  • FIG. 2 is the first half of a cross-sectional view showing the method for manufacturing the thin-film transistor according to the first embodiment of the present invention.
  • FIG. 3 is the second half of a cross-sectional view showing the method for manufacturing the thin-film transistor according to the first embodiment of the present invention.
  • FIG. 4 is the first half of a cross-sectional view showing a method for manufacturing a thin-film transistor according to the second embodiment of the present invention.
  • FIG. 5 is the second half of a cross-sectional view showing the method of manufacturing the thin-film transistor according to the second embodiment of the present invention.
  • FIG. 6 is a diagram illustrating a method of manufacturing a thin-film transistor according to a third embodiment of the present invention.
  • FIG. 7 is a diagram illustrating a method of manufacturing a thin-film transistor according to a fourth embodiment of the present invention.
  • FIG. 8 is a diagram showing a method of manufacturing a thin-film transistor according to a fifth embodiment of the present invention.
  • FIG. 9 is a diagram illustrating a method of manufacturing a thin-groove transistor according to the sixth embodiment of the present invention.
  • FIG. 10 is a diagram showing a method of manufacturing a Ping-M transistor according to a seventh embodiment of the present invention.
  • FIG. 11 is a diagram illustrating a method of manufacturing a thin-film transistor according to an eighth embodiment of the present invention.
  • FIG. 12 is a diagram showing a method of manufacturing a thin-film transistor according to a ninth embodiment of the present invention.
  • FIG. 13 is a view showing a method of manufacturing a thin film transistor according to a modification of the ninth embodiment of the present invention.
  • FIG. 14 is a diagram illustrating a method of manufacturing the thin-film transistor according to the tenth embodiment of the present invention.
  • FIG. 15 is a diagram showing the gate voltage dependence of the drain current in the thin film transistor of the above embodiment.
  • FIG. 16 is a diagram showing a method of manufacturing the thin-film transistor according to the first embodiment of the present invention.
  • FIG. 17 is a diagram showing the gate voltage dependence of the drain current of the thin film transistor according to the above embodiment.
  • FIG. 18 is a diagram illustrating a method of manufacturing the thin-film transistor according to the first embodiment of the present invention.
  • FIG. 19 is a diagram showing the gate voltage dependence of the drain current of the thin film transistor according to the 12th embodiment of the present invention.
  • FIG. 20 is a diagram showing a method of manufacturing a thin film transistor according to the thirteenth embodiment of the present invention.
  • FIG. 21 is a diagram showing a method of manufacturing a book transistor according to a fourteenth embodiment of the present invention.
  • FIG. 22 is a diagram showing a method of manufacturing the crotch transistor according to the fifteenth embodiment of the present invention.
  • FIG. 23 is a diagram showing a main part of a thin-film transistor according to various embodiments of the present invention.
  • FIG. 24 is a configuration diagram of an EL display using a translator according to an embodiment of the present invention.
  • FIG. 25 is a configuration diagram of a liquid crystal display using the thin-film transistor according to the embodiment of the present invention.
  • FIGS. 2 and 3 show the state in which the thin film transistor of the present embodiment is being manufactured and the manufacturing method, respectively. It is. The two figures should be originally one figure, but they are two figures for space reasons.
  • a glass substrate 1 on which an SiO 2 film is formed as a buffer layer on the upper surface 1 A plasma CVD method or a low pressure CVD method is used on the upper surface of the glass substrate 50.
  • An amorphous silicon layer 2 is deposited to a thickness of 0 to 100 OA.
  • the release of hydrogen in the amorphous silicon layer is caused by the elimination of hydrogen in the amorphous silicon layer. Therefore, dehydration is performed with 40 Ot: in order to prevent abrasion of the amorphous silicon layer.
  • the amorphous silicon layer is once melted by a predetermined irradiation using an excimer laser with a wavelength of 30 nm, and then re-used.
  • a poly (polycrystal) silicon layer 20 is formed by crystallization (polycrystallization).
  • a photoresist 8 is applied on the gate electrode forming metal layer 48, and pre-baking (heating of the exhaust gas) is performed under predetermined conditions.
  • the photo-resist of the exposed part is removed (photo-resograph).
  • complete hardening is performed by the post-bake under the specified conditions of the remaining age register.
  • the etching of the metal layer 48 for forming the gate electrode is performed by using the photo resist 8] left in the photo mask form as a mask.
  • the formed temporary gate electrode 4 and, secondarily, the photo resist directly above it is used as a mask, and a line ion is used.
  • the first impurity implantation is performed by the ion-ping method. At this time, the ion is implanted at a high concentration.
  • the polysilicon layers located right and left on the figure immediately below the temporary gate electrode are regions (n + layers) into which impurities are implanted at a high concentration, and This forms a source region and a drain region.
  • the injection concentration is lower than that of the previous injection.
  • the polysilicon layer in the region below the portion removed by the etching on both sides of the gate electrode is doped with impurities at a low concentration.
  • the Rukoto As a result, impurity regions ( ⁇ -layers) 245, 246, that is, LDD regions having a small width and a low concentration are formed.
  • a contact hole for forming a source electrode and a drain electrode is opened in the inter-layer insulating film and the gate insulating film, and Al, Mo, Ta and the like are opened.
  • the metal layer is vapor-deposited by the sputtering method, the metal is filled in both contact holes, and the metal layer is further shaped into a predetermined shape and the source is soaked.
  • the source electrode 5 and the drain electrode 6 are formed.
  • a thin film transistor is manufactured by forming a protective film 88 such as SiN.
  • the resist on the temporary gate electrode is deformed by heat shrinkage so that its cross-section becomes roughly trapezoidal, and this is used to make provisional use.
  • This gate electrode is used as a mask for LDD formation.
  • FIG. 4 and 5 show a method of manufacturing the thin film transistor according to the present embodiment in order.
  • the contents of the procedure will be described with reference to both figures. First, a description will be given based on FIG.
  • the lower layer has a photo-resist 83 that solidifies at a high postbaking temperature of 150 ° C
  • the upper layer has a photo-resist of 83 ° C.
  • the photo resist 84 which solidifies at a low postbaking temperature, is solidified by a botbak. The temperature is low at the top and high at the bottom. Apply two types of photo resist.
  • the lower layer photo resist 83 is solidified.
  • U As a result, the lower photo resist has a solidifying force while maintaining its shape, and the upper photo resist 84 has a low value of 120, which is lower than that of the lower photo resist. Since it is a material that solidifies at temperature, it is higher than 150 X: a force that has a downward slope on its side due to thermal contraction -A par angle occurs. For this reason, the cross-section of the upper photoresist register 844 is approximately a short trapezoid on the upper side.
  • the metal film 48 is etched using the upper and lower photo resist layers as a mask to form a temporary gate electrode 4, and this gate electrode is formed.
  • the first impurity injection is performed by the ion-bing method using a line ion with the electrode as a mask. Note that the injection concentration is high. As a result, no impurities are injected into the polysilicon layer immediately below the temporary gate electrode 4. On the other hand, high-concentration impurities are implanted into portions other than the region 4, and this region becomes the source region 25 and the drain region 26.
  • the photoresist layer above and below the gate electrode 4 is formed by etching such as 13 with O 2 or ozone. Attach isotropically to retract the register toward the center, exposing the end surfaces of both sides of the temporary gate electrode 4 in the channel direction. Let me do it. In this case, the amount of exposure at the provisional gate electrode end is 0.2 to 0.5 / m when the gate electrode width is 2 m.
  • the injection volume should be lower than that of the first injection.
  • the polysilicon layers 245 and 246 in the regions immediately below both sides of the gate electrode channel removed by the etching are removed. Impurities are implanted at low concentrations. For this reason, on both sides of the channel region immediately below the gate electrode in the polysilicon layer 4, a small width of the temporary gate electrode is removed by etching. Thus, a low-concentration impurity region (n-layer) is formed. Accordingly, the channel region 24 directly under the gate electrode 4 is completely implanted with no impurities, and the 29 low-concentration impurity regions (n-layers) 24 45 and 24 are provided. 6 and a source region 25 and a drain region 26 on both sides of the LDD structure.
  • a contact hole was opened in the inter-layer insulating film and the gate insulating film 3 to form a source ⁇ electrode and a drain electrode, and the contact hole was formed on the surface of the substrate.
  • a gold layer is formed by evaporation using a snow-and-sun method.
  • A1 and the like are filled in the contact hole for the source ⁇ electrode and the drain electrode.
  • the upper portion of the metal layer is patterned into a predetermined shape to form the source electrode 5 and the drain electrode 6.
  • a protective film 88 such as a Si film is formed to complete a thin film transistor.
  • the photo resist for gate electrode etching used for the mask of the doping at the time of forming the LDD structure is one layer. , It is an elaborate approach to pre- leaking.
  • FIG. 6 shows a method of manufacturing the thin film transistor according to the present embodiment. The manufacturing procedure will be described below with reference to this figure.
  • a polysilicon layer polycrystallized by laser annealing on a glass substrate 1 is formed in a predetermined shape. Further, a gate insulating film 3 and a metal layer 48 made of Al, Mo, Ta, or the like are formed so as to cover the polysilicon layer. Furthermore, a layer of a photoresist type photoresist 8 is applied thereon.
  • pre-bake is performed at a temperature lower than the pre-bake temperature of this photo-register. In other words, the pre-heating temperature of the photo-register is 70 to 80 X: but the pre-heating temperature is about 10 to 25 ⁇ lower than that. Leaked. As a result, the photoresist is in a state in which the resistance to the developer in the subsequent development is slightly reduced.
  • Exposure was performed using a photomask 9 for forming a gate electrode, and the photo resist 22 of the photo resist 22 of the exposed portion was further exposed. Remove by file. At this point, after exposure, development is performed using a predetermined developing solution (not shown).
  • the metal layer 48 is etched to form a temporary gate electrode 4.
  • the first impurity implantation is performed by ion implantation using a line ion. Go.
  • the injection should be performed at a high concentration.
  • no impurities are implanted into the channel region of the polysilicon layer immediately below the temporary gate electrode, while the channel is not implanted.
  • the source and drain regions on both sides in the direction are heavily doped with impurities.
  • Etching such as etching by O 2 and O 3 The photo-resist 82 is retracted isotropically toward the center, exposing the upper surfaces of both ends of the temporary gate electrode 4 in the channel direction. Let me do it. In this case, the amount of exposure at both ends of the gate electrode is the same as in the previous embodiment.
  • the impurities are implanted by the ion-doping method as in the first time, and the impurities to be further implanted are lower in concentration than the first time. .
  • This embodiment is similar to the third embodiment in that the only photoresist register is the same as that of the third embodiment, but the exposure contents and the negative photoresist are used. The point of use is very different.
  • FIG. 7 shows a method of manufacturing the thin-film transistor according to the present embodiment. Hereinafter, the contents of this will be described with reference to this figure.
  • the glass is crystallized on a glass substrate 1 by a laser anneal, and the crystal is crystallized.
  • a polysilicon layer 21 formed into an island shape is formed, and the polysilicon layer 21 is further formed.
  • the gate insulating film 3 and a metal layer 48 such as A1, Mo, Ta, etc. are formed so as to cover the layer.
  • the negative photoresist 80 is made thicker than the normal film thickness (1 to 2 xm) (for example, 3 mm). 6 6 111), and further apply the prescribed photoresist register.
  • Etching of the metal layer 48 is performed using the photoresist 810 as a mask to form a temporary gate electrode 4.
  • the temporary gate electrode 4 is used as a mask, and the first impurity implantation is performed by ion doping using a phosphorus. At this time, inject at a high concentration. As a result, no impurities are implanted into the polysilicon layer immediately below the temporary gate electrode 4, while the high-concentration layer is present on both sides of the channel in the direction of the channel. Impurities are injected into the semiconductor.
  • a single layer of resist is applied, but it is characterized in that it is a so-called melt type.
  • FIG. 8 shows a method of manufacturing the thin film transistor according to the present embodiment. The contents will be described below with reference to this figure.
  • a polycrystalline and islanded polysilicon layer 2 is formed on a glass substrate 1, and a gate insulating film 3, A covering this is formed.
  • a metal layer 48 of Mo, Ta, etc. is formed.
  • the upper surface has photosensitive characteristics, and the surface is melted by heat and heat at 120 to 200 (more tightly because it is about 5 molecules).
  • a melting type resist 85 is applied, in which the pattern shape is remarkably deformed by the action of surface tension.
  • the melt-type resist is, in the present embodiment, a root flow mainly used for forming a microphone opening lens of a CCD noise element.
  • the type registry is used. In this register, the material itself is easily melted by heating at a predetermined temperature, and the cut surface after melting has rounded corners as shown later, and the gate electrode is formed on the gate electrode. When not in contact, the surface becomes hemispherical.
  • the metal layer 48 is etched by using the molten resist as a mask to form a temporary gate electrode 4.
  • the first impurity implantation is performed in the same manner as in the above embodiments.
  • the thin film transistor is completed as in the case of the preceding implementation.
  • This embodiment utilizes the heat shrinkage of a single resist layer.
  • FIG. 9 shows a part of a method of manufacturing the thin film transistor according to the present embodiment.
  • the manufacturing method of the present embodiment will be described with reference to this drawing.
  • the upper part 840 of the register is a force that contracts due to heat, and the lower part 840 is a channel of the register because it is bound by a temporary gate electrode and does not contract.
  • the cross section in the direction is a trapezoid that extends downward.
  • the trapezoidal cross section in the channel may be formed by heat shrinking at the stage of isolation or isolation.
  • the present embodiment relates to forming slopes on both sides in the channel direction of a patterned resist for forming a temporary gate electrode.
  • FIG. 10 shows a part of a method of manufacturing the thin film transistor according to the present embodiment.
  • the manufacturing method of the present embodiment will be described with reference to this drawing.
  • the resist is cut at both ends in the channel direction: the ⁇ portion is cut off, forming a trapezoid with almost downward expansion.
  • the patterned resist may be slightly larger than the temporary gate electrode.
  • This embodiment relates to an offset thin transistor having no low-concentration impurity region.
  • FIG. 11 shows a method of manufacturing the thin film transistor according to the present embodiment. Hereinafter, the contents of this will be described with reference to this figure.
  • a polycrystalline polycrystalline silicon layer having a predetermined shape is formed on a glass substrate, and further, a gate insulating film covering the polycrystalline silicon layer is formed next to the polycrystalline silicon layer. Then, a metal layer such as A1, Mo, Ta or the like is formed.
  • photoresist type photoresists with different solidification temperatures depending on the bottle base are applied.
  • the photo resist that solidifies at a high temperature is in the lower layer
  • the photo resist that solidifies at a low temperature is in the upper layer.
  • light is exposed using a photomask for forming a gate electrode, and photolithography of the photo resist is performed.
  • the lower layer of the photo resist is solidified.
  • the photoresist 833 is solidified while maintaining its shape, but the upper photoresist is solidified.
  • the strip 844 is shrunk by heating, and a taper is generated on the side surface, and the cross-sectional shape is almost trapezoidal.
  • Both ends of the temporary gate electrode 4 exposed from the upper and lower photo resists in the channel direction are removed by etching.
  • the polysilicon layers 240 on both sides of the gate electrode 4 thus removed have a structure in which a small amount of the channel region is exposed, and the gate electrode 4 is opposed to the gate electrode 4. As a result, the channel amount is offset.
  • This embodiment relates to a bottom gate type transistor.
  • FIG. 12 shows a method of manufacturing the bottom gate type transistor according to the present embodiment. Hereinafter, this manufacturing method will be described with reference to this figure.
  • a capacitor layer is formed in this order, and a mask forming metal layer 95 and a photo resist polishing 8 at the time of injecting impurities such as Ti and A1 are further formed thereon. Form .
  • ultraviolet rays are irradiated from the back side of the substrate, and the photo resist layer is exposed by using the gate electrode as a mask.
  • a notched resist 8 8 is formed corresponding to the gate electrode.
  • the resist is used as a mask, and the metal layer is drained or the like to form a metal mask 96 for impurity implantation.
  • a metal mask 97 for forming an LDD region is formed.
  • FIG. 13 shows a modified example of the present embodiment.
  • LDD regions 245 and 246 are formed immediately above both ends in the direction of the gate electrode channel.
  • Exposure is performed by defocusing in (1) of FIG. 12, and the patterned resist is slightly stretched on both sides of the gate electrode in the channel direction. If formed, the LDD regions 245 and 246 as shown in (c) of FIG. 13 are formed.
  • the mask ffl is oxidized, and the oxidation portion 961 is connected to the gate electrode as shown in FIG. 13 (3-1).
  • LDD regions 2445 and 246 as shown in (c) of FIG. 3 are formed.
  • the protective insulating film 7 on the turned polysilicon may be formed to form a mask metal layer and a resist layer. (1-1) and (3-1) in FIG. 13 correspond to this case.
  • This embodiment belongs to the second invention group, and uses a gate electrode as a mask at the time of impurity implantation when manufacturing an LDD type thin film transistor. Is the same as that of each embodiment of the first invention, but the gate electrode It is characterized by the fact that oxidation is used for processing.
  • FIG. 14 shows the manufacturing method of the thin film transistor according to the present embodiment, and the change in the cross-sectional structure of the LDD thin film transistor accompanying the process. .
  • the procedure will be described with reference to this figure.
  • Amorphous silicon is left only in the region where the transistor as a device is formed by — and the etching. Then, it is crystallized by an XeCl excimer laser to form a polysilicon layer. Then, the gate insulating film 3 was formed by plasma CVD using TE ⁇ S [Tetraethylorthosi 1 icate: (C 2 H 5 O) 4 Si] as a raw material gas. compost 3 ⁇ 4 to all face in the thickness of the door the name Ru S i O 2 1 0 0 nm . After that, a temporary gate electrode 4 is formed to a thickness of 400 nm using, for example, a Mo alloy (W concentration: 15 at). Was set at 15%, but this may be changed to another% as appropriate according to the design factors such as the process and the resistance value. Basically, it is the same as the previous embodiments, except for various treatments on the photo resist such as the melting type.
  • an oxide film is grown on the surface of the Mow alloy in oxygen at 450. At this time, even if the thickness of the oxide layer is minute, it can be freely and accurately determined depending on time, temperature, atmosphere (oxygen concentration), or a combination thereof. Control is possible. Then, in the present embodiment, an oxide layer 411 of 0.4 wm was grown. Further, the remaining amount of Mow alloy 4 remaining as a residual film was about 200 nm.
  • the inside of the temporary gate electrode between both ends and between the both ends of the gate electrode is off. This is the offset area.
  • TEOS Tetraethylorthosi 1 icate: (C, H 5 O) S i
  • S in flops la Zuma CVD method had use as a raw material gas to i ⁇ 2 is deposited on the entire surface as an interlayer insulating film 7, then a contact hole is formed, and the source electrode and For example, aluminum (A1) is deposited by a sputtering method as a drain electrode, and then the photolithographic etching is performed. Pattern. Further, a protective insulating film 70 is formed as necessary. As a result, a po1y-Si TFT is completed.
  • FIG. 15 shows the relationship between the drain voltage of the completed TFT and the gate voltage for each LDD length.
  • the LDD length force is 0.1 m (solid line), 0.2 m (dotted solid line), 0.3 m (long dotted line) and 0.4 m (dotted line). Even in this case, it can be seen that the OFF current decreases depending on the thickness of the oxide film, and favorable TFT characteristics are exhibited.
  • This embodiment is similar to the previous embodiment, except that the gold oxide film once formed is removed.
  • FIG. 16 shows a main part of a method of manufacturing the thin film transistor according to the present embodiment. In the following, the steps will be described with reference to this figure.
  • FIG. 17 shows the relationship between the gate voltage dependence of the drain current of the completed TFT in the same manner as in the previous embodiment. The relationship is 0. l // m, 0.2 m, 0.3 um. And 0.4 m for each LDD length. It can be seen that the OFF current decreases depending on the thickness of the oxide film, and favorable TFT characteristics are exhibited.
  • the gate electrode is oxidized, impurities are implanted at a high concentration, then the oxide is removed, and then impurities at a low concentration are removed. It is OK to inject.
  • the present embodiment is different from the first two embodiments in that the oxidized gate metal is reduced.
  • FIG. 18 shows a method of manufacturing the thin-film transistor according to the present embodiment. Hereinafter, the contents will be described with reference to this figure.
  • FIG. 19 shows the relationship between the gate voltage dependence of the drain current of the completed TFT of the present embodiment of 0.1 m, 0.2 m, 0.3 m, and 0.4. Shown for each im. It can be seen that the OFF current is reduced by the thickness of the oxide film, and favorable TFT characteristics are exhibited. In addition, the two previous implementations In the embodiment, the so-called offset region was formed, but in the present embodiment, the offset was eliminated by reducing the MW oxide. For this reason, the reduction in the ON current is smaller than in the first two embodiments.
  • FIG. 20 shows a method of manufacturing the thin-film transistor according to the present embodiment.
  • the contents will be described with reference to this figure.
  • a temporary gate electrode 4 is formed.
  • An oxide film 411 is formed on the outer periphery of the temporary gate electrode. (4) Impurities are implanted at a high concentration with a predetermined amount of an oxide film formed on the gate electrode.
  • This embodiment relates to the implantation of impurities from obliquely above.
  • FIG. 21 shows a method of manufacturing the thin film transistor according to the present embodiment.
  • the contents will be described with reference to this drawing.
  • a temporary gate electrode 4 is formed.
  • An oxide film 411 is formed on the outer periphery of the temporary gate electrode.
  • the impurities have a high energy
  • the atoms and atoms at the lower end of the oxide metal portion on the side of the gate insulating film and the gate electrode are not taken until the impurity is stopped. It collides with the element many times, and is scattered and penetrates into the polysilicon layer immediately below the metal oxide part. Of course, because it was shot from above There is also an effect. As a result, an LDD region is formed. This is shown at the bottom of (4-1-3).
  • the oxide film is removed if necessary.
  • This embodiment also uses scattering similarly to the previous embodiment. However, impurities are implanted only from above.
  • FIG. 22 shows a method for manufacturing the thin-film transistor according to the present embodiment. Hereinafter, the contents will be described with reference to this figure.
  • a temporary gate electrode 4 is formed.
  • An oxide film 411 is formed on the outer periphery of the temporary gate electrode.
  • the impurities are of high energy, they collide with atoms and molecules of the gate insulating crotch many times before stopping, and are thus scattered. Penetrates into the polysilicon layer below the metal oxide. As a result, an LD region is formed. This is shown at the bottom of (4-1-5).
  • This embodiment shows a rare thin-film transistor manufactured in each embodiment of the second invention group.
  • FIG. 23 shows the lower part of the gate electrode, various LDD regions and offset regions, and the positional relationship between these and the gate electrode in each of the embodiments.
  • the bold line indicates the impurity concentration.
  • 4 is the position of the gate electrode end on the source side.
  • Reference numeral 24 denotes a region where the impurity concentration is 0.
  • Reference numeral 25 denotes a high-concentration region on the source side.
  • Reference numeral 245 denotes a low-concentration region on the source side. 245 is a low-concentration region formed by heat diffusion or scattering on the source side.
  • Reference numeral 240 denotes a source-side offset area.
  • the characteristics of the thin film transistor change, and the thin film transistor can be appropriately applied to various products.
  • This embodiment is a case where the thin film transistor of each of the above embodiments is used for an EL display.
  • Figure 24 shows a typical configuration of the EL display.
  • reference numeral 111 denotes a glass substrate.
  • 1 1 and 2 are thin film transistors.
  • 1 13 is an insulating layer.
  • Reference numerals 114 are wiring electrodes.
  • 1 15 is a cathode.
  • Reference numeral 117 denotes an organic EL layer.
  • 1 18 is an anode.
  • 120 is a support column.
  • 1 2 1 is a color filter.
  • Reference numeral 122 denotes a fluorescence conversion layer.
  • 1 2 3 is a transparent plate. However, since this principle is a well-known technology, the description thereof is omitted.
  • This embodiment is a case where the thin film transistor according to each of the above embodiments is used for a liquid crystal display.
  • Figure 25 shows a typical configuration of an EL display.
  • reference numeral 211 denotes a glass substrate.
  • 2 1 2 is a thin film transistor.
  • 217 is a liquid crystal layer.
  • 2 2 3 is a transparent plate.
  • color filters 221, black matrices 23, and both, although not shown, have orientation films, various signal lines, and the like. ing .
  • this principle Since these are well-known technologies, their explanation is omitted.
  • a plasma CVD method is used as a method of forming a semiconductor. I am trying to do it.
  • a polysilicon layer was used as the semiconductor material, but this is also possible with amorphous silicon ⁇ single-crystal silicon.
  • semiconductor materials such as germanium (Ge) or silicon'germanium alloy (SiGe) or silicon-germanium-charcoal. They use elements.
  • A1 is used as the source electrode and drain electrode material (although aluminum (A1), tantalum (Ta) , Molybdenum (Mo), Chromium (Cr), Titanium (Ti), and other metals or their alloys, and impurities for improving conductivity. , A polycondensate containing a large amount of such as an alloy of this and Ge, or a transparent conductive layer of ITO or the like.
  • the CMOS circuit can be mounted on the board. I have to .
  • Industrial potential for IJ As can be seen from the above description, according to the present invention, the gate electrode is used for impurity implantation, but the gate electrode is used for this purpose. In order to change the channel direction length by performing chemical treatment and to dope impurities before and after the change, position the mask, etc. Is not required. As a result, an LDD region or the like is formed in a self-aligned manner or inevitably adjacent to the gate electrode.
  • the shape and formation of the photoresist in forming a gate electrode by etching have been devised. Even if the size of the transistor is as small as 2 to 4 m, the low-concentration impurity region can be formed very finely and with high precision.
  • an oxide film is formed on the Mow alloy of the gate electrode, and the mask is removed.
  • the region can be formed very finely and with high precision.
  • a special process is not required to form a small low-concentration impurity region, so that the present invention can be easily and simply implemented with existing equipment. I can do it.

Description

明 薄膜 ト ラ ン ジ ス タ 及びそ の 製造方法 技 術 分 野
本発 明 は、 薄膜 ト ラ ン ジ ス タ 及 びそ の 製造方法 に 関 し 、 特 に 液 晶 表 示装 置 の 画 素 ス ィ ツ チ ン グ素子や駆動 回路等 に 使用 さ れ る 薄膜 ト ラ ン ジ ス 夕 に 関す る 。 糸
田
jrt 術
( 一般的 な背 景技術）
近年 、 単純マ ト リ ッ ク ス 型表 示装置 と 比 較 し て 高 い 画 質 が得 ら れ る た め液晶パ ネ ル の 画 素電極毎 に 薄膜 ト ラ ン ジ ス 夕 ( T h i n F
1 1 m r a n s i s t o r : T F T と 称す る ） を 備 え た ァ ク テ イ ブマ ト リ ッ ク ス 型表 示基板 を 用 い た 表 示 装 置が盛 ん に 研究 さ れ て い る 。 そ の 中 で 、 多結 晶 シ リ コ ン (以下 、 ポ リ シ リ コ ン と も 記す ） T F T の電子移動度 が 、 非 晶 質 シ リ コ ン (以下 、 原則 と し て ァ モ ル フ ァ ス シ リ コ ン と 記す） T F T と 比 較 し て 1 桁か ら 2 桁 以 上 ！ ¾ い こ と に 着 目 し て 、 画 素 ス イ ッ チ ン グ素子 と し て の T F T と 駆励 回路 を ボ リ シ リ コ ン を 使 用 し た 上で 同 一 ガ ラ ス 基板 上 に 形成す る 、 い わ ゆ る 駆動 回路 内 蔵型 の 液 晶表 示 装置が提案 さ れ 、 研究等 さ れて い る 。
し か し な が ら 、 駆動 回路 の 内 蔵化 に 際 し て 用 い ら れ る ポ リ シ リ コ ン 型 T F T は 、 ア モ ル フ ァ ス 型 T F T や M 〇 S 型電解効果 卜 ラ ン ジ ス 夕 と 比 較 し て O F F 電流が大 き い 。 こ の た め 、 そ の ま ま で は こ の ポ リ シ リ コ ン 型 T F T を 適 用 し た 駆動 回 路 内 蔵型 の 液 晶表 示 装 置 の 実現 に 大 き な 障害 と な る 。 そ こ で 、 こ の よ う な ポ リ シ リ コ ン 型 T F T の 電気 的特性課題 を解 決す る た め 、 ゲー ト 構造 を サ ブゲー ト 化 し て 、 T F T の ソ ー ス 領域 ま た は ド レ イ ン領域 の 少 な く と も 一方 の 領域 に 隣接 し て 、 低濃度不 純物 領域 （ L D D : L i g h r l y D o p e d D r a i n ) を 設 け 、 O F F 電流 の 低減 を 図 る と 同 時 に O N 電流 の 減少が起 き な い 薄膜 ト ラ ン ジ ス タ 構造 が提案 さ れ、 研究等 さ れて い る （ S I D 9 6 D I G E S T p p 2 5 ： S a m s u n g 電子 、 E u r o D s p l a y ' 9 6 p p 5 5 5 , A S I A D i s p 1 a y ' 9 5 p p 3 3 5 : P h i 1 i p s ) 。
以下 、 そ の よ う な 薄膜 ト ラ ン ジ ス タ の 構造 を 図 1 に 示す。
本 図 に お い て 、 1 は 、 そ の （ 図 上 ） 上部 に 内 部物 質 の 拡散 防止等 の た め の バ ッ フ ァ 層 を 形成 し た ガ ラ ス 基板 で あ る 。 2 は 、 多結 晶 シ リ コ ン 半導体層 で あ る 。 3 は 、 ゲー ト 絶縁膜 で あ る 。 4 は、 ゲー ト 電極 で あ る 。 4 0 は 、 サ ブゲー ト 電極で あ り 、 そ の 図 上 左右 の 4 5 と 4 6 の 部分 は 、 チ ャ ネ ル方 向 両側 へ は み 出 し た サ ブゲー ト ¾極で あ る 。 2 4 5 と 2 4 6 は 、 多結 晶 シ リ コ ン 半 ¾体 履 の 低 ffi度不純物 領域 （以下 、 L D D 領域 と も 記す） で あ る 。 2 5 は、 同 じ く ソ ー ス 領域 （ n + )B ) で あ る 。 2 6 は 、 同 じ く ド レ イ ン 領域 （ n + 1 ) で あ る 。 2 4 は 、 同 じ く チ ャ ネ ル 領域で あ る 。 5 は 、 ソ ー ス 電極 で あ る 。 6 は、 ド レ イ ン 電極 で あ る 。 7 は 、 層 問 絶縁膜で あ る 。
な お 、 実 際 に は 、 例 え ば 3 0 c m X 4 0 c m 程 度 の ガ ラ ス 基板 上 に 、 画 素 部や そ の 周 辺 の 駆動 回路部 の 配 置 に 応 じ て 、 本 図 に 示す よ う な 多数 の 薄膜 ト ラ ン ジ ス タ が縦 、 横方 向 幾列 に も 配列 し て 形成 さ れ 、 ま た 配線等がな さ れ て い る 。 し か し 、 こ れ ら に つ い て は 、 自 明 の こ と な の で わ ざわ ざ の 図 示 は省 略す る 。
と こ ろ で こ の T F T の ゲー ト 電極 4 上 に は 、 こ れ を 覆 う よ う に サ ブゲ一 卜 電極 4 0 が設 け ら れて お り 、 サ ブゲー ト 電極 の 更 に ゲー ト 電極か ら は み 出 し た部分 4 5 、 4 6 の 直下 に は低濃度不純物 領域（ L D D 領域 ： n — 層 ） 2 4 5 、 2 4 6 力 形成 さ れて レ る 。
さ て 、 こ の 低濃度不純物領域 の 一般 的 な 形成方法 と し て は 、 以下 の よ う な も の が あ る 。 先ず、 ゲー ト 電極 4 を 形成 し た後 、 こ れ を マ ス ク と し て ゲ一 ト 絶縁膜 を 介 し てそ の 下部 の 多結 晶 シ リ コ ン 半 導体 層 2 に 低濃度 で不純物 の 注入 を 行 う 。 こ れ に よ り 、 ゲ一 卜 電極 4 直 下 に は不純物 が注入 さ れず 、 こ の 部分 の 多結 晶 シ リ コ ン 層 がチ ヤ ネ ル領域 を 形成す る こ と と な る 。 そ し て 、 ゲー ト 電極 4 に 覆 われて い な い 部分 に は 、 少量 の 不純物 が注 入 さ れた 状態 と な る 。
次 に 、ゲー ト 電極 上 に サ ブゲー ト 電極 4 0 と な る 金属膜 を 形成 し 、 更 に ホ ト リ ソ グ ラ フ ィ ー 、 エ ッ チ ン グ に よ っ て 不必 要な 部分 を 除去 し 、 残 っ た 金属 膜がゲー ト 電極上面 、 側 面 を 覆 い 、 こ の た め チ ヤ ネ ル方 向 （ ソ ー ス 電極 と ド レ イ ン電極 の 方 向 ） に 所定 は み 出 し 部 4 5 、 4 6 が あ る サ ブゲー ト 電極 4 0 を 形成す る 。
最後 に 、 先 の 注 入 よ り も ず っ と 高 い 濃 度 で不純物 の 注 入 を 行 う 。 こ れ に よ り 、 サ ブゲー 卜 電極 で 覆 わ れて い な い 部分 に は高 度 に 不純物 が注 入 さ れ て ソ ー ス 領域 2 5 と ド レ イ ン 領域 2 6 が形成 さ れ サ ブゲー 卜 電極 に 覆わ れた 部分 は 、 不 純物 が注入 さ れな い た め 、 サ ブゲ ー ト 電極 が ゲ ー ト 電極 よ り は み 出 し た 部分 の ΓΛ 下 に は低 ffi 度 不 純物領域 2 4 5 、 2 4 6 が形成 さ れ る 。 な お 、 こ の 低濃 度 不純物 铂 域 の 寸 法 は 、 T F T の チ ャ ネ ル幅 に ¾ し て 1 0 0 〜 1 0 % に 設定 さ れ る 。
こ の よ う に 、 ボ リ シ リ コ ン 型 T F T で は、 O F F 電流 が大 き い と い う 電 気 的特性 の 欠 点 を解決す る た め T F T の ソ ー ス 領域 ま た は ド レ イ ン 領域 の 少 な く と も 一方 に 隣接 し て 、 微小 な 低濃度 不純物領域 ( L D D : L i g h r l y D o p e d D r a i n ) を 設 け る こ と が必 要不可 欠 で あ る 。
(発 明 が解決 し ょ う と す る 課題 の 面か ら 見 た 背 景技術）
し か し な が ら 、 こ れ ら 低濃度不純物領域 を 形 成す る た め 、 以 下 の ご と き 問 題が生 じ る 。
1 ) 液晶表示 装置 の 高 精細 化 を 実現す る た め に は 画 素 ト ラ ン ジ ス 夕 を 微細 に し て表 示 密 度 を 高 め る 必要が あ る 。 と こ ろ で 、 液 晶 表 示 装置 の 製造 に 通常用 い ら れ る れ る 露光機 は等倍露光方式が主流 で あ る 。 こ の た め 、 微細 な 画 素 ト ラ ン ジ ス タ の 製造 に 際 し て は 、 微細 化 さ れ た 画 素 ト ラ ン ジ ス タ の チ ャ ネ ル幅 に 対 し て 1 0 〜 2 5 % の 極 め て微小 な 領域で の 低濃 度 不純物領域 を 寸 法ずれがな く 再現性 よ く 形 成 さ せ る 必 要が あ る が 、 こ れ は極 め て 困難 で あ る 。
2 ) サ ブゲー ト 電極 と 低濃度不純物領域 と の 重ね合 わせ は マ ス ク 合わ せ に よ り 行 っ て い る が、 それ ら の重ね合 わ せ を 精度 良 く 形 成す る こ と が 困難 で あ る 。 こ の た め マ ス ク 合わ せ精度 の微 少な ズ レ でそ の 低濃 度 不純物 領域 寸 法 は実 用 上 無視 で き な い 程 に 変 動 し かねな い そ の た め 、 製造 工程 管 理 上 、 マ ス ク 合 わせ マ ー ジ ン を 確保す る 理 か ら 画 素 T F T の 微細 化 に 限 界が生 じ 、 マ ー ジ ン を 確 保す る 分 だ け 画素 T F T の 占 有 面積 が大 き く な る 。
3 ) 画 素 T F T の 占 有 面積 が大 き く な り 、 そ れ に 伴 い ソ ー ス 域 と ド レ イ ン 領域 間 の寄 生 容 量が堦 大 し 、 こ の た め 動作 波 形 の 遅延 が 生 じ 、 ひ い て は液 晶 表 示 装 置 の 表 示特性 の 低下 に つ な が る 。
4 ) サ ブゲー ト 電極 の 形成 に 際 し て は 、 ゲー ト 電極 の 形成 と は別 に そ の た め の 金 属膜 の 形 成 、 フ ォ ト リ ツ グ ラ フ ィ ー 、 エ ッ チ ン グ等 の 工 程 力 必要 と な り 、 更 に は フ ォ ト リ ソ グ ラ フ ィ ー を 行 う た め の フ オ ト マ ス ク が必 要 と な る 。 従 っ て 、 T F T 製造 プ ロ セ ス が複雑 と な り 、 プ ロ セ ス の 長 期 化 、 製造 コ ス ト の 上昇 、 保 留 ま り の 低下が生 じ ねな レ 。
ま た 、 必ず し も L D D 構造 の 薄膜 ト ラ ン ジ ス タ に 限 ら な い が、 不 純物注入時 に は不純物 に 併せて 稀釈用 の 水素 が高 エ ネ ル ギ ー で打 ち 込 ま れ、 こ れ が半導体 の 結 晶構造 に 悪影響 を 与 え る た め 、 可能な 限 り そ の 防止 を 図 り た い と い う 要請 も あ る 。
ま た 、 同 じ く 、 広 い 表示面 で 均 一 な 明 る さ を 有す る 等高 品 質 の 表 示特性 を 得 る た め 各 部 の 電気抵抗が小 さ い こ と 、 こ の 一方で製造 が 楽 し か も 低 コ ス ト と い う 要請 も あ る 。
ま た 、 例 え ば表 示 装 置 の 画 素 部 と 周 辺 回路部 と で は、 卜 ラ ン ジ ス 夕 に 要求 さ れ る 特性 が相 違 し 、 更 に 機器 に よ っ て は ゲー ト 電極 の 直 下チ ャ ネ ル方 向 両側 に 不純物 の 注 入域がな い オ フ セ ッ 卜 型 の ト ラ ン ジ ス 夕 等が要求 さ れ る こ と も あ る 。
こ の た め 、 ポ リ シ リ コ ン 型薄膜 ト ラ ン ジ ス タ の 〇 F F 電流 の 低減 と O N 電流 の 減少 防止 を 図 る た め 、 T F T の ソ ー ス 領域及 び ド レ イ ン 領域 に 隣接 し た 低濃 度 不純物 領域 （ L D D ： L i g h r ] y D o e d D r a i n ) を 、 ゲー ト 電極 に 対 し て 自 己 整合 的 に 、 あ る い は特別 な マ ス ク 合 わ せ作業 等 し な く て も 必 然 的 に 隣接 し て微細 か つ 高精度 で 形成 し 、 そ の 結果寄 生容 量 も 少 な い 薄膜 ト ラ ン ジ ス タ を き わ め て 簡便 に 製造す る 技術 の 開 発 が望 ま れて い た 。
更 に 、 オ フ セ ッ ト の ト ラ ン ジ ス タ 等 に つ い て も 、 同 様 の技術 の 開 発 が望 ま れ て い た 。
更 に ま た 、 L D D 型 、 オ フ セ ッ ト 型 に 限 ら ず、 様 々 の 特性 を 有す る ト ラ ン ジ ス タ 等 に つ い て も 、 同 様 の 技術 の 開 発 が望 ま れて い た 。 発 明 の 開 示 本発 明 は、 以上 の課題 を 解決す る た め な さ れ た も の で あ り 、 薄膜 ト ラ ン ジ ス タ の 製造 時 に ゲー ト 電極 が不純物 注 入 時 の マ ス ク の 役 を 担 う た め 、 そ の 形成 に 工夫 を 凝 ら し た も の で あ る 。 すな わ ち 、 第 1 の 発 明群 に お い て は 、 ゲー ト 電極 を フ ォ ト リ ソ グ ラ フ ィ と エ ツ チ ン グ に よ り 形成す る た め 、 エ ッ チ ン グでゲー ト 電極 に 整 合 し て 孤 立 化 し て形成 し た フ ォ ト レ ジ ス 卜 の チ ャ ネ ル方 向 断 面 を 少 な く と も 上 部 が底部 よ り 幅 を 狭 く す る 。 こ れ に よ り 、 フ ォ ト レ ジ ス ト が均 一 な 厚 さ で あ る 場 合 に 比較 し て 、 フ ォ ト レ ジ ス 卜 の チ ャ ネ ル方 向 両端 部 を 除去 し て そ の 下部 の 金属 を 僅か に 露 出 さ せ る の が容 易 に な る 。
こ の後 、 こ の 形状 の フ ォ ト レ ジ ス ト を 少 く も チ ャ ネ ル 方 向 両側 へ ア ツ シ ン グ等 し て ゲー ト 電極 の チ ャ ネ ル方 向 両 端 部 を 露 出 さ せ 、 そ の 露 出 し た 部分 の ゲー ト 電極 を エ ッ チ ン グ に よ り 除去 し 、 こ の ゲ ー ト 電極 を マ ス ク と し て低濃 度 の 不純物注 入 を 行 う こ と に よ り 低濃 度 不純物 領域 （ L D D ： L i g h r 1 y D o p e d D r a i n ) を 自 己 整 合 的 に き わ め て 高精 度 で形 成す る 。
第 2 の 発 明群 に お い て は 、 ゲ一 卜 電極 を マ ス ク と し て 不純物 の 注 入 を 行 な う の は 、 第 】 の 発 明群 と 同 じ で あ る が 、 L D D m造 の 形 成 の た め 、 ゲ ー ト 電極 金厲 を 酸 化等 さ せ る の が相 違す る 。 更 に 、 ゲー 卜 電極 の 金属 を 不純物 注入後取 り 去 っ た り 水 素 で還元 し て 再度 金 ¾ と す る こ と も な す。具体 的 に は 、各 発 明群 は以 下 の ご と く し て い る 。 第 1 の 発 明群 の 1 の 発 明 に お い て は 、 レ ジ ス ト （ フ オ ト レ ジ ス ト ） を 使用 し て フ ォ ト ソ グ ラ フ ィ と エ ッ チ ン グ に よ り ゲー ト 電極 形成 用 の 金 属 膜 を 基板 上 の ゲー 卜 電極 の 配置 、 形状 に 整 合 し て エ ツ チ ン グ し て ゲ ー 卜 電極 を 一応形成 し 、 該 一 応形成 さ れ た 仮 の ゲ ー ト ¾極 そ し て 副 次 的 に そ の 上 表 面 の レ ジ ス ト を も マ ス ク と し て 半 導体 屑 へ 不 純物 イ オ ン を 高 濃度 で （ 高 濃 度 に な る よ う に ） 注 入す る 。 次 い で 、 レ ジ ス ト の 少 く も チ ャ ネ ル方 向 両端 （実際 に は こ れ に 併せて 必然 的 に 上 面 を も ） を エ ッ チ ン グ特 に プ ラ ズマ 反 応 を 利 用 し て の ア ツ シ ン グ に よ り 多 少除去 し 、ゲー ト 電極 の チ ャ ネ ル方 向 両端 を 露 出 さ せ る 。 次 い で 、 レ ジ ス ト を マ ス ク と し て 上部か ら 所定 の 反 応物 質 に 晒す等 の ド ラ イ エ ッ チ ン グ等 で露 出 し た 仮 の ゲー ト 電極 の チ ャ ネ ル方 向 両 端部 を 除去す る 。 更 に 、 レ ジ ス ト の 有無 と は無 関 係 に 、 と も カゝ く 、 こ の 下でゲー 卜 電極 を マ ス ク と し て 不純物 を 半導体 層 へ軽 く （低濃 度 に ） 注入す る 。 こ れ に よ り 、 仮 の ゲー ト 電極 の チ ャ ネ ル方 向両側 の ド ラ イ エ ッ チ ン グ等 に よ り 除去 さ れた （ レ ジ ス ト 端 面が 中 央方 向 へ後退 し た ） 部分直 下 の 半 導体 層 に は軽 く 不純物が注 入 さ れ る 。 そ の 結果 、 ゲー ト 電極 に 自 己 整 合 的 に （実 際 の ゲー ト 電極 の チ ャ ネ ル 方 向 両側 に 位 置 あ わ せ等 の 処理 を なす こ と な く 必然 的 に 隣接 し て 小 さ な ） L D D 領域が形成 さ れ る 。
な お 、 以 上 の 他 、 こ れ ら の 処 理 に 先立 っ て の 基板 上 へ の 半導体層 の 形 成や 形 成 さ れ た 半 導体 層 の孤立化 （ パ タ ー ニ ン グ ） やそ の レ ー ザー ァ ニ ー ル等がな さ れ る の は 勿 論 で あ る 。 ま た 、 第 2 回 0 の 不 純 物 の 注入 の 前若 し く は後 の レ ジ ス ト （ マ ス ク の効 果 は亊卖上 な い ） の 除去 、 そ の 他 半導体 層 の 熱処 堙 や保護絶縁膜 の 形 成ゃ ソ ー ス ¾極 や ド レ イ ン 電極 の 形成等がな さ れ る の も 勿 論 で あ る 。
ま た 、 1 の 発 明 に お い て は 、 仮 の （ 一 応 の ） ゲー ト 電極 が形成 さ れた 時点 あ る い は第 1 回 目 の 高 濃 度 で の 不純物 注入 がな さ れ た 点 更 に は ケ ー ス に よ っ て は ゲ ー ト 電極形成 用 金 属膜 上 に 該金属 膜 を パ タ ー ン 化す る た め ゲー ト 電極 の 位置 に あ わ せ て レ ジ ス ト が孤立化 さ れ た 時点 で レ ジ ス ト は 少 く も 仮 の ゲ ー 卜 電極 の チ ャ ネ ル方 向 両 側 に は テ ー パ ー （ 傾斜） し た 形状 （ た だ し 、 傾斜 面 は必ず し も 直線 と は 限 ら な い ） と し て い る 。 そ し て 、 第 1 回 目 の 高 濃度 の 不純物 の 注 入 後 、 ゲー ト 電極 上 の レ ジ ス ト を ア ツ シ ン グ等 に よ り チ ャ ネ ル方 向両 側 を後退 さ せ る （取 り 去 る ） 。 さ て こ の 際 、 チ ャ ネ ル方 向 は 下 （基 板や半導体層 ） 側 が広 が っ て い る た め 、 無 理な く ゲー ト 電極 チ ヤ ネ ル方向 両側部上部 の レ ジ ス ト が先 に （ し カゝ も 、 傾斜 し て い る 分チ ヤ ネ ル方 向 に 精度 良 く ） 除去 さ れ る 。 そ し て 、 当 該部 の レ ジ ス ト はわ ずか に 除去 さ れ た が、 ゲー ト 電極 上方 （ 中 央部 を 含 む） ほ と ん ど の 部分 の レ ジ ス ト が除去 さ れて い な い状態 で ア ツ シ ン グ を 中 止す る 。 更 に 、 こ の 残 っ た レ ジ ス ト を マ ス ク と し て 、 仮 の ゲー ト 電極 を 形成 す る 金属 の チ ャ ネ ル方 向 両側 を 除去 し て ゲー ト 電極 を 形成す る 。 こ の 下で 、 残 っ た ゲー ト 電極 （ あ る い は こ れ に 力 Π え て 残 っ た レ ジ ス ト ） を マ ス ク と し て 不純物 を 薄 く 注 入す る 。 こ れ に よ り 、 仮 の ゲー ト 電 極チ ャ ネ ル方 向 両側 の 金 属 が後退 し た 部分直 下 の 半導体層 に L D D 領域が形成 さ れ る 。
ま た他 の 発 明 に お い て は、 ゲー ト 電極 形成用 金 厲 層 の 上で孤立化 し た レ ジ ス ト ゃ 或 い は孤 立化 さ れ た ゲ一 卜 電極 上 で 同 じ く 孤 立化 し た レ ジ ス ト を そ の チ ャ ネ ル方 向 端 面が傾斜 を 有す る よ う 様 々 な ェ 夫 を こ ら し て い る 。 即 ち 、 レ ジ ス ト が熱収縮 し た り 、 融点近傍 の 温度 に 晒 さ れて 流動 カゝ し た り し て球形化す る こ と 等 に よ り 、 少 く も チ ヤ ネ ル方 向 の 断面 が半 円 状 （含 む 、 多 少 の い びつ 力 在 る 場 合や梏 円 状） 等 に な る （従 っ て 、 ゲー ト 電極 が正方 形 な ら ば立体 的 に みれ ば多 く の 場 合 大 凡 半球状） よ う に す る 。
ま た 、 レ ジ ス ト の 固 化 の た め の ポ ス ト べ ー ク 温 度 を 、 当 該 レ ジ ス 卜 の 材料 に と り 変形等 し な い と 言 う 面 カゝ ら 最適 の 温 度 よ り も い 温 度で行 な う よ う に し て い る 。 こ れ に よ り 、 レ ジ ス ト 上部 は収縮 し つ つ 固 化す る た め 、 そ の チ ャ ネ ル 方 向 両側部 に 傾斜が生 じ る 。
ま た 、 同 じ く 熱収縮 を 利 用 す る が、 レ ジ ス ト は上 下 2 層 と す る 。 さ て 、 下層 の レ ジ ス ト 材料 はボ ス ト ベー ク 温度 が上 層 の レ ジ ス ト 材 料 よ り も 高 い 。 こ の 下 で 、下層 の レ ジ ス ト 材料 に 適 し た 温度で露光 、 現像後 の ポ ス ト べ ー ク を 行な う 。 そ の 結果 、 下層 の レ ジ ス ト は最適 な温度でボ ス ト ベ ー ク さ れ る た め 、 そ の 下層 の ゲー ト 電極 を 形成す る に 際 し て の位 置決 め は精度 良好 に な さ れ る 。 と こ ろ で 、 上 層 の レ ジ ス ト はそ の べ一キ ン グ温度 よ り 高 い温度で あ る た め 、熱収縮す る 。 そ の 結果 、 上下 2 層 か ら な る レ ジ ス ト 層 全体 と し て は 、 上方が縮 ん だ形状、 チ ャ ネ ル方 向 断面 は大凡両側が下拡が り に な つ た 形状 と な る 。 こ の た め 、 ア ツ シ ン グ に 際 し て は レ ジ ス ト 層 厚 さ が薄 い部分か ら レ ジ ス ト が完全 に 除去 さ れ る た め 、 ゲー ト 電極 チ ャ ネ ル方向 両側 部が先 に 、 し か も 僅 か に 露 出 す る こ と を 容 易 に な し う る 。
ま た 、 露光、 現像 に 先立 っ て の レ ジ ス ト の プ リ べ ー ク を規定 よ り 低 い温度で行 な う よ う に し て い る 。 こ の た め 、 露光後 の現像 に 際 し て 、 レ ジ ス ト は現像液 に 全体的 に 浸飾 さ れ 易 く な つ て い る 。 ひ い て は、 ゲー ト 電極 の 配列 、 形状 に 対応 し て孤立化 さ れ る 際 、 下拡が り の 形状 と な る 。 な お 、 こ の 場 合 に は 、 レ ジ ス ト が ネ ガ か ポ ジか 等 に 応 じ て 、 露光マ ス ク を 多 少大 き く し た り 等 し て い て も 良 い 。
ま た 、 レ ジ ス ト を ゲ一 ト 電極形成 の た め ゲー ト 電極 の位置 と 形状 に対応 し て 露光す る 際 、 焦 点 を 少 し ず ら し て い る 。 こ の た め 、 個 々 の フ ォ ト レ ジ ス ト は下拡 カ り に 露光 さ れ る 。 ひ い て は 、 下拡が り の 形状 に な る 。
ま た 、 ゲー ト 電極 を 形成す る た め使用 す る （ フ ォ ト ） レ ジ ス ト を 露光す る 際 用 レゝ る フ ォ ト マ ス ク は ぬ き パ タ ー ン で あ り 、 こ れ に 整 合 し て （ フ ォ ト ） レ ジ ス ト は ネ ガ 型 で あ る 。 こ の た め 、 ま た微 小な 孔 で あ る た め 回 折 の効 果 も 加 わ っ て 、 下拡力 り に 露光 さ れ 易 く な る 。 そ の 結果 、 先 の 幾つ か の 発 明 と 同 じ く 、 下拡 が り の 形状 に な る 。 ま た 、 一応 形成 さ れ た （仮 の ） ゲー ト 電極上 でゲー 卜 電極 の 配 置 形状 に 整合 し て孤立化 し て形成 さ れ た レ ジ ス ト レ ジ ス 卜 に 熱 を カロ え て 溶融 さ せ 、 表 面張 力 で 半球状 と す る 。 こ れ に よ り 、 下拡が り の 形 状 に な る 。
ま た こ の 際 、 レ ジ ス 卜 と し て 1 2 0 ： 〜 2 0 0 ^ 程 度 の 温度で溶 融す る メ ル ト フ 口 一 型 と し て レ る 。 こ の た め 、 カ卩熱 に よ る 半球状化 が容 易 と な る 。
ま た 、 仮 の ゲー ト 電極形成 ス テ ッ プ後 、 孤立 レ ジ ス ト エ ッ チ ン グ ス テ ッ プ に 先立 っ て 、 仮 の ゲー ト 電極上 に 孤立 さ れ た 一層 の レ ジ ス ト を ボ ス 卜 べ ー ク 温 度 よ り 高 い 温度 に 晒 し て熱収縮 さ せ る 。 こ れ に よ り 、 レ ジ ス 卜 上 上 面側 は 自 由 な た め 収縮す る が、 仮 の ゲー ト 電極 に 接 し て い る 部分 は拘 束 さ れて そ の ま ま で あ る 。 ひ い て は、 チ ヤ ネ ル方 向 下方 が広が つ た 形状 と な る 。
ま た 、 レ ジ ス ト と 流体 を 化学反 応 さ せ る が、 こ の 際 、 反 応 は上方 か ら 流体 を 打 ち 込 む エ ッ チ ン グ等 と 異 な り 、 面積 に 比 例す る 方 式 を 採 用 し た 端 面 除去 ス テ ッ プ と し て い る 。 こ れ に よ り 、 レ ジ ス 卜 量 Z 反 応 面積 の 比 の 大 な端 面か ら 除去 さ れ る 。 ま た必要 に 応 じ て 反 応性 気体 を チ ャ ネ ル方 向 上 部両側 よ り 吹 き 付 け る 。 こ れ に よ り 、 チ ヤ ネ ル方 向 両側 の 上部 ほ ど 気体 に 晒 さ れ る 。 ひ い て は、 レ ジ ス 卜 の チ ヤ ネ ル方 向 両端 面 に 下拡 力 り の 傾斜がつ く 。 なお 、 こ の 場 合 に は 、 ϋ 光 マ ス ク を 、 そ し て 言 わ ば断面 が長方 形 の パ タ ー ン か さ れた レ ジ ス 卜 が多 少大 き く な る こ と も な さ れ う る 。
ま た 1 の 発 明 に お い て は、 孤 立化 さ れ一応形成 さ れ た 仮 の ゲー 卜 電極 を L D D 領域 へ の 低濃度で の 不純物 注 入時 の マ ス ク と し て使 用 す る た め に は 、 仮 の ゲ ー ト 電極 の チ ャ ネ ル方 向 両側 を 僅 か に 除去す る 必 要が あ る 。 と こ ろ で 、 そ の た め 仮 の ゲー ト 電極 を エ ッ チ ン グ除 去す る 際 の マ ス ク と し て使用 す る 有機物 の レ ジ ス ト の チ ャ ネ ル方 向 両側 を 僅 か に 中 心寄 り に 後 退 さ せ る の に O 2 ( 酸 素 ） 若 し く は 〇 3
( オ ゾ ン ） あ る い はそ の 両方 を 含 む ガ ス を 使用 す る 。 こ れ に よ り 、 酸素 の プ ラ ズマ 反 応 ブ レ ジ ス 卜 が酸化 さ れ、 精度 良 好 な ア ツ シ ン グ がで き る 。
ま た 、 1 の にお い て は 、 ゲー ト 電極 下方 の チ ャ ネ ル領域 の チ ヤ ネ ル方 向両側 の 僅か な領域 の 半 導体 層 内 に 不純物 が な い オ フ セ ッ ト 型 の 薄膜 ト ラ ン ジ ス タ の 製造方法 に お い て 、 仮 の ゲー 卜 電極 を マ ス ク と し て不純物 を 注入後 、 ゲー ト 電極 の チ ャ ネ ル方 向 両側 を 僅か に 除 去す る 。 と こ ろ でそ の 手段 と し て 、 仮 の ゲー ト 電極 の 形成 に使用 し かつ 不純物 注入後 も 仮 の ゲー ト 電極 上 に 在 る レ ジ ス 卜 の チ ャ ネ ル方 向両側部 を 僅 か に 除去す る 必要が有 る が、 こ の 手段 と し て 今 ま で の
L D D 型構造 の ト ラ ン ジ ス タ の 製造方 法 の 発 明 と 同 じ 技術 内容 の ス テ ツ プ を 採 る 。 そ の 後 、 残 っ た レ ジ ス 卜 を マ ス ク と し て仮 の ゲー ト 電極 の チ ャ ネ ル方 向 両側 を 除去す る 。
ま た 1 の 発 明 に お い て は 、 ボ ト ム ゲ ー ト 型 の L D D 構造 の 薄股 ト ラ ン ジ ス 夕 と し て レゝ る 。 こ の た め 、 紫外線そ し て 将来 は多分 X 線 を も 使用 し て い わ ゆ る K 面露光 を 行な い 、 ゲー ト ¾極 の E 上 部 の 半 ¾ 体層 の 直 上 に こ れ に 自 己 整 合 的 に 不純物 注 入 用 金 厲性 マ ス ク を 形成 す る 。 と こ ろ で 、 こ の 金属性 マ ス ク の チ ャ ネ ル方 向 両端 の微 小 な 部 分 を 除去す る の は 、 記述 の ト ッ プゲー ト 型 を 対 象 と し た 各発 明 と 同 様 の 手 法 、 更 に そ の 上部 の レ ジ ス 卜 の チ ャ ネ ル 方 向 両端部 を 下拡が り に 傾斜 さ せ て の ア ツ シ ン グ を 行な う 。
ま た 、 1 の 発 明 に お い て は 、 先 の 発 明 が金属 製 マ ス ク を 半導体 'i の 直上 に 設 け た の に 対 し て 、半 導体層 の 上部 に 絶縁性保護膜 を 設 け 、 そ の 直 上 に 金 属製 マ ス ク を 形成す る 。 こ の た め 、 不純物注 入 時 の 加 速電圧 の 上昇等 で は不 利 で あ る が 、 半 導体層 の 金属 に よ る 汚 染対策 を 施す必要がな い 。
ま た 、 1 の 発 明 に お い て は、 今 ま で の 発 明 の 薄膜 卜 ラ ン ジ ス 夕 を 採用 し た エ レ ク ト ル ミ ネ ッ セ レ ス 表 示装置 と し て い る 。
ま た 1 の 発 明 に お い て は 、 今 ま で の 発 明 の 薄膜 ト ラ ン ジ ス タ を 採 用 し た 液 晶表 示 装置 と し て い る 。
ま た 1 の 発 明 に お い て は 、 第 1 の 発 明群 の L D D 型 ト ラ ン ジ ス タ の L D D 領域 の 抵抗値 を 製品 の 性能等 か ら 要求 さ れ る あ る 範 囲 内 と し て い る 。
ま た 1 の 発 明 に お い て は 、 第 1 の 発 明群 の ト ラ ン ジ ス タ の 半 導体 と し て 多結 晶 シ リ コ ン を 採用 し て レゝ る 。
第 2 の 発 明群 の 1 の 発 明 に お い て は 、 L D D 構造 の 薄膜 ト ラ ン ジ ス 夕 は 、 そ の ゲ ー ト 電極 を マ ス ク と し て 、 半導体層 へ不純物 を 注 入 す る が 、 こ の 際 L D D 構造 と す る た め 2 回 に 分 け て 注入 す る だ け で な く 、 L D D 領域形成 の た め 第 1 回 目 の 低濃度 で の 不純物 の 注 入後 、 ゲー ト 電極 を 酸 化等 さ せ て そ の チ ャ ネ ル方 向 両側 へ仲長 を さ せて 第
2 回 目 の 濃 度 の 注 入 を 行 な っ て い る 。 そ の 結果 、 ゲー ト ¾i極表 面 は 当 該 材 料 の 絶縁性 反 応膜 で被 ¾ さ れ て い る 。 と こ ろ で こ の 際 の ゲ 一 卜 電極 の 厚 さ 、 L D D 領域 の 長 さ は単 に ト ラ ン ジ ス タ の 純性能 面 の みカゝ ら な ら ず 、 不 純物注 入 時 の マ ス ク 能 力 、 反 応膜形成 に よ る 仮 の ゲー 卜 電極 の 金 属 の 反 応量 、 反 応膜厚 さ や 進行 方 向 を も 考 虚 し て い る 。 そ し て 、 進 行方 向 に よ り 、 オ フ セ ッ ト 量等 を も 調 整 し て い る 。
ま た 、 酸化膜 は 、 基 板 の 耐 え る 上 限 た る 6 0 0 °C 以下 、 好 ま し く は 4 0 0 ° (： 〜 5 0 0 で で酸 素や 水蒸気 と 反 応 さ せ て 形成 し た 熱酸 化 膜 と し て い る 。 こ れ に よ り 、 膜厚 さ の 制御 力 容 易 に な る 。
ま た 、 ゲー ト 電極 は 、 M o ( モ リ ブデ ン ） 1 5 〜 5 0 原子 ％ 、 好 ま し く は 1 5 〜 3 5 原子 ％ 、 よ り 好 ま し く は 3 3 〜 3 7 原子 ％ の ( タ ン グ ス テ ン ） と の 合金 （金属 間 化合物 、 固 溶体 の 他 に 、 ス ノ、' ッ タ リ ン グ等 に よ り M o と W の極 く 微 小 な粉末 が混 ざ り 合 っ た 状態 を も 含む） と し て い る 。 こ れ に よ り 、 W よ り も 電気抵抗が少な く 、 M ο よ り も 化学 的 に 安定 と な っ て い る 。 ま た 、 酸化 し た ゲー ト 電極側 部 は水 素 に よ る 還元が容 易 と な り 、 し か も 両 金 属 は密度が高 い た め 、 単 に 不純物 注入時 の マ ス ク と し て の 機能が高 く こ の た め 薄 く し え る だ け でな く 、 ゲー ト 電極直 下部 の 半導体層 へ不純物 の 稀釈用 の 水 素 が打 ち 込 ま れ る こ と の 阻止能 力 も 優れ る 。
ま た 、 絶縁性反 応膜 は 、 ゲー ト 電極側部 を （そ し て事実上 上 面 を も ）酸 化等 に よ り チ ャ ネ ル方 向 へ所定量伸長 さ せて い る 。 と こ ろ で 、 ゲー ト 電極材料 の 酸化等 に よ る チ ャ ネ ル方 向 へ の伸長 は 、 精 密 に 制 御 可能で あ る 。 こ の た め 、 微 小で あ る に も か か わ ら ず精 度 よ く L D D 領域 を 形成す る こ と が可能 と な る 。
ま た 1 の 発 明 に お い て は 、 ゲー ト 電極 の 酸 化 等 に よ る チ ャ ネ ル方 向 へ の 仲長 を 禾 IJ 用 し て L D D 構造 の ト ラ ン ジ ス タ と し て い る の は 先 の 幾 つ か の 方 法 の 発 明 と 共通す る 。 し か し な 力； ら 、 ゲー ト 電極 の チ ャ ネ ル方 向 両サ イ ド 、 そ し て現実 に はそ の 上 面 等 の 金 の 酸 化 物 を 除去す る ス テ ッ プ を 有 し て い る の が異な る 。 こ の た め 、 ト ラ ン ジ ス 夕 の 特性 が多 少 異 な り 、 製 品 の 用 途 に よ っ て は よ り 好 ま し い も の と な る 。
ま た 1 発 明 に お い て は 、 L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製 造 に 際 し て 、 不純物注 入 時 の マ ス ク と し て 用 い る ゲー ト 電極 の 酸 化 に よ る チ ャ ネ ル方 向 両側 へ の 伸 長 を 利 用 す る の は 先 の 幾つ か の 方法 の 発 明 と 共 通す る 。 し か し 、 不純物 注 入 後 に 金 属酸 化膜 を 還元す る ス テ ッ プ を 有 し て い る の が相 違す る 。 こ の た め 、 こ れ ま た 特性 の 異な る ト ラ ン ジ ス タ を 得 ら れ る 。
ま た 、 1 の 発 明 に お い て は 、 ゲー ト 電極 を 形 成す る 金属膜 を 酸 化 さ せ た後 、 チ ャ ネ ル方 向 両側斜 め 上方 向 か ら 高 電圧で 、 例 え ば 1 . 5 〜 2 . 5 倍程 度 の エ ネ ルギ ー で所定量 の 不純物 を 注入す る 。 こ れ に よ り 、 ボ ロ ン 等 の 軽 い 不純物 は特 に そ う で あ ろ う が、 持 っ て い る エ ネ ルギ ー が高 い た め 停止す る ま で に 酸化 さ れ た ゲー ト 金属 、 ゲー ト 絶縁層 で何度 も 衝突 を 繰 り 返 し 、 ゲ一 ト 電極 下部半導体 内 の チ ヤ ネ ル方 向 中 心寄 り へ も 散乱 に よ り 侵入す る 。 そ し て こ れ に よ り L D D 領域が形成 さ れ る 。
し か る 後 、 ゲー ト 電極直 上部か ら の 高 濃度 で の 不純物 の 注 入 がな さ れ る 。
ま た 1 の 発 明 に お い て は、 チ ャ ネ ル方 向 量端 面 に 酸化膜 の 形成 さ れた ゲ一 ト 電極 を マ ス ク と し て 高 電圧で所定濃度 の 不純物 が注入 さ れ る 。 こ の 場 合 も 先 の 発 明 と 同 じ く ゲ ー ト 絶縁膜 内 で の 散乱 に よ り 、 不純物 は金属酸 化膜直 下部 の 半 導体層 へ侵入す る 。 し か る 後 、 通常 の 電圧 で 高濃 度 に 不純物 が注 入 さ れ 、 更 に こ の 後 金 属酸化股 は 除去 さ れ る 。 こ の 基で 、 以下 の 水 素 の 追 い 出 し や 半 導体 層 の 熱処 理時等 の 加熱 の 際 に 、 熱拡散 で不純物 が一 層 金属酸 化膜が在 つ た 部分 の U'I: 下 の 半 導体 層 の 中 心方 向 へ侵 入 し 、 L D D 領域が形成 さ れ る 。
ま た 1 の 発 明 に お い て は 、 オ フ セ ッ ト 型 の 薄膜 ト ラ ン ジ ス タ を 製 造す る た め 、 チ ャ ネ ル方 向両側 に 金 属 酸 化膜 の 形成 さ れ た 状態 の ゲ 一 卜 電極 を マ ス ク と し て 高濃 度 の 不純物 が上方 よ り 打 ち 込 ま れ る 。 こ の 後 、 金 属 酸 化膜が除去 さ れ る 。
ま た 、 不純物 の 散乱や熱拡散 を も 考 慮 し て い る 。
ま た 、 い つ 1 の 発 明 に お い て は 、 第 2 の 発 明 群 の 薄膜 卜 ラ ン ジ ス 夕 の 半導体 は 多結 晶 シ リ コ ン と し て い る 。 図 面 の 簡 単 な 説 明
図 1 は 、従 来 の 薄膜 ト ラ ン ジ ス タ の 断 面構造 を 示 し た 図 で あ る 。 図 2 は 、 本発 明 の 第 1 の 実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造 方法 を 示す断面 図 の 前 半 で あ る 。
図 3 は 、 本発 明 の 第 1 の 実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造 方法 を 示す断面 図 の後半 で あ る 。
図 4 は、 本発 明 の 第 2 の 実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製 造 方法 を 示す断面 図 の 前 半 で あ る 。
図 5 は 、 本発 明 の 第 2 の 実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造 方法 を 示す断面 図 の後 半 で あ る 。
図 6 は、 本発 明 の 第 3 の 実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製 造 方法 を 示す 図 で あ る 。
図 7 は 、 本発 明 の 第 4 の 実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造 方法 を 示す 図 で あ る 。
図 8 は、 本 発 明 の 第 5 の 実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造 方 法 を 示す 図 で あ る 。
図 9 は、 本 発 明 の 第 6 の 卖施 の 形態 の 薄股 ト ラ ン ジ ス タ の 製 方 法 を 示す 図 で あ る 。
図 1 0 は 、 本発 明 の 第 7 の 実施 の 形態 の 萍 m 卜 ラ ン ジ ス 夕 の 製 造方 法 を 示す 図 で あ る 。
図 1 1 は 、 本発 明 の 第 8 の 実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製 造方 法 を 示す 図 で あ る 。
図 1 2 は 、 本発 明 の 第 9 の 実施 の 形態 の 薄膜 卜 ラ ン ジ ス 夕 の 製 造方法 を 示す 図 で あ る 。
図 1 3 は 、 本発 明 の 第 9 の 実施 の 形態 の 変 形例 の 薄膜 ト ラ ン ジ ス 夕 の 製造方 法 を 示す 図 で あ る 。 図 1 4 は 、 本発 明 の第 1 0 の 実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造方法 を 示す 図 で あ る 。
図 1 5 は 、 上記実施 の 形態 の 薄膜 卜 ラ ン ジ ス 夕 の ド レ イ ン 電流 の ゲー 卜 電圧依存性 を 示 し た 図 で あ る
図 1 6 は 、 本発 明 の 第 1 1 の 実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造方法 を 示す 図 で あ る 。
図 1 7 は 、 上記実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の ド レ イ ン電流 の ゲー ト 電圧依 存性 を 示 し た 図 で あ る
図 1 8 は 、 本 発 明 の 第 1 2 の 実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造方法 を 示す 図 で あ る 。
図 1 9 は 、 本発 明 の 第 1 2 の 実施 の 形態 の 薄膜 卜 ラ ン ジ ス 夕 の ド レ イ ン電 流 の ゲー ト 電圧依存性 を 示 し た 図 で あ る 。
図 2 0 は 、 本発 明 の 第 1 3 の 実施 の 形態 の 薄膜 卜 ラ ン ジ ス 夕 の 製造方 法 を 示す 図 で あ る 。
図 2 1 は 、 本発 明 の 第 1 4 の 実施 の 形態 の 簿股 ト ラ ン ジ ス タ の 製造方 法 を 示す 図 で あ る 。
図 2 2 は 、 本 発 明 の 第 1 5 の 実施 の 形態 の 股 ト ラ ン ジ ス タ の 製造方 法 を 示 す 図 で あ る 。
図 2 3 は 、 本発 明 の 様 々 な 実施 の 形態 の 薄膜 卜 ラ ン ジ ス 夕 の 要 部 を 示す 図 で あ る 。
図 2 4 は 、 本 発 明 の 実施 の 形態 の ? 卜 ラ ン ス タ を 使 用 し た E L デ ィ ス プ レ イ の 構成 図 で あ る 。
図 2 5 は 、 本 発 明 の 実施 の 形態 の 薄 膜 ト ラ ン ジ ス タ を 使 用 し た 液 晶デ ィ ス プ レ イ の 構 成 図 で あ る 。
( 符 号 の 説 明 ）
1 ガ ラ ス 基板 1 1 ノ ッ フ ァ ー 層 （ S i O 2 )
2 ( ア モ ル フ ァ ス ） シ リ コ ン 層
2 0 ポ リ シ リ コ ン 層
2 1 島化 し た ポ リ シ リ コ ン 層
2 4 5 、 2 4 6 低濃 度不純物領域 （ L D D )
2 4 チ ャ ネ ル領域
2 4 0 オ フ セ ッ ト 領域
2 5 ソ ー ス 領域
2 6 ド レ イ ン 領域
3 ゲー ト 絶縁膜
4 ゲー ト 電極 、 仮 の ゲー ト 電極
4 0 サ ブゲー ト 電極
4 1 仮 の ゲー ト 電極 を エ ッ チ ン グ し た ゲー ト 電極
4 1 1 酸化膜
4 5 サ ブゲー ト 電極 の ソ ー ス 電極側食み 出 し 部
4 6 サ ブゲー ト 電極 の ド レ イ ン 電極側食 み 出 し 部 4 8 ゲー ト 電極 用 金厲 層
5 ソ ー ス 電極
6 ド レ イ ン 電極
7 層 間 絶縁膜
8 フ ォ ト レ ジ ス ト
8 0 フ ォ ト レ ジ ス ト （ ネ ガ 型）
8 1 フ ォ ト レ ジ ス ト （ ノ タ ー ン 化後 ）
8 1 0 台 形 の フ ォ ト レ ジ ス ト
8 2 フ ォ ト レ ジ ス 卜 （ ア ツ シ ン グ後 ）
8 2 0 台 形 の フ ォ ト レ ジ ス ト （ ア ツ シ ン グ後 ） 8 3 フ ォ ト レ ジ ス ト （ 下層 ）
8 4 フ ォ ト レ ジ ス ト （ 上層 ）
8 4 4 台形 の フ ォ ト レ ジ ス ト （ 上 層 ）
8 5 溶 融型 フ ォ ト レ ジ ス 卜
8 8 保護膜
9 フ ォ ト マ ス ク
9 0 ぬ き 型 フ ォ ト マ ス ク
9 5 不純物注入 時 の マ ス ク 形成用 金属膜
9 6 不純物注入 時 の 金属 マ ス ク
9 6 1 不純物 注入 時 の金 属 マ ス ク の 酸 化部
9 7 L D D 領域形成用 金属 マ ス ク 発 明 の 実 施 の 形 態
以下 、 本発 明 を そ の 実施 の 形態 に 基づ い て 説 明す る 。
(第 1 の 実施 の 形態）
本実施 の 形態 は 、 不純物 注 入 時 に マ ス ク と し て の 役 を 担 う ゲー ト 電極 の 形成 を 2 段 に 分 け 、 不純物 注 入 も 2 度行 な う も の で あ る 。 更 に こ の た め 、 ゲ ー ト 電極 の チ ャ ネ ル 方 向 両端 の 微 少 な エ ッ チ ン グ に 使 用 す る フ ォ ト レ ジ ス 卜 の ア ツ シ ン グ に 工夫 を 凝 ら し た も の で あ る 図 2 と 図 3 は 、 本実施 の 形態 の 薄膜 卜 ラ ン ジ ス 夕 が製造 さ れて い く 様子 、 あ る い は製造方法 を 順 に 示 し た も の で あ る 。 な お 、 両 図 は 、 本来 1 つ の 図 で あ る べ き だが、 ス ペ ー ス の 都 合 で 2 つ の 図 と し た も の で あ る 。
先ず 、 図 2 に 基づ い て 説 明す る 。
( 1 ) 上 面 に バ ッ フ ァ 一 層 と し て S i O 2 膜が形 成 さ れ た ガ ラ ス 基板 1 上面 に プ ラ ズマ C V D 法 あ る い は減圧 C V D 法 に よ り 5 0 0 〜 1 0 0 O A の厚 さ に ア モ ル フ ァ ス シ リ コ ン 層 2 を 堆積 さ せ る 。 次 に 、 後 の レ ーザー ァ ニー ル に よ る ア モ ル フ ァ ス シ リ コ ン 層 の 結 晶 化 の 際 、 ア モ ル フ ァ ス シ リ コ ン 層 中 の水 素 の 離脱 に よ っ て ァ モ ル フ ァ ス シ リ コ ン 層 の ア ブ レ ー シ ヨ ン を 防止す る た め 4 0 O t: で脱水 素 を 行 う 。
( 2 ) 波長 3 0 8 n m の エ キ シ マ レ ー ザー を 使 用 し て の 所定 の 照射 に よ り ア モ ル フ ァ ス シ リ コ ン 層 を 一旦溶融 さ せ 、 そ の後 の 再結 晶化 （ 多結 晶化） に て 、 ポ リ （多結 晶） シ リ コ ン 層 2 0 を 形成す る 。
( 3 ) ホ ト リ ソ グ ラ フ ィ 一 に よ り ポ リ シ リ コ ン 層 を 個 々 の 半 導 体素子 に 対応 し た所定 の 形状 に 島 （孤立 ） 化 し た ポ リ シ リ コ ン 層 2 1 を 形成す る 。
( 4 ) ガ ラ ス 基板 1 上 に 、 ポ リ シ リ コ ン 層 2 1 を 覆 う よ う に し て 、 ゲー ト 絶縁膜 と な る 厚 さ 力 1 0 0 0 A の S i O 2 ( 二酸化 シ リ コ ン ） 層 3 を 形成 し 、 更 に そ の 上 に A 1 、 M o 、 T a 等 の 金属力、 ら な る ゲー 卜 電極 形成用 の 金厲 層 4 8 を 形成す る 。
( 5 ) ゲー ト 電極 形成 用 金 厲 4 8 上 に フ ォ ト レ ジ ス ト 8 を 塗 布 し 、 所定 条 件 で の プ リ べ ー ク （排気 し つ つ の 加熱 ） を 行 う 。
( 6 ) ゲー ト 電極 を 形成す る た め 、 フ ォ ト マ ス ク 9 を 用 い て 露 光す る 。
次 に 、 図 3 に 移 る 。
( 7 ) フ ォ ト レ ジ ス ト の 現 像後 、 露 光 し た 部分 の フ ォ 卜 レ ジ ス ト の 除去 （ フ ォ ト リ ソ グ ラ フ ィ ー ） を 行 う 。 更 に 、 残 っ た フ 才 ト レ ジ ス 卜 の 所 定 条 件で の ボ ス ト ベ ー ク に よ る 完全 な硬 化 を 行 う 。 次 い で 、 フ ォ ト マ ス ク 状 に 残 っ た フ ォ ト レ ジ ス ト 8 ] を マ ス ク と し て ゲ 一 卜 電極 形 成 用 金 属 層 4 8 の エ ッ チ ン グ を 行 い 、 仮 の ゲー 卜 電極 4 .を 形 成す る 。 ( 8 ) 形成 さ れ た 仮 の ゲー ト 電極 4 そ し て 副次 的 に そ の 直 上 の フ ォ 卜 レ ジ ス 卜 を マ ス ク と し て 、 リ ン イ オ ン を 用 レゝ た イ オ ン ド 一 ピ ン グ法 に て 第 1 回 目 の 不純物注入 を 行 う 。 こ の 際 、 リ ン イ オ ン は 高 濃度 で注入す る 。 こ れ に よ り 仮 の ゲ一 ト 電極 の 直 下 の ポ リ シ リ コ ン 層 は不純物が注入 さ れな い 。 こ の た め 、 こ の 部分 の 中 央部がチ ヤ ネ ル領域 と な り 、 そ の チ ャ ネ ル方 向 両側 は （ 図 上 左右 は） 後で説明 す る L D D 領域 と な る 。 ま た 、 仮 の ゲー ト 電極 の 直 下部 の 図 上左右 に 位置す る ポ リ シ リ コ ン 層 は 、 高 濃度 に 不純物が注 入 さ れ た 領域 （ n + 層 ） と な り 、 ソ ー ス 領域 と ド レ イ ン領域 を 形成す る こ と と な る 。
( 9 ) エ ッ チ ン グ 、 例 え ば O 2 と オ ゾ ン に よ る ア ツ シ ン グ に よ り フ ォ ト レ ジ ス 卜 を 左右そ し て 下 方 向 に 等長 的 に ア ツ シ ン グ し て チ ャ ネ ル方 向 両側（そ し て 厳 密 に は上 面 も ）を 中 央部寄 り に 後退 さ せ 、 そ の 結果 仮 の ゲー ト 電極 の チ ャ ネ ル方 向 両端部 を 少 し 露 出 さ せ る 。 なお こ の 際 の 仮 の ゲー 卜 電極 の 端部 に お け る 露 出 量 は 、 ゲー ト 電極 幅 が 2 m の 場 合 、 大 凡 、 0 . 2 〜 0 . 5 / m と な る よ う ア ツ シ ン グ条 件 を 最適 化 し て い る 。
( 1 0 ) 上方 力ゝ ら の 流体 を 作用 さ せて の エ ッ チ ン グ に よ り フ ォ ト レ ジ ス ト よ り チ ャ ネ ル方 向 両 側 に 僅か に 露 出 し た ゲ ー ト Έίί極 の 両 端部 を 除去す る 。 こ れ に よ り ゲー ト 電極 が形成 さ れ る が 、 更 に こ の ゲー ト 電極 4 1 を マ ス ク と し て リ ン イ オ ン を 用 い た イ オ ン ド ー ピ ン グ法 に て 第 2 回 目 の 不純物 注入 を 行 う 。
そ し て 、 こ の 際 、 注 入濃度 は 先 の 注入 よ り 低濃 度 と す る 。 そ の 結 果 、 ゲー ト 電極両側 の エ ッ チ ン グ に よ っ て 除去 さ れ た 部分 の ϊΐ 下 の 領域 の ポ リ シ リ コ ン 層 に は 、 低濃 度で不純物が注 入 さ れ る こ と と な る 。 そ の 結 果 、 微 少 な 幅 で 低濃 度 の 不純物 領域 （ η — 層 ） 2 4 5 、 2 4 6 、 す な わ ち L D D 領域が形成 さ れ る 。 ( 1 1 ) フ ォ ト レ ジ ス ト を 除去 し た の ち 、 ゲー ト 電極 を 覆 う よ う に S i O x 等カゝ ら な る 層 間 絶縁膜 7 を 製膜す る 。 次 に 、 層 間 絶縁 膜及 びゲー ト 絶縁膜 に ソ ー ス 電極 と ド レ イ ン 電極形成用 の コ ン タ ク ト ホ ー ル を 開 口 し 、 A l 、 M o 、 T a 等 の 金属 層 を ス パ ッ 夕 法 で蒸 着形成 し て両 コ ン タ ク ト ホ ー ル 内 に 金 属 を 充填 し 、 更 に 金属 層 を 所 定形状 に パ 夕 一 ニ ン グ し て ソ ー ス 電極 5 と ド レ イ ン電極 6 を 形成す る 。 次 い で 、 S i N 等 の 保護膜 8 8 を 形成 し て 薄膜 ト ラ ン ジ ス タ が 製作 さ れ る 。
(第 2 の実施 の 形態）
本実施 の 形態 は、 仮 の ゲー ト 電極上 の レ ジ ス 卜 を 加熱収縮 に よ り そ の 断 面が大 凡台形 と な る よ う に 変 形 さ せ 、 こ れ を 利 用 し て仮 の ゲ ー ト 電極 を L D D 形成 の た め の マ ス ク に カ卩 ェす る も の で あ る 。
図 4 と 図 5 に 、 本実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造方 法 を 順 に 示す 。 以下 、 両 図 を 参照 し つ つ 、 そ の 手順 の 内容 に つ い て 説 明す る 。 先ず、 図 4 に 基づ い て 説明 す る 。
( 1 ) 先 の 実施 の 形態 と 同 様 に 、 ガ ラ ス 基板 1 上 に 、 多結 品化 さ れ 、 そ し て 所定形状 に 島化 さ れ た ボ リ シ リ コ ン 層 2 ] を 形成 し 、 更 に こ の 形成 さ れた ポ リ シ リ コ ン 層 を ¾ う よ う に 、ゲー ト 絶縁 IKi 3 、 次 い で ゲー ト 電極 と な る A 1 、 M o 、 T a 等 の 金属膜 4 8 を 形 成す る 。
( 2 ) 例 え ば、 下 層 は 1 5 0 °C と 高 い ポ ス ト べ ー ク 温度 で 固 化 す る フ ォ ト レ ジ ス ト 8 3 を 、 上 層 は 1 2 0 °C と 低 い ポ ス ト べ ー ク 温 度 で 固 化す る フ ォ ト レ ジ ス 卜 8 4 を と 、 ボ ス 卜 べー ク に よ る 固 化 ' Α 度 が上部が低 く 、 下部が高 い 2 種類 の ポ ジ 型 フ ォ ト レ ジ ス 卜 を 塗布 す る 。
( 3 ) ゲー ト 電極 を 形成す る た め の フ ォ ト マ ス ク 9 を 用 い て 露 光 し 、 上下 2 層 の フ ォ ト レ ジ ス ト 層 8 3 、 8 4 の フ ォ ト リ ソ グ ラ フ ィ ー を 同 時 に 行 う 。
( 4 ) 上下 2 層 の フ ォ ト レ ジ ス ト の 現像 を 行 っ た 後 、 下層 の フ オ ト レ ジ ス ト 8 3 が固 化す る 1 5 0 で でポ ス ト べー ク を 行 う 。 こ れ に よ り 、 下 層 の フ ォ ト レ ジ ス ト はそ の 形状 を 保持 し た 状態で 固 化す る 力 、 上層 の フ ォ ト レ ジ ス ト 8 4 は 1 2 0 で の 低 い 温度で 固 化す る 特性 の も の で あ る た め 、 それ よ り 高 い 1 5 0 X： で は力 []熱収縮 に よ つ て そ の側 面 に 下拡が り の 傾斜 を 持つ テ ー パ ー 角 が 生 じ る 。 こ の た め 、 こ の 上層 の フ ォ ト レ ジ ス ト 8 4 4 の 断面 は、 大 凡 上辺 の 短 い 台形 と な る 。
( 5 ) 上 下 の フ ォ ト レ ジ ス ト 層 を マ ス ク と し て 金属膜 4 8 の ェ ツ チ ン グ を 行 っ て 、 仮 の ゲー ト 電極 4 を 形成 し 、 こ の ゲー ト 電極 を マ ス ク と し て リ ン イ オ ン を 用 い て 第 1 回 目 の 不 純物 注入 を ィ オ ン ド — ビ ン グ法 に よ っ て行 う 。 なお 、 注 入濃度 は高 く す る 。 こ れ に よ り 、 仮 の ゲー ト 電極 4 の 直 下 の ポ リ シ リ コ ン 層 に は 、 不純物 が全 く 注 入 さ れな い 。 こ の 一方 、 そ の 領域 4 を 除 く 部分 に は 高 濃度 に 不純物 が 注入 さ れ 、 こ の 領域が ソ ー ス 領域 2 5 と ド レ イ ン 領域 2 6 に な る 。
次 に 、 図 5 に 移 る 。
( 6 ) 例 え ば O 2 や オ ゾ ン に よ る ア ツ シ ン グ 1 3 等 の エ ツ チ ン グ に よ り 、 ゲー ト 電極 4 の 上 下 の フ ォ ト レ ジ ス ト 層 を 等方 的 に ア ツ シ ン グ し て レ ジ ス 卜 を 中 心方 向寄 り に 後退 さ せ 、 仮 の ゲー 卜 ¾極 4 の チ ャ ネ ル方 向 両側 の 端部表 面 を 露 出 さ せ る 。 な お 、 こ の 際 の 仮 の ゲ一 卜 電極端部 の 露 出 量 は 、 ゲー ト 電極 幅 が 2 m の 場 合 0 . 2 〜 0 . 5 / m と な る よ う に す る 。
( 7 ) エ ッ チ ン グ に よ り 上 下 2 層 の フ ォ ト レ ジ ス ト よ り 露 出 し た 仮 の ゲー ト 電極 の 端部 を 除去す る 。 従 っ て 、 仮 の ゲ ー ト 電極 は こ の 段階で本来 の ゲー 卜 電極 4 1 と な る 。
( 8 ) こ の ゲー ト 電極 4 1 を マ ス ク に リ ン イ オ ン を 用 い て 第 1 回 目 と 同 様 に イ オ ン ド ー ピ ン グ 法 に よ り 第 2 回 目 の 不純物 の 注入 を 行 う 。
な お 、 こ の 際 、 注入す る 量 は第 1 回 目 よ り 低濃度 と す る 。 こ れ に よ り 、 エ ッ チ ン グ に よ っ て 除去 さ れた ゲー ト 電極チ ャ ネ ル方 向 両側 の 直下 の 領域 の ポ リ シ リ コ ン 層 2 4 5 、 2 4 6 に は低濃度で 不純物 が打 ち 込 ま れ る 。 こ の た め 、 ポ リ シ リ コ ン 層 4 にお け る ゲー ト 電極 直下 の チ ャ ネ ル領域 の 両側 に 、 仮 の ゲ一 ト 電極がエ ッ チ ン グ除去 さ れ た微 少な 幅 で低濃 度 の 不純物領域 （ n — 層 ） が形成 さ れ る 。 従 つ て 、 ゲー ト 電極 4 の 直 下 の 不純物 が全 く 注入 さ れな い チ ャ ネ ル領域 2 4 と 、 そ の 2 9 の 低濃度不純物領域 （ n — 層 ） 2 4 5 、 2 4 6 と 更 に そ の 両側 の ソ ー ス 領域 2 5 と ド レ イ ン 領域 2 6 が形成 さ れた L D D 構造 と な る 。
( 9 ) フ ォ ト レ ジ ス ト を 除去 し た後 、 ゲー ト 電極 を ¾ う よ う に 層 間 絶縁膜 （ S i 〇 x 等） 7 を 形成す る 。
次 い で 、 層 間 絶縁膜 と ゲー ト 絶縁膜 3 に ソ ー ス ΐβ極 と ド レ イ ン 電 極 形成 用 に コ ン タ ク 卜 ホ ー ル を 開 口 し 、 基板 上 表 面 に Λ 1 等 の 金 屈 層 を ス ノ、 ' ッ 夕 法 で蒸 着 形成す る 。 こ れ に よ り 、 A 1 等が ソ ー ス Έβ極 と ド レ イ ン 電極 用 の コ ン タ ク ト ホ ー ル 内 充填 さ れ る 。 こ の 後 、 金 属 層 の 上部 を 所定 形状 に パ タ ー ニ ン グ し て ソ ー ス 電極 5 及 び ド レ イ ン 電極 6 を 形 成す る 。 し か る 後 、 S i Ν 等 の 保護 膜 8 8 を 形成 し て 薄 膜 ト ラ ン ジ ス タ を 完成す る 。
(第 3 の 実施 の 形態 ）
本実施 の 形態 は 、 L D D m造形成時 ド 一 ビ ン グ の マ ス ク に 使 用 す る ゲー ト 電極 の エ ッ チ ン グ の た め の フ ォ 卜 レ ジ ス ト は 1 層 で あ り 、 プ リ べ ー ク に 工夫 を 凝 ら し た も の で あ る 。
図 6 に 、 本実施 の 形態 の薄膜 ト ラ ン ジ ス タ の 製造方 法 を 示す。 以 下本 図 を 参照 し つ つ 、 そ の 製造 の 手順 を 説 明す る 。
( 1 ) 先 の 実施 の 形態 と 同 様 に ガ ラ ス 基板 1 上 に レ ー ザー ァ ニ — ル に よ っ て 多結 晶化 し た ポ リ シ リ コ ン 層 を 所定 の 形状 に 形成 し 、 更 に こ の ポ リ シ リ コ ン 層 を 覆 う よ う に ゲー ト 絶縁膜 3 と A l 、 M o 、 T a 等カゝ ら な る 金属 層 4 8 を 形成す る 。 更 に そ の 上 に 、 ポ ジ型 の フ ォ ト レ ジ ス ト 8 を 一 層 塗布す る 。 次 レ ^ で こ の フ ォ ト レ ジ ス 卜 の プ リ ベー ク 温度 よ り 低 い 温度 で プ リ べ ー ク を 行 う 。 す な わ ち 、 こ の フ ォ ト レ ジ ス ト の プ リ べ ー ク 温度 は 7 0 〜 8 0 X： で あ る が 、 それ よ り 1 0 〜 2 5 ^ 程 度低 い 温度 で プ リ べ ー ク す る 。 こ れ に よ り 、 こ の フ ォ 卜 レ ジ ス ト は 、 後 の現像 で の 現像液 に 対す る 耐性 がやや低下 し た 状 態 と な る 。
( 2 ) ゲー ト 電極 を 形成す る た め の フ ォ 卜 マ ス ク 9 を 用 い て 露 光 し 、 更 に 露光部 の フ ォ ト レ ジ ス ト 2 2 の フ ォ ト リ ソ グ ラ フ ィ 一 に よ る 除去 を 行 う 。 と こ ろ で 、 露光後所定 の 現像液 （ 図 示せず） を 用 い て現像 を 行 う 。
( 3 ) こ の 際 上述 の 理 由 に よ り 、 フ ォ ト レ ジ ス ト の現像液 に 対 す る 耐性が低下 し て い る 。 こ の た め 、 フ ォ ト レ ジ ス ト の非露光部 の 側面 に も 顕著 な浸食が生 じ 、 そ の 結 果残 っ た フ ォ 卜 レ ジ ス ト 8 1 0 の 側 面 に はテ ー パ ー 角 が 生 じ 、 残 っ た フ ォ ト レ ジ ス 卜 の 断面形状 は 大凡 あ る い は順テ ー パ ー 状 の 下拡が り の 台形 と な る 。
( 4 ) フ ォ ト レ ジ ス ト を マ ス ク と し て 、 金 属 層 4 8 の エ ツ チ ン グ を 行 い 、 仮 の ゲ ー ト 電極 4 を 形 成す る 。 次 い で 、 こ の 仮 の ゲー ト 電極 を マ ス ク と し て 、 リ ン イ オ ン を 用 い て 第 1 回 目 の 不純物 の 注入 を イ オ ン ド ー ピ ン グ法 に よ っ て 行 う 。 な お 、 注 入 は 高 濃度 で行 う 。 こ れ に よ り 、 仮 の ゲー 卜 電極 の 直 下 の ポ リ シ リ コ ン 層 の チ ャ ネ ル領 域部 に は不純物 が全 く 注入 さ れ な い 反 面 、 そ の チ ャ ネ ル方 向 の 両側 の ソ ー ス 領域部 と ド レ イ ン領域部 に は 高 濃度 に 不純物 が注入 さ れ る ( 5 ) O 2 、 O 3 に よ る ア ツ シ ン グ等 の エ ッ チ ン グ に よ り 、 フ ォ ト レ ジ ス 卜 8 2 0 を 等方的 に 中 央寄 り に 後退 さ せ 、 仮 の ゲー ト 電極 4 の チ ャ ネ ル方 向 両端部 の 上表面 を 露 出 さ せ る 。 な お こ の 際 の ゲー ト 電極 の 両端部 の 露 出 量 は、 先 の 実施 の 形態 と 同 じ で あ る 。
( 6 ) フ ォ ト レ ジ ス ト 8 2 0 よ り 露 出 し た 部分 の ゲー ト 電極 の 両端部 を エ ッ チ ン グ に よ り 除去す る 。更 に 、 こ の ゲー ト 電極 4 1 を 、 そ し て 厳 密 に は更 に そ の 上部 の レ ジ ス ト を も 加 え て 、 マ ス ク に 第 2 回 目 の 不 純物 の 注入 を 行 う 。
こ の 際 、 不純物 は第 1 回 目 と 同 様 に イ オ ン ド ー ピ ン グ法 に よ っ て 行 い 、 更 に 注 入す る 不純物 は前記第 1 回 目 よ り 低濃度で行 う 。
こ れ に よ り 、 先 の 実施 の 形態 と 同 じ く L D D 構造 の ポ リ シ リ コ ン が形成 さ れ る こ と と な る 。
し か る 後 、 先 の 実施 の 形態 と 同 様 の 手順 で 薄膜 ト ラ ン ジ ス タ が完 成 さ れ る 。
(第 4 の 実施 の 形態）
本実施 の 形態 は 、 唯 一層 の フ ォ ト レ ジ ス ト で あ る の は先 の 第 3 の 実施 に 形態 に 似 る も 、 露光 の 内容 と ネ ガ 型 の フ ォ ト レ ジ ス ト を 使用 す る 点 が大 き く 異な る 。
図 7 に 、 本実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造方 法 を 示す 。 以 下 、 本 図 を 参 照 し つ っ こ の 内 容 に つ い て 説 明 す る 。
( 1 ) 第 1 、 第 2 及び第 3 の 実施 の 形態 と 同 様 に 、 ガ ラ ス 基板 1 上 に レ ー ザー ァ ニ ー ル に よ っ て 多結 晶 化 さ れ 、 そ し て 所 定 の 形状 に 島化 さ れ た ポ リ シ リ コ ン 層 2 1 を 形成 し 、 更 に こ の ポ リ シ リ コ ン 層 を 覆 う よ う に し て 、 ゲー ト 絶縁膜 3 と A 1 、 M o 、 T a 等 の 金属 層 4 8 を 形成す る 。 し か る 後 、 先 の 第 3 の 実施 の 形態 と 異な り 、 ネ ガ 型 の フ ォ ト レ ジ ス ト 8 0 を 通常 の 膜厚 （ 1 〜 2 x m ) よ り 厚 め （例 え ば 3 〜 6 111 ) に 塗 布 し 、 更 に こ の塗布 し た フ ォ ト レ ジ ス ト の規 定 の プ リ ベ ー タ を 行 う 。
( 2 ) ゲー ト 電極 を 形成す る た め 、 ぬ き パ タ ー ン の フ ォ ト マ ス ク 9 0 を 用 い て 露光 し 、 ネ ガ 型 フ ォ ト レ ジ ス 卜 の フ ォ ト リ ソ グ ラ フ ィ ー を 行 う 。 こ の 際 、 ガ ラ ス 基板 上 の ネ ガ型 の フ ォ ト レ ジ ス ト の 表 面 と フ ォ ト マ ス ク の 間 隔 H L を 広 く し て フ ォ ト レ ジ ス ト 上 の 焦 点 を ず ら し 、 露光照射光 が広 が る よ う に す る 。 こ の 結果 、 こ の フ ォ ト レ ジ ス ト は平行光 で はな く フ ォ ト マ ス ク 開 ロ ノ、 ° タ ー ン よ り 広が っ た 状 態で露光 さ れ る 。 な お こ の 場 合 、 孔 の 寸 法が小 さ い だ け に光 の 回 折 作用 に よ る 拡が り も 生 じ る 。
( 3 ) フ ォ ト レ ジ ス ト を 現像 し 、 ゲー ト 電極 に 対応 し て パ タ ー ン 化す る 。 と こ ろ で 、 フ ォ ト マ ス ク 開 ロ ノ タ ー ン よ り 広 が っ た 状態 で露光 さ れた た め 、 残 っ た フ ォ ト レ ジ ス ト 8 1 0 の 側 面 に は下拡 が り と な る テー パ ー 角 が 生 じ 、そ の 断面形状 は ほ ぼテ ー パ ー 状 と な る 。
( 4 ) フ ォ ト レ ジ ス ト 8 1 0 を マ ス ク と し て 金 属 層 4 8 の エ ツ チ ン グ を 行 い 、 仮 の ゲー ト 電極 4 を 形成す る 。
( 5 ) こ の 仮 の ゲー ト 電極 4 を マ ス ク と し て 、 リ ン を 用 い て ィ オ ン ド ー ピ ン グ法 に よ り 第 1 回 目 の 不純物 の 注入 を 行 う 。 こ の 際 、 高 濃 度 で注入す る 。 こ れ に よ り 、 仮 の ゲー ト 電極 4 の 直下 の ポ リ シ リ コ ン 層 に は 、 不純物 が全 く 注入 さ れず、 こ の 一方 、 そ の チ ャ ネ ル 方 向 両側 に は高 濃度 に 不純物 が注 入 さ れ る 。
( 6 ) 例 え ば O 2 や オ ゾ ン に よ る ア ツ シ ン グ等 の エ ッ チ ン グ法 に よ り フ ォ ト レ ジ ス ト 8 2 0 を 等方 的 に ア ツ シ ン グ し て後退 さ せ 、 仮 の ゲー ト 電極 4 両端 部 の 表 面 を 露 出 さ せ る 。
以下、 先 の 実施 の 形態 と 同 様 に し て 薄膜 ト ラ ン ジ ス タ が完成 さ れ る 。
(第 5 の 実施 の 形態）
本実施 の 形態 も 、 先 の 2 つ の 実施 に 形態 と 同 じ く 、 1 層 の レ ジ ス ト を 塗布す る が 、 い わ ゆ る 溶融型 で あ る 点 に 特徴 が あ る 。
図 8 に 、 本実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造方 法 を 示す。 以 下本 図 を 参照 し つ つ そ の 内 容 に つ い て 説 明 す る 。
( 1 ) 先 の 各実施 の 形態 と 同 様 に 、 ガ ラ ス 基板 1 上 に 多結 晶 か つ 島化 し た ポ リ シ リ コ ン 層 2 こ れ を 覆 う ゲー ト 絶縁膜 3 、 A 1 、 M o 、 T a 等 の 金 属 層 4 8 を 形成す る 。 更 に 、 そ の 上 面 に 、 感光特性 を 有 し 、 し カゝ も 1 2 0 〜 2 0 0 で の 力 Π熱 に よ っ て溶 融 （ ίί5 分子で あ る た め 、 よ り 厳 密 に は 軟化 と の 中 間 の 溶融） し 、 こ の た め パ タ ー ン 形状が表面張 力 の 作用 の 基で顕著 に 変 形す る 溶 融型 レ ジ ス ト 8 5 を 塗布す る 。 な お 、 こ の 際溶融型 レ ジ ス ト と し て は 、 本实施 の 形態で は主 に C C D デノ イ ス 素子 の マ イ ク 口 レ ン ズ 形成で使 ] さ れ る ル 卜 フ ロ ー 型 レ ジ ス 卜 を 使 用 し て い る 。 こ の レ ジ ス ト は 、 所定温度 の 加熱で材料 自 体 が容 易 に 溶融 し 、 溶 融後 の 断 面 は 、 後 に 図 示す る よ う に 角 が丸み を 持 ち 、 ゲー 卜 電極 に 接 し て い な い 由 表 面が半球状 と な る 。
こ の 下で 、 ゲー 卜 電極 を 形成 す る た め の フ ォ 卜 マ ス ク 9 を 用 い て 露光す る 。
( 2 ) 溶 融型 レ ジ ス 卜 の フ ォ ト リ ソ グ ラ フ ィ ー を 行 う 。
( 3 ) 1 2 0 〜 2 0 0 °C で 溶 融型 レ ジ ス ト の 熱処 理 を 行 な う 。 さ て 、 こ の 溶 融型 レ ジ ス ト は 上 述 の ίΐ 由 に よ り こ の 熱処理時 の 温度 で金 属 層 4 8 上 で半球 上 に 変 形す る 。 次 に 、 こ の 溶 融で変 形 し た 形 状 を 保持す る た め ボ ス 卜 べ 一 ク を 2 0 0 〜 2 5 0 の 温度 で行 う 。
( 4 ) 溶融型 レ ジ ス ト を マ ス ク と し て 金 属 層 4 8 の エ ッ チ ン グ を 行 い 、 仮 の ゲー ト 電極 4 を 形成す る 。
( 5 ) こ の仮 の ゲー ト 電極 4 を マ ス ク と し て 先 の 各実施 の 形態 と 同 様 に 第 1 回 目 の 不純物 の 注入 を 行 う 。
( 6 ) 先 の 各実 施 の 形態 と 同 じ く 、 例 え ば O 2 、 オ ゾ ン に よ る ア ツ シ ン グ等 の エ ッ チ ン グ に よ り 、 溶融型 レ ジ ス ト を 半球形 の 中 心 方 向 に 等方 に ア ツ シ ン グ し て後退 さ せ 、 ゲー ト 電極 4 の チ ャ ネ ル方 向 両端部 の 表 面 を 露 出 さ せ る 。
以下 、 先 の 各実施 の懈怠 と 同 様 、 薄膜 ト ラ ン ジ ス タ が完成す る 。 な お 本実施 の 形態 の 変 形例 と し て 、 仮 の ゲー ト 電極形成前 、 レ ジ ス 卜 の みが孤立化 さ れ た 段階で加熱溶 融 に よ り 、 半球状化 さ せて も 良 い 。
(第 6 の 実施 の 形態）
本実施 の 形態 は、 単 一 の レ ジ ス ト 層 の 熱収縮 を 利 用 す る も の で あ る 。
図 9 に 、 本実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造方 法 の 耍部 を 示 す 。 以下本 図 を 参照 し つ つ 、 本実施 の 形態 の 製造 方 法 を 説 明 す る 。
( 1 ) 仮 の ゲー ト 電極 4 上 に 孤立化 し た レ ジ ス ト 8 1 の 在 る 状 態 で 、 基板 全体 を レ ジ ス ト か ら 定 ま る 所 定 の 高 温 に 晒す。
( 2 ) レ ジ ス 卜 の 上部 8 4 0 は熱 で収縮す る 力 、 下部 8 3 0 は 仮 の ゲー ト 電極 に 拘 束 さ れ収縮 し な い た め レ ジ ス 卜 の チ ャ ネ ル 方 向 断 面 は下拡 が り の 台形 と な る 。
( 3 ) レ ジ ス ト の チ ヤ ネ リレ方 向 両 端 を ア ツ シ ン グ に よ り 除去す る 。 な お こ の 際 、 上 部 は密度 が高 い た め ア ツ シ ン グ に よ り 除去 さ れ る 長 さ （或 い は厚 さ ） は 小 さ い が、 下部 は密 度 が低 く 引 張 力 も 存 在 す る た め 比較的速 く 除去 さ れ る 。 こ の た め 、 ゲー ト 電極 両端 の エ ツ チ ン グ除去 の 際 も 好都 合 と な る 。
な お 、 本実施 の 形態 の 変形 と し て 、 ゲー ト 電極形成 用 金属膜 の パ タ ー ン化 前 、 すな わ ち レ ジス 卜 が形成すべ き 仮 の ゲー ト 電極 に 対応 し て パ タ ー ン 化 、 あ る い は孤立化 さ れ た段階で熱収縮 さ せ る こ と に よ り 、 チ ャ ネ ル方 向 断面 を 台形 と し て も 良 い 。
(第 7 の 実施 の 形態）
本実施 の 形態 は 、 仮 の ゲー ト 電極形成 の た め パ タ ー ン化 さ れた レ ジ ス 卜 の チ ャ ネ ル方 向 両側 に 傾斜 を 形成す る こ と に 関す る 。
図 1 0 に 、 本実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造方法 の 耍部 を 示す。以下 、本 図 を 参照 し つ つ 本実施 の 形態 の 製造方 法 を 説明す る 。
( 1 ) レ ジ ス ト 8 1 の ド レ イ ン 側 上部 を 〇 2 若 し く は 0 3 に 晒 し 、 そ の ド レ イ ン 側 上部端面 を 丸め る 。 な お 、 下部 は ガ ス が滞留 し 、 ま た と な り の レ ジ ス 卜 の 影 と な る た め 、 そ う 除去 さ れな い 。
( 2 ) 次 に 、 ソ ー ス 側 上部 を O 2 若 し く は O 3 に 晒 し 、 そ の ソ 一 ス 側 上部端 面 を 丸め る 。
( 3 ) こ れ に よ り 、 レ ジ ス ト はチ ャ ネ ル方 向 両端 の ： ΤΠ部が削 ら れ、 ほ ぼ下拡力 り の 台 形 と な る 。
な お 、 本実施 の 形態 で は 、 パ タ ー ン 化 さ れ た レ ジ ス ト は仮 の ゲー ト 電極 よ り 少 し 大 き め と し て い て も 良 い 。
( 第 8 の 実施 の 形態 〉
本実施 の 形態 は、 低濃度不純物 領域 を 有 さ な い オ フ セ ッ 卜 型 薄 ト ラ ン ジ ス タ に 関す る 。
図 1 1 に 、 本実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製 造方 法 を 示す 。 以下 、 本 図 を 参 照 し つ っ こ の 内 容 に つ い て 説 明 す る 。
( 1 ) 〜 （ 3 ) 先 の 第 2 の 実施 の 形態 と 同 様 で あ り 、 こ の た め 図 示 は省略す る 。 ガ ラ ス 基板 上 に 多結 晶化 し た 所定 形状 の ポ リ シ リ コ ン 層 を 形 成 し 、 更 に こ の 、 ポ リ シ リ コ ン 層 を 覆 う よ う ゲー ト 絶縁 膜次 い で A 1 、 M o 、 T a 等 の 金属 層 を 形成す る 。
そ の 後 、 ボ ス ト べ 一 ク に よ る 固 化温度 が異な る 2 種類 の ポ ジ型 フ ォ ト レ ジ ス 卜 を 塗布す る 。 こ の 際 、 高 い 温度 で 固化す る フ ォ ト レ ジ ス ト を 下層 に 、 一方 、 低 い 温度 で 固 化す る フ ォ ト レ ジ ス ト を 上 層 と す る 。 更 に 、 ゲー ト 電極 を 形成す る た め の フ ォ ト マ ス ク を 用 い て 露 光 し 、 フ ォ ト レ ジ ス ト の フ ォ ト リ ソ グ ラ フ ィ ー を 行 う 。
( 4 ) 上下 2 層 の フ ォ ト レ ジ ス ト の現像 を 行 っ た後 、 下 層 の フ ォ ト レ ジ ス 卜 が固 化す る 1 5 0 で で ボ ス ト ベ ー ク を 行 う 。 こ の た め 、 図 4 の （ 4 ) と 同 じ く こ の フ ォ ト レ ジ ス ト 8 3 4 はそ の 形状 を 保持 し た状態 で 固 化す る が 、 上 層 の フ ォ ト レ ジ ス ト 8 4 4 は加熱収縮 し て側面 に テ ー パ ー が生 じ 、 断面形状が ほ ぼ台形 と す る 。
( 5 ) 上 下 2 層 の フ ォ ト レ ジ ス 卜 を マ ス ク と し て 金厲層 4 8 の エ ッ チ ン グ を 行 い 、 仮 の ゲー ト 電極 4 を 形 成後 、 こ の 形成 さ れた 仮 の ゲー 卜 電極 4 を マ ス ク と し て 不純物 を 高 濃 度で注 入す る 。
( 6 ) 例 え ば 〇 2 と オ ゾ ン に よ る ア ツ シ ン グ等 の エ ッ チ ン グ に よ り 上下 の フ ォ ト レ ジ ス 卜 を 等方 的 に ア ツ シ ン グ し て後退 さ せ仮 の ゲー ト 電極 4 の チ ャ ネ ル方 向両端部 の 表 面 を 露 出 さ せ る 。
( 7 ) 上 下 の フ ォ ト レ ジ ス ト よ り 露 出 し た 仮 の ゲー ト 電極 4 の チ ャ ネ ル方 向 両端部 を エ ッ チ ン グ に て 除去す る 。 こ れ に よ つ て 除去 さ れた ゲー ト 電極 4 の 両側 の ポ リ シ リ コ ン 層 2 4 0 はチ ャ ネ ル領域 が多 少露 出 し た構成 と な り 、 ゲー ト 電極 に 対 し て チ ャ ネ ル額域が ォ フ セ ッ ト し た 構成 と な る 。
な お 、 オ フ セ ッ ト 型 で あ る た め 、 図 5 の （ 8 ) に 示す よ う な 第 2 回 目 の 不純物 注入 プ ロ セ ス はな い 。 ( 9 ) 上下 の フ ォ ト レ ジ ス ト を 除去 し た後 、 ゲー ト 電極 4 を 覆 う よ う に 層 間 絶縁膜 （ S i 〇 x 等 ） 7 を 製膜す る 。 以 下 、 先 の 実 施 の 形態 と 同 様 の 手順で オ フ セ ッ 卜 型 の T F T が完成 さ れ る 。
な お 、 本実施 の 形態 は 、 先 の 第 2 の 実施 の 形態 を も と に し た オ フ セ ッ ト 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法 を 示 し た も の で あ る が 、 他の 第 1 、 第 3 、 第 4 及び第 5 の 実施 の 形態 に お い て も 、 第 2 回 目 の不純物 の 注入 を せ ぬ こ と に よ り 、 同様 に適 用 で き る の は 勿論で あ る 。
(第 9 の 実施 の 形態）
本実施 の 形態 は 、 ボ ト ム ゲー ト 型 ト ラ ン ジ ス タ に 関 す る 。
図 1 2 に 本実施 の 形態 の ボ ト ム ゲー ト 型 ト ラ ン ジ ス 夕 の 製造方 法 を 示す 。 以下 、 本 図 に 沿 っ て こ の 製造方法 を 説 明す る 。
( 1 ) 基板 上 に T a 、 M o 、 W あ る い はそ れ ら の 合 金カゝ ら な る ゲー ト 電極 4 、 ゲー ト 絶縁膜 3 、 パ タ ー ン化 し た ポ リ シ リ コ ン 層 を 順 に 形成 し 、 更 に そ の 上部 に T i や A 1 か ら な る 不純物 注入 時 の マ ス ク 形 成 用 金 厲 層 9 5 、 フ ォ ト レ ジ ス ト 磨 8 を 形成す る 。 こ の ¾で 、 基板裏側 よ り 紫外線 を 照射 し 、 ゲー ト 電極 を マ ス ク と し て フ ォ ト レ ジ ス 卜 層 を 露光す る 。
( 2 ) ゲー ト 電極 に 対 応 し て ノ° タ ー ン 化 さ れ た レ ジ ス ト 8 〗 を 形成す る 。
( 3 ) こ の レ ジ ス ト を マ ス ク と し て 金属 層 を ド ラ イ エ ッ チ ン グ 等 し て 、 不純物 注入時 用 の 金 属 マ ス ク 9 6 を 形成す る 。
( 4 ) 基板 の 表 （ 上） 側 よ り 不純物 を 高 濃度 で 注 入す る 。
( 5 ) レ ジ ス ト 上部 を 熱収縮 さ せ 、 チ ャ ネ ル方 向 側 面 に 傾斜 を つ け る 。
( 6 ) ア ツ シ ン グで 、 レ ジ ス ト の チ ャ ネ ル方 向 側 面 を 少 し 後退 さ せ る 。
( 7 ) L D D 領域形成用 金属 マ ス ク 9 7 を 形成す る 。
( 8 ) 不純物 を 低濃 度で注入す る 。
以下 、 保護絶縁膜、 ソ ー ス 電極 、 ド レ イ ン電極、 そ の 他保護絶縁 膜 の 形成等がな さ れ る 。
次 に 、 図 1 3 に 本実施 の 形態 の 変 形例 を 示す。
図 1 2 で は、 図 1 3 の （ a ) に 示す 如 く ゲー ト 電極 チ ャ ネ ル方 向 両端直上部 に L D D 領域 2 4 5 、 2 4 6 が形成 さ れ る 。
本 図 の （ b ) で は 、 ゲー ト 電極 4 の 周 囲 に熱酸化 に よ り 絶縁性 酸 化膜 4 1 1 を 予 め 形成 し て い た 場 合 で あ り 、 ゲー ト 電極 4 の チ ヤ ネ ル方 向 両端外側直 上部 に L D D 領域 2 4 5 、 2 4 6 が形成 さ れ る 。
ま た 、 図 1 2 の （ 1 ) で焦点ず ら し 露光 を 行な い 、 パ タ ー ン 化 さ れた レ ジ ス ト を ゲ一 卜 電極 の チ ャ ネ ル方 向 両側 に 少 し 張 り 出 し て 形 成すれ ば、 図 1 3 の （ c ) の 如 き L D D 領域 2 4 5 、 2 4 6 力 形成 さ れ る 。
同 じ く 、 図 1 2 の （ 3 ) で 、 マ ス ク ffl 金 屈 を 酸化 さ せ 、 図 1 3 の ( 3 — 1 ) に 示す様 に 酸 化部 9 6 1 を ゲー ト 電極 の チ ャ ネ ル方 向 両 側 に 少 し 張 り 出 さ せれ ば、 図 ] 3 の （ c ) の 如 き L D D 領域 2 4 5 、 2 4 6 が形成 さ れ る 。
な お 、 ノ、。 タ ー ン 化 さ れ た ポ リ シ リ コ ン 上 の 保護絶縁膜 7 を 形 成 し て 力ゝ ら 、 マ ス ク 用 金 属 層 、 レ ジ ス ト 層 を 形成 し て も 良 い 。 図 1 3 の ( 1 — 1 ) や （ 3 — 1 ) は 、 こ の 場 合 で あ る 。
(第 1 0 の 実施 の 形態）
本実施 の 形態 は第 2 の 発 明群 に 属 し 、 L D D 型 の 薄膜 ト ラ ン ジ ス 夕 を 製造す る に 際 し て ゲー 卜 電極 を 不純物 注入 時 の マ ス ク に 使 用 す る の は 先 の 第 1 の 発 明群 の 各実施 の 形態 と 共通す る が 、 ゲー ト 電極 の 加 工 に 酸化 を 利 用 す る 点 に 特徴が あ る 。
図 1 4 に 、 本実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造方法 、 そ し て 工 程 の進 渉 に 伴 う L D D 型 の 薄膜 ト ラ ン ジ ス タ の 断 面構造 の 変化 を 示す。 以下本 図 を 参照 し つ っ こ の 手順 を 説 明 す る 。
( 1 ) ガ ラ ス 板 に 、 そ の 内部か ら 半 導体 シ リ コ ン 中 に 汚染物室 が拡散す る の を 防止す る た め に 、 バ ッ フ ァ 一 層 1 1 と し て S i 0 2 膜 を 被着す る 。 こ の よ う に し て 形成 し た 基板 1 ( コ ー ニ ン グ 社製 # 1 7 3 7 ガ ラ ス ） 上表 面 に 、 例 え ば シ ラ ン （ S i H 4 ) を 原料 ガ ス と し て 用 い た 減圧 C V D 法 に よ り 膜厚 3 0 〜 1 5 O n m で 、 ァ モ ル フ ァ ス （非結 晶 ） シ リ コ ン を 形成す る 。 更 に 、 フ ォ ト リ ツ グ ラ フ ィ
— と エ ッ チ ン グ に よ り 素 子 と し て の ト ラ ン ジ ス タ が形成 さ れ る 領域 に の み ア モ ル フ ァ ス シ リ コ ン を 残す。 そ し て 、 X e C l エ キ シ マ レ ー ザ ァ ニ ー ル に よ り 結 晶化 し て ポ リ シ リ コ ン 層 と す る 。 次 い で 、 そ し て 、 T E 〇 S [ T e t r a e t h y l o r t h o s i 1 i c a t e ： ( C 2 H 5 O ) 4 S i 〕 を 原料 ガ ス と し て 用 レ ^ た プ ラ ズマ C V D 法 で ゲー ト 絶縁膜 3 と な る S i O 2 を 1 0 0 n m の 厚 みで 全 面 に 堆 ¾ す る 。 そ の 後 、 例 え ば M o W 合金 （ W濃度 ： 1 5 a t を 用 い て 仮 の ゲー 卜 電極 4 を 4 0 0 n m の厚み で 形成す る 。な お こ こ で は 、 W濃 度 を 1 5 % と し た が 、 こ れ は プ ロ セ ス や 抵抗 値等 の 設 計 要素 に 応 じ て 適宜他 の ％ と し て も 良 い 。 （従 っ て 、 こ こ ま で は 上 下 2 ゃ 溶 融型等 の フ ォ ト レ ジ ス 卜 へ の 各種処 理 等 を 除 い て 基 本 的 に は先 の 各 実施 の 形態 と 同 様 で あ る 。 ）
( 2 ) こ の 仮 の ゲー ト 電極 4 を マ ス ク と し て 水 素 希釈ホ ス フ ィ ン （ P H 3 ) の プ ラ ズマ を 生 成 し 、 質 量分 離 を 行 わ ず 、 加速電圧 は 7 0 k V 、 総 ド ー ズ量 は 2 X 1 0 1 3 c m 2 と 低濃 度 で 、 イ オ ン ド ー ビ ン グす る 。 こ れ に よ り 、 ゲー ト マ ス ク 4 直下部 を 除 き 低濃度で不 純物が注 入 さ れ 、 ひ い て はそ の チ ャ ネ ル方向両側 に 低濃 度 不純物領 域 （ L i g h r l y D o p e d D r a i n ) と な る 部分 の 下 地 が形成 さ れ る 。
( 3 ) 例 え ば、 4 5 0 で の 酸素 中 で M o W合金 の 表 面 に 酸化膜 を 成長 さ せ る 。 こ の 際 、 時 間 、 温度 又 は雰 囲気 （酸 素濃度 ） あ る い はそれ ら の 組 み 合 わ せ に よ っ て こ の 酸化層 の厚み は微 小で あ っ て も 自 由 正確 に 制御 が可能で あ る 。 そ し て 、 本実施 の 形態 で は 0 . 4 w m の 酸化層 4 1 1 を 成長 さ せた 。 ま た 、 残膜 と し て 残 っ た M o W合 金 4 は約 2 0 0 n m で あ っ た 。
( 4 ) 金 属酸化層 4 1 1 と 残 っ た M o W合金 4 を マ ス ク と し て ポ リ シ リ コ ン に 質 量分離 を 行わ ず、 加 速電圧 7 0 k V 、 総 ド ー ズ量 は 1 X 1 0 1 5 c m 2 、 の 高 濃 度 で水 素 希釈 ホ ス フ ィ ン （ P H 3 ) の プ ラ ズマ を 生成 し て ド ー ピ ン グす る 。 こ れ に よ り 、 マ ス ク の チ ヤ ネ ル方 向 両側 の ポ リ シ リ コ ン 層 に ソ ー ス 領域 2 5 及び ド レ イ ン 領域 2 6 が形成 さ れ る 。 なお 、 注入 し た イ オ ン の 活性化で あ る が 、 同 時 に 注入 さ れ た 水 素 に よ る 自 己活性 化 の み に よ っ て も 良 い 力 、 4 0 0 °C 以 上 で の ァ ニ ー ル や エ キ シ マ レ ー ザ ー 照 射 や R T A ( R a i d T h e r m a 1 A n n e a 1 ) に よ る 局所 的 な力 Π熱 を 行 う の 力 よ り 確実で あ る 。
な お 、 酸 化膜 は チ ャ ネ ル方 向 内 側 に も 形成 さ れて い く た め 、 仮 の ゲー ト 電極 両端 部 と ゲ ー ト 電極 両端 部 と の 中 間 部よ り 内側 は オ フ セ ッ ト 領域 と な る 。
( 5 ) 先 の 各 実施 の 形態 と 同 じ く 、 T E O S ( T e t r a e t h y l o r t h o s i 1 i c a t e : ( C , H 5 O ) S i ) を 原料 ガ ス と し て 用 い た プ ラ ズマ C V D 法 で S i 〇 2 を 層 間 絶縁膜 7 と し て 全 面 に 堆積 し 、 次 に コ ン タ ク ト ' ホ ー ル を 形成 し 、 ソ ー ス 電極 及 び ド レ イ ン電極 と し て 例 え ばア ル ミ ニ ウ ム （ A 1 ) を ス パ ッ 夕 法で 堆積 し 、 そ の後 フ ォ ト リ ソ グ ラ フ ィ ー ' エ ッ チ ン グ で パ タ ー ン 化す る 。 ま た 、 必要 に 応 じ て 保護絶縁膜 7 0 を 形成す る 。 こ れ に よ り 、 p o 1 y - S i T F T が完成す る 。
な お 、 本実施 の 形態 で は 、 実 際 に は熱酸 化膜 が 内側 に も 成長す る た め 、 L D D 領域以外 に も （ の 内側 に も ） 不純物 の 注入 さ れて い な ぃ レ わ ゆ る オ フ セ ッ 卜 領域力 存在す る こ と と な る 力 、 こ の オ フ セ ッ ト 領域 は不純物が注入 さ れて い な い の で 、 広 い 意 味で は不純物 量が 少な い と みなせ る 。 こ の た め 、 本実施 の 形態 で は 、 こ の オ フ セ ッ ト 領域 も L D D 領域 の 一部 と し て扱 う 。
図 1 5 に 、 完成 し た T F T の ド レ イ ン 電流 の ゲー ト 電圧依 存性 の 関係 を 各 L D D 長 さ 毎 に 示す。 本 図 に お い て 、 L D D 長 さ 力 0 . 1 m (実線） 、 0 . 2 m (点入 り 実線） 、 0 . 3 m (長点線） 及び 0 . 4 m (点線 ） の い ずれ に お い て も 、 酸 化膜 の厚み に よ つ て O F F 電流が下力 り 、 良 好な T F T 特性 を 示 し て い る こ と がわ か る 。
(第 1 1 の 実施 の 形態）
本実施 の 形態 は 、 先 の 実施 の 形態 に 似 る も 、 一旦 形 成 さ れ た 金 屈 酸化膜 を 除去す る も の で あ る 。
図 1 6 に 、 本実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造方 法 の 要部 を 示す 。 以下 、 本 図 を 参照 し つ っ こ の 手順 を 追 っ て 説 明 す る 。
( 1 ) 力、 ら （ 4 ) ま で の 処理 の 内容 は 図 1 4 に 示す 先 の 第 1 0 の 実施 の 形態 と 同 じ で あ る 。 こ の た め 、 後 の 処 理 の 参考 と な る （ 4 ) を 除 き 、 わ ざわ ざは 図 示 し て い な い 。
( 4 - 2 ) 先 の （ 4 ) の 後 、 フ ッ 酸 を 用 い て 、 ゲー ト 電極 4 周 囲 部 の M o W の酸化物 を 除去す る 。 ( 5 ) そ の後 の 処理 も 先 の 第 7 の 実施 の 形態 と 同 じ で あ る 。 図 1 7 に 、 先 の 実施 の 形態 と 同 じ く 完成 し た T F T の ド レ イ ン電 流 の ゲー ト 電圧依存性 の 関係 を 0 . l // m 、 0 . 2 m 、 0 . 3 u m及び 0 . 4 m と L D D 長 さ 毎 に 示 す。 酸化膜 の 厚み に よ っ て O F F 電流が下が り 、 良 好 な T F T 特性 を 示 し て い る こ と がわ か る 。 な お 、本実施 の 形態 の 変形例 と し て 、先ずゲー ト 電極 を 酸 化 さ せ 、 高 濃度で 不純物 を 注入 し 、 次 に 酸化物 を 除去 し 、 そ の 後低濃度 で不 純物 を 注 入 し て も 良 い 。
(第 1 2 の 実施 の 形態）
本実施 の 形態 は 、 酸化 し た ゲー ト 金 属 を 還元す る の が先 の 2 つ の 実施 の 形態 と 相 違す る 。
図 1 8 に 、 本実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造方 法 を 示す。 以下 、 本 図 を 参照 し つ っ こ の 内 容 を 説 明す る 。
( 1 ) カゝ ら （ 4 ) 先 の 2 つ の 実施 の 形態 と 同 じ 処 理 がな さ れ る 。 こ の た め 、 図 1 4 の （ 4 ) の 状態 を の み示す 。
( 4 一 3 ) 先 の （ 4 ) の 処理 の 後 、 H 2 雰 囲 気 に よ り 、 酸化 金 属 の還元がな さ れ る 。 こ の 結 果 、 先 の 2 つ の 実施 の 形態で は い わ ゆ る オ フ セ ッ ト 領域が形成 さ れ た が 、 本 实施 の 形態 で は M o W酸化物 を 還元す る こ と に よ っ て 、 オ フ セ ッ ト がな く な り 、 狭 い 意 味で の L D D 領域が形成 さ れ る 。
( 5 ) 先 の 2 つ の 実施 の 形態 と 同 じ 処 理 がな さ れ 、 T F T が形 成 さ れ る 。
図 1 9 に 、 完成 し た 本実施 の 形態 の T F T の ド レ イ ン電 流 の ゲー 卜 電圧依存性 の 関 係 を 0 . 1 m 、 0 . 2 m , 0 . 3 m 及 び 0 . 4 i m毎 に 示す 。 酸化膜 の厚 み に よ っ て O F F 電 流 が下力 り 、 良 好 な T F T 特性 を 示 し て い る こ と がわ か る 。 ま た 、 先 の 2 つ の 実施 の 形態で は い わ ゆ る オ フ セ ッ ト 領域が形成 さ れ た が 、 本実施 の 形態 で は M o W酸 化物 を 還元す る こ と に よ っ て 、 オ フ セ ッ ト がな く な る た め 、 先 の 2 つ の 実施 の 形態 の も の よ り も O N 電流 の 低下 が少 な い 。
(第 1 3 の 実施 の 形態）
本実施 の 形態 は、 オ フ セ ッ ト 型 の 薄膜 ト ラ ン ジ ス 夕 に 関す る 。 図 2 0 に 、 本実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造方法 を 示す。 以下、 本 図 を 参照 し つ っ こ の 内 容 を 説 明す る 。
( 1 ) 仮 の ゲー ト 電極 4 を 形成す る 。
( 2 ) 仮 の ゲー ト 電極 の 外周 部 に 酸化膜 4 1 1 を 形成す る 。 ( 4 ) ゲー ト 電極 に 酸化膜 が所定量形成 さ れ た 状態 で 高 濃度 で 不純物 を 注入す る 。
( 4 一 2 ) 次 い で 、 酸化膜 を 除去す る 。
以下 、 他 の実施 の 形態 と 同 様 で あ る 。
(第 1 4 の 実施 の 形態）
本実施 の 形態 は 、 斜め 上方 か ら の 不純物 の 注 入 に 関 す る 。
図 2 1 に 、 本実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造方 法 を 示す 以下 、 本 図 を 参照 し つ っ こ の 内 容 を 説 明 す る 。
( 1 ) 仮 の ゲー ト 電極 4 を 形成す る 。
( 2 ) 仮 の ゲー ト 電極 の 外 周 部 に 酸 化膜 4 1 1 を 形成す る 。 ( 4 一 3 ) ゲー ト 電極 に 酸 化膜 が所定量形成 さ れ た 状態で 、 比 較 的 高電圧か つ 所定 の 濃度 でチ ャ ネ ル方 向斜め 上 か ら 不純物 を 注 入 す る 。
さ て こ の 場 合 、 不純物 は高 エ ネ ル ギ ー な た め 、 停止 す る ま で に ゲ 一 ト 絶縁膜ゃ ゲー ト 電極側 面 の 酸 化金 属部の 下部端部 の 原子 、 分 子 と 多 数 回 衝突 し 、 こ の た め 散乱 さ れ て 酸 化金属 部 の 直 下 の ポ リ シ リ コ ン 層 に 侵入す る 。 勿論 、 斜 め 上 か ら 撃 ち 込 ま れて い る た め の 効果 も あ る 。 そ の 結果 、 L D D 領域が形 成 さ れ る 。 こ の 様子 を 、 （ 4 一 3 ) の 下部 に 示す。
( 4 一 4 ) 次 い で 、 高濃度で不純物 を 注 入す る 。
以下 、 他 の 実施 の 形態 と 同 様 で あ る 。 ま た 、 必 要 に 応 じ て 酸 化膜 の 除去 も な さ れ る 。
(第 1 5 の 実施 の 形態）
本実施 の 形態 も 、先 の 実施 の 形態 と 同 じ く 散乱 を 利 用 す る 。但 し 、 上方 か ら の み不純物 を 注入す る 。
図 2 2 に 、 本実施 の 形態 の 薄膜 ト ラ ン ジ ス タ の 製造 方法 を 示す。 以下 、 本 図 を 参照 し つ っ こ の 内 容 を 説 明 す る 。
( 1 ) 仮 の ゲー ト 電極 4 を 形成す る 。
( 2 ) 仮 の ゲー ト 電極 の外 周 部 に 酸 化膜 4 1 1 を 形成す る 。
( 4 一 5 ) ゲー ト 電極 に 酸 化膜が所定 量形成 さ れ た状態で 、 比 較 的 高電圧か つ 所定 の 濃度で不純物 を 注 入す る 。
さ て こ の 場 合 、 不純物 は高 エ ネ ル ギ ー な た め 、 停止す る ま で に ゲ ー ト 絶縁股 の 原子 、 分子 と 多 数 回衝突 し 、 こ の た め 散 乱 さ れ て 酸 化 金属部 の ιϊ 下 の ボ リ シ リ コ ン 層 に侵入す る 。 そ の 結 果 、 L D Ό 域 が形成 さ れ る 。 こ の 様子 を 、 （ 4 一 5 ) の 下部 に 示す 。
( 4 一 4 ) 次 い で 、 必要 に 応 じ て 高 濃 度 で不純物 を 注 入す る 。 以下 、 他 の 実施 の 形態 と 同 様 で あ る 。 ま た 、 必 要 に 応 じ て 酸化股 の 除去 も な さ れ る 。
(第 1 6 の 実施 の 形態）
本実施 の 形態 は 、 第 2 の 発 明 群 の 各 実施 の 形態 で 製造 さ れ る 稀 の 薄膜 ト ラ ン ジ ス タ を 示 し た も の で あ る 。
図 2 3 に 、 各 実施 の 形態 の 、 ゲー ト 電極 下部 と 様 々 な L D D 領域 と オ フ セ ッ 卜 領域及び こ れ ら と ゲー 卜 電極 の 位 置 関 係 を 示す 。 本 図 に お い て 、 太 い線 は 、 不純物 の 濃度 を 示す。 4 は、 ソ ー ス 側 の ゲー ト 電極端 の位置で あ る 。 2 4 は 、 不純物 の 濃度が 0 の 領域で あ る 。 2 5 は、 ソ ー ス 側 の 高 濃度領域で あ る 。 2 4 5 は、 ソ ー ス 側 の 低濃度領域で あ る 。 2 4 5 ，は ソ ー ス 側 の 熱拡散 あ る い は散乱 に よ り 形成 さ れた 低濃度領域で あ る 。 2 4 0 は 、 ソ ー ス 側 の オ フ セ ッ ト 領域で あ る 。
こ れ ら に よ り 、 薄膜 ト ラ ン ジ ス タ の 特性が変化 し 、 各種 の 製 品 に 適切 に適用 可能 と な る 。
(最終製品 の第 1 の 実施 の 形態）
本実施 の形態 は 、 以上 の 各実施 の 形態 の 薄膜 ト ラ ン ジ ス タ を 、 E L デ ィ ス プ レ イ に使用 し た 場 合 で あ る 。
図 2 4 に 、 E L デ ィ ス プ レ イ の 代表 的 な構成 を 示す。 本 図 に お い て 、 1 1 1 は ガ ラ ス 基板 で あ る 。 1 1 2 が、 薄膜 ト ラ ン ジ ス タ で あ る 。 1 1 3 は、 絶縁層 で あ る 。 1 1 4 は 、 配線電極 で あ る 。 1 1 5 は 、 陰極で あ る 。 1 1 7 は 、 有機 E L 層 で あ る 。 1 1 8 は 、 陽極で あ る 。 1 2 0 は 、 支持柱 で あ る 。 1 2 1 は 、 カ ラ ー フ ィ ル タ ー で あ る 。 1 2 2 は、 蛍光変換 層 で あ る 。 1 2 3 は 、 透 明 板 で あ る 。 但 し 、 こ の 原理等 は周 知技術な の で 、 そ の 説 明 は省略す る 。
(最終製 品 の 第 2 の 実施 の 形態）
本実施 の 形態 は 、 以 上 の 各実施 の 形態 の 薄膜 ト ラ ン ジ ス タ を 、 液 晶デ ィ ス プ レ イ に 使用 し た 場 合 で あ る 。
図 2 5 に 、 E L デ ィ ス プ レ イ の 代表 的 な構成 を 示す。 本 図 に お い て 、 2 1 1 は ガ ラ ス 基板 で あ る 。 2 1 2 が、 薄膜 ト ラ ン ジ ス タ で あ る 。 2 1 7 は、 液晶 層 で あ る 。 2 2 3 は 、 透 明 板 で あ る 。 そ の他 、 カ ラ ー フ ィ ル タ ー 2 2 1 、 ブ ラ ッ ク マ ト リ ク ス 2 2 3 、 わ ざわ ざ は 図 示 し な い が配 向膜、 各種信号線等 を 有 し て い る 。 但 し 、 こ の 原理 等 も 周知技術な の で 、 そ の 説明 は省 略す る 。
以上、 本発 明 を そ の 幾つ か の実施 の 形態 に 基づ い て 説 明 し て き た が、本発 明 は何 も こ れ ら に 限定 さ れな い の は 勿 論で あ る 。すなわ ち 、 例 え ば以下 の よ う に し て も 良 い 。
1 ) 各実施 の 形態 で は、 半導体 の 形成方 法 と し て プ ラ ズマ C V D 法 を 用 い た が、 こ れ は プ ラ ズマ C V D 以外 の 減圧 C V D 法ゃ ス パ ッ 夕 法等で 形成す る よ う に し て い る 。
2 ) 同 じ く 、 半 導体材料 と し て ポ リ シ リ コ ン 層 を 用 い た が、 こ れ も 非 晶質 シ リ コ ン ゃ 単結 晶 シ リ コ ン で も 可能 で あ る し 、 他の 半 導 体材料、 例 え ばゲルマ ニ ウ ム （ G e ) や シ リ コ ン ' ゲル マ ニ ウ ム 合 金 （ S i G e ) や シ リ コ ン · ゲルマ ニ ウ ム · 炭 素等 を 用 い て い る 。
3 ) 同 じ く 、 多結 晶 シ リ コ ン を 得 る た め 、 非 晶質 シ リ コ ン を 堆 積後、 多結 晶化 を X e C 1 エキ シ マ レ ー ザー を 用 い た が、 他 の A r F 、 K r F 等 の エ キ シ マ レ ーザ一や A r レ ーザー 等 を 用 い た り ， 更 に は、 6 0 0 で 程 度 の ァ ニ ー ル に よ る 固 相成長 を 行 っ て い る 。な お 、 固相 成長 を 行 う 場 合 に は 、 基板 と し て 固 相 成長温度 に 耐 え る 基板 を 用 い る の は 勿 論 で あ る 。
4 ) 同 じ く 、 結 晶化 以降 に お い て 、 水素 プ ラ ズマ に 晒 し た り 水 素 ァ ニ ー リレ を 行 う こ と に よ り 、 ポ リ シ リ コ ン 層 の粒界や粒 内 の ト ラ ッ プ準位 を 補償 し て 結 晶性 を あ げ る 工 程 を付加す る よ う に し て い る
5 ) 同 じ く 、 層 間 絶縁膜 と し て T E 0 S を 用 い た プ ラ ズマ C V D 法 に よ る S i O 2 を 用 い た が、 他 の 方法 、 例 え ば A P — C V D ( A t m o s p h e r i c P r e s s u r e C V D ) 去 に よ る S i 0 2 や L T O ( L o w T e m p e r a t u r e O x i d e に E C R — C V D に よ る S i 0 2 等 と し て い る 。 ま た 、 材料 と し て 、 窒化 シ リ コ ン や 酸化 タ ン タ ル 、 酸化 ア ル ミ ニ ウ ム 等 を 用 い た り 、 こ れ ら の 薄膜 の積層 構造 と し て い る 。
6 ) 同 じ く 、 ソ ー ス 電極及 び ド レ イ ン電極 の 材料 と し て A 1 を 用 （^ た が、 ア ル ミ ニ ウ ム （ A 1 ) 、 タ ン タ ル （ T a ) 、 モ リ ブデ ン ( M o ) 、 ク ロ ム （ C r ) 、 チ タ ン （ T i ) 等 の 金 属 ま た はそ れ ら の 合金 と し た り 、 導電性改 良 の た め 不純物 を 多 量 に 含 む ポ リ シ リ コ ン ゃ こ れ と G e と の 合金や I T O 等 の 透 明 導電 層 等 と し て い る 。
7 ) 同 じ く 、 不純物 と し て 、 リ ン で な く 、 ァ ク セ プ夕 と な る ボ ロ ン や砒素等 、 ド ナ ー と し て リ ン 以外 の ア ル ミ ニ ウ ム 等 を選択 的 に 用 レ る こ と に よ り P チ ャ ン ネル及 び N チ ャ ン ネ ル ト ラ ン ジス タ を 選 択 的 に 作成 し て 、 C M O S 回路 を 基板 上 に つ く り 込む よ う に し て い る 。 産 業 上 の 禾 IJ 用 可 能 性 以上 の 説 明 で判 る よ う に 、 本発 明 に よ れ ば、 不純物 の注入 に ゲ一 ト 電極 を 利 用 す る が、 こ の ゲー ト 電極 に 化学的処理 を 施 し て そ の チ ャ ネ ル方 向長 さ を 変化 さ せ、 そ の 変化 の 前 後 に 不純物 を ド ー ピ ン グ す る た め 、 マ ス ク の位 置 あ わせ等 が不必 要 と な る 。 こ の た め ゲー ト 電極 に 自 己整 合 的 に 、 あ る い は必然 的 に 隣接 し て L D D 領域等 が形 成 さ れ る 。
さ て 、 そ の 化学的処理 と し て エ ッ チ ン グ に て ゲー ト 電極 を 形成す る 際 の フ ォ ト レ ジ ス 卜 の 形状 、 形成 に 工夫 を 凝 ら し て い る た め 、 ト ラ ン ジ ス 夕 の サイ ズ力 2 〜 4 m と 微細 と な っ て も 低濃度不純物 領 域 を き わ め て微 小か つ 高精度 に 形成す る こ と がで き る 。
ま た 、 化学的処理 と し て ゲー ト 電極 の M o W合 金 に 酸化膜 を 形成 し 、 マ ス ク と
し て の 寸 法 を 細か く 制御 し て い る 。 こ の た め 、 や は り 低濃度不純物 領域 を き わ め て微 小か つ 高 精度 に 形成す る こ と がで き る 。 ま た 本発 明 で は、 微 小 な低濃度不純物領域 を 形成す る た め に 特別 な 工程 を 必 要 と し な い た め 、 既存 の 設備 で容易 に か つ簡便 に 実施す る こ と がで き る 。

Claims

請 求 の 範 囲
1 . レ ジ ス 卜 を 使用 し て ゲー ト 電極形成 用 金属膜 よ り 仮 の ゲー ト 電極 を 形成す る 仮 の ゲー ト 電極形成 ス テ ッ プ と 、
仮 の ゲ一 ト 電極 の 形成 に使用 し た レ ジ ス 卜 が上部 に 在 る 状態 で仮 の ゲー 卜 電極 を マ ス ク に 半導体 層 に 高 濃度 で不純物 を 注入す る 第 1 回 目 の 不純物注入ス テ ッ プ と 、
エ ッ チ ン グ に よ り レ ジ ス 卜 の チ ャ ネ ル方 向 両端面 を 中 心寄 り に 後 退 さ せて 、 仮 の ゲー ト 電極 の チ ャ ネ ル方 向 両端部 の 表 面 を 露 出 さ せ る 孤立 レ ジ ス ト エ ッ チ ン グ ス テ ッ プ と 、
残 っ た レ ジ ス ト を マ ス ク に 露 出 し た 仮 の ゲー ト 電極 の 両端部 を ェ ツ チ ン グで 除去す る 仮 の ゲー ト 電極 両端 除去 ス テ ッ プ と 、
仮 の ゲー ト 電極 の 両端 を 除去 さ れ て 形成 さ れた ゲー ト 電極 を マ ス ク に 半導体層 に 低濃度で不純物 を 注入す る 第 2 回 目 の 不純物注入 ス テ ツ プ と を 有 し て い る こ と を 特徴 と す る L D D 構造 の 薄膜 ト ラ ン ジ ス 夕 の 製造方法。
2 . ゲー ト 電極形成 用 金 属膜 の パ タ ー ニ ン グ を 行 う た め ゲー ト 電 極 に 対応す る 位置 に 形成 さ れた レ ジ ス ト の ゲ一 ト 電極部チ ャ ネ ル方 向側 面 を 、 下拡カ り の テ ー パ ー を 有す る 形状 に 加 工す る レ ジ ス ト 端 側面加工 ス テ ッ プ と 、
テ ー パ ー 形状 に 加 工 さ れ た レ ジ ス ト を マ ス ク に ゲー ト 電極形成用 金属膜 を エ ッ チ ン グ し て仮 の ゲー ト 電極 を 形成す る 仮 の ゲー 卜 電極 形成 ス テ ッ プ と 、
端面がテー パ ー 形状 の レ ジ ス ト 下部 に 仮 の ゲー ト 電極が形成 さ れ た状態で仮 の ゲー ト 電極 を マ ス ク に 半導体 層 に 高濃 度 に 不純物 を 注 入す る 第 1 回 目 の 不純物注入 ス テ ッ プ と 、
端 面がテー パ ー 形状 の レ ジ ス ト 下部 に エ ッ チ ン グ に よ り 中 心寄 り に 仮 の ゲ一 ト 電極 を 後退 さ せて 、 ゲ一 ト 電極 の チ ヤ ネ ル方 向 両端 部 の 表 面 を 露 出 さ せ る 孤立 レ ジ ス ト エ ッ チ ン グス テ ッ プ と 、
残 っ た レ ジ ス ト を マ ス ク に 露 出 し た ゲー ト 電極 の 両端部 を 除去す る 仮 の ゲー 卜 電極両端 除去 ス テ ッ プ と 、
両端 を 除去 さ れて 形成 さ れた ゲ一 ト 電極 を マ ス ク に 半導体 層 に 低 濃度で不純物 を 注 入す る 第 2 回 目 の 不純物注入 ス テ ッ プ と を 有 し て い る こ と を 特徴 と す る L D D 構造 の薄膜 ト ラ ン ジ ス タ の 製造方法。
3 . 前記 レ ジ ス ト 端側 面加エ ス テ ツ プは、
ゲ一 ト 電極形成 用 金 属膜上でパ タ ー ン 化 さ れた レ ジ ス 卜 の 形状 を 加熱溶融 に よ り 半球状 に す る レ ジ ス ト 球化 ス テ ッ プで あ る こ と を 特 徴 と す る 請求項 2 に 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方 法。
4 . 前記 レ ジ ス ト 端側 面加工 ス テ ッ プは、
ゲー ト 電極形成用 の 金 属膜上 に パ タ ー ン 化 し て 形成 さ れた レ ジ ス ト を 、 レ ジ ス ト 材料 が変 形 し な い こ と カゝ ら 定 ま る ボ ス ト ベ ー ク 温度 よ り 高 い 所定 の 温度 に 晒 し て 上 部 を 収縮 さ せ る 熱収縮 ス テ ッ プで あ る こ と を 特徴 と す る 請 求項 2 に 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス 夕 の製造方 法。
5 . 前記 レ ジ ス ト 端側 面加 エ ス テ ツ プは、
ゲー ト 電極形成 用 金 属膜 上 に 塗布 さ れ た レ ジ ス 卜 の プ リ べ ー ク を そ の 材料 よ り 定 ま る プ リ ベ ー ク 条件温度 よ り 低 い 温 度 で行 う 低温 プ リ ベ一キ ン グ小 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請 求項 2 に 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法。
6 . 前記 レ ジ ス ト 端側 面加 エ ス テ ツ プは 、
前記低温 プ リ ベ ー キ ン グ小 ス テ ッ プ に 加 え て 更 に 、
フ ォ ト ソ グ ラ フ ィ に て ゲー ト 電極形成 用 金 属膜 の パ タ ー ニ ン グ を 行 う 際 に 、 レ ジ ス 卜 に 対 し て 露光焦点 を ず ら し て露光す る 焦 点ず ら し 露光 小 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請求項 5 に 記載 の L D D 構造 の薄膜 ト ラ ン ジ ス タ の 製造方法。
7 . 前記 レ ジ ス ト 端側面加工ス テ ッ プは、
前記低温 プ リ べ一キ ン グ小ス テ ッ プ と 焦点ず ら し 露光小ス テ ッ プ にカ卩 え て更 に 、
フ ォ ッ ト リ ン グ ラ フ ィ に て ゲー ト 電極形成 用 金属膜 の パ タ ー ニ ン グ をす る 際 、 こ れ に 用 レ る フ ォ 卜 マ ス ク と し て ぬ き ノ、 ° タ ー ン の フ 才 ト マ ス ク と し 、 フ ォ ト レ ジ ス ト と し て は ネ ガ 型 の も の を 使用 す る ぬ き パ タ ー ン フ ォ ト マ ス ク 使用 露光 小 ス テ ッ プ を 有 し て い る こ と を 特 徴 と す る 請求項 6 に 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方 法。
8 . 前記 レ ジ ス ト 端側面加工 ス テ ッ プは、
面積比例 型 の 化学反 応 を 利 用 す る レ ジ ス ト 端頂面除去 ス テ ッ プで あ る こ と を 特徴 と す る 請求項 2 に 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス 夕 の 製造方法 。
9 . 前記仮 の ゲー ト 電極形成 ス テ ッ プは、
ゲ一 ト 電極用 金属膜 上 に ボ ス ト ベ ー ク の温度が高 い第 1 の レ ジ ス 卜 を 塗布す る 第 1 回 目 の レ ジ ス ト 塗布 小 ス テ ッ プ と 、
第 1 の レ ジ ス ト 上 に 第 1 の レ ジ ス ト よ り ポ ス ト べ一 ク の 温度が低 い 第 2 の レ ジ ス ト を 積層 塗布す る 第 2 回 目 の レ ジ ス ト 塗布 小 ス テ ツ プ と 、
上記第 1 の レ ジ ス 卜 と 上記第 2 の レ ジ ス ト を 共 に電極形成用 マ ス ク を使 用 し て 露光 し 、 そ の後現像す る 露光現像 小 ス テ ッ プ と 、
上記第 1 の レ ジ ス ト が変 形 し な レゝ こ と カゝ ら 定 ま る ポ ス ト べー ク 温 度 でポ ス ト べー ク を 行 う 高 温 べ一キ ン グ 小 ス テ ッ プ と 、 上記第 1 と 第 2 の レ ジ ス ト を マ ス ク に ゲー ト 電極形成 用 の 金属膜 の パ タ ー ニ ン グ を行 い 仮 の ゲー ト 電極 を 形成す る 仮 の ゲ一 ト 電極パ タ ー ニ ン グ小 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請求項 1 に 記 載 の L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法。
1 0 . 前記仮 の ゲー ト 電極形 成 ス テ ッ プは、
ゲ一 ト 電極形成用 金 属膜上 に 塗布 さ れ た レ ジ ス 卜 の プ リ べ ー ク を そ の 材料 よ り 定 ま る プ リ べ 一 ク 条 件温度 よ り 低 い 温度 で行 う 低温 プ リ ベ一キ ン グ 小 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請求項 1 に 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法。
1 1 . 前記仮 の ゲー ト 電極形成 ス テ ッ プは、
前記低温 プ リ べ一 キ ン グ 小 ス テ ッ プ に 加 え て更 に 、
フ ォ ト ソ グ ラ フ ィ に て ゲー ト 電極形成用 金 属膜 の パ タ ー ニ ン グ を 行 う 際 に 、 レ ジス 卜 に 対 し て 露光焦 点 を ず ら し て 露光す る 焦 点ず ら し 露光小ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請 求項 1 0 に 記載 の L D D 構造 の薄膜 卜 ラ ン ジ ス 夕 の 製造方 法。
1 2 . 前記仮 の ゲー ト 電極形成 ス テ ッ プは 、
前記低温 プ リ べ一キ ン グ小 ス テ ッ プ と 焦点ず ら し 露光小 ス テ ツ プ に 力 [] え て更 に 、
フ ォ ッ ト リ ン グ ラ フ ィ に て ゲー ト 電極形成用 金属 膜 の パ タ ー ニ ン グ を す る 際 、 こ れ に 用 レ る フ ォ ト マ ス ク と し て ぬ き ノ、 夕 一 ン の フ 才 ト マ ス ク と し 、 フ ォ ト レ ジ ス ト と し て は ネ ガ 型 の も の を使用 す る ぬ き パ タ ー ン フ ォ ト マ ス ク 使用 露光 小 ス テ ッ プ を 有 し て い る こ と を 特 徴 と す る 請求項 1 1 に 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造 方法。
1 3 . 前記孤立 レ ジ ス ト エ ッ チ ン グス テ ッ プ に 先立 っ て 、 仮 の ゲー 卜 電極上 に 形成 さ れた レ ジ ス 卜 に 融点 あ る い は軟化点以 上 の常温 に 晒 し て 、 そ の表面 を 半球状 に 溶融変 形 さ せ る 孤立 レ ジ ス ト 半球化 ス テ ッ プを 有 し て い る こ と を 特徴 と す る 請求項 1 に 記載 の L D D 構造 の 薄膜 卜 ラ ン ジ ス 夕 の 製造方法。
1 4 . 前 記孤立 レ ジ ス ト 半球化ス テ ッ プ に 先立 っ て 、
レ ジ ス ト と し て メ ル 卜 フ ロ ー 型 レ ジ ス ト を 選定す る メ ル ト フ 口 一 レ ジ ス ト 選定 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請求項 1 3 に 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法。
1 5 . 前記孤立 レ ジ ス ト エ ッ チ ン グス テ ッ プ に 先立 っ て 、 ゲー ト 電極上 に 形成 さ れた レ ジ ス ト に 該 レ ジ ス ト 材料が変 形 し な い こ と 力、 ら 定 ま る ボ ス 卜 べ一 ク 温度 よ り 高 い所定 の 温度 を 力□ え て 、 そ の 上部表 面 を 収縮 さ せて 、 レ ジ ス 卜 の 端 面 に 下拡が り の 傾斜 を 与 え る レ ジ ス ト 熱収縮 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請求項
1 に 記載 の L D D 構造 の薄膜 ト ラ ン ジス タ の 製造方法。
1 6 . 前 記孤立 レ ジ ス ト エ ッ チ ン グ ス テ ッ プは、
レ ジ ス ト を 、 〇 2 、 オ ゾ ン の 少 く も 1 を 含 む ガ ス で の ア ツ シ ン グ に よ り 少 く も ゲ一 ト 電極チ ャ ネ ル方 向 両側端部 の レ ジ ス ト を 除去す る 両端 ア ツ シ ン グ ス テ ッ プで あ る こ と を 特徴 と す る 請求項 1 〜 請求 項 1 5 の い ずれか に 記載 の L D D 構造 の 薄膜 卜 ラ ン ジ ス 夕 の 製造方 法。
1 7 . レ ジ ス ト を 使用 し て ゲー ト 電極形成用 金 属膜 よ り 仮 の ゲ一 ト 電極 を 形 成す る 仮 の ゲー ト 電極形成 ス テ ッ プ と 、
仮 の ゲー ト 電極 の 形成 に使用 し た レ ジ ス 卜 が上部 に 在 る 状態で仮 の ゲー ト 電極 を マ ス ク に 半導体層 に 高 濃度 で不純物 を 注入す る 不純 物 注入 ス テ ッ プ と 、
前記仮 の ゲー ト 電極形成 ス テ ッ プの 前 又 は前記不純物注入 ス テ ツ プの 前若 し く は後 に 、 上記仮 の ゲー 卜 電極 の 形成 に 使用 す る あ る い は使用 し た レ ジ ス 卜 の チ ャ ネ ル方 向両端面 に 下拡が り の 形状 を 形成 す る レ ジ ス ト 端 面傾斜化 ス テ ッ プ と 、
エ ッ チ ン グ に よ り レ ジ ス 卜 の チ ャ ネル方 向端面 を 中 心寄 り に 後退 さ せて 、 仮 の ゲ一 ト 電極 の チ ャ ネ ル方 向両端部の 表 面 を 露 出 さ せ る レ ジ ス ト エ ッ チ ン グス テ ッ プ と 、
残 っ た レ ジ ス ト を マ ス ク に 露 出 し た仮の ゲ一 ト 電極 の両端部 を ェ ツ チ ン グで 除去す る ゲー ト 電極形成ス テ ッ プ と を 有 し て い る こ と を 特徴 と す る オ フ セ ッ ト 型 の 薄膜 ト ラ ン ジ ス タ の 製造方法。
1 8 . 基板 上 に 順 に ゲー ト 電極 と ゲ一 ト 絶縁膜 と 半 導体層 を 形成 す る ボ ト ム ゲー ト 型 ト ラ ン ジ ス タ 形成用 基本 ス テ ッ プ と 、
半 導体層 上 に 不純物注入マ ス ク 用 金属膜 を 形成す る 金 属膜形成 ス テ ツ プ と 、
金属膜上 に レ ジ ス ト 膜 を 形成す る レ ジ ス ト 膜 形成 ス テ ッ プ と 、 基板 の 裏面側 よ り ゲー ト 電極 を 露光マ ス ク と し て 上 記形成 さ れた レ ジ ス ト 膜 を 露光 し て ノ、 ° タ ー ンィ匕す る レ ジ ス ト 膜パ タ ー ン 化 ス テ ツ プ と 、
パ タ ー ン化 さ れ た レ ジ ス ト 膜 を マ ス ク に 上記不純物注入マ ス ク 用 金属 膜 を パ タ ー ン 化す る 第 1 回 目 の 不純物注入 マ ス ク 形成 ス テ ッ プ と 、
形成 さ れた第 1 回 目 の 不純物注入 マ ス ク を マ ス ク と し て 、 基板表 面側 よ り 高濃度 で 不純物 を 注入す る 第 1 回 目 の 不純物注入ス テ ッ プ と 、
パ タ ー ン化 さ れ た第 1 回 目 の 不純物注入 マ ス ク 上 の パ タ ー ン 化 さ れた レ ジ ス ト を 、 そ の チ ャ ネ ル方 向 両端 の 側面が 中 央部寄 り の 傾斜 を 有す る よ う 処 理す る 孤立 レ ジ ス ト 端面傾斜化 ス テ ッ プ と 、
チ ャ ネ ル方 向 両端 の 側 面が 中 央部寄 り の 傾斜 を 有す る よ う 処理 さ れ た レ ジス 卜 の チ ャ ネ ル方 向両端面 を 中 心寄 り に 後退 さ せ 、 そ の 下 方 の 第 1 回 目 の 不純物 注入マ ス ク の 両端部 の 表 面 を 露 出 さ せ る 孤立 レ ジ ス ト エ ッ チ ン グス テ ッ プ と 、
残 っ た レ ジ ス ト を マ ス ク に 露 出 し た第 1 回 目 の 不純物注入 マ ス ク の 両端露 出 部 を エ ッ チ ン グで除去す る 第 2 回 目 の 不純物注入 マ ス ク 形成 ス テ ッ プ と 、
形成 さ れた第 2 回 目 の 不純物 注入マ ス ク を マ ス ク と し て基板表 面 側 よ り 低濃度で不純物 を 注入す る 第 2 回 目 の 不純物注入 ス テ ッ プ と を 有 し て い る こ と を 特徴 と す る L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製 造方法。
1 9 . 基板 上 に 順 に ゲ一 ト 電極 と ゲー ト 絶縁膜 と 半導体層 と 保護 絶縁膜 と を 形成す る ボ ト ム ゲー ト 型 ト ラ ン ジ ス タ 形成用 基本 ス テ ツ プ と 、
半導体層 上 に 不純物注入マ ス ク 用 金属膜 を 形成す る 金属マ ス ク 形 成ス テ ッ プ と 、
金属 マ ス ク 上 に レ ジ ス ト 膜 を 形成す る レ ジ ス ト 膜形成 ス テ ッ プ と 基板 の 裏 面側 よ り ゲ一 ト 電極 を 露光マ ス ク と し て 上記形成 さ れた レ ジ ス ト 膜 を 露光 し て パ タ ー ン 化す る レ ジ ス ト 膜ノヽ° タ ー ン 化 ス テ ツ プ と 、
ノヽ ° タ ー ン ィ匕 さ れた レ ジ ス ト 膜 を マ ス ク に 上記不純物 注入 マ ス ク 用 金属膜 を パ タ ー ン化す る 第 1 回 目 の 不純物注入 マ ス ク 形成 ス テ ッ プ と 、
形成 さ れ た 第 1 回 目 の 不純物 注入 マ ス ク を マ ス ク と し て 、 基板表 面側 よ り 高 濃度で不純物 を 注入す る 第 1 回 目 の 不純物注入 ス テ ッ プ と 、
パ タ ー ン ィ匕 さ れた 第 1 回 目 の 不純物注入 マ ス ク 上 の パ タ ー ン 化 さ れた レ ジ ス ト を 、 そ の チ ャ ネ ル方 向両端 の側面が 中 央部 よ り の 傾斜 を 有す る よ う 処理す る 孤立 レ ジ ス ト 端面傾斜化 ス テ ッ プ と 、
チ ャ ネ ル方 向両端 の 側面が 中 央部 よ り の 傾斜 を 有す る よ う 処 理 さ れ た レ ジ ス 卜 の チ ャ ネ ル方 向 両端面 を 中 心寄 り に 後退 さ せ 、 そ の 下 方 の第 1 回 目 の 不純物注入マ ス ク の 両端部 の 表 面 を 露 出 さ せ る 孤立 レ ジ ス ト エ ッ チ ン グ ス テ ッ プ と 、
残 っ た レ ジ ス ト を マ ス ク に 露 出 し た 第 1 回 目 の 不純物注入 マ ス ク の 両端露 出部 を エ ッ チ ン グで 除去す る 第 2 回 目 の 不純物注入 マ ス ク 形成 ス テ ッ プ と 、
形成 さ れた 第 2 回 目 の 不純物注入マ ス ク を マ ス ク と し て 基板表 面 側 よ り 低濃度で不純物 を 注入す る 第 2 回 目 の 不純物 注入 ス テ ッ プ と を 有 し て い る こ と を 特徴 と す る L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製 造方法。
2 0 . 薄膜 ト ラ ン ジ ス タ を マ ト リ ク ス 状 に 配置 し た 薄膜 ト ラ ン ジ ス 夕 ア レ イ を 有す る 第 1 の 基板 と 、 こ れ に 対向す る 電極 を 配置 し た 第 2 の 基板 と 、 両基板 間 に エ レ ク ト ロ ル ミ ネ ッ セ ン ス 材料 を 挟持 し た エ レ ク ト ロ ル ミ ネ ッ セ ン ス 表 示装置で あ っ て 、
前記第 1 の 基板 に 請 求項 1 か ら 請求項 1 5 、 請求項 1 7 、 請 求項 1 8 若 し く は請求項 1 9 の い ずれか に 記載 し た 発 明 の 薄膜 ト ラ ン ジ ス タ を 選定 し て マ ト リ ク ス 状 に 配置 し て 形成す る 薄膜 ト ラ ン ジ ス タ 選定 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る エ レ ク ト ロ リレ ミ ネ ッ セ ン ス 表示装置 の 製造方法。
2 1 . 薄膜 ト ラ ン ジ ス タ を マ ト リ ク ス 状 に 配置 し た 薄膜 ト ラ ン ジ ス 夕 ア レ イ を 有す る 第 1 の 基板 と 、 こ れ に 対向す る 電極 を 配置 し た 第 2 の基板 と 、 両基板 間 に 液晶 材 を 挟持 し た液 晶表示装置 の 製造方 法で あ っ て 、 前記第 1 の基板 に請求項 1 か ら 請求項 1 9 の い ずれか に 記載 し た 発明 の薄膜 ト ラ ン ジ ス 夕 を 選定 し て マ 卜 リ ク ス 状 に 配 置 し て 形成す る 薄膜 ト ラ ン ジ ス タ 選定 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 液 晶表示装置。
2 2 . 前記第 2 回 目 の 不純物注入 ス テ ッ プは 、
チ ャ ネル領域 と ソ ー ス 領域間 及 びチ ャ ネル領域 と ド レ イ ン 領域の 間 の 不純物濃度が低 い領域 の 電気抵抗が 2 0 k Ω / 口 〜 1 0 0 k Ω と な る よ う に 不純物 を 注入す る 特定範 囲 抵抗形成 目 的第 1 回 目 の 不純物注入 ス テ ッ プで あ る こ と を 特徴 と す る 請 求項 1 か ら 請求項 1 5 、 請求項 1 7 、 請 求項 1 8 若 し く は請求項 1 9 の い ずれか に 記 載 の薄膜 ト ラ ン ジ ス 夕 の 製造方 法。
2 3 . 上記 L D D 構造 の 薄膜 ト ラ ン ジ ス タ 若 し く は オ フ セ ッ ト 型 の薄型 ト ラ ン ジ ス タ の 半 導体材料 と し て 、
多結 晶 シ リ コ ン を 選定す る 半導体材料選定 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請求項 1 か ら 請求項 1 5 、 請 求項 1 7 、 請求項 1 8 若 し く は請 求項 1 9 の いずれか に 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス 夕 若 し く は オ フ セ ッ ト 型 の 薄型 ト ラ ン ジ ス タ の 製造方法。
2 4 . ト ッ プゲ一 卜 型か つ L D D 構造 の薄膜 ト ラ ン ジ ス タ で あ つ て 、
厚 さ l O O n m以上 2 5 0 n m の ゲー ト 電極 と 、
前記ゲー ト 電極 の チ ャ ネ ル方 向両端部 を 被 覆す る 、 各 々 0 . 0 7
5 〜 0 . 5 m の 長 さ か つ 不純物注入時 の マ ス ク 能 力 を 有す る 厚 さ の 当 該 ゲー ト 電極材料 の 酸化膜等 の 絶縁性反 応 膜 と を 有 し て い る こ と を 特徴 と す る L D D 構造 の 薄膜 ト ラ ン ジ ス タ 。
2 5 . ト ッ プゲー ト 型か つ L D D 構造 の 薄膜 ト ラ ン ジ ス タ で あ つ て 、 厚 さ 1 0 0 n m 以上 2 5 O n m の ゲー ト 電極 と 、
前記ゲー ト 電極 の チ ャ ネ ル方 向 両端部 を 被覆す る 、 各 々 0 . 0 7 5 〜 0 . 5 m の 長 さ か つ 不純物注入時 の マ ス ク 能 力 を 有す る 厚 さ の 当 該ゲー ト 電極材料 の 酸化膜等 の絶縁性反 応膜 と を 有 し 、
前記絶縁性反 応膜直下 の 半導体 層 は 、
ゲ一 卜 電極側 の オ フ セ ッ ト 領域 と 、
反 ゲー ト 電極側 の 低濃度不純物注入領域 と を 有 し て い る こ と を 特 徴 と す る L D D 構造 の 薄膜 ト ラ ン ジ ス タ 。
2 6 . ト ッ プゲー ト 型 か つ L D D 構造 の 薄膜 ト ラ ン ジ ス タ で あ つ て 、
厚 さ 1 0 O n m以上 2 5 O n m の ゲー ト 電極 と 、
前記ゲー ト 電極 の チ ャ ネ ル方向 両端部 を 被覆す る 、 各 々 0 . 0 7 5 〜 0 . 5 m の 長 さ か つ 不純物注入時 の マ ス ク 能 力 を 有す る 厚 さ の 当 該ゲー ト 電極材料 の 酸化膜等 の 絶縁性反 応膜 と を 有 し 、
前記絶縁性反 応膜直下 の 半導体層 は 、
ゲー ト 電極側 の 熱拡散若 し く は散乱 に よ る 低濃度不純物侵入 領域 と 、
反 ゲー ト 電極側 の 低濃度不純物 注 入領域 と を 有 し て い る こ と を 特 徴 と す る L D D 構造 の 薄膜 ト ラ ン ジ ス タ 。
2 7 . 前記 ゲー ト 電極 の 絶縁性 反 応膜 は 、
熱酸化膜 で あ る こ と を 特徴 と す る 請求項 2 4 〜 請求項 2 6 の い ず れか に 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス タ 。
2 8 . ト ッ プゲー ト 型 か つ L D D 構造 の 薄膜 ト ラ ン ジ ス タ で あ つ て 、
厚 さ l O O n m 以上 2 5 0 n m の ゲー ト 電極 を 有 し 、
半 導体 層 は 、 ゲー ト 電極 の 下部チ ャ ネ ル方 向 両端部 に 、 合 計で 0 . 0 7 5 〜 0 . 5 の 長 さ の ゲー ト 電極側 の オ フ セ ッ ト 領域 と 、 反 ゲー ト 電極側 の 低濃度不純物注入領域 と を 有 し て い る こ と を 特徴 と す る L D D 構造 の 薄膜 ト ラ ン ジ ス タ 。
2 9 . ト ッ プゲー ト 型 か つ L D D 構造 の薄膜 ト ラ ン ジ ス タ で あ つ て 、
厚 さ 1 0 0 n m以上 2 5 0 n m の ゲー ト 電極 を 有 し 、
半導体 層 は 、 ゲー ト 電極 の 下部チ ャ ネ ル方 向 両端部 に 、
合計で 0 . 0 7 5 〜 0 . 5 m の長 さ の ゲー ト 電極側 の熱拡散若 し く は散乱 に よ る 低濃度不純物侵入領域 と 、 反 ゲー ト 電極側 の低濃 度不純物注入領域 と を 有 し て い る こ と を 特徴 と す る L D D 構造 の薄 膜 ト ラ ン ジ ス タ 。
3 0 . 前記ゲー ト 電極 は 、
1 5 〜 5 0 原子 ％ の M o と W の 合金 か ら な る 低抵抗安定型 ゲー ト 電極で あ る こ と を 特徴 と す る 請求項 2 4 〜 請求項 2 6 、 請求項 2 8 若 し く は請求項 2 9 の いずれか に 記載 の ト ッ プゲー ト 型 の L D D 構 造 の 薄膜 ト ラ ン ジ ス タ 。
3 1 . 上記 L D D 構造 の 薄膜 ト ラ ン ジス タ は 、
半 導体層 は多結 晶 シ リ コ ン 層 で あ る こ と を 特徴 と す る 請求項 2 4 〜 請求項 2 6 、 請求項 2 8 若 し く は請求項 2 9 の いずれか に 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス タ 。
3 2 . 上記 L D D 構造 の 薄膜 ト ラ ン ジ ス タ は 、
半導体 層 は多結 晶 シ リ コ ン 層 で あ る こ と を 特徴 と す る 請求項 3 0 に 記載 の ト ッ プゲー ト 型 の L D D 構造 の薄膜 ト ラ ン ジ ス タ 。
3 3 . 低濃度 な 不純物領域 の 電気抵抗が 2 0 k Ω ノ ロ 、 1 0 0 k Ω ノ ロ で あ る こ と を 特徴 と す る 請求項 3 2 に 記載 の 薄膜 卜 ラ ン ジ ス 夕 。
3 4 . L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法で あ っ て 、 厚 さ 3 0 0 〜 5 0 0 n m の 金属 膜 か ら な る ゲー ト 電極 を マ ス ク と し て低濃度 の 不純物 を 注入す る 第 1 回 目 の 不純物注入 ス テ ッ プ と 、 ゲー 卜 電極 に 反 応性流体 を 作用 さ せて そ の チ ャ ネ ル方 向 両端両方 向 に 長 さ 0 . 0 7 5 〜 0 . の ゲー ト 電極材料金属 の 酸化膜等 の 反応膜 を 形成す る 反 応膜形成 ス テ ツ プ と 、
前記反応膜形成 ス テ ツ プ に て チ ヤ ネ ル方 向 両端面 に 反 応膜 の 形成 さ れた ゲー ト 電極 を マ ス ク に 高 濃度 の 不純物 を 注入す る 第 2 回 目 の 不純物注入 ス テ ッ プ と を 有 し て い る こ と を 特徴 と す る L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法。
3 5 . 前記反 応膜形成 ス テ ッ プは 、
ゲー ト 電極材料 の 金属 を 熱 中 で酸化 さ せ る こ と に よ り 酸化膜 を 形 成す る 熱酸化利 用 酸化膜形成 ス テ ツ プで あ る こ と を 特徴 と す る 請求 項 3 4 に 記載 の L D D 構造 の 薄膜 卜 ラ ン ジ ス 夕 の製造方法。
3 6 . ゲー ト 電極 の 材料 と し て 、
1 5 〜 5 0 原子 ％ の M o と W の 合金 を 選 定す る ゲー ト 電極材料選 定 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請求項 3 4 若 し く は請求 項 3 5 に 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法。
3 7 . L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法で あ っ て 、 厚 さ 3 0 0 〜 5 0 O n m の 金属膜か ら な る ゲー ト 電極 を マ ス ク と し て低濃度不純物 を 注入す る 第 1 回 目 の 不純物注入 ス テ ッ プ と 、 ゲー ト 電極 に 反応性流体 を 作用 さ せ て そ の チ ャ ネ ル方 向両端両方 向 に 長 さ 0 . 0 7 5 〜 0 . 5 x m の ゲー ト 電極材料金属 の酸化膜等 の 反 応膜 を 形成す る 反応膜形成 ス テ ツ プ と 、
前記反 応膜形成 ス テ ッ プ に て チ ャ ネ ル方 向 両端 面 に 反 応膜 の 形成 さ れ た ゲー ト 電極 を マ ス ク に 高 濃度 の 不純物 を 注入す る 第 2 回 目 の 不純物注入 ス テ ッ プ と 、
前記反応膜形成 ス テ ッ プ に て 形成 さ れた ゲー ト 電極 チ ャ ネ ル方 向 両端面両側 の金属 の 酸化膜等 の 反 応膜 を 除去す る 反 応膜 除去 ス テ ツ プ と を 有 し て い る こ と を 特徴 と す る L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法。
3 8 . L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法 で あ っ て 、 厚 さ 3 0 0 〜 5 0 0 n m の 金属膜か ら な る ゲー ト 電極 に 反 応性流 体 を 作用 さ せてそ の チ ャ ネ ル方 向両端両方向 に 長 さ 0 . 0 7 5 〜 0 . 5 m の ゲ ー 卜 電極材料金属 の 酸化膜等 の 反 応膜 を 形成す る 反 応膜 形成 ス テ ッ プ と 、
前記反応膜形成 ス テ ッ プ に て チ ャ ネ ル方 向 両端 面 に 反 応膜 の 形成 さ れた ゲー ト 電極 を マ ス ク に 高 濃度 の不純物 を 注入す る 第 1 回 目 の 不純物注入ス テ ッ プ と 、
前記反応膜形成 ス テ ッ プに て 形成 さ れた ゲー ト 電極チ ャ ネ ル方 向 両端面両側 の 金属 の 酸化膜等 の 反 応膜 を 除去す る 反 応膜除去 ス テ ツ プ と 、
上記反応膜 を 除去 さ れた ゲー ト 電極 を マ ス ク と し て低濃度不純物 を 注入す る 第 2 回 目 の 不純物 注入 ス テ ッ プ と を 有 し て い る こ と を 特 徴 と す る L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方 法 。
3 9 . 前記反 応膜形成 ス テ ッ プは、
ゲー ト 電極材 料 の 金属 を 熱 中 で酸化 さ せ る こ と に よ り 酸 化膜 を 形 成す る 熱酸化利 用 酸化膜形成 ス テ ッ プで あ る こ と を 特徴 と す る 請求 項 3 7 若 し く は請求項 3 8 に 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法 。
4 0 . ゲー ト 電極 の 材料 と し て 、
1 5 〜 5 0 原子 ％ の M o と W の 合金 を 選定す る ゲー ト 電極材料選 定ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請求項 3 7 若 し く は請求 項 3 8 に 記載 の L D D 構造 の薄膜 ト ラ ン ジ ス タ の 製造方法。
4 1 . L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法で あ っ て 、 厚 さ 3 0 0 〜 5 0 0 n m の 金属膜か ら な る ゲー ト 電極 を マ ス ク と し て低濃度 の 不純物 を 注入す る 第 1 回 目 の 不純物注入ス テ ッ プ と 、 ゲー ト 電極 に 反 応性流体 を 作用 さ せてそ の チ ャ ネ ル方 向両端両方 向 に長 さ 0 . 0 7 5 〜 0 . 5 ^ m の ゲー ト 電極材料金属 の酸化膜等 の 反 応膜 を 形成す る 反 応膜形成 ス テ ツ プ と 、
前記反 応膜形成 ス テ ッ プ に て チ ャ ネ ル方 向両端 面 に 反 応膜 の 形成 さ れた ゲ一 ト 電極 を マ ス ク に 高 濃度 の 不純物 を 注入す る 第 2 回 目 の 不純物注入 ス テ ッ プ と 、
前記反 応膜形成 ス テ ッ プ に て 形成 さ れた ゲー ト 電極チ ャ ネ ル方 向 両端面両方 向 の 金属 の 酸化膜等 の 反 応膜 を 還元等 の 逆な 反応 を さ せ て基 の 金属 と す る 逆反応ス テ ッ プ と を 有 し て い る こ と を 特徴 と す る L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法。
4 2 . 前 記反 応膜形成 ス テ ッ プ は 、
ゲー ト 電極材料 の 金属 を 熱 中 で酸化 さ せ る こ と に よ り 酸化膜 を 形 成す る 熱酸化利 用 酸化膜形成 ス テ ッ プで あ る こ と を 特徴 と す る 請 求 項 4 1 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法。
4 3 . ゲー ト 電極 の 材料 と し て 、
1 5 〜 5 0 原子 ％ の M o と W の 合金 を 選定す る ゲー ト 電極材料選 定 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請求項 4 1 若 し く は請求 項 4 2 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法。
4 4 . 厚 さ 3 0 0 〜 5 0 0 n m の 金 属膜か ら な る ゲー ト 電極材 料 の 一部 を 酸化 さ せて 、 そ の チ ャ ネ ル方 向 端 面両側 に厚 さ 0 . 0 5 〜 0 . 5 m の ゲー ト 電極材 料 の 酸化膜 を 形成す る 酸化膜形成 ス テ ツ プ と 、
酸化膜 の 形成 さ れた ゲー 卜 電極 を マ ス ク と し て チ ャ ネ ル方 向 両側 か ら 同 時若 し く は各側 計 2 回 に 分 けて 高電圧で不純物 を 注入す る 斜 め 方 向 高電圧不純物注入 ス テ ッ プ と を 有 し て い る こ と を 特徴 と す る L D D 構造 の 薄膜 卜 ラ ン ジ ス 夕 の 製造方法。
4 5 . 厚 さ 3 0 0 〜 5 0 O n m の 金属膜か ら な る ゲー ト 電極材料 の 一部 を 酸化 さ せて 、 そ の チ ャ ネ ル方 向端 面両側 に 長 さ 0 . 0 5 〜 0 . 5 I m の ゲ ー 卜 電極材料 の 酸化膜 を 形成す る 酸化膜形成 ス テ ツ プ と 、
酸化膜 の形成 さ れた ゲ一 ト 電極 を マ ス ク と し て 高 電圧で不純物 を 注入す る 高電圧不純物注 入 ス テ ッ プ と 、
不純物注入御 の 半導体 の 熱処理 、 上記ゲー ト 電極端面 に 形成 さ れ た酸化膜 の 除去や還元 の た め の 加熱時 に 前記 高電圧不純物注入 ス テ ッ プ に て 打 ち 込 ま れ、 チ ャ ネ ル方 向 ゲー ト 電極 中 央寄 り に 散乱 し た 不純物 の 一層 の 拡散 を 図 る 拡散 ス テ ッ プ と を 有 し て い る こ と を 特徴 と す る L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法。
4 6 . オ フ セ ッ ト 型 の 薄膜 ト ラ ン ジ ス タ の 製造方法で あ っ て 、 長 さ 3 0 0 〜 5 0 0 n m の 金属膜か ら な る ゲー ト 電極 を 熱酸 化 さ せて 、 そ の チ ャ ネ ル方 向 両側端 に 厚 さ 0 . 0 7 5 〜 0 . 5 w m の ゲ 一 卜 電極最 良 金属 の 酸化膜等 の 反 応膜 を 形成す る 反 応膜形成 ス テ ツ プ と 、
反 応膜 の 形成 さ れた ゲー ト 電極 を マ ス ク と し て 高 濃度 の 不純物 を 注入す る 不純物 注入 ス テ ツ プ と 、
不純物注入後 に 、 ゲー ト 電極チ ャ ネ ル方 向 両側 の 金属酸化膜 を 除 去す る 酸化膜除去 ス テ ッ プ と を 有 し て い る こ と を 特徴 と す る オ フ セ ッ ト 型 の 薄膜 ト ラ ン ジ ス タ の 製造方法。
4 7 . 上記 L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 半導体材料 と し て 、 多結 晶 シ リ コ ン を 選 定す る 半導体材料選定ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請 求項 3 4 、 請求項 3 5 、 請求項 3 7 、 請 求項 3 8 、 請求項 4 1 、 請 求項 4 2 、 請求項 4 4 若 し く は請求項 4 5 に 記 載 の L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 製造方法。
4 8 . 上記 L D D 構造 の薄膜 ト ラ ン ジ ス タ の 半導体材料 と し て 、 多結 晶 シ リ コ ン を 選定す る 半 導体材料選定 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請求項 3 6 に 記載 の L D D 構造 の 薄膜 卜 ラ ン ジ ス 夕 の 製造方法。
4 9 . 上記 L D D 構造 の薄膜 ト ラ ン ジ ス タ の 半 導体材料 と し て 、 多結 晶 シ リ コ ン を 選定す る 半 導体 材料選定 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請 求項 3 9 に 記載 の L D D 構造 の 薄膜 卜 ラ ン ジ ス 夕 の 製造方法。
5 0 . 上記 L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 半 導体材料 と し て 、 多結 晶 シ リ コ ン を 選定す る 半導体材料選定 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請求項 4 0 に 記載 の L D D 構造 の 薄膜 卜 ラ ン ジ ス 夕 の 製造方 法。
5 1 . 上記 L D D 構造 の 薄膜 ト ラ ン ジ ス タ の 半導体材料 と し て 、 多結 晶 シ リ コ ン を 選定す る 半導体材料選定 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請求項 4 3 に 記載 の L D D 構造 の 薄膜 卜 ラ ン ジ ス 夕 の 製造方法。
5 2 . 上記 オ フ セ ッ ト 型 の 薄膜 ト ラ ン ジ ス タ の 半導体材料 と し て 、 多結 晶 シ リ コ ン を 選定す る 半 導体材料選定 ス テ ッ プ を 有 し て い る こ と を 特徴 と す る 請求項 4 6 に 記載 の L D D 構造 の 薄膜 ト ラ ン ジ ス 夕 の 製造方 法。
PCT/JP2000/006261 1999-09-16 2000-09-13 Thin-film transistor and method for producing the same WO2001020685A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020027003216A KR20020032580A (ko) 1999-09-16 2000-09-13 박막트랜지스터 및 그 제조방법
US10/872,101 US7306980B2 (en) 1999-09-16 2004-06-21 Method for fabricating thin film transistor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11/262119 1999-09-16
JP26211999 1999-09-16
JP27868799 1999-09-30
JP11/278687 1999-09-30

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10088264 A-371-Of-International 2002-03-18
US10/872,101 Division US7306980B2 (en) 1999-09-16 2004-06-21 Method for fabricating thin film transistor

Publications (1)

Publication Number Publication Date
WO2001020685A1 true WO2001020685A1 (en) 2001-03-22

Family

ID=26545399

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/006261 WO2001020685A1 (en) 1999-09-16 2000-09-13 Thin-film transistor and method for producing the same

Country Status (5)

Country Link
US (1) US7306980B2 (ja)
KR (1) KR20020032580A (ja)
CN (1) CN1375113A (ja)
TW (1) TW503524B (ja)
WO (1) WO2001020685A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4673513B2 (ja) * 2001-08-01 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100623248B1 (ko) * 2004-02-17 2006-09-18 삼성에스디아이 주식회사 Ｌｄｄ 영역을 포함하는 ｐｍｏｓ 박막트랜지스터 및 이의제조방법
KR101034744B1 (ko) * 2004-06-25 2011-05-17 엘지디스플레이 주식회사 액정표시장치의 박막트랜지스터 구조
KR100731750B1 (ko) * 2005-06-23 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법
JP2007258453A (ja) * 2006-03-23 2007-10-04 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタ、及びその製造方法
KR20080099463A (ko) * 2007-05-09 2008-11-13 주식회사 하이닉스반도체 반도체 소자, 비휘발성 메모리 소자 및 그 제조방법
KR101102506B1 (ko) * 2009-06-12 2012-01-04 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 제조 방법
TWI626731B (zh) 2009-08-07 2018-06-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US20120267724A1 (en) * 2011-04-20 2012-10-25 Globalfoundries Inc. Mos semiconductor device and methods for its fabrication
CN102646593A (zh) * 2011-05-16 2012-08-22 京东方科技集团股份有限公司 一种tft及tft的制造方法
CN102655089B (zh) * 2011-11-18 2015-08-12 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法
TWI474409B (zh) * 2012-02-14 2015-02-21 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器
KR102155051B1 (ko) 2014-04-29 2020-09-11 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법
CN104701254B (zh) * 2015-03-16 2017-10-03 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管阵列基板的制作方法
CN104716092B (zh) * 2015-04-02 2017-11-10 京东方科技集团股份有限公司 阵列基板的制造方法及制造装置
US9660603B2 (en) * 2015-04-09 2017-05-23 Texas Instruments Incorporated Sloped termination in molybdenum layers and method of fabricating
KR102442615B1 (ko) 2015-07-09 2022-09-14 삼성디스플레이 주식회사 박막트랜지스터 기판의 제조방법
CN105097552A (zh) * 2015-08-14 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN105489499B (zh) * 2015-12-21 2018-12-07 武汉华星光电技术有限公司 Ltps薄膜晶体管制造方法
CN105428244A (zh) * 2016-01-14 2016-03-23 信利（惠州）智能显示有限公司 薄膜晶体管及制备方法
CN106048521B (zh) * 2016-06-12 2018-09-18 鄂尔多斯市源盛光电有限责任公司 一种金属掩膜板的制备方法及金属掩膜板
CN107910301B (zh) * 2017-11-23 2020-08-04 合肥鑫晟光电科技有限公司 显示基板的制作方法、显示基板及显示装置
US10090415B1 (en) 2017-11-29 2018-10-02 International Business Machines Corporation Thin film transistors with epitaxial source/drain contact regions
US11205589B2 (en) * 2019-10-06 2021-12-21 Applied Materials, Inc. Methods and apparatuses for forming interconnection structures

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148834A (ja) * 1989-11-06 1991-06-25 Sanyo Electric Co Ltd Ｍｏｓトランジスタの製造方法
JPH0582552A (ja) * 1991-09-24 1993-04-02 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH06112222A (ja) * 1992-09-28 1994-04-22 Seiko Epson Corp 薄膜半導体装置及びその製造方法
US5476802A (en) * 1991-08-26 1995-12-19 Semiconductor Energy Laboratory Co., Ltd. Method for forming an insulated gate field effect transistor
JPH0832080A (ja) * 1994-07-14 1996-02-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH08148691A (ja) * 1994-11-24 1996-06-07 Sony Corp 薄膜トランジスタの製造方法
US5526304A (en) * 1993-12-24 1996-06-11 Sharp Kabushiki Kaisha Semiconductor memory device including thin-film load transistors
JPH09298304A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 液晶表示装置の製造方法および半導体装置の製造方法
JPH11163366A (ja) * 1997-09-25 1999-06-18 Toshiba Corp 薄膜トランジスタの製造方法
JPH11168221A (ja) * 1997-10-02 1999-06-22 Matsushita Electric Ind Co Ltd トランジスタの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP2888462B2 (ja) 1991-08-26 1999-05-10 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
KR100333153B1 (ko) 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP2905680B2 (ja) * 1993-12-20 1999-06-14 シャープ株式会社 薄膜トランジスターの製造方法
KR950026032A (ko) * 1994-02-25 1995-09-18 김광호 다결정실리콘 박막트랜지스터의 제조방법
DE19500380C2 (de) * 1994-05-20 2001-05-17 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
JPH09146266A (ja) 1995-11-22 1997-06-06 Dainippon Printing Co Ltd グラビアエッチング版作成方法及び線画データ作成装置
JPH09148266A (ja) * 1995-11-24 1997-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH10233511A (ja) 1997-02-21 1998-09-02 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1197705A (ja) * 1997-09-23 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体集積回路
JPH11163368A (ja) 1997-09-25 1999-06-18 Toshiba Corp 導電膜付き基板及びその製造方法
US6127211A (en) * 1997-10-02 2000-10-03 Matsushita Electric Industrial Co., Ltd. Method of manufacturing transistor
US6444390B1 (en) * 1998-02-18 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film
US6362027B1 (en) * 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
TW565939B (en) * 2000-04-07 2003-12-11 Koninkl Philips Electronics Nv Electronic device manufacture
TWI224806B (en) * 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW561531B (en) * 2001-08-08 2003-11-11 Ind Tech Res Inst Polysilicon thin film transistor having a self-aligned lightly doped drain (LDD) structure

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148834A (ja) * 1989-11-06 1991-06-25 Sanyo Electric Co Ltd Ｍｏｓトランジスタの製造方法
US5476802A (en) * 1991-08-26 1995-12-19 Semiconductor Energy Laboratory Co., Ltd. Method for forming an insulated gate field effect transistor
JPH0582552A (ja) * 1991-09-24 1993-04-02 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH06112222A (ja) * 1992-09-28 1994-04-22 Seiko Epson Corp 薄膜半導体装置及びその製造方法
US5526304A (en) * 1993-12-24 1996-06-11 Sharp Kabushiki Kaisha Semiconductor memory device including thin-film load transistors
JPH0832080A (ja) * 1994-07-14 1996-02-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH08148691A (ja) * 1994-11-24 1996-06-07 Sony Corp 薄膜トランジスタの製造方法
JPH09298304A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 液晶表示装置の製造方法および半導体装置の製造方法
JPH11163366A (ja) * 1997-09-25 1999-06-18 Toshiba Corp 薄膜トランジスタの製造方法
JPH11168221A (ja) * 1997-10-02 1999-06-22 Matsushita Electric Ind Co Ltd トランジスタの製造方法

Also Published As

Publication number Publication date
TW503524B (en) 2002-09-21
US7306980B2 (en) 2007-12-11
CN1375113A (zh) 2002-10-16
US20040229415A1 (en) 2004-11-18
KR20020032580A (ko) 2002-05-03

Similar Documents

Publication Publication Date Title
WO2001020685A1 (en) Thin-film transistor and method for producing the same
JP3483484B2 (ja) 半導体装置、画像表示装置、半導体装置の製造方法、及び画像表示装置の製造方法
US6599783B2 (en) Method of fabricating a thin film including a protective layer as a mask
US7428026B2 (en) Polycrystalline liquid crystal display device comprising a data line disposed between two separated portions of the gate line
TWI273637B (en) Manufacturing method of semiconductor device
US6562671B2 (en) Semiconductor display device and manufacturing method thereof
KR100402845B1 (ko) 액정표시장치의제조방법
US7227187B2 (en) Semiconductor device and manufacturing method thereof
JP3540262B2 (ja) 薄膜トランジスタの製造方法及びそれを用いた表示装置の製造方法
WO2002050881A1 (fr) Procede de dopage de couche semi-conductrice, procede de fabrication d'un dispositif a semi-conducteur a couche mince, et dispositif a semi-conducteur a couche mince
JPH11111994A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2008147516A (ja) 薄膜トランジスタ及びその製造方法
JP2005202394A (ja) 液晶表示素子及びその製造方法
KR100307459B1 (ko) 박막트랜지스터 제조방법
KR100585873B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
US7166501B2 (en) Method for fabricating polycrystalline silicon liquid crystal display device
JP2000068515A (ja) 薄膜半導体装置の製造方法
JP2004088122A (ja) 薄膜トランジスタ及びその製造方法
US20040266075A1 (en) Method for fabricating a low temperature polysilicon thin film transistor
JPH07106582A (ja) 薄膜トランジスタの製造方法
JP2000036602A (ja) 薄膜トランジスタ及びその製造方法と表示装置
JP2000058472A (ja) 半導体装置の製造方法
JPH08148691A (ja) 薄膜トランジスタの製造方法
KR101186515B1 (ko) 폴리 실리콘 액정표시소자의 구조 및 그 제조방법
JP2001284597A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020027003216

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 008129819

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 10088264

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020027003216

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1020027003216

Country of ref document: KR