WO2001063991A1 - Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche - Google Patents

Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche Download PDF

Info

Publication number
WO2001063991A1
WO2001063991A1 PCT/JP2001/000177 JP0100177W WO0163991A1 WO 2001063991 A1 WO2001063991 A1 WO 2001063991A1 JP 0100177 W JP0100177 W JP 0100177W WO 0163991 A1 WO0163991 A1 WO 0163991A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
printed wiring
wiring board
multilayer printed
substrate
Prior art date
Application number
PCT/JP2001/000177
Other languages
English (en)
French (fr)
Inventor
Hajime Sakamoto
Tadashi Sugiyama
Dongdong Wang
Takashi Kariya
Original Assignee
Ibiden Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co., Ltd. filed Critical Ibiden Co., Ltd.
Priority to US10/181,682 priority Critical patent/US6909054B2/en
Priority to DE60128656T priority patent/DE60128656T2/de
Priority to EP01900747A priority patent/EP1259103B1/en
Priority to KR1020027011073A priority patent/KR100890534B1/ko
Publication of WO2001063991A1 publication Critical patent/WO2001063991A1/ja
Priority to US10/793,515 priority patent/US7435910B2/en
Priority to US11/757,750 priority patent/US7842887B2/en
Priority to US12/034,586 priority patent/US7884286B2/en
Priority to US12/034,572 priority patent/US7888605B2/en
Priority to US12/034,581 priority patent/US7888606B2/en
Priority to US12/103,414 priority patent/US8186045B2/en
Priority to US12/273,939 priority patent/US8079142B2/en
Priority to US12/571,973 priority patent/US8438727B2/en
Priority to US12/572,000 priority patent/US8046914B2/en
Priority to US13/234,721 priority patent/US8453323B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Definitions

  • the present invention relates to a build-up multilayer printed wiring board, and more particularly to a multilayer printed wiring board incorporating electronic components such as an IC chip and a method for manufacturing a multilayer printed wiring board.
  • the IC chip was electrically connected to the printed wiring board by mounting methods such as wire bonding, TAB, and flip chip.
  • an IC chip is die-bonded to a printed wiring board with an adhesive, and the pads of the printed wiring board and the pads of the IC chip are connected by wires such as gold wires, and then the IC chip and the wires are protected.
  • a sealing resin such as a thermosetting resin or a thermoplastic resin has been applied.
  • connection lead components wires, leads, and bumps
  • thermoplastic resin such as epoxy resin to protect the IC chip
  • the resin is filled with air bubbles, the air bubbles will be the starting point, This will lead to destruction of lead components, corrosion of IC pads, and reduced reliability.
  • thermoplastic resin it is necessary to create a resin loading plunger and mold for each part. Even in the case of resin, it is necessary to select a resin in consideration of materials such as lead components and solder resist, and this has led to higher costs in each case.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a multilayer printed wiring board and a multilayer printed wiring that can be directly electrically connected to an IC chip without using a lead component.
  • the purpose is to propose a manufacturing method of the board.
  • an opening and a through hole are provided on a resin insulating substrate, electronic components such as an IC chip are built in in advance, an interlayer insulating layer is laminated, and a die pad on the IC chip is formed. Then, via holes are formed by photoetching or laser to form a conductive circuit as a conductive layer, and then the interlayer insulating layer and the conductive layer are repeated to form a multilayer printed wiring board, thereby providing a sealing resin.
  • a structure was devised in which electrical connection with the IC chip could be established by leadless, without using a chip.
  • the present inventor has provided an opening, a through hole, and a zigzag portion on a resin insulating substrate, preliminarily built-in electronic components such as an IC chip, laminated an interlayer insulating layer, and placed a die pad on the IC chip.
  • electronic components such as an IC chip, laminated an interlayer insulating layer, and placed a die pad on the IC chip.
  • via holes by photoetching or laser to form conductive circuits that are conductive layers
  • the interlayer insulating layer and conductive layer are repeated, and IC chips are also used on the surface layer of the multilayer printed wiring board.
  • a cache memory is embedded in the built-in IC chip, and an IC chip having an arithmetic function is mounted on the surface layer, thereby manufacturing a low-yield cache memory separately from the IC chip.
  • the cache memory can be arranged close to each other.
  • the present inventors have provided an opening, a through-hole, or a zully portion in a resin insulating substrate to accommodate electronic components such as an IC chip in advance, and to provide at least a die pad of the IC chip with a die pad.
  • transition layer having a two-layer structure.
  • An interlayer insulating layer is laminated on the transition layer, and the IC
  • a via hole is formed by photo-etching or laser on the via hole, which is the transition layer of the chip, to form a conductive circuit, which is a conductive layer.
  • the interlayer insulating layer and the conductive layer are repeated to form a multilayer print.
  • electrical connection with the IC chip can be established by re-dressing without using a sealing resin.
  • the transition layer is formed in the IC chip portion, the IC chip portion is flattened, so that the upper interlayer insulating layer is also flattened and the film thickness becomes uniform. Further, the above-described transition layer can maintain the shape stability even when an upper via hole is formed.
  • the reason for providing the transition layer on the pad of the IC chip is as follows. First, when the die pad becomes fine and small, it becomes difficult to form a via. Therefore, a transition layer is provided to facilitate the alignment. If a transition layer is provided, a build-up layer can be formed stably even at a die pad pitch of 150 Aim or less and a pad size of 20 // m or less. If the via of the interlayer insulating layer is formed by photoetching with the die pad on which the transition layer is not formed, if the via diameter is larger than the die pad diameter, the via bottom residue is removed and the surface of the interlayer resin insulating layer is roughened. Dissolves and damages the polyimide layer, which is the protective layer on the die pad surface.
  • vias can be reliably connected to the die pad even if the die pad pitch becomes 150 ⁇ or less and the pad size becomes 20 ⁇ m or less. To improve the connectivity and reliability with the vias. Furthermore, by interposing a larger diameter transition layer on the pad of the IC chip, it can be immersed in an acid or an etching solution during a post-process such as desmearing or plating, or subjected to various annealing processes. There is no danger of dissolving or damaging the die pad and IC protective film.
  • BGAs solder bumps
  • PGAs conductive connection pins
  • this configuration can shorten the wiring length and reduce the loop inductance as compared with the case of connection by the conventional mounting method.
  • transition layer defined in the present invention will be described.
  • the transition layer means an intermediate intermediate layer provided for directly connecting the IC chip, which is a semiconductor element, to the printed wiring board without using the conventional IC chip mounting technology.
  • it is formed of two or more metal layers. Or, make it larger than the die pad of the IC chip, which is a semiconductor device.
  • the electrical connection and alignment are improved, and via holes can be processed by laser or photoetching without damaging the die pad. Therefore, embedding, storing, storing, and connecting the IC chip to the printed wiring board can be ensured.
  • Examples of the resin substrate for incorporating electronic components such as IC chips used in the present invention include epoxy resin, BT resin, phenol resin, and the like, a resin in which a reinforcing material such as glass epoxy resin is impregnated with a core material, or an epoxy resin.
  • a laminate in which a pre-preda impregnated with a resin is laminated is used, but a laminate generally used for a printed wiring board can be used.
  • a double-sided copper-clad laminate, a single-sided plate, a resin plate having no metal film, and a resin film can be used. However, if a temperature of 350 ° C or more is applied, the resin will be dissolved and carbonized. In addition, ceramic cannot be used because of poor formability.
  • a cavity for accommodating an electronic component such as an IC chip is formed on a resin insulating substrate such as a core substrate in advance, and the IC chip is joined with an adhesive or the like to the one in which a through hole, an opening, and an opening are formed.
  • a conductive metal film (first thin film layer) is formed on the entire surface of the core substrate containing the IC chip by vapor deposition, sputtering, etc.
  • the metals are tin, Chromium, titanium, nickel, zinc, cobalt, gold, copper, etc. are good.
  • the thickness is preferably between 0.001 and 2.0 // m. If it is less than 0.001 / 1 / m, it cannot be uniformly laminated on the entire surface. It was difficult to form anything exceeding 2.0 ⁇ , and the effect was not enhanced. In particular, 0.0 1 to 1. ⁇ ⁇ is desirable.
  • chromium a thickness of 0.1 / xm is desirable.
  • the die pad is covered with the first thin film layer, so that the adhesion between the transition layer and the IC chip at the interface between the die pad and the die pad can be improved.
  • the first thin film layer can be connected to the IC chip by a lead-free mounting method. This is because the use of chromium, nickel, and titanium prevents moisture from entering the interface and provides excellent metal adhesion.
  • the thickness of chromium and titanium should be such that cracks do not occur in the sputtered layer and that the metal adheres to the upper layer.
  • a positioning mark is formed on the core substrate with reference to the positioning mark of the IC chip.
  • a second thin film layer is formed on the first thin film layer by sputtering, vapor deposition, or electroless plating. Its metals include nickel, copper, gold, and silver. It is preferable to use copper because the electrical characteristics, economy, and the thick layer to be formed later are mainly copper.
  • the reason for providing the second thin film layer here is that the first thin film layer cannot take a lead for electrolytic plating for forming a thick layer described later.
  • the second thin film layer 36 is used as a thick lead.
  • the thickness is preferably in the range of 0.01 to 5 / im. 0. If it is less than O l xm, it cannot play the role of a lead.If it exceeds 5 ⁇ , the lower first thin film layer will be shaved more during etching, leaving gaps, and moisture will easily enter. This is because the reliability decreases.
  • the types of metals formed include copper, nickel, gold, silver, zinc, and iron.
  • the thickness is preferably in the range of 1 to 20 ⁇ m. If it is thinner than 1 m, the connection reliability with the upper via hole decreases, If the thickness is too large, an undercut occurs at the time of etching, and a gap is generated at the interface between the formed transition layer and the via hole.
  • the first thin film layer may be directly attached on the first thin film layer, or may be stacked in multiple layers.
  • an etching resist is formed based on the positioning marks on the core substrate, exposed and developed to expose the metal other than the transition layer, and etching is performed.
  • the first thin film layer is formed on the die pad of the IC chip.
  • a transition layer including a second thin film layer and a thick layer is formed.
  • the transition layer is thickened on the metal film by electroless or electrolytic plating.
  • the types of plating that are formed include copper, nickel, gold, silver, zinc, and iron. It is preferable to use copper because electrical properties, economy, and a conductor layer that is a build-up formed later is mainly copper.
  • the thickness is preferably in the range of 1 to 20; zm. If the thickness is larger than that, an undercut occurs at the time of etching, and a gap may be generated at the interface between the formed transition layer and the via. After that, an etching resist is formed, exposed and developed to expose the metal other than the transition layer, and then etched to form a transition layer on the pad of the IC chip.
  • the present inventors accommodate the IC chip in the recess formed in the core substrate, and stack the interlayer resin insulating layer and the conductive circuit on the core substrate, thereby forming the IC chip in the package substrate. It was devised to incorporate.
  • a metal film is formed on the entire surface of the core substrate in which the IC chip is housed, thereby covering or protecting the pads of the IC chip, which is an electronic component.
  • a transition is formed on the pad. The formation of the layer establishes an electrical connection between the pad and the via hole in the interlayer resin insulation layer.
  • the metal film is applied to the entire surface, so that the positioning mark formed on the IC chip is hidden, so that the substrate cannot be aligned with a mask or a laser device on which wiring is drawn. As a result, a positional shift between the pad of the IC chip and the via hole may occur, and electrical connection may not be established. As expected.
  • the present invention has been made in order to solve the above-described problems, and an object of the present invention is to propose a method of manufacturing a multilayer printed wiring board that can appropriately connect to an integrated IC chip.
  • the purpose is to do.
  • a method for manufacturing a multilayer printed wiring board comprising: at least the following steps (a) to (c):
  • a positioning mark is formed on a substrate containing the electronic component based on the positioning mark of the electronic component, and processing or forming is performed based on the positioning mark of the substrate. For this reason, via holes can be formed in the interlayer resin insulating layer on the substrate so that the positions are accurately aligned with the electronic components.
  • the processing in this case means all the components formed on the IC chip or the substrate as the electronic component.
  • a transition layer on an IC chip pad for example, recognition characters (alphabet, numbers, etc.), positioning marks, and the like.
  • the formation in this case means everything that is formed on the interlayer resin insulating layer (which does not include a reinforcing material such as glass cloth) provided on the core substrate. For example, via holes, wiring, recognition characters (alphabet, numbers, etc.), positioning marks, etc.
  • a method for producing a multilayer printed wiring board comprising the following steps (a) to (d):
  • a positioning mark is drilled with a laser on a substrate that houses the electronic component, and a metal film is formed on the positioning mark drilled with the laser, and then the positioning mark of the substrate is formed. Processing or forming is performed based on the results. For this reason, a via hole can be formed in the interlayer resin insulation layer on the substrate so that the position is accurately matched with the electronic component.
  • the metal film is formed on the positioning mark formed by the laser, the positioning mark can be easily recognized by the reflection type, and accurate positioning can be performed.
  • a method for producing a multilayer printed wiring board comprising: at least the following steps (a) to (e):
  • a positioning mark is formed on a substrate containing the electronic component based on the positioning mark of the electronic component, a metal film is formed on the positioning mark, and then processing or formation is performed based on the positioning mark on the substrate. For this reason, via holes can be formed in the interlayer insulating layer on the substrate so that the positions are accurately aligned with the electronic components.
  • the metal film is also formed on the positioning mark drilled by the laser, even if an interlayer insulating layer is formed on the positioning mark, if the image recognition is performed by the reflection method, the positioning mark can be easily recognized. Can be positioned accurately.
  • the present inventor has provided an opening and a through hole counterbored portion on a resin insulating substrate.
  • an electronic component such as an IC chip was previously built in, an interlayer insulating layer was laminated, and a via was provided on the pad of the IC chip by photoetching or laser to form a conductive circuit as a conductive layer.
  • a via was provided on the pad of the IC chip by photoetching or laser to form a conductive circuit as a conductive layer.
  • the pads of the IC chip are generally made of aluminum or the like, and are oxidized in the manufacturing process, and an oxide film is formed on the surface. For this reason, it was found that the connection resistance of the pad was increased by the oxide film formed on the surface, and it was not possible to obtain an appropriate electrical connection to the IC chip. Also, it was found that if an oxide film remained on the die pad, the adhesion between the pad and the transition layer was insufficient, and reliability could not be satisfied.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a multi-layer printed wiring board and a multi-layer printed circuit that can appropriately and electrically connect to an IC chip in a leadless manner.
  • the purpose is to propose a method for manufacturing wiring boards.
  • the method for producing a multilayer printed wiring board according to claim 17 is characterized by including at least the following steps (a) to (e): Receiving parts;
  • the IC chip since the IC chip is accommodated in the substrate, it is possible to establish electrical connection with the IC chip in a leadless manner. Furthermore, since the oxide film is removed on the connection surface of the die pad of electronic components such as IC chips, the electrical resistance of the die pad can be reduced and the conductivity can be increased. In addition, by providing a transition layer on the IC chip portion, the IC chip portion is flattened. The interlayer insulating layer is also flattened, and the film thickness becomes uniform. In addition, shape stability can be maintained when forming the upper via hole. It is desirable to remove the film completely.
  • the conductivity of the die pad of the IC chip can be increased by completely removing the oxide film by either reverse sputtering or plasma treatment.
  • an oxide gas on the die pad surface is reverse-sputtered by using an inert gas such as argon as a sputtering gas to completely remove the oxide film.
  • an inert gas such as argon
  • the substrate is placed in a vacuum apparatus, and plasma is released in oxygen, nitrogen, carbon dioxide, or carbon tetrafluoride to remove the oxide film on the die pad surface.
  • a transition layer for connecting to a via hole of a lowermost interlayer insulating layer is formed,
  • a technical feature is that the coating on the surface of the die pad is removed. According to claim 20, since the IC chip is accommodated in the substrate, electrical connection with the IC chip can be established with a leadless. Furthermore, since the oxide film is removed on the connection surface of the die pad of electronic components such as IC chips, the electrical resistance of the die pad can be reduced and the conductivity can be increased. Also, by providing the transition layer in the IC chip portion, the IC chip portion is flattened, so that the upper interlayer insulating layer is also flattened and the film thickness is uniform. In addition, shape stability can be maintained when forming the upper via hole. The film should be completely removed. BRIEF DESCRIPTION OF THE FIGURES
  • FIG. 1 is a manufacturing process diagram of a multilayer printed wiring board according to a first embodiment of the present invention.
  • FIG. 2 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment.
  • FIG. 3 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment.
  • FIG. 4 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment.
  • FIG. 5 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment.
  • FIG. 6 is a sectional view of the multilayer printed wiring board according to the first embodiment.
  • FIG. 7 (A) is an enlarged view of the transition layer in FIG. 3 (A), (B) is a view on arrow B in FIG. 7 (A), (C), (D) and (E) are explanatory diagrams of modified examples of the transition layer.
  • FIG. 8 (A) is a perspective view of the multilayer printed wiring board according to the first embodiment, and (B) is an enlarged view illustrating a part of the multilayer printed wiring board.
  • FIG. 9A is a perspective view of a multilayer printed wiring board according to a first modification of the first embodiment, and FIG. 9B is an enlarged view showing a part of the multilayer printed wiring board.
  • FIG. 10 is a cross-sectional view of a multilayer printed wiring board according to a second modification of the first embodiment.
  • FIG. 11 is a sectional view of a multilayer printed wiring board according to a third modification of the first embodiment.
  • FIG. 12 is a sectional view of a multilayer printed wiring board according to a fourth modification of the first embodiment.
  • FIG. 13 is a manufacturing process diagram of the multilayer printed wiring board according to the second embodiment.
  • FIG. 14 is a manufacturing process diagram of the multilayer printed wiring board according to the second embodiment.
  • FIG. 15 is a manufacturing process diagram of the multilayer printed wiring board according to the second embodiment.
  • FIG. 16 is a manufacturing process diagram of the multilayer printed wiring board according to the second embodiment.
  • FIG. 17 is a manufacturing process diagram of the multilayer printed wiring board according to the second embodiment.
  • FIG. 18 is a cross-sectional view of the multilayer printed wiring board according to the second embodiment.
  • FIG. 19 (A) is a plan view of the core substrate in FIG. 13 (D), and (B) Is a plan view of FIG. 13 (E).
  • FIG. 20 (A) is a plan view of the core substrate before the photomask film is mounted, and (B) is a plan view of the core substrate in the state where the photomask film is mounted.
  • FIG. 21 is a cross-sectional view of a multilayer printed wiring board according to a first modification of the second embodiment.
  • FIG. 22 is a manufacturing process diagram of the multilayer printed wiring board according to the third embodiment.
  • FIG. 23 is a manufacturing process diagram of the multilayer printed wiring board according to the third embodiment.
  • FIG. 24 is a manufacturing process diagram of the multilayer printed wiring board according to the third embodiment.
  • FIG. 25 is a manufacturing process diagram of the multilayer printed wiring board according to the third embodiment.
  • FIG. 26 is a cross-sectional view of the multilayer printed wiring board according to the third embodiment.
  • (A) is an explanatory view showing the die pad portion in FIG. 22 (C) in an enlarged manner
  • (B) is an enlarged view of the die pad portion in FIG. 23 (A).
  • (C) is an explanatory view showing an enlarged die pad portion in FIG. 24 (A).
  • FIG. 28 is a cross-sectional view of a multilayer printed wiring board according to a first modification of the third embodiment.
  • FIG. 29 is an enlarged view of a die pad portion according to a first modification of the third embodiment, wherein (A) is a view showing a state before an oxide film removal treatment, and (B) is a view showing FIG. 3C is a view showing a state after an oxide film removing process, and FIG. 4C is a view showing a state after a transition layer is formed on a die pad.
  • FIG. 30 shows the multilayer printed wiring boards of the third embodiment and the comparative example in four items: 1) cross-sectional state, 2) measured resistance value, 3) cross-sectional state after reliability test, and 4) measured resistance value.
  • 9 is a table showing the results of evaluations performed on the above.
  • the multilayer printed wiring board 10 includes a core substrate 30 for accommodating an IC chip 20, an interlayer resin insulation layer 50, and an interlayer resin insulation layer 150. Via holes 60 and conductor circuits 58 are formed in the interlayer resin insulation layer 50, and via holes 160 and conductor circuits 158 are formed in the interlayer resin insulation layer 150.
  • the IC chip 20 is covered with a passivation film 24, and a die pad 24 constituting an input / output terminal is provided in an opening of the passivation film 24.
  • a transition layer 38 is formed on the aluminum die pad 24.
  • the transition layer 38 has a three-layer structure of a first thin film layer 33, a second thin film layer 36, and a thick film 37.
  • a solder resist layer 70 is provided on interlayer resin insulating layer 150.
  • the conductor circuit 158 below the opening 71 of the solder resist layer 70 is provided with a BGA 76 for connection to an external substrate (not shown) such as a data board or a mother board.
  • an IC chip 20 is built in the core substrate 30 in advance, and a transition layer 38 is provided on the die pad 24 of the IC chip 20. I have. Therefore, the electrical connection between the IC chip and the multilayer printed wiring board (package substrate) can be obtained without using lead components or sealing resin.
  • the transition layer 38 is formed in the IC chip portion, the IC chip portion is flattened, so that the upper interlayer insulating layer 50 is also flattened, and the thickness of the S layer becomes uniform. . Further, the transition layer can maintain the shape stability even when the upper via hole 60 is formed.
  • a copper transition layer 38 on the die pad 24 resin residue on the die pad 24 can be prevented, and it can be immersed in an acid, an oxidizing agent, or an etching solution during a later process. Also, discoloration and dissolution of the die pad 24 do not occur even after various annealing processes. This improves the connectivity and reliability between the die pad of the IC chip and the via hole. Further, by interposing a transition layer 38 having a diameter of 60 tm or more on the die pad 24 having a diameter of about 40 ⁇ , a via hole having a diameter of 60 ⁇ m can be reliably connected.
  • a recess 32 for accommodating an IC chip is formed on one surface of the core substrate 30 by counterbore processing (see FIG. 1 (B)).
  • the concave portion is formed by zigzag processing.
  • a core substrate having an accommodating portion can be formed by bonding an insulating resin substrate having an opening and a resin insulating substrate having no opening.
  • the adhesive material 34 is applied to the concave portion 32 using a printing machine. At this time, potting may be performed in addition to coating. Next, the IC chip 20 is placed on the adhesive material 34 (see FIG. 1 (C)).
  • (A) As the metal, tin, chromium, titanium, nickel, zinc, cobanoleto, gold, and copper are good.
  • the use of nickel, chromium, or titanium can suppress moisture penetration at the force interface, and is suitable for film formation and electrical characteristics.
  • the thickness is preferably between 0.01 and 2.0 / X m, and more preferably between 0.01 and 1.0 m.
  • chromium a thickness of 0.1 lm is desirable.
  • the die pad 24 is covered by the first thin film layer 33, so that the adhesion between the transition layer and the IC chip at the interface with the die pad 24 can be increased.
  • the first thin film layer 33 allows connection with the IC chip by a lead-free mounting method.
  • the use of chromium, titanium, and nickel can prevent moisture from entering the interface and have high metal adhesion.
  • a second thin film layer 36 is formed on the first thin film layer 33 by sputtering, vapor deposition, or electroless plating (FIG. 2 (B)).
  • the metals are nickel, copper, There are gold and silver. It is preferable to use copper because the electrical characteristics, the economics, and the conductor layer, which is a build-up formed later, are mainly copper.
  • the reason for providing the second thin film layer is that the first thin film layer cannot take a lead for electrolytic plating for forming a thick layer described later.
  • the second thin film layer 36 is used as a thick lead. Its thickness should be in the range of 0.01 to 5 ⁇ . In particular, it is preferably between 0.1 and 3 m, which is most suitable for covering and leading the first thin film layer. If it is less than 0.01 ⁇ m, it cannot serve as a lead, and if it exceeds 5 m, the lower first thin film layer will be more shaved off during etching, creating a gap, making it easier for moisture to enter. This is because reliability decreases. Desirable combinations of the first thin film layer and the second thin film layer are chromium-copper, chromium-nickel, titanium-copper, and titanium-nickel. It is superior to other combinations in terms of bonding to metals and electrical conductivity.
  • a resist is applied, exposed and developed, and a plating resist 35 is provided so as to provide an opening above the die pad of the IC chip.
  • Electrolytic plating is performed under the following conditions, and the electrolytic plated film (thickness) is formed. (Film) 37 is provided (Fig. 2 (C)).
  • the electroless second thin film layer 36 and the first thin film layer 33 under the plating resist 35 are removed by etching to form a transition layer 38 on the die pad 24 of the IC chip.
  • the transition layer is formed by a plating resist, but after an electrolytic plating film is uniformly formed on the electroless second thin film layer 36, an etching resist is formed to expose the film. It is also possible to form a transition layer on the die pad of the IC chip by performing light and development to expose the metal other than the transition layer and to perform etching.
  • the thickness of the electrolytic plating film is preferably in the range of 1 to 20 / xn. If the thickness is larger than that, an undercut occurs during etching, and a gap may be generated at the interface between the formed transition layer and the via hole.
  • FIG. 7 (A) is an enlarged view of the transition layer 38 in FIG. 3 (A)
  • FIG. 7 (B) is a view taken in the direction of arrow B in FIG. 7 (A).
  • the transition layer 38 has a three-layer structure of a first thin film layer 33, a second thin film layer 36, and a thick film 37. As shown in Fig. 7 (A), the transition is formed in a circular shape. Instead, the transition is made into an elliptical shape as shown in Fig. 7 (C), and as shown in Fig. 7 (D). It is also possible to form a rectangle and an oval shape as shown in Fig. 7 (E).
  • thermosetting resin sheet having a thickness of 50 mu m by vacuum crimp lamination at a pressure 5KgZcm 2 while raising the temperature to a temperature 50 to 1 50 ° C, the interlayer ⁇ fat insulating layer 50 (See Fig. 3 (B)).
  • the degree of vacuum during vacuum compression is 10 mmHg.
  • a via hole opening 48 having a diameter of 80 m is provided in the interlayer resin insulation layer 50 (see FIG. 3 (C)).
  • Use chromic acid to remove the resin residue in opening 48 By providing the copper transition layer 38 on the die pad 24, resin residue on the die pad 24 can be prevented, thereby improving the connectivity and reliability between the die pad 24 and via holes 60 described later.
  • the via hole opening 48 having a diameter of 60 ⁇ m can be reliably connected.
  • the resin residue is removed using permanganic acid, but it is also possible to perform desmear treatment using oxygen plasma.
  • a roughened surface 50 ⁇ of the interlayer resin insulating layer 50 is provided (see FIG. 3 (D)).
  • the roughened surface 50 ⁇ is preferably formed in the range of 0.05 to 5.
  • 50 gZ 1 of sodium permanganate solution is immersed in a temperature of 60 ° C. for 5 to 25 minutes to provide 1 to 5 ⁇ rough surface.
  • a roughened surface 50 ⁇ can be formed on the surface of the interlayer resin insulating layer 50 by performing plasma processing using SV-4540 manufactured by Japan Vacuum Engineering Co., Ltd. At this time, argon gas is used as the inert gas, and plasma treatment is performed for 2 minutes under the conditions of power 20 OW, gas pressure 0.6 Pa, and temperature 70 ° C.
  • a metal layer 52 is provided on the interlayer resin insulation layer 50 on which the rough surface 50 is formed (see FIG. 4 (A)).
  • the metal layer 52 is formed by electroless plating.
  • a metal layer which is a plating film in the range of 0.1 to 5 / m is obtained by applying a catalyst such as palladium to the surface layer of the interlayer resin insulation layer 50 in advance and immersing it in the electroless plating solution for 5 to 60 minutes. 52 will be provided.
  • a catalyst such as palladium
  • sputtering using Ni and Cu as targets was performed at a pressure of 0.6 Pa, a temperature of 80 ° C, a power of 200 W, and an hour. This is performed under the condition of 5 minutes, so that the Ni / Cu metal layer 52 can be formed on the surface of the interlayer resin insulating layer 50. At this time, the thickness of the formed NiZCu metal layer 52 is 0.2 ⁇ .
  • a metal film can be formed by vapor deposition, electrodeposition, or the like.
  • electroless plating after forming a thin layer by a physical method such as sputtering, vapor deposition, or electrodeposition.
  • a physical method such as sputtering, vapor deposition, or electrodeposition.
  • Paste A commercially available photosensitive dry film, and ⁇ chromium glass mask was exposed at 4 Om jZcm 2, developed with 0.8% carbonate Natoriumu
  • a plating resist 54 having a thickness of 25 m is provided.
  • electrolytic plating is performed under the following conditions to form an electrolytic plating film 56 having a thickness of 18 zm (see FIG. 4 (B)).
  • the additive in the aqueous solution for electroplating is Capparaside HL manufactured by Atotech Japan.
  • the metal layer 52 under the plating resist is dissolved and removed by etching using a mixed solution of nitric acid, sulfuric acid and hydrogen peroxide.
  • a conductor circuit 58 having a thickness of 16 zm and a via hole 60 comprising a metal layer 52 and an electrolytic plating film 56 are formed, and a rough surface 58 is formed by an etching solution containing a cupric complex and an organic acid. 60 strands are formed (see Fig. 4 (C)).
  • a roughened surface can also be formed using electroless plating or oxidation-reduction treatment.
  • Michler's ketone (manufactured by Kanto Chemical Co., Ltd.) is added in an amount of 0.2 part by weight to obtain a solder resist composition (organic resin insulating material) having a viscosity adjusted to 2.0 Pa * s at 25 ° C.
  • the viscosity was measured using a B-type viscometer (manufactured by Tokyo Keiki Co., Ltd., DVL-B type) using rotor No. 4 at 60 rpm and rotor No. 3 at 6 rpm.
  • solder resist composition is applied to the substrate 30 at a thickness of 20 xm, and dried at 70 for 20 minutes and at 70 for 30 minutes.
  • the pattern is brought into close contact with a photomask having a thickness of 5mm, which is drawn on the solder resist layer 70 is exposed by one of 000m jZcm 2 UV and developed with DMTG solution, land diameter 620 111, the opening diameter 460 m openings 71 (See Fig. 5 (B)).
  • a solder paste is printed on the opening 71 of the solder resist layer 70 and reflowed at 200 ° C. to form the BGA 76.
  • a multilayer printed wiring board 10 having a built-in IC chip 20 and a BGA 76 can be obtained (see FIG. 6).
  • a PGA conductive connection pin
  • thermosetting resin sheet is used for the interlayer resin insulating layers 50 and 150.
  • This thermosetting resin sheet contains a sparingly soluble resin, soluble green particles, a curing agent, and other components. Each is described below.
  • the epoxy resin that can be used in the thermosetting resin sheet of the first embodiment is a resin in which particles soluble in an acid or an oxidizing agent (hereinafter referred to as “soluble particles”) are hardly soluble in an acid or an oxidizing agent (hereinafter referred to as a hardly soluble resin). ).
  • the terms “sparingly soluble” and “soluble” used in the first embodiment refer to those having a relatively fast dissolution rate when immersed in a solution containing the same acid or oxidizing agent for the same time. For convenience, it is called “soluble”, and those with a relatively slow dissolution rate are called “poorly soluble” for convenience.
  • soluble particles examples include resin particles soluble in an acid or an oxidizing agent (hereinafter referred to as “soluble resin particles”), inorganic particles soluble in an acid or an oxidizing agent (hereinafter referred to as “soluble inorganic particles”), and an acid or an oxidizing agent.
  • soluble resin particles resin particles soluble in an acid or an oxidizing agent
  • soluble inorganic particles inorganic particles soluble in an acid or an oxidizing agent
  • metal particles soluble in the agent hereinafter referred to as “soluble metal particles”
  • the shape of the soluble particles is not particularly limited, and examples thereof include a spherical shape and a crushed shape. Further, the shape of the soluble particles is desirably a uniform shape. This is because a roughened surface having unevenness with a uniform roughness can be formed.
  • the average particle size of the soluble particles is desirably 0.1 to 10 ⁇ m. As long as the particle diameter is within the above range, two or more kinds of particles having different particle diameters may be contained. That is, it contains soluble particles having an average particle size of 0.1 to 0.5 ⁇ and soluble particles having an average particle size of 1 to 3 ⁇ . As a result, a more complicated roughened surface can be formed, and the adhesion to the conductor circuit is excellent.
  • the particle size of the soluble particles is the length of the longest portion of the soluble particles.
  • the soluble resin particles include those made of a thermosetting resin, a thermoplastic resin, and the like. When the soluble resin particles are immersed in a solution containing an acid or an oxidizing agent, they have a higher dissolution rate than the hardly soluble resin. It is not particularly limited. Specific examples of the soluble resin particles include, for example, those composed of an epoxy resin, a phenol resin, a polyimide resin, a polyphenylene resin, a polyolefin resin, a fluororesin, and the like. Or a mixture of two or more resins.
  • resin particles made of rubber can be used as the soluble resin particles.
  • the above rubber include polybutadiene rubber, various modified polybutadiene rubbers such as epoxy-modified, polyurethane-modified, (meth) atalonitrile-modified, and (meth) acrylonitrile.butadiene rubber containing a carboxyl group. .
  • the soluble resin particles are easily dissolved in an acid or an oxidizing agent. That is, when dissolving the soluble resin particles using an acid, an acid other than a strong acid can be dissolved, and when dissolving the soluble resin particles using an oxidizing agent, permanganese having a relatively weak oxidizing power is used.
  • Examples of the soluble inorganic particles include particles composed of at least one selected from the group consisting of aluminum compounds, calcium compounds, potassium compounds, magnesium compounds, and silicon compounds.
  • Examples of the aluminum compound include alumina, aluminum hydroxide, and the like.
  • Examples of the calcium compound include calcium carbonate and calcium hydroxide.
  • Examples of the force rim compound include carbon dioxide lime.
  • Examples of the magnesium compound include magnesia, dolomite, and basic magnesium carbonate, and examples of the silicon compound include silica and zeolite. These may be used alone or in combination of two or more.
  • soluble metal particles examples include particles made of at least one selected from the group consisting of copper, nickel, iron, zinc, lead, gold, silver, aluminum, magnesium, calcium, and silicon. In addition, these soluble metal particles may be used even if the surface layer is covered with a resin or the like in order to secure insulation. Good.
  • the combination of the two types of soluble particles to be mixed is preferably a combination of resin particles and inorganic particles. Both have low conductivity, so the insulation of the resin film can be ensured, and the thermal expansion can be easily adjusted with the poorly soluble resin, and cracks occur in the interlayer resin insulation layer made of the resin film. This is because no peeling occurs between the interlayer resin insulating layer and the conductor circuit.
  • the hardly soluble resin is not particularly limited as long as it can retain the shape of the rough surface when forming the rough surface using an acid or an oxidizing agent in the interlayer resin insulating layer, for example, examples thereof include thermosetting resins, thermoplastic resins, and composites thereof. Also, photosensitive resins obtained by imparting photosensitivity to these resins may be used. By using a photosensitive resin, an opening for a via hole can be formed in the interlayer resin insulating layer by using exposure and development processes.
  • thermosetting resin those containing a thermosetting resin are desirable. Thereby, the shape of the roughened surface can be maintained even by the plating solution or various heat treatments.
  • the hardly soluble resin examples include, for example, an epoxy resin, a phenol resin, a phenoxy resin, a polyimide resin, a polyphenylene resin, a polyolefin resin, and a fluorine resin. These resins may be used alone or in combination of two or more. Thermosetting resins, thermoplastic resins, and composites thereof may be used.
  • an epoxy resin having two or more epoxy groups in one molecule is more preferable.
  • it is also excellent in heat resistance, etc., so that stress concentration does not occur in the metal layer even under heat cycle conditions, and the metal layer peels off. Because it is difficult.
  • epoxy resin for example, cresono lenovolac epoxy resin, bisphenol A epoxy resin, bisphenol F epoxy resin, phenol monovolak epoxy resin, alkylphenol novolak epoxy resin, biphenol F epoxy resin, Naphthalene-type epoxy resin, dicyclopentene-type epoxy resin, phenols and fragrance having phenolic hydroxyl group Epoxides of condensates with group aldehydes, tridalidyl isocyanurate, alicyclic epoxy resins and the like. These may be used alone or in combination of two or more. Thereby, it becomes excellent in heat resistance and the like.
  • the soluble particles are substantially uniformly dispersed in the hardly-soluble resin. It can form a rough surface with unevenness of uniform roughness.Even if a via hole or through hole is formed in the resin film, the adhesion of the metal layer of the conductor circuit formed on it can be ensured. Because it can be. Alternatively, a resin film containing soluble particles only in the surface layer forming the roughened surface may be used. As a result, the portions other than the surface layer of the resin film are not exposed to the acid or the oxidizing agent, so that the insulation between the conductor circuits via the interlayer resin insulating layer is reliably maintained.
  • the amount of the soluble particles dispersed in the poorly soluble resin is desirably 3 to 40% by weight based on the resin film. If the amount of the soluble particles is less than 3% by weight, it may not be possible to form a roughened surface having desired irregularities. If the amount exceeds 40% by weight, a soluble surface using an acid or an oxidizing agent may be used. When the raw particles are dissolved, they may be dissolved to the deep part of the resin film, and the insulation between the conductor circuits via the interlayer resin insulating layer made of the resin film may not be maintained, which may cause a short circuit.
  • the resin film desirably contains a curing agent, other components, and the like in addition to the soluble particles and the poorly soluble resin.
  • the curing agent examples include an imidazole-based curing agent, an amine-based curing agent, a guanidine-based curing agent, an epoxy product of these curing agents, those obtained by subjecting these curing agents to microcapsenolay, and triphenylenolephosphine.
  • organic phosphine compounds such as tetraphenylinolephosphonium and tetraphenylborate.
  • the content of the curing agent is desirably 0.05 to 10% by weight based on the resin film. If the content is less than 0.05% by weight, the resin film is insufficiently cured, so that the degree of penetration of acid or oxidizing agent into the resin film increases, and the insulation of the resin film may be impaired. Meanwhile, 10 weight. If the ratio exceeds / 0 , an excessive amount of the curing agent component may modify the resin composition, leading to a reduction in reliability. Sometimes.
  • Examples of the other components include a filler such as an inorganic compound or a resin which does not affect the formation of the roughened surface.
  • examples of the inorganic compound include silica, alumina, and dolomite.
  • examples of the resin include polyamide resin, polyacrylic resin, polyamideimide resin, polyphenylene resin, melanin resin, and olefin. And the like.
  • the resin film may contain a solvent.
  • the solvent include ketones such as acetone, methyl ethyl ketone and cyclohexanone, ethinole acetate acetate, butyl acetate, aromatic hydrocarbons such as cellosolve acetate, toluene and xylene. These may be used alone or in combination of two or more. However, these interlayer resin insulation layers are dissolved and carbonized when a temperature of 350 ° C. or more is applied.
  • the resin film After attaching the resin film, the resin film is opened by a laser to open a via hole in the interlayer resin insulating layer. Then, it is immersed in an acid or an oxidizing agent to form a roughened layer on the interlayer resin insulating layer.
  • an acid a strong acid such as sulfuric acid, phosphoric acid, hydrochloric acid, or formic acid can be used.
  • the oxidizing agent chromic acid, chromic sulfuric acid, permanganate hydrochloride, or the like can be used.
  • the roughened layer is formed on the surface of the interlayer resin insulating layer by dissolving or dropping the soluble particles.
  • electroless plating is performed.
  • a resist is applied on the electroless plating film to form a non-formed portion of the plating resist through exposure and development.
  • the non-formed portion was subjected to electrolytic plating, the resist was stripped, and the electroless plated film on the interlayer resin insulating layer was removed by etching to form via holes and conductive circuits.
  • FIG. 8 (A) is a perspective view of the multilayer printed wiring board 10 according to the first embodiment
  • FIG. 8 (B) is an enlarged view of a part of the multilayer printed wiring board 10.
  • solder bumps (boulder array) 76 are arranged on the entire surface of the substrate in a staggered lattice pattern.
  • the BGA 76 is also formed on the IC chip 20 so that the IC chip The wiring length from 20 can be shortened.
  • FIG. 9 (A) is a perspective view of a multilayer printed wiring board 10 according to a first modification of the first embodiment
  • FIG. 9 (B) shows a part of the multilayer printed wiring board 10.
  • FIG. 8 On the surface of the multilayer printed wiring board 10 of the modified example, solder bumps (ball grid arrays) 76 are arranged at four corners except on the IC chip 20 in a staggered pattern.
  • solder bumps (ball grid arrays) 76 are arranged at four corners except on the IC chip 20 in a staggered pattern.
  • the BGA 76 is less susceptible to thermal and electromagnetic effects from the IC chip by avoiding the area above the IC chip 20.
  • the second modification is almost the same as the first embodiment, but is configured in a PGA system in which connection is established via conductive connection pins 96 as shown in FIG.
  • the IC chip is accommodated in the concave portion 32 provided with the counterbore in the core substrate 30.
  • the IC chip 20 is accommodated in the through hole 32 formed in the core substrate 30.
  • the heat sink can be directly attached to the back surface of the IC chip 20, there is an advantage that the IC chip 20 can be cooled efficiently.
  • the IC chip is accommodated in the multilayer printed wiring board.
  • the IC chip 20 is housed in the multilayer printed wiring board, and the IC chip 120 is mounted on the surface.
  • a cache memory that generates a relatively small amount of heat is used, and as the IC chip 120 on the surface, a CPU for calculation is arranged.
  • the die pad 24 of the IC chip 20 and the die pad 124 of the IC chip 120 are composed of a transition layer 38—via hole 60—conductor circuit 58—via hole 160—conductor circuit 158—BGA Connected via 7 6 U.
  • the die pad 1 24 of the IC chip 120 and the pad 92 of the data board 90 are BGA 76 U—conductor circuit 1 58 1 via hole 160 0—conductor circuit 58 8 via Honore 6 0—Through hole 1 3 6—Via hole 6 0—Conductor circuit 5 8 1 Via hole 1 6 0—Conductor circuit 1 5 8—Connected via BGA 76 U.
  • the IC chip 120 and the cache memory 20 close while manufacturing the cache memory 20 with a low yield separately from the IC chip 120 for the CPU.
  • high-speed operation of the IC chip becomes possible.
  • this fourth modified example by mounting an IC chip and mounting it on the surface, electronic components such as IC chips having different functions can be mounted, and a more sophisticated multilayer printed wiring board can be mounted. Obtainable.
  • connection between the IC chip and the printed wiring board can be established without the intervention of a lead component. Therefore, resin sealing is not required. In addition, since there is no problem caused by the lead components or the sealing resin, the connectivity and reliability are improved. In addition, since the die pad of the IC chip is directly connected to the conductive layer of the printed wiring board, the electrical characteristics can be improved.
  • the wiring length from the IC chip to the substrate to the external substrate can be shortened, and there is an effect that the loop inductance can be reduced.
  • FIG. 18 showing a cross section of the multilayer printed wiring board 210.
  • the multilayer printed wiring board 210 is composed of a core board 230 containing an IC chip 220, an interlayer resin insulation layer 250, and an interlayer resin insulation layer 350. Become. Via holes 260 and conductor circuits 258 are formed in interlayer resin insulation layer 250, and via holes 360 and conductor circuits 358 are formed in interlayer resin insulation layer 350. .
  • the IC chip 222 is covered with a passivation film 222, A die pad 224 constituting an input / output terminal and a positioning mark 223 are provided in the opening of the partition film 224. On the pad 224, a transition layer 238 mainly made of copper is formed.
  • solder resist layer 270 On the interlayer resin insulation layer 350, a solder resist layer 270 is provided. BGA 276 for connection to an external substrate (not shown) such as a daughter board or a mother board is provided in the conductor circuit 358 below the opening 2 71 of the solder resist layer 270.
  • an IC chip 220 is built in the core board 230 in advance, and a transition layer is formed in the pad 222 of the IC chip 220. 3 8 are arranged. Therefore, the electrical connection between the IC chip and the multilayer printed wiring board (package substrate) can be achieved without using lead components or a sealing resin.
  • a positioning mark 2 31 is formed on the core substrate 230 with reference to the positioning mark 2 23 of the IC chip 220, and a via hole 260 is aligned with the positioning mark 2 31.
  • the via hole 260 is accurately positioned on the pad 222 of the IC chip 220, and the pad 222 and the via hole 260 can be reliably connected.
  • an insulating resin substrate (co-substrate) 230 in which a prepreg obtained by impregnating a resin such as epoxy with a core material such as glass cloth is used as a starting material (see FIG. 13 (A)).
  • a concave portion 232 for accommodating an IC chip is formed on one surface of the core substrate 230 by zigzag processing (see FIG. 13B).
  • FIG. 19 (A) is a plan view of the IC chip 220 and the core substrate 230 shown in FIG. 13 (D).
  • the IC chip 220 accommodated in the concave portion 232 of the core substrate 230 cannot be accurately positioned with respect to the core substrate due to the processing accuracy of the concave portion and the interposition of the adhesive material 234.
  • FIG. 13 (E) A plan view of the IC chip 220 and the core substrate 230 shown in FIG. 13 (E) is shown in FIG. 19 (B).
  • a conductive metal film 233 on the entire surface (FIG. 14 (A) ).
  • the metal at least one kind of metal such as tin, chromium, titanium, nickel, zinc, konole, gold, and copper is formed. In some cases, different metals may be formed in two or more layers.
  • the thickness is preferably between 0.001 and 2.0 ⁇ m. In particular, it is preferably 0.01 to 1.0 ⁇ m.
  • a plating film 236 may be formed on the metal film 233 by electroless plating, electrolytic plating, or a combination thereof (FIG. 14 (B)).
  • the types of plating that can be formed include copper, nickel, gold, silver, zinc, and iron. It is preferable to use copper because the conductor layer, which is a build-up layer formed later, is mainly made of copper.
  • the thickness should be in the range of 0.01 to 5. If it is less than 0.01 / xm, a plating film cannot be formed on the entire surface. A desirable range is from 0.1 to 3. O / zm. It can also be formed by sputtering or vapor deposition.
  • a resist 235 ⁇ is applied, and a mask 239 on which a pattern 239a and a positioning mark 239b corresponding to the node 224 are drawn is placed (FIG. 14 (C)).
  • the positioning of this mask 235 Light is irradiated from above so that the positioning mark through hole 231a of the core substrate 230 enters the mark 239b, and the reflected light from the positioning mark 231 is imaged by the camera 289.
  • the copper plating film 236 is also formed on the positioning mark 231, the reflected light easily passes through the resist 235 ⁇ , and the alignment between the substrate and the mask can be easily performed.
  • Exposure and development are performed to form a plating resist 235 so as to provide an opening above the pad 224 of the IC chip, and electrolytic plating is performed to form an electrolytic plating film 237 (FIG. 14 (D)).
  • electrolytic plating is performed to form an electrolytic plating film 237 (FIG. 14 (D)).
  • the electroless plating film 236 and the metal film 233 under the resist resist 235 are removed to form a transition layer 238 on the IC chip pad 224 and a recess 231a.
  • the positioning mark 231 is formed (FIG. 14 (E)).
  • a roughened surface 238 is formed by spraying an etching solution onto the substrate by spraying and etching the surface of the transition layer 238 (FIG. 15).
  • a roughened surface can also be formed using electroless plating or redox treatment.
  • thermosetting resin sheet as that of the first embodiment is vacuum-press-laminated on the substrate having undergone the above steps, and an interlayer resin insulating layer 250 is provided (see FIG. 15 (B)).
  • the alignment is performed by transmitting an image of the positioning mark 231 by the camera 280 through the interlayer resin insulation layer 250 and using a CO 2 gas laser having a wavelength of 10.4 / xm to obtain a beam diameter of 5 mm.
  • a pulse width of 5.0 ⁇ s a mask hole diameter of 0.5 mm, and one shot, an opening 248 for a via hole with a diameter of 80 ⁇ m is provided in the interlayer resin insulation layer 250 (Fig. 15 (C ))).
  • FIG. 20 (A) is a plan view of the core substrate 230 before the photomask film 253 is mounted, and FIG. Fig. 20 (B) shows a state where the Ilum 253 is placed.
  • the position of the mask 253 is determined by irradiating light from above so that the positioning mark 231 of the core substrate 230 enters the positioning mark 253 b drawn in a ring shape. This is performed while imaging the reflected light.
  • the plating film 237 is formed on the positioning mark 231, the reflected light easily passes through the interlayer resin insulating layer 250 and the film 254 ⁇ , and positioning can be performed accurately.
  • the copper plating film 237 constituting the positioning mark 231 was roughened as described above, this roughening process may not be performed, or the roughening process may be performed in order to increase the surface reflectance. After the surface treatment, the surface can be smoothed with a chemical, a laser, or the like.
  • electrolytic plating is performed under the same conditions as in the first embodiment to form an electrolytic plating film 256 having a thickness of 15 ⁇ m (see FIG. 16 (D)).
  • the metal layer 252 under the plating resist is dissolved and removed by etching, and a 16 ⁇ thick metal layer 252 and an electrolytic plating film 256 are formed.
  • the conductor circuit 258 and the via hole 260 are formed, and the roughened surfaces 258 ⁇ and 260 ⁇ are formed by the etching solution (see FIG. 17 ( ⁇ )).
  • solder resist composition as in the first embodiment is applied to the substrate 230 at a thickness of 20 ⁇ , and after drying, a photomask is brought into close contact with the solder resist layer 270 and exposed. Then, it is developed with a DMTG solution to form an opening 271 having a diameter of 200 ⁇ (see FIG. 17 (C)).
  • the substrate on which the solder resist layer (organic resin insulating layer) 270 is formed is immersed in an electroless nickel plating solution to form a nickel plating layer 272 having a thickness of 5 ⁇ in the opening 271. Furthermore, the substrate is immersed in an electroless plating solution, By forming a plating layer 274 having a thickness of 0.03 / xm on the nickel plating layer 272, a solder pad 275 is formed on the conductor circuit 358 (Fig. 17 ( D)). (20) Thereafter, a solder paste is printed on the opening 271 of the solder resist layer 270 and reflowed at 200 ° C. to form a BGA 276. This makes it possible to obtain a multilayer printed wiring board 210 having a BGA 276 with a built-in IC chip 220 (see FIG. 18). In exchange for 80 eight? ⁇
  • the IC chip is accommodated in the multilayer printed wiring board.
  • the IC chip 220 is accommodated in the multilayer printed wiring board, and the IC chip 320 is mounted on the surface.
  • a cache memory that generates a relatively small amount of heat is used as the built-in IC chip 220, and a CPU for calculation is mounted as the IC chip 320 on the front surface.
  • the through holes 3 3 5 constituting the through holes 3 36 of the core substrate 230 are formed with reference to the positioning marks 2 31 of the core substrate. .
  • FIG. 26 shows a cross section of the multilayer printed wiring board 410.
  • the multilayer printed wiring board 410 includes a core board 430 containing an IC chip 420, an interlayer resin insulation layer 450, and an interlayer resin insulation layer 550. Become. Via holes 460 and conductor circuits 458 are formed in interlayer resin insulation layer 450, and via holes 560 and conductor circuits 558 are formed in interlayer resin insulation layer 550. .
  • the IC chip 420 is covered with an IC protection film (passivation + polyimide) 422, and an aluminum die pad 42 constituting an input / output terminal is formed in an opening of the IC protection film 422. 4 are arranged. On the surface of the die pad 4 2 4 An oxide film 4 2 6 is formed. A transition layer 438 is formed on the die pad 424, and the oxide film 426 on the contact surface between the die pad 424 and the transition layer 438 is removed.
  • IC protection film passivation + polyimide
  • solder resist layer 470 On the interlayer resin insulating layer 550, a solder resist layer 470 is provided.
  • the conductive circuit 558 below the opening 471 of the solder resist layer 470 has solder bumps 476 for connecting to an external board such as a daughter board or motherboard (not shown), or conductive not shown. Connection pins are provided.
  • the IC chip 420 is built in the core substrate 43 in advance, and the transition layer 438 is provided on the die pad 424 of the IC chip 420. Have been established. For this reason, alignment at the time of forming a via hole is easy, and a build-up layer can be formed stably with a die pad pitch of 150 ⁇ or less and a pad size of 20 ⁇ or less. If a via hole of the interlayer insulating layer is formed by photoetching with the die pad having no transition layer formed thereon, if the via hole diameter is larger than the die pad diameter, the residue at the bottom of the via hole is removed and the interlayer resin is removed.
  • the polyimide layer which is the protective layer on the die pad surface, is melted and damaged during the desmearing process performed as the surface roughening process of the insulating layer.
  • the via hole diameter is larger than the die pad diameter
  • the die pad, the passivation, and the polyimide layer (IC protective film) are destroyed by the laser.
  • the pad of the IC chip is very small and the diameter of the via hole becomes larger than the size of the die pad, it is very difficult to align the photo etching method and the laser method, and connection failure between the die pad and the via hole frequently occurs.
  • the transition layer 438 on the die pad 424 the die pad pitch is less than 150 / m.
  • the via hole 460 can be securely connected on the die pad 424.
  • the connection and reliability between the pad 4 2 4 and the via hole 4 6 0 are improved.
  • the die pad and the die pad can be immersed in an acid or an etching solution during a post-process such as desmearing or a plating process, or even after various annealing processes. There is no danger of dissolving or damaging the IC protective film (passivation, polyimide layer).
  • the oxide film 4 2 formed on the surface of the aluminum die pad 4 2 4 6 Force The contact surface between the die pad 4 2 4 and the transition layer 4 3 8 has been removed by the oxide film removal treatment described later, so the electrical resistance of the die pad 4 2 4 can be reduced and the conductivity can be increased. Becomes
  • a concave portion 432 for accommodating an IC chip is formed on one surface of the core substrate 4300 by zigzag processing (see FIG. 22 (B)).
  • FIG. 27 (A) shows an enlarged explanatory view of the die pad 424 portion of the IC chip 420.
  • the core substrate 430 can be made smooth.
  • the core substrate 430 accommodating the IC chip 420 is placed in a sputtering apparatus in a vacuum state, and argon gas, which is an inert gas, is used as a sputtering gas. Reverse sputtering is performed using the exposed oxide film 426 as a target to remove the exposed oxide film 426 (see FIG. 23 (A)).
  • FIG. 27 (B) shows an enlarged explanatory view of the die pad 424 portion of the IC chip 420. As a result, the electric resistance of the die pad 424 can be reduced, the conductivity can be increased, and the adhesion to the transition layer can be improved.
  • reverse sputtering is used as the oxide film removal processing, but plasma processing can be used instead of reverse sputtering.
  • plasma processing place the substrate in a vacuum-equipped apparatus and use oxygen, nitrogen, or carbon dioxide.
  • a plasma is released in carbon tetrafluoride to remove the oxide film on the die pad surface.
  • the surface of the die pad can be treated with acid to remove the oxide film. It is preferable to use phosphoric acid for the oxide film removal treatment.
  • the oxide film is removed.
  • D Metal film 433 is made of a metal such as tin, chromium, titanium, nickel, zinc, konole, gold, or copper. It is better to form more than one layer.
  • the thickness is preferably in the range of 0.000 :! to 2.0 / im. In particular, 0.01 to 1.0 im is preferable.
  • the thickness of chromium should be such that cracks do not occur in the sputtered layer and that the adhesion to the copper sputtered layer is sufficient.
  • the oxide film is again formed on the pad surface. Without this, the conductivity between the die pad 424 of the IC chip and the transition layer 438 can be increased.
  • a plating film 4336 may be formed on the metal film 433 by electroless plating, electrolytic plating, or a composite plating thereof (see FIG. 23 (C)).
  • the types of plating formed include copper, nickel, gold, silver, zinc, and iron. Electrical properties, economics, and the fact that the conductive layer, which is a build-up that will be formed later, is mainly made of copper.
  • the thickness is preferably in the range of 0.01 to 5 ⁇ m. In particular, 0.1 to 3 ⁇ is desirable. It can also be formed by sputtering or vapor deposition. Desirable combinations of the first thin film layer and the second thin film layer are chromium-copper, chromium-nickel, titanium-copper, and titanium-nickel. It is superior to other combinations in terms of bonding with metals and electrical conductivity.
  • FIG. 27 (C) is an enlarged explanatory view of the die pad 424 portion of the IC chip 420.
  • the transition layer 438 is formed by a mask resist, but after the electrolytic plating film 437 is uniformly formed on the electroless plating film 436, an etching resist is formed. It is also possible to form a transition layer 438 on the die pad 424 of the IC chip 420 by exposing and developing to expose the metal other than the transition layer and performing etching.
  • the thickness of the electrolytic plating film 437 is preferably in the range of 1 to 20 m. If the thickness is larger than that, an under force may occur during the etching, and a gap may be generated at the interface between the formed transition layer and the via hole.
  • an etching solution is sprayed on the substrate by spraying to form a roughened surface 438 ⁇ by etching the surface of the transition layer 438 (see FIG. 24 (2)).
  • a roughened surface can also be formed using electroless plating or redox treatment.
  • thermosetting resin sheet is vacuum-laminated on the substrate having undergone the above steps in the same manner as in the first embodiment to provide an interlayer resin insulating layer 450 (see FIG. 24 (C)).
  • an interlayer resin insulating layer 4 5 0 Baiahoru-opening port 4 4 8 at C_ ⁇ 2 gas laser (second 4 diagram (D) refer).
  • the resin residue in the opening 448 may be removed using an oxidizing agent such as chromic acid or permanganic acid.
  • Providing a copper transition layer 438 on the die pad 4 2 4 facilitates alignment when forming via holes, ensures that via holes are connected on the die pad 4 2 4, and connects pads to via holes. Improve performance and reliability. Thereby, the build-up layer can be formed stably.
  • the die pad 424 and IC protective film (passivation, polyimide layer) 422 are immersed in an etching solution or subjected to various annealing processes. There is no danger of melting or damage. In this case, the residue on the lunar surface was removed using permanganate, but desmear treatment using oxygen plasma is also possible.
  • the surface of the interlayer resin insulating layer 450 is roughened to form a roughened surface 450 ⁇ (see FIG. 25 ( ⁇ )). Note that the roughing step can be omitted.
  • FIG. 28 shows a cross section of the multilayer printed wiring board 5110.
  • FIG. 29 is an enlarged view of the die pad 424.
  • FIG. 29 ( ⁇ ) shows an oxide film removed treatment.
  • FIG. 29 ( ⁇ ) shows the state after the oxide film removal processing, and
  • FIG. 29 (C) shows the state of forming the transition layer 438 on the die pad 424.
  • FIG. in the third embodiment described above the case where BG # is provided has been described.
  • the first modification of the third embodiment is almost the same as the third embodiment, but is configured as a PGA system in which connection is made via conductive connection pins 496 as shown in FIG.
  • FIG. 29 (C) a transition layer 4 3 8 composed of a metal film 4 3 3, an electroless plating film 4 36, and an electrolytic plating film 4 3 7 is formed on the die pad 4 2 4. Is formed.
  • the electric resistance of the die head 426 can be reduced, and the conductivity can be increased.
  • a multilayer layer was obtained by forming a transition layer in the same manner as in the third embodiment except that the film was not removed.
  • the multi-layer printed wiring boards of the third embodiment and the comparative example were evaluated for a total of four items: 1) cross-sectional state, measured resistance, 3) cross-sectional state after reliability test, and 4) measured resistance. Is shown in the table in FIG.
  • the section was cut and cut, and the presence or absence of an oxide film on the pad was observed with a microscope (X100).
  • connection resistance was measured.
  • the measured value is the average of 20 points measured.
  • the cross section after the heat cycle test 100 cycles of (13 OC / 3 min) (-600; CZ 3 min) as one cycle) was performed. Cut and check for oxide film on the pad, and
  • connection resistance was reduced after the heat cycle test was performed (100 cycles were performed with one cycle of (3 min at 130) + (3 min at -600 ° C)). It was measured. The measured value is the average of the measured values at 20 force points.
  • the multilayer printed wiring board of the third embodiment does not have an oxide film and has a small connection resistance, so that there is no problem in electrical connection. won. Deterioration was small after the reliability test. By the way, even after the heat cycle test was repeated for 2000 cycles, the resistance value did not increase so much.
  • the oxide film remained, the connection resistance was large, and there were some places where no electrical connection could be made in some cases .: After the reliability test, the tendency was more remarkable.

Description

明 細 書 多層プリント配線板及び多層プリント配線板の製造方法 技術分野
本発明は、 ビルドアップ多層プリント配線板に関し、 特に I Cチップなどの 電子部品を内蔵する多層プリント配線板及び多層プリント配線板の製造方法に 関するのもである。 背景技術
I Cチップは、 ワイヤーボンディング、 T A B、 フリップチップなどの実装 方法によって、 プリント配線板との電気的接続を取っていた。
ワイヤ一ボンディングは、 プリント配線板に I Cチップを接着剤によりダイ ボンディングさせて、 該プリント配線板のパッドと I Cチップのパッドとを金 線などのワイヤーで接続させた後、 I Cチップ並びにワイヤーを守るために熱 硬化性樹脂あるいは熱可塑性樹脂などの封止樹脂を施していた。
T A Bは、 I Cチップのバンプとプリント配線板のパッドとをリードと呼ば れる線を半田などによって一括して接続させた後、 樹脂による封止を行ってい た。
フリップチップは、 I Cチップとプリント配線板のパッド部とをバンプを介 して接続させてノくンプとの隙間に樹脂を充填させることによって行っていた。 しかしながら、 それぞれの実装方法は、 I Cチップとプリント配線板の間に 接続用のリード部品 （ワイヤー、 リード、 バンプ） を介して電気的接続を行つ ている。 それらの各リード部品は、 切断、 腐食し易く、 これにより、 I Cチッ プとの接続が途絶えたり、 誤作動の原因となることがあった。
また、 それぞれの実装方法は、 I Cチップを保護するためにエポキシ樹脂等 の熱可塑性樹脂によって封止を行っているが、 その樹脂を充填する際に気泡を 含有すると、 気泡が起点となって、 リード部品の破壊や I Cパッドの腐食、 信 頼性の低下を招いてしまう。 熱可塑性樹脂による封止は、 それぞれの部品に合 わせて樹脂装填用プランジャー、 金型を作成する必要が有り、 また、 熱硬化性 樹脂であってもリード部品、 ソルダーレジストなどの材質などを考慮した樹脂 を選定しなくては成らないために、 それぞれにおいてコスト的にも高くなる原 因にもなつた。
本発明は上述した課題を解決するためになされたものであり、 その目的とす るところは、 リード部品を介さないで、 I Cチップと直接電気的接続し得る多 層プリント配線板及び多層プリント配線板の製造方法を提案することを目的と する。
本発明者は鋭意研究した結果、 樹脂絶縁性基板に開口部、 通孔ゃザダリ部を 設けて I Cチップなどの電子部品を予め内蔵させて、 層間絶縁層を積層し、 該 I Cチップのダイパッド上に、 フォトエッチングあるいはレーザにより、 バイ ァホールを設けて、 導電層である導体回路を形成させた後、 更に、 層間絶縁層 と導電層を繰り返して、 多層プリント配線板を設けることによって、 封止樹脂 を用いず、 リードレスによって I Cチップとの電気的接続を取ることができる 構造を案出した。
更に、 本発明者は、 樹脂絶縁性基板に開口部、 通孔ゃザダリ部を設けて I C チップなどの電子部品を予め内蔵させて、 層間絶縁層を積層し、 該 I Cチップ のダイパッ ド上に、 フォ トエッチングあるいはレ一ザにより、 バイァホールを 設けて、 導電層である導体回路を形成させた後、 更に、 層間絶縁層と導電層を 繰り返して、 多層プリント配線板の表層にも I Cチップなどの電子部品を実装 させた構造を提案した。 それによつて、 封止樹脂を用いず、 リードレスによつ て I Cチップとの電気的接続を取ることができる。 また、 それぞれの機能が異 なる I Cチップなどの電子部品を実装させることができ、 より高機能な多層プ リント配線板を得ることができる。 具体例として、 内蔵 I Cチップには、 キヤ シュメモリを埋め込み、 表層には、 演算機能を有する I cチップを実装させる ことによって、 歩留まりの低いキヤシュメモリを I Cチップと別に製造しなが ら、 I Cチップとキヤシュメモリとを近接して配置することが可能になる。 また更に、 本発明者は、 鋭意研究した結果、 樹脂絶縁性基板に開口部、 通孔 やザダリ部を設けて I Cチップなどの電子部品を予め収容させて、 該 I Cチッ プのダイパッドには少なくとも 2層構造からなるトランジシヨン層を形成させ ることを案出した。 トランジシヨン層の上層には層間絶縁層を積層し、 該 I C チップのトランジシヨン層であるバイァホール上に、 フォトエッチングあるい はレーザにより、 バイァホールを設けて、 導電層である導体回路を形成させた 後、 更に、 層間絶縁層と導電層を繰り返して、 多層プリント配線板を設けるこ とによって、 封止樹脂を用いず、 リ一ドレスによって I Cチップとの電気的接 続を取ることができる。 また、 I Cチップ部分にトランジシヨン層が形成され ていることから、 I Cチップ部分には平坦ィ匕されるので、 上層の層間絶縁層も 平坦ィ匕されて、膜厚みも均一になる。更に、前述のトランジション層によって、 上層のバイァホールを形成する際も、 形状の安定性を保つことができる。
I Cチップのパッドにトランジシヨン層を設ける理由は、 次の通りである。 第 1にダイパッドがファインかつ小サイズになると、 ビアを形成する際のァラ ィメントが困難になるので、 トランジシヨン層を設けてァライメントをし易く する。 トランジシヨン層を設ければ、 ダイパッドピッチ 1 5 0 Ai m以下、 パッ ドサイズ 2 0 // m以下でもビルドアップ層が安定して形成できる。 トランジシ ヨン層を形成させていないダイパッドのままで、 フォトエッチングにより層間 絶縁層のビアを形成させると、 ビア径がダイパッド径よりも大きいと、 ビア底 残査除去、 層間樹脂絶縁層表面粗化処理として行う時に、 ダイパッド表面の保 護層であるポリイミ ド層を溶解、 損傷する。 一方、 レーザの場合、 ビア径がダ ィパッド径より大きいときには、 ダイパッド及びパシベ一ション膜であるポリ ミ ド層 （I Cの保護膜） がレーザによって破壊される。 更に、 I Cチップのダ ィパッドが非常に小さく、 ビア径がダイパッドサイズより大きくなると、 フォ トエッチング法でも、 レーザ法でも位置合わせが非常に困難であり、 ダイパッ ドとビアとの接続不良が多発する。
これに対して、 ダイパッド上にトランジシヨン層を設けることで、 ダイパッ ドピッチ 1 5 0 μ πι以下、 パッドサイズ 2 0 μ m以下になってもダイパッド上 にビアを確実に接続させることができ、 パッドとビアとの接続性や信頼性を向 上させる。 更に、 I Cチップのパッド上により大きな径のトランジシヨン層を 介在させることで、 デスミヤ、 めっき工程などの後工程の際に、 酸やエツチン グ液に浸潰させたり、 種々のァニール工程を経ても、 ダイパッド及び I Cの保 護膜を溶解、 損傷する危険がなくなる。
それぞれに多層プリント配線板だけで機能を果たしてもいるが、 場合によつ ては半導体装置としてのパッケージ基板としての機能させるために外部基板で あるマザ一ボードやドータ一ボードとの接続のため、 B G A、 半田バンプ、 や P G A (導電性接続ピン） を配設させてもよい。 また、 この構成は、 従来の実 装方法で接続した場合よりも配線長を短くできて、 ループインダクタンスも低 減できる。
本願発明で定義されているトランジシヨン層について説明する。
トランジシヨン層は、 従来技術の I Cチップ実装技術を用いることなく、 半 導体素子である I cチップとプリント配線板とを直接に接続を取るため、 設け られた中間の仲介層を意味する。 その特徴として、 2層以上の金属層で形成さ れている。 もしくは、 半導体素子である I Cチップのダイパッドよりも大きく させることである。 それによつて、 電気的接続や位置合わせ性を向上させるも のであり、 かつ、 ダイパッドにダメージを与えることなくレーザやフォトエツ チングによるバイァホール加工を可能にするものである。 そのため、 I Cチッ プのプリント配線板への埋め込み、 収容、 収納や接続を確実にすることができ る。 また、 トランジシヨン層上には、 直接、 プリント配線板の導体層である金 属を形成することを可能にする。 その導体層の一例としては、 層間樹脂絶縁層 のバイァホールや基板上のスルーホールなどがある。
本願発明に用いられる I Cチップなどの電子部品を内蔵させる樹脂製基板と しては、 エポキシ樹脂、 B T樹脂、 フエノール樹脂などにガラスエポキシ樹月旨 などの補強材ゃ心材を含浸させた樹脂、 エポキシ樹脂を含浸させたプリプレダ を積層させたものなどが用いられるが、 一般的にプリント配線板で使用される ものを用いることができる。 それ以外にも両面銅張積層板、 片面板、 金属膜を 有しない樹脂板、 樹脂フィルムを用いることができる。 ただし、 3 5 0 °C以上 の温度を加えると樹脂は、 溶解、 炭化をしてしまう。 また、 セラミックでは、 外形加工性に劣るので使用することができない。
コア基板等の予め樹脂製絶縁基板に I Cチップなどの電子部品を収容するキ ャビティをザダリ、 通孔、 開口を形成したものに該 I Cチップを接着剤などで 接合させる。
I Cチップを内蔵させたコア基板の全面に蒸着、スパッタリングなどを行い、 全面に導電性の金属膜（第 1薄膜層） を形成させる。その金属としては、スズ、 クロム、 チタン、 ニッケル、 亜鉛、 コバルト、 金、 銅などがよい。 厚みとして は、 0. 00 1〜2. 0 //mの間で形成させるのがよい。 0. 00 1 /xm未満 では、 全面に均一に積層できない。 2. 0 μπιを越えるものを形成させること は困難であり、 効果が高まるのもでもなかった。 特に、 0. 0 1〜1. Ο μ πι が望ましい。 クロムの場合には 0. 1 /xmの厚みが望ましい。
第 1薄膜層により、 ダイパッドの被覆を行い、 トランジシヨン層と I Cチッ プにダイパッドとの界面の密着性を高めることができる。 また、 これら金属で ダイパッドを被覆することで、界面への湿分の侵入を防ぎ、ダイパッドの溶解、 腐食を防止し、信頼性を高めることができる。また、この第 1薄膜層によって、 リードのない実装方法により I Cチップとの接続を取ることができる。ここで、 クロム、 ニッケル、 チタンを用いることが、 界面への湿分の侵入を防ぎ、 金属 密着性に優れるからである。 クロム、 チタンの厚みは、 スパッタ層にクラック が入らず、 且つ、 上層との金属との密着性がとれる厚みにする。 そして、 I C チップの位置決めマークを基準としてコア基板に位置決めマークを形成する。 第 1薄膜層上に、 スパッタ、 蒸着、 又は、 無電解めつきにより第 2薄膜層を 形成させる。 その金属としてはニッケル、 銅、 金、 銀などがある。 電気特性、 経済性、 また、 後程で形成される厚付け層は主に銅であることから、 銅を用い るとよい。
ここで第 2薄膜層を設ける理由は、 第 1薄膜層では、 後述する厚付け層を形 成するための電解めつき用のリードを取ることができないためである。 第 2薄 膜層 3 6は、 厚付けのリードとして用いられる。 その厚みは 0. 0 1〜5 /im の範囲で行うのがよい。 0. O l xm未満では、 リードとしての役割を果たし 得ず、 5 μιηを越えると、 エッチングの際、 下層の第 1薄膜層がより多く削れ て隙間ができてしまい、湿分が侵入し易くなり、信頼性が低下するからである。 第 2薄膜層上に、 無電解あるいは電解めつきにより厚付けさせる。 形成され る金属の種類としては銅、 ニッケル、金、銀、 亜鉛、鉄などがある。 電気特性、 経済性、 トランジシヨン層としての強度や構造上の耐性、 また、 後程で形成さ れるビルドアップである導体層は主に銅であることから、 銅を用い電解めつき で形成するのが望ましい。 その厚みは 1〜20 μ mの範囲で行うのがよい。 1 mより薄いと、 上層のバイァホールとの接続信頼性が低下し、 20 / mより も厚くなると、 エッチングの際にアンダーカットが起こってしまい、 形成され るトランジシヨン層とバイァホールと界面に隙間が発生するからである。また、 場合によっては、 第 1薄膜層上に直接厚付けめつきしても、 さらに、 多層に積 層してもよい。
その後、 コア基板の位置決めマークを基準としてエッチングレジストを形成 して、 露光、 現像してトランジシヨン層以外の部分の金属を露出させてエッチ ングを行い、 I Cチップのダイパッド上に第 1薄膜層、 第 2薄膜層、 厚付け層 からなるトランジシヨン層を形成させる。
なお、 サブトラプロセスでトランジシヨン層を形成する場合には、 金属膜上 に、 無電解あるいは電解めつきにより、 厚付けさせる。 形成されるメツキの種 類としては銅、 ニッケル、 金、 銀、 亜鉛、 鉄などがある。 電気特性、 経済性、 また、 後程で形成されるビルドアップである導体層は主に銅であることから、 銅を用いることがよい。 その厚みは 1〜2 0 ;z mの範囲で行うのがよい。 それ より厚くなると、 エッチングの際にアンダーカットが起こってしまい、 形成さ れるトランジシヨン層とビアと界面に隙間が発生することがある。 その後、 ェ ツチングレジストを形成して、 露光、 現像してトランジシヨン層以外の部分の 金属を露出させてエッチングを行い、 I Cチップのパッド上にトランジシヨン 層を形成させる。 上述したように本発明者らは、 コア基板に形成した凹部に I Cチップを収容 し、 該コア基板の上に層間樹脂絶縁層と導体回路とを積層させることで、 パッ ケージ基板内に I Cチップを内蔵させることを案出した。
この方法では、 I Cチップが収納されたコア基板上の全面に金属膜を形成し て、 電子部品である I Cチップのパッドを被覆させたり、 保護させたり、 場合 によっては、 該パッド上にトランジシヨン層を形成させることによって、 パッ ドと層間樹脂絶縁層のバイァホールとの電気的接続を取る。
しかしながら、 全面に金属膜が施されているので、 I Cチップ上に形成され た位置決めマークが隠れてしまうために、 配線などが描かれたマスクやレーザ 装置などと基板の位置合わせが行えない。 そのため、 該 I Cチップのパッドと バイァホールとの位置ずれが生じてしまい、 電気的接続が取れなくなることが 予想された。
本発明は上述した課題を解決するためになされたものであり、 その目的とす るところは、 內蔵した I Cチップとの接続を適切に取ることができる多層プリ ント配線板の製造方法を提案することを目的とする。
請求項 1 4の多層プリント配線板の製造方法では、 基板上に層間絶縁層と導 体層とを繰り返し形成し、 該層間絶縁層にバイァホールを形成し、 該バイァホ ールを介して電気的接続させる多層プリント配線板の製造方法であって、 少な くとも以下の （a ) 〜 （c ) 工程を備えることを技術的特徴とする ：
( a ) 前記基板に電子部品を収容する工程；
( b ) 前記電子部品の位置決めマークに基づき、 前記基板に位置決めマークを 形成する工程；
( c ) 前記基板の位置決めマークに基づき加工若しくは形成を行う工程。
請求項 1 4では、 電子部品の位置決めマークに基づき、 電子部品を収容する 基板に位置決めマークを形成し、 基板の位置決めマークに基づき加工若しくは 形成を行う。 このため、 電子部品と位置が正確に合うように、 基板上の層間樹 脂絶縁層にバイァホールを形成することができる。
この場合の加工とは、 電子部品である I Cチップもしくは基板上に形成され るもの全てを意味する。 例えば、 I Cチップのパッド上のトランジシヨン層、 認識文字 （アルファベット、 数字など） 、 位置決めマーク等がある。
また、 この場合の形成とは、 コア基板上に施された層間樹脂絶縁層 （ガラス クロスなどの補強材が含まれないもの）上に形成される全てのものを意味する。 例えば、 バイァホール、 配線、 認識文字 （アルファベッ ト、 数字など） 、 位置 決めマーク等がある。
請求項 1 5の多層プリント配線板の製造方法では、 基板上に層間絶縁層と導 体層とを繰り返し形成し、 該層間絶縁層にバイァホールを形成し、 該バイァホ ールを介して電気的接続させる多層プリント配線板の製造方法であって、 少な くとも以下の （a ) 〜 （d ) 工程を備えることを技術的特徴とする ：
( a ) 前記基板に電子部品を収容する工程；
( b ) 前記電子部品の位置決めマークに基づき、 前記基板に位置決めマークを レーザで形成する工程； ( c ) 前記基板の位置決めマークに金属膜を形成する工程； ( d ) 前記基板の位置決めマークに基づき加工若しくは形成を行う工程。
請求項 1 5では、 電子部品の位置決めマークに基づき、 電子部品を収容する 基板に位置決めマークをレーザで穿設し、 レーザで穿設した位置決めマークに 金属膜を形成した後、基板の位置決めマークに基づき加工若しくは形成を行う。 このため、 電子部品と位置が正確に合うように、 基板上の層間樹脂絶縁層にバ ィァホ一ルを形成することができる。 また、 レーザで穿設した位置決めマーク に金属膜を形成してあるため、 反射式で容易に位置決めマークを認識でき、 正 確に位置合わせすることができる。
請求項 1 6の多層プリント配線板の製造方法では、 基板上に層間絶縁層と導 体層とを繰り返し形成し、 該層間絶縁層にバイァホールを形成し、 該バイァホ ールを介して電気的接続させる多層プリント配線板の製造方法であって、 少な くとも以下の （a ) 〜 （e ) 工程を備えることを技術的特徴とする ：
( a ) 前記基板に電子部品を収容する工程；
( b ) 前記電子部品の位置決めマークに基づき、 前記基板に位置決めマークを レーザで形成する工程；
( c ) 前記基板の位置決めマークに金属膜を形成する工程。
( d ) 前記基板に層間絶縁層を形成する工程；
( e ) 前記基板の位置決めマークに基づき前記層間絶縁層にバイァホール用開 口を加工若しくは形成する工程。
請求項 1 6では、 電子部品の位置決めマークに基づき、 電子部品を収容する 基板に位置決めマークを形成し、 位置決めマークに金属膜を形成した後、 基板 の位置決めマークに基づき加工若しくは形成を行う。 このため、 電子部品と位 置が正確に合うように、 基板上の層間絶縁層にバイァホールを形成することが できる。 また、 レーザで穿設した位置決めマークにも金属膜を形成してあるた め、 当該位置決めマーク上に層間絶縁層が形成されても、 反射式によって画像 認識を行えば、 容易に位置決めマークを認識でき、 正確に位置決めすることが できる。 上述したように本発明者は、 樹脂絶縁性基板に開口部、 通孔ゃザグリ部を設 けて I Cチップなどの電子部品を予め内蔵させて、 層間絶縁層を積層し、 該 I Cチップのパッド上に、 フォトエッチングあるいはレーザにより、 ビアを設け て、 導電層である導体回路を形成させた後、 更に、 層間絶縁層と導電層を繰り 返して設け、多層プリント配線板を形成することによって、封止樹脂を用いず、 リードレス、 バンプレスによって I Cチップとの電気的接続を取ることができ る構造を案出した。
しかし、 I Cチップのパッドは、 一般的にアルミニウムなどで製造されてお り、 製造工程において酸化し、 表面に酸化被膜が形成されている。 このため、 表面に形成された酸化被膜により、 パッ ドの接続抵抗が上昇してしまい、 I C チップへ適切な電気的接続を得ることができないことが判明した。 また、 ダイ パッドの上に酸化膜が残存すると、 パッドとトランジシヨン層の密着性が不十 分となり信頼性を満足させることができないことが分かった。
本発明は上述した課題を解決するためになされたものであり、 その目的とす るところは、 I Cチップにリードレスで適切に電気的接続を取りることができ る多層プリント配線板及び多層プリント配線板の製造方法を提案することを目 的とする。
上記した目的を達成するため、 請求項 1 7の多層プリント配線板の製造方法 では、少なくとも以下（a )〜 （e ) の工程を備えることを技術的特徴とする ： ( a ) 前記基板に電子部品を収容する工程；
( b ) 前記電子部品のダイパッドの表面の被膜を除去する工程；
( c ) 前記ダイパッド上に、 最下層の層間絶縁層のバイァホールと接続させる ためのトランジション層を形成する工程；
( d ) 前記基板上に、 層間絶縁層を形成する工程；
( e ) 前記層間絶縁層に、 導体回路及びトランジシヨン層に接続するバイァホ ールを形成する工程。
請求項 1 7では、 基板内に I Cチップを収容するため、 リードレスで I Cチ ップとの電気的接続を取ることができる。 さらに、 I Cチップなどの電子部品 のダイパッドの接続面に酸化被膜除去処理を施すため、 ダイパッドの電気抵抗 を下げ、 導電性を高めることが可能となる。 また、 I Cチップ部分にトランジ シヨン層を設けることにより、 I Cチップ部分が平坦化されるので、 上層の層 間絶縁層も平坦化されて、 膜厚みも均一になる。 そのうえ、 上層のバイァホー ルを形成する際も、 形状の安定性を保つことができる。 皮膜は完全に除去する ことが望ましい。
請求項 1 8では、 酸化被膜を逆スパッタ、 プラズマ処理のいずれかで完全に 除去することにより I Cチップのダイパッドの導電性を高めることが可能とな る。
逆スパッタを行う場合は、 スパッタリングガスとしてアルゴンなどの不活性 ガスを用い、 ダイパッド表面の酸化被膜に逆スパッタリングを行い、 酸化被膜 を完全に除去させる。 プラズマ処理で行う場合は、 基板を真空状態にした装置 内に入れ、 酸素、 あるいは、 窒素、 炭酸ガス、 四フッ化炭素中でプラズマを放 出させて、 ダイパッド表面の酸化被膜を除去させる。
請求項 1 9では、 被膜除去と、 トランジシヨン層の最下層の形成とを、 連続 的に非酸素雰囲気中で行うため、 パッド表面に酸化皮膜が再び形成されること がなく、 I Cチップのダイパッドと トランジシヨン層との間の導電性と密着性 を高めることが可能となる。
請求項 2 0の多層プリント配線板は、 基板上に層間絶縁層と導体層とが繰り 返し形成され、 該層間絶縁層には、 バイァホールが形成され、 該バイァホール を介して電気的接続される多層プリント配線板において、
前記基板には、 電子部品が内蔵され、
前記電子部品のダイパッド上には、 最下層の層間絶縁層のバイァホールと接 続させるためのトランジシヨン層が形成され、
前記ダイパッドの表面の被膜が除去されていることを技術的特徴とする。 請求項 2 0では、 基板内に I Cチップを収容するため、 リ一ドレスで I C チップとの電気的接続を取ることができる。 さらに、 I Cチップなどの電子部 品のダイパッ ドの接続面に酸化被膜除去処理を施すため、 ダイパッドの電気抵 抗を下げ、 導電性を高めることが可能となる。 また、 I Cチップ部分にトラン ジシヨン層を設けることにより、 I Cチップ部分が平坦化されるので、 上層の 層間絶縁層も平坦化されて、 膜厚みも均一である。 そのうえ、 上層のバイァホ ールを形成する際も、 形状の安定性を保つことができる。 皮膜は完全に除去し た方がよい。 図面の簡単な説明
第 1図は、 本発明の第 1実施形態に係る多層プリント配線板の製造工程図で ある。
第 2図は、 第 1実施形態に係る多層プリント配線板の製造工程図である。 第 3図は、 第 1実施形態に係る多層プリント配線板の製造工程図である。 第 4図は、 第 1実施形態に係る多層プリント配線板の製造工程図である。 第 5図は、 第 1実施形態に係る多層プリント配線板の製造工程図である。 第 6図は、 第 1実施形態に係る多層プリント配線板の断面図である。
第 7図で、 （A) は、 第 3図 （A) 中のトランジシヨン層を拡大して示す図 であり、 （B ) は、 第 7図 （A) の B矢視図であり、 （C ) 、 (D ) 、 ( E ) は、 トランジシヨン層の改変例の説明図である。
第 8図で、 （A) は、 第 1実施形態に係る多層プリント配線板の斜視図であ り、 （B ) は、 該多層プリント配線板の一部を拡大して示す説明図である。 第 9図で、 （A) は、 第 1実施形態の第 1改変例に係る多層プリント配線板 の斜視図であり、 （B ) は、 該多層プリント配線板の一部を拡大して示す説明 図である。
第 1 0図は、 第 1実施形態の第 2改変例に係る多層プリント配線板の断面図 である。
第 1 1図は、第 1実施形態の第 3改変例に係る多層プリント配線板の断面図で ある。
第 1 2図は、 第 1実施形態の第 4改変例に係る多層プリント配線板の断面図 である。
第 1 3図は、 第 2実施形態に係る多層プリント配線板の製造工程図である。 第 1 4図は、 第 2実施形態に係る多層プリント配線板の製造工程図である。 第 1 5図は、 第 2実施形態に係る多層プリント配線板の製造工程図である。 第 1 6図は、 第 2実施形態に係る多層プリント配線板の製造工程図である。 第 1 7図は、 第 2実施形態に係る多層プリント配線板の製造工程図である。 第 1 8図は、 第 2実施形態に係る多層プリント配線板の断面図である。
第 1 9図で、 （A) は、 第 1 3図 （D ) 中のコア基板の平面図であり、 （B ) は、 第 1 3図 （E ) の平面図である。
第 2 0図で、 （A) は、 フォトマスクフィルム載置前のコア基板の平面図で あり、 （B ) は、 フォトマスクフィルムを載置した状態のコア基板の平面図で ある。
第 2 1図は、 第 2実施形態の第 1改変例に係る多層プリント配線板の断面図 である。
第 2 2図は、 第 3実施形態に係る多層プリント配線板の製造工程図である。 第 2 3図は、 第 3実施形態に係る多層プリント配線板の製造工程図である。 第 2 4図は、 第 3実施形態に係る多層プリント配線板の製造工程図である。 第 2 5図は、 第 3実施形態に係る多層プリント配線板の製造工程図である。 第 2 6図は、 第 3実施形態に係る多層プリント配線板の断面図である。 第 2 7図で、 （A) は、 第 2 2図 （C ) 中のダイパッド部分を拡大して示す 説明図であり、 （B ) は、 第 2 3図 （A) 中のダイパッド部分を拡大して示す 説明図であり、 （C ) は、 第 2 4図 （A) 中のダイパッド部分を拡大して示す 説明図である。
第 2 8図は、 第 3実施形態の第 1改変例に係る多層プリント配線板の断面図 である。
第 2 9図は第 3実施形態の第 1改変例に係るダイパッド部分を拡大して示す 図であって、 （A) は、酸化被膜除去処理される前の状態を示す図、 （B ) は、 酸化膜除去処理後の状態を示す図、 （C ) は、 ダイパッド上にトランジシヨン 層を形成した後を示す図である。
第 3 0図は、 第 3実施形態と比較例の多層プリント配線板を 1 ) 断面状態、 2 ) 抵抗測定値、 3 ) 信頼性試験後の断面状態、 4 ) 抵抗測定値の計 4項目に ついて評価を行った結果を示す図表である。 発明を実施するための最良の形態
以下、 本発明の実施形態について図を参照して説明する。
[第 1実施形態]
先ず、 本発明の第 1実施形態に係る多層プリント配線板の構成について、 多 層プリント配線板 1◦の断面を示す第 6図を参照して説明する。 第 6図に示すように多層プリント配線板 1 0は、 I Cチップ 2 0を収容する コア基板 3 0と、 層間樹脂絶縁層 5 0、 層間樹脂絶縁層 1 5 0とからなる。 層 間樹脂絶縁層 5 0には、 バイァホール 6 0および導体回路 5 8が形成され、 層 間樹脂絶縁層 1 5 0には、 バイァホール 1 6 0および導体回路 1 5 8が形成さ れている。
I Cチップ 2 0には、 パッシベーション膜 2 4が被覆され、 該パッシベーシ ョン膜 2 4の開口内に入出力端子を構成するダイパッド 2 4が配設されている。 アルミニウム製のダイパッド 2 4の上には、 トランジシヨン層 3 8が形成され ている。 該トランジシヨン層 3 8は、 第 1薄膜層 3 3、 第 2薄膜層 3 6、 厚付 け膜 3 7の 3層構造からなる。
層間樹脂絶縁層 1 5 0の上には、ソルダーレジスト層 7 0が配設されている。 ソルダーレジスト層 7 0の開口部 7 1下の導体回路 1 5 8には、 図示しないド ータボード、 マザ一ボード等の外部基板と接続するための B G A 7 6が設けら れている。
第 1実施形態の多層プリント配線板 1 0では、 コア基板 3 0に I Cチップ 2 0を予め内蔵させて、 該 I Cチップ 2 0のダイパッド 2 4にはトランジシヨン 層を 3 8を配設させている。 このため、 リード部品や封止樹脂を用いず、 I C チップと多層プリント配線板 （パッケージ基板） との電気的接続を取ることが できる。 また、 I Cチップ部分にトランジシヨン層 3 8が形成されていること から、 I Cチップ部分には平坦化されるので、 上層の層間絶縁層 5 0も平坦化 されて、 S莫厚みも均一になる。 更に、 トランジシヨン層によって、 上層のバイ ァホール 6 0を形成する際も形状の安定性を保つことができる。
更に、 ダイパッド 2 4上に銅製のトランジシヨン層 3 8を設けることで、 ダ ィパッド 2 4上の樹脂残りを防ぐことができ、 また、 後工程の際に酸や酸化剤 あるいはエッチング液に浸漬させたり、 種々のァニール工程を経てもダイパッ ド 2 4の変色、 溶解が発生しない。 これにより、 I Cチップのダイパッドとノく ィァホールとの接続性や信頼性を向上させる。 更に、 4 0 μ πι前後の径のダイ パッド 2 4上に 6 0 t m径以上のトランジション層 3 8を介在させることで、 6 0 μ m径のバイァホールを確実に接続させることができる。
引き続き、 第 6図を参照して上述した多層プリント配線板の製造方法につい て、 第 1図〜第 5図を参照して説明する。
( 1 ) 先ず、 ガラスクロス等の心材にエポキシ等の樹脂を含浸させたプリプレ グを積層した絶縁樹脂基板 （コア基板） 3 0を出発材料とする （第 1図 （A) 参照） 。 次に、 コア基板 3 0の片面に、 ザグリ加工で I Cチップ収容用の凹部 3 2を形成する （第 1図 （B ) 参照） 。 ここでは、 ザダリ加工により凹部を設 けているが、 開口を設けた絶縁樹脂基板と開口を設けなレ、榭脂絶縁基板とを張 り合わせることで、 収容部を備えるコァ基板を形成できる。
( 2 ) その後、 凹部 3 2に、 印刷機を用いて接着材料 3 4を塗布する。 このと き、 塗布以外にも、 ポッティングなどをしてもよい。 次に、 I Cチップ 2 0を 接着材料 3 4上に載置する （第 1図 （C ) 参照） 。
( 3 ) そして、 I Cチップ 2 0の上面を押す、 もしくは叩いて凹部 3 2内に完 全に収容させる （第 1図 （D ) 参照） 。 これにより、 コア基板 3 0を平滑にす ることができる。
( 4 ) その後、 I Cチップ 2 0を収容させたコア基板 3 0の全面に蒸着、 スパ ッタリングなどを行い、 全面に導電性の第 1薄膜層 3 3を形成させる （第 2図
(A) ) 。 その金属としては、 スズ、 クロム、 チタン、 ニッケル、 亜鉛、 コバ ノレト、 金、 銅などがよい。 特に、 ニッケル、 クロム、 チタンを用いること力 界面での湿分の侵入を抑えられ、 さらに膜形成上と電気特性上でふさわしい。 厚みとしては、 0 . 0 0 1〜2 . 0 /X mの間で形成させるのがよく、特に、 0 . 0 1〜1 . 0 mが更に望ましい。 クロムの場合には 0 . l mの厚みが望ま しい。
第 1薄膜層 3 3により、 ダイパッド 2 4の被覆を行い、 トランジシヨン層と I Cチップにダイパッド 2 4との界面の密着性を高めることができる。 また、 これら金属でダイパッド 2 4を被覆することで、 界面への湿分の侵入を防ぎ、 ダイパッ ドの溶解、 腐食を防止し、 信頼性を高めることができる。 また、 この 第 1薄膜層 3 3によって、 リードのない実装方法により I Cチップとの接続を 取ることができる。 ここで、 クロム、 チタン、 ニッケルを用いることが、 界面 への湿分の侵入を防げ、 金属密着性が高い。
( 5 ) 第 1薄膜層 3 3上に、 スパッタ、 蒸着、 又は、 無電解めつきにより、 第 2薄膜層 3 6を形成させる （第 2図 （B ) )。 その金属としてはニッケル、銅、 金、 銀などがある。 電気特性、 経済性、 また、 後程で形成されるビルドアップ である導体層は主に銅であることから、 銅を用いるとよい。
第 2薄膜層を設ける理由は、 第 1薄膜層では、 後述する厚付け層を形成する ための電解めつき用のリードを取ることができないためである。 第 2薄膜層 3 6は、 厚付けのリードとして用いられる。 その厚みは 0. 01〜5 πιの範囲 で行うのがよレ、。 特に、 0. 1〜3 mの間が望ましく、 第 1薄膜層の被覆と リ一ドに最適である。 0. 01 μ m未満では、 リードとしての役割を果たし得 ず、 5 mを越えると、 エッチングの際、 下層の第 1薄膜層がより多く削れて 隙間ができてしまい、 湿分が侵入し易くなり、 信頼性が低下するからである。 なお、 望ましい第 1薄膜層と第 2薄膜層との組み合わせは、 クロム一銅、 ク ロム一ニッケル、 チタン一銅、 チタン一ニッケルなどである。 金属との接合性 や電気伝達性という点で他の組み合わせよりも優れる。
(6) その後、 レジストを塗布し、 露光、 現像して I Cチップのダイパッドの 上部に開口を設けるようにメツキレジスト 35を設け、 以下の条件で電解めつ きを施し、 電解めつき膜 （厚付け膜） 37を設ける （第 2図 （C) )。
〔電解めつき水溶液〕
硫酸 2. 24 mo 1 / 1
硫酸銅 0. 26 mo 1 / 1
添加剤 （アトテックジャパン製、 カパラシド HL)
1 9. 5 m 1 / 1
〔電解めつき条件〕 電流密度 A/d m 2
i 時間 65分
温度 22 ± 2 °C
メツキレジスト 35を除去した後、 メツキレジスト 35下の無電解第 2薄膜 層 36、 第 1薄膜層 33をエッチングで除去することで、 I Cチップのダイパ ッド 24上にトランジシヨン層 38を形成する （第 2図 （D) ) 。 ここでは、 メツキレジス トにより トランジシヨン層を形成したが、 無電解第 2薄膜層 36 の上に電解めつき膜を均一に形成した後、 エッチングレジス トを形成して、 露 光、 現像してトランジシヨン層以外の部分の金属を露出させてエッチングを行 い、 I Cチップのダイパッド上にトランジシヨン層を形成させることも可能で ある。電解めつき膜の厚みは 1〜20 / xnの範囲がよい。それより厚くなると、 エッチングの際にアンダーカツトが起こってしまい、 形成されるトランジショ ン層とバイァホールと界面に隙間が発生することがあるからである。
(7) 次に、 基板にエッチング液をスプレイで吹きつけ、 トランジシヨン層 3 8の表面をエッチングすることにより粗化面 38ひを形成する （第 3図 （A) 参照）。無電解めつきや酸化還元処理を用いて粗化面を形成することもできる。 第 3図 （A) 中のトランジシヨン層 38を拡大して第 7図 （A) に示し、 第 7 図 （A) の B矢視を第 7図 （B) に示す。 トランジシヨン層 38は、 第 1薄膜 層 33、 第 2薄膜層 36、 厚付け膜 37の 3層構造からなる。 第 7図 （A) に 示すように、 トランジシヨンは円形に形成されているが、 この代わりに、 第 7 図 （C) に示すように楕円形に、第 7図（D) に示すように矩形に、第 7図 （E) に示すように小判型に形成することも可能である。
(8) 上記工程を経た基板に、 厚さ 50 μ mの熱硬化型樹脂シートを温度 50 〜1 50°Cまで昇温しながら圧力 5kgZcm2で真空圧着ラミネートし、 層間榭 脂絶縁層 50を設ける （第 3図 （B) 参照） 。 真空圧着時の真空度は、 10m m H gである。
(9) 次に、 波長 10. 4 z mの CO 2ガスレーザにて、 ビーム径 5mm、 ト ップハッ トモード、 ノ^レス φ畐 5. 0 μ秒、、 マスクの穴径 0. 5 mm, 1ショ ッ トの条件で、 層間樹脂絶縁層 50に直径 80 mのバイァホール用開口 48を 設ける （第 3図 （C) 参照） 。 クロム酸を用いて、 開口 48内の樹脂残りを除 去する。 ダイパッド 24上に銅製のトランジシヨン層 38を設けることで、 ダ ィパッド 24上の樹脂残りを防ぐことができ、 これにより、 ダイパッド 24と 後述するバイァホール 60との接続性や信頼性を向上させる。 更に、 40 μπι 径前後のダイパッド 24上に 60 μιη以上の径のトランジション層 38を介在 させることで、 60 μ m径のバイァホール用開口 48を確実に接続させること ができる。 なお、 ここでは、 過マンガン酸を用いて樹脂残さを除去したが、 酸 素プラズマを用いてデスミァ処理を行うことも可能である。
(1 0) 次に、 クロム酸、 過マンガン酸塩などの酸化剤等に浸漬させることに よって、 層間樹脂絶縁層 50の粗化面 50 αを設ける （第 3図 （D) 参照） 。 該粗化面 50 αは、 0. 0 5〜5 の範囲で形成されることがよい。 その一 例として、 過マンガン酸ナトリゥム溶液 50 gZ 1、 温度 60°C中に 5〜2 5 分間浸漬させることによって、 1〜5 μπιの粗ィ匕面 50ひを設ける。 上記以外 には、日本真空技術株式会社製の SV— 4540を用いてプラズマ処理を行い、 層間樹脂絶縁層 50の表面に粗化面 50 αを形成することもできる。 この際、 不活性ガスとしてはアルゴンガスを使用し、電力 20 OW、ガス圧 0. 6 P a、 温度 70°Cの条件で、 2分間プラズマ処理を実施する。
(1 1) 粗ィ匕面 50ひが形成された層間樹脂絶縁層 50上に、 金属層 52を設 ける （第 4図 （A) 参照） 。金属層 52は、無電解めつきによって形成させる。 予め層間樹脂絶縁層 50の表層にパラジウムなどの触媒を付与させて、 無電解 めっき液に 5〜60分間浸漬させることにより、 0. l〜5 / mの範囲でめつ き膜である金属層 52を設ける。 その一例として、
〔無電解めつき水溶液〕
N i S04 0. 003 m o 1 /
酒石酸 0. 200 m o 1ノ
硫酸銅 0. 0 30 mo \ /
HCHO 0. 0 50 m o 1ノ
N a OH 0. 1 00 m o 1ノ
a、 ' ービピノレジノレ 1 00 m g / 1
ポリエチレングリコール （P EG) 00.. 11 00 g/ 1
34 °Cの液温度で 40分間浸漬させた。
上記以外でも上述したプラズマ処理と同じ装置を用い、 内立 I ス を交換した後、 N i及び C uをターゲットにしたスパッタリングを、 気圧 0· 6 P a、 温度 80°C、 電力 200W、 時間 5分間の条件で行い、 N i /C u金 属層 5 2を層間樹脂絶縁層 50の表面に形成することもできる。 このとき、 形 成される N i ZCu金属層 5 2の厚さは 0. 2 μιηである。 また、 スパッタの 代わりに、 蒸着、 電着等で金属膜を形成することもできる。 更に、 スパッタ、 蒸着、 電着などの物理的な方法で薄付け層を形成した後、 無電解めつきを施す ことも可能である。 (1 2) 上記処理を終えた基板 30に、 市販の感光性ドライフィルムを貼り付 け、 クロムガラスマスクを载置して、 4 Om jZcm2で露光した後、 0. 8% 炭酸ナトリゥムで現像処理し、 厚さ 25 mのめつきレジスト 54を設ける。 次に、 以下の条件で電解めつきを施して、 厚さ 18 zmの電解めつき膜 56を 形成する （第 4図 （B) 参照） 。 なお、 電解めつき水溶液中の添加剤は、 アト テックジャパン社製のカパラシド H Lである。
〔電解めつき水溶液〕
硫酸 2. 24 mo 1 / 1
硫酸銅 0. 26 m o 1 / 1
添加剤 （アトテックジャパン製、 カパラシド HL)
1 9. 5 m 1 / 1
〔電解めつき条件〕 電流密度 lA/dm2 時間 65分
温度 22 ± 2 °C
(1 3) めっきレジスト 54を 5 %N a〇Hで剥離除去した後、 そのめつきレ ジスト下の金属層 52を硝酸および硫酸と過酸化水素の混合液を用いるエッチ ングにて溶解除去し、 金属層 52と電解めつき膜 56からなる厚さ 16 zmの 導体回路 58及びバイァホール 60を形成し、 第二銅錯体と有機酸とを含有す るエッチング液によって、 粗ィヒ面 58ひ、 60ひを形成する （第 4図 （C) 参 照） 。 無電解めつきや酸化還元処理を用いて粗化面を形成することもできる。
(14) 次いで、 上記 （9) 〜 （1 3) の工程を、 繰り返すことにより、 さら に上層の層間樹脂絶縁層 150及び導体回路 1 58 (バイァホール 160を含 む） を形成する （第 5図 （A) 参照） 。
(1 5) 次に、 ジエチレングリコールジメチルェ一テル （DMDG) に 60重 量％の濃度になるように溶解させた、クレゾ一ルノボラック型エポキシ樹脂（日 本化薬社製）のエポキシ基 50%をアクリルィヒした感光性付与のオリゴマー（分 子量 4000) 46. 67重量部、メチルェチルケトンに溶解させた 80重量。 /0 のビスフエノール A型エポキシ樹脂 （油化シェル社製、 商品名 ： ェピコート 1 001) 15重量部、 ィミダゾール硬化剤 （四国化成社製、 商品名 ： 2 E 4M Z-CN) 1. 6重量部、 感光性モノマーである多官能アクリルモノマー （共 栄化学社製、 商品名 ： R604) 3重量部、 同じく多価アクリルモノマー （共 栄化学社製、 商品名 ： DPE 6A) 1. 5重量部、 分散系消泡剤 （サンノプコ 社製、 商品名 ： S— 65) 0. 71重量部を容器にとり、 攪拌、 混合して混合 組成物を調整し、 この混合組成物に対して光重量開始剤としてべンゾフエノン (関東化学社製） 2. 0重量部、 光増感剤としてのミヒラーケトン （関東化学 社製） 0. 2重量部を加えて、 粘度を 25 °Cで 2. 0 P a * sに調整したソル ダーレジスト組成物 （有機樹脂絶縁材料） を得る。
なお、 粘度測定は、 B型粘度計 （東京計器社製、 DVL— B型） で 60 r p mの場合はローター No.4、 6 r p mの場合はローター No. 3によった。
(16) 次に、 基板 30に、 上記ソルダーレジス ト組成物を 20 xmの厚さで 塗布し、 70 で 20分間、 70 で 30分間の条件で乾燥処理を行った後、 ソルダーレジストレジスト開口部のパターンが描画された厚さ 5mmのフォト マスクをソルダーレジスト層 70に密着させて 1 000m jZcm2の紫外線で 露光し、 DMTG溶液で現像処理し、 ランド径620 111、 開口径 460 m の開口 71を形成する （第 5図 （B) 参照） 。
(1 7)次に、 ソルダ一レジスト層（有機樹脂絶縁層） 70を形成した基板を、 塩化ニッケル （2. 3 X 10_1πιο 1 / 1 ) , 次亞リン酸ナトリウム （2. 8 X 1 0— 1ノ 1 ) 、 クェン酸ナトリウム （ 1. 6 X 10 im o l Z l ) を 含む pH=4. 5の無電解ニッケルめっき液に 20分間浸漬して、 開口部 71 に厚さ 5 μπιのニッケルめっき層 72を形成する。 さらに、 その基板を、 シァ ン化金力リウム （7. 6 X 10— 3m o l Z l ) 、 塩化アンモニゥム （1. 9 X 10— im o l / l ) 、 タエン酸ナトリウム （1. 2 X 10— m o l / l ) 、 次 亜リン酸ナトリウム （1. 7 X 10— 1 1 ) を含む無電解めつき液に 8 0°Cの条件で 7. 5分間浸漬して、 ニッケルめっき層 72上に厚さ 0. 03 mの金めつき層 74を形成することで、 導体回路 1 58に半田パッド 75を形 成する （第 5図 （C) 参照） 。
(1 8) この後、 ソルダーレジスト層 70の開口部 71に、 はんだペーストを 印刷して、 200°Cでリフローすることにより、 BGA76を形成する。 これ により、 I Cチップ 2 0を内蔵し、 B G A 7 6を有する多層プリント配線板 1 0を得ることができる （第 6図参照） 。 B G Aの代わりに、 P G A (導電性接 続ピン） を配設してもよい。
上述した実施形態では、 層間樹脂絶縁層 5 0、 1 5 0に熱硬化型樹脂シート を用いた。 この熱硬化型樹脂シートには、 難溶性樹脂、 可溶生粒子、 硬化剤、 その他の成分が含有されている。 それぞれについて以下に説明する。
第 1実施形態の熱硬化型樹脂シートにおいて使用し得るエポキシ系樹脂は、 酸または酸化剤に可溶性の粒子 （以下、 可溶性粒子という） が酸または酸化剤 に難溶性の樹脂 （以下、 難溶性樹脂という） 中に分散したものである。
なお、 第 1実施形態で使用する 「難溶性」 「可溶性」 という語は、 同一の酸ま たは酸化剤からなる溶液に同一時間浸漬した場合に、 相対的に溶解速度の早レ、 ものを便宜上 「可溶性」 と呼び、 相対的に溶解速度の遅いものを便宜上 「難溶 性」 と呼ぶ。
上記可溶性粒子としては、 例えば、 酸または酸化剤に可溶性の樹脂粒子 （以 下、 可溶†生樹脂粒子） 、 酸または酸化剤に可溶性の無機粒子 （以下、 可溶性無 機粒子） 、 酸または酸化剤に可溶性の金属粒子 （以下、 可溶性金属粒子） 等が 挙げられる。 これらの可溶性粒子は、 単独で用いても良いし、 2種以上併用し てもよい。
上記可溶性粒子の形状は特に限定されず、 球状、 破砕状等が挙げられる。 ま た、 上記可溶性粒子の形状は、 一様な形状であることが望ましい。 均一な粗さ の凹凸を有する粗化面を形成することができるからである。
上記可溶性粒子の平均粒径としては、 0 . 1〜 1 0 μ mが望ましい。 この粒 径の範囲であれば、 2種類以上の異なる粒径のものを含有してもよい。 すなわ ち、 平均粒径が 0 . 1〜0 . 5 μ πιの可溶性粒子と平均粒径が 1〜3 μ πιの可 溶性粒子とを含有する等である。 これにより、 より複雑な粗化面を形成するこ とができ、 導体回路との密着性にも優れる。 なお、 第 1実施形態において、 可 溶性粒子の粒径とは、 可溶性粒子の一番長い部分の長さである。
上記可溶性樹脂粒子としては、 熱硬化性樹脂、 熱可塑性樹脂等からなるもの が挙げられ、 酸あるいは酸化剤からなる溶液に浸漬した場合に、 上記難溶性樹 脂よりも溶解速度が速いものであれば特に限定されない。 上記可溶性樹脂粒子の具体例としては、 例えば、 エポキシ樹脂、 フヱノール樹 脂、 ポリイミ ド樹脂、 ポリフエ二レン樹脂、 ポリオレフイン樹脂、 フッ素樹脂 等からなるものが挙げられ、 これらの樹脂の一種からなるものであってもよい し、 2種以上の樹脂の混合物からなるものであってもよい。
また、 上記可溶性樹脂粒子としては、 ゴムからなる樹脂粒子を用いることも できる。 上記ゴムとしては、 例えば、 ポリブタジエンゴム、 エポキシ変性、 ゥ レタン変性、 （メタ）アタリロニトリル変性等の各種変性ポリブタジェンゴム、 カルボキシル基を含有した （メタ） アクリロニトリル.ブタジエンゴム等が挙 げられる。 これらのゴムを使用することにより、 可溶性樹脂粒子が酸あるいは 酸化剤に溶解しやすくなる。 つまり、 酸を用いて可溶性樹脂粒子を溶解する際 には、 強酸以外の酸でも溶解することができ、 酸化剤を用いて可溶性樹脂粒子 を溶解する際には、 比較的酸化力の弱い過マンガン酸塩でも溶解することがで きる。 また、 クロム酸を用いた場合でも、 低濃度で溶解することができる。 そ のため、 酸や酸化剤が樹脂表面に残留することがなく、 後述するように、 粗ィ匕 面形成後、 塩化パラジウム等の触媒を付与する際に、 触媒が付与されなたかつ たり、 触媒が酸化されたりすることがない。
上記可溶性無機粒子としては、 例えば、 アルミニウム化合物、 カルシウム化 合物、 カリウム化合物、 マグネシウム化合物およびケィ素化合物からなる群よ り選択される少なくとも一種からなる粒子等が挙げられる。
上記アルミニウム化合物としては、 例えば、 アルミナ、 水酸化アルミニウム 等が挙げられ、 上記カルシウム化合物としては、 例えば、 炭酸カルシウム、 水 酸化カルシウム等が挙げられ、 上記力リゥム化合物としては、 炭酸力リゥム等 が挙げられ、 上記マグネシウム化合物としては、 マグネシア、 ドロマイ ト、 塩 基性炭酸マグネシウム等が挙げられ、 上記ケィ素化合物としては、 シリカ、 ゼ オライ ト等が挙げられる。 これらは単独で用いても良いし、 2種以上併用して もよい。
上記可溶性金属粒子としては、 例えば、 銅、 ニッケル、 鉄、 亜鉛、 鉛、 金、 銀、 アルミニウム、 マグネシウム、 カルシウムおよびケィ素からなる群より選 択される少なくとも一種からなる粒子等が挙げられる。 また、 これらの可溶性 金属粒子は、 絶縁性を確保するために、 表層が樹脂等により被覆されていても よい。
上記可溶性粒子を、 2種以上混合して用いる場合、 混合する 2種の可溶性粒 子の組み合わせとしては、 樹脂粒子と無機粒子との組み合わせが望ましい。 両 者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとと もに、 難溶性樹脂との間で熱膨張の調整が図りやすく、 樹脂フィルムからなる 層間榭脂絶縁層にクラックが発生せず、 層間樹脂絶縁層と導体回路との間で剥 離が発生しないからである。
上記難溶性樹脂としては、 層間樹脂絶縁層に酸または酸化剤を用いて粗ィ匕面 を形成する際に、 粗ィヒ面の形状を保持できるものであれば特に限定されず、 例 えば、 熱硬化性樹脂、 熱可塑十生樹脂、 これらの複合体等が挙げられる。 また、 これらの樹脂に感光性を付与した感光性樹脂であってもよレ、。 感光性樹脂を用 いることにより、 層間樹脂絶縁層に露光、 現像処理を用いてバイァホール用開 口を形成することできる。
これらのなかでは、 熱硬化性樹脂を含有しているものが望ましい。 それによ り、 めっき液あるいは種々の加熱処理によっても粗化面の形状を保持すること ができるからである。
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フエノール樹脂、 フエノキシ樹脂、ポリイミ ド樹脂、ポリフエ二レン樹脂、ポリオレフイン樹脂、 フッ素樹脂等が挙げられる。 これらの樹脂は単独で用いてもよいし、 2種以上 を併用してもよい。 熱硬化性樹脂、 熱可塑性樹脂、 それらの複合体であっても よい。
さらには、 1分子中に、 2個以上のエポキシ基を有するエポキシ樹脂がより望 ましい。 前述の粗化面を形成することができるばかりでなく、 耐熱性等にも優 れてるため、 ヒートサイクル条件下においても、 金属層に応力の集中が発生せ ず、 金属層の剥離などが起きにくいからである。
上記エポキシ樹脂としては、例えば、クレゾーノレノボラック型エポキシ樹脂、 ビスフエノール A型エポキシ樹脂、 ビスフエノール F型エポキシ樹脂、 フエノ 一ルノボラック型ェポキシ樹脂、 アルキルフエノールノボラック型エポキシ樹 脂、 ビフエノール F型エポキシ樹脂、 ナフタレン型エポキシ樹脂、 ジシクロべ ンタジェン型エポキシ樹脂、 フエノール類とフエノール性水酸基を有する芳香 族アルデヒ ドとの縮合物のエポキシ化物、 トリダリシジルイソシァヌレート、 脂環式エポキシ樹脂等が挙げられる。 これらは、 単独で用いてもよく、 2種以 上を併用してもよい。 それにより、 耐熱性等に優れるものとなる。
第 1実施形態で用いる樹脂フィルムにおレ、て、 上記可溶性粒子は、 上記難溶 性樹脂中にほぼ均一に分散されていることが望ましい。 均一な粗さの凹凸を有 する粗ィヒ面を形成することができ、 樹脂フィルムにバイァホールやスルーホー ルを形成しても、 その上に形成する導体回路の金属層の密着性を確保すること ができるからである。 また、 粗化面を形成する表層部だけに可溶性粒子を含有 する樹脂フィルムを用いてもよレ、。 それによつて、 樹脂フィルムの表層部以外 は酸または酸化剤にさらされることがないため、 層間樹脂絶縁層を介した導体 回路間の絶縁性が確実に保たれる。
上記樹脂フィルムにおいて、 難溶性樹脂中に分散している可溶性粒子の配合 量は、 樹脂フィルムに対して、 3〜4 0重量％が望ましい。 可溶性粒子の配合 量が 3重量％未満では、 所望の凹凸を有する粗化面を形成することができない 場合があり、 4 0重量％を超えると、 酸または酸化剤を用いて可溶' I·生粒子を溶 解した際に、 樹脂フィルムの深部まで溶解してしまい、 樹脂フィルムからなる 層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、 短絡の原因となる 場合がある。
上記樹脂フィルムは、 上記可溶性粒子、 上記難溶性樹脂以外に、 硬化剤、 そ の他の成分等を含有していることが望ましい。
上記硬化剤としては、 例えば、 イミダゾール系硬化剤、 アミン系硬化剤、 グ ァニジン系硬化剤、 これらの硬化剤のエポキシァダク トゃこれらの硬化剤をマ イクロカプセノレイ匕したもの、 トリフエ二ノレホスフィン、 テトラフエニノレホスフ ォニゥム ·テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられ る。
上記硬化剤の含有量は、 樹脂フィルムに対して 0 . 0 5〜 1 0重量％でぁる ことが望ましい。 0 . 0 5重量％未満では、 樹脂フィルムの硬化が不十分であ るため、 酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、 樹脂フィ ルムの絶縁性が損なわれることがある。 一方、 1 0重量。 /0を超えると、 過剰な 硬化剤成分が樹脂の組成を変性させることがあり、 信頼性の低下を招いたりし てしまうことがある。
上記その他の成分としては、 例えば、 粗化面の形成に影響しない無機化合物 あるいは樹脂等のフィラーが挙げられる。 上記無機化合物としては、 例えば、 シリカ、 アルミナ、 ドロマイト等が挙げられ、 上記樹脂としては、 例えば、 ポ リイミ ド樹旨、 ポリアクリル樹脂、 ポリアミドイミ ド樹脂、 ポリフエ二レン樹 脂、 メラニン樹脂、 ォレフィン系樹脂等が挙げられる。 これらのフィラーを含 有させることによって、 熱膨脹係数の整合や耐熱性、 耐薬品性の向上などを図 り多層プリント配線板の性能を向上させることができる。
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、 例えば、 アセトン、 メチルェチルケトン、 シクロへキサノン等のケトン類、 酢 酸ェチノレ、 酢酸ブチル、 セロソルブアセテートやトルエン、 キシレン等の芳香 族炭化水素等が挙げられる。 これらは単独で用いてもよいし、 2種類以上併用 してもよレ、。 ただし、 これらの層間樹脂絶縁層は、 3 5 0 °C以上の温度を加え ると溶解、 炭化をしてしまう。
上記樹脂フィルムを張り付けた後、 レーザで開口させて、 層間樹脂絶縁層に バイァホールを開口させる。 その後、 酸あるいは酸化剤に浸漬させて、 層間榭 脂絶縁層に粗化層を形成する。 酸としては、 硫酸、 リン酸、 塩酸、 蟻酸などの 強酸を用いることができ、 酸化剤としてはクロム酸、 クロム硫酸、 過マンガン 塩酸などを用いることができる。 それにより、 可溶性粒子を溶解あるいは脱落 させることによって層間樹脂絶縁層の表面に粗化層を形成させる。 その粗化層 の形成された層間樹脂絶縁層に、 P bなどの触媒を付与させた後、 無電解めつ きを施す。 無電解めつき膜上にレジス トを施して露光、 現像を経てめつきレジ ストの非形成部を形成させる。 該非形成部に電解めつきを施してレジストを剥 離、 ェツチングによつて層間樹脂絶縁層上の無電解めつき膜を除去してバイァ ホールと導体回路を形成させた。
第 8図 （A) は、 第 1実施形態に係る多層プリント配線板 1 0の斜視図であ り、 第 8図 （B ) は、 該多層プリント配線板 1 0の一部を拡大して示す説明図 である。 第 1実施形態の多層プリント配線板 1 0の表面には、 千鳥格子状に半 田バンプ （ボールダリットアレー） 7 6が基板全面に配設されている。 第 1実 施形態では、 I Cチップ 2 0上にも B G A 7 6を形成することで、 I Cチップ 2 0からの配線長さを短縮することができる。
[第 1実施形態の第 1改変例]
第 9図 （A) は、 第 1実施形態の第 1改変例に係る多層プリント配線板 1 0 の斜視図であり、 第 9図 （B ) は、 該多層プリント配線板 1 0の一部を拡大し て示す説明図である。 改変例の多層プリント配線板 1 0の表面には、 千鳥格子 状に半田バンプ （ボールグリットアレー） 7 6が I Cチップ 2 0上を除く四隅 に配設されている。 この改変例では、 I Cチップ 2 0上を避けることで、 I C チップからの熱的、 電磁的影響を B G A 7 6が受け難い利点がある。
[第 1実施形態の第 2改変例]
引き続き、 第 1実施形態の第 2改変例に係る多層プリント配線板について、 第 1 0図を参照して説明する。 上述した第 1実施形態では、 B G Aを配設した 場合で説明した。 第 2改変例では、 第 1実施形態とほぼ同様であるが、 第 1 0 図に示すように導電性接続ピン 9 6を介して接続を取る P G A方式に構成され ている。
[第 1実施形態の第 3改変例]
次に、 第 1実施形態の第 3改変例に係る多層プリント配線板について、 第 1 1図を参照して説明する。
上述した第 1実施形態では、 コァ基板 3 0にザグリで設けた凹部 3 2に I C チップを収容した。 これに対して、 第 3改変例では、 コア基板 3 0に形成した 通孔 3 2に I Cチップ 2 0を収容してある。 この第 3改変例では、 I Cチップ 2 0の裏面側にヒートシンクを直接取り付けることができるため、 I Cチップ 2 0を効率的に冷却できる利点がある。
[第 1実施形態の第 4改変例]
次に、 第 1実施形態の第 4改変例に係る多層プリント配線板について、 第 1 2図を参照して説明する。
上述した第 1実施形態では、多層プリント配線板内に I Cチップを収容した。 これに対して、 第 4改変例では、 多層プリント配線板内に I Cチップ 2 0を収 容すると共に、 表面に I Cチップ 1 2 0を載置してある。 内蔵の I Cチップ 2 0としては、 発熱量の比較的小さいキヤシュメモリが用いられ、 表面の I Cチ ップ 1 2 0としては、 演算用の C P Uが载置されている。 I Cチップ 2 0のダイパッド 2 4と、 I Cチップ 1 2 0のダイパッド 1 2 4 とは、 トランジション層 3 8—バイァホール 6 0—導体回路 5 8—バイァホー ル 1 6 0—導体回路 1 5 8—B G A 7 6 Uを介して接続されている。 一方、 I Cチップ 1 2 0のダイパッド 1 2 4と、 ド一タボード 9 0のパッド 9 2とは、 B G A 7 6 U—導体回路 1 5 8一バイァホール 1 6 0—導体回路 5 8一バイァ ホーノレ 6 0—スルーホール 1 3 6—バイァホール 6 0—導体回路 5 8一バイァ ホール 1 6 0—導体回路 1 5 8— B G A 7 6 Uを介して接続されている。 第 4改変例では、 歩留まりの低いキヤシュメモリ 2 0を C P U用の I Cチッ プ 1 2 0と別に製造しながら、 I Cチップ 1 2 0とキヤシュメモリ 2 0とを近 接して配置することが可能になり、 I Cチップの高速動作が可能となる。 この 第 4改変例では、 I Cチップを内蔵すると共に表面に載置することで、 それぞ れの機能が異なる I Cチップなどの電子部品を実装させることができ、 より高 機能な多層プリント配線板を得ることができる。
第 1実施形態の構造により、 リード部品を介さずに、 I Cチップとプリント 配線板との接続を取ることができる。そのため、樹脂封止も不要となる。更に、 リード部品や封止樹脂に起因する不具合が起きないので、 接続性や信頼性が向 上する。 また、 I Cチップのダイパッドとプリント配線板の導電層が直接接続 されているので、 電気特性も向上させることができる。
更に、 従来の I Cチップの実装方法に比べて、 I Cチップ〜基板〜外部基板 までの配線長も短くできて、 ループインダクタンスを低減できる効果もある。
[第 2実施形態]
続いて、 本発明の第 2実施形態に係る多層プリント配線板の構成について、 多層プリント配線板 2 1 0の断面を示す第 1 8図を参照して説明する。
第 1 8図に示すように多層プリント配線板 2 1 0は、 I Cチップ 2 2 0を収 容するコァ基板 2 3 0と、 層間樹脂絶縁層 2 5 0、 層間樹脂絶縁層 3 5 0とか らなる。 層間樹脂絶縁層 2 5 0には、 バイァホール 2 6 0および導体回路 2 5 8が形成され、 層間樹脂絶縁層 3 5 0には、 バイァホール 3 6 0および導体回 路 3 5 8が形成されている。
I Cチップ 2 2 0には、 パッシベーシヨン膜 2 2 4が被覆され、 該パッシべ ーション膜 2 2 4の開口内に入出力端子を構成するダイパッド 2 2 4、 及び、 位置決めマーク 2 2 3が配設されている。 パッド 2 2 4の上には、 主として銅 からなるトランジション層 2 3 8が形成されている。
層間樹脂絶縁層 3 5 0の上には、 ソルダーレジスト層 2 7 0が配設されてい る。 ソルダーレジスト層 2 7 0の開口部 2 7 1下の導体回路 3 5 8には、 図示 しないド一タボード、 マザ一ボード等の外部基板と接続するための B G A 2 7 6が設けられている。
第 2実施形態の多層プリント配線板 2 1 0では、 コァ基板 2 3 0に I Cチッ プ 2 2 0を予め内蔵させて、 該 I Cチップ 2 2 0のパッド 2 2 4にはトランジ シヨン層を 2 3 8を配設させている。 このため、 リード部品や封止樹脂を用い ず、 I Cチップと多層プリント配線板 （パッケージ基板） との電気的接続を取 ることができる。
また、ダイパッド 2 2 4上に銅製のトランジション層 2 3 8を設けることで、 パッド 2 2 4上の樹脂残りを防ぐことができ、 また、 後工程の際に酸や酸化剤 あるいはエッチング液に浸漬させたり、 種々のァ二一ル工程を経てもパッド 2 2 4の変色、 溶解が発生しない。
更に、 後述する製造工程において、 I Cチップ 2 2 0の位置決めマーク 2 2 3を基準としてコア基板 2 3 0に位置決めマーク 2 3 1を形成し、 該位置決め マーク 2 3 1に合わせてバイァホール 2 6 0を形成する。 このため、 I Cチッ プ 2 2 0のパッド 2 2 4上にバイァホール 2 6 0を正確に位置合わせされ、 パ ッド 2 2 4とバイァホール 2 6 0とを確実に接続させることができる。
引き続き、 第 1 8図を参照して上述した多層プリント配線板の製造方法につ いて、 第 1 3図〜第 1 7図を参照して説明する。
( 1 ) 先ず、 ガラスクロス等の心材にエポキシ等の樹脂を含浸させたプリプレ グを積層した絶縁樹脂基板（コ了基板） 2 3 0を出発材料とする（第 1 3図（ A ) 参照） 。 次に、 コア基板 2 3 0の片面に、 ザダリ加工で I Cチップ収容用の凹 部 2 3 2を形成する （第 1 3図 （B ) 参照） 。
( 2 ) その後、 凹部 2 3 2に、 印刷機を用いて接着材料 2 3 4を塗布する。 こ のとき、 塗布以外にも、 ポッティングなどをしてもよい。 次に、 I Cチップ 2 2 0を接着材料 2 3 4上に載置する （第 1 3図 （C ) 参照） 。 (3) そして、 I Cチップ 220の上面を押す、 もしくは叩いて凹部 232内 に完全に収容させる （第 13図 （D) 参照） 。 第 13図 （D) 中に示す I Cチ ップ 220及びコア基板 230の平面図を第 1 9図 （A) に示す。 コア基板 2 30の凹部 232に収容された I Cチップ 220は、 凹部の加工精度、 また、 接着材料 234を介在させるため、 正確にコア基板に対して位置決めができて いない。
(4) I Cチップ 220の 4隅に配設された位置決めマーク 223をカメラ 2 80で撮影し、 該位置決めマーク 223を基準として、 コア基板 230の 4隅 にレーザで位置決めマーク用凹部 231 aを穿設する （第 1 3図 （E) ) 。 第 1 3図 （E) 中に示す I Cチップ 220及びコア基板 230の平面図を第 1 9 図 （B) に示す。
(5) その後、 I Cチップ 220を収容させたコア基板 230の全面に蒸着、 スパッタ リングなどの物理的な蒸着を行い、 全面に導電性の金属膜 233を形 成させる （第 14図 （A) ) 。 その金属としては、 スズ、 クロム、 チタン、 二 ッケル、 亜鉛、 コノくノレト、 金、 銅などの金属を 1種類以上で形成させる。 場合 によっては、 異なる金属を 2層以上で形成させてもよい。 厚みとしては、 0. 001〜2. 0 μ mの間で形成させるのがよい。 特に、 0. 01〜1. 0 μ m が望ましい。
金属膜 233上に、 さらに無電解めつき、 電解めつき、 もしくはそれらの複 合めつきにより、 めっき膜 236を形成させてもよい （第 14図 （B) ) 。 形 成されるメツキの種類としては銅、 ニッケル、 金、 銀、 亜鉛、 鉄などがある。 電気特性、 経済性、 また、 後程で形成されるビルドアップである導体層は主に 銅であることから、 銅を用いるとよい。 その厚みは 0. 01〜5. の範 囲で行うのがよい。 0. 01 /xm未満では、全面にめっき膜を形成できず、 5. 0 zmを越えるとエッチングで除去し難くなつたり、 位置決めマークが埋まつ てしまし、 認識できない。 望ましい範囲は、 0. 1〜3. O /zmである。 スパ ッタ、 蒸着で形成することもできる。
(6) その後、 レジス ト 235 αを施し、 ノ ッド 224に対応するパターン 2 39 a及び位置決めマーク 239 bの描かれたマスク 239を載置する （第 1 4図 （C) ) 。 このマスク 235の位置決めは、 リング状に描かれた位置決め マーク 239 b内に、 コア基板 230側の位置決めマーク用通孔 231 aが入 るように、 上方から光を当て、 カメラ 289により位置決めマーク 231から の反射光を撮像しながら行う。 第 2実施形態では、 位置決めマーク 231上も 銅めつき膜 236が形成されているため、 反射光がレジスト 235 αを透過し 易く、 基板とマスクの位置合わせが容易にできる。
(7) 露光、 現像して I Cチップのパッド 224の上部に開口を設けるように メツキレジスト 235を形成し、 電解メツキを施して電解めつき膜 237を設 ける （第 14図 （D) ) 。 メツキレジスト 235を除去した後、 メツキレジス 卜 235下の無電解めつき膜 236、 金属膜 233を除去することで、 I Cチ ップのパッド 224上にトランジシヨン層 238を、 また、 凹部 231 aに位 置決めマーク 231を形成する （第 14図 （E) ) 。
(8) 次に、 基板にエッチング液をスプレイで吹きつけ、 トランジシヨン層 2 38の表面をエッチングすることにより粗化面 238ひを形成する （第 1 5図
(A) 参照） 。 無電解めつきや酸化還元処理を用いて粗化面を形成することも できる。
( 9 ) 上記工程を経た基板に、 第 1実施形態と同様の熱硬化樹脂シートを真空 圧着ラミネートし、 層間樹脂絶縁層 250を設ける （第 1 5図 （B) 参照） 。
(1 0) 次に、 層間樹脂絶縁層 250を透過させてカメラ 280により位置決 めマーク 231を撮像することで位置合わせを行い、 波長 10. 4 /xmの CO 2ガスレーザにて、 ビーム径 5mm、 パルス幅 5. 0 μ秒、 マスクの穴径 0. 5 mm, 1ショットの条件で、 層間樹脂絶縁層 250に直径 80 μ mのバイ了 ホール用開口 248を設ける （第 1 5図 （C) 参照） 。
(1 1) 次に、 層間樹脂絶縁層 250の表面を粗化し、 粗化面 250 αを形成 する （第 1 5図 （Ε) 参照） 。
(1 2) 次に、 金属膜 252を層間樹脂絶縁層 250の表面に形成する （第 1 6図 （Α) 参照） 。
(1 3) 上記処理を終えた基板 230に、 市販の感光性ドライフィルム 254 ctを貝占り付け、 パッドに対応するパターン 253 a及び位置決めマーク 253 bの描かれたフォトマスクフィルム 253を載置する。 フォトマスクフィルム 253載置前のコア基板 230の平面図を第 20図 （A) に、 フォトマスクフ イルム 253を載置した状態を第 20図 （B) に示す。 このマスク 253の位 置決めは、 リング状に描かれた位置決めマーク 253 bに、 コア基板 230側 の位置決めマーク 231が入るにように、 上方から光を当て、 カメラ 289に より位置決めマーク 231からの反射光を撮像しながら行う。 第 2実施形態で は、 位置決めマーク 231上にめっき膜 237が形成されているため、 反射光 が層間樹脂絶縁層 250及びフィルム 254 αを透過し易く、 位置決めを正確 に行える。 なお、 上述したように位置決めマーク 231を構成する銅めつき膜 237に対して粗化処理を施したが、 表面の反射率を高めるため、 この粗化処 理を行わないことも、 或いは、 粗化処理を行った後、 薬液、 レーザ等で表面の 平滑化処理を行うことも可能である。
(14) 、 その後、 10 Om jZcm2で露光してから、 0. 8 %炭酸ナトリウ ムで現像処理し、 厚さ 1 5 μ mのめつきレジスト 254を設ける （第 1 6図
(C) ) 。
(15) 次に、 第 1実施形態と同様の条件で電解めつきを施して、 厚さ 1 5 μ mの電解めつき膜 256を形成する （第 1 6図 （D) 参照） 。
(16) めっきレジスト 254を 5%N a OHで剥離除去した後、 そのめつき レジスト下の金属層 252をエッチングにて溶解除去し、 金属層 252と電解 めっき膜 256からなる厚さ 16 μπιの導体回路 258及びバイァホール 26 0を形成し、エッチング液によって、粗化面 258 α, 260 αを形成する （第 1 7図 （Α) 参照） 。
(1 7) 次いで、 上記 （6) 〜 （12) の工程を、 繰り返すことにより、 さら に上層の層間樹脂絶縁層 350及び導体回路 358 (バイァホール 360を含 む） を形成する （第 1 7図 （Β) 参照） 。
(18) 次に、 基板 230に、 第 1実施形態と同様のソルダーレジスト組成物 を 20 μπιの厚さで塗布し、 乾燥処理を行った後、 フォトマスクをソルダーレ ジスト層 270に密着させて露光し、 DMTG溶液で現像処理し、 200 ϋηι の直径の開口 271を形成する （第 1 7図 （C) 参照） 。
(19) 次に、 ソルダーレジスト層 （有機樹脂絶縁層） 270を形成した基板 を無電解ニッケルめっき液に浸漬して、 開口部 271に厚さ 5 μπιのニッケル めっき層 272を形成する。 さらに、その基板を、無電解めつき液に浸漬して、 ニッケルめっき層 2 7 2上に厚さ 0 . 0 3 /x mの金めつき層 2 7 4を形成する ことで、導体回路 3 5 8に半田パッド 2 7 5を形成する（第 1 7図（D)参照）。 ( 2 0 ) この後、 ソルダーレジスト層 2 7 0の開口部 2 7 1に、 はんだペース トを印刷して、 2 0 0 °Cでリフローすることにより、 B G A 2 7 6を形成する。 これにより、 I Cチップ 2 2 0を内蔵し、 B G A 2 7 6を有する多層プリント 配線板 2 1 0を得ることができる （第 1 8図参照） 。 8 0八の代ゎりに？〇
(導電性接続ピン） を配設してもよレ、。
[第 2実施形態の第 1改変例]
引き続き、 本発明の第 2実施形態の第 1改変例に係る多層プリント配線板に ついて、 第 2 1図を参照して説明する。
上述した第 2実施形態では、多層プリント配線板内に I Cチップを収容した。 これに対して、 第 2実施形態の第 1改変例では、 多層プリント配線板内に I C チップ 2 2 0を収容すると共に、 表面に I Cチップ 3 2 0を載置してある。 內 蔵の I Cチップ 2 2 0としては、 発熱量の比較的小さいキヤシュメモリが用い られ、 表面の I Cチップ 3 2 0としては、 演算用の C P Uが載置されている。 この第 2実施形態の第 1改変例においては、 コア基板 2 3 0のスルーホール 3 3 6を構成する貫通孔 3 3 5力 コア基板の位置決めマーク 2 3 1を基準と して形成されている。
[第 3実施形態]
続いて、 本発明の第 3実施形態に係る多層プリント配線板の構成について、 多層プリント配線板 4 1 0の断面を示す第 2 6図を参照して説明する。
第 2 6図に示すように多層プリント配線板 4 1 0は、 I Cチップ 4 2 0を収 容するコァ基板 4 3 0と、 層間樹脂絶縁層 4 5 0、 層間樹脂絶縁層 5 5 0とか らなる。 層間樹脂絶縁層 4 5 0には、 バイァホール 4 6 0および導体回路 4 5 8が形成され、 層間樹脂絶縁層 5 5 0には、 バイァホール 5 6 0および導体回 路 5 5 8が形成されている。
I Cチップ 4 2 0には、 I C保護膜 （パッシベーシヨン +ポリイミ ド） 4 2 2が被覆され、 該 I C保護膜 4 2 2の開口内に入出力端子を構成するアルミ二 ゥム製のダイパッド 4 2 4が配設されている。 ダイパッド 4 2 4の表面には、 酸化被膜 4 2 6が形成されている。 ダイパッド 4 2 4上には、 トランジシヨン 層 4 3 8が形成され、 ダイパッド 4 2 4とトランジシヨン層 4 3 8との接触面 の酸化被膜 4 2 6は除去されている。
層間樹脂絶縁層 5 5 0の上には、 ソルダーレジスト層 4 7 0が配設されてい る。 ソルダーレジスト層 4 7 0の開口部 4 7 1下の導体回路 5 5 8には、 図示 しないドータボード、 マザ一ボード等の外部基板と接続するための半田バンプ 4 7 6、 又は、 図示しない導電性接続ピンが設けられている。
本実施形態の多層プリント配線板 4 1 0では、 コア基板 4 3 0に I Cチップ 4 2 0を予め内蔵させて、 I Cチップ 4 2 0のダイパッド 4 2 4にはトランジ シヨン層 4 3 8を配設させている。 このため、 バイァホールを形成する際のァ ライメントが行い易く、 ダイパッドピッチ 1 5 0 μ πι以下、 パッドサイズ 2 0 μ ηι以下でもビルドアップ層が安定して形成できる。 トランジシヨン層を形成 させていないダイパッドのままで、 フォトエッチングにより層間絶縁層のバイ ァホ一ルを形成させると、 バイァホール径がダイパッド径よりも大きいと、 ノく ィァホール底残査除去、 層間樹脂絶縁層表面粗化処理として行うデスミァ処理 時にダイパッド表面の保護層であるポリイミ ド層を溶解、 損傷する。 一方、 レ 一ザの場合、 バイァホール径がダイパッド径より大きいときには、 ダイパッド 及びパシベーシヨン、 ポリミ ド層 （I Cの保護膜） がレーザによって破壊され る。 更に、 I Cチップのパッドが非常に小さく、 バイァホール径がダイパッド サイズより大きくなると、 フォトエツチング法でも、 レーザ法でも位置合わせ が非常に困難であり、 ダイパッドとバイァホールとの接続不良が多発する。 これに対して、 ダイパッド 4 2 4上にトランジシヨン層 4 3 8を設けること で、 ダイパッドピッチ 1 5 0 / m以下、 ノ、。ッドサイズ 2 0 μ m以下になっても ダイパッド 4 2 4上にバイァホール 4 6 0を確実に接続させることができ、 ノ、。 ッド 4 2 4とバイァホール 4 6 0との接続性や信頼性を向上させる。 更に、 I Cチップのパッド上により大きな径のトランジション層を介在させることで、 デスミャ、めっき工程などの後工程の際に、酸やエッチング液に浸漬させたり、 種々のァニール工程を経ても、ダイパッド及び I Cの保護膜（パシベーシヨン、 ポリミ ド層） を溶解、 損傷する危険がなくなる。
また、 アルミニウム製のダイパッド 4 2 4の表面に形成された酸化被膜 4 2 6力 ダイパッド 4 2 4とトランジシヨン層 4 3 8との接触面において、 後述 する酸化被膜除去処理により除去されているため、 ダイパッド 4 2 4の電気抵 抗を下げ、 導電性を高めることが可能となる。
引き続き、 第 2 6図を参照して上述した多層プリント配線板の製造方法につ いて、 第 2 2図〜第 2 7図を参照して説明する。
( 1 ) 先ず、 ガラスクロス等の心材にエポキシ等の樹脂を含浸させたプリプレ グを積層した絶縁樹脂基板（コア基板） 4 3 0を出発材料とする（第 2 2図（A) 参照） 。 次に、 コア基板 4 3 0の片面に、 ザダリ加工で I Cチップ収容用の凹 部 4 3 2を形成する （第 2 2図 （B ) 参照） 。
( 2 ) その後、 凹部 4 3 2に、 印刷機を用いて接着材料 4 3 4を塗布する。 こ のとき、 塗布以外にも、 ポッティングなどをしてもよレ、。 次に、 I Cチップ 4 2 0を接着材料 4 3 4上に載置する。 I Cチップ 4 2 0には、 I C保護膜 レ ッシベーシヨン +ポリイミ ド） 4 2 2が被覆され、 I C保護膜 4 2 2の開口内 に入出力端子を構成するダイパッド 4 2 4が配設されている。 また、 ダイパッ ド 4 2 4の表面は酸化被膜 4 2 6に覆われている （第 2 2図 （C ) 参照） 。 こ こで、 I Cチップ 4 2 0のダイパッド 4 2 4部分を拡大した説明図を第 2 7図 (A) に示す。
( 3 ) そして、 I Cチップ 4 2 0の上面を押す、 もしくは叩いて凹部 4 3 2内 に完全に収容させる （第 2 2図 （D ) 参照） 。 これにより、 コア基板 4 3 0を 平滑にすることができる。
( 4 ) 次に、 I Cチップ 4 2 0を収容させたコア基板 4 3 0を真空状態にした スパッタリング装置内に入れ、 スパッタリングガスとして不活性ガスであるァ ルゴンを用い、 ダイパッド 4 2 4表面の露出している酸化被膜 4 2 6をターゲ ットにして逆スパッタリングを行い、露出した酸化被膜 4 2 6を除去させる（第 2 3図 （A) 参照） 。 ここで、 I Cチップ 4 2 0のダイパッド 4 2 4部分を拡 大した説明図を第 2 7図 （B ) に示す。 これにより、 ダイパッド 4 2 4の電気 抵抗を下げ、 導電性を高めることが可能となり、 かつトランジシヨン層との密 着性が向上する。 ここでは、 酸化被膜除去処理として逆スパッタを用いたが、 逆スパッタ以外にもプラズマ処理を用いることもできる。 プラズマ処理で行う 場合は、 基板を真空状態にした装置内に入れ、 酸素、 あるいは、 窒素、 炭酸ガ ス、 四フッ化炭素中でプラズマを放出させて、 ダイパッド表面の酸化被膜を除 去させる。 更に、 逆スパッタ、 プラズマ処理以外にも、 ダイパッ ド表面を酸に より処理し、 酸化被膜を除去することも可能である。 酸化被膜除去処理には、 燐酸を用いることが好適である。 ここでは、 酸化皮膜を除去しているが、 ダイ パッドに防鲭用の窒化膜等の皮膜が形成されている際にも、 電気導電性を高め るため除去処理を行うことが好適である。
( 5 ) その後、 連続的に同じ装置を用い、 I Cチップを酸素雰囲気に晒すこと なく、 コア基板 4 3 0の全面に C r及び C uをターゲットにしたスパッタリン グを行い、全面に導電性の金属膜 4 3 3を形成させる （第 2 3図 （B )参照） D 金属膜 4 3 3としては、 スズ、 クロム、 チタン、 ニッケル、 亜鉛、 コノくノレト、 金、 銅などの金属を 1層以上形成させるものがよレ、。 厚みとしては、 0 . 0 0 ：!〜 2 . 0 /i mの間で形成させるのがよい。 特に、 0 . 0 1〜1 . 0 i mが望 ましい。 クロムの厚みは、 スパッタ層にクラックが入らず、 かつ銅スパッタ層 との密着が十分とれる厚みにする。 第 3実施形態では、 被膜除去と、 トランジ シヨン層の最下層 （金属膜） 4 3 3の形成とを、 同一の装置で連続して非酸素 雰囲気中で行うため、 パッド表面に酸化皮膜が再び形成されることがなく、 I Cチップのダイパッ ド 4 2 4と トランジシヨン層 4 3 8との間の導電性を高め ることが可能となる。
金属膜 4 3 3上に、 無電解めつき、 電解めつき、 もしくは、 その複合めつき により、 めっき膜 4 3 6を形成させてもよい （第 2 3図 （C ) 参照） 。 形成さ れるメツキの種類としては銅、 ニッケル、 金、 銀、 亜鉛、 鉄などがある。 電気 特性、 経済性、 また、 後程で形成されるビルドアップである導体層は主に銅で あることから、 銅を用いるとよレ、。 その厚みは 0 . 0 1〜5 μ mの範囲で行う のがよい。 特に、 0 . 1〜3 μ πιが望ましい。 スパッタ、 蒸着で形成すること もできる。 なお、 望ましい第 1薄膜層と第 2薄膜層との組み合わせは、 クロム —銅、 クロム一ニッケル、 チタン一銅、 チタン一ニッケルなどである。 金属と の接合性や電気伝達性という点で他の組み合わせよりも優れる。
( 6 ) その後、 レジス トを塗布、 あるいは、 感光性フィルムをラミネートし、 露光、 現像して I Cチップ 4 2 0のパッドの上部に開口を設けるようにメツキ レジスト 4 3 5を設け、電解めつき膜 4 3 7を設ける （第 2 3図 （D )参照）。 電解めつき膜 4 3 7の厚みは 1〜2 0 /z m程度がよい。 メツキレジスト 4 3 5 を除去した後、 メツキレジスト 4 3 5下の無電解めつき膜 4 3 6、 金属膜 4 3 3をエッチングで除去することで、 I Cチップのパッド 4 2 4上にトランジシ ョン層 4 3 8を形成する （第 2 4図 （A) 参照） 。 また、 I Cチップ 4 2 0の ダイパッド 4 2 4部分を拡大した説明図を第 2 7図 （C ) に示す。
ここでは、 メツキレジストにより トランジシヨン層 4 3 8を形成したが、 無 電解めつき膜 4 3 6の上に電解めつき膜 4 3 7を均一に形成した後、 エツチン グレジス トを形成して、 露光、 現像してトランジシヨン層以外の部分の金属を 露出させてエッチングを行い、 I Cチップ 4 2 0のダイパッド 4 2 4上にトラ ンジシヨン層 4 3 8を形成させることも可能である。 この場合、 電解めつき膜 4 3 7の厚みは 1〜2 0 mの範囲がよレ、。 それより厚くなると、 エッチング の際にアンダー力ットが起こってしまレ、、 形成されるトランジシヨン層とバイ ァホールとの界面に隙間が発生することがあるからである。
( 7 ) 次に、 基板にエッチング液をスプレイで吹きつけ、 トランジシヨン層 4 3 8の表面をエッチングすることにより粗化面 4 3 8 αを形成する （第 2 4図 ( Β ) 参照） 。 無電解めつきや酸化還元処理を用いて粗化面を形成することも できる。
( 8 ) 上記工程を経た基板に、 第 1実施形態と同様に熱硬化型樹脂シートを真 空圧着ラミネートし、層間榭脂絶縁層 4 5 0を設ける （第 2 4図 （C)参照）。
( 9 ) 次に、 C〇2ガスレーザにて層間樹脂絶縁層 4 5 0にバイァホール用開 口 4 4 8を設ける （第 2 4図 （D ) 参照） 。 その後、 クロム酸、 過マンガン酸 などの酸化剤を用いて開口 4 4 8内の樹脂残りを除去してもよレ、。 ダイパッド 4 2 4上に銅製のトランジション層 4 3 8を設けることで、 バイァホールを形 成する際のァライメントをし易くし、 ダイパッド 4 2 4上にバイァホールを確 実に接続させ、 パッドとバイァホールとの接続性や信頼性を向上させる。 これ により、 ビルドアップ層が安定して形成できる。 I Cチップのパッド上により 大きな径のトランジシヨン層を介在させることで、 バイァホール底残查除去、 層間樹脂絶縁層表面粗化処理として行うデスミァ処理時、 めっき工程などの後 工程の際に、酸ゃェッチング液に浸漬させたり、種々のァニール工程を経ても、 ダイパッ ド 4 2 4及び I Cの保護膜 （パシベーシヨン、 ポリミ ド層） 4 2 2を 溶解、 損傷する危険がなくなる。 なお、 ここでは、 過マンガン酸を用いて樹月旨 残さを除去したが、 酸素プラズマを用いてデスミア処理を行うことも可能であ る。
(1 0) 次に、 層間樹脂絶縁層 450の表面を粗化し、 粗化面 450 αを形成 する （第 25図 （Α) 参照） 。 なお、 この粗ィ匕工程は省略することもできる。
(1 1) 次に、 層間樹脂絶縁層 450の表面にパラジウム触媒を付与した後、 無電解めつき液に基板を浸漬し、 無電解めつき膜 4 5 2を層間樹脂絶縁層 45 0の表面に形成する （第 2 5図 （Β) 参照） 。
(1 2) 上記処理を終えた基板 430に、 市販の感光性ドライフィルムを貼り 付け、 クロムガラスマスクを載置して、 4 Om jZcm2で露光した後、 0. 8% 炭酸ナトリゥムで現像処理し、厚さ 25 zmのめつきレジスト 4 54を設ける。 次に、 第 1実施形態と同様の条件で電解めつきを施して、 厚さ 1 8 /zmの電解 めっき膜 4 56を形成する （第 25図 （C) 参照） 。
(1 3) めっきレジスト 454を 5%N a OHで剥離除去した後、 そのめつき レジスト下の無電解めつき膜 452をエッチングにて溶解除去し、 無電解めつ き膜 45 2と電解めつき膜 456からなる厚さ 1 6 mの導体回路 458及び バイァホール 460を形成し、 エッチング液によって、 粗ィ匕面 4 58 α、 46 Ο αを形成する （第 2 5図 （D) 参照） 。 以降の工程は、 上述した第 1実施形 態の （1 3) 〜 （1 7) と同様の工程であるため説明を省略する。
[第 3実施形態の第 1改変例]
引き続き、 本発明の第 3実施形態の第 1改変例に係る多層プリント配線板に ついて、 第 28図及び第 2 9図を参照して説明する。 第 28図は、 多層プリン ト配線板 5 1 0の断面を示し、 第 29図は、 ダイパッド 424部分を拡大して 示す図であって、 第 2 9図 （Α) は、 酸化被膜除去処理される前の状態を示す 図、 第 2 9図 （Β) は、 酸化膜除去処理後の状態を示す図、 第 2 9図 （C) は、 ダイパッド 4 24上にトランジシヨン層 43 8を形成した後を示す図である。 上述した第 3実施形態では、 BG Αを配設した場合で説明した。 第 3実施形 態の第 1改変例では、 第 3実施形態とほぼ同様であるが、 第 2 8図に示すよう に導電性接続ピン 4 9 6を介して接続を取る PG A方式に構成されている。 第 3実施形態の第 1改変例の製造方法では、 第 2 9図 （B) に示すようにダ ィパッ ド 4 2 4の酸化被膜 4 2 6の一部分を逆スハツタ、 ブラズマ処理、 酸処 理のいずれかの酸化膜除去処理を施して除去する。 その後、 第 2 9図 （C ) に 示すようにダイバッ ド 4 2 4上に、 金属膜 4 3 3及び無電解めつき膜 4 3 6、 電解めつき膜 4 3 7からなるトランジション層 4 3 8を形成させる。 これによ り、 第 3実施形態と同様にダイハッ ド 4 2 6の電気抵抗を下げ、 導電性を高め ることが可能となる。
[比較例]
皮膜除去を行わない以外は、 第 3実施形態と同じように卜ランジシヨン層を 形成して多層プリント配線板を得た。
試験結果
第 3実施形態と比較例の多層アリ ン 卜配線板を 1 ) 断面状態、 ' 抵抗測定 値、 3 ) 信頼性試験後の断面状態、 4 ) 抵抗測定値の計 4項目について評価を 行った結果を第 3 0図中の図表に示す。
1 ) 断面状態
トランジシヨン層を形成した後、 断面をし刃断して、 パッド上の酸化膜の有無 について、 顕微鏡 （X 1 0 0 ) で観察した。
2 ) 抵抗測定値
卜ランジション層形成後に、 接続抵抗を測定した。 測定した数値は、 2 0力 所を測定した平均である。
3 ) 信頼性試験後の断面状態
多層ブ'リン卜配線板形成後に、 ヒー卜サイクル試験 （ （1 3 O C/ 3分） (― 6 0。CZ 3分）を 1サイクルと して 1 0 0 0サイクル実施した） 了後 断面を切断して、 バッド上の酸化皮膜の有無、 及び、 卜ランジシヨ
の有無について、 顕微鏡 （X 1 0 0 ) で観察した。
4 ) 信頼性試験後の抵抗測定値
多層ブリ ン ト配線板形成後に、 ヒートサイクル試験 （ （1 3 0でノ3分） + (― 6 0 °CZ 3分）を 1サイクルとして 1 0 0 0サイクル実施した）終了後に、 接続抵抗を測定した。 測定した数値は、 2 0力所を測定した平均である。 第 3 0図中の図表に示すように、 第 3実施形態の多層プリン卜配線板は、 酸 化膜もなく、 接続抵抗値も小さいので、 電気的な接続に問題を生じることがな かった。 また、 信頼性試験後も劣化が少なかった。 ちなみに、 ヒートサイ クル 試験を 2 0 0 0サイクル繰り返した後も、 それほど抵抗値の増加は見られなか つた。
比較例は、 酸化膜が残り、 接続抵抗値も大きレ、 場合によって全く電気的接 続が取れない箇所も見受けられた.:， 信頼性試験後は更にその傾向が顕著に現れ た。

Claims

請 求 の 範 囲
1 . 基板上に層間絶縁層と導体層とが繰り返し形成され、該層間絶緣層には、 バイァホールが形成され、 該バイァホールを介して電気的接続される多層フリ ン 卜配線板において、
前記基板には、 電子部品が内蔵されていることを特徴とする多層フ リ ン ト配 a泉板。
2 . 表面に電子部品が実装されていることを特徴とする請求項 1に記載の多 層フ リ ン 卜配線板。
： . 前記基板には、 外部基板と接続する端子が配設されていることを特徴と すろ ¾求項 1または 2に記載の多層ブリン卜配線板。
4 . 基板上に層間絶緣層と導体層とが繰り返し形成され、 J亥層問絶緣層には、 バイァホールが形成され、 該バイァホールを介して電気的接続される多層フリ ン 卜配線板において、
前記基板には、 電子部品が内蔵され、
前記該電子部品のパッド部分には、 最下層の層問絶縁層のバイァホールと接 続するための卜ランジション層が形成されていることを特徴とする多層ブ'リン 卜配線板。
5 . 前記基板は、 パッケージ基板であることを特徴とする詰求項 1〜 4に記 載の多層ブ'リン卜配線板。
6 . 電子部品が内蔵された基板上に層間樹脂絶綠層と導体層とが繰り返し形 成される多層プリン 卜配線板において、
前記該電子部品のパッ ド部分には、 最下層の層間樹脂絶縁層のバイァホール と接続するためのトランジション層が少なくとも 2層で形成されていることを 特徴とする多層プリ ン ト配線板。
7 . 前記トランジシヨン層の幅は、 バッ ドの幅の 1 . 0〜3 0倍であること を特徴とする請求項 6の多層ブリント配線板。
8 . 電子部品が内蔵された基板上に層間樹脂絶縁層と導体層とが繰り返し形 成される多層プリント配線板において、
前記該電子部品のパッ ド部分には、 最下層の層間樹脂絶縁層のバイァホール と接続するためのトランジシヨン層が第 1薄膜層、 第 2薄膜層、 厚付け層で形 成されていることを特徴とする多層ブリント配線板。
9. 前記第 1薄膜層は、 スズ、 クロム、 チタン、 ニッケル、 亜鉛、 コバルト、 金、 銅の中から選ばれる 1種類以上であることを特徴とする請求項 8に記載の 多層ブリ ン卜配線板。
δ 1 0. 前記第 2薄膜層は、 ニッケル、 銅、 金、 銀の中から選ばれる 1種類以 上であることを特徴とする請求項 8に記載の多層プリン 卜配線板。
1 1. 電子部品が内蔵された基板上に層間樹脂絶縁層と導体層とが繰り返し 形成される多層プリ ン卜配線板において、
少なく とも （a ) 〜 （c) を経て、 電子部品上に卜ランジシヨ ン層を形成さ0 せる多層プリン卜配線板の製造方法：
( a ) 前記電子部品が埋め込まれた基板の全面に第 1薄膜層、 第 2薄膜層を形 成する工程、
(b) 前記薄膜層上にレジス 卜を施して、 レジス 卜の非形成部に厚付け層を形 成する工程
( c ) エッチングにより薄膜層を除去する工程。
1 2. 前記第 1薄膜層は、 スパッタ、 蒸着のいずれかで行われる請求項 1 1 に記載の多層プリン卜配線板の製造方法。
1 3. 前記第 2薄膜層は、 スバッタ、 蒸着、 無電解めつきのいずれかで行わ れる請求項 1 1に記載の多層フ リ ン 卜配線板の製造方法。
1 4. 基板上に層間絶縁層と導体層とを繰り返し形成し、 該層問絶緣層にパ ィァホールを形成し、 該バイァホールを介して電気的接続させる多層フリ ン 卜 配線板の製造方法であって、 少なくとも以下の （a) 〜 （c) 工程を備えるこ とを特徴とする多層プリント配線板の製造方法：
( a ) 前記基板に電子部品を収容する工程；
(b) 前記電子部品の位置決めマークに基づき、 前記基板に位置決めマークを 形成する工程；
(c ) 前記基板の位置決めマークに基づき加工若しくは形成を行う工程。
1 5. 基板上に層間絶縁層と導体層とを繰り返し形成し、 該層間絶縁層にノ < ィァホールを形成し、 該バイァホールを介して電気的接続させる多層プリ ン卜 配線板の製造方法であって、 少なくとも以下の （a) 〜 （d) 工程を備えるこ とを特徴とする多層ブリン卜配線板の製造方法：
( a ) 前記基板に電子部品を収容する工程；
(b) 前記電子部品の位置決めマークに基づき、 前記基板に位置決めマークを レーザで形成する工程；
( c ) 前記基板の位置決めマークに金属膜を形成する工程；
( d) 前記基板の位置決めマークに基づき加工若しくは形成を行う工程。
1 6. 基板上に層間絶縁層と導体層とを繰り返し形成し、 該層間絶緣層にバ ィァホールを形成し、 該バイァホールを介して電気的接続させる多層フ リ ン 卜 配線板の製造方法であって、 少なくとも以下の （a ) 〜 （ e ) 工程を備えるこ とを特徴とする多層フリ ン卜配線板の製造方法：
( a ) 前記基板に電子部品を収容する工程；
( b ) 前記電子部品の位置決めマークに基づき、 前記基板に位置決めマークを レーザで形成する工程；
( c ) 前記基板の位置決めマークに金属膜を形成する工程。
( d) 前記基板に層間絶縁層を形成する工程；
( e ) 前記基板の位置決めマークに基づき前記層間絶縁層にバイァホール用開 口を加工若しくは形成する工程。
1 7. 基板上に層間絶縁層と導体層とを繰り返し形成し、 該層間絶緣層にバ ィァホールを形成し、 該バイァホールを介して電気的接続させる多層ブリ ン 卜 配線板の製造方法であって、 少なくとも以下 （a ) 〜 （ e ) の工程を備えるこ とを特徴とする多層ァリン卜配線板の製造方法：
( a ) 前記基板に電子部品を収容する工程；
( b ) 前記電子部品のダイバッドの表面の被膜を除去する工程；
( c ) 前記ダイバッ ド上に、 最下層の層間絶縁層のバイァホールと接続させる ためのトランジシヨン層を形成する工程；
( d ) 前記基板上に、 層間絶縁層を形成する工程；
( e ) 前記層間絶縁層に、 導体回路及び卜ランジショ ン層に接続するバイァホ ールを形成する工程。
1 8. 前記被膜除去を、 逆スパッタ、 プラズマ処理のいずれかで行うことを 特徴とする請求項 1 7に記載の多層プリント配線板の製造方法。
1 9 . 前記被膜除去と、 卜ランジシヨン層の最下層の形成とを、 非酸素雰囲 気中で行うことを特徴とする請求項 1 8の多層ブリン卜配線板の製造方法。
2 0 . 基板上に層間絶縁層と導体層とが繰り返し形成され、 該層間絶縁層に は、 バイァホールが形成され、 該バイァホールを介して電気的接続される多層 プリン卜配線板において、
前記基板には、 電子部品が内蔵され、
前記電子部品のダイバッ ド上には、 最下層の層間絶縁層のバイァホールと接 続させるための卜ランジション層が形成され、
前記ダイパッドの表面の被膜が除去されていることを特徴とする多層プリン 卜配線板。
PCT/JP2001/000177 2000-02-25 2001-01-12 Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche WO2001063991A1 (fr)

Priority Applications (14)

Application Number Priority Date Filing Date Title
US10/181,682 US6909054B2 (en) 2000-02-25 2001-01-12 Multilayer printed wiring board and method for producing multilayer printed wiring board
DE60128656T DE60128656T2 (de) 2000-02-25 2001-01-12 Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
EP01900747A EP1259103B1 (en) 2000-02-25 2001-01-12 Multilayer printed wiring board and method for producing multilayer printed wiring board
KR1020027011073A KR100890534B1 (ko) 2000-02-25 2001-01-12 다층프린트배선판 및 다층프린트배선판의 제조방법
US10/793,515 US7435910B2 (en) 2000-02-25 2004-03-04 Multilayer printed circuit board
US11/757,750 US7842887B2 (en) 2000-02-25 2007-06-04 Multilayer printed circuit board
US12/034,581 US7888606B2 (en) 2000-02-25 2008-02-20 Multilayer printed circuit board
US12/034,586 US7884286B2 (en) 2000-02-25 2008-02-20 Multilayer printed circuit board
US12/034,572 US7888605B2 (en) 2000-02-25 2008-02-20 Multilayer printed circuit board
US12/103,414 US8186045B2 (en) 2000-02-25 2008-04-15 Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US12/273,939 US8079142B2 (en) 2000-02-25 2008-11-19 Printed circuit board manufacturing method
US12/571,973 US8438727B2 (en) 2000-02-25 2009-10-01 Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US12/572,000 US8046914B2 (en) 2000-02-25 2009-10-01 Method for manufacturing multilayer printed circuit board
US13/234,721 US8453323B2 (en) 2000-02-25 2011-09-16 Printed circuit board manufacturing method

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2000-49121 2000-02-25
JP2000049121 2000-02-25
JP2000-73558 2000-03-16
JP2000073558 2000-03-16
JP2000-78206 2000-03-21
JP2000078206 2000-03-21
JP2000-105212 2000-04-06
JP2000105212 2000-04-06
JP2000152973 2000-05-24
JP2000-152973 2000-05-24

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US10/181,682 A-371-Of-International US6909054B2 (en) 2000-02-25 2001-01-12 Multilayer printed wiring board and method for producing multilayer printed wiring board
US10181682 A-371-Of-International 2001-01-12
US10/793,515 Continuation US7435910B2 (en) 2000-02-25 2004-03-04 Multilayer printed circuit board

Publications (1)

Publication Number Publication Date
WO2001063991A1 true WO2001063991A1 (fr) 2001-08-30

Family

ID=27531426

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/000177 WO2001063991A1 (fr) 2000-02-25 2001-01-12 Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche

Country Status (8)

Country Link
US (11) US6909054B2 (ja)
EP (6) EP1990831A3 (ja)
KR (2) KR100890534B1 (ja)
CN (1) CN100336426C (ja)
DE (1) DE60128656T2 (ja)
MY (1) MY128015A (ja)
TW (1) TW582192B (ja)
WO (1) WO2001063991A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004001848A1 (en) * 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
US7402457B2 (en) * 2001-09-28 2008-07-22 Siemens Aktiengesellschaft Method for making contact with electrical contact with electrical contact surfaces of substrate and device with substrate having electrical contact surfaces
CN102208383A (zh) * 2010-03-31 2011-10-05 南亚电路板股份有限公司 电路板及其形成方法
US8546922B2 (en) 2010-09-30 2013-10-01 Ibiden Co., Ltd. Wiring board
US8547701B2 (en) 2004-11-26 2013-10-01 Imbera Electronics Oy Electronics module and method for manufacturing the same

Families Citing this family (303)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4186756B2 (ja) * 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
KR100890534B1 (ko) 2000-02-25 2009-03-27 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
KR101093471B1 (ko) 2000-09-25 2011-12-13 이비덴 가부시키가이샤 반도체소자,반도체소자의 제조방법,다층프린트배선판 및 다층프린트배선판의 제조방법
US20050097727A1 (en) * 2001-03-28 2005-05-12 Tomoo Iijima Multi-layer wiring board, method for producing multi-layer wiring board, polishing machine for multi-layer wiring board, and metal sheet for producing wiring board
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
JP2003030250A (ja) * 2001-07-12 2003-01-31 Oki Electric Ind Co Ltd プリント基板設計工数見積りシステムと見積りプログラム
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP4190269B2 (ja) * 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US20070197030A1 (en) * 2002-10-10 2007-08-23 Samsung Electronics Co., Ltd. Center pad type ic chip with jumpers, method of processing the same and multi chip package
US6998328B2 (en) * 2002-11-06 2006-02-14 Irvine Sensors Corp. Method for creating neo-wafers from singulated integrated circuit die and a device made according to the method
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
JP4489411B2 (ja) 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4181510B2 (ja) * 2003-02-28 2008-11-19 日本特殊陶業株式会社 樹脂製配線基板
EP1597757A2 (de) * 2003-02-28 2005-11-23 Siemens Aktiengesellschaft Verbindungstechnik für leistungshalbleiter mit einer der oberflächenkontur folgenden schicht aus elektrisch isolierendem material
KR20060003078A (ko) * 2003-05-09 2006-01-09 마츠시타 덴끼 산교 가부시키가이샤 회로 소자 내장 모듈
TWI246761B (en) * 2003-05-14 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
EP1487019A1 (en) * 2003-06-12 2004-12-15 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing thereof
JP3678239B2 (ja) 2003-06-30 2005-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP2005101506A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品実装体の製造方法、電気光学装置の製造方法、電子部品実装体、電気光学装置
DE10343053A1 (de) * 2003-09-16 2005-04-07 Siemens Ag Elektronisches Bauelement und Anordnung mit einem elektronischen Bauelement
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
JP4516320B2 (ja) * 2004-01-08 2010-08-04 シチズン電子株式会社 Ｌｅｄ基板
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
TWI233323B (en) 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
US7229936B2 (en) * 2004-05-03 2007-06-12 International Business Machines Corporation Method to reduce photoresist pattern collapse by controlled surface microroughening
JP4211674B2 (ja) * 2004-05-12 2009-01-21 セイコーエプソン株式会社 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
CN100531528C (zh) * 2004-05-27 2009-08-19 揖斐电株式会社 多层印刷配线板
TWI280657B (en) * 2004-05-28 2007-05-01 Sanyo Electric Co Circuit device
US20060030069A1 (en) * 2004-08-04 2006-02-09 Chien-Wei Chang Packaging method for manufacturing substrates
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
KR100651124B1 (ko) * 2004-11-08 2006-12-06 삼성전자주식회사 Ｗｂｇａ형 반도체 패키지 및 그 제조방법
DE102004059389B4 (de) * 2004-12-09 2012-02-23 Infineon Technologies Ag Halbleiterbauelement mit Ausgleichsmetallisierung
KR100688769B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
TWI283050B (en) * 2005-02-04 2007-06-21 Phoenix Prec Technology Corp Substrate structure embedded method with semiconductor chip and the method for making the same
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
JP4581759B2 (ja) * 2005-03-14 2010-11-17 セイコーエプソン株式会社 発光装置、画像形成装置および電子機器
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
US7732920B2 (en) * 2005-03-28 2010-06-08 Panasonic Corporation Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US7327006B2 (en) * 2005-06-23 2008-02-05 Nokia Corporation Semiconductor package
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
TWI297941B (en) * 2005-10-13 2008-06-11 Phoenix Prec Technology Corp Semiconductor device with electroless plating metal connecting layer and method for fabricating the same
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP5164362B2 (ja) 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
WO2007069789A1 (ja) * 2005-12-16 2007-06-21 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
JP2007173468A (ja) * 2005-12-21 2007-07-05 Shinko Electric Ind Co Ltd 炭酸ガスレーザによるザグリ加工方法
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
KR100736635B1 (ko) 2006-02-09 2007-07-06 삼성전기주식회사 베어칩 내장형 인쇄회로기판 및 그 제조 방법
TWI310968B (en) * 2006-02-09 2009-06-11 Phoenix Prec Technology Corp Electrically connecting structure of circuit board with semiconductor chip embedded therein
US8012566B2 (en) * 2006-07-12 2011-09-06 Hewlett-Packard Development Company, L.P. Microneedles formed by electroplating and selectively releasing temperature sensitive layers
JP2008085310A (ja) * 2006-08-28 2008-04-10 Clover Denshi Kogyo Kk 多層プリント配線基板
TWI326484B (en) * 2006-09-21 2010-06-21 Advanced Chip Eng Tech Inc Chip package and chip package array
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
TWI335643B (en) * 2006-11-21 2011-01-01 Unimicron Technology Crop Circuit board structure having embedded semiconductor chip and fabrication method thereof
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
KR101281972B1 (ko) * 2006-12-07 2013-07-03 삼성전자주식회사 적층형 인쇄회로 기판
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
AT11664U1 (de) * 2007-02-16 2011-02-15 Austria Tech & System Tech Verfahren zum entfernen eines teilbereichs einer flächigen materialschicht sowie mehrlagige struktur und verwendung hiefür
JP2008218552A (ja) * 2007-03-01 2008-09-18 Nec Corp 電子部品の実装基板および実装方法
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
KR100856209B1 (ko) * 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP4588046B2 (ja) * 2007-05-31 2010-11-24 三洋電機株式会社 回路装置およびその製造方法
JP5263918B2 (ja) * 2007-07-24 2013-08-14 日本電気株式会社 半導体装置及びその製造方法
KR101409648B1 (ko) * 2007-08-31 2014-06-19 삼성전자주식회사 집적회로 패키지 및 그 제조방법
KR101424137B1 (ko) * 2007-09-07 2014-08-04 삼성전자주식회사 리세스부를 갖는 수지기판을 구비하는 반도체 패키지 및그의 제조방법
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
US7851246B2 (en) * 2007-12-27 2010-12-14 Stats Chippac, Ltd. Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device
TW200930173A (en) * 2007-12-31 2009-07-01 Phoenix Prec Technology Corp Package substrate having embedded semiconductor element and fabrication method thereof
KR100895820B1 (ko) * 2008-01-02 2009-05-06 주식회사 하이닉스반도체 반도체 패키지용 회로 기판, 이의 제조 방법 및 이를 갖는반도체 패키지
EP2083443A1 (en) * 2008-01-28 2009-07-29 Phoenix Precision Technology Corporation Carrier board structure with embedded semiconductor chip and fabrication method thereof
JP5510795B2 (ja) * 2008-01-30 2014-06-04 日本電気株式会社 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板
US8234593B2 (en) * 2008-03-07 2012-07-31 Freedom Scientific, Inc. Synchronizing a visible document and a virtual document so that selection of text in the virtual document results in highlighting of equivalent content in the visible document
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2009231818A (ja) * 2008-03-21 2009-10-08 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2009239247A (ja) * 2008-03-27 2009-10-15 Ibiden Co Ltd 多層プリント配線板の製造方法
TWI363585B (en) * 2008-04-02 2012-05-01 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
KR100932938B1 (ko) * 2008-04-24 2009-12-21 삼성모바일디스플레이주식회사 기판 제조방법 및 상기 기판을 구비하는 유기 발광디스플레이 장치
FI123205B (fi) * 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
JP2009290135A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板の製造方法および導電性接合剤
JP5217640B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
JP2009290124A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
US20110073357A1 (en) * 2008-06-02 2011-03-31 Nxp B.V. Electronic device and method of manufacturing an electronic device
JPWO2009147936A1 (ja) * 2008-06-02 2011-10-27 イビデン株式会社 多層プリント配線板の製造方法
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
TWI363411B (en) 2008-07-22 2012-05-01 Advanced Semiconductor Eng Embedded chip substrate and fabrication method thereof
US20100025848A1 (en) 2008-08-04 2010-02-04 Infineon Technologies Ag Method of fabricating a semiconductor device and semiconductor device
KR101109287B1 (ko) * 2008-08-18 2012-01-31 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8334590B1 (en) * 2008-09-04 2012-12-18 Amkor Technology, Inc. Semiconductor device having insulating and interconnection layers
US8114708B2 (en) * 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up
CN102132639A (zh) * 2008-11-06 2011-07-20 揖斐电株式会社 电子部件内置线路板及其制造方法
KR101484786B1 (ko) * 2008-12-08 2015-01-21 삼성전자주식회사 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
JP5026400B2 (ja) * 2008-12-12 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
US8188380B2 (en) * 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8261435B2 (en) * 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8082537B1 (en) * 2009-01-28 2011-12-20 Xilinx, Inc. Method and apparatus for implementing spatially programmable through die vias in an integrated circuit
US7989959B1 (en) 2009-01-29 2011-08-02 Xilinx, Inc. Method of forming stacked-die integrated circuit
FI20095110A0 (fi) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
TWI384603B (zh) * 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
US7901981B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US7902661B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US8187920B2 (en) * 2009-02-20 2012-05-29 Texas Instruments Incorporated Integrated circuit micro-module
US7843056B2 (en) * 2009-02-20 2010-11-30 National Semiconductor Corporation Integrated circuit micro-module
US7898068B2 (en) * 2009-02-20 2011-03-01 National Semiconductor Corporation Integrated circuit micro-module
US7842544B2 (en) * 2009-02-20 2010-11-30 National Semiconductor Corporation Integrated circuit micro-module
US7901984B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US8987868B1 (en) 2009-02-24 2015-03-24 Xilinx, Inc. Method and apparatus for programmable heterogeneous integration of stacked semiconductor die
KR101055509B1 (ko) * 2009-03-19 2011-08-08 삼성전기주식회사 전자부품 내장형 인쇄회로기판
JP5106460B2 (ja) * 2009-03-26 2012-12-26 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
TW201110275A (en) * 2009-05-13 2011-03-16 Seiko Instr Inc Electronic component, manufacturing method for electronic component, and electronic device
FI20095557A0 (fi) * 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
KR101169531B1 (ko) 2009-07-03 2012-07-27 가부시키가이샤 테라미크로스 반도체구성체 및 그 제조방법과 반도체장치 및 그 제조방법
KR101038482B1 (ko) * 2009-07-08 2011-06-02 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US9466719B2 (en) 2009-07-15 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator with back side strain topology
US9029201B2 (en) 2009-07-15 2015-05-12 Silanna Semiconductor U.S.A., Inc. Semiconductor-on-insulator with back side heat dissipation
US9390974B2 (en) 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
US8912646B2 (en) 2009-07-15 2014-12-16 Silanna Semiconductor U.S.A., Inc. Integrated circuit assembly and method of making
US9496227B2 (en) 2009-07-15 2016-11-15 Qualcomm Incorporated Semiconductor-on-insulator with back side support layer
US8400782B2 (en) * 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
TWI528514B (zh) * 2009-08-20 2016-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
DE102009038674B4 (de) * 2009-08-24 2012-02-09 Epcos Ag Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
US20110048777A1 (en) * 2009-08-25 2011-03-03 Chien-Wei Chang Component-Embedded Printed Circuit Board
US8432022B1 (en) 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
KR101113501B1 (ko) * 2009-11-12 2012-02-29 삼성전기주식회사 반도체 패키지의 제조 방법
US8435837B2 (en) * 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
JP5544872B2 (ja) 2009-12-25 2014-07-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8513062B2 (en) 2010-02-16 2013-08-20 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device
JP5115573B2 (ja) * 2010-03-03 2013-01-09 オムロン株式会社 接続用パッドの製造方法
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US20110215450A1 (en) * 2010-03-05 2011-09-08 Chi Heejo Integrated circuit packaging system with encapsulation and method of manufacture thereof
US9015023B2 (en) 2010-05-05 2015-04-21 Xilinx, Inc. Device specific configuration of operating voltage
JP2011253911A (ja) * 2010-06-01 2011-12-15 Shinko Electric Ind Co Ltd 配線基板
KR20110139462A (ko) * 2010-06-23 2011-12-29 삼성전기주식회사 절연수지 조성물 및 이를 이용하여 제조된 인쇄회로기판
US9485546B2 (en) 2010-06-29 2016-11-01 Qualcomm Incorporated Signaling video samples for trick mode video representations
TWI421956B (zh) * 2010-07-13 2014-01-01 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
CN102348324B (zh) * 2010-07-23 2016-02-10 伊姆贝拉电子有限公司 布线图案之间具有馈通导体的电子模块
KR101138542B1 (ko) * 2010-08-09 2012-04-25 삼성전기주식회사 다층 인쇄회로기판의 제조방법
US8421212B2 (en) 2010-09-22 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with active surface heat removal and method of manufacture thereof
JP2012069739A (ja) * 2010-09-24 2012-04-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
US8841171B2 (en) 2010-11-22 2014-09-23 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
US20120126399A1 (en) 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8343808B2 (en) 2010-11-22 2013-01-01 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8927339B2 (en) 2010-11-22 2015-01-06 Bridge Semiconductor Corporation Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
JP2012129452A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置、半導体パッケージおよび半導体装置の製造方法
TWI426584B (zh) * 2010-12-22 2014-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN102024389B (zh) * 2010-12-29 2014-08-27 利亚德光电股份有限公司 Led显示板及led显示器
CN102013218B (zh) * 2010-12-29 2013-07-10 利亚德光电股份有限公司 Led显示板及led显示器
US20120175763A1 (en) * 2011-01-06 2012-07-12 International Business Machines Corporation Integrated circuit packaging including auxiliary circuitry
JP5827476B2 (ja) * 2011-03-08 2015-12-02 株式会社東芝 半導体モジュール及びその製造方法
US8595927B2 (en) * 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
KR101283821B1 (ko) * 2011-05-03 2013-07-08 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
US20130068509A1 (en) * 2011-09-21 2013-03-21 Mosaid Technologies Incorporated Method and apparatus for connecting inlaid chip into printed circuit board
US8963313B2 (en) * 2011-12-22 2015-02-24 Raytheon Company Heterogeneous chip integration with low loss interconnection through adaptive patterning
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US9117730B2 (en) * 2011-12-29 2015-08-25 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
KR101443959B1 (ko) * 2012-01-05 2014-09-29 완-링 유 반도체 패키지 구조 및 그 제작방법
EP2615638A3 (en) * 2012-01-16 2013-09-25 Yu, Wan-Ling Semiconductor Package Structure and Method for Manufacturing The Same
DE102012001346A1 (de) * 2012-01-24 2013-07-25 Giesecke & Devrient Gmbh Verfahren zum Herstellen eines Datenträgers
US8772058B2 (en) * 2012-02-02 2014-07-08 Harris Corporation Method for making a redistributed wafer using transferrable redistribution layers
US20130229777A1 (en) * 2012-03-01 2013-09-05 Infineon Technologies Ag Chip arrangements and methods for forming a chip arrangement
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
JP5903337B2 (ja) * 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8810020B2 (en) * 2012-06-22 2014-08-19 Freescale Semiconductor, Inc. Semiconductor device with redistributed contacts
US10373930B2 (en) * 2012-08-10 2019-08-06 Cyntec Co., Ltd Package structure and the method to fabricate thereof
TWI574355B (zh) * 2012-08-13 2017-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9087847B2 (en) 2012-08-14 2015-07-21 Bridge Semiconductor Corporation Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US8901435B2 (en) 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry
JP5236826B1 (ja) * 2012-08-15 2013-07-17 太陽誘電株式会社 電子部品内蔵基板
DE102012107876A1 (de) * 2012-08-27 2014-02-27 Epcos Ag Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
US8890628B2 (en) 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
US9673162B2 (en) * 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US8664656B1 (en) * 2012-10-04 2014-03-04 Apple Inc. Devices and methods for embedding semiconductors in printed circuit boards
KR102042033B1 (ko) * 2012-10-30 2019-11-08 엘지이노텍 주식회사 칩 실장형 인쇄회로기판 및 그 제조방법
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US9538633B2 (en) * 2012-12-13 2017-01-03 Nvidia Corporation Passive cooling system integrated into a printed circuit board for cooling electronic components
JP5624699B1 (ja) * 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
CN104584210B (zh) 2012-12-21 2017-09-26 松下知识产权经营株式会社 电子部件封装件及其制造方法
US9425122B2 (en) 2012-12-21 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
JP5624697B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
CN104584208B (zh) * 2012-12-21 2018-01-30 松下知识产权经营株式会社 电子部件封装以及其制造方法
JP5708903B2 (ja) * 2013-02-14 2015-04-30 株式会社村田製作所 回路基板およびその製造方法
JP2014167053A (ja) * 2013-02-28 2014-09-11 3M Innovative Properties Co 高熱伝導性プリプレグ、プリプレグを用いた配線板および多層配線板、ならびに多層配線板を用いた半導体装置
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9275925B2 (en) * 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
US9763370B2 (en) * 2013-03-15 2017-09-12 National Technology & Engineering Solutions Of Sandia, Llc Apparatus for assembly of microelectronic devices
DE112013006909T5 (de) * 2013-04-04 2016-01-28 Mitsubishi Electric Corporation Motor -Automatik -Stopp/Neustart -System und Motor -Automatik - Stopp/Neustartverfahren
US9000490B2 (en) 2013-04-19 2015-04-07 Xilinx, Inc. Semiconductor package having IC dice and voltage tuners
WO2014203603A1 (ja) * 2013-06-18 2014-12-24 株式会社村田製作所 樹脂多層基板の製造方法
JP2015026774A (ja) * 2013-07-29 2015-02-05 京セラサーキットソリューションズ株式会社 配線基板の製造方法
KR101863462B1 (ko) * 2013-08-21 2018-05-31 인텔 코포레이션 범프리스 빌드업 층을 위한 범프리스 다이 패키지 인터페이스
CN104427747B (zh) * 2013-08-30 2017-10-10 深南电路有限公司 一种内层埋铜的电路板及其加工方法
US20150380369A1 (en) * 2013-09-30 2015-12-31 Nantong Fujitsu Microelectronics Co., Ltd Wafer packaging structure and packaging method
NL2011575C2 (en) 2013-10-08 2015-04-09 Besi Netherlands B V Method for positioning a carrier with electronic components and electronic component produced with such method.
US9318411B2 (en) 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
CN105934823A (zh) 2013-11-27 2016-09-07 At&S奥地利科技与系统技术股份公司 印刷电路板结构
TWI503902B (zh) * 2013-11-29 2015-10-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US10056294B2 (en) 2013-12-02 2018-08-21 Maxim Integrated Products, Inc. Techniques for adhesive control between a substrate and a die
US9209154B2 (en) 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US9583420B2 (en) * 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
TWI517322B (zh) 2014-02-19 2016-01-11 鈺橋半導體股份有限公司 半導體元件及其製作方法
AT515447B1 (de) * 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US9343434B2 (en) 2014-02-27 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Laser marking in packages
US9589900B2 (en) 2014-02-27 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
CN104902676A (zh) * 2014-03-06 2015-09-09 常熟东南相互电子有限公司 印刷电路板及其制法
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9305874B2 (en) 2014-04-13 2016-04-05 Infineon Technologies Ag Baseplate for an electronic module and method of manufacturing the same
KR102250997B1 (ko) 2014-05-02 2021-05-12 삼성전자주식회사 반도체 패키지
JP2015222753A (ja) * 2014-05-22 2015-12-10 イビデン株式会社 プリント配線板及びその製造方法
US9666522B2 (en) 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
US9721799B2 (en) 2014-11-07 2017-08-01 Advanced Semiconductor Engineering, Inc. Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof
US10079156B2 (en) 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
US9673096B2 (en) * 2014-11-14 2017-06-06 Infineon Technologies Ag Method for processing a semiconductor substrate and a method for processing a semiconductor wafer
US9420695B2 (en) 2014-11-19 2016-08-16 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
US9426891B2 (en) 2014-11-21 2016-08-23 Advanced Semiconductor Engineering, Inc. Circuit board with embedded passive component and manufacturing method thereof
JP6247629B2 (ja) * 2014-12-11 2017-12-13 Ckd株式会社 コイル用シートの製造方法、及びコイルの製造方法
JP6352791B2 (ja) 2014-12-11 2018-07-04 Ckd株式会社 コイル用シート、コイル、及びコイルの製造方法
US10217710B2 (en) 2014-12-15 2019-02-26 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
US9947625B2 (en) 2014-12-15 2018-04-17 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
US9941226B2 (en) * 2014-12-15 2018-04-10 Industrial Technology Research Institute Integrated millimeter-wave chip package
CN105762138B (zh) * 2014-12-15 2019-01-25 财团法人工业技术研究院 整合式毫米波芯片封装结构
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
US10306777B2 (en) * 2014-12-15 2019-05-28 Bridge Semiconductor Corporation Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
TWI649848B (zh) * 2014-12-26 2019-02-01 聯華電子股份有限公司 具有凸塊下層金屬的半導體結構及其製作方法
US10062663B2 (en) 2015-04-01 2018-08-28 Bridge Semiconductor Corporation Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same
US10177130B2 (en) 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
CN109560183B (zh) * 2015-04-29 2020-04-17 光宝光电(常州)有限公司 多层式电路板及发光二极管封装结构
US10109588B2 (en) * 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
US10049970B2 (en) * 2015-06-17 2018-08-14 Samsung Electronics Co., Ltd. Methods of manufacturing printed circuit board and semiconductor package
TWI602482B (zh) * 2015-06-30 2017-10-11 To solder paste embedded electronic components within the circuit board manufacturing method
KR101666757B1 (ko) * 2015-07-13 2016-10-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US10096573B2 (en) * 2015-07-28 2018-10-09 Bridge Semiconductor Corporation Face-to-face semiconductor assembly having semiconductor device in dielectric recess
US9570387B1 (en) * 2015-08-19 2017-02-14 Nxp Usa, Inc. Three-dimensional integrated circuit systems in a package and methods therefor
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US10182499B2 (en) * 2015-11-09 2019-01-15 The University Of Memphis Research Foundation Multilayer additive printed circuit
US9570372B1 (en) 2016-03-24 2017-02-14 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
JP2017183635A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器
WO2018044326A1 (en) * 2016-09-02 2018-03-08 Intel Corporation An apparatus with embedded fine line space in a cavity, and a method for forming the same
CN107809852A (zh) * 2016-09-08 2018-03-16 鹏鼎控股(深圳)股份有限公司 无导线表面电镀方法及由该方法制得的电路板
WO2018063383A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Active package substrate having anisotropic conductive layer
TWI611538B (zh) * 2016-10-25 2018-01-11 旭德科技股份有限公司 封裝載板及其製作方法
US20180166356A1 (en) * 2016-12-13 2018-06-14 Globalfoundries Inc. Fan-out circuit packaging with integrated lid
KR102055593B1 (ko) * 2017-02-03 2019-12-13 삼성전자주식회사 팬-아웃 반도체 패키지
WO2018155089A1 (ja) * 2017-02-23 2018-08-30 株式会社村田製作所 電子部品、電子機器および電子部品の実装方法
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
US11081448B2 (en) * 2017-03-29 2021-08-03 Intel Corporation Embedded die microelectronic device with molded component
JP6741264B2 (ja) 2017-03-31 2020-08-19 国立研究開発法人産業技術総合研究所 ウェハ上のアライメントマークを用いる半導体パッケージの製造方法
US10257925B2 (en) * 2017-04-10 2019-04-09 Tactotek Oy Method for manufacturing an electronic assembly
DE102018108924A1 (de) 2017-06-30 2019-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-Package und Verfahren
US10872864B2 (en) * 2017-06-30 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
KR102459308B1 (ko) * 2017-07-31 2022-10-31 삼성전자주식회사 반도체 패키지의 제조 방법
KR102440119B1 (ko) 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP7085328B2 (ja) 2017-09-29 2022-06-16 日東電工株式会社 配線回路基板、その製造方法および撮像装置
CN107749395B (zh) * 2017-10-30 2020-06-26 武汉新芯集成电路制造有限公司 一种晶圆打标的方法
KR20190075647A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 팬-아웃 반도체 패키지
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
JP7056226B2 (ja) 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
CN110557887B (zh) 2018-05-31 2021-10-12 京东方科技集团股份有限公司 电路对位组件及显示装置
US10340249B1 (en) * 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
TWI682480B (zh) * 2018-09-19 2020-01-11 易華電子股份有限公司 印刷電路板佈線系統
KR102443028B1 (ko) * 2018-11-06 2022-09-14 삼성전자주식회사 반도체 패키지
KR102160035B1 (ko) * 2018-11-06 2020-09-25 삼성전자주식회사 반도체 패키지
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
CN111524873B (zh) 2019-02-01 2022-05-13 台达电子企业管理（上海）有限公司 嵌入式封装模块及其封装方法
KR20210149155A (ko) * 2019-04-08 2021-12-08 나노-디멘션 테크놀로지스, 엘티디. Smt 실장 소켓의 적층 제조를 위한 시스템 및 방법
EP3739618A1 (en) * 2019-05-15 2020-11-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with surface-contactable component embedded in laminated stack
CN114402703A (zh) * 2019-09-25 2022-04-26 京瓷株式会社 印刷布线板以及印刷布线板的制造方法
TWI715214B (zh) * 2019-09-26 2021-01-01 日商京瓷股份有限公司 印刷配線板及印刷配線板之製造方法
CN111564414B (zh) * 2019-12-12 2021-09-24 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法
KR20210076583A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
TWI744805B (zh) * 2020-02-24 2021-11-01 頎邦科技股份有限公司 電路板
JP2022002249A (ja) * 2020-06-19 2022-01-06 キオクシア株式会社 半導体装置およびその製造方法
US11342248B2 (en) * 2020-07-14 2022-05-24 Gan Systems Inc. Embedded die packaging for power semiconductor devices
TWI731776B (zh) * 2020-08-26 2021-06-21 友達光電股份有限公司 電子裝置
US20220312591A1 (en) * 2021-03-26 2022-09-29 Juniper Networks, Inc. Substrate with conductive pads and conductive layers
CN113451259B (zh) * 2021-05-14 2023-04-25 珠海越亚半导体股份有限公司 一种多器件分次嵌埋封装基板及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199886A (ja) * 1997-01-06 1998-07-31 Rohm Co Ltd 半導体装置及びその製造方法
JPH11145174A (ja) * 1997-11-10 1999-05-28 Sony Corp 半導体装置およびその製造方法
WO1999030542A1 (fr) * 1997-12-11 1999-06-17 Ibiden Co., Ltd. Procede de fabrication d'une carte a circuit imprime multicouche
JPH11233678A (ja) * 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
JPH11274734A (ja) * 1998-03-20 1999-10-08 Sony Corp 電子回路装置およびその製造方法

Family Cites Families (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3495324A (en) 1967-11-13 1970-02-17 Sperry Rand Corp Ohmic contact for planar devices
US3775844A (en) 1970-06-25 1973-12-04 Bunker Ramo Method of fabricating a multiwafer electrical circuit structure
US4372996A (en) * 1972-05-09 1983-02-08 Massachusetts Institute Of Technology Method for metallizing aluminum pads of an integrated circuit chip
JPS49131863U (ja) 1973-03-10 1974-11-13
US3909590A (en) * 1975-01-10 1975-09-30 Howmedica Furnace assembly for firing dental products
US4356223A (en) * 1980-02-28 1982-10-26 Nippon Electric Co., Ltd. Semiconductor device having a registration mark for use in an exposure technique for micro-fine working
US4751146A (en) 1985-07-09 1988-06-14 Showa Denko Kabushiki Kaisha Printed circuit boards
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
JPH0258345A (ja) 1988-08-24 1990-02-27 Hitachi Ltd 半導体装置
BE1002529A6 (nl) 1988-09-27 1991-03-12 Bell Telephone Mfg Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
JPH02312296A (ja) 1989-05-26 1990-12-27 Japan Radio Co Ltd 高密度実装モジュールの製造方法
JPH0324786A (ja) 1989-06-22 1991-02-01 Sharp Corp ホトエッチングされる回路基板の位置決め構造
JPH0338084A (ja) 1989-07-04 1991-02-19 Sharp Corp 回路基板の接続方法
JPH0350734A (ja) 1989-07-18 1991-03-05 Seiko Epson Corp 集積回路の製造方法
JPH03101234A (ja) 1989-08-14 1991-04-26 Nec Corp 半導体装置の製造方法
JPH0377327A (ja) 1989-08-19 1991-04-02 Fujitsu Ltd バンプ電極形半導体装置およびその製造方法
US5021016A (en) * 1990-03-05 1991-06-04 Currey Lesley B Outboard motor support
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
JP3091214B2 (ja) 1990-05-11 2000-09-25 株式会社日立製作所 マルチチップ・モジュールの製造方法
JP2785444B2 (ja) 1990-05-16 1998-08-13 松下電器産業株式会社 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JPH04233867A (ja) 1990-06-27 1992-08-21 Xerox Corp サブミクロンの揺動補正を有する光学的走査システム
US5357403A (en) * 1990-06-29 1994-10-18 General Electric Company Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
DE4028776C2 (de) 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
JPH0465832A (ja) 1990-07-06 1992-03-02 Fujitsu Ltd 半導体装置の製造方法
JPH04233258A (ja) 1990-07-23 1992-08-21 Internatl Business Mach Corp <Ibm> 超小型電子回路パッケージ
JPH04154197A (ja) 1990-10-18 1992-05-27 Nippon Chemicon Corp 部品内蔵多層基板
US5386623A (en) * 1990-11-15 1995-02-07 Hitachi, Ltd. Process for manufacturing a multi-chip module
US5126016A (en) * 1991-02-01 1992-06-30 International Business Machines Corporation Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers
US5256875A (en) * 1992-05-14 1993-10-26 Teledyne Mec Method for generating filtered noise signal and broadband signal having reduced dynamic range for use in mass spectrometry
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5111278A (en) 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5130889A (en) 1991-06-28 1992-07-14 Digital Equipment Corporation Integrated circuit protection by liquid encapsulation
JPH0546069A (ja) 1991-08-08 1993-02-26 Yamaha Corp ピアノ運指表示装置
JPH0548000A (ja) 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置
JP3081326B2 (ja) 1991-12-04 2000-08-28 株式会社日立製作所 半導体モジュール装置
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5455459A (en) 1992-03-27 1995-10-03 Martin Marietta Corporation Reconstructable interconnect structure for electronic circuits
JPH0821782B2 (ja) 1992-03-30 1996-03-04 日本碍子株式会社 多層回路基板の形成方法
US5304511A (en) 1992-09-29 1994-04-19 Mitsubishi Denki Kabushiki Kaisha Production method of T-shaped gate electrode in semiconductor device
US5309322A (en) 1992-10-13 1994-05-03 Motorola, Inc. Leadframe strip for semiconductor packages and method
US5376584A (en) 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JPH06268098A (ja) 1993-03-17 1994-09-22 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5422514A (en) 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
JP3110922B2 (ja) 1993-08-12 2000-11-20 富士通株式会社 マルチチップ・モジュール
EP0646959B1 (en) * 1993-09-30 2001-08-16 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Metallization and bonding process for manufacturing power semiconductor devices
US5410184A (en) 1993-10-04 1995-04-25 Motorola Microelectronic package comprising tin-copper solder bump interconnections, and method for forming same
JPH07193184A (ja) 1993-12-27 1995-07-28 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
US5434751A (en) * 1994-04-11 1995-07-18 Martin Marietta Corporation Reworkable high density interconnect structure incorporating a release layer
US5503286A (en) 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
JPH0878572A (ja) 1994-08-31 1996-03-22 Hitachi Ltd 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JP3424344B2 (ja) 1994-09-01 2003-07-07 ヤマハ株式会社 半導体装置
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5539156A (en) * 1994-11-16 1996-07-23 International Business Machines Corporation Non-annular lands
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
US5972736A (en) 1994-12-21 1999-10-26 Sun Microsystems, Inc. Integrated circuit package and method
US5563449A (en) 1995-01-19 1996-10-08 Cornell Research Foundation, Inc. Interconnect structures using group VIII metals
JP2625398B2 (ja) 1995-03-17 1997-07-02 日本電気株式会社 マルチチップ冷却装置
JP3356921B2 (ja) 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
US5745984A (en) 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
EP0774888B1 (en) 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
US5866952A (en) 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5707893A (en) * 1995-12-01 1998-01-13 International Business Machines Corporation Method of making a circuitized substrate using two different metallization processes
US5862583A (en) * 1995-12-28 1999-01-26 Lucent Technologies Inc. Panel positioning method and apparatus
US5838361A (en) * 1996-01-11 1998-11-17 Micron Technology, Inc. Laser marking techniques
US5700716A (en) 1996-02-23 1997-12-23 Micron Technology, Inc. Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers
JPH09266268A (ja) 1996-03-28 1997-10-07 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置のパッケージ
JPH09278494A (ja) 1996-04-15 1997-10-28 Corning Japan Kk ガラス基板へのマーキング方法
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US5710063A (en) * 1996-06-06 1998-01-20 Sun Microsystems, Inc. Method for improving the alignment of holes with other elements on a printed circuit board
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
TW345710B (en) * 1996-07-31 1998-11-21 Hitachi Chemical Co Ltd Chip supporting substrate for semiconductor package, semiconductor package and process for manufacturing semiconductor package
DE69722106T2 (de) 1996-08-29 2004-04-01 Mitsubishi Denki K.K. Epoxidharzzusammensetzung und damit eingekapselte Halbleiteranordnungen
JPH1098081A (ja) 1996-09-24 1998-04-14 Hitachi Cable Ltd 半導体チップ実装用のテープキャリア及びその製造方法
US7462801B1 (en) * 1996-11-20 2008-12-09 Ibiden Co., Ltd. Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board
US5920123A (en) * 1997-01-24 1999-07-06 Micron Technology, Inc. Multichip module assembly having via contacts and method of making the same
US6399230B1 (en) * 1997-03-06 2002-06-04 Sarnoff Corporation Multilayer ceramic circuit boards with embedded resistors
JPH10256429A (ja) 1997-03-07 1998-09-25 Toshiba Corp 半導体パッケージ
JPH10256737A (ja) 1997-03-10 1998-09-25 Ibiden Co Ltd プリント配線基板の製造方法およびプリント配線基板
US5969424A (en) 1997-03-19 1999-10-19 Fujitsu Limited Semiconductor device with pad structure
JP3754171B2 (ja) 1997-04-08 2006-03-08 富士通株式会社 回路基板及びその製造方法
CN1155303C (zh) 1997-04-15 2004-06-23 揖斐电株式会社 无电解电镀用粘接剂以及印刷布线板
JP3081168B2 (ja) 1997-04-30 2000-08-28 イビデン株式会社 電子部品搭載用基板
US5887343A (en) * 1997-05-16 1999-03-30 Harris Corporation Direct chip attachment method
JPH10321634A (ja) 1997-05-22 1998-12-04 Citizen Watch Co Ltd 突起電極の製造方法
KR19990002341A (ko) 1997-06-19 1999-01-15 윤종용 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법
JPH1114574A (ja) * 1997-06-20 1999-01-22 Toshiba Corp はんだ付け検査方法及びはんだ付け検査装置
JP3324973B2 (ja) 1997-07-28 2002-09-17 イビデン株式会社 レジストパターン形成のための位置決めマーク及び多層プリント配線板の製造方法
JP3588230B2 (ja) 1997-07-31 2004-11-10 京セラ株式会社 配線基板の製造方法
AT2341U1 (de) 1997-08-22 1998-08-25 Green One Tec Kanduth Produkti Profilrahmen für ein gehäuse eines sonnenkollektors
US6005197A (en) 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
US6271046B1 (en) * 1997-10-06 2001-08-07 Enterix, Inc. Apparatus and method for analyte detection
JPH11111738A (ja) 1997-10-07 1999-04-23 Oki Electric Ind Co Ltd Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法
FI103197B (fi) * 1997-10-08 1999-05-14 Sunds Defibrator Panelhandling Laitteisto levyjen pinoamiseksi
JP3378185B2 (ja) 1997-11-28 2003-02-17 イビデン株式会社 パッケージ基板
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
JPH11126978A (ja) 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
US6025995A (en) 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
JPH11163047A (ja) * 1997-11-27 1999-06-18 Toshiba Corp 半導体装置の製造方法及びその装置
JPH11176977A (ja) 1997-12-08 1999-07-02 Mitsubishi Gas Chem Co Inc 金属芯入りキャビティ型プリント配線板
US6087203A (en) 1997-12-19 2000-07-11 Texas Instruments Incorporated Method for adhering and sealing a silicon chip in an integrated circuit package
JP3969875B2 (ja) 1997-12-29 2007-09-05 イビデン株式会社 多層プリント配線板
US6162652A (en) * 1997-12-31 2000-12-19 Intel Corporation Process for sort testing C4 bumped wafers
JP2958520B2 (ja) 1998-01-07 1999-10-06 カシオ計算機株式会社 半導体装置の接合方法
US5937320A (en) 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
US5943597A (en) 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
SE513875C2 (sv) * 1998-06-15 2000-11-20 Ericsson Telefon Ab L M Elektrisk komponent samt ett flerlagrigt kretskort
JP2000021916A (ja) 1998-07-02 2000-01-21 Citizen Watch Co Ltd 半導体装置とその製造方法
US6153829A (en) 1998-09-15 2000-11-28 Intel Corporation Split cavity wall plating for an integrated circuit package
JP2000151079A (ja) 1998-11-09 2000-05-30 Dainippon Printing Co Ltd 微細配線及びビアホールの形成方法
JP2000150705A (ja) 1998-11-10 2000-05-30 Hitachi Ltd 半導体装置およびその製造方法
JP2000150518A (ja) 1998-11-17 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US6294494B1 (en) * 1998-12-18 2001-09-25 Phillips Petroleum Company Olefin polymerization processes and products thereof
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6756295B2 (en) * 1998-12-21 2004-06-29 Megic Corporation Chip structure and process for forming the same
US6327158B1 (en) 1999-01-15 2001-12-04 National Semiconductor Corporation Metal pads for electrical probe testing on wafer with bump interconnects
US6433360B1 (en) 1999-01-15 2002-08-13 Xilinx, Inc. Structure and method of testing failed or returned die to determine failure location and type
TW444288B (en) 1999-01-27 2001-07-01 Shinko Electric Ind Co Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
JP2000228423A (ja) 1999-02-05 2000-08-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US6232212B1 (en) * 1999-02-23 2001-05-15 Lucent Technologies Flip chip bump bonding
JP2000243754A (ja) 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
JP3522571B2 (ja) 1999-03-05 2004-04-26 日本特殊陶業株式会社 配線基板
US6205032B1 (en) * 1999-03-16 2001-03-20 Cts Corporation Low temperature co-fired ceramic with improved registration
EP1198005A4 (en) 1999-03-26 2004-11-24 Hitachi Ltd SEMICONDUCTOR MODULE AND ITS MOUNTING METHOD
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate
WO2000063970A1 (fr) 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Composant modulaire et son procede de production
JP2000323645A (ja) 1999-05-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6337228B1 (en) 1999-05-12 2002-01-08 Amkor Technology, Inc. Low-cost printed circuit board with integral heat sink for semiconductor package
JP3756041B2 (ja) 1999-05-27 2006-03-15 Ｈｏｙａ株式会社 多層プリント配線板の製造方法
US6330259B1 (en) 1999-06-24 2001-12-11 Jonathan S. Dahm Monolithic radial diode-pumped laser with integral micro channel cooling
US6235453B1 (en) * 1999-07-07 2001-05-22 Advanced Micro Devices, Inc. Low-k photoresist removal process
JP4943607B2 (ja) 1999-08-23 2012-05-30 ゴア エンタープライズ ホールディングス，インコーポレイティド 閉鎖容器内の汚染物質を除去する改良多機能フィルター
US20020000239A1 (en) 1999-09-27 2002-01-03 Krishna G. Sachdev Removal of cured silicone adhesive for reworking electronic components
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6370013B1 (en) 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
KR100890534B1 (ko) 2000-02-25 2009-03-27 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6281046B1 (en) 2000-04-25 2001-08-28 Atmel Corporation Method of forming an integrated circuit package at a wafer level
US6606792B1 (en) * 2000-05-25 2003-08-19 Oak-Mitsui, Inc. Process to manufacturing tight tolerance embedded elements for printed circuit boards
US6292366B1 (en) 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US6657707B1 (en) 2000-06-28 2003-12-02 Advanced Micro Devices, Inc. Metallurgical inspection and/or analysis of flip-chip pads and interfaces
KR101093471B1 (ko) 2000-09-25 2011-12-13 이비덴 가부시키가이샤 반도체소자,반도체소자의 제조방법,다층프린트배선판 및 다층프린트배선판의 제조방법
JP2002260902A (ja) 2001-03-05 2002-09-13 Matsushita Electric Ind Co Ltd チップ形ｐｔｃサーミスタ
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US6667230B2 (en) * 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages
KR100389314B1 (ko) * 2001-07-18 2003-06-25 엘지전자 주식회사 도금인입선 없는 인쇄회로기판의 제조방법
US6974659B2 (en) 2002-01-16 2005-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a solder ball using a thermally stable resinous protective layer
US6782897B2 (en) * 2002-05-23 2004-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of protecting a passivation layer during solder bump formation
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
JP2004281491A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
CN1291069C (zh) * 2003-05-31 2006-12-20 香港科技大学 微细间距倒装焊凸点电镀制备方法
WO2006126557A1 (ja) 2005-05-23 2006-11-30 Credia Japan Co., Ltd. 光増感作用を有する化合物、光電極、及び光増感型太陽電池

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199886A (ja) * 1997-01-06 1998-07-31 Rohm Co Ltd 半導体装置及びその製造方法
JPH11145174A (ja) * 1997-11-10 1999-05-28 Sony Corp 半導体装置およびその製造方法
WO1999030542A1 (fr) * 1997-12-11 1999-06-17 Ibiden Co., Ltd. Procede de fabrication d'une carte a circuit imprime multicouche
JPH11233678A (ja) * 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
JPH11274734A (ja) * 1998-03-20 1999-10-08 Sony Corp 電子回路装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1259103A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402457B2 (en) * 2001-09-28 2008-07-22 Siemens Aktiengesellschaft Method for making contact with electrical contact with electrical contact surfaces of substrate and device with substrate having electrical contact surfaces
WO2004001848A1 (en) * 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
US8547701B2 (en) 2004-11-26 2013-10-01 Imbera Electronics Oy Electronics module and method for manufacturing the same
CN102208383A (zh) * 2010-03-31 2011-10-05 南亚电路板股份有限公司 电路板及其形成方法
CN102208383B (zh) * 2010-03-31 2013-08-28 南亚电路板股份有限公司 电路板的形成方法
US8546922B2 (en) 2010-09-30 2013-10-01 Ibiden Co., Ltd. Wiring board

Also Published As

Publication number Publication date
US7888605B2 (en) 2011-02-15
US8079142B2 (en) 2011-12-20
US20120000068A1 (en) 2012-01-05
US6909054B2 (en) 2005-06-21
KR100890534B1 (ko) 2009-03-27
EP1990833A3 (en) 2010-09-29
CN1406455A (zh) 2003-03-26
US7842887B2 (en) 2010-11-30
EP1259103A4 (en) 2004-07-28
US20080151520A1 (en) 2008-06-26
KR20080031522A (ko) 2008-04-08
DE60128656T2 (de) 2007-10-04
KR20030007438A (ko) 2003-01-23
CN100336426C (zh) 2007-09-05
US20030015342A1 (en) 2003-01-23
US20080201944A1 (en) 2008-08-28
US7888606B2 (en) 2011-02-15
US8046914B2 (en) 2011-11-01
US20080151519A1 (en) 2008-06-26
EP1990831A3 (en) 2010-09-29
EP1990832A3 (en) 2010-09-29
EP1818975A2 (en) 2007-08-15
EP1818975A3 (en) 2010-09-29
TW582192B (en) 2004-04-01
DE60128656D1 (de) 2007-07-12
EP1990832A2 (en) 2008-11-12
US20100031503A1 (en) 2010-02-11
US8438727B2 (en) 2013-05-14
US20100018049A1 (en) 2010-01-28
US20090070996A1 (en) 2009-03-19
US20080151517A1 (en) 2008-06-26
US20040168825A1 (en) 2004-09-02
EP1814154A1 (en) 2007-08-01
US20070227765A1 (en) 2007-10-04
US7435910B2 (en) 2008-10-14
EP1259103B1 (en) 2007-05-30
US8186045B2 (en) 2012-05-29
EP1990833A2 (en) 2008-11-12
US7884286B2 (en) 2011-02-08
EP1990831A2 (en) 2008-11-12
MY128015A (en) 2007-01-31
EP1259103A1 (en) 2002-11-20
US8453323B2 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
WO2001063991A1 (fr) Carte a circuits imprimes multicouche et procede de production d&#39;une carte a circuits imprimes multicouche
KR101093471B1 (ko) 반도체소자,반도체소자의 제조방법,다층프린트배선판 및 다층프린트배선판의 제조방법
JP4854845B2 (ja) 多層プリント配線板
JP4270769B2 (ja) 多層プリント配線板の製造方法
JP4108285B2 (ja) 多層プリント配線板の製造方法
JP2002246756A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4931283B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4243922B2 (ja) 多層プリント配線板
JP4601158B2 (ja) 多層プリント配線板およびその製造方法
JP4475836B2 (ja) 半導体素子の製造方法
JP4854846B2 (ja) 多層プリント配線板の製造方法
JP4934900B2 (ja) 多層プリント配線板の製造方法
JP4854847B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4618919B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4549366B2 (ja) 多層プリント配線板
JP4049554B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4033639B2 (ja) 多層プリント配線板
JP2002185145A (ja) 多層プリント配線板およびその製造方法
JP4458716B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4785268B2 (ja) 半導体素子を内蔵した多層プリント配線板
JP4749563B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4651643B2 (ja) 多層プリント配線板
JP4141115B2 (ja) 多層プリント配線板の製造方法
JP2002246505A (ja) プリント配線板
JP2002009447A (ja) 多層プリント配線板および多層プリント配線板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2001900747

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10181682

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020027011073

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 018056385

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2001900747

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020027011073

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 2001900747

Country of ref document: EP