WO2002007276A1

WO2002007276A1 - Circuit d'attaque de dispositif photoemetteur

Info

Publication number: WO2002007276A1
Application number: PCT/JP2001/006242
Authority: WO
Inventors: Seiichiro Mizuno
Original assignee: Hamamatsu Photonics K.K.
Priority date: 2000-07-19
Filing date: 2001-07-18
Publication date: 2002-01-24
Also published as: CN1316699C; KR20030023707A; CN1443386A; EP1311040B1; KR100784505B1; JP3391784B2; EP1311040A4; US6563849B2; DE60128812T2; US20020048298A1; EP1311040A1; AU2001271072A1; DE60128812D1

Description

明細書

発光素子駆動回路

技術分野

本発明は、発光素子駆動回路に関する。 .

背景技術

従来、発光素子としてのレーザダイオードを駆動するための発光素子駆動回路は、図 4に示すような構成が採られていた。すなわち、力ソード接地されたレ一ザダイオード 40のァノ一ド側に、 PMOS— FET41のドレイン端子を接続して直接レーザダイオード 40を駆動する。しかしながら、 CD— R/W、 DV D等では、設計の都合上、レーザダイォ一ド 40と駆動用 I C (この場合は; PM OS-FET41) との距離を数 cm以上離して構成される。このような場合、レ—ザダイオード 40と PMOS— FET41とを配線 42で接続するが、この配線 42にはィンダク夕ンス成分が必ず発生するため、共振現象によって、ピ一キングやリンギングが発生し、製品の使用上、重大な問題となっていた。

図 5は、従来の発光素子駆動回路のシミュレーション結果を示す図である。図

5では、上記のような共振現象によって激しいピーキングゃリンギングが発生していることが示されている。このような問題点を解消するため、従来から、共振現象を起しにくい配線材を使用する努力がなされたり、図 4に示すボンディングパッド 43とグランドとの間に抵抗 Rと容量 Cとを直列に揷入したりする方法が検討されてきた。

発明の開示

しかしながら、配線材に余計なコストをかけると製品コストを低減させることが困難となる。また、抵抗 R及び容量 Cを挿入する方法も、歩留まりばらつきを考慮すると望ましい方法とは言えなかった。

図 6は、 PMO S— FE Tによるレーザダイオードの駆動回路の一例を示す図であり、図 7は、図 6に示した駆動回路の等価回路を示す図である。このような回路における共振定数 Qの理論計算結果を以下に示す。ここで、 g_ml及び g_m2は相互コンダクタンス、 gdiはドレインコンダクタンス、 Lはインダク夕ンス、 C は容量を示す。 … _{( 1 )} + ) =0 (2)

sL

(2) 式より、

(v_oui - V, )

-V ' out ( V g m 2 + sC out ) (3) sL

V_oui = -V_0lttsL(g_{m2 +} … （4) V₁ = V_oui ^ ₊ sL(g_{m2 +} sC_oui )} … （2) ，

(2) ，を（ 1) へ代入すると、

SmlVin +VAsC₁

+ V_cut {l + -0 (6)

V o.ut & + sL(g_m2 (7 )

従って、 V。_ut/V_iNは、 o t 一 g, mi

-で、 gm2 (=20 OmS) >>s C_out (=5mS) とすると、

V out

i_lt sC_t + gd_l + s²LC_xg_m2 + sLgd_xg_m2 + g_ml

.れにより、 s、 w。、 Qは、次のようになる ₍

( 1 1)

LC_lgm2 ∑C,

不等式（12) の結果に対し、具体的なパラメ一夕入力を行うと、概ね、 Q値は 10前後となる。このように Q値が 1よりも大きくなると、図 5に示すようなピーキングやリンギングが生じてしまう。以上の結果から、ピ一キングやリンギングを抑制するためには、共振定数 Qを極力小さい値に設定することが重要であることが分かる。そこで、少しでもインダクタンス Lの影響を抑えて共振定数 Q の値を 1に近い状態に抑えるため、一般には、 Lと直列に抵抗を挿入することが行われる。また、例えば、ソ一スフォロワ回路は、等価抵抗値を電流値により自由に制御する事ができるため、抵抗の代わりに、ソ一スフォロワ回路を挿入する場合もある。ここでは、抵抗の代わりに、ソースフォロワ回路を揷入した場合について検討する。

図 8は、単純ソ一スフォロワ回路によるレーザダイォ一ドの駆動回路の一例を示す図であり、図 9は、図 8の等価回路を示す図である。このような回路における共振定数 Qの理論計算結果を以下に示す。ここで、 g_ml及び g_m2は相互コンダクタンス、 gdiはドレインコンダクタンス、 Lはインダク夕ンス、 Cは容量を示す。

-V_gslg_{ml +}ν + sC^ ^ = 0 '·' ( 1 3)

ここで、 v_gsl=v_iN— v。_utとして、

-(V, - V + 】 + 】) + — ）=0 … (13) ， sL 式（ 14) について、 g_m2 « 2 mS, f -腦 zにて、 sC_out 30 sであるので g_m2 » ^^と仮定。

+ ^ out tm2 0 (15)

sL

w_i (14) ，式（ 14 ) ，を式（ 13 ) ，に代入すると、

- in― ₀ut )g_mi + + sc, )

+ =0 (17) sL

- gml + Sml^Vou_t +^l)

¹ Omlr out ^ (18) 従って、 v outノ iNは、

9) れにより、 s、 w。、 Qは、次のようになる <

以上の計算結果を見ると、共振周波数 w。は少し上がったが、 Qそのものには全く影響を与えなかった。すなわち、電流源が P M O S— F E Tのソース接地であつても、 N M O S— F E Tのドレイン接地であっても、共振定数 Qそのものが変わらないため、ほとんど効果が無いことが分かった。このように、単に抵抗 Rを挿入する方法で Lの影響を抑えようとしても、 Qそのものの値を抑えることができないため、リンギングゃピ一キングを抑えることは困難であった。また、これらの問題点を解消しょうとすると、電流を流さなければならない部分が増えるため、 3 . 3 V等の低電源電圧駆動も困難となっていた。

また、米国特許第 5， 8 9 8， 3 3 4号では、一つの駆動源を用い、寄生容量を下げる方法が閧示されているが、この方法では M Q 1のサイズが小さい必要があると共に、ゲート電圧を大きくしなければならない。このため、 5 V以上の電圧を必要とし、低電源電圧駆動が困難であると共に、発熱が問題となる。

本発明は、このような事情に鑑みてなされたものであり、リンギングゃピ一キングが発生することなく、歩留まりばらつきの影響が少なく、低電源電圧駆動が可能な発光素子駆動回路を提供することを目的とする。

本発明の発光素子駆動回路は、ゲート端子を有し当該ゲ一ト端子への入力電圧に応じて前記発光素子に駆動電流を供給する NMOS— FETを有する第 1ソースフォロワ回路と、前記第 1ソースフォロワ回路の下流側の節点に接続されたゲ一ト端子を含む第 1 PMOS— FETを有する第 2ソ一スフォロワ回路と、ゲート端子を有し当該ゲート端子への入力電圧に応じて前記第 2ソースフォロワ回路に電流を供給する第 2PMOS— FETとを備え、前記第 1 P MO S— F E Tと前記第 2 PM〇 S-FETとの間の電位を前記入力電圧として前記 NMO S-F E Tの前記ゲ一ト端子に与えることを特徴とする。

この場合、第 1ソ一スフォロワ回路の NMOS— FETのゲート端子と、その下流側に位置するソース端子との間の電圧 V g sは、第 1ソースフォロワ回路の下流側の節点に接続されたゲート端子を含む第 1 PMO S— F E Tの当該ゲート端子とソース端子との間の電圧 Vgsに比例し、したがって、 MOS— FETを流れる電流はゲ一ト端子及びソース端子間電圧 Vg sに応じて決定されるところ、第 1 PMO S— FETを流れる電流と、 NMOS— FETを流れる電流とは比例関係を有することとなる。一方、第 1PMOS— FETに流れる電流は、第 2P MOS— FETのゲート端子への入力電圧に応じて決定される。したがって、第 2 PMOS-FE Tのゲ一ト端子へ一定電圧を印加すれば、第 1PMOS— FE T及び NMOS— FETを流れる電流は一定となる。

発光素子や周辺回路の状態により、第 1ソースフォロワ回路の NM 0 S-FE Tの下流側と発光素子との間の節点の電位は変動することがあるが、かかる変動によっても NMO S— FETを流れる電流は第 1 POS— FETを流れる電流が一定であれば殆ど変わらなくなる。回路の Q値は、 NMOS— FETを流れる電流に依存して変動するので、 Q値が低くなるように回路構成要素の定数を設定しておけば、本構成の駆動回路を用いることにより、 Q値の低い状態を維持することができる。

このように、本駆動回路においては、共振定数 Qを小さくすることができるため、リンギングゃピーキングが抑制され、安定した発光素子の駆動を行うことが可能となる。また、部品構成点数を少なくすることができるため、歩留まりばらつきの影響を小さくすることができると共に、コス卜の低減化を図ることができる。また、インピーダンスを抑えることができるため、ゲート電圧を低くすることができ、低電源電圧駆動が可能となる。さらに、寄生容量がある程度大きくても問題が生じないため、従来のように寄生容量を下げる構成を採る必要がなくなる o

発光素子駆動回路では、電流を一挙に高いレベルに上げるのではなく、例えば、

4段階程度でステツプ状に徐々に発光素子に電流を加えることが好ましい。

そこで、本発光素子駆動回路においては、第 2ソースフォロア回路の下流側の節点を介して前記発光素子に駆動電流を更に与える P M O S— F E T群を備えることを特徴とする。すなわち、 P M O S— F E T群から発光素子に駆動電流を供給することにより、発光素子に供給される駆動電流の総量を増加させることがでぎる。

このような構成により、例えば 4段階に分けて駆動電流を発光素子に供給する場合、最初の 1段階の駆動電流を第 1及び第 2ソースフォロァ回路及び第 2 P M 0 3— 1¹を用ぃて行ぅことで、共振定数 Qを小さくすることができ、リンギングゃピーキングが抑制され、安定した発光素子の駆動を行うことが可能となる。この場合、残りの 3段階の駆動電流増加は、 P MO S— F E T群を順次駆動すればよい。本構成によれば、 P MO S— F E T群には上述の Q値変動制限構造を用いる必要がないので、部品構成点数を少なくすることができ、歩留まり ·製品ばらつきの影響を小さくすることができると共に、コストの低減ィ匕を図ることがでぎる。

また、インピーダンスを抑えることができるため、ゲ一ト電圧を低くすることができ、低電源電圧駆動が可能となる。さらに、寄生容量がある程度大きくても問題が生じないため、従来のように寄生容量を下げる構成を採る必要がなくなる。本発光素子駆動回路は、第 1又は第 2のタイプの発光素子駆動回路において、 NM O S— F E Tによる第 1ソ一スフォロワ回路の相互コンダクタンスは、 1 0 ミリジ一メンスから 1 0 0ミリジ一メンスの範囲におけるいずれかの値を有する構成を採る。

このように、 NM〇 S— F E Tによるソースフォロワ回路の相互コンダク夕ンスが、 1 0ミリジ一メンスから 1 0 0ミリジーメンスの範囲におけるいずれかの値を採るので、共振定数 Qを小さくすることができる。

本発明に係る発光装置は、発光素子と上述のいずれかに記載の発光素子駆動回路とを備える。

この構成により、リンギングゃピーキングが抑制され、、安定した発光を行うことが可倉となる。また、部品構成点数を少なくすることができるため、歩留まりばらつきの影響を小さくすることができると共に、コストの低減化を図ることができる。また、インピーダンスを抑えることができるため、ゲート電圧を低くすることができ、低電源電圧駆動が可能となる。

図面の簡単な説明

図 1 Aは実施の形態に係る発光素子駆動回路の構成を示す図である。

図 1 Bはレーザダイォ一ド周辺の回路図である。

図 2はソースフォロワ回路部の等価回路を示す図である。

図 3 Aは実施の形態に係る発光素子駆動回路における駆動電流の時間依存性を示すグラフ（シミュレーション）である。

図 3 Bは実施の形態に係る発光素子駆動回路における駆動電流の時間依存性を示すグラフ（実測値）である。

図 3 Cは比較例に係る発光素子駆動回路における駆動電流の時間依存性を示すグラフ（実測値）である。

図 4は比較例として示される従来の発光素子駆動回路の構成図である。

図 5は従来の発光素子駆動回路のシミュレーシヨン結果を示す図である。図 6は P MO S— F E Tによるレーザダイォ一ドの駆動回路の一例を示す図である。

図 7は図 6の等価回路を示す図である。

図 8は単純ソースフォロワ回路によるレーザダイォードの駆動回路の一例を示す図である。

図 9は図 8の等価回路を示す図である。

発明を実施するための最良の形態

図 1Aは、レーザダイオード（発光素子） 1をバイポーラトランジスタとして示す発光素子駆動回路の構成を示す図である。図 1Bはレーザダイオード 1の周辺部の回路図である。すなわち、図 1 Aにおいては説明の便宜上、レーザダイォード 1を、コレクタ及びベースが短絡されたトランジスタとして示しているが、レーザダイオード 1は、本来、図 1 Bに示す記号によって示される。

レ一ザダイォ一ド 1は、カソ一ド側が接地されており、ァノード側には NMO S-FE T (電界効果トランジスタ）によるソ一スフォロワ回路 2のソース端子が接続されている。 NMO S— FE Tによるソ一スフォロワ回路 2のソース端子には、 PMOS— FET (電界効果トランジスタ）によるソースフォロワ回路 3 のゲート端子が接続されている。 PMO S— FETによるソースフォロワ回路 3 のソース端子には、 PMOS— FET4が接続されており、 PMOS— FETによるソ一スフォロワ回路 3に電源を供給する。 PMO S— FETによるソースフォロワ回路 3と PMOS— FET4とによってフィードバック回路としてのソ一スフォロワ部 5が形成されている。

レーザダイオード 1と NMO S— FE Tによるソースフォロワ回路 2とは、ィンダク夕ンス Lを有する配線 6で接続されており、また、レーザダイオード 1の電気回路的動作はトランジスタとして近似的に取り扱うことができるため、これをトランジスタとして仮定し、このトランジスタのエミッ夕及びコレクタには容量 C。_utが接続されている。また、 NMOS— FETによるソースフォロワ回路 2 のソース端子には、レ一ザダイォ一ド 1を駆動する 3つの PMOS— FET7a， 7b， 7 cが並列に接続され、 PMOS— FET回路 8が形成されている。

NMO S— FE Tによるソ一スフォロワ回路 2のソース端子と PMO S— FE T回路 8との間には、一端が接地された容量が接続されている。なお、各 PM 0S— FET4, 7 a, 7 b, 7 c及び NMO S— F E T 2のソースは電源電位に接続されている。

図 2は、ソースフォロワ部 5の等価回路を示す図である。このような回路における共振定数 Qの理論計算結果を以下に示す。ここで、 g_msl及び g_ms2は相互コンダク夕ンス、 gd iドレインコンダクタンス、 Lはインダク夕ンス、 Cは容量を示す。

23 )

V_gsl = V_iN— V。_utとして、式（23) について、

- (V, -V_out)g_mi ^(gd, _{+ sCl})₊^y^ = 0 … (25)

sL さらに、

であるから、

. (n 0 (23) ， sL ここで、式（23) について、 NMO S— FE Tによるソ一スフォロワ回路 2 の相互コンダクタンス g_mlは、 10ミリジ一メンスから 100ミリジ一メンスの範囲におけるいずれかの値を有する。これにより、共振定数 Qを小さくすることができる。また、式（24) について、 g_m2は概ね 20 OmSとし、 f=lGH zとしても、 s C_outは、概ね 3 OmSであるため、 g_m2>>s C。_utと仮定することができる。

( -v

^{+ V} out 8 ml = 0 … (27)

sL

H 1+ _w2) (24) ，

で、（24) ，を（23) ，に代入して整理すると、 g_f ^SLg mlSml

(29)

+ fy + sLg ml Xgi/₁ + iC₁)+g„,₂ となる。ここで、 g_m2が概ね 20 OmSであり、 gc^は lmSであって、

^ ！！丄となるから、 V。_utZViJま、 8 ml

V out S s 2

vT

5 + 5 + + +

2ノ LC_X これにより、 w。、 Qは、次のようになる。

f₀=l. 12 GHzとすると、 w₀は概ね 7 G、 g^/C^は概ね 14. 7 G、 0. 5G、 lZLg_m ± feO. 5 Gとなるので、 Qの値は、概ね 0. 445となる。この結果から、最終的にソ一スフォロワ回路のインピーダンスがフィードバックループの効果により、共振定数 Qを低くする効果を有することが分かる。すなわち、共振定数 Qの分母には、ソ一スフォロワ回路のインピーダンス成分が入り込むため、 Qを小さくする機能を果たしている。

本発光素子駆動回路は、ゲート端子を有し当該ゲート端子への入力電圧に応じて発光素子 1に駆動電流を供給する NM〇S— FET (2) を有する第 1ソースフォロワ回路 2と、第 1ソースフォロワ回路 2の下流側の節点（VI) に接続されたゲート端子を含む第 1PMOS— FET (3) を有する第 2ソースフォロワ回路 3と、ゲート端子を有し当該ゲート端子への入力電圧に応じて第 2ソ一スフォロワ回路 3に電流を供給する第 2 PMO S-FET4とを備え、第： L PMO S -FET 3と第 2 PMO S_FE T 4との間の電位を前記入力電圧として NMO S-FET (2) のゲート端子に与えることを特徴とする。

第 1ソ一スフォロワ回路 2の NMO S— FE T (2) のゲート端子と、その下流側に位置するソース端子との間の電圧 Vg sは、第 1ソースフォロワ回路 2の下流側の節点（VI)に接続されたゲート端子を含む第 1PMOS— FET (3) の当該ゲート端子とソース端子との間の電圧 Vgsに比例し、したがって、 M〇 S-FETを流れる電流はゲ一ト端子及びソース端子間電圧 V g sに応じて決定されるところ、第 1PMOS— FET (3) を流れる電流と、 NMOS— FET (2) を流れる電流とは比例関係を有することとなる。

一方、第 1 PMOS— FET (3)に流れる電流は、第2卩1 03— £丁（4) のゲート端子への入力電圧に応じて決定される。したがって、第 2PMOS—F ET (4) のゲート端子へ一定電圧を印加すれば、第 1PMOS— FET (3) 及び NMOS— FET (2) を流れる電流は一定となる。

レーザダイオード 1や周辺回路の状態により、第 1ソースフォロワ回路の NM OS-FET (2) の下流側とレーザダイオード 1との間の節点（V 1) の電位は変動することがあるが、かかる変動によっても NMOS— FET (2) を流れる電流は第 1 POS— FET (3) を流れる電流が一定であれば殆ど変わらなくなる。回路の Q値は、 NMOS— FET (2) を流れる電流に依存して変動するので、 Q値が低くなるように回路構成要素の定数を設定しておけば、本構成の駆動回路を用いることにより、 Q値の低い状態を維持することができる。

本実施の形態では、このように共振定数 Qを小さくすることができるため、リンギングゃピーキングが抑制され、安定した発光素子の駆動を行うことが可能となる。また、部品構成点数を少なくすることができるため、歩留まり ·製品ばらつきの影響を小さくすることができると共に、コストの低減ィ匕を図ることができる

また、インピーダンスを抑えることができるため、ゲート電圧を低くすることができ、低電源電圧駆動が可能となる。さらに、寄生容量がある程度大きくても問題が生じないため、従来のように寄生容量を下げる構成を採る必要がなくなる。また、図 1に示すような発光素子駆動回路では、電流を一挙に高いレベルに上げるのではなく、例えば、 4段階程度でステップ状に徐々にレーザダイオード 1 に電流を加えているのが通常である。本実施の形態では、 4段階のステップのうち、最初の段階にのみソースフォロワ部 5において、フィードバックル一プにてレーザダイォ一ド 1に電流を与え、残りの 3段階のステヅプアヅプについては、複数の PMOS— FETを備えた PMOS— FET回路 8で駆動を行う。これは、最初の一番低い段階でィンピ一ダンスのレベルを低い状態に固定すれば、それ以上ィンピーダンスを下げる必要がなくなるからである。

すなわち、まず、直流電圧 Vgを初段の PMOS— FET (4) のゲート端子に入力することにより、初期段階の電流を流し、続いて、 PMOS— FET回路 8を構成する PM〇S— FET 7 a, 7 b, 7 cのゲート端子に電圧 V a , V b , V cをそれぞれ順次入力する。大きな駆動電流をレーザダイォード 1に供給する場合には、これらの PMO S— FE T 4， 7 a, 7 b, 7 cのゲート端子に入力される電圧パルスのタイミングを適宜一致させればよい。すなわち、レ一ザダイォ一ド 1に供給される駆動電流の大きさはタイミングが重なるパルスの数に依存し、全てのパルスのタイミングが重なれば、最大の駆動電流がレーザダイオード 1に供給される。

このような構成により、 4ステップを実現するために、最初のステップの部分にのみフィードバック回路を設ければ、共振定数 Qを小さくすることができるため、リンギングゃピ一キングが抑制され、安定した発光素子の駆動を行うことが可能となる。この場合、残りの 3ステップは従来と同様に P MO S— F E T群 8で駆動するので、部品構成点数を少なくすることができ、歩留まり ·製品ばらつきの影響を小さくすることができると共に、コストの低減化を図ることができる。また、ィンピ一ダンスを抑えることができるため、ゲート電圧を低くすることができ、低電源電圧駆動が可能となる。本実施の形態に係る発光素子駆動回路では、ゲート電圧を 3 . 3 V以下でレーザダイオード 1を駆動することが可能である。なお、レ一ザダイォ一ド 1の数は複数であってもよく、これらは並列接続することがでぎる。

図 3 Aは実施の形態に係る発光素子駆動回路における駆動電流の時間依存性を示すグラフ（シミュレーション）である。図 3 Bは実施の形態に係る発光素子駆動回路における駆動電流の時間依存性を示すグラフ（実測値）であり、駆動電流のパルス幅は 9 . 7 6 n sである。図 3 Cは図 4に示した比較例に係る発光素子駆動回路における駆動電流の時間依存性を示すグラフ（実測値）である。

図 3 A、 3 B , 3 Cから明らかなように、実施の形態に係る発光素子駆動回路においては、比較例に示されるようなリンギングもピーキングもほとんど生じていない。これにより、レーザダイオード 1の駆動を適切に行うことが可能であることが示された。

このように、本実施の形態に係る発光素子駆動回路によれば、 NMO S— F E Tによるソースフォロワ回路にフィードバックループを用いることによって、共振定数 Qを小さくすることができるため、リンギングゃピーキングが抑制され、安定したレーザダイオード 1の駆動を行うととが可能となる。また、部品構成点数を少なくすることができるため、歩留まりばらつきの影響を小さくすることができると共に、コストの低減ィ匕を図ることができる。また、インピーダンスを抑えることができるため、ゲート電圧を低くすることができ、低電源電圧駆動が可能となる。さらに、寄生容量がある程度大きくても問題が生じないため、従来のように寄生容量を下げる構成を採る必要がなくなる。以上、説明したように、本発明に係る発光素子駆動回路は、発光素子のァノード側に接続され、発光素子を直接駆動する NMOS— FETによるソースフォロヮ回路と、ゲ一ト端子が NMOS— FETによるソースフォロワ回路のソース端子に接続された PMOS— FETによるソースフォロワ回路と、 PM〇S— FE Tによるソ一スフォロワ回路に電流を供給する PMOS— FE Tとを備える構成を採る。

この構成により、共振定数 Qを小さくすることができるため、リンギングゃピ一キングが抑制され、安定した発光素子の駆動を行うことが可能となる。また、部品構成点数を少なくすることができるため、歩留まりばらつきの影響を小さくすることができると共に、コストの低減ィ匕を図ることができる。また、インピ一ダンスを抑えることができるため、ゲート電圧を低くすることができ、低電源電圧駆動が可能となる。さらに、寄生容量がある程度大きくても問題が生じないため、従来のように寄生容量を下げる構成を採る必要がなくなる。

産業上の利用可倉性

本発明は、発光素子駆動回路に利用することができる。

Claims

請求の範囲

1. 発光素子駆動回路において、

ゲ一ト端子を有し当該ゲート端子への入力電圧に応じて前記発光素子に駆動電流を供給する NMOS— FETを有する第 1ソースフォロワ回路と、

前記第 1ソースフォロワ回路の下流側の節点に接続されたゲ一ト端子を含む第

1PMOS— FETを有する第 2ソ一スフォロワ回路と、

ゲート端子を有し当該ゲ一ト端子への入力電圧に応じて前記第 2ソースフォロヮ回路に電流を供給する第 2PMOS— FETとを備え、

前記第 1 PMOS-FETと前記第 2PMOS— FETとの間の電位を前記入力電圧として前記 NMOS—FE Tの前記ゲート端子に与えることを特徴とする発光素子駆動回路。

2. 前記 NMOS— FETによるソ一スフォロワ回路の相互コンダクタンスは、 10ミリジ一メンスから 100ミリジーメンスの範囲におけるいずれかの値を有することを特徴とする請求の範囲第 1項記載の発光素子駆動回路。

3. 前記第 2ソースフォロア回路の下流側の節点を介して前記発光素子に駆動電流を更に与える PMOS— FE T群を備えることを特徴とする請求の範囲第 1項記載の発光素子駆動回路。

4. 前記発光素子と請求の範囲第 1項に記載の発光素子駆動回路とを備えた発光装置。