WO2003034494A1 - Module component - Google Patents

Module component Download PDF

Info

Publication number
WO2003034494A1
WO2003034494A1 PCT/JP2002/010591 JP0210591W WO03034494A1 WO 2003034494 A1 WO2003034494 A1 WO 2003034494A1 JP 0210591 W JP0210591 W JP 0210591W WO 03034494 A1 WO03034494 A1 WO 03034494A1
Authority
WO
WIPO (PCT)
Prior art keywords
coil
pattern
module
wiring circuit
insulating resin
Prior art date
Application number
PCT/JP2002/010591
Other languages
English (en)
French (fr)
Inventor
Masaaki Hayama
Hiroshi Higashitani
Takeo Yasuho
Masaaki Katsumata
Hiroyuki Handa
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/433,843 priority Critical patent/US6828670B2/en
Priority to EP02801549A priority patent/EP1365451A4/en
Publication of WO2003034494A1 publication Critical patent/WO2003034494A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G06K19/07783—Antenna details the antenna being of the inductive type the inductive antenna being a coil the coil being planar
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07784—Antenna details the antenna being of the inductive type the inductive antenna consisting of a plurality of coils stacked on top of one another
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB

Definitions

  • the present invention relates to a module with a built-in circuit component, and more particularly to, for example, a module component with a multilayer wiring board having a circuit component built in an insulating substrate.
  • a build-up method for forming a multilayered board is known.
  • a photosensitive resin is applied to the surface of a core substrate made of a double-sided copper-clad glass epoxy or the like on which wiring is formed by means such as etching of a copper foil, exposure and development are performed, and insulation having a through hole is provided.
  • a layer is formed.
  • electroless copper plating is applied to the surface, and resist coating, etching, and resist removal are sequentially performed on the surface.
  • a through-hole conductor and a wiring circuit layer are formed, and a plating layer is formed in the through-hole, and the wiring circuit layers between the layers are connected.
  • a coil is a module component formed by a coil pattern made of a conductor on an insulating resin layer, and the coil pattern is sandwiched between magnetic materials provided on the insulating resin layer above and below.
  • FIG. 1 is a cross-sectional view illustrating a configuration of a module component according to an embodiment of the present invention.
  • FIG. 2A is a front view of the electrically insulating substrate 3 in FIG.
  • FIG. 2B is a sectional view taken along the line AA ′ of FIG. 2A.
  • FIG. 2C is a rear view of the electrically insulating substrate 3 in FIG.
  • FIG. 3A is a front view of the electrically insulating substrate 5 in FIG.
  • FIG. 3B is a cross-sectional view taken along the line BB ′ of FIG. 3A.
  • FIG. 3C is a back view of the electrically insulating substrate 5 in FIG.
  • FIG. 4 is an exploded perspective view of the module component in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a cross-sectional view illustrating a configuration of a module component according to the present embodiment.
  • the electrically insulating substrates 1 to 7 are formed by laminating a plurality of layers of an insulating resin such as an epoxy resin mixed with an inorganic filler. That is, a laminated body is formed by laminating a plurality of insulating resin layers.
  • an insulating resin such as an epoxy resin mixed with an inorganic filler.
  • the semiconductor bare chip 8 is an active component such as an IC or an LSI, and is formed of a conductor containing copper (hereinafter, also referred to as Cu) or silver (hereinafter, also referred to as Ag) formed on the insulating substrate 3. Is electrically connected to the wiring circuit pattern 1 A via the solder bump 21.
  • An underfill resin 22 made of an insulating resin such as an epoxy resin is injected and hardened into a gap between the semiconductor bare chip 8 and the electric insulating substrate 3.
  • the chip component 9 is a passive component including a resistor, a capacitor, an inductor, and the like, and is electrically connected to a wiring circuit pattern 15 D formed on the electrically insulating substrate 5 by a solder 24. Further, an underfill resin 22 is injected and hardened in the gap between the chip component 9 and the electrically insulating substrate 5.
  • the large-capacity capacitor 10 is mounted on the electrically insulating substrate 1. Assuming that this module functions, for example, as a DCZDC converter, which is a device that converts DC power to DC power of a different voltage, a large-capacity capacitor 10 is used to stabilize voltage fluctuations. It is.
  • An electric insulating resin 16 made of an epoxy resin or a phenol resin covers the large-capacity capacitor 10. As the large capacity capacitor 10, a sheet capacitor / ceramic capacitor is used.
  • the external connection electrode 25 is formed on the electrically insulating substrate 7 for external connection as a module component.
  • Each of the electrically insulating substrates 1 to 7 is electrically connected via a via-hole conductor 27.
  • Via-hole conductor 1 2, 14, 18, and 27 form connection conductors for electrically connecting circuits.
  • the coil portion 26 includes spiral coil patterns 11A to 11D formed on both surfaces of the electrically insulating substrates 3 and 5, and an adhesive 20 such as epoxy or silicon on one surface of the electrically insulating substrates 2 and 6. It is composed of magnetic materials 13A and 13B made of ferrite which sandwich the spiral coil pins 11A to 11D.
  • the coil part 26 of the module component configured as described above will be specifically described with reference to FIGS. 1, 2A, 2B, 2C, 3A, 3B, and 3C. I do.
  • FIG. 2A is a front view of the electrically insulating substrate 3
  • FIG. 2B is a cross-sectional view of the electrically insulating substrate 3 taken along the line A—A ′
  • FIG. 2C is a rear view of the electrically insulating substrate 3
  • FIG. 3B is a cross-sectional view taken along line BB ′ of the electrically insulating substrate 5, and FIG.
  • spiral coil patterns 11A to 11D are made of a conductor containing Cu or Ag, and are formed on both surfaces of electrically insulating substrates 3 and 5, respectively.
  • Electrodes 17A to 17G are formed at the ends of the spiral coil patterns 11A to 11D to electrically connect the individual spiral coil patterns 11A to 11D.
  • Electrode 17A and electrode 17C, electrode 1'7D and electrode 17E, and electrodes 17F and 17G are connected to via-hole conductors 12 provided on electrically insulating substrates 3, 4, and 5, respectively. , 14 and .18, one coil is formed by these four spiral coil patterns.
  • spiral coil patterns 11A to 11D are formed on a plurality of electrically insulating substrates, and each end thereof is connected with a via-hole conductor. Thereby, a coil portion having a larger magnetic flux can be formed.
  • these spiral coil patterns 11A to 11D are sandwiched between magnetic materials 13A and 13B made of ferrite or the like to increase the magnetic permeability and secure a predetermined inductance value. Can be.
  • a predetermined circuit is configured by mounting coil components, active components, passive components, etc. with a large external shape and mounting area on a limited circuit board area, conventionally, miniaturization has been required to connect the components to the surface layer of the board. difficult.
  • wiring connection cannot be made only by wiring wiring on the surface layer, wiring connection was made possible by using a multilayered substrate. However, as a result, the wiring length becomes longer and parasitic capacitance, resistance and inductance are generated, and it has been difficult to secure required circuit characteristics.
  • a coil pattern is formed on a part of a wiring circuit pattern on which an active component and a passive component provided on a plurality of insulating resin layers are mounted, and these are laminated to electrically connect each insulating resin layer. Connecting ⁇ Form a coil component in the laminate. In this way, miniaturization is possible. Furthermore, by configuring a coil pattern as a part of the wiring pattern, the wiring length with active components and passive components can be minimized, eliminating parasitic capacitance and resistance inductance that have impeded circuit characteristics and achieving high density. Therefore, high-performance module parts can be realized.
  • a paste-like mixture obtained by kneading an epoxy resin, filler (a powder of 3i02 from 0.1 m to 100/111) and a hardening agent is mixed with a 75-m-thick polyethylene blade by a doctor blade method. After a predetermined thickness is coated on the telephoto film, it is dried and an uncured (B stage) 80 m thick insulating sheet is formed. After that, it is cut to a predetermined size and a via hole is formed using a carbon dioxide laser. A through hole (0.15 mm in diameter) for connection is formed.
  • the through holes may be formed by using various lasers such as a YAG laser or an excimer laser or a puncher in addition to the carbon dioxide laser.
  • the through-holes are filled with a conductive resin paste by a screen printing method, and via-hole conductors 12, 14, and 18 are formed.
  • a copper foil of 70 m is used as a carrier-transferred copper foil, and a copper foil of 9 m is formed on one side of the carrier via a release layer mainly composed of chromium (hereinafter, referred to as Cr). You. At that time, the surface of the 9 / m copper foil opposite to the release layer was roughened. Spiral coil patterns 11A, 11B, 11C by etching 9 copper foils of this copper carrier transfer copper foil (trade name: Furukawa Electric epipable copper foil) by photolithography process and etching process , 11 D and wiring circuit patterns 15 A, 15 B, 15 C are formed.
  • both surfaces Pas evening one emission surface of the copper Kiyari ⁇ transfer copper foil formed on the wiring circuit pattern of the insulating sheet positioning heat press by the press temperature 1 2 0 ° C, a pressure l O k gZcm 2 For 5 minutes. Since the press temperature is lower than the curing temperature, the thermosetting resin in the insulation sheet softens and the wiring circuit pattern is embedded in the insulation sheet, and then the copper carrier is peeled off from the insulation sheet to provide electrical insulation. Substrates 1 to 7 are formed.
  • predetermined circuit components are mounted on the individual wiring circuit patterns 15A to 15C of the electric insulating substrates 1 to 7, and electrical connection is performed.
  • solder bump mounting which is one of the bare chip mounting
  • the electrode coordinates on the semiconductor bare chip 8 and the corresponding coordinates of the wiring circuit pattern 15 A on the electrically insulating substrate 3 are aligned by optical and electrical system image processing, and the semiconductor bare chip 8 is placed on the electrically insulating substrate 3. And pressurized and heated for electrical connection.
  • an underfill resin 22 made of an epoxy resin is injected into the gap between the semiconductor bare chip 8 and the electric insulating substrate 3 and is cured.
  • an epoxy resin is mixed with an appropriate amount of an inorganic filler such as silica to reduce the stress generated due to the difference in the coefficient of thermal expansion between the semiconductor bare chip 8 and the electrically insulating substrate 3. Be improved.
  • the bare chip mounting is not limited to the solder bumps 21, but may be ACF mounting using an anisotropic conductive resin sheet.
  • anisotropic conductive resin is placed on the wiring circuit pattern 15A, gold bumps are formed on the electrodes of the semiconductor bare chip 8 instead of the solder bumps 21, and electrical connection is made by heating under pressure. Yes, there is no need to inject the underfill resin 22 into the gap between the semiconductor base chip 8 and the electrically insulating substrate 3 for solder bump connection.
  • the chip component mounting is not limited to the solder mounting using the solder paste, and the electrical connection may be performed using a conductive adhesive.
  • the individual electric insulating substrates 1 to 7 are superimposed as shown in Fig. 1, and the heating temperature is increased to 1 75 Heated and pressurized at 150 ° C., 150 kg Z cm 2 for 120 minutes. Then, the insulating sheet and the conductive paste are hardened, and the wiring circuit pattern and the insulating sheet are mechanically and firmly connected. At the same time, the via-hole conductors 12, 14, 18 embedded with the conductive resin paste and the wiring circuit patterns 15 A, 15 B, 15 C are electrically connected to form a laminated body.
  • through holes 28 corresponding to the projected areas of the individual components are formed in the electrical insulating substrates 2 and 6 mounted on the electrical insulating substrates 3 and 5 on which the components are mounted. .
  • the provision of the through-holes 28 can reduce the compressive stress that occurs in individual components during lamination, and can prevent deterioration of electrical characteristics.
  • via-hole conductors 27, electrodes, wiring circuit patterns, etc. were formed on the electrically insulating substrates 2 and 6, forming the through-holes 28 softened the electrically insulating substrates 2 and 6 at the time of lamination and the via holes.
  • the height of the magnetic material 13 A, 13 B and the semiconductor bare chip 8 or chip component 9 after mounting on the same surface are different, use an electrically insulating substrate provided with through holes 28 corresponding to the respective projected areas. Use multiple boards and stack them so that the thickness of the electrically insulating board is about 5% of the mounting thickness of each board.
  • a large-capacity capacitor 10 is electrically connected to the uppermost layer of the laminate by solder 24.
  • an adhesive 20 is applied to a gap between the large-capacity capacitor 10 and the electrically insulating substrate 1. Thereby, it is possible to prevent the entrapment of air when the large-capacity capacitor 10 and the electric insulating resin are applied, and the generation of an air pocket between the gaps.
  • an electrically insulating resin 16 is applied flat so as to cover the large capacity capacitor 10.
  • the module with a built-in circuit component of the present invention includes a laminate in which a plurality of insulating resin layers are laminated in multiple layers, and a wiring provided in the laminate.
  • the coil has a coil pattern in which a conductor pattern is formed continuously in a laminated body, and has a configuration in which the coil pattern is sandwiched between ferrite layers. Since the IC chip and chip components that were conventionally mounted on the surface can be embedded in the laminate, and the coil part with a large external shape and mounting area can be formed in the laminate, a small Z Module parts can be realized.
  • it has a configuration in which a plurality of coil patterns are formed in the same laminated body, and one end of each coil pattern is electrically connected to one end of a coil pattern of another layer.
  • a thin coil can be formed inside the laminate, and the module can be made thinner and smaller.
  • each coil pattern of the coil portion and one end of the coil pattern of the other layer are electrically connected via a via-hole conductor, so that a connection portion can be formed at an arbitrary position.
  • the module components can be made thinner and smaller.
  • the coil pattern is made of a conductor pattern including Cu and Ag, so that it is possible to realize a module component having lower electric resistance and lower resistance.
  • the large-capacitance capacitor has a configuration consisting of a sheet capacitor or a ceramic capacitor.
  • Sheet capacitors have a high capacity per unit volume, and can realize small and thin module components.
  • Ceramic capacitors have low ESR and can realize module components with low module power consumption.
  • the large-capacitance condenser has a configuration that covers a part or all of the large-capacitance condenser with insulating resin, and can be used as an adsorption surface when mounting the laminate on a single mother board, realizing module parts with excellent mountability. can do.
  • active components semiconductor devices, LSIs, ICs, etc.
  • passive components capacitors, resistors, filters, oscillating devices, coils, etc.
  • It can be built-in, and can provide a small module component with a built-in high-density circuit component.
  • an IC chip and a chip component can be built in the laminate.
  • a coil component having a large external shape and a large mounting area can be formed in the laminate, thereby realizing a small and high-density module component.

Description

明細 : モジュール部 (TO 技術分野
本発明は、 回路部品内蔵モジュールに関し、 特に例えば、 絶縁基板 内部に回路部品を内蔵した多層配線基板によるモジュール部品に関す る。 背景技術
近年、 電子機器の小型化や高性能化の要求に伴い、 回路部品の高密 度化や高機能化が一層求められている。 そのため、 回路部品の高密度 化や高機能化に対応した配線基板が要求されている。
配線基板を高密度化する 1つの方法として、 基板を多層化するビル ドアップ法が知られている。 この方法は、 銅箔のエッチング等の手段 により配線が形成された両面銅張ガラスエポキシ等からなるコア基板 の表面に、 感光性樹脂が塗布され、 露光現像が行われ、 スルーホール を具備する絶縁層が形成される。 その後その表面に無電解銅メツキが 施され、 これにレジスト塗布、 エッチング、 レジスト除去が順次行わ れる。 こうして、 スル一ホール導体および配線回路層が形成され、 さ らにスルーホール内にメツキ層が形成されて層間の配線回路層が接続 されるものである。
しかしながら、 基板を多層化し配線回路の高密度化を行う上述の方 法では、 配線基板に種々の回路部品を搭載してモジュール化する場合 には、 配線基板の表層に回路部品が実装される。 そのため、 回路部品 の投影面積でモジュール部品の大きさが決まってしまうことになり、 小型化が困難であった。 特に高インダクタンス値を必要とするモジュール部品は、 銅線をフ ェライ トポビンに卷きつけて電気特性を確保した固定ィンダク夕等を 搭載する必要がある。 その為に、 外観形状や実装面積が大きくなり、 モジュールとしての小型化が困難であるという問題を有していた。 発明の開示
複数の絶縁樹脂層が多層に積層された積層体内に能動部品および受 動部品が内蔵されたモジュール部品であって、 絶縁樹脂層上に設けら れた配線回路パターンと、 配線回路パターン間を電気的に接続する為 に絶縁樹脂層内に設けられた接続導体と、 配線回路パターン上に電気 的に接続された能動部品および受動部品と、 積層体内に形成されたコ ィルとを有し、 コイルは絶縁樹脂層上に導体からなるコイルパターン で形成され、 コイルパターンはその上下の絶縁樹脂層に設けられた磁 性材料で挟持されているモジュール部品。 図面の簡単な説明
図 1は、 本発明の一実施の形態におけるモジュール部品の構成を示 す断面図である。
図 2 Aは、 図 1における電気絶縁基板 3の正面図である。
図 2 Bは、 図 2 Aの A— A '断面図である。
図 2 Cは、 図 1における電気絶縁基板 3の裏面図である。
図 3 Aは、 図 1における電気絶縁基板 5の正面図である。
図 3 Bは、 図 3 Aの B— B '断面図である。
図 3 Cは、 図 1における電気絶縁基板 5の裏面図である。
図 4は、 図 1におけるモジュール部品の分解斜視図である。 発明を実施する最良の形態 以下、 図面を参照して、 本発明の実施の形態について説明する。 図 1は、 本実施の形態におけるモジュール部品の構成を示す断面図 である。
図 1において、 電気絶縁基板 1から 7は、 無機フィラーを混ぜたェ ポキシ樹脂等の絶縁樹脂かなり、 複数層に積層して積層体が形成され ている。 即ち、 絶縁樹脂層が複数層に積層して積層体が形成されてい る。
半導体ベアチップ 8は、 I Cや L S I等の能動部品であり、 電気絶 縁基板 3上に形成された銅 （以降、 C uとも記載する） あるいは銀 (以降、 A gとも記載する） を含む導体からなる配線回路パターン 1 Aと半田バンプ 2 1を介して電気的に接続される。 半導体ベアチップ 8と電気絶縁基板 3の隙間にエポキシ樹脂等の絶縁樹脂からなるアン ダーフィル樹脂 2 2が注入硬化されている。
チップ部品 9は抵抗、 コンデンサ、 インダクタ等を含む受動部品で あり、 電気絶縁基板 5上に形成された配線回路パターン 1 5 Dとはん だ 2 4により電気的に接続されている。 さらに、 チップ部品 9と電気 絶縁基板 5の隙間にアンダーフィル樹脂 2 2が注入硬化されている。 大容量コンデンサ 1 0は、 電気絶縁基板 1上に実装される。 このモ ジュールが、 例えば直流電源を異なった電圧の直流電源に変換する機 器である D C Z D Cコンバータとして機能する場合等を仮定すると、 大容量コンデンサ 1 0は電圧変動を安定化する為に用いられるもので ある。 エポキシ樹脂やフエノール樹脂からなる電気絶縁樹脂 1 6が大 容量コンデンサ 1 0を覆っている。 大容量コンデンサ 1 0としては、 シートキャパシタゃセラミツクコンデンサが使用される。
外部接続電極 2 5は、 モジュール部品として外部接続するために電 気絶縁基板 7上に形成される。 また、 各電気絶縁基板 1から 7はビア ホール導体 2 7を介して電気的に接続されている。 ビアホール導体 1 2、 1 4、 1 8、 2 7は、 回路間を電気的に接続する為の接続導体を 形成している。
コイル部 2 6は、 電気絶縁基板 3、 5の両面に形成されたスパイラ ルコイルパターン 1 1 A〜 1 1 Dと、 電気絶縁基板 2、 6の片面にェ ポキシあるいはシリコン等の接着剤 2 0を介して接合され、 スパイラ ルコイルパ夕一ン 1 1 A〜 1 1 Dを挟持するフェライ トからなる磁性 材料 1 3 A及び 1 3 Bで構成されている。
以上のように構成されたモジュール部品におけるコイル部 2 6につ いて図 1、 図 2 A、 図 2 B、 図 2 C、 図 3 A、 図 3 B、 図 3 Cを用い て具体的に説明する。
図 2 Aは電気絶縁基板 3の正面図、 図 2 Bは電気絶縁基板 3の A— A '断面図、 図 2 Cは電気絶縁基板 3の裏面図、 図 3 Aは電気絶縁基 板 5の正面図、 図 3 Bは電気絶縁基板 5の B— B '断面図、 図 3 Cは 電気絶縁基板 5の裏面図である。 これらの図において、 スパイラルコ ィルパターン 1 1 Aから 1 1 Dは C uあるいは A gを含む導体からな り、 電気絶縁基板 3、 5の両面にそれぞれ形成される。 個々のスパイ ラルコイルパターン 1 1 Aから 1 1 Dを電気的に接続する為にスパイ ラルコイルパターン 1 1 Aから 1 1 Dの端部に電極 1 7 Aから 1 7 G が形成される。
そして電極 1 7 Aと電極 1 7 C、 電極 1'7 Dと電極 1 7 E、 電極 1 7 Fと 1 7 Gをそれぞれ電気絶縁基板 3、 4、 5に設けられたビアホ ール導体 1 2、 1 4、 .1 8で接続することにより、 これら 4つのスパ ィラルコイルパターンで 1つのコイルを形成している。
この際、 スパイラルコイルパターン 1 1 Aから 1 1 Dの巻き方向は 常に同一方向に保って連結することにより、 一定の磁束を確保するこ とができる。 さらに、 スパイラルコイルパターン 1 1 Aから 1 1 Dを 複数の電気絶縁基板に形成してその各端をビアホール導体で接続する ことで、 より大きな磁束を有するコイル部を形成することができる。 また、 これらのスパイラルコイルパターン 1 1 Aから 1 1 Dはフエ ライ ト等からなる磁性材料 1 3 Aと 1 3 Bで挟持することで透磁率を 大きくして所定のィンダクタンス値を確保することができる。
外観形状や実装面積が大きいコイル部品、 能動部品、 受動部品等を 限られた回路基板面積に実装して所定の回路を構成する場合、 従来は 基板表層に構成部品を接続するために小型化が難しい。 また、 表層の 配線引き回しだけでは配線接続ができないので、 基板を多層化するこ とにより配線接続を可能としていた。 しかし、 そのために配線長が長 くなり寄生の容量や抵抗およびインダクタンスが発生し、 必要とする 回路特性を確保することも困難となっていた。
本発明においては、 複数の絶縁樹脂層上に設けられた能動部品ゃ受 動部品が実装される配線回路パターンの一部にコイルパターンを形成 し、 これらを積層し各絶縁樹脂層を電気的に接続すること ίこより積層 体内でコイル部品を形成する。 こうすることで、 小型化が可能となる。 さらに、 配線パターンの一部にコイルパターンを構成することで能動 部品や受動部品等との配線長が最短距離で行え、 回路特性を阻害して いた寄生容量や抵抗ィンダク夕ンスを無くし且つ高密度で高性能なモ ジユール部品を実現することができる。
次に、 以上のように構成されたモジュール部品について、 図 1から 図 4を参照しながら以下にその製造方法を説明する。
エポキシ樹脂とフィラー （0 . 1 mから 1 0 0 / 111の3 i 0 2 の粉 体） と硬化剤を攪拌混合機によって混練したペースト状の混合物を、 ドクターブレード法により厚み 7 5 mのポリエチレンテレフ夕レー トフイルム上に所定厚みをコーティングした後、 乾燥し未硬化状態 ( Bステージ） である厚さ 8 0 mの絶縁シートが形成される。 その 後、 所定のサイズに切断され、 炭酸ガスレーザを用いてビアホールを 接続するための貫通孔 （直径 0. 1 5mm) が形成される。 なお炭酸ガスレーザの他に Y AG、 エキシマレーザー等の各種レー ザ一、 または、 パンチヤ一を用いて貫通孔を形成しても良い。
この貫通孔に、 導電性樹脂ペーストをスクリーン印刷法によって充 填し、 ビアホール導体 1 2、 1 4、 1 8が形成される。
次に、 7 0 mの銅箔をキャリア転写銅箔として、 そのキャリアの 片面にクロム （以降、 C rと記載する） を主成分とする剥離層を介し て、 9 mの銅箔が形成される。 その際、 9 /m銅箔の剥離層と反対 側の面が粗化されている。 この銅キャリア転写銅箔 （商品名 古河電 ェピ一ラブル銅箔） の 9 の銅箔をフォトリソ工程およびエツチン グ工程によってエッチングしてスパイラルコイルパタ一ン 1 1 A、 1 1 B、 1 1 C, 1 1 Dおよび配線回路パターン 1 5 A、 1 5 B、 1 5 Cが形成される。
次に、 絶縁シートの両面と配線回路パターンに形成された銅キヤリ ァ転写銅箔のパ夕一ン面は、 位置あわせ熱プレス機によってプレス温 度 1 2 0°C、 圧力 l O k gZcm2で 5分間加熱加圧される。 プレス温 度は硬化温度より低い温度なので、 絶縁シート中の熱硬化性樹脂が軟 化し配線回路パターンが絶縁シ一トに埋め込まれた後、 絶縁シ一トか ら銅キヤリアを剥離して電気絶縁基板 1から 7が形成される。
次に電気絶縁基板 1から 7の個々の配線回路パターン 1 5 Aから 1 5 C上に所定の回路部品を搭載し、 電気的な接続が行なわれる。
半導体ベアチップ 8を接続する場合は、 例えばベアチップ実装のひ とつであるはんだバンプ実装が行なわれる。 半導体ベアチップ 8上の 電極座標と、 対応した電気絶縁基板 3上の配線回路パターン 1 5 Aの 座標とを光学系および電気系画像処理による位置合わせを行い、 電気 絶縁基板 3上に半導体べァチップ 8を搭載し、 加圧加熱し電気的接続 が行なわれる。 次に、 エポキシ系の樹脂で構成されたアンダーフィル樹脂 2 2が半 導体ベアチップ 8と電気絶縁基板 3の隙間に注入され、 硬化される。 アンダーフィル樹脂 2 2としては、 エポキシ系の樹脂にシリカ等の無 機フィラーを適量混合し、 半導体ベアチップ 8と電気絶縁基板 3との 熱膨張率の差により発生する応力を緩和させ、 信頼性が向上される。 なお、 ベアチップ実装は、 半田バンプ 2 1に限らず異方導電性樹脂 シートを用いた、 A C F実装等を用いても良い。
この場合は配線回路パターン 1 5 A上に異方導電樹脂を配置し、 半 導体ベアチップ 8の電極に半田バンプ 2 1の代りに金バンプを形成し、 加圧加熱にて電気接続を行うものであり、 半田バンプ接続に対し半導 体べァチップ 8と電気絶縁基板 3の隙間にアンダーフィル樹脂 2 2を 注入する必要はない。
また、 チップ部品実装も、 半田ペーストによるはんだ実装に限らず 導電性接着剤を用いて電気接続を行っても良い。
このようにして、 個々の電気絶縁基板 3、 5上に部品が搭載された 後、 図 1に示すように個々の電気絶縁基板 1から 7が重ね合わせられ、 加熱温度を上昇させて 1 7 5 °C、 1 5 0 k g Z c m2で 1 2 0分間加熱 加圧される。 そして、 絶縁シートおよび導電性ペーストが硬化し、 配 線回路パターンと絶縁シートとが機械的に強固に接続する。 同時に、 導電性樹脂ペーストを埋め込んだビアホール導体 1 2、 1 4、 1 8と 配線回路パターン 1 5 A、 1 5 B、 1 5 Cとが電気的に接続され、 積 層体が構成される。
なお、 部品が搭載された電気絶縁基板 3、 5上に搭載する電気絶縁 基板 2、 6は、 図 4に示されるように個々の部品の投影面積に対応し た貫通孔 2 8が形成される。
これは、 貫通孔 2 8を設けることで積層時に個々の部品に生じる圧 縮応力を低減でき、 電気特性の劣化を防止することができる。 さらに、 電気絶縁基板 2、 6にビアホール導体 2 7や電極、 配線回路パ夕一ン 等を形成していた場合、 貫通孔 2 8を形成することにより積層時に電 気絶縁基板 2、 6が軟化しビアホール導体 2 7や電極、 配線回路パ夕 —ンの座標がずれて積層間の接続及び回路部品などの接続ができなく なるなどの不具合が発生しない利点がある。
磁性材料 1 3 A、 1 3 Bと半導体ベアチップ 8あるいはチップ部品 9の同一面上における実装後の高さが異なる場合は、 おのおのの投影 面積に対応した貫通孔 2 8を設けた電気絶縁基板を複数枚使用し、 そ れぞれの実装厚みの 5 %前後に電気絶縁基板の厚みが形成できるよう に積み重ねる。
これにより、 積層時に回路部品に局部的な圧力が加わらず、 積層後 に回路部品の周辺に空気だまりを生ずることを防ぐことができ、 信頼 性を向上することができる。
次に積層体の最上層に大容量コンデンサ 1 0がはんだ 2 4により電 気的に接続される。 はんだ付けの後大容量コンデンサ 1 0と電気絶縁 基板 1の隙間には接着剤 2 0が塗布される。 これにより、 大容量コン デンサ 1 0と電気絶縁樹脂が塗布されるときに空気を巻き込み前記隙 間に空気だまりが発生するのを防ぐことができる。
最後に、 大容量コンデンサ 1 0を覆うように、 電気絶縁樹脂 1 6が 平坦塗布される。
平坦性を確保することでマザ一基板への搭載に際してマウンタ一等 の実装機のハンドリングが容易となり、 ハンドリング時の衝撃による コンデンサの破損がなく、 信頼性が向上する。
尚、 上述の説明で記載した各数値は一例であり、 本発明はこれらの 値に限定されるものではない。
以上説明したように、 本発明の回路部品内蔵モジュールは、 複数の 絶縁樹脂層が多層に積層された積層体と、 積層体内に設けられた配線 回路パターンと、 配線回路パターン間を電気的に接続するためのビア ホール導体と、 配線回路パターンと電気的に接続され積層体内に内蔵 された I Cチップおよびチップ部品と、 積層体の任意の部分に形成さ れたコイルとを備える。 コイルは積層体内に導体パターンが連続して 形成されたコイルパ夕一ンを有するとともに、 そのコイルパターンを フェライ ト層で挟持した構成を有している。 従来表面に実装されてい た I Cチップやチップ部品を積層体内に内蔵させることができるとと ともに、 外観形状や実装面積が大きいコイル部を積層体内で形成する ことができる為、 小型 Z高密度のモジュール部品を実現することがで きる。
また、 同一積層体に形成されたコイルパタ一ンを複数層有し、 各コ ィルパターンの一端が、 他層のコイルパターンの一端と電気的に接続 される構成を有している。 これにより薄いコイルを積層体内部に形成 することができ、 モジュールの薄型化と小型化を実現できる。
また、 コイル部の各コイルパターンの一端と他層のコイルパターン の一端とが、 ビアホール導体を介して電気的に接続され、 任意の位置 に接続部を形成することができる。 その結果、 モジュール部品の薄型 化と小型化を実現できる。
また、 積層体の最表層に配線回路パターンを形成して大容量コンデ ンサを配置した構成により、 より高機能で高密度なモジュール部品を 実現することができる。
また、 コイルパターンが C u及び A gを含む導体パターンからなり、 電気抵抗が低く、 より低抵抗なモジュール部品を実現することができ る。
また、 大容量コンデンサはシートコンデンサもしくはセラミックコ ンデンサからなる構成を有している。 シートコンデンサは、 単位体積 あたりの容量が高く、 モジュール部品の小型化と薄型化を実現できる。 セラミックコンデンサは、 E S Rが低く、 モジュールの消費電力を低 く抑えたモジュール部品を実現することができる。
また、 大容量コンデンザの一部または全部を絶縁樹脂で覆う構成を 有しており、 積層体をマザ一基板に実装するときの吸着面とすること ができ、 実装性に優れたモジュール部品を実現することができる。 また、 従来多層の配線基板では表面にしか実装されなかった能動部 品 （半導体素子、 L S I 、 I Cなど） や受動部品 （コンデンサ素子、 抵抗素子、 フィルター素子、 発振素子、 コイルなど） の電気素子を内 蔵させることが出来、 小型で高密度回路部品内蔵のモジュール部品を 提供できる。 産業の利用可能性
本発明によるモジュール部品は、 I Cチップやチップ部品を積層体 内に内蔵させることができる。 また、 外観形状や実装面積が大きいコ ィル部品を積層体内で形成出来、 小型で高密度のモジュール部品を実 現することができる。

Claims

請求の範囲
1 . 複数の絶縁樹脂層が多層に積層された積層体内に能動部品および 受動部品が内蔵されたモジュール部品であって、 前記絶縁樹脂層上に 設けられた配線回路パターンと、 前記配線回路パターン間を電気的に 接続する為に前記絶縁樹脂層内に設けられた接続導体と、 前記配線回 路パターン上に電気的に接続された能動部品および受動部品と、 前記 積層体内に形成されたコイルとを有し、 前記コイルは前記絶縁樹脂層 上に導体からなるコイルパターンで形成され、 前記コイルパターンは その上下の絶縁樹脂層に設けられた磁性材料で挟持されているモジュ ール部品。
2 . 前記コイルパターンが形成された前記絶縁樹脂層を複数有し、 前 記コイルパターンの一端と他層の前記コイルパターンの一端とが電気 的に接続される請求項 1記載のモジュール部品。
3 . 前記コイルパターンの一端と他層の前記コイルパターンの一端と がビアホール導体を介して電気的に接続される請求項 2記載のモジュ
—ル部
4 . 前記積層体の最表層に配線回路パターンを形成してコンデンサを 配置する請求項 1記載のモジュール部品。
5 . 前記コイルパターンは C u及び A gを含む導体パターンからなる 請求項 1記載のモジュール部品。
6 . 前記コンデンサはシ一トコンデンサもしくはセラミックコンデン ザからなる請求項 4記載のモジュール部品。
7 . 前記コンデンザの一部または全部を絶縁樹脂で覆う請求項 4記載 のモジュール部品。
PCT/JP2002/010591 2001-10-15 2002-10-11 Module component WO2003034494A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/433,843 US6828670B2 (en) 2001-10-15 2002-10-11 Module component
EP02801549A EP1365451A4 (en) 2001-10-15 2002-10-11 MODULE COMPONENT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-316407 2001-10-15
JP2001316407A JP2003124429A (ja) 2001-10-15 2001-10-15 モジュール部品

Publications (1)

Publication Number Publication Date
WO2003034494A1 true WO2003034494A1 (en) 2003-04-24

Family

ID=19134429

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/010591 WO2003034494A1 (en) 2001-10-15 2002-10-11 Module component

Country Status (5)

Country Link
US (1) US6828670B2 (ja)
EP (1) EP1365451A4 (ja)
JP (1) JP2003124429A (ja)
CN (1) CN100382309C (ja)
WO (1) WO2003034494A1 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6374336B1 (en) 1997-12-24 2002-04-16 Avid Technology, Inc. Computer system and process for transferring multiple high bandwidth streams of data between multiple storage units and multiple applications in a scalable and reliable manner
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
US7126443B2 (en) * 2003-03-28 2006-10-24 M/A-Com, Eurotec, B.V. Increasing performance of planar inductors used in broadband applications
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
US7408258B2 (en) * 2003-08-20 2008-08-05 Salmon Technologies, Llc Interconnection circuit and electronic module utilizing same
US7919864B2 (en) * 2003-10-13 2011-04-05 Stmicroelectronics S.A. Forming of the last metallization level of an integrated circuit
JP4120562B2 (ja) * 2003-10-31 2008-07-16 沖電気工業株式会社 受動素子チップ、高集積モジュール、受動素子チップの製造方法、及び高集積モジュールの製造方法。
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
JP4343082B2 (ja) * 2003-12-25 2009-10-14 アルプス電気株式会社 電子回路ユニット、及びその製造方法
KR100768919B1 (ko) * 2004-12-23 2007-10-19 삼성전자주식회사 전원 생성 장치
US7679162B2 (en) * 2005-12-19 2010-03-16 Silicon Laboratories Inc. Integrated current sensor package
US7362086B2 (en) * 2005-12-19 2008-04-22 Silicon Laboratories Inc. Integrated current sensor
US7397234B2 (en) * 2005-12-19 2008-07-08 Silicon Laboratories Inc. Current sensor with reset circuit
JP2007201065A (ja) * 2006-01-25 2007-08-09 Hitachi Aic Inc コンデンサ内蔵基板
US8049340B2 (en) 2006-03-22 2011-11-01 Lsi Corporation Device for avoiding parasitic capacitance in an integrated circuit package
US20070246805A1 (en) * 2006-04-25 2007-10-25 Ligang Zhang Multi-die inductor
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
JP5108253B2 (ja) * 2006-05-09 2012-12-26 大日本印刷株式会社 部品実装モジュール
US7990132B2 (en) * 2006-06-30 2011-08-02 Silicon Laboratories Inc. Current sensor including an integrated circuit die including a first and second coil
FR2904453B1 (fr) * 2006-07-25 2009-01-16 Oberthur Card Syst Sa Antenne electronique a microcircuit.
JP2008053319A (ja) * 2006-08-22 2008-03-06 Nec Electronics Corp 半導体装置
US7989895B2 (en) * 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
US7821251B2 (en) * 2006-12-12 2010-10-26 Silicon Laboratories Inc. Current sensor
KR100891805B1 (ko) * 2007-05-25 2009-04-07 주식회사 네패스 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
DE102007027838B4 (de) * 2007-06-13 2021-01-14 Leonhard Kurz Gmbh & Co. Kg Mehrschichtiges Folienelement
JP5090117B2 (ja) * 2007-09-28 2012-12-05 太陽誘電株式会社 電子部品
SK50042008A3 (sk) * 2008-01-04 2009-09-07 Logomotion, S. R. O. Spôsob a systém autentifikácie najmä pri platbách, identifikátor totožnosti a/alebo súhlasu
SK288721B6 (sk) 2008-03-25 2020-01-07 Smk Kk Spôsob, zapojenie a nosič na vykonávanie opakovaných operácií na klávesnici mobilného komunikačného zariadenia
US7728578B2 (en) * 2008-05-15 2010-06-01 Silicon Laboratories Inc. Method and apparatus for high current measurement
AU2009258167B2 (en) * 2008-05-28 2016-04-21 Thomas J. Lochtefeld Wave pool with moving reef wave generator extension and counter current
CA2732235C (en) * 2008-08-29 2017-03-28 Logomotion, S.R.O. Removable card for a contactless communication, its utilization and the method of production
US9098845B2 (en) 2008-09-19 2015-08-04 Logomotion, S.R.O. Process of selling in electronic shop accessible from the mobile communication device
SK288747B6 (sk) 2009-04-24 2020-04-02 Smk Kk Spôsob a systém bezhotovostnej platobnej transakcie, najmä s použitím bezkontaktného platobného prostriedku
SK50862008A3 (sk) 2008-09-19 2010-06-07 Logomotion, S. R. O. Systém na elektronické platobné aplikácie a spôsob autorizácie platby
SK288641B6 (sk) 2008-10-15 2019-02-04 Smk Corporation Spôsob komunikácie s POS terminálom, frekvenčný konventor k POS terminálu
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US20100230784A1 (en) * 2009-03-16 2010-09-16 Triune Ip Llc Semiconductor Packaging with Integrated Passive Componentry
EP2242066A1 (en) * 2009-04-17 2010-10-20 Nxp B.V. Inductive components for dc/dc converters and methods of manufacture thereof
RU2543935C2 (ru) 2009-05-03 2015-03-10 Логомотион, С.Р.О. Платежный терминал с использованием мобильного коммуникационного устройства, такого как мобильный телефон, и способ безналичных платежей
JP5170908B2 (ja) * 2010-04-20 2013-03-27 古河電気工業株式会社 基板および基板の製造方法
JP5299351B2 (ja) * 2010-05-14 2013-09-25 株式会社村田製作所 無線ｉｃデバイス
EP2577556B1 (en) * 2010-06-07 2016-11-16 SMK Corporation A removable memory card with an antenna
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
JP5655987B2 (ja) * 2012-12-07 2015-01-21 株式会社村田製作所 アンテナモジュール
JP5427305B1 (ja) * 2013-02-19 2014-02-26 株式会社フジクラ 部品内蔵基板及びその製造方法並びに実装体
US9006082B2 (en) 2013-03-15 2015-04-14 Illinois Tool Works Inc. Film transferable logic circuit, and methods for providing film transferable logic circuit
US10178778B2 (en) 2013-03-15 2019-01-08 Illinois Tool Works Inc. Transferable film including readable conductive image, and methods for providing transferable film
US20150077208A1 (en) * 2013-09-16 2015-03-19 Ken Goldman High-q parallel-trace planar spiral coil for biomedical implants
WO2016094140A1 (en) * 2014-12-10 2016-06-16 Suzhou Qing Xin Fang Electronics Technology Co., Ltd. Methods and devices of laminated integrations of semiconductor chips, magnetics, and capacitance
JP6593274B2 (ja) * 2016-08-03 2019-10-23 株式会社豊田自動織機 多層基板
JP2018157150A (ja) * 2017-03-21 2018-10-04 東芝メモリ株式会社 半導体装置
US10790244B2 (en) * 2017-09-29 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11348718B2 (en) * 2018-06-29 2022-05-31 Intel Corporation Substrate embedded magnetic core inductors and method of making
CN109492741A (zh) * 2018-11-26 2019-03-19 昆山联滔电子有限公司 一种电子模组及电子装置
JP7398753B2 (ja) 2019-01-29 2023-12-15 安徽安努奇科技有限公司 集積インダクタ構造及び集積回路
KR102175184B1 (ko) * 2019-03-04 2020-11-06 주식회사 심텍 버티컬 타입의 패시브 소자를 갖는 멀티 인쇄회로기판 및 그 제조 방법
US20220093546A1 (en) * 2020-09-18 2022-03-24 Intel Corporation Microelectronic assemblies with inductors in direct bonding regions
EP4093162A1 (en) * 2021-05-18 2022-11-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft A component carrier with a magnetic element, and manufacturing method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138951A (ja) * 1983-12-27 1985-07-23 Fuji Electric Co Ltd 混成集積回路
JPS60171754A (ja) * 1984-02-17 1985-09-05 Sumitomo Electric Ind Ltd 回路素子付半導体チツプキヤリア
JPH03266493A (ja) * 1990-03-16 1991-11-27 Tdk Corp 混成積層回路装置及び混成積層回路部品
JPH05226506A (ja) * 1992-02-18 1993-09-03 Mitsubishi Materials Corp 表面実装型複合部品及びその製造方法
JPH0621264A (ja) * 1992-07-03 1994-01-28 Sumitomo Kinzoku Ceramics:Kk 低温焼成多層セラミック回路基板
JPH0766361A (ja) 1993-08-30 1995-03-10 Hitachi Cable Ltd 電源装置
JPH07163146A (ja) 1993-12-07 1995-06-23 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータ
JP2000306730A (ja) * 1999-04-21 2000-11-02 Fuji Electric Co Ltd 平面型磁気素子
US20010023779A1 (en) 2000-02-09 2001-09-27 Yasuhiro Sugaya Transfer material, method for producing the same and wiring substrate produced by using the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790640B2 (ja) * 1989-01-14 1998-08-27 ティーディーケイ株式会社 混成集積回路部品の構造
JP3669255B2 (ja) * 2000-09-19 2005-07-06 株式会社村田製作所 セラミック多層基板の製造方法および未焼成セラミック積層体

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138951A (ja) * 1983-12-27 1985-07-23 Fuji Electric Co Ltd 混成集積回路
JPS60171754A (ja) * 1984-02-17 1985-09-05 Sumitomo Electric Ind Ltd 回路素子付半導体チツプキヤリア
JPH03266493A (ja) * 1990-03-16 1991-11-27 Tdk Corp 混成積層回路装置及び混成積層回路部品
JPH05226506A (ja) * 1992-02-18 1993-09-03 Mitsubishi Materials Corp 表面実装型複合部品及びその製造方法
JPH0621264A (ja) * 1992-07-03 1994-01-28 Sumitomo Kinzoku Ceramics:Kk 低温焼成多層セラミック回路基板
JPH0766361A (ja) 1993-08-30 1995-03-10 Hitachi Cable Ltd 電源装置
JPH07163146A (ja) 1993-12-07 1995-06-23 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータ
JP2000306730A (ja) * 1999-04-21 2000-11-02 Fuji Electric Co Ltd 平面型磁気素子
US20010023779A1 (en) 2000-02-09 2001-09-27 Yasuhiro Sugaya Transfer material, method for producing the same and wiring substrate produced by using the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1365451A4

Also Published As

Publication number Publication date
CN100382309C (zh) 2008-04-16
JP2003124429A (ja) 2003-04-25
US20040021218A1 (en) 2004-02-05
EP1365451A1 (en) 2003-11-26
CN1476636A (zh) 2004-02-18
EP1365451A4 (en) 2010-06-23
US6828670B2 (en) 2004-12-07

Similar Documents

Publication Publication Date Title
WO2003034494A1 (en) Module component
EP0851724B1 (en) Printed circuit board and electric components
JP4061318B2 (ja) メッキによるチップ内蔵型プリント回路基板およびその製造方法
KR100688768B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
JP2005045013A (ja) 回路モジュールとその製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
JP3199664B2 (ja) 多層配線基板の製造方法
JP2002076637A (ja) チップ部品内蔵基板及びその製造方法
WO2012120995A1 (ja) 電気素子内蔵型多層基板およびその製造方法
JPH1174648A (ja) 配線基板
JP2004007006A (ja) 多層配線基板
JP2001244368A (ja) 電気素子内蔵配線基板
JP3246502B2 (ja) 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法
JP2004119483A (ja) 素子内蔵基板
JP2008091377A (ja) プリント配線基板及びその製造方法
JP2001156211A (ja) コンデンサ内蔵型配線基板
US11670613B2 (en) Arrangement with central carrier and two opposing layer stacks, component carrier and manufacturing method
JP2010153667A (ja) 配線基板及びその製造方法
JP2001298274A (ja) 電子回路構成体
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JP2005026470A (ja) 部品内蔵モジュールおよびその製造方法
JP4407609B2 (ja) 電子回路装置
JP2005026406A (ja) コンデンサ電極保持配線基板およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN SG

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FR GB GR IE IT LU MC NL PT SE SK TR

WWE Wipo information: entry into national phase

Ref document number: 10433843

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 028031830

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2002801549

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2002801549

Country of ref document: EP