Recherche Images Maps Play YouTube Actualités Gmail Drive Plus »
Connexion
Les utilisateurs de lecteurs d'écran peuvent cliquer sur ce lien pour activer le mode d'accessibilité. Celui-ci propose les mêmes fonctionnalités principales, mais il est optimisé pour votre lecteur d'écran.

Brevets

  1. Recherche avancée dans les brevets
Numéro de publicationWO2003054722 A3
Type de publicationDemande
Numéro de demandePCT/US2002/039566
Date de publication6 mai 2004
Date de dépôt10 déc. 2002
Date de priorité12 déc. 2001
Autre référence de publicationUS7752419, US8589660, US9037834, US9396161, US20100293356, US20140101410, US20150261723, WO2003054722A2
Numéro de publicationPCT/2002/39566, PCT/US/2/039566, PCT/US/2/39566, PCT/US/2002/039566, PCT/US/2002/39566, PCT/US2/039566, PCT/US2/39566, PCT/US2002/039566, PCT/US2002/39566, PCT/US2002039566, PCT/US200239566, PCT/US2039566, PCT/US239566, WO 03054722 A3, WO 03054722A3, WO 2003/054722 A3, WO 2003054722 A3, WO 2003054722A3, WO-A3-03054722, WO-A3-2003054722, WO03054722 A3, WO03054722A3, WO2003/054722A3, WO2003054722 A3, WO2003054722A3
InventeursRobert Plunkett, Ghobad Heindari, Paul L Master
DéposantQuicksilver Tech Inc
Exporter la citationBiBTeX, EndNote, RefMan
Liens externes:  Patentscope, Espacenet
Procede et systeme destines a gerer des ressources materielles en vue de mettre en oeuvre des fonctions de systeme au moyen d'une architecture de calcul adaptatif
WO 2003054722 A3
Résumé
L'invention concerne une nouvelle catégorie de circuits intégrés et une nouvelle méthodologie de calcul adaptatif ou reconfigurable. Le mode de réalisation exemplaire de circuit imprimé comprend plusieurs éléments de calcul hétérogène couplés à un réseau d'interconnexion. Les éléments de calcul hétérogène possèdent des éléments de calcul correspondant qui présentent des architectures fixes et variables, telles que des architectures fixes pour différentes fonctions telles que la mémoire, l'addition, la multiplication, la multiplication complexe, la soustraction, la configuration, la reconfiguration, la vérification, l'entrée, la sortie et la possibilité de programmation par l'utilisateur. En réponse aux informations de configuration, le réseau d'interconnexion fonctionne en temps réel de manière à configurer et reconfigurer les éléments de calcul hétérogène pour différents modes fonctionnels tels que notamment des opérations algorithmiques linéaires, des opérations algorithmiques non linéaires, des opérations machine d'états finis, des opérations de mémoire et des manipulations du niveau des bits. Les diverses architectures fixes sont sélectionnées de manière à minimiser de manière comparative la consommation de puissance et augmenter la performance du circuit intégré de calcul adaptatif utilisé notamment pour des applications mobiles, portatives ou d'autres applications de calcul alimentées par batterie. Dans un autre mode de réalisation exemplaire, certains ou tous les éléments de calcul sont configurés de façon alternée afin de mettre en oeuvre deux ou plusieurs fonctions.
Citations de brevets
Brevet cité Date de dépôt Date de publication Déposant Titre
WO2000069073A1 *5 mai 200016 nov. 2000Morphics Technology Inc.Reseau integre prediffuse programmable et heterogene
Citations hors brevets
Référence
1 *ABNOUS A ET AL: "Ultra-low-power domain-specific multimedia processors", VLSI SIGNAL PROCESSING, IX, 1996., YWORKSHOP ON SAN FRANCISCO, CA, USA 30 OCT.-1 NOV. 1996, NEW YORK, NY, USA,IEEE, US, 30 October 1996 (1996-10-30), pages 461 - 470, XP010199037, ISBN: 0-7803-3134-6
2 *DEHON A ET AL: "Reconfigurable computing: what, why, and implications for design automation", DESIGN AUTOMATION CONFERENCE, 1999. PROCEEDINGS. 36TH NEW ORLEANS, LA, USA 21-25 JUNE 1999, PISCATAWAY, NJ, USA,IEEE, US, 21 June 1999 (1999-06-21), pages 610 - 615, XP010344009, ISBN: 1-58113-092-9
3 *K. COMPTON, Z. LI, J. COOLEY, S. KNOL, S. HAUCK: "Configuration Relocation and Defragmentation for Run-Time Reconfigurable Computing", NORTHWESTERN UNIVERSITY, 2000, XP002270568, Retrieved from the Internet <URL:http://citeseer.nj.nec.com/compton00configuration.html> [retrieved on 20040216]
4 *T. BAPTY, J. SCOTT, S. NEEMA, J. SZTIPANOVITS: "Uniform Execution Environment for Dynamic Reconfiguration", DARPA ADAPTIVE COMPUTING SYSTEMS, March 1999 (1999-03-01), XP002270569, Retrieved from the Internet <URL:www.isis.vanderbilt.edu/publications/archive/ Bapty_T_3_0_1999_Uniform_Ex.PDF> [retrieved on 20040212]
Classifications
Classification internationaleG06F15/78
Classification coopérativeG06F15/7867, G06F15/177, Y02B60/1225, Y02B60/1207
Classification européenneG06F15/78R
Événements juridiques
DateCodeÉvénementDescription
3 juil. 2003AKDesignated states
Kind code of ref document: A2
Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG UZ VC VN YU ZA ZM ZW
3 juil. 2003ALDesignated countries for regional patents
Kind code of ref document: A2
Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG
27 août 2003121Ep: the epo has been informed by wipo that ep was designated in this application
19 janv. 2005122Ep: pct application non-entry in european phase
5 juin 2006NENPNon-entry into the national phase in:
Ref country code: JP
5 juin 2006WWWWipo information: withdrawn in national office
Country of ref document: JP