WO2003075331A1 - Dicing method, method of inspecting integrated circuit element, substrate holding device, and pressure sensitive adhesive film - Google Patents

Dicing method, method of inspecting integrated circuit element, substrate holding device, and pressure sensitive adhesive film Download PDF

Info

Publication number
WO2003075331A1
WO2003075331A1 PCT/JP2003/002236 JP0302236W WO03075331A1 WO 2003075331 A1 WO2003075331 A1 WO 2003075331A1 JP 0302236 W JP0302236 W JP 0302236W WO 03075331 A1 WO03075331 A1 WO 03075331A1
Authority
WO
WIPO (PCT)
Prior art keywords
adhesive film
integrated circuit
semiconductor substrate
jig
energy
Prior art date
Application number
PCT/JP2003/002236
Other languages
English (en)
French (fr)
Inventor
Kiyoshi Takekoshi
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to EP03743517A priority Critical patent/EP1484791A4/en
Priority to US10/492,530 priority patent/US8101436B2/en
Priority to KR1020037017144A priority patent/KR100691034B1/ko
Publication of WO2003075331A1 publication Critical patent/WO2003075331A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0082Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material for supporting, holding, feeding, conveying or discharging work
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Definitions

  • the present invention relates to a method for dicing a semiconductor substrate on which a plurality of integrated circuit elements are arranged vertically and horizontally, a method for inspecting electrical characteristics of integrated circuit elements after dicing, a substrate holding apparatus used in these methods, and the substrate holding apparatus.
  • the present invention relates to an adhesive film that can be employed in a device.
  • a large number of integrated circuit elements are arranged vertically and horizontally on a semiconductor wafer (hereinafter referred to as “wafer”). These elements are separated into individual elements by a conventional dicing method as shown in FIG. 13, for example. That is, an adhesive layer (eg, the upper surface 12a is an adhesive film 12 (eg, 100 to 200) having an adhesive surface on one side of a ring-shaped frame 11 larger in size than the wafer W. 0 ⁇ ⁇ )) is used.
  • the holder 10 having the wafer W attached to the adhesive surface 12 a of the adhesive film 12 is placed on the chuck table 13.
  • each element C (for the sake of convenience, integrated circuit elements and chips are denoted by the same reference numerals).
  • C '' Is separated.
  • the chips C are peeled off one by one from the adhesive film 12 by pushing up from the lower surface side of the adhesive film 12 with a pushing means.
  • the peeling chip C is transported to the next process by the soldering device.
  • the inspection efficiency is reduced due to the fact that the total inspection time takes a long time.
  • the soldering device For example, when a small chip of about 1.5 mm square is soldered, a trouble easily occurs.
  • Embodiments of the present invention provide a dicing method and an inspection method capable of improving the inspection efficiency of an integrated circuit chip, a substrate holding device and an adhesive film that can be used in these methods. You.
  • a dicing method for a semiconductor substrate in which a plurality of integrated circuit elements are vertically and horizontally arranged.
  • the dicing method comprises the following: at least the entire area of the back surface of the semiconductor substrate where the integrated circuit elements are arranged is formed in a plate-like form with at least one adhesive layer having adhesion. (Here, the adhesiveness of the adhesive layer is reduced by applying energy to the adhesive layer); by cutting the semiconductor substrate by cutting means Separate each integrated circuit element.
  • a plurality is formed on a semiconductor substrate.
  • a method for testing an integrated circuit chip comprises: arranging a back surface of a semiconductor substrate on which a plurality of integrated circuit elements are arranged on at least the entire area where the integrated circuit elements are arranged; The semiconductor substrate is cut by cutting means, and the plurality of integrated circuit elements are separated into individual integrated circuit elements.
  • the cut semiconductor substrate is adhered on the jig by the adhesive layer); a semiconductor substrate adhered on the jig; and a professional substrate arranged in a space above the jig. Inspect the electrical characteristics of the integrated circuit device with the probe in contact with the electrode pad of the integrated circuit device.
  • a substrate holding device for holding a semiconductor substrate on which a plurality of integrated circuit elements are arranged.
  • the substrate holding device comprises: a frame having a larger size than the semiconductor substrate; an adhesive film spread on the frame; one surface of the adhesive film is adhered to the back surface of the semiconductor substrate; A plate-shaped jig (here, the other surface of the adhesive film adheres to the jig).
  • Each of the semiconductor substrate dicing method, the integrated circuit chip inspection method, and the substrate holding device provided according to the first, second, and third aspects of the present application may be any one of the following (1)-(1 2): It is preferable to employ one. Further, it is preferable to employ a combination of a plurality of (1) and (1 2).
  • the at least one adhesive layer has tackiness on both sides. It is a sticky fin.
  • Both surfaces of the adhesive film are the first surface and the second surface, and the energy added to reduce the adhesiveness of the first surface and the second surface is the type and One of the sizes is different.
  • the second surface of the adhesive film is on the jig side, the first surface is on the semiconductor substrate side, and the energy applied to the second surface to reduce the adhesiveness is It is less than the energy that can be applied to the surface 1 to reduce its stickiness.
  • the adhesive layer has a laminated structure of a first adhesive film and a second adhesive film (where the first adhesive film is adhered to the semiconductor substrate side).
  • the adhesiveness of the surface on the semiconductor substrate side is reduced by applying a predetermined energy
  • the second adhesive film adheres to the jig side
  • the adhesiveness of both surfaces is the predetermined adhesiveness. Is reduced by being able to apply energy that is different from the energy of
  • the first adhesive film is spread inside a ring-shaped frame larger in size than the semiconductor substrate.
  • the adhesiveness of one surface is reduced by heating, and the adhesiveness of the other surface is reduced by ultraviolet light.
  • the adhesiveness of the surface on the semiconductor substrate side is reduced by heating, and the adhesiveness of the jig side is reduced by ultraviolet rays.
  • the adhesive film the adhesiveness of both surfaces is reduced by the ultraviolet light, and the wavelength of the ultraviolet light at which the adhesiveness is reduced is different.
  • the jig is made of a material that transmits ultraviolet light.
  • the adhesiveness of both sides is reduced by heating, and the heating temperature for reducing the adhesiveness on the jig side is reduced by the heating temperature for reducing the adhesiveness on the semiconductor substrate side. Lower than heating temperature.
  • the adhesive film adheres to the semiconductor substrate side, the first adhesive film whose surface on the semiconductor substrate side becomes less adhesive due to ultraviolet rays, and the adhesive film adheres to the jig side. Is a structure in which a second adhesive film, which is reduced by heating, is laminated.
  • the adhesive film is spread inside a ring-shaped frame that is larger in size than the semiconductor substrate.
  • the integrated circuit chip inspection method provided according to the second aspect of the present invention preferably further includes the following (13) or (14).
  • the inspection method preferably comprises a combination of the following (13) and (14).
  • the integrated circuit element After applying the second energy to the first side of the adhesive film, the integrated circuit element is peeled off from the adhesive film.
  • the jig After inspecting the electrical characteristics of the integrated circuit chip, the jig is heated and the first adhesive film is peeled from the second adhesive film.
  • the integrated circuit chip is peeled off from the first adhesive film by irradiating ultraviolet rays, and the steps are performed in this order.
  • a method for inspecting an integrated circuit chip has the following (15)-(17) This is preferred. It is preferable to provide a combination of any one of the following (15)-(17).
  • the back surface of the semiconductor substrate on which a plurality of integrated circuit elements are arranged is attracted to the chuck table.
  • a position corresponding to the position of each integrated circuit element is arranged.
  • the plurality of integrated circuit elements are separated into individual integrated circuit elements.
  • the separated integrated circuit elements are checked. Adsorbed on the table;
  • Figures 1A and IB show the wafer holding used in the method of the present invention. It is explanatory drawing which shows a tool.
  • FIG. 2 is a process chart showing an embodiment of the method of the present invention.
  • 3A and 3B are explanatory diagrams showing steps before cutting a wafer in the embodiment of the present invention.
  • FIG. 4 is an explanatory diagram showing an aspect of cutting a wafer in the embodiment of the present invention.
  • FIG. 5 is a plan view showing a state after the wafer held by the holder is cut and separated into integrated circuit chips.
  • FIG. 6 is an explanatory diagram showing a state in which an integrated circuit chip on a wafer is inspected by an inspection apparatus in the embodiment of the present invention.
  • FIG. 7 is an explanatory diagram showing a state in which the jig is heated to separate the adhesive film of the holder of the wafer from the jig in the embodiment of the present invention.
  • FIG. 8 is an explanatory diagram showing a state in which the adhesive film is irradiated with ultraviolet rays in order to peel the wafer from the adhesive film of the holder in the embodiment of the present invention.
  • FIG. 9 is an explanatory diagram showing a state in which the integrated circuit chip is peeled off from the adhesive film in the embodiment of the present invention.
  • FIG. 10 is a side view showing a wafer holder used in another example of the embodiment of the present invention.
  • FIG. 11 is a perspective view showing a chuck table used in another embodiment of the present invention.
  • FIG. 12 is an explanatory view schematically showing an apparatus used in another embodiment of the present invention.
  • FIG. 13 is an explanatory diagram showing a conventional dicing method. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 14 is an explanatory view schematically showing an apparatus used in another embodiment of the present invention.
  • This embodiment includes an embodiment of the invention relating to a dicing method, an integrated circuit element, a substrate holding device, and an adhesive tape of the present invention.
  • the holder 2 includes a frame (eg, a ring-shaped frame) 21 larger than the size of the ueno, and a first adhesive layer (eg, a ring-shaped frame) spread on the frame 21. , A first adhesive film) 22.
  • the adhesive film can be the same size as the outer peripheral edge of the frame.
  • the adhesiveness of one surface (first surface) 22 a is reduced by the application of energy (eg, ultraviolet light).
  • the one side is attached to one side of the frame 21, and is extended inside the frame 21.
  • a semiconductor substrate on which a number of integrated circuit elements are arranged vertically and horizontally for example, a silicon substrate (hereinafter, referred to as a silicon substrate).
  • a silicon substrate hereinafter, referred to as a silicon substrate.
  • FIG. 2 shows the overall flow of the inspection method according to the present embodiment.
  • a plate-shaped jig 3 eg, a circular plate having a thickness of about 1 mm and a size substantially the same as the outer diameter of the frame 21
  • the fourth surface 4b of the adhesive layer (eg, the second adhesive film having an adhesive property) 4 is attached (step S1).
  • the tackiness of the second adhesive film 4 is reduced by applying energy (eg, heating). It is preferable to use a material for the jig 3 whose thermal expansion is close to or smaller than the thermal expansion of the silicon wafer.
  • Invar aluminum nitride (A1N), silicon carbide (SiC), silicon, or the like can be used.
  • AlN aluminum nitride
  • SiC silicon carbide
  • silicon or the like can be used. The reason is that when inspecting each chip, the chip may be left in a heated state. This is to reduce the positional deviation between the chips due to thermal expansion of the chips due to heating.
  • the second surface 22 b of the first adhesive film 22 spread on the holder 2 having the wafer W is attached to the second adhesive film on the jig 3. Attach it to the third surface 4a of the film 4 (step S2).
  • the first adhesive film 22 and the second adhesive film 4 form an adhesive layer for adhering the wafer W to the jig 3, and each of the films Is, for example, 100 to 200 ⁇ .
  • the jig 3 having the wafer W is placed on the check table 5.
  • the jig 3 is sucked by a suction pump 84 through a suction tube 83 and by a vacuum force formed in a suction hole 81, and is fixed to the chuck table 5 by suction.
  • Rotating blade that is the cutting means (eg, cutting blade) 5 1 Travels along the scribe line 52 ′ on the wafer W, cuts the wafer W at the cutting line 52. Multiple integrated circuit chips C are separated into individual chips.
  • the water supply means 50 can supply water to the cut portion.
  • the cut line 52 can also cut into the first adhesive film 22 halfway.
  • the chuck table 5 is configured to move in the X, ⁇ , and Z directions and rotate around a vertical axis. After aligning the plate 51 and the wafer W, the dicing can be performed by accurately moving the chuck table 5 with respect to the rotating plate 51 ( Step S3). Conversely, the blade 51 that rotates with respect to the chuck table 5 can be moved. Further, other means such as laser cutting means can be employed as the cutting means.
  • FIG. 5 is a top view of the holder 2 with a wafer after dicing has been performed.
  • the jig 3 is carried into an inspection device (eg, a prober) and placed on the chuck table 6 as shown in FIG.
  • the jig 3 is sucked by the suction holes 81 and is fixed to the chuck table 6 by suction.
  • a probe provided on the probe card 60 for example, a probe needle 61 is brought into contact with the electrode pad of the chip C.
  • the tester 62 inspects the electrical characteristics of each chip C.
  • the probe needles 61 are brought into contact with the plurality of electrode pads of the plurality of chips C collectively, and the electrical characteristics of the plurality of chips C can be inspected simultaneously (step S4).
  • Tester 6 2 has multiple chips C Inspection pulses can be given to each of these in turn. “Inspection of the electrical characteristics of a plurality of chips C at the same time” means that a plurality of probe needles 61 simultaneously contact a plurality of electrode pads of a plurality of chips C. 6 It is not a problem that the timing delay is small while the test pulse is given sequentially to 1.
  • the chuck table 6 is configured so that it can move in the X, Y, and Z directions and rotate around a vertical axis. After aligning the wafer W with respect to the probe needle 61 (the wafer W in this case is, to be precise, an assembly composed of the chip group C), for example, the chuck table 6 is accurately intermittently moved. As a result, the probe needle 61 and the electrode pad of the tip C sequentially come into contact with each other.
  • the alignment can be performed, for example, by positioning the check table 6 so that the target mark on the wafer W is located at a predetermined position on the screen of the CCD camera.
  • the jig 3 is transferred onto a heating means (eg, a heating plate) 7 shown in FIG. 7, and the jig 3 is, for example, about 120 ° C. Heated.
  • This heating applies energy to the second adhesive film 4 and reduces its adhesiveness.
  • the first adhesive film 22 can be easily peeled off from the second adhesive film 4 (step S5).
  • Fig. 7 shows this state.
  • the ultraviolet irradiation means 71 applies ultraviolet light to the second surface 22 b of the first adhesive film 22 of the holder 2 peeled off from the jig 3 as shown in FIG. Irradiate.
  • First adhesive film 2 2 the adhesive force is reduced by applying the ultraviolet energy (step S6).
  • each chip C on the first adhesive film 22 is peeled off by chip peeling means.
  • a push-up means eg, a push-up pin
  • the lower surface of the first adhesive film at the position corresponding to the chip C should be used.
  • the chip C is peeled off from the first adhesive film 22 by pushing up.
  • a soldering device (not shown) solders the peeled chip C and mounts it on a circuit board.
  • a single piece may be pushed up and peeled and then handed, or a plurality of pieces may be simultaneously pushed up and peeled and then handed.
  • the wafer W is cut while the first adhesive film 22 of the holder 2 is adhered to the jig 3.
  • the adhesive film 22 is not deformed.
  • Each position of the integrated circuit chip C is the same as before separation, and the relative position of each chip C does not deviate.
  • the probe needle 62 and the electrode pad of the tip C are aligned in the inspection device.
  • the electrical characteristics of the chip C can be inspected. As a result, inspection efficiency is increased, throughput is increased, and cost is reduced. In particular, the effect is extremely large if multiple chips C are inspected simultaneously.
  • the present invention also relates to a substrate holding device and an adhesive film used for such a dicing method or an inspection method.
  • the substrate holding device 100 corresponds to a structure including the frame 21, the first adhesive film 22, the second adhesive film 4, and the jig 3. I do.
  • the first adhesive film 22 and the second adhesive film 4 are used as an adhesive layer for adhering the wafer W to the jig 3.
  • One double-sided adhesive film may be used as the adhesive layer of the substrate holding device.
  • Figure 10 shows such an example.
  • the energy applied to reduce the adhesiveness of the first surface 23a and the energy applied to reduce the adhesiveness of the second surface 23b Can differ in at least one of their types and sizes. If the applied energy is heat, the temperature for reducing the tackiness of the first side and the temperature for reducing the tackiness of the second side can be different.
  • the adhesive film whose adhesiveness on the first surface is reduced by ultraviolet light and whose adhesiveness on the second surface is reduced by heating 23 can be used.
  • the holder 200 can adopt a configuration in which the wafer is attached to the first surface and the jig 3 is attached to the second surface.
  • a frame 21 is provided as in the previous example.
  • the second surface 23 b of the adhesive film 23 is attached onto the jig 3. 1st side 2 3 a of this adhesive film 23
  • a configuration in which the wafer W is attached to the substrate can also be adopted.
  • the substrate holding device having this configuration does not use the frame 21.
  • the first surface 23a is subjected to an energy corresponding to the first surface 23a to reduce the tackiness of the first surface. Peel off each chip on the first surface of the adhesive film attached to jig 3 from the first surface. Various methods such as vacuum or manual work can be adopted for this peeling method. Heating can be used as a means to apply this energy. According to this example, only one kind of adhesive film is required, and the work of setting the wafer W on the jig 3 is simplified.
  • the adhesive film a film in which the energy applied to the adhesive surface is different on both surfaces to reduce the adhesiveness is preferable.
  • the energy applied to the adhesive surface to reduce the adhesiveness on the jig side is smaller than the energy applied to the adhesive surface to reduce the adhesiveness on the semiconductor substrate side.
  • the step of peeling the chip from the adhesive film is performed by pushing up from the lower side of the adhesive film.
  • Adhesive films of this type include, for example, those whose adhesiveness on one side is reduced by heating, the adhesiveness on the other side is reduced by ultraviolet light, and those on both sides.
  • the UV wavelength is reduced on both sides to reduce its tackiness
  • Different ones can be used.
  • As an adhesive tape whose adhesive force is reduced by selecting a heating temperature a product name “Rival Alpha” manufactured by Nitto Denko Corporation is known, and it is irradiated with ultraviolet rays.
  • Nippon Denko Co., Ltd. is a dicing tape with the trade name “SP Series” and “UC Series” manufactured by Furukawa Electric Co., Ltd. The brand name "Elep Holder” is known.
  • the adhesiveness of both surfaces of the adhesive film is reduced by heating, and the heating temperature for reducing the adhesiveness of the first surface of the adhesive film on the jig side is increased by the second temperature on the semiconductor substrate side. It is also possible to use a material that is lower than the heating temperature to reduce the stickiness of the surface. In this case, the heating temperature of the heating means for heating the adhesive film (for example, a heating plate or a lighting fixture for heating) may be changed.
  • a jig that transmits ultraviolet rays may be used.
  • the adhesive film includes a laminate of a plurality of adhesive films.
  • the adhesive layer of the present invention can be used for adhesive films, adhesives and the like.
  • the chuck table 8 shown in FIGS. 11 and 12 can be used as a dicing technique of the present invention.
  • the chuck table 8 has suction holes 81 formed at positions corresponding to a plurality of integrated circuit elements, respectively. You. Further, a groove 82 formed at a position corresponding to a scribe line between the integrated circuit elements can be provided.
  • the wafer W is placed on the chuck table 8 and sucked, and then the blade 51 cuts the wafer W along the scribe line (that is, along the groove 82). Dicing may be performed. At this time, the blade 51 can be cut into the groove 82.
  • reference numeral 83 denotes a suction path
  • reference numeral 84 denotes a suction pump.
  • the chuck table 8 in which the wafer W is diced and a plurality of chips are separated from each other is moved to the inspection area. In the inspection area, the tester inspects the electrical characteristics of the chip via the probe needle 61.
  • the adhesive film is formed on the back side of the wafer W by the adhesive film 22 like the first adhesive film 22.
  • a single-sided adhesive film which can be reduced by ultraviolet light or heat may be attached to the film, and the film may be adsorbed on a chuck table. In this case, since the adhesive film is cut by the plate 51, the groove 82 is not always necessary.
  • the relative position of the integrated circuit chip does not shift at the time of cutting. Thereafter, since the electrical characteristics of the integrated circuit chip can be detected by the inspection device while the chip is mounted on the jig, inspection efficiency is high.
  • the substrate holding device that holds the substrate that is carried into the inspection device after dicing has a small and thin structure. Inspection equipment for inspecting the same board can be reused with only minor changes.
  • the adhesive film whose adhesiveness on both sides is reduced by applying energy is selectively used between the adhesive state and the non-adhesive state so as to be adopted in the embodiment and to improve the dicing and inspection work. This can be adopted for various useful applications.

Description

明 細 書
ダイ シング方法、 集積回路素子の検査方法、 基板保持装置及 び粘着フ ィ ルム
この出願は、 2 0 0 2年 3月 4 3 に提出され、 その内容は こ こに取り 込まれる、 前の 日本出願 2 0 0 2 - 0 5 7 7 7 2 に基づいてお り 、 優先権を主張します。
技術分野
本発明は、 複数の集積回路素子が縦横に配列された半導体 基板をダイ シングする方法、 ダイ シング後に集積回路素子の 電気的特性を検査する方法、 これら方法に使用する基板保持 装置及び該基板保持装置にも採用 される こ とができ る粘着フ イ ルム に関する。
背景技術
一連の製造工程を終えた半導体ウェハ (以下、 「ウェハ」 とい う) 上には、 多数の集積回路素子が縦横に配列されてい る。 これら素子は、 例えば図 1 3 に示される よ う な従来のダ イ シング方法によ り 個々の素子に分離される。 即ち、 ウェハ Wよ り もサイ ズの大きいリ ング状のフ レーム 1 1 の一面側に、 接着層 (例、 上面 1 2 a が粘着性の粘着フィルム 1 2 (例、 1 0 0 〜 2 0 0 μ ιη ) ) を貼り 付けた保持具 1 0 が用い られ る。 こ の粘着フ ィ ルム 1 2 の粘着面 1 2 a にウェハ Wを貼り 付けた当該保持具 1 0 はチャ ックテーブル 1 3上に載置され る。 回転しているプレー ド 1 4 を各集積回路チップ Cを区画 するス ク ライブ線に沿って走行させる こ と によ り 、 各素子 C (便宜上、 集積回路素子及びチ ッ プには同符号 「 C」 を付 す) は分離される。 保持具 1 0 をチャ ックテーブル 1 3 から 搬出する。 各チップ Cに対応する位置において、 粘着フ ィ ル ム 1 2 の下面側から突き上げ手段で突き上げる こ と によ り チ ッ プ Cを粘着フ ィ ルムか ら 1 個ずつ剥がす。 剥がされたチッ プ C をハン ドリ ング装置が次工程に搬送する。
分離されたチップ C の電気的特性を検査するケースや、 チ ップ Cに リ一ドフ レームを付けないで直接実装するケースが ある。 これらのケースにおいては、 ハン ド リ ング装置がチッ プ C を 1 個ずつ検査装置内に搬送し、 検査が行われる。
ウェハ wから分離されたチップ Cに リ一ドフ レームを付け ないで検查を行 う ケース では、 粘着フ ィ ルム 1 2 に接着され た状態の複数のチップ C、 つま り ダイ シングされたままの状 態の複数のチップ Cに一括して (同時に) プロ一ビングを行 う こ とが、 検査の効率化な どの点から得策である。 しかしな が ら、 ダイ シング工程において、 切断刃 1 4 は粘着フ ィ ルム 1 2 の途中まで切 り 込む。 こ の と き、 各チップ C の相対位置 が最大数百; も位置ずれを起こ し、 しかも位置ずれの状況 が不規則である。 これは、 粘着フ ィ ルム 1 2 に張力が加わつ た状態でウェハ Wを貼り 付けているため、 粘着フ ィ ルム 1 2 に切 り 込みが入る と、 その部位のウェハの支えがなく なって 変形する こ と な どが要因である と考え られる。
このため、 ダイシングしたままの状態にある複数のチップ に一括して (同時に) プロ一ビングを行う こ とができない。
このため、 トータルの検查時間が長く かかって しま う こ と 等によ り 、 検査効率が低下する。 また、 ハン ドリ ング装置が 例えば 1 . 5 m m角程度の小さいチップをハン ド リ ングする 際に ト ラブルが発生し易い。
本発明は、 この よ う な事情の下に開発されたものである。 本発明の実施態様は集積回路チップの検査効率を向上させる こ と のでき るダイ シング方法、 検查方法、 これら の方法に使 用する こ と ができ る基板保持装置及び粘着フ ィ ルムを提供す る。
また、 いわゆる両面テープは良 く 知 られている。 しカゝし、 その両面の粘着性に差を持たせる こ と によ り 、 その用途を拡 大する技術は知られていなかった。
発明の開示
本発明の他の 目的及ぴ利点は、 以下の明細書に記載され、 その一部は該開示から 自明であるか、 又は本発明の実行によ り 得られるであろ う。 本発明の該目的及び利点は、 ここに特 に指摘される手段と組み合わせによ り 実現され、 得られる。 本願発明の第 1 の観点に従って、 複数の集積回路素子が縦 - 横に配列された半導体基板のダイ シング方法が提供される。 このダイ シング方法は下記を具備する : 半導体基板の裏面に おける少な く と も集積回路素子が配列された領域の全体を、 少な く と も一層の粘着性を有する接着層を介 して板状の治具 に接着させる (こ こ において、 該接着層の粘着性は該接着層 にエネルギーを加える こ と によ り 減少する) ; 切断手段によ り 該半導体基板を切断する こ と によ り 各集積回路素子を分離 する。
本願発明の第 2 の観点に従って、 半導体基板上に複数形成 された集積回路チップの検査方法が提供される。 この検査方 法は、 下記を具備する : 複数の集積回路素子がその表面に配 列された半導体基板の裏面を、 少なく と も集積回路素子が配 列された領域の全体にわたって配置した少な く と も一層の接 着層によ り 板状の治具に接着させる ; 切断手段によ り 該半導 体基板を切断し、 該複数の集積回路素子を個々 の集積回路素 子に分離する (こ こで、 該切断された半導体基板は該接着層 によ り 該冶具上に接着されている) ; 該治具の上に接着され ている半導体基板と、 該冶具の上方空間に配置されたプロ一 ブと を位置合わせする ; 集積回路素子の電極パッ ドにプロ一 ブを接触させた状態で、 集積回路素子の電気的特性を検査す る。
本願発明の第 3 の観点に従って、 複数の集積回路素子が配 列された半導体基板を保持する基板保持装置が提供される。 この基板保持装置は、 下記を具備する : 半導体基板よ り もサ ィ ズの大きいフ レーム ; このフ レームに展張される粘着フィ ルム、 該粘着フ イルムの一方の面は半導体基板の裏面が粘着 される面である ; 板状の冶具(こ こで、 該粘着フ ィ ルムの他 方の面は該冶具に粘着する)。
本願の第 1 、 第 2及び第 3 の観点に従って提供される 半導体基板のダイシング方法、 集積回路チップの検査方法及 ぴ基板保持装置の各々 は、 下記(1 )一 ( 1 2 )のいずれか 1 つを 採用する こ と が好ま しい。 さ らに、 これらは、 (1 )一 (1 2 )の 内の複数を組み合わせて採用する こ とが好ま しい。
( 1 ) 該少な く と も一層の接着層は、 その両面が粘着性を有 する粘着フ イ ノレムである。
( 2 ) 該粘着フ ィ ルム の両面は第 1 の面と第 2 の面であ り 、 第 1 の面と第 2 の面の粘着性を減少させるために加えるエネ ルギ一は、 その種類及び大き さの内の 1つが異なる。
( 3 ) 粘着フ ィ ルムの第 2 の面は治具側であ り 、 第 1 の面は 半導体基板側であ り 、 第 2 の面にその粘着性を減少するため に加えるエネルギーは、 第 1 の面にその粘着性を減少するた めに力 Bえるエネルギーよ り も小さい。
( 4) 該接着層は第 1 の粘着フ ィ ルム と第 2 の粘着フ ィ ルム と の積層構造である ( こ こ で、 第 1 の粘着フ ィ ルムは体半導 体基板側に接着 し、 その半導体基板側の面の粘着性は、 所定 のエネルギーを加えられる こ と によ り に減じ られ、 第 2 の粘 着フ ィ ルムは冶具側に接着 し、 その両面の粘着性は該所定の エネルギー と は異なるエネルギーを加えられる こ と によ り 減 じ られる)、
第 1 の粘着フィルムは、 半導体基板よ り もサイ ズの大きい リ ング状のフ レームの内側に展張されている。
( 5 ) 各集積回路チップの分離は、 冶具をチャ ッ ク テーブル に載置した状態で実施される。
( 6 ) 粘着フ ィ ルムは、 一方の面の粘着性が加熱によ り 小さ く な り 、 他方の面の粘着性が紫外線によ り 小さ く なる。
( 7 ) 粘着フ ィ ルムは、 半導体基板側の面の粘着性が加熱に よ り 小さ く な り 、 冶具側の粘着性が紫外線によ り 小さ く なる。
( 8 ) 粘着フ ィ ルムは、 両面の粘着性が紫外線によ り 小さ く な り 、 粘着性が小さ く なる紫外線の波長が異なる。 (9) 冶具は紫外線を透過する材料で構成される。
(10) 粘着フ ィ ルムは、 両面の粘着性が加熱によ り 小さ く な り 、 冶具側の粘着性を小さ く するための加熱温度が、 半導体 基板側の粘着性を小さ く するための加熱温度よ り も低い。
(11) 粘着フィ ルムは、 半導体基板側に接着 し、 半導体基板 側の面の粘着性が紫外線によ り 小さ く なる第 1 の粘着フ ィ ル ム、 冶具側に接着し、 両面の粘着性が加熱によ り 小さ く なる 第 2 の粘着フィルム と、 を積層 した構造である。
(12) 粘着フ ィ ルムは、 半導体基板よ り もサイ ズの大きい リ ング状のフ レ ^ "ムの内側に展張されている。
本願発明の第 2 の観点に従って提供される集積回路チップ の検査方法は、 さ ら に、 下記(13)或いは(14)を具備する こ と が好ま しい。 該検査方法は、 下記(13)及び(14)を組み合わせ て具備する こ とが好ま しい。
(13) 集積回路素子の電気的特性を検査した後、 粘着フ ィ ル ムの第 2 の面に第 1 のエネルギーを加えた後、 治具から粘着 フ ィ ルムを剥がす ;
粘着フ ィ ルム の第 1 の面に第 2 のエネルギーを加えた後、 粘着フ ィ ルムか ら集積回路素子を剥がす。
(14) 集積回路チップの電気的特性を検査 した後、 冶具を加 熱 して第 2 の粘着フ ィ ルムか ら第 1 の粘着フ ィ ルムを剥がす こ と、 第 1 の粘着フ ィ ルム に紫外線を照射して第 1 の粘着フ イルムから集積回路チップを剥がすこ と、 をこ の順に行う。
本願発明の第 4 の観点に従って、 集積回路チップの検査方 法が提供される。 こ の検査方法は下記(15)—(17)を具備する こ と が好ま しい。 下記(1 5 )—(1 7 )の内のいずれかを組み合わ せて具備する こ とが好ま しい。
( 1 5 ) 複数の集積回路素子が配列された半導体基板の裏面を チャ ックテーブルに吸着させる、 こ こで、 チャ ックテーブル の吸着面には、 各集積回路素子の位置に対応する位置に配置 された吸引孔と 、 該半導体基板に配列された複数の集積回路 素子を個々の集積回路素子に分離するためのスク ライブライ ンに対応する位置に形成された複数の溝を有する ;
切断手段によ り 該半導体基板を切断する こ と によ り 、 該複 数の集積回路素子を個々の集積回路素子に分離する、 こ こで、 分離された複数の集積回路素子はチヤ ック テーブルに吸着さ れている ;
該チヤ ックテーブルに吸着されている半導体基板と、 チヤ ックテーブルの上方空間に配置されているプローブとの位置 合わせを行 う ;
集積回路素子の電極パッ ドにプローブを接触させた状態で、 集積回路素子の電気的特性を検査する。
( 16 ) 該複数の集積回路素子が配列された半導体基板の裏面 をフィルムを介 してチヤ ッ クテーブルに吸着させる。
( 1 7 ) 集積回路チップの電気的特性の検査においては、 複数 の集積回路チップの電極パッ ドにプローブを同時に接触させ た状態で、 複数の集積回路チップの電気的特性が一括して検 査される。
図面の簡単な説明
図 1 A, I B は、 本発明の方法に用いられる ウェハの保持 具を示す説明図である。
図 2 は、 本発明の方法の実施の形態を示す工程図である。 図 3 A , 3 B は、 本発明の実施の形態において、 ウェハを 切断する以前の工程を示す説明図である。
図 4 は、 本発明の実施の形態においてウェハを切断する様 子を示す説明図である。
図 5 は、 保持具に保持されたウェハを切断して各集積回路 チップに分離された後の状態を示す平面図である。
図 6 は、 本発明の実施の形態においてウェハ上の集積回路 チップを検査装置によ り 検査する様子を示す説明図である。
図 7 は、 本発明の実施の形態において治具を加熱してゥェ ハの保持具の粘着フ ィ ルムを治具から離す様子を示す説明図 である。
図 8 は、 本発明の実施の形態においてウェハを保持具の粘 着フ ィ ルム か ら剥がすために粘着フ ィ ルム に紫外線を照射し ている様子を示す説明図である。
図 9 は、 本発明の実施の形態において粘着フ ィ ルムか ら集 積回路チップを剥がす様子を示す説明図である
図 1 0 は、 本発明の実施の形態の他の例において用いられ る ウェハの保持具を示す側面図である。
図 1 1 は、 本発明の他の実施の形態に用い られるチャ ック テーブルを示す斜視図である。
図 1 2 は、 本発明の他の実施の形態にて用いられる装置の 概略を示す説明図である。
図 1 3 は、 従来のダイシ ング方法を示す説明図である。 発明を実施するための最良の形態
図 1 4 は、 本発明の他の実施の形態にて用い られる装置の 概略を示す説明図である。
発明を実施するための最良の形態
以下に、 本発明に関する実施の形態が説明される。 こ の実 施の形態は本発明のダイ シ ング方法、 集積回路素子の、 基板 保持装置及び粘着テープに関する発明の実施の形態を含んで いる。
こ の実施の形態に用いられる基板保持装置 (以下、 「保持 具」 とい う) が、 図 1 A、 Bを参照 しなが ら説明 される。 こ の保持具 2 は、 ウエノ、のサイズよ り も大きいフ レーム (例、 リ ン グ状の フ レーム) 2 1 と 、 こ の フ レー ム 2 1 に展張され た第 1 の接着層 (例、 第 1 の粘着フ ィ ルム) 2 2 と を具備す る。 該粘着フ ィ ルムはフ レーム の外周縁と 同 じサイズと され る こ と ができ る 。 第 1 の粘着フ ィ ルム 2 2 は、 その片面 (第 1 の面) 2 2 a の粘着性はエネルギー (例、 紫外線) が加え られる こ と によ り 減じ られる。 当該片面がフ レーム 2 1 の一 面側に貼り 付け られ、 フ レーム 2 1 の内側に展張される。
こ の保持具 2 の中央部 (正確には第 1 の粘着フ ィ ルム 2 2 の中央部) には、 多数の集積回路素子が縦横に配列された半 導体基板例えばシ リ コ ン基板 (以下、 「ウェハ W」 とい う) の裏面側が貼り 付け られる。 こ の保持具 2 を用いる こ と によ り 、 作業者及ぴハ ン ド リ ング装置は こ の保持具 2 のフ レーム 2 1 を持ってウェハ Wを搬送する こ とができ る。
図 2 は、 本実施の形態に係る検査方法の全体の流れを示す 図である。 図 3 Aが示すよ う に、 板状の治具 3 (例、 厚さ 1 mm程度でフ レーム 2 1 の外径と略同 じ大き さの円形プ レー ト) の上に、 その両面が接着層 (例、 粘着性を有する第 2 の 粘着フ ィ ルム) 4 の第 4 の面 4 b を貼り付ける (ステ ップ S 1 ) 。 第 2 の粘着フ ィ ルム 4 の粘着性はエネルギーを加える こ と (例、 加熱) によ り 減じられる。 治具 3 の材質は、 その 熱膨張がシリ コ ンウェハの熱膨張と近似しているかそれよ り 小さいものを用いる こ とが好ま しい。 例えば、 イ ンバー、 ァ ルミ ナイ ト ライ ド ( A 1 N ) 、 炭化珪素 ( S i C ) あるいは シ リ コ ンな どが用い られる こ と ができ る。 その理由は、 各チ ップの検査時に、 チップを加熱した状態に置く 場合がある。 加熱によ り チップが熱膨張する こ と による、 各チップ間の位 置のずれを少な くするためである。
図 3 B に示すよ う に、 ウェハ Wを有する保持具 2 に展張さ れた第 1 の粘着フ ィ ルム 2 2 の第 2 の面 2 2 b を、 治具 3 上 の第 2 の粘着フ ィ ルム 4 の第 3 の面 4 a に貼り 付ける (ステ ップ S 2 ) 。 なお、 こ の例においては、 第 1 の粘着フ ィ ルム 2 2及ぴ第 2 の粘着フ ィ ルム 4 は、 ウェハ Wを治具 3 に接着 させるための接着層を形成 し、 各フ ィ ルム の厚さ は例えば 1 0 0 〜 2 0 0 μ πιである。
続いて、 図 4 に示すよ う に、 ウェハ Wを有する治具 3 はチ ャ ッ クテーブル 5 の上に載置される。 冶具 3 は、 吸引ポンプ 8 4 によ り 吸引管 8 3 を介 して吸引孔 8 1 に形成された真空 引き力によ り 吸引 されて、 チャ ックテーブル 5 に吸着固定さ れる。 切断手段 (例、 切断刃) である回転するプレー ド 5 1 はウェハ W上のスク ライブライ ン 5 2 ' に沿って走行し、 ゥ ェハ Wを切 り 込みライ ン 5 2 で切断する。 複数の集積回路チ ップ Cは個々 のチップに分離される。 ブレー ド 5 1 がウェハ Wを切断している間、 例えば給水手段 5 0 が切断部位に給水 する こ と ができ る。 切 り 込みライ ン 5 2 は第 1 の粘着フィル ム 2 2 の途中まで食い込むこ と もでき る。 チャ ックテーブル 5 は X , Υ , Z方向へ移動し、 及び垂直軸周囲で回転でき る よ う に構成されている。 プレー ド 5 1 と ウェハ Wの位置合わ せを行った後、 回転するプレー ド 5 1 に対してチャ ックテー ブル 5 を正確に移動させる こ と によ り ダイ シングを行 う こ と ができ る (ステ ップ S 3 ) 。 逆に、 チャ ックテーブル 5 に対 して回転するブレー ド 5 1 を移動する こ と もでき る。 更に、 切断手段と して、 レーザー切断手段な どの他の手段も採用 さ れる こ と ができ る。 図 5 はダイ シングが行われた後のウェハ 付き保持具 2 を上から見た図である。
しかる後、 治具 3 は検査装置 (例、 プローバ) に搬入され、 図 6 に示すよ う にチャ ックテーブル 6 の上に載置される。 冶 具 3 は吸引孔 8 1 によ り 吸引 され、 チャ ッ クテーブル 6 に吸 着固定される。 チャ ックテーブル 6 を上昇する こ と によ り 、 プロープカー ド 6 0 に設け られたプローブ例えばプローブ針 6 1 をチップ C の電極パッ ドに接触させる。 こ の状態で、 テ ス タ 6 2 は各チップ C の電気的特性を検査する。 例えば複数 のチップ Cの複数の電極パッ ドに、 プローブ針 6 1 がー括し て接触し、 複数のチップ Cの電気的特性を同時に検査する こ と もでき る (ステ ップ S 4 ) 。 テスタ 6 2 は複数のチップ C の各々 に順次、 検査パルスを与える こ とができ る。 「複数の チップ Cの電気的特性を同時に検査する」 と は、 複数のチッ プ Cの複数の電極パッ ドに複数のプローブ針 6 1 が同時に接 触する と い う意味であって、 各プローブ 6 1 に順次検査パル ス を与える間の ミ ク 口的なタイ ミ ングの遅れを問題とする も のではない。
チャ ックテーブル 6 は、 X, Y, Z方向に移動でき、 かつ 垂直軸回 り で回転でき る よ う に構成されている。 プローブ針 6 1 に対する ウェハ W ( こ こ でい う ウェハ Wは正確にはチッ プ群 Cからなる集合体である) の位置合わせを行った後、 例 えばチヤ ックテーブル 6 を正確に間欠移動させる こ と によ り 、 プローブ針 6 1 とチップ Cの電極パッ ドと が順次接触する。 位置合わせについては、 例えば C C Dカメ ラの画面の所定位 置にウェハ W上のターゲッ トマークが位置する よ う にチヤ ッ クテーブル 6 を位置させる こ と によ り 行う こ とができ る。
各チップ Cの電気的特性の検査が終了する と、 治具 3 は図 7 に示す加熱手段 (例、 加熱プ レー ト) 7 の上に搬送され、 治具 3 は例えば 1 2 0 °C程度に加熱される。 こ の加熱によ り 第 2 の粘着フ ィ ルム 4 にエネルギーが加えられ、 その粘着性 が減少する。 この結果、 第 1 の粘着フィルム 2 2 は第 2 の粘 着フィルム 4 力 ら簡単に剥がされる こ とができ る (ステ ップ S 5 ) 。 図 7 は こ の剥がされた状態を示している。
治具 3 から剥がされた保持具 2 の第 1 の粘着フ イ ルム 2 2 の第 2の面 2 2 b に対して、 図 8 に示すよ う に、 例えば紫外 線照射手段 7 1 が紫外線を照射する。 第 1 の粘着フ ィ ルム 2 2 はこの紫外線エネルギーを加えられる こ と によ り 、 その粘 着力は減じ られる (ステ ップ S 6 ) 。 続いて図 9 に示すよ う に、 チップ剥離手段によ り 、 第 1 の粘着フ ィ ルム 2 2 上の各 チップ Cは剥がされる。 図 9 に示すよ う に、 チップ剥離手段 と して突き上げ手段 (例、 突き上げピン) 7 2 が使用される 場合は、 第 1 の粘着フ ィ ルムのチップ Cに対応する位置の下 面側を突き上げる こ と によ り 、 チップ Cは第 1 の粘着フィル ム 2 2 から剥がされる。 図示しないハン ド リ ング装置が、 剥 がされたチップ Cをハン ド リ ングして回路基板に実装する。 この場合 1 個ずつ突き上げて剥離しハン ド リ ング しても よい が、 複数個同時に突き上げて剥離しハ ン ド リ ング しても よい。
上述の実施の形態によれば、 保持具 2 の第 1 の粘着フィル ム 2 2 が治具 3 に接着されている状態でウェハ Wが切断され る 。 この結果、 第 1 の粘着フ ィ ルム 2 2 が切断手段によ り切 り 込まれても、 当該粘着フ ィ ルム 2 2 は変形しない。 集積回 路チップ Cの各位置は分離される前と 同 じであ り 、 各チップ Cの相対位置はずれない。 その後、 チップ Cが第 1 の粘着フ イ ルム 2 2 を介 して治具 3 上に接着された状態で、 検査装置 においてプローブ針 6 2 とチップ Cの電極パッ ドとの位置合 わせを行い、 チップ Cの電気的特性を検査する こ とができる。 こ のた め検査効率が高く な り 、 スループッ トが高 く な り 、 コ ス ト ダウンに寄与する。 特に複数個のチップ Cを同時に検査 すればその効果は極めて大きい。 更に、 チップ C を 1個ずつ 粘着フ ィ ルム 2 2カゝら剥が して検査を行っていた と き のハン ドリ ングにおける ト ラプルも解消される。 本発明は、 こ の よ う なダイシ ング方法あるいは検査方法に 用い られる基板保持装置及び粘着フィ ルム について も成 り 立 つ。 基板保持装置 1 0 0 は、 上述の実施の形態では、 フ レー ム 2 1 、 第 1 の粘着フ ィ ルム 2 2 、 第 2 の粘着フ ィ ルム 4及 び治具 3 からなる構造体が相当する。
上述の例では、 ウェハ Wを治具 3 に接着させるための接着 層 と して第 1 の粘着フ ィ ルム 2 2及ぴ第 2 の粘着フ ィ ルム 4 が用いられる。 基板保持装置の接着層 と しては 1 枚の両面粘 着フィルムが用いられても よい。 図 1 0 はこのよ う な例を示 す。 第 1 の粘着フ ィ ルム 2 3 と して、 その第 1 の面 2 3 a の 粘着性を減じるために加え られるエネルギー と、 第 2 の面 2 3 b の粘着性を減じるために加え られるエネルギーはその種 類及び大き さの う ちの少な く と も 1 つを異な らせる こ とがで き る。 加えるエネルギーが熱の場合は、 第 1 の面の粘着性を 減じるための温度と、 第 2 の面の粘着性を減じるための温度 と を異な らせる こ とができ る。 また、 加えるエネルギーの種 類を異な らせる場合は、 第 1 の面の粘着性が紫外線によ り 減 じ られ、 第 2の面の粘着性が加熱によ り 小さ く なる粘着フィ ルム 2 3 を用いる こ と ができ る。 後者の場合、 保持具 2 0 0 は第 1 の面にウェハを貼り 付け、 第 2 の面に治具 3 を貼り 付 ける構成が採用される こ と ができ る。 図 1 0 の例では、 先の 例と 同様にフ レーム 2 1 が設け られている。 しかし、 例えば 治具 3 のサイズをウェハ Wと略同 じか、 あるいは少し大き く する こ と によ り 、 治具 3 の上に粘着フ ィ ルム 2 3 の第 2 の面 2 3 b を貼り 付け、 こ の粘着フ ィ ルム 2 3 の第 1 の面 2 3 a にウェハ Wを貼 り 付ける構成も採用される こ とができ る。 こ の構成によ る基板保持装置はフ レーム 2 1 を使用 しない。
検查後に、 第 1 の面 2 3 a に対応したエネルギーを加える こ と によ り 、 第 1 の面の粘着性を減じる。 冶具 3 に貼り 付け られた粘着フィルムの第 1 の面上の各チップを第 1 の面上か ら剥がす。 こ の剥がす方法は、 バキユ ウム或いは手作業な ど 種々 の方法が採用可能である。 こ のエネルギーを加える手段 と しては、 加熱を採用する こ とができ る。 こ の例によれば、 粘着フィルムが 1種類で済み、 また治具 3 の上にウェハ Wを セ ッ トする作業が簡単になる。
粘着フィルム と しては、 粘着性を減じるために粘着面に加 えるエネルギーが両面で異なる ものが好ま しい。 あるいは、 治具側の粘着性を減じるために粘着面に加えるエネルギ一が、 半導体基板側の粘着性を減じるために粘着面に加えるエネル ギ一よ り も小さいものが好ま しい。 その理由は、 通常、 チッ プを粘着フ ィ ルムか ら剥がす工程は粘着フ ィ ルム の下側から 突き上げて行われる。 粘着フ ィ ルムを治具から剥がすために 冶具側の第 2 の面の粘着性を減じたと きに、 チップ側の第 1 の面の粘着性も減じられる と、 チップが粘着フ ィ ルムか ら剥 がれ落ちる恐れがある。 従って、 粘着フィルムの第 2 の面の 粘着性のみを減じる こ とが好ま しい。
こ の種の粘着フ ィ ルム と しては、 例えば一方の面の粘着性 が加熱によ り 減じられ、 他方の面の粘着性が紫外線によ り 減 じ られる も のの他、 両面の粘着性が紫外線によ り 減じられる と と もに、 その粘着性を減じるための紫外線の波長が両面で 異なる ものも用いられる こ とができ る。 加熱する温度を選択 する こ と によ り 、 その粘着力が減じる粘着テープと しては日 東電工株式会社製の商品名 「リ バアルフ ァ 」 が知られてお り 、 紫外線を照射する こ と によ り 、 その粘着性が減じられる粘着 フ ィ ルム と しては古河電気工業株式会社製の商品名 「 S Pシ リ ーズ」 や 「 U C シ リ ーズ」 のダイシングテープ、 日東電工 株式会社製の商品名 「ェレップホルダー」 が知られている。 このよ う な粘着フィルムを用いた場合には、 例えば波長の異 なる 2種類の紫外線照射手段を用いればよい。 あるいは、 粘 着フ ィ ルム の両面の粘着性が加熱によ り 減じ られ、 粘着フィ ルム の治具側の第 1 の面の粘着性を減じるための加熱温度が、 半導体基板側の第 2 の面の粘着性を減じるための加熱温度よ り も低いものを用いる こ と もでき る。 この場合には、 粘着フ イ ルムを加熱する加熱手段 (例えば加熱プ レー ト、 加熱用照 明器具) の加熱温度を変えればよい。 治具側の第 2 の面の粘 着性が紫外線によ り 減じられる場合には、— 紫外線透過性の治 具を用いればよい。 こ の治具 3 の下から紫外線を照射する こ と に よ り 、 ウェハ Wを治具 3 から剥がすこ と ができ る。 ここ でい う粘着フ ィ ルム と は、 複数枚の粘着フ ィ ルムを積層 した も の も含む。 更にまた本発明の接着層は、 粘着フ ィ ルムや接 着剤な ども用レ、 られる こ とができ る。
以上において、 本発明のダイ シングを行 う 手法と しては、 図 1 1 及び図 1 2 に示されるチャ ックテーブル 8 を使用 され る こ と ができる。 このチャ ック テーブル 8 は、 複数の集積回 路素子に夫々対応する位置に形成された吸引孔 8 1 を具備す る。 また、 集積回路素子間のス ク ライ ブライ ンに対応する部 位に形成された溝 8 2 を具備する こ と ができ る。 このチヤ ッ クテーブル 8 にウェハ Wを載置 し、 吸着し、 次いでブレー ド 5 1 がス ク ライ ブライ ンに沿って (即ち、 該溝 8 2 に沿つ て) ウェハ Wを切 り 込み、 ダイ シング しても よい。 この際、 ブレー ド 5 1 は溝 8 2 の中まで切 り 込むこ と もでき る。 図 1 2 において、 8 3 は吸引路、 8 4 は吸引ポンプである。 この 例は、 ウェハ Wがダイ シングされ、 複数のチップが各々 に分 離された状態にあるチャ ックテーブル 8 は検査エ リ アに移動 される。 検查エ リ アにおいて、 プローブ針 6 1 を介してテス タがチップの電気的特性を検査する。
更に、 このよ う なチャ ックテーブルにウエノ、を吸着させる 手法においては、 図 1 4 に示される よ う に、 ウェハ Wの裏面 側に該第 1 の粘着フ ィ ルム 2 2 の よ う に粘着性が紫外線或い は熱によ り 減じ られる片面粘着フ ィ ルムを貼り 付け、 これを チヤ-ヅクテーブルに吸着させる よ う に しても よい。 この場合 には粘着フ ィルムはプレー ド 5 1 によ り 切 り 込まれる ので、 溝 8 2 は必ずしも必要ではない。
以上のよ う に、 本発明の実施例によれば、 半導体基板が治 具に接着されている状態で半導体基板が切断されるので、 切 断時に集積回路チップの相対位置がずれない。 その後、 この 治具上にチップが載ったまま検査装置にて集積回路チップの 電気的特性を検查する こ と ができ る ので、 検査効率が高い。 ダイ シング後に検査装置に搬入される基板を保持する基板保 持装置は小型かつ薄い構造であるから、 従来のダイシング前 の基板を検査する検査装置を少 しの変更を加える だけで流用 する こ と ができ る。
また、 両面の粘着性がエネルギーを加える こ と によ り 減じ られる粘着フィルムは、 該実施態様に採用 されてダイ シング 及び検査の作業を改善する よ う に、 粘着状態 と 非粘着状態と を使い分ける こ と が有効な種々 の用途に採用 される こ と がで き る。
さ らな る特徴及び変更は、 当該技術分野の当業者には着想 される と こ ろである。 それ故に、 本発明はよ り 広い観点に立 つものであ り 、 特定の詳細な及びこ こ に開示された代表的な 実施例に限定される ものではない。
従って、 添付されたク レームに定義された広い発明概念及 びその均等物の解釈 と範囲において、 そこか ら離れる こ と無 く 、 種々 の変更をおこな う こ と ができ る。

Claims

口 求 の 範 囲
1 . 複数の集積回路素子が縦横に配列された半導体基板の ダイ シング方法、 該方法は下記を具備する :
半導体基板の裏面における少な く と も集積回路素子が配列 された領域の全体を、 少なく と も一層の粘着性を有する接着 層を介して板状の治具に接着させる、 こ こ において、 該接着 層の粘着性は該接着層にエネルギーを加える こ と によ り 減少 する ;
切断手段によ り 該半導体基板を切断する こ と によ り各集積 回路素子を分離する。
2 . 該少な く と も一層の接着層は、 その両面が粘着性を有 する粘着フ ィ ルムである請求項 1 のダイシング方法。
3 . 該粘着フ ィ ルム の両面は第 1 の面と第 2 の面であ り 、 第 1 の面と第 2 の面の粘着性を減少させるために加えるエネ ルギ一は、 その種類及び大き さの内の 1 つが異なる請求項 2 に記載のダイ シング方法。 -
4 . 粘着フ ィ ルム の第 2 の面は治具側であ り 、 第 1 の面は 半導体基板側であ り 、 第 2 の面にその粘着性を減少するため に加えるエネルギーは、 第 1 の面にその粘着性を減少するた めに力 [Iえるエネルギーよ り も小さい、 請求項 3 に記載のダイ シング方法。
5 . 該接着層は第 1 の粘着フ ィ ルム と第 2 の粘着フ ィ ルム と の積層構造である、 こ こ で、 第 1 の粘着フ ィ ルム は体半導 体基板側に接着 し、 その半導体基板側の面の粘着性は、 所定 のエネルギーを加え られる こ と によ り に減じ られる、 第 2 の 粘着フィルムは冶具側に接着し、 その両面の粘着性は該所定 のエネルギーと は異なるエネルギーを加え られる こ と によ り 減じられる、
第 1 の粘着フ ィ ルムは、 半導体基板よ り もサイ ズの大きい リ ング状のフ レーム の内側に展張されている、 請求項 1 に記 載のダイ シング方法。
6 . 半導体基板上に複数形成された集積回路チップの検査 方法、 該検査方法は下記を具備する :
複数の集積回路素子がその表面に配列された半導体基板の 裏面を、 少な く と も集積回路素子が配列された領域の全体に わたって配置 した少な く と も一層の接着層によ り 板状の治具 に接着させる ;
切断手段によ り 該半導体基板を切断し、 該複数の集積回路 素子を個々 の集積回路素子に分離する、 こ こ で、 該切断され た半導体基板は該接着層によ り 該冶具上に接着されている ; 該治具の上に接着されている半導体基板と、 該冶具の上方 空間に配置されたプローブと を位置合わせする ;
集積回路素子の電極パッ ドにプローブを接触させた状態で、 集積回路素子の電気的特性を検査する。
7 . 該少な く と も一層の接着層は、 その両面が粘着性を有 する粘着フ ィ ルムである請求項 6 の検査方法。
8 . 該粘着フ ィ ルム の両面は第 1 の面と第 2 の面であ り 、 第 1 の面と第 2 の面の粘着性を減少させるために加えるエネ ルギ一は、 その種類及び大き さの内の 1つが異なる、 請求項 7 に記載の検查方法。
9 . 粘着フ ィ ルム の第 2 の面は治具側であ り 、 第 1 の面は 半導体基板側であ り 、 第 2 の面にその粘着性を減少するため に加えるエネルギーは、 第 1 の面にその粘着性を減少するた めに加えるエネルギーよ り も小さい、 請求項 8 に記載の検查 方法。
1 0 . さ ら に、 下記を具備する請求項 8 に記載の検査方法 : 集積回路素子の電気的特性を検査した後、 粘着フ ィ ルム の 第 2 の面に第 1 のエネルギーを加えた後、 治具から粘着フ ィ ルムを剥がす ;
粘着フ ィ ルム の第 1 の面に第 2 のエネルギーを力 Πえた後、 粘着フ ィ ルムか ら集積回路素子を剥がす。
1 1 . 該接着層は、 半導体基板側に接着し、 半導体基板側の 面の粘着性は、 所定のエネルギーを加えられる こ と によ り に 減じられる第 1 の粘着フ ィ ルム と 、 冶具側に接着する粘着フ イルムであって、 その両面の粘着性は該所定のエネルギーと は異なるエネルギーを加え られる こ と によ り 減じ られる第 2 の粘着フ ィ ルム とが積層された も のであ り 、
第 1 の粘着フ ィ ルムは、 半導体基板よ り もサイ ズの大きい リ ング状のフ レームの内側に展張されている、 請求項 1 0 に 記載の検査方法。
1 2 . 集積回路チップの検査方法、 該検查方法は下記を具備 する :
複数の集積回路素子が配列された半導体基板の裏面をチヤ ックテ一プルに吸着させる、 こ こで、 チャ ックテーブルの吸 着面には、 各集積回路素子の位置に対応する位置に配置され た吸引孔と 、 該半導体基板に配列された複数の集積回路素子 を個々の集積回路素子に分離するためのス ク ライ ブライ ン) に対応する位置に形成された複数の溝を有する ;
切断手段によ り 該半導体基板を切断する こ と によ り 、 該複 数の集積回路素子を個々の集積回路素子に分離する、 こ こ で、 分離された複数の集積回路素子はチヤ ックテーブルに吸着さ れている ;
該チヤ ックテーブルに吸着されている半導体基板と、 チヤ ックテーブルの上方空間に配置されているプローブとの位置 合わせを行う ;
集積回路素子の電極パッ ドにプローブを接触させた状態で、 集積回路素子の電気的特性を検查する。
1 3 . 該複数の集積回路素子が配列された半導体基板の裏面 をフ ィ ルムを介 してチャ ックテーブルに吸着させる、 請求項
1 2 に記載の検査方法。
1 4 . 複数の集積回路素子が配列された半導体基板を保持す る基板保持装置、 該基板保持装置は下記を具備する :
半導体基板よ り も サイ ズの大き いフ レーム ;
こ の フ レーム に展張される粘着フ ィ ルム、 該粘着フ ィ ルム の一方の面は半導体基板の裏面が粘着される面である ;
板状の冶具、 こ こ で、 該粘着フ ィ ルムの他方の面は該冶具 に粘着する。
1 5 . 該粘着フ ィ ルム の両面は第 1 の面と第 2 の面であ り 、 第 1 の面と第 2 の面の粘着性はエネルギーを加える こ と によ り 減少 し、 第 1 の面と第 2 の面の粘着性を減少すめためのェ ネルギ一は、 その種類及び大き さの内の 1 つが異なる、 請求 項 1 4 に記載の基板保持装置。
1 6 . 粘着フィ ルムの第 2 の面は冶具側であ り 、 第 1 の面は 半導体基板側であ り 、 第 2 の面にその粘着性を減少するため に加えるエネルギーは、 第 1 の面にその粘着性を減少するた めに加えるエネルギーよ り も小さい、
請求項 1 5 に記載の基板保持装置。
1 7 . 第 1 の面と第 2 の面の両面を有する粘着フ ィ ルム、 該 粘着フィ ルムは下記を具備する :
第 1 の面と第 2 の面は粘着性の接着層を有する、 こ こにお いて、 該接着層はエネルギーを加えられる こ と によ り その粘 着性が減少する ;
第 1 の面の粘着性を減少させるために加えるエネルギーと 、 第 2 の面の粘着性を減少させるために加えるエネルギーは、 その種類及び大き さの内の 1つが異なる。
PCT/JP2003/002236 2002-03-04 2003-02-27 Dicing method, method of inspecting integrated circuit element, substrate holding device, and pressure sensitive adhesive film WO2003075331A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP03743517A EP1484791A4 (en) 2002-03-04 2003-02-27 DIE CUTTING METHOD, INTEGRATED CIRCUIT ELEMENT INSPECTION METHOD, SUBSTRATE SUPPORT DEVICE, AND SELF-ADHESIVE FILM
US10/492,530 US8101436B2 (en) 2002-03-04 2003-02-27 Dicing method, method of inspecting integrated circuit element, substrate holding device, and pressure sensitive adhesive film
KR1020037017144A KR100691034B1 (ko) 2002-03-04 2003-02-27 다이싱 방법, 집적 회로 소자의 검사 방법, 기판 유지장치 및 점착 필름

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002/57772 2002-03-04
JP2002057772A JP4137471B2 (ja) 2002-03-04 2002-03-04 ダイシング方法、集積回路チップの検査方法及び基板保持装置

Publications (1)

Publication Number Publication Date
WO2003075331A1 true WO2003075331A1 (en) 2003-09-12

Family

ID=27784669

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/002236 WO2003075331A1 (en) 2002-03-04 2003-02-27 Dicing method, method of inspecting integrated circuit element, substrate holding device, and pressure sensitive adhesive film

Country Status (7)

Country Link
US (1) US8101436B2 (ja)
EP (1) EP1484791A4 (ja)
JP (1) JP4137471B2 (ja)
KR (1) KR100691034B1 (ja)
CN (1) CN1327491C (ja)
TW (1) TW200403736A (ja)
WO (1) WO2003075331A1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1634673A4 (en) * 2003-04-25 2009-04-08 Nitto Denko Corp METHOD FOR PRODUCING A LASER-TREATED PRODUCT AND AN ADHESIVE SHEET FOR A LASER TREATMENT USED FOR THIS PRODUCT
JP4093930B2 (ja) * 2003-07-17 2008-06-04 株式会社東京精密 フレーム搬送プローバ
US7586060B2 (en) * 2003-12-25 2009-09-08 Nitto Denko Corporation Protective sheet for laser processing and manufacturing method of laser processed parts
JP2005223244A (ja) * 2004-02-09 2005-08-18 Tokyo Seimitsu Co Ltd チップの飛び出し位置検出方法
JP4381860B2 (ja) * 2004-03-24 2009-12-09 日東電工株式会社 補強半導体ウエハに固定された補強板の分離方法およびその装置
TWI287838B (en) * 2004-11-11 2007-10-01 Yamaha Corp Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor
CN100385691C (zh) * 2004-12-08 2008-04-30 深圳市方大国科光电技术有限公司 倒装发光二极管的划片方法
JP4854061B2 (ja) * 2005-01-14 2012-01-11 日東電工株式会社 レーザー加工品の製造方法及びレーザー加工用保護シート
JP4873863B2 (ja) * 2005-01-14 2012-02-08 日東電工株式会社 レーザー加工品の製造方法及びレーザー加工用粘着シート
DE102005024431B4 (de) * 2005-05-24 2009-08-06 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen unter Verwendung einer Trägerplatte mit doppelseitig klebender Klebstofffolie
JP2007036143A (ja) * 2005-07-29 2007-02-08 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2007088292A (ja) * 2005-09-22 2007-04-05 Fujifilm Corp 板状部材の切断方法
JP2007095780A (ja) * 2005-09-27 2007-04-12 Oki Electric Ind Co Ltd 半導体装置製造用治具と半導体装置製造方法
US20070297885A1 (en) * 2006-06-27 2007-12-27 Jean Michel Processe Product designed to be used with handling system
KR100787721B1 (ko) * 2006-07-25 2007-12-24 제일모직주식회사 박막 웨이퍼의 가공에 적합한 다이싱 다이 본드 필름
JP5196838B2 (ja) * 2007-04-17 2013-05-15 リンテック株式会社 接着剤付きチップの製造方法
JP5192790B2 (ja) * 2007-11-28 2013-05-08 Towa株式会社 基板の切断方法及び装置
JP2009272503A (ja) * 2008-05-09 2009-11-19 Disco Abrasive Syst Ltd フィルム状接着剤の破断装置及び破断方法
JP5275834B2 (ja) * 2009-02-04 2013-08-28 古河電気工業株式会社 ウエハ加工用フィルム及びウエハ加工用フィルムを用いて半導体装置を製造する方法
JP5490425B2 (ja) * 2009-02-26 2014-05-14 ラピスセミコンダクタ株式会社 半導体チップの電気特性測定方法
JP4630377B2 (ja) * 2009-03-11 2011-02-09 古河電気工業株式会社 半導体装置の製造方法
DE102009013353B3 (de) * 2009-03-16 2010-10-07 Siemens Aktiengesellschaft Verfahren zur Bestimmung von Rüstungen für konstante Tische von Bestückautomaten
JP2010272639A (ja) * 2009-05-20 2010-12-02 Disco Abrasive Syst Ltd 研削装置
JP2011047782A (ja) 2009-08-27 2011-03-10 Tokyo Electron Ltd 半導体素子評価方法
JP5368290B2 (ja) * 2009-12-18 2013-12-18 株式会社アドバンテスト キャリア組立装置
JP5695427B2 (ja) * 2011-01-14 2015-04-08 株式会社東京精密 半導体ウエハの割断方法及び割断装置
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof
KR20120138517A (ko) 2011-06-15 2012-12-26 삼성전자주식회사 칩 고정 장치 및 이를 이용한 칩의 테스트 방법
JP5943742B2 (ja) * 2012-07-04 2016-07-05 三菱電機株式会社 半導体試験治具およびそれを用いた半導体試験方法
JP6043150B2 (ja) * 2012-10-29 2016-12-14 三星ダイヤモンド工業株式会社 積層脆性材料基板のブレイク装置および積層脆性材料基板のブレイク方法
TWI549268B (zh) * 2013-02-27 2016-09-11 精材科技股份有限公司 晶圓封裝方法
JP6043959B2 (ja) * 2013-03-26 2016-12-14 パナソニックIpマネジメント株式会社 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
KR101673031B1 (ko) * 2015-07-31 2016-11-07 그래핀스퀘어 주식회사 그래핀 필름의 제조 장치 및 방법
TWI783910B (zh) * 2016-01-15 2022-11-21 荷蘭商庫力克及索發荷蘭公司 放置超小或超薄之離散組件
US10535572B2 (en) * 2016-04-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device arrangement structure assembly and test method
KR102523850B1 (ko) * 2016-07-11 2023-04-21 주식회사 미코세라믹스 척 구조물 및 척 구조물을 갖는 칩 분리 장치
CN109891253A (zh) 2016-10-27 2019-06-14 三井化学东赛璐株式会社 电子装置的制造方法、电子装置制造用粘着性膜及电子部件试验装置
WO2018079551A1 (ja) * 2016-10-27 2018-05-03 三井化学東セロ株式会社 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
WO2018086698A1 (en) * 2016-11-10 2018-05-17 Applied Materials, Inc. Holding arrangement for holding a substrate, carrier including the holding arrangement, processing system employing the carrier, and method for releasing a substrate from a holding arrangement
WO2019031374A1 (ja) * 2017-08-10 2019-02-14 東京エレクトロン株式会社 基板処理方法
JP7119310B2 (ja) * 2017-08-31 2022-08-17 富士電機株式会社 半導体試験装置
JP6886379B2 (ja) * 2017-09-28 2021-06-16 Towa株式会社 保持部材、保持部材の製造方法、検査装置及び切断装置
JP7209246B2 (ja) * 2018-09-25 2023-01-20 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP2022521498A (ja) * 2019-02-15 2022-04-08 キューリック・アンド・ソファ・ネザーランズ・ベーフェー 個別構成要素を組み立てるための動的剥離テープ
CN109994416A (zh) * 2019-04-12 2019-07-09 德淮半导体有限公司 蓝膜、蓝膜带及制作方法
CN110676219B (zh) * 2019-10-31 2021-05-25 合肥新汇成微电子股份有限公司 一种应对真空异常的晶圆切割处理方法
JP7393921B2 (ja) 2019-11-13 2023-12-07 三井化学東セロ株式会社 部品製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249446A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd 保持装置およびその使用方法
JPH01125949A (ja) * 1987-11-11 1989-05-18 Tokyo Electron Ltd 検査方法
JPH05129431A (ja) * 1991-11-05 1993-05-25 Hitachi Ltd 接着テープ
JPH0974076A (ja) * 1995-09-06 1997-03-18 Rohm Co Ltd 発光半導体ウエハの個別分離方法
JP2000126959A (ja) * 1998-10-27 2000-05-09 Tokyo Seimitsu Co Ltd 被加工材のチャックテーブル
JP2001085364A (ja) * 1999-09-14 2001-03-30 Tokin Corp ダイシング方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3399332A (en) * 1965-12-29 1968-08-27 Texas Instruments Inc Heat-dissipating support for semiconductor device
US3512027A (en) * 1967-12-12 1970-05-12 Rca Corp Encapsulated optical semiconductor device
US3842491A (en) * 1972-12-08 1974-10-22 Ibm Manufacture of assorted types of lsi devices on same wafer
US4716124A (en) * 1984-06-04 1987-12-29 General Electric Company Tape automated manufacture of power semiconductor devices
US4635092A (en) * 1984-06-04 1987-01-06 General Electric Company Tape automated manufacture of power semiconductor devices
CH681286A5 (ja) * 1990-04-23 1993-02-26 Grapha Holding Ag
US5172050A (en) * 1991-02-15 1992-12-15 Motorola, Inc. Micromachined semiconductor probe card
US5487999A (en) * 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
SG52223A1 (en) 1992-01-08 1998-09-28 Murata Manufacturing Co Component supply method
JP2994510B2 (ja) * 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
JPH05343517A (ja) 1992-06-10 1993-12-24 Hitachi Ltd ダイソータテープ
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
US6017776A (en) * 1997-04-29 2000-01-25 Micron Technology, Inc. Method of attaching a leadframe to singulated semiconductor dice
US6077757A (en) * 1997-05-15 2000-06-20 Nec Corporation Method of forming chip semiconductor devices
US6294439B1 (en) * 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6028436A (en) * 1997-12-02 2000-02-22 Micron Technology, Inc. Method for forming coaxial silicon interconnects
US6093083A (en) * 1998-05-06 2000-07-25 Advanced Imaging, Inc. Row carrier for precision lapping of disk drive heads and for handling of heads during the slider fab operation
JP4392732B2 (ja) * 2000-02-07 2010-01-06 リンテック株式会社 半導体チップの製造方法
US6664621B2 (en) * 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
JP2002075937A (ja) 2000-08-30 2002-03-15 Nitto Denko Corp 半導体ウエハの加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249446A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd 保持装置およびその使用方法
JPH01125949A (ja) * 1987-11-11 1989-05-18 Tokyo Electron Ltd 検査方法
JPH05129431A (ja) * 1991-11-05 1993-05-25 Hitachi Ltd 接着テープ
JPH0974076A (ja) * 1995-09-06 1997-03-18 Rohm Co Ltd 発光半導体ウエハの個別分離方法
JP2000126959A (ja) * 1998-10-27 2000-05-09 Tokyo Seimitsu Co Ltd 被加工材のチャックテーブル
JP2001085364A (ja) * 1999-09-14 2001-03-30 Tokin Corp ダイシング方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1484791A4 *

Also Published As

Publication number Publication date
CN1533594A (zh) 2004-09-29
US20050003635A1 (en) 2005-01-06
JP4137471B2 (ja) 2008-08-20
EP1484791A4 (en) 2008-03-19
TW200403736A (en) 2004-03-01
CN1327491C (zh) 2007-07-18
JP2003258067A (ja) 2003-09-12
TWI309062B (ja) 2009-04-21
EP1484791A1 (en) 2004-12-08
KR100691034B1 (ko) 2007-03-09
US8101436B2 (en) 2012-01-24
KR20040013001A (ko) 2004-02-11

Similar Documents

Publication Publication Date Title
WO2003075331A1 (en) Dicing method, method of inspecting integrated circuit element, substrate holding device, and pressure sensitive adhesive film
JP4409014B2 (ja) 半導体装置の製造方法
TWI225279B (en) Semiconductor device and its manufacturing method
US20190189497A1 (en) Workpiece processing method
JP2002075921A (ja) 半導体装置の製造方法
TW200913030A (en) Expanding method and expanding device
JP5515024B2 (ja) チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置
JP2018032740A (ja) 実装方法および実装装置
US11495571B2 (en) Mounting method and mounting device
JP7257187B2 (ja) チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法
US20120091585A1 (en) Laser release process for very thin si-carrier build
JP2004281659A (ja) 保持部材及び半導体装置の製造方法
TWI810522B (zh) 晶片接合裝置、剝離治具及半導體裝置的製造方法
JP4394109B2 (ja) 半導体装置の製造方法
JPH07283295A (ja) シート保持治具
CN111512423A (zh) 安装方法和安装装置
TWI240391B (en) Manufacturing tool for wafer level package and method of placing dies
TWI238258B (en) Wafer testing method
JP2001156028A (ja) 半導体装置の製造方法
JP4480701B2 (ja) 半導体装置の製造方法
JP7071785B2 (ja) ウェーハの加工方法
JP2004281660A (ja) 半導体装置の製造方法及び製造装置
WO2022230952A1 (ja) Led移設部材及びled装置の製造方法
JP7134564B2 (ja) ウェーハの加工方法
JP2005317732A (ja) 支持シート付ウエハ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020037017144

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038006375

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 10492530

Country of ref document: US

Ref document number: 2003743517

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2003743517

Country of ref document: EP