WO2004077537A1 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
WO2004077537A1
WO2004077537A1 PCT/JP1994/000058 JP9400058W WO2004077537A1 WO 2004077537 A1 WO2004077537 A1 WO 2004077537A1 JP 9400058 W JP9400058 W JP 9400058W WO 2004077537 A1 WO2004077537 A1 WO 2004077537A1
Authority
WO
WIPO (PCT)
Prior art keywords
polishing
semiconductor substrate
oxide film
polished
substrate
Prior art date
Application number
PCT/JP1994/000058
Other languages
English (en)
French (fr)
Inventor
Shinsuke Sakai
Original Assignee
Shinsuke Sakai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP581993A external-priority patent/JPH06216094A/ja
Priority claimed from JP581893A external-priority patent/JPH06216093A/ja
Application filed by Shinsuke Sakai filed Critical Shinsuke Sakai
Priority to US08/307,620 priority Critical patent/US5459104A/en
Publication of WO2004077537A1 publication Critical patent/WO2004077537A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Description

明 糸田 書 半導体基板の製造方法 技術分野
本発明は半導体基板の製造方法に関する。 特に薄膜 S O I構造基板などの接合面の形成工程を簡略化する半導体基 板の研磨方法と、 この研磨方法を用いた半導体基板の製造 方法、 および埋め込み絶縁層を有する薄膜 S 0 I構造基板 等の接合面を研磨する際の研磨方法と、 この研磨方法を用 いた半導体基板の製造方法に関する。 背景技術
集積回路を形成するにあたり、 この集積回路をバルク状 の半導体基板につく り込む手法に比べると、 酸化絶縁層上 に設けられた薄膜半導体層に各種素子 （デバイス） を形成 する手法の方が、 動作速度や 線障害の特性などの素子特 性に優れ、 しかも、 素子間分離の点でも有利となる。
この種の半導体基板は、 s o i (シリ コン 《 オン イ ン シユレ一夕） と称されているが、 かかる S 0 I構造基板に おいては、 素子を形成する活性層を薄くすればするほど、
P n接合の寄生容量を減少させ素子の動作速度を高めるこ とができるため、 活性層の超薄膜化が検討されている。
ところで、 薄膜 S O I構造基板を得るための手法として 、 いわゆる張り合わせ法が知られている。 第 7図 （ a ) 〜 ( e ) は従来の張り合わせ法による S 0 I構造基板の製造 方法を示す断面図である。
この製造方法では、 まずパターニング （パターン 2 とし て図示する） されたシリ コ ン基板 1 (以下、 活性層基板 1 あるいは活性層基板 Aともいう） の表面に、 S i 0 2 から なる酸化膜 3を形成し （第 7図 （ a ) 参照） 、 この酸化膜 3上にポリシリコンからなる接合層 4を形成する (第 7図 ( b ) 参照) 0
次に、 この接合層 4の表面にメカノケミカル研磨を施し て、 平坦化したのち （第 7図 （ c ) 参照） 、 この研磨面 （ 接合面） 4 aに別のシリ コ ン基板 5 (以下、 支持体基板 5 、 あるいは支持体基板 Bともいう） を張り合わせ (第 7図 ( d ) 参照） 、 最後に活性層基板 1 の表面を酸化膜 3が露 出するまで研削および選択研磨する （第 7図 （ e ) 参照） 。 このようにして S 0 I構造基板を得ることができる。
このような従来の方法で製造した S 0 I構造基板のポリ シリ コ ン層 4は、 パ夕一ニングされた酸化膜の段差を埋め て平坦化する目的をもって形成される層であって、 支持体 基板を張り合わせてしまうと特別な機能を果たすことはな い。
したがって、 従来の張り合わせ方法では、 酸化膜が段差 を有している限り、 平坦な接合面 4 aを得るためには、 ポ リシリ コン層の形成工程 （第 7図 （b ) ) は省略できなか つた。
そこで、 本発明者は、 シリコン基板の表面に形成した酸 化シリ コン膜を直接研磨して満足する平坦度が得られれば 、 ポリシリ コン層の形成工程を省略することができる点に 着目し、 酸化シリ コン膜を研磨する手法を鋭意研究 ·検討 した結果、 研磨剤と研磨法を適切に構成すれば、 張り合わ せに要求される平坦度を満足し得る研磨面を得ることがで きることを確認し、 第 1の発明を完成するに至った。
また、 シリコンと酸化膜との選択研磨比が異なる研磨剤 を用いて研磨工程を適切に構成してすれば、 張り合わせに 要求される平坦度を満足し得る研磨面を得ることができる ことを確認し、 第 2の発明を完成するに至った。 発明の開示
本発明は このような従来技術の問題点に鑑みてなされ たものであり、 段差を有する酸化膜を直接研磨することに より、 張り合わせなどの半導体基板の製造工程を簡略化す ることを第 1の目的とする。
また、 半導体と酸化膜との間の選択研磨比を利用しなが ら、 酸化膜を剛体定盤を用いて直接研磨することにより、 張り合わせなど手法を用いて薄膜 S 0 I構造の半導体基板 を得ることを第 2の目的とする。
上記第 1 の目的を達成するために、 第 1 の発明に係る半 導体基板の研磨方法は、 半導体基板の表面に形成され段差 を有する酸化膜を、 酸化セリ ウムを主成分とする研磨剤を 用いて剛体定盤により研磨することを特徴としている。
また、 上記第 1の目的を達成するために、 第 1 の発明に 係る半導体基板の製造方法は、 一方の半導体基板の少なく とも片面に段差を有する酸化膜を形成し、 該酸化膜を、 酸 化セリゥムを主成分とする研磨剤を用いて剛体定盤により 研磨して接合面を形成し、 ついで、 該接合面に他方の半導 体基板を張り合わせることを特徴としている。
第 1 の発明に係る半導体基板の研磨方法では、 半導体基 板の表面にパターニング等によって段差が形成された酸化 膜に対し、 酸化セリゥムを主成分とする研磨剤を用いて、 かつ剛体定盤により酸化膜を直接研磨する。
剛体定盤を用いて半導体基板を研磨することにより基板 全体が平坦に研磨されることになる。 しかも、 酸化セリウ ムを主成分とする研磨剤を用いているので. 直接酸化膜を 研磨することができ、 その結果、 優れた平坦性を有する研 磨面を得ることができる。
したがって、 例えば張り合わせなどの接合面として応用 することができ、 S 0 I構造の半導体基板などを製造する 場合、 平坦な接合面を形成するためだけに必要とされたポ リ シリコン層の形成工程を省略することができる。
一方、 上記第 2の目的を達成するため第 2の発明に係る 半導体基板の研磨方法は、 半導体に対する酸化膜の選択研 磨比が同等若しく はそれ以上に調整された酸化セリウムを 主成分とする研磨剤を用いて、 半導体基板の表面にパター ニングされた酸化膜を研磨することを特徴としている。
この研磨方法により研磨された研磨面を、 さらに、 前記 酸化膜に対する前記半導体の選択研磨比が同等若しく はそ れ以上に調整された研磨剤を用いて研磨することを特徴と する半導体基板の研磨方法によっても上記第 2の目的を達 成することができる。
また、 上記第 2の目的を達成するために、 第 2の発明に 係る半導体基板の研磨方法は、 半導体に対する酸化膜の選 択研磨比が僅かに小さくなるように調整された酸化セリゥ ムを主成分とする研磨剤を用いて、 半導体基板の表面にパ 夕一ニングされた酸化膜を研磨することを特徵としている
0
この研磨方法により研磨された研磨面を、 さらに、 前記 半導体に対する前記酸化膜の選択研磨比が同等若しく はそ れ以上に調整された酸化セリゥムを主成分とする研磨剤を 用いて研磨することを特徵とする半導体基板の研磨方法に よっても上記第 2の目的を達成することができる。
このようにして半導体基板の表面にパ夕一ニングされた 酸化膜を研磨するにあたり、 半導体基板の裏面に酸化膜を 予め形成しておき、 これら半導体基板の表裏面に形成され た酸化膜を交互に研磨することが好ましい。
さらに、 このような半導体基板の研磨方法により得られ る研磨面に、 他の半導体基板を張り合わせることを特徴と する半導体基板の製造方法によっても上記第 2の目的を達 成することができる。
既述した第 1 の発明で示唆されたように研磨剤として酸 化セリゥムを用いれば、 半導体基板の表面に形成された酸 化膜を直接研磨することができる。
これに加えて、 酸化セリウムを主成分とする研磨剤の p Hを適切に構成すると、 半導体と酸化膜との間の選択研磨 比を調節することができる。 例えば、 酸化セリゥムを主成 分とする研磨剤を中性に調整すると、 シリコンと酸化シリ コンとの選択研磨比が 1 ： 4 となる。 一方、 酸化セリウム を主成分とする研磨剤の p Hを 9〜 1 1 に調整すると、 シ リ コンと酸化シリ コンとの選択研磨比が 1 : 0 . 8 となる
0
第 2の発明に係る半導体基板の研磨方法では、 まず、 半 導体に対する酸化膜の選択研磨比が同等若しく はそれ以上 に調整された酸化セリゥムを主成分とする研磨剤 (以下、 研磨剤 Tという） 、 または半導体に対する酸化膜の選択研 磨比が僅かに小さくなるように調整された酸化セリウムを 主成分とする研磨剤 (以下、 研磨剤 Wという） の何れかの 研磨剤を用いて、 半導体基板の表面にパターニングされた 酸化膜を研磨する。
これにより、 酸化膜は研磨されてゆくが、 パ夕一ニング された半導体基板が露出するまで研磨すると、 研磨剤 Tを 用いた場合には、 酸化膜に比べて半導体の研磨比率が小さ いため、 半導体のパターニングが研磨ストッパーとなり、 その結果、 酸化膜が傾く ことなく平坦に研磨されることに なる。
一方、 研磨剤 Wを用いた場合には、 酸化膜に比べて半導 体の研磨比率が大きいため、 酸化膜が研磨ストツバ—とな り、 その結果半導体側が僅かに深く研磨されて酸化膜が研 磨面から突出した状態で平坦に研磨されることになる。
ついで、 このようにして研磨された研磨面を、 さらに別 の研磨剤により研磨する。 まず、 前工程で研磨剤 Tを用い て研磨した場合には、 酸化膜のパターニングが凹んでいる 状態であるため、 酸化膜に対する半導体の選択研磨比が同 等若しく はそれ以上に調整された酸化セリゥムを主成分と する研磨剤を用いて研磨する。 これにより、 前工程で研磨 されずに研磨面から突出した半導体だけが選択研磨され、 その結果 研磨面が平坦化される。
一方、 前工程で研磨剤 Wを用いて研磨した場合には、 半 導体のパターニングが凹んでいる状態であるため、 半導体 に対する酸化膜の選択研磨比が同等若しく はそれ以上に調 整された研磨剤を用いて研磨する。 これにより、 前工程で 研磨されずに研磨面から突出した酸化膜だけが選択研磨さ れ、 その結果、 研磨面が平坦化される。
さらに、 この研磨方法により得られる研磨面に、 他の半 導体基板を張り合わせれば、 埋め込み絶縁層を有する薄膜
S 0 I構造の半導体基板などを得ることができる。 図面の簡単な説明
第 1図 （ a) 〜 （d) は第 1の発明の一実施例に係る半 導体基板の製造方法を示す断面図、
第 2図 （ a) (b) は第 1の発明に係る研磨方法により 研磨した結果を示す図であって、 第 2図 （ a) は研磨前の 表面粗度を示し、 第 2図 （b) は研磨後の表面粗度を示す 図、
第 3図 ( a) 〜 ( d ) は第 2の発明の一実施例に係る半 導体基板の製造方法を示す断面図、
第 4図 （ a) 〜 （d) は第 2の発明の他の実施例に係る 半導体基板の製造方法を示す断面図、
第 5図 （a) (b) は第 2の発明に係る研磨方法により 研磨した結果を示す図であって、 第 5図 （ a) は第 3図 （ b ) 工程の研磨後の表面粗度を示し、 第 5図 (b) は第 4 図 （b) 工程の研磨後の表面粗度を示す図、
第 6図 （ a) 〜 ( e ) は第 2の発明の他の実施例を示す 断面図、
第 7図 （a) 〜 ( e ) は従来の半導体基板の製造方法を 示す断面図である。 発明の実施するための最良の形態
以下、 本発明の実施例を図面に基づいて説明する。
第 1実施例 第 1図 （ a) 〜は第 1の発明の一実施例に係る半導体基 板の製造方法を示す断面図であり、 S O I構造のシリ コン ゥェ一ハを作製する方法を一例として説明する。
まず、 第 1図 （ a ) に示すように、 単結晶シリ コンから なる半導体基板 1 (以下、 活性層基板 A、 あるいは活性層 基板 1 ともいう） の片面に、 フォ トリ ソグラフィ技術ゃェ ッチング技術を用いて、 例えば深さが 0. 1 mの溝 2を 5 0 0 mの間隔で形成する。
この表面を熱酸化して、 厚さ 0. l mの S i 02 膜を 形成し、 さらに、 この熱酸化による S i 〇2 膜上に、 C V D法によって厚さ 0. 9〃111の3 1 02 膜を形成する。
これら 1. 0 の S i 02 膜が、 活性層基板の表面層 3 (以下、 酸化膜 3または酸化シリ コン膜 3 ともいう） を 構成するが この酸化膜 3はパ夕一ニングされた活性層基 板 Aの表面形状にしたがって図示するように段差をもつた 表面として形成される。
従来の張り合わせ工程では、 第 1図 （a) に示す構造に 、 さらにこの酸化膜 3の表面に接合層としてのポリ シリ コ ン膜を形成していたが、 第 1の発明に係る製造方法では酸 化膜 3を直接研磨する。
酸化膜 3の研磨にあたっては、 主成分に酸化セリ ウム S e 02 を含む研磨剤が用いられる。 この研磨剤に占める酸 化セリ ウムの固形分 （NV) については、 特に限定されな いが、 1〜 1 0 %程度で使用することが好ましい。 また、 研磨剤の P Hについても特に限定されないが、 p H = 7前 後の中性となるように調整すると酸化シリコン膜に対する 研磨性能に有利である。
第 1図 （b ) に示す研磨工程では、 上述した研磨剤を用 い、 かつ剛体定盤によって研磨する。 剛体定盤は機械的、 熱的変形の少ない平坦な、 例えばセラミ ックなどにより構 成する。 この剛体定盤の研磨面の表面に、 上述した酸化セ リゥムを主成分とする研磨剤を混入したホッ トメルトヮッ クスを薄く塗布してもよい。
従来のクロス布を用いた研磨では、 特に研磨面が段差を 有する場合に、 弾性変形したクロス布が一般面と同程度の 研磨速度で段差の凹部まで研磨してしまい、 研磨面を平坦 化することがきわめて困難であった。
しかしながら、 本実施例の研磨方法では 弾性変形しな い剛体定盤を用いているため 第 1図 （ a ) に示すような 段差を有する研磨面であれば、 まず定盤に圧接された凸部 のみが徐々に研磨されてゆく ことになる。 このようにして 凸部と凹部との段差が徐々に小さくなつてゆき、 結果的に 平坦な研磨面を得ることができる。
このような研磨剤と剛体定盤によって酸化シリ コン膜 3 を研磨した場合の結果を第 2図に示す。
第 2図 （ a ) は研磨する前の酸化シリ コ ン膜 3の表面を 表面粗度計で測定したチヤ一 トであり、 約 0 . l 〃 mの酸 化シリ コン膜の段差が観察される。 これに対して、 第 2図 （b) は、 本発明に係る酸化セリ ゥムを主成分とする研磨剤と剛体定盤を用いて、 研磨圧を 2 0 0 g/ c m2 . 研磨剤とゥヱ一八との相対速度を 7 5 r p m、 研磨速度を T O nmZm i nという条件の下、 第 2図 （a) に示す酸化シリ コン膜の研磨を行った後の状態 を表面粗度計で測定したチヤ一 トである。
この結果からも明らかなように、 酸化シリ コン膜 3の表 面粗度は、 張り合わせを行うに必要な 5 nm以下の条件を 十分に満たしており、 本発明の研磨方法で鏡面状態の接合 面 3 aが得られることが確認された。
以上の工程によって、 S 0 I構造ゥヱ一ハを構成する一 方の半導体基板である活性層基板 Aを得る。
第 1図 （b ) に示す鏡面状態の接合面 3 aを得ると、 次 に、 この接合面 3 aに支持基板 Bとなる他の半導体基板 5 (以下、 支持基板 5 ともいう） を密着させ、 0H基の水素 結合により熱接合させて両者を張り合わせる （第 1図 （ c ) 参照) 。
張り合わせ強度は、 例えば 2 0 0 k c m2 以上、 張 り合わせ温度は 1 1 0 0 °Cとし、 また、 熱膨張差による S 〇 Iゥェ一八のソリを防止するために、 支持基板 5 として 活性層基板 1 と同一のシリ コン基板を用いることが好まし い。
第 1図 （ c ) に示すように活性層基板 Aと支持基板 Bと を張り合わせたのちに、 側周部分の面取りなどを施すとと もに、 活性層基板 1の厚さが約 2〃mとなるように予め研 削を施しておく。
最後に、 第 1図 （ d ) に示すように、 活性層基板 1の選 択研磨を行う。 この選択研磨は、 例えば、 表面粗さが 0 . 0 1 mのセラミ ック製定盤を回転させ、 この定盤の表面 に粒度が 0 . 0 2 の高純度シリカの微粒子を 5 . 0 t %分散させた p H 1 0 . 5のアル力リ溶液 (研磨液) を 滴下しつつ、 この定盤表面に活性層基板 1 を 1 0 0 g Z c m 2 の圧力で圧着摩擦させることにより行う。
選択研磨を行うと、 活性層基板 1が徐々に研磨されてゆ くが、 定盤が S i 0 2 からなる酸化膜 3まで達すると、 該 酸化膜 3は活性層基板 1 に比べてメカノケミカル研磨され 難いので、 酸化膜 3が選択研磨のストツバとなって研磨速 度が急速に低下する。
この研磨速度を検出することにより、 第 1図 （ d ) に示 すような酸化膜 3が活性層基板 1 の表面から露出した状態 、 すなわち、 活性層 6が酸化膜 3で分離された状態の薄膜 S 0 I構造ゥヱ一ハを得ることができる。
なお、 以上説明した実施例は、 第 1の発明の理解を容易 にするために記載されたものであって、 本発明を限定する ために記載されたものではない。 したがって、 上記の実施 例に開示された各要素は、 本発明の技術的範囲に属する全 ての設計変更や均等物をも含む趣旨である。
例えば、 上述した実施例では、 張り合わせ技術を用いて S O I構造の半導体基板を製造する場合に、 本発明の研磨 方法と半導体基板の製造方法とを応用した具体例を挙げた が、 本発明は一般的な酸化膜の研磨方法として、 その他の 分野にも応用することが可能である。 第 2実施例
第 3図 ( a ) 〜 ( d ) は第 2の発明の一実施例に係る半 導体基板の製造方法を示す断面図であり、 埋め込み絶縁層 を有する S 0 I構造のシリコンゥエーハを作製する方法を 一例として説明する。 また第 4図 （ a ) 〜 ( d ) は第 2の 発明の他の実施例に係る半導体基板の製造方法を示す断面 図であり、 同じく埋め込み絶縁層を有する S 0 I構造のシ リ コンゥェ一ハを作製する方法の一例である。
まず、 第 3図 （ a) および第 4図 （ a) に示すように、 単結晶シリ コ ンからなる半導体基板 1 (以下、 活性層基板 A、 あるいは活性層基板 1 ともいう） の片面に、 フォ ト リ ソグラフィ技術やエツチング技術を用いて、 例えば深さが 0. 1 amの溝 2を 5 0 0 amの間隔で形成する。
この表面を熱酸化して、 厚さ 0. 1 mの S i 02 膜を 形成し、 さらに、 この熱酸化による S i 02 膜上に、 C V D法によって厚さ 0. 9 111の3 1 02 膜を形成する。
これら 1. O zmの S i 02 膜が、 活性層基板の表面層 3 (以下、 酸化膜 3または酸化シリ コン膜 3 ともいう） を 構成するが、 この酸化膜 3はパターニングされた活性層基 板 Aの表面形状にしたがって図示するように段差をもった 表面として形成される。
ついで、 本実施例の研磨方法では、 酸化シリ コン膜 3を 直接研磨する。
酸化シリ コン膜 3の研磨にあたっては、 主成分に酸化セ リウム S e 02 を含む研磨剤が用いられる。 この研磨剤に 占める酸化セリ ウムの固形分 （NV) については、 特に限 定されないが、 1〜 1 0 %程度で使用することが好ましい 研磨剤の p Hについては、 p H = 7前後の中性となるよ うに調整するとシリコン基板と酸化シリ コン膜との間の選 択研磨比が、
S i ： S i 02 = 1 0 0 ： 3 9 1 ^ 1 ： 4
となって、 酸化シリ コン膜に対する研磨性能に有利である (研磨剤 1\ 第 4図参照） 。
一方、 上述した酸化セリ ウムを主成分とする研磨剤の p Hを 9〜 1 1に調整すればシリ コン基板と酸化シリ コン膜 との間の選択研磨比が、
S i : S i O2 = 1 0 0 : 8 3
となって、 シリコン基板に対する酸化シリ コン膜の選択研 磨比が僅かに小さくなる （研磨剤 W、 第 3図参照） 。
本実施例では、 酸化シリ コン膜 3を直接研磨するに際し 、 シリ コン基板 1 と酸化シリコン膜 3 との選択研磨比の違 いを利用して平坦化する工程を構成している。 例えば、 第
4 一 4図 （ a) に示す状態から酸化シリ コン膜 3を研磨する場 合、 第 4図 （b) に示すように研磨剤 T (S i ： S i 02 - 1 : 4 ) を用いれば酸化シリ コン膜 3の研磨に対して有 利であり、 しかも、 仮に研磨面が傾いた状態で研磨が進行 したとしても、 研磨剤がシリ コン基板に到達するとその部 分の研磨は抑止されることになる。 したがって、 他の部分 の酸化シリ コン膜の研磨が進行して、 その結果、 第 4図 （ b ) に示すように、 傾斜することがない平坦な研磨面を得 ることができる。
また、 第 3図 ( a ) に示す状態から酸化シリ コン膜 3を 研磨する場合、 第 3図 （b) に示すように研磨剤 W (S i ： S i O2 = 1 0 0 : 8 3 ) を用いて酸化.シリ コン膜 3を 直接研磨してもよい。 この場合には、 研磨.剤 Tを用いた場 合に比べて酸化シリ コン膜の研磨比率が多少劣るものの、 第 3図 （b) に示すように、 研磨面としては傾斜すること のない平坦な面を得ることができる。
このような研磨剤によって酸化シリ コン膜 3を研磨した 場合の結果を第 5図に示す。
第 5図 （ a) は、 第 4図 （b) 工程、 すなわち研磨剤 T を用いて研磨された後の研磨表面を表面粗度計で測定した チヤ一 トであり、 段差が約 0. 1 mとなる酸化シリ コン 膜の凹状態が示されている。 ，
これに対して、 第 5図 （b) は、 第 3図 （b) 工程、 す なわち研磨剤 Wを用いて研磨された後の研磨表面を表面粗 度計で測定したチヤ一 トであり、 段差が約 0. 1 zmとな る酸化シリ コン膜の凸状態 （逆にいえば、 シリ コン基板の 凹状態） が示されている。
なお、 これらの研磨を行う場合、 研磨圧を 2 0 0 g/ c m2 、 研磨剤とゥェ一ハとの相対速度を 7 5 r pm、 研磨 速度を 7 0 nm//m i nとし、 剛体定盤を用いて研磨を行 つた。
剛体定盤は機械的、 熱的変形の少ない平坦な、 例えばセ ラ ミ ックなどにより構成する。 この剛体定盤の研磨面の表 面に、 上述した酸化セリ ウムを主成分とする研磨剤を混入 したホッ トメル トワッ クスを薄く塗布してもよい。
従来のク ス布を用いた研磨では、 特に研磨面が段差を 有する場合に、 弾性変形したクロス布が一般面と同程度の 研磨速度で段差の凹部まで研磨してしまい、 研磨面を平坦 化することがきわめて困難であった。
しかしながら、 本実施例の研磨方法では、 弾性変形しな い剛体定盤を用いているため、 第 3図 （ a) および第 4図 ( a) に示すような段差を有する研磨面であれば、 まず定 盤に圧接された凸部のみが徐々に研磨されてゆく ことにな る。 このようにして凸部と凹部との段差が徐々に小さくな つてゆき、 結果的に平坦な研磨面を得ることができるので める。 '
ついで、 第 3図 （b ) または第 4図 （b) 工程で研磨さ れた研磨面に対し、 さらに鏡面状態になるまで研磨して張 り合わせの接合面 3 aを得る。
この場合、 第 3図 （b) 工程では、 酸化シリ コン膜 3が 表面から突出しているので、 シリ コン基板 1 に対する酸化 シリ コン膜 3の選択研磨比が大きい研磨剤を用いて研磨を 行う。
シリ コン基板に対する酸化シリ コン膜の選択研磨比が大 きい研磨剤としては、 上述した酸化セリゥムを主成分とす る研磨剤 Tを用いることが好ましい。 このようにすると、 シリ コン基板 1が研磨ス トツバ一となるので、 第 3図 （ c ) に示すように研磨面全体を鏡面状態に研磨することが可 能となる。
逆に第 4図 （b) 工程では、 シリ コン基板 1が表面から 突出しているので、 酸化シリコン膜 3に対するシリ コン基 板 1の選択研磨比が大きい研磨剤を用いて研磨を行う。
酸化シリ コン膜に対するシリ コン基板の選択研磨比が大 きい研磨剤としては、 上述した研磨剤 Wが用いられる他、 従来よりポリシリコン膜の研磨に用いられている高純度の シリ力微粒子や四塩化けい素を主成分とする研磨剤を用レ、 ることもできる。
特に、 高純度のシリ力微粒子や四塩化けい素を主成分と する研磨剤の選択研磨比は、
S i : S i O2 = 1 0 0 : l〜2
であるため、 第 4図 （b) 工程で得られたゥェ一ハを研磨 するには最適な研磨剤といえる。 このようにすると、 酸化 シリ コン膜 3が研磨ストツバ一となるので、 この場合も第 4図 （ c ) に示すように研磨面全体を鏡面状態に研磨する ことが可能となる。
なお、 酸化シリ コン膜 3 とシリ コン基板 1 との段差をな くするために、 最終の研磨工程では、 シリ コン基板と酸化 シリ コン膜との選択研磨比がほぼ同等な研磨剤を用いて研 磨することが望ましい。
以上の工程によって、 S 0 I構造ゥヱ—ハを構成する一 方の半導体基板である鏡面を有する活性層基板 Aを得る。
第 3図 ( c ) および第 4図 （ c ) に示す鏡面状態の接合 面 3 aを得ると、 次に、 この接合面 3 aに支持基板 Bとな る他の半導体基板 5 (以下、 支持基板 5 ともいう） を密着 させ、 水素結合により熱接合させて両者を張り合わせる （ 第 3図 （d ) および第 4図 （d ) 参照） 。
張り合わせ強度は、 例えば 2 0 0 k g / c m 2 以上、 張 り合わせ温度は 1 1 0 0 °Cとし、 また、 熱膨張差による S 0 I ゥヱ一ハのソ リを防止するために、 支持基板 5 として 活性層基板 1 と同一のシリ コン基板を用いることが好まし ， ©
このようにして絶縁層 3が埋め込まれた薄膜 S 0 I構造 ゥヱ一ハを得ることができる。
なお、 以上説明した実施例は、 第 2の発明の理解を容易 にするために記載されたものであつて、 本発明を限定する ために記載されたものではない。 したがって、 上記の実施 例に開示された各要素は、 本発明の技術的範囲に属する全 ての設計変更や均等物をも含む趣旨である。
例えば、 第 3図 （ a ) および第 4図 （ a ) に示す酸化膜 を研磨するに際し、 基板の反りを防止するために基板 1 の 裏面にも酸化膜 6を形成しておき、 基板の表裏に形成され た酸化膜 3， 6を交互に、 かつ徐々に研磨することが好ま しい 0
第 6図 （ a ) 〜 ( e ) は、 この実施例を示す断面図であ り、 例えば C V D法などでは必然的にシリ コン基板 1 の裏 面に酸化シリコン膜 6が形成されるので、 この酸化シリ コ ン膜を利用するとよい。
第 6図 （ a ) に示すように、 表裏に約 1 mの酸化シリ コン膜 3， 6が形成されたシリコン基板 1 に対し、 まず、 裏面の酸化シリ コン膜 6を例えば約 0 . 4 mだけ研磨す る （第 6図 （b ) 参照） 。 この研磨を施すことにより、 シ リ コン基板全体の反りは第 6図 （b ) の右に示すように上 に凸の状態となるが、 ついで、 シリ コン基板 1 の表面に形 成された酸化シリコン膜 3を略同じ厚さだけ研磨すると、 シリ コン基板全体の反りは解消される （第 6図 （ c ) 参照
) o
このようにして、 略同じ厚さづっ表裏の酸化シリ コン膜 3 , 6を交互に研磨してゆく と （第 6図 （ d ) ( e ) 参照 ) 、 最終的に得られるシリ コン基板 1 は反りのない、 良好 な基板となる。 このような工程を採用することは、 最終的なシリ コン基 板として反りのない平坦な基板を得ることができるという 効果を有するだけではなく、 中間の研磨工程においては、 反りの少ないシリコン基板を研磨することになるので、 剛 体定盤による研磨面の平坦化効果がさらに助長されること になる。
また、 上述した実施例では、 張り合わせ技術を用いて埋 め込み絶縁層を有する S 0 I構造の半導体基板を製造する 場合に、 本発明の研磨方法と半導体基板の製造方法とを応 用した具体例を挙げたが、 本発明は一般的な酸化膜の研磨 方法として、 その他の分野にも応用することが可能である
産業上の利用可能性
以上述べたように第 1の発明によれば、 半導体基板の表 面に形成した段差を有する酸化膜を、 酸化セリ ウムを主成 分とする研磨剤を用いて剛体定盤により研磨することを特 徵としているので、 従来の製造方法で必要とされていた接 合用のポリ シリ コン膜の形成工程が不要となる。
その結果、 一方の半導体基板の少なく とも片面に段差を 有する酸化膜を形成し、 該酸化膜を酸化セリ ウムを主成分 とする研磨剤を用いて剛体定盤により研磨して接合面を形 成したのち、 該接合面に他方の半導体基板を張り合わせれ ば、 ポリ シリ コン膜を形成することなく S 0 I構造の半導 体基板を得ることができる。
また、 第 2の発明によれば、 半導体基板の表面に形成し た酸化膜を酸化セリゥムにより直接研磨するにあたり、 酸 化セリゥムを主成分とする研磨剤の p H値を適切に構成す るようにしているので、 張り合わせに要求される平坦度を 満足し得る研磨面を得ることができる。
その結果、 この研磨面に他の半導体基板を張り合わせれ ば、 薄膜 S 0 I構造の半導体基板を得ることができる。

Claims

請求の阜 囲
1 . 半導体基板の表面に形成され段差を有する酸化膜を 、 酸化セリゥムを主成分とする研磨剤を用いて剛体定盤に より研磨することを特徴とする半導体基板の研磨方法。
2 . —方の半導体基板の少なく とも片面に段差を有する 酸化膜を形成し、 該酸化膜を、 酸化セリ ウムを主成分とす る研磨剤を用いて剛体定盤により研磨することにより接合 面を形成し、 ついで、 該接合面に他方の半導体基板を張り 合わせることを特徴とする半導体基板の製造方法。
3 . 半導体に対する酸化膜の選択研磨比が同等若しく は それ以上に調整された酸化セリゥムを主成分とする研磨剤 を用いて、 半導体基板の表面にパ夕一ニングされた酸化膜 を剛体定盤により研磨することを特徵とする半導体基板の 研磨方法。
4 . 請求の範囲 3に記載の研磨方法により研磨された研 磨面を、 さらに、 前記酸化膜に对する前記半導体の選択研 磨比が同等若しくはそれ以上に調整された研磨剤を用いて 剛体定盤により研磨することを特徴とする半導体基板の研 磨方法。
5 . 半導体に対する酸化膜の選択研磨比が僅かに小さく なるように調整された酸化セリゥムを主成分とする研磨剤 を用いて、 半導体基板の表面にパターニングされた酸化膜 を剛体定盤により研磨することを特徴とする半導体基板の 研磨方法。
6 . 請求の範囲 5に記載の研磨方法により研磨された研 磨面を、 さらに、 前記半導体に対する前記酸化膜の選択研 磨比が同等若しくはそれ以上に調整された酸化セリウムを 主成分とする研磨剤を用いて剛体定盤により研磨すること を特徴とする半導体基板の研磨方法。
7 . 前記半導体基板の裏面に酸化膜を形成し、 前記半導 体基板の表面にパターニングされた酸化膜を研磨するに際 し、 これら半導体基板の表裏面に形成された酸化膜を交互 に研磨することを特徵とする請求の範囲 3から 6の何れか に記載の半導体基板の研磨方法。
8 . 請求の範囲 4 , 6または 7に記載の半導体基板の研 磨方法により得られる研磨面に、 他の半導体基板を張り合 わせることを特徵とする半導体基板の製造方法。
PCT/JP1994/000058 1993-01-18 1994-01-18 半導体基板の製造方法 WO2004077537A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US08/307,620 US5459104A (en) 1993-01-18 1994-01-18 Process for production of semiconductor substrate

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP581993A JPH06216094A (ja) 1993-01-18 1993-01-18 半導体基板の研磨方法とこれを用いた半導体基板の製造方法
JP5/5819 1993-01-18
JP581893A JPH06216093A (ja) 1993-01-18 1993-01-18 半導体基板の研磨方法とこれを用いた半導体基板の製造方法
JP5/5818 1993-01-18

Publications (1)

Publication Number Publication Date
WO2004077537A1 true WO2004077537A1 (ja) 2004-09-10

Family

ID=26339824

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1994/000058 WO2004077537A1 (ja) 1993-01-18 1994-01-18 半導体基板の製造方法

Country Status (2)

Country Link
US (1) US5459104A (ja)
WO (1) WO2004077537A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225230B1 (en) * 1996-05-28 2001-05-01 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
DE19741971A1 (de) * 1997-09-23 1999-04-01 Siemens Ag Verfahren zum Herstellen Direct-Wafer-Bond Si/Si02/Si-Substrate
KR100384343B1 (ko) * 1998-06-26 2003-05-16 미쯔비시 마테리알 실리콘 가부시끼가이샤 유전체 분리 웨이퍼 및 그 제조 방법
KR20000040104A (ko) * 1998-12-17 2000-07-05 김영환 실리콘 온 인슐레이터 웨이퍼의 제조방법
US6534381B2 (en) * 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
JP2000349148A (ja) * 1999-06-08 2000-12-15 Sony Corp 半導体層を有する基板の製造方法
US6403447B1 (en) 1999-07-07 2002-06-11 Elantec Semiconductor, Inc. Reduced substrate capacitance high performance SOI process
US6372600B1 (en) * 1999-08-30 2002-04-16 Agere Systems Guardian Corp. Etch stops and alignment marks for bonded wafers
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6524890B2 (en) 1999-11-17 2003-02-25 Denso Corporation Method for manufacturing semiconductor device having element isolation structure
US6613643B1 (en) * 2000-01-28 2003-09-02 Advanced Micro Devices, Inc. Structure, and a method of realizing, for efficient heat removal on SOI
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6563133B1 (en) 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
DE10056261A1 (de) * 2000-11-14 2002-05-29 Infineon Technologies Ag Verfahren zur Herstellung eines integrierten Halbleiter-Bauelements
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
KR102007258B1 (ko) * 2012-11-21 2019-08-05 삼성전자주식회사 광전 집적회로 기판의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177433A (ja) * 1988-12-28 1990-07-10 Sony Corp 半導体基板の製法
JPH02280357A (ja) * 1989-04-21 1990-11-16 Toshiba Corp 半導体装置の製造方法
JPH0475338A (ja) * 1990-07-18 1992-03-10 Seiko Epson Corp 機械・化学研磨法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4057939A (en) * 1975-12-05 1977-11-15 International Business Machines Corporation Silicon wafer polishing
NL8700033A (nl) * 1987-01-09 1988-08-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting van het type halfgeleider op isolator.
US4879258A (en) * 1988-08-31 1989-11-07 Texas Instruments Incorporated Integrated circuit planarization by mechanical polishing
US4954142A (en) * 1989-03-07 1990-09-04 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US5260233A (en) * 1992-11-06 1993-11-09 International Business Machines Corporation Semiconductor device and wafer structure having a planar buried interconnect by wafer bonding
US5356833A (en) * 1993-04-05 1994-10-18 Motorola, Inc. Process for forming an intermetallic member on a semiconductor substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177433A (ja) * 1988-12-28 1990-07-10 Sony Corp 半導体基板の製法
JPH02280357A (ja) * 1989-04-21 1990-11-16 Toshiba Corp 半導体装置の製造方法
JPH0475338A (ja) * 1990-07-18 1992-03-10 Seiko Epson Corp 機械・化学研磨法

Also Published As

Publication number Publication date
US5459104A (en) 1995-10-17

Similar Documents

Publication Publication Date Title
WO2004077537A1 (ja) 半導体基板の製造方法
CN102656110B (zh) 简化铜-铜键结
KR960042925A (ko) Soi 기판의 제조방법
JP3480480B2 (ja) Ｓｏｉ基板の製造方法
JP2961522B2 (ja) 半導体電子素子用基板およびその製造方法
JPH06216094A (ja) 半導体基板の研磨方法とこれを用いた半導体基板の製造方法
JPH08153780A (ja) 半導体基板
JPH06216093A (ja) 半導体基板の研磨方法とこれを用いた半導体基板の製造方法
JP3585337B2 (ja) 中空梁を有するマイクロデバイス及びその製造方法
JPH0555357A (ja) 半導体装置の製造方法
JPH02177433A (ja) 半導体基板の製法
JP2000252354A (ja) 埋め込み絶縁膜を有する基板の製造方法
JP2866263B2 (ja) 半導体基板の製造方法
JPH0786106A (ja) 複合基板材料の製造方法
JP2002057309A (ja) Ｓｏｉ基板の作製方法
JP2915419B2 (ja) 半導体装置及びその製造方法
JPH01226166A (ja) 半導体装置基板の製造方法
JPH06221945A (ja) 半導体圧力センサおよびその製造方法
JPH03136346A (ja) Ｓｏｉ基板の製造方法
JPH02237066A (ja) 半導体装置の製造方法
JP3518083B2 (ja) 基板の製造方法
JPH06104412A (ja) 半導体基板の製造方法
JPH0661340A (ja) 張り合わせ半導体基板の製造方法
JPH07123136B2 (ja) 埋込誘電体層を有する半導体基板の製造方法
JPH03188630A (ja) 半導体基板の製法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 08307620

Country of ref document: US

AK Designated states

Kind code of ref document: A1

Designated state(s): US