WO2005011005A1 - 裏面入射型光検出素子及びその製造方法 - Google Patents

裏面入射型光検出素子及びその製造方法 Download PDF

Info

Publication number
WO2005011005A1
WO2005011005A1 PCT/JP2004/010503 JP2004010503W WO2005011005A1 WO 2005011005 A1 WO2005011005 A1 WO 2005011005A1 JP 2004010503 W JP2004010503 W JP 2004010503W WO 2005011005 A1 WO2005011005 A1 WO 2005011005A1
Authority
WO
WIPO (PCT)
Prior art keywords
window plate
semiconductor substrate
impurity semiconductor
outer edge
illuminated
Prior art date
Application number
PCT/JP2004/010503
Other languages
English (en)
French (fr)
Inventor
Katsumi Shibayama
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to EP04770896A priority Critical patent/EP1653521A4/en
Priority to CN2004800220862A priority patent/CN1830095B/zh
Priority to US10/565,942 priority patent/US7560790B2/en
Publication of WO2005011005A1 publication Critical patent/WO2005011005A1/ja
Priority to IL173375A priority patent/IL173375A0/en
Priority to US12/453,232 priority patent/US7964898B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a back-illuminated photodetector and a method for manufacturing the same.
  • a P + -type high-concentration impurity semiconductor region 102 and an N + -type high-concentration impurity semiconductor region 103 are formed on a surface layer on the front side of an N-type silicon substrate 101. Have been.
  • An anode electrode 104 and a force source electrode 105 are connected to the P + -type high-concentration impurity semiconductor region 102 and the N + -type high-concentration impurity semiconductor region 103, respectively.
  • bump electrodes 106 made of solder are formed on both electrodes 104 and 105.
  • a portion corresponding to the P + -type high-concentration impurity semiconductor region 102 is thinned from the back side. This thinned part becomes the incident part of the light to be detected.
  • the back illuminated photodiode 100 is mounted on a ceramic package 107 by flip chip bonding as shown in FIG. That is, it is connected to the bump electrode 106 force S of the back-illuminated photodiode 100 and the solder pad 109 provided on the bottom wiring 108 of the ceramic package 107.
  • the bottom wiring 108 is connected to the output terminal pin 110 by wire bonding.
  • a window frame 111 is seam-welded to the surface of the ceramic package 107 with a brazing material 112. An opening is formed in the window frame 111 at a position corresponding to the thinned portion of the back illuminated photodiode 100, and a transmission window material 113 such as Kovar glass for transmitting the light to be detected is provided in the opening. Let's do it.
  • Patent document 1 JP-A-9-219421
  • the back-illuminated photodiode uses a ceramic package, but the above configuration has a problem that the package becomes large.
  • Patent Document 1 discloses a CSP (chip size package) for semiconductor electronic components.
  • the technology is disclosed.
  • semiconductor electronic components were fabricated. Both surfaces were sealed with an organic material such as resin, and openings were formed by photolithography in an organic material provided on one side of the wafer. An electrode is formed in the opening.
  • the above-mentioned CSP technology is applied to back-illuminated photodiodes, and it is possible to reduce the package size.
  • the following problems occur. That is, in the case of a back-illuminated photodiode in which the back surface is sealed with resin, the surface of the resin is the incident surface of the detection light. However, it may be difficult to sufficiently flatten the resin surface at the wavelength level of the light to be detected. If the resin surface is not sufficiently flattened, the incident surface of the light to be detected becomes rough, so that the light to be detected is scattered on the incident surface. The scattering of the light to be detected leads to a decrease in the sensitivity of the back illuminated photodiode.
  • the present invention has been made in order to solve the above-mentioned problems, and has a back-illuminated type photodetector capable of sufficiently reducing the size of a package and suppressing scattering of light to be detected. It is intended to provide a manufacturing method.
  • a back illuminated photodetector according to the present invention is provided on a first conductivity type semiconductor substrate, a surface layer on the first surface side of the semiconductor substrate, and a second conductivity type impurity semiconductor region.
  • a concave portion formed in a region of the second surface facing the impurity semiconductor region and through which the light to be detected enters; a window plate joined to an outer edge of the concave portion so as to cover the concave portion and transmitting the light to be detected; It is characterized by having.
  • a window plate is joined to the outer edge of the semiconductor substrate. This eliminates the need for an external package such as a ceramic package, so that a chip-sized back-illuminated photodetector can be obtained. Therefore, a back-illuminated photodetector having a sufficiently small package is realized.
  • the surface of the window plate is the incident surface of the detection light. Since the surface of the window plate is easier to flatten than the resin, scattering of the detected light on the incident surface is suppressed.
  • the back illuminated photodetector is provided on the first surface of the semiconductor substrate and supports the semiconductor substrate. It is preferable to provide a supporting film to be held. In this case, the mechanical strength of the back illuminated photodetector is improved.
  • the back-illuminated photodetector element includes a filling electrode that penetrates the support film and has one end electrically connected to the impurity layer. In this case, the detection signal can be easily taken out of the back illuminated photodetector.
  • the window plate is preferably made of a light-transmitting member, and is preferably joined to the outer edge by anodic bonding. In this case, at the interface between the window plate and the outer edge, both can be firmly joined.
  • the light-transmitting member is quartz (colts), and the window plate is joined to the outer edge portion through glass containing an alkali metal formed on the window plate.
  • the glass containing an alkali metal is, for example, Pyrex (registered trademark) glass, and ensures strong anodic bonding between the window plate made of quartz and the outer edge portion.
  • the window plate is joined to the outer edge portion via a metal layer.
  • the window plate and the outer edge are firmly joined by metal joining.
  • the back illuminated photodetector may be characterized in that a step is formed on the side surface of the semiconductor substrate or the side surface of the window plate. This step is formed by performing dicing in a plurality of stages and using blades having different thicknesses in each stage. If dicing is performed in a plurality of stages, dicing can be performed by using a blade suitable for each of a semiconductor substrate and a window plate having different hardnesses. For this reason, it is possible to prevent occurrence of chipping at the interface between the semiconductor substrate and the window plate during dicing.
  • a high-concentration impurity semiconductor layer to which a first conductivity type impurity is added at a high concentration is provided on a surface layer on a second surface side of an outer edge portion of the semiconductor substrate.
  • a crystal defect is generated near the surface on the second surface side of the outer edge, ⁇ current and noise due to unnecessary carriers generated due to the crystal defect can be removed by the high-concentration impurity semiconductor layer. It can be suppressed by providing.
  • a high-concentration impurity semiconductor layer in which impurities of the first conductivity type are added at a high concentration is provided on the bottom surface of the concave portion. is there.
  • This high-concentration impurity semiconductor layer functions as an accumulation layer. Thereby, the carriers generated by the incidence of the light to be detected can be effectively guided to the PN junction by the electric field distribution, and the sensitivity is improved.
  • a high-concentration impurity semiconductor region to which a first-conductivity-type impurity is added at a high concentration is exposed on the entire side surface of the semiconductor substrate. In this case, even if the side surface of the semiconductor substrate is mechanically damaged by dicing or the like, a high-concentration impurity semiconductor region is provided to reduce ⁇ current and noise caused by unnecessary carriers generated near the side surface of the semiconductor substrate. This can be suppressed.
  • the cross section of the window plate in a plane perpendicular to the thickness direction is a quadrangle with at least one corner cut out. In this case, occurrence of chipping at the time of dicing of the back-illuminated photodetector is suppressed.
  • the method of manufacturing a back illuminated photodetector according to the present invention is a method of forming an impurity semiconductor region for forming an impurity semiconductor region of the second conductivity type on a surface layer on the first surface side of a semiconductor substrate of the first conductivity type.
  • a step of forming a recess in which light to be detected is incident on a region of the second surface of the semiconductor substrate facing the impurity semiconductor region, and a window plate that transmits the light to be detected so as to cover the recess.
  • the window plate is bonded to the outer edge of the semiconductor substrate in the window plate bonding step. This eliminates the need for an external package such as a ceramic package, so that a chip-sized back-illuminated photodetector can be obtained. Therefore, according to this manufacturing method, a back illuminated photodetector having a sufficiently small package is realized.
  • the window plate is made of a light-transmitting member, and in the window plate joining step, it is preferable to join the window plate to the outer edge portion by anodic bonding. In this case, the two can be firmly joined at the interface between the window plate and the outer edge.
  • the window plate joining step it is preferable to join the window plate to the outer edge portion via a metal layer. In this case, the window plate and the outer edge are firmly joined by metal joining.
  • the impurity semiconductor region forming step a plurality of impurity semiconductor regions are formed, and in the concave portion forming step, concave portions are formed in each of the plurality of impurity semiconductor regions.
  • the first surface of the semiconductor substrate is bonded to the outer edge portion so as to cover the plurality of recesses, and the plurality of pairs of the impurity semiconductor region and the recesses facing the impurity semiconductor region are divided into pairs. It is preferable to provide a dicing step of dicing the surface of the window plate into a plurality of stages.
  • dicing can be performed on the semiconductor substrate and the window plate in different stages.
  • dicing from the first surface of the semiconductor substrate to the surface of the window plate does not limit the dicing direction. That is, in the dicing step, dicing may be performed from the first surface side to the second surface side of the semiconductor substrate, or from the second surface side to the first surface side;
  • a back-illuminated photodetector capable of sufficiently reducing the size of a package and suppressing scattering of light to be detected, and a method for manufacturing the same are realized.
  • FIG. 1 is a cross-sectional view showing a first embodiment of a back illuminated photodetector according to the present invention.
  • FIG. 2 is a perspective view showing a back illuminated photodiode 1 of FIG. 1.
  • Garden 3 is a process drawing showing a method for producing the back illuminated photodiode 1 of FIG. 1.
  • Garden 4 is a process drawing showing a method for manufacturing the back-illuminated photodiode 1 of FIG. 1.
  • Garden 5 is a process drawing showing a method for producing the back illuminated photodiode 1 of FIG. 1.
  • Garden 6 is a process drawing showing a method for producing the back illuminated photodiode 1 of FIG. 1.
  • Garden 7 is a process drawing showing a method for producing the back illuminated photodiode 1 of FIG. 1.
  • Garden 8 is a process drawing showing a method for producing the back illuminated photodiode 1 of FIG. 1.
  • Garden 9 is a process drawing showing a method for producing the back-illuminated photodiode 1 of FIG. 1.
  • Garden 10 is a process drawing showing a method for producing the back-illuminated photodiode 1 of FIG. 1.
  • Garden 11 is a process drawing showing a method for producing the back illuminated photodiode 1 of FIG. 1.
  • Garden 12 is a view showing a step of the method for producing the back-illuminated photodiode 1 of FIG. 1.
  • Garden 15 is a process drawing showing a method for producing the back illuminated photodiode 1 of FIG. 1.
  • Garden 17 is a process drawing showing a method for producing the back-illuminated photodiode 1 of FIG. 1.
  • FIG. 18 is a view for explaining a modification of the dicing step shown in FIG.
  • FIG. 19 is a cross-sectional view showing a structure example of a back-illuminated photodiode obtained by the dicing step described in FIG.
  • FIG. 19 is a cross-sectional view showing a structure example of a back-illuminated photodiode obtained by the dicing step described in FIG.
  • FIG. 19 is a cross-sectional view showing a structure example of a back-illuminated photodiode obtained by the dicing step described in FIG.
  • FIG. 18 is a cross-sectional view showing a structure example of a back-illuminated photodiode obtained by the dicing step described in FIG.
  • FIG. 23 is a cross-sectional view showing a first modification of the back illuminated photodiode 1 of FIG.
  • FIG. 24 is a sectional view showing a second modification of the back illuminated photodiode 1 of FIG.
  • FIG. 25 is a perspective view showing a third modification of the back illuminated photodiode 1 of FIG. 1.
  • FIG. 26 is a plan view showing a state of the back-illuminated photodiode 1 of FIG. 1 when a wafer before dicing is viewed from the window plate 13 side.
  • FIG. 27 is a plan view showing a state of the back-illuminated photodiode lc of FIG. 25 when the wafer before dicing is viewed from the window plate 13 side.
  • FIG. 28 is a cross-sectional view showing a second embodiment of the back illuminated photodetector according to the present invention.
  • FIG. 29 is a view illustrating an example of a method of forming N + -type high-concentration impurity semiconductor region 28 in FIG. 28.
  • FIG. 30 is a view illustrating an example of a method of forming N + -type high-concentration impurity semiconductor region 28 in FIG. 28.
  • FIG. 31 is a view illustrating an example of a method of forming N + -type high-concentration impurity semiconductor region 28 in FIG. 28.
  • FIG. 32 is a plan view showing a third embodiment of a back illuminated photodetector according to the present invention.
  • Garden 33 FIG. 32 is a sectional view of the back illuminated photodiode array 3 shown in FIG. 32, taken along the line XX—XX.
  • FIG. 34 is a cross-sectional view showing a modification of the back illuminated photodiode array 3 in FIG. 33.
  • FIG. 35 is a sectional view showing a fourth embodiment of the back illuminated photodetector according to the present invention.
  • FIG. 36 is a view showing a step of the method for producing the back illuminated photodiode 4 of FIG. 35.
  • FIG. 37 is a process chart showing a method of manufacturing the back illuminated photodiode 4 of FIG. 35.
  • FIG. 38 is a view showing a step of the method for producing the back-illuminated photodiode 4 of FIG. 35.
  • FIG. 39 is a view showing a step of the method for producing the back-illuminated photodiode 4 of FIG. 35.
  • FIG. 40 is a view showing a step of the method for producing the back illuminated photodiode 4 of FIG. 35.
  • FIG. 41 is a view showing a step of the method for producing the back illuminated photodiode 4 of FIG. 35.
  • FIG. 42 is a view showing a step of the method for producing the back illuminated photodiode 4 shown in FIG. 35.
  • FIG. 43 is a view showing a step of the method for producing the back illuminated photodiode 4 of FIG. 35.
  • FIG. 44 is a process diagram showing a method for manufacturing the back illuminated photodiode 4 of FIG. 35.
  • FIG. 45 is a view showing a step of the method for producing a back-illuminated photodiode 4 shown in FIG. 35.
  • FIG. 46 is a view showing a step of the method for producing a back-illuminated photodiode 4 shown in FIG. 35.
  • FIG. 47 is a sectional view showing a fifth embodiment of the back illuminated photodetector according to the present invention.
  • FIG. 48 is a view showing a step of the method for producing the back illuminated photodiode 5 of FIG. 47.
  • FIG. 49 is a process diagram showing a method for manufacturing the back illuminated photodiode 5 of FIG. 47.
  • FIG. 50 is a view showing a step of the method for producing the back-illuminated photodiode 5 of FIG. 47.
  • 51 is a process diagram showing a method of manufacturing the back illuminated photodiode 5 of FIG. 47.
  • FIG. 52 is a process diagram showing a method for manufacturing the back-illuminated photodiode 5 of FIG. 47.
  • FIG. 53 is a view showing a step of the method for producing the back-illuminated photodiode 5 of FIG. 47.
  • FIG. 54 is a view showing a step of the method for producing the back-illuminated photodiode 5 of FIG. 47.
  • FIG. 55 is a view showing a step of the method for producing the back-illuminated photodiode 5 of FIG. 47.
  • FIG. 56 is a view showing a step of the method for producing the back-illuminated photodiode 5 of FIG. 47.
  • FIG. 57 is a view showing a step of the method for producing the back-illuminated photodiode 5 of FIG. 47.
  • FIG. 58 is a cross-sectional view showing a sixth embodiment of a back illuminated photodetector according to the present invention.
  • FIG. 59 is a process view showing a method for manufacturing the back-illuminated photodiode 6 of FIG. 58.
  • FIG. 60 is a view showing a step of the method for producing the back-illuminated photodiode 6 of FIG. 58.
  • FIG. 61 is a view showing a step of the method for producing the back-illuminated photodiode 6 of FIG. 58.
  • FIG. 62 is a view showing a step of the method for producing the back-illuminated photodiode 6 of FIG. 58.
  • FIG. 63 is a view showing a step of the method for producing the back-illuminated photodiode 6 of FIG. 58.
  • FIG. 64 is a view showing a step of the method for producing the back-illuminated photodiode 6 of FIG. 58.
  • FIG. 65 is a view showing a step of the method for producing the back-illuminated photodiode 6 of FIG. 58.
  • FIG. 66 is a view showing a step of the method for producing the back-illuminated photodiode 6 of FIG. 58.
  • FIG. 67 is a view showing a step of the method for producing the back-illuminated photodiode 6 of FIG. 58.
  • FIG. 68 is a view showing a step of the method for manufacturing the back-illuminated photodiode 6 of FIG. 58.
  • FIG. 69 is a cross-sectional view showing a conventional back illuminated photodiode.
  • intermediary metal layer 21, 61 ⁇ N + -type highly-doped impurity semiconductor layer, 22, 28, 62 ⁇ ⁇ ⁇ ⁇ + -type highly-doped impurity semiconductor body regions , 23, 24, 63, 64 ... insulating film, 25, 65 ... anode electrode, 26, 66 ... force electrode electrode, 31, 71 ... passivation film, 32, 72 ... support film, 33a, 33b, 73a, 73b ... filling Electrode, 34a, 34b, 74a, 74b---UBM, 35a, 35b, 75a, 75b ... bump, SI ... top surface, S2 ... back surface, S3 ... bottom surface of recess, S4-side surface of N-type semiconductor substrate 20.
  • FIG. 1 is a cross-sectional view showing a first embodiment of a back illuminated photodetector according to the present invention.
  • the back illuminated photodiode 1 receives the detection light from the back side, generates carriers by the incidence of the detection light, and outputs the generated carrier as a detection signal from the front side.
  • the back illuminated photodiode 1 includes an N-type semiconductor substrate 10, a P + -type impurity semiconductor region 11, a concave portion 12, and a window plate 13.
  • the N-type semiconductor substrate 10 for example, a silicon substrate to which an N-type impurity such as phosphorus is added can be used.
  • the impurity concentration of the N-type semiconductor substrate 10 is, for example, 10 12 -10 15 / cm 3 .
  • the thickness tl of the N-type semiconductor substrate 10 is, for example, 200 to 500 ⁇ m.
  • An upper surface (first surface) of N-type semiconductor substrate 10 has a P + -type impurity semiconductor region 11 formed in a part of the surface layer on the SI side.
  • the P + -type impurity semiconductor region 11 is doped with a P-type impurity such as boron, and forms a pn junction with the N-type semiconductor substrate 10.
  • the impurity concentration of the P + -type impurity semiconductor region 11 is, for example, 10 15 to 10 2 ° / cm 3 .
  • the depth of the P + -type impurity semiconductor region 11 is, for example, 0.1-20 ⁇ — ⁇ .
  • the concave portion 12 becomes an incident portion of the light to be detected.
  • the recess 12 has a shape whose width gradually decreases from the rear surface S2 to the upper surface S1.
  • the shape of the concave portion 12 can be, for example, a quadrangular pyramid shape or a tapered shape in which the width gradually decreases from the rear surface S2 to the upper surface S1.
  • the depth of the concave portion 12 is, for example, 2400 ⁇ m.
  • a region of the N-type semiconductor substrate 10 sandwiched between the concave bottom surface S3 and the P + -type impurity semiconductor region 11 is generated by the incident light to be detected from the rear surface S2 side.
  • the carrier is made thinner than the other regions so that carriers easily reach the vicinity of the P + type impurity semiconductor region 11 provided on the upper surface S1 side surface layer.
  • the thickness of the thinned region is, for example, 10200 ⁇ m.
  • a window plate 13 is provided on the back surface S2 of the N-type semiconductor substrate 10.
  • the window plate 13 is joined to the outer edge 14 of the recess 12. This joining is performed via a resin layer 15 provided between the window plate 13 and the outer edge portion 14.
  • the window plate 13 has a flat plate shape and is made of a material having a sufficient transmittance for the wavelength of the light to be detected.
  • the window plate 13 covers the concave portion 12 and seals the back surface S2 of the N-type semiconductor substrate 10.
  • a material for the window plate 13 for example, For example, glass or an optical crystal can be used. Specific examples of the material of the window plate 13 include Ishige, Safaya, Kovar glass, and the like.
  • the thickness of the window plate 13 is, for example, 0.2 mm-1 mm. Further, the window plate 13 may be provided with an AR (Anti Reflection) coating.
  • the outer edge portion 14 refers to a portion of the N-type semiconductor substrate 10 that surrounds the concave portion 12 from the side.
  • the resin of the resin layer 15 may be, for example, an epoxy-based, silicone-based, acrylic-based, or polyimide-based resin, or a composite material thereof.
  • the back-illuminated photodiode 1 includes an N + -type high-concentration impurity semiconductor layer 21, an N + -type high-concentration impurity semiconductor region 22, insulating films 23 and 24, an anode electrode 25, and a force source electrode 26. ing.
  • the N + -type high-concentration impurity semiconductor layer 21 is formed on the entire surface layer on the back surface S2 side of the N-type semiconductor substrate 10.
  • the N + -type high-concentration impurity semiconductor layer 21 has an N-type impurity added at a higher concentration than the N-type semiconductor substrate 10.
  • the impurity concentration of the N + -type high-concentration impurity semiconductor layer 21 is, for example, 10 15 to 10 2 Q / cm 3 .
  • the depth of the N + -type high-concentration impurity semiconductor layer 21 is, for example, 0.1 to 20 ⁇ .
  • the ⁇ + -type high-concentration impurity semiconductor region 22 is formed on the surface layer on the upper surface S1 side of the ⁇ -type semiconductor substrate 10 at a predetermined distance from the ⁇ + -type impurity semiconductor region 11.
  • New + -type high concentration impurity semiconductor region 22 is likewise New type impurity and New + -type highly-doped impurity semiconductor layer 21 is highly doped, a contact layer of the force cathode electrode 26 to be described later.
  • the impurity concentration of the ⁇ + type high-concentration impurity semiconductor region 22 is, for example, 10 15 10 2 ° / cm 3 .
  • the depth of the N + -type high-concentration impurity semiconductor region 22 is, for example, 0.130 zm.
  • the insulating film 23 and the insulating film 24 are formed on the upper surface S1 and the rear surface S2 of the N-type semiconductor substrate 10, respectively.
  • the insulating films 23 and 24 have, for example, SiO force.
  • the thickness of the insulating film 23 is
  • Openings (contact holes) 23a and 23b are formed in the insulating film 23.
  • One of the openings 23a is in the portion of the P + -type impurity semiconductor region 11, and the other is a N + -type high-concentration impurity.
  • the part semiconductor region 22 Provided in the part semiconductor region 22.
  • An anode electrode 25 and a cathode electrode 26 are formed in regions including the openings 23a and 23b on the insulating film 23, respectively.
  • the thickness of these electrodes 25 and 26 is, for example, 1 / im.
  • These electrodes 25 and 26 are provided so as to fill the openings 23a and 23b, respectively.
  • the anode electrode 25 is directly connected to the P + -type impurity semiconductor region 11 through the opening 23a
  • the force source electrode 26 is directly connected to the N + -type high-concentration impurity semiconductor region 22 through the opening 23b.
  • A1 is used as the anode electrode 25 and the force sword electrode 26, for example.
  • the back illuminated photodiode 1 further includes a passivation film 31, a support film 32, filling electrodes 33a and 33b, UBMs (Under Bump Metal) 34a and 34b, and pumps 35a and 35b.
  • the passivation film 31 is provided on the upper surface S1 of the N-type semiconductor substrate 10 so as to cover the insulating film 23, the anode electrode 25, and the force source electrode 26. Further, in the portion of the passivation film 31 provided on the anode electrode 25 and the force source electrode 26, a through-hole 31a is formed to be filled with filling electrodes 33a and 33b described later.
  • the passivation film 31 is made of, for example, SiN and protects the upper surface S1 of the N-type semiconductor substrate 10.
  • the passivation film 31 can be formed by, for example, a plasma CVD method. Further, the thickness of the passivation film 31 is, for example, ⁇ .
  • the support film 32 is formed on the noise film 31.
  • the support film 32 supports the ⁇ -type semiconductor substrate 10. Further, in a portion of the support film 32 corresponding to the through hole 31a of the passivation film 31, a through hole 32a is formed to fill the filling electrodes 33a and 33b together with the through hole 31a.
  • a material of the support film 32 for example, a resin or a Si film that can be formed by plasma CVD or the like can be used. Also, the thickness of the support film 32
  • Is for example, about 2- ⁇ m, preferably about 50 ⁇ m.
  • Filling electrodes 33a and 33b are filled in through holes 31a and 32a, and have one end in contact with anode electrode 25 and force source electrode 26, respectively, so that P + -type impurity semiconductor region 11 and N + -type It is electrically connected to the high-concentration impurity semiconductor region 22.
  • the other ends of the filling electrodes 33 a and 33 b are both exposed on the surface of the support film 32. That is, the filling electrodes 33a and 33b penetrate the passivation film 31 and the support film 32, and extend from the anode electrode 25 and the force source electrode 26 to the surface of the support film 32, respectively.
  • the filling electrodes 33a and 33b have a substantially columnar shape.
  • These filling electrodes 33a and 33b are for electrically connecting the electrodes 25 and 26 to bumps 35a and 35b described later.
  • Filled electrodes 33a, 33b It consists of Cu.
  • the diameter of the through holes 31a, 32a is, for example, 10 200 zm, preferably about 100 xm.
  • UBMs 34a and 34b are formed in portions of the filling electrodes 33a and 33b exposed on the surface of the support film 32.
  • the UBMs 34a and 34b are made of, for example, Ni and Au laminated films.
  • the thickness of the UBMs 34a and 34b is, for example, 0.1 to 10 zm.
  • the bumps 35a and 35b are electrically connected to the anode electrode 25 and the cathode electrode 26, respectively.
  • the bumps 35a and 35b are substantially spherical except for the contact surfaces with the UBMs 34a and 34b.
  • solder, gold, Ni—Au, Cu, or a resin containing a metal filler can be used as the bumps 35a and 35b.
  • FIG. 2 shows a perspective view of the back-illuminated photodiode 1 having the above configuration.
  • the back-illuminated photodiode 1 is diced so that the overall shape except for the UBMs 34a and 34b and the bumps 35a and 35b is a substantially rectangular parallelepiped.
  • the illustration of the N + -type high-concentration impurity semiconductor layer 21 and the N + -type high-concentration impurity semiconductor region 22 exposed on the side surface of the N-type semiconductor substrate 10 is omitted.
  • the operation of the back illuminated photodiode 1 will be described.
  • a reverse bias voltage is applied to the back illuminated photodiode 1 and a depletion layer is formed in the N-type semiconductor substrate 10 around a thinned region.
  • the light to be detected that has passed through the window plate 13 and entered the N-type semiconductor substrate 10 from the concave portion 12 is mainly absorbed in a thinned region, and carriers (holes and electrons) are generated in this region.
  • the generated holes and electrons move to the P + -type impurity semiconductor region 11 and the N + -type high-concentration impurity semiconductor region 22 according to the reverse bias electric field.
  • the window plate 13 is joined to the outer edge 14 of the N-type semiconductor substrate 10. This eliminates the need for an external package such as a ceramic package, so that a chip-sized back-illuminated photodiode 1 can be obtained. Therefore, the back of the package is small enough
  • the surface illuminated photodiode 1 is realized.
  • the manufacturing cost of the back illuminated photodiode 1 can be reduced by the amount that the ceramic package and the like are unnecessary.
  • the window plate 13 improves the reliability of the back-illuminated photodiode 1 by sealing the back surface S2 of the N-type semiconductor substrate 10. As described above, an inexpensive, highly reliable and small back-illuminated photodiode 1 is realized.
  • the surface of the window plate 13 is the incident surface of the detection light. Since the surface of the window plate 13 is easier to flatten than the resin, scattering of the light to be detected on the incident surface is suppressed. Thus, a back-illuminated photodiode 1 capable of high-sensitivity light detection is realized.
  • the provision of the window plate 13 improves the mechanical strength of the back illuminated photodiode 1.
  • the incident portion of the detection light is the concave portion 12. Therefore, the window plate 13 joined to the outer edge portion 14 having a structure protruding from the bottom surface S3 of the concave portion 12 does not come into contact with the bottom surface S3 which is the incident surface of the light to be detected with respect to the N-type semiconductor substrate 10. For this reason, since the bottom surface S3 is prevented from being damaged by contact with the window plate 13, a decrease in sensitivity and an increase in dark current and noise can be suppressed.
  • the provision of the support film 32 improves the mechanical strength of the back illuminated photodiode 1.
  • a back-illuminated photodiode in which a part of the substrate is thinned it is generally required to handle the thinned part so that the thinned part is not damaged.
  • the back illuminated photodiode 1 is easily broken due to the improvement in mechanical strength, and therefore is easy to handle.
  • the back illuminated photodiode 1 is hard to be damaged, so that dicing is easy.
  • the filling electrodes 33a and 33b may be formed on the side walls of the through holes 31a and 32a, and may be electrically connected to the anode electrode 25 and the force source electrode 26.
  • the N + -type high-concentration impurity semiconductor layer 21 is formed on the entire surface layer on the back surface S 2 side of the N-type semiconductor substrate 10. Provided on the surface of the back surface S2, which is exposed on the bottom surface S3 of the recess 12 The N + -type high-concentration impurity semiconductor layer 21 functions as an accumulation layer. Thereby, carriers generated in the N-type semiconductor substrate 10 can be effectively guided to the PN junction on the upper surface S1 side by the electric field distribution. Therefore, a more highly sensitive back-illuminated photodiode 1 is realized.
  • the impurity concentration of the N + -type high-concentration impurity semiconductor layer 21 is preferably 10 15 Zcm 3 or more. In this case, the N + -type high-concentration impurity semiconductor layer 21 can suitably function as an accumulation layer.
  • the N + -type high-concentration impurity semiconductor layer 21 provided on the surface layer on the back surface S2 side of the outer edge portion 14 of the N-type semiconductor substrate 10 may have a crystal defect in the outer edge portion 14. Therefore, current and noise generated due to crystal defects can be suppressed. Therefore, according to the back-illuminated photodiode 1, a detection signal can be obtained with a high SN ratio.
  • the impurity concentration of the N + -type high-concentration impurity semiconductor layer 21 is preferably 10 15 / cm 3 or more. In this case, the N + -type high-concentration impurity semiconductor layer 21 can sufficiently suppress dark current and noise generated due to crystal defects.
  • an N-type semiconductor substrate 10 made of an N-type silicon wafer whose upper surface S1 and back surface S2 are (100) surfaces is prepared.
  • an insulating film having Si strength is formed on the upper surface S1 of the N-type semiconductor substrate 10. Insulating film
  • An opening is formed in a predetermined portion, and the N-type semiconductor substrate 10 is doped with phosphorus through the opening to form an N + -type high-concentration impurity semiconductor region 22. Thereafter, the N-type semiconductor substrate 10 is oxidized to form an insulating film on the upper surface S1. Similarly, an opening is formed in a predetermined portion of the insulating film, and the N-type semiconductor substrate 10 is doped with boron from the opening to form a P + -type impurity semiconductor region 11 (impurity semiconductor region forming step). Thereafter, the N-type semiconductor substrate 10 is oxidized to form an insulating film 23 on the upper surface S1. Next, the back surface S2 of the N-type semiconductor substrate 10 is polished (FIG. 3).
  • SiN84 is deposited on the back surface S2 of the N-type semiconductor substrate 10 by LP-CVD (see FIG.
  • an opening 85 is formed in the SiN 84 on the back surface S2 to form the concave portion 12 (FIG. 5).
  • the concave portion 12 is formed by performing etching using K ⁇ H or the like from the opening 85 (recess forming process) (FIG. 6).
  • the back surface S2 of the N-type semiconductor substrate 10 in which the concave portion 12 is formed is doped with an N-type impurity by ion implantation or the like, so that the back surface S2 side
  • an N + -type high-concentration impurity semiconductor layer 21 is formed on the entire surface layer (FIG. 7).
  • an insulating film 24 is formed on the back surface S2 by performing thermal oxidation (FIG. 8).
  • a contact hole for an electrode is formed in the insulating film 23 on the upper surface S1, and aluminum is deposited on the upper surface S1 and a predetermined pattern is applied from a force to form an anode electrode 25 and a force sword electrode 26 (FIG. 9). ).
  • a passivation film 31 made of SiN is deposited on the upper surface S 1 of the N-type semiconductor substrate 10 on which the anode electrode 25 and the force source electrode 26 are formed by a plasma CVD method. Further, through holes 31a are formed in portions of the passivation film 31 corresponding to the bumps 35a and 35b (FIG. 10). Further, a thick support film 32 made of a resin or an inorganic insulating film is formed on the upper surface S1, and a through-hole 32a is formed in a portion of the nodding film 31 corresponding to the through-hole 31a.
  • the supporting film 32 for example, an epoxy-based, acrylic-based, or polyimide-based material can be used as long as it is a resin, and CV D or SVG (Spin On-glass (SiO) or the like can be used.
  • the through-hole 32a of the support film 32 can be formed by photolithography using a photosensitive resin, for example, or can be formed by patterning by etching or the like (FIG. 11).
  • a conductive member 33 made of Cu is deposited on the upper surface S1 so as to fill the through holes 31a and the through holes 32a.
  • the Cu seed layer is plated on the Cu seed layer by plating. This can be performed by depositing Cu or the like. Note that an intervening metal (not shown) is provided on the anode electrode 25 and the force source electrode 26 to improve the bonding with the conductive member 33 (FIG. 12).
  • the conductive member 33 deposited on the support film 32 is removed by polishing the surface of the conductive member 33. Thereby, filling electrodes 33a and 33b are formed (FIG. 13).
  • the window plate 13 is bonded on the back surface S2 of the N-type semiconductor substrate using the outer edge portion 14 of the concave portion 12 as a bonding portion (window plate bonding step). This bonding is performed via a resin layer 15 in which a resin layer 15 is previously formed at a position corresponding to the outer edge portion 14 of the window plate 13 by printing or the like. This Thereby, the back surface S2 of the N-type semiconductor substrate 10 is sealed. Note that it is preferable to use a B-stage resin or a thermoplastic resin for the resin layer 15.
  • the window plate 13 and the outer edge portion 14 are joined in a state where the resin is in a liquid phase, it is preferable to use a resin having high viscosity. Further, the joining of the window plate 13 and the outer edge portion 14 is preferably performed in a dry N atmosphere (see FIG.
  • UBMs 34a and 34b each made of a laminated film of Ni and Au are formed on the filling electrodes 33a and 33b on the upper surface S1 by electroless plating. Furthermore, bumps 35a and 35b made of solder or the like are formed on the UBMs 34a and 34b by printing or a ball mounting method (FIG. 15).
  • dicing is performed to obtain the individualized back illuminated photodiode 1 (dicing step).
  • a cut is made at the center of each outer edge portion 14 on the back surface S2 of the N-type semiconductor substrate 10.
  • Dicing is performed from the upper surface S1 side of the N-type semiconductor substrate 10 to the rear surface S2 side.
  • the wafer shown in FIG. 16 is diced in the order of the support film 32, the passivation film 31, the insulating film 23, the N-type semiconductor substrate 10, the insulating film 24, the resin layer 15, and the window plate 13.
  • the wafer shown in FIG. 16 is singulated to obtain a back illuminated photodiode 1 having one pair of a P + -type impurity semiconductor region 11 and a concave portion 12 (FIG. 17).
  • the window plate 13 is bonded to the outer edge portion 14 of the N-type semiconductor substrate 10 in the window plate bonding step (see FIG. 14).
  • FIG. 18 is a view for explaining a modification of the dicing step shown in FIG.
  • dicing may be performed in multiple stages. For example As a first step, dicing from the support film 32 to a part of the window plate 13 is performed. Figure 18 shows the state of the wafer immediately after the completion of the first stage. A cut C is formed in the diced part. Then, dicing of the remaining portion of the window plate 13 is performed as a second stage. In the second stage dicing, a case is shown in which a blade that is thinner than the first stage is used.
  • the N-type semiconductor substrate 10 and the window plate 13 can be diced in different stages. This makes it possible to perform dicing using blades suitable for the N-type semiconductor substrate 10 and the window plate 13 having different hardnesses. That is, the N-type semiconductor substrate 10 and the window plate 13 can be diced with blades made of different materials suitable for the respective hardnesses. Therefore, it is possible to prevent occurrence of chipping (crack) at the interface between the N-type semiconductor substrate 10 and the window plate 13 during dicing.
  • chipping chipping
  • the position where the first-stage dicing ends (in other words, the position where the second-stage dicing starts) Is preferably near the interface between the N-type semiconductor substrate 10 and the window plate 13.
  • FIGS. 19 to 22 show examples of the structure of the back illuminated photodiode obtained by the dicing step described with reference to FIG.
  • the first-stage dicing was applied to the side surface of the window plate 13, as shown in Fig. 19, because dicing was performed using blades having different thicknesses in the first and second stages.
  • a step ST is formed at a predetermined position near the interface with the N-type semiconductor substrate 10 corresponding to the completed position.
  • a step is formed near the interface with the window plate 13 on the side surface of the N-type semiconductor substrate 10.
  • An ST is formed. 19 and 20, the window plate 13 side is higher than the N-type semiconductor substrate 10 side from the step ST.
  • the dicing may be performed from the back surface S2 side of the N-type semiconductor substrate 10 to the top surface S1 side.
  • dicing from the window plate 13 to a part of the N-type semiconductor substrate 10 is performed as a first step, and dicing from the remaining part of the N-type semiconductor substrate 10 to the support film 32 is performed as a second step.
  • a step ST is formed on the side surface of the N-type semiconductor substrate 10. Is done.
  • the first-stage dicing is completed in the middle of the window plate 13
  • a step ST is formed on the side surface of the window plate 13, as shown in FIG. In FIGS. 21 and 22, the N-type semiconductor substrate 10 side is higher than the window plate 13 side from the step ST.
  • FIG. 23 is a cross-sectional view showing a first modification of the back illuminated photodiode 1 of FIG.
  • the back-illuminated photodiode la differs from the back-illuminated photodiode 1 in FIG. 1 in the shape of the N + -type high-concentration impurity semiconductor layer 21.
  • Other configurations of the back illuminated photodiode la are the same as those of the back illuminated photodiode 1. That is, in the back-illuminated photodiode 1 of FIG. 1, the N + -type high-concentration impurity semiconductor layer 21 is formed with a substantially uniform thickness over the entire surface layer on the back surface S2 side of the N-type semiconductor substrate 10. In the back-illuminated photodiode la, the N + -type high-concentration impurity semiconductor layer 21 is formed such that a portion provided on the surface layer on the back surface S2 side of the outer edge portion 14 is thicker than other portions.
  • the N + -type high-concentration impurity semiconductor layer 21 provided on the bottom surface S3 of the concave portion 12 can function as an accumulation layer.
  • the N + -type high-concentration impurity semiconductor layer 21 provided on the surface layer on the back surface S2 side of the outer edge portion 14 is generated due to the crystal defect even when the outer edge portion 14 has a crystal defect. Dark current and noise can be suppressed.
  • FIG. 24 is a sectional view showing a second modification of the back illuminated photodiode 1 of FIG.
  • the back-illuminated photodiode lb is different from the back-illuminated photodiode 1 in FIG. 1 in the shape of the N + -type high-concentration impurity semiconductor layer 21.
  • Other configurations of the back illuminated photodiode la are the same as those of the back illuminated photodiode 1. That is, in the back illuminated photodiode 1 of FIG. 1, the N + -type high concentration impurity semiconductor layer 21 is formed on the entire surface layer on the back surface S2 side of the N-type semiconductor substrate 10, whereas in the back illuminated photodiode lb.
  • the N + -type high-concentration impurity semiconductor layer 21 is formed only in the concave portion 12 in the surface layer on the back surface S2 side of the N-type semiconductor substrate 10. Also in this back-illuminated photodiode lb, the N + -type high-concentration impurity semiconductor layer 21 provided on the bottom surface S3 of the concave portion 12 functions as an accumulation layer.
  • FIG. 25 is a perspective view showing a third modification of the back illuminated photodiode 1 of FIG.
  • the back-illuminated photodiode lc has a notch 13a formed in the window plate 13 as shown in FIG. This is different from the back-illuminated photodiode 1 described above.
  • the remaining configuration of the back illuminated photodiode lc is the same as that of the back illuminated photodiode 1.
  • the window plate 13 has a rectangular cross section in a plane perpendicular to the thickness direction, and cutout portions 13a are formed at four corners of the square.
  • the shape of the cutout portion 13a is a sector with a central angle of 90 ° centered on the corner of the square in the above cross section.
  • the shape of the notch 13a in the cross section is not limited to a sector shape, but may be a square shape.
  • FIG. 26 is a plan view showing the back-illuminated photodiode 1 of FIG. 1 when a wafer before dicing (for example, Ueno in the state shown in FIG. 16) is viewed from the window plate 13 side.
  • a portion where the concave portion 12 is formed is indicated by a broken line L2.
  • the recesses 12 are arranged at regular intervals in a grid pattern on the wafer before dicing.
  • the dicing line at the time of dicing is indicated by a dashed line L3.
  • the dicing lines are set in the up-down direction and the left-right direction in the figure, and the dicing lines pass between the concave portions 12 adjacent to each other.
  • Each area surrounded by the dicing line corresponds to the back-illuminated photodiode 1 after dicing.
  • the corner of the window plate 13 in the back-illuminated photodiode 1 after dicing corresponds to the position P where two dicing lines intersect.
  • the position corresponding to the position P on the N-type semiconductor substrate 10, that is, the four corners of the back surface S2 are intensively subjected to stress at the time of dicing, so that chipping may occur 1 ".
  • the notch 13a is formed at the corner of the window plate 13 so as to avoid dicing of the window plate 13 at the position P where the dicing lines intersect. ing.
  • the stress applied to the four corners of the back surface S2 of the N-type semiconductor substrate 10 is reduced, so that in the back-illuminated photodiode lc, occurrence of chipping during dicing is suppressed.
  • FIG. 27 shows the wafer before dicing for the back illuminated photodiode lc of FIG.
  • FIG. 6 is a plan view showing a state when viewed from the window plate 13 side. As shown in this plan view, a columnar hole 13b is formed at a position P where the dicing lines intersect. The hole 13b is formed in the window plate 13 and penetrates the window plate 13. The notch 13a is derived from the hole 13b. That is, the hole portion 13b is divided into four equal portions by dicing, and becomes the cutout portion 13a in the back illuminated photodiode lc.
  • the window plate 13 in which the hole 13b is formed in advance at a predetermined position is placed on the N-type semiconductor substrate so that the position P where the dicing line intersects and the hole 13b coincide. I'll stick it on the back side of 10 S2.
  • the hole 13b is not limited to a columnar one, but may be a prismatic one.
  • FIG. 28 is a cross-sectional view showing a second embodiment of the back illuminated photodetector according to the present invention.
  • the back illuminated photodiode 2 includes an N-type semiconductor substrate 20, a P + -type impurity semiconductor region 11, a concave portion 12, and a window plate 13.
  • a P + -type impurity semiconductor region 11 is formed in a part of the surface layer on the upper surface S 1 side of the N-type semiconductor substrate 20.
  • a recess 12 is formed in a region of the back surface S2 of the N-type semiconductor substrate 20 opposite to the P + -type impurity semiconductor region 11. Further, a window plate 13 is joined to an outer edge portion 14 of the concave portion 12 via a resin layer 15.
  • the back illuminated photodiode 2 includes an N + -type high-concentration impurity semiconductor region 28, insulating films 23 and 24, an anode electrode 25, and a force source electrode 26.
  • the N + -type high-concentration impurity semiconductor region 28 is formed so as to be exposed on the entire side surface S4 of the N-type semiconductor substrate 20. Further, the N + -type high-concentration impurity semiconductor region 28 reaches the entire back surface S2 of the N-type semiconductor substrate 20. Therefore, in the N-type semiconductor substrate 20, the portion 20a where neither the P + -type impurity semiconductor region 11 and the N + -type high-concentration impurity semiconductor region 28 are formed is the side surface S4 and the back surface S2 of the N-type semiconductor substrate 20. From the side, it is completely surrounded by an N + -type high-concentration impurity semiconductor region 28.
  • FIG. 29 An example of a method for forming the N + -type high-concentration impurity semiconductor region 28 will be described with reference to FIG.
  • an N-type semiconductor substrate 20 is prepared.
  • the N + -type high-concentration impurity semiconductor layer 41 extends from the rear surface S2 except for a part on the upper surface S1 side. A part of the remaining upper surface S1 side is more impure than the N + type high concentration impurity semiconductor layer 41.
  • the N-type impurity semiconductor layer 42 has a low material concentration (FIG. 29).
  • an N + -type high-concentration impurity semiconductor region 43 is formed by diffusing an N-type impurity at a high concentration from the upper surface S1 side (FIG. 30).
  • N + -type high-concentration impurity semiconductor region 43 reaches the N + -type high-concentration impurity semiconductor layer 41 (FIG. 31).
  • N + -type highly-doped impurity semiconductor layer 41 and the N + -type highly-doped impurity semiconductor region consisting of 43 N + -type highly-doped impurity semiconductor region 28 is formed.
  • the regions where the P + -type impurity semiconductor region 11 and the concave portion 12 are formed are indicated by broken lines L4 and L5, respectively. According to this method, the manufacturing process of the N + -type high-concentration impurity semiconductor region 28 is simplified, and the manufacturing process of the fins and the entire back-illuminated photodiode 2 is simplified.
  • an insulating film 23 and an insulating film 24 are formed on the upper surface S1 and the lower surface S2 of the N-type semiconductor substrate 20, respectively.
  • openings 23a and 23b are formed in the insulating film 23.
  • One opening 23a is formed in the portion of the P + type impurity semiconductor region 11 and the other opening 23b is formed in the N + type high concentration impurity semiconductor region 28. It is provided in the part.
  • An anode electrode 25 and a cathode electrode 26 are formed in regions including the openings 23a and 23b on the insulating film 23, respectively. These electrodes 25 and 26 are provided so as to fill the openings 23a and 23b, respectively.
  • the anode electrode 25 is directly connected to the P + -type impurity semiconductor region 11 through the opening 23a, and the force source electrode 26 is directly connected to the N + -type high-concentration impurity semiconductor region 28 through the opening 23b.
  • the back illuminated photodiode 2 includes a passivation film 31, a support film 32, filling electrodes 33a and 33b, UBMs 34a and 34b, and pumps 35a and 35b.
  • the passivation film 31 is provided on the upper surface S1 of the N-type semiconductor substrate 20 so as to cover the insulating film 23, the anode electrode 25, and the force source electrode 26.
  • a support film 32 is formed on the passivation film 31, a support film 32 is formed.
  • the filling electrodes 33a and 33b penetrate the passivation film 31 and the support film 32, and extend from the anode electrode 25 and the force source electrode 26 to the surface of the support film 32, respectively.
  • UBMs 34a and 34b are formed on portions of the filling electrodes 33a and 33b that are exposed on the surface of the support film 32, and are formed.
  • Bumps 35a and 35b are formed on the filling electrodes 33a and 33b of the UBMs 34a and 34b and on the surface of the opposite side J.
  • the window plate 13 is joined to the outer edge 14 of the N-type semiconductor substrate 20. This eliminates the need for an external package such as a ceramic package, so that a chip-sized back-illuminated photodiode 2 can be obtained. Therefore, a back-illuminated photodiode 2 with a sufficiently small package is realized.
  • the surface of the window plate 13 is the incident surface of the detection light. Since the surface of the window plate 13 is easier to flatten than the resin, scattering of the light to be detected on the incident surface is suppressed. As a result, a back-illuminated photodiode 2 capable of detecting light with high sensitivity is realized.
  • the N + -type high-concentration impurity semiconductor region 28 is formed so as to be exposed on the entire side surface S 4 of the force-type semiconductor substrate 20. Thereby, the negative current and noise generated near the side surface S4 of the N-type semiconductor substrate 20 can be suppressed by the N + -type high-concentration impurity semiconductor region 28. Since the side surface S4 hits the dicing line, crystal defects may be generated during dicing, but dark current and noise generated due to such crystal defects are also suppressed by the N + type high concentration impurity semiconductor region 28. It is. For this reason, according to the back illuminated photodiode 2, it is possible to obtain a detection signal with a higher SN ratio.
  • a part 20a of the N-type semiconductor substrate 20 is completely surrounded by the N + -type high-concentration impurity semiconductor regions 28 from the side surface S4 and the back surface S2 of the N-type semiconductor substrate 20.
  • a PIN structure in which the enclosed portion 20a is the I layer is realized.
  • the back-illuminated photodiode 2 has such a PIN structure that the sensitivity is increased by increasing the length of light absorption by increasing the thickness of the depletion layer, and the distance between the electric double layers is increased by increasing the thickness of the depletion layer. As a result, the capacity decreases and high-speed response becomes possible.
  • FIG. 32 is a plan view showing a third embodiment of the back illuminated photodetector according to the present invention.
  • the back-illuminated photodiode array 3 is composed of a total of 64 back-illuminated photodiodes arranged in a grid pattern, each of which has a length and breadth of 8 systems. The arrangement pitch of these photodiodes is, for example, lmm.
  • FIG. 32 shows a state when the back illuminated photodiode array 3 is viewed from the back side.
  • the back surface of each photodiode is covered with a window plate, similarly to the back-illuminated photodiode 1 in FIG.
  • the formed portion is indicated by a broken line L6.
  • FIG. 33 is a cross-sectional view of the back illuminated photodiode array 3 shown in FIG. 32, taken along the line XX—XX. In this cross-sectional view, two photodiodes Pl and P2 of the 64 photodiodes shown in FIG. 32 are shown. As shown in FIG. 33, the back illuminated photodiode array 3 includes an N-type semiconductor substrate 50, a P + -type impurity semiconductor region 51, a concave portion 52, and a window plate 53.
  • a plurality of P + -type impurity semiconductor regions 51 are formed. These P + -type impurity semiconductor regions 51 are provided for the photodiodes PI and P2, respectively.
  • the area of each P + -type impurity semiconductor region 51 is, for example, 0.75 ⁇ 0.75 mm 2 .
  • a concave portion 52 is formed in a region of the back surface S2 of the N-type semiconductor substrate 50 opposite to the P + -type impurity semiconductor region 51.
  • a plurality of concave portions 52 are formed with the provision of the plurality of P + -type impurity semiconductor regions 51.
  • a pair of the P + -type impurity semiconductor region 51 and the concave portion 52 are provided for each of the photodiodes PI and P2. Further, a window plate 53 is joined to an outer edge portion 54 of the concave portion 52 via a resin layer 55.
  • the back illuminated photodiode array 3 includes an N + -type high-concentration impurity semiconductor layer 61, an N + -type high-concentration impurity semiconductor region 62, insulating films 63 and 64, an anode electrode 65, and a force source electrode 66.
  • the N + -type high-concentration impurity semiconductor layer 61 is formed on the entire surface layer on the back surface S2 side of the N-type semiconductor substrate 50.
  • the N + -type high-concentration impurity semiconductor region 62 is formed in a surface layer on the upper surface S1 side of the N-type semiconductor substrate 50.
  • the N + -type high-concentration impurity semiconductor region 62 is desirably provided so as to surround the P + -type impurity semiconductor region 51 constituting each photodiode.
  • An insulating film 63 and an insulating film 64 are formed on the upper surface S1 and the rear surface S2 of the N-type semiconductor substrate 50, respectively. Openings 63a and 63b are formed in the insulating film 63. One of the openings 63a is located at the portion of the P + -type impurity semiconductor region 51, and the other opening 63b is located at the portion of the N + -type high-concentration impurity semiconductor region 62. It is provided in
  • An anode electrode 65 and a cathode electrode 66 are formed in regions including the openings 63a and 63b on the insulating film 63, respectively.
  • the anode electrode 65 and the force electrode 66 are provided for each of the photodiodes PI and P2. In addition, these electrodes 65 and 66 are open respectively.
  • the ports 63a and 63b are provided so as to be filled.
  • the anode electrode 65 is directly connected to the P + -type impurity semiconductor region 51 through the opening 63a
  • the force source electrode 66 is directly connected to the N + -type high-concentration impurity semiconductor region 62 through the opening 63b.
  • the back illuminated photodiode array 3 further includes a passivation film 71, a support film 72, filling electrodes 73a and 73b, UBMs 74a and 74b, and pumps 75a and 75b.
  • the passivation film 71 is provided on the upper surface S1 of the N-type semiconductor substrate 50 so as to cover the insulating film 63, the anode electrode 65, and the force source electrode 66.
  • a support film 72 is formed on the passivation film 71. Further, the filling electrodes 73a and 73b penetrate the passivation film 71 and the support film 72, and extend from the anode electrode 65 and the force source electrode 66 to the surface of the support film 72, respectively.
  • UBMs 74a and 74b are formed on portions of the filling electrodes 73a and 73b exposed on the surface of the support film 72, and are formed.
  • Bumps 75a and 75b are formed on the surfaces of the UBMs 74a and 74b opposite to the filling electrodes 73a and 73b.
  • the window plate 53 is joined to the outer edge 54 of the N-type semiconductor substrate 50. This eliminates the need for an external package such as a ceramic package, so that it is possible to obtain a back-illuminated photodiode array 3 with a perfect array size without any extra parts around the array. Therefore, a back-illuminated photodiode array 3 with a sufficiently small package is realized.
  • the surface of the window plate 53 is the incident surface of the detection light. Since the surface of the window plate 53 is easier to flatten than the resin, scattering of the light to be detected on the incident surface is suppressed. As a result, a back-illuminated photodiode array 3 capable of high-sensitivity light detection is realized.
  • P + -type impurity semiconductor regions 51 are formed in a plurality of regions on the surface layer on the upper surface S 1 side of N-type semiconductor substrate 50, and face each P + -type impurity semiconductor region 51 on back surface S 2.
  • the concave portion 52 By forming the concave portion 52 in the region, a plurality of photodiodes are formed. Therefore, the back illuminated photodiode array 3 can be suitably used for an image sensor or the like in which each photodiode corresponds to one pixel.
  • FIG. 34 is a sectional view showing a modification of the back illuminated photodiode array 3 of FIG.
  • the back illuminated photodiode array 3a is different from the back illuminated photodiode array 3 in FIG. 33 in that the resin layer 55 is provided only on a part of the outer edge portion 54.
  • Other configurations of the back illuminated photodiode array 3a are the same as those of the back illuminated photodiode array 3. That is, in the cross-sectional view of FIG. 34, the resin layer 55 is provided only between the outer edge portions 54 at both ends and the window plate 53, and the resin layer 55 is provided between the outer edge portion 54 at the center and the window plate 53. Not provided.
  • the 64 concave portions indicated by the broken line L6 are considered as being divided into sets of four (two in the vertical and horizontal directions) concave portions that are closest to each other, and the outer edge around each set is considered.
  • a resin layer 55 is provided only between the glass plate and the window plate 53. In this way, by providing the resin layer 55 only on a part of the outer edge portion 54, the step of joining the window plate 53 and the outer edge portion 54 can be simplified. 3 The entire manufacturing process can be simplified.
  • FIG. 35 is a sectional view showing a fourth embodiment of the back illuminated photodetector according to the present invention.
  • the back illuminated photodiode 4 includes an N-type semiconductor substrate 10, a P + -type impurity semiconductor region 11, a concave portion 12, and a window plate 13.
  • a P + -type impurity semiconductor region 11 is formed in a part of the surface layer on the upper surface S1 side of the N-type semiconductor substrate 10.
  • a concave portion 12 is formed in a region opposite to the P + -type impurity semiconductor region 11 on the back surface S2 of the N-type semiconductor substrate 20.
  • a window plate 13 is joined to the outer edge 14 of the recess 12.
  • the window plate 13 is made of a light transmissive member, and the bonding between the window plate 13 and the outer edge portion 14 is performed by anodic bonding.
  • the light transmitting member of the window plate 13 it is preferable to use glass containing an alkali metal such as Pyrex (registered trademark) glass or Kovar glass.
  • a borosilicate glass containing an alkali metal such as # 7740 of Kojung is suitable as a material of the window plate 13.
  • a 4 X 10 ° C substantially coincides with the thermal expansion coefficient of silicon (3 X 10- 6 / ° C ).
  • the thickness of the window plate 13 is preferably 0.5 mm or more and 1 mm or less.
  • the back-illuminated photodiode 4 includes an N + -type high-concentration impurity semiconductor layer 21, an N + -type high-concentration impurity semiconductor region 22, insulating films 23 and 24, an anode electrode 25, and a force source electrode 26. ing.
  • the N + -type high-concentration impurity semiconductor layer 21 is formed on the entire surface layer on the back surface S2 side of the N-type semiconductor substrate 10.
  • N + type high concentration impurity semiconductor region 22 is an N type semiconductor substrate
  • the upper surface 10 is formed on the surface layer on the SI side at a predetermined distance from the P + -type impurity semiconductor region 11.
  • the insulating film 23 and the insulating film 24 are formed on the upper surface S1 and the rear surface S2 of the N-type semiconductor substrate 10, respectively. Openings 23a and 23b are formed in the insulating film 23.
  • the insulating film 24 is formed only on the concave portion 12, and is formed on the outer edge portion 14 which is to be joined to the window plate 13.
  • an anode electrode 25 and a cathode electrode 26 are formed, respectively. These electrodes 25 and 26 are provided so as to fill the openings 23a and 23b, respectively.
  • the anode electrode 25 is directly connected to the P + -type impurity semiconductor region 11 through the opening 23a
  • the force source electrode 26 is directly connected to the N + -type high-concentration impurity semiconductor region 28 through the opening 23b.
  • the back illuminated photodiode 4 further includes a passivation film 31, a support film 32, filling electrodes 33a and 33b, UBMs 34a and 34b, and pumps 35a and 35b.
  • the nomination film 31 is provided on the upper surface S1 of the N-type semiconductor substrate 20 so as to cover the insulating film 23, the anode electrode 25, and the force source electrode 26.
  • a support film 32 is formed on the passivation film 31, a support film 32 is formed.
  • the filling electrodes 33a and 33b penetrate the passivation film 31 and the support film 32, and extend from the anode electrode 25 and the force source electrode 26 to the surface of the support film 32, respectively.
  • UBMs 34a and 34b are formed on portions of the filling electrodes 33a and 33b that are exposed on the surface of the support film 32, and are formed.
  • Bumps 35a and 35b are formed on the filling electrodes 33a and 33b of the UBMs 34a and 34b and on the surface of the opposite side J.
  • the window plate 13 is joined to the outer edge 14 of the N-type semiconductor substrate 10. This eliminates the need for an external package such as a ceramic package, so that a chip-sized back-illuminated photodiode 4 can be obtained. Therefore, a back-illuminated photodiode 4 having a sufficiently small package is realized.
  • the surface of the window plate 13 is the incident surface of the detection light. Since the surface of the window plate 13 is easier to flatten than the resin, scattering of the light to be detected on the incident surface is suppressed. As a result, a back-illuminated photodiode 4 capable of high-sensitivity light detection is realized.
  • the joining between the window plate 13 made of glass and the outer edge portion 14 is performed by anodic joining. Thereby, at the interface between the window plate 13 and the outer edge portion 14, both can be firmly joined.
  • the back surface S2 of the N-type semiconductor substrate 10 can be hermetically sealed (hermetic seal), so that the reliability of the back illuminated photodiode 4 is further improved. Further, by performing anodic bonding in a dry inert gas such as dry nitrogen or in a vacuum atmosphere, reliability is further improved.
  • the back-illuminated photodiode 4 is bonded to the window plate 13 and the outer edge portion 14 by anodic bonding, it can be suitably used even when the light to be detected is UV light. . That is, when the window plate 13 and the outer edge portion 14 are joined by using a resin, there is a possibility that a gas is generated from the resin by irradiation with UV light (degassing reaction). In this case, since the gas adheres to the window plate 13 and the concave portion 12 and solidifies, the incidence of the detection light is hindered, and the sensitivity of the back illuminated photodiode 4 may be reduced.
  • window plate 13 when glass containing alkali metal such as Pyrex glass or Kovar glass is used as the light transmitting member of window plate 13, the bonding strength between window plate 13 and outer edge portion 14 is further improved.
  • alkali metal such as Pyrex glass or Kovar glass
  • FIG. 35 An example of a method for manufacturing the back illuminated photodiode 4 shown in Fig. 35 will be described with reference to Figs.
  • An N-type semiconductor substrate 10 is prepared, and an N + -type high-concentration impurity semiconductor region 22, a P + -type impurity semiconductor region 11 and a concave portion 12 are formed on the N-type semiconductor substrate 10, and on the upper surface S1 and the back surface S2. Insulating films 23 and 24 are formed respectively.
  • the steps up to this point are the same as those in the manufacturing method shown in FIGS. 3 and 6 and FIGS. 7 and 8 (FIG. 36).
  • the insulating film 24 on the outer edge portion 14 is further removed by etching (FIG. 37).
  • the window plate 13 and the outer edge portion 14 are joined by anodic bonding (window plate joining step).
  • the processing conditions for anodic bonding are, for example, air atmosphere, N atmosphere, or vacuum atmosphere at a temperature of 150 to 500 ° C and a voltage of 200.
  • a contact hole is formed in the insulating film 23, and aluminum is deposited on the upper surface S1.
  • a predetermined pattern is formed to form an anode electrode 25 and a force sword electrode 26 (FIG. 39).
  • a passivation film 31 is deposited on the upper surface S1 of the N-type semiconductor substrate 10 on which the anode electrode 25 and the force electrode 26 are formed by a plasma CVD method or the like. Further, through holes 31a are formed in portions of the passivation film 31 corresponding to the bumps 35a and 35b (FIG. 40). Further, a support film 32 is formed on the upper surface S1, and a through hole 32a is formed in a portion of the passivation film 31 corresponding to the through hole 31a. ( Figure 41).
  • a conductive member 33 is deposited on the upper surface S1 so as to fill the through holes 31a and the through holes 32a.
  • An intermediary metal (not shown) is provided on the anode electrode 25 and the force source electrode 26 to improve the bonding with the conductive member 33 (FIG. 42).
  • the conductive member 33 deposited on the support film 32 is removed by polishing the surface of the conductive member 33.
  • the filling electrodes 33a and 33b are formed (FIG. 43).
  • a thin-film electrode (having a thickness of, for example, about 0.5 lO xm, preferably about ⁇ ) is formed so as to cover the side walls of the through-hole 31a and the through-hole 32a. May be.
  • UBMs 34a and 34b are formed on the filling electrodes 33a and 33b on the upper surface S1 by electroless plating. Further, bumps 35a and 35b are formed on the UBMs 34a and 34b by printing, ball mounting, transfer, or the like (FIG. 44).
  • dicing is performed along a line indicated by a chain line L1 in FIG. 45 (dicing step). As a result, the wafer shown in FIG. 45 is singulated to obtain a back illuminated photodiode 4 (FIG. 46).
  • FIG. 36 According to the manufacturing method shown in FIG. 46, the window plate is joined in the window plate joining step (see FIG. 38).
  • the back-illuminated photodiode 4 whose package is sufficiently small is realized. Further, since the step of mounting the back illuminated photodiode 4 in a ceramic package or the like is unnecessary, the manufacturing process of the entire back illuminated photodiode 4 is simplified.
  • the joining between the window plate 13 and the outer edge portion 14 is performed by anodic joining. Thereby, at the interface between the window plate 13 and the outer edge portion 14, both can be firmly joined. Also the anode According to the bonding, the back surface S2 of the N-type semiconductor substrate 20 can be hermetically sealed, so that the reliability of the back illuminated photodiode 4 is further improved.
  • the bonding strength between the window plate 13 and the outer edge 14 by anodic bonding is improved. It is not essential to remove the insulating film 24 on the outer edge portion 14.Even if the insulating film 24 is formed on the outer edge portion 14, the window plate 13 and the outer edge portion 14 should be joined by anodic bonding. Can be. However, in this case, it is desirable that the thickness of the insulating film 24 on the outer edge portion 14 be thin (for example, 0.1 lzm or less).
  • the anodic bonding is performed in a dry inert gas such as a dry N atmosphere or a vacuum atmosphere in the window plate bonding step, a region sandwiched between the concave portion 12 and the window plate 13 is sealed with N. Or it will be vacuum sealed. Therefore, in this case, the reliability of the back illuminated photodiode 4 is further improved.
  • a dry inert gas such as a dry N atmosphere or a vacuum atmosphere in the window plate bonding step
  • FIG. 47 is a sectional view showing a back-illuminated photodetector according to a fifth embodiment of the present invention.
  • the back illuminated photodiode 5 includes an N-type semiconductor substrate 10, a P + -type impurity semiconductor region 11, a concave portion 12, and a window plate 13.
  • a P + -type impurity semiconductor region 11 is formed in a part of the surface layer on the upper surface S1 side of the N-type semiconductor substrate 10.
  • a recess 12 is formed in a region of the back surface S2 of the N-type semiconductor substrate 10 opposite to the P + -type impurity semiconductor region 11.
  • a window plate 13 is joined to the outer edge 14 of the recess 12.
  • the window plate 13 is made of quartz, and the bonding between the window plate 13 and the outer edge portion 14 is performed by anodic bonding. Further, the window plate 13 and the outer edge portion 14 are joined via a Pyrex glass 16 provided therebetween.
  • Pyrex glass 16 contains alkali metal but is glass, and is formed on window plate 13. Specifically, the Pyrex glass 16 is formed in advance at a position corresponding to the outer edge 14 of the window plate 13. The thickness of the Pyrex glass 16 is, for example, about 0.110 xm.
  • the glass between the window plate 13 and the outer edge 14 is not limited to Pyrex glass, but may be glass containing an alkali metal.
  • the back-illuminated photodiode 5 includes an N + -type high-concentration impurity semiconductor layer 21, an N + -type high-concentration impurity semiconductor region 22, insulating films 23 and 24, an anode electrode 25, and a force source electrode 26. ing.
  • the N + -type high-concentration impurity semiconductor layer 21 is formed on the back surface S2 side of the N-type semiconductor substrate 10. It is formed on the entire surface layer.
  • the N + -type high-concentration impurity semiconductor region 22 is formed on the upper surface S1 side of the N-type semiconductor substrate 10 at a predetermined distance from the P + -type impurity semiconductor region 11 on the surface layer.
  • the insulating film 23 and the insulating film 24 are formed on the upper surface S1 and the rear surface S2 of the N-type semiconductor substrate 10, respectively. Openings 23a and 23b are formed in the insulating film 23. In a region including the openings 23a and 23b on the insulating film 23, an anode electrode 25 and a force source electrode 26 are formed, respectively.
  • the back illuminated photodiode 5 includes a passivation film 31, a support film 32, filling electrodes 33a and 33b, UBMs 34a and 34b, and pumps 35a and 35b.
  • the nomination film 31 is provided on the upper surface S1 of the N-type semiconductor substrate 10 so as to cover the insulating film 23, the anode electrode 25, and the force source electrode 26.
  • a support film 32 is formed on the passivation film 31, a support film 32 is formed.
  • the filling electrodes 33a and 33b penetrate the passivation film 31 and the support film 32, and extend from the anode electrode 25 and the force source electrode 26 to the surface of the support film 32, respectively.
  • UBMs 34a and 34b are formed on portions of the filling electrodes 33a and 33b exposed on the surface of the support film 32.
  • Bumps 35a, 35b are formed on the surfaces of the UBMs 34a, 34b opposite to the filling electrodes 33a, 33b.
  • the window plate 13 is joined to the outer edge 14 of the N-type semiconductor substrate 20. This eliminates the need for an external package such as a ceramic package, so that a chip-sized back-illuminated photodiode 5 can be obtained. Therefore, the back-illuminated photodiode 5 whose package is sufficiently small is realized.
  • the surface of the window plate 13 is the incident surface of the detection light. Since the surface of the window plate 13 is easier to flatten than the resin, scattering of the light to be detected on the incident surface is suppressed. As a result, a back-illuminated photodiode 5 that can detect light with high sensitivity is realized.
  • quartz is used as the glass of the window plate 13. Quartz has a particularly high transmittance for visible light as compared with Kovar glass or Pyrex, and thus greatly contributes to the improvement of the sensitivity of the back-illuminated photodiode 5. Furthermore, since quartz has a very high transmittance also for UV light, the back illuminated photodiode 5 can be used when the light to be detected is UV light. Can also detect light with high sensitivity.
  • the provision of the glass containing an alkali metal between the window plate 13 and the outer edge portion 14 makes it possible to obtain a favorable condition between the window plate 13 made of quartz containing no alkali metal and the outer edge portion 14. Enables anodic bonding. Further, according to the anodic bonding, the back surface S2 of the N-type semiconductor substrate 10 can be hermetically sealed (hermetic seal), so that the reliability of the back illuminated photodiode 5 is further improved. Further, by performing anodic bonding in a dry inert gas such as dry nitrogen or a vacuum atmosphere, reliability is further improved.
  • a dry inert gas such as dry nitrogen or a vacuum atmosphere
  • FIG. 47 One example of a method for manufacturing the back illuminated photodiode 5 shown in FIG. 47 will be described with reference to FIGS. 48 to 57.
  • An N-type semiconductor substrate 10 is prepared, and an N + -type high-concentration impurity semiconductor region 22, a P + -type impurity semiconductor region 11 and a concave portion 12 are formed on the N-type semiconductor substrate 10, and on the upper surface S1 and the back surface S2. Insulating films 23 and 24 are formed respectively.
  • the steps up to this point are the same as the manufacturing method shown in FIGS. 3 to 6 and FIGS. 7 and 8 (FIG. 48).
  • the window plate 13 and the outer edge portion 14 are joined by anodic bonding (window plate joining step).
  • This bonding is performed through the Pyrex glass 16 by previously forming a Pyrex glass 16 at a position corresponding to the outer edge portion 14 on the window plate 13 by vapor deposition or sputtering.
  • puttering is performed on the window plate 13. Only the Pyrex glass 16 formed at the position corresponding to the outer edge 14 is left (Fig. 49).
  • the Pyrex glass 16 that connects the window plate 13 and the outer edge 14 is prepared in a plate shape previously processed into a shape corresponding to the outer edge 14 in addition to the vapor-deposited and sputtered film. 14 may be interposed. Also, by depositing aluminum on the upper surface S1, and then performing a predetermined patterning, an anode electrode 25 and a force sword electrode 26 are formed (FIG. 50).
  • a nomination film 31 is deposited by a plasma CVD method or the like. Further, through holes 31a are formed in portions of the passivation film 31 corresponding to the bumps 35a and 35b (FIG. 51). Further, the support film 32 is formed on the upper surface S1, and the passivation film 3 is formed. A through hole 32a is formed at a portion corresponding to one through hole 31a. ( Figure 52). Further, a conductive member 33 is deposited on the upper surface S1 so as to fill the through holes 31a and the through holes 32a. An intermediary metal (not shown) is provided on the anode electrode 25 and the force source electrode 26 to improve the bonding with the conductive member 33 (FIG. 53).
  • the filling electrodes 33a and 33b are formed (FIG. 54).
  • a thin film electrode (the film thickness is, for example, about 0.5 to 10 ⁇ m, preferably about 1 ⁇ m) is provided so as to cover the side walls of the through holes 31a and 32a. It may be formed. In that case, the polishing step can be omitted.
  • UBMs 34a and 34b are formed on the filling electrodes 33a and 33b on the upper surface S1 by electroless plating. Further, bumps 35a and 35b are formed on the UBMs 34a and 34b by printing or ball mounting (FIG. 55).
  • dicing is performed along the line indicated by the dashed-dotted line L1 in FIG. 56 (dicing step).
  • the wafer shown in FIG. 56 is singulated to obtain a back-illuminated photodiode 5 (FIG. 57).
  • the window plate is joined in the window plate joining step (see Fig. 49).
  • the back-illuminated photodiode 5 whose package is sufficiently small is realized. Further, since the step of mounting the back illuminated photodiode 5 in a ceramic package or the like is unnecessary, the manufacturing process of the entire back illuminated photodiode 5 is simplified.
  • quartz is used for the glass of the window plate 13. Quartz has a particularly high transmittance for visible light as compared with Kovar glass or Pyrex, and thus greatly contributes to the improvement of the sensitivity of the back-illuminated photodiode 5. Furthermore, since quartz has a very high transmittance even at the wavelength of UV light, according to this manufacturing method, a back-illuminated photodiode capable of detecting light with high sensitivity even when the light to be detected is UV light. You can get 5.
  • window plate 13 and the outer edge portion 14 are joined via the glass containing an alkali metal is that the window plate 13 made of quartz that does not contain an alkali metal and the outer edge portion 14 are bonded together. Smell Good anodic bonding is possible. A similar effect may be obtained by providing a metal layer instead of glass containing an alkali metal at the junction between the window plate 13 and the outer edge portion 14.
  • FIG. 58 is a cross-sectional view showing a sixth embodiment of the back illuminated photodetector according to the present invention.
  • the back illuminated photodiode 6 includes an N-type semiconductor substrate 10, a P + -type impurity semiconductor region 11, a concave portion 12, and a window plate 13.
  • a P + -type impurity semiconductor region 11 is formed in a part of the surface layer on the upper surface S1 side of the N-type semiconductor substrate 10.
  • a recess 12 is formed in a region of the back surface S2 of the N-type semiconductor substrate 10 opposite to the P + -type impurity semiconductor region 11.
  • a window plate 13 is joined to the outer edge 14 of the recess 12.
  • the joining between the window plate 13 and the outer edge portion 14 is performed via the metal layers 17a and 17b and the intermediate metal layer 18. That is, a metal layer 17a, an intervening metal layer 18, and a metal layer 17b are provided between the window plate 13 and the outer edge 14 in order from the outer edge 14 side.
  • a metal layer 17a, an intervening metal layer 18, and a metal layer 17b are provided between the window plate 13 and the outer edge 14 in order from the outer edge 14 side.
  • the metal of the metal layers 17a and 17b for example, Al, Cu, Au, Ni, Ti, Pt, W, In, or Sn, or a laminated film or alloy of these metals can be used.
  • a metal solder made of Sn, SnPb, SnAg, AuSn, Al, In, or the like can be used as the metal of the intermediate metal layer 18.
  • the back illuminated photodiode 6 includes an N + -type high-concentration impurity semiconductor layer 21, an N + -type high-concentration impurity semiconductor region 22, insulating films 23 and 24, an anode electrode 25, and a force source electrode 26. ing.
  • the N + -type high-concentration impurity semiconductor layer 21 is formed on the entire surface layer on the back surface S2 side of the N-type semiconductor substrate 10.
  • the N + -type high-concentration impurity semiconductor region 22 is formed on the upper surface S1 side of the N-type semiconductor substrate 10 at a predetermined distance from the P + -type impurity semiconductor region 11 on the surface layer.
  • the insulating film 23 and the insulating film 24 are formed on the upper surface S1 and the rear surface S2 of the N-type semiconductor substrate 10, respectively. Openings 23a and 23b are formed in the insulating film 23. In a region including the openings 23a and 23b on the insulating film 23, an anode electrode 25 and a force source electrode 26 are formed, respectively.
  • the back illuminated photodiode 6 includes a passivation film 31, a support film 32, filling electrodes 33a and 33b, UBMs 34a and 34b, and pumps 35a and 35b.
  • the passivation film 31 is formed on the upper surface S1 of the N-type semiconductor substrate 10 by the insulating film 23 and the anode electrode 25. And the power source electrode 26.
  • a support film 32 is formed on the passivation film 31, a support film 32 is formed.
  • the filling electrodes 33a and 33b penetrate the passivation film 31 and the support film 32, and extend from the anode electrode 25 and the force sword electrode 26 to the surface of the support film 32, respectively.
  • UBMs 34a and 34b are formed on portions of the filling electrodes 33a and 33b that are exposed on the surface of the support film 32, and are formed.
  • Bumps 35a and 35b are formed on the filling electrodes 33a and 33b of the UBMs 34a and 34b and on the surface of the opposite side J.
  • the window plate 13 is joined to the outer edge 14 of the N-type semiconductor substrate 20. This eliminates the need for an external package such as a ceramic package, so that a chip-sized back-illuminated photodiode 6 can be obtained. Therefore, a back-illuminated photodiode 6 with a sufficiently small package is realized.
  • the surface of the window plate 13 is the incident surface of the detection light. Since the surface of the window plate 13 is easier to flatten than the resin, scattering of the light to be detected on the incident surface is suppressed. As a result, a back-illuminated photodiode 6 that can detect light with high sensitivity is realized.
  • metal layers 17a and 17b and an intermediate metal layer 18 are provided between the window plate 13 and the outer edge portion 14.
  • the window plate 13 and the outer edge portion 14 are firmly joined by metal joining.
  • the back surface S2 of the N-type semiconductor substrate 20 can be hermetically sealed (hermetic seal), so that the reliability of the back illuminated photodiode 6 is further improved.
  • a dry inert gas such as dry nitrogen or a vacuum atmosphere, the reliability is further improved.
  • the metal layer 17a and the metal layer 17b, which do not have the intermediate metal layer 18, are directly bonded.
  • the back-illuminated photodiode 4 can be suitably used even when the light to be detected is UV light because the bonding between the window plate 13 and the outer edge portion 14 is performed by metal bonding. .
  • FIG. 59 An example of a method of manufacturing the back illuminated photodiode 6 shown in Fig. 58 will be described with reference to Figs.
  • An N-type semiconductor substrate 10 is prepared, and an N + -type high-concentration impurity semiconductor region 22, a P + -type impurity semiconductor region 11 and a concave portion 12 are formed on the N-type semiconductor substrate 10, and on the upper surface S1 and the back surface S2.
  • Insulating films 23 and 24 are formed respectively.
  • the process so far is 3 and FIG. 6 and the manufacturing method shown in FIG. 7 and FIG.
  • a contact hole for an electrode is formed in the insulating film 23 (FIG. 59).
  • a predetermined patterning is performed to form the anode electrode 25 and the force sword electrode 26. Further, a metal layer 17a is formed on the outer edge 14 (FIG. 60). Further, a passivation film 31 is deposited on the upper surface S1 of the N-type semiconductor substrate 10 on which the anode electrode 25 and the force source electrode 26 are formed by a plasma CVD method or the like. Further, through holes 31a are formed in portions of the passivation film 31 corresponding to the bumps 35a and 35b (FIG. 61). The metal layer 17a may be formed after the formation of the notification film 31.
  • a support film 32 is formed on the upper surface S1, and a through hole 32a is formed in a portion of the passivation film 31 corresponding to the through hole 31a.
  • a conductive member 33 is deposited on the upper surface S1 so as to fill the through holes 31a and the through holes 32a.
  • An intermediary metal (not shown) is provided on the anode electrode 25 and the force source electrode 26 to improve the bonding with the conductive member 33 (FIG. 63).
  • the conductive member 33 deposited on the support film 32 is removed. As a result, the filling electrodes 33a and 33b are formed (FIG. 64).
  • a thin film electrode (having a thickness of, for example, about 0.5-— ⁇ , preferably about 1 ⁇ m) is formed so as to cover the side walls of the through-holes 31a and 32a. May be. In that case, the polishing step can be omitted.
  • a metal layer 17b is previously formed at a position corresponding to the outer edge portion 14 on the window plate 13, and the metal layer 17a of the outer edge portion 14 and the metal layer 17b of the window plate 13 are interposed via the intermediate metal layer 18.
  • the metal bonding is preferably performed in a dry inert gas atmosphere such as a dry N atmosphere or a vacuum atmosphere (FIG. 65).
  • UBMs 34a and 34b are formed on the filling electrodes 33a and 33b on the upper surface S1 by electroless plating.
  • bumps 35a and 35b are formed on the UBMs 34a and 34b by printing or a ball mounting method (FIG. 66).
  • dicing is performed along a line indicated by a chain line L1 in FIG. 67 (dicing step). As a result, as shown in FIG. The wafer is singulated to obtain a back-illuminated photodiode 6 (FIG. 68).
  • FIG. 59 According to the manufacturing method shown in FIG. 68, in the window plate joining step (see FIG. 65), the window plate is joined.
  • the back illuminated photodiode 6 whose package is sufficiently small is realized. Further, since the step of mounting the back illuminated photodiode 6 in a ceramic package or the like is unnecessary, the manufacturing process of the entire back illuminated photodiode 6 is simplified.
  • metal layers 17a and 17b are formed on outer edge portion 14 and window plate 13, respectively, and window plate 13 and outer edge portion 14 are joined via these metal layers 17a and 17b.
  • the window plate 13 and the outer edge portion 14 are firmly joined by metal joining.
  • the back surface S2 of the N-type semiconductor substrate 20 can be hermetically sealed (hermetic seal), so that the reliability of the back illuminated photodiode 6 is further improved.
  • the back-illuminated photodetector according to the present invention is not limited to the above embodiment, and various modifications are possible.
  • a P-type semiconductor substrate may be used instead of the N-type semiconductor substrate 10.
  • the impurity semiconductor region 11 has an N-type conductivity
  • the high-concentration impurity semiconductor layer 21 and the high-concentration impurity semiconductor region 22 have a P-type conductivity.
  • FIG. 12 an example is shown in which the conductive member 33 made of Cu is deposited. Ni is used instead of Cu, the anode electrode 25 exposed from the through-hole 31a and the through-hole 32a, and the force source. Electroless plating of Ni may be applied directly to the surface of the electrode 26. In this case, the step of polishing the surface of the conductive member 33 described with reference to FIG. 13 can be omitted.
  • FIG. 15 (Folding electrodes 33a, 33b, and the filling electrodes 33a, 33b on the filling electrodes 33a, 33b and the bumps are used as the force filling electrodes 33a, 33b, respectively, showing an example of forming the bumps 35a, 35b) That is, the surface of the support film 32 (see FIG. 14) in which the through-holes 32a are filled with the filling electrodes 33a and 33b is dry-etched by using ⁇ or the like.
  • the protruding part may be used as a bump, in which case the UBMs 34a and 34b need not be formed, or the filling electrodes 33a and 33 may be used.
  • a conductive member for forming b a conductive resin may be used. According to this, it is possible to complete the operation of filling the electrodes into the through holes in a short time by printing or the like.
  • FIG. 25 shows a configuration in which cutouts 13 a are formed at four corners of window plate 13, respectively, but cutouts 13 a are formed in at least one of the four corners of window plate 13. What is necessary is that it is formed. Also in this case, the probability of occurrence of chipping can be reduced as compared with the case where the notch 13a is not provided at all.
  • the N + -type high-concentration impurity semiconductor region and the N + -type high-concentration impurity semiconductor region have a lower impurity concentration than the N-type impurity semiconductor region.
  • a wafer may be used as the N-type semiconductor substrate 20.
  • an N-type impurity semiconductor layer is provided on the upper surface S1 side of the N-type semiconductor substrate 20, and an N + -type high concentration impurity semiconductor region is provided on the rear surface S2 side.
  • the window plate bonding step shown in FIG. 38 may be performed after the step (see FIG. 40) of forming noise barrier film 31.
  • the window plate joining step may be performed after the step of polishing the surface of the conductive member 33 (see FIG. 43).
  • Preventing power S can be performed while the thinned portion of the N-type semiconductor substrate 10 is protected by the support film 32, physical damage to the N-type semiconductor substrate 10 during anodic bonding is reduced.
  • Preventing power S can.
  • anodic bonding is performed with the insulating film 24 formed on the entire back surface S 2 of the N-type semiconductor substrate 10.
  • the anodic bonding may be performed in a state where the outer edge portion 14 of the N-type semiconductor substrate 10 is exposed by removing 24. In this case, the joining strength between the window plate 13 and the outer edge portion 14 is further improved.
  • the window plate bonding step shown in FIG. 49 may be performed after the step of forming the noise film 31 (see FIG. 51).
  • this window plate joining step may be performed after the step of polishing the surface of conductive member 33 (see FIG. 54).
  • Preventing power S can be performed while the thinned portion of the N-type semiconductor substrate 10 is protected by the support film 32, physical damage to the N-type semiconductor substrate 10 during anodic bonding is reduced. Preventing power S can.
  • the pipette is located only at the position corresponding to the outer edge portion 14 of the window plate 13.
  • the Pyrex glass 16 may be formed on the entire surface of the window plate 13 because the thin glass and Pyrex glass that forms the Tas glass 16 do not impair the light transmittance.
  • the window plate joining step shown in FIG. 65 may be executed immediately after the step of forming metal layer 17a on outer edge 14 (see FIG. 60).
  • a back-illuminated photodetector capable of sufficiently reducing the size of a package and suppressing scattering of light to be detected, and a method of manufacturing the same are realized.

Abstract

　パッケージを充分に小さくでき、且つ被検出光の散乱を抑制することができる裏面入射型光検出素子及びその製造方法を提供することを課題とする。裏面入射型ホトダイオード１は、Ｎ型半導体基板１０、Ｐ+型不純物半導体領域１１、凹部１２、及び窓板１３を備えている。Ｎ型半導体基板１０の上面Ｓ１側における表層には、Ｐ+型不純物半導体領域１１が形成されている。Ｎ型半導体基板１０の裏面Ｓ２におけるＰ+型不純物半導体領域１１に対向する領域には、被検出光の入射部となる凹部１２が形成されている。また、凹部１２の外縁部１４には、窓板１３が接合されている。この窓板１３は、凹部１２の外縁部１４に接合されている。この窓板１３は、凹部１２を覆っており、Ｎ型半導体基板１０の裏面Ｓ２を封止している。

Description

明 細 書
裏面入射型光検出素子及びその製造方法
技術分野
[0001] 本発明は、裏面入射型光検出素子及びその製造方法に関するものである。
背景技術
[0002] 図 69に示す従来の裏面入射型ホトダイオード 100においては、 N型シリコン基板 1 01の表面側の表層に P+型高濃度不純物半導体領域 102及び N+型高濃度不純物 半導体領域 103が形成されている。 P+型高濃度不純物半導体領域 102及び N+型高 濃度不純物半導体領域 103には、それぞれアノード電極 104及び力ソード電極 105 が接続されている。両電極 104, 105上には、半田からなるバンプ電極 106が形成さ れている。また、 N型シリコン基板 101は、 P+型高濃度不純物半導体領域 102に対 応する部分が裏面側から薄板化されている。この薄板化された部分が被検出光の入 射部となる。
[0003] 裏面入射型ホトダイオード 100は、図 69に示すように、フリップチップボンディング によりセラミックパッケージ 107に実装される。すなわち、裏面入射型ホトダイオード 1 00のバンプ電極 106力 S、セラミックパッケージ 107の底面配線 108上に設けられた半 田パッド 109と接続されている。底面配線 108は、出力端子ピン 110にワイヤボンデ イングで接続されている。また、セラミックパッケージ 107の表面には、窓枠 111がロウ 材 112でシーム溶接されている。窓枠 111には、裏面入射型ホトダイオード 100の薄 板化された部分に対応する位置に開口が形成されており、この開口部分に被検出光 を透過させるコバールガラス等の透過窓材 113が設けられてレ、る。
特許文献 1 :特開平 9 - 219421号公報
発明の開示
発明が解決しょうとする課題
[0004] し力 ながら、裏面入射型ホトダイオードにおいては、セラミックパッケージを用いる 上記構成では、そのパッケージが大きくなつてしまうという問題がある。
[0005] 一方、特許文献 1には、半導体電子部品に対する CSP (チップサイズパッケージ） 技術が開示されている。この技術においては、半導体電子部品が作りこまれたゥ： の両面を樹脂等の有機材料により封止するとともに、ウェハの一面側に設けられた有 機材料にフォトリソグラフィ一により開口を形成し、その開口に電極を形成している。
[0006] 上記の CSP技術を裏面入射型ホトダイオードに適用して、そのパッケージサイズを 小さくすることも考えられる力 その場合には以下の問題を生じる。すなわち、裏面が 樹脂で封止された裏面入射型ホトダイオードにおレ、ては、その樹脂の表面が被検出 光の入射面となる。ところが、樹脂表面を被検出光の波長レベルで充分に平坦ィ匕す ることは困難な場合がある。樹脂表面が充分に平坦化されていないと、被検出光の 入射面が粗くなり、それゆえ入射面において被検出光が散乱を受けてしまうという問 題がある。そして、被検出光が散乱を受けることは、裏面入射型ホトダイオードの感度 低下にもつながってしまう。
[0007] 本発明は、上記課題を解決するためになされたものであり、パッケージを充分に小 さくでき、且つ被検出光の散舌しを抑制することができる裏面入射型光検出素子及び その製造方法を提供することを目的とする。
課題を解決するための手段
[0008] 本発明による裏面入射型光検出素子は、第 1導電型の半導体基板と、半導体基板 の第 1面側における表層に設けられ、第 2導電型の不純物半導体領域と、半導体基 板の第 2面における不純物半導体領域に対向する領域に形成され、被検出光が入 射する凹部と、凹部を覆うようにこの凹部の外縁部に接合され、被検出光を透過させ る窓板と、を備えることを特徴とする。
[0009] この裏面入射型光検出素子においては、窓板が半導体基板の外縁部に接合され ている。これにより、セラミックパッケージ等の外部パッケージが不要となるため、チッ プサイズの裏面入射型光検出素子を得ることができる。それゆえ、パッケージが充分 に小さレ、裏面入射型光検出素子が実現される。
[0010] さらに、この裏面入射型光検出素子においては、窓板の表面が被検出光の入射面 となる。窓板は樹脂に比して表面の平坦ィ匕が容易であるので、入射面における被検 出光の散乱が抑制される。
[0011] 裏面入射型光検出素子は、半導体基板の第 1面上に設けられ、半導体基板を支 持する支持膜を備えることが好適である。この場合、裏面入射型光検出素子の機械 的強度が向上する。
[0012] 裏面入射型光検出素子は、支持膜を貫通するとともに、一端が不純物層と電気的 に接続された充填電極を備えることが好適である。この場合、検出信号を裏面入射 型光検出素子の外部に容易に取り出すことができる。
[0013] 窓板は、光透過性部材からなり、陽極接合により外縁部に接合されていることが好 適である。この場合、窓板と外縁部との界面において、両者を強固に接合することが できる。
[0014] 上記光透過性部材は石英（コルツ）であり、窓板は、この窓板上に形成されたアル カリ金属を含むガラスを介して外縁部に接合されていることが好適である。この場合、 石英は可視光や UV光に対する透過率が特に高いため、裏面入射型光検出素子の 感度が向上する。また、アルカリ金属を含むガラスは、例えばパイレックス（登録商標） ガラスであり、石英からなる窓板と外縁部との間における強固な陽極接合を保証して いる。
[0015] 窓板は、金属層を介して外縁部に接合されていることが好適である。この場合、窓 板と外縁部とは、金属接合により強固に接合される。
[0016] 裏面入射型光検出素子は、半導体基板の側面又は窓板の側面に、段差部が形成 されていることを特徴としてもよい。この段差部は、ダイシングを複数の段階に分けて 行うとともに、各段階において相異なる厚さのブレードを用いることにより形成される。 ダイシングを複数の段階に分けて行えば、硬度が相異なる半導体基板及び窓板の それぞれに適したブレードを用いてダイシングを行うことが可能となる。このため、ダイ シングの際に、半導体基板と窓板との界面においてチッビングが発生するのを防ぐこ とがでさる。
[0017] 半導体基板の外縁部の第 2面側における表層に、第 1導電型の不純物が高濃度に 添加された高濃度不純物半導体層が設けられていることが好適である。この場合、外 縁部の第 2面側における表面付近に結晶欠陥が生じている場合であっても、結晶欠 陥に起因して発生する不要キャリアによる喑電流やノイズを高濃度不純物半導体層 を設けることにより抑制することができる。 [0018] 半導体基板の第 2面側における表層のうち、凹部の底面部分に、第 1導電型の不 純物が高濃度に添加された高濃度不純物半導体層が設けられていることが好適で ある。この高濃度不純物半導体層は、アキユームレーシヨン層として機能する。これに より、被検出光の入射により発生したキャリアをその電界分布により効果的に PN接合 部に導くことができ感度が向上する。
[0019] 半導体基板の側面全体に、第 1導電型の不純物が高濃度に添加された高濃度不 純物半導体領域が露出していることが好適である。この場合、半導体基板の側面が ダイシング等により機械的ダメージを受けてレ、る場合であっても、半導体基板の側面 付近で発生した不要キャリアによる喑電流やノイズを高濃度不純物半導体領域を設 けることにより抑制することができる。
[0020] 窓板は、その厚さ方向に垂直な面での断面形状が、少なくとも 1つの角が切り欠か れた四角形であることが好適である。この場合、裏面入射型光検出素子のダイシング 時におけるチッビングの発生が抑制される。
[0021] 本発明による裏面入射型光検出素子の製造方法は、第 1導電型の半導体基板の 第 1面側における表層に、第 2導電型の不純物半導体領域を形成する不純物半導 体領域形成工程と、半導体基板の第 2面における不純物半導体領域に対向する領 域に、被検出光が入射する凹部を形成する凹部形成工程と、被検出光を透過させる 窓板を、凹部を覆うようにこの凹部の外縁部に接合する窓板接合工程と、を備えるこ とを特徴とする。
[0022] この製造方法によれば、窓板接合工程において窓板を半導体基板の外縁部に接 合している。これにより、セラミックパッケージ等の外部パッケージが不要となるため、 チップサイズの裏面入射型光検出素子を得ることができる。したがって、本製造方法 によれば、パッケージが充分に小さい裏面入射型光検出素子が実現される。
[0023] 窓板は光透過性部材からなり、窓板接合工程においては、窓板を、陽極接合により 外縁部に接合することが好適である。この場合、窓板と外縁部との界面において、両 者を強固に接合することができる。
[0024] 窓板接合工程においては、窓板を、金属層を介して外縁部に接合することが好適 である。この場合、窓板と外縁部とは、金属接合により強固に接合される。 [0025] 不純物半導体領域形成工程においては、不純物半導体領域を複数形成し、凹部 形成工程においては、複数の不純物半導体領域のそれぞれに対して凹部を形成し 、窓板接合工程においては、窓板を、複数の凹部を覆うように外縁部に接合し、不純 物半導体領域とこの不純物半導体領域に対向する凹部とからなる複数の対が一対 ずつに分割されるように、半導体基板の第 1面から窓板の表面までを複数の段階に 分けてダイシングするダイシング工程を備えることが好適である。
[0026] この場合、半導体基板と窓板とを別々の段階に分けてダイシングすることができる。
これにより、硬度が相異なる半導体基板及び窓板のそれぞれに適したブレードを用 いてダイシングを行うことが可能となる。このため、ダイシングの際に、半導体基板と窓 板との界面においてチッビングが発生するのを防ぐことができる。なお、「半導体基板 の第 1面から窓板の表面までをダイシングする」とは、ダイシングの向きを限定するも のではない。すなわち、ダイシング工程においては、半導体基板の第 1面側から第 2 面側へと向かってダイシングしてもよいし、第 2面側から第 1面側へと向；
発明の効果
[0027] 本発明によれば、パッケージを充分に小さくでき、且つ被検出光の散乱を抑制する ことができる裏面入射型光検出素子及びその製造方法が実現される。
図面の簡単な説明
[0028] [図 1]本発明による裏面入射型光検出素子の第 1実施形態を示す断面図である。
[図 2]図 1の裏面入射型ホトダイオード 1を示す斜視図である。
園 3]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
園 4]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
園 5]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
園 6]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
園 7]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
園 8]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
園 9]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
園 10]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。 園 11]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
園 12]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
園 13]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
園 14]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
園 15]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
園 16]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
園 17]図 1の裏面入射型ホトダイオード 1を製造する方法を示す工程図である。
[図 18]図 16に示すダイシング工程の変形例を説明するための図である。
園 19]図 18で説明したダイシング工程により得られる裏面入射型ホトダイオードの構 造例を示す断面図である。
園 20]図 18で説明したダイシング工程により得られる裏面入射型ホトダイオードの構 造例を示す断面図である。
園 21]図 18で説明したダイシング工程により得られる裏面入射型ホトダイオードの構 造例を示す断面図である。
園 22]図 18で説明したダイシング工程により得られる裏面入射型ホトダイオードの構 造例を示す断面図である。
園 23]図 1の裏面入射型ホトダイオード 1の第 1変形例を示す断面図である。
園 24]図 1の裏面入射型ホトダイオード 1の第 2変形例を示す断面図である。
園 25]図 1の裏面入射型ホトダイオード 1の第 3変形例を示す斜視図である。
[図 26]図 1の裏面入射型ホトダイオード 1について、ダイシング前のウェハを窓板 13 側から見たときの様子を示す平面図である。
[図 27]図 25の裏面入射型ホトダイオード lcについて、ダイシング前のウェハを窓板 1 3側から見たときの様子を示す平面図である。
[図 28]本発明による裏面入射型光検出素子の第 2実施形態を示す断面図である。
[図 29]図 28における N+型高濃度不純物半導体領域 28を形成する方法の一例を説 明するための図である。
[図 30]図 28における N+型高濃度不純物半導体領域 28を形成する方法の一例を説 明するための図である。 [図 31]図 28における N+型高濃度不純物半導体領域 28を形成する方法の一例を説 明するための図である。
[図 32:本発明による裏面入射型光検出素子の第 3実施形態を示す平面図である。 園 33:図 32に示す裏面入射型ホトダイオードアレイ 3の XX— XX線に沿った断面図で ある。
[図 34図 33の裏面入射型ホトダイオードアレイ 3の変形例を示す断面図である。
[図 35本発明による裏面入射型光検出素子の第 4実施形態を示す断面図である。
[図 36図 35の裏面入射型ホトダイオード 4を製造する方法を示す工程図である。
[図 37図 35の裏面入射型ホトダイオード 4を製造する方法を示す工程図である。
[図 38図 35の裏面入射型ホトダイオード 4を製造する方法を示す工程図である。
[図 39図 35の裏面入射型ホトダイオード 4を製造する方法を示す工程図である。
[図 40図 35の裏面入射型ホトダイオード 4を製造する方法を示す工程図である。
[図 41図 35の裏面入射型ホトダイオード 4を製造する方法を示す工程図である。
[図 42図 35の裏面入射型ホトダイオード 4を製造する方法を示す工程図である。
[図 43図 35の裏面入射型ホトダイオード 4を製造する方法を示す工程図である。
[図 44:図 35の裏面入射型ホトダイオード 4を製造する方法を示す工程図である。
[図 45図 35の裏面入射型ホトダイオード 4を製造する方法を示す工程図である。
[図 46図 35の裏面入射型ホトダイオード 4を製造する方法を示す工程図である。
[図 47本発明による裏面入射型光検出素子の第 5実施形態を示す断面図である。
[図 48図 47の裏面入射型ホトダイオード 5を製造する方法を示す工程図である。
[図 49図 47の裏面入射型ホトダイオード 5を製造する方法を示す工程図である。
[図 50図 47の裏面入射型ホトダイオード 5を製造する方法を示す工程図である。 園 51図 47の裏面入射型ホトダイオード 5を製造する方法を示す工程図である。
[図 52図 47の裏面入射型ホトダイオード 5を製造する方法を示す工程図である。
[図 53図 47の裏面入射型ホトダイオード 5を製造する方法を示す工程図である。
[図 54図 47の裏面入射型ホトダイオード 5を製造する方法を示す工程図である。
[図 55図 47の裏面入射型ホトダイオード 5を製造する方法を示す工程図である。
[図 56図 47の裏面入射型ホトダイオード 5を製造する方法を示す工程図である。 [図 57]図 47の裏面入射型ホトダイオード 5を製造する方法を示す工程図である。
[図 58]本発明による裏面入射型光検出素子の第 6実施形態を示す断面図である。
[図 59]図 58の裏面入射型ホトダイオード 6を製造する方法を示す工程図である。
[図 60]図 58の裏面入射型ホトダイオード 6を製造する方法を示す工程図である。
[図 61]図 58の裏面入射型ホトダイオード 6を製造する方法を示す工程図である。
[図 62]図 58の裏面入射型ホトダイオード 6を製造する方法を示す工程図である。
[図 63]図 58の裏面入射型ホトダイオード 6を製造する方法を示す工程図である。
[図 64]図 58の裏面入射型ホトダイオード 6を製造する方法を示す工程図である。
[図 65]図 58の裏面入射型ホトダイオード 6を製造する方法を示す工程図である。
[図 66]図 58の裏面入射型ホトダイオード 6を製造する方法を示す工程図である。
[図 67]図 58の裏面入射型ホトダイオード 6を製造する方法を示す工程図である。
[図 68]図 58の裏面入射型ホトダイオード 6を製造する方法を示す工程図である。
[図 69]従来の裏面入射型ホトダイオードを示す断面図である。
符号の説明
[0029] 1， la, lb, lc, 2, 4， 5, 6…裏面入射型ホトダイオード、 3， 3a…裏面入射型ホト ダイオードアレイ、 10， 20, 50· · ·Ν型半導体基板、 11 , 51 · · ·Ρ+型不純物半導体領 域、 12, 52…凹部、 13， 53…窓板、 13a…切り欠き部、 13b…孔部、 14, 54…外縁 部、 15, 55…樹脂層、 16…ノィレックスガラス、 17a, 17b…金属層、 18…仲介金属 層、 21， 61〜N+型高濃度不純物半導体層、 22， 28, 62· · ·Ν+型高濃度不純物半導 体領域、 23, 24, 63， 64…絶縁膜、 25, 65…アノード電極、 26, 66…力ソード電極 、 31, 71…パッシベーシヨン膜、 32, 72…支持膜、 33a, 33b, 73a, 73b…充填電 極、 34a, 34b, 74a, 74b- - -UBM, 35a, 35b, 75a, 75b…バンプ、 SI…上面、 S 2…裏面、 S3…凹部底面、 S4—N型半導体基板 20の側面。
発明を実施するための最良の形態
[0030] 以下、図面とともに本発明による裏面入射型光検出素子及びその製造方法の好適 な実施形態について詳細に説明する。なお、図面の説明においては同一要素には 同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと 必ずしも一致していない。 [0031] 図 1は、本発明による裏面入射型光検出素子の第 1実施形態を示す断面図である 。裏面入射型ホトダイオード 1は、裏面側から被検出光を入射し、被検出光の入射に よりキャリアを生成し、生成したキャリアを検出信号として表面側から出力するもので ある。裏面入射型ホトダイオード 1は、 N型半導体基板 10、 P+型不純物半導体領域 1 1、凹部 12、及び窓板 13を備えている。 N型半導体基板 10としては、例えば、リン等 の N型不純物が添加されたシリコン基板を用いることができる。 N型半導体基板 10の 不純物濃度は、例えば 1012— 1015/cm3である。また、 N型半導体基板 10の厚さ tl は、例えば 200— 500 μ mである。
[0032] N型半導体基板 10の上面（第 1面） SI側における表層の一部には、 P+型不純物半 導体領域 11が形成されている。 P+型不純物半導体領域 11は、ボロン等の P型不純 物が添加されており、 N型半導体基板 10と pn接合を構成している。 P+型不純物半導 体領域 11の不純物濃度は、例えば 1015— 102°/cm3である。また、 P+型不純物半導 体領域 11の深さは、例えば 0. 1— 20 μ ΐηである。
[0033] Ν型半導体基板 10の裏面（第 2面） S2における Ρ+型不純物半導体領域 11に対向 する領域には、凹部 12が形成されている。凹部 12は、被検出光の入射部となる。凹 部 12は、裏面 S2から上面 S1に向かって幅が次第に狭くなる形状をしている。具体 的には、凹部 12の形状は、例えば裏面 S2から上面 S1に向かって幅が次第に狭くな る四角錐状又はテーパ状とすることができる。凹部 12の深さは、例えば 2 400 x m である。また、凹部 12が形成されることにより、 N型半導体基板 10のうち凹部底面 S3 及び P+型不純物半導体領域 11で挟まれた領域は、裏面 S2側からの被検出光の入 射により発生したキャリアが上面 S1側表層に設けられた P+型不純物半導体領域 11 付近まで達し易くなるように、他の領域よりも薄板化されている。また、この薄板化され た領域の厚さは、例えば 10 200 μ mである。
[0034] N型半導体基板 10の裏面 S2上には、窓板 13が設けられている。窓板 13は、凹部 12の外縁部 14に接合されている。この接合は、窓板 13と外縁部 14との間に設けら れた樹脂層 15を介して行われている。また、窓板 13は、平板状をしており、被検出 光の波長に対して充分な透過率をもつ材料からなる。この窓板 13は、凹部 12を覆つ ており、 N型半導体基板 10の裏面 S2を封止している。窓板 13の材料としては、例え ば、ガラス又は光学結晶を用いることができる。窓板 13の材料の具体例としては、石 英、サフアイャ、コバールガラス等が挙げられる。また、窓板 13の厚さは、例えば 0. 2 mm— lmmである。また、窓板 13には、 AR (Anti Reflection)コーティングが施さ れていてもよい。なお、外縁部 14とは、 N型半導体基板 10のうち凹部 12を側方から 包囲している部分を指す。また、樹脂層 15の樹脂としては、例えば、エポキシ系、シリ コーン系、アクリル系若しくはポリイミド系のもの、又はこれらの複合素材からなるもの を用いることができる。
[0035] また、裏面入射型ホトダイオード 1は、 N+型高濃度不純物半導体層 21、 N+型高濃 度不純物半導体領域 22、絶縁膜 23, 24、アノード電極 25、及び力ソード電極 26を 備えている。 N+型高濃度不純物半導体層 21は、 N型半導体基板 10の裏面 S2側の 表層全体に形成されている。 N+型高濃度不純物半導体層 21は、 N型不純物が N型 半導体基板 10よりも高濃度に添加されている。 N+型高濃度不純物半導体層 21の不 純物濃度は、例えば 1015— 102Q/cm3である。また、 N+型高濃度不純物半導体層 21 の深さは、例えば 0· 1— 20 μ ΐηである。
[0036] Ν+型高濃度不純物半導体領域 22は、 Ν型半導体基板 10の上面 S1側における表 層に、 Ρ+型不純物半導体領域 11と所定の距離を隔てて形成されている。 Ν+型高濃 度不純物半導体領域 22は、 Ν+型高濃度不純物半導体層 21と同様に Ν型不純物が 高濃度に添加されており、後述する力ソード電極 26とのコンタクト層である。 Ν+型高 濃度不純物半導体領域 22の不純物濃度は、例えば 1015 102°/cm3である。また、 N+型高濃度不純物半導体領域 22の深さは、例えば 0. 1 30 z mである。
[0037] 絶縁膜 23及び絶縁膜 24は、それぞれ N型半導体基板 10の上面 S1及び裏面 S2 上に形成されている。絶縁膜 23， 24は、例えば SiO力 なる。絶縁膜 23の厚さは、
2
例えば 0. 1 2 x mである。一方、絶縁膜 24の厚さは、例えば 0. 05 l x mである 。また、絶縁膜 23には、開口（コンタクトホール） 23a, 23bが形成されており、一方の 開口 23aは P+型不純物半導体領域 11の部分に、他方の開口 23bは N+型高濃度不 純物半導体領域 22の部分に設けられてレ、る。
[0038] 絶縁膜 23上の開口 23a， 23bを含む領域には、それぞれアノード電極 25及びカソ ード電極 26が形成されている。これらの電極 25, 26の厚さは、例えば 1 /i mである。 また、これらの電極 25， 26は、それぞれ開口 23a， 23bを充填するように設けられて いる。これにより、開口 23aを通してアノード電極 25が P+型不純物半導体領域 11と、 開口 23bを通して力ソード電極 26が N+型高濃度不純物半導体領域 22とそれぞれ直 接に接続されている。アノード電極 25及び力ソード電極 26としては、例えば A1が用 いられる。
[0039] さらに、裏面入射型ホトダイオード 1は、パッシベーシヨン膜 31、支持膜 32、充填電 極 33a, 33b、 UBM (Under Bump Metal) 34a, 34b、及びノ ンプ 35a， 35bを備えて いる。パッシベーシヨン膜 31は、 N型半導体基板 10の上面 S1上において、絶縁膜 2 3、アノード電極 25及び力ソード電極 26を覆うように設けられている。また、パッシベ ーシヨン膜 31のうちアノード電極 25及び力ソード電極 26上に設けられた部分に、後 述する充填電極 33a, 33bが充填される貫通孔 31aが形成されている。パッシベーシ ヨン膜 31は、例えば SiNからなり、 N型半導体基板 10の上面 S1を保護するものであ る。パッシベーシヨン膜 31は、例えばプラズマ CVD法により形成することができる。ま た、パッシベーシヨン膜 31の厚さは、例えば Ι μ ΐηである。
[0040] ノ ッシベーシヨン膜 31上には、支持膜 32が形成されている。支持膜 32は、 Ν型半 導体基板 10を支持するものである。また、支持膜 32のうちパッシベーシヨン膜 31の 貫通孔 31aに対応する部分に、貫通孔 31aと共に充填電極 33a, 33bが充填される 貫通孔 32aが形成されている。支持膜 32の材料としては、例えば樹脂、或いはブラ ズマ CVD等により形成可能な Si〇等を用いることができる。また、支持膜 32の厚さ
2
は、例えば 2— ΙΟΟ μ m、好ましくは 50 μ m程度である。
[0041] 充填電極 33a, 33bは、貫通孔 31a， 32aに充填されるとともに、一端がそれぞれァ ノード電極 25及び力ソード電極 26に接することにより、 P+型不純物半導体領域 11及 び N+型高濃度不純物半導体領域 22と電気的に接続されている。また、充填電極 33 a, 33bの他端は、ともに支持膜 32の表面に露出している。すなわち、充填電極 33a ， 33bは、パッシベーシヨン膜 31及び支持膜 32を貫通して、それぞれアノード電極 2 5及び力ソード電極 26から支持膜 32表面まで延びている。また、充填電極 33a, 33b は、略円柱状をしている。これらの充填電極 33a， 33bは、電極 25, 26と後述するバ ンプ 35a, 35bとを電気的に接続するためのものである。充填電極 33a, 33bは、例え ば Cuからなる。また、貫通孔 31a, 32aの直径は、例えば 10 200 z m、好ましくは 100 x m程度である。
[0042] 充填電極 33a, 33bの支持膜 32表面に露出する部分には、 UBM34a, 34b力形 成されている。 UBM34a, 34bは、例えば Ni及び Auの積層膜からなる。また、 UBM 34a, 34bの厚さは、例えば 0. 1— 10 z mである。
[0043] UBM34a, 34bの充填電極 33a， 33bと反対佃 Jの面上には、ノ ンプ 35a, 35b力形 成されている。したがって、バンプ 35a, 35bは、それぞれアノード電極 25及びカソー ド電極 26と電気的に接続されている。バンプ 35a, 35bは、 UBM34a, 34bとの接触 面を除いては略球状をしている。バンプ 35a, 35bとしては、例えば半田、金、 Ni— A u、 Cu、又は金属フィラーを含む樹脂等を用いることができる。
[0044] 図 2に、上記構成の裏面入射型ホトダイオード 1の斜視図を示す。この図からわかる ように、裏面入射型ホトダイオード 1は、 UBM34a, 34b及びバンプ 35a, 35bを除く 全体形状が略直方体となるように、ダイシングされたものである。なお、図 2において は、 N型半導体基板 10の側面に露出する N+型高濃度不純物半導体層 21、 N+型高 濃度不純物半導体領域 22の図示を省略している。
[0045] 裏面入射型ホトダイオード 1の動作について説明する。ここでは、裏面入射型ホトダ ィオード 1に逆バイアス電圧が印加されており、 N型半導体基板 10には、薄板化され た領域を中心に空乏層が生じているものとする。窓板 13を透過して、凹部 12から N 型半導体基板 10に入射した被検出光は、主に薄板化された領域で吸収され、この 領域でキャリア（正孔及び電子）が発生する。発生した正孔及び電子は、逆バイアス 電界に従って、それぞれ P+型不純物半導体領域 11及び N+型高濃度不純物半導体 領域 22へと移動する。 P+型不純物半導体領域 11及び N+型高濃度不純物半導体領 域 22に達した正孔及び電子は、充填電極 33a， 33b及び UBM34a， 34bを通って バンプ 35a, 35bへと移動し、バンプ 35a, 35bから検出信号として出力される。
[0046] 裏面入射型ホトダイオード 1の効果について説明する。裏面入射型ホトダイオード 1 においては、窓板 13が N型半導体基板 10の外縁部 14に接合されている。これによ り、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面 入射型ホトダイオード 1を得ることができる。それゆえ、パッケージが充分に小さい裏 面入射型ホトダイオード 1が実現されている。また、セラミックパッケージ等が不要であ る分だけ、裏面入射型ホトダイオード 1の製造コストを低減することができる。さらに、 窓板 13は、 N型半導体基板 10の裏面 S2を封止することにより、裏面入射型ホトダイ オード 1の信頼性を向上させている。以上より、安価で信頼性が高く且つ小型な裏面 入射型ホトダイオード 1が実現されている。
[0047] さらに、裏面入射型ホトダイオード 1においては、窓板 13の表面が被検出光の入射 面となる。窓板 13は樹脂に比して表面の平坦ィ匕が容易であるので、入射面における 被検出光の散乱が抑制される。これにより、高感度な光検出が可能な裏面入射型ホ トダイオード 1が実現されている。
[0048] また、窓板 13が設けられていることは、裏面入射型ホトダイオード 1の機械的強度を 向上させている。
[0049] また、 N型半導体基板 10の裏面 S2において被検出光の入射部は凹部 12となって いる。したがって、凹部 12の底面 S3に対して突出した構造をもつ外縁部 14に接合さ れた窓板 13は、 N型半導体基板 10に対する被検出光の入射面となる底面 S3と接触 しない。このため、窓板 13との接触により底面 S3が損傷を受けることが防止されるた めに感度低下、並びに暗電流及び雑音の増加を抑制できる。
[0050] 支持膜 32が設けられていることにより、裏面入射型ホトダイオード 1の機械的強度 が向上している。基板の一部が薄板化された裏面入射型ホトダイオードにおいては、 一般に、その薄板化された部分が破損しなレ、ように取り扱いに注意することが要請さ れる。これに対し、裏面入射型ホトダイオード 1は、機械的強度の向上により破損しに くぐそれゆえ取り扱いが容易となる。また、裏面入射型ホトダイオード 1は、破損しに くいため、ダイシングもし易い。
[0051] 充填電極 33a, 33bが設けられていることにより、検出信号を電極 25， 26から外部 に容易に取り出すことができる。なお、充填電極 33a, 33bは、貫通孔 31a, 32aの側 壁に形成され、アノード電極 25及び力ソード電極 26に電気的に接続されるものであ つてもよい。
[0052] N型半導体基板 10の裏面 S2側の表層全体に N+型高濃度不純物半導体層 21が 形成されている。裏面 S2表層のうち凹部 12の底面 S3に露出する部分に設けられた N+型高濃度不純物半導体層 21は、アキユームレーシヨン層として機能する。これによ り、 N型半導体基板 10で発生したキャリアをその電界分布により効果的に上面 S1側 の PN接合部へと導くことができる。このため、より高感度な裏面入射型ホトダイオード 1が実現されている。このとき、 N+型高濃度不純物半導体層 21の不純物濃度は、 10 15Zcm3以上であることが好ましい。この場合、 N+型高濃度不純物半導体層 21は、ァ キュームレーシヨン層として好適に機能することができる。
[0053] また、 N型半導体基板 10の外縁部 14の裏面 S2側における表層に設けられた N+型 高濃度不純物半導体層 21は、外縁部 14に結晶欠陥が生じている場合であっても、 結晶欠陥に起因して発生する喑電流やノイズを抑制することができる。このため、裏 面入射型ホトダイオード 1によれば、高い SN比で検出信号を得ることができる。このと きも、 N+型高濃度不純物半導体層 21の不純物濃度は、 1015/cm3以上であることが 好ましい。この場合、 N+型高濃度不純物半導体層 21は、結晶欠陥に起因して発生 する暗電流やノイズを充分に抑制することができる。
[0054] 図 3—図 17を参照しつつ、図 1に示す裏面入射型ホトダイオード 1の製造方法の一 例を説明する。まず、上面 S1及び裏面 S2が（100)面である N型シリコンウェハから なる N型半導体基板 10を準備する。この N型半導体基板 10に熱酸化を施すことによ り、 N型半導体基板 10の上面 S1に Si〇力 なる絶縁膜を形成する。また、絶縁膜の
2
所定部分に開口を形成し、開口から N型半導体基板 10にリンをドープすることにより N+型高濃度不純物半導体領域 22を形成する。その後、 N型半導体基板 10を酸化さ せて、上面 S1に絶縁膜を形成する。同様に、絶縁膜の所定部分に開口を形成し、開 口から N型半導体基板 10にボロンをドープすることにより P+型不純物半導体領域 11 を形成する（不純物半導体領域形成工程)。その後、 N型半導体基板 10を酸化させ て、上面 S1に絶縁膜 23を形成する。次に、 N型半導体基板 10の裏面 S2を研磨す る（図 3)。
[0055] 次に、 N型半導体基板 10の裏面 S2上に、 LP—CVDにより SiN84を堆積させる（図
4)。また、凹部 12を形成するために、裏面 S2上の SiN84に開口 85を形成する（図 5 )。そして、開口 85から K〇H等によるエッチングを行うことにより凹部 12を形成する（ 凹部形成工程）（図 6)。 [0056] 次に、裏面 S2上の SiN84を除去した後、凹部 12が形成された N型半導体基板 10 の裏面 S2に対しイオン注入等を用いて N型不純物をドープすることにより、裏面 S2 側における表層全体に N+型高濃度不純物半導体層 21を形成する（図 7)。その後、 熱酸化を施すことにより裏面 S2上に絶縁膜 24を形成する（図 8)。上面 S1の絶縁膜 23に電極のためのコンタクトホールを形成し、上面 S1にアルミニウムを堆積させて力 ら所定のパターユングを施すことにより、アノード電極 25及び力ソード電極 26を形成 する（図 9)。
[0057] 次に、アノード電極 25及び力ソード電極 26が形成された N型半導体基板 10の上 面 S1上に、 SiNからなるパッシベーシヨン膜 31をプラズマ CVD法により堆積させる。 また、パッシベーシヨン膜 31におけるバンプ 35a, 35bに対応する部分に貫通孔 31a を形成する（図 10)。さらに、上面 S1上に樹脂や無機絶縁膜からなる厚い支持膜 32 を形成するとともに、ノ ッシベーシヨン膜 31の貫通孔 31aに対応する部分に貫通孔 3 2aを形成する。このとき、支持膜 32としては、樹脂であれば、例えばエポキシ系、ァク リル系、又はポリイミド系のものを用いることができ、無機絶縁膜であれば、例えば CV Dや S〇G (Spin On Glass)等により形成可能な SiO等を用いることができる。また、支 持膜 32の貫通孔 32aは、例えば樹脂として感光性のものを用いてフォトリソグラフィ 一法で形成するか、或いはエッチング等によるパターニングで形成することができる（ 図 11)。また、貫通孔 31a及び貫通孔 32aを充填するように、上面 S1上に Cuからな る導電性部材 33を堆積させる。これは、例えば、貫通孔 31a及び貫通孔 32aから露 出するアノード電極 25及び力ソード電極 26の表面に Cuシード層等をスパッタ等によ り堆積させた後、その Cuシード層上にメツキにより Cu等を堆積させることにより行うこ とができる。なお、アノード電極 25及び力ソード電極 26上には、導電性部材 33との 接合を良好にするための仲介金属（図示せず）が設けられている（図 12)。
[0058] 次に、導電性部材 33の表面を研磨することにより、支持膜 32上に堆積された導電 性部材 33を除去する。これにより、充填電極 33a， 33bが形成される（図 13)。また、 凹部 12の外縁部 14を接合部として N型半導体基板の裏面 S2上に窓板 13を貼り合 わせる（窓板接合工程)。この貼り合わせは、窓板 13における外縁部 14に対応する 位置に樹脂層 15を印刷等により予め形成しておき、この樹脂層 15を介して行う。こ れにより、 N型半導体基板 10の裏面 S2が封止される。なお、樹脂層 15には、 Bステ ージ樹脂又は熱可塑性樹脂を用いることが好ましい。また、樹脂が液相の状態で窓 板 13と外縁部 14との接合を行う場合には、粘性の高い樹脂を用いることが好ましレ、 。さらに、窓板 13と外縁部 14との接合は、乾燥 N雰囲気中で行うことが好ましい（図
14)。また、上面 S1上の充填電極 33a, 33b上に、それぞれ Niと Au等の積層膜から なる UBM34a, 34bを無電解メツキにより形成する。さらに、 UBM34a, 34b上に、 半田等からなるバンプ 35a， 35bを印刷又はボール搭載法等により形成する（図 15)
[0059] 最後に、個片化された裏面入射型ホトダイオード 1を得るために、ダイシングを行う（ ダイシング工程)。図 16に一点鎖線 L1で示すように、 N型半導体基板 10の裏面 S2 における各外縁部 14の中央で切断する。ダイシングは、 N型半導体基板 10の上面 S 1側から裏面 S2側へと向かって行われる。具体的には、図 16に示すウェハは、支持 膜 32、パッシベーシヨン膜 31、絶縁膜 23、 N型半導体基板 10、絶縁膜 24、樹脂層 1 5、及び窓板 13の順にダイシングされる。これにより、図 16に示すウェハは個片化さ れ、 P+型不純物半導体領域 11と凹部 12とからなる対を 1対有する裏面入射型ホトダ ィオード 1を得る（図 17)。
[0060] 図 3—図 17に示す製造方法によれば、窓板接合工程（図 14参照）において窓板 1 3を N型半導体基板 10の外縁部 14に接合している。これにより、セラミックパッケージ 等の外部パッケージが不要となるため、チップサイズの裏面入射型ホトダイオード 1を 得ることができる。したがって、本製造方法によれば、ノ ッケージが充分に小さい裏面 入射型ホトダイオード 1が実現される。また、裏面入射型ホトダイオード 1をセラミック ノ ッケージ等に実装する工程が不要であるため、裏面入射型ホトダイオード 1全体の 製造工程が簡略化されてレ、る。
[0061] また、窓板接合工程において、窓板 13と外縁部 14との接合を乾燥 N雰囲気中で 行った場合には、凹部 12と窓板 13とで挟まれる領域が N封止されることになるため
、特に信頼性の高い封止が可能となる。
[0062] 図 18は、図 16に示すダイシング工程の変形例を説明するための図である。図 16の ダイシング工程にぉレ、ては、ダイシングを複数の段階に分けて行ってもょレ、。例えば 、第 1段階として、支持膜 32から窓板 13の一部までのダイシングを行う。第 1段階が 終了した直後におけるウェハの状態を図 18に示している。ダイシングされた部分に 切込み Cが形成されている。そして、窓板 13の残りの部分のダイシングは第 2段階と して行う。第 2段階のダイシングにおいては、第 1段階よりも幅の薄いブレードを用い た場合を示している。
[0063] このように、ダイシングを複数の段階に分けて行うことにより、 N型半導体基板 10と 窓板 13とを別々の段階に分けてダイシングすることができる。これにより、硬度が相異 なる N型半導体基板 10及び窓板 13のそれぞれに適したブレードを用いてダイシン グを行うことが可能となる。つまり、 N型半導体基板 10と窓板 13とを、それぞれの硬 度に適した相異なる材質のブレードでダイシングすることが可能となる。このため、ダ イシングの際に、 N型半導体基板 10と窓板 13との界面においてチッビング（クラック） が発生するのを防ぐことができる。なお、 N型半導体基板 10と窓板 13とを別々の段 階に分けてダイシングするという観点からは、第 1段階のダイシングを終了する位置（ 換言すれば第 2段階のダイシングを開始する位置）は、 N型半導体基板 10及び窓板 13の界面近傍であることが好ましい。
[0064] 図 19一図 22に、図 18で説明したダイシング工程により得られる裏面入射型ホトダ ィオードの構造例を示す。第 1段階と第 2段階とで相異なる厚さのブレードを用いて ダイシングを行ったことに起因して、図 19に示すように、窓板 13の側面には、第 1段 階のダイシングを終了した位置に対応して、 N型半導体基板 10との界面近傍におけ る所定位置に段差部 STが形成されている。また、第 1段階のダイシングを N型半導 体基板 10の途中で終了した場合には、図 20に示すように、 N型半導体基板 10の側 面における窓板 13との界面近傍に段差部 STが形成される。図 19及び図 20におい ては、この段差部 STを境にして、窓板 13側が N型半導体基板 10側に対して高くな つている。
[0065] なお、ダイシングは、 N型半導体基板 10の裏面 S2側から上面 S1側へと向かって行 つてもよレ、。窓板 13から N型半導体基板 10の一部までのダイシングを第 1段階として 行レ、、 N型半導体基板 10の残りの部分から支持膜 32までのダイシングを第 2段階と して行った場合、図 21に示すように、 N型半導体基板 10の側面に段差部 STが形成 される。一方、第 1段階のダイシングを窓板 13の途中で終了した場合には、図 22に 示すように、窓板 13の側面に段差部 STが形成される。図 21及び図 22においては、 段差部 STを境にして、 N型半導体基板 10側が窓板 13側に対して高くなつている。
[0066] 図 23は、図 1の裏面入射型ホトダイオード 1の第 1変形例を示す断面図である。裏 面入射型ホトダイオード laは、 N+型高濃度不純物半導体層 21の形状が図 1の裏面 入射型ホトダイオード 1と相違している。裏面入射型ホトダイオード laのその他の構成 については、裏面入射型ホトダイオード 1と同様である。すなわち、図 1の裏面入射型 ホトダイオード 1において N+型高濃度不純物半導体層 21が、 N型半導体基板 10の 裏面 S2側の表層全体に略一様の厚さで形成されているのに対し、裏面入射型ホトダ ィオード laにおいて N+型高濃度不純物半導体層 21は、外縁部 14の裏面 S2側にお ける表層に設けられた部分が他の部分よりも厚く形成されている。
[0067] 裏面入射型ホトダイオード laにおいても、凹部 12の底面 S3部分に設けられた N+ 型高濃度不純物半導体層 21は、アキユームレーシヨン層として機能することができる 。また、外縁部 14の裏面 S2側における表層に設けられた N+型高濃度不純物半導体 層 21は、外縁部 14に結晶欠陥が生じている場合であっても、結晶欠陥に起因して 発生する暗電流やノイズを抑制することができる。
[0068] 図 24は、図 1の裏面入射型ホトダイオード 1の第 2変形例を示す断面図である。裏 面入射型ホトダイオード lbは、 N+型高濃度不純物半導体層 21の形状が図 1の裏面 入射型ホトダイオード 1と相違している。裏面入射型ホトダイオード laのその他の構成 については、裏面入射型ホトダイオード 1と同様である。すなわち、図 1の裏面入射型 ホトダイオード 1において N+型高濃度不純物半導体層 21が、 N型半導体基板 10の 裏面 S2側の表層全体に形成されているのに対し、裏面入射型ホトダイオード lbにお いて N+型高濃度不純物半導体層 21は、 N型半導体基板 10の裏面 S2側における表 層のうち凹部 12の部分にのみ形成されている。この裏面入射型ホトダイオード lbに おいても、凹部 12の底面 S3部分に設けられた N+型高濃度不純物半導体層 21がァ キュームレーシヨン層として機能する。
[0069] 図 25は、図 1の裏面入射型ホトダイオード 1の第 3変形例を示す斜視図である。裏 面入射型ホトダイオード lcは、窓板 13に切り欠き部 13aが形成されている点で、図 1 の裏面入射型ホトダイオード 1と相違する。裏面入射型ホトダイオード lcのその余の 構成については、裏面入射型ホトダイオード 1と同様である。図 25からわ力、るように、 窓板 13は厚さ方向に垂直な面での断面が四角形であり、その四角形の 4角にそれ ぞれ切り欠き部 13aが形成されている。切り欠き部 13aの形状は、上記断面において 、四角形の角を中心とする中心角 90° の扇形である。なお、なお、切り欠き部 13aは 、上記断面における形状が扇形のものに限らず、角状のものであってもよい。
[0070] このように、裏面入射型ホトダイオード lcにおいては、窓板 13の角、すなわちダイ シング時に 2本のダイシングラインが交わる位置に切り欠き部 13aが形成されている ため、ダイシング時におけるチッビングの発生が抑制されている。
[0071] 図 26を用いて、窓板 13とダイシングラインとの位置関係について説明する。図 26 は、図 1の裏面入射型ホトダイオード 1について、ダイシング前のウェハ（例えば、図 1 6に示す状態のウエノ、）を窓板 13側から見たときの様子を示す平面図である。この平 面図においては、凹部 12が形成されている部分を破線 L2で示している。凹部 12は 、ダイシング前のウェハにおいて格子状に等間隔で配列されていることがわかる。ま た、ダイシング時のダイシングラインを一点鎖線 L3で示してレ、る。ダイシングラインは 図中の上下方向及び左右方向にそれぞれ設定されており、互いに隣り合う凹部 12 間の真中をダイシングラインが通っている。ダイシングラインで囲まれている各々の領 域力 ダイシング後の裏面入射型ホトダイオード 1に対応する。図 26からわかるように 、ダイシング後の裏面入射型ホトダイオード 1における窓板 13の角は、 2本のダイシン グラインが交わる位置 Pに当たる。 N型半導体基板 10における位置 Pに対応する位 置、すなわち裏面 S2の 4角は、ダイシング時に応力を集中的に受けるため、チッピン グが生じる可能 1"生がある。
[0072] これに対して、図 25の裏面入射型ホトダイオード lcにおいては、窓板 13の角に切 り欠き部 13aを形成することにより、ダイシングラインが交わる位置 Pにおける窓板 13 のダイシングを避けている。これにより、 N型半導体基板 10の裏面 S2の 4角にかかる 応力が緩和されるため、裏面入射型ホトダイオード lcにおいては、ダイシング時のチ ッビングの発生が抑制されてレ、る。
[0073] 図 27は、図 25の裏面入射型ホトダイオード lcについて、ダイシング前のウェハを 窓板 13側から見たときの様子を示す平面図である。この平面図に示すように、ダイシ ングラインが交わる位置 Pには、円柱状の孔部 13bが形成されている。この孔部 13b は、窓板 13に形成されているもので、窓板 13を貫通している。切り欠き部 13aは、こ の孔部 13bに由来している。すなわち、孔部 13bは、ダイシングにより 4等分されて、 裏面入射型ホトダイオード lcにおける切り欠き部 13aとなる。なお、裏面入射型ホトダ ィオード lcの製造工程においては、所定位置に予め孔部 13bが形成された窓板 13 を、ダイシングラインが交わる位置 Pと孔部 13bとが一致するように N型半導体基板 1 0の裏面 S2に貼り合わせればよレ、。なお、孔部 13bは円柱状のものに限らず、角柱 状のもの等であってもよい。
[0074] 図 28は、本発明による裏面入射型光検出素子の第 2実施形態を示す断面図であ る。裏面入射型ホトダイオード 2は、 N型半導体基板 20、 P+型不純物半導体領域 11 、凹部 12、及び窓板 13を備えている。
[0075] N型半導体基板 20の上面 S1側における表層の一部には、 P+型不純物半導体領 域 11が形成されている。 N型半導体基板 20の裏面 S2における P+型不純物半導体 領域 11に対向する領域には、凹部 12が形成されている。また、凹部 12の外縁部 14 には、樹脂層 15を介して窓板 13が接合されてレ、る。
[0076] また、裏面入射型ホトダイオード 2は、 N+型高濃度不純物半導体領域 28、絶縁膜 2 3， 24、アノード電極 25、及び力ソード電極 26を備えている。 N+型高濃度不純物半 導体領域 28は、 N型半導体基板 20の側面 S4全体に露出するようにして形成されて いる。また、 N+型高濃度不純物半導体領域 28は、 N型半導体基板 20の裏面 S2全 体にも達している。したがって、 N型半導体基板 20のうち、 P+型不純物半導体領域 1 1及び N+型高濃度不純物半導体領域 28の何れも形成されていない部分 20aが、 N 型半導体基板 20の側面 S4及び裏面 S2側から N+型高濃度不純物半導体領域 28に よって完全に囲まれている。
[0077] 図 29 図 31を参照しつつ、 N+型高濃度不純物半導体領域 28を形成する方法の 一例を示す。まず、 N型半導体基板 20を準備する。 N型半導体基板 20においては、 N+型高濃度不純物半導体層 41が、上面 S1側の一部分を残して裏面 S2から拡がつ ている。残された上面 S1側の一部分が、 N+型高濃度不純物半導体層 41よりも不純 物濃度が低レ、 N型不純物半導体層 42である（図 29)。次に、上面 S1側から N型不 純物を高濃度に拡散させることにより、 N+型高濃度不純物半導体領域 43を形成する (図 30)。そして、 N型不純物を更に深く拡散させることにより、この N+型高濃度不純 物半導体領域 43が N+型高濃度不純物半導体層 41まで達するようにする（図 31)。 以上より、 N+型高濃度不純物半導体層 41と N+型高濃度不純物半導体領域 43とから なる N+型高濃度不純物半導体領域 28が形成される。なお、図 31には、 P+型不純物 半導体領域 11及び凹部 12が形成される領域をそれぞれ破線 L4， L5によって示し ている。この方法によれば、 N+型高濃度不純物半導体領域 28の製造工程が簡略化 され、ひレ、ては裏面入射型ホトダイオード 2全体の製造工程が簡略化される。
[0078] 図 28に戻って、 N型半導体基板 20の上面 S1及び裏面 S2には、それぞれ絶縁膜 23及び絶縁膜 24が形成されている。また、絶縁膜 23には、開口 23a, 23bが形成さ れており、一方の開口 23aは P+型不純物半導体領域 11の部分に、他方の開口 23b は N+型高濃度不純物半導体領域 28の部分に設けられている。
[0079] 絶縁膜 23上の開口 23a, 23bを含む領域には、それぞれアノード電極 25及びカソ ード電極 26が形成されている。これらの電極 25, 26は、それぞれ開口 23a, 23bを 充填するように設けられている。これにより、開口 23aを通してアノード電極 25が P+型 不純物半導体領域 11と、開口 23bを通して力ソード電極 26が N+型高濃度不純物半 導体領域 28とそれぞれ直接に接続されてレ、る。
[0080] さらに、裏面入射型ホトダイオード 2は、パッシベーシヨン膜 31、支持膜 32、充填電 極 33a, 33b、 UBM34a, 34b、及びノ ンプ 35a， 35bを備えてレヽる。パッシベ一ショ ン膜 31は、 N型半導体基板 20の上面 S1上において、絶縁膜 23、アノード電極 25 及び力ソード電極 26を覆うように設けられている。パッシベーシヨン膜 31上には、支 持膜 32が形成されている。また、充填電極 33a， 33bは、パッシベーシヨン膜 31及び 支持膜 32を貫通して、それぞれアノード電極 25及び力ソード電極 26から支持膜 32 表面まで延びている。充填電極 33a, 33bの支持膜 32表面に露出する部分には、 U BM34a, 34b力 S形成されてレヽる。 UBM34a， 34bの充填電極 33a， 33bと反対佃 Jの 面上には、バンプ 35a， 35bが形成されている。
[0081] 裏面入射型ホトダイオード 2の効果について説明する。裏面入射型ホトダイオード 2 においては、窓板 13が N型半導体基板 20の外縁部 14に接合されている。これによ り、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面 入射型ホトダイオード 2を得ることができる。それゆえ、パッケージが充分に小さい裏 面入射型ホトダイオード 2が実現されてレ、る。
[0082] さらに、裏面入射型ホトダイオード 2においては、窓板 13の表面が被検出光の入射 面となる。窓板 13は樹脂に比して表面の平坦ィ匕が容易であるので、入射面における 被検出光の散乱が抑制される。これにより、高感度な光検出が可能な裏面入射型ホ トダイオード 2が実現されてレ、る。
[0083] また、裏面入射型ホトダイオード 2においては、 N+型高濃度不純物半導体領域 28 力 型半導体基板 20の側面 S4全体に露出するようにして形成されている。これによ り、 N型半導体基板 20の側面 S4付近で発生した喑電流やノイズを N+型高濃度不純 物半導体領域 28により抑制することができる。側面 S4は、ダイシングラインに当たる ため、ダイシング時に結晶欠陥が生じている可能性があるが、かかる結晶欠陥に起 因して発生する暗電流やノイズも N+型高濃度不純物半導体領域 28によって抑制さ れる。このため、裏面入射型ホトダイオード 2によれば、より高い SN比で検出信号を 得ること力 Sできる。
[0084] また、 N型半導体基板 20の一部分 20aが、 N型半導体基板 20の側面 S4及び裏面 S2側から N+型高濃度不純物半導体領域 28によって完全に囲まれている。これによ り、囲まれた部分 20aを I層とする PIN構造が実現されている。このため、裏面入射型 ホトダイオード 2は、このような PIN構造により、空乏層を厚くして光の吸収する長さを 増やすことによる感度増加と、空乏層が厚いことによる電気二重層の間隔が大きくな ることにより容量が低下して高速応答が可能となる。
[0085] 図 32は、本発明による裏面入射型光検出素子の第 3実施形態を示す平面図であ る。裏面入射型ホトダイオードアレイ 3は、縦横にそれぞれ 8歹 lj、全部で 64個の裏面 入射型ホトダイオードが格子状に配列されて成ってレ、る。これらのホトダイオードの配 列ピッチは、例えば lmmとされる。図 32は、裏面入射型ホトダイオードアレイ 3を裏 面側から見たときの様子を示している。各ホトダイオードにおいては、図 1の裏面入射 型ホトダイオード 1と同様に、裏面が窓板で覆われている。なお、図 32には、凹部が 形成されてレ、る部分を破線 L6で示してレ、る。
[0086] 図 33は、図 32に示す裏面入射型ホトダイオードアレイ 3の XX— XX線に沿った断面 図である。この断面図においては、図 32に示す 64個のホトダイオードのうち 2個のホ トダイオード Pl， P2が示されている。図 33に示すように、裏面入射型ホトダイオード アレイ 3は、 N型半導体基板 50、 P+型不純物半導体領域 51、凹部 52、及び窓板 53 を備えている。
[0087] N型半導体基板 50の上面 S1側における表層には、 P+型不純物半導体領域 51が 複数形成されている。これらの P+型不純物半導体領域 51は、ホトダイオード PI , P2 に対してそれぞれ設けられている。各 P+型不純物半導体領域 51の面積は、例えば 0 . 75 X 0. 75mm2である。 N型半導体基板 50の裏面 S2における P+型不純物半導体 領域 51に対向する領域には、凹部 52が形成されている。ここでは、 P+型不純物半導 体領域 51が複数設けられていることに伴い、凹部 52も複数形成されている。 P+型不 純物半導体領域 51及び凹部 52は、各ホトダイオード PI, P2に一対ずつ設けられて いる。また、凹部 52の外縁部 54には、樹脂層 55を介して窓板 53が接合されている。
[0088] また、裏面入射型ホトダイオードアレイ 3は、 N+型高濃度不純物半導体層 61、 N+型 高濃度不純物半導体領域 62、絶縁膜 63, 64、アノード電極 65、及び力ソード電極 6 6を備えている。 N+型高濃度不純物半導体層 61は、 N型半導体基板 50の裏面 S2 側の表層全体に形成されている。 N+型高濃度不純物半導体領域 62は、 N型半導体 基板 50の上面 S1側における表層に形成されている。この N+型高濃度不純物半導 体領域 62は、各ホトダイオードを構成する P+型不純物半導体領域 51を取り囲むよう に設けることが望ましい。
[0089] N型半導体基板 50の上面 S1及び裏面 S2上には、それぞれ絶縁膜 63及び絶縁 膜 64が形成されている。絶縁膜 63には、開口 63a, 63bが形成されており、一方の 開口 63aは P+型不純物半導体領域 51の部分に、他方の開口 63bは N+型高濃度不 純物半導体領域 62の部分に設けられてレ、る。
[0090] 絶縁膜 63上の開口 63a， 63bを含む領域には、それぞれアノード電極 65及びカソ ード電極 66が形成されている。アノード電極 65及び力ソード電極 66は、各ホトダイォ ード PI, P2に 1組ずつ設けられている。また、これらの電極 65, 66は、それぞれ開 口 63a, 63bを充填するように設けられている。これにより、開口 63aを通してアノード 電極 65が P+型不純物半導体領域 51と、開口 63bを通して力ソード電極 66が N+型高 濃度不純物半導体領域 62とそれぞれ直接に接続されている。
[0091] さらに、裏面入射型ホトダイオードアレイ 3は、パッシベーシヨン膜 71、支持膜 72、 充填電極 73a, 73b、 UBM74a, 74b,及びノ ンプ 75a， 75bを備えてレヽる。パッシ ベーシヨン膜 71は、 N型半導体基板 50の上面 S1上において、絶縁膜 63、アノード 電極 65及び力ソード電極 66を覆うように設けられている。パッシベーシヨン膜 71上に は、支持膜 72が形成されている。また、充填電極 73a, 73bは、パッシベーシヨン膜 7 1及び支持膜 72を貫通して、それぞれアノード電極 65及び力ソード電極 66から支持 膜 72表面まで延びている。充填電極 73a, 73bの支持膜 72表面に露出する部分に は、 UBM74a, 74b力 S形成されてレヽる。 UBM74a, 74bの充填電極 73a, 73bと反 対側の面上には、バンプ 75a, 75bが形成されている。
[0092] 裏面入射型ホトダイオードアレイ 3の効果について説明する。裏面入射型ホトダイォ 一ドアレイ 3においては、窓板 53が N型半導体基板 50の外縁部 54に接合されてい る。これにより、セラミックパッケージ等の外部パッケージが不要となるため、アレイ周 辺部に余分な部分のないアレイサイズぴったりの裏面入射型ホトダイオードアレイ 3を 得ることができる。それゆえ、パッケージが充分に小さい裏面入射型ホトダイオードァ レイ 3が実現されている。
[0093] さらに、裏面入射型ホトダイオードアレイ 3においては、窓板 53の表面が被検出光 の入射面となる。窓板 53は樹脂に比して表面の平坦ィ匕が容易であるので、入射面に おける被検出光の散乱が抑制される。これにより、高感度な光検出が可能な裏面入 射型ホトダイオードアレイ 3が実現されてレ、る。
[0094] また、 N型半導体基板 50の上面 S1側の表層における複数の領域に P+型不純物半 導体領域 51が形成されるとともに、裏面 S2におけるそれぞれの P+型不純物半導体 領域 51に対向する領域に凹部 52が形成されることにより、複数のホトダイオードが構 成されている。このため、裏面入射型ホトダイオードアレイ 3は、各ホトダイオードが 1 画素に対応するイメージセンサ等に好適に用いることができる。
[0095] 図 34は、図 33の裏面入射型ホトダイオードアレイ 3の変形例を示す断面図である。 裏面入射型ホトダイオードアレイ 3aは、外縁部 54の一部にのみ樹脂層 55が設けら れている点で、図 33の裏面入射型ホトダイオードアレイ 3と相違する。裏面入射型ホ トダイオードアレイ 3aのその他の構成については、裏面入射型ホトダイオードアレイ 3 と同様である。すなわち、図 34の断面図においては、両端の外縁部 54と窓板 53との 間にのみ樹脂層 55が設けられており、中央の外縁部 54と窓板 53との間には樹脂層 55が設けられていなレ、。これは、図 32の平面図において、破線 L6で示す 64個の凹 部を、互いに最近接する 4個（縦横 2個ずつ）の凹部からなる組に分けて考え、各組 の周囲の外縁部 54と窓板 53との間にのみ樹脂層 55を設けたものである。このように 、外縁部 54の一部にのみ樹脂層 55を設けることにより、窓板 53と外縁部 54とを接合 する工程を簡略化することができ、ひレ、ては裏面入射型ホトダイオードアレイ 3全体の 製造工程を簡略化することができる。
[0096] 図 35は、本発明による裏面入射型光検出素子の第 4実施形態を示す断面図であ る。裏面入射型ホトダイオード 4は、 N型半導体基板 10、 P+型不純物半導体領域 11 、凹部 12、及び窓板 13を備えている。 N型半導体基板 10の上面 S1側における表層 の一部には、 P+型不純物半導体領域 11が形成されている。 N型半導体基板 20の裏 面 S2における P+型不純物半導体領域 11に対向する領域には、凹部 12が形成され ている。また、凹部 12の外縁部 14には、窓板 13が接合されている。本実施形態にお いて、窓板 13は光透過性部材からなるとともに、窓板 13と外縁部 14との接合は陽極 接合により行われている。窓板 13の光透過性部材としては、パイレックス（登録商標） ガラス又はコバールガラス等、アルカリ金属を含むガラスを用いることが好ましい。例 えば、コーユング社の # 7740等のアルカリ金属を含む硼硅酸ガラスは、窓板 13の材 料として好適である。このコーユング社の # 7740は、熱膨張係数が 3. 4 X 10 °C であり、シリコンの熱膨張係数（3 X 10— 6/°C)と略一致している。また、窓板 13の厚さ は、 0. 5mm以上 lmm以下であることが好適である。
[0097] また、裏面入射型ホトダイオード 4は、 N+型高濃度不純物半導体層 21、 N+型高濃 度不純物半導体領域 22、絶縁膜 23, 24、アノード電極 25、及び力ソード電極 26を 備えている。 N+型高濃度不純物半導体層 21は、 N型半導体基板 10の裏面 S2側の 表層全体に形成されている。 N+型高濃度不純物半導体領域 22は、 N型半導体基板 10の上面 SI側における表層に、 P+型不純物半導体領域 11と所定の距離を隔てて 形成されている。絶縁膜 23及び絶縁膜 24は、それぞれ N型半導体基板 10の上面 S 1及び裏面 S2上に形成されている。絶縁膜 23には、開口 23a， 23bが形成されてい る。本実施形態において、絶縁膜 24は、凹部 12上にのみ形成されており、窓板 13と の接合部となる外縁部 14上には形成されてレ、なレ、。
[0098] 絶縁膜 23上の開口 23a， 23bを含む領域には、それぞれアノード電極 25及びカソ ード電極 26が形成されている。これらの電極 25， 26は、それぞれ開口 23a， 23bを 充填するように設けられている。これにより、開口 23aを通してアノード電極 25が P+型 不純物半導体領域 11と、開口 23bを通して力ソード電極 26が N+型高濃度不純物半 導体領域 28とそれぞれ直接に接続されてレ、る。
[0099] さらに、裏面入射型ホトダイオード 4は、パッシベーシヨン膜 31、支持膜 32、充填電 極 33a, 33b、 UBM34a, 34b、及びノ ンプ 35a, 35bを備; てレヽる。ノ ッシベーショ ン膜 31は、 N型半導体基板 20の上面 S1上において、絶縁膜 23、アノード電極 25 及び力ソード電極 26を覆うように設けられている。パッシベーシヨン膜 31上には、支 持膜 32が形成されている。また、充填電極 33a, 33bは、パッシベーシヨン膜 31及び 支持膜 32を貫通して、それぞれアノード電極 25及び力ソード電極 26から支持膜 32 表面まで延びている。充填電極 33a, 33bの支持膜 32表面に露出する部分には、 U BM34a, 34b力 S形成されてレヽる。 UBM34a， 34bの充填電極 33a， 33bと反対佃 Jの 面上には、バンプ 35a， 35bが形成されている。
[0100] 裏面入射型ホトダイオード 4の効果について説明する。裏面入射型ホトダイオード 4 においては、窓板 13が N型半導体基板 10の外縁部 14に接合されている。これによ り、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面 入射型ホトダイオード 4を得ることができる。それゆえ、パッケージが充分に小さい裏 面入射型ホトダイオード 4が実現されてレ、る。
[0101] さらに、裏面入射型ホトダイオード 4においては、窓板 13の表面が被検出光の入射 面となる。窓板 13は樹脂に比して表面の平坦ィ匕が容易であるので、入射面における 被検出光の散乱が抑制される。これにより、高感度な光検出が可能な裏面入射型ホ トダイオード 4が実現されてレ、る。 [0102] さらに、ガラスからなる窓板 13と外縁部 14との接合を陽極接合によって行っている 。これにより、窓板 13と外縁部 14との界面において、両者を強固に接合することがで きる。また、陽極接合によれば、 N型半導体基板 10の裏面 S2を気密封止（ハーメチ ックシール)することができるので、裏面入射型ホトダイオード 4の信頼性が一層向上 する。さらに、乾燥窒素等の乾燥不活性ガス中あるいは真空雰囲気中で陽極接合す ることで、信頼性が一層向上する。
[0103] また、裏面入射型ホトダイオード 4は、窓板 13と外縁部 14との接合が陽極接合によ つて行われているため、被検出光が UV光の場合にも好適に用いることができる。す なわち、窓板 13と外縁部 14との接合に樹脂を用いて行った場合、 UV光の照射によ り樹脂からガスが発生する (脱ガス反応）可能性がある。その場合、ガスが窓板 13や 凹部 12に付着して固化することにより、被検出光の入射が妨げられ、裏面入射型ホト ダイオード 4の感度劣化につながるおそれがある。これに対して、裏面入射型ホトダイ オード 4においては、陽極接合により窓板 13と外縁部 14とが接合されているため、被 検出光が UV光の場合であっても、脱ガス反応による感度劣化のおそれがない。
[0104] また、窓板 13の光透過性部材として、パイレックスガラス又はコバールガラス等のァ ルカリ金属を含むガラスを用いた場合、窓板 13と外縁部 14との接合強度が一層向 上する。
[0105] 図 36 図 46を参照しつつ、図 35に示す裏面入射型ホトダイオード 4の製造方法の 一例を説明する。 N型半導体基板 10を準備し、この N型半導体基板 10に N+型高濃 度不純物半導体領域 22、 P+型不純物半導体領域 11及び凹部 12を形成するととも に、上面 S1及び裏面 S2上にそれぞれ絶縁膜 23, 24を形成する。ここまでの工程は 、図 3 図 6並びに図 7及び図 8に示す製造方法と同様である（図 36)。本製造方法 においては、さらに、外縁部 14上の絶縁膜 24をエッチングにより除去する（図 37)。 次に、外縁部 14にガラスからなる窓板 13を当接させた状態で、窓板 13と外縁部 14 とを陽極接合により接合させる（窓板接合工程)。陽極接合における処理条件は、例 えば、大気雰囲気、 N雰囲気、又は真空雰囲気で、温度 150— 500°C、電圧 200
2
1000V程度である（図 38)。
[0106] 次に、絶縁膜 23にコンタクトホールを形成して、上面 S1にアルミニウムを堆積させ てから所定のパターユングを施すことにより、アノード電極 25及び力ソード電極 26を 形成する（図 39)。アノード電極 25及び力ソード電極 26が形成された N型半導体基 板 10の上面 S1上に、パッシベーシヨン膜 31をプラズマ CVD法等により堆積させる。 また、パッシベーシヨン膜 31におけるバンプ 35a， 35bに対応する部分に貫通孔 31a を形成する（図 40)。さらに、上面 S1上に支持膜 32を形成するとともに、パッシベー シヨン膜 31の貫通孔 31aに対応する部分に貫通孔 32aを形成する。 （図 41)。
[0107] 次に、貫通孔 31a及び貫通孔 32aを充填するように、上面 S1上に導電性部材 33を 堆積させる。アノード電極 25及び力ソード電極 26上には、導電性部材 33との接合を 良好にするための仲介金属（図示せず）が設けられている（図 42)。さらに、導電性部 材 33の表面を研磨することにより、支持膜 32上に堆積された導電性部材 33を除去 する。これにより、充填電極 33a, 33bが形成される（図 43)。なお、図示しないが、充 填する代わりに、貫通孔 31a及び貫通孔 32aの側壁を覆うように薄膜電極 (膜厚は、 例えば 0. 5— lO x m程度、好ましくは Ι μ ΐη程度）を形成してもよい。その場合には、 研磨工程を省略することができる。また、上面 S1上の充填電極 33a, 33b上に、それ ぞれ UBM34a, 34bを無電解メツキにより形成する。さらに、 UBM34a, 34b上に、 バンプ 35a, 35bを印刷又はボール搭載法、転写法等により形成する（図 44)。
[0108] 最後に、個片化された裏面入射型ホトダイオード 4を得るために、図 45に一点鎖線 L1で示す線に沿ってダイシングを行う（ダイシング工程)。これにより、図 45に示すゥ ェハは個片化され、裏面入射型ホトダイオード 4を得る（図 46)。
[0109] 図 36 図 46に示す製造方法によれば、窓板接合工程（図 38参照）において窓板
13を N型半導体基板 10の外縁部 14に接合している。これにより、セラミックパッケ一 ジ等の外部パッケージが不要となるため、チップサイズの裏面入射型ホトダイオード 4 を得ることができる。したがって、本製造方法によれば、パッケージが充分に小さい裏 面入射型ホトダイオード 4が実現される。また、裏面入射型ホトダイオード 4をセラミツ クパッケージ等に実装する工程が不要であるため、裏面入射型ホトダイオード 4全体 の製造工程が簡略化されている。
[0110] さらに、窓板 13と外縁部 14との接合を陽極接合によって行っている。これにより、窓 板 13と外縁部 14との界面において、両者を強固に接合することができる。また、陽極 接合によれば、 N型半導体基板 20の裏面 S2を気密封止することができるので、裏面 入射型ホトダイオード 4の信頼性が一層向上する。
[0111] また、図 37に示す工程において、外縁部 14上の絶縁膜 24を除去していることによ り、陽極接合による窓板 13と外縁部 14との接合強度が向上している。なお、外縁部 1 4上の絶縁膜 24を除去することは必須ではなぐ外縁部 14上に絶縁膜 24が形成さ れていても、窓板 13と外縁部 14とを陽極接合により接合することができる。ただし、こ の場合には、外縁部 14上の絶縁膜 24の厚さは、薄い（例えば 0. l z m以下）ことが 望ましい。
[0112] また、窓板接合工程にぉレ、て、陽極接合を乾燥 N雰囲気等の乾燥不活性ガス又 は真空雰囲気で行った場合、凹部 12と窓板 13とで挟まれる領域が N封じ又は真空 封じされることになる。したがって、この場合には、裏面入射型ホトダイオード 4の信頼 性がより一層向上する。
[0113] 図 47は、本発明による裏面入射型光検出素子の第 5実施形態を示す断面図であ る。裏面入射型ホトダイオード 5は、 N型半導体基板 10、 P+型不純物半導体領域 11 、凹部 12、及び窓板 13を備えている。 N型半導体基板 10の上面 S1側における表層 の一部には、 P+型不純物半導体領域 11が形成されている。 N型半導体基板 10の裏 面 S2における P+型不純物半導体領域 11に対向する領域には、凹部 12が形成され ている。また、凹部 12の外縁部 14には、窓板 13が接合されている。本実施形態にお いて、窓板 13は石英からなるとともに、窓板 13と外縁部 14との接合は陽極接合によ り行われている。また、窓板 13と外縁部 14とは、両者の間に設けられたパイレックス ガラス 16を介して接合されている。パイレックスガラス 16は、アルカリ金属を含むがラ スであり、窓板 13上に形成されている。具体的には、パイレックスガラス 16は、窓板 1 3における外縁部 14に対応する位置に予め形成されたものである。パイレックスガラ ス 16の厚さは、例えば 0. 1 10 x m程度である。なお、窓板 13と外縁部 14との間の ガラスは、パイレックスガラスに限らず、アルカリ金属を含むガラスであってもよい。
[0114] また、裏面入射型ホトダイオード 5は、 N+型高濃度不純物半導体層 21、 N+型高濃 度不純物半導体領域 22、絶縁膜 23, 24、アノード電極 25、及び力ソード電極 26を 備えている。 N+型高濃度不純物半導体層 21は、 N型半導体基板 10の裏面 S2側の 表層全体に形成されている。 N+型高濃度不純物半導体領域 22は、 N型半導体基板 10の上面 S1側における表層に、 P+型不純物半導体領域 11と所定の距離を隔てて 形成されている。絶縁膜 23及び絶縁膜 24は、それぞれ N型半導体基板 10の上面 S 1及び裏面 S2上に形成されている。絶縁膜 23には、開口 23a， 23bが形成されてい る。絶縁膜 23上の開口 23a， 23bを含む領域には、それぞれアノード電極 25及び力 ソード電極 26が形成されている。
[0115] さらに、裏面入射型ホトダイオード 5は、パッシベーシヨン膜 31、支持膜 32、充填電 極 33a, 33b、 UBM34a, 34b、及びノ ンプ 35a, 35bを備; てレヽる。ノ ッシベーショ ン膜 31は、 N型半導体基板 10の上面 S1上において、絶縁膜 23、アノード電極 25 及び力ソード電極 26を覆うように設けられている。パッシベーシヨン膜 31上には、支 持膜 32が形成されている。また、充填電極 33a, 33bは、パッシベーシヨン膜 31及び 支持膜 32を貫通して、それぞれアノード電極 25及び力ソード電極 26から支持膜 32 表面まで延びている。充填電極 33a, 33bの支持膜 32表面に露出する部分には、 U BM34a, 34bが形成されている。 UBM34a, 34bの充填電極 33a, 33bと反対側の 面上には、バンプ 35a, 35bが形成されている。
[0116] 裏面入射型ホトダイオード 5の効果について説明する。裏面入射型ホトダイオード 5 においては、窓板 13が N型半導体基板 20の外縁部 14に接合されている。これによ り、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面 入射型ホトダイオード 5を得ることができる。それゆえ、パッケージが充分に小さい裏 面入射型ホトダイオード 5が実現されてレ、る。
[0117] さらに、裏面入射型ホトダイオード 5においては、窓板 13の表面が被検出光の入射 面となる。窓板 13は樹脂に比して表面の平坦ィ匕が容易であるので、入射面における 被検出光の散乱が抑制される。これにより、高感度な光検出が可能な裏面入射型ホ トダイオード 5が実現されている。
[0118] また、窓板 13のガラスとして石英を用いている。石英は、可視光に対する透過率が コバールガラス或いはパイレックス等に比しても特に高いため、裏面入射型ホトダイ オード 5の感度向上に非常に貢献している。さらに、石英は、 UV光に対しても非常に 高い透過率をもっため、裏面入射型ホトダイオード 5は、被検出光が UV光の場合に も高感度な光検出が可能である。
[0119] また、窓板 13と外縁部 14との間にアルカリ金属を含むガラスが設けられていること は、アルカリ金属を含まない石英からなる窓板 13と外縁部 14との間における良好な 陽極接合を可能にしている。また、陽極接合によれば、 N型半導体基板 10の裏面 S 2を気密封止（ハーメチックシール）することができるので、裏面入射型ホトダイオード 5の信頼性が一層向上する。さらに、乾燥窒素等の乾燥不活性ガス中あるいは真空 雰囲気中で陽極接合することで、信頼性が一層向上する。
[0120] 図 48—図 57を参照しつつ、図 47に示す裏面入射型ホトダイオード 5の製造方法の 一例を説明する。 N型半導体基板 10を準備し、この N型半導体基板 10に N+型高濃 度不純物半導体領域 22、 P+型不純物半導体領域 11及び凹部 12を形成するととも に、上面 S1及び裏面 S2上にそれぞれ絶縁膜 23, 24を形成する。ここまでの工程は 、図 3—図 6並びに図 7及び図 8に示す製造方法と同様である（図 48)。
[0121] 次に、外縁部 14に石英からなる窓板 13を当接させた状態で、窓板 13と外縁部 14 とを陽極接合により接合させる（窓板接合工程)。この接合は、窓板 13における外縁 部 14に対応する位置にパイレックスガラス 16を蒸着又はスパッタ等により予め形成し ておくことにより、このパイレックスガラス 16を介して行う。パイレックスガラス 16を窓板 13における外縁部 14に対応する位置にのみ形成するには、例えば、窓板 13の一面 全体にパイレックスガラス 16を形成した後、パターユングすることにより窓板 13におけ る外縁部 14に対応する位置に形成されたパイレックスガラス 16のみ残せばょレ、（図 4 9)。なお、窓板 13と外縁部 14を接続するパイレックスガラス 16は、蒸着ゃスパッタ膜 の他に予め外縁部 14に対応する形状に加工された板状のものを用意し、窓板 13と 外縁部 14の間に介在させてもよい。また、上面 S1にアルミニウムを堆積させてから所 定のパターユングを施すことにより、アノード電極 25及び力ソード電極 26を形成する (図 50)。
[0122] 次に、アノード電極 25及び力ソード電極 26が形成された N型半導体基板 10の上 面 S1上に、ノ ッシベーシヨン膜 31をプラズマ CVD法等により堆積させる。また、パッ シベーシヨン膜 31におけるバンプ 35a, 35bに対応する部分に貫通孔 31aを形成す る（図 51)。さらに、上面 S1上に支持膜 32を形成するとともに、パッシベーシヨン膜 3 1の貫通孔 31aに対応する部分に貫通孔 32aを形成する。 （図 52)。また、貫通孔 31 a及び貫通孔 32aを充填するように、上面 S1上に導電性部材 33を堆積させる。ァノ ード電極 25及び力ソード電極 26上には、導電性部材 33との接合を良好にするため の仲介金属（図示せず）が設けられてレ、る（図 53)。
[0123] 次に、導電性部材 33の表面を研磨することにより、支持膜 32上に堆積された導電 性部材 33を除去する。これにより、充填電極 33a， 33bが形成される（図 54)。なお、 図示しないが、充填する代わりに、貫通孔 31a及び貫通孔 32aの側壁を覆うように薄 膜電極 (膜厚は、例えば 0. 5— 10 μ m程度、好ましくは 1 μ m程度）を形成してもよい 。その場合には、研磨工程を省略することができる。また、上面 S1上の充填電極 33a , 33b上に、それぞれ UBM34a, 34bを無電解メツキにより形成する。さらに、 UBM 34a, 34b上に、バンプ 35a, 35bを印刷又はボール搭載法により形成する（図 55)。
[0124] 最後に、個片化された裏面入射型ホトダイオード 5を得るために、図 56に一点鎖線 L1で示す線に沿ってダイシングを行う（ダイシング工程)。これにより、図 56に示すゥ ェハは個片化され、裏面入射型ホトダイオード 5を得る（図 57)。
[0125] 図 48—図 57に示す製造方法によれば、窓板接合工程（図 49参照）において窓板
13を N型半導体基板 10の外縁部 14に接合している。これにより、セラミックパッケ一 ジ等の外部パッケージが不要となるため、チップサイズの裏面入射型ホトダイオード 5 を得ることができる。したがって、本製造方法によれば、パッケージが充分に小さい裏 面入射型ホトダイオード 5が実現される。また、裏面入射型ホトダイオード 5をセラミツ クパッケージ等に実装する工程が不要であるため、裏面入射型ホトダイオード 5全体 の製造工程が簡略化されている。
[0126] また、窓板 13のガラスとして石英を用いている。石英は、可視光に対する透過率が コバールガラス或いはパイレックスに比しても特に高いため、裏面入射型ホトダイォ ード 5の感度向上に非常に貢献している。さらに、石英は UV光の波長に対しても非 常に高い透過率をもっため、本製造方法によれば、被検出光が UV光の場合にも高 感度な光検出が可能な裏面入射型ホトダイオード 5を得ることができる。
[0127] また、窓板 13と外縁部 14との接合にアルカリ金属を含むガラスを介して行っている ことは、アルカリ金属を含まないような石英からなる窓板 13と外縁部 14との間におけ る良好な陽極接合を可能にしている。また、窓板 13と外縁部 14との接合にアルカリ 金属を含むガラスの代わりに金属層を設けることで同様の効果が得られる場合がある
[0128] 図 58は、本発明による裏面入射型光検出素子の第 6実施形態を示す断面図であ る。裏面入射型ホトダイオード 6は、 N型半導体基板 10、 P+型不純物半導体領域 11 、凹部 12、及び窓板 13を備えている。 N型半導体基板 10の上面 S1側における表層 の一部には、 P+型不純物半導体領域 11が形成されている。 N型半導体基板 10の裏 面 S2における P+型不純物半導体領域 11に対向する領域には、凹部 12が形成され ている。また、凹部 12の外縁部 14には、窓板 13が接合されている。本実施形態にお いて、窓板 13と外縁部 14との接合は、金属層 17a, 17b及び仲介金属層 18を介し て行われている。すなわち、窓板 13と外縁部 14との間には、金属層 17a、仲介金属 層 18、及び金属層 17bが、外縁部 14側から順に設けられている。金属層 17a, 17b の金属としては、例えば Al、 Cu、 Au、 Ni、 Ti、 Pt、 W、 In、若しくは Sn等、又はこれ らの金属の積層膜或いは合金を用いることができる。また、仲介金属層 18の金属とし ては、例えば Sn、 SnPb、 SnAg、 AuSn、 Al、 In等からなる金属半田を用いることが できる。
[0129] また、裏面入射型ホトダイオード 6は、 N+型高濃度不純物半導体層 21、 N+型高濃 度不純物半導体領域 22、絶縁膜 23, 24、アノード電極 25、及び力ソード電極 26を 備えている。 N+型高濃度不純物半導体層 21は、 N型半導体基板 10の裏面 S2側の 表層全体に形成されている。 N+型高濃度不純物半導体領域 22は、 N型半導体基板 10の上面 S1側における表層に、 P+型不純物半導体領域 11と所定の距離を隔てて 形成されている。絶縁膜 23及び絶縁膜 24は、それぞれ N型半導体基板 10の上面 S 1及び裏面 S2上に形成されている。絶縁膜 23には、開口 23a， 23bが形成されてい る。絶縁膜 23上の開口 23a， 23bを含む領域には、それぞれアノード電極 25及び力 ソード電極 26が形成されている。
[0130] さらに、裏面入射型ホトダイオード 6は、パッシベーシヨン膜 31、支持膜 32、充填電 極 33a, 33b、 UBM34a, 34b、及びノ ンプ 35a， 35bを備えてレヽる。パッシベ一ショ ン膜 31は、 N型半導体基板 10の上面 S1上において、絶縁膜 23、アノード電極 25 及び力ソード電極 26を覆うように設けられている。パッシベーシヨン膜 31上には、支 持膜 32が形成されている。また、充填電極 33a， 33bは、パッシベーシヨン膜 31及び 支持膜 32を貫通して、それぞれアノード電極 25及び力ソード電極 26から支持膜 32 表面まで延びている。充填電極 33a, 33bの支持膜 32表面に露出する部分には、 U BM34a, 34b力 S形成されてレヽる。 UBM34a， 34bの充填電極 33a， 33bと反対佃 Jの 面上には、バンプ 35a， 35bが形成されている。
[0131] 裏面入射型ホトダイオード 6の効果について説明する。裏面入射型ホトダイオード 6 においては、窓板 13が N型半導体基板 20の外縁部 14に接合されている。これによ り、セラミックパッケージ等の外部パッケージが不要となるため、チップサイズの裏面 入射型ホトダイオード 6を得ることができる。それゆえ、パッケージが充分に小さい裏 面入射型ホトダイオード 6が実現されてレ、る。
[0132] さらに、裏面入射型ホトダイオード 6においては、窓板 13の表面が被検出光の入射 面となる。窓板 13は樹脂に比して表面の平坦ィ匕が容易であるので、入射面における 被検出光の散乱が抑制される。これにより、高感度な光検出が可能な裏面入射型ホ トダイオード 6が実現されてレ、る。
[0133] さらに、窓板 13と外縁部 14との間に金属層 17a, 17b及び仲介金属層 18が設けら れている。これにより、窓板 13と外縁部 14とは、金属接合により強固に接合される。ま た、金属接合によれば、 N型半導体基板 20の裏面 S2を気密封止（ハーメチックシー ル)することができるので、裏面入射型ホトダイオード 6の信頼性が一層向上する。さ らに、乾燥窒素等の乾燥不活性ガス中あるいは真空雰囲気中で陽極接合することで 、信頼性がより一層向上する。なお、仲介金属層 18を設けることなぐ金属層 17aと 金属層 17bとが直接接合されてレ、てもよレ、。
[0134] また、裏面入射型ホトダイオード 4は、窓板 13と外縁部 14との接合が金属接合によ つて行われているため、被検出光が UV光の場合にも好適に用いることができる。
[0135] 図 59 図 68を参照しつつ、図 58に示す裏面入射型ホトダイオード 6の製造方法の 一例を説明する。 N型半導体基板 10を準備し、この N型半導体基板 10に N+型高濃 度不純物半導体領域 22、 P+型不純物半導体領域 11及び凹部 12を形成するととも に、上面 S1及び裏面 S2上にそれぞれ絶縁膜 23, 24を形成する。ここまでの工程は 、図 3 図 6並びに図 7及び図 8に示す製造方法と同様である。また、絶縁膜 23に電 極のためのコンタクトホールを形成する（図 59)。次に、上面 S1にアルミニウムを堆積 させてから所定のパターユングを施すことにより、アノード電極 25及び力ソード電極 2 6を形成する。さらに、外縁部 14上に金属層 17aを形成する（図 60)。また、アノード 電極 25及び力ソード電極 26が形成された N型半導体基板 10の上面 S1上に、パッ シベーシヨン膜 31をプラズマ CVD法等により堆積させる。また、パッシベーシヨン膜 3 1におけるバンプ 35a, 35bに対応する部分に貫通孔 31aを形成する（図 61)。なお、 ノ^シベーシヨン膜 31を形成した後に金属層 17aを形成することとしてもよい。
[0136] 次に、上面 S1上に支持膜 32を形成するとともに、パッシベーシヨン膜 31の貫通孔 31aに対応する部分に貫通孔 32aを形成する。 （図 62)。また、貫通孔 31a及び貫通 孔 32aを充填するように、上面 S1上に導電性部材 33を堆積させる。アノード電極 25 及び力ソード電極 26上には、導電性部材 33との接合を良好にするための仲介金属（ 図示せず）が設けられている（図 63)。さらに、導電性部材 33の表面を研磨すること により、支持膜 32上に堆積された導電性部材 33を除去する。これにより、充填電極 3 3a, 33bが形成される（図 64)。なお、図示しないが、充填する代わりに、貫通孔 31a 及び貫通孔 32aの側壁を覆うように薄膜電極（膜厚は、例えば 0. 5— ΙΟ μ ΐη程度、 好ましくは 1 μ m程度）を形成してもよい。その場合には、研磨工程を省略することが できる。
[0137] 次に、金属層 17aが形成された外縁部 14に窓板 13を当接させた状態で、窓板 13 と外縁部 14とを接合させる（窓板接合工程)。この接合は、窓板 13における外縁部 1 4に対応する位置に金属層 17bを予め形成しておき、外縁部 14の金属層 17aと窓板 13の金属層 17bとを仲介金属層 18を介して金属接合させることにより行う。なお、こ の金属接合は、乾燥 N雰囲気等の乾燥不活性ガス雰囲気または真空雰囲気で行う ことが好ましレ、（図 65)。さらに、上面 S1上の充填電極 33a， 33b上に、それぞれ UB M34a, 34bを無電解メツキにより形成する。さらに、 UBM34a， 34b上に、バンプ 35 a, 35bを印刷又はボール搭載法等により形成する（図 66)。
[0138] 最後に、個片化された裏面入射型ホトダイオード 6を得るために、図 67に一点鎖線 L1で示す線に沿ってダイシングを行う（ダイシング工程)。これにより、図 67に示すゥ ェハは個片化され、裏面入射型ホトダイオード 6を得る（図 68)。
[0139] 図 59 図 68に示す製造方法によれば、窓板接合工程（図 65参照）において窓板
13を N型半導体基板 10の外縁部 14に接合している。これにより、セラミックパッケ一 ジ等の外部パッケージが不要となるため、チップサイズの裏面入射型ホトダイオード 6 を得ることができる。したがって、本製造方法によれば、パッケージが充分に小さい裏 面入射型ホトダイオード 6が実現される。また、裏面入射型ホトダイオード 6をセラミツ クパッケージ等に実装する工程が不要であるため、裏面入射型ホトダイオード 6全体 の製造工程が簡略化されている。
[0140] さらに、外縁部 14及び窓板 13にそれぞれ金属層 17a, 17bを形成し、これらの金 属層 17a, 17bを介して窓板 13と外縁部 14との接合を行っている。これにより、窓板 13と外縁部 14とは、金属接合により強固に接合される。また、金属接合によれば、 N 型半導体基板 20の裏面 S2を気密封止（ハーメチックシール）することができるので、 裏面入射型ホトダイオード 6の信頼性が一層向上する。
[0141] 本発明による裏面入射型光検出素子は、上記実施形態に限定されるものではなく 、様々な変形が可能である。例えば、図 1の裏面入射型ホトダイオード 1において、 N 型半導体基板 10の代わりに P型半導体基板を用いてもよい。この場合には、不純物 半導体領域 11は N型、高濃度不純物半導体層 21及び高濃度不純物半導体領域 2 2は P型の導電型をもつようにする。
[0142] また、図 12において、 Cuからなる導電性部材 33を堆積させる例を示した力 Cuの 代わりに Niを用レ、、貫通孔 31a及び貫通孔 32aから露出するアノード電極 25及び力 ソード電極 26の表面に直接、 Niの無電解メツキを施してもよレ、。この場合、図 13にお レ、て説明した導電性部材 33表面を研磨する工程を省くことができる。
[0143] また、図 15 (こおレヽて fま、充填電極 33a, 33b上 ίこ UBM34a， 34b及びノ ンプ 35a ， 35bを形成する例を示した力 充填電極 33a, 33b自体をバンプとする方法もある。 すなわち、貫通孔 32aに充填電極 33a, 33bが充填された状態の支持膜 32 (図 14参 照）表面を、〇等を用いてドライエッチングする。これにより、充填電極 33a, 33bの一 部が支持膜 32表面から突出するので、この突出した部分をバンプとして用いればよ レ、。この場合、 UBM34a, 34bも形成する必要がない。あるいは、充填電極 33a, 33 bを形成する導電性部材として、導電性樹脂を用レ、てもよい。これによれば、印刷等 により貫通孔への電極充填作業を短時間で完了させることが可能となる。
[0144] また、図 25においては、窓板 13の 4角にそれぞれ切り欠き部 13aが形成されている 構成を示したが、窓板 13の 4角のうち少なくとも 1つの角に切り欠き部 13aが形成され ていればよい。この場合も、切り欠き部 13aが全く設けられていない場合に比してチッ ビングの発生確率を低減することができる。
[0145] また、図 29においては、 N+型高濃度不純物半導体領域と N+型高濃度不純物半導 体領域よりも不純物濃度が低レ、 N型不純物半導体領域とが貼り合わされた貼り合わ せウェハを N型半導体基板 20として用いてもよい。この場合、 N型半導体基板 20の 上面 S1側に N型不純物半導体層が、裏面 S 2側に N+型高濃度不純物半導体領域 が設けられる。
[0146] また、図 38に示す窓板接合工程は、ノ ッシベーシヨン膜 31を形成する工程（図 40 参照）の後に実行してもよい。或いは、この窓板接合工程は、導電性部材 33の表面 を研磨する工程（図 43参照）の後に実行してもよい。この場合、 N型半導体基板 10 における薄型化された部分が支持膜 32によって保護された状態で陽極接合を行うこ とができるため、陽極接合時に N型半導体基板 10に物理的ダメージが及ぶのを防ぐ こと力 Sできる。
[0147] また、図 49に示す窓板接合工程においては、 N型半導体基板 10の裏面 S2全体 に絶縁膜 24が形成された状態で陽極接合を行っているが、外縁部 14上の絶縁膜 2 4を除去することにより N型半導体基板 10の外縁部 14を露出させた状態で陽極接合 を行ってもよレ、。この場合、窓板 13と外縁部 14との接合強度が一層向上する。
[0148] また、図 49に示す窓板接合工程は、ノ ッシベーシヨン膜 31を形成する工程（図 51 参照）の後に実行してもよい。或いは、この窓板接合工程は、導電性部材 33の表面 を研磨する工程（図 54参照）の後に実行してもよい。この場合、 N型半導体基板 10 における薄型化された部分が支持膜 32によって保護された状態で陽極接合を行うこ とができるため、陽極接合時に N型半導体基板 10に物理的ダメージが及ぶのを防ぐ こと力 Sできる。
[0149] また、図 49においては、窓板 13における外縁部 14に対応する位置にのみパイレツ タスガラス 16を形成した力 薄レ、パイレックスガラスは光透過性を阻害しないため窓 板 13の一面全体にパイレックスガラス 16を形成してもよい。
[0150] また、図 65に示す窓板接合工程は、外縁部 14上に金属層 17aを形成する工程（ 図 60参照）の直後に実行してもよい。
産業上の利用可能性
[0151] 本発明によれば、パッケージを充分に小さくでき、且つ被検出光の散乱を抑制する ことができる裏面入射型光検出素子及びその製造方法が実現される。

Claims

請求の範囲
[1] 第 1導電型の半導体基板と、
前記半導体基板の第 1面側における表層に設けられ、第 2導電型の不純物半導体 領域と、
前記半導体基板の第 2面における前記不純物半導体領域に対向する領域に形成 され、被検出光が入射する凹部と、
前記凹部を覆うように該凹部の外縁部に接合され、前記被検出光を透過させる窓 板と、
を備えることを特徴とする裏面入射型光検出素子。
[2] 前記半導体基板の前記第 1面上に設けられ、前記半導体基板を支持する支持膜を 備えることを特徴とする請求項 1に記載の裏面入射型光検出素子。
[3] 前記支持膜を貫通するとともに、一端が前記不純物半導体領域と電気的に接続され た充填電極を備えることを特徴とする請求項 2に記載の裏面入射型光検出素子。
[4] 前記窓板は、光透過性部材からなり、陽極接合により前記外縁部に接合されている ことを特徴とする請求項 1一 3のいずれか一項に記載の裏面入射型光検出素子。
[5] 前記光透過性部材は石英であり、前記窓板は、アルカリ金属を含む部材を介して前 記外縁部に接合されていることを特徴とする請求項 4に記載の裏面入射型光検出素 子。
[6] 前記窓板は、金属層を介して前記外縁部に接合されていることを特徴とする請求項 1 一 5のいずれか一項に記載の裏面入射型光検出素子。
[7] 前記半導体基板の側面又は前記窓板の側面に、段差部が形成されていることを特 徴とする請求項 1一 6のいずれか一項に記載の裏面入射型光検出素子。
[8] 前記半導体基板の前記外縁部の前記第 2面側における表層に、前記第 1導電型の 不純物が高濃度に添加された高濃度不純物半導体層が設けられていることを特徴と する請求項 1一 7のいずれか一項に記載の裏面入射型光検出素子。
[9] 前記半導体基板の前記第 2面側における表層のうち、前記凹部の底面部分に、前記 第 1導電型の不純物が高濃度に添加された高濃度不純物半導体層が設けられてい ることを特徴とする請求項 1一 8のいずれか一項に記載の裏面入射型光検出素子。
[10] 前記半導体基板の側面全体に、前記第 1導電型の不純物が高濃度に添加された高 濃度不純物半導体領域が露出していることを特徴とする請求項 1一 9のいずれか一 項に記載の裏面入射型光検出素子。
[11] 前記窓板は、その厚さ方向に垂直な面での断面形状が、少なくとも 1つの角が切り欠 かれた四角形であることを特徴とする請求項 1一 10のいずれか一項に記載の裏面入 射型光検出素子。
[12] 第 1導電型の半導体基板の第 1面側における表層に、第 2導電型の不純物半導体 領域を形成する不純物半導体領域形成工程と、
前記半導体基板の第 2面における前記不純物半導体領域に対向する領域に、被 検出光が入射する凹部を形成する凹部形成工程と、
前記被検出光を透過させる窓板を、前記凹部を覆うように該凹部の外縁部に接合 する窓板接合工程と、
を備えることを特徴とする裏面入射型光検出素子の製造方法。
[13] 前記窓板は光透過性部材からなり、
前記窓板接合工程においては、前記窓板を、陽極接合により前記外縁部に接合す ることを特徴とする請求項 12に記載の裏面入射型光検出素子の製造方法。
[14] 前記窓板接合工程においては、前記窓板を、金属層を介して前記外縁部に接合す ることを特徴とする請求項 12に記載の裏面入射型光検出素子の製造方法。
[15] 前記不純物半導体領域形成工程においては、前記不純物半導体領域を複数形成 し、
前記凹部形成工程においては、複数の前記不純物半導体領域のそれぞれに対し て前記凹部を形成し、
前記窓板接合工程においては、前記窓板を、複数の前記凹部を覆うように前記外 縁部に接合し、
前記不純物半導体領域と該不純物半導体領域に対向する前記凹部とからなる複 数の対が一対ずつに分割されるように、前記半導体基板の前記第 1面から前記窓板 の表面までを複数の段階に分けてダイシングするダイシング工程を備えることを特徴 とする請求項 12— 14のいずれか一項に記載の裏面入射型光検出素子の製造方法
IP
ZO^OlO/tOOZdT/lDd SOOllO/SOOZ OAV
PCT/JP2004/010503 2003-07-29 2004-07-23 裏面入射型光検出素子及びその製造方法 WO2005011005A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP04770896A EP1653521A4 (en) 2003-07-29 2004-07-23 BACKLIGHT PHOTODETECTOR AND METHOD FOR MANUFACTURING THE SAME
CN2004800220862A CN1830095B (zh) 2003-07-29 2004-07-23 背面入射型光检测部件及其制造方法
US10/565,942 US7560790B2 (en) 2003-07-29 2004-07-23 Backside-illuminated photodetector
IL173375A IL173375A0 (en) 2003-07-29 2006-01-26 Back illuminated photodetector and method for manufacturing same
US12/453,232 US7964898B2 (en) 2003-07-29 2009-05-04 Back illuminated photodetector

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-282164 2003-07-29
JP2003282164A JP4499386B2 (ja) 2003-07-29 2003-07-29 裏面入射型光検出素子の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10/565,942 A-371-Of-International US7560790B2 (en) 2003-07-29 2004-07-23 Backside-illuminated photodetector
US12/453,232 Continuation US7964898B2 (en) 2003-07-29 2009-05-04 Back illuminated photodetector

Publications (1)

Publication Number Publication Date
WO2005011005A1 true WO2005011005A1 (ja) 2005-02-03

Family

ID=34100998

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/010503 WO2005011005A1 (ja) 2003-07-29 2004-07-23 裏面入射型光検出素子及びその製造方法

Country Status (8)

Country Link
US (2) US7560790B2 (ja)
EP (2) EP1653521A4 (ja)
JP (1) JP4499386B2 (ja)
KR (1) KR20060086258A (ja)
CN (1) CN1830095B (ja)
IL (1) IL173375A0 (ja)
TW (1) TWI345304B (ja)
WO (1) WO2005011005A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006169535A (ja) * 2004-12-17 2006-06-29 Bayer Materialscience Ag 食品容器用の水性被覆剤
KR100800949B1 (ko) 2006-07-05 2008-02-04 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
US8053852B2 (en) 2005-02-17 2011-11-08 Semiconductor Components Industries, Llc Light sensor receiving light from backside
US8119065B2 (en) 2004-04-01 2012-02-21 Enigma Science, Llc Active sampler for detecting contaminants in liquids

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519503B2 (en) 2006-06-05 2013-08-27 Osi Optoelectronics, Inc. High speed backside illuminated, front side contact photodiode array
US7279731B1 (en) * 2006-05-15 2007-10-09 Udt Sensors, Inc. Edge illuminated photodiodes
US8035183B2 (en) * 2003-05-05 2011-10-11 Udt Sensors, Inc. Photodiodes with PN junction on both front and back sides
US7880258B2 (en) * 2003-05-05 2011-02-01 Udt Sensors, Inc. Thin wafer detectors with improved radiation damage and crosstalk characteristics
US7057254B2 (en) * 2003-05-05 2006-06-06 Udt Sensors, Inc. Front illuminated back side contact thin wafer detectors
US7656001B2 (en) * 2006-11-01 2010-02-02 Udt Sensors, Inc. Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays
US7576369B2 (en) 2005-10-25 2009-08-18 Udt Sensors, Inc. Deep diffused thin photodiodes
US7655999B2 (en) * 2006-09-15 2010-02-02 Udt Sensors, Inc. High density photodiodes
US7256470B2 (en) * 2005-03-16 2007-08-14 Udt Sensors, Inc. Photodiode with controlled current leakage
US8120023B2 (en) 2006-06-05 2012-02-21 Udt Sensors, Inc. Low crosstalk, front-side illuminated, back-side contact photodiode array
US8686529B2 (en) * 2010-01-19 2014-04-01 Osi Optoelectronics, Inc. Wavelength sensitive sensor photodiodes
US7709921B2 (en) 2008-08-27 2010-05-04 Udt Sensors, Inc. Photodiode and photodiode array with improved performance characteristics
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007059755A (ja) * 2005-08-26 2007-03-08 Sony Corp 固体撮像装置及びその製造方法
JP2009512213A (ja) * 2005-10-11 2009-03-19 ボク，タエソック シリコン・バイア・コンタクトを利用したシーモス・イメージセンサーのウェハー・レべル・パッケージおよびその製造方法
KR100660714B1 (ko) * 2005-12-29 2006-12-21 매그나칩 반도체 유한회사 백사이드 조명 구조의 씨모스 이미지 센서 및 그의 제조방법
JP4451864B2 (ja) * 2006-07-11 2010-04-14 浜松ホトニクス株式会社 配線基板及び固体撮像装置
US9178092B2 (en) 2006-11-01 2015-11-03 Osi Optoelectronics, Inc. Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
JP5584474B2 (ja) * 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
KR101538648B1 (ko) 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
US20100053802A1 (en) * 2008-08-27 2010-03-04 Masaki Yamashita Low Power Disk-Drive Motor Driver
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
JP5198150B2 (ja) * 2008-05-29 2013-05-15 株式会社東芝 固体撮像装置
MX2011002852A (es) 2008-09-15 2011-08-17 Udt Sensors Inc Fotodiodo de espina de capa activa delgada con una capa n+ superficial y metodo para fabricacion del mismo.
US8634005B2 (en) * 2008-09-30 2014-01-21 Drs Rsta, Inc. Very small pixel pitch focal plane array and method for manufacturing thereof
US20100108893A1 (en) * 2008-11-04 2010-05-06 Array Optronix, Inc. Devices and Methods for Ultra Thin Photodiode Arrays on Bonded Supports
US8618458B2 (en) 2008-11-07 2013-12-31 Omnivision Technologies, Inc. Back-illuminated CMOS image sensors
JP5185207B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5185206B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP5185208B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP5185205B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185157B2 (ja) * 2009-02-25 2013-04-17 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
JP5572979B2 (ja) * 2009-03-30 2014-08-20 ソニー株式会社 半導体装置の製造方法
US8399909B2 (en) 2009-05-12 2013-03-19 Osi Optoelectronics, Inc. Tetra-lateral position sensing detector
JP2010283223A (ja) * 2009-06-05 2010-12-16 Hamamatsu Photonics Kk 半導体光検出素子及び半導体光検出素子の製造方法
EP2487718A2 (en) * 2009-06-08 2012-08-15 STMicroelectronics (Grenoble 2) SAS Camera module and its method of manufacturing
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP2012151200A (ja) * 2011-01-18 2012-08-09 Nikon Corp 裏面照射型固体撮像素子及びその製造方法、並びに固体撮像装置
JP6041120B2 (ja) * 2012-03-22 2016-12-07 住友電工デバイス・イノベーション株式会社 半導体受光素子の製造方法
US8912615B2 (en) 2013-01-24 2014-12-16 Osi Optoelectronics, Inc. Shallow junction photodiode for detecting short wavelength light
US9281687B2 (en) * 2013-08-26 2016-03-08 Ryan Allan Holder Control system for electrical outlets
US20150116576A1 (en) * 2013-10-30 2015-04-30 Blackberry Limited Image capture assembly, digital camera and a mobile device having an improved construction
US9876127B2 (en) 2013-11-22 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Backside-illuminated photodetector structure and method of making the same
US9481572B2 (en) 2014-07-17 2016-11-01 Texas Instruments Incorporated Optical electronic device and method of fabrication
JP6314070B2 (ja) * 2014-10-07 2018-04-18 新光電気工業株式会社 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
WO2017169220A1 (ja) * 2016-03-30 2017-10-05 ソニー株式会社 受光装置、撮像装置および電子機器
CN107369737B (zh) * 2017-06-30 2019-01-18 上海集成电路研发中心有限公司 一种光敏器件及其制备方法
US10351417B2 (en) * 2017-08-28 2019-07-16 Taiwan Semiconductor Manufacturing Company Ltd. MEMS device with viewer window and manufacturing method thereof

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565448A (en) * 1978-11-13 1980-05-16 Hitachi Ltd Ceramic package for semiconductor device
JPH02185070A (ja) * 1989-01-12 1990-07-19 Matsushita Electric Ind Co Ltd 受光素子とその製造方法
JPH05136261A (ja) * 1991-11-15 1993-06-01 Kawasaki Steel Corp 半導体チツプ及びウエハのダイシング方法
JPH06204336A (ja) * 1992-10-28 1994-07-22 Victor Co Of Japan Ltd 半導体基板の分割方法
JPH06310043A (ja) * 1992-08-25 1994-11-04 Sharp Corp 電子放出デバイス
JPH08111542A (ja) * 1994-08-17 1996-04-30 Seiko Instr Inc アバランシェ・フォト・ダイオード及びその製造方法
JPH08293476A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
WO1996036999A1 (de) * 1995-05-19 1996-11-21 Dr. Johannes Heidenhain Gmbh Strahlungsempfindliches detektorelement und verfahren zur herstellung desselben
JPH09172029A (ja) * 1995-12-19 1997-06-30 Hitachi Ltd 半導体チップ及びその製造方法並びに半導体装置
WO1997023897A2 (de) * 1995-12-21 1997-07-03 Dr. Johannes Heidenhain Gmbh Optoelektronisches sensor-bauelement
JP2000100980A (ja) * 1998-09-21 2000-04-07 Mitsubishi Electric Corp 半導体素子
JP2000299489A (ja) * 1999-04-15 2000-10-24 Hamamatsu Photonics Kk 光電変換素子及び光受信器
JP2002319669A (ja) * 2001-04-23 2002-10-31 Hamamatsu Photonics Kk 裏面入射型ホトダイオード及びホトダイオードアレイ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5136261A (en) 1975-07-29 1976-03-27 Asahi Chemical Ind Tainetsuhenshokusei oyobi taikoseiojusurunannenseimetakurirujushisoseibutsu
JPS60211858A (ja) * 1984-04-05 1985-10-24 Nec Corp シリコン・オン・サフアイアウエ−ハのダイシング方法
JPH07183255A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd 接合基板の切断方法
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JPH1083974A (ja) 1996-09-09 1998-03-31 Sanyo Electric Co Ltd 半導体基板の分割方法
US6168965B1 (en) * 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US7012315B1 (en) * 2000-11-01 2006-03-14 Micron Technology, Inc. Frame scale package using contact lines through the elements
US6686588B1 (en) * 2001-01-16 2004-02-03 Amkor Technology, Inc. Optical module with lens integral holder
EP1835539B1 (en) * 2002-08-09 2012-10-31 Hamamatsu Photonics K.K. Photodiode array and method of manufacturing the same
JP2005045073A (ja) * 2003-07-23 2005-02-17 Hamamatsu Photonics Kk 裏面入射型光検出素子
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565448A (en) * 1978-11-13 1980-05-16 Hitachi Ltd Ceramic package for semiconductor device
JPH02185070A (ja) * 1989-01-12 1990-07-19 Matsushita Electric Ind Co Ltd 受光素子とその製造方法
JPH05136261A (ja) * 1991-11-15 1993-06-01 Kawasaki Steel Corp 半導体チツプ及びウエハのダイシング方法
JPH06310043A (ja) * 1992-08-25 1994-11-04 Sharp Corp 電子放出デバイス
JPH06204336A (ja) * 1992-10-28 1994-07-22 Victor Co Of Japan Ltd 半導体基板の分割方法
JPH08111542A (ja) * 1994-08-17 1996-04-30 Seiko Instr Inc アバランシェ・フォト・ダイオード及びその製造方法
JPH08293476A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
WO1996036999A1 (de) * 1995-05-19 1996-11-21 Dr. Johannes Heidenhain Gmbh Strahlungsempfindliches detektorelement und verfahren zur herstellung desselben
JPH09172029A (ja) * 1995-12-19 1997-06-30 Hitachi Ltd 半導体チップ及びその製造方法並びに半導体装置
WO1997023897A2 (de) * 1995-12-21 1997-07-03 Dr. Johannes Heidenhain Gmbh Optoelektronisches sensor-bauelement
JP2000100980A (ja) * 1998-09-21 2000-04-07 Mitsubishi Electric Corp 半導体素子
JP2000299489A (ja) * 1999-04-15 2000-10-24 Hamamatsu Photonics Kk 光電変換素子及び光受信器
JP2002319669A (ja) * 2001-04-23 2002-10-31 Hamamatsu Photonics Kk 裏面入射型ホトダイオード及びホトダイオードアレイ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1653521A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119065B2 (en) 2004-04-01 2012-02-21 Enigma Science, Llc Active sampler for detecting contaminants in liquids
JP2006169535A (ja) * 2004-12-17 2006-06-29 Bayer Materialscience Ag 食品容器用の水性被覆剤
US8053852B2 (en) 2005-02-17 2011-11-08 Semiconductor Components Industries, Llc Light sensor receiving light from backside
KR100800949B1 (ko) 2006-07-05 2008-02-04 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
EP2141749B1 (en) 2016-08-17
TW200511568A (en) 2005-03-16
TWI345304B (en) 2011-07-11
CN1830095A (zh) 2006-09-06
KR20060086258A (ko) 2006-07-31
US7964898B2 (en) 2011-06-21
EP2141749B8 (en) 2016-12-07
US20100019340A1 (en) 2010-01-28
EP1653521A1 (en) 2006-05-03
EP2141749A1 (en) 2010-01-06
JP4499386B2 (ja) 2010-07-07
US20060278898A1 (en) 2006-12-14
EP1653521A4 (en) 2009-07-22
JP2005051080A (ja) 2005-02-24
IL173375A0 (en) 2006-06-11
US7560790B2 (en) 2009-07-14
CN1830095B (zh) 2010-08-25

Similar Documents

Publication Publication Date Title
WO2005011005A1 (ja) 裏面入射型光検出素子及びその製造方法
EP1648036B1 (en) Backside-illuminated photodetector
JP4499385B2 (ja) 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法
JP4455996B2 (ja) フォトダイオードアレイ、その製造方法、及び放射線検出器
US8497534B2 (en) Chip package with heavily doped regions and fabrication method thereof
US7810740B2 (en) Back illuminated photodiode array, manufacturing method and semiconductor device thereof
KR101004243B1 (ko) 이면 입사형 포토다이오드 어레이, 그 제조방법 및반도체장치
US9484379B2 (en) Rear-face illuminated solid state image sensors
US20070158708A1 (en) Photodiode array, method for manufacturing same, and radiation detector
JP4220818B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4220819B2 (ja) 放射線検出器
TW202201767A (zh) 半導體光檢測元件
JP5197436B2 (ja) センサーチップ及びその製造方法。
JP2023133922A (ja) 赤外線センサ及び赤外線センサの製造方法
JP2006203076A (ja) 光検出素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480022086.2

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057020477

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004770896

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004770896

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006278898

Country of ref document: US

Ref document number: 10565942

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020057020477

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10565942

Country of ref document: US