WO2005036633A1 - 電子部材の製造方法、及び、接着材付ｉｃチップ - Google Patents

電子部材の製造方法、及び、接着材付ｉｃチップ Download PDF

Info

Publication number
WO2005036633A1
WO2005036633A1 PCT/JP2004/014865 JP2004014865W WO2005036633A1 WO 2005036633 A1 WO2005036633 A1 WO 2005036633A1 JP 2004014865 W JP2004014865 W JP 2004014865W WO 2005036633 A1 WO2005036633 A1 WO 2005036633A1
Authority
WO
WIPO (PCT)
Prior art keywords
adhesive
chip
thermosetting
wafer
film
Prior art date
Application number
PCT/JP2004/014865
Other languages
English (en)
French (fr)
Inventor
Atsushi Takahashi
Yoshihiro Ishida
Original Assignee
Nagase & Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagase & Co., Ltd. filed Critical Nagase & Co., Ltd.
Priority to US10/574,825 priority Critical patent/US20070134846A1/en
Priority to JP2005514605A priority patent/JPWO2005036633A1/ja
Publication of WO2005036633A1 publication Critical patent/WO2005036633A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a method for producing an electronic member to be bonded to a carrier by preparing an IC chip with an adhesive from a wafer, and to an IC chip with an adhesive.
  • thermosetting adhesive 8 is bonded to the wafer 1. Then, in order to increase the adhesive force between the wafer 1 and the thermosetting adhesive 8, the thermosetting adhesive 8 is semi-cured at 150 ° C for 30 seconds. On the opposite side of the thermosetting adhesive 8, an ultraviolet-curing adhesive 9 and a dicing film 4 are attached in advance.
  • the wafer 1 and the thermosetting adhesive 8 are cut along the dicing line of the ueno 1 by a dicing tool, and cut into IC chips 6 by dicing grooves 5. To separate.
  • the ultraviolet curing adhesive 9 is irradiated with ultraviolet light by passing through the Daishinda film 4, and the thermosetting adhesive 8 and the ultraviolet curing adhesive are used. Decrease the adhesive force with 9.
  • the IC chip 6 with the thermosetting adhesive 8 is picked up, pressed against the carrier 7 for about 1 second at 150 ° C, and then temporarily bonded. Harden for about 2 hours at ° C, and bond IC chip 6 and carrier 7 together.
  • thermosetting adhesive is further provided on the ultraviolet curing adhesive of the dicing film coated with the ultraviolet curing adhesive. Then, the thermosetting adhesive is attached to the wafer and then diced to obtain
  • an adhesive IC chip in which a UV-curable adhesive is attached to a Daishinda film (for example, see Patent Document 1).
  • a thermosetting adhesive is attached to the UV curing adhesive of Daishinda Film, which is coated with an ultraviolet curing adhesive.
  • An adhesive IC chip obtained by attaching a thermosetting adhesive to a previously diced wafer and dicing again (For example, see Patent Document 2).
  • thermosetting adhesive is attached to the back surface of the wafer after the pre-process of forming the semiconductor elements, and the UV curable adhesive is applied to the surface of the die cinda film.
  • the dicing film is attached to a thermosetting wafer with an adhesive, and the wafer and the adhesive are diced by a dicing machine to complete the process.
  • An ultraviolet curing adhesive 26 is provided on the Daishinda film 24, and a thermosetting adhesive 27 and an IC chip 21 separated into an IC size by a separation groove 25 are adhered thereon.
  • ultraviolet light is irradiated from the surface of the Daishinda film to reduce the adhesive strength of the ultraviolet ray curable adhesive 26.
  • the IC chip 21 is picked up from the IC chip surface by vacuum tweezers or the like, and the adhesive force is reduced.
  • the adhesive is peeled off from the interface between the thermosetting adhesive 27 and the ultraviolet curing adhesive 26 and the thermosetting adhesive is removed.
  • the IC chip 21 with 27 is picked up and transferred to a carrier such as a circuit board.
  • thermosetting adhesive when the thickness of the wafer is reduced in FIG. 7, when the thermosetting adhesive is attached to the wafer, the stress of the thermosetting adhesive is applied to the wafer.
  • This is a structure proposed to solve problems such as large warpage and inability to perform dicing. Separation grooves with a depth of 10 to 80% of the required wafer thickness are formed from the back surface of the wafer by dicing on the wafer that has completed the pre-process of semiconductor device formation. Thereafter, the back surface of the wafer is back ground to the required thickness.
  • an ultraviolet-curing adhesive is applied to the surface of the die cinda film, and a material with a thermosetting adhesive is adhered thereon, and the wafer and the thermosetting adhesive are bonded by a dicing machine.
  • the adhesive is completed by dicing with a width smaller than the separation groove.
  • a UV curing adhesive 26 is provided on the Daishinda film 24, and a thermosetting adhesive 27 and an IC chip 21 separated into an IC size by a second separation groove 29 are provided thereon. Is stuck.
  • the IC chip 21 is separated by the first separation groove 28 and the second separation groove 29 which have been diced in advance.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2-248064
  • Patent Document 2 JP 2001-156028 A
  • the above-described method for manufacturing an electronic member has the following problems. That is, in order to reliably and easily peel off the die-sinda film and the thermosetting adhesive after dicing.
  • the above-described IC chip with an adhesive has the following problems. That is, since the dicing film is made of an ultraviolet-curable adhesive, there is a problem that it becomes expensive. In addition, there is a problem that the process becomes complicated with a thin wafer.
  • the present invention has been made in view of the above-mentioned conventional problems, and has as its object to provide an inexpensive and simple manufacturing method for an electronic member, and an inexpensive and simple manufacturing method for an adhesive. To provide IC chips.
  • a first method for manufacturing an electronic member according to the present invention includes a method of bonding an adhesive to a thermosetting adhesive provided on a base film and bonding a wafer to the thermosetting adhesive.
  • the thermosetting adhesive is attached.
  • the viscosity is less than 20, OOOPa's.
  • a second method of manufacturing an electronic member according to the present invention includes: an adhesive bonding step of bonding a thermosetting adhesive to at least a wafer; A die-sinder film attaching step of attaching a dicing film to a die adhesive; an IC chip separating step of cutting the wafer and the thermosetting adhesive into IC chips; and a thermosetting adhesive. And a mounting step of attaching the IC chip to which is adhered to the carrier, wherein the thermosetting adhesive has a viscosity of 20, OOOPa's or less at the attaching temperature in the adhesive attaching step.
  • a third method for manufacturing an electronic member according to the present invention is a method for attaching an adhesive material for attaching a base film having a thermosetting adhesive material to at least a wafer.
  • a mounting step of attaching the carrier to a carrier, and the thermosetting adhesive has a viscosity of 20,000 Pa, s or less depending on the attaching temperature in the adhesive attaching step.
  • an expensive ultraviolet-curable adhesive is not used, so that it can be manufactured with an inexpensive material, and the process can be further shortened and an inexpensive process can be provided. .
  • thermosetting adhesive at the time of bonding in the adhesive bonding step is set to 20,000
  • the pressure By setting the pressure to Pa's or less, the adhesion to the wafer is improved, and the generation of voids between the wafer and the thermosetting adhesive can be reduced.
  • the base film as the base material of the adhesive also serves as the dicing film, so that the cost can be reduced and the amount of waste can be reduced.
  • the viscosity of the thermosetting adhesive at the bonding temperature in the bonding step of the adhesive is further equal to or more than 100 Pa's. . In this case, the handleability of the adhesive is good.
  • thermosetting adhesive does not start a thermosetting reaction at the bonding temperature in the adhesive bonding step.
  • bonding temperature in the adhesive bonding step be lower than the thermosetting start temperature of the thermosetting adhesive.
  • the adhesive does not cure at the time of attachment. Therefore, even in the case of a thin wafer, warping or elongation of the wafer due to the stress of the adhesive after bonding can be prevented, and further, generation of adhesive glue during the cutting step can be prevented.
  • the thickness of the wafer becomes thinner due to the thinner package, etc.
  • the thermosetting adhesive is semi-cured by the heat at the time of applying the thermosetting adhesive and the subsequent heat curing, the wafer and the The wafer may be warped by the stress between the adhesive and the thermosetting adhesive, which may cause problems such as poor dicing. This is solved. Further, since the warpage and elongation of the carrier due to the temperature can be ignored, a highly reliable process with high positional accuracy can be provided.
  • the adhesive is not cured in the adhesive bonding step, the adhesiveness between the adhesive and the carrier in the mounting step can be increased, and voids can be further reduced.
  • the viscosity of the thermosetting adhesive is 20,000
  • thermosetting adhesive at the bonding temperature in the mounting step further increases by 100%.
  • it is Pa ⁇ s or more.
  • thermosetting adhesive does not start a thermosetting reaction at the bonding temperature in the mounting step. According to this, the adhesiveness between the adhesive and the carrier during mounting can be sufficiently ensured.
  • thermosetting adhesive is preferably in the form of a film or a paste.
  • thermosetting adhesive is in the form of a film or paste, the adhesive can be easily handled.
  • the cutting step it is preferable to use a dicing saw.
  • thermosetting adhesive is previously covered with a base film.
  • the step of attaching the dicinda film includes the step of peeling the base film and the step of attaching the dicinda film to a thermosetting adhesive. And preferably including.
  • an IC chip with an adhesive according to the present invention is different from an IC chip with an adhesive in which an adhesive is attached to the back surface of the IC chip.
  • the adhesive is directly adhered to a base film or a die-sinder film, the adhesive contains at least a thermosetting resin, the adhesive has not started a curing reaction, and the adhesive has a reaction.
  • the viscosity is below 20, OOOPa's below the starting temperature.
  • the adhesive-attached IC chip of the present invention the adhesive is directly attached to the base film or the dicing film, and can be handled at a low cost, and the adhesive is a thermosetting resin immediately. As a result, the adhesive strength with the carrier can be secured, and a low-cost IC chip with an adhesive can be provided.
  • the viscosity of the adhesive is not more than 20, OOOPa's at the temperature at which the reaction starts, the generation of voids between the IC chip and the IC chip before the reaction is started is prevented. Adhesive strength can be secured. In addition, the generation of voids can be prevented even when bonding with a carrier.
  • the adhesive preferably has a viscosity of not less than 100Pa's at a temperature lower than the temperature at which the curing reaction starts, and thus exhibits a sufficient adhesive force.
  • the temperature at which the adhesive starts a curing reaction is preferably 80 to 120 ° C.
  • the IC chip with the adhesive is attached to the carrier at a temperature lower than the temperature at which the curing reaction starts, for example, at 70 to 90 ° C. warp, Since the elongation is easily ignored, it is possible to provide a reliable process with high positional accuracy.
  • the adhesive is a film-like resin.
  • the adhesive material is in the form of a film, it is easy to handle at the time of fabrication, and even when the IC chip is thin, it can easily prevent the IC chip from creeping up on the surface of the IC chip at the time of adhesion to the carrier.
  • the IC chip preferably has a thickness of 200 microns or less.
  • the size (planar shape) of the adhesive is substantially the same as that of the IC chip, fillet control is easily performed.
  • FIG. 1 shows a method of manufacturing an electronic member according to a first embodiment of the present invention, which includes a wafer completion process, an adhesive bonding process, a die sintering film bonding process, an IC chip separation process, and a mount. It is explanatory drawing which shows a process.
  • FIG. 2 shows a method of manufacturing an electronic member according to a second embodiment of the present invention, in which a wafer is completed, an adhesive is applied, a base film is applied, a die-sinder film is applied, and an IC chip is separated.
  • FIG. 4 is an explanatory view showing a mounting step.
  • FIG. 3 is an explanatory view showing a wafer completing step, an adhesive bonding step, an IC chip separating step, and a mounting step in the method for manufacturing an electronic member according to the third embodiment of the present invention.
  • FIG. 4 is an explanatory diagram showing an explanatory diagram of an IC chip with an adhesive according to a fourth embodiment of the present invention.
  • FIG. 5 is an explanatory view showing an explanatory view of another IC chip with an adhesive according to a fifth embodiment of the present invention.
  • FIG. 6 is an explanatory view of a conventional method for manufacturing an electronic member.
  • FIG. 7 is an explanatory view showing a cross-sectional view of a conventional IC chip with an adhesive.
  • FIG. 8 is an explanatory view showing a cross-sectional view of a conventional IC chip with an adhesive. Explanation of reference numerals
  • FIG. 1 shows a method for manufacturing an electronic member according to the first embodiment of the present invention, in which a wafer completing step, an adhesive bonding step, a die cinda film bonding step, and an IC chip separating step are performed.
  • FIG. 4 is an explanatory view showing a mounting step.
  • the wafer completion process in FIG. 1 (a) is the same as that of the conventional technique, and the description is omitted.
  • the film-like bonding material 2 formed on the base film 3 is bonded to the wafer 1 by a laminator. After pasting is completed, temporary curing is not performed.
  • the base film for example, a PET film or the like can be used.
  • the adhesive an adhesive having a viscosity of 20, OOOPa's or less at the temperature at which the adhesive is applied is used. In addition, from the viewpoint of handleability, the viscosity at the temperature at which the adhesive is
  • the bonding temperature is desirably a temperature at which the adhesive does not start a thermosetting reaction in order to reduce the viscosity to such a level that the adhesive can be easily bonded and not to apply stress to the wafer after the bonding.
  • the specific bonding temperature is lower than the curing start temperature, for example, 70 to 90 ° C. It is preferred that Such a relatively low temperature is preferable because stress is hardly generated on the wafer.
  • the adhesive is formed not only in the form of a film but also in the form of a paste directly on the wafer by a printing method or the like.
  • the adhesive material include a thermosetting resin such as an epoxy resin or the like as a main component, and a thermosetting resin and a thermoplastic resin. It may be a mixture of In addition, the adhesive can have insulation, conductivity, and anisotropic conductivity by adding silica, silver, metal particles, and the like, which are not limited to the resin component, as needed. Also, the bonding surface of the adhesive is not limited to the back surface of the wafer, and there is no problem even if it is the front surface or if a bump is previously formed on the pad surface of the front surface.
  • the adhesive material satisfying the above-mentioned properties includes an epoxy resin, a curing agent, an inorganic filler, and a polyether sulfone.
  • a film-like material having 5-900 parts by weight of inorganic filler per 100 parts by weight of total and a content of 5-100 parts by weight of polyethersulfone per 100 parts by weight of epoxy resin and curing agent is preferable. Better!/,.
  • epoxy resin various conventionally known epoxy resins which are liquid or solid at room temperature are used.
  • bisphenol A type epoxy resin bisphenol F type epoxy resin
  • phenol novolak type epoxy resin are used.
  • the use of crystalline epoxy resin that is solid at room temperature is preferred because of its low melt viscosity!
  • the curing agent cures the epoxy resin when heated, and has, for example, an activation temperature, ie, a curing reaction initiation temperature of 60 to 180 ° C, preferably 80 to 120 ° C.
  • an activation temperature ie, a curing reaction initiation temperature of 60 to 180 ° C, preferably 80 to 120 ° C.
  • Various conventionally known products are used. Such substances include, for example, dicyandiamide and its derivatives, organic acid hydrazide, amide imide, salts of polyamines, microcapsule-type curing agents, imidazole-type latent curing agents, acid anhydrides, phenol novolaks, and the like. . In the present embodiment, it is preferable to use a capsule-type curing agent.
  • the inorganic filler various kinds of conventionally known inorganic fillers such as silica, alumina, titer, aluminum hydroxide and the like are used.
  • silica is preferred.
  • an adhesive which is thermally cured at about 80 to 120 ° C. and has a viscosity in an uncured state of 20 or less, OOOPa's or less can be suitably obtained.
  • a solution obtained by adding a solvent to the adhesive 2 is applied to the base film 3 and dried.
  • a release agent such as silicone may be provided on the surface of the base film 3 which is in contact with the adhesive 2.
  • a dicing film 4 is attached to the base film 3 surface.
  • the dicing film 4 is provided with an adhesive 4b on a dicing substrate 4a, and the base film 3 is bonded to the adhesive 4b.
  • Adhesive 4b need not be UV curable.
  • a dicing saw is used to separate at least the wafer 1 and the adhesive 2 along the die cylinder line of the wafer 1 and leave at least a part of the base film 3.
  • An IC chip 6 is formed by forming a dicing groove 5 in the substrate. That is, the adhesive 2 is completely cut in accordance with the shape of the IC chip.
  • Carrier 7 is not limited to circuit boards such as ceramic boards, rigid boards, flexible boards, etc., and there is no problem with IC chips! / ⁇ .
  • the adhesive since the adhesive having the viscosity in the above-described range is used, the adhesive has sufficient fluidity in the adhesive bonding step, and the adhesion between the wafer 1 and the adhesive 2 is good. And voids are less likely to occur in the adhesive. Further, since the adhesive is not thermally cured at the temperature in the adhesive bonding step, it is possible to reduce the warping of the wafer, which is subjected to stress on the wafer in this step, as compared with the case where the adhesive is cured or semi-cured.
  • the adhesive has a predetermined fluidity, even in the mounting step, the adhesion between the adhesive and the carrier is improved before thermosetting, and voids are less likely to be generated in the adhesive.
  • FIG. 2 shows a method of manufacturing another electronic member according to the second embodiment of the present invention, in which a wafer is completed, an adhesive is applied, a base film is removed, a die cinda film is attached, and an IC chip is separated.
  • FIG. 4 is an explanatory view showing a mounting step. The same members as those in the prior art are denoted by the same reference numerals.
  • FIG. 2 (a) The wafer completion process in FIG. 2 (a) is the same as that of the conventional technique, and the description is omitted. Also figure
  • the adhesive bonding step of 2 (b) is the same as the step of FIG. 1 (b), and a description thereof will be omitted.
  • the base film is peeled from the adhesive 2.
  • the dicing film 4 is directly attached to the surface of the adhesive 2. No other adhesive is applied to the two surfaces of the adhesive and the four surfaces of the Daishinda Film.
  • a dicing saw is used to separate at least the wafer 1 and the adhesive 2 along the dice
  • An IC chip 6 is formed by forming a dicing groove 5 so as to leave a part of the memory 4. That is, the adhesive 2 is completely cut according to the shape of the IC chip.
  • the IC chip 6 to which the adhesive 2 has been applied is picked up and attached to a prescribed position of the carrier 7. At this time, the IC chip 6 with the adhesive 2 is picked up by peeling the adhesive 2 from the dicing film 4.
  • the carrier 7 is not limited to a circuit board such as a ceramic board, a rigid board, or a flexible board, and there is no problem even if it is an IC chip.
  • the same operation and effect as those of the first embodiment can be obtained. Further, since the adhesive 2 is directly bonded to the dicing film 4, it is not necessary to make the surface of the dicing film 4 adhesive.
  • a release agent such as silicone may be provided on the surface of the base film 3 which is in contact with the adhesive 2.
  • a release agent such as silicone may be interposed on the surface of the Daishinda film 4 which is in contact with the adhesive 2.
  • Viscosity at 80 ° C is 20, the OOOPa 'reaction starting temperature in s is stuck on the adhesive strength of 25 micron thick 100 ° C SPET film material, a pressure of 80 ° C4kgf (4 X 10 5 Pa) was used to laminate a 200 micron thick 8-inch wafer.
  • the wafers were inspected for warpage and voids between the wafer and the adhesive (50x microscope). Wafer warpage and void generation, which would be problematic in the subsequent steps, were strong. After that, it was laminated on Daishinda Film, and the wafer and the adhesive were diced into 10 mm square chip size. At this point, the burr generation of the adhesive and the chip fly were inspected. There was no problem with both.
  • the IC chip was picked up from the surface and mounted on a rigid substrate at 80 ° C.
  • the pick-up also peeled off between the adhesive and the PET film without any problems, and no operational problems occurred.
  • a 25 micron thick adhesive with a viscosity of 100 at 80 ° C, OOOPa's and a reaction start temperature of 70 ° C is applied to a 4 kgf (4 x 10 5 Pa) at 80 ° C on a Daishinda film with an ultraviolet curable adhesive.
  • the wafer was laminated under pressure to an 8-inch wafer having a thickness of 200 microns, and was first cured at 150 ° C. for 30 seconds. Thereafter, the ueno and the adhesive were diced into a chip size of 10 mm square. Then, after irradiating ultraviolet light from the dicing film surface for 10 seconds, the IC chip was picked up from the surface and mounted on a rigid substrate at 150 ° C.
  • FIG. 3 is an explanatory view showing a wafer completion, an adhesive bonding step, an IC chip separating step, and a mounting step in the method for manufacturing an electronic member according to the third embodiment of the present invention.
  • the same members as those in the prior art are denoted by the same reference numerals.
  • the wafer completion process of FIG. 3A is the same as that of the prior art, and thus the description is omitted.
  • a film-like bonding material 2 formed in advance on a base film 3 also serving as a die-sinder film is bonded to the wafer 1 by a laminator.
  • the bonding temperature is desirably a temperature at which the adhesive does not start a thermosetting reaction in order to reduce the viscosity of the adhesive to such a degree that the adhesive can be easily bonded and not to apply stress to the wafer after the bonding.
  • a suitable bonding temperature that does not easily apply stress to the wafer is a temperature lower than the thermosetting start temperature if the thermosetting start temperature of the adhesive is about 80 to 120 ° C. — About 90 ° C.
  • an adhesive having a viscosity at the attachment temperature of 20, OOOPa's or less is used.
  • a paste-like adhesive that is not only a film-like adhesive is formed on a base film in advance by a method such as a printing method.
  • the material of the adhesive may be a thermosetting adhesive, mainly composed of a thermosetting resin such as an epoxy resin, or a mixture of a thermosetting resin and a thermoplastic resin. Even if there is no power.
  • the adhesive can have an insulating property, a conductive property and an anisotropic conductive property by adding silica, silver, metal particles and the like which are not limited to the resin component as needed.
  • the bonding surface of the adhesive is not limited to the back surface of the wafer, and there is no problem even if the bonding surface is the front surface or the bump surface is previously formed on the pad surface of the front surface.
  • the adhesive 2 is the same as in the first embodiment, and the bonding temperature is also the same as in the first embodiment.
  • a dicing saw is used to separate at least the wafer 1 and the adhesive 2 along the dicing line of the wafer 1, and to remove at least a part of the base film 3.
  • An IC chip 6 is formed by forming a dicing groove 5 so as to leave it. That is, the base film 3 functions as a die cinda film. At this time, the adhesive 2 is completely cut according to the shape of the IC chip.
  • the IC chip 6 to which the adhesive 2 has been applied is picked up and attached to a specified position of the carrier 7. At this time, the IC chip 6 with the adhesive 2 is picked up by peeling the adhesive 2 from the base film 3.
  • the carrier 7 is not limited to a circuit board such as a ceramic board, a rigid board, or a flexible board, and there is no problem even if it is an IC chip.
  • the adhesive (2) which is the supporting base material, serves as a die-sinda film, that is, a film that fixes each IC chip without being completely cut in the cutting process, thereby reducing costs and disposing of This has the effect of reducing the number of objects.
  • a release agent such as silicone may be provided on the surface of the base film 3 that is in contact with the adhesive 2.
  • Viscosity at 80 ° C is 20, the OOOPa 's at the start of the reaction temperature is 25 microns thick adhesive material of 100 ° C was stuck onto a dicing film material, a pressure of 80 ° C4kgf (4 X 10 5 Pa) was laminated on a 200-micron 8-inch wafer. At this point, the wafer was inspected for warpage and voids between the wafer and the adhesive (50x microscope). Wafer warpage and void generation, which would be problematic in subsequent steps, were strong. After that, the wafer and the adhesive were diced to a chip size of 10 mm square. At this point, generation of adhesive glue and chip fly were inspected. There was no problem with both.
  • the IC chip was picked up from the surface and mounted on a rigid substrate at 80 ° C.
  • the pick-up also peeled off between the adhesive and the Daishinda film without any problems, and there was no problem with work.
  • An adhesive having a viscosity of 30, OOOPa's at 80 ° C and the same other physical properties was laminated on the wafer under the same conditions as in Example 1, and dicing and mounting were performed. After bonding to the wafer, a large number of voids (50 ⁇ microscope) were generated without warping. In the inspection after dicing, no chip was found, but there was a problem of chip jump during dicing. Then In the pickup, there was a problem that a large number of chips were separated from the adhesive.
  • a 25 micron thick adhesive with a viscosity of 100 at 80 ° C, OOOPa's and a reaction start temperature of 70 ° C is applied to a 4 kgf (4 x 10 5 Pa) at 80 ° C on a Daishinda film with an ultraviolet curable adhesive.
  • the wafer was laminated under pressure to an 8-inch wafer having a thickness of 200 microns, and was first cured at 150 ° C. for 30 seconds. Thereafter, the ueno and the adhesive were diced into a chip size of 10 mm square. Then, after irradiating ultraviolet light from the dicing film surface for 10 seconds, the IC chip was picked up from the surface and mounted on a rigid substrate at 150 ° C.
  • FIG. 4 is a sectional view of an IC chip with an adhesive according to a fourth embodiment of the present invention.
  • FIG. 5 is a sectional view of another IC chip with an adhesive according to the fifth embodiment of the present invention.
  • the same members as those of the conventional technology are denoted by the same reference numerals.
  • Fig. 4 shows a case where a material having an adhesive material directly attached to a base film is attached to a wafer, and the base film is attached to a die cylindrical film and diced to produce an IC chip with an adhesive material.
  • a base film 23 is stuck on a dicing film 24, and an adhesive 22 is directly bonded on the base film 23, and an IC chip 21 is bonded thereon.
  • the IC chip 21 and the adhesive 22 are separated from the adjacent IC chip and the adhesive by a separation groove 25.
  • the size of the adhesive 22 is almost the size of the IC chip 21 and the IC chip is warped because the adhesive is not cured.
  • the adhesive 22 is the same as the adhesive 2 of the first embodiment.
  • the dicing film 24 has an adhesive 24b provided on a dicing substrate 24a, and adheres the base film 23 to the adhesive 24b.
  • Adhesive 24b need not be UV curable.
  • the aspect of the IC chip with the adhesive is the IC with the adhesive in the state of (d) in Fig. 1 of the first embodiment. Same as chip.
  • FIG. 5 shows a structure in which a base film and a dicing film are used in common.
  • a material with an adhesive is directly attached to the wafer on the dicing film (base film) and diced to produce IC chips with adhesive.
  • the adhesive 22 is directly adhered on the die cylindrical film 24, and the IC chip 21 is adhered thereon.
  • the IC chip 21 and the adhesive 22 are separated from the adjacent IC chip and the adhesive by a separation groove 25.
  • the size of the adhesive 22 is almost the size of the IC chip 21, and the IC chip is not warped because the adhesive is not cured.
  • the aspect of the IC chip with adhesive is the IC chip with adhesive in the state of FIG. 2E of the second embodiment and the adhesive with the adhesive in the state of FIG. 3C of the third embodiment. Same as IC chip.
  • the adhesive is directly attached to the base film or the die-sinder film, and is easily handled at low cost.
  • the adhesive that facilitates fillet control is a thermosetting resin, so the adhesive strength with the carrier can be secured, and a low-cost IC chip with an adhesive can be provided.
  • the adhesive starts a curing reaction, the stress on the IC chip is small, and there is reliability that burrs can be prevented from occurring during dicing.
  • the viscosity of the adhesive is not more than 20, OOOPa's at the temperature at which the reaction is started, it is possible to prevent the generation of voids with the IC chip before starting the thermal reaction. Adhesive strength between the chip and the adhesive can be secured. In addition, the generation of voids can be prevented even when bonding with a carrier.
  • the viscosity of the adhesive is preferably at least 100 Pa's or more.
  • the temperature at which the adhesive starts the thermosetting reaction is preferably 80 to 120 ° C.
  • the sticking temperature becomes, for example, 70%.
  • the temperature can be as low as about 90 ° C, and the warpage and elongation of the carrier due to temperature can be ignored, so that a highly reliable process with high positional accuracy can be provided.
  • the adhesive is a film-like resin, it is easy to handle at the time of preparation, and even if the IC chip is thin, it can easily prevent the IC chip from creeping up on the surface of the IC chip when adhering to the carrier. Further, in the present embodiment, even when the thickness of the IC chip is 200 ⁇ m or less, the fillet control does not warp.
  • a material with a viscosity of 20, OOOPa's at 80 ° C, a reaction start temperature of 100 ° C, and a 25 micro-thick adhesive stuck on the PET film is pressed at 80 ° C at a pressure of 4 kgf (4 x 10 5 Pa).
  • the wafers were inspected for warpage and voids between the wafer and the adhesive (50x microscope). Wafer warpage and void generation, which would be problematic in the subsequent steps, were strong. After that, it was laminated on Daishinda Film, and the wafer and the adhesive were diced into 10 mm square chip size. At this point, the burr generation of the adhesive and the chip fly were inspected.
  • the IC chip was picked up from the surface and mounted on a rigid substrate at 80 ° C.
  • the pick-up also peeled off between the adhesive and the PET film without any problems, and no operational problems occurred. There were no voids between the rigid substrate.
  • the adhesive was cured at 150 ° C. for 1 hour.
  • a 25 micron thick adhesive with a viscosity of 100 at 80 ° C, OOOPa's and a reaction start temperature of 70 ° C is applied to a 4 kgf (4 x 10 5 Pa) at 80 ° C on a Daishinda film with an ultraviolet curable adhesive.
  • the wafer was laminated under pressure to an 8-inch wafer having a thickness of 200 microns, and was first cured at 150 ° C. for 30 seconds. Thereafter, the ueno and the adhesive were diced into a chip size of 10 mm square. Then, after irradiating ultraviolet light from the dicing film surface for 10 seconds, the IC chip was picked up from the surface and mounted on a rigid substrate at 150 ° C.

Description

明 細 書
電子部材の製造方法、及び、接着材付 ICチップ
技術分野
[0001] 本発明は、ウェハより接着付き ICチップを作成し，キャリアに固着する電子部材の 製造方法、及び、接着材付 ICチップに関する。
背景技術
[0002] 従来の製造方法には、熱硬化型の接着材とダイシンダフイルムとの間に紫外線硬 化型の接着剤を配置したウェハ固定部材を使った方法がある。（例えば、特許文献 1 参照。）
以下、図 6により従来の電子部材の製造方法について説明する。図 6の (a)に示す ウェハ完成工程では、ウェハ 1に素子が形成される。
[0003] 図 6の (b)に示す紫外線硬化型接着剤付接着材貼り付け工程は，ウェハ 1に熱硬 化型の接着材 8を貼り付ける。その後，ウェハ 1と熱硬化型の接着材 8の接着力を上 げるため，熱硬化型の接着材 8を 150°C30秒で半硬化させる。熱硬化型の接着材 8 の反対面は，予め紫外線硬化型接着剤 9とダイシングフィルム 4が張り付 、て 、る。
[0004] 図 6の（c)に示す切断工程は、ウエノ、 1のダイシングラインに沿ってウェハ 1と熱硬 化型の接着材 8をダイシングソ一により切断し、ダイシング溝 5により ICチップ 6に分 離する。
[0005] 図 6の（d)に示す紫外線照射工程は，ダイシンダフイルム 4を透過して、紫外線硬化 型接着剤 9に紫外線を照射し，熱硬化型の接着材 8と紫外線硬化型接着剤 9との接 着力を低下させる。
[0006] 図 6の（e)に示すマウント工程は，熱硬化型の接着材 8の付!、た ICチップ 6をピック アップし、キャリア 7に 150°C1秒程度押し付け仮接着し，その後 180°C2時間程度硬 化し， ICチップ 6とキャリア 7を接着する。
[0007] また、従来の接着材付 ICチップには、紫外線硬化型接着剤が塗ってあるダイシン グフィルムの紫外線硬化型接着剤上にさらに熱硬化型の接着材が付 、て 、る材料を 用意し、この熱硬化型の接着材をウェハに貼り付けた後ダイシングすることにより得ら れる、ダイシンダフイルムに紫外線硬化型接着剤が付いた接着材 ICチップがある（例 えば、特許文献 1参照)。また、薄型 ICチップでは、ウェハを先ダイシングし、ウェハ 裏面をバックグラインドし、紫外線硬化型接着剤が塗ってあるダイシンダフイルムの紫 外線硬化型接着剤上にさらに熱硬化型の接着材が付いている材料を用意して、この 熱硬化型の接着材を先ダイシングしたウェハに貼り付け再度ダイシングすることによ り得られる、ダイシンダフイルムに紫外線硬化型接着剤が付 、た接着材 ICチップがあ る (例えば、特許文献 2参照)。
[0008] 以下、図 7、図 8により従来の接着材付 ICチップを説明する。図 7の接着材付 ICチ ップは、半導体素子形成の前工程が完了したウェハの裏面に、熱硬化型の接着材 を貼り付け，ダイシンダフイルムの表面に紫外線硬化型接着剤が塗られたダイシング フィルムを熱硬化型の接着材付ウェハに貼り付け、ダイシングソ一によりウェハと接着 材をダイシングして完成する。ダイシンダフイルム 24上に紫外線硬化型接着剤 26が 有り、その上に分離溝 25により ICサイズに分離された熱硬化型の接着材 27と ICチッ プ 21が張り付いている。後工程で、ダイシンダフイルム面より紫外線を照射し、紫外 線硬化型接着剤 26の接着力を低下させる。その後、 ICチップ面より真空ピンセット等 により ICチップ 21をピックアップすることで接着力の低下した、熱硬化型の接着材 27 と紫外線硬化型接着剤 26との界面より剥離し熱硬化型の接着材 27が付いた ICチッ プ 21がピックアップされ、回路基板等のキャリアに移設される。
[0009] 図 8の接着材付 ICチップは、前述の図 7でウェハ厚が薄くなつた場合、熱硬化型の 接着材をウェハに貼り付けた時、熱硬化型の接着材の応力によりウェハが大きく反り 、ダイシングが行えない等の問題を解決するために提案された構造である。半導体 素子形成の前工程が完了したウェハにウェハ裏面より要求ウェハ厚の 10から 80% の深さの分離溝をダイシング法で形成する。その後、ウェハの裏面を要求厚にバック グラインドする。さらに、ウェハの裏面に、ダイシンダフイルムの表面に紫外線硬化型 接着剤が塗られさらにその上に熱硬化型の接着材が張ってある材料を貼り付け、ダ イシングソ一によりウェハと熱硬化型の接着材を前記分離溝よりも小さな幅でダイシ ングして完成する。ダイシンダフイルム 24上に紫外線硬化型接着剤 26が有り、その 上に第 2分離溝 29により ICサイズに分離された熱硬化型の接着材 27と ICチップ 21 が張り付いている。 ICチップ 21は予めダイシングした第 1分離溝 28と第 2分離溝 29 により分離される。後工程で、ダイシンダフイルム面より紫外線が照射し、紫外線硬化 型接着剤 26の接着力を低下させる。その後、 ICチップ面より真空ピンセット等により I Cチップ 1をピックアップすることで接着力の低下した、熱硬化型の接着材 27と紫外 線硬化型接着剤 26との界面より剥離し、熱硬化型の接着材 27が付いた ICチップ 21 力 Sピックアップされ、回路基板等のキャリアに移設される。
特許文献 1：特開平 2 - 248064号公報
特許文献 2 :特開 2001—156028号公報
発明の開示
発明が解決しょうとする課題
[0010] し力しながら、前述の電子部材の製造方法には次のような問題点がある。即ち、ダ イシング後ダイシンダフイルムと熱硬化型の接着材を確実に且つ容易に剥離するべく
,ダイシンダフイルムと熱硬化型の接着材の間に紫外線硬化型接着剤を挟んで 、る ため，ダイシンダフイルムが高価になり、工程が長くなる等の問題があった。
[0011] また、前述の接着材付 ICチップには次のような問題点がある。即ち、ダイシングフィ ルムに紫外線硬化型接着剤を使っているため，高価になる等の問題があった。さら に、薄型ウェハでは工程が複雑になる等の問題があった。
[0012] 本発明は、上記従来の課題に鑑みなされたものであり、その目的は、電子部材の 安価でかつ工程を簡略化できる製造方法、及び、安価でかつ工程を簡略化できる接 着剤付 ICチップを提供することである。
課題を解決するための手段
[0013] 上記目的を達成するために、本発明に力かる第一の電子部材の製造方法は、ベー スフイルム上に設けられた熱硬化型の接着材に対して、ウェハを貼り付ける接着材貼 り付け工程と、上記ベースフィルムをダイシンダフイルムに貼り付けるダイシングフィル ム貼り付け工程と、上記ウェハと上記熱硬化型の接着材を切断し ICチップに分離す る ICチップ分離工程と、上記熱硬化型の接着材が貼り付!/、た上記 ICチップをキヤリ ァに貼り付けるマウント工程と、を含み、上記接着材貼り付け工程の貼り付け温度に おいて、上記熱硬化型の接着材の粘度が 20, OOOPa' s以下である。 [0014] また、上記目的を達成するために、本発明に力かる第二の電子部材の製造方法は 、少なくともウェハに熱硬化型の接着材を貼り付ける接着材貼り付け工程と、上記熱 硬化型の接着材にダイシングフィルムを貼り付けるダイシンダフイルム貼り付け工程と 、上記ウェハと上記熱硬化型の接着材を切断し ICチップに分離する ICチップ分離ェ 程と、上記熱硬化型の接着材が貼り付いた上記 ICチップをキャリアに貼り付けるマウ ント工程とを含み、上記接着材貼り付け工程の貼り付け温度において、上記熱硬化 型の接着材の粘度が 20, OOOPa' s以下である。
[0015] また、上記目的を達成するために、本発明に力かる第三の電子部材の製造方法は 、少なくともウェハに、熱硬化型の接着材が付いたベースフィルムを貼り付ける接着 材貼り付け工程と、前記ベースフィルムをダイシンダフイルムとして用いて上記ウェハ と上記熱硬化型の接着材を切断し ICチップに分離する切断工程と、上記熱硬化型 の接着材が張り付いた上記 ICチップをキャリアに貼り付けるマウント工程とを含み、上 記接着材貼り付け工程の貼り付け温度にぉ 、て、上記熱硬化型の接着材の粘度が 20, 000Pa，s以下である。
[0016] これらの電子部材の製造方法によれば、高価な紫外線硬化型接着剤を使わな ヽた め，安価な材料で製造でき、さらに工程を短縮することができ安価な工程を提供でき る。
[0017] また、接着材貼り付け工程での貼り付け時の熱硬化型の接着材の粘度を 20, 000
Pa' s以下にすることで，ウェハとの密着性が向上しウェハと熱硬化型の接着材間の ボイドの発生を少なくすることができる。
[0018] また、特に本発明の第三の電子部品の製造方法では、特に、接着材の基材として のベースフィルムがダイシングフィルムを兼用するので、低コスト化、廃棄物の低減化 ができる。
[0019] ここで、上述の第一一第三の電子部品の製造方法において、接着材貼り付け工程 の貼り付け温度における熱硬化型の接着材の粘度がさらに lOOPa' s以上であること が好ましい。この場合は、接着材の取り扱い性が良好である。
[0020] また、上記熱硬化型の接着材が、上記接着材貼り付け工程の貼り付け温度で熱硬 化反応を開始しな 、ことが好ま 、。 [0021] また、上記接着材貼り付け工程での貼り付け温度は、熱硬化型の接着材の熱硬化 開始温度未満であることが好ま 、。
[0022] これらの場合には貼り付け時に接着材が硬化しない。したがって、薄型ウェハの場 合でも貼り付け後接着材のストレスによるウェハの反りや伸びを防止でき、さらに切断 工程時の接着材カものノ リの発生を防止できる。特に、ノ ッケージの薄型化等に伴 V、ウェハが薄くなる場合、熱硬化型の接着材の貼り付け時の熱及びその後の熱キュ ァにより熱硬化型の接着材が半硬化すると、ウェハと熱硬化型の接着材との間の応 力によりウェハが反るため、ダイシングがうまくいかない等の問題が発生する場合が あるがこれが解決される。さらに、温度によるキャリアの反り、伸びを無視できるため， 位置精度が高く信頼性のある工程を提供できる。
[0023] また、接着材貼り付け工程で接着材が硬化しな!ヽので、マウント工程での接着材と キャリアとの密着性を高くでき、ボイドをさらに低減できる。
[0024] また、マウント工程の貼り付け温度において、熱硬化型の接着材の粘度が 20, 000
Pa · s以下であることが好まし 、。
[0025] これにより、接着材とキャリアとの十分な密着性を確保でき、キャリアと接着材間のボ イドの発生を少なくすることができる。
[0026] また、マウント工程の貼り付け温度における熱硬化型の接着材の粘度がさらに 100
Pa · s以上であることが好まし 、。
[0027] この場合は、接着材の取り扱い性が良好である。
[0028] また、上記熱硬化型の接着材が、上記マウント工程の貼り付け温度で熱硬化反応 を開始しないことが好ましい。これによれば、マウント時の接着材とキャリアとの密着性 を十分に確保することができる。
[0029] また、上記熱硬化型の接着材は、フィルム又はペースト状であることが好ましい。
[0030] この場合、熱硬化型の接着材がフィルム状又はペースト状であるために，接着材を 容易に扱うことができる。
[0031] また、上記切断工程は、ダイシングソーを使うことが好ま 、。
[0032] また、ダイシングソ一で ICチップを分離することで，安価な製造装置を使うことがで きる。 [0033] また、本発明の第二の電子部品の製造方法において、上記熱硬化型の接着材は、 予めベースフィルムで覆われて 、ることが好まし 、。
[0034] また、本発明の第二の電子部品の製造方法にぉ 、て、上記ダイシンダフイルム貼り 付け工程は、上記ベースフィルムを剥がす工程と熱硬化型の接着材にダイシンダフ イルムを貼り付ける工程とを含むことが好まし 、。
[0035] この場合、予めベースフィルムを剥がすことで、ダイシンダフイルムとして接着機能を 持たな ヽ材料を使うことができる。
[0036] 上記目的を達成するために、本発明にカゝかる接着剤付 ICチップは、 ICチップの裏 面に接着材が付着された接着材付 ICチップにぉ ヽて、上記接着材は直接べ一スフ イルム又はダイシンダフイルム上に張り付いており上記接着材は少なくとも熱硬化型 榭脂を含んでおり、上記接着材は硬化反応を開始しておらず、上記接着材は、反応 を開始する温度以下で粘度が 20, OOOPa' s以下である。
[0037] 本発明の接着材付 ICチップによれば、直接接着材がベースフィルム又はダイシン グフィルムに張り付 、て 、ることで安価で取り扱 、やすぐ接着材が熱硬化型榭脂で あることでキャリアとの接着力が確保でき、低コストの接着材付 ICチップを提供できる
[0038] また、接着材が硬化反応を開始して!/、な 、ことで ICチップへの応力が少なくダイシ ング時のノ リ発生を防止できる信頼性がある。
[0039] また、接着材の粘度が反応開始する温度以下で 20, OOOPa' s以下であることで、 反応を開始する前において ICチップとの間のボイドの発生を防ぎ ICチップと接着材 間の接着力を確保できる。また、キャリアとの接着時にもボイドの発生を防ぐことがで きる。
[0040] 前記接着材は、硬化反応を開始する温度以下で粘度が lOOPa' s以上であることが 好ましぐこれにより十分な接着力を示す。
[0041] また、上記接着材が硬化反応を開始する温度は、 80— 120°Cであることが好まし い。
[0042] 硬化反応を開始する温度が 80— 120°Cである場合、接着材付 ICチップを、硬化反 応を開始する温度未満、例えば、 70— 90°Cでキャリアに貼り付けるとキャリアの反り， 伸びを無視しやすいため、位置精度が高く信頼性のある工程を提供できる。
[0043] また、上記接着材は、フィルム状の榭脂であることが好ましい。
[0044] 接着材がフィルム状であることで作成時に扱いやすくなり， ICチップが薄くてもキヤ リアとの接着時 ICチップ表面への這い上がりを容易に防止できる。
[0045] また、上記 ICチップは、厚みが 200ミクロン以下であることが好ましい。
[0046] ICチップの厚みが 200ミクロン以下であっても、反りの発生がなぐフィレットコント口 ールしゃす 、有効な構造を提供できる。
[0047] また、接着材の大きさ（平面形状）が ICチップとほぼ同じであるとフィレットコントロー ルがし易い。
発明の効果
[0048] 本発明によれば、電子部材の安価で工程を簡略ィ匕できる製造方法、及び、安価で 工程を簡略ィ匕できる接着剤付 ICチップが提供される。
図面の簡単な説明
[0049] [図 1]図 1は本発明の第一実施形態に係わる電子部材の製造方法でウェハ完成ェ 程、接着材貼り付け工程、ダイシンダフイルム貼り付け工程、 ICチップ分離工程、マウ ント工程を示す説明図である。
[図 2]図 2は本発明の第二実施形態に係わる電子部材の製造方法でウェハ完成ェ 程、接着材貼り付け工程、ベースフィルム貼り付け工程、ダイシンダフイルム貼り付け 工程、 ICチップ分離工程、マウント工程を示す説明図である。
[図 3]図 3は本発明の第三実施形態に係わる電子部材の製造方法でウェハ完成ェ 程、接着材貼り付け工程、 ICチップ分離工程、マウント工程を示す説明図である。
[図 4]図 4は本発明の第四実施形態に係わる接着材付 ICチップの説明図を示す説 明図である。
[図 5]図 5は本発明の第五実施形態に係わる他の接着材付 ICチップの説明図を示す 説明図である。
[図 6]図 6は従来の電子部材の製造方法の説明図である。
[図 7]図 7は従来の接着材付 ICチップの断面図を示す説明図である。
[図 8]図 8は従来の接着材付 ICチップの断面図を示す説明図である。 符号の説明
1. ウェハ
2, 8. 接着材
3. ベースフイノレム
4. ダイシングフィルム
5. ダイシング溝
6. ICチップ
7. キャリア
9. 紫外線硬化型接着剤
21. ICチップ
22, 27. 接着材
23. ベースフイノレム
24. ダイシングフィルム
25. 分離溝
26. 紫外線硬化型接着剤
28. 第 1分離溝
29. 第 2分離溝
発明を実施するための最良の形態
[0051] (第一、及び、第二実施形態）
以下図面 1及び 2に基づいて本発明における ICチップの実装方法の一例について 説明する。図 1は本発明の第一実施形態に係わる電子部材の製造方法でウェハ完 成工程、接着材貼り付け工程、ダイシンダフイルム貼り付け工程、 ICチップ分離工程
、マウント工程を示す説明図である。
[0052] 先ず、図 1 (a)のウェハ完成工程は、従来技術と同じであるため説明は省略する。
[0053] 図 1 (b)に示す接着材貼り付け工程は、ベースフィルム 3上に形成されたフィルム状 の接着材 2を、ラミネータにより、ウェハ 1に貼り付ける。貼り付け完了後、仮硬化は実 施しない。
[0054] ベースフィルムとしては、例えば、 PETフィルム等を利用できる。 [0055] 接着材としては、接着剤を貼り付ける温度での粘度が 20, OOOPa' s以下の接着材 を用いる。また、取り扱い性の観点からは、接着剤を貼り付ける温度での粘度が 100
Pa · s以上の接着材を用いることが好ま 、。
[0056] 貼り付け温度は、接着材が貼り付けやすい粘度まで下がり、且つ、貼り付け後ゥェ ハに応力を与えないために、接着材が熱硬化反応を開始しない温度であることが望 ましい。
[0057] 例えば、具体的な貼り付け温度は、例えば、接着剤の硬化反応を開始する温度が 80— 120°C程度であれば、その硬化開始温度未満の温度、例えば、 70— 90°Cであ ることが好ましい。このような比較的低温では、ウェハに対して応力が生じにくいので 好ましい。
[0058] また、接着材はフィルム状だけでなく、ペースト状の接着材を直接ウェハに印刷法 等の手段で形成しても問題な ヽ。
[0059] 接着材の具体的材料は、熱硬化型の接着材であれば良ぐエポキシ榭脂等の熱硬 化性榭脂を主成分とするものや熱硬化性榭脂と熱可塑性榭脂の混合物であっても かまわない。また、接着材は榭脂成分のみだけでなぐシリカ、銀、金属粒子等を必 要に応じて加え絶縁性、導電性、異方導電性を持つことができる。また、概接着材の 貼り付け面はウェハの裏面に限らず、表面であっても、又予め表面のパット面にバン プが形成されて ヽても問題はな ヽ。
[0060] 具体的には、上述の性質を満足する接着材の材料として、エポキシ榭脂、硬化剤、 無機フィラー、及び、ポリエーテルスルホンを含み、エポキシ榭脂及び硬化剤及びポ リエーテルスルホンの合計量 100重量部あたり無機フィラーが 5— 900重量部、ェポ キシ榭脂及び硬化剤の合計量 100重量部あたりポリエーテルスルホンの含有量が 5 一 100重量部であるフィルム状の材料が好まし!/、。
[0061] エポキシ榭脂としては、常温で液状又は固体状を示す従来公知の各種のものが用 いられ、例えば、ビスフエノール A型エポキシ榭脂、ビスフエノール F型エポキシ榭脂 、フエノールノボラック型エポキシ榭脂、クレゾ一ルノボラック型エポキシ榭脂、ビスフ ェノール AD型エポキシ榭脂、ビフエ-ル型エポキシ榭脂、ナフタレン型エポキシ榭 脂、脂環式エポキシ榭脂、グリシジルエステル系榭脂、グリシジルァミン系エポキシ榭 脂、複素環式エポキシ榭脂、ジァリールスルホン型エポキシ榭脂、ヒドロキノン型ェポ キシ榭脂及びそれらの変性物等が包含される。特に、その溶融粘度が低い点から、 常温で固体の結晶性エポキシ榭脂の使用が好まし!/、。
[0062] 硬化剤は、加熱されるとエポキシ榭脂を硬化させるものであり、例えば、その活性ィ匕 温度、すなわち、硬化反応開始温度が 60— 180°C、好ましくは、 80— 120°Cの従来 公知の各種のものが用いられる。このようなものには、例えば、ジシアンジアミド及び その誘導体、有機酸ヒドラジッド、ァミンイミド、ポリアミンの塩、マイクロカプセル型硬 ィ匕剤、イミダゾール型潜在性硬化剤、酸無水物、フエノールノボラック等が包含される 。本実施形態ではカプセル型硬化剤の使用が好まし ヽ。
[0063] 無機フイラ一としては、シリカ、アルミナ、チタ-ァ、水酸ィ匕アルミニウム等の従来公 知の各種のものが用いられるが、特に流動性及び低線膨張係数の点から、球状溶融 シリカの使用が好ましい。
[0064] このような材料を用いると、 80— 120°C程度で熱硬化し未硬化状態での粘度が 20 , OOOPa' s以下である接着剤が好適に得られる。
[0065] ベースフィルム 3上にフィルム状の接着材 2を作成する方法としては、接着材 2に溶 媒をカ卩えたものをベースフィルム 3上に塗布し、乾燥させればょ 、。
[0066] なお、ベースフィルム 3の接着材 2と接する面にシリコーン等の離型剤を設けても良 い。
[0067] 図 1 (c)に示すダイシングフィルム貼り付け工程は、ベースフィルム 3面にダイシング フィルム 4を貼り付ける。
[0068] ダイシングフィルム 4は、ダイシング基材 4a上に接着剤 4bを設けたものであり、ベー スフイルム 3が接着剤 4bに接着される。接着剤 4bは紫外線硬化型のものである必要 はない。
[0069] 図 1 (d)に示す ICチップ分離工程は、ダイシングソーを使いウェハ 1のダイシンダラ インに沿って少なくともウェハ 1及び接着材 2を分離し、且つ少なくともベースフィルム 3の一部を残す様にダイシング溝 5を形成することで ICチップ 6を形成する。すなわち 、接着剤 2は ICチップの形状に対応して完全に切断される。
[0070] 図 1 (e)に示すマウント工程は、接着材 2の付!、た ICチップ 6をピックアップし、キヤリ ァ 7の規定の位置に貼り付ける。このとき、ベースフィルム 3から接着材 2を剥がすこと により、接着材 2の付いた ICチップ 6を、ダイシングフィルム 4力もピックアップする。キ ャリア 7は、セラミック基板、リジッド基板、フレキ基板等の回路基板に限らず、 ICチッ プであっても問題はな!/ヽ。
[0071] これによれば、上述の範囲の粘度の接着剤を用いているので、接着材貼り付けェ 程において接着材に十分な流動性があり、ウェハ 1と接着材 2との密着が良くなり、接 着材にボイドが発生しにくい。また、この接着材貼り付け工程における温度で接着材 が熱硬化しないので、硬化、半硬化させる場合に比してこの工程でウェハに応力が 力かりにくぐウェハが反ることを低減できる。
[0072] また、ダイシンダフイルムにぉ 、て、紫外線硬化型接着剤を使わなくてよ!、ので、低 コストィ匕が図られる。また、 UV照射の必要もない。
[0073] また、 ICチップ分離工程でも、この接着材の流動性により、個片化される接着材に ノ リが生じにくい。
[0074] また、接着材が所定の流動性を有しするので、マウント工程にぉ 、ても、熱硬化前 に接着材とキャリアとの密着が良くなり接着材にボイドが発生しにくい。
[0075] 続いて、第二実施形態について説明する。
[0076] 図 2は本発明の第二実施形態に係わる他の電子部材の製造方法でウェハ完成ェ 程、接着材貼り付け工程、ベースフィルム剥離工程、ダイシンダフイルム貼り付け工程 、 ICチップ分離工程、マウント工程を示す説明図である。従来技術と同一部材は同 一符号で示す。
[0077] 図 2 (a)のウェハ完成工程は、従来技術と同じであるため説明は省略する。また、図
2 (b)の接着材貼り付け工程は、図 1 (b)の工程と同じであるため説明は省略する。
[0078] 図 2 (c)のベースフィルム剥離工程は、接着材 2よりベースフィルムを剥離する。
[0079] 図 2 (d)のダイシングフィルム貼り付け工程は、接着材 2面に直接ダイシングフィルム 4を貼り付ける。接着材 2面及びダイシンダフイルム 4面には他の接着剤は塗られて ヽ ない。
[0080] 図 2 (e)に示す ICチップ分離工程は、ダイシングソーを使 、ウェハ 1のダイシンダラ インに沿って少なくともウェハ 1と接着材 2を分離し、且つ少なくともダイシングフィル ム 4の一部を残す様にダイシング溝 5を形成することで ICチップ 6を形成する。すなわ ち、接着剤 2は ICチップの形状に対応して完全に切断される。
[0081] 02 (f)に示すマウント工程は、接着材 2の付!、た ICチップ 6をピックアップし、キヤリ ァ 7の規定の位置に貼り付ける。このとき、ダイシングフィルム 4から接着材 2を剥がす ことにより、接着材 2の付いた ICチップ 6をピックアップする。キャリア 7は、セラミック基 板、リジッド基板、フレキ基板等の回路基板に限らず、 ICチップであっても問題はな い。
[0082] 本実施形態でも第一実施形態と同様の作用効果を奏する。また、接着材 2がダイシ ングフィルム 4に直接接着するのでダイシングフィルム 4の表面を接着性とする必要が ない。
[0083] また、第二実施形態では、接着材貼り付け工程にお!ヽて、ベースフィルムのな 、接 着材シートを用いても実施は可能である。
[0084] なお、ベースフィルム 3の接着材 2と接する面にシリコーン等の離型剤を設けても良 い。また、ダイシンダフイルム 4の接着材 2と接する面にシリコーン等の離型剤を介在 させても良い。
[0085] 以下に、具体的実施例を示し、本実施形態をさらに詳細に説明する。
[0086] <実施例 1 >
80°Cでの粘度が 20, OOOPa' sで反応開始温度が 100°Cの 25ミクロン厚の接着材 力 SpETフィルム上に貼り付いた材料を、 80°C4kgf (4 X 105Pa)の圧力で 200ミクロン 厚の 8インチウェハにラミネートした。この時点でウェハの反りとウェハと接着材間の ボイド（50倍の顕微鏡)を検査した。その後の工程で問題となるようなウェハの反り及 びボイドの発生はな力つた。その後、ダイシンダフイルムにラミネートし、ウェハと接着 材を 10ミリ角のチップサイズにダイシングした。この時点で接着材のバリ発生とチップ 飛びを検査した。共に問題はなかった。その後、 ICチップを表面よりピックアップし、 8 0°Cでリジッド基板にマウントした。ピックアップも問題なく接着材と PETフィルム間で 剥離し、作業上の問題は発生しな力つた。また、リジッド基板と ICチップ間にボイドの 発生はなぐ位置精度も問題なカゝつた。
[0087] <比較例 1 > 80°Cでの粘度が 25, OOOPa' sで他の物性は同じ接着材を実施例 1と同じ条件で ウェハにラミネートし、ダイシング及びマウントを行った。ウェハに接着後、反りの発生 はな力つた力 ボイド（50倍の顕微鏡）が若干発生した。ダイシング後の検査ではバリ の発生とチップ飛びの問題は発生しなった。その後のピックアップで、一部チップと 接着材の間より剥離する問題が発生した。
[0088] <比較例 2 >
80°Cでの粘度が 30, OOOPa' sで他の物性は同じ接着材を実施例 1と同じ条件で ウェハにラミネートし、ダイシング及びマウントを行った。ウェハに接着後、反りの発生 はな力つた力 ボイド（50倍の顕微鏡）が多数発生した。ダイシング後の検査ではノ リ の発生は無かったが、一部ダイシング時のチップ飛びの問題は発生した。その後の ピックアップで、多数のチップと接着材の間より剥離する問題が発生した。
[0089] <比較例 3 >
80°Cでの粘度が 100, OOOPa' sで反応開始温度が 70°Cの 25ミクロン厚の接着材 を紫外線硬化型接着剤付のダイシンダフイルムに 80°C4kgf (4 X 105Pa)の圧力で 2 00ミクロン厚の 8インチウェハにラミネートし、 150°C30秒で 1次硬化させた。その後、 ウエノ、と接着材を 10ミリ角のチップサイズにダイシングした。その後、ダイシングフィル ム面より 10秒間紫外線を照射後、 ICチップを表面よりピックアップし、 150°Cでリジッ ド基板にマウントした。ウェハに接着後、 1次硬化後、反りが発生した。ボイド (50倍の 顕微鏡）は発生しなった。ダイシング後の検査では接着材に多数のノ リの発生があつ た。ダイシング時のチップ飛びの問題は発生しなかった。その後のピックアップで問 題は発生しな力つた。
[0090] (第三実施形態）
続いて、図 3に基づいて本発明の第三の実施形態における ICチップの実装方法に ついて説明する。図 3は本発明の第三実施形態に係わる電子部材の製造方法でゥ ェハ完成、接着材貼り付け工程、 ICチップ分離工程、マウント工程を示す説明図で ある。従来技術と同一部材は同一符号で示す。
[0091] 先ず、図 3の（a)のウェハ完成工程は、従来技術と同じであるため説明は省略する [0092] 図 3の (b)に示す接着材貼り付け工程は、ダイシンダフイルムを兼用するベースフィ ルム 3上に予め形成されたフィルム状の接着材 2をラミネータにより、ウェハ 1に貼り付 ける。貼り付け完了後、仮硬化は実施しない。貼り付け温度は、接着材が貼り付けや すい粘度まで下がり、且つ貼り付け後ウェハに応力を与えないために、接着材が熱 硬化反応を開始しない温度であることが望ましい。例えば、ウェハにストレスを与えに くい好適な貼り付け温度は、接着剤の熱硬化開始温度が 80— 120°C程度であれば その熱硬化開始温度未満の温度、具体的には，例えば、 70— 90°C程度である。ここ では貼り付け温度での粘度が 20, OOOPa' s以下の接着材を用いる。また、接着材は フィルム状だけでなぐペースト状の接着材を予めベースフィルム上に印刷法等の手 段で形成しても問題ない。
[0093] 接着材の材料は、熱硬化型の接着材であればよぐエポキシ榭脂等の熱硬化性榭 脂を主成分とするものや熱硬化性榭脂と熱可塑性榭脂の混合物であっても力ゝまわな い。また、接着材は榭脂成分のみだけでなぐシリカ、銀、金属粒子等を必要に応じ て加え絶縁性、導電性、異方導電性を持つことができる。また、概接着材の貼り付け 面はウェハの裏面に限らず、表面であっても、又予め表面のパット面にバンプが形成 されていても問題はない。言い換えると、接着材 2については、第一実施形態と同様 であり、貼り付け温度についても第一実施形態と同様である。
[0094] 図 3の（c)に示す ICチップ分離工程は、ダイシングソーを使 、ウェハ 1のダイシング ラインに沿って少なくともウェハ 1と接着材 2を分離し、且つ少なくともベースフィルム 3 の一部を残す様にダイシング溝 5を形成することで ICチップ 6を形成する。すなわち、 ベースフィルム 3がダイシンダフイルムとして機能する。このとき、接着剤 2は ICチップ の形状に対応して完全に切断される。
[0095] 図 3の（d)に示すマウント工程は、接着材 2の付!、た ICチップ 6をピックアップし、キ ャリア 7の規定の位置に貼り付ける。このとき、ベースフィルム 3から接着材 2を剥がす ことにより、接着材 2の付いた ICチップ 6をピックアップする。キャリア 7は、セラミック基 板、リジッド基板、フレキ基板等の回路基板に限らず、 ICチップであっても問題はな い。
[0096] 本実施形態によれば、第一実施形態と同様の作用効果を示すのに加えて、接着材 2の支持基材であるベースフィルム 3がダイシンダフイルム、すなわち、切断工程にお V、てそれ自身が完全に切断されずに各 ICチップを固定するフィルムとして機能する ので、低コスト化、廃棄物の低減の効果がある。
[0097] なお、ベースフィルム 3の接着材 2と接する面にシリコーン等の離型剤を設けても良 い。
[0098] 以下に、具体的実施例を示し、本実施形態をさらに詳細に説明する。
[0099] <実施例 1 >
80°Cでの粘度が 20, OOOPa' sで反応開始温度が 100°Cの 25ミクロン厚の接着材 がダイシングフィルム上に貼り付いた材料を、 80°C4kgf (4 X 105Pa)の圧力で 200ミ クロン厚の 8インチウェハにラミネートした。この時点でウェハの反りとウェハと接着材 間のボイド（50倍の顕微鏡)を検査した。その後の工程で問題となるようなウェハの反 り及びボイドの発生はな力つた。その後、ウェハと接着材を 10ミリ角のチップサイズに ダイシングした。この時点で接着材のノ リ発生とチップ飛びを検査した。共に問題は なかった。その後、 ICチップを表面よりピックアップし、 80°Cでリジッド基板にマウント した。ピックアップも問題なく接着材とダイシンダフイルム間で剥離し、作業上の問題 は発生しな力 た。また、リジッド基板と ICチップ間にボイドの発生はなぐ位置精度 も問題なつた。
[0100] <比較例 1 >
80°Cでの粘度が 25, OOOPa' sで他の物性は同じ接着材を実施例 1と同じ条件で ウェハにラミネートし、ダイシング及びマウントを行った。ウェハに接着後、反りの発生 はな力つた力 ボイド（50倍の顕微鏡）が若干発生した。ダイシング後の検査ではバリ の発生とチップ飛びの問題は発生しなった。その後のピックアップで、一部チップと 接着材の間より剥離する問題が発生した。
[0101] <比較例 2>
80°Cでの粘度が 30, OOOPa' sで他の物性は同じ接着材を実施例 1と同じ条件で ウェハにラミネートし、ダイシング及びマウントを行った。ウェハに接着後、反りの発生 はな力つた力 ボイド（50倍の顕微鏡）が多数発生した。ダイシング後の検査ではノ リ の発生は無かったが、一部ダイシング時のチップ飛びの問題は発生した。その後の ピックアップで、多数のチップと接着材の間より剥離する問題が発生した。
[0102] <比較例 3 >
80°Cでの粘度が 100, OOOPa' sで反応開始温度が 70°Cの 25ミクロン厚の接着材 を紫外線硬化型接着剤付のダイシンダフイルムに 80°C4kgf (4 X 105Pa)の圧力で 2 00ミクロン厚の 8インチウェハにラミネートし、 150°C30秒で 1次硬化させた。その後、 ウエノ、と接着材を 10ミリ角のチップサイズにダイシングした。その後、ダイシングフィル ム面より 10秒間紫外線を照射後、 ICチップを表面よりピックアップし、 150°Cでリジッ ド基板にマウントした。ウェハに接着後、 1次硬化後、反りが発生した。ボイド (50倍の 顕微鏡）は発生しなった。ダイシング後の検査では接着材に多数のノ リの発生があつ た。ダイシング時のチップ飛びの問題は発生しなかった。その後のピックアップで問 題は発生しな力つた。
[0103] (第四及び第五実施形態）
以下図面に基づいて本発明における ICチップの実装方法の実施形態について説 明する。図 4は本発明の第四実施形態に係わる接着材付 ICチップの断面図である。 図 5は本発明の第五実施形態に係わる他の接着材付 ICチップの断面図である。従 来技術と同一部材は同一符号で示す。
[0104] 図 4は、ベースフィルム上に直接接着材の付いた材料をウェハに貼り付け、さらに ベースフィルムをダイシンダフイルムに貼り付けダイシングし、接着材付 ICチップを作 成したものである。ダイシングフィルム 24上にベースフィルム 23が張り付き，ベースフ イルム 23上に直接、接着材 22が接着され、その上に ICチップ 21が接着されている。 ICチップ 21と接着材 22は分離溝 25により隣の ICチップと接着材と分離している。接 着材 22の大きさはほぼ ICチップ 21の大きさであり、接着材が硬化していないため， I Cチップには反りは発生して 、な 、。
[0105] 接着材 22は第一実施形態の接着材 2と同じである。
[0106] ダイシンダフイルム 24は、ダイシング基材 24a上に接着剤 24bが設けられたもので あり、ベースフィルム 23を接着剤 24bに接着する。接着剤 24bは紫外線硬化型のも のである必要はない。
[0107] この接着剤付 ICチップの態様は、第一実施形態の図 1の (d)の状態の接着剤付 IC チップと同じである。
[0108] 図 5は、ベースフィルムとダイシングフィルムを共用した構造である。ダイシングフィ ルム（ベースフィルム）上に直接接着材の付いた材料をウェハに貼り付け、ダイシング し、接着材付 ICチップを作成する。ダイシンダフイルム 24上に直接接着材 22が接着 され、その上に ICチップ 21が接着されている。 ICチップ 21と接着材 22は分離溝 25 により隣の ICチップと接着材と分離している。接着材 22の大きさはほぼ ICチップ 21 の大きさであり、接着材が硬化していないため， ICチップには反りは発生していない
[0109] この接着剤付 ICチップの態様は、第二実施形態の図 2の (e)の状態の接着剤付 IC チップ及び第三実施形態の図 3の（c)の状態の接着剤付 ICチップと同じである。
[0110] 本実施形態の接着材付 ICチップによれば、直接接着材がベースフィルム又はダイ シンダフイルムに張り付 、て 、ることで安価で取り扱 、やすく、接着材の大きさが ICチ ップとほぼ同じことでフィレットコントロールがし易ぐ接着材が熱硬化型榭脂であるこ とでキャリアとの接着力が確保でき、低コストの接着材付 ICチップを提供できる。また 、接着材が硬化反応を開始して 、な 、ことで ICチップへの応力が少なくダイシング時 のバリ発生を防止できる信頼性がある。
[0111] また、接着材の粘度が、反応開始する温度以下で 20, OOOPa' s以下であることで 、熱反応を開始する前にお 、て ICチップとの間のボイドの発生を防ぎ ICチップと接 着材間の接着力を確保できる。また、キャリアとの接着時にもボイドの発生を防ぐこと ができる。ここで、接着材の粘度が lOOPa' s以上であることが好ましい。
[0112] ここで、接着材が熱硬化反応を開始する温度は、 80— 120°Cであることが好ましい
[0113] 熱硬化反応を開始する温度が 80— 120°Cである場合、接着材付 ICチップを、熱硬 化反応を開始する温度未満でキャリアに貼り付けると、貼り付け温度を例えば、 70°C 一 90°C程度とすることができ、 ,温度によるキャリアの反り，伸びを無視できるため、 位置精度が高く信頼性のある工程を提供できる。
[0114] また、接着材がフィルム状の榭脂であると、作成時に扱いやすくなり， ICチップが薄 くてもキャリアとの接着時 ICチップ表面への這い上がりを容易に防止できる。 [0115] また、本実施形態では、 ICチップの厚みが 200ミクロン以下であっても、反りの発生 がなぐフィレットコントロールしゃすい。
[0116] 以下に、具体的実施例を示し、本実施形態をさらに詳細に説明する。
[0117] く実施例 1 >
80°Cでの粘度が 20, OOOPa' sで反応開始温度が 100°Cの 25ミクロ厚の接着材が PETフィルム上に貼り付いた材料を、 80°C4kgf (4 X 105Pa)の圧力で 200ミクロン 厚の 8インチウェハにラミネートした。この時点でウェハの反りとウェハと接着材間の ボイド（50倍の顕微鏡)を検査した。その後の工程で問題となるようなウェハの反り及 びボイドの発生はな力つた。その後、ダイシンダフイルムにラミネートし、ウェハと接着 材を 10ミリ角のチップサイズにダイシングした。この時点で接着材のバリ発生とチップ 飛びを検査した。共に問題はなかった。その後、 ICチップを表面よりピックアップし、 8 0°Cでリジッド基板にマウントした。ピックアップも問題なく接着材と PETフィルム間で 剥離し、作業上の問題は発生しな力つた。リジッド基板との間にもボイドの発生は無 かった。さらに、接着材を 150°C1時間の条件で硬化した。
[0118] <比較例 1 >
80°Cでの粘度が 25, OOOPa' sで他の物性は同じ接着材を実施例 1と同じ条件で ウェハにラミネートし、ダイシング及びマウントを行った。ウェハに接着後、反りの発生 はな力つた力 ボイド（50倍の顕微鏡）が多数発生した。ダイシング後の検査ではノ リ の発生は無かったが、一部ダイシング時のチップ飛びの問題は発生した。その後の ピックアップで、多数のチップと接着材の間より剥離する問題が発生した。
[0119] <比較例 2>
80°Cでの粘度が 100, OOOPa' sで反応開始温度が 70°Cの 25ミクロン厚の接着材 を紫外線硬化型接着剤付のダイシンダフイルムに 80°C4kgf (4 X 105Pa)の圧力で 2 00ミクロン厚の 8インチウェハにラミネートし、 150°C30秒で 1次硬化させた。その後、 ウエノ、と接着材を 10ミリ角のチップサイズにダイシングした。その後、ダイシングフィル ム面より 10秒間紫外線を照射後、 ICチップを表面よりピックアップし、 150°Cでリジッ ド基板にマウントした。ウェハに接着後、 1次硬化後、反りが発生した。ボイド (50倍の 顕微鏡）は発生しなった。ダイシング後の検査では接着材に多数のノ リの発生があつ た。ダイシング時のチップ飛びの問題は発生しなかった。その後のピックアップで問 題は発生しな力つた。

Claims

請求の範囲
[1] ベースフィルム上に設けられた熱硬化型の接着材に対して、ウェハを貼り付ける接 着材貼り付け工程と、
前記ベースフィルムをダイシンダフイルムに貼り付けるダイシンダフイルム貼り付けェ 程と、
前記ウェハと前記熱硬化型の接着材を切断し ICチップに分離する ICチップ分離ェ 程と、
前記熱硬化型の接着材が貼り付いた前記 ICチップをキャリアに貼り付けるマウント 工程と、
を含み、
前記接着材貼り付け工程の貼り付け温度にぉ 、て、前記熱硬化型の接着材の粘 度が 20, OOOPa' s以下である電子部材の製造方法。
[2] 少なくともウェハに熱硬化型の接着材を貼り付ける接着材貼り付け工程と、
前記熱硬化型の接着材にダイシンダフイルムを貼り付けるダイシンダフイルム貼り付 け工程と、
前記ウェハと前記熱硬化型の接着材を切断し ICチップに分離する ICチップ分離ェ 程と、
前記熱硬化型の接着材が貼り付いた前記 ICチップをキャリアに貼り付けるマウント 工程と、
を含み、
前記接着材貼り付け工程の貼り付け温度におにおいて、前記熱硬化型の接着材 の粘度が 20, OOOPa' s以下である電子部材の製造方法。
[3] 前記熱硬化型の接着材は、予めベースフィルムで覆われていることを特徴とする請 求項 2記載の電子部材の製造方法。
[4] 前記ダイシンダフイルム貼り付け工程は、前記ベースフィルムを剥がす工程と前記 熱硬化型の接着材にダイシングフィルムを貼り付ける工程を含む請求項 3記載の電 子部材の製造方法。
[5] 少なくともウェハに、熱硬化型の接着材が付いたベースフィルムを貼り付ける接着 材貼り付け工程と、
前記ベースフィルムをダイシンダフイルムとして用いて前記ウェハと前記熱硬化型 の接着材を切断し ICチップに分離する切断工程と、
前記熱硬化型の接着材が貼り付いた前記 ICチップをキャリアに貼り付けるマウント 工程と、
を含み、
前記接着材貼り付け工程の貼り付け温度にぉ 、て、前記熱硬化型の接着材の粘 度が 20, OOOPa' s以下である電子部材の製造方法。
[6] 前記接着材貼り付け工程の貼り付け温度における前記熱硬化型の接着材の粘度 力 Sさらに 1 OOPa · s以上である請求項 1一 5記載の電子部材の製造方法。
[7] 前記接着材貼り付け工程の貼り付け温度にぉ 、て、前記熱硬化型の接着材は熱 硬化反応を開始しな 、請求項 1一 6の 、ずれかに記載の電子部材の製造方法。
[8] 前記接着材貼り付け工程の貼り付け温度は、前記熱硬化型の接着材の熱硬化開 始温度未満である請求項 1一 6記載の電子部材の製造方法。
[9] 前記マウント工程の貼り付け温度において、前記熱硬化型の接着材の粘度が 20,
OOOPa' s以下である請求項 1一 8記載の電子部材の製造方法。
[10] 前記マウント工程の貼り付け温度において、前記熱硬化型の接着材の粘度が 100
Pa · s以上である請求項 9記載の電子部材の製造方法。
[11] 前記マウント工程の貼り付け温度において、前記熱硬化型の接着材は熱硬化反応 を開始しない請求項 1一 10のいずれかに記載の電子部材の製造方法。
[12] 前記マウント工程の後に、前記熱硬化型の接着材を加熱して熱硬化反応を開始さ せる工程をさらに含む請求項 1一 11に記載の電子部品の製造方法。
[13] 前記熱硬化型の接着材は、フィルム又はペースト状である請求項 1一 12記載の電 子部材の製造方法。
[14] 前記切断工程は、ダイシングソーを使う請求項 1一 13記載の電子部材の製造方法
[15] ICチップの裏面に接着材が付着された接着材付 ICチップにぉ ヽて、前記接着材 は直接ベースフィルム又はダイシンダフイルムに張り付 、ており、前記接着材は少な くとも熱硬化型榭脂を含んでおり、前記接着材は硬化反応を開始しておらず、前記 接着材は、硬化反応を開始する温度以下で粘度が 20, OOOPa' s以下である接着材 付 ICチップ。
[16] 前記接着材は、硬化反応を開始する温度以下で粘度が lOOPa' s以上である請求 項 15記載の電子部材の製造方法。
[17] 前記接着材が前記硬化反応を開始する温度は、 80— 120°Cである請求項 15— 1
6記載の接着材付 ICチップ。
[18] 前記接着材は、フィルム状の榭脂である請求項 15— 17記載の接着材付 ICチップ
[19] 前記 ICチップは、厚みが 200ミクロン以下である請求項 15— 18記載の接着材付 I Cチップ。
[20] 前記接着材の大きさは前記 ICチップとほぼ同じである請求項 15— 19記載の接着 材付 ICチップ。
PCT/JP2004/014865 2003-10-07 2004-10-07 電子部材の製造方法、及び、接着材付ｉｃチップ WO2005036633A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/574,825 US20070134846A1 (en) 2003-10-07 2004-10-07 Electronic member fabricating method and ic chip with adhesive material
JP2005514605A JPWO2005036633A1 (ja) 2003-10-07 2004-10-07 電子部材の製造方法、及び、接着材付ｉｃチップ

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003348320 2003-10-07
JP2003-348319 2003-10-07
JP2003348318 2003-10-07
JP2003-348320 2003-10-07
JP2003348319 2003-10-07
JP2003-348318 2003-10-07

Publications (1)

Publication Number Publication Date
WO2005036633A1 true WO2005036633A1 (ja) 2005-04-21

Family

ID=34437591

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/014865 WO2005036633A1 (ja) 2003-10-07 2004-10-07 電子部材の製造方法、及び、接着材付ｉｃチップ

Country Status (3)

Country Link
US (1) US20070134846A1 (ja)
JP (1) JPWO2005036633A1 (ja)
WO (1) WO2005036633A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1890323A2 (en) * 2006-08-18 2008-02-20 Princo Corp. Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
JP2009231700A (ja) * 2008-03-25 2009-10-08 Furukawa Electric Co Ltd:The ウエハ加工用テープ
JPWO2008126717A1 (ja) * 2007-04-06 2010-07-22 日立化成工業株式会社 半導体用接着フィルム、複合シート及びこれらを用いた半導体チップの製造方法
WO2011152491A1 (ja) * 2010-06-02 2011-12-08 ソニーケミカル＆インフォメーションデバイス株式会社 ウエハのダイシング方法、接続方法及び接続構造体
US8288246B2 (en) 2006-07-27 2012-10-16 Princo Corp. Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
JP2015133465A (ja) * 2013-12-13 2015-07-23 東京応化工業株式会社 貼付方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310846A (ja) * 2005-04-28 2006-11-09 Ls Cable Ltd 半導体用ダイシングダイ接着フィルム
JP2007048958A (ja) * 2005-08-10 2007-02-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US7772691B2 (en) * 2007-10-12 2010-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced wafer level package
JP2009117450A (ja) * 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
KR20120120292A (ko) * 2010-02-12 2012-11-01 세키스이가가쿠 고교가부시키가이샤 다이싱-다이본딩 테이프 및 점접착제층 부착 반도체 칩의 제조 방법
KR101555741B1 (ko) * 2010-04-19 2015-09-25 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름
KR102046534B1 (ko) * 2013-01-25 2019-11-19 삼성전자주식회사 기판 가공 방법
KR102077248B1 (ko) 2013-01-25 2020-02-13 삼성전자주식회사 기판 가공 방법
CN112201632A (zh) * 2020-08-24 2021-01-08 杰群电子科技（东莞）有限公司 一种半导体器件封装结构及半导体器件封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266183A (ja) * 1996-01-22 1997-10-07 Texas Instr Japan Ltd ウェハダイシング・接着用シートおよび半導体装置の製造方法
JPH09263734A (ja) * 1996-01-22 1997-10-07 Texas Instr Japan Ltd ポリイミド接着シートおよびポリイミド用工程フィルム
JP2002265888A (ja) * 2001-03-15 2002-09-18 Hitachi Chem Co Ltd 接着フィルムおよびその用途ならびに半導体装置の製造方法
JP2002353252A (ja) * 2002-03-18 2002-12-06 Hitachi Chem Co Ltd ダイボンディング用接着剤及び半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3844032B2 (ja) * 1998-07-14 2006-11-08 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
KR100647132B1 (ko) * 2001-08-27 2006-11-17 히다치 가세고교 가부시끼가이샤 접착시트 및 반도체장치 및 그 제조방법
US7176055B2 (en) * 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
JP4135565B2 (ja) * 2003-06-06 2008-08-20 松下電器産業株式会社 電子回路装置およびその製造方法
JP4309710B2 (ja) * 2003-07-11 2009-08-05 住友ベークライト株式会社 半導体用接着フィルム、ダイシングフィルムおよび半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266183A (ja) * 1996-01-22 1997-10-07 Texas Instr Japan Ltd ウェハダイシング・接着用シートおよび半導体装置の製造方法
JPH09263734A (ja) * 1996-01-22 1997-10-07 Texas Instr Japan Ltd ポリイミド接着シートおよびポリイミド用工程フィルム
JP2002265888A (ja) * 2001-03-15 2002-09-18 Hitachi Chem Co Ltd 接着フィルムおよびその用途ならびに半導体装置の製造方法
JP2002353252A (ja) * 2002-03-18 2002-12-06 Hitachi Chem Co Ltd ダイボンディング用接着剤及び半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288246B2 (en) 2006-07-27 2012-10-16 Princo Corp. Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
EP1890323A2 (en) * 2006-08-18 2008-02-20 Princo Corp. Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
EP1890323A3 (en) * 2006-08-18 2009-10-14 Princo Corp. Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
JPWO2008126717A1 (ja) * 2007-04-06 2010-07-22 日立化成工業株式会社 半導体用接着フィルム、複合シート及びこれらを用いた半導体チップの製造方法
US8404564B2 (en) 2007-04-06 2013-03-26 Hitachi Chemical Company, Ltd. Adhesive film for semiconductor, composite sheet, and method for producing semiconductor chip using them
JP2009231700A (ja) * 2008-03-25 2009-10-08 Furukawa Electric Co Ltd:The ウエハ加工用テープ
WO2011152491A1 (ja) * 2010-06-02 2011-12-08 ソニーケミカル＆インフォメーションデバイス株式会社 ウエハのダイシング方法、接続方法及び接続構造体
JP2011253939A (ja) * 2010-06-02 2011-12-15 Sony Chemical & Information Device Corp ウエハのダイシング方法、接続方法及び接続構造体
JP2015133465A (ja) * 2013-12-13 2015-07-23 東京応化工業株式会社 貼付方法

Also Published As

Publication number Publication date
JPWO2005036633A1 (ja) 2007-11-22
US20070134846A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
US8003441B2 (en) Manufacturing method of semiconductor device
KR101493872B1 (ko) 백그라인딩-언더필 필름, 그 형성방법, 이를 이용한 반도체패키지 및 그 형성방법
WO2005036633A1 (ja) 電子部材の製造方法、及び、接着材付ｉｃチップ
JP2002299378A (ja) 導電体付接着シート、半導体装置製造方法および半導体装置
JP5660178B2 (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
JP4766200B2 (ja) 接着剤組成物及び半導体装置の製造方法
JP2006261529A (ja) フリップチップ実装用アンダーフィルテープおよび半導体装置の製造方法
JP6017398B2 (ja) 半導体装置の製造方法
JP2011018804A (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2006303406A (ja) 半導体装置の実装方法、半導体装置、及び半導体装置の実装構造
JP5805359B2 (ja) 半導体装置の製造方法
JP2009260226A (ja) 半導体装置の製造方法
JP2003347473A (ja) 半導体装置とその製造方法
TWI415198B (zh) 半導體裝置之製造方法
TWI425066B (zh) Preparation method of adhesive composition, circuit board for connecting circuit member, and manufacturing method of semiconductor device
JP5272397B2 (ja) 接着フィルムの貼付装置及び接着フィルムの貼付方法
JP5023664B2 (ja) 半導体装置の製造方法
JP2009260214A (ja) 半導体ウエハのダイシング方法
JP2008235840A (ja) 半導体装置の製造方法、半導体製造装置および半導体モジュール
JP2008098608A (ja) 半導体装置の製造方法
JP2007251197A (ja) 半導体装置の製造方法
JP5849405B2 (ja) 半導体装置の製造方法
KR20210095863A (ko) 반도체 장치의 제조 방법
JP2009260229A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
JP2005340317A (ja) 半導体パッケージの製造方法、半導体パッケージ、および半導体パッケージの製造装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005514605

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007134846

Country of ref document: US

Ref document number: 10574825

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10574825

Country of ref document: US