WO2005086227A1 - Technique d’amelioration de la qualite d’une couche mince prelevee - Google Patents

Technique d’amelioration de la qualite d’une couche mince prelevee Download PDF

Info

Publication number
WO2005086227A1
WO2005086227A1 PCT/FR2005/000542 FR2005000542W WO2005086227A1 WO 2005086227 A1 WO2005086227 A1 WO 2005086227A1 FR 2005000542 W FR2005000542 W FR 2005000542W WO 2005086227 A1 WO2005086227 A1 WO 2005086227A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
bonding
implantation
carried out
temperature
Prior art date
Application number
PCT/FR2005/000542
Other languages
English (en)
Other versions
WO2005086227A8 (fr
Inventor
Nicolas Daval
Takeshi Akatsu
Nguyet-Phuong Nguyen
Olivier Rayssac
Konstantin Bourdelle
Original Assignee
S.O.I.Tec Silicon On Insulator Technologies
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0402340A external-priority patent/FR2867307B1/fr
Application filed by S.O.I.Tec Silicon On Insulator Technologies filed Critical S.O.I.Tec Silicon On Insulator Technologies
Priority to JP2007501319A priority Critical patent/JP4876067B2/ja
Priority to EP05737045A priority patent/EP1721333A1/fr
Priority to CN2005800141634A priority patent/CN1950937B/zh
Priority to US11/179,713 priority patent/US7449394B2/en
Publication of WO2005086227A1 publication Critical patent/WO2005086227A1/fr
Publication of WO2005086227A8 publication Critical patent/WO2005086227A8/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Definitions

  • the present invention relates to a method for forming a structure comprising a layer taken from semiconductor material from a donor wafer, the method comprising the following successive steps: (a) implantation of atomic species to form a zone of embrittlement in the donor wafer to a determined depth; (b) bonding of the donor wafer to a recipient wafer; (c) supply of energy to separate the layer removed from the donor wafer at the embrittlement zone; (d) treatment of the sampled layer.
  • This type of diaper removal is also called Smart-Cut®, and is known to those skilled in the art.
  • Step (a) can be carried out by simple implantation (for example of hydrogen) or by co-implantation (for example of hydrogen and helium), with a dosage of the chemical species to be implanted and an implantation energy. adapted.
  • Step (b) of bonding the receiving wafer (of the removed layer), is typically done at the surface of the donor wafer having undergone implantation, by means of a gluing layer of dielectric material , such as Si0 2 .
  • step (c) the energy is at least partly supplied, typically, in thermal form. It is then the thermal budget (the temperature / duration of the heat treatment couple) that must be considered to determine the moment when the layer to be removed will come off.
  • a semiconductor-on-insulator structure such as an SOI structure (in the case where the sampled layer is made of silicon), SiGeOI (in the case where the sampled layer is made of germanium silicon), sSOI (in the case where the sampled layer is in constrained silicon), SGOI (in the case where the sampled layer comprises a layer of relaxed SiGe on which is arranged a layer of constrained Si) or GeOI (in the case where the sampled layer is in germanium) .
  • SOI structure in the case where the sampled layer is made of silicon
  • SiGeOI in the case where the sampled layer is made of germanium silicon
  • sSOI in the case where the sampled layer is in constrained silicon
  • SGOI in the case where the sampled layer comprises a layer of relaxed SiGe on which is arranged a layer of constrained Si
  • GeOI in the case where the sampled layer is in germanium
  • a semiconductor-on-insulator structure 30 is schematically represented (consisting of a receiving plate 20 covered with the sampled layer 1 by means of an electrically insulating layer 5) which has, in its part semiconductor (ie the sampled layer 1), such a reduction in crystal quality. It can thus be observed that the sampled layer 1 comprises a defective zone 1A, this defective zone 1A comprising crystalline defects and an existing surface roughness.
  • the defective zone 1A has a thickness typically around 150 nm for an atomic implantation of hydrogen.
  • the implantation step may have caused the layer to be removed to decrease the crystal quality.
  • Step (d) of processing the removed layer 1 is then necessary to implement in order to remove this defective area 1A, and thus recovering at least part of the healthy zone 1B of the sampled layer 1. It is possible, for example, to implement mechanical polishing or mechanical-chemical planarization (“CMP”) to compensate for surface roughness, and / or steps sacrificial oxidation of the defective zone 1A.
  • CMP mechanical-chemical planarization
  • such a four-step process is disclosed in document US2004 / 0053477, in which the sample of a constrained Si layer is produced from a donor substrate comprising a buffer layer of SiGe.
  • Step (a) consists of implanting in the buffer layer and step (d) comprises removing the removed part of the buffer layer by polishing the SiGe surface and then selective etching of SiGe with respect to constrained Si.
  • Selective etching notably allows the desired layer to be obtained in the end with a good surface quality, without risking damaging it too much (which could be the case if a single polishing were used).
  • the chemical etching implemented during this step (d) can in certain cases cause problems of at least partial detachment of the bonding interface (bonding carried out during step (b)).
  • the chemical etching of step (d) can in particular delaminate the edge of the bonding layer, that is to say attacking the latter at its level with the edge of the structure produced.
  • this solution is not satisfactory in that it does not completely solve the delamination problem and that the process is significantly slowed down.
  • this chemical etching requires prior preparation of the etching surface, typically carried out by mechanical polishing means. Indeed, this preparation for etching remains necessary to make up for some of the significant roughness which could subsequently cause an excessively inhomogeneous etching capable of creating through defects or holes in the remaining layer.
  • the successive actions of polishing and chemical etching make the post-detachment finishing step (d) (as well as the entire sampling process) long, complex and costly from an economic point of view.
  • step (a) of implantation by implantation of several atomic species (typically by carrying out an implantation of helium and an implantation of hydrogen).
  • This type of implantation is hereinafter designated by the term co-implantation.
  • the implementation of a co-implantation in fact makes it possible to use a total dose of co-implanted species lower than the dose used when a single species is implanted.
  • the total dose in co-implantation thus typically represents 1/3 of the dose in implantation of a single species.
  • the result of this reduction in the total implanted dose is a reduction in the thickness of the defective zone, which in particular makes it possible to reduce or simplify the finishing treatments implemented after detachment.
  • a first object of the invention is to reduce the duration, the economic cost, and the number of treatment means, during step (d), of a sampled layer, and in particular no longer use mechanical means for polishing.
  • a second objective of the invention is to avoid delamination at the edge of the bonding layer during the implementation of a chemical etching finish.
  • a third objective of the invention is to produce a structure, such as a semiconductor-on-insulator structure, comprising a sampled layer including a material more fragile than Si, such as constrained Si or SiGe.
  • a fourth objective is to produce such a structure from a sampled layer of better quality.
  • a fifth objective of the invention is to reduce the amount of material sacrificed during the treatment of the layer removed.
  • a sixth objective of the invention is to propose a simple method for processing the sampled layer and which is easily integrated into the whole of the Smart-Cut® type sampling process.
  • the present invention attempts to overcome these problems by proposing, according to a first aspect, a method of forming a structure comprising a layer taken from a donor wafer, the donor wafer comprising before taking a first layer of a first material chosen from semiconductor materials and a second layer on the first layer of a second material chosen from semiconductor materials, the method comprising the following steps: (a) implantation of atomic species to form a zone of embrittlement under the second layer (b) bonding of the donor wafer to a receiving plate; (c) supply of energy to separate the layers removed from the donor wafer at the embrittlement zone; (d) selective etching of the remaining part of the first layer with respect to the second layer; characterized in that the parameters of the implantation carried out during step (a) are adjusted so as to minimize the roughness appearing immediately after the implementation of step (c), and in that it comprises in addition to a step capable of reinforcing the bonding, implemented at a temperature below about 800 ° C.
  • Other possible characteristics of the invention are:
  • step (b) The step capable of strengthening bonding is implemented before step (b), and includes plasma activation;
  • step (b) The step capable of strengthening the bonding is implemented after step (b), and includes a heat treatment;
  • the heat treatment is done at a temperature between about 350 ° C and about 800 ° C for 30 minutes to about 4 hours;
  • the heat treatment is done at a temperature between about 550 ° C and about 800 ° C for 30 minutes to about 4 hours; - the heat treatment is implemented after step (c) and in continuity with step (c), in the same oven;
  • the heat treatment comprises a simple change in the temperature from the separation temperature of step (c) to the temperature chosen for the heat treatment; - step (c) is carried out around 500 ° C for a period which can range from approximately 30 minutes to 2 hours; - The step capable of strengthening the bonding is implemented so as to have, before step (d), a bonding energy greater than or equal to about 0.8 J / m 2 ;
  • step (c) said roughness appearing immediately after the implementation of step (c) is less than about 40 ARMS measured on a surface of
  • step (a) the atomic species implanted during step (a) comprise two distinct atomic elements, step (a) thus being a co-implantation;
  • step (a) is a co-location of helium and hydrogen
  • step (a) the co-implantation of step (a) is carried out according to implantation parameters adapted to form the zone of embrittlement in said layer of SiGe and so that the concentration peak helium is located, in the thickness of the donor wafer, more in depth than the hydrogen spreading zone and more in depth than the embrittlement zone;
  • the heat treatment is carried out at a temperature between 575 ° C and 625 ° C;
  • the assays of helium and hydrogen are chosen to be, respectively, of the order of 0.9.10 16 / cm 2 and of the order of 1.10 16 / cm 2 ;
  • step (c) the method does not include the implementation of mechanical polishing means
  • the method further comprises, after step (d), crystal growth of the second material on the second layer to thicken the latter; - the first layer is in Si ⁇ - x Ge x with 0 ⁇ x ⁇ 1 and the second layer is in Si elastically constrained;
  • the donor wafer comprises a support substrate in solid Si, a buffer structure in SiGe, a first layer comprising Si ⁇ _ x Ge x (x ⁇ O) and a second layer in constrained Si; the first layer is made of elastically constrained Si and the second layer is made of Si- ⁇ _ x Ge x with 0 ⁇ x ⁇ 1, the donor wafer further comprising a third layer made of Si- ⁇ _ x Ge x under the first layer;
  • step (a) the implantation of step (a) is also carried out under the first layer, and the method further comprising, between step (c) and step (d), a selective etching of the remaining part of the third layer with respect to the first layer;
  • the donor wafer comprises a support substrate in solid Si, a buffer structure in SiGe, and a multilayer structure comprising alternately first layers in S - x Ge x (x ⁇ 0) and second layers in constrained Si, so as to be able perform a plurality of samples from the same donor plate;
  • the method further comprises, before step (a), the formation of the constrained layer at a deposition temperature between about 450 ° C and about 650 ° C, and in that the treatments implemented between this deposition and the detachment obtained in step (c) are carried out at temperatures lower than or equal to the deposition temperature.
  • the method further comprises, before step (b), a step of forming a bonding layer on the donor wafer and / or on the receiving wafer, the bonding layer comprising an electrically insulating material, such as by example of Si0 2 , Si 3 N or Si x O y N z ;
  • the invention proposes an application of said method for forming a structure, to the formation of a semiconductor-on-insulator structure.
  • the invention provides a semiconductor-on-insulator structure obtained after having implemented all of the steps (a), (b) and (c) of the method, and after having removed the contact of the sampled layers with the remaining part of the donor wafer, this structure having roughnesses less than 40 ARMS measured on a surface of 10 ⁇ 10 ⁇ m, and a bonding energy greater than or equal to about 0.8 J / m 2 .
  • - Figure 1 shows a schematic sectional view of a semiconductor-on-insulator structure obtained after the implementation of a Smart-Cut® process according to the prior art
  • - Figure 2 shows a sectional view obtained by TEM by the Applicant of a semiconductor-on-insulator structure obtained after the implementation of a method according to the invention
  • - Figures 3a to 3e schematically represent the different steps of a method according to the invention to form a structure comprising a layer taken from Smart-Cut®
  • - Figure 4 shows a first time evolution of the temperatures of the heat treatments that can be implemented according to the invention during the separation step and during the treatment of the layer removed according to the method represented by Figures 3a to 3 e
  • - Figure 5 shows a second time evolution of the temperatures of the heat treatments that can be implemented according to the invention during the separation step and during the treatment of the layer removed according to the method shown in Figures 3a to 3 e
  • - Figures 6a and 6b schematically show a first variant according to the invention
  • FIGS. 8a, 8b and 8c are views obtained by TEM of an Si donor wafer having been subjected to He / H co-implantation; - Figures 9, 10 and 11 show roughness measurement results, in particular on the surface of structures comprising a sampled layer comprising Si and SiGe respectively; - Figure 12 shows the results of quantification of defects in particular for structures comprising a sampled layer comprising Si and SiGe respectively.
  • a first method of sampling a first layer 1 in Sit_ x Ge x (with x G] 0; 1]) and a second layer 2 in elastically constrained Si is illustrated, starting from of a donor plate 10, to transfer them to a receiving plate 20, according to the invention.
  • a donor wafer 10 comprising the first layer 1 in Si ⁇ _ x Ge x and the second layer 2 in Si forced to take, is illustrated.
  • a donor plate 10 including Si ⁇ _ x Ge x comprises a solid substrate 5 in Si on which has been formed, for example by crystal growth, a buffer structure in SiGe (not shown) composed of different layers.
  • the latter may have a gradual change in thickness of its composition in Ge, ranging from 0% at the level of the solid Si substrate to approximately 100 ⁇ % at the interface with the first layer 1 in Si- ⁇ _ x Ge x (also preferentially formed by crystal growth).
  • a second layer 2 of constrained Si is formed on the first layer 1 of Si- ⁇ . x Ge x .
  • the growth of the second layer 2 is carried out in situ, directly in continuation of the formation of the first layer 1.
  • the growth of the second layer 2 is carried out after a slight stage of preparation of surface of the underlying adaptation layer 2, for example by CMP polishing.
  • the second Si layer 2 is advantageously formed by epitaxy using known techniques such as CVD techniques and MBE (respective abbreviations of “Chemical Vapor Déposition” and “Molecular Beam Epitaxy”).
  • the silicon included in the second layer 2 is then forced by the first layer 1 to increase its nominal lattice parameter to make it substantially identical to that of its growth substrate and thus present internal elastic stresses in tension. It is necessary to form a second fairly thin second layer 2: a too large layer thickness, greater than a critical equilibrium thickness, would indeed cause a relaxation of the stress in the thickness of the film towards the nominal mesh parameter of the silicon and / or a generation of faults.
  • This weakening zone 4 is formed by implantation of atomic species whose dosage, nature, and energy are chosen so as to determine an implant depth and a weakening level.
  • the parameters determining the implantation of atomic species are adjusted so as to minimize the roughness appearing at the level of the embrittlement zone 4 after detachment.
  • the magnitude of the post-detachment roughness is partly caused by the parameters defining the implantation used, as we will see later.
  • the implantation of atomic species can be a co-implantation of atomic species (ie an implantation of, mainly, at least two atomic species), such as for example a co-implantation of hydrogen, and helium or Argon or another rare gas or another suitable gas.
  • the weakening zone 4 is generally finer than in the case of a simple implantation (see study below).
  • the energy of the implantation is chosen so as to have an implant depth close to the depth of the first layer 1.
  • an implant depth of the order of 300 to 600 nanometers can be obtained.
  • the total dose in co-implantation thus typically represents 1/3 of the dose in implantation of a single species.
  • the use of co-implantation will above all make it possible to obtain a post-detachment roughness less than the roughness obtained with a simple implantation of hydrogen or helium. This roughness is thus typically less than about 40A RMS, measured on a surface of
  • a step of bonding a receiving plate 20 with the side of the donor plate 10 having undergone co-implantation is carried out.
  • the receiving plate 20 can be made of solid Si or other materials.
  • a bonding layer may be formed, such as a layer comprising Si0 2 , Si 3 N 4 , If x O y N z on one and / or the other of the respective surfaces to be bonded.
  • the technique used to form this bonding layer may be a deposit, in order to avoid any deterioration of the stresses in the second layer 2 or any consequent diffusion in the first layer 1
  • a preparation of the surfaces to be bonded can optionally be implemented, using known techniques of cleaning and surface preparation such as solutions SC1 and SC2, ozonated solutions, etc.
  • Bonding as such can firstly be carried out by molecular adhesion, being able to take account of the hydrophilicity which each of the two surfaces to be bonded presents.
  • We can also implement plasma activation of one or both bonding surfaces just before bonding. Plasma activation makes it possible in particular to create pendant bonds, for example on an oxide surface, on the treated surface or surfaces, and therefore increases the bonding forces to be produced and reduces the number of defects at the bonding interface 6, as well as their influence on the quality of the collage.
  • Such reinforcement of the bonding interface 6 will also have the advantage of rendering, then this interface much more resistant to the chemical attack of a subsequent etching (implemented when the surface of the layer taken is finished) , and avoid delamination problems at the edge as previously discussed, which can typically occur for a bonding energy of less than about 0.8 J / m 2 .
  • the plasma activation is implemented so that, after bonding and after sampling, the bonding energy is greater than or equal to about 0.8 J / m 2 .
  • the plasma can for example be obtained from an inert gas, such as Ar or N 2 , or from an oxidizing gas, such as O 2 . Plasma activation is typically carried out at room temperature, below about 100 ° C.
  • the use of this technique therefore also has the advantage of not causing significant problems of diffusion of Ge from the first layer 1 in SiGe to the second layer 2 in constrained Si (in general, the diffusion of Ge begins to be important in the thickness of the neighboring layers for much higher temperatures, typically of the order of 800 ° C. or more).
  • the duration of the plasma treatment is very rapid, typically less than 1 minute.
  • the equipment used will, for example, be standard plasma etching equipment of the RIE, ICP-RIE, or other type.
  • an annealing heat treatment of less than 800 ° C. or less than a limit temperature from which it is considered that the diffusion of Ge in the neighboring layers becomes detrimental, may be implemented.
  • thermal energy and / or mechanical energy sufficient to break the weak bonds at the level of the weakening zone 4, and thus to separate the donor plate 10 into a first part 10 ′ comprising a remainder of the first layer 1 ′′ and in a second part 30 comprising the other part of the first layer 1 ′ and the second layer 2.
  • This thermal energy can then be sufficient to cause, at the level of the embrittlement zone 4, thermal effects on the gaseous species which are enclosed therein, causing the weak bonds to be broken.
  • the separation can be obtained at temperatures between about 300 ° C and about 600 ° C for longer or shorter times depending on whether, respectively, the temperature is lower or higher.
  • a heat treatment at a temperature of about 500 ° C for a period which can range from 15 to 30 minutes up to 2 hours.
  • this can make it possible to carry out the separation without necessarily removing the contact with the remaining part of the donor plate 10 ′.
  • a new heat treatment may be carried out directly following the separation, without removing the plates from the oven (in which the thermal separation treatment took place), and without carrying out additional manipulations which would represent a waste of time, and would require the use of appropriate equipment.
  • the remaining part of the donor wafer 10 ' provides protection to the first and second layers 1' and 2 sampled against possible contaminants, oxidants, or other species, which offers the possibility of implementing the new heat treatment. in various atmospheres.
  • a heat treatment can also quite be carried out after the plates have been physically separated (and removed from the detachment oven).
  • a heat treatment for reinforcing the bonding interface 6 is implemented directly after the separation. This thermal treatment can be implemented in addition to or in replacement of the plasma activation possibly implemented before bonding (see above).
  • this heat treatment is implemented in addition to the plasma activation, it will then be possible to ensure that the combined effects of these two treatments achieve the desired objectives, and in particular sufficient bonding energy to make the interface bonding 6 resistant to the chemical attack of a subsequent etching, and to then avoid delamination problems at the edge as previously discussed. It is thus possible to combine the two treatments for reinforcing the bonding interface 6 in order to obtain a bonding energy greater than or equal to approximately 0.8 J / m 2 . In all cases, the heat treatment for reinforcing the bonding interface 6 is carried out at a temperature T 2 chosen lower than the temperature from which the Ge diffuses in a non-negligible manner in the thickness of the second layer 2.
  • This heat treatment is chosen so as to sufficiently strengthen the bonding to prevent any risk of delamination on the edge during the selective etching which will be implemented after removal.
  • this heat treatment can be implemented so as to ultimately obtain a bonding energy greater than or equal to about 0.8 J / m 2 .
  • the heat treatment for reinforcing the bonding interface 6 is carried out at a selected temperature T 2 of less than or equal to around 800 ° C.
  • this heat treatment for reinforcing the bonding interface 6 is carried out at a temperature below the re-adhesion temperature from which the two parts V and 1 "of the first layer re-adhere (or re-join), the re-adhesion temperature being considered here, within the framework of the invention, and based on experiments carried out by the Applicant on SiGe, greater than about 800 ° C.
  • the temperature T 2 is higher than the temperature Ti to which the plates 10 and 20 were subjected during the joining step.
  • This heat treatment for strengthening the bonding is implemented in an inert atmosphere (such as an Ar or N 2 atmosphere), slightly oxidizing or oxidizing.
  • the temperature T 2 can thus for example be between 350 ° C and 800 ° C, maintained for 30 minutes to 4 hours.
  • the temperature T 2 can even more particularly be between 550 ° C. and 800 ° C., maintained for 30 minutes to 4 hours.
  • a first step at about 500 ° C is reached and maintained for about 30 minutes in order to achieve ultimately a separation (at the arrow 1000), then a rise in temperature to about 600 ° C to carry out a heat treatment to reinforce the bonding interface 6 according to the invention (at the temperature level 2000).
  • This heat treatment for reinforcing the bonding interface 6 could then last 2 hours or more.
  • the separation is not carried out here during a temperature plateau but during a temperature rise to a temperature around 500 ° C. (at the level of arrow 1000 in the figure), then the level 2000 of the reinforcement temperature of the bonding interface 6 is reached at around 600 ° C.
  • the Applicant has thus noticed that by implementing such a step of strengthening the bonding interface 6, in particular when it follows a co-implantation step, the layers removed then had: - an improvement in the crystalline quality of its damaged parts during implantation (with reference to FIG. 3b) and during decoupling (with reference to FIG. 3d);
  • a structure 30 is obtained comprising the receiving plate 20, the second layer 2 and the remaining part of the first layer l ′.
  • This structure 30 has an improved crystalline quality and a reduced roughness, without the need to carry out an intermediate polishing operation.
  • a SiGe / sSOI or Ge / sSOI structure is then obtained.
  • a finishing step is then implemented to remove the few slight roughness and the few crystal defects remaining on the surface, such as the implementation of chemical etching.
  • etching using for example HF: H 2 0 2 : CH 3 COOH, SC1 (NH 4 OH / H 2 0 2 / H 2 0), or HNA (HF / HNO 3 / H 2 O).
  • a selectivity of approximately 40: 1 between SiGe and sSi can be obtained with CH 3 COOH / H 2 0 2 / HF.
  • concentration that can be chosen for the
  • CH 3 COOH / H 2 O 2 / HF is such that there is an H 2 0 2 / HF ratio of between 1/1 (very concentrated) and 20/1.
  • the etching time is directly correlated with the speed of the etching. It is typically around 5 minutes for 800A to be etched with CH 3 COOH / H 2 0 2 / HF.
  • a structure 30 SiGeOI to 20% Ge (photographed by TEM) obtained by the Applicant upon transfer of a single layer of Si 0, 8 Ge 0 2 wherein the zone has been carried of embrittlement, and following a post-separation heat treatment at 600 ° C., shows a layer taken 1 of Sio, sGeo, 2 (ie. the equivalent of said first layer 1 and second layer 2 combined, discussed previously with reference to FIGS.
  • a heat treatment may then be optionally implemented to further strengthen the bonding, and in particular by creating covalent bonds.
  • This heat treatment for strengthening the bonding can here be carried out at a temperature above 800 ° C., given that there is no longer any SiGe or Ge in the structure 30, and therefore there is no longer any Diffusion problems of Ge (the rest of the first layer 1 'having been entirely removed).
  • a subsequent crystalline growth step is used to thicken the second layer of constrained Si).
  • the use of co-implantation can effectively lead to the formation of blisters at the bonding interface and defects in the thickness of the sampled layer.
  • Particles or organic substances present on one and / or the other of the plates to be bonded can prevent bonding from being carried out satisfactorily in certain regions of the bonding interface.
  • the implanted species can then diffuse in the regions of the bonding interface which are weakly bonded, forming blisters (or "blisters" according to English terminology) at the bonding interface.
  • the energy of bonding may not be sufficient to allow detachment of the donor wafer.
  • Certain zones of the sampled layer may thus not be transferred to the receiving package (these zones are commonly designated by the designation of "non-transferred zones” or ZNT).
  • ZNT non-transferred zones
  • crystalline defects of the nanocavity type having a diameter of a few nanometers
  • These faults can result from agglomeration of Silicum or Germanium atoms displaced during implantation.
  • these nanocavity type defects are observed in the thickness of the sampled layer.
  • FIGS. 8a, 8b and 8c obtained from TEM photographs, a co-implantation of helium and hydrogen has thus been represented in a Si donor plate for the removal of a further layer. detachment heat treatment.
  • FIG. 8a represents a view obtained by TEM of a Si donor plate having been subjected (cf. arrows) to a co-implantation of helium and hydrogen. The distribution of these species in the thickness of the donor plate is perceptible (dark points) in this figure 8a.
  • FIG. 8c represents for its part (in reverse view with respect to FIG. 2) the layer removed after detachment and transfer to a receiving wafer.
  • FIG. 8c we can observe the defective area near the surface, as well as the presence of defects (dark spots) in the thickness of the sampled layer.
  • Each of the implanted species is distributed, in the thickness of the donor plate, according to a distribution profile having a spreading zone in which the species is mainly concentrated and has its maximum concentration peak.
  • the distribution has a quasi-Gaussian profile presenting a standard deviation (defining said spreading zone in which the species is mainly distributed, for example in which there is 70% of the implanted species) and a maximum concentration peak which depend in particular on the implantation energy.
  • Helium atoms diffuse in an Si matrix more easily than hydrogen atoms.
  • One approach to overcome this problem is to implant helium deeper than hydrogen, so that the region containing the implanted hydrogen can block the diffusion of helium. More precisely, it involves controlling the co-location parameters so that the helium peak is located deeper than the hydrogen spreading zone.
  • this solution is to precisely control the relative position of the helium and hydrogen peaks in the implanted donor wafer (the helium peak being located at the embrittlement zone and deeper than the hydrogen spreading zone), and to jointly control the dose of each of the species (the helium dose representing approximately 40% to 60% of the total dose).
  • the helium dose representing approximately 40% to 60% of the total dose.
  • a possible embodiment of the method according to the present invention thus consists: - in carrying out a co-implantation, typically of helium and hydrogen, in a layer of SiGe, according to implantation parameters suitable for shifting the concentration peaks helium and hydrogen, especially so that the helium peak is located deeper than the hydrogen spreading zone, but also so that the helium peak is located deeper than the embrittlement, - and to implement a post-separation thermal healing treatment at a temperature of the order of 600 ° C (+/- 25 ° C), which can be maintained for 30 minutes to four hours, for example for approximately one hour.
  • the implantation parameters are adapted to "place" the helium peak at a depth approximately 1.2 times greater than the depth of the hydrogen peak.
  • the helium dose is between 30% and 70% of the total dose (hydrogen + helium), preferably between 40% and 60% of the total dose.
  • the total dose typically represents some 10 16 atoms / cm 2 , without this being limiting.
  • FIG. 7 and 8 thus represent roughness measurements at high frequencies carried out by scanning respectively an area of 2 * 2 ⁇ m 2 and an area of 10 * 10 ⁇ m 2 using an AFM microscope.
  • FIG. 9 represents roughness measurements at low frequencies carried out by profilometry using the Dektak® tool from the company Veeco Instruments Inc.
  • roughness measurement results are shown, expressed on the left in average values (RMS) and on the right in maximum values (PV).
  • RMS left in average values
  • PV right in maximum values
  • the results of measurements carried out following implantations in a layer of Si and in a layer of SiGe have been plotted (cf. FIG. 8 in which the columns relating respectively to Si and to SiGe are clearly distinguished).
  • Si two platelets, subject to co-implantation
  • He / H have been studied.
  • the co-implantation parameters were as follows: H: 30kev-1.10 16 / cm 2 He: 52 or 60 keV - 1.010 16 / cm 2
  • Figure 9 confirms the very interesting gain in terms of high frequency roughness linked to He / H co-implantation in comparison to H alone (and this either following a healing treatment at 500 ° C or 600 ° C).
  • the Applicant has also carried out measurements aimed at ascertaining the number of defects (ZNT type, blisters) present in the different transferred layers. Macroscopic observation (in grazing light) makes it possible to detect defects of the ZNT type or blisters. We consider here the sum of these defects (ZNT + blisters) as being representative of the specific defects linked to implantation and observed post-detachment. A large number of defects are noted in the two variants He: 48keV and He: 52keV, that is to say the variants for which the distribution profile of helium is superimposed or almost superimposed with the profile of hydrogen. (the helium peak then being "inside" the hydrogen spreading zone).
  • He 56 keV and He: 60 keV variants, that is to say the variants for which the peak of the helium distribution profile is located deeper than the hydrogen spreading zone.
  • blister type defects are minimized during a deep implantation of helium (and this, in the case of a cure at 600 ° C., without the roughness being increased).
  • the donor plate 10 comprises, before sampling, a first layer 1 in constrained Si, then a second layer 2 in Si ⁇ _ x Ge x and a third layer 3 in Si ⁇ . x Ge x which is located under the first layer 1.
  • the embrittlement zone is then formed according to the invention under the second layer 2, for example in the third layer 3.
  • a selective etching of the Si- ⁇ . x Ge x can then be implemented after detachment, in accordance with what has been seen previously, so as to ultimately produce a 30 SGOI structure (Strained-Silicon-On-Silicon Germanium- On-lnsulator structure, as shown in FIG.
  • the first layer 1 in constrained Si plays the role here only of a stop layer protecting the second layer 2 in Si ⁇ _ x Ge x from the first chemical attack.
  • the donor plate 10 comprises, before sampling, a multilayer structure comprising alternately first layers 1A, 1B, 1 C, 1 D, 1 E in S _ x Ge x (x ⁇ 0) and second layers 2A, 2B, 2C, 2D, 2E in constrained Si.
  • a strained Si layer deposited at temperatures between about 450 ° C and 650 ° C on a growth support Sio, SGE 0, 2 may typically reach a thickness between about 30 nm and 60 nm without its constraints are relaxed in one way or another.
  • T 2 is advantageously lower than the deposition temperature of the thick constrained layer in the case where no bonding layer has been provided.
  • T 2 is advantageously lower than the deposition temperature of the thick constrained layer in the case where no bonding layer has been provided.
  • a person skilled in the art can produce a final structure 30 AsGa on insulator, if he chooses a donor wafer 10 whose first layer 1 is made of Ge and the second layer 2 is in AsGa, if it implants (as described above) in the Ge of the first layer 1, if it then transfers the rest of the of Ge and the second layer 2 of AsGa on a receiving wafer 20 via an electrically insulating interface, and if it selectively removes the remainder 1 ′ of the Ge using the known selective etching techniques.
  • One or more stop layers in AIGaN and / or in AIN may possibly have been provided in the GaN layer.
  • selective etching comprising the removal of the GaN located above the barrier layer.
  • a dry etching using a plasma gas comprising CH 2 , H 2 and possibly Ar can burn GaN more quickly than AIN.
  • the barrier layer can then be removed to finally obtain a GaN layer having little surface roughness and good thickness homogeneity. It is also possible in the same way to adapt the method according to the invention to other layers taken from an alloy III-V or II-VI. It will also be possible to extend all of these materials to those comprising carbon in small quantities (approximately 5%) or dopants.

Abstract

L'invention concerne un procédé de formation d'une structure (30) comprenant une couche prélevée (2) à partir d'une plaquette donneuse (10), la plaquette donneuse (10) comprenant avant prélèvement une première couche (1) et une deuxième couche (2) en matériaux différents. Le procédé comprend les étapes suivantes (a) implantation d'espèces atomiques pour former une zone de fragilisation (4) sous la deuxième couche (2); (b) collage de la plaquette donneuse (10) à une plaquette réceptrice (20); (c) apport d'énergie pour désolidariser les couches prélevées (1', 2) de la plaquette donneuse (10) au niveau de la zone de fragilisation (4); (d) gravure sélective de la partie restante de la première couche (1') vis à vis de la deuxième couche (2). Le procédé comprend en outre une étape apte à renforcer le collage, mise en œuvre à une température inférieure à environ 800 °C. Les paramètres de l'implantation réalisée lors de l'étape (a) sont ajustés de sorte à minimiser les rugosités apparaissant immédiatement après la mise en œuvre de l'étape (c).

Description

Technique d'amélioration de la qualité d'une couche mince prélevée
La présente invention concerne un procédé de formation d'une structure comprenant une couche prélevée en matériau semi-conducteur à partir d'une plaquette donneuse, le procédé comprenant les étapes successives suivantes : (a) implantation d'espèces atomiques pour former une zone de fragilisation dans la plaquette donneuse à une profondeur déterminée ; (b) collage de la plaquette donneuse à une plaquette réceptrice ; (c) apport d'énergie pour désolidariser la couche prélevée de la plaquette donneuse au niveau de la zone de fragilisation ; (d) traitement de la couche prélevée. Ce type de prélèvement de couches est encore appelé Smart-Cut®, et est connu de l'homme du métier. On pourra en particulier trouver des détails dans nombre de documents déjà publiés, tels que par exemple l'extrait pages 50 et 51 de l'ouvrage « Silicon-on-lnsulator technology : material tools VLSI, second édition » de Jean-Pierre Colinge chez « Kluwer Académie Publishers ». L'étape (a) peut être réalisée par simple implantation (par exemple d'hydrogène) ou par co-implantation (par exemple d'hydrogène et d'hélium), avec un dosage des espèces chimiques à implanter et une énergie d'implantation adaptées. L'étape (b) de collage de la plaquette réceptrice (de la couche prélevée), se fait typiquement au niveau de la surface de la plaquette donneuse ayant subi l'implantation, par l'intermédiaire d'une couche de collage en matériau diélectrique, tel que du Si02. Les techniques de collage typiquement employées par l'homme du métier comprennent un premier collage par adhésion moléculaire. On pourra se référer au document "Semiconductor Wafer Bonding Science and Technology" (Q-Y. Tong et U. Gôsele, a Wiley Interscience publication, Johnson Wiley & Sons, Inc.), pour obtenir plus d'informations. Lors de l'étape (c), l'énergie est au moins en partie apportée, typiquement, sous forme thermique. C'est alors le budget thermique (le couple température/durée du traitement thermique) qu'il faut considérer pour déterminer le moment où la couche à prélever se détachera. On pourra ainsi former une structure semiconducteur-sur-isolant, telle qu'une structure SOI (dans le cas où la couche prélevée est en silicium), SiGeOI (dans le cas où la couche prélevée est en silicium germanium), sSOI (dans le cas où la couche prélevée est en silicium contraint), SGOI (dans le cas où la couche prélevée comprend une couche de SiGe relaxé sur laquelle est agencée un couche de Si contraint) ou GeOI (dans le cas où la couche prélevée est en germanium). Il est fréquent d'observer qu'après détachement de la couche prélevée, cette dernière présente des rugosités qui peuvent être importantes, ainsi qu'une diminution de sa qualité cristalline en surface, du fait notamment de l'étape d'implantation et de l'étape de détachement ayant été mises en œuvre antérieurement. En référence à la figure 1 , est schématiquement représentée une structure semiconducteur-sur-isolant 30 (constituée d'une plaquette réceptrice 20 recouverte de la couche prélevée 1 par l'intermédiaire d'une couche isolante électriquement 5) qui présente, dans sa partie semiconductrice (i.e. la couche prélevée 1 ), une telle diminution de qualité cristalline. On peut ainsi observer que la couche prélevée 1 comprend une zone défectueuse 1A, cette zone défectueuse 1A comprenant des défauts cristallins et une rugosité superficielle existants. La zone défectueuse 1A a une épaisseur typiquement autour de 150 nm pour une implantation atomique d'hydrogène. En outre, l'étape d'implantation peut avoir provoqué dans la couche à prélever 1 une diminution de la qualité cristalline. L'étape (d) de traitement de la couche prélevée 1 est alors nécessaire à mettre en œuvre pour retirer cette zone défectueuse 1A, et récupérer ainsi au moins une partie de la zone saine 1B de la couche prélevée 1. On pourra par exemple mettre en œuvre un polissage mécanique ou une planarisation mécano-chimique (« CMP ») pour rattraper les rugosités de surface, et/ou des étapes d'oxydation sacrificielle de la zone défectueuse 1A. Pour illustration, un tel procédé à quatre étapes est divulgué dans le document US2004/0053477, dans lequel on réalise le prélèvement d'une couche de Si contraint à partir d'un substrat donneur comprenant une couche tampon en SiGe. L'étape (a) consiste à réaliser l'implantation dans la couche tampon et l'étape (d) comprend l'enlèvement de la partie prélevée de la couche tampon au moyen d'un polissage de la surface en SiGe puis d'une gravure sélective du SiGe vis à vis du Si contraint. La gravure sélective permet notamment d'obtenir au final la couche souhaitée avec une bonne qualité de surface, sans risquer de trop l'endommager (ce qui pourrait être le cas si on mettait en œuvre un unique polissage). Cependant, la gravure chimique mise en œuvre lors de cette étape (d) peut dans certains cas amener des problèmes de décollement au moins partiel de l'interface de collage (collage réalisé lors de l'étape (b)). En effet, la gravure chimique de l'étape (d) peut en particulier delaminer en bord la couche de collage, c'est à dire attaquer cette dernière au niveau de son affleurement par la tranche de la structure réalisée. On pourra citer par exemple le cas d'un traitement HF sur une structure sSOI (« strained Silicon On Insulator ») comprenant du Si02 enterré sous le Si contraint, ou le cas d'un traitement H202:HF:HAc (HAc étant l'abréviation d'acide acétique) sur une structure sSi/SiGeOI (« strained Silicon on SiGe On Insulator »), où les couches de SiGe et de Si02 enterrées sont susceptibles d'être gravées sous la couche de Si contraint. Une alternative qui pourrait être envisagée pour contourner ce dernier problème serait de diluer plus fortement la solution de gravure de sorte à pouvoir mieux contrôler son action. Mais cette solution n'est pas satisfaisante du fait qu'elle ne résout pas totalement le problème de délamination et qu'on ralentit sensiblement le procédé. En outre, cette gravure chimique nécessite une préparation préalable de la surface de gravure, typiquement réalisée par des moyens mécaniques de polissage. En effet, cette préparation à la gravure reste nécessaire pour rattraper une partie des rugosités importantes qui pourraient par la suite provoquer une gravure trop inhomogène apte à créer des défauts traversants ou trous dans la couche restante. Or les actions successives d'un polissage et d'une gravure chimique rendent l'étape (d) de finition post-détachement (ainsi que l'ensemble du procédé de prélèvement) longue, complexe et coûteuse d'un point de vue économique. On mentionne ici qu'il a également été proposé de réaliser l'étape (a) d'implantation par implantation de plusieurs espèces atomiques (typiquement en réalisant une implantation d'hélium et une implantation d'hydrogène). Ce type d'implantation est ci-après désigné par le terme de co-implantation. La mise en œuvre d'une co-implantation permet en effet d'utiliser une dose totale d'espèces co-implantées inférieure à la dose utilisée lorsque une seule espèce est implantée. La dose totale en co-implantation représente ainsi typiquement 1/3 de la dose en implantation d'une seule espèce. Il résulte de cette diminution de la dose totale implantée une réduction de l'épaisseur de la zone défectueuse, ce qui permet notamment de réduire ou de simplifier les traitements de finition mis en œuvre après détachement. Toutefois, comme cela a été mis en évidence par la Demanderesse dans sa demande PCT de brevet déposée le 21 Septembre 2004 sous le n° IB2004003300 (et non encore publiée), et dont l'enseignement a été rendu accessible au public en ligne sur le site IP.com le 1er Mars 2005 sous la référence 1PCOM000083333D, en relation avec la co-implantation dans une couche de Si, les paramètres de co-implantation qui permettent de minimiser la rugosité conduisent à la formation de certains défauts (de type cloques à l'interface de collage, ou défauts cristallins dans l'épaisseur de la couche prélevée), et réciproquement les paramètres de co-implantation qui permettent de minimiser la formation desdits défauts conduisent à augmenter la rugosité. En d'autres termes, un compromis doit être réalisé entre rugosité et ^formation de ces défauts, et le recours à une co- implantation ne permet donc pas en tant que tel de résoudre de manière satisfaisante les problèmes mentionnés ci-dessus relatifs à la présence de défauts et à une rugosité superficielle. Un premier but de l'invention est de diminuer la durée, le coût économique, et le nombre des moyens de traitement, lors de l'étape (d), d'une couche prélevée, et en particulier ne plus utiliser des moyens mécaniques de polissage. Un deuxième objectif de l'invention est d'éviter la délamination en bord de la couche de collage lors de la mise en œuvre d'une gravure chimique de finition. Un troisième objectif de l'invention est de réaliser une structure, telle qu'une structure semiconducteur-sur-isolant, comprenant une couche prélevée incluant un matériau plus fragile que le Si, tel que le Si contraint ou le SiGe. Un quatrième objectif est de réaliser une telle structure à partir d'une couche prélevée de meilleure qualité. Un cinquième objectif de l'invention est de diminuer la quantité de matière sacrifiée lors du traitement de la couche prélevée. Un sixième objectif de l'invention est de proposer une méthode simple de traitement de la couche prélevée et s'intégrant facilement dans l'ensemble du procédé de prélèvement de type Smart-Cut®. La présente invention tente de pallier ces problèmes en proposant selon un premier aspect, un procédé de formation d'une structure comprenant une couche prélevée à partir d'une plaquette donneuse, la plaquette donneuse comprenant avant prélèvement une première couche en un premier matériau choisi parmi les matériaux semiconducteurs et une deuxième couche sur la première couche en un deuxième matériau choisi parmi les matériaux semiconducteurs, le procédé comprenant les étapes suivantes : (a) implantation d'espèces atomiques pour former une zone de fragilisation sous la deuxième couche (b) collage de la plaquette donneuse à une plaquette réceptrice ; (c) apport d'énergie pour désolidariser les couches prélevées de la plaquette donneuse au niveau de la zone de fragilisation ; (d) gravure sélective de la partie restante de la première couche vis à vis de la deuxième couche ; caractérisé en ce que les paramètres de l'implantation réalisée lors de l'étape (a) sont ajustés de sorte à minimiser les rugosités apparaissant immédiatement après la mise en œuvre de l'étape (c), et en ce qu'il comprend en outre une étape apte à renforcer le collage, mise en œuvre à une température inférieure à environ 800°C. D'autres caractéristiques possibles de l'invention sont :
- l'étape apte à renforcer le collage est mise en œuvre avant l'étape (b), et comprend une activation plasma ;
- l'étape apte à renforcer le collage est mise en œuvre après l'étape (b), et comprend un traitement thermique ;
- le traitement thermique se fait à une température comprise entre environ 350°C et environ 800°C pendant 30 minutes à 4 heures environ;
- le traitement thermique se fait à une température comprise entre environ 550°C et environ 800°C pendant 30 minutes à 4 heures environ; - le traitement thermique est mis en œuvre après l'étape (c) et en continuité de l'étape (c), dans un même four ;
- le traitement thermique comprend un simple changement de la température à partir de la température de désolidarisation de l'étape (c) jusqu'à la température choisie pour le traitement thermique ; - l'étape (c) est mise en œuvre autour de 500°C pendant une durée pouvant aller d'environ 30 minutes à 2 heures ; - l'étape apte à renforcer le collage est mise en œuvre de sorte à avoir, avant l'étape (d), une énergie de collage supérieure ou égale à environ 0,8 J/m2 ;
- lesdites rugosités apparaissant immédiatement après la mise en œuvre de l'étape (c) sont inférieures à environ 40ÂRMS mesurée sur une surface de
Figure imgf000009_0001
- les espèces atomiques implantées lors de l'étape (a) comprennent deux éléments atomiques distincts, l'étape (a) étant ainsi une co-implantation ;
- la co-implantation de l'étape (a) est une co-implantation d'hélium et d'hydrogène ;
- la plaquette donneuse comportant une couche de SiGe, la co-implantation de l'étape (a) est réalisée selon des paramètres d'implantation adaptés pour former la zone de fragilisation dans ladite couche de SiGe et pour que le pic de concentration d'hélium soit situé, dans l'épaisseur de la plaquette donneuse, plus en profondeur que la zone d'étalement de l'hydrogène et plus en profondeur que la zone de fragilisation;
- le traitement thermique se fait à une température comprise entre 575°C et 625°C ;
- les dosages de l'hélium et de l'hydrogène sont choisis comme étant, respectivement, de l'ordre de 0,9.1016/cm2 et de l'ordre de 1 ,0.1016/cm2 ;
- après l'étape (c), le procédé ne comprend pas la mise en œuvre de moyens mécaniques de polissage ;
- le procédé comprend en outre, après l'étape (d), une croissance cristalline du deuxième matériau sur la deuxième couche pour épaissir cette dernière ; - la première couche est en Siι-xGex avec 0 < x ≤ 1 et la deuxième couche est en Si contraint élastiquement ;
- la plaquette donneuse comprend un substrat support en Si massif, une structure tampon en SiGe, une première couche comprenant du Siι_xGex (x ≠O) et une deuxième couche en Si contraint ; - la première couche est en Si contraint élastiquement et la deuxième couche est en Si-ι_xGex avec 0 < x ≤ 1 , la plaquette donneuse comprenant en outre une troisième couche en Si-ι_xGex sous la première couche ;
- l'implantation de l'étape (a) est réalisée aussi sous la première couche, et le procédé comprenant en outre, entre l'étape (c) et l'étape (d), une gravure sélective de la partie restante de la troisième couche vis à vis de la première couche ;
- la plaquette donneuse comprend un substrat support en Si massif, une structure tampon en SiGe, et une structure multicouche comprenant alternativement des premières couches en S -xGex (x ≠ 0) et des deuxièmes couches en Si contraint, de sorte à pouvoir réaliser une pluralité de prélèvements à partir de la même plaquette donneuse ;
- le procédé comprend en outre, avant l'étape (a), la formation de la couche contrainte a une température de dépôt comprise entre environ 450°C et environ 650°C, et en ce que les traitements mis en œuvre entre ce dépôt et le détachement obtenu à l'étape (c) sont effectués à des températures inférieures ou égale à la température de déposition.
- le procédé comprend en outre, avant l'étape (b), une étape de formation d'une couche de collage sur la plaquette donneuse et/ou sur la plaquette réceptrice, la couche de collage comprenant un matériau isolant électriquement, tel que par exemple du Si02, du Si3N ou du SixOyNz ; Selon un deuxième aspect, l'invention propose une application dudit procédé de formation d'une structure, à la formation d'une structure semiconducteur-sur-isolant. Selon un troisième aspect, l'invention propose une structure semiconducteur-sur-isolant obtenue après avoir mis en œuvre toutes les étapes (a), (b) et (c) du procédé, et après avoir retiré le contact des couches prélevées avec la partie restante de la plaquette donneuse, cette structure présentant des rugosités inférieures à 40ÂRMS mesurée sur une surface de 10χ10μm, et une énergie de collage supérieure ou égale à environ 0,8 J/m2. D'autres caractéristiques, buts et avantages de l'invention apparaîtront mieux à la lecture de la description détaillée suivante de mise en œuvre de procédés préférés de celle-ci, donnés à titre d'exemples non limitatifs et faits en référence aux dessins annexés auxquels : - la figure 1 représente une vue en coupe schématique d'une structure semiconducteur-sur-isolant obtenue après la mise en œuvre d'un procédé Smart-Cut® selon l'état de la technique ; - la figure 2 représente une vue en coupe obtenue par TEM par la Demanderesse d'une structure semiconducteur-sur-isolant obtenue après la mise en œuvre d'un procédé selon l'invention ; - les figures 3a à 3e représentent schématiquement les différentes étapes d'un procédé selon l'invention pour former une structure comprenant une couche prélevée par Smart-Cut® ; - la figure 4 représente une première évolution temporelle des températures des traitements thermiques pouvant être mis en œuvre selon l'invention lors de l'étape de désolidarisation et lors du traitement de la couche prélevée selon le procédé représenté par les figures 3a à 3e ; - la figure 5 représente une deuxième évolution temporelle des températures des traitements thermiques pouvant être mis en œuvre selon l'invention lors de l'étape de désolidarisation et lors du traitement de la couche prélevée selon le procédé représenté par les figures 3a à 3e ; - les figures 6a et 6b représentent schématiquement une première variante selon l'invention ; - les figures 7a et 7b représentent schématiquement une deuxième variante selon l'invention. - les figures 8a, 8b et 8c sont des vues obtenues par TEM d'une plaquette donneuse en Si ayant été soumise à une co-implantation He/H ; - les figures 9, 10 et 11 présentent des résultats de mesure de rugosité notamment en surface de structures comportant une couche prélevée comprenant respectivement du Si et du SiGe ; - la figure 12 présente des résultats de quantification de défauts notamment pour des structures comportant une couche prélevée comprenant respectivement du Si et du SiGe . Nous représentons ci-dessous des exemples de mises en œuvre de procédés selon l'invention, ainsi que d'applications. selon l'invention, basés sur des couches prélevées par Smart-Cut® en matériau ou en alliage de type IV, et en particulier en Si et en SiGe. En référence aux figures 3a à 3e, est illustré un premier procédé de prélèvement d'une première couche 1 en Sit_xGex (avec x G ]0 ;1]) et d'une deuxième couche 2 en Si contraint élastiquement, à partir d'une plaquette donneuse 10, pour les transférer sur une plaquette réceptrice 20, selon l'invention. En référence à la figure 3a, une plaquette donneuse 10, comprenant la première couche 1 en Siι_xGex et la deuxième couche 2 en Si contraint à prélever, est illustrée. De manière classique, une plaquette donneuse 10 incluant du Siι_ xGex, comprend un substrat 5 massif en Si sur lequel a été formée, par exemple par croissance cristalline, une structure tampon en SiGe (non représentée) composée de différentes couches. En particulier, cette dernière peut avoir une évolution graduelle en épaisseur de sa composition en Ge, allant de 0% au niveau du substrat massif en Si jusqu'à environ 100x% au niveau de l'interface avec la première couche 1 en Si-ι_xGex (elle aussi préférentiellement formée par croissance cristalline). Une deuxième couche 2 en Si contraint est formée sur la première couche 1 en Si-ι.xGex. Dans un premier cas, la croissance de la deuxième couche 2 est réalisée in situ, directement en continuation de la formation de la première couche 1. Dans un deuxième cas, la croissance de la deuxième couche 2 est réalisée après une légère étape de préparation de surface de la couche d'adaptation 2 sous-jacente, par exemple par polissage CMP. La deuxième couche 2 en Si est avantageusement formée par épitaxie en utilisant les techniques connues telles que les techniques CVD et MBE (abréviations respectives de « Chemical Vapor Déposition » et « Molecular Beam Epitaxy »). Le silicium compris dans la deuxième couche 2 est alors obligé par la première couche 1 à augmenter son paramètre de maille nominal pour le rendre sensiblement identique à celui de son substrat de croissance et présenter ainsi des contraintes élastiques internes en tension. Il est nécessaire de former une deuxième couche 2 assez mince : une épaisseur de couche trop importante, supérieure à une épaisseur critique d'équilibre, provoquerait en effet une relaxation de la contrainte dans l'épaisseur du film vers le paramètre de maille nominal du silicium et/ou une génération de défauts. On pourra se référer au document intitulé "High-mobility Si and Ge structures" de Friedrich Schaffler ("Semiconductor Science Technology" 12 (1997) 1515-1549)-pour plus de précisions à ce sujet. Toutefois, dans le cas particulier, d'un dépôt de matériau contraint à une température suffisamment basse, il peut devenir possible de former une telle deuxième couche contrainte 2 ayant une épaisseur supérieure (l'épaisseur critique d'équilibre est effectivement liée à la température de déposition : elle est d'autant plus importante que le dépôt est réalisé à basse température). En référence à la figure 3b, une zone de fragilisation 4 est ensuite formée dans la plaquette donneuse 10 sous la deuxième couche 2. En particulier, cette implantation peut être faite dans la première couche 1 en S -xGex (tel que représenté sur la figure 3b). Cette zone de fragilisation 4 est formée par implantation d'espèces atomiques dont le dosage, la nature, et l'énergie sont choisis de sorte à déterminer une profondeur d'implant et un niveau de fragilisation. En particulier, les paramètres déterminant l'implantation d'espèces atomiques sont ajustés de sorte à minimiser les rugosités apparaissant au niveau de la zone de fragilisation 4 après détachement. En effet, l'ampleur des rugosités post-détachement est en partie causée par les paramètres définissant l'implantation employée, comme on va le voir par la suite. Ainsi, préférentiel lement selon l'invention, l'implantation d'espèces atomiques peut être une co-implantation d'espèces atomiques (i.e. une implantation de, principalement, au moins deux espèces atomiques), telle que par exemple une co-implantation d'hydrogène, et d'hélium ou d'Argon ou d'un autre gaz rare ou d'un autre gaz adapté. Dans le cas d'une co-implantation, la Demanderesse a en effet remarqué que la zone de fragilisation 4 est en général plus fine que dans le cas d'une simple implantation (voir étude ci-après). L'énergie de l'implantation est choisie de sorte à avoir une profondeur d'implant voisine de la profondeur de la première couche 1. Ainsi, pour une co-implantation avec de l'hélium à environ 0,9.10167cm2 et une énergie comprise entre 50 et 90 Kev et de l'hydrogène à 1 ,0.1016/cm2 et une énergie comprise entre 20 et 60 Kev, on pourra obtenir une profondeur d'implant de l'ordre de 300 à 600 nanomètres. On retrouve ici l'un des avantages de la co-implantation, laquelle permet de réaliser le prélèvement d'une couche mince en utilisant une dose totale d'espèces co-implantées inférieure à la dose devant être utilisée lorsque une seule espèce est implantée. La dose totale en co-implantation représente ainsi typiquement 1/3 de la dose en implantation d'une seule espèce. Le recours à la co-implantation permettra surtout d'obtenir une rugosité post-détachement inférieure aux rugosités obtenues avec une simple implantation d'hydrogène ou d'hélium. Cette rugosité est ainsi typiquement inférieure à environ 40A RMS, mesurée sur une surface de
Figure imgf000014_0001
En référence à la figure 3c, une étape de collage d'une plaquette réceptrice 20 avec le côté de la plaquette donneuse 10 ayant subi la co- implantation, est mise en œuvre. La plaquette réceptrice 20 peut être en Si massif ou en d'autres matériaux. Antérieurement à l'étape d'implantation, une couche de collage pourra être formée, telle qu'une couche comprenant du Si02, du Si3N4, du SixOyNz sur l'une et/ou l'autre des surfaces respectives à coller. Dans le cas où cette couche doit être formée sur la plaquette donneuse, la technique employée pour former cette couche de collage pourra être un dépôt, afin d'éviter toute détérioration des contraintes dans la deuxième couche 2 ou toute diffusion conséquente dans la première couche 1. Antérieurement à la mise en contact de la plaquette réceptrice 20 avec la plaquette donneuse 10, une préparation des surfaces à coller peut éventuellement être mise en œuvre, employant les techniques connues de nettoyage et de préparation de surface telles que des solutions SC1 et SC2, des solutions ozonées, etc. Le collage en tant que tel peut être en premier lieu réalisé par adhésion moléculaire, en pouvant tenir compte de l'hydrophilie que présente chacune des deux surfaces à coller. On pourra aussi mettre en œuvre une activation plasma d'une ou des deux surfaces de collage juste avant de réaliser le collage. Une activation plasma permet notamment de créer des liaisons pendantes, par exemple sur une surface d'oxyde, sur la ou les surfaces traitées, et donc augmente les forces du collage à réaliser et réduit le nombre de défauts à l'interface de collage 6, ainsi que leur influence sur la qualité du collage. Un tel renforcement de l'interface de collage 6 aura aussi comme avantage de rendre , alors cette interface beaucoup plus résistante à l'attaque chimique d'une gravure ultérieure (mise en œuvre au moment de la finition de la surface de la couche prélevée), et éviter des problèmes de délamination en bord tels que discutés auparavant, qui peuvent typiquement apparaître pour une énergie de collage inférieure à environ 0,8 J/m2. En particulier, ['activation plasma est mise en œuvre pour qu'au final, après collage et après prélèvement, l'énergie de collage soit supérieure ou égale à environ 0,8 J/m2. Le plasma peut être par exemple obtenu à partir d'un gaz inerte, comme l'Ar ou le N2, ou à partir d'un gaz oxydant, comme l'02. L'activation plasma est typiquement réalisée à une température ambiante, inférieure à environ 100°C. L'utilisation de cette technique a donc aussi comme avantage de ne pas provoquer de problèmes notables de diffusion de Ge de la première couche 1 en SiGe vers la deuxième couche 2 en Si contraint (d'une manière générale, la diffusion du Ge commence à être importante dans l'épaisseur des couches voisines pour des températures bien plus élevées, typiquement de l'ordre de 800°C ou plus). La durée du traitement plasma est très rapide, typiquement inférieure à 1 minute. L'équipement utilisé sera par exemple un équipement standard de gravure plasma de type RIE, ICP-RIE, ou autre. Après avoir mis en œuvre un tel traitement plasma avant collage, un traitement thermique de recuit inférieur à 800°C ou inférieur à une température limite à partir de laquelle on considère que la diffusion du Ge dans les couches voisines devient préjudiciable, pourra être mis en œuvre postérieurement au collage, pour renforcer encore le collage de sorte à éviter encore plus toute délamination lors de la gravure sélective postprélèvement, contrairement aux traitements thermiques sans activation plasma préalable qui demandent, pour un résultat équivalent, des températures supérieures à environ 900°C pour être efficaces et qui ne peuvent être réalisés dans le cas présent à cause notamment des problèmes de diffusion de Ge. On pourra ainsi typiquement atteindre une énergie de collage d'au moins 1J/m2 après un traitement thermique de recuit à 200°C, dans le cas où le collage est précédé d'une activation plasma. En référence à la figure 3d, est décrite l'étape de désolidarisation. Celle-ci est réalisée grâce à un apport d'énergie thermique et/ou d'énergie mécanique, suffisant pour casser les liaisons faibles au niveau de la zone de fragilisation 4, et ainsi désolidariser la plaquette donneuse 10 en une première partie 10' comprenant un reste de la première couche 1" et en une deuxième partie 30 comprenant l'autre partie de la première couche l' et la deuxième couche 2. Cette énergie thermique peut alors être suffisante pour provoquer, au niveau de la zone de fragilisation 4, des effets thermiques sur les espèces gazeuses qui y sont enfermées provoquant la rupture des liaisons faibles. La désolidarisation pourra être obtenue à des températures comprises entre environ 300°C et environ 600°C pendant des temps plus ou moins longs selon que, respectivement, la température est moins ou plus élevée. On pourra par exemple mettre en œuvre, pour une couche à prélever en Si-ι-xGex, un traitement thermique à une température d'environ 500°C pendant une durée pouvant aller de 15 à 30 minutes jusqu'à 2 heures. Dans le cas où la désolidarisation est réalisée uniquement par traitement thermique, cela peut permettre de réaliser la désolidarisation sans nécessairement retirer le contact avec la partie restante de la plaquette donneuse 10'. Dans ce dernier cas, et optionnellement, on pourra réaliser un nouveau traitement thermique directement à la suite de la désolidarisation, sans sortir les plaquettes du four (dans lequel a eu lieu le traitement thermique de désolidarisation), et sans effectuer de manipulations supplémentaires qui représenteraient une perte de temps, et nécessiteraient d'utiliser un matériel approprié. En outre, la partie restante de la plaquette donneuse 10' offre une protection aux première et deuxième couches 1 ' et 2 prélevées contre d'éventuels contaminants, oxydants, ou autres espèces, ce qui offre la possibilité de mettre en œuvre le nouveau traitement thermique dans des atmosphères diverses. Un traitement thermique pourra aussi tout à fait s'effectuer après que les plaquettes aient été physiquement séparées (et sorties du four de détachement). Ainsi, selon une variante du procédé de l'invention, on met en œuvre un traitement thermique de renforcement de l'interface de collage 6 directement après la désolidarisation. Ce traiterηent thermique peut être mis en œuvre en complément ou en remplacement de l'activation plasma éventuellement mise en œuvre avant collage (voir ci-dessus). Dans le cas où ce traitement thermique est mis en œuvre en complément de l'activation plasma, on pourra alors faire en sorte que les effets combinés de ces deux traitements atteignent les objectifs souhaités, et notamment une énergie de collage suffisante pour rendre l'interface de collage 6 résistante à l'attaque chimique d'une gravure ultérieure, et pour éviter alors des problèmes de délamination en bord tels que discutés auparavant. On peut ainsi combiner les deux traitements de renforcement de l'interface de collage 6 pour obtenir une énergie de collage supérieure ou égale à environ 0,8 J/m2. Dans tous les cas, le traitement thermique de renforcement de l'interface de collage 6 est réalisé à une température T2 choisie inférieure à la température à partir de laquelle le Ge diffuse de manière non négligeable dans l'épaisseur de la deuxième couche 2. Ce traitement thermique est choisi de sorte à renforcer suffisamment le collage pour empêcher tout risque de délamination en bord lors de la gravure sélective qui sera mise en œuvre après prélèvement. En particulier, on pourra mettre en œuvre ce traitement thermique de sorte à obtenir au final une énergie de collage supérieure ou égale à environ 0,8 J/m2. Le traitement thermique de renforcement de l'interface de collage 6 est réalisé à une température T2 choisie inférieure ou égale à environ 800°C. Dans le cas où la partie restante 10' de la plaquette donneuse et la structure 30 sont toujours en contact après désolidarisation, ce traitement thermique de renforcement de l'interface de collage 6 est réalisé à une température inférieure à la température de réadhérence à partir de laquelle les deux parties V et 1 " de la première couche réadhèrent (ou se resolidarisent), la température de réadhérence étant considérée ici, dans le cadre de l'invention, et en se basant sur des expériences réalisées par la Demanderesse sur du SiGe, supérieure à environ 800°C. De manière optionnelle, la température T2 est supérieure à la température T-i à laquelle les plaquettes 10 et 20 ont été soumises lors de l'étape de solidarisation. Ce traitement thermique de renforcement du collage est mis en œuvre en atmosphère inerte (telle qu'une atmosphère d'Ar ou de N2), légèrement oxydante ou oxydante. La température T2 peut ainsi par exemple se situer entre 350°C et 800°C, maintenue pendant 30 minutes à 4 heures. La température T2 peut encore plus particulièrement être comprise entre 550°C et 800°C, maintenue pendant 30 minutes à 4 heures. En référence aux figures 4 et 5, sont donnés des exemples d'évolutions possibles de températures selon l'invention lors des phases de solidarisation et de renforcement de l'interface de collage 6. Ainsi, en référence à la figure 4, un premier pallier à environ 500°C est atteint et maintenu pendant environ 30 minutes afin de réaliser au bout du compte une désolidarisation (au niveau de la flèche 1000), puis une élévation de la température à 600°C environ pour réaliser un traitement thermique de renforcement de l'interface de collage 6 selon l'invention (au niveau du pallier de température 2000). Ce traitement thermique de renforcement de l'interface de collage 6 pourrait alors durer 2 heures ou plus. En référence à la figure 5, la désolidarisation ne se réalise pas ici au cours d'un pallier de température mais lors d'une montée en température à une température autour de 500°C (au niveau de la flèche 1000 sur la figure), puis le pallier 2000 de température de renforcement de l'interface de collage 6 est atteint à environ 600°C. De manière surprenante, la Demanderesse a ainsi remarqué qu'en mettant en œuvre une telle étape de renforcement de l'interface de collage 6, en particulier lorsqu'elle est succède à une étape de co-implantation, les couches prélevées présentaient alors : - une amélioration de la qualité cristalline de ses parties endommagées lors de l'implantation (en référence à la figure 3b) et lors de la désolidarisation (en référence à la figure 3d) ;
- une surface lissée, notamment pour les rugosités haute fréquence (rugosité HF) ;
- une énergie de collage supérieure à environ 0,8 J/m2 (sans activation plasma). Après retrait de la partie restante de la plaquette donneuse 10' du contact avec les couches prélevées V et 2, est obtenue une structure 30 comprenant la plaquette réceptrice 20, la deuxième couche 2 et la partie restante de la première couche l'. Cette structure 30 présente une qualité cristalline améliorée et une rugosité diminuée, sans qu'il y ait eu besoin de mettre en œuvre une opération intermédiaire de polissage. Dans le cas où une couche de collage isolante électriquement a été formée antérieurement, entre la deuxième couche 2 et la plaquette réceptrice 20, on obtient alors une structure SiGe/sSOI ou Ge/sSOI. Une étape de finition est alors mise en œuvre pour retirer les quelques faibles rugosités et les quelques défauts cristallins subsistant en surface, telles que la mise en œuvre d'une gravure chimique. Des moyens mécaniques de polissage mis en œuvre antérieurement à la gravure chimique pour diminuer les rugosités superficielles (et donc pour diminuer les inhomogénéités entre les différents points du front de gravure), ne doivent pas être nécessairement prévus. En effet, comme nous le verrons plus loin, la co-implantation mise en œuvre assure une surface de prélèvement beaucoup plus lisse que dans le cas d'une simple implantation. D'autre part, le traitement thermique de renforcement du collage a permis de diminuer substantiellement ces rugosités, comme décrit ci- dessus, et d'augmenter l'énergie de collage. Eventuellement, la couche l' de Siι_xGex est enlevée afin d'obtenir une structure finale sSOI. On pourra ensuite éventuellement épaissir l'épaisseur de silicium contraint de cette structure sSOI par épitaxie. Pour enlever sélectivement la couche V de Si-ι_xGex, on pourra mettre en œuvre une gravure sélective en employant par exemple du HF:H202:CH3COOH, du SC1 (NH4OH / H202 / H20), ou HNA (HF/HNO3/H2O). Une sélectivité d'environ 40:1 entre le SiGe et le sSi peut être obtenue avec du CH3COOH/H202/HF. Un exemple de concentration qui peut être choisie pour le
CH3COOH/H2O2/HF est tel que l'on a un rapport H202/HF compris entre 1/1 (très concentré) et 20/1. Le temps de gravure est directement corrélé avec la vitesse de la gravure. Il est typiquement d'environ 5 minutes pour 800A à graver avec du CH3COOH/H202/HF. Ainsi, la co-implantation et la mise en œuvre éventuelle du traitement thermique de renforcement du collage ayant considérablement diminué les rugosités superficielles et les non-uniformités d'épaisseur dans les couches prélevées l' et 2, il est possible de mettre en œuvre des gravures sélectives sensiblement identiques à celles de l'état de la technique, mais en supprimant aussi les inconvénients qu'elles pouvaient présenter, tels que la nécessité de mettre en œuvre préalablement des moyens mécaniques de polissage. En outre, le renforcement du collage (réalisé par activation plasma et/ou traitement thermique post-désolidarisation) est suffisant pour s'affranchir des problèmes de délamination en bord évoqués plus haut. En référence à la figure 2, une structure 30 SiGeOI à 20% de Ge (photographiée par TEM) obtenue par la Demanderesse suite à un transfert d'une simple couche de Si0,8Ge0,2 dans laquelle a été réalisée la zone de fragilisation, et suite à un traitement thermique de post-désolidarisation à 600°C, montre une couche prélevée 1 en Sio,sGeo,2 (i-e. l'équivalent desdites première couche 1 et deuxième couche 2 réunies, discutées auparavant en référence aux figures 3a à 3e), couvre une couche de Si02 5 et comprend très peu de défauts cristallins et très peu de rugosités par rapport à celle de la structure semiconducteur-sur-isolant de la figure 1. On remarquera notamment la disproportion entre l'épaisseur de la zone défectueuse 1 A de la couche prélevée 1 en référence à la figure 1 et celle de la couche prélevée 1 guérie en référence à la figure 2. De même, et pour une même épaisseur de couches prélevées 1 pour la figure 1 et pour la figure 2, la zone saine 1 B est bien plus importante en proportion dans le SiGeOI obtenu selon l'invention que dans le semiconducteur-sur-isolant selon l'état de la technique. En outre, des résultats de mesures de rugosités sur une telle structure SiGeOI à 20% de Ge, effectuées par la Demanderesse, sont présentés dans le tableau ci-dessous. Ces mesures ont été réalisées juste après désolidarisation à 500°C pendant 30 minutes suite à de simples implantations ou de co-implantations, et à un traitement thermique de renforcement de collage (post-désolidarisation) à 500°C ou à 600°C. Les rugosités ont été mesurées et sont données en valeurs RMS et en « Peak to Valley » (PV) par AFM sur des surfaces (10 μm x 10 μm). Il y a lieu de noter que la Demanderesse a effectué un nombre de mesures suffisant pour valider les résultats.
Figure imgf000022_0001
De ce tableau, on remarque que les rugosités sont moins importantes dans le cas d'une co-implantation que dans le cas d'une implantation. Ainsi, la Demanderesse a mis en évidence l'influence de la nature de l'implantation réalisée dans du SiGe pour former une zone de fragilisation 4, sur l'ampleur des rugosités post-désolidarisation apparues : une co- implantation hélium - hydrogène permet de diminuer substantiellement la rugosité de la couche de SiGe 1 par rapport à une simple implantation d'hydrogène. De ce tableau, on peut aussi noter que, dans tous les cas de figure (implantation d'une seule espèce, ou co-implantation de plusieurs espèces), une guérison à 600°C diminue de près d'un tiers les rugosités aussi bien moyennes (RMS) que maximales (PV), par rapport à un traitement de guérison effectué à la température de désolidarisation (d'environ 500°C) suite à l'implantation d'une seule espèce, les rugosités étant inférieures à 40Â RMS, voire pour les cas de co-implantation inférieures à 35Â RMS, et inférieures à 275Â PV. La Demanderesse a ainsi établi que les rugosités sont substantiellement moins importantes dans le cas où la couche prélevée 1 a subi un traitement thermique de renforcement du collage post- désolidarisation. En référence à la figure 3e, on obtient au final une structure 30 sSOI. Dans le cas où une ou plusieurs couches de collage sont enterrées au niveau de l'interface de collage 6, un traitement thermique pourra être ensuite éventuellement mis en œuvre pour renforcer d'avantage encore le collage, et notamment en créant des liaisons covalentes. Ce traitement thermique de renforcement du collage peut être ici réalisé à une température supérieure à 800°C, étant donné qu'il n'y a plus de SiGe ou de Ge dans la structure 30, et qu'il n'y a donc plus de problèmes de diffusion de Ge (le reste de la première couche 1 ' ayant été entièrement retiré). Eventuellement, est mise en œuvre une étape ultérieure de croissance cristalline (epitaxie par exemple MBE ou CVD) pour épaissir la deuxième couche de Si contraint). D'autres résultats de mesure de rugosités sur une structure sSI (pour laquelle on a réalisé le dépôt d'une couche de Si contraint sur une couche de SiGe à 20% de Ge), effectuées par le Demanderesse sont présentés ci- après. Ces résultats concernent plus particulièrement certains des paramètres de détachement, et notamment divers paramètres de co- implantation. On rappelle ci-après différents problèmes rencontrés lors de la formation d'une structure comprenant une couche en Si prélevée à partir d'une plaquette donneuse selon un procédé de prélèvement de couches du type Smart-Cut®. Ces problèmes (et une solution pour y remédier) ont été discutés dans la demande PCT de la Demanderesse déjà mentionnée précédemment, et dont l'enseignement a été rendu accessible au public le 1 er mars 2005 sous la référence IPCOM000083333D. Le recours à une co-implantation peut effectivement entraîner la formation de cloques à l'interface de collage et de défauts dans l'épaisseur de la couche prélevée. Des particules ou des substances organiques présentes sur l'une et/ou l'autre des plaquettes à coller peuvent empêcher le collage de se réaliser de manière satisfaisante en certaines régions de l'interface de collage. Les espèces implantées peuvent alors diffuser dans les régions de l'interface de collage faiblement collées, formant des cloques (ou « blisters » selon la terminologie anglo-saxonne) au niveau de l'interface de collage. Par ailleurs, localement, l'énergie du collage peut ne pas être suffisante pour permettre le détachement de la plaquette donneuse.
Certaines zones de la couche prélevée peuvent ainsi ne pas être transférées sur la paquette réceptrice (ces zones sont communément désignées par l'appellation de « zones non transférées » ou ZNT). En outre, on peut observer, selon les conditions de co-implantation retenues, des défauts cristallins de type nano cavités (présentant un diamètre de quelques nanomètres) dans l'épaisseur de la couche prélevée, au delà de la zone défectueuse. Ces défauts peuvent résulter d'une agglomération d'atomes de Silicum ou de Germanium déplacés au cours de l'implantation. En particulier, lorsque l'hélium est implanté sensiblement à la même profondeur que l'hydrogène, ces défauts de type nano cavités (situés au delà de la zone défectueuse, mais tout autant indésirables que les défauts présents dans la zone défectueuse) sont observés dans l'épaisseur de la couche prélevée. L'apparition de ces défauts nécessite le retrait post détachement d'une épaisseur de matériau plus importante que nécessaire, et donc nécessite le prélèvement d'une couche plus épaisse. En référence aux vues des figures 8a, 8b et 8c obtenues à partir de photographies TEM, on a ainsi représenté une co-implantation d'hélium et d'hydrogène dans une plaquette donneuse en Si en vue d'un prélèvement d'une couche suite à un traitement thermique de détachement. Ainsi la figure 8a représente une vue obtenue par TEM d'une plaquette donneuse en Si ayant été soumise (cf. flèches) à une co- implantation d'hélium et d'hydrogène. La distribution de ces espèces dans l'épaisseur de la plaquette donneuse est perceptible (points foncés) sur cette figure 8a. Après collage à une plaquette réceptrice, un traitement thermique conduit à la désolidarisation au niveau de la zone de fragilisation (cf. figure 8b). La figure 8c représente quant à elle (en vue inversée par rapport à la figure 2) la couche prélevée après détachement et transfert sur une plaquette réceptrice. Sur cette figure 8c, on peut observer la zone défectueuse à proximité de la surface, ainsi que le présence de défauts (points foncés) dans l'épaisseur de la couche prélevée. Chacune des espèces implantées est distribuée, dans l'épaisseur de la plaquette donneuse, selon un profil de répartition présentant une zone d'étalement dans laquelle l'espèce est principalement concentrée et présente son pic de concentration maximale. Plus précisément, la répartition a un profil quasi-gaussien présentant une déviation standard (définissant ladite zone d'étalement dans laquelle l'espèce est principalement distribuée, par exemple dans laquelle on retrouve 70% de l'espèce implantée) et un pic de concentration maximale qui dépendent notamment de l'énergie d'implantation. Les atomes d'hélium diffusent dans une matrice de Si plus facilement que les atomes d'hydrogène. Ainsi, si l'hélium est implanté à proximité de l'interface de collage, le risque que des cloques et des défauts cristallins au delà de la zone défectueuse se forment augmente. Une approche pour remédier à ce problème consiste à implanter l'hélium plus en profondeur que l'hydrogène, de manière à ce que la région contenant l'hydrogène implanté puisse bloquer la diffusion de l'hélium. Il s'agit plus précisément de contrôler les paramètres de co-implantation de sorte que le pic d'hélium soit situé plus en profondeur que la zone d'étalement de l'hydrogène. Toutefois, il a été montré que la rugosité après détachement ne suit pas la même tendance, et tend à augmenter lorsque l'hélium est implanté plus profondément que l'hydrogène. Cela signifie que les conditions d'implantation (i.e. doses et énergies d'implantation) ne permettent pas de contrôler indépendamment la rugosité et la formation de cloques et de défauts cristallins au delà de la zone défectueuse. Il est ainsi nécessaire de faire un compromis entre les meilleurs paramètres pour limiter la formation de cloques et de défauts et les meilleurs paramètres pour limiter la rugosité de surface. Une solution permettant de surmonter ce problème a déjà été proposée par la Demanderesse dans sa demande PCT de brevet déjà mentionnée précédemment et dont l'enseignement a été rendu accessible au public le 1er Mars 2005. D'une manière générale, cette solution consiste à contrôler précisément la position relative des pics d'hélium et d'hydrogène dans la plaquette donneuse implantée (le pic d'hélium étant situé au niveau de la zone de fragilisation et plus en profondeur que la zone d'étalement de l'hydrogène), et à contrôler conjointement la dose de chacune des espèces (la dose d'hélium représentant environ 40% à 60% de la dose totale). En réalisant l'étape d'implantation par co-implantation selon les paramètres énoncés ci-dessus, un compromis satisfaisant peut être trouvé entre la rugosité et la formation de défauts. Les expériences réalisées par la Demanderesse sur le détachement au niveau de couches contenant du Ge (typiquement des couches de SiGe comportant plus de 15% de Ge) ont conduit à des résultats surprenants en ce qui concerne la rugosité et la formation de cloques et de défauts cristallins au delà de la zone défectueuse. Un mode de réalisation possible du procédé selon la présente invention consiste ainsi : - à réaliser une co-implantation, typiquement d'hélium et d'hydrogène, dans une couche de SiGe, selon des paramètres d'implantation adaptés pour décaler les pics de concentration de l'hélium et d'hydrogène, notamment pour que le pic d'hélium soit situé plus en profondeur que la zone d'étalement d'hydrogène, mais également pour que le pic d'hélium soit situé plus en profondeur que la zone de fragilisation, - et à mettre en oeuvre un traitement thermique de guérison post désolidarisation à une température de l'ordre de 600°C (+/- 25 °C), pouvant être maintenue pendant 30 minutes à quatre heures, par exemple pendant environ une heure. Typiquement, les paramètres d'implantation sont adaptés pour « placer » le pic d'hélium à une profondeur environ 1 ,2 fois supérieure à la profondeur du pic d'hydrogène. A titre d'exemple, pour les conditions de dose et d'énergie d'implantation présentées dans la présente demande, cela revient à placer le pic d'hélium à plus de 500 angstrôms du pic d'hydrogène. La dose d'hélium est comprise entre 30% et 70% de la dose totale (hydrogène + hélium), de préférence comprise entre 40% et 60% de la dose totale. La dose totale représente typiquement quelques 1016atomes/cm2, sans que cela soit limitatif. Un tel mode de réalisation permet de réduire fortement les rugosités
(notamment hautes fréquences), et rend de surcroît les faibles rugosités indépendantes de la profondeur d'implantation de l'hélium. On peut ainsi, dans le cadre de ce mode de réalisation, implanter l'hélium plus profondément que l'hydrogène, ce qui permet de limiter la formation de cloques et de défauts cristallins au delà de la zone défectueuse dans la couche prélevée, la diffusion de l'hélium dans la couche transférée étant bloquée par la zone d'étalement de l'hydrogène. En conséquence, ce mode de réalisation permet de minimiser à la fois la rugosité post détachement, le nombre de défauts de type cloques et le nombre de défauts présents dans l'épaisseur de la couche prélevée. Cela conduit à autoriser le prélèvement d'une épaisseur totale moindre, ce qui permet de réduire, ou tout du moins de simplifier, les opérations de finition post-détachement (polissage, gravure sélective, oxydation sacrificielle, etc.). On a représenté sur les figures 9 à 11 des mesures de rugosité postdétachement sur une structure SOI et une structure SGOI à 20% de Ge. Ces mesures ont été réalisées juste après désolidarisation suite à de simples implantations d'hydrogène (désignées par Honly sur ces figures) ou des co-implantations hélium/hydrogène (désignées par Col sur ces figures), et un traitement thermique de renforcement du collage à 500°C ou à 600°C, pendant environ une heure. Plus précisément, l'évolution de la température lors des phases de désolidarisation et de renforcement du collage était la suivante : maintien d'un palier à 350°C pendant environ une heure, puis élévation de la température selon une rampe de 5°C/mn, pour maintien d'un palier (pour réaliser le renforcement du collage) respectivement à 500°C et à 600°C pendant environ une heure. Les figures 7 et 8 représentent ainsi des mesures de rugosité à hautes fréquences réalisées par balayage respectivement d'une surface de 2*2μm2 et d'une surface de 10*10μm2 à l'aide d'un microscope AFM. La figure 9 représente des mesures de rugosité à basses fréquences réalisées par profilométrie à l'aide de l'outil Dektak® de la société Veeco Instruments Inc. Sur chacune de ces figures 7 à 9, on a représenté des résultats de mesure de rugosité exprimés à gauche en valeurs moyennes (RMS) et à droite en valeurs maximales (PV). Sur ces figures, on a porté le résultat de mesures réalisées suite à des implantations dans une couche de Si, et dans une couche de SiGe (cf. figure 8 sur laquelle les colonnes relatives respectivement au Si et au SiGe sont clairement distinguées). Concernant le Si, deux plaquettes, soumises à une co-implantation
He/H, ont été étudiées. Les paramètres de co-implantation étaient les suivants : H : 30kev-1.1016/cm2 He : 52 ou 60 keV - 1.01016/cm2 Concernant le SiGe, cinq plaquettes ont été étudiées, à savoir une plaquette soumise à une implantation de H seul (H : 30 keV, 6.1016/cm2), et les quatre autres autres soumises à une co-implantation He/H selon les paramètres suivants : H : 30 keV - 1.1016/cm2 He : 48, 52, 56 ou 60 keV- 1.1016/cm2 La figure 9 confirme le gain très intéressant en terme de rugosités hautes fréquences lié à la co-implantation He/H en comparaison H seul (et cela que ce soit suite à un traitement de guérison à 500°C ou à 600°C). On observe toutefois que pour un traitement haute température à 600°C, la rugosité diminue fortement (typiquement de plus de moitié) pour toutes les variantes, y compris implantation H seul et co-implantation. Et ces valeurs de rugosité se montrent encore plus faibles lorsqu'une co- implantation est réalisée. Par ailleurs, on observe, pour un traitement à 500°C (et cela de manière similaire à ce qui a été observé dans le Si) que la rugosité tend à augmenter lorsque le pic d'hélium est situé plus en profondeur que la zone de fragilisation. En revanche, dans le cadre d'un traitement haute température à
600°C, la rugosité n'est sensiblement pas modifiée lorsque l'on vient implanter l'hélium de telle manière que le pic d'hélium soit situé plus en profondeur que la zone de fragilisation. On observe ici un comportement inattendu, à encontre de ce qui a été observé dans le Silicium, ainsi que dans le SiGe lors d'un traitement à 500°C. Les résultats présentés sur les figures 9 et 10 confirment ces observations. Le comportement en co-implantation, lors d'un traitement de guérison à 600°C, est surprenant dans la mesure où le phénomène jusqu'ici constaté par la Demanderesse dans le cadre d'un détachement au niveau d'une couche de Si était celui d'une augmentation de la rugosité lorsque l'énergie d'implantation de l'hélium était augmentée (pic d'hélium décalé plus en profondeur que la zone de fragilisation). En référence à la figure 11 , la Demanderesse a également réalisé des mesures visant à constater le nombre de défauts (type ZNT, cloques) présents dans les différentes couches transférées. L'observation macroscopique (en lumière rasante) permet de détecter les défauts de type ZNT ou cloques. On considère ici la somme de ces défauts (ZNT + cloques) comme étant représentative des défauts spécifiques liés à l'implantation et observés post-détachement. Un nombre important de défauts est constaté dans les deux variantes He : 48keV et He :52keV, c'est-à-dire les variantes pour lesquelles le profil de répartition de l'hélium est superposé ou quasi superposé avec le profil de l'hydrogène (le pic d'hélium étant alors « à l'intérieur » de la zone d'étalement de l'hydrogène). En revanche, un faible nombre de défauts est constaté dans les variantes He : 56 keV et He : 60 keV, c'est-à-dire les variantes pour lesquelles le pic du profil de répartition de l'hélium est situé plus en profondeur que la zone d'étalement de l'hydrogène. En d'autres termes, les défauts de type cloques sont minimisés lors d'une implantation profonde de l'hélium (et cela, dans le cas d'une guérison à 600°C, sans que la rugosité ne soit augmentée). Selon une deuxième variante de l'invention, en référence aux figures
6a et 6b, la plaquette donneuse 10 comprend avant prélèvement une première couche 1 en Si contraint, puis une deuxième couche 2 en Siι_xGex et une troisième couche 3 en Siι.xGex qui se situe sous la première couche 1. La zone de fragilisation est alors formée selon l'invention sous la deuxième couche 2, par exemple dans la troisième couche 3. Une gravure sélective du Si-ι.xGex peut alors être mise en œuvre après détachement, conformément à ce qui a été vu précédemment, de sorte à réaliser au final une structure 30 SGOI (structure Strained-Silicon-On-Silicon Germanium- On-lnsulator, telle que représentée sur la figure 6b) avec une première couche 1 en Si contraint et une deuxième couche 2 en S _xGex. Optionnellement, on pourra éventuellement épaissir la première couche 1 en Si contraint par croissance cristalline. Optionnellement et alternativement, une deuxième gravure chimique sélective du Si contraint peut alors être réalisée, au moyen par exemple d'espèces chimiques à base par exemple de KOH (hydroxyde de potassium), de NH4OH (hydroxyde d'ammonium), de TMAH (hydroxyde de tetraméthyl d'ammonium), d'EDP (diamine d'éthylène / pyrocatechol / pyrazine). Dans ce cas, la première couche 1 en Si contraint ne joue ici le rôle que d'une couche d'arrêt protégeant la deuxième couche 2 en Siι_xGex de la première attaque chimique. On obtient alors une structure 30 SiGeOI (non représentée). Eventuellement, on pourra faire croître une couche de Si contraint sur le SiGeOI, cette nouvelle couche contrainte pouvant alors avoir une structure cristalline de meilleure qualité que la première couche 1 qui a été gravée auparavant. Selon une troisième variante de l'invention, en référence aux figures 7a et 7b, la plaquette donneuse 10 comprend avant prélèvement une structure multicouche comprenant alternativement des premières couches 1A,1B,1 C,1 D,1 E en S _xGex (x ≠ 0) et des deuxièmes couches 2A,2B,2C,2D,2E en Si contraint. On peut ainsi réaliser une pluralité de prélèvements selon l'invention à partir de la même plaquette donneuse 10, chaque prélèvement étant alors suivi d'un recyclage de la partie restante de la plaquette donneuse 10 afin de la préparer à un nouveau prélèvement. On formera ainsi par exemple une première structure 30A sSOI et une deuxième structure 30B sSOI à partir de la même plaquette donneuse 10. Ce type de prélèvement est enseigné dans le document US2004/0053477. Selon un cas particulier de l'invention, chaque couche contrainte [référencée « 2 » dans les figures 3a à 3e, « 1 » dans les figures 6a et 6b, et « 2A », « 2B », « 2C », « 2D » ou « 2E » dans les figures 7a et 7b] de la plaquette donneuse 10 est épaisse, c'est à dire qu'elle a une épaisseur relativement importante sans présenter de relâchement de ses contraintes élastiques. Ceci a été rendu possible grâce à une formation par epitaxie à basse température. Par exemple, une couche de Si contraint déposée à des températures comprises entre environ 450°C et 650°C sur un support de croissance en Sio,sGe0,2 peut atteindre typiquement une épaisseur comprise entre environ 30 nm et 60 nm sans que ses contraintes se relâchent d'une façon ou d'une autre. Si on forme ainsi une telle couche contrainte épaisse, il faut alors prendre garde à ne pas dépasser une certaine température limite (qui se situe autour de la température de dépôt) dans les traitements qui suivent, et en particulier les traitements se situant entre le dépôt de la couche et le détachement de celle-ci réalisé par Smart-Cut®, afin d'éviter un relâchement des contraintes. Ainsi, dans ce cas de couche contrainte épaisse, sera avantageusement mise en œuvre une activation plasma avant collage (comme discuté plus haut) qui se fait typiquement à une température ambiante inférieure à environ 100°C. D'autre part, au moins une couche de collage en matériau diélectrique, tel que du Si02, est avantageusement formée sur l'une ou les deux surfaces à coller, cette couche en matériau diélectrique aidant par la suite (i.e. après détachement) à conserver les contraintes élastiques. En complément de l'activation plasma, un traitement thermique post-détachement à une température T2 (tel que discuté plus haut) peut être mis en œuvre. T2 est avantageusement inférieure à la température de dépôt de la couche contrainte épaisse dans le cas où aucune couche de collage n'a été prévue. Bien entendu, l'homme du métier pourra sans difficulté transposer l'invention présentée ci-dessus à d'autres matériaux que le Siι_xGex ou que le Si contraint dans la mesure où il connaît les propriétés et les grandeurs physiques associées à ces autres matériaux. Par exemple, en reprenant les étapes précédemment décrites en référence aux figures 3a à 3e, l'homme du métier pourra réaliser une structure finale 30 AsGa sur isolant, s'il choisit une plaquette donneuse 10 dont la première couche 1 est en Ge et la deuxième couche 2 est en AsGa, s'il implante (comme décrit ci-dessus) dans le Ge de la première couche 1 , s'il transfert ensuite le reste l' de Ge et la deuxième couche 2 d'AsGa sur une plaquette réceptrice 20 par l'intermédiaire d'une interface isolante électriquement, et s'il enlève sélectivement le reste 1 ' du Ge en utilisant les techniques de gravure sélective connues. De même, on pourra par exemple réaliser une structure GaN sur isolant à partir d'une plaquette donneuse 10 comprenant une première couche 1 en SiC ou en Si (1 11 ) et une deuxième couche 2 en GaN. Une ou plusieurs couche(s) d'arrêt en AIGaN et/ou en AIN peuvent avoir éventuellement été prévues dans la couche de GaN. Après prélèvement de la deuxième couche 2 en GaN, on pourra ainsi mettre en œuvre une gravure sélective comprenant l'enlèvement du GaN situé au-dessus de la couche d'arrêt. Ainsi, par exemple, une gravure sèche à l'aide d'un gaz plasma comprenant du CH2, du H2 et éventuellement de l'Ar, peut graver plus rapidement le GaN que l'AIN. Eventuellement, on peut ensuite enlever la couche d'arrêt pour obtenir au final une couche de GaN ayant peu de rugosités superficielles et une bonne homogénéité en épaisseur. On pourra aussi de la même manière adapter le procédé selon l'invention à d'autres couches prélevées en alliage lll-V ou ll-VI. On pourra aussi étendre tous ces matériaux à ceux comprenant du carbone en petite quantité (environ 5%) ou des dopants.

Claims

REVENDICATIONS
1. Procédé de formation d'une structure (30) comprenant une couche prélevée (2) à partir d'une plaquette donneuse (10), la plaquette donneuse (10) comprenant avant prélèvement une première couche (1) en un premier matériau choisi parmi les matériaux semiconducteurs et une deuxième couche (2) sur la première couche (1 ) en un deuxième matériau choisi parmi les matériaux semiconducteurs, le procédé comprenant les étapes suivantes : (a) implantation d'espèces atomiques pour former une zone de fragilisation (4) sous la deuxième couche (2) ; (b) collage de la plaquette donneuse (10) à une plaquette réceptrice (20) ; (c)apport d'énergie pour désolidariser les couches prélevées (1 ' et 2) de la plaquette donneuse (10) au niveau de la zone de fragilisation (4) ; (d) gravure sélective de la partie restante de la première couche (1 ') vis à vis de la deuxième couche (2) ; caractérisé en ce que les paramètres de l'implantation réalisée lors de l'étape (a) sont ajustés de sorte à minimiser les rugosités apparaissant immédiatement après la mise en œuvre de l'étape (c), et en ce qu'il comprend en outre une étape apte à renforcer le collage, mise en œuvre à une température inférieure à environ 800°C.
2. Procédé selon la revendication précédente, caractérisé en ce que l'étape apte à renforcer le collage est mise en œuvre avant l'étape (b), et comprend une activation plasma.
3. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'étape apte à renforcer le collage est mise en œuvre après l'étape (b), et comprend un traitement thermique.
4. Procédé selon la revendication précédente, caractérisé en ce que le traitement thermique se fait à une température comprise entre environ 350°C et environ 800°C pendant 30 minutes à 4 heures environ.
5. Procédé selon la revendication 4, caractérisé en ce que le traitement thermique se fait à une température comprise entre environ 550°C et environ 800°C pendant 30 minutes à 4 heures environ.
6. Procédé selon l'une des trois revendications précédentes, caractérisé en ce que le traitement thermique est mis en œuvre après l'étape (c) et en continuité de l'étape (c), dans un même four.
7. Procédé selon la revendication précédente, caractérisé en ce que le traitement thermique comprend un simple changement de la température à partir de la température de désolidarisation de l'étape (c) jusqu'à la température choisie pour le traitement thermique.
8. Procédé selon la revendication précédente, caractérisé en ce que l'étape (c) est mise en œuvre autour de 500°C pendant une durée pouvant aller d'environ 30 minutes à 2 heures.
9. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'étape apte à renforcer le collage est mise en œuvre de sorte à avoir, avant l'étape (d), une énergie de collage supérieure ou égale à environ 0,8 J/m2.
10. Procédé selon l'une des revendications précédentes, caractérisé en ce que lesdites rugosités apparaissant immédiatement après la mise en œuvre de l'étape (c) sont inférieures à environ 40ÂRMS mesurée sur une surface de 10x1 Oμm2.
11. Procédé selon l'une des revendications précédentes, caractérisé en ce que les espèces atomiques implantées lors de l'étape (a) comprennent deux éléments atomiques distincts, l'étape (a) étant ainsi une co- implantation.
12. Procédé selon la revendication précédente, caractérisé en ce que la co-implantation de l'étape (a) est une co-implantation d'hélium et d'hydrogène.
13. Procédé selon la revendication précédente, dans lequel la plaquette donneuse comporte une couche de SiGe, caractérisé en ce que la co- implantation de l'étape (a) est réalisée selon des paramètres d'implantation adaptés pour former la zone de fragilisation dans ladite couche de SiGe et pour que le pic de concentration d'hélium soit situé, dans l'épaisseur de la plaquette donneuse, plus en profondeur que la zone d'étalement de l'hydrogène et plus en profondeur que la zone de fragilisation.
14. Procédé selon la revendication précédente, en combinaison avec l'une des revendications 3 à 7, caractérisé en ce que le traitement thermique se fait à une température comprise entre 575°C et 625°C.
15. Procédé selon l'une des deux revendications précédentes, caractérisé en ce que les dosages de l'hélium et de l'hydrogène sont choisis comme étant, respectivement, de l'ordre de 0,9.1016/cm2 et de l'ordre de 1 ,0.1016/cm2.
16. Procédé selon l'une des revendications précédentes, caractérisé en ce que, après l'étape (c), le procédé ne comprend pas la mise en œuvre de moyens mécaniques de polissage.
17. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'il comprend en outre, après l'étape (d), une croissance cristalline du deuxième matériau sur la deuxième couche (2) pour épaissir cette dernière.
18. Procédé selon l'une des revendications précédentes, caractérisé en ce que la première couche (1 ) est en Si-ι_xGex avec 0 < x ≤ 1 et la deuxième couche (2) est en Si contraint élastiquement.
19. Procédé selon l'une des revendications 1 à 17, caractérisé en ce que la plaquette donneuse (10) comprend un substrat support en Si massif, une structure tampon en SiGe, une première couche (1 ) comprenant du Si-ι_ xGex (x ≠Q) et une deuxième couche (2) en Si contraint.
20. Procédé selon l'une des revendications 1 à 17, caractérisé en ce que la première couche (1 ) est en Si contraint élastiquement et la deuxième couche (2) est en Siι_xGex avec 0 < x ≤ 1 , et en ce que la plaquette donneuse (10) comprend en outre une troisième couche (3) en Si-ι_xGex sous la première couche (1 ).
21. Procédé selon la revendication précédente, caractérisé en ce que l'implantation de l'étape (a) est réalisée aussi sous la première couche (1 ), et en ce qu'il comprend en outre, entre l'étape (c) et l'étape (d), une gravure sélective de la partie restante de la troisième couche (3) vis à vis de la première couche (1 ).
22. Procédé selon l'une des revendications 1 à 17, caractérisé en ce que la plaquette donneuse (10) comprend un substrat support en Si massif, une structure tampon en SiGe, et une structure multicouche comprenant alternativement des premières couches (1A,1B,1C,1 D,1 E) en Siι_xGex (x ≠ 0) et des deuxièmes couches (2A,2B,2C,2D,2E) en Si contraint, de sorte à pouvoir réaliser une pluralité de prélèvements à partir de la même plaquette donneuse (10).
23. Procédé selon l'une des revendications 18 à 22, caractérisé en ce qu'il comprend en outre, avant l'étape (a), la formation de la couche contrainte a une température de dépôt comprise entre environ 450°C et environ 650°C, et en ce que les traitements mis en œuvre entre ce dépôt et le détachement obtenu à l'étape (c) sont effectués à des températures inférieures ou égale à la température de déposition.
24. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'il comprend en outre, avant l'étape (b), une étape de formation d'une couche de collage sur la plaquette donneuse (10) et/ou sur la plaquette réceptrice (20), la couche de collage comprenant un matériau isolant électriquement, tel que par exemple du Si02, du Si3N4 ou du Six0yN2.
25. Application du procédé de formation d'une structure selon la revendication précédente, à la formation d'une structure semiconducteur- sur-isolant.
26. Structure semiconducteur-sur-isolant (30) obtenue après avoir mis en œuvre toutes les étapes (a), (b) et (c) du procédé selon la revendication 1 , et après avoir retiré le contact des couches prélevées (1' et 2) avec la partie restante de la plaquette donneuse (10'), cette structure présentant des rugosités inférieures à 40ÂRMS mesurée sur une surface de 10χ10μm2, et une énergie de collage supérieure ou égale à environ 0,8 J/m2.
PCT/FR2005/000542 2004-03-05 2005-03-07 Technique d’amelioration de la qualite d’une couche mince prelevee WO2005086227A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007501319A JP4876067B2 (ja) 2004-03-05 2005-03-07 採取薄膜の品質改善処理方法
EP05737045A EP1721333A1 (fr) 2004-03-05 2005-03-07 Technique d'amelioration de la qualite d'une couche mince prelevee
CN2005800141634A CN1950937B (zh) 2004-03-05 2005-03-07 用于改善剥离薄层的质量的方法
US11/179,713 US7449394B2 (en) 2004-03-05 2005-07-11 Atomic implantation and thermal treatment of a semiconductor layer

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR0402340 2004-03-05
FR0402340A FR2867307B1 (fr) 2004-03-05 2004-03-05 Traitement thermique apres detachement smart-cut
FR0409980 2004-09-21
FR0409980A FR2867310B1 (fr) 2004-03-05 2004-09-21 Technique d'amelioration de la qualite d'une couche mince prelevee

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
US11/059,122 Continuation-In-Part US7276428B2 (en) 2004-03-05 2005-02-16 Methods for forming a semiconductor structure

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/179,713 Continuation US7449394B2 (en) 2004-03-05 2005-07-11 Atomic implantation and thermal treatment of a semiconductor layer

Publications (2)

Publication Number Publication Date
WO2005086227A1 true WO2005086227A1 (fr) 2005-09-15
WO2005086227A8 WO2005086227A8 (fr) 2006-10-19

Family

ID=34863204

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/FR2005/000542 WO2005086227A1 (fr) 2004-03-05 2005-03-07 Technique d’amelioration de la qualite d’une couche mince prelevee
PCT/FR2005/000541 WO2005086226A1 (fr) 2004-03-05 2005-03-07 Traitement thermique d’amelioration de la qualite d’une couche mince prelevee

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/FR2005/000541 WO2005086226A1 (fr) 2004-03-05 2005-03-07 Traitement thermique d’amelioration de la qualite d’une couche mince prelevee

Country Status (6)

Country Link
US (2) US7276428B2 (fr)
EP (2) EP1721333A1 (fr)
JP (2) JP4876067B2 (fr)
KR (1) KR100860271B1 (fr)
FR (1) FR2867310B1 (fr)
WO (2) WO2005086227A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1811560A1 (fr) * 2006-01-23 2007-07-25 S.O.I.TEC. Silicon on Insulator Technologies S.A. Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
US7405136B2 (en) 2006-03-14 2008-07-29 S.O.I.Tec Silicon On Insulator Technologies Methods for manufacturing compound-material wafers and for recycling used donor substrates
KR100878061B1 (ko) 2006-01-23 2009-01-14 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 복합물 기판의 제조방법

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
FR2837981B1 (fr) * 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
FR2892228B1 (fr) * 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2858461B1 (fr) * 2003-07-30 2005-11-04 Soitec Silicon On Insulator Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
JP4654710B2 (ja) * 2005-02-24 2011-03-23 信越半導体株式会社 半導体ウェーハの製造方法
US7772088B2 (en) * 2005-02-28 2010-08-10 Silicon Genesis Corporation Method for manufacturing devices on a multi-layered substrate utilizing a stiffening backing substrate
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
EP1777735A3 (fr) * 2005-10-18 2009-08-19 S.O.I.Tec Silicon on Insulator Technologies Procédé de recyclage d'une plaquette donneuse épitaxiée
FR2892230B1 (fr) * 2005-10-19 2008-07-04 Soitec Silicon On Insulator Traitement d'une couche de germamium
FR2893446B1 (fr) * 2005-11-16 2008-02-15 Soitec Silicon Insulator Techn TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
TW200802544A (en) * 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same
US20070277874A1 (en) * 2006-05-31 2007-12-06 David Francis Dawson-Elli Thin film photovoltaic structure
US20070298586A1 (en) * 2006-06-21 2007-12-27 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device
US20080070340A1 (en) * 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
US20080173895A1 (en) * 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
US7888223B2 (en) * 2007-03-28 2011-02-15 United Microelectronics Corp. Method for fabricating P-channel field-effect transistor (FET)
US8664073B2 (en) 2007-03-28 2014-03-04 United Microelectronics Corp. Method for fabricating field-effect transistor
FR2923079B1 (fr) * 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
US7998835B2 (en) * 2008-01-15 2011-08-16 Globalfoundries Singapore Pte. Ltd. Strain-direct-on-insulator (SDOI) substrate and method of forming
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
FR2931585B1 (fr) * 2008-05-26 2010-09-03 Commissariat Energie Atomique Traitement de surface par plasma d'azote dans un procede de collage direct
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US20100044827A1 (en) * 2008-08-22 2010-02-25 Kinik Company Method for making a substrate structure comprising a film and substrate structure made by same method
TWI479552B (zh) * 2008-09-05 2015-04-01 Kinik Co 表面平滑處理方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
GB2467935B (en) * 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Formation of thin layers of GaAs and germanium materials
TWI451474B (zh) * 2009-12-14 2014-09-01 Tien Hsi Lee 一種製作可轉移性晶體薄膜的方法
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
FR2968121B1 (fr) 2010-11-30 2012-12-21 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
FR2982071B1 (fr) * 2011-10-27 2014-05-16 Commissariat Energie Atomique Procede de lissage d'une surface par traitement thermique
US9147803B2 (en) 2013-01-02 2015-09-29 Micron Technology, Inc. Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods
US10049916B2 (en) * 2014-05-23 2018-08-14 Massachusetts Institute Of Technology Method of manufacturing a germanium-on-insulator substrate
FR3045934B1 (fr) * 2015-12-22 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un empilement de dispositifs electroniques
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
EP4210092A1 (fr) * 2018-06-08 2023-07-12 GlobalWafers Co., Ltd. Procédé de transfert d'une couche mince de silicium
FR3134229B1 (fr) * 2022-04-01 2024-03-08 Commissariat Energie Atomique Procede de transfert d’une couche mince sur un substrat support

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261A1 (fr) * 1997-12-30 1999-07-02 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
EP0961312A2 (fr) * 1998-05-15 1999-12-01 Canon Kabushiki Kaisha Substrat du type SOI fabriqué par collage
US20030124815A1 (en) * 1999-08-10 2003-07-03 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4462847A (en) 1982-06-21 1984-07-31 Texas Instruments Incorporated Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition
US4604304A (en) 1985-07-03 1986-08-05 Rca Corporation Process of producing thick layers of silicon dioxide
US4722912A (en) 1986-04-28 1988-02-02 Rca Corporation Method of forming a semiconductor structure
JPS63185588A (ja) 1987-01-27 1988-08-01 松下電工株式会社 電動ドリルドライバ−
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH06318588A (ja) 1993-03-11 1994-11-15 Nec Corp 半導体装置の製造方法
US5994207A (en) 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3412470B2 (ja) * 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JPH11150287A (ja) * 1997-09-10 1999-06-02 Canon Inc 太陽電池モジュール、太陽電池付き外囲体、太陽電池付き外囲体の設置方法、及び太陽光発電システム
JP3582566B2 (ja) * 1997-12-22 2004-10-27 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
FR2774510B1 (fr) * 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP3456521B2 (ja) * 1998-05-12 2003-10-14 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US6989294B1 (en) * 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
JP3358550B2 (ja) 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
EP1192646B1 (fr) 1999-06-25 2008-08-13 Massachusetts Institute Of Technology Recuit thermique cyclique destine a la reduction des dislocations
DE10031388A1 (de) 2000-07-03 2002-01-17 Bundesdruckerei Gmbh Handsensor für die Echtheitserkennung von Signets auf Dokumenten
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
US6448152B1 (en) 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
US6603156B2 (en) 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
US7238622B2 (en) 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US6593625B2 (en) 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6717213B2 (en) 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
JP5055671B2 (ja) * 2001-07-26 2012-10-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP2003078116A (ja) * 2001-08-31 2003-03-14 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6649492B2 (en) 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6562703B1 (en) 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
JP2003324199A (ja) * 2002-05-01 2003-11-14 Sony Corp 半導体装置の製造方法
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
WO2003105189A2 (fr) 2002-06-07 2003-12-18 Amberwave Systems Corporation Structures de dispositif a semi-conducteurs contraints sur isolant
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
FR2842350B1 (fr) 2002-07-09 2005-05-13 Procede de transfert d'une couche de materiau semiconducteur contraint
FR2842349B1 (fr) 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
US7018910B2 (en) 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
WO2004009861A2 (fr) 2002-07-19 2004-01-29 Asm America, Inc. Procede de formation de couches de compose au silicium de qualite ultra-haute
WO2004021420A2 (fr) 2002-08-29 2004-03-11 Massachusetts Institute Of Technology Systeme de fabrication ameliore et procede pour semi-conducteur monocristallin sur un substrat
FR2844634B1 (fr) 2002-09-18 2005-05-27 Soitec Silicon On Insulator Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
US6911379B2 (en) 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US20060014363A1 (en) 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261A1 (fr) * 1997-12-30 1999-07-02 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
EP0961312A2 (fr) * 1998-05-15 1999-12-01 Canon Kabushiki Kaisha Substrat du type SOI fabriqué par collage
US20030124815A1 (en) * 1999-08-10 2003-07-03 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AGARWAL A ET AL: "EFFICIENT PRODUCTION OF SILICON-ON-INSULATOR FILMS BY CO- IMPLANTATION OF HE+ WITH H+", APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 72, no. 9, 2 March 1998 (1998-03-02), pages 1086 - 1088, XP000742819, ISSN: 0003-6951 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1811560A1 (fr) * 2006-01-23 2007-07-25 S.O.I.TEC. Silicon on Insulator Technologies S.A. Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
FR2896619A1 (fr) * 2006-01-23 2007-07-27 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
US7449395B2 (en) 2006-01-23 2008-11-11 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a composite substrate with improved electrical properties
CN100446182C (zh) * 2006-01-23 2008-12-24 硅绝缘体技术有限公司 具有改进电特性的复合基片的制造方法
KR100878060B1 (ko) * 2006-01-23 2009-01-14 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 개선된 전기적 특성들을 갖는 복합물 기판의 제조방법
KR100878061B1 (ko) 2006-01-23 2009-01-14 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 복합물 기판의 제조방법
US7405136B2 (en) 2006-03-14 2008-07-29 S.O.I.Tec Silicon On Insulator Technologies Methods for manufacturing compound-material wafers and for recycling used donor substrates

Also Published As

Publication number Publication date
WO2005086227A8 (fr) 2006-10-19
US20050245049A1 (en) 2005-11-03
JP2007526645A (ja) 2007-09-13
FR2867310A1 (fr) 2005-09-09
WO2005086226A8 (fr) 2006-10-26
EP1721333A1 (fr) 2006-11-15
KR20070085086A (ko) 2007-08-27
JP4876067B2 (ja) 2012-02-15
US20050196937A1 (en) 2005-09-08
WO2005086226A1 (fr) 2005-09-15
US7449394B2 (en) 2008-11-11
US7276428B2 (en) 2007-10-02
KR100860271B1 (ko) 2008-09-25
EP1733423A1 (fr) 2006-12-20
JP2007526644A (ja) 2007-09-13
FR2867310B1 (fr) 2006-05-26

Similar Documents

Publication Publication Date Title
WO2005086227A1 (fr) Technique d’amelioration de la qualite d’une couche mince prelevee
WO2005086228A1 (fr) Traitement thermique apres detachement smart-cut
EP1208593B1 (fr) Procede de traitement de substrats pour la micro-electronique
EP1922752B1 (fr) Procede de report d&#39;une couche mince sur un support
FR2880988A1 (fr) TRAITEMENT D&#39;UNE COUCHE EN SI1-yGEy PRELEVEE
EP2259302B1 (fr) Procédé d&#39;obtention d&#39;une couche mince de qualité accrue par co-implantation et recuit thermique.
WO2001093325A1 (fr) Substrat fragilise et procede de fabrication d&#39;un tel substrat
FR2903808A1 (fr) Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
WO2005004232A1 (fr) Procede d&#39;obtention concomitante d&#39;une paire de substrats recouverts d&#39;une couche utile
FR2905801A1 (fr) Procede de transfert d&#39;une couche a haute temperature
FR2874455A1 (fr) Traitement thermique avant collage de deux plaquettes
WO2006037783A1 (fr) Procédé de transfert d&#39;une couche mince comprenant une perturbation controlée d&#39;une structure cristalline
FR2842350A1 (fr) Procede de transfert d&#39;une couche de materiau semiconducteur contraint
FR3036844A1 (fr) Procede de fabrication de semi-conducteur sur isolant
FR2907966A1 (fr) Procede de fabrication d&#39;un substrat.
FR2844634A1 (fr) Formation d&#39;une couche utile relaxee a partir d&#39;une plaquette sans couche tampon
FR3094573A1 (fr) Procede de preparation d’une couche mince de materiau ferroelectrique
EP1652230A2 (fr) Procede d&#39; obtention d&#39; une couche mince de qualite accrue par co-implantation et recuit thermique
EP1786025B1 (fr) Procédé de formation de couches non-contraintes
FR3118828A1 (fr) Procédé de collage direct de substrats
FR2912550A1 (fr) Procede de fabrication d&#39;une structure ssoi.
FR2928031A1 (fr) Procede de transfert d&#39;une couche mince sur un substrat support.
WO2006077216A2 (fr) Formation et traitement d&#39;une structure en sige
FR3031236A1 (fr)
FR2843826A1 (fr) Recyclage d&#39;une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 11179713

Country of ref document: US

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005737045

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007501319

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 1020067020815

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200580014163.4

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2005737045

Country of ref document: EP