WO2005122248A1 - Semiconductor components having a plastic housing, and method for the production thereof - Google Patents

Semiconductor components having a plastic housing, and method for the production thereof Download PDF

Info

Publication number
WO2005122248A1
WO2005122248A1 PCT/DE2005/001003 DE2005001003W WO2005122248A1 WO 2005122248 A1 WO2005122248 A1 WO 2005122248A1 DE 2005001003 W DE2005001003 W DE 2005001003W WO 2005122248 A1 WO2005122248 A1 WO 2005122248A1
Authority
WO
WIPO (PCT)
Prior art keywords
system carrier
semiconductor
semiconductor chip
semiconductor component
carrier strip
Prior art date
Application number
PCT/DE2005/001003
Other languages
German (de)
French (fr)
Inventor
Michael Bauer
Alfred Haimerl
Angela Kessler
Joachim Mahler
Wolfgang Schober
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2005122248A1 publication Critical patent/WO2005122248A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

The invention relates to a semiconductor component having a plastic housing and a semiconductor chip (2). The semiconductor chip (2) is mounted on a mounting side (3) of a system support (4). The system support (4) comprises a wiring structure (5), which is mechanically and electrically connected to the semiconductor chip (2) via electrical connecting elements (6). The plastic housing has a flattened thermoplastic material (7), which embeds the semiconductor chip (2) and the connecting elements (6) and which is placed on the mounting side (3) of the system support (4).

Description

Beschreibungdescription
Halbleiterbauteile mit Kunststoffgehäuse und Verfahren zur Herstellung derselbenSemiconductor components with a plastic housing and method for producing the same
Die Erfindung betrifft ein Halbleiterbauteil mit Kunststoffgehäuse und Verfahren zur Herstellung desselben. Dabei weist das Halbleiterbauteil zumindest ein Halbleiterchip auf, der auf einer Montageseite eines Systemträgers montiert ist. Der Systemträger weist eine Verdrahtungsstruktur auf, mit welcher der Halbleiterchip elektrisch und mechanisch verbunden ist.The invention relates to a semiconductor component with a plastic housing and a method for producing the same. The semiconductor component has at least one semiconductor chip which is mounted on a mounting side of a system carrier. The system carrier has a wiring structure to which the semiconductor chip is electrically and mechanically connected.
Die Komponenten eines Halbleiterbauteils, wie Halbleiterchip, elektrische Verbindungselemente, und/oder elektrische Ver- drahtungsstrukturen werden durch eine Kunststoffmasse, in welche die Komponenten eingebettet sind, geschützt. Für ein Aufbringen der schützenden Kunststoffmasse werden bisher zwei aufwendige, kostenintensive Verfahren eingesetzt.The components of a semiconductor component, such as a semiconductor chip, electrical connecting elements, and / or electrical wiring structures are protected by a plastic compound in which the components are embedded. So far, two complex, cost-intensive processes have been used to apply the protective plastic compound.
Bei einem ersten Verfahren werden die Komponenten mit einer Pressmasse umhüllt. Bei diesem so genannten "Mold-Verfahren" werden zunächst aufwendige Spritzgussformen hergestellt, wobei unterschiedliche Halbleiterbauteiltypen unterschiedliche Spritzgussformentwicklungen erfordern. Die relativ abrasive Kunststoffmasse beschädigt diese Spritzgussformen, sodass die Spritzgussformen häufig zu erneuern sind. Außerdem werden die elektrischen Verbindungselemente zwischen der Verdrahtungsstruktur und dem Halbleiterchip mechanisch beim Spritzgießen stark belastet, da sich die Kunststoffmasse in horizontaler Richtung aus Einspritzkanälen mit hoher Fließgeschwindigkeit in den Spritzgussformen ausbreitet, sodass die Verdrahtungselemente einer hohen Abrissgefahr ausgesetzt sind. Darüber hinaus sind die Kunststoffmassen nicht universell einsetzbar, sodass jeder Bauteiltyp eine spezielle Kunst- stoffmischung als Spritzgussmasse erfordert.In a first method, the components are coated with a molding compound. In this so-called "mold process", complex injection molds are initially produced, with different types of semiconductor components requiring different injection mold developments. The relatively abrasive plastic mass damages these injection molds, so that the injection molds often have to be replaced. In addition, the electrical connection elements between the wiring structure and the semiconductor chip are subjected to high mechanical loads during injection molding, since the plastic compound spreads out horizontally from injection channels at high flow velocity in the injection molds, so that the wiring elements are exposed to a high risk of tearing. In addition, the plastic compounds cannot be used universally, so that each component type requires a special plastic mixture as an injection molding compound.
Ein zweites bekanntes Verfahren, die Bauteilkomponenten der Halbleiterbauteile in eine Kunststoffmasse einzubetten, besteht darin, die Komponenten mit einem Flüssigharz zu umhüllen. Dieses Verfahren, das auch "Globe-Top-Verfahren" genannt wird, umfasst ein kostenintensives, langsames Verfahren mit quantitativ schlechteren Ergebnissen, als das "Mold-A second known method of embedding the component components of the semiconductor components in a plastic compound consists in coating the components with a liquid resin. This process, which is also called the "globe-top process", comprises an expensive, slow process with quantitatively worse results than the "mold
Verfahren". Ein weiterer Nachteil der bekannten, oben genannten Verfahren ist es, dass ein erheblicher Sicherheitsabstand zwischen dem Halbleiterchip und der Oberseite des Kunststoffgehäuses einzuhalten ist, um schonend das Umhüllen der Kompo- nenten zu gewährleisten.A further disadvantage of the known methods mentioned above is that a considerable safety distance must be maintained between the semiconductor chip and the top of the plastic housing in order to ensure that the components are encased gently.
Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit Kunststoffgehäuse und ein Verfahren zur Herstellung desselben anzugeben, das eine kostengünstige Massenproduktion ermög- licht, und das ein flaches, Raum sparendes Kunststoffgehäuse realisiert .The object of the invention is to provide a semiconductor component with a plastic housing and a method for producing the same, which enables cost-effective mass production and which realizes a flat, space-saving plastic housing.
Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.This problem is solved with the subject of the independent claims. Advantageous developments of the invention result from the dependent claims.
Erfindungsgemäß wird ein Halbleiterbauteil mit Kunststoffgehäuse und mit zumindest einem Halbleiterchip geschaffen. Der Halbleiterchip ist auf einer Montageseite eines Systemträgers angeordnet. Dazu weist der Systemträger eine Verdrahtungsstruktur auf, die über elektrische Verbindungselemente mit dem Halbleiterchip mechanisch und elektrisch in Verbindung steht. Das Kunststoffgehäuse weist eine auflaminierte, einge- ebnete, thermoplastische Kunststoffmasse auf. Diese thermoplastische Kunststoffmasse umgibt den Halbleiterchip und die Verbindungselemente zu der Verdrahtungsstruktur des Systemträgers. Außerdem bedeckt die Kunststoffmasse die Montagesei- te des Systemträgers derart, dass die Unterseite des Systemträgers gleichzeitig Unterseite des Halbleiterbauteils ist.According to the invention, a semiconductor component with a plastic housing and with at least one semiconductor chip is created. The semiconductor chip is arranged on a mounting side of a system carrier. For this purpose, the system carrier has a wiring structure which is mechanically and electrically connected to the semiconductor chip via electrical connecting elements. The plastic housing has a laminated, leveled, thermoplastic plastic mass. This thermoplastic plastic mass surrounds the semiconductor chip and the connection elements to the wiring structure of the system carrier. In addition, the plastic compound covers the assembly side of the system carrier in such a way that the underside of the system carrier is at the same time the underside of the semiconductor component.
Dieses Halbleiterbauteil hat den Vorteil, dass es aus einem Laminat besteht, das lediglich zwei Schichten mit dazwischen angeordneten Halbleiterbauteilkomponenten aufweist. Die eine Schicht bildet den Systemträger mit seiner Montagefläche für die Halbleiterbauteilkomponenten, und die zweite Laminatschicht bildet die eingeebnete thermoplastische Kunststoffmasse. Ein derartiges Laminat als Kunststoffgehäuse hat dar- über hinaus den Vorteil, dass die Verbindungselemente beim Laminieren kaum belastet werden, zumal die zu laminierende thermoplastische Kunststoffmasse die Halbleiterbauteilkomponenten ohne größere Krafteinwirkung auf die Halbleiterkomponenten umhüllt. Beim Auflaminieren wirkt nämlich der thermo- plastische Kunststoff lediglich in vertikaler Richtung auf einer kurzen Distanz auf die Halbleiterkomponenten ein.This semiconductor component has the advantage that it consists of a laminate that has only two layers with semiconductor component components arranged in between. One layer forms the system carrier with its mounting surface for the semiconductor component components, and the second laminate layer forms the leveled thermoplastic material. Such a laminate as a plastic housing also has the advantage that the connecting elements are hardly loaded during lamination, especially since the thermoplastic plastic mass to be laminated envelops the semiconductor component components without exerting a great force on the semiconductor components. When laminating, the thermoplastic plastic only acts on the semiconductor components at a short distance in the vertical direction.
Das erfindungsgemäße Halbleiterbauteil hat den weiteren Vorteil, dass keine Hohlräume zwischen der auflaminierten ther- moplastischen Kunststoffmasse und dem Halbleiterbauteilkomponenten tragenden Systemträger auftreten. Ein weiterer Vorteil des Halbleiterbauteils besteht darin, dass seine Oberfläche vollkommen eben und glatt gestaltet ist, und die Dicke des Halbleiterbauteils minimiert ist, zumal weder Einlaufkanäle noch Formwerkzeuge noch Spritzgussmaschinen beim Laminiervor- gang vorzusehen sind. In einer bevorzugten Ausführungsform der Erfindung weisen die elektrischen Verbindungselemente zwischen Halbleiterchip und Systemträger Bonddrähte auf. Während bei der bekannten "Mold- Technik" eine enorme Belastung derartiger Bonddrähte auf- tritt, weil das Moldmaterial von einem vordersten Bonddraht bis zu einem hintersten Bonddraht durch das formgebende Werkzeug strömen muss, wird beim Laminieren die thermoplastische Kunststoffmasse als Folie auf den Substratträger aufgelegt und somit ein schonendes Vorgehen für das Umhüllen der emp- findlichen Bondverbindungen geschaffen. Im Prinzip treten nur milde vertikale Fließrichtungen auf, die bei der Dicke d des Halbleiterchips äußerst begrenzt sind, während bei dem bekannten "Mold-Verfahren" massive Kunststoffströme vom Eingangskanal quer zu den Bonddrähten, von dem vordersten Bond- draht bis zum hintersten Bonddraht, strömen müssen.The semiconductor component according to the invention has the further advantage that there are no voids between the laminated thermoplastic material and the system carrier carrying the semiconductor component components. Another advantage of the semiconductor component is that its surface is completely flat and smooth, and the thickness of the semiconductor component is minimized, especially since there are no inlet channels, molds or injection molding machines to be provided during the lamination process. In a preferred embodiment of the invention, the electrical connecting elements between the semiconductor chip and the system carrier have bonding wires. While the known "molding technique" places an enormous load on such bonding wires because the molding material has to flow through the shaping tool from a foremost bonding wire to a rearmost bonding wire, the thermoplastic plastic mass is placed on the substrate carrier as a film during lamination and This creates a gentle procedure for wrapping the sensitive bond connections. In principle, only mild vertical flow directions occur, which are extremely limited in the thickness d of the semiconductor chip, while in the known "mold method" massive plastic flows flow from the input channel across to the bond wires, from the foremost bond wire to the rearmost bond wire have to.
In einer weiteren Ausbildung der Erfindung weisen die elektrischen Verbindungselemente zwischen Halbleiterchip und Systemträger Metallklammern auf. Derartige Metallklammern erstrecken sich von Kontaktflächen auf der aktiven Oberseite der Halbleiterchips über die Ränder der Halbleiterchips, bis zu entsprechenden Bondflächen der Verdrahtungsstruktur des Systemträgers. Das Material dieser Kontaktklammern kann ein galvanisch abgeschiedenes Metall sein, oder es können diskre- te Klammerelemente zwischen den Kontaktflächen des Halbleiterchips und den Kontaktanschlussflächen des Systemträgers angeordnet sein. Die galvanisch abgeschiedenen Metallklammern haben den Vorteil, dass sie eng an dem Halbleiterchip und auf der Oberseite des Systemträgers anliegen und damit eine ro- buste elektrische Verbindung zwischen dem Halbleiterchip und der Verdrahtungsstruktur des Systemträgers schaffen. Darüber hinaus haben derartige Metallklammern den Vorteil, dass sie eine minimale Höhe des Halbleiterbauteils ermöglichen, zumal bei ihnen der Bonddrahtbogen üblicher Bonddrahtverbindungen entfällt. Werden diskrete Klammerelemente einge- setzt, so können diese in entsprechenden Durchgangslöchern des Systemträgers verankert sein. Diese Metallklammern können auf dem Chip und den Systemträgern gelötet oder leitfähig geklebt sein.In a further embodiment of the invention, the electrical connecting elements between the semiconductor chip and the system carrier have metal clips. Metal clips of this type extend from contact areas on the active top side of the semiconductor chips over the edges of the semiconductor chips, to corresponding bonding areas of the wiring structure of the system carrier. The material of these contact clips can be an electrodeposited metal, or discrete clip elements can be arranged between the contact surfaces of the semiconductor chip and the contact connection surfaces of the system carrier. The electrodeposited metal clips have the advantage that they lie closely against the semiconductor chip and on the top of the system carrier and thus create a robust electrical connection between the semiconductor chip and the wiring structure of the system carrier. In addition, metal clips of this type have the advantage that they enable a minimum height of the semiconductor component, especially since the bond wire arch of conventional bond wire connections is omitted for them. If discrete clamp elements are used, they can be anchored in corresponding through holes in the system carrier. These metal clips can be soldered to the chip and the system carriers or glued conductively.
Ein weiteres elektrisches Verbindungselement zwischen Halbleiterchip und Systemträger bilden Flipchip-Kontakte. Solche Flipchip-Kontakte sind als Lotkugeln auf entsprechenden Kontaktflächen der aktiven Oberseite eines Halbleiterchips angeordnet und können auf der gesamten Oberseite des Halbleiter- chips verteilt sein. Üblicherweise konzentrieren sich diese Lotkugeln jedoch an den Randbereichen des Halbleiterchips. Der Vorteil dieser Verbindungselemente ist, dass weder eine Klammer noch ein Bonddraht die Dicke des Halbleiterbauteils bestimmen. Jedoch können die Flipchip-Kontakte nicht beliebig klein hergestellt werden, sodass sich ein Zwischenraum zwischen der Oberseite des Systemträgers und der aktiven Oberseite des Halbleiterchips ausbildet. Dieser Zwischenraum stellt eine Übergangszone dar, in der sich die Unterschiede im thermischen Ausdehnungskoeffizienten zwischen Halbleiter- chip, der üblicherweise aus einem monokristallinen Silicium besteht, und dem Trägersubstrat bzw. Systemträgerstreifen, der glasfaserverstärktes Epoxydharz aufweisen kann, ausgleichen sollen.Another electrical connecting element between the semiconductor chip and the system carrier is formed by flip-chip contacts. Such flip-chip contacts are arranged as solder balls on corresponding contact areas on the active top side of a semiconductor chip and can be distributed over the entire top side of the semiconductor chip. Usually, however, these solder balls concentrate on the edge regions of the semiconductor chip. The advantage of these connecting elements is that neither a clamp nor a bonding wire determine the thickness of the semiconductor component. However, the flipchip contacts cannot be made arbitrarily small, so that a gap is formed between the top of the system carrier and the active top of the semiconductor chip. This intermediate space represents a transition zone in which the differences in the coefficient of thermal expansion between the semiconductor chip, which usually consists of monocrystalline silicon, and the carrier substrate or system carrier strip, which may have glass-fiber reinforced epoxy resin, should be equalized.
Bei hoher thermischer Belastung können die Unterschiede in den thermischen Ausdehnungskoeffizienten zwischen Silicium und Epoxydharz zu Kontaktabrissen führen. Um die Verbindung zwischen Halbleiterchip und Systemträger mechanisch zu ver- festigen, wird deshalb in einer bevorzugten Ausführungsform der Erfindung dieser Zwischenraum zwischen den Flipchip- Kontakten der Oberseite des Halbleiterchips und der Oberseite des Systemträgers mit einem gefüllten Kunststoff aufgefüllt. Dabei ist der polymere Kunststoff durch keramische Kunst- stoffpartikel derart aufgefüllt, dass er einen Übergang im thermischen Verhalten zwischen Halbleiterchipmaterial und Systemträgermaterial vermittelt.At high thermal loads, the differences in the coefficients of thermal expansion between silicon and epoxy resin can lead to contact breaks. In order to mechanically link the connection between the semiconductor chip and the system carrier consolidate, therefore, in a preferred embodiment of the invention, this space between the flipchip contacts of the top of the semiconductor chip and the top of the leadframe is filled with a filled plastic. The polymer plastic is filled up with ceramic plastic particles in such a way that it mediates a transition in the thermal behavior between the semiconductor chip material and the system carrier material.
Im Falle von Bonddrahtverbindungen oder Klammerverbindungen ist der Halbleiterchip mit seiner Rückseite stoffschlüssig mit dem Systemträger verbunden. Diese stoffschlüssige Verbindung sorgt dafür, dass beim Anschließen der Verbindungselemente, sei es der Metallklammern oder der Bonddrähte, der Halbleiterchip bereits fixiert ist, sodass eine sichere Handhabung der Verbindungstechniken stattfinden kann. Die stoffschlüssige Verbindung selbst kann eine Klebstoffverbindung darstellen, oder eine eutektische Lötverbindung, oder speziell eine Diffusionslötverbindung mit entsprechenden inter- metallischen Phasen aufweisen. Auch mithilfe von Lotpasten können die stoffschlüssigen Verbindungen zwischen Halbleiterchip und Verdrahtungsstruktur hergestellt werden. Für eine elektrische Verbindung sind neben den metallischen Lotverbindungen auch Klebstoffe geeignet, die leitfähige Partikel als Füllmaterial aufweisen. Derartige Klebstoffe werden auch "Leitkleber" genannt.In the case of bond wire connections or clamp connections, the rear side of the semiconductor chip is integrally connected to the system carrier. This integral connection ensures that when connecting the connecting elements, be it the metal clips or the bonding wires, the semiconductor chip is already fixed, so that the connection techniques can be handled safely. The integral connection itself can be an adhesive connection, or a eutectic solder connection, or especially a diffusion solder connection with corresponding intermetallic phases. The cohesive connections between the semiconductor chip and the wiring structure can also be produced with the aid of solder pastes. In addition to the metallic solder connections, adhesives which have conductive particles as filler material are also suitable for an electrical connection. Such adhesives are also called "conductive adhesives".
Ein Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäuse und mit einem Halbleiterchip, der auf einer Montageseite eines Systemträgers montiert ist, weist die nachfolgenden Verfahrensschritte auf. Zunächst wird eine thermoplastische Folie hergestellt, deren Dicke D mindestens der Dicke d eines einzubettenden Halbleiterchips mit zugehö- rigen elektrischen Verbindungselementen entspricht. Parallel dazu kann das Herstellen eines Systemträgerstreifens erfolgen. Dieser Systemträgerstreifen weist mehrere Halbleiterbauteilpositionen auf. Auf der Montageseite des Systemträger- Streifens wird eine Verdrahtungsstruktur für jede der Halbleiterbauteilpositionen aufgebracht .A method for producing a semiconductor component with a plastic housing and with a semiconductor chip which is mounted on a mounting side of a system carrier has the following method steps. First, a thermoplastic film is produced, the thickness D of which is at least the thickness d of a semiconductor chip to be embedded with associated corresponding electrical connecting elements. A system carrier strip can be produced in parallel. This leadframe has multiple semiconductor device positions. A wiring structure for each of the semiconductor component positions is applied to the mounting side of the system carrier strip.
Derartige Verdrahtungsstrukturen können Durchkontakte von der Montageseite des Systemträgers zur gegenüberliegenden Unter- seite des Systemträgers aufweisen. Außerdem weist die Verdrahtungsstruktur Bondflächen für die Halbleiterchips auf, um diese elektrisch über entsprechende Verbindungselemente mit der Verdrahtungsstruktur verbinden zu können. Die Anordnung der Bondflächen und die Größe der Bondflächen hängt von den aufzubringenden Verbindungselementen ab, was später erörtert wird. Nachdem die Halbleiterchips mit der Verdrahtungsstruktur über die Verbindungselemente verbunden sind, wird die thermoplastische Folie, unter Abdecken und Einbetten der Verdrahtungsstruktur, der Halbleiterchips und der elektrischen Verbindungselemente in den Halbleiterbauteilpositionen auf die Montageseite des Systemträgerstreifens auflaminiert . Anschließend wird der Systemträgerstreifen in einzelne Halbleiterbauteile aufgetrennt.Such wiring structures can have through contacts from the mounting side of the system carrier to the opposite underside of the system carrier. In addition, the wiring structure has bonding areas for the semiconductor chips in order to be able to connect them electrically to the wiring structure via corresponding connecting elements. The arrangement of the bonding areas and the size of the bonding areas depend on the connecting elements to be applied, which will be discussed later. After the semiconductor chips are connected to the wiring structure via the connecting elements, the thermoplastic film is laminated onto the mounting side of the system carrier strip, covering and embedding the wiring structure, the semiconductor chips and the electrical connecting elements in the semiconductor component positions. The system carrier strip is then separated into individual semiconductor components.
Dieses Verfahren hat den Vorteil, dass mithilfe einer kostengünstigen Laminierungstechnik eine vorbereitete thermoplastische Folie auf eine Vielzahl von Halbleiterbauteilpositionen auflaminiert werden kann, sodass dieses Verfahren für eine preiswerte Massenproduktion von Halbleiterbauteilen geeignet erscheint. Ferner hat das Verfahren den Vorteil, dass durch entsprechende Maßnahmen beim Auflaminieren der thermoplastischen Folie, die Oberseite des Bauteilgehäuses trotz der ein- zubettenden Halbleiterbauteilkomponenten vollständig eben dargestellt werden kann.This method has the advantage that a prepared thermoplastic film can be laminated onto a multiplicity of semiconductor component positions with the aid of an inexpensive lamination technique, so that this method appears to be suitable for inexpensive mass production of semiconductor components. Furthermore, the method has the advantage that, through appropriate measures when the thermoplastic film is laminated on, the top of the component housing despite the semiconductor component components to be added can be represented completely flat.
Um den Halbleiterchip elektrisch mit dem Substratträgerstrei- fen bzw. mit der darauf befindlichen Verdrahtungsstruktur zu verbinden, wird in einer bevorzugten Durchführungsform des Verfahrens zunächst die Rückseite des Halbleiterchips stoffschlüssig mit der Verdrahtungsstruktur verbunden. Um gleichzeitig eine elektrische Verbindung mit der Verdrahtungsstruk- tur herzustellen, kann als stoffschlüssiges Verfahren ein eu- tektisches Lot auf die Verdrahtungsstruktur im Bereich der Bondfläche und/oder auf die Rückseite des Halbleiterchips aufgebracht werden.In order to electrically connect the semiconductor chip to the substrate carrier strip or to the wiring structure located thereon, in a preferred embodiment of the method, the back of the semiconductor chip is first cohesively connected to the wiring structure. In order to simultaneously establish an electrical connection with the wiring structure, an eutectic solder can be applied to the wiring structure in the region of the bond area and / or to the rear side of the semiconductor chip as a cohesive method.
Ferner besteht die Möglichkeit, auf die Rückseite des Halbleiterchips, sowie auf die Bondfläche der Verdrahtungsstruktur Komponenten für ein Diffusionslöten aufzubringen, die bei niedriger Löttemperatur hochschmelzende intermetallische Verbindungen bilden. Ferner ist es auch möglich, wenn eine e- lektrische Verbindung gleichzeitig mit dem Befestigen des Halbleiterchips auf der Verdrahtungsstruktur durchgeführt werden soll, einen Leitkleber einzusetzen, der entsprechende leitfähige Partikel aufweist. Nachdem auf diese Weise der Halbleiterchip stoffschlüssig und mechanisch fest mit der Verdrahtungsstruktur verbunden ist, werden die elektrischen Verbindungselemente in Form von Bonddrähten auf Kontaktflächen der aktiven Oberseite des Halbleiterchips und auf Bondflächen der Verdrahtungsstruktur gebondet . Zu diesem Zweck werden als Bonddrähte Aluminium- oder Golddrähte eingesetzt, und die entsprechenden Kontaktflächen mit Gold bzw. Aluminium beschichtet, da die Kombination Gold auf Aluminium eine eu- tektische, niedrig schmelzende Verbindung eingeht, und somit den Bondvorgang unterstützt. Anstelle von Bonddrähten können als elektrische Verbindungselemente auch Metallklammern vorgesehen werden, die zwischen Kontaktflächen der aktiven Oberseite des Halbleiterchips und Bondflächen der Verdrahtungsstruktur fixiert werden. Dieses Fixieren kann einerseits durch Abscheiden von entsprechenden Metalllegierungen mit anschließender Strukturierung erfolgen, sodass sich eng anliegende Klammern von den Kontaktflächen des Halbleiterchips über die Randbereiche des Halbleiterchips und über die Oberseite des Systemträgerstreifens bis hin zu entsprechenden Durchkontakten im Systemträgerstreifen erstrecken. Andererseits sind auch elektrisch leitende mechanische Klammern denkbar, die in den Durchkontaktöffnungen des Systemträgers verankert sind und allein mit mechanischem Druck die Kontaktflächen des Halbleiterchips kontaktieren. Eine Verbindung kann auch über Löten oder Leitkleben erfolgen.Furthermore, there is the possibility of applying components for diffusion soldering to the back of the semiconductor chip and to the bonding surface of the wiring structure, which form high-melting intermetallic compounds at a low soldering temperature. Furthermore, if an electrical connection is to be carried out simultaneously with the fastening of the semiconductor chip on the wiring structure, it is also possible to use a conductive adhesive which has corresponding conductive particles. After the semiconductor chip has been firmly bonded and mechanically firmly to the wiring structure in this way, the electrical connection elements in the form of bonding wires are bonded to contact areas of the active top side of the semiconductor chip and to bonding areas of the wiring structure. For this purpose, aluminum or gold wires are used as bonding wires, and the corresponding contact surfaces are coated with gold or aluminum, since the combination of gold and aluminum forms an eutectic, low-melting connection, and thus supports the bonding process. Instead of bonding wires, metal clips can also be provided as electrical connecting elements, which are fixed between contact areas of the active top side of the semiconductor chip and bonding areas of the wiring structure. This fixing can be carried out on the one hand by depositing appropriate metal alloys with subsequent structuring, so that closely fitting clips extend from the contact surfaces of the semiconductor chip over the edge regions of the semiconductor chip and over the top of the system carrier strip to corresponding through contacts in the system carrier strip. On the other hand, electrically conductive mechanical clamps are also conceivable, which are anchored in the through-contact openings of the system carrier and which contact the contact surfaces of the semiconductor chip solely with mechanical pressure. A connection can also be made via soldering or conductive adhesive.
Bei einer dritten Ausführungsform des elektrischen Verbindens zwischen der Verdrahtungsstruktur des Systemträgers und den Kontaktflächen des Halbleiterchips werden Flipchip-Kontakte eingesetzt, die auf entsprechende Kontaktflächen der aktiven Oberseite des Halbleiterchips gelötet sind. In diesem Fall ist die Rückseite des Halbleiterchips nicht stoffschlüssig mit der Verdrahtungsstruktur verbunden, sondern die Flipchip- Kontakte werden unmittelbar auf entsprechende Bondflächen der Verdrahtungsstruktur fixiert, sodass weder Bonddrähte noch Metallklammern erforderlich sind, um die elektrische Verbindung zwischen Halbleiterchip und Verdrahtungsstruktur herzustellen. In diesem Fall entsteht ein Zwischenraum, der einer- seits die Dicke des Halbleiterbauteils erhöht und andererseits durch einen entsprechenden "Underfill" aufgefüllt werden muss, um die thermischen Spannungen zwischen dem Systemträgermaterial und dem Halbleitermaterial auszugleichen. Bei einer weiteren Durchführung des Verfahrens werden die thermoplastische Folie und/oder der Systemträgerstreifen für ein Aufbringen der thermoplastischen Folie auf den Systemträ- gerstreifen erwärmt. Diese Erwärmung kann bis zum unteren Erweichungspunkt des thermoplastischen Materials durchgeführt werden, bei dem das thermoplastische Material noch zäh viskos ist, und beim Aufbringen auf den Systemträger mit den darauf befindlichen Halbleiterbauteilkomponenten diese derart ein- bettet, dass auf der Oberseite der Folie eine ebene Oberseite bestehen bleibt.In a third embodiment of the electrical connection between the wiring structure of the system carrier and the contact areas of the semiconductor chip, flip-chip contacts are used which are soldered onto corresponding contact areas of the active top side of the semiconductor chip. In this case, the back of the semiconductor chip is not cohesively connected to the wiring structure, but the flipchip contacts are fixed directly on corresponding bonding surfaces of the wiring structure, so that neither bonding wires nor metal clips are required to establish the electrical connection between the semiconductor chip and the wiring structure. In this case, an intermediate space is created which, on the one hand, increases the thickness of the semiconductor component and, on the other hand, has to be filled in by an appropriate "underfill" in order to compensate for the thermal stresses between the system carrier material and the semiconductor material. When the method is carried out further, the thermoplastic film and / or the system carrier strip are heated to apply the thermoplastic film to the system carrier strip. This heating can be carried out up to the lower softening point of the thermoplastic material, at which the thermoplastic material is still viscous, and when it is applied to the system carrier with the semiconductor component components located thereon, it is embedded in such a way that there is a flat top side on the top of the film remains.
Um diese Ebenheit zu perfektionieren und auch um Lufteinschlüsse zu vermeiden, wird zum Auflaminieren der thermoplas- tischen Folie auf die Montageseite des Systemträgerstreifens, die Folie und der Systemträgerstreifen unter einer Andruckwalze durchgeführt. Diese Andruckwalze sorgt für ein Einebnen der Kunststofffolie, sodass eine vollständig planare Oberseite auf dem Systemträger entsteht. Vor einem Auftrennen des Systemträgerstreifens in einzelne Halbleiterbauteile können in einer weiteren Ausführungsform der Erfindung auf der Unterseite des Systemträgers Außenkontaktflachen oder Außenkontakte angeordnet werden. Dazu können Außenkontaktkugeln aus Lotmaterial oder flächige Lotbeschichtungen auf die Flächen der Durchkontakte auf der Unterseite des Systemträgerstreifens aufgebracht werden. Dieses hat den Vorteil, dass das Aufbringen von Außenkontakten großflächig und gleichzeitig für viele Halbleiterbauteile erfolgen kann, was die Prozesskosten vermindert.In order to perfect this flatness and also to avoid air pockets, the film and the system carrier strip are carried out under a pressure roller when the thermoplastic film is laminated onto the mounting side of the system carrier strip. This pressure roller levels the plastic film so that a completely planar top surface is created on the system carrier. In a further embodiment of the invention, external contact areas or external contacts can be arranged on the underside of the system carrier before the system carrier strip is separated into individual semiconductor components. For this purpose, external contact balls made of solder material or flat solder coatings can be applied to the surfaces of the through contacts on the underside of the system carrier strip. This has the advantage that the application of external contacts can take place over a large area and at the same time for many semiconductor components, which reduces the process costs.
Zusammenfassend ist festzustellen, dass mit einem Laminie- rungsprozess eines thermoplastischen Materials die bereits kontaktierten Chips ein einfaches, preiswertes Verfahren zur Verfügung steht, mit dem eine große Zahl von Halbleiterbauteilen preiswert hergestellt werden kann. Dieser Prozess kann zum Erzielen niedrigerer Viskositäten und für eine verbesserte Penetration des thermoplastischen Materials auf den Kompo- nenten des Halbleiterbauteils auch bei höheren Temperaturen erfolgen. Eine höhere Temperatur kann beispielsweise mittels eines Heizluftstromes aufgebracht werden, der gleichzeitig einen leichten Druck auf den Thermoplasten und auf den Chipträger ausübt. Wird der Chipträger mit der thermoplastischen Folie mithilfe einer Andruckwalze verbunden, so ist es von Vorteil, vor dem Laminieren eine Kunststoffschutzfolie auf das thermoplastische Material aufzubringen, um ein Kleben und Anbacken des thermoplastischen Materials an der Walzenoberfläche zu vermeiden. Mit dem erfindungsgemäßen Verfahren kön- nen zusammenfassend die folgenden Vorteile erreicht werden:In summary, it can be stated that with a lamination process of a thermoplastic material, the chips that have already been contacted are a simple, inexpensive method for Is available with which a large number of semiconductor components can be manufactured inexpensively. In order to achieve lower viscosities and for improved penetration of the thermoplastic material on the components of the semiconductor component, this process can also take place at higher temperatures. A higher temperature can be applied, for example, by means of a stream of hot air which simultaneously exerts a slight pressure on the thermoplastic and on the chip carrier. If the chip carrier is connected to the thermoplastic film with the aid of a pressure roller, it is advantageous to apply a protective plastic film to the thermoplastic material before lamination in order to prevent the thermoplastic material from sticking and caking on the roller surface. In summary, the following advantages can be achieved with the method according to the invention:
1. sehr dünne Bauelemente sind realisierbar;1. very thin components can be realized;
2. eine geringe Drahtverwehung aufgrund minimaler Strömung des Laminats quer zum Draht (im Gegensatz zum Drahtbonden) ist erreichbar; 3. die Bauteilhöhe kann durch die Verbindungstechnik vermindert werden (beim Drahtbonden durch die Drahtbondschleife, bei der Flipchip-Technik durch die Flipchip-Kontakthöhe) ; 4. der Umhüllungsprozess kann für beliebig große Nutzen durchgeführt werden; 5. billigere Materialien in Form dieser Thermoplaste sind einsetzbar;2. a slight wire drift due to minimal flow of the laminate across the wire (in contrast to wire bonding) can be achieved; 3. The component height can be reduced by the connection technology (in the case of wire bonding by the wire bond loop, in the flipchip technique by the flipchip contact height); 4. the wrapping process can be carried out for any desired benefit; 5. cheaper materials in the form of these thermoplastics can be used;
6. das Umhüllmaterial kann aufgrund der thermoplastischen Eigenschaften recycled werden;6. The wrapping material can be recycled due to the thermoplastic properties;
7. eine einfache Kontrolle der mechanischen Eigenschaften des Umhüllmaterials ist möglich, da prinzipiell alle Thermoplaste für die erfindungsgemäßen Bauelemente und das erfindungsgemäße Verfahren geeignet sind; 8. keine speziellen Anforderungen werden an das Unhüllmateri- al gestellt (im Gegensatz zum "Underfill"-Material bei der Flipchip-Technik) .7. A simple control of the mechanical properties of the wrapping material is possible, since in principle all thermoplastics are suitable for the components according to the invention and the method according to the invention; 8. no special requirements are placed on the envelope material (in contrast to the "underfill" material in the flipchip technique).
Somit wird durch die Erfindung die Herstellung sehr dünner Gehäuse mittels spezifischer Materialien und der oben aufgeführten Prozesse realisierbar.The invention thus makes it possible to produce very thin housings using specific materials and the processes listed above.
Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.The invention will now be explained in more detail with reference to the attached figures.
Figur 1 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen und durch eine thermoplastische Folie beim Auflaminieren der Folie auf den System- trägerstreifen;FIG. 1 shows a schematic cross section through a system carrier strip and through a thermoplastic film when the film is laminated onto the system carrier strip;
Figur 2 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen nach Aufbringen der thermoplastischen Folie, gemäß einer ersten Ausführungsform der Erfindung;Figure 2 shows a schematic cross section through a system carrier strip after application of the thermoplastic film, according to a first embodiment of the invention;
Figur 3 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen, gemäß einer zweiten Ausführungsform der Erfindung;FIG. 3 shows a schematic cross section through a system carrier strip, according to a second embodiment of the invention;
Figur 4 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen, gemäß der Figur 3, beim Aufla- minieren der Folie;FIG. 4 shows a schematic cross section through a system carrier strip, according to FIG. 3, when the film is laminated;
Figur 5 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen, gemäß der Figur 4, nach Auflaminieren der Folie; Figur 6 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen, gemäß einer dritten Ausführungsform der Erfindung;FIG. 5 shows a schematic cross section through a system carrier strip, according to FIG. 4, after the film has been laminated on; FIG. 6 shows a schematic cross section through a system carrier strip, according to a third embodiment of the invention;
Figur 7 zeigt einen schematischen Querschnitt durch den Systemträgerstreifen, gemäß der Figur 6, beim Auflami- nieren der Folie;FIG. 7 shows a schematic cross section through the system carrier strip, according to FIG. 6, when the film is laminated on;
Figur 8 zeigt einen schematischen Querschnitt durch den Sys- temträgerstreifen, gemäß der Figur 7, nach Auflaminieren der Folie.FIG. 8 shows a schematic cross section through the system carrier strip, according to FIG. 7, after the film has been laminated on.
Figur 1 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen 4 und eine thermoplastische Folie 12 beim Auflaminieren der Folie 12 auf den Systemträgerstreifen 4. Von dem Systemträgerstreifen 4 sind hier lediglich zwei Halbleiterbauteilpositionen 13 gezeigt. In den Bauteilpositionen 13 weist der Systemträgerstreifen 4 jeweils mindestens einen Halbleiterchip 2 auf, der auf einer Montagefläche 3 des Systemträgerstreifens 4 stoffschlüssig fixiert ist. Auf der aktiven Oberseite 16 des Halbleiterchips 2 sind Kontaktflächen 15 angeordnet, über welche die Elektroden der integrierten Schaltung des Halbleiterchips 2 elektrisch verbunden werden können. Als Verbindungselement zwischen den Kontaktflä- chen 15 des Halbleiterchips 2 und Bondflächen 17 der Montageoberseite 3 des Systemträgerstreifens 4 sind Bonddrähte 8 angeordnet.FIG. 1 shows a schematic cross section through a system carrier strip 4 and a thermoplastic film 12 when the film 12 is laminated onto the system carrier strip 4. Only two semiconductor component positions 13 are shown here from the system carrier strip 4. In the component positions 13, the system carrier strip 4 each has at least one semiconductor chip 2, which is firmly bonded to a mounting surface 3 of the system carrier strip 4. Contact surfaces 15 are arranged on the active top side 16 of the semiconductor chip 2, via which contact areas the electrodes of the integrated circuit of the semiconductor chip 2 can be electrically connected. Bonding wires 8 are arranged as a connecting element between the contact surfaces 15 of the semiconductor chip 2 and bonding surfaces 17 of the mounting top 3 of the system carrier strip 4.
Wie Figur 1 zeigt, werden sowohl die aufzubringende thermo- plastische Folie 12 aus einer thermoplastischen Kunststoffmasse 7 durch eine Wärmequelle z. B. Heizluftstrom in Pfeilrichtung A, als auch der Systemträgerstreifen 4 durch eine Wärmequelle in Pfeilrichtung B erwärmt, um eine Einbettung der Komponenten der Halbeiterbauteile in die thermoplastische Kunststoffmasse 7 zu erreichen. Alternativ kann auch nur eine Wärmezufuhr verwendet werden, um die thermische Belastung gering zu halten. Optimal wird eine Andruckwalze 24 in Pfeilrichtung C auf die thermoplastische Folie 12 gedrückt und in Pfeilrichtung E über den Systemträgerstreifen 4 geführt. Dabei kann der Systemträgerstreifen 4 einen Nutzen darstellen, der sowohl in Pfeilrichtung E, als auch in Querrichtung zur Pfeilrichtung E Halbleiterbauteilpositionen 13 aufweist.As Figure 1 shows, both the thermoplastic film 12 to be applied from a thermoplastic material 7 by a heat source z. B. heating air flow in the direction of arrow A, and the system carrier strip 4 heated by a heat source in the direction of arrow B to embed to achieve the components of the semiconductor components in the thermoplastic material 7. Alternatively, only a heat supply can be used to keep the thermal load low. Optimally, a pressure roller 24 is pressed in the arrow direction C on the thermoplastic film 12 and guided in the arrow direction E over the system carrier strip 4. Here, the system carrier strip 4 can represent a benefit which has semiconductor component positions 13 both in the arrow direction E and in the transverse direction to the arrow direction E.
Die ursprüngliche Dicke der thermoplastischen Folie 12 kann bei diesem Aufwalzvorgang geringfügig auf die Gehäusedicke D des Kunststoffgehäuses 1 vermindert werden. Außerdem ist es vorgesehen, dass die Dicke D der thermoplastischen Folie 12 nur wenige Mikrometer dicker ist, als die eines einzubettenden Halbleiterchips 2 mit seinen elektrischen Verbindungselementen 6. Somit ist es möglich, äußerst dünne Halbleiterbauteile in großer Menge mit eingeebneter Oberfläche durch Laminieren zu erzeugen. Dabei kann der Wärmeeintrag in den Pfeil- richtungen A und B unmittelbar auf sehr begrenzte Bereiche des Laminierungsvorganges beschränkt sein, sodass vor der Einwirkung der Heizwirkung die thermoplastische Folie 12 noch nicht erweicht ist und nach dem Aufwalzen durch die Andruckwalze 24 nach Unterschreiten des Erweichungspunktes bereits wieder fest wird. Gleichzeitig kann der Heizluftstrom inThe original thickness of the thermoplastic film 12 can be reduced slightly to the housing thickness D of the plastic housing 1 in this rolling process. It is also provided that the thickness D of the thermoplastic film 12 is only a few micrometers thicker than that of a semiconductor chip 2 to be embedded with its electrical connecting elements 6. It is thus possible to produce extremely thin semiconductor components in large quantities with a leveled surface by lamination. The heat input in the arrow directions A and B can be limited directly to very limited areas of the lamination process, so that the thermoplastic film 12 has not yet softened before the action of the heating effect and after the rolling on by the pressure roller 24 after the softening point has been undershot again becomes firm. At the same time, the heating air flow can
Pfeilrichtung A das Anschmiegen der thermoplastischen Folie 12 an die Komponenten der Halbleiterbauteile unterstützen.The direction of arrow A supports the nesting of the thermoplastic film 12 onto the components of the semiconductor components.
Figur 2 zeigt einen Querschnitt durch einen Systemträger- streifen 4 nach Aufbringen der thermoplastischen Folie, gemäß einer ersten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in Figur 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Durch das Andruckwalzen, wie es in Figur 1 mit der Andruckwalze gezeigt wird, entsteht eine völlig ebene Oberseite 22 der ange- pressten und laminierten, bzw. aufgewalzten thermoplastischen Folie, unter Einbetten der oben im Detail beschriebenen Halb- leiterkomponenten für jedes der Halbleiterbauteile 10, der Halbleiterbauteilpositionen 13 des Systemträgerstreifens 4.FIG. 2 shows a cross section through a system carrier strip 4 after the thermoplastic film has been applied, in accordance with a first embodiment of the invention. Components with the same functions as in FIG. 1 are identified by the same reference symbols and are not discussed separately. By The pressure rolling, as shown in FIG. 1 with the pressure roller, creates a completely flat upper side 22 of the pressed and laminated or rolled thermoplastic film, with embedding of the semiconductor components described in detail above for each of the semiconductor components 10 Semiconductor component positions 13 of the system carrier strip 4.
Die strichpunktierten Linien 27 zeigen die Positionen von Trennspuren für ein Auftrennen des Systemträgerstreifens 4 in einzelne Halbleiterbauteile 10. Die Gehäuseoberseite der Bauteile 10 entspricht der glatt gewalzten Oberseite 22 der thermoplastischen Folie, die in einer Dicke D das Kunststoffgehäuse 1 aus einer thermoplastischen Kunststoffmasse 7 bildet. Die auf der Unterseite 25 des Systemträgers 4 angeordne- ten Flächen der Durchkontakte 26 können gleichzeitig Außen- kontaktflachen der Halbleiterbauteile 10 bilden. Generell ist es jedoch auch möglich, dass diese Flächen mit entsprechenden Außenkontakten in Kugelform oder mit entsprechenden Lotbe- schichtungen als Außenkontakte versehen werden.The dash-dotted lines 27 show the positions of separation traces for separating the system carrier strip 4 into individual semiconductor components 10. The housing top of the components 10 corresponds to the smoothly rolled top 22 of the thermoplastic film, which in a thickness D forms the plastic housing 1 from a thermoplastic plastic compound 7. The surfaces of the through contacts 26 arranged on the underside 25 of the system carrier 4 can simultaneously form external contact surfaces of the semiconductor components 10. In general, however, it is also possible for these surfaces to be provided with corresponding external contacts in the form of spheres or with corresponding solder coatings as external contacts.
Figur 3 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen 4, gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen ge- kennzeichnet und nicht extra erörtert. Ein Unterschied zu der ersten Ausführungsform gemäß Figur 1, liegt darin, dass die Verdrahtungsstruktur 5 des Systemträgerstreifens 4 teilweise durch die Metallklammern 9 erfolgt. Diese erstrecken sich als Verdrahtungsstruktur 5 zunächst auf der Montageseite 3 des Substratstreifens 4 in Richtung auf den Halbleiterchip 2, und bedecken dann einen Teil der Randbereiche des Halbleiterchips 2 und erstrecken sich bis zu den Kontaktflächen 15 auf der Oberseite 16 des Halbleiterchips 2. Durch die eng anliegenden Metallklammern 9 bei dieser zweiten Ausführungsform der Erfindung ist es möglich wesentlich dünnere Halbleiterbauteile herzustellen.Figure 3 shows a schematic cross section through a system carrier strip 4, according to a second embodiment of the invention. Components with the same functions as in the previous figures are identified by the same reference symbols and are not discussed separately. A difference from the first embodiment according to FIG. 1 lies in the fact that the wiring structure 5 of the system carrier strip 4 takes place partly through the metal clips 9. These first extend as a wiring structure 5 on the mounting side 3 of the substrate strip 4 in the direction of the semiconductor chip 2, and then cover part of the edge regions of the semiconductor chip 2 and extend as far as the contact areas 15 on the upper side 16 of the semiconductor chip 2. Because of the narrow adjoining Metal clips 9 in this second embodiment of the invention, it is possible to produce significantly thinner semiconductor components.
Figur 4 zeigt einen schematischen Querschnitt durch den Systemträgerstreifen 4, gemäß der Figur 3, beim Auflaminieren der thermoplastischen Folie 12. Auch in diesem Fall kann eine Andruckwalze 24 eingesetzt werden, die in Pfeilrichtung E ü- ber den Systemträgerstreifen 4 geführt wird. Unter Erwärmung in den Pfeilrichtungen A und B werden die Komponenten auf der Montagefläche 3 für entsprechende Halbleiterbauteile 20, die in Figur 5 gezeigt werden, in die thermoplastische Kunst- stoffmasse 7 der thermoplastischen Folie 12 einbettet. Diese Ausführungsform der Erfindung hat den Vorteil, dass die Me-- tallklammern 9 bei dem Auflaminieren vorteilhafter sind, als die in der ersten Ausführungsform der Erfindung gezeigten Bonddrähte, weil die Metallklammern keinen freien Bonddraht- bogen aufweisen, sondern eng an dem Halbleiterchip 2 und an dem Systemträgerstreifen 4 anliegen.FIG. 4 shows a schematic cross section through the system carrier strip 4, according to FIG. 3, when the thermoplastic film 12 is laminated on. A pressure roller 24 can also be used in this case, which is guided over the system carrier strip 4 in the direction of arrow E. With heating in the arrow directions A and B, the components on the mounting surface 3 for corresponding semiconductor components 20, which are shown in FIG. 5, are embedded in the thermoplastic material 7 of the thermoplastic film 12. This embodiment of the invention has the advantage that the metal clips 9 are more advantageous when laminated on than the bond wires shown in the first embodiment of the invention, because the metal clips do not have a free bond wire arc, but close to the semiconductor chip 2 and the system carrier strip 4.
Figur 5 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen 4, gemäß der Figur 4, nach Auflaminieren der thermoplastischen Folie 12. Auch in diesem Fall wird eine wenige Mikrometer dickere Gehäusekunststoffmasse 7 als Kunst- stoffgehäuse 1 der Halbleiterbauteile 20 beim Auflaminieren gebildet. Außerdem unterscheidet sich diese zweite Ausführungsform der Erfindung von der Ausführungsform gemäß Figur 2 dadurch, dass zusätzlich auf die Flächen der Kontakte 26 auf der Unterseite 25 des Systemträgerstreifens 4 nun Außenkon- taktflächen 23 aus einem Lötmaterial aufgebracht wurden, noch bevor der Systemträgerstreifen 4 in einzelne Halbleiterbauteile 20 entlang der strichpunktierten Linien 27 aufgetrennt wird. Figur 6 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen 4, gemäß einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Die dritte Ausführungsform der Erfindung unterscheidet sich von den ersten beiden Ausführungsformen dadurch, dass die Rückseite 14 des Halbleiterchips 2 nicht auf der Umverdrahtungsstruktur 5 des Systemträgerstreifens 4 stoffschlüssig fixiert ist. Vielmehr weist der Halbleiterchip 2 auf seinen Kontaktflächen 15 der aktiven Oberseite 16 Flipchip-Kontakte 11 auf, die mit Kontakten 26 der Verdrahtungsstruktur 5 verbunden sind.FIG. 5 shows a schematic cross section through a system carrier strip 4, according to FIG. 4, after the thermoplastic film 12 has been laminated on. In this case too, a housing plastic mass 7 that is a few micrometers thick is formed as the plastic housing 1 of the semiconductor components 20 during the laminating process. In addition, this second embodiment of the invention differs from the embodiment according to FIG. 2 in that, in addition to the surfaces of the contacts 26 on the underside 25 of the system carrier strip 4, external contact surfaces 23 made of a soldering material have now been applied even before the system carrier strip 4 into individual semiconductor components 20 is separated along the dash-dotted lines 27. Figure 6 shows a schematic cross section through a system carrier strip 4, according to a third embodiment of the invention. Components with the same functions as in the previous figures are identified by the same reference symbols and are not discussed separately. The third embodiment of the invention differs from the first two embodiments in that the rear side 14 of the semiconductor chip 2 is not firmly bonded to the rewiring structure 5 of the system carrier strip 4. Rather, the semiconductor chip 2 has 16 flip-chip contacts 11 on its contact surfaces 15 of the active upper side, which are connected to contacts 26 of the wiring structure 5.
Ein Zwischenraum 18 zwischen der Oberseite 16 des Halbleiterchips 2 und der Montageseite 3 des Systemträgerstreifens 4 ist im Bereich der Oberseite 19, der in Figur 6 gezeigten Halbleiterbauteilposition 13, mit einem Füllmaterial 21 aufgefüllt. Dieses Füllmaterial 21 unterstützt den Ausgleich zwischen dem Ausdehnungskoeffizienten des Halbleiterchips 2 und dem Ausdehnungskoeffizienten des Systemträgerstreifens 4 und sorgt für eine Minderung der Gefahr des Abrisses der Flipchip-Kontakte 11 von den Kontaktanschlussflächen 15 bzw. von den Durchkontakten 26. Die Dicke d der Summe der Kompo- nenten für ein Halbleiterbauteil umfasst in Figur 6 somit die Dicke des Halbleiterchips 2 und die Höhe des Zwischenraums 18.A gap 18 between the top 16 of the semiconductor chip 2 and the mounting side 3 of the system carrier strip 4 is filled with a filler 21 in the region of the top 19, the semiconductor component position 13 shown in FIG. This filling material 21 supports the balance between the coefficient of expansion of the semiconductor chip 2 and the coefficient of expansion of the system carrier strip 4 and ensures a reduction in the risk of the flipchip contacts 11 being torn off from the contact connection areas 15 or from the through contacts 26. The thickness d of the sum of the compo In FIG. 6, elements for a semiconductor component thus include the thickness of the semiconductor chip 2 and the height of the intermediate space 18.
Figur 7 zeigt einen schematischen Querschnitt durch den Sys- temträgerstreifen 4, gemäß der Figur 6, beim Auflaminieren der thermoplastischen Folie 12. Trotz der wesentlich dickeren Dicke d der Komponenten des Halbleiterbauteils in Flipchip- Technik ist es auch hier möglich, durch ein Anpressen mithil- fe der Andruckwalze 24 eine gleichmäßig ebene Oberfläche und ein vollständiges Einbetten der Komponenten des Halbleiterbauteils in die thermoplastische Kunststoffmasse 7 zu erreichen. Dies zeigt die nächste Figur.FIG. 7 shows a schematic cross section through the system carrier strip 4, according to FIG. 6, when the thermoplastic film 12 is laminated on. Despite the much thicker thickness d of the components of the semiconductor component using flip-chip technology, it is also possible here to Fe the pressure roller 24 to achieve a uniformly flat surface and a complete embedding of the components of the semiconductor device in the thermoplastic material 7. This shows the next figure.
Figur 8 zeigt einen schematischen Querschnitt durch den Ξys- temträgerstreifen 4, gemäß der Figur 7, nach Auflaminieren der thermoplastischen Folie. Auch in diesem Fall ist die Dicke D des Kunststoffgehäuses 1 nur um wenige Mikrometer di- cker, als die Dicke d der Halbleiterchips 2 mit Verbindungselementen 6, in Form von Flipchip-Kontakten 11. Das Kunststoffgehäuse 1 des Halbleiterbauteils 30 wird entlang der strichpunktierten Linien 27 zum Abschluss der Arbeiten aus dem Systemträgerstreifen 4 auseinander getrennt. FIG. 8 shows a schematic cross section through the system carrier strip 4, according to FIG. 7, after the thermoplastic film has been laminated on. In this case too, the thickness D of the plastic housing 1 is only a few micrometers thicker than the thickness d of the semiconductor chips 2 with connecting elements 6, in the form of flipchip contacts 11. The plastic housing 1 of the semiconductor component 30 is along the dash-dotted lines 27 separated from the system carrier strip 4 at the end of the work.

Claims

Patentansprüche claims
1. Halbleiterbauteil mit Kunststoffgehäuse (1) und mit zumindest einem Halbleiterchip (2), der auf einer Montage- seite (3) eines Systemträgers (4) montiert ist, wobei der Systemträger (4) eine Verdrahtungsstruktur (5) aufweist, die über elektrische Verbindungselemente (6) mit dem Halbleiterchip (2) mechanisch und elektrisch in Verbindung steht, wobei das Kunststoffgehäuse (1) eine auf- laminierte, thermoplastische Kunststoffmasse (7) aufweist, die den Halbleiterchip (2) und die Verbindungselemente (6) zu der Verdrahtungsstruktur (5) des Systemträgers (4) einbettet und auf der Montageseite (3) des Systemträgers (4) angeordnet ist.1. Semiconductor component with plastic housing (1) and with at least one semiconductor chip (2), which is mounted on a mounting side (3) of a system carrier (4), the system carrier (4) having a wiring structure (5), which has electrical Connection elements (6) are mechanically and electrically connected to the semiconductor chip (2), the plastic housing (1) having a laminated, thermoplastic material (7) which connects the semiconductor chip (2) and the connection elements (6) to the wiring structure (5) of the system carrier (4) is embedded and arranged on the mounting side (3) of the system carrier (4).
2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die elektrischen Verbindungselemente (6) zwischen Halbleiterchip (2) und Systemträger (4) Bonddrähte (8) auf- weisen.2. The semiconductor component as claimed in claim 1, characterized in that the electrical connection elements (6) between the semiconductor chip (2) and system carrier (4) have bonding wires (8).
3. Halbleiterbauteil- nach Anspruch 1 oder nach Anspruch 2, dadurch gekennzeichnet, dass die elektrischen Verbindungselemente (6) zwischen Halb- leiterchip (2) und Systemträger (4) Metallklammern (9) aufweisen.3. The semiconductor component according to claim 1 or claim 2, characterized in that the electrical connecting elements (6) between the semiconductor chip (2) and system carrier (4) have metal clips (9).
4. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrischen Verbindungselemente (6) zwischen Halbleiterchip (2) und Systemträger (4) Flipchip-Kontakte (11) aufweisen. 4. Semiconductor component according to one of the preceding claims, characterized in that the electrical connecting elements (6) between the semiconductor chip (2) and system carrier (4) have flipchip contacts (11).
5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchip (2) mit dem Substratträger (4) stoffschlüssig verbunden ist.5. Semiconductor component according to one of the preceding claims, characterized in that the semiconductor chip (2) with the substrate carrier (4) is integrally connected.
6. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (10) als stoffschlüssige Verbindung eine eutektische Lötverbindung aufweist.6. Semiconductor component according to one of claims 1 to 5, characterized in that the semiconductor component (10) has a eutectic solder connection as a material connection.
7. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (10) als stoffschlüssige Verbindung eine Diffusionslötverbindung aufweist.7. Semiconductor component according to one of claims 1 to 5, characterized in that the semiconductor component (10) has a diffusion solder connection as a material connection.
8. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (10) als stoffschlüssige Verbindung eine leitende Klebefolie aufweist.8. Semiconductor component according to one of claims 1 to 5, characterized in that the semiconductor component (10) has a conductive adhesive film as a material connection.
9. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (10) als stoffschlüssige Verbindung eine Lotpastenverbindung aufweist.9. Semiconductor component according to one of claims 1 to 5, characterized in that the semiconductor component (10) has a solder paste connection as a material connection.
10. Verfahren zur Herstellung eines Halbleiterbauteils (10) mit Kunststoffgehäuse (1) und mit einem Halbleiterchip (2), der auf einer Montageseite (3) eines Systemträgers (4) montiert ist, wobei das Verfahren folgende Verfahrensschritte aufweist: Herstellen einer thermoplastischen Folie (12), deren Dicke (D) mindestens der Dicke (d) eines einzubettenden Halbleiterchips (2) mit zugehörigen e- lektrischen Verbindungselementen (6) entspricht; - Herstellen eines Systemträgerstreifens (4) mit mehreren Halbleiterbauteilpositionen (13) unter Aufbringen einer Verdrahtungsstruktur (5) in den Halbleiterbauteilpositionen (13) auf der Montageseite (3) des Systemträgerstreifens (4) und unter Auf- bringen mindestens eines Halbleiterchips (2) , sowie unter Aufbringen elektrischer Verbindungselemente (6) zwischen Halbleiterchip (2) und Verdrahtungsstruktur (5) in den jeweiligen Halbleiterbauteilpositionen (13) ; - Auflaminieren der thermoplastischen Folie (12) auf die Montageseite (3) des Systemträgerstreifens (4) unter Abdecken und Einbetten der Verdrahtungsstruktur (5) , der Halbleiterchips (2) und der elektrischen Verbindungselemente (6) in den Halbleiterbau- teilpositionen (13); Auftrennen des Systemträgerstreifens (4) in einzelne Halbleiterbauteile (10) .10. A method for producing a semiconductor component (10) with a plastic housing (1) and with a semiconductor chip (2) which is mounted on a mounting side (3) of a system carrier (4), the method comprising the following method steps: Production of a thermoplastic film (12), the thickness (D) of which corresponds at least to the thickness (d) of a semiconductor chip (2) to be embedded with associated electrical connecting elements (6); - Manufacture of a system carrier strip (4) with several semiconductor component positions (13) with application of a wiring structure (5) in the semiconductor component positions (13) on the mounting side (3) of the system carrier strip (4) and with application of at least one semiconductor chip (2), and applying electrical connecting elements (6) between the semiconductor chip (2) and the wiring structure (5) in the respective semiconductor component positions (13); - Laminating the thermoplastic film (12) on the mounting side (3) of the system carrier strip (4) while covering and embedding the wiring structure (5), the semiconductor chips (2) and the electrical connecting elements (6) in the semiconductor component positions (13); Separating the system carrier strip (4) into individual semiconductor components (10).
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Halbleiterchip (2) mit seiner Rückseite (14) auf der Verdrahtungsstruktur (5) stoffschlüssig verbunden wird, und als elektrische Verbindungselemente (6) Bonddrähte (8) auf Kontaktflächen (15) der aktiven Oberseite (16) des Halbleiterchips (2) und auf Bondflächen (17) der Verdrahtungsstruktur (5) gebondet werden. 11. The method according to claim 10, characterized in that the semiconductor chip (2) with its rear side (14) on the wiring structure (5) is integrally connected, and as electrical connecting elements (6) bonding wires (8) on contact surfaces (15) of the active Top side (16) of the semiconductor chip (2) and on bonding surfaces (17) of the wiring structure (5) are bonded.
12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Halbleiterchip (2) mit seiner Rückseite (14) auf der Verdrahtungsstruktur (5) stoffschlüssig verbunden wird und als elektrische Verbindungselemente (6) Metallklammern (9) zwischen Kontaktflächen (15) der aktiven Oberseite (16) des Halbleiterchips (2) und Bondflächen (17) der Verdrahtungsstruktur (5) fixiert werden.12. The method according to claim 10, characterized in that the semiconductor chip (2) with its rear side (14) on the wiring structure (5) is integrally connected and as electrical connecting elements (6) metal clips (9) between contact surfaces (15) of the active top (16) of the semiconductor chip (2) and bonding surfaces (17) of the wiring structure (5) can be fixed.
13. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Halbleiterchip (2) vor einem Aufbringen auf die Verdrahtungsstruktur (5) des Systemträgerstreifens (4) mit Flipchip-Kontakten (11) auf seinen Kontaktflächen (15) versehen wird und die Flipchip-Kontakte (11) als Verbindungselemente (6) mit der Verdrahtungsstruktur (5) in den Halbleiterbauteilpositionen (13) elektrisch verbunden werden und anschließend der Zwischenraum (18) zwischen der Oberseite (16) des Halbleiterchips (2) und der Oberseite (19) der Halbleiterbauteilposition (13) mit einem Füllmaterial (21) , das einen gefüllten Kunststoff aufweist, verfüllt wird, bevor ein Aufbringen der thermoplastischen Folie (12) durchgeführt wird.13. The method according to claim 10, characterized in that the semiconductor chip (2) before application to the wiring structure (5) of the system carrier strip (4) is provided with flipchip contacts (11) on its contact surfaces (15) and the flipchip contacts (11) are electrically connected as connecting elements (6) to the wiring structure (5) in the semiconductor component positions (13) and then the intermediate space (18) between the top side (16) of the semiconductor chip (2) and the top side (19) of the semiconductor component position ( 13) is filled with a filling material (21), which has a filled plastic, before the thermoplastic film (12) is applied.
14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass die thermoplastische Folie (12) und/oder der Systemträgerstreifen (4) für ein Aufbringen der thermoplastischen Folie (12) auf den Systemträgerstreifen (4) erwärmt wer- den.14. The method according to any one of claims 10 to 13, characterized in that the thermoplastic film (12) and / or the system carrier strip (4) for applying the thermoplastic film (12) to the system carrier strip (4) are heated.
15 . Verfahren nach einem der Ansprüche 10 bis 14 , d a d u r c h g e k e n n z e i c h n e t , d a s s bei der Herstellung der Halbleiterbauteile (10) die 0- berseite (22) der thermoplastischen Folie (12) eine Schutzfolie aufgebracht wird, die nach dem Auftrennen des Systemträgerstreifens (4) von den Halbleiterbautei- len (10) abgezogen wird.15. Method according to one of claims 10 to 14, characterized in that in the manufacture of the semiconductor components (10), the top (22) of the thermoplastic film (12) is applied with a protective film which is removed from the semiconductor components (10) after the system carrier strip (4) has been separated.
16. Verfahren nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass zum Auflaminieren der thermoplastischen Folie (12) auf die Montageseite (3) des Systemträgerstreifens (4) die Folie (12) und der Systemträgerstreifen (4) unter einer Andruckwalze (24) durchgeführt werden.16. The method according to any one of claims 10 to 15, characterized in that for laminating the thermoplastic film (12) on the mounting side (3) of the system carrier strip (4), the film (12) and the system carrier strip (4) under a pressure roller (24 ) be performed.
17. Verfahren nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, dass vor dem Auftrennen des Systemträgerstreifens (4) in einzelne Halbleiterbauteile (10) Außenkontakte (23) auf der Unterseite (25) des Systemträgerstreifens (4) angeordnet werden. 17. The method according to any one of claims 10 to 16, characterized in that prior to the separation of the system carrier strip (4) into individual semiconductor components (10) external contacts (23) on the underside (25) of the system carrier strip (4) are arranged.
PCT/DE2005/001003 2004-06-08 2005-06-06 Semiconductor components having a plastic housing, and method for the production thereof WO2005122248A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004027787A DE102004027787A1 (en) 2004-06-08 2004-06-08 Semiconductor devices with plastic housing and method of making the same
DE102004027787.7 2004-06-08

Publications (1)

Publication Number Publication Date
WO2005122248A1 true WO2005122248A1 (en) 2005-12-22

Family

ID=34970433

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/001003 WO2005122248A1 (en) 2004-06-08 2005-06-06 Semiconductor components having a plastic housing, and method for the production thereof

Country Status (2)

Country Link
DE (1) DE102004027787A1 (en)
WO (1) WO2005122248A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019121012A1 (en) * 2019-08-02 2021-02-04 Infineon Technologies Ag Encapsulated package with carrier, laminate body and component in between

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US6011300A (en) * 1994-03-01 2000-01-04 Shinko Electric Industries Co., Ltd. Semiconductor integrated circuit device
US20040041271A1 (en) * 2002-08-29 2004-03-04 Storli Farrah J. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19525933C5 (en) * 1995-07-17 2004-02-19 Finn, David Method and device for embedding a coil in the carrier substrate of an IC card
DE19642378C2 (en) * 1996-10-14 2000-06-08 Fraunhofer Ges Forschung Contactless chip card
NL1009432C2 (en) * 1998-06-18 1999-12-21 Stichting Energie A method of manufacturing a liquid-containing photovoltaic element and an element manufactured according to this method.
DE10120269C1 (en) * 2001-04-25 2002-07-25 Muehlbauer Ag Microchip transponder manufacturing method has chip module carrier band combined with antenna carrier band with chip module terminals coupled to antenna

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US6011300A (en) * 1994-03-01 2000-01-04 Shinko Electric Industries Co., Ltd. Semiconductor integrated circuit device
US20040041271A1 (en) * 2002-08-29 2004-03-04 Storli Farrah J. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods

Also Published As

Publication number Publication date
DE102004027787A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
DE102008064826B3 (en) Semiconductor device and method of making the same
DE102009002191B4 (en) Power semiconductor module, power semiconductor module assembly, and method of making a power semiconductor module assembly
DE102009039227B4 (en) Method for producing a semiconductor component
DE102007017831B4 (en) Semiconductor module and a method for producing a semiconductor module
DE102007018914B4 (en) Semiconductor device with a semiconductor chip stack and method for producing the same
EP3105784A1 (en) Method for mounting an electrical component, wherein a hood is used, and hood suitable for use in said method
DE102007006706A1 (en) Circuit arrangement with connecting device and manufacturing method thereof
EP2743973A2 (en) Method for contacting a semiconductor element by welding a contact element to a sintered layer on the semiconductor element and semiconductor component with increased stability against thermomechanical influence
DE102006031405A1 (en) Semiconductor module with switching functions and method of making the same
DE102006015447A1 (en) Power semiconductor component with a power semiconductor chip and method for producing the same
DE19522338B4 (en) Chip carrier assembly with a via
DE10223738B4 (en) Method for connecting integrated circuits
DE102007036841B4 (en) Semiconductor device with semiconductor chip and method for its production
DE102016124270A1 (en) SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING A SEMICONDUCTOR PACKAGE
DE102010061573B4 (en) Method for producing a semiconductor component
DE102005015036B4 (en) Method for mounting a chip on a substrate
DE102006012007B4 (en) Power semiconductor module with surface-mountable flat external contacts and method of making the same and its use
DE102013103351A1 (en) ELECTRONIC MODULE
DE102014206606A1 (en) Method for mounting an electrical component on a substrate
DE102005051414B3 (en) Semiconductor component with wiring substrate and solder balls and production processes has central plastic mass and lower film template for lower solder ball arrangement
DE102017113153B4 (en) Electronic device with chip with sintered surface material
WO1998013863A1 (en) Process for flip chip bonding of a semiconductor chip with a small number of contacts
WO2005122248A1 (en) Semiconductor components having a plastic housing, and method for the production thereof
DE102005023949B4 (en) A method of manufacturing a composite panel with semiconductor chips and a plastic package and a method of manufacturing semiconductor components by means of a benefit
DE102007002807B4 (en) chip system

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase