WO2006085611A1 - ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法、並びにｎ型半導体的な特性を示すナノチューブ状構造体の製造方法 - Google Patents

ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法、並びにｎ型半導体的な特性を示すナノチューブ状構造体の製造方法 Download PDF

Info

Publication number
WO2006085611A1
WO2006085611A1 PCT/JP2006/302349 JP2006302349W WO2006085611A1 WO 2006085611 A1 WO2006085611 A1 WO 2006085611A1 JP 2006302349 W JP2006302349 W JP 2006302349W WO 2006085611 A1 WO2006085611 A1 WO 2006085611A1
Authority
WO
WIPO (PCT)
Prior art keywords
channel
type
nitrogen compound
type transistor
nanotube
Prior art date
Application number
PCT/JP2006/302349
Other languages
English (en)
French (fr)
Inventor
Kazuhiko Matsumoto
Atsuhiko Kojima
Satoru Nagao
Original Assignee
Japan Science And Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science And Technology Agency filed Critical Japan Science And Technology Agency
Priority to US11/815,871 priority Critical patent/US7902089B2/en
Publication of WO2006085611A1 publication Critical patent/WO2006085611A1/ja
Priority to US12/955,972 priority patent/US8008650B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Definitions

  • TECHNICAL FIELD The manufacturing method of an n-type transistor, an n-type transistor sensor, and a channel for an n-type transistor, and a manufacturing method of a nanotube-like structure exhibiting n-type semiconductor characteristics
  • the present invention relates to an n-type transistor and an n-type transistor sensor including a nanotube-like structure as an n-type channel, a method for manufacturing an n-type transistor channel, and a nanotube-like structure exhibiting n-type semiconductor characteristics
  • the present invention relates to a method for manufacturing a body.
  • a transistor is an element that converts a voltage signal input to a gate into a current signal output from a source electrode or a drain electrode.
  • a voltage is applied between the source electrode and the drain electrode, the charged particles existing in the channel formed between the two move between the source electrode and the drain electrode along the electric field direction, and the source electrode or Output from the drain electrode as a current signal.
  • the strength of the output current signal is proportional to the density of the charged particles. Therefore, when a voltage is applied to the gate placed above, on the side, or below the channel via an insulator, the density of charged particles in the channel changes, which can be used to change the gate voltage. By doing so, the current signal can be changed.
  • transistors using nanoscale nanotube-like structures have attracted attention for further high integration such as high density integrated circuits (LSIs).
  • LSIs high density integrated circuits
  • transistors using carbon nanotubes as channels generally exhibit p-type semiconductor characteristics in the atmosphere. This p-type semiconductor characteristic is thought to be due to oxygen adsorbed near the interface between the carbon nanotube or carbon nanotube and the source or drain electrode.
  • the former is a hole (hole) being doped to carbon nanotubes by oxygen
  • the latter is Schottkyno ⁇ rear of the source or drain electrode and carbon nanotube is modulated by the adsorption of oxygen. It is considered because.
  • Non-Patent Documents 1 to 7 When considering future device applications, it exhibits stable n-type semiconductor characteristics in the atmosphere. There is a strong desire to fabricate carbon nanotube transistors. Therefore, various techniques for producing an n-type carbon nanotube transistor have been proposed at present. For example, carbon nanotubes are doped with potassium or organic molecules, organic solid electrolytes are coated on the source electrode, drain electrode, and carbon nanotube channel, in a vacuum, in a nitrogen atmosphere, or in a hydrogen atmosphere. Examples include a method in which oxygen is desorbed by performing a heat treatment at a temperature of 00 ° C. or higher, and then capped with silicon oxide, zirconium oxide, or the like (Non-Patent Documents 1 to 7).
  • Non-Patent Document 1 S. J. Wind, J. Appenzeller, R. Martel, V. Derycke and P. Avouris: Appl. Phys. Lett. 80 (2002) 3817-3819.
  • Non-Patent Document 2 S. Heinze, J. Tersoff, R. Martel, V. Derycke J. Appenzeller and P. Av ouris: Phys. Rev. Lett. 89 (2002) 106801—1—4.
  • Patent Document 3 V. Derycke, R. Martel, J. Appenzeller and P. Avouris: Appl. Phys. Lett. 80 (2002) 2773-2775.
  • Non-Patent Document 4 J. Kong and H. Dai: J. Phys. Chem. B105 (2001) 2890-2893
  • Non-Patent Document 5 C. Lu, Q. Fu, S. Huang and J. Lie: Nano Lett. 4 (2004) 623-627.
  • Non-Patent Document 6 A. Bachtold, P. Hadley, T. Nakanishi and C. Dekker: Science 294 (200
  • Non-Patent Document 7 A. Javey, H. Kim, M. Brink, Q. Wang, A. Ural, J. Guo, P. Mcintyre, P. Mceuen, M. Lundstrom and H. Dai: Nature Mater. 1 ( 2002) 241-246.
  • the solid electrolyte may have insufficient heat resistance of the transistor having low heat resistance.
  • heat treatment when heat treatment is performed and the force is capped, the heat treatment takes time.
  • plasma chemical vapor deposition p-CVD is typically used for low-temperature deposition. Carbon nanotubes are damaged by force plasma and oxygen. You may receive
  • the present invention was devised in view of the above problems, and in a transistor using a nanotube-like structure as a channel, a new n-type transistor different from the conventional one, and an n-type transistor sensor using the same, Means for Solving the Problems for the Purpose of Providing a Method for Manufacturing a Channel for an n-Type Transistor and a Method for Manufacturing a Nanotube-Shaped Structure Showing an n-Type Semiconductor Characteristic
  • the inventors of the present invention have made extensive studies in view of the above-mentioned problems, and as a result, a transistor using a nanotube-like structure exhibiting p-type semiconductor characteristics for a channel is formed under a predetermined condition. It was found that an n-type transistor can be obtained by forming a film, and the present invention was completed.
  • the gist of the present invention is a source electrode, a drain electrode, a gate electrode, and an n-type channel formed of a nanotube-like structure provided between the source electrode and the drain electrode. And a film of a nitrogen compound directly formed on the channel
  • N-type transistor (Claim 1).
  • a new n-type transistor using the nanotube-like structure for the channel can be obtained.
  • the oxygen content of the nitrogen compound film is preferably 0 atomic% or more and 10 atomic% or less (claim 2).
  • the hydrogen content of the nitrogen compound film is preferably 5 atomic% or more and 20 atomic% or less (Claim 3).
  • the nitrogen compound film is formed only on the upper part and the side part of the channel (claim 4).
  • the nanotube-like structure is preferably a carbon nanotube ( Claim 5).
  • the nitrogen compound is preferably silicon nitride (Claim 6).
  • the gate electrode is preferably a top gate formed on the channel through the nitrogen compound film (Claim 7).
  • another aspect of the present invention provides a source electrode, a drain electrode, an n-type channel formed of a nanotube-like structure provided between the source electrode and the drain electrode, and the channel
  • An n-type transistor sensor comprising: a nitrogen compound film directly formed thereon; and detecting a detection target as a change in a current flowing through the channel (claim 8).
  • Yet another gist of the present invention is that a nanotube-like structure exhibiting p-type semiconducting properties is directly applied to the nanotube-like structure at a temperature of 500 ° C to 1600 ° C by a thermal CVD method.
  • the present invention resides in a method for manufacturing a channel for an n-type transistor, comprising a step of forming a film of a nitrogen compound (claim 9).
  • a new channel for an n-type transistor using a nanotube-like structure as a channel can be obtained more easily than before. This also makes it possible to easily obtain a new n-type transistor using a nanotube-like structure as a channel.
  • Yet another gist of the present invention is that a nanotube-like structure exhibiting p-type semiconducting properties is directly applied to the nanotube-like structure at a temperature of 500 ° C to 1600 ° C by a thermal CVD method.
  • the present invention resides in a method for producing a nanotube-like structure exhibiting n-type semiconductor characteristics, comprising a step of forming a film of a nitrogen compound (claim 13). As a result, a nanotube-like structure exhibiting n-type semiconductor characteristics can be obtained more easily than in the past.
  • the formation of the nitrogen compound film is preferably performed at normal pressure (claims 10 and 14).
  • the formation of the nitrogen compound film is preferably performed in an atmosphere having an oxygen concentration of 1% by volume or less (claims 11 and 15).
  • n-type transistor sensor of the present invention a highly sensitive transistor sensor using a nanotube-like structure as an n-type channel can be obtained.
  • a nanotube-like structure showing n-type semiconductor characteristics of the present invention a nanotube-like structure showing n-type semiconductor characteristics can be obtained more easily than in the past.
  • FIG. 1 is a cross-sectional view schematically showing an outline of an n-type transistor as one embodiment of the present invention.
  • FIG. 2 shows a method for manufacturing an n-type transistor according to an embodiment of the present invention.
  • FIGS. 2 (a) and 2 (b) are operations in each step of a channel manufacturing method using carbon nanotubes, respectively. It is typical sectional drawing for demonstrating.
  • FIG. 3 is a schematic cross-sectional view for explaining a state at the time of forming a source electrode and a drain electrode in order to explain a manufacturing method of the n-type transistor of the present embodiment.
  • FIG. 4 illustrates a method for manufacturing an n-type transistor channel as one embodiment of the present invention.
  • FIGS. 4 (a) and 4 (b) each show the formation of a nitrogen compound film by thermal CVD.
  • FIG. 2 is a schematic diagram for explaining a state in which a nitrogen compound film is formed by using an atmospheric pressure type thermal CVD apparatus as an example of an apparatus used for performing.
  • FIG. 5 is a cross-sectional view schematically showing a configuration of an n-type transistor sensor as one embodiment of the present invention.
  • FIG. 6 illustrates Example 1 of the present invention.
  • FIGS. 6 (a) to 6 (d) are schematic diagrams for explaining a manufacturing process of a nanotube transistor using a carbon nanotube as a channel.
  • FIG. 6 (a) to 6 (d) are schematic diagrams for explaining a manufacturing process of a nanotube transistor using a carbon nanotube as a channel.
  • FIG. 7 is a diagram for explaining Example 1 of the present invention, and schematically showing a configuration of a main part of an apparatus used for forming a silicon nitride protective film (nitrogen compound film).
  • FIG. 8 is a schematic diagram of a back-gate type single-bonn nanotube transistor having a silicon nitride protective film manufactured in Example 1 of the present invention.
  • FIG. 10 is a schematic cross-sectional view of a top-gate carbon nanotube transistor having a silicon nitride protective film (gate insulating film) manufactured in Example 2 of the present invention.
  • FIG. 11 is a graph showing gate voltage drain current characteristics when using a knock gate and using a top gate in Example 2 of the present invention.
  • FIG. 12 is a schematic top view of a transistor sensor manufactured in Example 3 of the present invention.
  • FIG. 13 illustrates a transistor manufactured in Example 3 of the present invention.
  • FIG. 13 is a cross-sectional view schematically showing an enlarged channel vicinity of the transistor sensor taken along the AA plane in FIG. FIG.
  • FIG. 14 is a diagram schematically showing an outline of the detection apparatus used in Example 3 of the present invention.
  • FIG. 15 is a graph showing the change in drain current over time when a solution of porcine serum albumin was dropped onto a well in Example 3 of the present invention.
  • FIG. 1 is a cross-sectional view schematically showing an outline of an embodiment of an n-type transistor of the present invention.
  • the n-type transistor 1 of the present embodiment includes a source electrode 2, a drain electrode 3, a gate electrode 4, and a channel (n-type semiconductor characteristics formed by a nanotube-like structure).
  • a source electrode 2 a drain electrode 3, a gate electrode 4, and a channel (n-type semiconductor characteristics formed by a nanotube-like structure).
  • an “n-type channel” 5) and a nitrogen compound film (hereinafter referred to as “nitrogen compound film”) 6 directly formed on the n-type channel 5 are provided. Usually, these are provided on the substrate 7.
  • a substrate formed of any material can be used as long as it is an insulating substrate.
  • an insulating substrate or an insulated semiconductor substrate is used.
  • the term “insulating” refers to electrical insulating unless otherwise specified.
  • the term “insulator” refers to an electrical insulator unless otherwise specified.
  • the insulating substrate is a substrate formed of an insulator.
  • Specific examples of the insulator forming the insulating substrate include silicon oxide, silicon nitride, acid aluminum oxide, titanium oxide, fluoride fluoride, acrylic resin, polyimide, and Teflon (registered trademark). . Insulators may be used alone, or two or more may be used in any combination and ratio.
  • the semiconductor substrate is a substrate formed of a semiconductor.
  • Specific examples of the semiconductor forming the semiconductor substrate include silicon, gallium arsenide, gallium nitride, zinc oxide, indium phosphide, and silicon carbide.
  • semiconductors can be used alone, or two or more semiconductors can be used in any combination and ratio.
  • the method for insulating the semiconductor substrate is arbitrary, but it is usually desirable to cover the substrate with an insulator and to insulate it.
  • an insulating film is formed on a semiconductor substrate for insulation
  • specific examples of the insulator used for coating include the same insulators as those for forming the insulating substrate.
  • the substrate 7 when an insulated semiconductor substrate is used as the substrate 7, this semiconductor substrate can also function as a gate electrode (back gate). However, when an insulated semiconductor substrate is used for the gate electrode, it is desirable that the substrate 7 has a low electrical resistance.For example, a semiconductor or a semiconductor having a low resistivity and metallic conductivity is added with a donor or acceptor at a high concentration. A semiconductor substrate using is desired.
  • the shape of the substrate 7 is arbitrary, it is usually formed in a flat plate shape. Further, the dimensions are not particularly limited, but are preferably 100 m or more in order to maintain the mechanical strength of the substrate 7.
  • FIG. 1 shows an example in which an insulating substrate is used as the substrate 1.
  • the source electrode 2 is not limited as long as it can supply the carrier of the n-type transistor 1 of the present embodiment.
  • the drain electrode 3 is not limited as long as it is an electrode that can receive the carrier of the n-type transistor 1 of the present embodiment. Therefore, any known source electrode 2 and drain electrode 3 can be used.
  • the n-type transistor 1 of the present embodiment is applied to a method for manufacturing a channel for an n-type transistor of the present invention described later. In the case of manufacturing through a nitrogen compound film forming step, it is preferable to have heat resistance higher than the temperature condition at the time of forming the nitrogen compound film 6 by the manufacturing method.
  • the source electrode 2 and the drain electrode 3 are usually provided on the same substrate 7.
  • the source electrode 2 and the drain electrode 3 can each be formed of any conductor. Specific examples include gold, platinum, titanium, chromium, carbon, titanium carbide, tungsten, molybdenum, tungsten tungsten carbide. , Tungsten nitride, polycrystalline silicon, and the like. Also, the conductors forming the source electrode 2 and the drain electrode 3 may be used alone, or two or more conductors may be used in any combination and ratio.
  • the dimensions, shapes, and formation methods of the source electrode 2 and the drain electrode 3 are also arbitrary. However, in order to improve the performance of the n-type transistor 1 of the present embodiment, it is desirable that the tip (portion connected to the channel) has a steep shape.
  • the gate electrode 4 can apply a gate voltage to the n-type channel 5 of the n-type transistor 1 of the present embodiment, and is electrically insulated from the source electrode 2, the drain electrode 3, and the n-type channel 5. Any other materials can be used as long as they do not significantly impair the effects of the present invention.
  • the conductor constituting the gate electrode 4 is arbitrary, and may be formed of, for example, gold, platinum, titanium, titanium carbide, tungsten, tungsten silicide, tungsten nitride, aluminum, molybdenum, chromium, polycrystalline silicon, or the like. it can.
  • the conductor which is the material of the gate electrode 4 may be used alone, or two or more may be used in any combination and ratio.
  • the shape of the gate electrode 4 is also arbitrary.
  • the gate electrode 4 is a back gate that is a gate electrode 4 fixed on the surface opposite to the n-type channel 5 with respect to the substrate 7 on which the corresponding source electrode 2 and drain electrode 3 are installed, n-type Formed as either the side gate, which is the gate electrode 7 formed in the vicinity of the n-type channel 5 on the same surface as the channel 5, or the top gate formed on the n-type channel 5 via the nitrogen compound film 6 Is done.
  • the gate electrode 4 is preferably formed as a top gate.
  • the knock gate type in which the gate voltage is applied to the back surface force of the substrate 7 is usually the mainstream as the gate electrode 4.
  • the knock gate type when two or more n-type transistors 1 are formed on the same substrate 7, a gate voltage is applied to all the n-type transistors on the substrate 7 simultaneously. For this reason, in consideration of future integration, a top-gate n-type transistor that can apply a voltage to each n-type channel 5 of the n-type transistor 1 is desired.
  • the sensing capability when the n-type transistor 1 of the present embodiment is used as a sensor is formed by forming the gate electrode 4 as a top gate.
  • the gate electrode 4 is preferably formed as a top gate. Note that the above-mentioned improvement in sensing capability improves the mutual conductance (rate of change in drain current with respect to gate voltage) by making the insulating film thinner and using a high dielectric constant film as the insulating film. This is probably because the change in potential due to the charge density on the surface of the gate insulating film can be detected with high sensitivity.
  • FIG. 1 it is assumed that the gate electrode 4 is configured as a top gate.
  • the n-type transistor 1 of the present embodiment is used as a sensor such as an ion-sensitive field effect transistor (ISFET)
  • the n-type transistor 1 is normally insulated without being provided with the gate electrode 4.
  • a sample liquid is brought into direct contact with a membrane (for example, the nitrogen compound film 6), and a voltage is applied to the n-type channel 5 through the sample liquid using a reference electrode (not shown).
  • a membrane for example, the nitrogen compound film 6
  • a reference electrode not shown.
  • the gate electrode 4 may be formed either before or after the nitrogen compound film 6 is formed, but when the gate electrode 4 is formed as a top gate or a back gate, the n-type channel 5 is usually used. It is preferable to form the gate electrode after the formation of the nitrogen compound film 6. On the other hand, when the gate electrode 4 is formed as a side gate, it is usually preferable to form the gate electrode before forming the channel (including both p-type and n-type) 5 and the nitrogen compound film 6. These are for easily forming the gate electrode 4.
  • the dimensions and shape of the gate electrode 4 are arbitrary. However, it is preferable to place the gate electrode 4 as close to the n-type channel 5 as possible! /.
  • gate electrode 4 may be provided alone, or two or more gate electrodes 4 may be provided. Therefore, for example, two or more of the top gate, the side gate, and the back gate can be used in combination as the gate electrode 4.
  • the formation method of the gate electrode 4 is arbitrary, but it is usually formed by patterning using a photolithography method.
  • a channel is provided between the source electrode 2 and the drain electrode 3 so as to be a current path between the source electrode 2 and the drain electrode 3.
  • the n-type transistor 1 of the present embodiment a nanotube-like structure whose semiconductor characteristic is n-type is used.
  • the nanotube-like structure means a nanoscale tube-like structure, and usually has a diameter of a cross section perpendicular to the longitudinal direction of 0.4 nm or more and 50 nm or less.
  • the nanotube-like structure can be used as a charge transporter and has a one-dimensional quantum wire structure with a diameter of several nanometers, when this is used for the n-type channel 5 of the n-type transistor 1, Compared with a conventional transistor, its gate capacitance is significantly reduced. Therefore, when the n-type transistor 1 of this embodiment is applied to a sensor such as the n-type transistor sensor of the present invention described later, the change in the gate voltage caused by the interaction between the specific substance and the detection target substance is The change in the density of charged particles existing in the n-type channel 5 becomes extremely large.
  • nanotube-like structure examples include carbon nanotubes, boron nitride nanotubes, titer-a nanotubes, and the like.
  • carbon nanotubes boron nitride nanotubes
  • titer-a nanotubes titer-a nanotubes
  • the like In conventional technology, even if semiconductor microfabrication technology is used, it was difficult to form lOnm-class channels. By using these nanotube structures, n-type channels 5 that are finer than conventional ones are formed. be able to.
  • the structure Examples include a shape in which the ratio of the length in the longitudinal direction of the body and the length in the longest one of the directions perpendicular to the body is in the range of 10 to 10,000. Also, rod-shaped (cross-sectional shape is substantially circular
  • Ribbon-like substantially square with a flat cross-sectional shape
  • the n-type channel 5 is preferably provided in a relaxed state between the source electrode 2 and the drain electrode 3 at room temperature. Thereby, the possibility that the n-type channel 5 is damaged due to the temperature change can be reduced.
  • n-type channels 5 is arbitrary, and may be one or two or more. You can also use a p-type channel in combination with an n-type channel 5!
  • the n-type channel 5 exhibits n-type semiconductor characteristics.
  • the fact that channel 5 exhibits n-type semiconductor characteristics means that the gate voltage is swept from 5 V to +5 V in the atmosphere at room temperature, and the drain voltage is applied between source electrode 2 and drain electrode 3. 0. It can be confirmed by determining whether the drain current flowing in channel 5 increases or decreases as the gate voltage increases when IV is applied. Specifically, as a result of the above operation, it can be confirmed that the channel 5 shows n-type semiconductor characteristics when the drain current increases, and p-type semiconductor characteristics when the drain current decreases.
  • the n-type transistor 1 of the present embodiment is complementary to a p-type transistor using a channel exhibiting p-type semiconductor characteristics.
  • a mold circuit can be produced. This complementary circuit is indispensable for an integrated circuit because of its low energy consumption and energy efficiency.
  • a pn junction (diode) is produced.
  • transistors are divided into field effect transistors (FETs) and single electron transistors (SETs) depending on the configuration of the channels (including the n-type channel 5).
  • FETs field effect transistors
  • SETs single electron transistors
  • the difference between the two is distinguished depending on whether the channel has a quantum dot structure, the channel has a quantum dot structure, the transistor becomes a field effect transistor, and the channel has a quantum dot structure.
  • the transistor is a single electron transistor. Therefore, when the n-type channel 5 is formed, the n-type channel 5 to be formed is changed depending on whether the n-type transistor 1 of the present embodiment is a difference between the field-effect transistor and the single electron transistor. It is preferable to select.
  • FET channel the channel of the field effect transistor
  • SET channel the channel of the single electron transistor
  • the FET channel functions as a current path in the field effect transistor.
  • the nanotube-like structure exhibits both semiconducting electrical properties and metallic electrical properties depending on its chirality, but the n-type channel of the n-type transistor of this embodiment is an FET channel. It is more desirable that the nanotube-like structure has a semiconducting property as its electrical property.
  • methods for confirming whether a nanotube-like structure is metallic or semiconducting include a method for confirming the strength of carbon nanotubes by Raman spectroscopy, and a scanning tunneling microscope (STM) spectroscopy. And a method of confirming by measuring the electronic density of states of the carbon nanotube.
  • the SET channel like the FET channel, functions as a current path in a single electron transistor.
  • the SET channel has a quantum dot structure. Therefore, the SET channel is formed of a material having a quantum dot structure. For this reason, among the nanotubular structures, the SET channel is formed by a nanotube-shaped structure having a quantum dot structure.
  • carbon nanotubes with introduced defects can be used as SET channels. Specifically, carbon nanotubes having a quantum dot structure of usually from 0. Inm to 50 nm between defects can be used as the SET channel.
  • the carbon nanotubes having the quantum dot structure are not limited. Any material can be used as long as it does not significantly impair, for example, carbon nanotubes having no defects are heated in an atmosphere gas such as hydrogen, oxygen or argon, or boiled in an acid solution or the like. Those produced by introducing defects by chemical treatment such as can be used.
  • a quantum dot structure having a size of several nanometers between the defects is formed in the nanotube-like structure, and the gate capacitance is further reduced. Reduce.
  • a Coulomb blockade phenomenon occurs in which the inflow of electrons into the quantum dot structure is restricted. Therefore, if such a nanotube-like structure is used for an n-type channel, a single structure is obtained. An electronic transistor is realized.
  • the SET channel is different from the FET channel
  • a nanotube-like structure is used as the SET channel
  • they have metallic properties as electrical characteristics.
  • a method for confirming whether the nanotube-like structure is metallic or semiconductor the same method as described above can be used in the description of the FET channel.
  • the nitrogen compound film 6 is a nitrogen compound film formed directly on the n-type channel 5.
  • the nitrogen compound forming the nitrogen compound film 6 is not limited as long as it is an insulating compound containing nitrogen, and is optional as long as the effects of the present invention are not significantly impaired.
  • boron nitride, aluminum nitride, Silicon nitride can be used. Of these, silicon nitride is preferable.
  • one nitrogen compound may be used alone, or two or more nitrogen compounds may be used in any combination and ratio.
  • the nitrogen compound film 6 is formed of a material having a relative dielectric constant as high as possible from the viewpoint of performance enhancement of the n-type transistor 1.
  • the relative dielectric constant is usually 3 or more, preferably 7 or more.
  • the nitrogen compound film 6 can function as an insulating layer.
  • the thickness of the nitrogen compound film 6 is not particularly limited, and is arbitrary as long as the effects of the present invention are not significantly impaired.
  • the nitrogen compound film 6 is used to improve the performance of the n-type transistor 1. It is desirable that the nitrogen compound film on the channel be formed as thin as possible within a range where leakage current does not become a problem. However, if it is too thin, the leakage current due to the tunnel current or the like may increase significantly. Therefore, it is usually desirable to set the thickness to 0.5 nm or more, preferably 1 nm or more, more preferably 2 nm or more.
  • the nitrogen compound film 6 is formed directly on the surface of the n-type channel 5 without passing through another film. At this time, it is only necessary that the n-type channel 5 be directly formed on at least a part of the surface. However, it is more preferable to form the nitrogen compound film 6 directly on the entire surface of the n-type channel 5. As a result, the n-type channel 5 can be made into a stable n-type channel protected from oxygen.
  • the formed nitrogen compound film 6 is normally formed only on the upper and side portions of the n-type channel 6. It is not formed in the lower part. This is because when a nitrogen compound film is formed by thermal CVD (thermochemical vapor deposition method), the nitrogen compound film 6 is formed by depositing the nitrogen compound, so that it is blocked by the n-type channel 5 This is because nitrogen compounds no longer deposit under the n-type channel 5. Even in such a case, the nitrogen compound film 6 can protect the n-type channel 5 from oxygen, and the semiconductor characteristics of the n-type channel 5 can be kept n-type.
  • thermal CVD thermal chemical vapor deposition method
  • the nitrogen compound film 6 may be formed as an insulating film of the source electrode 2 and the drain electrode 3 on a part or all of the surfaces of these electrodes!
  • the nitrogen compound film 6 may contain components other than the nitrogen compound. Examples of these other components include carbon, hydrogen, ammonia, chlorine, oxygen, argon, helium and the like.
  • the inclusion of these in the nitrogen compound film 6 has the advantage that the dielectric constant of the nitrogen compound film 6 can be controlled.
  • the nitrogen compound film 6 is mainly formed of a nitrogen compound.
  • the nitrogen compound film 6 is usually 50 atom% or more, preferably 80 atom% or more, more preferably 90 atom%. It is desirable that the above be formed by a nitrogen compound. The upper limit is arbitrary, but theoretically it is 100 atomic% or less.
  • the nitrogen compound film 6 has an oxygen content of usually 10 atomic% or less, preferably 8 atoms. % Or less, more preferably 7 atom% or less. If the oxygen content of the nitrogen compound film 6 is too large, oxygen may affect the conductivity of the nanotubes, making it difficult to control the conductivity.
  • the lower limit of the oxygen content of the nitrogen compound film 6 is theoretically 0 atomic%, but is usually 1 atomic% or more.
  • the nitrogen compound film 6 having a low oxygen content can be obtained when the nitrogen compound film 6 is formed by a nitrogen compound film forming process described later.
  • the nitrogen compound film 6 has a hydrogen content of usually 5 atomic% or more, preferably 7 atomic% or more, more preferably 8 atomic% or more, and usually 20 atomic% or less, preferably 15 atoms. % Or less, more preferably 10 atomic% or less. If the hydrogen content of the nitrogen compound film 6 is too small, it may be difficult to suppress the effect of oxygen on the conductivity of the nanotubes due to the reduction action of hydrogen, and if it is too large, the stress contained in the nitrogen compound film may be difficult. There is a risk that peeling will occur due to an increase in the thickness. A nitrogen compound film containing hydrogen in the above-described range can be obtained by a nitrogen compound film forming step described later.
  • the nitrogen compound film 6 since the nitrogen compound film 6 has an insulating property, it can be used as an insulating film, thereby preventing the n-type channel 5 from coming into contact with the top gate 4 or wirings to cause a short circuit. can do.
  • the nitrogen compound film 6 is not limited to the surface of the n-type channel 5 but also the surface of the substrate 7, the source electrode 2, the drain electrode 3, the gate electrode 4, and the like without significantly impairing the effects of the present invention. In any case, let's form it arbitrarily.
  • the n-type transistor 1 of the present embodiment is provided with other members, films, etc. in addition to the source electrode 2, drain electrode 3, gate electrode 4, n-type channel 5 and nitrogen compound film 6. May be.
  • another insulating film may be formed on the surface of the substrate 7 or the surface of the nitrogen compound film 6. These insulating films are intended to protect the channel 5 and the electrodes 2, 3, 4 and so on, and to ensure that current flows through the channel 5.
  • Such an insulating film can be formed of any insulating material, for example, a polymer such as photoresist (photosensitive resin), acrylic resin, epoxy resin, polyimide, Teflon (registered trademark), or the like.
  • Material Materials such as aminopropylethoxysilane, lubricants such as PER-fluoropolyether, fomblin (trade name), fullerene compounds, acid-silicone, fluorinated keyic acid Inorganic substances such as salt glass, HSQ (Hydrogen Silsesquioxane), MLQ (Methyl Lisesquioxane), porous silica, silicon nitride, aluminum oxide, titanium oxide, calcium fluoride, and diamond thin film can be used. These may be used alone or in combination of two or more in any combination and ratio.
  • lubricants such as PER-fluoropolyether, fomblin (trade name), fullerene compounds, acid-silicone, fluorinated keyic acid Inorganic substances such as salt glass, HSQ (Hydrogen Silsesquioxane), MLQ (Methyl Lisesquioxane), porous silica, silicon nitride, aluminum oxide, titanium oxide, calcium
  • n-type transistor 1 of this embodiment a new n-type transistor using a nanotube-like structure for the n-type channel 5 can be provided.
  • the n-type transistor 1 of the present embodiment is stable in the air, it is possible to suppress the n-type channel 5 from exhibiting p-type semiconductor characteristics due to oxygen in the air over time. it can.
  • the term “stable in the atmosphere” means that after the formation of the nitrogen compound film 6 in the atmosphere at a temperature of 26 ° C. and a relative humidity of 26%, usually one week or more, preferably one month or more, more preferably one year.
  • the knock gate is produced after being left for more than 10 years and the semiconductor characteristics thereof are evaluated to show n-type semiconductor characteristics.
  • the n-type transistor of the present embodiment is superior in heat resistance than the conventional one.
  • the n-type transistors have not had sufficient heat resistance because organic molecules and solid electrolytes have insufficient heat resistance.
  • a nitrogen compound such as silicon nitride covering the n-type channel surface has excellent heat resistance, it can exhibit excellent heat resistance up to, for example, about 1200 ° C. is there.
  • the n-type channel 5 is formed by using the nitrogen compound film 6 having a nitrogen compound power without using the protective film containing oxygen as conventionally used. Since it protects, it is possible to obtain various advantages.
  • the n-type semiconductor characteristics of the n-type channel 5 can be maintained in a stable state when oxygen is not present in the nitrogen compound film 6 or is less than a predetermined value.
  • the n-type transistor 1 of this embodiment is provided between the source electrode 2, the drain electrode 3, the gate electrode 4, and the source electrode 2 and the drain electrode 3.
  • Preparing and configuring is an excellent technology that can provide many advantages.
  • a film of a nitrogen compound is directly formed on a nanotube-like structure, which is a channel exhibiting p-type semiconductor characteristics, under a predetermined condition by a thermal CVD method.
  • the step nitrogen compound film forming step
  • the semiconductor-like characteristics of the above-mentioned nanotube-like structure showing p-type semiconductor characteristics are changed to n-type, and the surface of the nanotube-like structure is in accordance with the present invention.
  • a channel for an n-type transistor can be obtained by forming a nitrogen compound film.
  • a transistor or a device in the middle of its manufacture having a nanotube-like structure having p-type semiconductor characteristics (source electrode, drain electrode, gate on the substrate)
  • a transistor having an n-type channel can be manufactured from an electrode including a part of electrodes. This method is hereinafter referred to as “the n-type transistor manufacturing method of the present invention” as appropriate.
  • a transistor having a channel of a nanotube-like structure exhibiting p-type semiconducting characteristics (hereinafter referred to as “p-type channel” as appropriate) or its An element in the middle of manufacture is prepared.
  • p-type channel a transistor having a channel of a nanotube-like structure exhibiting p-type semiconducting characteristics
  • An element in the middle of manufacture is prepared.
  • a specific method is arbitrary, for example, when a carbon nanotube is used as the nanotube-like structure forming the p-type channel, it can be prepared by the following steps.
  • FIGS. 2 (a) and 2 (b) are schematic cross-sectional views for explaining the operations in each step of the method for producing a channel using carbon nanotubes.
  • FIGS. 2 (a) and 2 (b) the same reference numerals as those in FIG. And
  • a single-bonn nanotube is usually formed by controlling its position and direction. For this reason, it is usually produced by using a catalyst (growth catalyst) 8 patterned by a photolithography method or the like to control the growth position and direction of the single-bonn nanotube. Specifically, for example, the following steps (1) to (4) can be performed to form a p-type channel composed of carbon nanotubes. In FIGS. 2 (a) and 2 (b), since the p-type channel and the carbon nanotube are the same, they are denoted by the same reference numerals.
  • Step (1) A photoresist (not shown) is patterned on the substrate 7.
  • Step (3) Lift-off is performed to form the catalyst 8 pattern.
  • Step (4) Flowing the raw material gas, carbon nanotubes are formed between the catalysts 8 by the thermal CVD method. ⁇ Figure 2 (b) ⁇
  • a pattern to be formed is determined according to the position and direction in which the carbon nanotubes are to be formed, and patterning is performed on the substrate 7 with a photoresist in accordance with the pattern.
  • a metal serving as the catalyst 8 is vapor-deposited on the surface of the substrate 7 subjected to patterning.
  • the metal that becomes the catalyst 8 include transition metals such as iron, nickel, and cobalt, or alloys thereof.
  • step (3) as shown in FIG. 2 (a), lift-off is performed after the deposition of the catalyst 8. Since the photoresist is removed from the substrate 7 by lift-off, the catalyst deposited on the surface of the photoresist is also removed from the substrate 7. Thereby, the pattern of the catalyst 8 is formed in accordance with the pattern formed in the step (1).
  • step (4) as shown in FIG. 2 (b), a nanotube raw material gas such as methane gas or alcohol gas is flowed at a high temperature in a CVD furnace, and carbon nanotubes are placed between catalyst 8 and catalyst 8.
  • a nanotube raw material gas such as methane gas or alcohol gas is flowed at a high temperature in a CVD furnace, and carbon nanotubes are placed between catalyst 8 and catalyst 8.
  • catalyst 8 is in the form of fine particles with a diameter of several nanometers, and carbon nanotubes grow using this as a nucleus.
  • the high temperature here Means between 300 ° C and 1200 ° C.
  • carbon nanotubes can be formed by the steps (1) to (4).
  • n-type transistor 1 of the present embodiment is manufactured as a single electron transistor, in the subsequent steps, defects may be introduced into the carbon nanotubes by oxidation treatment to manufacture quantum dots. . This makes it possible to create a SET channel.
  • the formed carbon nanotubes usually function as a p-type channel exhibiting p-type semiconducting properties when used as a channel.
  • the source electrode 2 and the drain electrode 3 are formed using an ohmic electrode or the like at both ends of the carbon nanotube.
  • a known method can be arbitrarily used to form the source electrode 2 and the drain electrode 3, but generally a photolithography method is used.
  • the source electrode 2 and the drain electrode 3 may be attached to the tip of the carbon nanotube or may be attached to the side surface. Further, when forming the source electrode 2 and the drain electrode 3, heat treatment in the range of 300 ° C. to 1000 ° C. may be performed for the purpose of better electrical connection.
  • FIG. 3 is a schematic cross-sectional view for explaining the state of forming the source electrode and the drain electrode in order to explain the manufacturing method of the n-type transistor of this embodiment.
  • the reference numerals representing substantially the same as those in FIGS. 1, 2 (a) and 2 (b) are the same as those in FIGS. 1, 2 (a) and 2 (b). Will be used.
  • the gate electrode 4 is formed as appropriate before or after the nitrogen compound film forming step described later.
  • the gate electrode 4 can be formed in the same manner as the source electrode 2 and the drain electrode 3.
  • the prepared p-type channel 5 ' In the presence of a compound source gas, a nitrogen compound film 6 is formed directly on the surface of the p-type channel by thermal CVD, thereby forming an n-type channel 5 that exhibits n-type semiconducting properties (that is, A nanotube-like structure exhibiting n-type semiconductor characteristics) is obtained.
  • the state of the p-type channel on which the nitrogen compound film 6 is formed may be an element in which only the P-type channel is formed on the substrate 7.
  • the source electrode 2 and the drain are connected to the p-type channel.
  • An element in which one or both of the electrodes 3 are formed may be used, and an element having a p-type channel, a source electrode 2, a drain electrode 3, and a gate electrode 4 (that is, a p-type transistor). There may be.
  • the p-type channel 5 ′ is formed on the substrate 7 and both the source electrode 2 and the drain electrode 3 are formed on both ends thereof, or the p-type channel, the source electrode 2 and the drain electrode are formed on the substrate 7.
  • the nitrogen compound film 6 is formed on the element having the state 3 and the gate electrode 4.
  • the inside of the system is set to an inert atmosphere or a reducing atmosphere.
  • a reducing atmosphere is preferred. This is to promote the desorption of oxygen in the P-type channel and stably change the semiconductor characteristics of the p-type channel to the n-type.
  • the specific atmosphere conditions may be set appropriately according to the type and composition of the nitrogen compound film 6, but specifically, the oxygen concentration in the system is preferably 1% by volume or less. Is 0.01% by volume or less, more preferably 0.001% by volume or less. If the upper limit of this range is exceeded, oxygen may damage the P-type channel or n-type channel 5, or the p-type channel force type channel 5 may not be formed.
  • the lower limit is not limited, but theoretically it is 0% by volume.
  • a gas hereinafter referred to as "source gas"
  • source gas a gas
  • a nitrogen compound generation reaction is performed by a gas phase chemical reaction (thermal decomposition, reduction, substitution reaction, etc.) on the substrate surface of the source gas. Therefore, in the thermal CVD method, at the time when the nitrogen compound film 6 is formed, the raw material gas and the inert gas, reducing gas, carrier gas, etc. used as appropriate are filled or distributed in the system, and special control is performed. Even if it is not performed, it is possible to make the atmosphere in the system below the above oxygen concentration.
  • the oxygen concentration in the atmosphere is controlled to be an inert atmosphere or a reducing atmosphere.
  • the temperature of the p-type channel for forming the nitrogen compound film 6 is set to a temperature of 500 ° C or higher, preferably 700 ° C or higher, and usually 1600 ° C or lower, preferably 1000 ° C or lower, more preferably 900 ° C or lower. If it is out of this range, a high-quality nitrogen compound film 6 may not be formed. Since the temperature of the p-type channel 5 ′ is usually the same as the temperature of the substrate 7 provided with the p-type channel, the temperature of the substrate 7 only needs to be within the above range.
  • reaction conditions for forming the nitrogen compound film 6 are arbitrary as long as the effects of the present invention are not significantly impaired.
  • the system may be filled or circulated with an inert gas or a reducing gas.
  • an inert gas or a reducing gas As a result, the oxygen concentration can be reliably reduced, and the inside of the system for forming the nitrogen compound film 6 can be reliably set to an inert atmosphere or a reducing atmosphere.
  • the inert gas includes nitrogen, helium, neon, argon, krypton, and the like.
  • the reducing gas include hydrogen.
  • the pressure condition is arbitrary as long as the effects of the present invention are not significantly impaired.
  • the pressure condition is carried out under normal pressure or reduced pressure. Specifically, it is usually 1 Pa or more, preferably 10 Pa or more, and usually 1.013 MPa or less, preferably 1 kPa or less.
  • the mean free path of the source gas becomes longer, and it becomes easier to obtain a uniform film.
  • the pressure condition is reduced pressure, the external force of the furnace used in the thermal CVD method (usually air) infiltrates and oxygen is present in the furnace atmosphere, which is a p-type channel semiconductor. May not be able to change the n- type characteristic. For this reason, the pressure condition is more preferably normal pressure.
  • the nitrogen compound raw material is present in the gaseous state in the system set under the above conditions, and the raw material (hereinafter referred to as the raw material)
  • the raw material hereinafter referred to as the raw material
  • the “source gas” t ⁇ ⁇ ) is reacted on the element surface including the p-type channel 5 ′ surface to directly form the nitrogen compound film 6 of the present embodiment on the p-type channel 5 ′ surface.
  • the p-type channel becomes an n-type transistor channel (n-type channel) 5 exhibiting n-type semiconductor characteristics. This method is performed by the thermal CVD method as described above.
  • the source gas of the nitrogen compound there is no limitation on the source gas of the nitrogen compound, and it is optional as long as the nitrogen compound film 6 can be formed by reacting on the surface of the p-type channel 5 ′ in the above environment.
  • a raw material compound containing nitrogen and a raw material compound containing an atom constituting the nitrogen compound together with nitrogen are allowed to coexist in the system.
  • the raw material compound containing nitrogen is selected according to the nitrogen compound forming the nitrogen compound film 6, and examples thereof include ammonia and nitrogen. Nitrogen also functions as an inert gas. These may be used alone or in combination of two or more in any combination and ratio.
  • a raw material compound containing an atom constituting a nitrogen compound together with nitrogen is also selected according to the nitrogen compound forming the nitrogen compound film 6.
  • monosilane, dichlorosilane, tetrasalt silicate, dimethyl Examples include dichlorosilane, trisalt-boron, and trisalt-aluminum. These may be used alone, or two or more may be used in any combination and ratio.
  • a carrier gas may be introduced into the system as long as the effects of the present invention are not significantly impaired.
  • the carrier gas is a gas that flows along with the source gas during film formation, and is used to send the source gas into the system during film formation.
  • this carrier gas for example, the above-mentioned inert gas and reducing gas, and those similar to combinations thereof can be used.
  • the function of the carrier gas varies depending on its type.
  • hydrogen gas has a function of decomposing the source gas composed of a chloride by a reduction reaction as shown in the following reaction formula.
  • Hydrogen gas is also presumed to have a function of removing oxygen present on the channel.
  • carrier gas publishes through a carrier gas into a liquid material that is difficult to vaporize.
  • carrier gas publishes through a carrier gas into a liquid material that is difficult to vaporize.
  • the use of a reducing gas as the carrier gas may allow the film formation to proceed smoothly.
  • the source gas and carrier gas used for film formation include, for example, when the nitrogen compound film 6 is formed of silicon nitride, “a combination of monosilane, ammonia and nitrogen”, “monosilane, A combination of ammonia, nitrogen and hydrogen (provided that nitrogen and hydrogen function as a carrier gas) ”,“ a combination of dichlorosilane and ammonia ”,“ a combination of tetrasalt, nitrogen and hydrogen (however, nitrogen Can function as a source gas and a carrier gas, and hydrogen can function as a carrier gas)).
  • FIGS. 4 (a) and 4 (b) show a case where an atmospheric pressure thermal CVD apparatus is used as an example of an apparatus used for forming the nitrogen compound film 6 by the thermal CVD method, and the nitrogen compound film 6 is formed. It is a typical schematic diagram explaining the state.
  • the devices shown in FIGS. 4 (a) and 4 (b) are merely examples and are not intended to limit the present invention.
  • the configurations of FIGS. 4 (a) and 4 (b) It can be arbitrarily deformed as long as the effect is not significantly impaired.
  • FIGS. 4 (a) and 4 (b) the same reference numerals as those in FIGS. 1 to 3 are used for the same reference numerals as those in FIGS. 4A shows the state before the formation of the nitrogen compound film 6, and
  • FIG. 4B shows the state after the formation of the nitrogen compound film 6.
  • a thermal CVD apparatus 9 shown in FIG. 4 (a) includes a furnace 10 for forming a system for forming a nitrogen compound film 6 and a heater 11 for heating.
  • the inert gas, reducing gas, carrier gas, and the like that are supplied to the system inside the furnace 10 are exhausted from the exhaust system.
  • the furnace 10 has a system for forming the nitrogen compound film 6 therein.
  • the heater 11 is for heating the inside of the furnace 10.
  • the inside of the furnace 10 is adjusted to the above temperature condition.
  • This step is usually a heating step for heating the inside of the furnace 10, and in this case, it is desirable to reduce the oxygen concentration in the system as described above.
  • 4 (a) and 4 (b) a p-type channel is formed on the substrate 7 as the element 12, and both the source electrode 2 and the drain electrode 3 are formed at both ends thereof. Element 12 shall be used.
  • a raw material gas and gases such as an inert gas, a reducing gas, and a carrier gas that are used as appropriate are supplied from the supply system.
  • the source gas is decomposed by heat in the furnace 10 and reacts on the surface of the element 12 to form the nitrogen compound film 6 on the surface of the element 12 (including the surface of the channel 5). It is done.
  • the nitrogen compound film 6 described above the semiconductor characteristics of the p-type channel formed in the element 12 change to n-type, whereby the n-type channel 5 can be obtained.
  • the oxygen concentration in the system is usually within the above range without special control. Can fit.
  • the atmosphere should be an inert atmosphere or a reducing atmosphere even during this cooling (temperature lowering step). Therefore, during the temperature lowering step, an inert gas or reducing gas is used. It is desirable to perform cooling while circulating the property gas. In addition, when cooling is performed while flowing an inert gas or a reducing gas during cooling, the cooling can be performed quickly.
  • the nitrogen compound film 6 can be formed as described above.
  • the nitrogen compound film 6 is formed by circulating the source gas in the system as described above, the distribution rate of the source compound, the concentration and composition of the source gas to be supplied, etc. As long as the effect of is not significantly impaired, it is optional. However, the nitrogen compound film 6 is formed if the raw material gas exists under the above temperature condition and oxygen concentration condition. Therefore, the nitrogen compound film 6 can be formed even when the source gas is not supplied from the outside as in the apparatus 9 of FIGS. 4 (a) and 4 (b). For example, the system may be closed to form a film. It should be noted that the specific reaction conditions such as V when no source gas is supplied from the outside, the concentration of the source gas, and the composition of the source gas are arbitrary as long as the effects of the present invention are not significantly impaired.
  • the formed nitrogen compound film 6 may be etched. This etching is performed for the purpose of connecting voltage application wires to the electrodes 2 and 3 under the nitrogen compound film 6 or for the purpose of patterning.
  • etching known ones such as wet etching and reactive ion etching (RIE) can be arbitrarily used.
  • RIE reactive ion etching
  • a well-known thing can be arbitrarily used for the etchant in the case of wet etching, and the etchant of RIE.
  • the method for manufacturing a channel for an n-type transistor of the present invention and the method for manufacturing an n-type transistor of the present invention
  • a new n-type transistor channel using a structure as a channel can be obtained more easily than before, and a new n-type transistor using a nanotube-like structure as a channel can be obtained more easily than before. Can do.
  • the above method according to the present invention is compared with the conventional technique in which a protective film is provided after doping or desorption of oxygen, thereby obtaining an n-type channel. If used, it is simply a nitrogen compound film without performing operations such as doping and desorption of oxygen.
  • n-type channel 5 formed of a nanotube-like structure can be obtained. That is, the n-type transistor channel 5 and the n-type transistor 1 using the nanotube-like structure as the channel can be obtained with fewer steps than in the past. Therefore, according to the above method according to the present invention, the mass productivity of the n-type transistor 1 and the n-type channel 5 can be improved.
  • the interfacial force oxygen of the p-type channel or the p-type channel, the source electrode 2 and the drain electrode 3 is desorbed, It is inferred that the semiconductor characteristics of p-type channel 5 'have changed to n-type.
  • the above-described change in semiconductor characteristics may involve doping with a source gas.
  • a source gas For example, when ammonia is used as the source gas, it is assumed that the p-type channel is doped with electrons, which changes the semiconductor characteristics of the p-type channel to n-type.
  • the plasma or the like used in the conventional method for forming a protective film damages the nanotube-like structure constituting the channel.
  • the nanotube-like structure is damaged.
  • a protective film nitrogen compound film
  • the n-type channel 5 of the nanotube-like structure manufactured by the above-described method according to the present invention and the transistor 1 using the n-type channel 5 have a high probability of being an n-type semiconductor that is stable in the atmosphere. Show properties. Therefore, the n-type channel 5 and the transistor 1 using the n-type channel 5 can be manufactured with high yield.
  • n-type semiconducting characteristics that are stable in the atmosphere with high probability are usually 50% of the channels that showed p-type semiconducting characteristics before the formation of the nitrogen compound film 6 As mentioned above, it means that after the formation of the nitrogen compound film 6, the n-type semiconductor-like characteristics are exhibited, preferably 70% or more, more preferably 90% or more. There is no upper limit, but ideally 100%.
  • the channel 5 ' is changed to n-type by the nitrogen compound film formation step, and the surface is covered with the nitrogen compound film 6, so that it is protected from oxygen in the atmosphere.
  • the n-type channel 5 is protected from oxygen in the atmosphere and exhibits stable n-type semiconductor characteristics. Therefore, the transistor 1 using the n-type channel 5 also stably exhibits n-type semiconductor characteristics.
  • a high-quality protective film can be easily obtained. That is, conventionally, silicon oxide, aluminum oxide, titanium oxide, zirconium oxide, hafnium oxide and the like containing oxygen at a predetermined value or more have been used as a channel protective film. Among these, silicon oxide has a low dielectric constant of about 3.9, and there is a risk of damaging the n-type channel 5 during film formation. In addition, acid-aluminum, acid-zirconium, acid-hafnium, etc. required a large cost to form a good quality protective film without damaging the n-type channel 5.
  • titanium oxide is usually produced as a natural oxide film by leaving the Ti film in the atmosphere, so there is a risk of increased leakage current when used in a transistor, and stable film formation. There was a risk that the performance would be insufficient.
  • a good quality protective film for protecting the channel 5 or a good quality for insulating the channel 5, the source electrode 2 and the drain electrode 3 from the gate electrode 4 As the insulating film, the nitrogen compound film 6 can be easily formed.
  • the method for manufacturing an n-type transistor channel of the present invention As described above, according to the method for manufacturing an n-type transistor channel of the present invention, a nanotube-like structure exhibiting n-type semiconductor characteristics can be obtained. Therefore, the method for manufacturing a channel for an n-type transistor of the present invention can also be used as a method for manufacturing a nanotube structure exhibiting n-type semiconductor characteristics.
  • the n-type transistor of the present invention can be used as a transistor sensor used as a chemical sensor or a biosensor.
  • the n-type transistor sensor of the present invention using the n-type transistor of the present invention includes a source electrode, a drain electrode, an n-type channel provided between the source electrode and the drain electrode, and an n-type channel. And a nitrogen compound film according to the present invention formed directly on the substrate.
  • the specific configuration of the n-type transistor sensor of the present invention is not limited, and any known configuration can be arbitrarily applied as a transistor sensor.
  • a specific substance 14 that selectively interacts with a substance to be detected (detection target) 13 is fixed to the gate electrode (for example, top gate) 4 of the n-type transistor 1 of the present embodiment.
  • the n-type transistor sensor 15 of the present embodiment can be configured.
  • a liquid reservoir 16 is provided so that the sample liquid can be brought into contact with the gate electrode 4, and the sample liquid in the liquid reservoir 16 is brought into contact with the gate electrode 4.
  • the substance 13 to be detected interacts with the specific substance 14 immobilized on the gate electrode 4, the potential applied to the gate electrode 4 changes due to the change in the surface charge on the gate electrode 4.
  • the drain current flowing through 5 changes. Therefore, the substance 13 to be detected is detected by reading the change of the drain current caused by the potential change of the gate electrode 4 from the source electrode 2 or the drain electrode 3 by a reading unit (detection unit) such as an ammeter. can do.
  • FIG. 5 is a cross-sectional view schematically showing the configuration of an embodiment of the n-type transistor sensor of the present invention. Reference numerals representing substantially the same as those in FIGS. The following will be used.
  • n-type transistor sensor using the source electrode 2, the drain electrode 3, the n-type channel 5 and the nitrogen compound film 6 without providing the gate electrode 4.
  • Nitro When silicon nitride is used as the elemental compound, the silicon nitride film becomes a pH sensitive film, so if the gate electrode 4 is not installed in the configuration of FIG. 5, the n-type transistor 1 of this embodiment is used.
  • a pH sensor can be configured.
  • this configuration can be the same as that of a chemical sensor using an existing ion-sensitive field effect transistor (ISFET) manufactured by a silicon field effect transistor.
  • ISFET existing ion-sensitive field effect transistor
  • a method for fixing or measuring a sensitive film As a method for fixing or measuring a sensitive film, a method known as ISFET can be arbitrarily used. Similarly to the case described with reference to FIG. 5, even when the gate electrode 4 is provided as the top gate, a similar sensor can be obtained by fixing a sensitive film corresponding to the detection substance on the gate electrode 4. Can be configured.
  • the n-type transistors may be integrated and used.
  • a nano tube manufactured by the above-described method for manufacturing a channel for an n-type transistor is used. It is also possible to use the tube-like structure for purposes other than transistors.
  • n-type transistor can be combined with a p-type transistor to produce a complementary circuit.
  • FIGS. 6 (a) to 6 (d) are schematic cross-sectional views for explaining a manufacturing process of a nanotube transistor using a carbon nanotube as a channel in Example 1.
  • FIG. 6 (a) shows the state immediately after the catalyst patterning for channel formation
  • FIG. 6 (b) shows the state immediately after the formation of the carbon nanotube
  • FIG. 6 (c) shows the state immediately after the formation of the source electrode and the drain electrode.
  • FIG. 6 (d) shows the state immediately after the back gate is formed.
  • an element in the middle of the production of the n-type transistor of the present invention is appropriately referred to as a “sample”.
  • FIGS. 6 (a) to 6 (d) the same reference numerals as those in FIGS. 1 to 5 are used as the reference numerals that are substantially the same as those in FIGS. In the following description, the reference numerals are shown in “[]”.
  • Photolithography was performed as follows. First, hexamethyldisilazane is spin-coated on a silicon oxide insulating film [17] for 10 seconds at 500 rpm and 30 seconds at 4000 rpm, and a photoresist (manufactured by Shipley Far East Co., Ltd.) is formed thereon. microposit S1818) was spin-coated under the same conditions.
  • the substrate [7] was placed on a hot plate and beta (heated) at 90 ° C for 1 minute. After beta, the substrate [7] coated with the above photoresist was immersed in monochrome benzene for 5 minutes, dried with nitrogen blow, placed in an oven, and betaed at 85 ° C for 5 minutes. After beta, the catalyst pattern was exposed using an aligner (exposure machine), developed for 3 minutes in developer ⁇ AZ38MIF developer (2. 38%) ⁇ from Clariant, then rinsed with running water for 3 minutes, and then blown with nitrogen. Dried.
  • an aligner exposure machine
  • a sample with catalyst [8] was prepared ⁇ 6 (a) ⁇ .
  • a photoresist was patterned by the photolithography method described above. After patterning, films were formed in a thickness of 20 nm and 20 Onm, respectively, in the order of chromium and gold by EB vacuum deposition. Next, the photoresist is lifted off while the sample is immersed in boiling acetone, and the sample is washed for 3 minutes each in the order of acetone, ethanol and running water, dried by nitrogen blowing, and the source electrode [2] and drain electrode [3] ⁇ Fig. 6 (c) ⁇ .
  • the shortest distance between the source electrode [2] and the drain electrode [3] was 4 m.
  • V ⁇ ⁇ ⁇ the source electrode [2] and the drain electrode [3] are each drawn from the channel [5 ′] of the carbon nanotube, and are respectively contact pads. have.
  • the contact pad is a large square electrode (pad) for contacting the probe at the tip of the electrode wiring.
  • the silicon oxide insulating film [17] on the back surface of the substrate [7] was removed by dry etching using a reactive ion etching (RIE) apparatus.
  • the etchant used was hexafluorosulfur yellow gas, and etching was performed for 6 minutes in plasma with an RF output of 100 W.
  • the back gate [4 '] is formed in a thickness of 10 nm and lOO nm respectively in the order of titanium and gold by EB vacuum evaporation. Produced.
  • the temporary protective film formed on the surface of the substrate [7] was washed and removed for 3 minutes each in the order of boiled acetone, acetone, ethanol and running water, and dried by nitrogen blowing ⁇ Fig. 6 (d) ⁇ .
  • FIG. 7 schematically shows the main configuration of the apparatus [9] used for forming the silicon nitride protective film (nitrogen compound film) [6].
  • the same reference numerals as those in FIGS. 1 to 6 are used as the symbols representing substantially the same as those in FIGS. 1 to 6.
  • film formation of silicon nitride which is a nitrogen compound, was performed using a thermal CVD method with a sample placed in a quartz furnace [10]. Sample rotates with resistance heater [11] It was installed on the stage [18]. Deposition 20mLZmin three volumes 0/0 monosilane gas diluted with argon gas (raw gas), 1000MLZmin ammonia gas (raw material gas), and, while passing nitrogen gas (raw material gas, an inert gas) at 3000MLZmin, large This was carried out while rotating the stage at 800 ° C for 5 minutes under atmospheric pressure. The temperature was raised and lowered while flowing nitrogen gas at 3000 mLZmin. The film thickness of the resulting silicon nitride protective film [6] (see FIG. 8) was 200 nm.
  • contact holes were patterned with photoresist on the surface of the silicon nitride protective film [6]. Specifically, a photoresist was spin-coated on the surface of the silicon nitride protective film [6], and then the portion of the resist to be a hole was removed by patterning. After that, the photoresist was beta in an oven at 110 ° C for 30 minutes.
  • the protective film [6] of silicon nitride on the source electrode [2] and the drain electrode [3] is etched using RIE, and contact contact A hole (not shown) was prepared.
  • FIG. 8 shows a schematic diagram of a knock gate type carbon nanotube transistor (n-type transistor) [1 ′] having a silicon nitride protective film [6] manufactured by the above steps.
  • n-type transistor n-type transistor
  • FIG. 8 shows a schematic diagram of a knock gate type carbon nanotube transistor (n-type transistor) [1 ′] having a silicon nitride protective film [6] manufactured by the above steps.
  • the same reference numerals as those in FIGS. 1 to 7 are used as the reference numerals representing substantially the same as those in FIGS.
  • the drain current I when applied while sweeping was measured.
  • the same carbon nanotube transistor was measured before and after the silicon nitride protective film [6] was formed and after the silicon nitride protective film [6] was formed and the contact hole was formed. Performed.
  • Figure 9 shows the drain current I before and after the silicon nitride protective film is formed.
  • the drain current I increases as the gate voltage V increases.
  • a p-type channel formed of carbon nanotubes which is one type of nanotube-like structure, can be made n-type to produce an n-type transistor such as a p-type transistor. It was confirmed that it was possible.
  • the carbon nanotube transistor [1 '] thus produced was left in the atmosphere (temperature 26 ° C, relative humidity 25%) for 1 week after the silicon nitride protective film [6] was formed, and then Similarly, when the electrical characteristics were evaluated, n-type semiconductor characteristics were retained. This shows that the silicon nitride protective film [6] formed in this example is very useful as a protective film for stabilizing the characteristics of the carbon nanotube transistor [1 ']. It was. It was also confirmed that the n-type transistor [1 ′] manufactured by the above method was stable in the atmosphere.
  • a top gate [4] was formed on the surface of the silicon nitride insulating film [6] immediately above the channel [5] of the carbon nanotube transistor [1 ′] by the following method.
  • the resist applied on the surface of the silicon nitride insulating film [6] was patterned in the same manner as in the photolithography method of [Example 1] above.
  • films were formed in a thickness of 10 nm and lOOnm, respectively, in the order of titanium and gold by EB vacuum deposition.
  • the sample was lifted off while immersing the sample in boiling acetone, and the sample was washed for 3 minutes each in the order of acetone, ethanol, and running water, and dried by nitrogen blowing to produce a top gate [4].
  • the top gate [4] like the source electrode [2] and drain electrode [3], has a structure drawn from the channel [5] and has a contact pad (not shown)! / Speak.
  • FIG. 10 shows a schematic cross-sectional view of a top gate type carbon nanotube transistor [] having a silicon nitride insulating film (gate insulating film) [6] manufactured by the above steps.
  • the same reference numerals as those in FIGS. 1 to 8 are used as the reference numerals that are substantially the same as those in FIGS. 1 to 8.
  • FIG. 11 shows the respective gate voltages V when the back gate [4 '] is used and when the top gate [4] is used.
  • Drain current I characteristics are shown.
  • the drain voltage V depends on which gate electrode [4], [4 ']
  • the gate voltage V is from 5V to 5V in 20mV steps.
  • n-type semiconductor characteristics were shown.
  • a P-type channel formed of carbon nanotubes which is one type of nanotube-like structure, can be made to be n-type, and an n-type transistor having a P-type transistor power can also be produced. confirmed
  • the insulating film [6] of silicon nitride had a thickness of 50 nm, but the leakage current between the top gate [4] and the source electrode [2] or the drain [3] was about 3 pA. It was small. From this, it was confirmed that the insulating film [6] of silicon nitride is very excellent as an insulating film.
  • the drain current I is exponentially plotted against the gate voltage V.
  • the slope of the line segment indicated by the broken line is measured as the slope of the weak inversion film region of the back gate
  • the slope of the line segment indicated by the solid line is measured as the slope of the weak inversion film region of the top gate.
  • the drain current I is changed by an order of magnitude in the weak inversion film region of this field effect transistor.
  • the gate voltage V required for this is defined as the subthreshold coefficient S, which
  • the subthreshold coefficient S decreases as the gate capacitance increases.
  • the threshold coefficient S is 450mVZdecade and the top gate is smaller than the back gate. Therefore, the transistor [1 ⁇ ] manufactured in the present embodiment has better switching characteristics when the top gate is used than when the back gate is used. This is probably because the silicon nitride insulating film [6] has a dielectric constant nearly 1.8 times larger and thinner than the oxide silicon insulating film [17] of the substrate [7]. Therefore, the silicon nitride insulating film [6] used in this example is excellent as the insulating film for the top gate [4]. It has been shown.
  • the substrate [7] is replaced with a silicon single crystal substrate [7] force having an oxide silicon insulating film [17], and the insulating alumina single crystal substrate is also replaced with “(5) Silicon nitride film”
  • the source gas was changed from 3% monosilane gas diluted with argon to 0.3% monosilane gas diluted with argon, and the flow rate of the source gas was changed from 20 mLZmin to 50 mLZ min.
  • a top-gate type silicon nitride insulating film (corresponding to the protective film of Example 1 and the insulating film of Example 2) [6] was changed to 37 nm, except that the film thickness was 37 nm.
  • a carbon nanotube transistor [1 g] was produced.
  • a resist is patterned using the same photolithography method as in [Example 1]. Then, a resist film [19] was formed on a portion other than the contact pad on the upper surface of the transistor [1 ⁇ ]. In this way, a hole [20] was formed on the contact pad of the top gate [4]. That is, a hole [20] is formed in a portion corresponding to the contact pad.
  • the photoresist was beta cured in an oven at 120 ° C. for 1 hour.
  • the transistor sensor [15 ′] fabricated in this way is shown in FIGS. FIG.
  • FIG. 12 is a schematic top view of the transistor sensor [15 ′]
  • FIG. 13 is a cross section of the transistor sensor [15 ′] of FIG.
  • FIG. 4 is an enlarged schematic cross-sectional view.
  • the same reference numerals as those in FIGS. 1 to 8 and 10 are used as the reference numerals that are substantially the same as those in FIGS.
  • FIG. 14 a detection device as shown in FIG. 14 was assembled. That is, a silicone well [21] is provided on the upper surface of the transistor sensor [15 '], and the surface of the top gate [4] passes through the contact hole [20] of the top gate [4]. Immerse in acid buffer (PB) did. Also, the voltage of the source electrode [2], drain electrode [3], and back gate [4 ′] was controlled using an Agilent 4156A semiconductor parameter analyzer [22].
  • the reference numerals representing substantially the same as those in FIGS. 1 to 8, 10, 10, 12 and 13 are the same as those in FIGS. 1 to 8, 10, 10, 12 and 13. The same thing shall be used.
  • Drain voltage V is 0. IV
  • back gate voltage V is OV
  • a top gate voltage V of a constant voltage of OV is applied to the top gate [4] via the PB in the well [21], and the drain current I as a function of time.
  • PSA porcine serum albumin
  • Figure 15 shows the change in drain current I over time when a PB solution of PSA was dropped onto allel [21].
  • the drain current I does not change even when PB is dropped.
  • the present invention can be widely used in any industrial field.
  • the present invention can be used in integrated circuits and the like, and also in analytical fields such as chemical sensors and biosensors.

Abstract

　本発明は、ナノチューブ状構造体をチャネルに用いたトランジスタにおいて、チャネルがｎ型の半導体的な特性を有する、従来とは異なる新たなｎ型トランジスタを提供することを課題とする。これを実現するため、ソース電極２と、ドレイン電極３と、ゲート電極４と、ソース電極２及びドレイン電極３の間に設けられたナノチューブ状構造体で形成されたｎ型のチャネル５と、を備えたトランジスタ１のチャネル５上に、窒素化合物の膜６を直接形成する。

Description

明 細 書
n型トランジスタ、 n型トランジスタセンサ及び n型トランジスタ用チャネルの 製造方法、並びに n型半導体的な特性を示すナノチューブ状構造体の製造方法 技術分野
[0001] 本発明は、ナノチューブ状構造体を n型のチャネルとして備えた n型トランジスタ及 び n型トランジスタセンサ、 n型トランジスタ用チャネルの製造方法、並びに n型半導体 的な特性を示すナノチューブ状構造体の製造方法に関する。
背景技術
[0002] トランジスタは、ゲートに入力される電圧信号を、ソース電極あるいはドレイン電極か ら出力される電流信号に変換する素子である。ソース電極とドレイン電極との間に電 圧を加えると、両者の間に形成されたチャネルに存在する荷電粒子がソース電極とド レイン電極との間を電界方向に沿って移動し、ソース電極あるいはドレイン電極から 電流信号として出力される。この際、出力される電流信号の強さは荷電粒子の密度 に比例する。したがって、絶縁体を介してチャネルの上方、側面、あるいは下方など に設置したゲートに電圧を加えると、チャネルに存在する荷電粒子の密度が変化す るため、これを利用して、ゲート電圧を変化させることにより電流信号を変化させること ができる。
[0003] また、近年、高密度集積回路 (LSI)等の更なる高集積ィ匕のために、ナノスケールの ナノチューブ状構造体を用いたトランジスタが注目されて 、る。ナノチューブ状構造 体の中でも特にカーボンナノチューブを用いた技術に注目すると、一般に、カーボン ナノチューブをチャネルに用いたトランジスタは、大気中では p型半導体的な特性を 示す。この p型半導体的な特性は、カーボンナノチューブ或いはカーボンナノチュー ブとソース電極又はドレイン電極との界面付近に吸着した酸素によるものと考えられ ている。詳しくは、前者は酸素によりカーボンナノチューブへホール (正孔）がドーピ ングされるため、また、後者はソース電極あるいはドレイン電極とカーボンナノチュー ブとのショットキーノ《リアが酸素の吸着により変調されるためと考えられている。
[0004] 将来的なデバイス応用を考える上で、大気中で安定した n型半導体的な特性を示 すカーボンナノチューブトランジスタを作製することが強く望まれている。そこで現在、 n型のカーボンナノチューブトランジスタを作製するための技術が種々提案されて!ヽ る。その例を挙げると、カリウムや有機分子などをカーボンナノチューブにドーピング する方法、有機固体電解質をソース電極、ドレイン電極及びカーボンナノチューブチ ャネル上にコーティングする方法、真空中や窒素雰囲気あるいは水素雰囲気中で 2 00°C以上の温度で熱処理を行なうことで酸素を脱離させ、その後、酸化シリコンや酸 化ジルコニウム等でキャップする方法などが挙げられる（非特許文献 1〜7)。
[0005] 非特許文献 1 : S. J. Wind, J. Appenzeller, R. Martel, V. Derycke and P. Avouris:Appl . Phys. Lett. 80 (2002)3817-3819.
非特許文献 2 : S. Heinze, J. Tersoff, R. Martel, V. DeryckeJ. Appenzeller and P. Av ouris:Phys. Rev. Lett. 89 (2002) 106801—1—4.
特許文献 3 : V. Derycke, R.Martel, J. Appenzeller and P. Avouris:Appl. Phys. Lett . 80(2002)2773-2775.
非特許文献 4 : J. Kong and H. Dai: J. Phys. Chem. B105(2001)2890- 2893 非特許文献 5 : C. Lu, Q. Fu, S. Huang and J. Lie: Nano Lett. 4 (2004) 623-627. 非特許文献 6 : A. Bachtold, P.Hadley, T. Nakanishi and C. Dekker: Science 294(200
1)1317-1320.
非特許文献 7 : A. Javey, H. Kim,M. Brink, Q. Wang, A. Ural, J. Guo, P. Mcintyre, P . Mceuen, M. Lundstrom and H. Dai: Nature Mater. 1 (2002) 241-246.
発明の開示
発明が解決しょうとする課題
[0006] し力しながら、非特許文献 1〜7に記載のような、従来のカーボンナノチューブをチ ャネルに用いた n型のトランジスタの性能は未だ十分ではなぐ更なる改良が望まれ ていた。例えば、カリウムをカーボンナノチューブにドーピングする場合、酸ィ匕シリコン 等へのカリウムによる汚染の虞がある。また、有機分子をドーピングしたカーボンナノ チューブは耐熱性が低下する場合があると考えられる。
さらに、有機電解質をカーボンナノチューブにコーティングした場合、固体電界質 は、耐熱性が低ぐトランジスタの耐熱性が十分でなくなる虞がある。 また、熱処理をして力もキャップする場合には、熱処理の手間がかかる。更に、酸ィ匕 シリコンを成膜する場合には、低温ィ匕のためにプラズマ化学気相堆積法 (p— CVD) を用いる場合が一般的である力 プラズマと酸素とによりカーボンナノチューブがダメ ージを受ける場合がある。
[0007] また、チャネルとして他のナノチューブ状構造体を用いた場合も、同様に n型のトラ ンジスタの'性會 は十分ではなかった。
本発明は上記の課題に鑑みて創案されたもので、ナノチューブ状構造体をチヤネ ルに用いたトランジスタにお 、て、従来とは異なる新たな n型トランジスタ及びそれを 用いた n型トランジスタセンサ、 n型トランジスタ用チャネルの製造方法、並びに n型半 導体的な特性を示すナノチューブ状構造体の製造方法を提供することを目的とする 課題を解決するための手段
[0008] 本発明の発明者らは上記課題に鑑みて鋭意検討した結果、 p型の半導体特性を示 すナノチューブ状構造体をチャネルに用いたトランジスタに、所定の条件下で窒素化 合物の膜を形成させることにより、 n型のトランジスタを得ることが可能であることを見 出し、本発明を完成させた。
[0009] 即ち、本発明の要旨は、ソース電極と、ドレイン電極と、ゲート電極と、該ソース電極 及び該ドレイン電極の間に設けられたナノチューブ状構造体で形成された n型のチヤ ネルと、該チャネル上に直接形成された窒素化合物の膜とを備えることを特徴とする
、 n型トランジスタに存する（請求項 1)。これにより、ナノチューブ状構造体をチャネル に用いた新たな n型トランジスタを得ることができる。
[0010] このとき、該窒素化合物の膜の酸素含有率が、 0原子％以上 10原子％以下である ことが好ましい (請求項 2)。
また、該窒素化合物の膜の水素含有率が、 5原子％以上 20原子％以下であること が好ましい (請求項 3)。
さらに、該窒素化合物の膜が、該チャネルの上部及び側部にのみ形成されている ことが好ましい (請求項 4)。
[0011] このとき、該ナノチューブ状構造体は、カーボンナノチューブであることが好ましい（ 請求項 5)。
また、該窒素化合物は、窒化シリコンであるであることが好ましい (請求項 6)。
さらに、該ゲート電極は、該窒素化合物の膜を介して該チャネル上に形成されたト ップゲートであることが好ま 、（請求項 7)。
[0012] さらに、本発明の別の要旨は、ソース電極と、ドレイン電極と、該ソース電極及び該 ドレイン電極の間に設けられたナノチューブ状構造体で形成された n型のチャネルと 、該チャネル上に直接形成された窒素化合物の膜とを備え、検出対象を該チャネル を流れる電流の変化として検知することを特徴とする、 n型トランジスタセンサに存す る（請求項 8)。これにより、ナノチューブ状構造体を n型チャネルとして用いた高感度 なトランジスタセンサを得ることができる。
[0013] 本発明の更に別の要旨は、 p型半導体的な特性を示すナノチューブ状構造体に、 前記ナノチューブ状構造体の温度 500°C以上 1600°C以下において、熱 CVD法に より、直接、窒素化合物の膜を形成する工程を有することを特徴とする、 n型トランジ スタ用チャネルの製造方法に存する（請求項 9)。これにより、ナノチューブ状構造体 をチャネルに用いた新たな n型トランジスタ用チャネルを、従来よりも簡単に得ること ができる。また、これにより、ナノチューブ状構造体をチャネルに用いた新たな n型トラ ンジスタも、従来よりも簡単に得ることができる。
[0014] 本発明の更に別の要旨は、 p型半導体的な特性を示すナノチューブ状構造体に、 前記ナノチューブ状構造体の温度 500°C以上 1600°C以下において、熱 CVD法に より、直接、窒素化合物の膜を形成する工程を有することを特徴とする、 n型半導体 的な特性を示すナノチューブ状構造体の製造方法に存する（請求項 13)。これにより 、 n型半導体的な特性を示すナノチューブ状構造体を、従来よりも容易に得ることが できる。
[0015] このとき、上記窒素化合物の膜の形成を、常圧において行なうことが好ましい（請求 項 10, 14)。
また、上記窒素化合物の膜の形成を、酸素濃度 1体積％以下の雰囲気中で行なう ことが好ましい (請求項 11, 15)。
さらに、上記窒素化合物の膜の形成を、還元性雰囲気中で行なうことが好ましい（ 請求項 12, 16)。
発明の効果
[0016] 本発明の n型トランジスタ並びに n型トランジスタ用チャネルの製造方法によれば、 従来とは異なる新たな n型トランジスタを得ることができる。
また、本発明の n型トランジスタセンサによれば、ナノチューブ状構造体を n型チヤ ネルとして用いた高感度なトランジスタセンサを得ることができる。
さらに、本発明の n型半導体的な特性を示すナノチューブ状構造体の製造方法に よれば、 n型半導体的な特性を示すナノチューブ状構造体を、従来よりも容易に得る ことができる。
図面の簡単な説明
[0017] [図 1]本発明の一実施形態としての n型トランジスタの概要を模式的に表わす断面図 である。
[図 2]本発明の一実施形態としての n型トランジスタの製造方法について示すもので、 図 2 (a)及び図 2 (b)はそれぞれカーボンナノチューブを用いたチャネルの作製方法 の各工程における操作を説明するための模式的な断面図である。
[図 3]本実施形態の n型トランジスタの製造方法を説明するため、ソース電極及びドレ イン電極の形成時の様子を説明するための模式的な断面図である。
[図 4]本発明の一実施形態としての n型トランジスタ用チャネルの製造方法について 説明するもので、図 4 (a)及び図 4 (b)はそれぞれ、熱 CVD法により窒素化合物膜の 形成を行なう場合に用いる装置の一例として大気圧型熱 CVD装置を用い、窒素化 合物膜を形成する場合の様子を説明する模式的な概略図である。
[図 5]本発明の一実施形態としての n型トランジスタセンサの構成を模式的に示す断 面図である。
[図 6]本発明の実施例 1について説明するもので、図 6 (a)〜図 6 (d)はいずれも、チ ャネルにカーボンナノチューブを用いたナノチューブトランジスタの作製工程につい て説明する模式的な断面図である。
[図 7]本発明の実施例 1について説明するもので、窒化シリコンの保護膜 (窒素化合 物膜)の形成に用いた装置の要部構成を模式的に示す図である。 圆 8]本発明の実施例 1で製造した、窒化シリコンの保護膜を有するバックゲート型力 一ボンナノチューブトランジスタの模式的な概略図である。
圆 9]本発明の実施例 1において、窒化シリコンの保護膜を成膜する前後におけるド レイン電流 I ゲート電圧 V 特性について示すグラフである。
DS GS
圆 10]本発明の実施例 2で製造した、窒化シリコンの保護膜 (ゲート絶縁膜)を有する トップゲート型のカーボンナノチューブトランジスタの断面の模式的な概略図である。
[図 11]本発明の実施例 2において、ノックゲートを用いた場合、及び、トップゲートを 用いた場合それぞれのゲート電圧 ドレイン電流特性を示すグラフである。
[図 12]本発明の実施例 3で製造したトランジスタセンサの模式的な上面図である。
[図 13]本発明の実施例 3で製造したトランジスタについて説明するもので、図 12のト ランジスタセンサを A— A面で切った断面について、そのチャネル近傍を拡大して模 式的に示す断面図である。
圆 14]本発明の実施例 3で用いた検出装置の概要を模式的に示す図である。
[図 15]本発明の実施例 3にお 、て、ブタ血清アルブミンの溶液をゥエルに滴下した時 のドレイン電流の時間変化を示すグラフである。
符号の説明
1, 1' , 1,, n型トランジスタ
2 ソース電極
3 ドレイン電極
4, 4' ゲート電極
5 チャネル (ナノチューブ状構造体， n型チャネル）
5' チャネル (ナノチューブ状構造体， p型チャネル）
6 窒素化合物の膜
7 基板
8 触媒
9 熱 CVD装置
10 炉 (石英炉）
11 ヒータ 12 素子
13 検出すべき物質 (検出対象）
14 特定物質
15, 15' n型トランジスタセンサ
16 液溜め
17 絶縁膜
18 ステージ
19 レジスト膜
20 ホール
21 ウエノレ
22 半導体パラメータアナライザ
23 銀 Z塩化銀参照電極
発明を実施するための最良の形態
[0019] 以下、本発明について実施の形態を示して説明するが、本発明は以下の実施の形 態に限定されるものではなぐ本発明の要旨を逸脱しない範囲において任意に組み 合わせて実施することができる。
[0020] [I. n型トランジスタ]
図 1は、本発明の n型トランジスタの一実施形態について、その概要を模式的に表 わす断面図である。
図 1に示すように、本実施形態の n型トランジスタ 1は、ソース電極 2と、ドレイン電極 3と、ゲート電極 4と、ナノチューブ状構造体で形成された n型の半導体的特性を示す チャネル（以下適宜、「n型チャネル」と 、う） 5と、 n型チャネル 5上に直接形成された 窒素化合物の膜 (以下適宜、「窒素化合物膜」という） 6とを備える。また、通常、これ らは基板 7に設けられる。
[0021] (1.基板）
基板 7は、絶縁性を有する基板であれば任意の素材で形成された基板を用いること ができるが、通常は、絶縁性基板、又は、絶縁された半導体基板を用いる。なお、本 明細書において絶縁性という場合には、特に断らない限り電気絶縁性のことを指し、 絶縁体という場合には、特に断らない限り電気絶縁体の事を指す。
[0022] 絶縁性基板は、絶縁体で形成された基板である。絶縁性基板を形成する絶縁体の 具体例としては、酸ィ匕シリコン、窒化シリコン、酸ィ匕アルミニウム、酸化チタン、弗化力 ルシゥム、アクリル榭脂、ポリイミド、テフロン (登録商標)等が挙げられる。なお、絶縁 体は 1種を単独で用いても良ぐ 2種以上を任意の組み合わせ及び比率で併用して も良い。
また、半導体基板は、半導体で形成された基板である。半導体基板を形成する半 導体の具体例としては、シリコン、ガリウム砒素、窒化ガリウム、酸化亜鉛、インジウム 燐、炭化シリコン等が挙げられる。なお、半導体は 1種を単独で用いても良ぐ 2種以 上を任意の組み合わせ及び比率で併用しても良 、。
[0023] さら〖こ、半導体基板を絶縁する方法は任意であるが、通常は、絶縁体で被覆して絶 縁することが望ましい。半導体基板の上に絶縁膜を形成して絶縁する場合、被覆に 用いる絶縁体の具体例としては、上記の絶縁性基板を形成する絶縁体と同様のもの が挙げられる。
また、基板 7として絶縁した半導体基板を用いる場合には、この半導体基板は、ゲ ート電極 (バックゲート）としても機能させることも可能である。ただし、絶縁した半導体 基板をゲート電極に用いる場合、その基板 7は電気抵抗が小さいことが望ましぐ例 えば、高濃度にドナーあるいはァクセプタが添加され、抵抗率が低く金属的伝導性を 示す半導体を用いた半導体基板が望まし 、。
さらに、基板 7の形状は任意であるが、通常は平板状に形成する。また、その寸法 についても特に制限は無いが、基板 7の機械的強度を保っため 100 m以上である ことが好ましい。なお、図 1では絶縁性基板を基板 1として用いる例を示している。
[0024] (2.ソース電極、ドレイン電極）
ソース電極 2は、本実施形態の n型トランジスタ 1のキャリアを供給できる電極であれ ば他に制限は無い。また、ドレイン電極 3は、本実施形態の n型トランジスタ 1のキヤリ ァを受け取ることができる電極であれば、他に制限は無い。よって、ソース電極 2及び ドレイン電極 3は公知のものを任意に用いることができる。ただし、本実施形態の n型 トランジスタ 1を、後述する本発明の n型トランジスタ用チャネルの製造方法を用 ヽ、 窒素化合物膜形成工程を経て製造する場合には、当該製造方法での窒素化合物 膜 6の形成時の温度条件よりも高 、耐熱性を備えるようにすることが好ま 、。また、 ソース電極 2及びドレイン電極 3は、通常、同一の基板 7上に設けられる。
[0025] また、ソース電極 2及びドレイン電極 3はそれぞれ任意の導体で形成することができ 、具体例としては、金、白金、チタン、クロム、炭素、炭化チタン、タングステン、モリブ デン、クロムケィ化タングステン、窒化タングステン、多結晶シリコンなどが挙げられる 。また、ソース電極 2、ドレイン電極 3を形成する導体は、 1種を単独で用いても良ぐ 2 種以上を任意の組み合わせ及び比率で併用しても良!ヽ。
さらに、ソース電極 2及びドレイン電極 3の寸法、形状、形成方法も任意である。ただ し、本実施形態の n型トランジスタ 1の性能を向上させるためには、先端 (チャネルに 接続された部分)の形状が急峻な形状であることが望ま 、。
[0026] (3.ゲート電極）
ゲート電極 4は、本実施形態の n型トランジスタ 1の n型チャネル 5にゲート電圧を印 加することができ、ソース電極 2、ドレイン電極 3及び n型チャネル 5と電気的に絶縁さ れているものであれば他に制限は無ぐ本発明の効果を著しく損なわない限り任意の ものを用いることができる。
したがって、ゲート電極 4を構成する導体は任意であり、例えば、金、白金、チタン、 炭化チタン、タングステン、ケィ化タングステン、窒化タングステン、アルミニウム、モリ ブデン、クロム、多結晶シリコンなどで形成することができる。なお、ゲート電極 4の材 料である導体は 1種を単独で用いてもよぐ 2種以上を任意の組み合わせ及び比率 で併用しても良い。
[0027] また、ゲート電極 4の形状も任意である。
さらに、ゲート電極 4を形成する位置も任意である。ただし、通常は、ゲート電極 4は 、対応するソース電極 2及びドレイン電極 3が設置された基板 7に対し、 n型チャネル 5 と反対の面に固定されたゲート電極 4であるバックゲート、 n型チャネル 5と同一の面 で n型チャネル 5の近傍に形成されたゲート電極 7であるサイドゲート、並びに、窒素 化合物膜 6を介して n型チャネル 5上に形成されたトップゲートのいずれかとして形成 される。 [0028] なかでも、ゲート電極 4はトップゲートとして形成することが好ましい。ナノチューブ状 構造体を n型チャネル 5として用いた n型トランジスタは、製造プロセスが容易であるこ とから、通常は、ゲート電極 4として基板 7裏面力もゲート電圧を印加するノ ックゲート 型が主流である。しかし、ノ ックゲート型では、同一基板 7上に 2以上の n型トランジス タ 1を形成した場合に基板 7上の全ての n型トランジスタに同時にゲート電圧を印加し てしまう。このことから、将来的な集積化等を考える上では、 n型トランジスタ 1の n型チ ャネル 5の一つ一つに電圧を印加できるトップゲート型の n型トランジスタが望まれる ためである。
[0029] また、本実施形態の n型トランジスタ 1にお 、ては、ゲート電極 4をトップゲートとして 形成することにより、本実施形態の n型トランジスタ 1をセンサに用いた場合のセンシ ング能力を向上させることができる点からも、ゲート電極 4はトップゲートとして形成す ることが好ましい。なお、上記のセンシング能力の向上は、絶縁膜を薄くし、また、絶 縁膜として高誘電率の膜を用いることによって、相互コンダクタンス (ゲート電圧に対 するドレイン電流の変化率）が向上し、ゲート絶縁膜表面での電荷密度による電位の 変化を高感度に検出できるようになったために得られるものと推察される。図 1にお ヽ ても、ゲート電極 4はトップゲートとして構成されているものとする。
[0030] ただし、本実施形態の n型トランジスタ 1を、例えばイオン感応性電界効果トランジス タ (ISFET)などのセンサとして用いる場合は、通常、 n型トランジスタ 1にはゲート電 極 4を設けず絶縁膜 (例えば、窒素化合物膜 6など）に検体液を直接接触させ、参照 電極（図示省略)を用いて検体液を介して n型チャネル 5に電圧を印加するようにする 。金属のように自由電子密度が大きいもので形成した部材 (ここでは、ゲート電極 4) が検体に接触すると、センシング能力を十分に発揮できなくなる虞があるためである
[0031] また、ゲート電極 4の形成は、窒素化合物膜 6を形成する前後のどちらで行なっても よいが、ゲート電極 4をトップゲート又はバックゲートとして形成する場合、通常は、 n 型チャネル 5及び窒素化合物膜 6の形成後にゲート電極形成を行なうことが好ましい 。一方、ゲート電極 4をサイドゲートとして形成する場合、通常は、チャネル (p型、 n型 とも含む） 5及び窒素化合物膜 6の形成前にゲート電極形成を行なうことが好ましい。 これらは、ゲート電極 4の形成を簡単に行なうためである。
[0032] さらに、ゲート電極 4の寸法および形状は任意である。ただし、ゲート電極 4はできる だけ n型チャネル 5に近 、位置に設置することが好まし!/、。
また、ゲート電極 4は、 1個のみを単独で設けても良ぐ 2個以上設けてもよい。した がって、例えばゲート電極 4として、トップゲート、サイドゲート及びバックゲートのうち の 2個以上を組み合わせて用いることも可能である。
さらに、ゲート電極 4の形成方法も任意であるが、通常は、フォトリソグラフィ一法を 用いてパター-ングすることにより形成する。
[0033] (4. n型チャネル）
一般に、トランジスタにおいて、チャネルは、ソース電極 2及びドレイン電極 3の間に 設けられ、ソース電極 2及びドレイン電極 3の間の電流の通路となりうるようにものであ る。本実施形態の n型トランジスタ 1においては、 n型チャネル 5として、その半導体特 性が n型を示すナノチューブ状構造体を用いる。ここで、ナノチューブ状構造体とは、 ナノスケールのチューブ状の構造体のことを言い、通常、その長手方向に直交する 断面の直径が 0. 4nm以上 50nm以下のものをいう。
[0034] ナノチューブ状構造体は電荷輸送体として用いることができ、直径が数ナノメートル の一次元量子細線構造を有するため、これを n型トランジスタ 1の n型チャネル 5に用 いた場合には、従来のトランジスタに比べてそのゲート容量が著しく低減する。したが つて、後述する本発明の n型トランジスタセンサなどのセンサに本実施形態の n型トラ ンジスタ 1を適用した場合、特定物質及び検出対象物質の間の相互作用により生じ るゲート電圧の変化は極めて大きくなり、 n型チャネル 5に存在する荷電粒子の密度 の変化は著しく大きくなる。
[0035] ナノチューブ状構造体の具体例としては、カーボンナノチューブ、ボロンナイトライド ナノチューブ、チタ-アナノチューブ等が挙げられる。従来の技術では、半導体微細 加工技術を用いても、 lOnm級のチャネルの形成は困難であった力 これらのナノチ ユーブ状構造体を用いることにより、従来よりも微細な n型チャネル 5を形成することが できる。
また、ナノチューブ状構造体の具体的な形状に特に制限は無いが、例えば、構造 体の長手方向の長さと、これに垂直な方向のうち最も長い一方向の長さとの比が 10 以上 10000以下の範囲にある形状が挙げられる。また、ロッド状（断面形状が略円形
)、リボン状 (断面形状が扁平な略方形)等の各形状を含む。
[0036] さらに、 n型チャネル 5は、室温においてソース電極 2及びドレイン電極 3の間に弛ん だ状態で設けられていることが好ましい。これにより、温度変化によって n型チャネル 5が破損する可能性を小さくすることができる。
また、 n型チャネル 5の数は任意であり、 1本でも、 2本以上であってもよい。さらに、 n型チャネル 5と組み合わせて、 p型チャネルも用いるようにしても良!、。
[0037] また、本実施形態の n型トランジスタ 1にお ヽては、 n型チャネル 5は n型の半導体的 特性を示す。ここで、チャネル 5が n型の半導体的特性を示すということは、室温大気 中でゲート電圧を 5Vから + 5Vまでスイープさせながら印加し、ソース電極 2とドレ イン電極 3と間にドレイン電圧を 0. IV印加した時にチャネル 5に流れるドレイン電流 がゲート電圧の増加に伴い増加するか減少するかの判定を行なうことにより確認する ことができる。具体的には、上記操作の結果、ドレイン電流が増加すれば n型の半導 体的特性、減少すれば p型の半導体的特性を当該チャネル 5が示して ヽるものと確 認できる。
[0038] n型の半導体的特性を示す n型チャネル 5を備えることにより、本実施形態の n型トラ ンジスタ 1は、 p型の半導体特性を示すチャネルを用いた p型トランジスタと組み合わ せて相補型回路を作製できる。この相補型回路はエネルギー効率がよぐ低消費電 力で集積ィ匕には欠かせない回路である。また、 p—n接合 (ダイオード)を作製すること ちでさるようになる。
[0039] ところで、一般に、チャネル（n型チャネル 5を含む）の構成によって、トランジスタは 電界効果トランジスタ (FET)と単一電子トランジスタ（SET)とに分けられる。両者の 違いは、チャネルが量子ドット構造を有しているかに応じて区別され、チャネルが量 子ドット構造を有して 、な 、トランジスタは電界効果トランジスタとなり、チャネルが量 子ドット構造を有しているトランジスタは単一電子トランジスタとなる。したがって、 n型 チャネル 5を形成する場合には、本実施形態の n型トランジスタ 1を電界効果トランジ スタと単一電子トランジスタとの ヽずれにするかに応じて、形成する n型チャネル 5を 選択することが好ましい。
[0040] 以下、電界効果トランジスタのチャネル（以下適宜、「FETチャネル」と 、う）と、単一 電子トランジスタのチャネル（以下適宜、「SETチャネル」という）とについて、それぞ れ説明する。なお、 FETチャネルと SETチャネルとを区別しないで指す場合、単に「 チャネル」という。また、上述のように電界効果トランジスタと単一電子トランジスタとは チャネルによって区別することができるため、 FETチャネルを有するトランジスタは電 界効果トランジスタであり、 SETチャネルを有するトランジスタは単一電子トランジスタ と認識すべきである。
[0041] FETチャネルは、電界効果トランジスタにおいて、電流の通路として機能することに なる。
なお、ナノチューブ状構造体は、そのカイラリティに応じて半導体的な電気的性質 及び金属的な電気的性質の両方を示すが、本実施形態の n型トランジスタの n型チヤ ネルを FETチャネルにする場合、ナノチューブ状構造体は、その電気的性質として 半導体的性質を有することがより望ましい。なお、ナノチューブ状構造体が金属的か 半導体的かを確認する手法の例としては、ラマン分光法でカーボンナノチューブの力 イラリティを決定することにより確認する手法や、走査トンネル顕微鏡 (STM)分光法 を用いてカーボンナノチューブの電子状態密度を測定することにより確認する手法が 挙げられる。
[0042] 一方、 SETチャネルも FETチャネルと同様、単一電子トランジスタにおいて電流の 通路として機能することになる。
ただし、 FETチャネルと異なり、 SETチャネルは量子ドット構造を有する。したがつ て、 SETチャネルは量子ドット構造を有する物質で形成することになる。このため、ナ ノチューブ状構造体の中でも、量子ドット構造を有するナノチューブ状構造体で SET チャネルを形成する。その具体例を挙げると、欠陥を導入したカーボンナノチューブ を SETチャネルとして用いることができる。詳しくは、欠陥と欠陥との間に通常 0. In m以上 50nm以下の量子ドット構造を有するカーボンナノチューブを SETチャネルと して用いることができる。
[0043] 前記の量子ドット構造を有するカーボンナノチューブに制限は無ぐ本発明の効果 を著しく損なわない限り任意のものを用いることができるが、例えば、欠陥を有さない カーボンナノチューブに、水素、酸素、アルゴンなどの雰囲気ガス中での加熱、ある いは酸溶液等中での煮沸などの化学的処理を施すことによって欠陥を導入して作製 したものなどを用いることができる。
[0044] ナノチューブ状構造体に欠陥を導入することにより、ナノチューブ状構造体内に、 欠陥と欠陥との間に領域が数ナノメートルの大きさを有する量子ドット構造が形成さ れ、さらにゲート容量は低減する。量子ドット構造を有するナノチューブ状構造体に おいては、量子ドット構造内への電子の流入が制限されるクーロンブロッケイド現象 が生じるため、そのようなナノチューブ状構造を n型チャネルに用いれば単一電子トラ ンジスタが実現される。
[0045] また、 SETチャネルが FETチャネルと異なるもう一つの点としては、ナノチューブ状 構造体を SETチャネルとして用いる場合、それらは電気的特性として金属的性質を 有することが好ましい。なお、ナノチューブ状構造体が金属的か半導体的かを確認 する手法の例としては、 FETチャネルの説明にお 、て上述したものと同様の手法を 用!/、ることができる。
[0046] (5.窒素化合物膜）
窒素化合物膜 6は、 n型チャネル 5上に直接形成された窒素化合物の膜である。 窒素化合物膜 6を形成する窒素化合物は窒素を含有する絶縁性の化合物であれ ば他に制限は無ぐ本発明の効果を著しく損なわない限り任意であるが、例えば、窒 化ボロン、窒化アルミニウム、窒化シリコンを用いることができる。なかでも、窒化シリコ ンが好ましい。なお、窒素化合物は 1種を単独で用いても良い、 2種以上を任意の組 み合わせ及び比率で併用しても良 、。
[0047] さらに、窒素化合物膜 6は、 n型トランジスタ 1の高性能化の観点力もは、可能な限り 比誘電率が高い材料で形成されることが好ましい。具体的には、比誘電率が通常 3 以上、好ましくは 7以上であることが望ましい。これにより、窒素化合物膜 6を絶縁層と して機能させることが可能となる。
[0048] また、窒素化合物膜 6の厚みに特に制限は無ぐ本発明の効果を著しく損なわない 限り任意である。ただし、窒素化合物膜 6は、 n型トランジスタ 1の高性能化のために は、チャネル上の窒素化合物膜は、リーク電流が問題にならない範囲でなるべく薄く 形成することが望ましい。ただし、あまり薄すぎるとトンネル電流等によるリーク電流が 著しく増大する虞があるので、通常 0. 5nm以上、好ましくは lnm以上、より好ましく は 2nm以上とすることが望まし 、。
[0049] さらに、窒素化合物膜 6は、他の膜を介さずに直接 n型チャネル 5表面に形成される ようにする。この際、 n型チャネル 5表面の少なくとも一部に直接形成することができれ ばよい。ただし、 n型チャネル 5表面全体に直接、窒素化合物膜 6を形成することがよ り好ましい。これにより、 n型チャネル 5を酸素カゝら保護され安定した n型のチャネルに することができる。
し力しながら、後述する窒素化合物膜形成工程を行なうことよって窒素化合物膜 6 を形成する場合、形成される窒素化合物膜 6は、通常、 n型チャネル 6の上部及び側 部にのみ形成され、その下部には形成されない。これは、熱 CVD法 (熱化学気相堆 積法）により窒素化合物膜を形成すると、窒素化合物を堆積させることで窒素化合物 膜 6の形成を行なうことになるので、 n型チャネル 5に遮られることで n型チャネル 5の 下部には窒素化合物が堆積しなくなっているためである。このような場合でも、窒素 化合物膜 6は n型チャネル 5を酸素から保護することができ、 n型チャネル 5の半導体 的な特性を n型に保つことが可能である。
また、窒素化合物膜 6は、ソース電極 2やドレイン電極 3の絶縁膜として、これらの両 電極の表面の一部又は全部にも形成するようにしてもよ!、。
[0050] また、窒素化合物膜 6には、窒素化合物以外の成分が含有されていても良い。これ らの他の成分としては、例えば、炭素、水素、アンモニア、塩素、酸素、アルゴン、ヘリ ゥムなどが挙げられる。これらが窒素化合物膜 6に含有されていることにより、窒素化 合物膜 6の誘電率の制御が可能となるという利点がある。ただし、窒素化合物膜 6は 主に窒素化合物により形成されていることが好ましぐ具体的には、窒素化合物膜 6 の通常 50原子％以上、好ましくは 80原子％以上、より好ましくは 90原子％以上が窒 素化合物により形成されるようにすることが望ましい。なお、上限は任意であるが、理 論的には 100原子％以下である。
[0051] 特に、窒素化合物膜 6は、その酸素含有率は、通常 10原子％以下、好ましくは 8原 子％以下、より好ましくは 7原子％以下である。窒素化合物膜 6の酸素含有率があま りに大きすぎると酸素がナノチューブの伝導性に影響を与え、伝導性制御が難しくな る虞がある。なお、窒素化合物膜 6の酸素含有率の下限は、理論的には 0原子％で あるが、通常 1原子％以上である。また、このように酸素含有率が小さい窒素化合物 膜 6は、後述する窒素化合物膜形成工程により窒素化合物膜 6を形成した場合に得 ることがでさる。
[0052] また、窒素化合物膜 6は、その水素含有率が、通常 5原子％以上、好ましくは 7原子 %以上、より好ましくは 8原子％以上、また、通常 20原子％以下、好ましくは 15原子 %以下、より好ましくは 10原子％以下である。窒素化合物膜 6の水素含有率があまり に小さすぎると、水素の還元作用による酸素のナノチューブの伝導性へ与える影響 を抑制することが難しくなる虞があり、大きすぎると窒素化合物膜に内在するストレス が大きくなり剥がれ等が発生する虞がある。なお、水素を上記のような範囲で含有す る窒素化合物膜は、後述する窒素化合物膜形成工程により得ることができる。
[0053] さらに、窒素化合物膜 6は絶縁性を備えているため絶縁膜として用いることができ、 これにより、 n型チャネル 5がトップゲート 4や配線等に接触して短絡が生じることを防 止することができる。
なお、窒素化合物膜 6は、 n型チャネル 5表面のみならず、基板 7、ソース電極 2、ド レイン電極 3及びゲート電極 4の表面などに対しても、本発明の効果を著しく損なわ な 、範囲にぉ 、て任意に形成するようにしてもょ 、。
[0054] (6.その他の部材）
本実施形態の n型トランジスタ 1には、上記のソース電極 2、ドレイン電極 3、ゲート電 極 4、 n型チャネル 5及び窒素化合物膜 6以外にも、他の部材、膜などを設けるように しても良い。
例えば、基板 7の表面や、窒素化合物膜 6の表面に、その他の絶縁膜を形成するよ うにしても良い。これらの絶縁膜は、チャネル 5や各電極 2, 3, 4などを保護したり、チ ャネル 5により確実に電流を流れるようにしたりするためのものである。このような絶縁 膜は絶縁性の任意の材料で形成することができるが、例えば、フォトレジスト (感光性 榭脂）、アクリル榭脂、エポキシ榭脂、ポリイミド、テフロン (登録商標)などの高分子材 料、ァミノプロピルエトキシシランなどの自己組織化膜、 PER—フルォロポリエーテル 、フォンブリン (商品名）などのルブリカント、フラーレン類ィ匕合物、あるいは酸ィ匕シリコ ン、弗化ケィ酸塩ガラス、 HSQ (Hydrogen Silsesquioxane)、 MLQ (Methyl Lisesquio xane)、多孔質シリカ、窒化シリコン、酸ィ匕アルミニウム、酸化チタン、弗化カルシウム 、ダイヤモンド薄膜などの無機物質を用いることができる。また、これらは 1種を単独で 用いても良ぐまた、 2種以上を任意の組み合わせ及び比率で併用しても良い。
[0055] (7.効果）
本実施形態の n型トランジスタ 1によれば、ナノチューブ状構造体を n型チャネル 5 に用いた新たな n型トランジスタを提供することができる。
また、本実施形態の n型トランジスタ 1は、空気中で安定であるため、経時的に空気 中の酸素によって n型チャネル 5が p型の半導体的特性を示すようになることを抑制 することができる。なお、ここで大気中で安定というのは、温度 26°C、相対湿度 26% の大気中に、窒素化合物膜 6の形成後、通常 1週間以上、好ましくは 1ヶ月以上、より 好ましくは 1年以上、さらに好ましくは 10年以上放置した後に、ノ ックゲートを作製し 、その半導体特性を評価しても n型の半導体的特性を示すことを 、う。
[0056] さらに、本実施形態の n型トランジスタは、従来よりも耐熱性に優れている。従来、有 機分子や固体電解質を用いて n型トランジスタを製造して ヽた場合には、有機分子 や固体電解質は耐熱性が十分でないため n型トランジスタも十分な耐熱性を備えて いなかった。しかし、本実施形態の n型トランジスタ 1は、その n型チャネル表面を覆う 窒化シリコンなどの窒素化合物が耐熱性に優れるため、例えば 1200°C程度までの 優れた耐熱性を発揮することができるのである。
[0057] また、本実施形態の n型トランジスタ 1においては、従来用いられてきたような酸素を 含有する保護膜を用いず、窒素化合物力 なる窒素化合物膜 6を用いて n型チヤネ ル 5を保護するようにしているため、種々の利点を得ることも可能である。
例えば、窒素化合物膜 6中に酸素が存在しない、若しくは、所定値以下しか存在し な ヽことにより、 n型チャネル 5の n型の半導体的特性を安定した状態で保持できると いう利点を得ることができる。このように、本実施形態の n型トランジスタ 1を、ソース電 極 2と、ドレイン電極 3と、ゲート電極 4と、該ソース電極 2及びドレイン電極 3の間に設 けられたナノチューブ状構造体で形成された n型のチャネル 5と、該チャネル 5上に直 接形成された酸素を所定値以下しか含有しない絶縁体の膜 (即ち、窒素化合物膜） 6とを備えて構成するようにすることは、多くの利点を得ることができる優れた技術であ る。
[0058] [II.製造方法]
本発明の n型トランジスタ用チャネルの製造方法では、 p型半導体的な特性を示す チャネルであるナノチューブ状構造体に、熱 CVD法により、所定の条件下で、窒素 化合物の膜を直接に形成させる工程 (窒素化合物膜形成工程)を行なうことによって 、上記の p型半導体的な特性を示すナノチューブ状構造体の半導体的な特性を n型 に変えると共に、ナノチューブ状構造体の表面に本発明に係る窒素化合物膜を形成 して、 n型トランジスタ用チャネルを得ることができる。
[0059] したがって、上記の窒素化合物膜形成工程を経ることによって、 p型半導体的な特 性を有するナノチューブ状構造体を有する、トランジスタ又はその製造途中の素子（ 基板にソース電極、ドレイン電極、ゲート電極のうちの一部を備えたもの、等)から、 n 型チャネルを備えたトランジスタを製造することができる。この方法を、以下適宜、「本 発明の n型トランジスタの製造方法」という。
以下、本発明の n型トランジスタ用チャネルの製造方法とともに、本発明の n型トラン ジスタの製造方法にっ 、て、一実施形態を示して説明する。
[0060] [1. p型のチャネルの用意]
本実施形態の n型トランジスタを製造するには、まず、 p型の半導体的特性を示す ナノチューブ状構造体のチャネル (以下適宜、「p型チャネル」と \、う）を備えたトランジ スタ又はその製造途中の素子を用意する。具体的方法は任意であるが、例えば、 p 型チャネルを形成するナノチューブ状構造体としてカーボンナノチューブを用いる場 合には、以下に示す工程により用意することができる。
[0061] [1 1. p型チャネルの形成]
図 2 (a) ,図 2 (b)は、カーボンナノチューブを用いたチャネルの作製方法の各工程 における操作を説明するための模式的な断面図である。なお、図 2 (a)及び図 2 (b) において、図 1と実質的に同様のものを表わす符号は、図 1と同様のものを用いること とする。
チャネルの形成方法に制限は無く任意である力 n型チャネル 5として使用する力 一ボンナノチューブは、通常、その位置と方向とを制御して形成する。このため、通常 はフォトリソグラフィ一法などによりパターユングした触媒 (成長触媒) 8を利用して、力 一ボンナノチューブの成長位置と方向とを制御して作製する。具体的には、例えば、 以下の工程（1)〜 (4)を行ない、カーボンナノチューブからなる p型チャネルを形成 することができる。なお、図 2 (a)及び図 2 (b)においては、 p型チャネルとカーボンナ ノチューブとは同じものを表わしているため、両者を同様の符号 で示す。
[0062] 工程（1)：基板 7上にフォトレジスト（図示省略）をパターユングする。
工程 (2)：金属の触媒 8を蒸着する。
工程 (3)：リフトオフを行ない、触媒 8のパターンを形成する。 {図2 (&) } 工程 (4)：原料ガスを流して、熱 CVD法により触媒 8間にカーボンナノチューブ を形成する。 {図 2 (b) }
以下、各工程について説明する。
[0063] まず、工程（1)において、カーボンナノチューブ を形成しょうとする位置及び方 向に応じて形成するパターンを決定し、そのパターンに合わせて基板 7上にフォトレ ジストでパターニングを行なう。
次に、工程（2)において、パターユングを行なった基板 7の表面に、触媒 8となる金 属を蒸着する。触媒 8となる金属の例としては、鉄、ニッケル、コバルトなどの遷移金 属、あるいはそれらの合金などが挙げられる。
[0064] 続、て、工程 (3)にお 、て、図 2 (a)に示すように、触媒 8の蒸着後、リフトオフを行 なう。リフトオフにより、フォトレジストは基板 7から除去されるため、フォトレジスト表面 に蒸着された触媒もともに基板 7から除去される。これにより、工程（1)で形成したパ ターンに合わせて触媒 8のパターンが形成される。
最後に、工程 (4)において、図 2 (b)に示すように、 CVD炉で、高温においてメタン ガスやアルコールガスなどのナノチューブ用原料ガスを流し、触媒 8と触媒 8との間に カーボンナノチューブ を形成する。高温においては、触媒 8は直径数 nmの微粒 子状になり、これを核としてカーボンナノチューブ が成長する。なお、ここで高温と は、 300°C以上 1200°C以下を指す。
[0065] 以上のように、工程（1)〜工程 (4)によってカーボンナノチューブ を形成するこ とがでさる。
また、本実施形態の n型トランジスタ 1を単一電子トランジスタとして製造する場合に は、この後の工程において、カーボンナノチューブ に酸化処理によって欠陥を導 入し、量子ドットを作製するようにしても良い。これにより、 SETチャネルを作製するこ とがでさる。
形成されたカーボンナノチューブ は、この段階では、通常、チャネルとして用い た場合に p型の半導体的特性を示す p型チャネル として機能するようになって!ヽ る。
[0066] [1 - 2.ソース電極及びドレイン電極の形成]
次に、図 3に示すように、カーボンナノチューブ の両端にォーミック電極等を用 Vヽてソース電極 2及びドレイン電極 3を形成する。
ソース電極 2やドレイン電極 3の形成には公知の方法を任意に用いることができるが 、一般的には、フォトリソグラフィ一法を用いる。この際、ソース電極 2やドレイン電極 3 はカーボンナノチューブ の先端に取り付けてもよいし、側面に取り付けてもよい。 また、ソース電極 2やドレイン電極 3の電極形成の際に、よりよい電気的接続を目的と して、 300°C〜1000°Cの範囲の熱処理を行なうようにしても良い。
なお、図 3は本実施形態の n型トランジスタの製造方法を説明するため、ソース電極 及びドレイン電極の形成時の様子を説明するための模式的な断面図である。また、 図 3において、図 1、図 2 (a)及び図 2 (b)と実質的に同様のものを表わす符号は、図 1、図 2 (a)及び図 2 (b)と同様のものを用いることとする。
[0067] [1 - 3.ゲート電極の形成]
また、適宜、後述する窒素化合物膜形成工程の前又は後に、ゲート電極 4を形成 する。ゲート電極 4の形成方法は任意である力 例えば、ソース電極 2やドレイン電極 3の形成方法と同様にして形成することができる。
[0068] [2.窒素化合物膜形成工程]
窒素化合物膜形成工程では、用意した p型チャネル 5' に、所定の条件下、窒素 化合物の原料ガスの存在下において、熱 CVD法により、 p型チャネル の表面に 窒素化合物膜 6を直接に形成し、これにより、 n型の半導体的な性質を示す n型チヤ ネル 5 (即ち、 n型半導体的な特性を示すナノチューブ状構造体)を得る。
ここで、窒素化合物膜 6を形成する対象である p型チャネル の状態は、基板 7上 に P型チャネル だけが形成されている状態の素子でもよぐ p型チャネル にソ ース電極 2及びドレイン電極 3の一方又は両方が形成されている状態の素子でも良く 、さらに、 p型チャネル 、ソース電極 2、ドレイン電極 3及びゲート電極 4を備えた状 態の素子 (即ち、 p型のトランジスタ）であってもよい。通常は、基板 7上に p型チャネル 5' を形成しその両端にソース電極 2及びドレイン電極 3両方が形成されて ヽる状態 、又は、基板 7上に p型チャネル 、ソース電極 2、ドレイン電極 3及びゲート電極 4 を備えた状態の素子に対して窒素化合物膜 6の形成を行なう。
[0069] ただし、本実施形態においては、窒素化合物膜 6を形成する際、系内は不活性雰 囲気あるいは還元性雰囲気にするようにする。中でも、還元性雰囲気とすることが好 ましい。 P型チャネル 内の酸素の脱離を促進して、 p型チャネル の半導体的な 特性を安定して n型に変化させるためである。
具体的な雰囲気の条件については、窒素化合物膜 6の種類や組成などに応じて適 宜設定すれば良いが、具体的には、系内の酸素濃度を、通常 1体積％以下、好まし くは 0. 01体積％以下、より好ましくは 0. 001体積％以下とする。この範囲の上限を 上回ると酸素により P型チャネル や n型チャネル 5がダメージを受けたり、 p型チヤ ネル 力 型チャネル 5にならなかったりする虞がある。なお、下限に制限は無いが 、理論的には 0体積％である。
[0070] なお、通常用いられる熱 CVD法においては、窒素化合物膜 6の形成の際には系内 に窒素化合物の原料となる気体 (以下適宜、「原料ガス」 、う）を充満又は流通させ 、系内では原料ガスの基板表面での気相化学反応 (熱分解、還元、置換反応など） によって窒素化合物生成反応を行なわせることになる。したがって、熱 CVD法では、 窒素化合物膜 6を形成する時点にぉ 、ては系内に原料ガス及び適宜用いられる不 活性ガス、還元性ガス、キャリアガス等が充満又は流通し、特別な制御を行なわなく ても系内雰囲気を上記の酸素濃度以下とさせることが可能となる。よって、上記のよう に雰囲気中の酸素濃度を制御して不活性雰囲気或いは還元性雰囲気とするのは、 熱 CVD法を用いる場合には、通常は、窒素化合物膜 6形成前後の温度調整工程、 即ち、昇温工程及び降温工程にお!、て行なうようにすることが望ま 、。
[0071] さらに、窒素化合物膜 6の形成の際には、窒素化合物膜 6を形成する対象となる p 型チャネル の温度を、温度 500°C以上、好ましくは 700°C以上、また、通常 1600 °C以下、好ましくは 1000°C以下、より好ましくは 900°C以下とする。この範囲を外れ ると、良質な窒素化合物膜 6を成膜できなくなる虞がある。なお、上記 p型チャネル 5 ' の温度は、通常は p型チャネル を設けた基板 7の温度と同様であるため、通常 は、この基板 7の温度が上記範囲内であればよい。
[0072] さらに、窒素化合物膜 6を形成する際の反応条件は本発明の効果を著しく損なわ な 、範囲内にお 、て任意である。
例えば、系内には不活性ガスや還元性ガスを充填又は流通させるようにしてもょ ヽ 。これにより、酸素濃度を確実に低下させ、窒素化合物膜 6を形成する系内を確実に 不活性雰囲気又は還元性雰囲気とすることができる。ここで不活性ガスとは、窒素、 ヘリウム、ネオン、アルゴン、クリプトンなどが挙げられる。また、還元性ガスとしては、 水素などが挙げられる。
[0073] また、圧力条件は本発明の効果を著しく損なわない限り任意であるが、通常、圧力 条件は常圧又は減圧下において行なう。具体的には、通常 lPa以上、好ましくは 10 Pa以上、また、通常 1. 013MPa以下、好ましくは lkPa以下とする。圧力条件をこの 範囲内とすることにより、原料ガスの平均自由工程が長くなるため均一な膜が得やす くなる。また、圧力条件を減圧とすると、熱 CVD法において使用する炉の外部力 外 気 (通常は、空気）が浸入し、炉内の雰囲気に酸素が存在することになつて p型チヤ ネル の半導体的な特性を n型に変化させられなくなる虞がある。このため、圧力 条件は常圧とすることがより好ま 、。
[0074] また、窒素化合物膜 6を p型チャネル の表面に直接形成するには、上記の条件 下に設定された系内において、窒素化合物の原料を気体状態で存在させ、その原 料 (以下適宜、「原料ガス」 t ヽぅ）を、 p型チャネル 5' 表面を含む素子表面で反応さ せて、 p型チャネル 5' 表面に本実施形態の窒素化合物膜 6を直接に形成させるよう にする。この方法で表面に窒素化合物膜 6が形成されると、 p型チャネル は n型の 半導体的特性を示す n型トランジスタ用チャネル (n型チャネル） 5になる。なお、この 方法は、上記の通り熱 CVD法で行なわれる。
[0075] 窒素化合物の原料ガスに制限は無ぐ上記の環境下において p型チャネル 5' 表 面で反応して窒素化合物膜 6を形成することができれば任意である。通常は、窒素を 含有する原料化合物と、窒素とともに窒素化合物を構成する原子を含有する原料ィ匕 合物とを系内に共存させるようにする。
窒素を含有する原料化合物は、窒素化合物膜 6を形成する窒素化合物に応じて選 択するが、例えば、アンモニアや窒素などが挙げられる。なお、窒素は不活性ガスと しても機能する。また、これらは 1種を単独で用いても良ぐ 2種以上を任意の組み合 わせ及び比率で併用しても良 ヽ。
一方、窒素とともに窒素化合物を構成する原子を含有する原料化合物も、窒素化 合物膜 6を形成する窒素化合物に応じて選択するが、例えば、モノシラン、ジクロロシ ラン、四塩ィ匕ケィ素、ジメチルジクロロシラン、三塩ィ匕ボロン、三塩ィ匕アルミニウムなど が挙げられる。なお、これらも 1種を単独で用いても良ぐ 2種以上を任意の組み合わ せ及び比率で併用しても良 ヽ。
[0076] また、上記の不活性ガス、還元性ガス、原料ガスのほか、本発明の効果を著しく損 なわない範囲で、その他の気体を系内に導入しても良い。例えば、本発明の効果を 著しく損なわない限り、キャリアガスを系内に導入するようにしてもよい。キャリアガス は、成膜時に原料ガスとともに流すガスであり、成膜時に原料ガスを系内に送り込む ためのものである。このキャリアガスとしては、例えば、上記の不活性ガス及び還元性 ガス、並びにそれらを組み合わせたものと同様なものなどを用いることができる。
[0077] キャリアガスの機能はその種類に応じて様々である。成膜時に原料ガスを系内に送 り込む機能のほか、例えば、水素ガスは下記の反応式のような還元反応により塩ィ匕 物からなる原料ガスを分解する機能を有する。また、水素ガスは、チャネル上に存在 する酸素を除去する機能も有していると推察される。
SiCl + 2H → Si + 4HC1
4 2
さらに、キャリアガスには、気化しにくい液体原料にキャリアガスを通じてパブリング を行なうことによって、液体原料を気化させ輸送する機能もある。例えば、液体状態 の四塩ィ匕ケィ素にキャリアガスによるパブリングを行なえば、四塩化ケィ素の気化を 促進させることが可能となる。
このように、塩ィ匕物系の原料ガスなどを用いる場合には、還元性ガスをキャリアガス として用いることで、成膜が円滑に進行させることができるようになる場合がある。
[0078] 膜形成に用いる原料ガスやキャリアガスの具体例を挙げると、例えば、窒素化合物 膜 6を窒化シリコンで形成する場合には、「モノシラン、アンモニア及び窒素の組み合 わせ」、「モノシラン、アンモニア、窒素及び水素の組み合わせ (但し、窒素及び水素 はキャリアガスとして機能すると推察される）」、「ジクロロシラン及びアンモニアの組み 合わせ」、「四塩ィヒケィ素、窒素及び水素の組み合わせ (但し、窒素は原料ガス及び キャリアガスとして機能し、水素はキャリアガスとして機能すると推察される）」などの組 み合わせを用いることができる。
[0079] 次に、図を用いて、本工程において通常用いられる熱 CVD法について具体的に 説明する。図 4 (a)及び図 4 (b)は、熱 CVD法により窒素化合物膜 6の形成を行なう 場合に用いる装置の一例として大気圧型熱 CVD装置を用い、窒素化合物膜 6を形 成する場合の様子を説明する模式的な概略図である。ただし、図 4 (a)及び図 4 (b) に示す装置はあくまで例示物であって本発明を限定するものではなぐまた、図 4 (a) 及び図 4 (b)の構成は本発明の効果を著しく損なわない範囲で任意に変形すること ができる。さらに、図 4 (a)及び図 4 (b)において、図 1〜図 3と実質的に同様のものを 表わす符号は、図 1〜図 3と同様のものを用いることとする。なお、図 4 (a)は窒素化 合物膜 6の形成前の様子を表わし、図 4 (b)は窒素化合物膜 6の形成後の様子を表 わす。
[0080] 図 4 (a)に示す熱 CVD装置 9は、窒素化合物膜 6の形成のための系を形成する炉 1 0と、加熱用ヒータ 11とを備え、供給系から原料ガス及び適宜用いられる不活性ガス 、還元性ガス、キャリアガス等を炉 10の内部の系に供給され、炉 10の内部の系の気 体を排気系から排出するようになっている。ここで、炉 10は、その内部に窒素化合物 膜 6を形成するための系を有するものである。また、加熱用ヒータ 11は、炉 10の内部 を加熱するものである。 [0081] このような熱 CVD装置 9を用いて窒素化合物膜形成工程を行なう場合、まず、窒素 化合物膜 6を形成する対象となる素子 12を炉 10内に設置すると共に、炉 10内に不 活性ガスや還元性ガスを導入する等をして炉 10内を不活性雰囲気又は還元性雰囲 気にする。そして、炉 10内を上記の温度条件に調整する。この工程は、通常は炉 10 内を加熱する昇温工程であり、この際には、上記のように系内の酸素濃度を小さくす るようにすることが望ましい。なお、図 4 (a)及び図 4 (b)の構成では、素子 12として、 基板 7上に p型チャネル を形成しその両端にソース電極 2及びドレイン電極 3両方 が形成されて 、る状態の素子 12を用いて 、るものとする。
[0082] 炉 10内の温度が上記の温度条件を満たす温度となったら、供給系から原料ガス、 並びに、適宜用いる不活性ガス、還元性ガス、キャリアガス等のガスを供給する。これ により、図 4 (b)に示すように、炉 10内において原料ガスが熱によって分解して、素子 12表面で反応し、素子 12表面 (チャネル 5表面も含む）に窒素化合物膜 6が形成さ れる。また、上記の窒素化合物膜 6を形成することにより、素子 12に形成されていた p 型チャネル の半導体的特性は、 n型に変化し、これにより n型チャネル 5を得るこ とができる。なお、この窒素化合物膜 6の形成工程においては、系内に上記の原料ガ スなどを供給するようにするため、通常は、特別な制御を行なわなくとも系内の酸素 濃度は上記範囲内に収めることができる。
[0083] 窒素化合物膜 6の厚さが所望の厚さになったら、原料ガスの供給を停止する。そし て、冷却後、炉 10から素子 12を取り出す。なお、上記のようにこの冷却時（降温工程 )にお 、ても雰囲気を不活性雰囲気又は還元雰囲気にするようにすべきであることか ら、降温工程にぉ ヽては不活性ガスや還元性ガスを流通させながら冷却を行なうこと が望ましい。また、冷却時に不活性ガス又は還元性ガスを流しながら冷却を行なうよ うにすると、速やかに冷却を行なうことができる。
熱 CVD法を用いる場合、以上のようにして窒素化合物膜 6を形成することができる
[0084] また、上記のように原料ガスを系内に流通させて窒素化合物膜 6を形成する場合に は、その原料化合物の流通速度、並びに、供給する原料ガスの濃度及び組成などは 本発明の効果を著しく損なわない限り任意である。 [0085] ただし、窒素化合物膜 6は、上記の温度条件及び酸素濃度条件下において原料ガ スが存在していれば形成される。したがって、図 4 (a)及び図 4 (b)の装置 9のように外 部から原料ガスを供給しない場合でも、窒素化合物膜 6は形成可能である。例えば、 系内を閉鎖して膜形成を行なうようにしてもよい。なお、外部から原料ガスを供給しな V、場合の原料ガスの濃度や原料ガスの組成などの具体的な反応条件は、本発明の 効果を著しく損なわない限り、任意である。
[0086] なお、熱 CVD法については、下記の文献 1及び文献 2を参照できる。
文献 1 :麻蒔立男著、 日刊工業新聞社、「微細加工の基礎-電子デバイスプロセス 技術-第 2版」、 ISBN4— 526— 04812— 7
文献 2： K. L.し hoy: Progress in Materials Science
48(2003)57-170, Chemical vapor deposition of coatings.
[0087] [3.その他の工程]
窒素化合物膜 6の形成後、当該素子（トランジスタを含む） 12には、適宜、その他の 工程を行なうようにしてもょ 、。
例えば、形成した窒素化合物膜 6に対してエッチングを行なうようにしてもよい。この エッチングは、窒素化合物膜 6の下の電極 2, 3に電圧印加用の配線を接続する目 的や、あるいは、パターユングなどを行なう目的で行なわれる。エッチングには、ゥェ ットエッチングや反応性イオンエッチング (RIE)などの公知のものを任意に用いること ができる。なお、ウエットエッチングの場合のエツチャントおよび RIEのエツチャントに は、公知のものを任意に用いることができる。
[0088] [4.効果]
本発明に係る上記の方法、即ち、本発明の n型トランジスタ用チャネルの製造方法 や本発明の n型トランジスタの製造方法によれば、窒素化合物膜形成工程を経て!/ヽ るため、ナノチューブ状構造体をチャネルに用いた新たな n型トランジスタ用チャネル を従来よりも簡単に得ることができ、さらに、ナノチューブ状構造体をチャネルに用い た新たな n型トランジスタも、従来よりも簡単に得ることができる。
[0089] 中でも、従来、ドーピングや酸素の脱離などを行なった上で保護膜を設け、これに より、 n型チャネルを得るようにしていた技術に比べると、本発明に係る上記の方法を 用いれば、ドーピングや酸素の脱離などの操作を行なうことなぐ単に窒素化合物膜
6を形成することにより、ナノチューブ状構造体で形成された n型チャネル 5を得ること ができる。即ち、従来よりも少ない工程で、ナノチューブ状構造体をチャネルに用い た n型トランジスタ用チャネル 5及び n型トランジスタ 1を得ることができるようになるの である。したがって、本発明に係る上記の方法によれば、 n型トランジスタ 1及び n型チ ャネル 5の量産性を向上させることも可能である。
[0090] ここで、上記の所定の条件下、原料ガスの存在下において窒素化合物膜 6を直接 p 型チャネル 表面に形成させることにより、当該 p型チャネル の半導体特性が n 型に変化することは驚くべきことである。この半導体特性の変化が生じるメカニズムは 定かでは無 、が、次のようなメカニズムが推察される。
即ち、上記の所定の条件下において窒素化合物膜 6の形成を行なうことにより、 p型 チャネル 、若しくは、 p型チャネル 、ソース電極 2及びドレイン電極 3それぞれ の界面力 酸素が脱離され、これにより、 p型チャネル 5' の半導体特性が n型へと変 化したものであると推察される。
また、上記の半導体特性の変化には、原料ガスによるドーピングが関与している可 能性もある。例えば、原料ガスとしてアンモニアを用いた場合、 p型チャネル に対 して電子のドーピングが行なわれ、これにより、 p型チャネル の半導体特性が n型 に変化したとも推察される。
[0091] さらに、従来の保護膜の形成方法で用いられてきたプラズマなどはチャネルを構成 するナノチューブ状構造体に対してダメージを与えて 、たが、本発明に係る上記の 方法では、ナノチューブ状構造体に従来のようなダメージをほとんど与えることなく保 護膜 (窒素化合物膜)を形成することができる。その結果、本発明に係る上記の方法 で製造されたナノチューブ状構造体の n型チャネル 5、及び、その n型チャネル 5を用 いたトランジスタ 1は、高い確率で大気中でも安定な n型半導体的な特性を示す。し たがって、 n型チャネル 5、及び、 n型チャネル 5を用いたトランジスタ 1を高収率に製 造できる。
[0092] ここで、ダメージをほとんど与えることがな 、、とは、窒素化合物膜 6を形成する前の p型チャネル 5' 及び形成した後の n型チャネル 5を用いたトランジスタを用いた以下 の試験において確認される。即ち、ダメージをほとんど与えることがない、とは、窒素 化合物膜 6を形成する前に、室温大気中において、ゲート電圧を— 5Vから + 5Vま でスイープさせながら印加し、ソース電極 2とドレイン電極 3との間にドレイン電圧を 0. IVだけ印加した時にチャネル に流れるドレイン電流が ΙΟΟρΑ以上であったトラ ンジスタのうち、窒素化合物膜 6を形成した後にチャネル 5に流れるドレイン電流が 1 OOpAより小さくなつたトランジスタの数の割合が 2割以下であるこという。なお、下限 に制限は無 、が理想的には 0割である。
[0093] また、高い確率で大気中でも安定な n型半導体的な特性を示す、とは、窒素化合物 膜 6を形成する前に p型半導体的特性を示していたチャネル のうちの、通常 50% 以上、好ましくは 70%以上、より好ましくは 90%以上力 窒素化合物膜 6の形成後に n型半導体的な特性を示すようになつたことをいう。なお、上限に制限は無いが理想 的には 100%である。
[0094] また、窒素化合物膜形成工程によりチャネル 5' は、上述したとおり、その半導体特 性が n型へ変化すると共に、窒素化合物膜 6によって表面を覆われるため、大気中の 酸素から保護される。これにより、 n型チャネル 5は大気中の酸素カゝら保護され、安定 な n型半導体的特性を示す。したがって、この n型チャネル 5を用いたトランジスタ 1も 、安定して n型の半導体的特性を示すようになる。
[0095] さらに、良質の保護膜を容易に得ることができることも、本発明に係る上記の方法の 利点の一つである。即ち、従来は、酸素を所定値以上含有するような、酸ィ匕シリコン、 酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウムなどをチャネルの 保護膜として用いられていた。このうち、酸ィ匕シリコンは、誘電率が約 3. 9と低ぐまた 、成膜の際に n型チャネル 5にダメージを与える虞があった。また、酸ィ匕アルミニウム、 酸ィ匕ジルコニウム、酸ィ匕ハフニウム等は n型チャネル 5にダメージを与えずに良質な 保護膜を形成するためには大きなコストを要した。さらに、酸化チタンは、通常は Ti膜 を大気中に放置することにより自然酸ィ匕膜として作製されるので、トランジスタに用い た場合にリーク電流が大きくなる虞があり、また、成膜の安定性が不十分となる虞があ つた。しかし本発明に係る上記の方法によれば、チャネル 5を保護する良質の保護膜 、又は、チャネル 5、ソース電極 2及びドレイン電極 3とゲート電極 4とを絶縁する良質 の絶縁膜として、窒素化合物膜 6を簡単に形成することができる。
[0096] なお、上述したとおり、本発明の n型トランジスタ用チャネルの製造方法によれば、 n 型半導体的な特性を示すナノチューブ状構造体を得ることができる。したがって、本 発明の n型トランジスタ用チャネルの製造方法は、 n型半導体的な特性を示すナノチ ユーブ状構造体の製造方法として用いることも可能である。
[0097] [III. n型トランジスタセンサ]
本発明の n型トランジスタは、化学センサやバイオセンサなどとして使用されるトラン ジスタセンサとして用いることができる。この場合、本発明の n型トランジスタを用いた 本発明の n型トランジスタセンサは、ソース電極と、ドレイン電極と、ソース電極及びド レイン電極の間に設けられた n型チャネルと、 n型チャネル上に直接形成された本発 明に係る窒素化合物膜とを備えて構成される。
[0098] 本発明の n型トランジスタセンサの具体的な構成に制限は無ぐトランジスタセンサと して公知の構成を任意に適用することができる。例えば、図 5に示すように、本実施 形態の n型トランジスタ 1のゲート電極 (例えば、トップゲート) 4に、検出すべき物質（ 検出対象） 13と選択的に相互作用する特定物質 14を固定ィ匕することにより、本実施 形態の n型トランジスタセンサ 15を構成することができる。このセンサ 15の場合、使用 時には、検体液をゲート電極 4に接触させることができるように液溜め 16を設け、液 溜め 16内の検体液をゲート電極 4に接触させる。検出すべき物質 13とゲート電極 4 に固定化された特定物質 14とが相互作用すればゲート電極 4上の表面電荷の変化 により、ゲート電極 4にカゝかる電位が変化するため、 n型チャネル 5を流れるドレイン電 流は変化する。したがって、電流計等の読取部 (検知部）により、上記のゲート電極 4 の電位変化により生じるドレイン電流の変化をソース電極 2又はドレイン電極 3から読 み取ることによって、検出すべき物質 13を検知することができる。
なお、図 5は本発明の n型トランジスタセンサの一実施形態の構成を模式的に示す 断面図であり、図 1〜図 4と実質的に同様のものを表わす符号は、図 1〜図 4と同様 のちのを用いることとする。
[0099] また、ゲート電極 4を設けず、ソース電極 2、ドレイン電極 3、 n型チャネル 5及び窒素 化合物膜 6を用いて n型トランジスタセンサを構成することも可能である。例えば、窒 素化合物として窒化シリコンを用いた場合、窒化シリコン膜は pH感応膜となることか ら、図 5の構成においてゲート電極 4を設置しないようにすれば、本実施形態の n型ト ランジスタ 1を用いて pHセンサを構成することができる。また、この構成は、シリコン製 の電界効果トランジスタにより作製された既存のイオン感応型電界効果トランジスタ (I SFET)を用いた化学センサと同様の構成が利用できる。
[0100] さらに、 ISFETで知られているように、その表面に検出物質に対応する感応膜を設 置することにより、イオン、酵素、タンパク質等の検出対象を検出できる化学センサや バイオセンサも構成できる。
感応膜の固定ィ匕方法あるいは測定方法も、 ISFETで知られて 、る方法を任意に用 いることが出来る。また、図 5を用いて説明したのと同様、トップゲートとしてゲート電 極 4を設けた場合でも、そのゲート電極 4上に検出物質に対応する感応膜を固定ィ匕 することにより、同様のセンサを構成できる。
[0101] なお、本実施形態に力かる n型トランジスタ 1や n型チャネル 5をセンサに適用する 場合、下記文献 3〜5に記載されたセンサにこれらを適用することも可能である。 文献 3 :軽部征夫監修、シーエムシー出版、「バイオセンサー」、 ISBN4— 88231 - 759- 1
文献 4 :大森豊明 監修、（株)フジ'テクノシステム、「普及版センサ技術」、 ISBN4 - 938555-64-6
文献 5 : P. Bergveld: sensors and
Actuators B 88(2003)1—20, Thirty years of ISFETOLOGY
[0102] [IV.その他]
以上、本発明の一実施形態について詳細に説明したが、本発明は上記の実施形 態に限定されるものではなぐ本発明の要旨を逸脱しない範囲において任意に変形 して実施することができる。
例えば、上記 n型トランジスタを集積して用いても良 、。
さらに、例えば、上記実施形態で説明したものはそれぞれ任意に組み合わせて実 施するようにしても良い。
また、例えば、上述した n型トランジスタ用チャネルの製造方法で製造したナノチュ ーブ状構造物を、トランジスタ以外の用途に用いることも可能である。
さらに、上記 n型トランジスタは、 p型トランジスタと組み合わせて相補型回路を作製 することも可會である。
実施例
[0103] 以下、本発明を実施例により更に詳細に説明するが、本発明は以下の実施例に限 定されるものではなぐ本発明の要旨を逸脱しない範囲において任意に変形して実 施することができる。
[0104] [実施例 1]
[窒化シリコンを窒素化合物膜とする、ノックゲート型のカーボンナノチューブトランジ スタ]
[1.カーボンナノチューブトランジスタの作製]
図 6 (a)〜図 6 (d)はいずれも、実施例 1について、チャネルにカーボンナノチュー ブを用いたナノチューブトランジスタの作製工程について説明する模式的な断面図 である。なお、図 6 (a)はチャネル形成用の触媒パターユング直後の状態を表わし、 図 6 (b)はカーボンナノチューブ形成直後の状態を表わし、図 6 (c)はソース電極及 びドレイン電極形成直後の状態を表わし、図 6 (d)はバックゲート形成直後の状態を 表わす。また、以下の説明において、本発明の n型トランジスタの作製途中の状態の 素子を、適宜「試料」と呼ぶ。さらに、図 6 (a)〜図 6 (d)において、図 1〜図 5と実質的 に同様のものを表わす符号は、図 1〜図 5と同様のものを用いることとする。なお、以 下の説明にお 、て、符号はカツコ「〔〕」内に示すものとする。
[0105] (1)基板の用意
導電性 n型シリコン単結晶 {Si単結晶の面方位： (100) }の基板〔7〕を、体積比が硫 酸:過酸ィ匕水素 =4 : 1となるように混合した酸に 5分間浸して表面を酸ィ匕した後、流 水で 5分間すすぎ、その次に、体積比がフッ化水素酸:純水 = 1 :4となるように混合し た酸で酸ィ匕膜を除去し、最後に、流水で 5分間すすぎ、基板〔7〕の表面を洗浄した。 洗浄した基板〔7〕の表面を 1100°C、 5時間、酸素流量 3LZminの条件で熱酸ィ匕し、 基板〔7〕の表面に厚さ約 400nmの酸ィ匕シリコンの絶縁膜〔17〕を成膜した。
[0106] (2)チャネルの形成 続いて、以下の方法により酸ィ匕シリコンの絶縁膜の表面に、カーボンナノチューブ（ ナノチューブ状構造体)成長用の触媒〔8〕を作製した。
まず、フォトリソグラフィ一法を用いてカーボンナノチューブ〔5' 〕を架橋させたい場 所にフォトレジストをパター-ングした。フォトリソグラフィ一は次のように行なった。ま ず、酸化シリコンの絶縁膜〔17〕の上に、へキサメチルジシラザンを 500rpmで 10秒 間、 4000rpmで 30秒間の条件でスピンコートし、その上にフォトレジスト（シプレイ'フ ァーイースト社製 microposit S1818)を同条件でスピンコートした。
[0107] フォトレジストをスピンコートした後、基板〔7〕をホットプレート上に置き 90°C、 1分間 の条件でベータ（加熱）した。ベータ後、モノクロ口ベンゼン中に、上記のフォトレジス トをコートした基板〔7〕を 5分間浸し、窒素ブローで乾燥させた後、オーブンに入れ 8 5°C、 5分間の条件でベータした。ベータ後、ァライナー (露光機)を用い触媒パター ンを露光し、現像液 {クラリアント社製 AZ300MIFデベロッパー（2. 38%) }中で 3 分間現像した後、流水で 3分間すすぎし、窒素ブローで乾燥させた。
[0108] 上記のようにフォトレジストをパターユングした試料上に、電子ビーム (EB)真空蒸 着法を用いてシリコン、モリブデン及び鉄の順に、それぞれ 10nm、 10nm、 3nmの 膜厚で成膜し、触媒〔8〕とした。
次に、煮沸したアセトンに試料を浸しながらフォトレジストをリフトオフし、アセトン、ェ タノール、流水の順に各 3分間試料を洗浄し、窒素ブローで乾燥させ、カーボンナノ チューブ〔5' 〕の成長用の触媒〔8〕をパターユングした試料を作製した { 6 (a) }。
[0109] 触媒〔8〕をパターユングした試料を炉に設置し、炉内に、アルゴンガスを用いてバ ブリングしたエタノールを 750mLZmin、及び、水素ガスを 500mLZminをそれぞ れ流しながら、 900°C、 10分間の条件で、 CVD法によりカーボンナノチューブ〔5' 〕 を触媒〔8〕間に成長させた {図 6 (b) }。昇温および降温は、アルゴンガスを lOOOmL Zminの速さで流しながら行なった。
[0110] (3)ソース'ドレイン電極の作製
次に、カーボンナノチューブ〔5' 〕の両端にソース電極〔2〕及びドレイン電極〔3〕を 作製するために、上述したフォトリソグラフィ一法により、フォトレジストをパターユング した。 パター-ング後、 EB真空蒸着法により、クロム及び金の順に、それぞれ 20nm、 20 Onmの膜厚で成膜した。次に、煮沸したアセトンに試料を浸しながらフォトレジストをリ フトオフし、アセトン、エタノール、流水の順に各 3分間試料を洗浄し、窒素ブローで 乾燥させ、ソース電極〔2〕及びドレイン電極〔3〕を作製した {図 6 (c) }。この際、ソース 電極〔2〕とドレイン電極〔3〕との最短間隔は 4 mであった。また、図 6 (c)には示して Vヽな 、が、ソース電極〔2〕及びドレイン電極〔3〕はそれぞれカーボンナノチューブの チャネル〔5' 〕から引出されており、また、それぞれコンタクト用パッドを有している。 なお、コンタクト用パッドとは、電極配線の先端にあるプローブを接触させるための大 き目の正方形の電極 (パッド)を指す。
[0111] ソース電極〔2〕及びドレイン電極〔3〕という上部電極のパターユング後、素子を保護 するために、試料の表面にへキサメチルジシラザンを 500rpmで 10秒間、 4000rpm で 30秒間の条件でスピンコートし、その上に前述したフォトレジストを同条件でスピン コートした。その次に、オーブンにて 110°C、 30分間の条件でフォトレジストをベータ し、素子保護用のレジスト膜を形成した。
[0112] (4)バックゲートの作製
基板〔7〕の裏面の酸ィ匕シリコンの絶縁膜〔 17〕を、反応性イオンエッチング (RIE)装 置を用いてドライエッチングし除去した。このとき、使用したエツチャントは六フッ化硫 黄ガスで、 RF出力 100Wのプラズマ中で 6分間エッチングを行なった。裏面の酸ィ匕 シリコンの絶縁膜〔17〕を除去した後、 EB真空蒸着法によりチタン及び金の順に、そ れぞれ 10nm、 lOOnmの膜厚で成膜し、バックゲート〔4' 〕を作製した。
次に基板〔7〕の表面に形成した仮保護膜を、煮沸したアセトン、アセトン、エタノー ル、流水の順に各 3分間洗浄除去し、窒素ブローにより乾燥させた {図 6 (d) }。
[0113] (5)窒化シリコン膜の成膜
窒化シリコンの保護膜 (窒素化合物膜）〔6〕の形成に用いた装置〔9〕の要部構成を 、図 7に模式的に示す。なお、図 7において、図 1〜図 6と実質的に同様のものを表わ す符号は、図 1〜図 6と同様のものを用いることとする。
窒素化合物である窒化シリコンの成膜は、図 7に示すように、石英炉〔10〕中に試料 を設置して熱 CVD法を用いて行なった。試料は抵抗加熱ヒータ〔11〕を備える回転 式のステージ〔18〕上に設置した。成膜はアルゴンガスで希釈した 3体積0 /0モノシラン ガス（原料ガス）を 20mLZmin、アンモニアガス（原料ガス）を 1000mLZmin、及び 、窒素ガス (原料ガス，不活性ガス）を 3000mLZminで流しながら、大気圧下で 80 0°C、 5分間でステージを回転させながら行なった。また、昇温および降温は、窒素ガ スを 3000mLZmin流しながら行なった。得られた窒化シリコンの保護膜〔6〕（図 8参 照）の膜厚は 200nmであった。
[0114] (6)コンタクト用ホールの作製
次に、前述したソース電極〔2〕及びドレイン電極〔3〕のコンタクトパッド上の窒化シリ コンの保護膜〔6〕にコンタクト用（配線接続用）のホール (孔)を作製するため、フォトリ ソグラフィ一法を用いて窒化シリコンの保護膜〔6〕の表面にコンタクト用のホールをフ オトレジストでパターユングした。具体的には、窒化シリコンの保護膜〔6〕の表面にフ オトレジストをスピンコートし、次いで、ホールとなる部分のレジストをパターユングによ り除去した。その後、オーブンにて 110°C、 30分間の条件でフォトレジストをベータし た。続いて、「（4)バックゲートの作製」と同様にして、 RIEを用いてソース電極〔2〕及 びドレイン電極〔3〕上の窒化シリコンの保護膜〔6〕をエッチングし、コンタクト用のホー ル (図示省略)を作製した。
次に、煮沸したアセトン、アセトン、エタノール、流水の順に各 3分間洗浄し、フオトレ ジストを除去し、窒素ブローにより乾燥させた。
以上の工程で製造した窒化シリコンの保護膜〔6〕を有する、ノ ックゲート型カーボン ナノチューブトランジスタ (n型トランジスタ）〔1' 〕の模式的な概略図を図 8に示す。な お、図 8において、図 1〜図 7と実質的に同様のものを表わす符号は、図 1〜図 7と同 様のちのを用いることとする。
[0115] [2.特性測定]
本実施例で作製したカーボンナノチューブトランジスタ〔1' 〕の電気特性評価は、 Agilent社製 4156A半導体パラメータアナライザを用いて、室温大気中で行なつ た。具体的には、ソース電極〔2〕を基準とし、ドレイン電極〔3〕にドレイン電圧 V =0
DS
. IVを印加し、バックゲートへはゲート電圧 V をー5から+ 5¥まで20111¥ステップ
GS
でスイープさせながら印加した時のドレイン電流 I を測定した。 なお、特性測定は、窒化シリコンの保護膜〔6〕の成膜前と、窒化シリコンの保護膜〔 6〕を成膜しコンタクト用ホールを作製した後とのそれぞれにおいて、同じカーボンナ ノチューブトランジスタを用いて行なった。
[0116] 図 9に、窒化シリコンの保護膜を成膜する前後におけるドレイン電流 I ゲート電
DS
圧 V 特性について示す。この図 9に示すように、カーボンナノチューブトランジスタ〔
GS
1' 〕は、窒化シリコンの保護膜〔6〕を成膜する前は、ゲート電圧 V の増加に伴いド
GS
レイン電流 I が減少する p型半導体的な特性を示したが、窒化シリコンの保護膜〔6〕
DS
を成膜した後では、ゲート電圧 V の増加に伴いドレイン電流 I が増加する n型半導
GS DS
体的な特性を示すようになった。これにより、上記の製造方法により、ナノチューブ状 構造体の 1種であるカーボンナノチューブで形成された p型のチャネルを n型にして、 p型のトランジスタカゝら n型のトランジスタを製造することができることが確認された。
[0117] また、一つの基板〔7〕上に上記操作と同様の操作によって 31個のトランジスタ〔1' 〕を形成し、上記と同様に電気的特性評価を行なったところ、成膜前に ΙΟΟρΑ以上 のドレイン電流 I が計測された素子（トランジスタ）のうちの全てにおいて、成膜後に
DS
おいても ΙΟΟρΑのドレイン電流 I が計測された。したがって、上記の製造方法では
DS
、従来の p— CVD法とは異なり、チャネル〔5〕の受けるダメージが非常に小さぐ安定 して n型トランジスタを製造することができることが確認された。
[0118] さらに、製造したカーボンナノチューブトランジスタ〔1' 〕を、窒化シリコンの保護膜 〔6〕を成膜した後に、大気中（温度 26°C、相対湿度 25%)に 1週間放置し、その後同 様に電気特性評価を行なったところ、 n型の半導体的特性を保持していた。これによ り、本実施例で成膜した窒化シリコンの保護膜〔6〕がカーボンナノチューブトランジス タ〔1' 〕の特性の安定ィ匕のための保護膜として非常に有用であることが示された。ま た、上記の方法で製造された n型トランジスタ〔1' 〕が大気中にぉ 、て安定であること が確認された。
[0119] [実施例 2]
[窒化シリコンを窒素化合物膜とする、トップゲート型のカーボンナノチューブトラン ジスタ]
[1.カーボンナノチューブトランジスタの作製] 上記 [実施例 1]の、 「（3)ソース ·ドレイン電極の作製」の工程にぉ 、てクロムの代わ りにチタンを用い、また、金の代わり〖こ白金を用い、さら〖こ、それぞれの膜厚を lOnm 、 90nmとし、「（5)窒化シリコン膜の成膜」の工程において窒化シリコンの絶縁膜 (実 施例 1の保護膜に相当）〔6〕の膜厚を 50nmとし、「(4)バックゲートの作製」の工程を 「（6)コンタクト用ホールの作製」の工程の後に行なった以外は、実施例 1と同様にし て、窒化シリコンの絶縁膜 (保護膜，ゲート絶縁膜）〔6〕を有するバックゲート構造の力 一ボンナノチューブトランジスタ〔 1' 〕を作製した。
[0120] (7)トップゲートの作製
次に、以下の方法により、前述したカーボンナノチューブトランジスタ〔1' 〕のチヤネ ル〔5〕直上の窒化シリコンの絶縁膜〔6〕の表面に、トップゲート〔4〕を作製した。
上記の [実施例 1]のフォトリソグラフィ一法と同様にして、窒化シリコンの絶縁膜〔6〕 表面に塗布したレジストをパターユングした。次に、 EB真空蒸着法により、チタンおよ び金の順にそれぞれ 10nm、 lOOnmの膜厚で成膜した。煮沸したアセトンに試料を 浸しながらリフトオフし、アセトン、エタノール、流水の順に各 3分間試料を洗浄し、窒 素ブローで乾燥させトップゲート〔4〕を作製した。トップゲート〔4〕もソース電極〔2〕お よびドレイン電極〔3〕と同様に、チャネル〔5〕から引出した構造をしておりコンタクト用 パッド（図示省略)を有して！/ヽる。
以上の工程により作製した窒化シリコンの絶縁膜 (ゲート絶縁膜）〔6〕を有するトップ ゲート型のカーボンナノチューブトランジスタ〔 〕の断面の模式的な概略図を図 10 に示す。なお、図 10において、図 1〜図 8と実質的に同様のものを表わす符号は、図 1〜図 8と同様のものを用いることとする。
[0121] [2.特性測定]
本実施例で作製したトップゲート型カーボンナノチューブトランジスタ〔1グ 〕の電気 特性評価は、上記 [実施例 1]と同様の装置と環境で行なった。図 11に、バックゲート 〔4' 〕を用いた場合、及び、トップゲート〔4〕を用いた場合それぞれのゲート電圧 V
GS
ドレイン電流 I 特性を示す。ドレイン電圧 V はどちらのゲート電極〔4〕， 〔4' 〕を
DS DS
用いた場合も 0. IVにした。また、ノックゲート 〕を用いる場合は、トップゲート〔4 〕をフローティングにし、トップゲート〔4〕を用いる場合はバックゲート〔4' 〕をソース電 極〔2〕と同電位にした。さらに、ゲート電圧 V は一 5Vから 5Vまで 20mVステップで
GS
スイープさせた。
[0122] この結果、いずれの場合でも、ゲート電圧 V の増加に伴いドレイン電流 I が増加
GS DS
する n型の半導体的特性を示した。これにより、上記の製造方法により、ナノチューブ 状構造体の 1種であるカーボンナノチューブで形成された P型のチャネルを n型にし て、 P型のトランジスタ力も n型のトランジスタを製造することができることが確認された
[0123] また、窒化シリコンの絶縁膜〔6〕は 50nmの膜厚であつたが、トップゲート〔4〕とソー ス電極〔2〕あるいはドレイン〔3〕間のリーク電流は 3pA程度と非常に小さかった。この ことから、窒化シリコンの絶縁膜〔6〕は絶縁膜としても非常に優れていることが確認さ れた。
[0124] さらに、図 11で示すように、ゲート電圧 V に対しドレイン電流 I を指数プロットした
GS DS
ときに、ドレイン電流 I がゲート電圧 V に対し線形に増加する領域 (弱反転膜領域
DS GS
)においてその傾きを求め評価した。具体的には、図 11において、破線で示す線分 の傾きをバックゲートの弱反転膜領域の傾きとし、実線で示す線分の傾きをトップゲ 一トの弱反転膜領域の傾きとして測定した。
この電界効果トランジスタの弱反転膜領域にぉ 、てドレイン電流 I を 1桁変化させ
DS
るのに必要なゲート電圧 V はサブスレツショルド係数 Sと定義され、電界効果トラン
DS
ジスタのスイッチング特性を表すパラメータであり、小さい値であることが望ましい。ま た、サブスレツショルド係数 Sは、ゲート容量が大きい程小さくなる。
[0125] 図 11より、ノ ックゲートからゲート電圧 V を印加した場合でサブスレツショルド係数
GS
Sは 650mVZdecade、トップゲートからゲート電圧 V を印加した場合でサブスレツ
GS
ショルド係数 Sは 450mVZdecadeとトップゲートの方がバックゲートと比較して小さく なっている。したがって、本実施形態で製造したトランジスタ〔1〃 〕は、トップゲートを 用いた場合のほうがバックゲートを用いた場合よりもスイッチング特性に優れて 、るの である。これは窒化シリコンの絶縁膜〔6〕が基板〔7〕の酸ィ匕シリコン絶縁膜〔17〕と比 較して、誘電率が 1. 8倍近く大きく薄いためであると考えられる。これより、本実施例 で用いた窒化シリコンの絶縁膜〔6〕がトップゲート〔4〕の絶縁膜として優れていること が示された。
[0126] [実施例 3]
[窒化シリコンの絶縁膜を有するトップゲート型のカーボンナノチューブトランジスタ のバイオセンサへの応用例]
[1.センサ作製]
上記の [実施例 2]で、基板〔7〕を酸ィ匕シリコン絶縁膜〔17〕を有するシリコン単結晶 基板〔7〕力も絶縁性のアルミナ単結晶基板に代え、「（5)窒化シリコン膜の成膜」のェ 程で、原料ガスをアルゴンで希釈した 3%のモノシランガスから、アルゴンで希釈した 0. 3%のモノシランガスに代え、また、原料ガスの流量を 20mLZminから 50mLZ minに代え、さらに、窒化シリコンの絶縁膜 (実施例 1の保護膜や実施例 2の絶縁膜 に相当）〔6〕の膜厚を 37nmにした以外は、 [実施例 2]と同様にして、トップゲート型 のカーボンナノチューブトランジスタ〔1グ 〕を作製した。
[0127] 次に、トップゲート〔4〕のコンタクトパッド以外の部分のトランジスタ〔1〃 〕表面を保護 する目的で、 [実施例 1]と同様にフォトリソグラフィ一法を用いてレジストをパターニン グし、トランジスタ〔1〃 〕の上面の、コンタクトパッド以外の部位にレジスト膜〔19〕を形 成した。このようにして、トップゲート〔4〕のコンタクトパッド上に、ホール〔20〕を形成し た。即ち、コンタクトパッドに対応する部分にホール〔20〕が形成されるようにした。次 に、オーブンにて 120°C、 1時間の条件でフォトレジストをベータし硬化させた。こうし て作製されたトランジスタセンサ〔15' 〕を図 12及び図 13に示す。なお、図 12はトラ ンジスタセンサ〔15' 〕の模式的な上面図であり、図 13は図 12のトランジスタセンサ〔 15' 〕を八ー A面で切った断面について、そのチャネル〔5〕近傍を拡大して模式的 に示す断面図である。また、図 12及び図 13において、図 1〜図 8及び図 10と実質的 に同様のものを表わす符号は、図 1〜図 8及び図 10と同様のものを用いることとする
[0128] [2.特性測定]
次いで、図 14に示すような検出装置を組み立てた。即ち、上記のトランジスタセン サ〔15' 〕の上面にシリコーンでゥエル〔21〕を設け、トップゲート〔4〕のコンタクトホー ル〔20〕を通じてトップゲート〔4〕表面を pH7. 4の 10mMのリン酸緩衝液（PB)に浸 した。また、 Agilent社製 4156A半導体パラメータアナライザ〔22〕を用いて、ソー ス電極〔2〕、ドレイン電極〔3〕及びバックゲート〔4' 〕の電圧を制御するようにした。な お、図 14において、図 1〜図 8、図 10、図 12及び図 13と実質的に同様のものを表わ す符号は、図 1〜図 8、図 10、図 12及び図 13と同様のものを用いることとする。
[0129] 電気特性は、ドレイン電圧 V を 0. IV、バックゲート電圧 V を OV、また、銀/塩
DS BGS
化銀参照電極 (R. E. )〔23〕を用い、ゥエル〔21〕内の PBを介してトップゲート〔4〕に トップゲート電圧 V を OVの一定電圧を印加し、ドレイン電流 I を時間の関数として
TGS DS
測定した。また、測定時には、タンパク質にはブタ血清アルブミン (PSA)を用い、 PS Aの PB溶液を適宜ゥエルに滴下した。
図 15に、 PSAの PB溶液をゥ ル〔21〕に滴下した時のドレイン電流 I の時間変化
DS
のグラフを示す。測定開始後 180sで、 10 /z Lの同濃度の PBを滴下した力 ドレイン 電流 I
Dに大きな変化が見られな力つた。また、測定開始後 300s後にゥエル〔21
S 〕内 の PSA濃度が 0. 3/^7!^になるょぅに133八の1¾溶液を滴下すると、ドレイン電流 I が測定開始後 1200sにおいて約 1. 5nA減少した。
DS
[0130] 上記のように、 PBを滴下してもドレイン電流 I に変化がなぐ PSAの PB溶液を滴
DS
下した後ドレイン電流 I が減少したことから、このドレイン電流 I の減少は、 pH7. 4
DS DS
で負電荷を有する PSAがトップゲート〔4〕上に吸着した結果、トップゲート〔4〕が R. E . 〔23〕に対して負の電位になったためであると考えられる。この結果から、本実施例 で作製したトランジスタセンサ〔1 〕が、高感度な化学物質検出能力を有しているこ とが示された。
産業上の利用可能性
[0131] 本発明は産業上の任意の分野で広く用いることができ、例えば、集積回路などに用 いられるほか、化学センサ、バイオセンサなどの分析分野にも用いることができる。

Claims

請求の範囲
[1] ソース電極と、
ドレイン電極と、
ゲート電極と、
該ソース電極及び該ドレイン電極の間に設けられたナノチューブ状構造体で形成さ れた n型のチャネルと、
該チャネル上に直接形成された窒素化合物の膜とを備える
ことを特徴とする、 n型トランジスタ。
[2] 該窒素化合物の膜の酸素含有率が、 0原子％以上 10原子％以下である
ことを特徴とする、請求項 1記載の n型トランジスタ。
[3] 該窒素化合物の膜の水素含有率が、 5原子％以上 20原子％以下である
ことを特徴とする、請求項 1又は請求項 2記載の n型トランジスタ。
[4] 該窒素化合物の膜が、該チャネルの上部及び側部にのみ形成されている
ことを特徴とする、請求項 1〜3のいずれ力 1項に記載の n型トランジスタ。
[5] 該ナノチューブ状構造体が、カーボンナノチューブである
ことを特徴とする、請求項 1〜4のいずれ力 1項に記載の n型トランジスタ。
[6] 該窒素化合物が、窒化シリコンである
ことを特徴とする、請求項 1〜5のいずれ力 1項に記載の n型トランジスタ。
[7] 該ゲート電極が、該窒素化合物の膜を介して該チャネル上に形成されたトップゲー トである
ことを特徴とする、請求項 1〜6のいずれ力 1項に記載の n型トランジスタ。
[8] ソース電極と、
ドレイン電極と、
該ソース電極及び該ドレイン電極の間に設けられたナノチューブ状構造体で形成さ れた n型のチャネルと、
該チャネル上に直接形成された窒素化合物の膜とを備え、
検出対象を該チャネルを流れる電流の変化として検知する
ことを特徴とする、 n型トランジスタセンサ。
[9] p型半導体的な特性を示すナノチューブ状構造体に、前記ナノチューブ状構造体 の温度 500°C以上 1600°C以下において、熱 CVD法により、直接、窒素化合物の膜 を形成する工程を有する
ことを特徴とする、 n型トランジスタ用チャネルの製造方法。
[10] 上記窒素化合物の膜の形成を、常圧において行なう
ことを特徴とする、請求項 9記載の n型トランジスタ用チャネルの製造方法。
[11] 上記窒素化合物の膜の形成を、酸素濃度 1体積％以下の雰囲気中で行なう ことを特徴とする、請求項 9又は請求項 10記載の n型トランジスタ用チャネルの製造 方法。
[12] 上記窒素化合物の膜の形成を、還元性雰囲気中で行なう
ことを特徴とする、請求項 9〜： L 1のいずれ力 1項に記載の n型トランジスタ用チャネル の製造方法。
[13] p型半導体的な特性を示すナノチューブ状構造体に、前記ナノチューブ状構造体 の温度 500°C以上 1600°C以下において、熱 CVD法により、直接、窒素化合物の膜 を形成する工程を有する
ことを特徴とする、 n型半導体的な特性を示すナノチューブ状構造体の製造方法。
[14] 上記窒素化合物の膜の形成を、常圧において行なう
ことを特徴とする、請求項 13記載の n型半導体的な特性を示すナノチューブ状構造 体の製造方法。
[15] 上記窒素化合物の膜の形成を、酸素濃度 1体積％以下の雰囲気中で行なう ことを特徴とする、請求項 13又は請求項 14記載の n型半導体的な特性を示すナノチ ユーブ状構造体の製造方法。
[16] 上記窒素化合物の膜の形成を、還元性雰囲気中で行なう
ことを特徴とする、請求項 13〜15のいずれ力 1項に記載の n型半導体的な特性を示 すナノチューブ状構造体の製造方法。
PCT/JP2006/302349 2005-02-10 2006-02-10 ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法、並びにｎ型半導体的な特性を示すナノチューブ状構造体の製造方法 WO2006085611A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/815,871 US7902089B2 (en) 2005-02-10 2006-02-10 N-type transistor, production methods for n-type transistor and n-type transistor-use channel, and production method of nanotube structure exhibiting n-type semiconductor-like characteristics
US12/955,972 US8008650B2 (en) 2005-02-10 2010-11-30 Transistor with nanotube structure exhibiting N-type semiconductor-like characteristics

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-034476 2005-02-10
JP2005034476A JP4891550B2 (ja) 2005-02-10 2005-02-10 ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/815,871 A-371-Of-International US7902089B2 (en) 2005-02-10 2006-02-10 N-type transistor, production methods for n-type transistor and n-type transistor-use channel, and production method of nanotube structure exhibiting n-type semiconductor-like characteristics
US12/955,972 Continuation US8008650B2 (en) 2005-02-10 2010-11-30 Transistor with nanotube structure exhibiting N-type semiconductor-like characteristics

Publications (1)

Publication Number Publication Date
WO2006085611A1 true WO2006085611A1 (ja) 2006-08-17

Family

ID=36793182

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/302349 WO2006085611A1 (ja) 2005-02-10 2006-02-10 ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法、並びにｎ型半導体的な特性を示すナノチューブ状構造体の製造方法

Country Status (4)

Country Link
US (2) US7902089B2 (ja)
JP (1) JP4891550B2 (ja)
KR (1) KR100924668B1 (ja)
WO (1) WO2006085611A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4935808B2 (ja) * 2006-03-23 2012-05-23 富士通株式会社 カーボンナノチューブデバイス及びその製造方法
WO2018180146A1 (ja) * 2017-03-27 2018-10-04 東レ株式会社 半導体素子、相補型半導体装置、半導体素子の製造方法、無線通信装置および商品タグ
JP7129405B2 (ja) 2016-06-30 2022-09-01 グラフウェア テクノロジーズ インコーポレイテッド 極性流体がゲートの電界効果デバイス

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006080153A1 (ja) * 2005-01-28 2006-08-03 Nec Corporation 半導体受光素子及びその製造方法
JP4997750B2 (ja) * 2005-12-12 2012-08-08 富士通株式会社 カーボンナノチューブを用いた電子素子及びその製造方法
JP5141944B2 (ja) * 2007-03-02 2013-02-13 株式会社アルバック 熱ｃｖｄ装置および成膜方法
US8609333B2 (en) * 2007-10-01 2013-12-17 University Of Southern California Detection of methylated DNA and DNA mutations
KR100919889B1 (ko) * 2007-11-20 2009-09-30 고려대학교 산학협력단 나노선 트랜지스터 제조방법
US8297351B2 (en) * 2007-12-27 2012-10-30 Schlumberger Technology Corporation Downhole sensing system using carbon nanotube FET
JP5256850B2 (ja) * 2008-05-29 2013-08-07 ミツミ電機株式会社 電界効果トランジスタ及びその製造方法
WO2010037085A1 (en) 2008-09-29 2010-04-01 The Board Of Trustees Of The University Of Illinois Dna sequencing and amplification systems using nanoscale field effect sensor arrays
JP5371453B2 (ja) 2009-01-09 2013-12-18 ミツミ電機株式会社 電界効果トランジスタおよびその製造方法
US8895352B2 (en) * 2009-06-02 2014-11-25 International Business Machines Corporation Method to improve nucleation of materials on graphene and carbon nanotubes
US8368123B2 (en) * 2009-12-23 2013-02-05 Nokia Corporation Apparatus for sensing an event
JP5462737B2 (ja) * 2010-01-21 2014-04-02 株式会社日立製作所 グラフェン膜が成長された基板およびそれを用いた電子・光集積回路装置
JP5069343B2 (ja) * 2010-09-24 2012-11-07 アジョウ・ユニヴァーシティ・インダストリー−アカデミック・コーオペレーション・ファンデーション 炭素ナノチューブ−電界効果トランジスタベースのバイオセンサー及びその製造方法
US8546246B2 (en) 2011-01-13 2013-10-01 International Business Machines Corporation Radiation hardened transistors based on graphene and carbon nanotubes
TWI479547B (zh) * 2011-05-04 2015-04-01 Univ Nat Cheng Kung 薄膜電晶體之製備方法及頂閘極式薄膜電晶體
US8471249B2 (en) * 2011-05-10 2013-06-25 International Business Machines Corporation Carbon field effect transistors having charged monolayers to reduce parasitic resistance
JP5737655B2 (ja) * 2011-07-13 2015-06-17 国立大学法人広島大学 半導体センサ
US9689835B2 (en) 2011-10-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Amplified dual-gate bio field effect transistor
US9958443B2 (en) * 2011-10-31 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Signal enhancement mechanism for dual-gate ion sensitive field effect transistor in on-chip disease diagnostic platform
US9459234B2 (en) 2011-10-31 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd., (“TSMC”) CMOS compatible BioFET
JP5777063B2 (ja) 2012-01-13 2015-09-09 国立大学法人 東京大学 ガスセンサ
US9250210B2 (en) 2012-01-13 2016-02-02 The University Of Tokyo Gas sensor
EP2940462A4 (en) * 2012-12-28 2016-08-03 Univ Tokyo GAS SENSOR AND STRUCTURAL BODY FOR THE GAS SENSOR
JP6352243B2 (ja) * 2013-03-09 2018-07-04 国立研究開発法人科学技術振興機構 論理演算素子
US9389199B2 (en) 2013-03-14 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Backside sensing bioFET with enhanced performance
US20140264468A1 (en) 2013-03-14 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Biofet with increased sensing area
CN104049021B (zh) * 2013-03-14 2016-10-05 台湾积体电路制造股份有限公司 具有增大的感测面积的biofet
DE102013220849A1 (de) * 2013-10-15 2015-04-16 Robert Bosch Gmbh Verfahren zum Betreiben eines chemisch sensitiven Feldeffekttransistors
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
CA2971589C (en) * 2014-12-18 2021-09-28 Edico Genome Corporation Chemically-sensitive field effect transistor
US9859394B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US10020300B2 (en) 2014-12-18 2018-07-10 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US11782057B2 (en) 2014-12-18 2023-10-10 Cardea Bio, Inc. Ic with graphene fet sensor array patterned in layers above circuitry formed in a silicon based cmos wafer
US9857328B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same
US9618474B2 (en) 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US11921112B2 (en) 2014-12-18 2024-03-05 Paragraf Usa Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
CN105810785B (zh) 2014-12-31 2018-05-22 清华大学 发光二极管
CN105810749B (zh) 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
CN105810788B (zh) 2014-12-31 2018-05-22 清华大学 发光二极管
CN105810586B (zh) * 2014-12-31 2018-10-02 清华大学 N型薄膜晶体管的制备方法
CN105810792B (zh) 2014-12-31 2018-05-22 清华大学 发光二极管
CN105810746B (zh) * 2014-12-31 2019-02-05 清华大学 N型薄膜晶体管
CN105810747B (zh) 2014-12-31 2018-11-30 清华大学 N型薄膜晶体管
CN105810587B (zh) * 2014-12-31 2019-07-12 清华大学 N型薄膜晶体管的制备方法
CN105810748B (zh) * 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
US9577204B1 (en) * 2015-10-30 2017-02-21 International Business Machines Corporation Carbon nanotube field-effect transistor with sidewall-protected metal contacts
CN105609638B (zh) * 2016-03-07 2018-09-11 京东方科技集团股份有限公司 一种半导体层和tft的制备方法、tft、阵列基板
EP3459115A4 (en) 2016-05-16 2020-04-08 Agilome, Inc. GRAPHEN-FET DEVICES, SYSTEMS AND METHODS FOR USE THEREOF FOR SEQUENCING NUCLEIC ACIDS
US9859494B1 (en) 2016-06-29 2018-01-02 International Business Machines Corporation Nanoparticle with plural functionalities, and method of forming the nanoparticle
US10665799B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
US10665798B2 (en) 2016-07-14 2020-05-26 International Business Machines Corporation Carbon nanotube transistor and logic with end-bonded metal contacts
EP3537138B1 (en) * 2016-11-02 2023-12-27 LG Chem, Ltd. Quantum dot biosensor
CN106516084B (zh) * 2016-11-23 2019-07-02 安徽佳力奇碳纤维科技股份公司 整流罩用碳纤维复合材料型材及其制备方法
GB2579061A (en) * 2018-11-16 2020-06-10 Cambridge Entpr Ltd Field-effect transistor for sensing target molecules
WO2022039148A1 (ja) * 2020-08-17 2022-02-24 株式会社村田製作所 半導体センサ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017508A (ja) * 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
JP2004064059A (ja) * 2002-06-05 2004-02-26 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機薄膜トランジスタシート及びこれらの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3332703A1 (de) * 1983-09-10 1985-03-28 Schwäbische Hüttenwerke GmbH, 7080 Aalen Bunkerabzugsvorrichtung
JPH05243572A (ja) * 1992-02-27 1993-09-21 Fujitsu Ltd 半導体装置
US6630413B2 (en) * 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
US6482639B2 (en) * 2000-06-23 2002-11-19 The United States Of America As Represented By The Secretary Of The Navy Microelectronic device and method for label-free detection and quantification of biological and chemical molecules
KR100624433B1 (ko) * 2004-08-13 2006-09-19 삼성전자주식회사 Ｐ형 반도체 탄소 나노튜브 및 그 제조 방법
KR100755367B1 (ko) 2005-06-08 2007-09-04 삼성전자주식회사 실린더형 게이트를 갖는 나노-라인 반도체 소자 및 그제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017508A (ja) * 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
JP2004064059A (ja) * 2002-06-05 2004-02-26 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機薄膜トランジスタシート及びこれらの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4935808B2 (ja) * 2006-03-23 2012-05-23 富士通株式会社 カーボンナノチューブデバイス及びその製造方法
JP7129405B2 (ja) 2016-06-30 2022-09-01 グラフウェア テクノロジーズ インコーポレイテッド 極性流体がゲートの電界効果デバイス
WO2018180146A1 (ja) * 2017-03-27 2018-10-04 東レ株式会社 半導体素子、相補型半導体装置、半導体素子の製造方法、無線通信装置および商品タグ
JP6485593B2 (ja) * 2017-03-27 2019-03-20 東レ株式会社 半導体素子、相補型半導体装置、半導体素子の製造方法、無線通信装置および商品タグ
JPWO2018180146A1 (ja) * 2017-03-27 2019-04-04 東レ株式会社 半導体素子、相補型半導体装置、半導体素子の製造方法、無線通信装置および商品タグ
CN110402483A (zh) * 2017-03-27 2019-11-01 东丽株式会社 半导体元件、互补型半导体装置、半导体元件的制造方法、无线通信装置和商品标签
CN110402483B (zh) * 2017-03-27 2020-05-08 东丽株式会社 半导体元件、互补型半导体装置、半导体元件的制造方法、无线通信装置和商品标签

Also Published As

Publication number Publication date
US8008650B2 (en) 2011-08-30
US20090008629A1 (en) 2009-01-08
JP4891550B2 (ja) 2012-03-07
US7902089B2 (en) 2011-03-08
KR20070095991A (ko) 2007-10-01
JP2006222279A (ja) 2006-08-24
KR100924668B1 (ko) 2009-11-03
US20110068324A1 (en) 2011-03-24

Similar Documents

Publication Publication Date Title
JP4891550B2 (ja) ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法
Zhang et al. Electronic transport studies of single-crystalline In 2 O 3 nanowires
US20110291068A1 (en) Field effect transistor manufacturing method, field effect transistor, and semiconductor graphene oxide manufacturing method
Abdellah et al. Flexible carbon nanotube based gas sensors fabricated by large-scale spray deposition
US9397305B2 (en) Thin film transistor
Paul et al. Room temperature detection of NO2 using InSb nanowire
JP2010192599A (ja) カーボンナノ材料を用いた電界効果トランジスタにおける絶縁膜成膜方法及びカーボンナノ材料を用いた電界効果トランジスタ
JP2010071906A (ja) 有機半導体装置、検出装置および検出方法
US8741745B2 (en) Method of controlling amount of adsorbed carbon nanotubes and method of fabricating carbon nanotube device
Zhang et al. Field Effect Transistor Sensors Based on In‐Plane 1T′/2H/1T′ MoTe2 Heterophases with Superior Sensitivity and Output Signals
Offermans et al. Functionalized vertical InAs nanowire arrays for gas sensing
Baek et al. Analysis of contact resistance in single-walled carbon nanotube channel and graphene electrodes in a thin film transistor
Marty et al. Schottky barriers and Coulomb blockade in self-assembled carbon nanotube FETs
Han et al. Synthesis of carbon nanotube bridges on patterned silicon wafers by selective lateral growth
JP2008091566A (ja) 絶縁膜で被覆されたカーボンナノチューブ構造体の製造方法及びその構造体からなる電界効果トランジスタ装置
Stobbe et al. Integration of carbon nanotubes with semiconductor technology: fabrication of hybrid devices by III–V molecular beam epitaxy
Tabib-Azar et al. Sensitive ${\rm NH} _ {3}{\rm OH} $ and HCl Gas Sensors Using Self-Aligned and Self-Welded Multiwalled Carbon Nanotubes
Aikawa et al. Simple Fabrication Technique for Field-Effect Transistor Array Using As-Grown Single-Walled Carbon Nanotubes
Li The effect of interface states on single-walled carbon nanotube transistors
Jeng et al. Fabrication of high performance SWNT film FETs in unipolar p-type, n-type or ambipolar characteristics
Liu Synthesis, devices and applications of carbon nanotubes
Yamamoto et al. Electrical Detection of Negatively Charged Proteins Using n-Type Carbon Nanotube Field-Effect Transistor Biosensors
Amlani et al. Field-effect and single-electron transistors based on single-walled carbon nanotubes catalyzed by Al/Ni thin films
Park et al. Charge Transport Properties of Improved Reduced-Graphene-Oxide-Based Field-Effect Transistors
Rispal et al. Self-aligned fabrication process based on sacrificial catalyst for Pd-contacted carbon nanotube field-effect transistors

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020077017724

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 11815871

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 06713492

Country of ref document: EP

Kind code of ref document: A1

WWW Wipo information: withdrawn in national office

Ref document number: 6713492

Country of ref document: EP