WO2007139424A1 - Method for demodulating a signal in a manchester code - Google Patents

Method for demodulating a signal in a manchester code Download PDF

Info

Publication number
WO2007139424A1
WO2007139424A1 PCT/RU2006/000281 RU2006000281W WO2007139424A1 WO 2007139424 A1 WO2007139424 A1 WO 2007139424A1 RU 2006000281 W RU2006000281 W RU 2006000281W WO 2007139424 A1 WO2007139424 A1 WO 2007139424A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
integrator
pulses
output
input
Prior art date
Application number
PCT/RU2006/000281
Other languages
French (fr)
Russian (ru)
Inventor
Alexander Viktorovich Shadrin
Original Assignee
Federalnoe Gosudarstvennoe Unitarnoe Predpriyatie 'rosysky Federalny Yaderny Tstentr - Vserossysky Nauchno-Issledovatelsky Institut Tekhnicheskoi Fiziki Akademika E.I. Zababakhina'
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Federalnoe Gosudarstvennoe Unitarnoe Predpriyatie 'rosysky Federalny Yaderny Tstentr - Vserossysky Nauchno-Issledovatelsky Institut Tekhnicheskoi Fiziki Akademika E.I. Zababakhina' filed Critical Federalnoe Gosudarstvennoe Unitarnoe Predpriyatie 'rosysky Federalny Yaderny Tstentr - Vserossysky Nauchno-Issledovatelsky Institut Tekhnicheskoi Fiziki Akademika E.I. Zababakhina'
Priority to PCT/RU2006/000281 priority Critical patent/WO2007139424A1/en
Publication of WO2007139424A1 publication Critical patent/WO2007139424A1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code

Definitions

  • the invention relates to the field of information transmission via wire lines and is intended primarily for use in security information collection and processing systems with their high requirements for the reliability of communication channels. In principle, it is possible to use the invention in any communication system.
  • the Manchester code is a code that forms a logical “1” in the center of the bit interval when the information signal goes from a high level to a low and a logical “0” - when moving from a low level to a high one, the Manchester code is characterized by high speed, does not require special synchronizing words and it conceptually incorporates a significantly higher noise immunity compared to other types of codes. He found a very wide application in communication technology. Despite this, more and more technical solutions are being proposed that will improve the method of demodulating the Manchester code (see, for example, US Pat. Ltd. (JP), Priority date: Mau 20 1998, US Pat. Iporroratade (US), Priority date: Nov. 13 1996, U.S. Patent Na 5892797 "System Update Method Ipod Data Resource Mapstester Compared, Reserved Lists Depg (US), Rrioritu data: JuL 15. 1997).
  • the specified technical solution was developed in the method of signal demodulation in the Manchester code, which consists in the fact that when the integrated information signal exceeds the specified levels of positive or negative polarity, form the pulses of the first and second sequences corresponding to single and zero values of the input signal.
  • the beginning of the pulses of both sequences is formed at the moments of the transition of the bipolar information signal from negative polarity to positive and vice versa, and the duration of their signals is set equal to half the period of the input signal.
  • the input signal and the pulse signals of both sequences are normalized in amplitude.
  • the bipolar information signal is limited in amplitude, integrated
  • the integrated information signal is compared in amplitude with signals of a given level of positive and negative polarities, at time intervals where the integrated information signal exceeds the signal in amplitude of a given level of positive or negative polarity
  • the pulses are formed, respectively, of the first and second sequential atelnostey, at the moments when the bipolar data signal from negative to positive polarity STI is formed and back pulses respectively third and fourth sequences.
  • This method is selected as a prototype.
  • the disadvantage of this method is that under the influence of interference, as well as when changing, for example, under the influence of the ambient temperature, the parameters of the components of the device used to modulate the transmission coefficient, the voltage at the output of the integrator at the start of the next bit interval may differ from zero. Since the criterion for deciding that an information signal (zero or one) was adopted is the result of integrating the signal in the first half of the discharge interval, the difference between the initial voltage at the integrator output and zero at the time of the start of integration increases the probability of making the wrong decision. Therefore, this circumstance does not allow achieving maximum noise immunity of demodulation.
  • the objective of the invention is to increase the noise immunity of signal demodulation.
  • the technical result which allows to solve the problem of increasing noise immunity, is to ensure zero voltage at the output of the integrator at the time of the start of the next bit interval and to prohibit the operation of comparators, which are used to detect the transition of an information signal through the zero level, at time intervals where there is no information signal. Additionally, the possibility of increasing current consumption by a device implementing the method is eliminated.
  • the bipolar information signal is limited in amplitude
  • the integrated information signal is integrated, the amplitude is compared with the signals of a given level of positive and negative polarities, at time intervals where the integrated information the signal exceeds the amplitude of the signal of a given level of negative or positive polarity, the pulses are formed respectively the first and second oh sequences, and the pulses of the third and fourth sequences, and at the instants of their appearance are formed, respectively, pulses high or low level output of the binary signal according to the invention
  • the third series of pulses form at the moments of changing the sign of the sum of the signal of the first sequence and the input signal from positive to negative
  • pulses of the fourth sequence are formed at the moments of changing the sign of the difference of the signal of the second sequence and the input signal from positive to negative
  • the integrator is zeroed and held zero voltage at its output until the end of
  • the output voltage of the integrator is guaranteed to be reduced to zero by shunting the integrator with an electronic key. If the key resistance is not small enough, it is possible to bring the signal at the output of the integrator even closer to zero if, with the help of an additional key, interrupt the passage of signals to the input of the integrator simultaneously with bypassing the capacitor of the integrator.
  • Opening the key bypassing the capacity of the integrator can begin closer to the end of the discharge interval when the voltage at the output of the integrator approaches zero under the influence of the input signal. This achieves a decrease in the amplitude of the current through the shunt switch.
  • control pulses of the third and fourth sequences allows, at time intervals where there is no information signal, to avoid switching the comparators of the information signal passing through zero under the influence of noise in the communication line and thereby prevent the possibility of high-frequency noise with a large amplitude in the device.
  • FIG. 1 shows a functional diagram of a device that implements this method
  • FIG. 2 - sequence of operations carried out by the device when implementing the method
  • the device for implementing the method contains an input signal amplitude limiter 1, an integrator 2 (or an aperiodic link with a time constant optimized with respect to the pulse width of the input signal), comparators 3 and 4 of comparing the integrated signal with positive and negative levels, resistors 5 and 6, comparators 7 and 8, a logic device 9, a normally closed key 10, a normally open key 11.
  • Figure 1 indicates the information input 12, the clock and information outputs 13 and 14.
  • the device operates as follows. Let a sequence of logical signals be fed to the input of the device
  • FIG. 2a This sequence corresponds to the signal in the Manchester code shown in FIG. 2b, coming through the information input 12 to the limiter of the input signal amplitude 1.
  • the signal from the output of the limiter 1 through a normally closed key 10 is fed to the input of the integrator 2.
  • a positive pulse of the input signal, acting on the input of the integrator 2 leads to an increase in the absolute value of the negative voltage at its output (Fig. 2c).
  • the output signal of the integrator 2 reaches the threshold level of the comparator 3 and the signal at the output of the comparator 3 (Fig. 2d) goes from high to low (zero), forming a leading edge of the first pulse of the first sequence.
  • the signal at the junction of resistors 5 and 6 is the sum (with some weights) of the signals of the first sequence and the input signal.
  • the voltage at the connection point of resistors 5 and 6 (at the input of comparator 7) cannot become negative due to the large positive voltage at the output of comparator 3.
  • the voltage at the output of comparator 3 becomes zero and the signal sign at the connection point of resistors 5 and b is completely determined by the sign of the input signal.
  • the voltage at the input of the comparator 7 (Fig. 2f) will also become negative, and the signal at the output of the comparator 7 will take a low level (Fig. 2h).
  • Logic device 9 having received an input signal from the output of comparator 7, sets a logical unit at output 14 (Fig. 2k).
  • the capacity of the integrator 2 begins to discharge due to a change in the polarity of the input signal and at time t 2 , when the voltage level at the output of the integrator 2 becomes lower than the threshold level of the comparator 3, the signal level at the output of the comparator 3 becomes high, forming a trailing edge of the first pulse of the first sequence.
  • the voltage at the input of the comparator 7 (the sum of the input voltage and the voltage from the output of the comparator 2) will become positive, and the voltage level at the output of the comparator 7 will become high.
  • a single level at output 14 will be maintained until a signal appears from the output of comparator 8.
  • Logic device 9 generates a pulse at output 13 (Fig. 2j), used to control components devices providing zeroing of integrator 2. This pulse closes switch 10, which stops the information signal passing to the input of integrator 2, and opens switch 11, resetting integrator 2 and holding zero voltage at its output until the start of the next clock interval, regardless of amplitude and shape a signal effective during the second half of the clock interval. In the next clock interval, where the logical unit is also transmitted, the processes at the outputs of the integrator 2 and comparators 3 and 7 are repeated, and a high signal level at the output of the device 14 is maintained.
  • the processes occurring in the device when decoding a signal corresponding to a logical zero are similar to those considered.
  • the pulses of the second sequence are formed at the output of the comparator 4. Switching of the comparator 4 from high to low and from low to high occur, respectively, at time t 3 and U (Fig. 2e).
  • the comparator 8 responds to the difference of the signals of the second sequence and the input signal (more precisely, the signal from the output of the limiter). Until time t 3, switching of the comparator 8 is impossible under the influence of any input signal, because the signal at the output of the comparator 4 exceeds any possible signal level at the output of the limiter (Fig. 2g).
  • the comparator 8 switches from a high level to a low one when the input signal passes through zero, i.e. the same as when decoding an input signal corresponding to a logical unit in the middle of the bit interval.
  • Logic device 9 having received a signal from the output of comparator 8, will set logic zero at output 14 (Fig. 2k), and at output 13 it will generate a pulse (Fig. 2j) used to control the components of the device that ensure zeroing of integrator 2. Pulses from output 13 can be used as clock pulses accompanying the information signal from the output 14.
  • the capacity of the integrator 2 begins to discharge at the time U, when the absolute value of the voltage at the output of the integrator 2 becomes lower than the threshold level of the comparator 4, the signal level at the output of the comparator 4 becomes high, and at the output of the comparator 8 - low. The low level at the output 14 will remain until the signal from the output of the comparator 7.
  • the zeroing of the integrator 2 can be done by modulating the transfer coefficient of the input signal limiter 1. In this case, at the beginning of the next clock interval of the input signal, the voltage on the integrator 2 comes to zero value under the influence of the input signal in the second half of the information interval, but may differ from zero when exposed interference.
  • the device provides full repeatability of the considered processes during demodulation of all discharges, excludes switching with a high frequency of comparators under the influence of high-frequency interference at the input of the device, an increase in the current consumption of the device, and the appearance of high-frequency interference with a large amplitude inside the device.
  • the device can be used to build an asynchronous communication channel when information signals are generated only when the value of the transmitted logical signal changes. In this case, the clock output 13 is not used.
  • the logic device operation algorithm can be supplemented with the function of setting the output 14 to the zero state when power is applied and when there is a long absence of information signals.
  • the most effective is its use in the systems for collecting and processing information of integrated systems of physical protection of objects with their high requirements for the reliability of communication channels.
  • the above embodiments of the invention show its operability.

Abstract

The inventive method consists in integrating a data signal, in forming four pulse sequences, at the moments,when pulses of the third and fourth sequences occur, in forming levels of an output binary signal and in forming pulses which enable the integrator to be set to nil. Said invention makes possible to exclude noises in the signal at the integrator output at the beginning of a successive information interval and noses inside the device when the data signal is absent.

Description

Способ демодуляции сигнала в манчестерском коде Method for signal demodulation in Manchester code
Область техникиTechnical field
Изобретение относится к области передачи информации по проводным линиям и предназначено преимущественно для использования в системах сбора и обработки ин- формации охранных систем с их высокими требованиями к надежности каналов связи. В принципе, возможно использование изобретения в любых системах связи.The invention relates to the field of information transmission via wire lines and is intended primarily for use in security information collection and processing systems with their high requirements for the reliability of communication channels. In principle, it is possible to use the invention in any communication system.
Предшествующий уровень техникиState of the art
Код Манчестер представляет собой код, формирующий в центре разрядного интервала логическую «1» при переходе информационного сигнала с высокого уровня на низкий и логический «0» - при переходе с низкого уровня на высокий, Манчестерский код отличается высоким быстродействием, не требует специальных синхронизирующих слов и в нем концептуально заложена значительно более высокая помехоустойчивость по сравнению с другими видами кодов. Он нашел очень широкое применение в технике связи. Несмотря на это предлагаются все новые и новые технические решения, усовер- шенствующие способ демодуляции манчестерского кода (см., например, патент США Na 6370242 "Меthоd апd dеviсе fоr dесоdiпg Мапсhеstеr епсоdеd dаtа", iпvепtог: Juпji Nасаi, Аssigпее: Оld Еlесtriс Iпdшtrу Со. Ltd. (JP), Рriоritу dаtа: Мау 20 1998, патент США Na 6008746 "Меthоd апd dеviсе fоr dесоdiпg поisу, iпtеrmittепt dаtа, suсh аs Мапсhеstеr епсоdеd dаtа оr thе likе", iпvепtог: Williаm А. Whitе, Аssigпее: Техаs Iпstrumепt Iпсоrроrаtеd (US), Рriоritу dаtа: Nоv. 13 1996, патент США Na 5892797 "Sуstеm апd mеthоd fоr rесоvеr- iпg dаtа usiпg Мапсhеstеr соdе апd оthеr bi-рhаsе lеvеl соdеs", шvепtоr: Jау Ле Dепg (US), Рriоritу dаtа: JuL 15. 1997).The Manchester code is a code that forms a logical “1” in the center of the bit interval when the information signal goes from a high level to a low and a logical “0” - when moving from a low level to a high one, the Manchester code is characterized by high speed, does not require special synchronizing words and it conceptually incorporates a significantly higher noise immunity compared to other types of codes. He found a very wide application in communication technology. Despite this, more and more technical solutions are being proposed that will improve the method of demodulating the Manchester code (see, for example, US Pat. Ltd. (JP), Priority date: Mau 20 1998, US Pat. Iporroratade (US), Priority date: Nov. 13 1996, U.S. Patent Na 5892797 "System Update Method Ipod Data Resource Mapstester Compared, Reserved Lists Depg (US), Rrioritu data: JuL 15. 1997).
Весьма перспективным представляется способ демодуляции сигнала в манчестерском коде основанный на том, что биполярный информационный сигнал интегри- руют и сравнивают по амплитуде проинтегрированный информационный сигнал с сигналами заданного уровня положительной и отрицательной полярностей и формируют при этом высокий или низкий уровни выходного бинарного сигнала (см. патент США Na 3979746 "Нigh sрееd Мапсhеstеr соdе dеmоdulаtоr", iпvепtоr: Воbbу R. Jаrrеtt, Аssigпее: Thе Uпitеd Stаtеs оf Аmеriса аs rерrеsепtеd bу thе Sесrеtаrу оf thе Nаvу. (US), Рriоritу dаtа: Арr. 28 1975).It seems very promising a method of signal demodulation in the Manchester code based on the fact that the bipolar information signal is integrated and the integrated information signal is compared in amplitude with the signals of a given level of positive and negative polarities and at the same time form high or low levels of the output binary signal (see patent USA Na 3979746 "High Strength Maposter with a Demodulator", Iptept: R. R. Jarrett, Assype: Thе Uptitеs of Аmеrе асеreреseptеtеreаtеreеtеreаtеreаtеreаtеreаtеreаtеreаtеreаtеreаtеreаtеreаtеreаtеreаtеreаtеresuеt.
Указанное техническое решение получило развитие в способе демодуляции сигнала в манчестерском коде, заключающемся в том, что при превышении проинтегрированным информационным сигналом заданных уровней положительной или отрицатель- ной полярности, формируют импульсы первой и второй последовательностей, соответствующих единичным и нулевым значениям входного сигнала. Начала импульсов обеих последовательностей формируют в моменты перехода биполярного информационного сигнала от отрицательной полярности к положительной и обратно, а длительность их сигналов устанавливают равной половине периода входного сигнала. Входной сигнал и импульсные сигналы обеих последовательностей нормализуют по амплитуде. Нормализованные сигналы обеих последовательностей складывают с нормализованным входным сигналом со знаками, соответствующими его информационным значениям (см. авторское свидетельство СССР N° 1156246, "Способ демодуляции двухфазных трехуровневых сигналов", автор Ю.Г. Байков, МПК H03K13/00, опубликовано 15.05. 85г. Бюллетень Jfel8)The specified technical solution was developed in the method of signal demodulation in the Manchester code, which consists in the fact that when the integrated information signal exceeds the specified levels of positive or negative polarity, form the pulses of the first and second sequences corresponding to single and zero values of the input signal. The beginning of the pulses of both sequences is formed at the moments of the transition of the bipolar information signal from negative polarity to positive and vice versa, and the duration of their signals is set equal to half the period of the input signal. The input signal and the pulse signals of both sequences are normalized in amplitude. The normalized signals of both sequences are combined with a normalized input signal with signs corresponding to its information values (see USSR author's certificate N ° 1156246, "Method for the demodulation of two-phase three-level signals", author Yu.G. Baikov, IPC H03K13 / 00, published 05.15. 85g Bulletin Jfel8)
Недостатком обоих упомянутых способов является влияние помех на величину сигнала на выходе интегратора в момент начала очередного информационного интервала, а также то, что на интервалах времени, где отсутствует информационный сигнал, вы- сокочастотные помехи в линии связи даже с небольшой амплитудой вызывают внутри устройства высокочастотные помехи с большой амплитудой.The disadvantage of both of these methods is the effect of interference on the signal value at the output of the integrator at the beginning of the next information interval, as well as the fact that at time intervals where there is no information signal, high-frequency interference in the communication line, even with a small amplitude, causes high-frequency interference with large amplitude.
Наиболее совершенным представляется способ демодуляции сигнала в манчестерском коде, согласно которому биполярный информационный сигнал ограничивают по амплитуде, интегрируют, сравнивают по амплитуде проинтегрированный информа- ционный сигнал с сигналами заданного уровня положительной и отрицательной полярностей, на интервалах времени, где проинтегрированный информационный сигнал превышает по амплитуде сигнал заданного уровня положительной или отрицательной полярности, формируют импульсы соответственно первой и второй последовательностей, в моменты перехода биполярного информационного сигнала от отрицательной полярно- сти к положительной и обратно формируют импульсы соответственно третьей и четвертой последовательностей. В моменты совпадения импульсов первой и четвертой, а также второй и третьей последовательностей формируют положительные фронты меандрового сигнала, которым модулируют по амплитуде входной сигнал перед интегрированием, а также формируют высокий или низкий уровни выходного бинарного сигнала (см. автор- ское свидетельство СССР N° 1330761, "Способ демодуляции биполярного фазоманипу- лированного сигнала", автор Ю.Г. Байков, МПК H03M5/12, опубликовано 15.08.87г. Бюллетень N° 30).The most perfect seems to be a method of signal demodulation in the Manchester code, according to which the bipolar information signal is limited in amplitude, integrated, the integrated information signal is compared in amplitude with signals of a given level of positive and negative polarities, at time intervals where the integrated information signal exceeds the signal in amplitude of a given level of positive or negative polarity, the pulses are formed, respectively, of the first and second sequential atelnostey, at the moments when the bipolar data signal from negative to positive polarity STI is formed and back pulses respectively third and fourth sequences. At the moments of coincidence of the pulses of the first and fourth, as well as the second and third sequences, they form positive edges of the meander signal, which modulate the input signal in amplitude before integration, and also form high or low levels of the output binary signal (see USSR copyright certificate N ° 1330761 , "A method for demodulating a bipolar phase-shifted signal," by Yu.G. Baykov, IPC H03M5 / 12, published August 15, 1987, Bulletin No. 30).
Этот способ выбран в качестве прототипа. Недостатком данного способа является то, что под влиянием помех, а также при изменении, например, под влиянием температуры окружающей среды, параметров компонентов устройства, используемых для модуляции коэффициента передачи, величина напряжения на выходе интегратора в момент начала очередного разрядного интервала может отличаться от нуля. Поскольку критерием принятия решения о том, что был принят информационный сигнал (ноль или единица) служит результат интегрирования сигнала на первой половине разрядного интервала, отличие начального напряжения на выходе интегратора от нуля в момент начала интегрирования увеличивает вероятность принятия неправильного решения. Следовательно, это обстоятельство не позволяет дос- тичь максимальной помехоустойчивости демодуляции. Кроме того, на интервалах времени, где отсутствует информационный сигнал, высокочастотные помехи в линии связи, даже с небольшой амплитудой, вызывают переключения с высокой частотой компараторов нулевого уровня, что приводит к возникновению внутри устройства высокочастотных помех с большой амплитудой и увеличению потребляемого тока.This method is selected as a prototype. The disadvantage of this method is that under the influence of interference, as well as when changing, for example, under the influence of the ambient temperature, the parameters of the components of the device used to modulate the transmission coefficient, the voltage at the output of the integrator at the start of the next bit interval may differ from zero. Since the criterion for deciding that an information signal (zero or one) was adopted is the result of integrating the signal in the first half of the discharge interval, the difference between the initial voltage at the integrator output and zero at the time of the start of integration increases the probability of making the wrong decision. Therefore, this circumstance does not allow achieving maximum noise immunity of demodulation. In addition, at time intervals where there is no information signal, high-frequency interference in the communication line, even with a small amplitude, causes high-frequency comparators to switch to zero level, which leads to the appearance of high-frequency interference with a large amplitude inside the device and an increase in the current consumption.
Раскрытие изобретенияDisclosure of invention
Задача изобретения — повышение помехоустойчивости демодуляции сигнала.The objective of the invention is to increase the noise immunity of signal demodulation.
Технический результат, позволяющий решить задачу повышения помехоустойчивости, заключается в обеспечении нулевого напряжения на выходе интегратора к мо- менту начала очередного разрядного интервала и запрещении работы компараторов, служащих для обнаружения перехода информационного сигнала через нулевой уровень, на интервалах времени, где отсутствует информационный сигнал. Дополнительно, устраняется возможность увеличения потребления тока устройством, реализующим способ.The technical result, which allows to solve the problem of increasing noise immunity, is to ensure zero voltage at the output of the integrator at the time of the start of the next bit interval and to prohibit the operation of comparators, which are used to detect the transition of an information signal through the zero level, at time intervals where there is no information signal. Additionally, the possibility of increasing current consumption by a device implementing the method is eliminated.
Для достижения технического результата в способе демодуляции сигнала в ман- честерском коде, заключающемся в том, что биполярный информационный сигнал ограничивают по амплитуде, интегрируют, сравнивают по амплитуде проинтегрированный информационный сигнал с сигналами заданного уровня положительной и отрицательной полярностей, на интервалах времени, где проинтегрированный информационный сигнал превышает по амплитуде сигнал заданного уровня отрицательной или положительной полярности, формируют импульсы соответственно первой и второй последовательностей, и импульсы третьей и четвертой последовательностей и в моменты их появления формируют, соответственно, импульсы высокого или низкого уровня выходного бинарного сигнала, согласно изобретению, импульсы третьей последовательности формируют в моменты смены знака суммы сигнала первой последовательности и входного сигнала с положительного на отрицательный, импульсы четвертой последовательности формируют в моменты смены знака разности сигнала второй последовательности и входного сигнала с положительного на отрицательный, при этом после появления импульсов третьей и четвертой последовательностей осуществляют обнуление интегратора и удерживают нулевое напряжение на его выходе до конца текущего разрядного интервала.To achieve a technical result in the method of signal demodulation in the manchester code, namely, that the bipolar information signal is limited in amplitude, the integrated information signal is integrated, the amplitude is compared with the signals of a given level of positive and negative polarities, at time intervals where the integrated information the signal exceeds the amplitude of the signal of a given level of negative or positive polarity, the pulses are formed respectively the first and second oh sequences, and the pulses of the third and fourth sequences, and at the instants of their appearance are formed, respectively, pulses high or low level output of the binary signal according to the invention, the third series of pulses form at the moments of changing the sign of the sum of the signal of the first sequence and the input signal from positive to negative, pulses of the fourth sequence are formed at the moments of changing the sign of the difference of the signal of the second sequence and the input signal from positive to negative, while after the appearance of pulses of the third and fourth sequences, the integrator is zeroed and held zero voltage at its output until the end of the current discharge interval.
В предлагаемом решении выходное напряжение интегратора гарантированно приводится к нулю шунтированием интегратора электронным ключом. При недостаточно малом сопротивлении ключа еще больше приблизить сигнал на выходе интегратора к нулю можно, если с помощью дополнительного ключа прервать прохождение сигналов на вход интегратора одновременно с шунтированием емкости интегратора.In the proposed solution, the output voltage of the integrator is guaranteed to be reduced to zero by shunting the integrator with an electronic key. If the key resistance is not small enough, it is possible to bring the signal at the output of the integrator even closer to zero if, with the help of an additional key, interrupt the passage of signals to the input of the integrator simultaneously with bypassing the capacitor of the integrator.
Открывание ключа, шунтирующего емкость интегратора, можно начинать ближе к концу разрядного интервала, когда напряжение на выходе интегратора приблизится к нулю под воздействием входного сигнала. Этим достигается уменьшение амплитуды то- ка через шунтирующий ключ.Opening the key bypassing the capacity of the integrator can begin closer to the end of the discharge interval when the voltage at the output of the integrator approaches zero under the influence of the input signal. This achieves a decrease in the amplitude of the current through the shunt switch.
Предложенный принцип формирования управляющих импульсов третьей и четвертой последовательностей позволяет на интервалах времени, где отсутствует информационный сигнал, избежать переключения компараторов перехода информационного сигнала через ноль под воздействием помех в линии связи и тем самым предотвратить возможность возникновения в устройстве высокочастотных помех с большой амплитудой.The proposed principle of the formation of control pulses of the third and fourth sequences allows, at time intervals where there is no information signal, to avoid switching the comparators of the information signal passing through zero under the influence of noise in the communication line and thereby prevent the possibility of high-frequency noise with a large amplitude in the device.
Краткое описание фигур чертежаBrief Description of the Drawings
Изобретение поясняется чертежом, приведенным на фиг. 1 и фиг. 2, где: на фиг. 1 представлена функциональная схема устройства, реализующая данный способ; на фиг. 2 - последовательность операций, осуществляемая устройством при реализации способаThe invention is illustrated by the drawing shown in FIG. 1 and FIG. 2, where: in FIG. 1 shows a functional diagram of a device that implements this method; in FIG. 2 - sequence of operations carried out by the device when implementing the method
Варианты осуществления изобретенияEmbodiments of the invention
Устройство для реализации способа (фиг.l) содержит ограничитель амплитуды входных сигналов 1, интегратор 2 (или апериодическое звено с постоянной времени, оптимизированной по отношению к длительности импульсов входного сигнала), компараторы 3 и 4 сравнения проинтегрированного сигнала с положительным и отрицательным уровнями, резисторы 5 и 6, компараторы 7 и 8, логическое устройство 9, нормально замкнутый ключ 10, нормально разомкнутый ключ 11. На фиг.1 обозначены информационный вход 12, тактовый и информационный выходы 13 и 14.The device for implementing the method (Fig. 1) contains an input signal amplitude limiter 1, an integrator 2 (or an aperiodic link with a time constant optimized with respect to the pulse width of the input signal), comparators 3 and 4 of comparing the integrated signal with positive and negative levels, resistors 5 and 6, comparators 7 and 8, a logic device 9, a normally closed key 10, a normally open key 11. Figure 1 indicates the information input 12, the clock and information outputs 13 and 14.
Устройство работает следующим образом. Пусть на вход устройства подается последовательность логических сигналовThe device operates as follows. Let a sequence of logical signals be fed to the input of the device
11001 (фиг. 2а). Этой последовательности соответствует сигнал в коде Манчестер, представленный на фиг. 2b, поступающий через информационный вход 12 на ограничитель амплитуды входных сигналов 1. Сигнал с выхода ограничителя 1 через нормально замкнутый ключ 10 поступает на вход интегратора 2. Положительный импульс входного сигнала, воздействуя на вход интегратора 2, приводит к нарастанию по абсолютному значению величины отрицательного напряжения на его выходе (фиг. 2с). В момент времени ti выходной сигнал интегратора 2 достигает значения порогового уровня компаратора 3 и сигнал на выходе компаратора 3 (фиг. 2d) переходит из высокого уровня в низкий (нулевой), образуя передний фронт первого импульса первой последовательности. Сигнал в точке соединения резисторов 5 и 6 является суммой (с некоторыми весовыми коэффициентами) сигналов первой последовательности и входного сигнала. До момента U переключение компаратора 7 под воздействием каких-либо помех невозможно, т.к. напряжение в точке соединения резисторов 5 и 6 (на входе компаратора 7) не может стать отрицательным из-за большого положительного напряжения на выходе компара- тора 3. В момент U напряжение на выходе компаратора 3 становится нулевым и знак сигнала в точке соединения резисторов 5 и б полностью определяется знаком входного сигнала. В момент перехода значения входного сигнала с положительного на отрицательное напряжение на входе компаратора 7 (фиг. 2f) также станет отрицательным, а сигнал на выходе компаратора 7 примет низкий уровень (фиг. 2h). Логическое устройст- во 9, получив на вход сигнал с выхода компаратора 7, устанавливает на выходе 14 логическую единицу (фиг. 2k). Емкость интегратора 2 начинает разряжаться вследствие смены полярности входного сигнала и в момент времени t2, когда уровень напряжения на выходе интегратора 2 станет меньше порогового уровня компаратора 3, уровень сигнала на выходе компаратора 3 станет высоким, сформировав задний фронт первого импульса первой последовательности. Напряжение на входе компаратора 7 (сумма входного напряжения и напряжения с выхода компаратора 2) станет положительным, а уровень напряжения на выходе компаратора 7 - высоким. Единичный уровень на выходе 14 будет сохраняться до появления сигнала с выхода компаратора 8. Логическое устройство 9 формирует импульс на выходе 13 (фиг. 2j), используемый для управления компонентами устройства, обеспечивающими обнуление интегратора 2. Этот импульс закрывает ключ 10, прекращающий прохождение информационного сигнала на вход интегратора 2, и открывает ключ 11, обнуляющий интегратор 2 и удерживающий нулевое напряжение на его выходе до момента начала следующего тактового интервала независимо от амплиту- ды и формы сигнала, действующего в течение второй половины тактового интервала. На следующем тактовом интервале, где также передается логическая единица, процессы на выходах интегратора 2 и компараторов 3 и 7 повторяются, а высокий уровень сигнала на выходе 14 устройства сохраняется.11001 (Fig. 2a). This sequence corresponds to the signal in the Manchester code shown in FIG. 2b, coming through the information input 12 to the limiter of the input signal amplitude 1. The signal from the output of the limiter 1 through a normally closed key 10 is fed to the input of the integrator 2. A positive pulse of the input signal, acting on the input of the integrator 2, leads to an increase in the absolute value of the negative voltage at its output (Fig. 2c). At time ti, the output signal of the integrator 2 reaches the threshold level of the comparator 3 and the signal at the output of the comparator 3 (Fig. 2d) goes from high to low (zero), forming a leading edge of the first pulse of the first sequence. The signal at the junction of resistors 5 and 6 is the sum (with some weights) of the signals of the first sequence and the input signal. Up to the moment U, switching the comparator 7 under the influence of any interference is impossible, because the voltage at the connection point of resistors 5 and 6 (at the input of comparator 7) cannot become negative due to the large positive voltage at the output of comparator 3. At time U, the voltage at the output of comparator 3 becomes zero and the signal sign at the connection point of resistors 5 and b is completely determined by the sign of the input signal. At the time of transition of the input signal from positive to negative, the voltage at the input of the comparator 7 (Fig. 2f) will also become negative, and the signal at the output of the comparator 7 will take a low level (Fig. 2h). Logic device 9, having received an input signal from the output of comparator 7, sets a logical unit at output 14 (Fig. 2k). The capacity of the integrator 2 begins to discharge due to a change in the polarity of the input signal and at time t 2 , when the voltage level at the output of the integrator 2 becomes lower than the threshold level of the comparator 3, the signal level at the output of the comparator 3 becomes high, forming a trailing edge of the first pulse of the first sequence. The voltage at the input of the comparator 7 (the sum of the input voltage and the voltage from the output of the comparator 2) will become positive, and the voltage level at the output of the comparator 7 will become high. A single level at output 14 will be maintained until a signal appears from the output of comparator 8. Logic device 9 generates a pulse at output 13 (Fig. 2j), used to control components devices providing zeroing of integrator 2. This pulse closes switch 10, which stops the information signal passing to the input of integrator 2, and opens switch 11, resetting integrator 2 and holding zero voltage at its output until the start of the next clock interval, regardless of amplitude and shape a signal effective during the second half of the clock interval. In the next clock interval, where the logical unit is also transmitted, the processes at the outputs of the integrator 2 and comparators 3 and 7 are repeated, and a high signal level at the output of the device 14 is maintained.
Процессы, происходящие в устройстве при декодировании сигнала, соответст- вующего логическому нулю, аналогичны рассмотренным. Импульсы второй последовательности формируются на выходе компаратора 4. Переключения компаратора 4 с высокого уровня на низкий и с низкого на высокий происходят соответственно в моменты времени t3 и U (фиг. 2e). Компаратор 8 реагирует на разность сигналов второй последовательности и входного сигнала (точнее, сигнала с выхода ограничителя). До момента времени t3 переключение компаратора 8 при воздействии любого входного сигнала невозможно, т.к. сигнал на выходе компаратора 4 превышает любой возможный уровень сигнала на выходе ограничителя (фиг. 2g). После момента t3 напряжение на выходе компаратора 4 становится равным нулю, следовательно, переключение компаратора 8 с высокого уровня на низкий произойдет в момент перехода входного сигнала через ноль, т.е. так же, как и при декодировании входного сигнала, соответствующего логической единице, в середине разрядного интервала. Логическое устройство 9, получив сигнал с выхода компаратора 8, установит на выходе 14 логический ноль (фиг. 2k), а на выходе 13 сформирует импульс (фиг. 2j), используемый для управления компонентами устройства, обеспечивающими обнуление интегратора 2. Импульсы с выхода 13 могут исполь- зоваться как тактовые импульсы, сопровождающие информационный сигнал с выхода 14. Эти импульсы закрывают ключ 10, прекращающий прохождение информационного сигнала на вход интегратора 2, и открывают ключ 11, обнуляющий интегратор 2 и удерживающий нулевое напряжение на его выходе до момента начала следующего тактового интервала независимо от амплитуды и формы сигнала, действующего в течение второй половины тактового интервала. Емкость интегратора 2 начинает разряжаться и в момент времени U, когда абсолютное значение напряжения на выходе интегратора 2 станет меньше порогового уровня компаратора 4, уровень сигнала на выходе компаратора 4 станет высоким, а на выходе компаратора 8 - низким. Низкий уровень на выходе 14 будет сохраняться до появления сигнала с выхода компаратора 7. Обнуление интегратора 2 можно осуществлять и путем модуляции коэффициента передачи ограничителя входного сигнала 1. В этом случае к началу следующего тактового интервала входного сигнала напряжение на интеграторе 2 приходит к нулевому значению под воздействием входного сигнала на второй половине информационного интервала, но может отличаться от ну- левой величины при воздействии помех.The processes occurring in the device when decoding a signal corresponding to a logical zero are similar to those considered. The pulses of the second sequence are formed at the output of the comparator 4. Switching of the comparator 4 from high to low and from low to high occur, respectively, at time t 3 and U (Fig. 2e). The comparator 8 responds to the difference of the signals of the second sequence and the input signal (more precisely, the signal from the output of the limiter). Until time t 3, switching of the comparator 8 is impossible under the influence of any input signal, because the signal at the output of the comparator 4 exceeds any possible signal level at the output of the limiter (Fig. 2g). After the moment t 3, the voltage at the output of the comparator 4 becomes equal to zero, therefore, the comparator 8 switches from a high level to a low one when the input signal passes through zero, i.e. the same as when decoding an input signal corresponding to a logical unit in the middle of the bit interval. Logic device 9, having received a signal from the output of comparator 8, will set logic zero at output 14 (Fig. 2k), and at output 13 it will generate a pulse (Fig. 2j) used to control the components of the device that ensure zeroing of integrator 2. Pulses from output 13 can be used as clock pulses accompanying the information signal from the output 14. These pulses close the key 10, stopping the passage of the information signal to the input of the integrator 2, and open the key 11, resetting the integrator 2 and holding the zero voltage at e output until the start of the next clock interval, regardless of the amplitude and waveform of the signal during the second half of the clock interval. The capacity of the integrator 2 begins to discharge at the time U, when the absolute value of the voltage at the output of the integrator 2 becomes lower than the threshold level of the comparator 4, the signal level at the output of the comparator 4 becomes high, and at the output of the comparator 8 - low. The low level at the output 14 will remain until the signal from the output of the comparator 7. The zeroing of the integrator 2 can be done by modulating the transfer coefficient of the input signal limiter 1. In this case, at the beginning of the next clock interval of the input signal, the voltage on the integrator 2 comes to zero value under the influence of the input signal in the second half of the information interval, but may differ from zero when exposed interference.
Устройство обеспечивает полную повторяемость рассмотренных процессов при демодуляции всех разрядов, исключает переключение с высокой частотой компараторов под воздействием высокочастотных помех на входе устройства, увеличение в связи с этим тока потребления устройства и появление высокочастотных помех с большой ам- плитудой внутри устройства.The device provides full repeatability of the considered processes during demodulation of all discharges, excludes switching with a high frequency of comparators under the influence of high-frequency interference at the input of the device, an increase in the current consumption of the device, and the appearance of high-frequency interference with a large amplitude inside the device.
Устройство может использоваться для построения асинхронного канала связи, когда информационные сигналы формируются только при изменении значения передаваемого логического сигнала. В этом случае тактовый выход 13 не используется.The device can be used to build an asynchronous communication channel when information signals are generated only when the value of the transmitted logical signal changes. In this case, the clock output 13 is not used.
Алгоритм работы логического устройства может быть дополнен функцией уста- новки выхода 14 в нулевое состояние при подаче питания и при длительном отсутствии информационных сигналов.The logic device operation algorithm can be supplemented with the function of setting the output 14 to the zero state when power is applied and when there is a long absence of information signals.
Промышленная применимостьIndustrial applicability
Наиболее эффективным выглядит его использование в системах сбора и обработки информации интегрированных систем физической защиты объектов с их высокими требованиями к надежности каналов связи. В принципе, возможно использование изобретения в любых системах связи. Рассмотренные выше варианты выполнения изобретения показывают его работоспособность. The most effective is its use in the systems for collecting and processing information of integrated systems of physical protection of objects with their high requirements for the reliability of communication channels. In principle, it is possible to use the invention in any communication system. The above embodiments of the invention show its operability.

Claims

Формула изобретения Claim
1. Способ демодуляции сигнала в манчестерском коде, заключающийся в том, что биполярный информационный сигнал ограничивают по амплитуде, интегрируют, сравнивают по амплитуде проинтегрированный информационный сигнал с сигналами задан- ного уровня положительной и отрицательной полярностей, на интервалах времени, где проинтегрированный информационный сигнал превышает по амплитуде сигнал заданного уровня отрицательной или положительной полярности, формируют импульсы соответственно первой и второй последовательностей, и импульсы третьей и четвертой последовательностей и в моменты их появления формируют, соответственно, импульсы высокого или низкого уровня выходного бинарного сигнала, отличающийся тем, что импульсы третьей последовательности формируют в моменты смены знака суммы сигнала первой последовательности и входного сигнала с положительного на отрицательный, импульсы четвертой последовательности формируют в моменты смены знака разности сигнала второй последовательности и входного сигнала с положительного на от- рицательный, при этом после появления импульсов третьей и четвертой последовательностей осуществляют обнуление интегратора и удерживают нулевое напряжение на его выходе до конца текущего разрядного интервала.1. The method of demodulating the signal in the Manchester code, namely, that the bipolar information signal is limited in amplitude, the integrated information signal is integrated, compared in amplitude with the signals of a given level of positive and negative polarities, at time intervals where the integrated information signal exceeds by the amplitude of the signal of a given level of negative or positive polarity, form pulses of the first and second sequences, respectively, and the pulses are third it and the fourth sequences and at the moments of their appearance, respectively, generate pulses of high or low level of the output binary signal, characterized in that the pulses of the third sequence are formed at the moments of changing the sign of the sum of the signal of the first sequence and the input signal from positive to negative, pulses of the fourth sequence form at the moment of changing the sign of the difference of the signal of the second sequence and the input signal from positive to negative, while after the appearance of pulses The third and fourth sequences carry out the zeroing of the integrator and hold the zero voltage at its output until the end of the current discharge interval.
2. Способ по п. l, отличающийся тем, что обнуление интегратора осуществляют путем шунтирования зарядной емкости интегратора. 2. The method according to p. L, characterized in that the zeroing of the integrator is carried out by shunting the charging capacity of the integrator.
3. Способ по п. 2, отличающийся тем, что при обнулении интегратора прерывают прохождение сигналов на вход интегратора.3. The method according to p. 2, characterized in that when the integrator is zeroed, the passage of signals to the input of the integrator is interrupted.
4. Способ по п. 2, отличающийся тем, шунтирование осуществляют путем замыкания нормально разомкнутого ключа, шунтирующего зарядную емкость интегратора,4. The method according to p. 2, characterized in that the bypass is carried out by closing a normally open key, bypassing the charging capacity of the integrator,
5. Способ по п. 3, отличающийся тем, что прерывание прохождения сигналов на вход интегратора осуществляют путем размыкания нормально замкнутого ключа, установленного во входную цепь интегратора. 5. The method according to p. 3, characterized in that the interruption of the passage of signals to the input of the integrator is carried out by opening a normally closed key installed in the input circuit of the integrator.
PCT/RU2006/000281 2006-05-30 2006-05-30 Method for demodulating a signal in a manchester code WO2007139424A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/RU2006/000281 WO2007139424A1 (en) 2006-05-30 2006-05-30 Method for demodulating a signal in a manchester code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU2006/000281 WO2007139424A1 (en) 2006-05-30 2006-05-30 Method for demodulating a signal in a manchester code

Publications (1)

Publication Number Publication Date
WO2007139424A1 true WO2007139424A1 (en) 2007-12-06

Family

ID=38778857

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/RU2006/000281 WO2007139424A1 (en) 2006-05-30 2006-05-30 Method for demodulating a signal in a manchester code

Country Status (1)

Country Link
WO (1) WO2007139424A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1330761A1 (en) * 1985-10-03 1987-08-15 Предприятие П/Я В-2969 Method of demodulation of a bipolar phase-modulated signal
US5023891A (en) * 1989-07-25 1991-06-11 Sf2 Corporation Method and circuit for decoding a Manchester code signal
US5748123A (en) * 1995-12-20 1998-05-05 Lg Semicon Co., Ltd. Decoding apparatus for Manchester code
US6370212B1 (en) * 1998-05-20 2002-04-09 Oki Electric Industry Co., Ltd. Method and device for decoding manchester encoded data
RU2001101396A (en) * 2001-01-15 2002-12-20 Российский федеральный ядерный центр - Всероссийский научно-исследовательский институт технической физики им. акад. Е.И.Забабахина METHOD FOR DEMODULATION OF A BIPOLAR PHASOMANIPULATED SIGNAL

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1330761A1 (en) * 1985-10-03 1987-08-15 Предприятие П/Я В-2969 Method of demodulation of a bipolar phase-modulated signal
US5023891A (en) * 1989-07-25 1991-06-11 Sf2 Corporation Method and circuit for decoding a Manchester code signal
US5748123A (en) * 1995-12-20 1998-05-05 Lg Semicon Co., Ltd. Decoding apparatus for Manchester code
US6370212B1 (en) * 1998-05-20 2002-04-09 Oki Electric Industry Co., Ltd. Method and device for decoding manchester encoded data
RU2001101396A (en) * 2001-01-15 2002-12-20 Российский федеральный ядерный центр - Всероссийский научно-исследовательский институт технической физики им. акад. Е.И.Забабахина METHOD FOR DEMODULATION OF A BIPOLAR PHASOMANIPULATED SIGNAL

Similar Documents

Publication Publication Date Title
JP6461018B2 (en) Change the state for each state period, and make data lane skew and data state transition glitches
US9031153B2 (en) Duty-cycle modulated transmission
US9225568B1 (en) FSK demodulator
EP0773653A2 (en) Method and apparatus for decoding Manchester-encoded data
US4606052A (en) Method for detection of line activity for Manchester-encoded signals
US11165364B2 (en) Synchronous rectifier for wireless charging system
US5402482A (en) Ring trip deciding circuit
EP2958263A1 (en) Hold-time optimization circuit and receiver with the same
CN107094071B (en) System and method for reducing false preamble detection in a communication receiver
CN106571813B (en) Edge type high-resistance digital phase discriminator with brand new design
RU2394368C2 (en) Method of signal demodulation in manchester code
CN1526221A (en) CMI signal timing recovery
WO2007139424A1 (en) Method for demodulating a signal in a manchester code
EP4226254B1 (en) C-phy data-triggered edge generation with intrinsic half-rate operation
US10484218B2 (en) PWM demodulation
US7035224B2 (en) Activity detection in a star node with a plurality of coupled network nodes
US6617917B2 (en) Caller-ID demodulation apparatus and method using multiple thresholds
US7633414B1 (en) Circuit and method for Manchester decoding with automatic leading phase discovery and data stream correction
JPH02153629A (en) Timing recovery system using bipolar pattern center estimator
US7236034B2 (en) Self correcting scheme to match pull up and pull down devices
US20230308309A1 (en) Insulated communication system
EP1413104A1 (en) Data rate acquisition using signal edges
CN100544210C (en) But the numerical data clipper circuit of rapid adjustment reference level current potential
JPS59112745A (en) Asynchronous binary signal transmission system
KR940008743B1 (en) Vitervi error correcting apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06824428

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2008126104

Country of ref document: RU

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06824428

Country of ref document: EP

Kind code of ref document: A1