WO2008007732A1 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
WO2008007732A1
WO2008007732A1 PCT/JP2007/063891 JP2007063891W WO2008007732A1 WO 2008007732 A1 WO2008007732 A1 WO 2008007732A1 JP 2007063891 W JP2007063891 W JP 2007063891W WO 2008007732 A1 WO2008007732 A1 WO 2008007732A1
Authority
WO
WIPO (PCT)
Prior art keywords
intermediate layer
metal
semiconductor device
hole
copper
Prior art date
Application number
PCT/JP2007/063891
Other languages
English (en)
French (fr)
Inventor
Yoshihiro Okamura
Satoru Toyoda
Michio Ishikawa
Original Assignee
Ulvac, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac, Inc. filed Critical Ulvac, Inc.
Priority to KR1020087029414A priority Critical patent/KR101059709B1/ko
Priority to CN2007800266022A priority patent/CN101490811B/zh
Priority to JP2008524834A priority patent/JP5145225B2/ja
Publication of WO2008007732A1 publication Critical patent/WO2008007732A1/ja
Priority to US12/352,011 priority patent/US20090120787A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

明 細 書
半導体装置の製造方法
技術分野
[0001] 本発明は成膜方法に関し、特に半導体装置の製造の工程に用いられる成膜方法 に関する。
背景技術
[0002] 従来より、半導体素子の配線材料としては銅が広く用いられている。銅は A1等の他 の配線材料に比べて抵抗値が低 ヽと ヽぅ利点を持つが、酸ィ匕ケィ素膜中やケィ素中 での拡散が速いので、銅を配線材料として用いる場合には、配線と酸化ケィ素層との 間に銅の拡散を防止するバリア膜を形成する必要がある。
[0003] 銅ターゲットと Mnターゲットを同じ真空槽中でスパッタリングして、銅を主成分とし、
Mnが添加された銅薄膜を基板表面に形成してから、該銅薄膜を加熱すると、薄膜と 基板との界面に酸ィ匕マンガンの薄膜が析出され、その薄膜がノ リア膜として機能する ことは公知である (例えば非特許文献 1を参照)。
[0004] しかし、上記の方法では同じ真空槽で 2種類のターゲットをスパッタリングするため、 装置構成が特殊であり、従来の成膜装置を用いることができない。
また、銅薄膜中の Mnの添加量を正確に制御するためには、各ターゲットの成膜速 度を逐一制御する必要がある力 スパッタリング中にターゲットの表面状態は変化す るため、成膜速度を一定に保つのは困難である。
[0005] Mnの添加量が正確に制御されないと、銅薄膜を加熱しても酸ィヒマンガンが析出せ ず、また、 Mn添加量が制御できたとしても、酸ィ匕マンガンを析出させるためには基板 を高温に加熱する必要があった。
非特許文献 1：「Applied Physics LettersJ、（米国）、 2005年、 87、 041911 発明の開示
発明が解決しょうとする課題
[0006] 本発明は上記課題を解決するために成されたものであり、その目的はノリア膜を簡 易な方法で確実に成膜可能な成膜方法を提供するものである。 課題を解決するための手段
上記課題を解決するために本発明は、基板と、前記基板表面に配置され、孔が形 成された第一の絶縁膜とを有する処理対象物の、前記孔の側壁に銅を主成分とする 薄膜をスパッタリングにより形成する半導体装置の製造方法であって、遷移金属と、 A1と、 Mgとからなる拡散性金属群より選択される少なくとも 1種類以上の拡散性金属 が添加されたターゲットと、前記処理対象物とが配置された真空槽に、前記拡散性金 属と反応して前記拡散性金属の酸化物又は窒化物を生成する反応ガスと、スパッタ ガスとを供給し、前記ターゲットに電圧を印加してスパッタリングし、銅を主成分とし、 前記拡散性金属と前記反応ガスとを含有する中間層を生成する中間層形成工程を 有する半導体装置の製造方法である。
本発明は半導体装置の製造方法であって、前記中間層形成工程の後に、前記中 間層形成工程で印加した電圧よりも小さい電圧を前記ターゲットに印加し、前記処理 対象物を保持する基板ホルダに高周波電圧を印加するエッチング工程を有する半 導体装置の製造方法である。
本発明の半導体装置の製造方法であって、前記エッチング工程の後に、前記中間 層を加熱して、前記孔の側壁の表面に、前記拡散性金属の窒化物又は酸化物を含 有するバリア膜と、前記バリア膜表面に銅を主成分とする下地層とを形成する加熱ェ 程を有する半導体装置の製造方法である。
本発明は半導体装置の製造方法であって、前記孔の底面には金属配線の表面が 位置し、前記エッチング工程の後に、前記孔の底面と前記孔の側壁上に金属層を析 出させる半導体装置の製造方法である。
本発明は半導体装置の製造方法であって、前記第一の絶縁膜上には、前記第一 の絶縁膜が露出する溝を有する第二の絶縁膜が配置され、前記孔は前記溝の底面 に配置され、前記中間層の形成工程は、前記溝の側壁と前記溝の底面にも前記中 間層を形成する半導体装置の製造方法である。
本発明は半導体装置の製造方法であって、前記エッチング工程は、前記溝の底面 に成長する前記中間層を残す半導体装置の製造方法である。
本発明で「主成分」とは、主成分とする材料を 50原子％以上含有することである。 即ち、銅を主成分とする中間層とは、銅を 50原子％以上含有する中間層であり、銅 を主成分とするターゲットとは、銅を 50原子％以上含有するターゲットである。
[0008] 尚、中間層形成工程で基板ホルダに印加する高周波電圧と、エッチング工程でタ 一ゲットに印加する電圧は、それぞれゼロボルトの場合を含む。
本願に使用するターゲットは銅を主成分とし、拡散性金属が添加された合金ターゲ ットであり、処理対象物表面に成長する中間層の組成は、合金ターゲットの組成と一 致するので、中間層中の拡散性金属の添加量を正確に制御できる。
[0009] 合金ターゲットを用いず、銅ターゲット（拡散性金属を含有しな ヽ純銅ターゲット）と 、拡散性金属ターゲットをスパッタリングした場合も中間層を形成することはできるが、 上述したように拡散性金属の添加量を正確に制御することは困難である。
し力も、拡散性金属のターゲットは合金ターゲットに比べ機械的強度が弱いので、 スパッタリング中にパーティクルも発生しやすい。また、ターゲットの交換時期は、銅タ 一ゲットと拡散性ターゲットのいずれか一方の交換時期に合わせる必要があり、合金 ターゲットを用いた場合に比べターゲットを頻繁に交換する必要がある。
発明の効果
[0010] 中間層に反応ガスが添加されることで、拡散性金属の反応性が高くなつており、従 来よりも低い温度でバリア膜を形成することができる。中間層の拡散性金属の添加量 を正確に制御可能なので、ノリア膜を確実に形成することができる。バリア膜が確実 に形成されるため下地層や金属配線の銅は拡散せず、半導体装置の信頼性が高く なる。本願により形成されたバリア膜は銅に対するバリア性だけでなぐ下地層を処理 対象物に強固に接着するので、金属配線が処理対象物から剥がれ難くなる。
図面の簡単な説明
[0011] [図 1]本発明に用いる成膜装置の一例を説明する断面図
[図 2] (a)〜 (d)：半導体装置の製造工程の前半を説明する断面図
[図 3] (a)、（b)：半導体装置の製造工程の後半を説明する断面図
圆 4]加熱装置を説明する断面図
[図 5]半導体装置の斜視図
[図 6]酸素流量と、比抵抗値変化率及びシート抵抗値の面内分布との関係を示すグ ラフ
符号の説明
[0012] 10……半導体装置 11……処理対象物 14……第一の金属配線 21…… 孔 22……溝 25……中間層 26……第一の絶縁膜 27……第二の絶縁 膜 28……下地層 29……バリア膜 32……第二の金属配線
発明を実施するための最良の形態
[0013] 図 2 (a)の符号 11は本発明に用いる処理対象物を示している。処理対象物 11は基 板 12を有しており、基板 12の表面には溝が形成され、該溝内に第一の金属配線 14 が配置されている。
基板 12の第一の金属配線 14が配置された表面には下部絶縁層 15が配置され、 下部絶縁層 15の表面には第一の保護膜 16が配置され、下部絶縁層 15と第一の保 護膜 16とで第一の絶縁膜 26が構成されている。
[0014] 第一の保護膜 16の表面には上部絶縁層 17が配置され、上部絶縁層 17の表面に は第二の保護膜 18が配置され、上部絶縁層 17と第二の保護膜 18とで第二の絶縁 膜 27が構成されている。
第一、第二の絶縁膜 26、 27には第一の金属配線 14の真上位置で、第一、第二の 絶縁膜 26、 27を貫通する貫通孔が形成されており、第二の絶縁膜 27はパターニン グされ、該貫通孔と交差する位置を通る溝 22が形成されて ヽる。
[0015] 図 2 (a)の符号 21は貫通孔の第一の絶縁膜 26を貫通する部分である孔を示してお り、上述したように溝 22は貫通孔と交差するから、孔 21の開口は溝 22の底面に露出 する。
第一の保護膜 16は溝 22を形成するときの上部絶縁層 17のエッチングストッパーと して用いられており、従って、溝 22底面の孔 21以外の部分には第一の保護膜 16が 露出している。
[0016] 次に、この処理対象物 11を用いて半導体装置を製造する本発明の製造方法につ いて説明する。
図 1の符号 1は本発明に用いる成膜装置の一例を示して 、る。
この成膜装置 1は真空槽 2と、真空槽 2内部にそれぞれ配置された基板ホルダ 7とタ 一ゲット 5とを有している。
[0017] 真空槽 2には真空排気系 9とガス供給系 4とが接続されており、真空槽 2内部を真 空排気し、真空排気しながらガス供給系 4からスパッタガスと、化学構造中に窒素又 は酸素を含む反応ガスを導入し (例えば反応ガスが酸素の場合、流量が 0. lsccm 以上 5SCcm以下）、真空槽 2内部に大気圧よりも低い成膜雰囲気 (例えば全圧が 10—
4Pa以上 10— 以下)を形成する。
[0018] 上述した処理対象物 11を溝 22が形成された面をターゲット 5に向けた状態で基板 ホルダ 7に保持させておく。
真空槽 2の外部にはスパッタ電源 8とバイアス電源 6がそれぞれ配置され、ターゲッ ト 5はスパッタ電源 8に、基板ホルダ 7はバイアス電源 6にそれぞれ接続されている。
[0019] 真空槽 2の外部に磁界形成手段 3が配置されており、真空槽 2を接地電位に置き、 真空槽 2内部の成膜雰囲気を維持しながら、ターゲット 5に負電圧を印加するとター ゲット 5はマグネトロンスパッタされる。
ターゲット 5は銅を主成分とし、マンガンが所定量 (例えば 2原子％を超える）添加さ れた合金ターゲットであり、ターゲット 5がマグネトロンスパッタされると、銅を主成分と し、マンガンが添加された合金材料力もなるスパッタ粒子が放出される。
[0020] 放出されたスパッタ粒子と、反応ガスは処理対象物 11の溝 22が形成された面に入 射し、その表面に上記合金材料に反応ガスが含有された薄膜が成長する。
このとき、基板ホルダ 7には高周波電圧 (OVを含む）が印加されており、処理対象 物 11の溝 22が形成された面には高周波電圧の大きさに応じた量のプラズマが入射 し、表面に成長する薄膜がエッチングされる。
[0021] 負電圧と高周波電圧の大きさは、薄膜がエッチングされないと仮定した時の薄膜の 膜厚成長速度 (スパッタ速度）が、薄膜が成長せずにエッチングだけされると仮定し た時の膜厚減少速度 (エッチング速度)よりも大きくなるよう設定されており、溝 22の 側壁及び底面と、孔 21の側壁及び底面と、第二の絶縁膜 27表面には、図 2 (b)に示 したように薄膜 25が成長する（中間層形成工程)。
[0022] ターゲット 5への負電圧の印加と、基板ホルダ 7への高周波電圧の印加を所定時間 続け、薄膜 25が所定膜厚に成長したところで、スパッタガス及び反応ガスの導入と、 真空排気を続けながら、薄膜のエッチング速度が大きくなるようにターゲット 5と基板 ホルダ 7に印加する電圧を調整する。例えば、ターゲット 5に印加する電圧を、薄膜が 所定膜厚に成長する前よりも小さくし、スパッタ粒子の放出量を減らしてスパッタ速度 を低下させる。また、基板ホルダ 7に印加する電圧を、薄膜が所定膜厚に成長する前 よりも大きくし、プラズマ入射量を増やしてエッチング速度を増力 tlさせてもよい。
[0023] 孔 21の底面にはプラズマが略垂直に入射するから、孔 21の底面上の薄膜 25はェ ツチングされるが、孔 21の側壁及び溝 22の側壁にはプラズマが垂直に入射しな 、の で、薄膜 25が残る。
[0024] このとき、基板ホルダ 7に印加する高周波電圧と、ターゲット 5に印加する負電圧と、 スパッタガスの流量は、溝 22の底面と、第二の絶縁膜 27表面に薄膜 25が残るように 設定されており、高周波電圧の印加と、負電圧の印加を所定時間続け、孔 21の底面 力も中間層 25が除去されて第一の金属配線 14が露出したところで高周波電圧と負 電圧の印加をそれぞれ停止する（エッチング工程)。
[0025] 図 2 (c)はエッチング工程終了後の状態を示しており、孔 21の底面には第一の金 属配線 14の表面が露出している力 孔 21の側壁と、溝 22の底面及び側壁と、第二 の絶縁膜 27表面上には中間層 25が残って ヽる。
[0026] 孔 21の側壁と、溝 22の底面及び側壁と、第二の絶縁膜 27表面上の中間層 25は 連続している。孔 21の底面からは中間層 25が除去されている力 孔 21の側壁上の 中間層 25は、孔 21の底面で第一の金属配線 14の表面に接触しており、上述したよ うに中間層 25は銅を主成分とするから、孔 21の側壁上の中間層 25と、溝 22の底面 及び側壁上の中間層 25と、第二の絶縁膜 27表面上の中間層 25と、各第一の金属 配線 14は電気的に接続されている。
[0027] この状態の処理対象物 11を電解メツキ液に浸漬し、中間層 25に通電すると、第一 の金属配線 14表面の孔 21の底面に位置する部分と、中間層 25表面に金属層 31が 成長し、溝 22内部と孔 21内部が金属層で充填される。図 2 (d)は金属層 31が形成さ れた状態の処理対象物 11を示して!/ヽる。
[0028] 図 4の符号 35は加熱装置を示しており、加熱装置 35は加熱室 36と、加熱室 36に 接続された真空排気系 37とを有している。真空排気系 37を起動して加熱室 36の内 部に真空雰囲気を形成し、その真空雰囲気を維持したまま、金属層 31が形成された 処理対象物 11を加熱室 36に搬入する。
[0029] 加熱室 36の内部にはヒータ 38が配置されており、該ヒータ 38に通電し、金属層 31 の酸ィ匕を防止するために、真空雰囲気を維持しながら処理対象物 11を上記中間層 形成工程とエッチング工程の時に昇温する温度よりも高 、温度 (例えば 350°Cで 2時 間）で加熱して、金属層 31をァニール処理する。
[0030] マンガンは銅中での拡散速度が速ぐァニール処理の時に中間層 25が昇温すると
、中間層 25に含まれるマンガンが拡散して、孔 21の側壁と、溝 22の側壁及び底面と
、第二の絶縁膜 27の表面にそれぞれ到達する。
[0031] 孔 21の側壁には下部絶縁層 15と第一の保護膜 16が位置し、溝 22の側壁に上部 絶縁層 17と第二の保護膜 18とが位置しており、ここでは第一、第二の保護膜 16、 18 は SiNのような窒化物で構成され、下部絶縁層 15と上部絶縁層 17は SiOのような酸
2 化物で構成されている。
[0032] マンガンは窒素と酸素に対する反応性が銅よりも高ぐしかも、中間層 25に上述し た反応ガスが添加されることで反応性がより高くなつている。
[0033] マンガンは第一の保護膜 16と中間層 25の界面と、第二の保護膜 18と中間層 25の 界面とで、第一、第二の保護膜 16、 18に含まれる窒化物と反応して窒化マンガンが 析出し、下部絶縁層 15と中間層 25の界面と、上部絶縁層 17と中間層 25の界面とで 、下部絶縁層 15と上部絶縁層 17に含有される酸ィ匕物と反応して酸ィ匕マンガンが析 出される。
[0034] このとき、反応ガスが窒素を含む場合は、反応ガスの窒素とマンガンの反応物であ る窒化マンガンが各界面に析出し、反応ガスが酸素を含む場合は反応ガスの酸素と マンガンの反応物である酸ィ匕マンガンが各界面に析出する。
[0035] 従って、第一の保護膜 16と中間層 25の界面と、第二の保護膜 18と中間層 25の界 面には、窒化マンガン、又は窒化マンガンと酸ィ匕マンガンの両方が析出してノリア膜 29が形成され、下部絶縁層 15と中間層 25の界面と、上部絶縁層 17と中間層 25の 界面には、酸ィ匕マンガン、又は酸ィ匕マンガンと窒化マンガンの両方が析出してノリア 膜 29が形成される（図 3 (a) )。 [0036] バリア膜 29が形成される時には、中間層 25の主成分である銅と、 Mnと反応ガスの 一部はバリア膜 29表面上に残り、その残った中間層 25が下地層 28となる。
[0037] 下地層 28は中間層 25と同様に銅を主成分としており、銅は酸化ケィ素ゃケィ素に 拡散しやす 、が、酸ィヒマンガンと窒化マンガンは銅の拡散を遮蔽する性質を有して いるため、銅はノリア膜 29によって遮蔽され、下部絶縁層 15にも上部絶縁層 17にも 侵入しない。
[0038] 次に、処理対象物 11の金属層 31が形成された面を、例えば CMP (Chemical Mec hanical Polishing)法によって研磨し、第二の絶縁膜 27表面が露出するまで金属層 3 1を研磨除去すると、溝 22と溝 22との間の金属層 31が除去され、各溝 22に充填され た金属層 31が互 ヽに分離され、第二の金属配線 32が形成される（図 3 (b) )。
[0039] 図 3 (b)、図 5の符号 10は第二の金属配線 32が形成された半導体装置を示して 、 る。孔 21の内部には金属層 31が充填された状態が残っており、金属層 31が充填さ れた孔 21で第一、第二の金属配線 14、 32を互いに接続するコンタクトホール 33が 構成されている。
[0040] 上述したように、孔 21の底面には中間層 25が形成されないので、コンタクトホール 33と第一の金属配線 14の間にはバリア層は形成されておらず、第一、第二の金属 配線 14、 32の間の電気抵抗は低い。
酸ィ匕マンガンと窒化マンガンの 、ずれか一方又は両方を含むノリア膜 29は、 SiO 2や SiN等のケィ素化合物と、銅やアルミニウム等の金属材料の両方に対する接着 '性が高い。
[0041] 銅を主成分とする下地層 28と、 SiOや SiNを含有する第一、第二の絶縁膜 26、 27
2
の間にノリア膜 29が位置することで、下地層 28は溝 22底面及び側壁と、孔 21の内 壁に強固に固定されている。下地層 28は第二の金属配線 32の密着性が高ぐ第二 の金属配線 32は下地層 28とバリア膜 29によって溝 22内に固定されるので半導体装 置 10から脱落し難い。
[0042] 以上は、中間層形成工程の後にエッチング工程を行い、孔 21の底面に金属配線 1 4を露出させる場合について説明したが本発明はこれに限定されず、第一、第二の 金属配線 14、 32間の抵抗が許容できる程度低くなるのであれば、孔 21底面に中間 層 25が残留してもよい。
[0043] 以上は、下地層を 1層構造とする場合について説明したが本発明はこれに限定さ れるものではない。例えば、真空槽 2の内部に上記合金ターゲット 5とは別に、高純度 の銅ターゲットを配置し、エッチング工程終了後に、高純度銅ターゲットをスパッタリ ングして、銅薄膜を積層し、下地層を 2層以上積層してもよい。
[0044] この場合、エッチング工程で溝 22の底面から中間層 25が除去され、中間層 25が 分断されても、分断された中間層 25は溝 22底面に成長する銅薄膜によって電気的 に接続されるから、メツキ法により溝 22を充填する金属層 31を形成することができる。 しかし、溝 22の底面に、 SiOの膜が露出していると、銅薄膜から銅が拡散するので、
2
この場合は第一の絶縁膜 26の表面に、銅の遮蔽性を有する膜 (例えば SiN膜)が位 置することが好ましい。
[0045] 第一の保護膜 16の構成材料は上部絶縁層 17よりもエッチング速度が遅ぐ上部絶 縁層 17をパターユングする時に、エッチングストッパとして機能するものであれば SiN に限定されない。
中間層 25を加熱してバリア膜と下地層を形成する加熱工程は、金属層 31を形成 する前に行ってもよいが、金属層 31を形成した後に行えば、中間層 25の加熱と金属 層 31のァニールイ匕が同時に行われ、製造時間が短縮されるだけでなぐ処理対象 物 11に余計な熱ダメージを与えずにすむ。
[0046] また、合金ターゲットをスパッタリングする時に加熱される温度で拡散性金属の窒化 物又は酸ィ匕物が処理対象物 11と中間層 25の界面で析出するのであれば、中間層 2 5を加熱する工程を特に設ける必要がない。
[0047] 以上は拡散性金属として Mnが添加された合金ターゲット（ターゲット 5)を用いる場 合につ 1、て説明したが、本発明はこれに限定されな!、。
拡散性金属は、銅中の拡散速度が速ぐかつ、窒素又は酸素と反応するものであ れば、 Mn以外にも Tiと、 Taと、 Moと、 Wと、 V等の種々の遷移金属や、 Mgと、 A1等 の非遷移金属を、拡散性金属としてターゲット 5に添加することができる。
これらの遷移金属は単独で合金ターゲット 5に添加してもよいし、 2種類以上を添カロ してちよい。 合金ターゲット 5中の拡散性金属の添加量は特に限定されないが、その添加量は、 例えば、 1原子％以上 40原子％以下である。
[0048] 反応ガスは、化学構造中に酸素又は窒素を含み、拡散性金属と反応して酸化物又 は窒化物を生成するものであれば特に限定されず、例えば、 H 0、 O、 CO、 N、 N
2 3 2
Hを用いることができる。これらの反応ガスは一種類を単独で用いてもよいし、 2種類
3
以上を用いてもよい。
[0049] スパッタガスは特に限定されず、 Arガスと、 Neガスと、 Xeガスと、 Krガスカゝらなる群 より選択される不活性ガスのうち、少なくとも 1種類を用いることができる。
[0050] 下部絶縁層 15と上部絶縁層 17の構成材料は SiO力もなる場合に限定されず、 Si
2
Oと、 SiNと、 SiOCと、 SiCとからなる群より選択されるいずれか 1種類以上を含有す
2
るものを用いることができる。
[0051] 第一、第二の金属配線 14、 32の構成材料も特に限定されず、 Cu、 A1等種々の導 電性材料を用いることができる力 下地層 28は銅を主成分としているため、下地層 2 8との密着性を考慮すると第二の金属配線 32の構成材料は銅を主成分とするものが 好ましぐ第二の金属配線 32の構成材料が銅を主成分とする場合には、電気的特性 を考慮すると第一の金属配線 14の構成材料は銅を主成分とするものが好ましい。
[0052] 以上は、第一の絶縁膜 26の上に第二の絶縁膜 27が配置され、孔 21が第二の絶 縁膜 27の溝 22底面に位置する処理対象物 11につ ヽて説明したが、本発明はこれ に限定されるものではない。
例えば、第二の絶縁膜 27が形成されておらず、第一の絶縁膜 26表面が露出する 処理対象物 11を用いて半導体装置を製造する場合も本発明には含まれる。
[0053] 中間層形成工程とエッチング工程時に真空槽 2に導入する反応ガスの流量は特に 限定されないが、例えば 0. lsccm以上 5sccm以下であり、その時の真空槽 2内部の 圧力は、例えば 10— 4Pa以上 10— 以下である。
[0054] 以上は中間層形成工程とエッチング工程とで、ターゲット 5の印加電圧を 2段階に 減少させる場合について説明した力 本発明はこれに限定されず、ターゲット 5の印 加電圧は 3回以上段階的に減少させてもよいし、段階的ではなぐ連続して徐々に減 少させてもよい。同様に、高周波電圧も 3回以上段階的に増加させてもよいし、段階 的ではなぐ連続して徐々に増加させてもよい。
実施例
[0055] <密着性試験 >
成膜雰囲気中の反応ガス (O、酸素）の分圧と、ターゲット 5の Mn添加量をそれぞ
2
れ変えて中間層形成工程とエッチング工程を行 ヽ中間層 25を形成した後、上述した 工程で半導体装置 10を製造した。ここでは、ァニールイ匕の条件は、真空雰囲気の圧 力が 6 X 10— 6Pa、加熱温度が 350°C、加熱時間が 1時間であった。
[0056] 得られた半導体装置 10の第二の金属配線 32が形成された側の表面に、格子状の 傷を形成した。半導体素子 10表面の傷が形成された部分に粘着テープを貼付した 後剥離し、第二の金属配線 32の剥離の有無を観察した。その結果を、酸素分圧と、 ターゲット 5の Mn添カ卩量と共に下記表 1に記載する。
[0057] [表 1]
表 1 ：密着性試験
Figure imgf000013_0001
[0058] 上記表 1の「〇」は第二の金属配線 32の剥離が観察されない場合であり、「X」は 第二の金属配線 32の剥離が観察された場合を示して 、る。
[0059] 上記表 1から明らかなように、 Mnの添カ卩量が 2原子％以下であり、酸素ガスの分圧 力 SlO— 3Pa未満であると、密着性が悪かった。この実験結果から、 Mnの添加量は 2原 子％を超え、かつ、酸素ガス分圧は 10—3Pa以上であれば、第二の金属配線 32の密着 性が高くなることが確認された。
[0060] く抵抗値〉
Mn添カ卩量が 7原子％のターゲットを用い、反応ガスである酸素ガスの流量をそれぞ れ変えて中間層形成工程とエッチング工程を行 ヽ中間層 25を形成した後、上述した 工程で半導体装置 10を製造した。
各半導体装置 10の第一、第二の金属配線 14、 32の比抵抗と抵抗値変化を測定し 、その測定結果を図 6のグラフに示す。
図 6から明らかなように酸素流量を増加させても、第一、第二の金属配線 14、 32の 配線抵抗増加をもたらすような比抵抗の上昇は見られなカゝつた。このことから、中間 層形成工程とエッチング工程で酸素を導入しても、金属配線の電気的特性は劣化し ないことがわ力る。

Claims

請求の範囲
[1] 基板と、前記基板表面に配置され、孔が形成された第一の絶縁膜とを有する処理 対象物の、
前記孔の側壁に銅を主成分とする薄膜をスパッタリングにより形成する半導体装置 の製造方法であって、
遷移金属と、 A1と、 Mgとからなる拡散性金属群より選択される少なくとも 1種類以上 の拡散性金属が添加されたターゲットと、前記処理対象物とが配置された真空槽に、 前記拡散性金属と反応して前記拡散性金属の酸化物又は窒化物を生成する反応 ガスと、スパッタガスとを供給し、前記ターゲットに電圧を印加してスパッタリングし、 銅を主成分とし、前記拡散性金属と前記反応ガスとを含有する中間層を生成する 中間層形成工程を有する半導体装置の製造方法。
[2] 前記中間層形成工程の後に、
前記中間層形成工程で印力 tlした電圧よりも小さい電圧を前記ターゲットに印加し、 前記処理対象物を保持する基板ホルダに高周波電圧を印加するエッチング工程を 有する請求項 1記載の半導体装置の製造方法。
[3] 前記エッチング工程の後に、
前記中間層を加熱して、前記孔の側壁の表面に、前記拡散性金属の窒化物又は 酸化物を含有するバリア膜と、
前記バリア膜表面に銅を主成分とする下地層とを形成する加熱工程を有する請求 項 2記載の半導体装置の製造方法。
[4] 前記孔の底面には金属配線の表面が位置し、
前記エッチング工程の後に、前記孔の底面と前記孔の側壁上に金属層を析出させ る請求項 3記載の半導体装置の製造方法。
[5] 前記第一の絶縁膜上には、前記第一の絶縁膜が露出する溝を有する第二の絶縁 膜が配置され、
前記孔は前記溝の底面に配置され、
前記中間層の形成工程は、前記溝の側壁と前記溝の底面にも前記中間層を形成 する請求項 1記載の半導体装置の製造方法。 前記エッチング工程は、前記溝の底面に成長する前記中間層を残す請求項 5記載 の半導体装置の製造方法。
PCT/JP2007/063891 2006-07-14 2007-07-12 Method for manufacturing semiconductor device WO2008007732A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020087029414A KR101059709B1 (ko) 2006-07-14 2007-07-12 반도체 장치의 제조 방법
CN2007800266022A CN101490811B (zh) 2006-07-14 2007-07-12 半导体装置的制造方法
JP2008524834A JP5145225B2 (ja) 2006-07-14 2007-07-12 半導体装置の製造方法
US12/352,011 US20090120787A1 (en) 2006-07-14 2009-01-12 Method of manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-193879 2006-07-14
JP2006193879 2006-07-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/352,011 Continuation US20090120787A1 (en) 2006-07-14 2009-01-12 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
WO2008007732A1 true WO2008007732A1 (en) 2008-01-17

Family

ID=38923288

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/063891 WO2008007732A1 (en) 2006-07-14 2007-07-12 Method for manufacturing semiconductor device

Country Status (6)

Country Link
US (1) US20090120787A1 (ja)
JP (1) JP5145225B2 (ja)
KR (1) KR101059709B1 (ja)
CN (1) CN101490811B (ja)
TW (1) TWI397125B (ja)
WO (1) WO2008007732A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010250A (ja) * 2008-06-25 2010-01-14 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法
JP2010074017A (ja) * 2008-09-22 2010-04-02 Mitsubishi Materials Corp 密着性に優れた薄膜トランジスター用配線膜およびこの配線膜を形成するためのスパッタリングターゲット
JP2011003687A (ja) * 2009-06-18 2011-01-06 Tokyo Electron Ltd 多層配線の形成方法
JP2011525697A (ja) * 2008-03-21 2011-09-22 プレジデント アンド フェロウズ オブ ハーバード カレッジ 配線用セルフアライン（自己整合）バリア層
JP2013080779A (ja) * 2011-10-03 2013-05-02 Ulvac Japan Ltd 半導体装置の製造方法、半導体装置
WO2013191065A1 (ja) * 2012-06-18 2013-12-27 東京エレクトロン株式会社 マンガン含有膜の形成方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076661B2 (en) 2012-04-13 2015-07-07 Applied Materials, Inc. Methods for manganese nitride integration
US9048294B2 (en) * 2012-04-13 2015-06-02 Applied Materials, Inc. Methods for depositing manganese and manganese nitrides
TWI609095B (zh) * 2013-05-30 2017-12-21 應用材料股份有限公司 用於氮化錳整合之方法
US9275952B2 (en) * 2014-01-24 2016-03-01 International Business Machines Corporation Ultrathin superlattice of MnO/Mn/MnN and other metal oxide/metal/metal nitride liners and caps for copper low dielectric constant interconnects

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003178999A (ja) * 2001-10-05 2003-06-27 Handotai Rikougaku Kenkyu Center:Kk 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4579618A (en) * 1984-01-06 1986-04-01 Tegal Corporation Plasma reactor apparatus
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
KR100773280B1 (ko) * 1999-02-17 2007-11-05 가부시키가이샤 알박 배리어막제조방법및배리어막
JP4360716B2 (ja) * 1999-09-02 2009-11-11 株式会社アルバック 銅薄膜製造方法、及びその方法に用いるスパッタ装置
US6491835B1 (en) * 1999-12-20 2002-12-10 Applied Materials, Inc. Metal mask etching of silicon
US6764940B1 (en) * 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
EP1474829A1 (en) * 2002-01-24 2004-11-10 Honeywell International, Inc. Thin films, structures having thin films, and methods of forming thin films
JP2005285820A (ja) * 2004-03-26 2005-10-13 Ulvac Japan Ltd バイアススパッタ成膜方法及び膜厚制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003178999A (ja) * 2001-10-05 2003-06-27 Handotai Rikougaku Kenkyu Center:Kk 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011525697A (ja) * 2008-03-21 2011-09-22 プレジデント アンド フェロウズ オブ ハーバード カレッジ 配線用セルフアライン（自己整合）バリア層
JP2010010250A (ja) * 2008-06-25 2010-01-14 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法
JP2010074017A (ja) * 2008-09-22 2010-04-02 Mitsubishi Materials Corp 密着性に優れた薄膜トランジスター用配線膜およびこの配線膜を形成するためのスパッタリングターゲット
JP2011003687A (ja) * 2009-06-18 2011-01-06 Tokyo Electron Ltd 多層配線の形成方法
JP2013080779A (ja) * 2011-10-03 2013-05-02 Ulvac Japan Ltd 半導体装置の製造方法、半導体装置
WO2013191065A1 (ja) * 2012-06-18 2013-12-27 東京エレクトロン株式会社 マンガン含有膜の形成方法
JPWO2013191065A1 (ja) * 2012-06-18 2016-05-26 東京エレクトロン株式会社 マンガン含有膜の形成方法

Also Published As

Publication number Publication date
JPWO2008007732A1 (ja) 2009-12-10
CN101490811B (zh) 2011-06-08
CN101490811A (zh) 2009-07-22
KR20090010089A (ko) 2009-01-28
KR101059709B1 (ko) 2011-08-29
TWI397125B (zh) 2013-05-21
TW200811954A (en) 2008-03-01
JP5145225B2 (ja) 2013-02-13
US20090120787A1 (en) 2009-05-14

Similar Documents

Publication Publication Date Title
WO2008007732A1 (en) Method for manufacturing semiconductor device
US5766379A (en) Passivated copper conductive layers for microelectronic applications and methods of manufacturing same
US5622608A (en) Process of making oxidation resistant high conductivity copper layers
TWI374482B (ja)
US6720659B1 (en) Semiconductor device having an adhesion layer
WO2005101473A1 (ja) バリア膜の形成方法、及び電極膜の形成方法
CN102712477A (zh) 碳纳米管的形成方法和碳纳米管成膜装置
JP5285710B2 (ja) 薄膜トランジスタの製造方法
WO2011114989A1 (ja) 薄膜の形成方法
GB2319533A (en) Methods of forming a barrier layer based on titanium nitride
JP2006114917A (ja) 接着力に優れた多層薄膜を含む素子及びその製造方法
JP5526189B2 (ja) Ｃｕ膜の形成方法
WO1999035684A1 (fr) Dispositif a semi-conducteurs presentant une couche isolante constituee d&#39;un film de carbone fluore et procede de production dudit dispositif
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2006245240A (ja) 半導体装置及びその製造方法
Lee et al. Study of diffusion barrier properties of ionized metal plasma (IMP) deposited tantalum (Ta) between Cu and SiO2
JP5424876B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP2009141230A (ja) 半導体装置の製造方法および半導体装置製造用スパッタ装置
JP3732010B2 (ja) 後工程で堆積する伝導体層に優れたテクスチャーを与える低抵抗率オキシ窒化チタン（ＴｉＯＮ）膜の堆積方法
JP5031953B2 (ja) 銅材料充填プラグ及び銅材料充填プラグの製造方法
JP3273827B2 (ja) 半導体装置およびその製造方法
Lim et al. Suppression of Cu agglomeration in the Cu/Ta/Si structure by capping layer
WO2006093262A1 (ja) タンタル窒化物膜の形成方法
Wang et al. Passivation of copper by low temperature annealing of Cu/Mg/SiO2 bilayers

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780026602.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07790685

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008524834

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020087029414

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 07790685

Country of ref document: EP

Kind code of ref document: A1