Recherche Images Maps Play YouTube Actualités Gmail Drive Plus »
Connexion
Les utilisateurs de lecteurs d'écran peuvent cliquer sur ce lien pour activer le mode d'accessibilité. Celui-ci propose les mêmes fonctionnalités principales, mais il est optimisé pour votre lecteur d'écran.

Brevets

  1. Recherche avancée dans les brevets
Numéro de publicationWO2008049104 A2
Type de publicationDemande
Numéro de demandePCT/US2007/081914
Date de publication24 avr. 2008
Date de dépôt19 oct. 2007
Date de priorité18 oct. 2006
Autre référence de publicationUS7818641, US7945832, US8225157, US8839060, US9128152, US9372230, US9645198, US20080255791, US20110010594, US20110185242, US20120246530, US20140351665, US20150338462, US20160259003, US20170192058, WO2008049104A3
Numéro de publicationPCT/2007/81914, PCT/US/2007/081914, PCT/US/2007/81914, PCT/US/7/081914, PCT/US/7/81914, PCT/US2007/081914, PCT/US2007/81914, PCT/US2007081914, PCT/US200781914, PCT/US7/081914, PCT/US7/81914, PCT/US7081914, PCT/US781914, WO 2008/049104 A2, WO 2008049104 A2, WO 2008049104A2, WO-A2-2008049104, WO2008/049104A2, WO2008049104 A2, WO2008049104A2
InventeursLee D. Whetsel
DéposantTexas Instruments Incorporated
Exporter la citationBiBTeX, EndNote, RefMan
Liens externes:  Patentscope, Espacenet
Interface pour des dispositifs JTAG de pin complet et réduit
WO 2008049104 A2
Résumé
La présente invention concerne un processus et un appareil permettant d'accéder à des dispositifs sur un substrat. Le substrat peut inclure uniquement des dispositifs JTAG de pin complet (504), uniquement des dispositifs JTAG de pin réduit (506), ou un mélange des deux types de dispositifs JTAG de pin complet et réduit. L'accès est obtenu à l'aide d'une interface unique (502) entre le substrat (408) et un contrôleur JTAG (404). L'interface d'accès peut être une interface câblée ou une interface sans fil et peut être utilisée pour le test, le débogage, la programmation de dispositif JTAG ou un autre type d'opération JTAG.
Description  disponible en Anglais
Revendications  disponible en Anglais
Citations de brevets
Brevet cité Date de dépôt Date de publication Déposant Titre
US20030056154 *1 oct. 199920 mars 2003Edwards David AlanSystem and method for communicating with an integrated circuit
US20040037303 *30 déc. 200226 févr. 2004Joshi Rakesh N.Linking addressable shadow port and protocol for serial bus networks
US20040187049 *27 févr. 200323 sept. 2004Nptest, Inc.Very small pin count IC tester
US20040210805 *17 avr. 200321 oct. 2004Paul KimelmanCommunication interface for diagnostic circuits of an integrated circuit
US20060100810 *28 janv. 200411 mai 2006Koninklijke Philips Electronics N.V.Testing of integrated circuits
US20060156113 *2 déc. 200513 juil. 2006Whetsel Lee DReduced signaling interface method & apparatus
US20060179374 *7 févr. 200610 août 2006Gayle NobleWireless hardware debugging
US20060212760 *9 févr. 200621 sept. 2006Texas Instruments IncorporatedSystem and method for sharing a communications link between multiple communications protocols
Classifications
Classification internationaleG06F19/00
Classification coopérativeG01R31/2884, G01R31/3177, G01R31/31725, G01R31/31713, G01R31/31727, G01R31/31703, G01R31/2815, G01R31/318558, G01R31/2851, G01R31/3025
Classification européenneG01R31/302W, G01R31/3185S6
Événements juridiques
DateCodeÉvénementDescription
18 juin 2008121Ep: the epo has been informed by wipo that ep was designated in this application
Ref document number: 07868511
Country of ref document: EP
Kind code of ref document: A2
21 avr. 2009NENPNon-entry into the national phase in:
Ref country code: DE
25 nov. 2009122Ep: pct application non-entry in european phase
Ref document number: 07868511
Country of ref document: EP
Kind code of ref document: A2