WO2009107205A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2009107205A1
WO2009107205A1 PCT/JP2008/053392 JP2008053392W WO2009107205A1 WO 2009107205 A1 WO2009107205 A1 WO 2009107205A1 JP 2008053392 W JP2008053392 W JP 2008053392W WO 2009107205 A1 WO2009107205 A1 WO 2009107205A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor device
contact hole
conductor
zrb
Prior art date
Application number
PCT/JP2008/053392
Other languages
English (en)
French (fr)
Inventor
大塚　信幸
清水　紀嘉
Original Assignee
富士通マイクロエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通マイクロエレクトロニクス株式会社 filed Critical 富士通マイクロエレクトロニクス株式会社
Priority to PCT/JP2008/053392 priority Critical patent/WO2009107205A1/ja
Priority to JP2010500481A priority patent/JP5141761B2/ja
Publication of WO2009107205A1 publication Critical patent/WO2009107205A1/ja
Priority to US12/816,704 priority patent/US8415798B2/en
Priority to US13/787,782 priority patent/US8551879B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device capable of realizing miniaturization and high integration and a manufacturing method thereof.
  • Cu film is a material that is difficult to perform dry etching. Therefore, a contact hole or groove is formed in the interlayer insulating film, a Cu film is formed on the interlayer insulating film in which the contact hole or groove is formed, and then the Cu film is formed until the surface of the interlayer insulating film is exposed. By polishing, a Cu film is embedded in the contact hole or groove.
  • the technique of filling the Cu film in the contact hole or groove in this way is called a damascene method.
  • a barrier film for preventing the diffusion of Cu atoms is formed in the contact hole or groove.
  • a material for such a barrier film for example, a Ta film is used.
  • the barrier film made of Ta or the like is formed extremely thin, the barrier property of the barrier film is deteriorated. In particular, a large amount of moisture and oxygen gas is released from an interlayer insulating film made of a porous material or the like. For this reason, when an interlayer insulating film made of a porous material or the like is used, the barrier film is remarkably deteriorated by such moisture or oxygen gas.
  • An object of the present invention is to provide a semiconductor device capable of realizing miniaturization of conductor plugs and wirings without impairing reliability, and a manufacturing method thereof.
  • a semiconductor device comprising a film and a second conductor containing Cu embedded in the opening is provided.
  • a first conductor formed on a semiconductor substrate, and formed on the semiconductor substrate and the first conductor to reach the first conductor.
  • a second film made of an insulating film having an opening, a polycrystalline first film formed in the opening, and an oxide containing Mn formed on the first film in the opening; And a second conductor containing Cu embedded in the opening.
  • a semiconductor device is provided.
  • a step of forming a film, a step of forming a second conductor containing Cu in the opening, and a heat treatment are performed to oxidize Mn in the second film, and to convert the second film into Mn
  • a third step of changing to a third film made of an oxide containing oxygen are performed to oxidize Mn in the second film, and to convert the second film into Mn
  • a third step of changing to a third film made of an oxide containing oxygen are performed to oxidize Mn in the second film, and to convert the second film into Mn
  • the first film made of a compound containing Zr that can sufficiently secure adhesion, and even when the film thickness is set to be thin, Cu
  • the base film is composed of the second film made of an oxide containing Mn that can sufficiently prevent diffusion. According to the present invention, since the film thickness of the base film can be set very thin without impairing adhesion and barrier properties, conductor plugs and wiring can be miniaturized without impairing reliability.
  • FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention.
  • FIG. 2 is a process cross-sectional view (part 1) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the invention.
  • FIG. 3 is a process cross-sectional view (No. 2) showing the method for manufacturing the semiconductor device according to the first embodiment of the invention.
  • FIG. 4 is a process cross-sectional view (No. 3) showing the method for manufacturing the semiconductor device according to the first embodiment of the invention.
  • FIG. 5 is a process cross-sectional view (No. 4) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the invention.
  • FIG. 6 is a process cross-sectional view (No.
  • FIG. 7 is a process cross-sectional view (No. 6) showing the method for manufacturing the semiconductor device according to the first embodiment of the invention.
  • FIG. 8 is a process cross-sectional view (No. 7) showing the method for manufacturing the semiconductor device according to the first embodiment of the invention.
  • FIG. 9 is a process cross-sectional view (No. 8) showing the method for manufacturing the semiconductor device according to the first embodiment of the invention.
  • FIG. 10 is a cross-sectional view showing a semiconductor device according to a first modification of the first embodiment of the present invention.
  • FIG. 11 is a process cross-sectional view (No. 1) showing the method for manufacturing the semiconductor device according to the modification (No.
  • FIG. 12 is a process cross-sectional view (No. 2) showing the method for manufacturing the semiconductor device according to the modification (No. 1) of the first embodiment of the present invention.
  • FIG. 13 is a process cross-sectional view (No. 3) showing the method for manufacturing the semiconductor device according to the modification (No. 1) of the first embodiment of the present invention.
  • FIG. 14 is a cross-sectional view showing a semiconductor device according to a second modification of the first embodiment of the present invention.
  • FIG. 15 is a process cross-sectional view (No. 1) illustrating the method for manufacturing the semiconductor device according to the modification (No. 2) of the first embodiment of the present invention.
  • FIG. 16 is a process cross-sectional view (No.
  • FIG. 17 is a process cross-sectional view (No. 3) illustrating the method for manufacturing the semiconductor device according to the modification (No. 2) of the first embodiment of the present invention.
  • FIG. 18 is a cross-sectional view showing a semiconductor device according to the second embodiment of the present invention.
  • FIG. 19 is a process cross-sectional view (No. 1) illustrating the method for manufacturing the semiconductor device according to the second embodiment of the invention.
  • FIG. 20 is a process cross-sectional view (part 2) illustrating the method for manufacturing the semiconductor device according to the second embodiment of the invention.
  • FIG. 21 is a process cross-sectional view (part 3) illustrating the method for manufacturing the semiconductor device according to the second embodiment of the invention.
  • FIG. 22 is a process cross-sectional view (No. 1) illustrating the method for manufacturing the semiconductor device according to the third embodiment of the invention.
  • FIG. 23 is a process cross-sectional view (No. 2) showing the method for manufacturing the semiconductor device according to the third embodiment of the invention.
  • FIG. 24 is a process cross-sectional view (part 3) illustrating the method for manufacturing the semiconductor device according to the third embodiment of the invention.
  • FIG. 25 is a process cross-sectional view (No. 4) showing the method for manufacturing the semiconductor device according to the third embodiment of the invention.
  • FIG. 26 is a sectional view showing a semiconductor device according to the fourth embodiment of the present invention.
  • FIG. 27 is a process cross-sectional view (No. 1) illustrating the method for manufacturing the semiconductor device according to the fourth embodiment of the invention.
  • FIG. 28 is a process cross-sectional view (part 2) illustrating the method for manufacturing the semiconductor device according to the fourth embodiment of the invention.
  • FIG. 29 is a process cross-sectional view (part 3) illustrating the method for manufacturing the semiconductor device according to the fourth embodiment of the present invention.
  • FIG. 30 is a process cross-sectional view (part 4) illustrating the method for manufacturing the semiconductor device according to the fourth embodiment of the invention.
  • FIG. 31 is a process cross-sectional view (No. 1) illustrating the method for manufacturing the semiconductor device according to the fifth embodiment of the invention.
  • FIG. 32 is a process cross-sectional view (No.
  • FIG. 33 is a process cross-sectional view (part 3) illustrating the method for manufacturing the semiconductor device according to the fifth embodiment of the invention.
  • FIG. 34 is a process cross-sectional view (part 4) illustrating the method for manufacturing the semiconductor device according to the fifth embodiment of the invention.
  • SYMBOLS 10 Semiconductor substrate 12 ... Element isolation region 14 ... Gate insulating film 16 ... Gate electrode 18 ... Source / drain diffused layer 18a, 18b ... Impurity diffused region 20 ... Side wall insulating film 22 ... Transistor 24 ... Interlayer insulating film 26 ... Protective film 28 ... Contact hole 30 ... Barrier film 32 ... Conductor plug 34 ... Interlayer insulating film 36 ... Groove 38 ... Barrier film 40 ... Seed film 42 ... Cu film 44 ... Wiring 46 ... Cap film 47 ... Interlayer insulating film 48 ... Etching stopper film 50 ... interlayer insulating film 52 ... contact hole 54 ... groove 58 ... opening 60 ...
  • FIG. 1 is a sectional view of the semiconductor device according to the present embodiment.
  • an element isolation region 12 that defines an element region is formed on a semiconductor substrate 10 made of, for example, silicon.
  • a gate electrode 16 is formed on the element region defined by the element isolation region 12 via a gate insulating film 14 having a thickness of 1.5 to 10 nm, for example.
  • impurity diffusion regions 18a constituting extension regions of the extension source / drain structure, that is, extension regions 18a are formed.
  • a sidewall insulating film 20 made of a silicon oxide film is formed on the side wall portion of the gate electrode 16.
  • an impurity diffusion region 18b constituting a deep region of the extension source / drain structure is formed.
  • the shallow impurity diffusion region 18a and the deep impurity diffusion region 18b constitute a source / drain diffusion layer 18 having an extension source / drain structure.
  • the transistor 22 having the gate electrode 16 and the source / drain diffusion layer 18 is formed.
  • an interlayer insulating film 24 made of, for example, a silicon oxide film is formed on the semiconductor substrate 10 on which the transistor 22 is formed.
  • the film thickness of the interlayer insulating film 24 is, for example, 300 nm.
  • a protective film 26 made of, for example, SiOC is formed on the interlayer insulating film 24.
  • the film thickness of the protective film 26 is about 50 nm, for example.
  • the material of the protective film 26 is not limited to the SiOC film.
  • a SiC film, a SiN film, or the like can be used as the protective film 26.
  • a contact hole 28 reaching the source / drain diffusion layer 18 is formed in the protective film 26 and the interlayer insulating film 24.
  • a barrier metal film 30 made of, for example, TiN is formed in the contact hole 28 .
  • the film thickness of the barrier metal film 30 is, for example, 25 nm.
  • an interlayer insulating film 34 made of, for example, a low dielectric constant film is formed.
  • a porous low dielectric constant film is used as the interlayer insulating film 34.
  • the film thickness of the interlayer insulating film 34 is, for example, 150 nm.
  • the interlayer insulating film 34 is not limited to a porous low dielectric constant film.
  • a low dielectric constant film in which no holes are formed may be used as the interlayer insulating film 34.
  • a normal silicon oxide film may be used as the interlayer insulating film 34.
  • a groove 36 exposing the upper surface of the conductor plug 32 is formed.
  • the groove 36 is for embedding a wiring 44 described later.
  • the width of the groove 36 is, for example, about 70 nm to 3 ⁇ m.
  • a barrier film 38 made of Ta, for example, is formed on the side and bottom surfaces of the groove 36.
  • the film thickness of the barrier metal film 38 is about 10 nm, for example. Since the width of the groove 36 is relatively large, such as about 70 nm to 3 ⁇ m, the thickness of the barrier metal film 38 can be set relatively large. Since the barrier metal film 38 can be formed relatively thick, even if moisture or oxygen is released from the interlayer insulating film 34, the barrier property of the barrier metal film 38 does not deteriorate significantly. Therefore, Ta or the like can be used as the material of the barrier metal film 38 formed in the trench 36.
  • the material of the barrier metal film 38 is not limited to the Ta film.
  • a Ti film, TaN film, TiN film or the like may be used as the barrier metal film 38.
  • a wiring 44 made of Cu or Cu alloy is embedded in the groove 36 in which the barrier metal film 38 is formed.
  • a cap film 46 made of, for example, SiC is formed on the interlayer insulating film 34 in which the wiring 44 is embedded.
  • the film thickness of the cap film 46 is about 50 nm, for example.
  • the cap film 46 serves as an etching stopper when the interlayer insulating film 47 and the like are etched.
  • the material of the cap film 46 is not limited to the SiC film.
  • a SiC film, a SiON film, a SiOC film, a SiON film, or the like may be used as the cap film 46.
  • an interlayer insulating film 47 made of, for example, a low dielectric constant film is formed on the cap film 46.
  • a porous low dielectric constant film is used as the interlayer insulating film 47.
  • the film thickness of the interlayer insulating film 47 is, for example, 150 nm.
  • the interlayer insulating film 47 is not limited to a porous low dielectric constant film.
  • a low dielectric constant film in which no holes are formed may be used as the interlayer insulating film 47.
  • a normal silicon oxide film may be used as the interlayer insulating film 47.
  • an etching stopper film 48 made of, for example, SiC is formed on the interlayer insulating film 47.
  • the film thickness of the etching stopper film 48 is, eg, about 30 nm.
  • the etching stopper 48 is not limited to the SiC film.
  • a SiN film, a SiOC film, a SiON film, or the like may be used as the etching stopper film 48.
  • An interlayer insulating film 50 made of, for example, a low dielectric constant film is formed on the etching stopper film 48.
  • a porous low dielectric constant film is used as the interlayer insulating film 50.
  • the film thickness of the interlayer insulating film 50 is, for example, 150 nm.
  • the interlayer insulating film 50 is not limited to a porous low dielectric constant film.
  • a low dielectric constant film in which holes are not formed may be used as the interlayer insulating film 50.
  • a normal silicon oxide film may be used as the interlayer insulating film 50.
  • a contact hole 52 reaching the wiring 44 is formed.
  • the contact hole 52 is for embedding the conductor plug 70a.
  • the diameter of the contact hole 52 is, for example, 100 nm or less.
  • a groove 54 connected to the upper part of the contact hole 52 is formed.
  • the groove 54 is for embedding the wiring 70b.
  • the width of the groove 54 is, for example, 100 nm or less.
  • an opening 58 having a contact hole 52 and a groove 54 connected to the top of the contact hole 52 is formed.
  • a first film (adhesion film) 60 made of a compound containing Zr is formed in the opening 58.
  • a ZrB 2 film is used as the material of the first film 60.
  • the ZrB 2 film 60 is formed on the side surface and bottom surface of the contact hole 52 and on the side surface and bottom surface of the groove 54.
  • the ZrB 2 film 60 is a polycrystalline conductive film.
  • the ZrB 2 film 60 does not contain carbon.
  • the ZrB 2 film 60 is formed with a substantially uniform film thickness.
  • the film thickness of the ZrB 2 film 60 is, for example, 1 nm to 10 nm. More preferably, the thickness of the ZrB 2 film 60 is 1 nm to 5 nm.
  • the ZrB 2 film is used as the material for the first film 60 for the following reason.
  • the ZrB 2 film 60 is a material containing Zr, the ZrB 2 film 60 is suitable for ensuring adhesion of the conductor plug 70a and the wiring 70b made of Cu to the base.
  • the ZrB 2 film 60 can be formed by a CVD (Chemical Vapor Deposition) method, it can be formed thinly and uniformly. Moreover, the ZrB 2 film 60 can ensure sufficient adhesion even when formed thin. Since the film thickness of the first film 60 can be set thin, it is possible to set the film thickness of a base film 63 described later to be thin. Therefore, if a ZrB 2 film is used as the material of the first film 60, the diameter of the conductor plug 70a and the width of the wiring 70b can be sufficiently increased even when the diameter of the contact hole 52 and the width of the groove 54 are reduced. It is possible to secure a large amount.
  • CVD Chemical Vapor Deposition
  • ZrB 2 film 60 can be formed using an inorganic material, it is possible to form a ZrB 2 film 60 containing no carbon.
  • the specific resistance of a ZrB 2 film formed using Zr [N (C 2 H 5 ) 2 ] 4 that is an organic raw material is relatively large, 600 ⁇ ⁇ cm or more, whereas Zr (BH 4 ) that is an inorganic raw material.
  • the specific resistance of the ZrB 2 film formed using 4 is as small as about 4.6 ⁇ ⁇ cm. As described above, when a ZrB 2 film containing no carbon is used as the first film 60, the contact resistance between the conductor plug 70a and the wiring 44 can be sufficiently reduced.
  • the film quality of the ZrB 2 film 60 is polycrystalline. Since crystal grain boundaries exist in the polycrystalline film, oxygen easily passes through. That is, oxygen released from the interlayer insulating films 47 and 50 and the like is easily supplied to the CuMn film 61 (see FIG. 8) via the crystal grain boundary of the ZrB 2 film 60. For this reason, if a ZrB 2 film is used as the material of the first film 60, the CuMn film 61 can be reliably changed to the MnO X film 62.
  • a ZrB 2 film is used as the material of the first film 60.
  • a second film (barrier film) 62 made of an oxide containing Mn is formed in the opening 58 where the ZrB 2 film 60 is formed.
  • a MnO X film is formed as the second film 62.
  • the second film 62 is in contact with the first film 60.
  • the film thickness of the second film 62 is about 2 to 5 nm.
  • the second film 62 made of MnO X functions as a barrier film that prevents diffusion of Cu.
  • the MnO X film is formed as the second film 62 for the following reason.
  • the MnO X film 62 can be formed on the side surface of the contact hole 52 and on the side surface and the bottom surface of the groove 54 by oxidizing the CuMn film 61 using oxygen released from the interlayer insulating films 50 and 47 and the like. .
  • the MnO X film 62 can sufficiently prevent Cu diffusion even when the film thickness is set thin. Since not only the film thickness of the first film 60 but also the film thickness of the second film 62 can be set thin, the film thickness of the base film 63 composed of the first film 60 and the second film 62 is made thin. It becomes possible to set. Therefore, if a MnO X film is used as the material of the second film 62, the diameter of the conductor plug 70a and the width of the wiring 70b are sufficiently increased even when the diameter of the contact hole 52 and the width of the groove 54 are reduced. It is possible to secure a large amount.
  • a MnO X film is formed as the second film 62.
  • a conductive film 61 made of CuMn is formed on the first film 60 at the bottom of the contact hole 52.
  • the film thickness of the conductive film 61 is, for example, about 5 nm.
  • a conductor 70 made of Cu or Cu alloy is embedded in the opening 58 in which the base film 63 and the conductive film 61 are formed. That is, the conductor 70 having the conductor plug 70 a and the wiring 70 b formed integrally with the conductor plug 70 a is embedded in the opening 58.
  • a wiring (not shown) is further formed on the interlayer insulating film 50 in which the conductor plug 70a and the wiring 70b are embedded.
  • the semiconductor device according to the present embodiment is configured.
  • the ZrB 2 film 60 that can sufficiently secure the adhesiveness even when the film thickness is set thin, and the Cu diffusion is sufficient even when the film thickness is set thin.
  • the base film 63 is composed of the MnO X film 62 that can be prevented. According to this embodiment, since the film thickness of the base film 63 can be set very thin without impairing the adhesion and barrier properties, the conductor plug and the wiring can be miniaturized without impairing the reliability.
  • FIGS. 2 to 9 are process cross-sectional views illustrating the semiconductor device manufacturing method according to the present embodiment.
  • an element isolation region 12 for defining an element region is formed on a semiconductor substrate 10 made of, for example, silicon.
  • the element isolation region 12 can be formed by, for example, an STI (Shallow Trench Isolation) method.
  • a gate insulating film 14 having a thickness of 1.5 to 10 nm is formed on the entire surface.
  • the gate insulating film 14 can be formed by, for example, a thermal oxidation method.
  • a 100 nm-thickness polysilicon film is formed on the entire surface.
  • the polysilicon film is patterned into the shape of the gate electrode 16 using a photolithography technique.
  • anisotropic dry etching is used.
  • the gate electrode 16 made of polysilicon is formed.
  • dopant impurities are introduced into the semiconductor substrate 10 on both sides of the gate electrode 16 by using, for example, an ion implantation method with the gate electrode 16 as a mask.
  • impurity diffusion regions 18a constituting extension regions of the extension source / drain structure, that is, extension regions 18a are formed in the semiconductor substrate 10 on both sides of the gate electrode 16.
  • a silicon oxide film having a thickness of 40 to 50 nm is formed on the entire surface by, eg, CVD.
  • the silicon oxide film is anisotropically etched.
  • a sidewall insulating film 20 made of a silicon oxide film is formed on the side wall portion of the gate electrode 16.
  • dopant impurities are introduced into the semiconductor substrate 10 by, for example, ion implantation using the gate electrode 16 and the sidewall insulating film 20 as a mask.
  • the impurity diffusion region 18b constituting the deep region of the extension source / drain structure is formed in the semiconductor substrate 10 on both sides of the gate electrode 16 having the sidewall insulating film 20 formed on the sidewall portion.
  • the shallow impurity diffusion region 18a and the deep impurity diffusion region 18b constitute a source / drain diffusion layer 18 having an extension source / drain structure.
  • heat treatment for activating dopant impurities introduced into the source / drain diffusion layer 18 is performed by, for example, RTA (Rapid Thermal Annealing).
  • the transistor 22 having the gate electrode 16 and the source / drain diffusion layer 18 is formed.
  • an interlayer insulating film 24 made of, eg, a silicon oxide film is formed on the entire surface by, eg, CVD.
  • the film thickness of the interlayer insulating film 24 is, for example, 300 nm.
  • a protective film 26 made of, for example, SiOC is formed on the entire surface by, eg, CVD.
  • the film thickness of the protective film 26 is about 50 nm, for example.
  • the material of the protective film 26 is not limited to the SiOC film.
  • a SiC film, a SiN film, or the like can be used as the protective film 26.
  • a contact hole 28 reaching the source / drain diffusion layer 18 is formed in the protective film 26 and the interlayer insulating film 24 using a photolithography technique (see FIG. 2C).
  • the barrier metal film 30 is formed on the entire surface by, eg, sputtering.
  • a material of the barrier metal film 30 for example, a TiN film is used.
  • the thickness of the barrier metal film 30 is, for example, 25 nm.
  • the film thickness of the conductive film 32 is, for example, 200 nm.
  • the conductive film 32 is polished until the surface of the protection 26 is exposed, for example, by CMP (Chemical Mechanical Polishing). As a result, the conductive plug 32 made of tungsten is buried in the contact hole 28 (see FIG. 3A).
  • an interlayer insulating film 34 made of, for example, a low dielectric constant film is formed on the entire surface.
  • a porous low dielectric constant film is formed.
  • the film thickness of the interlayer insulating film 34 is, for example, 150 nm.
  • the interlayer insulating film 34 is not limited to a porous low dielectric constant film.
  • a low dielectric constant film in which holes are not formed may be formed as the interlayer insulating film 34.
  • a normal silicon oxide film may be formed as the interlayer insulating film 34.
  • a groove 36 exposing the upper surface of the conductor plug 32 is formed in the interlayer insulating film 34 by using a photolithography technique.
  • the groove 36 is for embedding a wiring 38 to be described later.
  • the width of the groove 36 is, for example, 70 nm to 3 ⁇ m (see FIG. 3C).
  • a barrier film 38 made of Ta, for example, is formed on the entire surface by, eg, sputtering.
  • the film thickness of the barrier film 38 is about 10 nm, for example. Since the width of the groove 36 is relatively large, such as about 70 nm to 3 ⁇ m, the thickness of the barrier film 38 can be set relatively large. Since the barrier film 38 can be formed relatively thick, even if moisture or oxygen is released from the interlayer insulating film 34, the barrier property of the barrier film 38 does not deteriorate significantly. Therefore, Ta or the like can be used as the material of the barrier film 38 formed in the groove 36.
  • the material of the barrier metal film 38 is not limited to the Ta film.
  • a Ti film, TaN film, TiN film, or the like may be formed as the barrier metal film 38.
  • a seed film 40 made of Cu is formed on the entire surface by, eg, sputtering.
  • the film thickness of the seed layer 40 is, for example, 50 nm.
  • a Cu film 42 is formed on the entire surface by, eg, electroplating.
  • the film thickness of the Cu film 42 is, for example, 1 ⁇ m.
  • the Cu film 42, the S seed film 40, and the barrier film 38 are polished by, for example, a CMP method until the surface of the interlayer insulating film 34 is exposed.
  • the wiring 44 made of Cu is embedded in the groove 36 by the single damascene method (see FIG. 5B).
  • a cap film 46 made of, for example, SiC is formed on the entire surface by, eg, CVD.
  • the film thickness of the cap film 46 is about 30 nm, for example.
  • the cap film 46 serves as an etching stopper when the interlayer insulating film 47 and the like are etched.
  • an interlayer insulating film 47 made of, for example, a low dielectric constant film is formed on the entire surface by, eg, CVD.
  • a porous low dielectric constant film is used as the interlayer insulating film 47.
  • the film thickness of the interlayer insulating film 47 is, for example, 150 nm.
  • the interlayer insulating film 47 is not limited to a porous low dielectric constant film.
  • a low dielectric constant film in which no holes are formed may be used as the interlayer insulating film 47.
  • a normal silicon oxide film may be used as the interlayer insulating film 47.
  • an etching stopper film 48 made of, for example, SiC is formed on the entire surface by, eg, CVD.
  • the film thickness of the etching stopper film 48 is, eg, about 20 nm.
  • the etching stopper 48 is not limited to the SiC film.
  • a SiN film, a SiOC film, a SiON film, or the like may be formed as the etching stopper film 48.
  • an interlayer insulating film 50 made of, for example, a low dielectric constant film is formed on the entire surface by, eg, CVD (see FIG. 6A).
  • a porous low dielectric constant film is used as the interlayer insulating film 50.
  • the film thickness of the interlayer insulating film 50 is, for example, 150 nm.
  • the interlayer insulating film 50 is not limited to a porous low dielectric constant film.
  • a low dielectric constant film in which holes are not formed may be used as the interlayer insulating film 50.
  • a normal silicon oxide film may be used as the interlayer insulating film 50.
  • a photoresist film (not shown) is formed by, eg, spin coating.
  • an opening (not shown) for forming the contact hole 52 is formed in the photoresist film.
  • a photoresist film (not shown) is formed by, eg, spin coating.
  • an opening (not shown) for forming the groove 54 is formed in the photoresist film.
  • the interlayer insulating film 50 is etched using the photoresist film as a mask and the etching stopper film 46 as a stopper.
  • the opening 58 including the contact hole 52 reaching the wiring 44 and the groove 54 connected to the upper part of the contact hole 52 is formed in the interlayer insulating films 47 and 50 (see FIG. 6B).
  • a ZrB 2 film 60 is formed on the entire surface by, eg, remote plasma CVD.
  • the film thickness of the ZrB 2 film 60 is, for example, 1 nm to 10 nm. More preferably, the thickness of the ZrB 2 film 60 is 1 nm to 5 nm.
  • Zr (BH 4 ) 4 that is an inorganic raw material is used.
  • Zr (BH 4 ) 4 is a solid raw material.
  • the deposition conditions for the ZrB 2 film 60 are, for example, as follows.
  • Ar gas is used as the carrier gas.
  • As a gas for generating plasma for example, H 2 gas is used.
  • the substrate temperature is set to 150 to 250 ° C., for example.
  • the pressure in the film forming chamber is, for example, about 100 Pa.
  • the ZrB 2 film 60 is formed using Zr (BH 4 ) 4 that is an inorganic material for the following reason.
  • the specific resistance is 600 ⁇ ⁇ cm or more.
  • the ZrB 2 film 60 formed using Zr (BH 4 ) 4 that is an inorganic raw material has a specific resistance of 4.6 ⁇ ⁇ because the ZrB 2 film 60 contains no carbon. Very small, about cm. For this reason, if the ZrB 2 film 60 is formed using Zr (BH 4 ) 4 that is an inorganic material, the contact resistance between the conductor plug 70 a and the wiring 44 can be sufficiently lowered.
  • the vapor pressure of Zr [N (C 2 H 5 ) 2 ] 4 that is an organic raw material is 0.1 Torr at 120 ° C.
  • the vapor pressure of Zr (BH 4 ) 4 that is an inorganic raw material is , 17 Torr at 25 ° C. That is, since Zr (BH 4 ) 4 has a relatively high vapor pressure, it is difficult for residue of raw materials to adhere to the reactor and piping, and handling is relatively easy.
  • the ZrB 2 film 60 is formed using Zr (BH 4 ) 4 that is an inorganic material.
  • a CuMn film 61 is formed on the entire surface by, eg, physical vapor deposition. More specifically, the CuMn film 61 is formed by sputtering, for example.
  • the film thickness of the CuMn film 61 is, for example, 10 to 40 nm.
  • a target used when forming the CuMn film 61 a target made of CuMn having a Mn concentration of 0.1 to 30 atomic% is used.
  • the CuMn film 61 is formed by using a target made of CuMn having a Mn concentration of 0.1 to 30 atomic% for the following reason.
  • the CuMn film 61 is formed by using a target made of CuMn having a Mn concentration of less than 1 atomic%, the amount of Mn in the CuMn film 61 is too small, so that MnO having a sufficient film thickness in the subsequent process. It is difficult to form the X film 62.
  • the CuMn film 61 is formed using a target made of CuMn having a Mn concentration higher than 30 atomic%, it is difficult to form a high-quality CuMn film 61.
  • the CuMn film 61 is formed using a target made of CuMn having a Mn concentration of 0.1 to 30 atomic%.
  • the Mn concentration in the CuMn film 61 becomes, for example, 0.1 to 10 atomic%.
  • a Cu film 70 is formed on the entire surface by electroplating using, for example, a copper sulfate bath.
  • the CuMn film 61 functions as a seed film. For this reason, in this embodiment, it is not necessary to form a seed film separately from the CuMn film 61.
  • the film thickness of the Cu film 70 is, for example, about 1 ⁇ m.
  • the heat treatment temperature is about 200 ° C., for example.
  • the heat treatment time is, for example, about 120 seconds.
  • oxygen released from the interlayer insulating films 47 and 50 and the like Since the ZrB 2 film 60 is a polycrystalline film, oxygen released from the interlayer insulating films 47, 50, etc. reaches the CuMn film 61 through the crystal grain boundary of the ZrB 2 film 60. As a result, oxygen released from the interlayer insulating films 47, 50 and the like reacts with Mn atoms in the CuMn film 61 to form a MnO X film 62 (see FIG. 8B). That is, the MnO X film 62 Will be self-formed.
  • the side surface of the contact hole 52 ZrB 2 film 60 is formed, as well, is formed on the side and bottom surfaces of the grooves 54 which ZrB 2 film 60 is formed.
  • the film thickness of the MnO X film 62 is, for example, about 1 to 5 nm.
  • the MnO X film 62 is not formed. Therefore, the CuMn film 61 remains on the ZrB 2 film 60 at the bottom of the contact hole 52.
  • the heat treatment may not be performed as one independent process. That is, even if heat treatment is not performed at this stage, the MnO X film 62 can be formed if heating is performed when an insulating film or the like is formed in a later process. It is also possible to form the MnO X film 62 by other heat treatment performed in a later process. Therefore, it is not necessary to perform the heat treatment as one independent process at this stage.
  • the Cu film 70, the MnO X film 62, and the ZrB 2 film 60 are polished by, for example, a CMP method until the surface of the interlayer insulating film 50 is exposed.
  • the conductor plug 70a made of Cu is embedded in the contact hole 52, and the wiring 70b made of Cu is embedded in the groove 70b. That is, the conductor 70 having the conductor plug 70a and the wiring 70b formed integrally with the conductor plug 70a is embedded in the opening 58 (see FIG. 9).
  • multilayer wiring and electrode pads are further formed.
  • the semiconductor device according to the present embodiment is manufactured.
  • the ZrB 2 film 60 that can sufficiently secure the adhesiveness even when the film thickness is set thin, and the Cu diffusion is sufficient even when the film thickness is set thin.
  • the base film 63 is formed by the MnO X film 62 that can be prevented. According to the present embodiment, since the film thickness of the base film 63 can be set very thin without impairing the adhesion and barrier properties, the conductor plug and the wiring can be miniaturized without impairing the reliability. .
  • the ZrB 2 film 60 which is a polycrystalline film is used, oxygen released from the interlayer insulating films 47 and 50 and the like passes through the crystal grain boundary of the ZrB 2 film 60 and is CuMn.
  • the film 61 is easily reached.
  • oxygen released from the interlayer insulating films 47 and 50 and the like can be reliably reacted with Mn in the CuMn film 61, and the MnO X film 62 can be reliably formed. it can.
  • the MnO X film 62 that prevents the diffusion of Cu can be reliably formed, it is possible to sufficiently ensure reliability and manufacturing yield.
  • the CuMn film 61 functions as a seed film when the Cu film 70 is formed by the electroplating method, it is not necessary to form a seed film separately from the CuMn film 61. For this reason, the Cu film 70 is formed by electroplating in a state where a sufficiently large opening is formed in the contact hole 52. According to this embodiment, since the Cu film 70 is formed by the electroplating method in a state where a sufficiently large opening is formed in the contact hole 52, the plating solution is sufficiently supplied into the contact hole 52. Is done. For this reason, according to this embodiment, it is possible to sufficiently ensure reliability and manufacturing yield.
  • FIG. 10 is a cross-sectional view showing a semiconductor device according to this modification.
  • the semiconductor device according to this modification is characterized in that a ZrBN film is used as the material of the first film 60a.
  • a first film (adhesion film) 60 a made of a compound containing Zr is formed in the opening 58.
  • a ZrBN film is used as the material of the first film 60a.
  • the ZrBN film 60 a is formed on the side surface and the bottom surface of the contact hole 52 and the side surface and the bottom surface of the groove 54.
  • the ZrBN film 60a is an amorphous conductive film.
  • the ZrBN film 60a does not contain carbon.
  • the ZrBN film 60a is formed with a substantially uniform film thickness.
  • the film thickness of the ZrBN film 60a is, for example, 1 nm to 10 nm. More preferably, the thickness of the ZrBN film 60 is 1 nm to 5 nm.
  • the ZrBN film is used as the material of the first film 60a for the following reason.
  • ZrBN film 60a are the material containing Zr as with ZrB 2 film is suitable for ensuring the adhesion to the underlying conductive plugs 70a and the wiring 70b made of Cu.
  • the ZrBN film 60a can be formed by the CVD method similarly to the ZrB 2 film, it can be formed thinly and uniformly. Moreover, the ZrBN film 60a can ensure sufficient adhesion even when it is formed thin. Since the film thickness of the first film 60a can be set thin, the film thickness of the base film 63 can be set thin. Therefore, if a ZrBN film is used as the material of the first film 60a, the diameter of the conductor plug 70a and the width of the wiring 70b are sufficiently increased even when the diameter of the contact hole 52 and the width of the groove 54 are reduced. It can be secured.
  • the ZrBN film 60 can be formed using an inorganic raw material, it is possible to form the ZrBN film 60 that does not contain carbon. Since a ZrBN film formed using an inorganic raw material does not contain carbon, the specific resistance value is extremely small. For this reason, if a ZrBN film not containing carbon is used as the first film 60a, the contact resistance between the conductor plug 70a and the wiring 44 can be sufficiently reduced.
  • a ZrBN film is used as the material of the first film 60a.
  • the ZrBN film 60a is an amorphous conductive film, oxygen released from the interlayer insulating films 47, 50, etc. passes through the ZrBN film 60a to some extent. Therefore, even if a ZrBN film is used as the material of the first film 60 a, the CuMn film 61 can be changed to the MnO X film 62.
  • a second film (barrier film) 62 made of an oxide containing Mn is formed in the opening 58 where the ZrBN film 60a is formed.
  • a MnO X film is formed as the second film 62.
  • the second film 62 is formed on the side surface of the contact hole 52 in which the ZrBN film 60a is formed, and on the side surface and the bottom surface of the groove 54 in which the ZrBN film 60a is formed.
  • the film thickness of the second film 62 is about 2 to 5 nm.
  • the second film 62 made of MnO X functions as a barrier film that prevents diffusion of Cu.
  • a conductive film 61 made of CuMn is formed on the first film 60 a at the bottom of the contact hole 52.
  • the film thickness of the conductive film 61 is, for example, about 1 to 5 nm.
  • a conductor 70 made of Cu or Cu alloy is embedded in the opening 58 in which the base film 63 and the conductive film 61 are formed. That is, the conductor 70 having the conductor plug 70 a and the wiring 70 b formed integrally with the conductor plug 70 a is embedded in the opening 58.
  • a wiring (not shown) is further formed on the interlayer insulating film 50 in which the conductor plug 70a and the wiring 70b are embedded.
  • the semiconductor device according to this modification is configured.
  • the ZrBN film 60a that can secure sufficient adhesion even when the film thickness is set thin, and the Cu diffusion sufficiently even when the film thickness is set thin.
  • the base film 63 is composed of the MnO X film 62 that can be prevented. Also according to this modification, since the film thickness of the base film 63 can be set very thin without impairing the adhesion and barrier properties, the conductor plug and the wiring can be miniaturized without impairing the reliability.
  • FIGS. 11 to 13 are process cross-sectional views illustrating a method for manufacturing a semiconductor device according to this modification.
  • a ZrBN film 60a is formed on the entire surface by, eg, remote plasma CVD.
  • the film thickness of the ZrBN film 60a is, for example, 1 nm to 10 nm. More preferably, the thickness of the ZrBN film 60a is 1 nm to 5 nm.
  • a raw material for forming the ZrBN film 60a for example, Zr (BH 4 ) 4 that is an inorganic raw material is used.
  • the deposition conditions for the ZrBN film 60a are, for example, as follows.
  • Ar gas is used as the carrier gas.
  • As a gas for generating plasma for example, NH 3 gas and H 2 gas are used.
  • the substrate temperature is set to 180 to 300 ° C., for example.
  • the pressure in the film forming chamber is, for example, about 150 Pa.
  • the ZrBN film 60a is formed using Zr (BH 4 ) 4 which is an inorganic material for the following reason.
  • the ZrBN film formed using Zr [N (C 2 H 5 ) 2 ] 4 which is an organic raw material contains carbon in the film, and therefore has a relatively large specific resistance, whereas it is inorganic.
  • the ZrBN film 60a formed using the raw material Zr (BH 4 ) 4 does not contain carbon in the film, and therefore has a very low specific resistance. For this reason, if the ZrBN film 60 is formed using Zr (BH 4 ) 4 which is an inorganic raw material, the contact resistance between the conductor plug 70a and the wiring 44 can be sufficiently lowered.
  • the vapor pressure of Zr [N (C 2 H 5 ) 2 ] 4 that is an organic raw material is 0.1 Torr at 120 ° C.
  • the vapor pressure of Zr (BH 4 ) 4 that is an inorganic raw material is , 17 Torr at 25 ° C. That is, since Zr (BH 4 ) 4 has a relatively high vapor pressure, it is difficult for residue of raw materials to adhere to the reactor and piping, and handling is relatively easy.
  • the ZrBN film 60a is formed using Zr (BH 4 ) 4 that is an inorganic material.
  • a CuMn film 61 is formed on the entire surface by, eg, physical vapor deposition. More specifically, the CuMn film 61 is formed by sputtering, for example.
  • the film thickness of the CuMn film 61 is 2 to 40 nm, for example.
  • a target used when forming the CuMn film 61 a target made of CuMn having a Mn concentration of 0.1 to 30 atomic% is used. When the CuMn film 61 is formed using such a target, the Mn concentration in the CuMn film 61 becomes, for example, 0.1 to 10 atomic%.
  • a Cu film 70 is formed on the entire surface by electroplating using, for example, a copper sulfate bath.
  • the CuMn film 61 functions as a seed film. For this reason, in this modification, it is not necessary to form a seed film separately from the CuMn film 61.
  • the heat treatment temperature is about 400 ° C., for example.
  • the heat treatment time is about 300 seconds, for example.
  • the ZrBN film 60a is an amorphous film, but does not impervious oxygen. Accordingly, oxygen released from the interlayer insulating films 47 and 50 etc. reaches the CuMn film 61 through the ZrBN film 60a. As a result, oxygen released from the interlayer insulating films 47, 50, etc. reacts with Mn atoms in the CuMn film 61 to form a MnO X film 62 (see FIG. 13A).
  • the MnO X film 62 is formed on the side surface of the contact hole 52 in which the ZrBN film 60a is formed, and on the side surface and the bottom surface of the groove 54 in which the ZrBN film 60a is formed.
  • the film thickness of the MnO X film 62 is, for example, about 2 to 5 nm.
  • the MnO X film 62 is not formed. Therefore, the CuMn film 61 remains on the ZrBN film 60a at the bottom of the contact hole 52.
  • the heat treatment may not be performed as one independent process. That is, even if heat treatment is not performed at this stage, the MnO X film 62 can be formed if heating is performed when an insulating film or the like is formed in a later process. It is also possible to form the MnO X film 62 by other heat treatment performed in a later process. Therefore, it is not necessary to perform the heat treatment as one independent process at this stage.
  • the Cu film 70, the MnO X film 62, and the ZrBN film 60a are polished by CMP, for example, until the surface of the interlayer insulating film 50 is exposed.
  • the conductor plug 70a made of Cu is embedded in the contact hole 52, and the wiring 70b made of Cu is embedded in the groove 70b. That is, the conductor 70 having the conductor plug 70a and the wiring 70b formed integrally with the conductor plug 70a is embedded in the opening 58 (see FIG. 13B).
  • multilayer wiring and electrode pads are further formed.
  • the semiconductor device according to this modification is manufactured.
  • a ZrBN film may be used as the material of the first film 60a.
  • FIG. 14 is a cross-sectional view showing a semiconductor device according to this modification.
  • the semiconductor device according to this modification is characterized in that a ZrN film is used as the material of the first film 60b.
  • a first film (adhesion film) 60a made of a compound containing Zr is formed.
  • a ZrN film is used as the material of the first film 60b.
  • the ZrN film 60 b is formed on the side surface and the bottom surface of the contact hole 52 and the side surface and the bottom surface of the groove 54.
  • the ZrN film 60b is an amorphous conductive film.
  • the ZrN film 60b does not contain carbon.
  • the ZrN film 60b is formed with a substantially uniform film thickness.
  • the film thickness of the ZrN film 60b is, for example, 1 nm to 10 nm. More preferably, the thickness of the ZrN film 60b is 1 nm to 5 nm.
  • the ZrN film is used as the material of the first film 60b for the following reason.
  • the ZrN film 60b is a material containing Zr like the ZrB 2 film, it is suitable for ensuring the adhesion of the conductor plug 70a made of Cu and the wiring 70b to the ground.
  • the ZrN film 60b can be formed by the CVD method similarly to the ZrB 2 film, it can be formed thinly and uniformly. Moreover, the ZrN film 60b can ensure sufficient adhesion even when it is formed thin. Since the film thickness of the first film 60b can be set thin, the film thickness of the base film 63 can be set thin. Therefore, if a ZrN film is used as the material of the first film 60b, the diameter of the conductor plug 70a and the width of the wiring 70b are sufficiently increased even when the diameter of the contact hole 52 and the width of the groove 54 are reduced. It can be secured.
  • the ZrN film 60b can be formed using an inorganic raw material, the ZrN film 60b containing no carbon can be formed. Since the ZrN film formed using an inorganic raw material does not contain carbon, the specific resistance value is extremely small. For this reason, if a ZrN film not containing carbon is used as the first film 60b, the contact resistance between the conductor plug 70a and the wiring 44 can be sufficiently reduced.
  • a ZrN film is used as the material of the first film 60b.
  • the ZrN film 60b is an amorphous conductive film, but oxygen released from the interlayer insulating films 47, 50, etc. passes through the ZrN film 60b to some extent. Therefore, even if a ZrN film is used as the material of the first film 60b, the CuMn film 61 can be changed to the MnO x film 62.
  • a second film (barrier film) 62 made of an oxide containing Mn is formed in the opening 58 where the ZrN film 60b is formed.
  • a MnO X film is formed as the second film 62.
  • the second film 62 is formed on the side surface of the contact hole 52 where the ZrN film 60b is formed, and on the side surface and the bottom surface of the groove 54 where the ZrN film 60b is formed.
  • the film thickness of the second film 62 is, for example, about 2 to 5 nm.
  • the second film 62 made of MnO X functions as a barrier film that prevents diffusion of Cu.
  • a conductive film 61 made of CuMn is formed on the first film 60 at the bottom of the contact hole 52.
  • the film thickness of the conductive film 61 is, for example, about 1 to 5 nm.
  • a conductor 70 made of Cu or Cu alloy is embedded in the opening 58 in which the base film 63 and the conductive film 61 are formed. That is, the conductor 70 having the conductor plug 70 a and the wiring 70 b formed integrally with the conductor plug 70 a is embedded in the opening 58.
  • a wiring (not shown) is further formed on the interlayer insulating film 50 in which the conductor plug 70a and the wiring 70b are embedded.
  • the semiconductor device according to this modification is configured.
  • the ZrN film 60b that can secure sufficient adhesion even when the film thickness is set thin, and the Cu diffusion sufficiently even when the film thickness is set thin.
  • the base film 63 is composed of the MnO X film 62 that can be prevented. Also according to this modification, since the film thickness of the base film 63 can be set very thin without impairing the adhesion and barrier properties, the conductor plug and the wiring can be miniaturized without impairing the reliability.
  • FIGS. 15 to 17 are process cross-sectional views illustrating a method for manufacturing a semiconductor device according to this modification.
  • a ZrN film 60b is formed on the entire surface by, eg, CVD.
  • the film thickness of the ZrN film 60b is, for example, 1 to 10 nm. More preferably, the thickness of the ZrN film 60a is 1 to 5 nm.
  • Zr [N (C 2 H 5 ) 2 ] 4 is used as a raw material for forming the ZrN film 60b.
  • the deposition conditions for the ZrN film 60b are, for example, as follows.
  • the set temperature of the bubbler is 50 ° C., for example.
  • He gas is used as the carrier gas.
  • the flow rate of He gas is, for example, 200 sccm.
  • the substrate temperature is set to 200 to 250 ° C., for example.
  • the pressure in the film forming chamber is, for example, about 1000 Pa.
  • a CuMn film 61 is formed on the entire surface by, eg, physical vapor deposition. More specifically, the CuMn film 61 is formed by sputtering, for example.
  • the film thickness of the CuMn film 61 is, for example, 10 to 40 nm.
  • a target used when forming the CuMn film 61 a target made of CuMn having a Mn concentration of 0.1 to 30 atomic% is used. When the CuMn film 61 is formed using such a target, the Mn concentration in the CuMn film 61 becomes, for example, 0.1 to 10 atomic%.
  • a Cu film 70 is formed on the entire surface by electroplating using, for example, a copper sulfate bath.
  • the CuMn film 61 functions as a seed film. For this reason, in this modification, it is not necessary to form a seed film separately from the CuMn film 61.
  • the heat treatment temperature is about 400 ° C., for example.
  • the heat treatment time is about 300 seconds, for example.
  • oxygen is released from the interlayer insulating films 47 and 50 and the like.
  • the ZrN film 60b is an amorphous film, but does not impervious oxygen. Therefore, the oxygen released from the interlayer insulating films 47 and 50 etc. reaches the CuMn film 61 through the ZrN film 60b. As a result, oxygen released from the interlayer insulating films 47, 50 and the like reacts with Mn atoms in the CuMn film 61 to form a MnO X film 62 (see FIG. 17A).
  • the MnO X film 62 is formed on the side surface of the contact hole 52 in which the ZrN film 60b is formed, and on the side surface and the bottom surface of the groove 54 in which the ZrN film 60b is formed.
  • the film thickness of the MnO X film 62 is, for example, about 1 to 5 nm.
  • the MnO X film 62 is not formed. Therefore, the CuMn film 61 remains on the ZrN film 60b at the bottom of the contact hole 52.
  • the heat treatment may not be performed as one independent process. That is, even if heat treatment is not performed at this stage, the MnO X film 62 can be formed if heating is performed when an insulating film or the like is formed in a later process. It is also possible to form the MnO X film 62 by other heat treatment performed in a later process. Therefore, it is not necessary to perform the heat treatment as one independent process at this stage.
  • the Cu film 70, the MnO X film 62, and the ZrN film 60b are polished by, for example, CMP until the surface of the interlayer insulating film 50 is exposed.
  • the conductor plug 70a made of Cu is embedded in the contact hole 52, and the wiring 70b made of Cu is embedded in the groove 70b. That is, the conductor 70 having the conductor plug 70a and the wiring 70b formed integrally with the conductor plug 70a is embedded in the opening 58 (see FIG. 17B).
  • multilayer wiring and electrode pads are further formed.
  • the semiconductor device according to this modification is manufactured.
  • a ZrN film may be used as the material of the first film 60b.
  • FIGS. 1 to 17 A semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention will be described with reference to FIGS.
  • the same components as those of the semiconductor device and the manufacturing method thereof according to the first embodiment shown in FIGS. 1 to 17 are denoted by the same reference numerals, and description thereof will be omitted or simplified.
  • the semiconductor device and the manufacturing method thereof according to the present embodiment are mainly characterized in that the first film 60 is removed at the bottom of the contact hole 52.
  • FIG. 18 is a sectional view of the semiconductor device according to the present embodiment.
  • a first film (adhesion film) 60 made of a compound containing Zr is formed in the opening 58.
  • a ZrB 2 film is used as the material of the first film 60.
  • the ZrB 2 film 60 is formed on the side surface of the contact hole 52 and on the side surface and the bottom surface of the groove 54. At the bottom of the contact hole 52, the ZrB 2 film 60 is removed. In the present embodiment, the ZrB 2 film 60 at the bottom of the contact hole 52 is removed in order to reduce the contact resistance between the conductor plug 70a and the wiring 44.
  • a second film (barrier film) 62 made of an oxide containing Mn is formed in the opening 58 where the ZrB 2 film 60 is formed.
  • a MnO X film is formed as the second film 62.
  • the base film 63 is configured by the ZrB 2 film 60 and the MnO X film 62.
  • a conductive film 61 made of CuMn is formed on the wiring 44 at the bottom of the contact hole 52.
  • a conductor 70 made of Cu or Cu alloy is embedded in the opening 58 in which the base film 63 and the conductive film 61 are formed. That is, the conductor 70 having the conductor plug 70 a and the wiring 70 b formed integrally with the conductor plug 70 a is embedded in the opening 58.
  • a wiring (not shown) is further formed on the interlayer insulating film 50 in which the conductor plug 70a and the wiring 70b are embedded.
  • the semiconductor device according to this modification is configured.
  • the semiconductor device according to the present embodiment is mainly characterized in that the first film 60 made of ZrB 2 is removed at the bottom of the contact hole 52.
  • the ZrB 2 film 60 is removed at the bottom of the contact hole 52, only the CuMn film 61 exists between the conductor plug 70 a and the wiring 44. Therefore, according to the present embodiment, the contact resistance between the conductor plug 70a and the wiring 44 is reduced as compared with the case where the ZrB 2 film 60 and the CuMn film 61 are present at the bottom of the contact hole 52. It becomes possible to do.
  • FIGS. 19 to 21 are process cross-sectional views illustrating the method for fabricating the semiconductor device according to the present embodiment.
  • the process from the step of forming the element isolation region 12 in the semiconductor substrate 10 to the step of forming the opening 58 in the interlayer insulating films 47 and 50 is the same as that described above with reference to FIGS. Since this is the same as the semiconductor device manufacturing method according to the first embodiment, the description thereof is omitted (see FIG. 19A).
  • a ZrB 2 film 60 is formed on the entire surface by, eg, CVD, in the same manner as the semiconductor device manufacturing method according to the first embodiment described above with reference to FIG. 7A (see FIG. 19B). ).
  • a CuMn film 61 is formed on the entire surface by, eg, physical vapor deposition. More specifically, the CuMn film 61 is formed by sputtering, for example.
  • the film thickness of the CuMn film 61 is, for example, 10 to 40 nm.
  • a target used when forming the CuMn film 61 a target made of CuMn having a Mn concentration of 0.1 to 30 atomic% is used. When the CuMn film 61 is formed using such a target, the Mn concentration in the CuMn film 61 becomes, for example, 0.1 to 10 atomic%.
  • the CuMn film 61 is formed on the entire surface while selectively removing the ZrB 2 film 60 existing at the bottom of the contact hole 52 with Cu ions or Mn ions. Film formation is performed under conditions.
  • the deposition conditions for the CuMn film 61 are, for example, as follows.
  • the target power is about 1 to 100 kW, for example.
  • the substrate bias is about 1 to 100 W, for example. If the CuMn film 61 is formed under such conditions, the CuMn film 61 is formed on the entire surface while selectively removing the ZrB 2 film 60 existing at the bottom of the contact hole 52 with Cu ions or Mn ions. can do.
  • the ZrB 2 film 60 at the bottom of the contact hole 52 is removed, a good contact can be obtained. Since the width of the groove 54 is sufficiently larger than the diameter of the contact hole 52, the ZrB 2 film 60 existing on the bottom surface of the groove 54 is caused by Cu ions or Mn ions when the CuMn film 61 is formed. It is hardly etched. Therefore, the ZrB 2 film 60 on the bottom surface of the groove 54 does not disappear.
  • a Cu film 70 is formed on the entire surface by electroplating using, for example, a copper sulfate bath.
  • the CuMn film 61 functions as a seed film. For this reason, in this embodiment, it is not necessary to form a seed film separately from the CuMn film 61.
  • the heat treatment temperature is about 400 ° C., for example.
  • the heat treatment time is about 300 seconds, for example.
  • oxygen released from the interlayer insulating films 47 and 50 and the like Since the ZrB 2 film 60 is a polycrystalline film, oxygen released from the interlayer insulating films 47, 50, etc. reaches the CuMn film 61 through the crystal grain boundary of the ZrB 2 film 60. As a result, oxygen released from the interlayer insulating films 47, 50 and the like reacts with Mn atoms in the CuMn film 61 to form a MnO X film 62 (see FIG. 21A).
  • the side surface of the contact hole 52 ZrB 2 film 60 is formed, as well, is formed on the side and bottom surfaces of the grooves 54 which ZrB 2 film 60 is formed.
  • the film thickness of the MnO X film 62 is, for example, about 2 to 5 nm.
  • the MnO X film 62 is not formed. Therefore, the CuMn film 61 remains on the ZrB 2 film 60 at the bottom of the contact hole 52.
  • the heat treatment may not be performed as one independent process. That is, even if heat treatment is not performed at this stage, the MnO X film 62 can be formed if heating is performed when an insulating film or the like is formed in a later process. It is also possible to form the MnO X film 62 by other heat treatment performed in a later process. Therefore, it is not necessary to perform the heat treatment as one independent process at this stage.
  • the Cu film 70, the MnO X film 62, and the ZrB 2 film 60 are polished by, for example, a CMP method until the surface of the interlayer insulating film 50 is exposed.
  • the conductor plug 70a made of Cu is embedded in the contact hole 52, and the wiring 70b made of Cu is embedded in the groove 70b. That is, the conductor 70 having the conductor plug 70a and the wiring 70b formed integrally with the conductor plug 70a is embedded in the opening 58 (see FIG. 21B).
  • multilayer wiring and electrode pads are further formed.
  • the semiconductor device according to the present embodiment is manufactured.
  • the first film 60 made of ZrB 2 at the bottom of the contact hole 52 is removed.
  • the first film 60 at the bottom of the contact hole 52 is removed, only the second film 61 made of CuMn exists between the conductor plug 70 a and the wiring 44.
  • the contact between the conductor plug 70 a and the wiring 44 compared to the case where the first film 60 and the second film 61 are present at the bottom of the contact hole 52. The resistance can be reduced.
  • FIGS. 22 to 25 are process cross-sectional views illustrating the method for fabricating the semiconductor device according to the present embodiment.
  • the same components as those of the semiconductor device and the manufacturing method thereof according to the first or second embodiment shown in FIGS. 1 to 21 are denoted by the same reference numerals, and description thereof is omitted or simplified.
  • the semiconductor device and the manufacturing method thereof according to the present embodiment after forming the first film 60 made of ZrB 2 , the first film 60 at the bottom of the contact hole 52 is selectively removed, and then the CuMn film 61 is formed.
  • the main feature is in forming.
  • the process from the step of forming the element isolation region 12 in the semiconductor substrate 10 to the step of forming the opening 58 in the interlayer insulating films 47 and 50 is the same as that described above with reference to FIGS. Since this is the same as the semiconductor device manufacturing method according to the first embodiment, the description thereof is omitted (see FIG. 22A).
  • a first film 60 made of ZrB 2 is formed on the entire surface by, eg, CVD (FIG. 7). 22 (b)).
  • the ZrB 2 film 60 at the bottom of the contact hole 52 is selectively etched away using Ar ions, for example.
  • Conditions for selectively removing the ZrB 2 film 60 at the bottom of the contact hole 52 are, for example, as follows.
  • the target power is about 1 to 100 kW, for example.
  • the substrate bias is set to 200 to 350 W, for example. If such conditions are set, Ar ions reach the bottom of the contact hole 52 and the ZrB 2 film 60 at the bottom of the contact hole 52 can be selectively removed. Since the ZrB 2 film 60 at the bottom of the contact hole 52 is removed, a good contact can be obtained.
  • the bottom surface of the groove 54 is sufficiently larger than the diameter of the contact hole 52, Ar ions do not concentrate on the bottom surface of the groove 54. For this reason, the ZrB 2 film 60 present on the bottom surface of the groove 54 is hardly etched by Ar ions. Therefore, the ZrB 2 film 60 on the bottom surface of the groove 54 does not disappear.
  • a CuMn film 61 is formed on the entire surface by, eg, physical vapor deposition. More specifically, the CuMn film 61 is formed by sputtering, for example.
  • the film thickness of the CuMn film 61 is, for example, 10 to 40 nm.
  • a target used when forming the CuMn film 61 a target made of CuMn having a Mn concentration of 0.1 to 30 atomic% is used. When the CuMn film 61 is formed using such a target, the Mn concentration in the CuMn film 61 becomes, for example, 0.1 to 10 atomic%.
  • a Cu film 70 is formed on the entire surface by electroplating using, for example, a copper sulfate bath.
  • the CuMn film 61 functions as a seed film. For this reason, in this embodiment, it is not necessary to form a seed film separately from the CuMn film 61.
  • the heat treatment temperature is about 400 ° C., for example.
  • the heat treatment time is about 300 seconds, for example.
  • oxygen released from the interlayer insulating films 47 and 50 and the like Since the ZrB 2 film 60 is a polycrystalline film, oxygen released from the interlayer insulating films 47, 50, etc. reaches the CuMn film 61 through the crystal grain boundary of the ZrB 2 film 60. As a result, oxygen released from the interlayer insulating films 47, 50 and the like reacts with Mn atoms in the CuMn film 61 to form a MnO X film 62 (see FIG. 24B).
  • the side surface of the contact hole 52 ZrB 2 film 60 is formed, as well, is formed on the side and bottom surfaces of the grooves 54 which ZrB 2 film 60 is formed.
  • the film thickness of the MnO X film 62 is, for example, about 2 to 5 nm.
  • the MnO X film 62 is not formed. Therefore, the CuMn film 61 remains on the ZrB 2 film 60 at the bottom of the contact hole 52.
  • the heat treatment may not be performed as one independent process. That is, even if heat treatment is not performed at this stage, the MnO X film 62 can be formed if heating is performed when an insulating film or the like is formed in a later process. It is also possible to form the MnO X film 62 by other heat treatment performed in a later process. Therefore, it is not necessary to perform the heat treatment as one independent process at this stage.
  • the Cu film 70, the MnO X film 62, and the ZrB 2 film 60 are polished by, for example, a CMP method until the surface of the interlayer insulating film 50 is exposed.
  • the conductor plug 70a made of Cu is embedded in the contact hole 52, and the wiring 70b made of Cu is embedded in the groove 70b. That is, the conductor 70 having the conductor plug 70a and the wiring 70b integrally formed with the conductor plug 70a is embedded in the opening 58 (see FIG. 25).
  • multilayer wiring and electrode pads are further formed.
  • the semiconductor device according to the present embodiment is manufactured.
  • the first film 60 at the bottom of the contact hole 52 is selectively removed, and then the second film 61 made of CuMn is formed. May be. Also in the present embodiment, since the first film 60 at the bottom of the contact hole 52 is removed, only the second film 61 exists between the conductor plug 70 a and the wiring 44. For this reason, according to the present embodiment, the contact resistance between the conductor plug 70 a and the wiring 44 compared to the case where the first 60 and the second film 61 exist at the bottom of the contact hole 52. Can be reduced.
  • FIGS. 1 to 25 A semiconductor device and a manufacturing method thereof according to the fourth embodiment of the present invention will be described with reference to FIGS.
  • the same components as those of the semiconductor device and the manufacturing method thereof according to the first to third embodiments shown in FIGS. 1 to 25 are denoted by the same reference numerals, and description thereof will be omitted or simplified.
  • the semiconductor device and the manufacturing method thereof according to the present embodiment are mainly characterized in that the CuMn film 61 is removed at the bottom of the contact hole 52.
  • FIG. 26 is a cross-sectional view of the semiconductor device according to the present embodiment.
  • a first film 60 made of a compound containing Zr is formed in the opening 58.
  • a ZrB 2 film is used as the material of the first film 60.
  • the ZrB 2 film 60 is formed on the side surface of the contact hole 52 and on the side surface and the bottom surface of the groove 54. At the bottom of the contact hole 52, the ZrB 2 film 60 is removed. In the present embodiment, the ZrB 2 film 60 at the bottom of the contact hole 52 is removed in order to reduce the contact resistance between the conductor plug 70a and the wiring 44.
  • a second film 62 made of an oxide containing Mn is formed in the opening 58 where the ZrB 2 film 60 is formed.
  • a MnO X film is formed as the second film 62.
  • the base film 63 is configured by the ZrB 2 film 60 and the MnO X film 62.
  • a conductor 70 made of Cu or a Cu alloy is embedded in the opening 58 in which the base film 63 is formed. That is, the conductor 70 having the conductor plug 70 a and the wiring 70 b formed integrally with the conductor plug 70 a is embedded in the opening 58.
  • a wiring (not shown) is further formed on the interlayer insulating film 50 in which the conductor plug 70a and the wiring 70b are embedded.
  • the semiconductor device according to the present embodiment is configured.
  • the semiconductor device according to the present embodiment is mainly characterized in that the conductive film 61 made of CuMn is removed at the bottom of the contact hole 52.
  • the conductor plug 70a and the wiring 44 are directly connected. For this reason, according to the present embodiment, it is possible to reduce the contact resistance between the conductor plug 70 a and the wiring 44 compared to the case where the CuMn film 61 exists at the bottom of the contact hole 52. .
  • FIGS. 27 to 30 are process cross-sectional views illustrating the method for fabricating the semiconductor device according to the present embodiment.
  • the process from the step of forming the element isolation region 12 in the semiconductor substrate 10 to the step of forming the opening 58 in the interlayer insulating films 47 and 50 is the same as that described above with reference to FIGS. Since this is the same as the semiconductor device manufacturing method according to the first embodiment, the description thereof is omitted (see FIG. 27A).
  • a first film 60 made of ZrB 2 is formed on the entire surface by, eg, CVD (FIG. 7). 27 (b)).
  • a CuMn film 61 is formed on the entire surface by, eg, physical vapor deposition. More specifically, the CuMn film 61 is formed by sputtering, for example.
  • the film thickness of the CuMn film 61 is, for example, 10 to 40 nm.
  • a target used when forming the CuMn film 61 a target made of CuMn having a Mn concentration of 0.1 to 30 atomic% is used. When the CuMn film 61 is formed using such a target, the Mn concentration in the CuMn film 61 becomes, for example, 0.1 to 10 atomic%.
  • the CuMn film 61 is formed on the entire surface while selectively removing the ZrB 2 film 60 existing at the bottom of the contact hole 52 with Cu ions or Mn ions. Film formation is performed under conditions.
  • the deposition conditions for the CuMn film 61 are, for example, as follows.
  • the target power is about 1 to 100 kW, for example.
  • the substrate bias is about 200 to 350 W, for example. If the CuMn film 61 is formed under such conditions, the CuMn film 61 is formed on the entire surface while selectively removing the ZrB 2 film 60 existing at the bottom of the contact hole 52 with Cu ions or Mn ions. can do.
  • the ZrB 2 film 60 at the bottom of the contact hole 52 is removed, a good contact can be obtained. Since the width of the groove 54 is sufficiently larger than the diameter of the contact hole 52, the ZrB 2 film 60 existing on the bottom surface of the groove 54 is caused by Cu ions or Mn ions when the CuMn film 61 is formed. It is hardly etched. Therefore, the ZrB 2 film 60 on the bottom surface of the groove 54 does not disappear.
  • the CuMn film 61 at the bottom of the contact hole 52 is selectively etched away using, for example, Ar ions.
  • Conditions for selectively removing the CuMn film 61 at the bottom of the contact hole 52 are, for example, as follows.
  • the target power is about 1 to 10 kW, for example.
  • the substrate bias is set to 200 to 400 W, for example.
  • Ar ions reach the bottom of the contact hole 52 and the CuMn film 61 on the bottom of the contact hole 52 can be selectively removed. Since the CuMn film 61 at the bottom of the contact hole 52 is removed, a good contact can be obtained.
  • the bottom surface of the groove 54 is sufficiently larger than the diameter of the contact hole 52, Ar ions do not concentrate on the bottom surface of the groove 54. For this reason, the ZrB 2 film 60 present on the bottom surface of the groove 54 is hardly etched by Ar ions. Therefore, the ZrB 2 film 60 on the bottom surface of the groove 54 does not disappear.
  • a Cu film 70 is formed on the entire surface by electroplating using, for example, a copper sulfate bath.
  • the CuMn film 61 functions as a seed film. For this reason, in this embodiment, it is not necessary to form a seed film separately from the CuMn film 61.
  • the heat treatment temperature is about 400 ° C., for example.
  • the heat treatment time is, for example, about 180 seconds.
  • oxygen released from the interlayer insulating films 47 and 50 and the like Since the ZrB 2 film 60 is a polycrystalline film, oxygen released from the interlayer insulating films 47, 50, etc. reaches the CuMn film 61 through the crystal grain boundary of the ZrB 2 film 60. As a result, oxygen released from the interlayer insulating films 47, 50 and the like reacts with Mn atoms in the CuMn film 61 to form a MnO X film 62 (see FIG. 29B).
  • MnO X film 62 the side surface of the contact hole 52 ZrB 2 film 60 is formed, as well, is formed on the side and bottom surfaces of the grooves 54 which ZrB 2 film 60 is formed.
  • the film thickness of the MnO X film 62 is, for example, about 2 to 5 nm.
  • the heat treatment may not be performed as one independent process. That is, even if heat treatment is not performed at this stage, the MnO X film 62 can be formed if heating is performed when an insulating film or the like is formed in a later process. It is also possible to form the MnO X film 62 by other heat treatment performed in a later process. Therefore, it is not necessary to perform the heat treatment as one independent process at this stage.
  • the Cu film 70, the MnO X film 62, and the ZrB 2 film 60 are polished by, for example, a CMP method until the surface of the interlayer insulating film 50 is exposed.
  • the conductor plug 70a made of Cu is embedded in the contact hole 52, and the wiring 70b made of Cu is embedded in the groove 70b. That is, the conductor 70 having the conductor plug 70a and the wiring 70b formed integrally with the conductor plug 70a is embedded in the opening 58 (see FIG. 30).
  • multilayer wiring and electrode pads are further formed.
  • the semiconductor device according to the present embodiment is manufactured.
  • the conductor plug 70a and the wiring 44 are directly connected to remove the CuMn film 61 at the bottom of the contact hole 52. Therefore, according to the present embodiment, the contact resistance between the conductor plug 70a and the wiring 44 can be further reduced as compared with the case where the CuMn film 61 is present at the bottom of the contact hole 52. Become.
  • FIGS. 31 to 34 are process cross-sectional views illustrating the method for fabricating the semiconductor device according to the present embodiment.
  • the same components as those of the semiconductor device and the manufacturing method thereof according to the first to fourth embodiments shown in FIGS. 1 to 30 are denoted by the same reference numerals, and description thereof will be omitted or simplified.
  • the first film 60 at the bottom of the contact hole 52 is removed, and then a CuMn film 61 is formed. Thereafter, the main feature is that the CuMn film 61 at the bottom of the contact hole 52 is removed.
  • the process from the step of forming the element isolation region 12 in the semiconductor substrate 10 to the step of forming the opening 58 in the interlayer insulating films 47 and 50 is the same as that described above with reference to FIGS. Since this is the same as the semiconductor device manufacturing method according to the first embodiment, the description thereof is omitted (see FIG. 31A).
  • the first film 60 made of ZrB 2 is formed on the entire surface by, eg, CVD (FIG. 7). 31 (b)).
  • the ZrB 2 film 60 at the bottom of the contact hole 52 is selectively etched away using Ar ions, for example.
  • Conditions for selectively removing the ZrB 2 film 60 at the bottom of the contact hole 52 are, for example, as follows.
  • the target power is about 1 to 100 kW, for example.
  • the substrate bias is set to 200 to 350 W, for example. If such conditions are set, Ar ions reach the bottom of the contact hole 52 and the ZrB 2 film 60 at the bottom of the contact hole 52 can be selectively removed. Since the ZrB 2 film 60 at the bottom of the contact hole 52 is removed, a good contact can be obtained.
  • the bottom surface of the groove 54 is sufficiently larger than the diameter of the contact hole 52, Ar ions do not concentrate on the bottom surface of the groove 54. For this reason, the ZrB 2 film 60 present on the bottom surface of the groove 54 is hardly etched by Ar ions. Therefore, the ZrB 2 film 60 on the bottom surface of the groove 54 does not disappear.
  • a CuMn film 61 is formed on the entire surface by, eg, physical vapor deposition. More specifically, the CuMn film 61 is formed by sputtering, for example.
  • the film thickness of the CuMn film 61 is, for example, 10 to 40 nm.
  • a target used when forming the CuMn film 61 a target made of CuMn having a Mn concentration of 0.1 to 30 atomic% is used. When the CuMn film 61 is formed using such a target, the Mn concentration in the CuMn film 61 becomes, for example, 0.1 to 10 atomic%.
  • the CuMn film 61 at the bottom of the contact hole 52 is selectively etched away using, for example, Ar ions.
  • Conditions for selectively removing the CuMn film 61 at the bottom of the contact hole 52 are, for example, as follows.
  • the target power is about 1 to 10 kW, for example.
  • the substrate bias is set to 200 to 400 W, for example.
  • Ar ions reach the bottom of the contact hole 52 and the CuMn film 61 on the bottom of the contact hole 52 can be selectively removed. Since the CuMn film 61 at the bottom of the contact hole 52 is removed, a good contact can be obtained.
  • the bottom surface of the groove 54 is sufficiently larger than the diameter of the contact hole 52, Ar ions do not concentrate on the bottom surface of the groove 54. For this reason, the ZrB 2 film 60 present on the bottom surface of the groove 54 is hardly etched by Ar ions. Therefore, the ZrB 2 film 60 on the bottom surface of the groove 54 does not disappear.
  • a Cu film 70 is formed on the entire surface by electroplating using, for example, a copper sulfate bath.
  • the CuMn film 61 functions as a seed film. For this reason, in this embodiment, it is not necessary to form a seed film separately from the CuMn film 61.
  • the heat treatment temperature is about 400 ° C., for example.
  • the heat treatment time is, for example, about 180 seconds.
  • oxygen released from the interlayer insulating films 47 and 50 and the like Since the ZrB 2 film 60 is a polycrystalline film, oxygen released from the interlayer insulating films 47, 50, etc. reaches the CuMn film 61 through the crystal grain boundary of the ZrB 2 film 60. As a result, oxygen released from the interlayer insulating films 47, 50 and the like reacts with Mn atoms in the CuMn film 61 to form a MnO X film 62 (see FIG. 34A).
  • MnO X film 62 the side surface of the contact hole 52 ZrB 2 film 60 is formed, as well, is formed on the side and bottom surfaces of the grooves 54 which ZrB 2 film 60 is formed.
  • the film thickness of the MnO X film 62 is, for example, about 1 to 5 nm.
  • the heat treatment may not be performed as one independent process. That is, even if heat treatment is not performed at this stage, the MnO X film 62 can be formed if heating is performed when an insulating film or the like is formed in a later process. It is also possible to form the MnO X film 62 by other heat treatment performed in a later process. Therefore, it is not necessary to perform the heat treatment as one independent process at this stage.
  • the Cu film 70, the MnO X film 62, and the ZrB 2 film 60 are polished by, for example, a CMP method until the surface of the interlayer insulating film 50 is exposed.
  • the conductor plug 70a made of Cu is embedded in the contact hole 52, and the wiring 70b made of Cu is embedded in the groove 70b. That is, the conductor 70 having the conductor plug 70a and the wiring 70b formed integrally with the conductor plug 70a is embedded in the opening 58 (see FIG. 34B).
  • multilayer wiring and electrode pads are further formed.
  • the semiconductor device according to the present embodiment is manufactured.
  • the first film 60 at the bottom of the contact hole 52 is removed, and then a CuMn film 61 is formed.
  • the bottom CuMn film 61 may be removed.
  • the conductor plug 70a and the wiring 44 are directly connected. For this reason, according to the present embodiment, the contact resistance between the conductor plug 70a and the wiring 44 can be further reduced as compared with the case where the CuMn film 61 is present at the bottom of the contact hole 52. .
  • the case where a ZrB 2 film is used as the material of the first film 60 has been described as an example, but a ZrBN film, a ZrN film, or the like may be used as the material of the first film 60. Good.
  • the ZrB 2 film, the ZrBN film, or the ZrN film has been described as an example of the first films 60, 60a, and 60b made of a compound containing Zr.
  • the films 60, 60a, and 60b are not limited to the ZrB 2 film, the ZrBN film, or the ZrN film.
  • ZrMn or the like can be used as the first film 60 made of a compound containing Zr.
  • the conductor connected to the conductor plug 70 a is not limited to the wiring 44.
  • the conductor plug 70a may be connected to another conductor plug (not shown) embedded in the lower layer.
  • the first film 60, 60a, 60b is a single layer film. It is not limited to membranes.
  • a ZrB 2 film, a ZrBN film, or a stacked film including a ZrN film may be used as the first films 60, 60a, and 60b.
  • the semiconductor device and the manufacturing method thereof according to the present invention are useful for miniaturizing conductor plugs and wiring.

Abstract

　半導体基板１０上に形成された第１の導電体４４と、半導体基板上及び第１の導電体上に形成され、第１の導電体に達する開口部５８が形成された絶縁膜４７、５０と、開口部内に形成されたＺｒを含む化合物より成る第１の膜６０と、開口部内における第１の膜上に形成されたＭｎを含む酸化物より成る第２の膜６２と、開口部内に埋め込まれたＣｕを含む第２の導電体７０とを有している。膜厚を薄く設定した場合であっても密着性を十分に確保し得る第１の膜と、膜厚を薄く設定した場合であってもＣｕの拡散を十分に防止し得る第２の膜とにより、下地膜が構成されているため、密着性やバリア性を損なうことなく下地膜の膜厚を極めて薄く設定することができ、信頼性を損なうことなく導体プラグや配線を微細化することができる。

Description

半導体装置及びその製造方法
　本発明は、半導体装置及びその製造方法に係り、特に微細化、高集積化を実現し得る半導体装置及びその製造方法に関する。
　近時、導体プラグや配線の低抵抗化を実現すべく、導体プラグや配線の材料としてＣｕを用いることが注目されている。
　Ｃｕ膜はドライエッチングを行うことが困難な材料である。このため、層間絶縁膜にコンタクトホールや溝を形成し、かかるコンタクトホールや溝が形成された層間絶縁膜上にＣｕ膜を形成し、この後、層間絶縁膜の表面が露出するまでＣｕ膜を研磨することにより、コンタクトホール内や溝内にＣｕ膜が埋め込まれる。このようにしてＣｕ膜をコンタクトホール内や溝内に埋め込む手法は、ダマシン法と称されている。
　Ｃｕより成る導体プラグや配線が層間絶縁膜に直接接すると、導体プラグ中や配線中のＣｕ原子が層間絶縁膜中に拡散してしまい、短絡等の問題を引き起こしてしまう。このため、コンタクトホール内や溝内には、Ｃｕ原子の拡散を防止するためのバリア膜が形成される。かかるバリア膜の材料としては、例えばＴａ膜等が用いられている。
　近時、半導体装置の更なる微細化を実現すべく、導体プラグを埋め込むためのコンタクトホールの径や、配線を埋め込むための溝の幅を著しく小さくすることが要求されている。コンタクトホールの径を著しく小さくするためには、バリア膜を極めて薄くすることが必要となる。
　なお、本願発明の背景技術としては以下のようなものがある。
特開平２－６２０３５号公報 特開２００３－２１８１９８号公報 特開２００５－２７７３９０号公報 特開２００７－５９６６０号公報 特開２００６－５７１６２号公報 特開２００２－１４６５３５号公報 特開２００７－２７２５９号公報 特開２００７－９６２４１号公報 特開２００１－２３０２１９号公報 特開２００７－１４１９２７号公報 T. Usui et al., "Low Resistive and Highly Reliable Cu Dual-Damascene Interconnect Technology Using Self-Formed MnSixOyBarrier Layer", International Interconnect Technology Conference, 2005 (IITC 2005), June 6-8, 2005, pp. 188-190 Junghwan Sung et al., Remote-Plasma chemical vapor deposition of conformal ZrB2 films at low temperature: A promising diffusion barrier for ultralarge scale integrated electronics", Journal of Applied Physics, Volume 91, Number 6, pp. 3904-3911 (2002).
　しかしながら、Ｔａ等より成るバリア膜を極めて薄く形成した場合には、バリア膜のバリア性の劣化を招いてしまう。特に、多孔質材料等より成る層間絶縁膜からは大量の水分や酸素ガスが放出される。このため、多孔質材料等より成る層間絶縁膜を用いた場合には、かかる水分や酸素ガス等によってバリア膜が著しく劣化してしまう。
　本発明の目的は、信頼性を損なうことなく、導体プラグや配線の微細化を実現し得る半導体装置及びその製造方法を提供することにある。
　本発明の一観点によれば、半導体基板上に形成された第１の導電体と、前記半導体基板上及び前記第１の導電体上に形成され、前記第１の導電体に達する開口部が形成された絶縁膜と、前記開口部内に形成されたＺｒを含む化合物より成る第１の膜と、前記開口部内における前記第１の膜上に形成されたＭｎを含む酸化物より成る第２の膜と、前記開口部内に埋め込まれたＣｕを含む第２の導電体とを有することを特徴とする半導体装置が提供される。
　また、本発明の他の観点によれば、半導体基板上に形成された第１の導電体と、前記半導体基板上及び前記第１の導電体上に形成され、前記第１の導電体に達する開口部が形成された絶縁膜と、前記開口部内に形成された多結晶質の第１の膜と、前記開口部内における前記第１の膜上に形成されたＭｎを含む酸化物より成る第２の膜と、前記開口部内に埋め込まれたＣｕを含む第２の導電体とを有することを特徴とする半導体装置が提供される。
　また、半導体基板上に第１の導電体を形成する工程と、前記半導体基板上及び前記第１の導電体上に絶縁膜を形成する工程と、前記第１の導電体に達する開口部を前記絶縁膜に形成する工程と、前記開口部内に、Ｚｒを含む化合物より成る第１の膜を形成する工程と、前記開口部内における前記第１の膜上に、ＣｕとＭｎとを含む第２の膜を形成する工程と、前記開口部内にＣｕを含む第２の導電体を形成する工程と、熱処理を行うことにより、前記第２の膜中のＭｎを酸化させ、前記第２の膜をＭｎを含む酸化物より成る第３の膜に変化させる工程とを有することを特徴とする半導体装置の製造方法が提供される。
　本発明によれば、膜厚を薄く設定した場合であっても密着性を十分に確保し得るＺｒを含む化合物より成る第１の膜と、膜厚を薄く設定した場合であってもＣｕの拡散を十分に防止し得るＭｎを含む酸化物より成る第２の膜とにより、下地膜が構成されている。本発明によれば、密着性やバリア性を損なうことなく下地膜の膜厚を極めて薄く設定することができるため、信頼性を損なうことなく導体プラグや配線を微細化することができる。
図１は、本発明の第１実施形態による半導体装置を示す断面図である。 図２は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図３は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図４は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図５は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 図６は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 図７は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 図８は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 図９は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 図１０は、本発明の第１実施形態の変形例（その１）による半導体装置を示す断面図である。 図１１は、本発明の第１実施形態の変形例（その１）による半導体装置の製造方法を示す工程断面図（その１）である。 図１２は、本発明の第１実施形態の変形例（その１）による半導体装置の製造方法を示す工程断面図（その２）である。 図１３は、本発明の第１実施形態の変形例（その１）による半導体装置の製造方法を示す工程断面図（その３）である。 図１４は、本発明の第１実施形態の変形例（その２）による半導体装置を示す断面図である。 図１５は、本発明の第１実施形態の変形例（その２）による半導体装置の製造方法を示す工程断面図（その１）である。 図１６は、本発明の第１実施形態の変形例（その２）による半導体装置の製造方法を示す工程断面図（その２）である。 図１７は、本発明の第１実施形態の変形例（その２）による半導体装置の製造方法を示す工程断面図（その３）である。 図１８は、本発明の第２実施形態による半導体装置を示す断面図である。 図１９は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図２０は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図２１は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図２２は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図２３は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図２４は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図２５は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 図２６は、本発明の第４実施形態による半導体装置を示す断面図である。 図２７は、本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図２８は、本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図２９は、本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図３０は、本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 図３１は、本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図３２は、本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図３３は、本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図３４は、本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
符号の説明
１０…半導体基板
１２…素子分離領域
１４…ゲート絶縁膜
１６…ゲート電極
１８…ソース／ドレイン拡散層
１８ａ、１８ｂ…不純物拡散領域
２０…サイドウォール絶縁膜
２２…トランジスタ
２４…層間絶縁膜
２６…保護膜
２８…コンタクトホール
３０…バリア膜
３２…導体プラグ
３４…層間絶縁膜
３６…溝
３８…バリア膜
４０…シード膜
４２…Ｃｕ膜
４４…配線
４６…キャップ膜
４７…層間絶縁膜
４８…エッチングストッパ膜
５０…層間絶縁膜
５２…コンタクトホール
５４…溝
５８…開口部
６０…第１の膜、ＺｒＢ２膜
６０ａ…ＺｒＢＮ膜
６０ｂ…ＺｒＮ膜
６１…ＣｕＭｎ膜
６２…ＭｎＯＸ膜
６３…下地膜
７０…導電体
７０ａ…導体プラグ
７０ｂ…配線
　［第１実施形態］
　本発明の第１実施形態による半導体装置及びその製造方法を図１乃至図９を用いて説明する。
　（半導体装置）
　まず、本実施形態による半導体装置を図１を用いて説明する。図１は、本実施形態による半導体装置を示す断面図である。
　図１に示すように、例えばシリコンより成る半導体基板１０には、素子領域を画定する素子分離領域１２が形成されている。
　素子分離領域１２により画定された素子領域上には、例えば膜厚１．５～１０ｎｍのゲート絶縁膜１４を介してゲート電極１６が形成されている。
　ゲート電極１６の両側の半導体基板１０内には、エクステンションソース／ドレイン構造の浅い領域を構成する不純物拡散領域１８ａ、即ちエクステンション領域１８ａが形成されている。
　ゲート電極１６の側壁部分には、シリコン酸化膜より成るサイドウォール絶縁膜２０が形成されている。
　サイドウォール絶縁膜２０が形成されたゲート電極１６の両側の半導体基板１０内には、エクステンションソース／ドレイン構造の深い領域を構成する不純物拡散領域１８ｂが形成されている。浅い不純物拡散領域１８ａと深い不純物拡散領域１８ｂとにより、エクステンションソース／ドレイン構造のソース／ドレイン拡散層１８が構成されている。
　こうして、ゲート電極１６とソース／ドレイン拡散層１８とを有するトランジスタ２２が形成されている。
　トランジスタ２２が形成された半導体基板１０上には、例えばシリコン酸化膜より成る層間絶縁膜２４が形成されている。層間絶縁膜２４の膜厚は、例えば３００ｎｍとする。
　層間絶縁膜２４上には、例えばＳｉＯＣより成る保護膜２６が形成されている。保護膜２６の膜厚は、例えば５０ｎｍ程度とする。
　なお、ここでは、保護膜２６の材料としてＳｉＯＣ膜を用いる場合を例に説明したが、保護膜２６の材料はＳｉＯＣ膜に限定されるものではない。例えば、ＳｉＣ膜、ＳｉＮ膜等を保護膜２６として用いることも可能である。
　保護膜２６及び層間絶縁膜２４には、ソース／ドレイン拡散層１８に達するコンタクトホール２８が形成されている。
　コンタクトホール２８内には、例えばＴｉＮより成るバリアメタル膜３０が形成されている。バリアメタル膜３０の膜厚は、例えば２５ｎｍとする。
　バリアメタル膜３０が形成されたコンタクトホール２８内には、例えばタングステンより成る導体プラグ３２が埋め込まれている。
　導体プラグ３２が埋め込まれた保護膜２６上には、例えば低誘電率膜より成る層間絶縁膜３４が形成されている。層間絶縁膜３４としては、例えば多孔質の低誘電率膜を用いる。層間絶縁膜３４の膜厚は、例えば１５０ｎｍとする。
　なお、ここでは、層間絶縁膜３４として多孔質の低誘電率膜を形成する場合を例に説明したが、層間絶縁膜３４は多孔質の低誘電率膜に限定されるものではない。例えば、層間絶縁膜３４として、空孔が形成されていない低誘電率膜を用いてもよい。また、層間絶縁膜３４として、通常のシリコン酸化膜を用いてもよい。
　層間絶縁膜３４には、導体プラグ３２の上面を露出する溝３６が形成されている。かかる溝３６は、後述する配線４４を埋め込むためのものである。溝３６の幅は、例えば７０ｎｍ～３μｍ程度とする。
　溝３６の側面及び底面には、例えばＴａより成るバリア膜３８が形成されている。バリアメタル膜３８の膜厚は、例えば１０ｎｍ程度とする。溝３６の幅は、７０ｎｍ～３μｍ程度と比較的大きいため、バリアメタル膜３８の厚さは比較的厚く設定し得る。バリアメタル膜３８を比較的厚く形成し得るため、層間絶縁膜３４から水分や酸素が放出されたとしても、バリアメタル膜３８のバリア性が著しく劣化してしまうことはない。従って、溝３６内に形成するバリアメタル膜３８の材料として、Ｔａ等を用いることが可能である。
　なお、ここでは、バリアメタル膜３８の材料としてＴａ膜を用いる場合を例に説明したが、バリアメタル膜３８の材料はＴａ膜に限定されるものではない。例えば、Ｔｉ膜、ＴａＮ膜、ＴｉＮ膜等をバリアメタル膜３８として用いてもよい。
　バリアメタル膜３８が形成された溝３６内には、Ｃｕ又はＣｕ合金より成る配線４４が埋め込まれている。
　配線４４が埋め込まれた層間絶縁膜３４上には、例えばＳｉＣより成るキャップ膜４６が形成されている。キャップ膜４６の膜厚は、例えば５０ｎｍ程度とする。かかるキャップ膜４６は、層間絶縁膜４７等をエッチングする際にエッチングストッパとなるものである。
　なお、ここでは、キャップ膜４６の材料としてＳｉＣ膜を用いる場合を例に説明したが、キャップ膜４６の材料はＳｉＣ膜に限定されるものではない。例えば、ＳｉＣ膜、ＳｉＯＮ膜、ＳｉＯＣ膜、ＳｉＯＮ膜等をキャップ膜４６として用いてもよい。
　キャップ膜４６上には、例えば低誘電率膜より成る層間絶縁膜４７が形成されている。層間絶縁膜４７としては、例えば多孔質の低誘電率膜を用いる。層間絶縁膜４７の膜厚は、例えば１５０ｎｍとする。
　なお、ここでは、層間絶縁膜４７として多孔質の低誘電率膜を形成する場合を例に説明したが、層間絶縁膜４７は多孔質の低誘電率膜に限定されるものではない。例えば、層間絶縁膜４７として、空孔が形成されていない低誘電率膜を用いてもよい。また、層間絶縁膜４７として、通常のシリコン酸化膜を用いてもよい。
　層間絶縁膜４７上には、例えばＳｉＣより成るエッチングストッパ膜４８が形成されている。かかるエッチングストッパ膜４８の膜厚は、例えば３０ｎｍ程度とする。
　なお、ここでは、エッチングストッパ膜４８の材料としてＳｉＣ膜を用いる場合を例に説明したが、エッチングストッパ４８はＳｉＣ膜に限定されるものではない。例えば、ＳｉＮ膜、ＳｉＯＣ膜、ＳｉＯＮ膜等を、エッチングストッパ膜４８として用いてもよい。
　エッチングストッパ膜４８上には、例えば低誘電率膜より成る層間絶縁膜５０が形成されている。層間絶縁膜５０としては、例えば多孔質の低誘電率膜を用いる。層間絶縁膜５０の膜厚は、例えば１５０ｎｍとする。
　なお、ここでは、層間絶縁膜５０として多孔質の低誘電率膜を形成する場合を例に説明したが、層間絶縁膜５０は多孔質の低誘電率膜に限定されるものではない。例えば、層間絶縁膜５０として、空孔が形成されていない低誘電率膜を用いてもよい。また、層間絶縁膜５０として、通常のシリコン酸化膜を用いてもよい。
　エッチングストッパ膜４８、層間絶縁膜４７及びキャップ膜４６には、配線４４に達するコンタクトホール５２が形成されている。かかるコンタクトホール５２は、導体プラグ７０ａを埋め込むためのものである。コンタクトホール５２の径は、例えば１００ｎｍ以下とする。
　層間絶縁膜５０には、コンタクトホール５２の上部に接続された溝５４が形成されている。かかる溝５４は、配線７０ｂを埋め込むためのものである。溝５４の幅は、例えば１００ｎｍ以下とする。
　こうして、コンタクトホール５２と、コンタクトホール５２の上部に接続された溝５４とを有する開口部５８が形成されている。
　開口部５８内には、Ｚｒを含む化合物より成る第１の膜（密着膜）６０が形成されている。ここでは、第１の膜６０の材料として、ＺｒＢ２膜が用いられている。ＺｒＢ２膜６０は、コンタクトホール５２の側面及び底面、並びに、溝５４の側面及び底面に形成されている。ＺｒＢ２膜６０は、多結晶質の導電膜である。ＺｒＢ２膜６０には、炭素が含まれていない。ＺｒＢ２膜６０は、ほぼ均一な膜厚で形成されている。ＺｒＢ２膜６０の膜厚は、例えば１ｎｍ～１０ｎｍとする。より好ましくは、ＺｒＢ２膜６０の膜厚は、１ｎｍ～５ｎｍとする。
　本実施形態において、第１の膜６０の材料としてＺｒＢ２膜を用いているのは、以下のような理由によるものである。
　即ち、ＺｒＢ２膜６０は、Ｚｒを含む材料であるため、Ｃｕより成る導体プラグ７０ａ及び配線７０ｂの下地に対する密着性を確保するのに適している。
　また、ＺｒＢ２膜６０はＣＶＤ（Chemical Vapor Deposition、化学気相成長）法により形成することが可能であるため、薄く均一に形成することが可能である。しかも、ＺｒＢ２膜６０は、薄く形成した場合であっても十分な密着性を確保し得る。第１の膜６０の膜厚を薄く設定し得るため、後述する下地膜６３の膜厚を薄く設定することが可能となる。このため、第１の膜６０の材料としてＺｒＢ２膜を用いれば、コンタクトホール５２の径や溝５４の幅を小さくした場合であっても、導体プラグ７０ａの径や配線７０ｂの幅を十分に大きく確保することが可能となる。
　また、ＺｒＢ２膜６０は無機原料を用いて形成することが可能であるため、炭素を含まないＺｒＢ２膜６０を形成することが可能である。有機原料であるＺｒ［Ｎ（Ｃ２Ｈ５）２］４を用いて形成されたＺｒＢ２膜の比抵抗は６００μΩ・ｃｍ以上と比較的大きいのに対し、無機原料であるＺｒ（ＢＨ４）４を用いて形成されたＺｒＢ２膜の比抵抗は４．６μΩ・ｃｍ程度と極めて小さい。このように、第１の膜６０として炭素を含まないＺｒＢ２膜を用いれば、導体プラグ７０ａと配線４４との間のコンタクト抵抗を十分に低くすることが可能となる。
　また、ＺｒＢ２膜６０の膜質は、多結晶質である。多結晶膜には結晶粒界が存在しているため、酸素が通り抜けやすい。即ち、層間絶縁膜４７、５０等から放出される酸素が、ＺｒＢ２膜６０の結晶粒界を介してＣｕＭｎ膜６１（図８参照）に供給されやすい。このため、第１の膜６０の材料としてＺｒＢ２膜を用いれば、ＣｕＭｎ膜６１をＭｎＯＸ膜６２に確実に変化させることが可能となる。
　このような理由により、本実施形態では、第１の膜６０の材料としてＺｒＢ２膜を用いている。
　ＺｒＢ２膜６０が形成された開口部５８内には、Ｍｎを含む酸化物より成る第２の膜（バリア膜）６２が形成されている。ここでは、第２の膜６２として、ＭｎＯＸ膜が形成されている。第２の膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成されている。第２の膜６２は、第１の膜６０に接している。第２の膜６２の膜厚は、２～５ｎｍ程度である。ＭｎＯＸより成る第２の膜６２は、Ｃｕの拡散を防止するバリア膜として機能する。
　本実施形態において、第２の膜６２としてＭｎＯＸ膜を形成しているのは、以下のような理由によるものである。
　即ち、ＭｎＯＸ膜６２は、層間絶縁膜５０、４７等から放出される酸素を用いてＣｕＭｎ膜６１を酸化することにより、コンタクトホール５２の側面、並びに、溝５４の側面及び底面に形成し得る。
　また、ＭｎＯＸ膜６２は、膜厚を薄く設定した場合であっても、Ｃｕの拡散を十分に防止し得る。第１の膜６０の膜厚のみならず、第２の膜６２の膜厚をも薄く設定し得るため、第１の膜６０と第２の膜６２とから成る下地膜６３の膜厚を薄く設定することが可能となる。このため、第２の膜６２の材料としてＭｎＯＸ膜を用いれば、コンタクトホール５２の径や溝５４の幅を小さくした場合であっても、導体プラグ７０ａの径や配線７０ｂの幅を十分に大きく確保することが可能となる。
　このような理由により、本実施形態では、第２の膜６２としてＭｎＯＸ膜を形成している。
　コンタクトホール５２の底部における第１の膜６０上には、ＣｕＭｎより成る導電膜６１が形成されている。かかる導電膜６１の膜厚は、例えば５ｎｍ程度である。
　下地膜６３及び導電膜６１が形成された開口部５８内には、Ｃｕ又はＣｕ合金より成る導電体７０が埋め込まれている。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれている。
　導体プラグ７０ａ及び配線７０ｂが埋め込まれた層間絶縁膜５０上には、図示しない配線が更に形成されている。
　こうして、本実施形態による半導体装置が構成されている。
　このように、本実施形態では、膜厚を薄く設定した場合であっても密着性を十分に確保し得るＺｒＢ２膜６０と、膜厚を薄く設定した場合であってもＣｕの拡散を十分に防止し得るＭｎＯＸ膜６２とにより、下地膜６３が構成されている。本実施形態によれば、密着性やバリア性を損なうことなく下地膜６３の膜厚を極めて薄く設定することができるため、信頼性を損なうことなく導体プラグや配線を微細化することができる。
　（半導体装置の製造方法）
　次に、本実施形態による半導体装置の製造方法を図２乃至図９を用いて説明する。図２乃至図９は、本実施形態による半導体装置の製造方法を示す工程断面図である。
　まず、図２（ａ）に示すように、例えばシリコンより成る半導体基板１０に、素子領域を画定する素子分離領域１２を形成する。素子分離領域１２は、例えばＳＴＩ（Shallow Trench Isolation）法により形成することができる。
　次に、全面に、膜厚１．５～１０ｎｍのゲート絶縁膜１４を形成する。ゲート絶縁膜１４は、例えば熱酸化法により形成することできる。
　次に、全面に、膜厚１００ｎｍのポリシリコン膜を形成する。この後、フォトリソグラフィ技術を用い、ポリシリコン膜をゲート電極１６の形状にパターニングする。ポリシリコン膜をパターニングする際には、例えば異方性のドライエッチングを用いる。こうして、ポリシリコンより成るゲート電極１６が形成される。
　次に、例えばイオン注入法により、ゲート電極１６をマスクとして、ゲート電極１６の両側の半導体基板１０内にドーパント不純物を導入する。こうして、ゲート電極１６の両側の半導体基板１０内に、エクステンションソース／ドレイン構造の浅い領域を構成する不純物拡散領域１８ａ、即ち、エクステンション領域１８ａが形成される。
　次に、全面に、例えばＣＶＤ法により、膜厚４０～５０ｎｍのシリコン酸化膜を形成する。
　次に、シリコン酸化膜を異方性エッチングする。こうして、ゲート電極１６の側壁部分に、シリコン酸化膜から成るサイドウォール絶縁膜２０が形成される。
　次に、例えばイオン注入法により、ゲート電極１６及びサイドウォール絶縁膜２０をマスクとして、半導体基板１０内にドーパント不純物を導入する。こうして、側壁部分にサイドウォール絶縁膜２０が形成されたゲート電極１６の両側の半導体基板１０内に、エクステンションソース／ドレイン構造の深い領域を構成する不純物拡散領域１８ｂが形成される。浅い不純物拡散領域１８ａと深い不純物拡散領域１８ｂとにより、エクステンションソース／ドレイン構造のソース／ドレイン拡散層１８が構成される。
　次に、例えばＲＴＡ（Rapid Thermal Annealing）法により、ソース／ドレイン拡散層１８に導入されたドーパント不純物を活性化するための熱処理を行う。
　こうして、ゲート電極１６とソース／ドレイン拡散層１８とを有するトランジスタ２２が形成される。
　次に、図２（ｂ）に示すように、全面に、例えばＣＶＤ法により、例えばシリコン酸化膜より成る層間絶縁膜２４を形成する。層間絶縁膜２４の膜厚は、例えば３００ｎｍとする。
　次に、全面に、例えばＣＶＤ法により、例えばＳｉＯＣより成る保護膜２６を形成する。保護膜２６の膜厚は、例えば５０ｎｍ程度とする。
　なお、ここでは、保護膜２６の材料としてＳｉＯＣ膜を用いる場合を例に説明したが、保護膜２６の材料はＳｉＯＣ膜に限定されるものではない。例えば、ＳｉＣ膜、ＳｉＮ膜等を保護膜２６として用いることも可能である。
　次に、フォトリソグラフィ技術を用い、保護膜２６及び層間絶縁膜２４に、ソース／ドレイン拡散層１８に達するコンタクトホール２８を形成する（図２（ｃ）参照）。
　次に、全面に、例えばスパッタリング法により、バリアメタル膜３０を形成する。バリアメタル膜３０の材料としては、例えばＴｉＮ膜を用いる。バリアメタル膜３０の厚さは、例えば２５ｎｍとする。
　次に、全面に、例えばＣＶＤ法により、例えばタングステンより成る導電膜３２を形成する。導電膜３２の膜厚は、例えば２００ｎｍとする。
　次に、例えばＣＭＰ（Chemical Mechanical Polishing、化学的機械的研磨）により、保護２６の表面が露出するまで導電膜３２を研磨する。これにより、タングステンより成る導電性プラグ３２がコンタクトホール２８内に埋め込まれる（図３（ａ）参照）。
　次に、図３（ｂ）に示すように、全面に、例えば低誘電率膜より成る層間絶縁膜３４を形成する。層間絶縁膜３４としては、例えば多孔質の低誘電率膜を形成する。層間絶縁膜３４の膜厚は、例えば１５０ｎｍとする。
　なお、ここでは、層間絶縁膜３４として多孔質の低誘電率膜を形成する場合を例に説明したが、層間絶縁膜３４は多孔質の低誘電率膜に限定されるものではない。例えば、層間絶縁膜３４として、空孔が形成されていない低誘電率膜を形成してもよい。また、層間絶縁膜３４として、通常のシリコン酸化膜を形成してもよい。
　次に、フォトリソグラフィ技術を用い、導体プラグ３２の上面を露出する溝３６を層間絶縁膜３４に形成する。かかる溝３６は、後述する配線３８を埋め込むためのものである。溝３６の幅は、例えば７０ｎｍ～３μｍとする（図３（ｃ）参照）。
　次に、図４（ａ）に示すように、全面に、例えばスパッタリング法により、例えばＴａより成るバリア膜３８を形成する。バリア膜３８の膜厚は、例えば１０ｎｍ程度とする。溝３６の幅は７０ｎｍ～３μｍ程度と比較的大きいため、バリア膜３８の厚さは比較的厚く設定し得る。バリア膜３８を比較的厚く形成し得るため、層間絶縁膜３４から水分や酸素が放出されたとしても、バリア膜３８のバリア性が著しく劣化してしまうことはない。従って、溝３６内に形成するバリア膜３８の材料としては、Ｔａ等を用いることが可能である。
　なお、ここでは、バリアメタル膜３８の材料としてＴａ膜を形成する場合を例に説明したが、バリアメタル膜３８の材料はＴａ膜に限定されるものではない。例えば、Ｔｉ膜、ＴａＮ膜、ＴｉＮ膜等をバリアメタル膜３８として形成してもよい。
　次に、図４（ｂ）に示すように、全面に、例えばスパッタリング法により、Ｃｕより成るシード膜４０を形成する。シード層４０の膜厚は、例えば５０ｎｍとする。
　次に、図５（ａ）に示すように、全面に、例えば電気めっき法により、Ｃｕ膜４２を形成する。Ｃｕ膜４２の膜厚は、例えば１μｍとする。
　次に、例えばＣＭＰ法により、層間絶縁膜３４の表面が露出するまで、Ｃｕ膜４２、Ｓシード膜４０及びバリア膜３８を研磨する。
　こうして、シングルダマシン法により、Ｃｕより成る配線４４が溝３６内に埋め込まれる（図５（ｂ）参照）。
　次に、全面に、例えばＣＶＤ法により、例えばＳｉＣより成るキャップ膜４６を形成する。キャップ膜４６の膜厚は、例えば３０ｎｍ程度とする。かかるキャップ膜４６は、層間絶縁膜４７等をエッチングする際にエッチングストッパとなるものである。
　次に、全面に、例えばＣＶＤ法により、例えば低誘電率膜より成る層間絶縁膜４７を形成する。層間絶縁膜４７としては、例えば多孔質の低誘電率膜を用いる。層間絶縁膜４７の膜厚は、例えば１５０ｎｍとする。
　なお、ここでは、層間絶縁膜４７として多孔質の低誘電率膜を形成する場合を例に説明したが、層間絶縁膜４７は多孔質の低誘電率膜に限定されるものではない。例えば、層間絶縁膜４７として、空孔が形成されていない低誘電率膜を用いてもよい。また、層間絶縁膜４７として、通常のシリコン酸化膜を用いてもよい。
　次に、全面に、例えばＣＶＤ法により、例えばＳｉＣより成るエッチングストッパ膜４８を形成する。かかるエッチングストッパ膜４８の膜厚は、例えば２０ｎｍ程度とする。
　なお、ここでは、エッチングストッパ膜４８としてＳｉＣ膜を形成する場合を例に説明したが、エッチングストッパ４８はＳｉＣ膜に限定されるものではない。例えば、ＳｉＮ膜、ＳｉＯＣ膜、ＳｉＯＮ膜等を、エッチングストッパ膜４８として形成してもよい。
　次に、全面に、例えばＣＶＤ法により、例えば低誘電率膜より成る層間絶縁膜５０を形成する（図６（ａ）参照）。層間絶縁膜５０としては、例えば多孔質の低誘電率膜を用いる。層間絶縁膜５０の膜厚は、例えば１５０ｎｍとする。
　なお、ここでは、層間絶縁膜５０として多孔質の低誘電率膜を形成する場合を例に説明したが、層間絶縁膜５０は多孔質の低誘電率膜に限定されるものではない。例えば、層間絶縁膜５０として、空孔が形成されていない低誘電率膜を用いてもよい。また、層間絶縁膜５０として、通常のシリコン酸化膜を用いてもよい。
　次に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。
　次に、フォトリソグラフィ技術を用い、コンタクトホール５２を形成するための開口部（図示せず）をフォトレジスト膜に形成する。
　次に、フォトレジスト膜をマスクとして、配線４４に達するコンタクトホール５２を形成する。この後、フォトレジスト膜を剥離する。
　次に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。
　次に、フォトリソグラフィ技術を用い、溝５４を形成するための開口部（図示せず）をフォトレジスト膜に形成する。
　次に、フォトレジスト膜をマスクとし、エッチングストッパ膜４６をストッパとして、層間絶縁膜５０をエッチングする。
　こうして、配線４４に達するコンタクトホール５２と、コンタクトホール５２の上部に接続された溝５４とを含む開口部５８が、層間絶縁膜４７、５０に形成される（図６（ｂ）参照）。
　次に、図７（ａ）に示すように、全面に、例えばリモートプラズマＣＶＤ法により、ＺｒＢ２膜６０を形成する。ＺｒＢ２膜６０の膜厚は、例えば１ｎｍ～１０ｎｍとする。より好ましくは、ＺｒＢ２膜６０の膜厚は１ｎｍ～５ｎｍとする。ＺｒＢ２膜６０を形成する際の原料としては、無機原料であるＺｒ（ＢＨ４）４を用いる。Ｚｒ（ＢＨ４）４は、固体原料である。ＺｒＢ２膜６０の成膜条件は、例えば以下の通りとする。キャリアガスとしては、例えばＡｒガスを用いる。プラズマを生成するためのガスとしては、例えばＨ２ガスを用いる。基板温度は、例えば１５０～２５０℃とする。成膜室内の圧力は、例えば１００Ｐａ程度とする。
　本実施形態において、無機原料であるＺｒ（ＢＨ４）４を用いてＺｒＢ２膜６０を形成するのは、以下のような理由によるものである。
　即ち、有機原料であるＺｒ［Ｎ（Ｃ２Ｈ５）２］４を用いて形成されたＺｒＢ２膜は、ＺｒＢ２膜中に炭素が含まれているため、比抵抗が６００μΩ・ｃｍ以上と比較的大きいのに対し、無機原料であるＺｒ（ＢＨ４）４を用いて形成されたＺｒＢ２膜６０は、ＺｒＢ２膜６０中に炭素が含まれていないため、比抵抗が４．６μΩ・ｃｍ程度と極めて小さい。このため、無機原料であるＺｒ（ＢＨ４）４を用いてＺｒＢ２膜６０を形成すれば、導体プラグ７０ａと配線４４との間のコンタクト抵抗を十分に低くすることが可能となる。
　また、有機原料であるＺｒ［Ｎ（Ｃ２Ｈ５）２］４の蒸気圧は、１２０℃にて０．１Ｔｏｒｒであるのに対し、無機原料であるＺｒ（ＢＨ４）４の蒸気圧は、２５℃にて１７Ｔｏｒｒである。即ち、Ｚｒ（ＢＨ４）４は、蒸気圧が比較的高いため、リアクタや配管に原料の残留物が付着しにくく、取り扱いが比較的容易である。
　このような理由により、本実施形態では、無機原料であるＺｒ（ＢＨ４）４を用いてＺｒＢ２膜６０を形成する。
　次に、図７（ｂ）に示すように、全面に、例えば物理気相成長法により、ＣｕＭｎ膜６１を形成する。より具体的には、例えばスパッタリング法により、ＣｕＭｎ膜６１を形成する。ＣｕＭｎ膜６１の膜厚は、例えば１０～４０ｎｍとする。ＣｕＭｎ膜６１を形成する際に用いるターゲットとしては、Ｍｎの濃度が０．１～３０原子％であるＣｕＭｎより成るターゲットを用いる。
　本実施形態において、Ｍｎの濃度が０．１～３０原子％であるＣｕＭｎより成るターゲットを用いてＣｕＭｎ膜６１を形成するのは、以下のような理由によるものである。
　即ち、Ｍｎの濃度が１原子％より小さいＣｕＭｎより成るターゲットを用いてＣｕＭｎ膜６１を形成した場合には、ＣｕＭｎ膜６１中におけるＭｎの量が少なすぎるため、後工程において十分な膜厚のＭｎＯＸ膜６２を形成することが困難である。一方、Ｍｎの濃度が３０原子％より大きいＣｕＭｎより成るターゲットを用いてＣｕＭｎ膜６１を形成した場合には、良質なＣｕＭｎ膜６１を形成することが困難である。
　このような理由により、本実施形態では、Ｍｎの濃度が０．１～３０原子％であるＣｕＭｎより成るターゲットを用いてＣｕＭｎ膜６１を形成する。
　このようなターゲットを用いてＣｕＭｎ膜６１を形成すると、ＣｕＭｎ膜６１におけるＭｎの濃度は、例えば０．１～１０原子％となる。
　次に、図８（ａ）に示すように、全面に、例えば硫酸銅浴を用い、電気めっき法により、Ｃｕ膜７０を形成する。Ｃｕ膜７０を形成する際、ＣｕＭｎ膜６１がシード膜として機能する。このため、本実施形態では、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。Ｃｕ膜７０の膜厚は、例えば１μｍ程度とする。
　次に、熱処理を行う。熱処理温度は、例えば２００℃程度とする。熱処理時間は、例えば１２０秒程度とする。熱処理を行うと、層間絶縁膜４７，５０等から酸素が放出される。ＺｒＢ２膜６０は多結晶質の膜であるため、層間絶縁膜４７，５０等から放出された酸素は、ＺｒＢ２膜６０の結晶粒界を通って、ＣｕＭｎ膜６１に達する。これにより、層間絶縁膜４７，５０等から放出された酸素が、ＣｕＭｎ膜６１中のＭｎ原子と反応し、ＭｎＯＸ膜６２が形成される（図８（ｂ）参照）即ち、ＭｎＯＸ膜６２が、自己形成されることとなる。ＭｎＯＸ膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成される。ＭｎＯＸ膜６２の膜厚は、例えば１～５ｎｍ程度となる。コンタクトホール５２の底部においては、ＣｕＭｎ膜６１に酸素が供給されないため、ＭｎＯＸ膜６２が形成されない。このため、コンタクトホール５２の底部においては、ＺｒＢ２膜６０上にＣｕＭｎ膜６１が残存することとなる。
　なお、ここでは、かかる熱処理を一つの独立した工程として行う場合を例に説明したが、かかる熱処理を一つの独立した工程として行わなくてもよい。即ち、この段階で熱処理を行わなくても、後工程において絶縁膜等を形成する際に加熱が行われれば、ＭｎＯＸ膜６２を形成することが可能である。また、後工程において行われる他の熱処理によって、ＭｎＯＸ膜６２を形成することも可能である。従って、この段階で一つの独立した工程として熱処理を行わなくてもよい。
　次に、例えばＣＭＰ法により、層間絶縁膜５０の表面が露出するまで、Ｃｕ膜７０、ＭｎＯＸ膜６２及びＺｒＢ２膜６０を研磨する。
　こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ７０ａがコンタクトホール５２内に埋め込まれ、Ｃｕより成る配線７０ｂが溝７０ｂ内に埋め込まれる。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれる（図９参照）。
　この後、図示しない多層配線や電極パッド等を更に形成する。
　こうして、本実施形態による半導体装置が製造される。
　このように、本実施形態では、膜厚を薄く設定した場合であっても密着性を十分に確保し得るＺｒＢ２膜６０と、膜厚を薄く設定した場合であってもＣｕの拡散を十分に防止し得るＭｎＯＸ膜６２とにより、下地膜６３が形成される。本実施形態によれば、密着性やバリア性を損なうことなく、下地膜６３の膜厚を極めて薄く設定することができるため、信頼性を損なうことなく導体プラグや配線を微細化することができる。
　また、本実施形態によれば、多結晶膜であるＺｒＢ２膜６０が用いられるため、層間絶縁膜４７，５０等から放出される酸素が、ＺｒＢ２膜６０の結晶粒界を通って、ＣｕＭｎ膜６１に容易に到達する。このため、本実施形態によれば、層間絶縁膜４７，５０等から放出される酸素を、ＣｕＭｎ膜６１中のＭｎと確実に反応させることができ、ＭｎＯＸ膜６２を確実に形成することができる。本実施形態によれば、Ｃｕの拡散を防止するＭｎＯＸ膜６２を確実に形成することができるため、信頼性や製造歩留まりを十分に確保することが可能となる。
　また、本実施形態によれば、ＣｕＭｎ膜６１がＣｕ膜７０を電気めっき法により形成する際のシード膜として機能するため、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。このため、コンタクトホール５２内に十分な大きさの開口部が形成されている状態で、Ｃｕ膜７０が電気めっき法により形成される。本実施形態によれば、コンタクトホール５２内に十分な大きさの開口部が形成されている状態で、Ｃｕ膜７０を電気めっき法により形成するため、めっき液がコンタクトホール５２内に十分に供給される。このため、本実施形態によれば、信頼性や製造歩留まりを十分に確保することが可能となる。
　（変形例（その１））
　次に、本実施形態による半導体装置及びその製造方法の変形例（その１）を図１０乃至図１３を用いて説明する。図１０は、本変形例による半導体装置を示す断面図である。
　本変形例による半導体装置は、第１の膜６０ａの材料としてＺｒＢＮ膜が用いられていることに特徴がある。
　図１０に示すように、開口部５８内には、Ｚｒを含む化合物より成る第１の膜（密着膜）６０ａが形成されている。ここでは、第１の膜６０ａの材料として、ＺｒＢＮ膜が用いられている。ＺｒＢＮ膜６０ａは、コンタクトホール５２の側面及び底面、並びに、溝５４の側面及び底面に形成されている。ＺｒＢＮ膜６０ａは、非晶質の導電膜である。ＺｒＢＮ膜６０ａには、炭素が含まれていない。ＺｒＢＮ膜６０ａは、ほぼ均一な膜厚で形成されている。ＺｒＢＮ膜６０ａの膜厚は、例えば１ｎｍ～１０ｎｍとする。より好ましくは、ＺｒＢＮ膜６０の膜厚は、１ｎｍ～５ｎｍとする。
　本変形例において、第１の膜６０ａの材料としてＺｒＢＮ膜を用いているのは、以下のような理由によるものである。
　即ち、ＺｒＢＮ膜６０ａは、ＺｒＢ２膜と同様にＺｒを含む材料であるため、Ｃｕより成る導体プラグ７０ａ及び配線７０ｂの下地に対する密着性を確保するのに適している。
　また、ＺｒＢＮ膜６０ａは、ＺｒＢ２膜と同様にＣＶＤ法により形成することが可能であるため、薄く均一に形成することが可能である。しかも、ＺｒＢＮ膜６０ａは、薄く形成した場合であっても十分な密着性を確保し得る。第１の膜６０ａの膜厚を薄く設定し得るため、下地膜６３の膜厚を薄く設定することが可能となる。このため、第１の膜６０ａの材料としてＺｒＢＮ膜を用いれば、コンタクトホール５２の径や溝５４の幅を小さくした場合であっても、導体プラグ７０ａの径や配線７０ｂの幅を十分に大きく確保することが可能となる。
　また、ＺｒＢＮ膜６０は無機原料を用いて形成することが可能であるため、炭素を含まないＺｒＢＮ膜６０を形成することが可能である。無機原料を用いて形成されたＺｒＢＮ膜は炭素を含まないため、比抵抗値が極めて小さい。このため、第１の膜６０ａとして炭素を含まないＺｒＢＮ膜を用いれば、導体プラグ７０ａと配線４４との間のコンタクト抵抗を十分に低くすることが可能となる。
　このような理由により、本変形例では、第１の膜６０ａの材料としてＺｒＢＮ膜を用いている。
　なお、ＺｒＢＮ膜６０ａは非晶質の導電膜であるが、層間絶縁膜４７、５０等から放出される酸素は、ＺｒＢＮ膜６０ａをある程度通り抜ける。従って、第１の膜６０ａの材料としてＺｒＢＮ膜を用いたとしても、ＣｕＭｎ膜６１をＭｎＯＸ膜６２に変化させることが可能である。
　ＺｒＢＮ膜６０ａが形成された開口部５８内には、Ｍｎを含む酸化物より成る第２の膜（バリア膜）６２が形成されている。ここでは、第２の膜６２として、ＭｎＯＸ膜が形成されている。第２の膜６２は、ＺｒＢＮ膜６０ａが形成されたコンタクトホール５２の側面、並びに、ＺｒＢＮ膜６０ａが形成された溝５４の側面及び底面に形成されている。第２の膜６２の膜厚は、２～５ｎｍ程度である。ＭｎＯＸより成る第２の膜６２は、Ｃｕの拡散を防止するバリア膜として機能する。
　コンタクトホール５２の底部における第１の膜６０ａ上には、ＣｕＭｎより成る導電膜６１が形成されている。かかる導電膜６１の膜厚は、例えば１～５ｎｍ程度である。
　下地膜６３及び導電膜６１が形成された開口部５８内には、Ｃｕ又はＣｕ合金より成る導電体７０が埋め込まれている。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれている。
　導体プラグ７０ａ及び配線７０ｂが埋め込まれた層間絶縁膜５０上には、図示しない配線が更に形成されている。
　こうして、本変形例による半導体装置が構成されている。
　このように、本変形例では、膜厚を薄く設定した場合であっても密着性を十分に確保し得るＺｒＢＮ膜６０ａと、膜厚を薄く設定した場合であってもＣｕの拡散を十分に防止し得るＭｎＯＸ膜６２とにより、下地膜６３が構成されている。本変形例によっても、密着性やバリア性を損なうことなく下地膜６３の膜厚を極めて薄く設定することができるため、信頼性を損なうことなく導体プラグや配線を微細化することができる。
　次に、本変形例による半導体装置の製造方法を図１１乃至図１３を用いて説明する。図１１乃至図１３は、本変形例による半導体装置の製造方法を示す工程断面図である。
　まず、半導体基板１０に素子分離領域１２を形成する工程から、層間絶縁膜４７，５０に開口部５８を形成する工程までは、図２（ａ）乃至図６（ｂ）を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する（図１１（ａ）参照）。
　次に、図１１（ｂ）に示すように、全面に、例えばリモートプラズマＣＶＤ法により、ＺｒＢＮ膜６０ａを形成する。ＺｒＢＮ膜６０ａの膜厚は、例えば１ｎｍ～１０ｎｍとする。より好ましくは、ＺｒＢＮ膜６０ａの膜厚は、１ｎｍ～５ｎｍとする。ＺｒＢＮ膜６０ａを形成する際の原料としては、例えば、無機原料であるＺｒ（ＢＨ４）４を用いる。ＺｒＢＮ膜６０ａの成膜条件は、例えば以下の通りとする。キャリアガスとしては、例えばＡｒガスを用いる。プラズマを生成するためのガスとしては、例えばＮＨ３ガスとＨ２ガスとを用いる。基板温度は、例えば１８０～３００℃とする。成膜室内の圧力は、例えば１５０Ｐａ程度とする。
　本変形例において、無機原料であるＺｒ（ＢＨ４）４を用いてＺｒＢＮ膜６０ａを形成するのは、以下のような理由によるものである。
　即ち、有機原料であるＺｒ［Ｎ（Ｃ２Ｈ５）２］４を用いて形成されたＺｒＢＮ膜は、膜中に炭素が含まれているため、比抵抗が比較的大きいのに対し、無機原料であるＺｒ（ＢＨ４）４を用いて形成されたＺｒＢＮ膜６０ａは、膜中に炭素が含まれていないため、比抵抗が極めて小さい。このため、無機原料であるＺｒ（ＢＨ４）４を用いてＺｒＢＮ膜６０を形成すれば、導体プラグ７０ａと配線４４との間のコンタクト抵抗を十分に低くすることが可能となる。
　また、有機原料であるＺｒ［Ｎ（Ｃ２Ｈ５）２］４の蒸気圧は、１２０℃にて０．１Ｔｏｒｒであるのに対し、無機原料であるＺｒ（ＢＨ４）４の蒸気圧は、２５℃にて１７Ｔｏｒｒである。即ち、Ｚｒ（ＢＨ４）４は、蒸気圧が比較的高いため、リアクタや配管に原料の残留物が付着しにくく、取り扱いが比較的容易である。
　このような理由により、本変形例では、無機原料であるＺｒ（ＢＨ４）４を用いてＺｒＢＮ膜６０ａを形成する。
　次に、図１２（ａ）に示すように、全面に、例えば物理気相成長法により、ＣｕＭｎ膜６１を形成する。より具体的には、例えばスパッタリング法により、ＣｕＭｎ膜６１を形成する。ＣｕＭｎ膜６１の膜厚は、例えば２～４０ｎｍとする。ＣｕＭｎ膜６１を形成する際に用いるターゲットとしては、Ｍｎの濃度が０．１～３０原子％であるＣｕＭｎより成るターゲットを用いる。このようなターゲットを用いてＣｕＭｎ膜６１を形成すると、ＣｕＭｎ膜６１におけるＭｎの濃度は、例えば０．１～１０原子％となる。
　次に、図１２（ｂ）に示すように、全面に、例えば硫酸銅浴を用い、電気めっき法により、Ｃｕ膜７０を形成する。Ｃｕ膜７０を形成する際、ＣｕＭｎ膜６１がシード膜として機能する。このため、本変形例では、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。
　次に、熱処理を行う。熱処理温度は、例えば４００℃程度とする。熱処理時間は、例えば３００秒程度とする。熱処理を行うと、層間絶縁膜４７，５０等から酸素が放出される。ＺｒＢＮ膜６０ａは非晶質膜であるが、酸素を通さないわけではない。従って、層間絶縁膜４７，５０等から放出された酸素は、ＺｒＢＮ膜６０ａ中を通って、ＣｕＭｎ膜６１に達する。これにより、層間絶縁膜４７，５０等から放出された酸素が、ＣｕＭｎ膜６１中のＭｎ原子と反応し、ＭｎＯＸ膜６２が形成される（図１３（ａ）参照）。ＭｎＯＸ膜６２は、ＺｒＢＮ膜６０ａが形成されたコンタクトホール５２の側面、並びに、ＺｒＢＮ膜６０ａが形成された溝５４の側面及び底面に形成される。ＭｎＯＸ膜６２の膜厚は、例えば２～５ｎｍ程度となる。コンタクトホール５２の底部においては、ＣｕＭｎ膜６１に酸素が供給されないため、ＭｎＯＸ膜６２が形成されない。このため、コンタクトホール５２の底部においては、ＺｒＢＮ膜６０ａ上にＣｕＭｎ膜６１が残存することとなる。
　なお、ここでは、かかる熱処理を一つの独立した工程として行う場合を例に説明したが、かかる熱処理を一つの独立した工程として行わなくてもよい。即ち、この段階で熱処理を行わなくても、後工程において絶縁膜等を形成する際に加熱が行われれば、ＭｎＯＸ膜６２を形成することが可能である。また、後工程において行われる他の熱処理によって、ＭｎＯＸ膜６２を形成することも可能である。従って、この段階で一つの独立した工程として熱処理を行わなくてもよい。
　次に、例えばＣＭＰ法により、層間絶縁膜５０の表面が露出するまで、Ｃｕ膜７０、ＭｎＯＸ膜６２及びＺｒＢＮ膜６０ａを研磨する。
　こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ７０ａがコンタクトホール５２内に埋め込まれ、Ｃｕより成る配線７０ｂが溝７０ｂ内に埋め込まれる。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれる（図１３（ｂ）参照）。
　この後、図示しない多層配線や電極パッド等を更に形成する。
　こうして、本変形例による半導体装置が製造される。
　このように、第１の膜６０ａの材料としてＺｒＢＮ膜を用いてもよい。
　（変形例（その２））
　次に、本実施形態による半導体装置及びその製造方法の変形例（その２）を図１４乃至図１７を用いて説明する。図１４は、本変形例による半導体装置を示す断面図である。
　本変形例による半導体装置は、第１の膜６０ｂの材料としてＺｒＮ膜が用いられていることに特徴がある。
　図１４に示すように、開口部５８内には、Ｚｒを含む化合物より成る第１の膜（密着膜）６０ａが形成されている。ここでは、第１の膜６０ｂの材料として、ＺｒＮ膜が用いられている。ＺｒＮ膜６０ｂは、コンタクトホール５２の側面及び底面、並びに、溝５４の側面及び底面に形成されている。ＺｒＮ膜６０ｂは、非晶質の導電膜である。ＺｒＮ膜６０ｂには、炭素が含まれていない。ＺｒＮ膜６０ｂは、ほぼ均一な膜厚で形成されている。ＺｒＮ膜６０ｂの膜厚は、例えば１ｎｍ～１０ｎｍとする。より好ましくは、ＺｒＮ膜６０ｂの膜厚は、１ｎｍ～５ｎｍとする。
　本変形例において、第１の膜６０ｂの材料としてＺｒＮ膜を用いているのは、以下のような理由によるものである。
　即ち、ＺｒＮ膜６０ｂは、ＺｒＢ２膜と同様にＺｒを含む材料であるため、Ｃｕより成る導体プラグ７０ａ及び配線７０ｂの下地に対する密着性を確保するのに適している。
　また、ＺｒＮ膜６０ｂは、ＺｒＢ２膜と同様にＣＶＤ法により形成することが可能であるため、薄く均一に形成することが可能である。しかも、ＺｒＮ膜６０ｂは、薄く形成した場合であっても十分な密着性を確保し得る。第１の膜６０ｂの膜厚を薄く設定し得るため、下地膜６３の膜厚を薄く設定することが可能となる。このため、第１の膜６０ｂの材料としてＺｒＮ膜を用いれば、コンタクトホール５２の径や溝５４の幅を小さくした場合であっても、導体プラグ７０ａの径や配線７０ｂの幅を十分に大きく確保することが可能となる。
　また、ＺｒＮ膜６０ｂは無機原料を用いて形成することが可能であるため、炭素を含まないＺｒＮ膜６０ｂを形成することが可能である。無機原料を用いて形成されたＺｒＮ膜は炭素を含まないため、比抵抗値が極めて小さい。このため、第１の膜６０ｂとして炭素を含まないＺｒＮ膜を用いれば、導体プラグ７０ａと配線４４との間のコンタクト抵抗を十分に低くすることが可能となる。
　このような理由により、本変形例では、第１の膜６０ｂの材料としてＺｒＮ膜を用いている。
　なお、ＺｒＮ膜６０ｂは非晶質の導電膜であるが、層間絶縁膜４７、５０等から放出される酸素は、ＺｒＮ膜６０ｂをある程度通り抜ける。従って、第１の膜６０ｂの材料としてＺｒＮ膜を用いたとしても、ＣｕＭｎ膜６１をＭｎＯＸ膜６２に変化させることが可能である。
　ＺｒＮ膜６０ｂが形成された開口部５８内には、Ｍｎを含む酸化物より成る第２の膜（バリア膜）６２が形成されている。ここでは、第２の膜６２として、ＭｎＯＸ膜が形成されている。第２の膜６２は、ＺｒＮ膜６０ｂが形成されたコンタクトホール５２の側面、並びに、ＺｒＮ膜６０ｂが形成された溝５４の側面及び底面に形成されている。第２の膜６２の膜厚は、例えば２～５ｎｍ程度である。ＭｎＯＸより成る第２の膜６２は、Ｃｕの拡散を防止するバリア膜として機能する。
　コンタクトホール５２の底部における第１の膜６０上には、ＣｕＭｎより成る導電膜６１が形成されている。かかる導電膜６１の膜厚は、例えば１～５ｎｍ程度である。
　下地膜６３及び導電膜６１が形成された開口部５８内には、Ｃｕ又はＣｕ合金より成る導電体７０が埋め込まれている。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれている。
　導体プラグ７０ａ及び配線７０ｂが埋め込まれた層間絶縁膜５０上には、図示しない配線が更に形成されている。
　こうして、本変形例による半導体装置が構成されている。
　このように、本変形例では、膜厚を薄く設定した場合であっても密着性を十分に確保し得るＺｒＮ膜６０ｂと、膜厚を薄く設定した場合であってもＣｕの拡散を十分に防止し得るＭｎＯＸ膜６２とにより、下地膜６３が構成されている。本変形例によっても、密着性やバリア性を損なうことなく下地膜６３の膜厚を極めて薄く設定することができるため、信頼性を損なうことなく導体プラグや配線を微細化することができる。
　次に、本変形例による半導体装置の製造方法を図１５乃至図１７を用いて説明する。図１５乃至図１７は、本変形例による半導体装置の製造方法を示す工程断面図である。
　まず、半導体基板１０に素子分離領域１２を形成する工程から、層間絶縁膜４７，５０に開口部５８を形成する工程までは、図２（ａ）乃至図６（ｂ）を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する（図１５（ａ）参照）。
　次に、図１５（ｂ）に示すように、全面に、例えばＣＶＤ法により、ＺｒＮ膜６０ｂを形成する。ＺｒＮ膜６０ｂの膜厚は、例えば１～１０ｎｍとする。より好ましくは、ＺｒＮ膜６０ａの膜厚は、１～５ｎｍとする。ＺｒＮ膜６０ｂを形成する際の原料としては、例えば、Ｚｒ［Ｎ（Ｃ２Ｈ５）２］４を用いる。ＺｒＮ膜６０ｂの成膜条件は、例えば以下の通りとする。バブラーの設定温度は、例えば５０℃とする。キャリアガスとしては、例えばＨｅガスを用いる。Ｈｅガスの流量は、例えば２００ｓｃｃｍとする。基板温度は、例えば２００～２５０℃とする。成膜室内の圧力は、例えば１０００Ｐａ程度とする。
　次に、図１６（ａ）に示すように、全面に、例えば物理気相成長法により、ＣｕＭｎ膜６１を形成する。より具体的には、例えばスパッタリング法により、ＣｕＭｎ膜６１を形成する。ＣｕＭｎ膜６１の膜厚は、例えば１０～４０ｎｍとする。ＣｕＭｎ膜６１を形成する際に用いるターゲットとしては、Ｍｎの濃度が０．１～３０原子％であるＣｕＭｎより成るターゲットを用いる。このようなターゲットを用いてＣｕＭｎ膜６１を形成すると、ＣｕＭｎ膜６１におけるＭｎの濃度は、例えば０．１～１０原子％となる。
　次に、図１６（ｂ）に示すように、全面に、例えば硫酸銅浴を用い、電気めっき法により、Ｃｕ膜７０を形成する。Ｃｕ膜７０を形成する際、ＣｕＭｎ膜６１がシード膜として機能する。このため、本変形例では、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。
　次に、熱処理を行う。熱処理温度は、例えば４００℃程度とする。熱処理時間は、例えば３００秒程度とする。熱処理を行うと、層間絶縁膜４７，５０等から酸素が放出される。ＺｒＮ膜６０ｂは非晶質膜であるが、酸素を通さないわけではない。従って、層間絶縁膜４７，５０等から放出された酸素は、ＺｒＮ膜６０ｂ中を通って、ＣｕＭｎ膜６１に達する。これにより、層間絶縁膜４７，５０等から放出された酸素が、ＣｕＭｎ膜６１中のＭｎ原子と反応し、ＭｎＯＸ膜６２が形成される（図１７（ａ）参照）。ＭｎＯＸ膜６２は、ＺｒＮ膜６０ｂが形成されたコンタクトホール５２の側面、並びに、ＺｒＮ膜６０ｂが形成された溝５４の側面及び底面に形成される。ＭｎＯＸ膜６２の膜厚は、例えば１～５ｎｍ程度となる。コンタクトホール５２の底部においては、ＣｕＭｎ膜６１に酸素が供給されないため、ＭｎＯＸ膜６２が形成されない。このため、コンタクトホール５２の底部においては、ＺｒＮ膜６０ｂ上にＣｕＭｎ膜６１が残存することとなる。
　なお、ここでは、かかる熱処理を一つの独立した工程として行う場合を例に説明したが、かかる熱処理を一つの独立した工程として行わなくてもよい。即ち、この段階で熱処理を行わなくても、後工程において絶縁膜等を形成する際に加熱が行われれば、ＭｎＯＸ膜６２を形成することが可能である。また、後工程において行われる他の熱処理によって、ＭｎＯＸ膜６２を形成することも可能である。従って、この段階で一つの独立した工程として熱処理を行わなくてもよい。
　次に、例えばＣＭＰ法により、層間絶縁膜５０の表面が露出するまで、Ｃｕ膜７０、ＭｎＯＸ膜６２及びＺｒＮ膜６０ｂを研磨する。
　こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ７０ａがコンタクトホール５２内に埋め込まれ、Ｃｕより成る配線７０ｂが溝７０ｂ内に埋め込まれる。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれる（図１７（ｂ）参照）。
　この後、図示しない多層配線や電極パッド等を更に形成する。
　こうして、本変形例による半導体装置が製造される。
　このように、第１の膜６０ｂの材料としてＺｒＮ膜を用いてもよい。
　［第２実施形態］
　本発明の第２実施形態による半導体装置及びその製造方法を図１８乃至図２１を用いて説明する。図１乃至図１７に示す第１実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
　本実施形態による半導体装置及びその製造方法は、コンタクトホール５２の底部において第１の膜６０が除去されていることに主な特徴がある。
　（半導体装置）
　まず、本実施形態による半導体装置を図１８を用いて説明する。図１８は、本実施形態による半導体装置を示す断面図である。
　図１８に示すように、開口部５８内には、Ｚｒを含む化合物より成る第１の膜（密着膜）６０が形成されている。ここでは、第１の膜６０の材料として、ＺｒＢ２膜が用いられている。ＺｒＢ２膜６０は、コンタクトホール５２の側面、並びに、溝５４の側面及び底面に形成されている。コンタクトホール５２の底部においては、ＺｒＢ２膜６０は除去されている。本実施形態において、コンタクトホール５２の底部のＺｒＢ２膜６０が除去されているのは、導体プラグ７０ａと配線４４との間のコンタクト抵抗を低減するためである。
　ＺｒＢ２膜６０が形成された開口部５８内には、Ｍｎを含む酸化物より成る第２の膜（バリア膜）６２が形成されている。ここでは、第２の膜６２として、ＭｎＯＸ膜が形成されている。第２の膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成されている。
　ＺｒＢ２膜６０とＭｎＯＸ膜６２とにより、下地膜６３が構成されている。
　コンタクトホール５２の底部における配線４４上には、ＣｕＭｎより成る導電膜６１が形成されている。
　下地膜６３及び導電膜６１が形成された開口部５８内には、Ｃｕ又はＣｕ合金より成る導電体７０が埋め込まれている。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれている。
　導体プラグ７０ａ及び配線７０ｂが埋め込まれた層間絶縁膜５０上には、図示しない配線が更に形成されている。
　こうして、本変形例による半導体装置が構成されている。
　本実施形態による半導体装置は、コンタクトホール５２の底部においてＺｒＢ２より成る第１の膜６０が除去されていることに主な特徴がある。本実施形態では、コンタクトホール５２の底部においてＺｒＢ２膜６０が除去されているため、導体プラグ７０ａと配線４４との間にはＣｕＭｎ膜６１のみが存在している。このため、本実施形態によれば、コンタクトホール５２の底部にＺｒＢ２膜６０とＣｕＭｎ膜６１とが存在している場合と比較して、導体プラグ７０ａと配線４４との間のコンタクト抵抗を低減することが可能となる。
　（半導体装置の製造方法）
　次に、本実施形態による半導体装置の製造方法を図１９乃至図２１を用いて説明する。図１９乃至図２１は、本実施形態による半導体装置の製造方法を示す工程断面図である。
　まず、半導体基板１０に素子分離領域１２を形成する工程から、層間絶縁膜４７，５０に開口部５８を形成する工程までは、図２（ａ）乃至図６（ｂ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図１９（ａ）参照）。
　次に、図７（ａ）を用いて上述した第１実施形態による半導体装置の製造方法と同様にして、全面に、例えばＣＶＤ法により、ＺｒＢ２膜６０を形成する（図１９（ｂ）参照）。
　次に、図２０（ａ）に示すように、全面に、例えば物理気相成長法により、ＣｕＭｎ膜６１を形成する。より具体的には、例えばスパッタリング法により、ＣｕＭｎ膜６１を形成する。ＣｕＭｎ膜６１の膜厚は、例えば１０～４０ｎｍとする。ＣｕＭｎ膜６１を形成する際に用いるターゲットとしては、Ｍｎの濃度が０．１～３０原子％であるＣｕＭｎより成るターゲットを用いる。このようなターゲットを用いてＣｕＭｎ膜６１を形成すると、ＣｕＭｎ膜６１におけるＭｎの濃度は、例えば０．１～１０原子％となる。
　ＣｕＭｎ膜６１を成膜する際には、コンタクトホール５２の底部に存在しているＺｒＢ２膜６０をＣｕイオン又はＭｎイオンにより選択的に除去しつつ、ＣｕＭｎ膜６１が全面に形成されるような条件で成膜を行う。ＣｕＭｎ膜６１の成膜条件は、例えば以下の通りとする。ターゲット電力は、例えば１～１００ｋＷ程度とする。基板バイアスは、例えば１～１００Ｗ程度とする。このような条件でＣｕＭｎ膜６１を成膜すれば、コンタクトホール５２の底部に存在しているＺｒＢ２膜６０をＣｕイオン又はＭｎイオンにより選択的に除去しつつ、ＣｕＭｎ膜６１を全面に成膜することができる。コンタクトホール５２の底部のＺｒＢ２膜６０が除去されるため、良好なコンタクトを得ることが可能となる。なお、溝５４の幅はコンタクトホール５２の径に対して十分に大きいため、溝５４の底面に存在しているＺｒＢ２膜６０は、ＣｕＭｎ膜６１を成膜する際にＣｕイオン又はＭｎイオンにより殆どエッチングされない。従って、溝５４の底面のＺｒＢ２膜６０が消失してしまうことはない。
　次に、図２０（ｂ）に示すように、全面に、例えば硫酸銅浴を用い、電気めっき法により、Ｃｕ膜７０を形成する。Ｃｕ膜７０を形成する際、ＣｕＭｎ膜６１がシード膜として機能する。このため、本実施形態では、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。
　次に、熱処理を行う。熱処理温度は、例えば４００℃程度とする。熱処理時間は、例えば３００秒程度とする。熱処理を行うと、層間絶縁膜４７，５０等から酸素が放出される。ＺｒＢ２膜６０は多結晶質の膜であるため、層間絶縁膜４７，５０等から放出された酸素は、ＺｒＢ２膜６０の結晶粒界を通って、ＣｕＭｎ膜６１に達する。これにより、層間絶縁膜４７，５０等から放出された酸素が、ＣｕＭｎ膜６１中のＭｎ原子と反応し、ＭｎＯＸ膜６２が形成される（図２１（ａ）参照）。ＭｎＯＸ膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成される。ＭｎＯＸ膜６２の膜厚は、例えば２～５ｎｍ程度となる。コンタクトホール５２の底部においては、ＣｕＭｎ膜６１に酸素が供給されないため、ＭｎＯＸ膜６２が形成されない。このため、コンタクトホール５２の底部においては、ＺｒＢ２膜６０上にＣｕＭｎ膜６１が残存することとなる。
　なお、ここでは、かかる熱処理を一つの独立した工程として行う場合を例に説明したが、かかる熱処理を一つの独立した工程として行わなくてもよい。即ち、この段階で熱処理を行わなくても、後工程において絶縁膜等を形成する際に加熱が行われれば、ＭｎＯＸ膜６２を形成することが可能である。また、後工程において行われる他の熱処理によって、ＭｎＯＸ膜６２を形成することも可能である。従って、この段階で一つの独立した工程として熱処理を行わなくてもよい。
　次に、例えばＣＭＰ法により、層間絶縁膜５０の表面が露出するまで、Ｃｕ膜７０、ＭｎＯＸ膜６２及びＺｒＢ２膜６０を研磨する。
　こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ７０ａがコンタクトホール５２内に埋め込まれ、Ｃｕより成る配線７０ｂが溝７０ｂ内に埋め込まれる。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれる（図２１（ｂ）参照）。
　この後、図示しない多層配線や電極パッド等を更に形成する。
　こうして、本実施形態による半導体装置が製造される。
　このように、本実施形態では、コンタクトホール５２の底部のＺｒＢ２より成る第１の膜６０が除去される。本実施形態によれば、コンタクトホール５２の底部の第１の膜６０が除去されるため、導体プラグ７０ａと配線４４との間にはＣｕＭｎより成る第２の膜６１のみが存在する。このため、本実施形態によれば、コンタクトホール５２の底部に第１の膜６０と第２の膜６１とが存在している場合と比較して、導体プラグ７０ａと配線４４との間のコンタクト抵抗を低減することが可能となる。
　［第３実施形態］
　本発明の第３実施形態による半導体装置の製造方法を図２２乃至図２５を用いて説明する。図２２乃至図２５は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図２１に示す第１又は第２実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
　本実施形態による半導体装置及びその製造方法は、ＺｒＢ２より成る第１の膜６０を形成した後に、コンタクトホール５２の底部の第１の膜６０を選択的に除去し、この後、ＣｕＭｎ膜６１を形成することに主な特徴がある。
　まず、半導体基板１０に素子分離領域１２を形成する工程から、層間絶縁膜４７，５０に開口部５８を形成する工程までは、図２（ａ）乃至図６（ｂ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図２２（ａ）参照）。
　次に、図７（ａ）を用いて上述した第１実施形態による半導体装置の製造方法と同様にして、全面に、例えばＣＶＤ法により、ＺｒＢ２より成る第１の膜６０を形成する（図２２（ｂ）参照）。
　次に、図２３（ａ）に示すように、例えばＡｒイオンを用いて、コンタクトホール５２の底部のＺｒＢ２膜６０を選択的にエッチング除去する。コンタクトホール５２の底部のＺｒＢ２膜６０を選択的にエッチング除去する際の条件は、例えば以下の通りとする。ターゲット電力は、例えば１～１００ｋＷ程度とする。基板バイアスは、例えば２００～３５０Ｗとする。このような条件に設定すれば、Ａｒイオンがコンタクトホール５２の底部に集中に達し、コンタクトホール５２の底部のＺｒＢ２膜６０を選択的に除去することができる。コンタクトホール５２の底部のＺｒＢ２膜６０が除去されるため、良好なコンタクトを得ることが可能となる。
　なお、溝５４の底面はコンタクトホール５２の径に対して十分に大きいため、溝５４の底面にはＡｒイオンは集中しない。このため、溝５４の底面に存在しているＺｒＢ２膜６０は、Ａｒイオンにより殆どエッチングされない。従って、溝５４の底面のＺｒＢ２膜６０が消失してしまうことはない。
　次に、図２３（ｂ）に示すように、全面に、例えば物理気相成長法により、ＣｕＭｎ膜６１を形成する。より具体的には、例えばスパッタリング法により、ＣｕＭｎ膜６１を形成する。ＣｕＭｎ膜６１の膜厚は、例えば１０～４０ｎｍとする。ＣｕＭｎ膜６１を形成する際に用いるターゲットとしては、Ｍｎの濃度が０．１～３０原子％であるＣｕＭｎより成るターゲットを用いる。このようなターゲットを用いてＣｕＭｎ膜６１を形成すると、ＣｕＭｎ膜６１におけるＭｎの濃度は、例えば０．１～１０原子％となる。
　次に、図２４（ａ）に示すように、全面に、例えば硫酸銅浴を用い、電気めっき法により、Ｃｕ膜７０を形成する。Ｃｕ膜７０を形成する際、ＣｕＭｎ膜６１がシード膜として機能する。このため、本実施形態では、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。
　次に、熱処理を行う。熱処理温度は、例えば４００℃程度とする。熱処理時間は、例えば３００秒程度とする。熱処理を行うと、層間絶縁膜４７，５０等から酸素が放出される。ＺｒＢ２膜６０は多結晶質の膜であるため、層間絶縁膜４７，５０等から放出された酸素は、ＺｒＢ２膜６０の結晶粒界を通って、ＣｕＭｎ膜６１に達する。これにより、層間絶縁膜４７，５０等から放出された酸素が、ＣｕＭｎ膜６１中のＭｎ原子と反応し、ＭｎＯＸ膜６２が形成される（図２４（ｂ）参照）。ＭｎＯＸ膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成される。ＭｎＯＸ膜６２の膜厚は、例えば２～５ｎｍ程度となる。コンタクトホール５２の底部においては、ＣｕＭｎ膜６１に酸素が供給されないため、ＭｎＯＸ膜６２が形成されない。このため、コンタクトホール５２の底部においては、ＺｒＢ２膜６０上にＣｕＭｎ膜６１が残存することとなる。
　なお、ここでは、かかる熱処理を一つの独立した工程として行う場合を例に説明したが、かかる熱処理を一つの独立した工程として行わなくてもよい。即ち、この段階で熱処理を行わなくても、後工程において絶縁膜等を形成する際に加熱が行われれば、ＭｎＯＸ膜６２を形成することが可能である。また、後工程において行われる他の熱処理によって、ＭｎＯＸ膜６２を形成することも可能である。従って、この段階で一つの独立した工程として熱処理を行わなくてもよい。
　次に、例えばＣＭＰ法により、層間絶縁膜５０の表面が露出するまで、Ｃｕ膜７０、ＭｎＯＸ膜６２及びＺｒＢ２膜６０を研磨する。
　こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ７０ａがコンタクトホール５２内に埋め込まれ、Ｃｕより成る配線７０ｂが溝７０ｂ内に埋め込まれる。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれる（図２５参照）。
　この後、図示しない多層配線や電極パッド等を更に形成する。
　こうして、本実施形態による半導体装置が製造される。
　このように、ＺｒＢ２より成る第１の膜６０を形成した後に、コンタクトホール５２の底部の第１の膜６０を選択的に除去し、この後、ＣｕＭｎより成る第２の膜６１を形成してもよい。本実施形態においても、コンタクトホール５２の底部の第１の膜６０が除去されるため、導体プラグ７０ａと配線４４との間には第２の膜６１のみが存在する。このため、本実施形態によれば、コンタクトホール５２の底部に第１の６０と第２の膜６１とが存在している場合と比較して、導体プラグ７０ａと配線４４との間のコンタクト抵抗を低減することが可能となる。
　［第４実施形態］
　本発明の第４実施形態による半導体装置及びその製造方法を図２６乃至図３０を用いて説明する。図１乃至図２５に示す第１乃至第３実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
　本実施形態による半導体装置及びその製造方法は、コンタクトホール５２の底部においてＣｕＭｎ膜６１が除去されていることに主な特徴がある。
　（半導体装置）
　まず、本実施形態による半導体装置を図２６を用いて説明する。図２６は、本実施形態による半導体装置を示す断面図である。
　図２６に示すように、開口部５８内には、Ｚｒを含む化合物より成る第１の膜６０が形成されている。ここでは、第１の膜６０の材料として、ＺｒＢ２膜が用いられている。ＺｒＢ２膜６０は、コンタクトホール５２の側面、並びに、溝５４の側面及び底面に形成されている。コンタクトホール５２の底部においては、ＺｒＢ２膜６０は除去されている。本実施形態において、コンタクトホール５２の底部のＺｒＢ２膜６０が除去されているのは、導体プラグ７０ａと配線４４との間のコンタクト抵抗を低減するためである。
　ＺｒＢ２膜６０が形成された開口部５８内には、Ｍｎを含む酸化物より成る第２の膜６２が形成されている。ここでは、第２の膜６２として、ＭｎＯＸ膜が形成されている。第２の膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成されている。
　ＺｒＢ２膜６０とＭｎＯＸ膜６２とにより、下地膜６３が構成されている。
　コンタクトホール５２の底部には、ＣｕＭｎより成る導電膜６１が存在していない。
　下地膜６３が形成された開口部５８内には、Ｃｕ又はＣｕ合金より成る導電体７０が埋め込まれている。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれている。
　導体プラグ７０ａ及び配線７０ｂが埋め込まれた層間絶縁膜５０上には、図示しない配線が更に形成されている。
　こうして、本実施形態による半導体装置が構成されている。
　本実施形態による半導体装置は、コンタクトホール５２の底部においてＣｕＭｎより成る導電膜６１が除去されていることに主な特徴がある。本実施形態では、コンタクトホール５２の底部においてＣｕＭｎ膜６１が除去されているため、導体プラグ７０ａと配線４４とが直接接続されている。このため、本実施形態によれば、コンタクトホール５２の底部にＣｕＭｎ膜６１が存在している場合と比較して、導体プラグ７０ａと配線４４との間のコンタクト抵抗を低減することが可能となる。
　（半導体装置の製造方法）
　次に、本実施形態による半導体装置の製造方法を図２７乃至図３０を用いて説明する。図２７乃至図３０は、本実施形態による半導体装置の製造方法を示す工程断面図である。
　まず、半導体基板１０に素子分離領域１２を形成する工程から、層間絶縁膜４７，５０に開口部５８を形成する工程までは、図２（ａ）乃至図６（ｂ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図２７（ａ）参照）。
　次に、図７（ａ）を用いて上述した第１実施形態による半導体装置の製造方法と同様にして、全面に、例えばＣＶＤ法により、ＺｒＢ２より成る第１の膜６０を形成する（図２７（ｂ）参照）。
　次に、図２８（ａ）に示すように、全面に、例えば物理気相成長法により、ＣｕＭｎ膜６１を形成する。より具体的には、例えばスパッタリング法により、ＣｕＭｎ膜６１を形成する。ＣｕＭｎ膜６１の膜厚は、例えば１０～４０ｎｍとする。ＣｕＭｎ膜６１を形成する際に用いるターゲットとしては、Ｍｎの濃度が０．１～３０原子％であるＣｕＭｎより成るターゲットを用いる。このようなターゲットを用いてＣｕＭｎ膜６１を形成すると、ＣｕＭｎ膜６１におけるＭｎの濃度は、例えば０．１～１０原子％となる。
　ＣｕＭｎ膜６１を成膜する際には、コンタクトホール５２の底部に存在しているＺｒＢ２膜６０をＣｕイオン又はＭｎイオンにより選択的に除去しつつ、ＣｕＭｎ膜６１が全面に形成されるような条件で成膜を行う。ＣｕＭｎ膜６１の成膜条件は、例えば以下の通りとする。ターゲット電力は、例えば１～１００ｋＷ程度とする。基板バイアスは、例えば２００～３５０Ｗ程度とする。このような条件でＣｕＭｎ膜６１を成膜すれば、コンタクトホール５２の底部に存在しているＺｒＢ２膜６０をＣｕイオン又はＭｎイオンにより選択的に除去しつつ、ＣｕＭｎ膜６１を全面に成膜することができる。コンタクトホール５２の底部のＺｒＢ２膜６０が除去されるため、良好なコンタクトを得ることが可能となる。なお、溝５４の幅はコンタクトホール５２の径に対して十分に大きいため、溝５４の底面に存在しているＺｒＢ２膜６０は、ＣｕＭｎ膜６１を成膜する際にＣｕイオン又はＭｎイオンにより殆どエッチングされない。従って、溝５４の底面のＺｒＢ２膜６０が消失してしまうことはない。
　次に、図２８（ｂ）に示すように、例えばＡｒイオンを用いて、コンタクトホール５２の底部のＣｕＭｎ膜６１を選択的にエッチング除去する。コンタクトホール５２の底部のＣｕＭｎ膜６１を選択的にエッチング除去する際の条件は、例えば以下の通りとする。ターゲット電力は、例えば１～１０ｋＷ程度とする。基板バイアスは、例えば２００～４００Ｗとする。このような条件に設定すれば、Ａｒイオンがコンタクトホール５２の底部に集中に達し、コンタクトホール５２の底部のＣｕＭｎ膜６１を選択的に除去することができる。コンタクトホール５２の底部のＣｕＭｎ膜６１が除去されるため、良好なコンタクトを得ることが可能となる。
　なお、溝５４の底面はコンタクトホール５２の径に対して十分に大きいため、溝５４の底面にはＡｒイオンは集中しない。このため、溝５４の底面に存在しているＺｒＢ２膜６０は、Ａｒイオンにより殆どエッチングされない。従って、溝５４の底面のＺｒＢ２膜６０が消失してしまうことはない。
　次に、図２９（ａ）に示すように、全面に、例えば硫酸銅浴を用い、電気めっき法により、Ｃｕ膜７０を形成する。Ｃｕ膜７０を形成する際、ＣｕＭｎ膜６１がシード膜として機能する。このため、本実施形態では、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。
　次に、熱処理を行う。熱処理温度は、例えば４００℃程度とする。熱処理時間は、例えば１８０秒程度とする。熱処理を行うと、層間絶縁膜４７，５０等から酸素が放出される。ＺｒＢ２膜６０は多結晶質の膜であるため、層間絶縁膜４７，５０等から放出された酸素は、ＺｒＢ２膜６０の結晶粒界を通って、ＣｕＭｎ膜６１に達する。これにより、層間絶縁膜４７，５０等から放出された酸素が、ＣｕＭｎ膜６１中のＭｎ原子と反応し、ＭｎＯＸ膜６２が形成される（図２９（ｂ）参照）。ＭｎＯＸ膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成される。ＭｎＯＸ膜６２の膜厚は、例えば２～５ｎｍ程度となる。
　なお、ここでは、かかる熱処理を一つの独立した工程として行う場合を例に説明したが、かかる熱処理を一つの独立した工程として行わなくてもよい。即ち、この段階で熱処理を行わなくても、後工程において絶縁膜等を形成する際に加熱が行われれば、ＭｎＯＸ膜６２を形成することが可能である。また、後工程において行われる他の熱処理によって、ＭｎＯＸ膜６２を形成することも可能である。従って、この段階で一つの独立した工程として熱処理を行わなくてもよい。
　次に、例えばＣＭＰ法により、層間絶縁膜５０の表面が露出するまで、Ｃｕ膜７０、ＭｎＯＸ膜６２及びＺｒＢ２膜６０を研磨する。
　こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ７０ａがコンタクトホール５２内に埋め込まれ、Ｃｕより成る配線７０ｂが溝７０ｂ内に埋め込まれる。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれる（図３０参照）。
　この後、図示しない多層配線や電極パッド等を更に形成する。
　こうして、本実施形態による半導体装置が製造される。
　このように、本実施形態によれば、コンタクトホール５２の底部のＣｕＭｎ膜６１を除去するため、導体プラグ７０ａと配線４４とが直接接続される。このため、本実施形態によれば、コンタクトホール５２の底部にＣｕＭｎ膜６１が存在している場合と比較して、導体プラグ７０ａと配線４４との間のコンタクト抵抗を更に低減することが可能となる。
　［第５実施形態］
　本発明の第５実施形態による半導体装置の製造方法を図３１乃至図３４を用いて説明する。図３１乃至図３４は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図３０に示す第１乃至第４実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
　本実施形態による半導体装置の製造方法は、ＺｒＢ２より成る第１の膜６０を形成した後に、コンタクトホール５２の底部における第１の膜６０を除去し、この後、ＣｕＭｎ膜６１を形成し、この後、コンタクトホール５２の底部のＣｕＭｎ膜６１を除去することに主な特徴がある。
　まず、半導体基板１０に素子分離領域１２を形成する工程から、層間絶縁膜４７，５０に開口部５８を形成する工程までは、図２（ａ）乃至図６（ｂ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図３１（ａ）参照）。
　次に、図７（ａ）を用いて上述した第１実施形態による半導体装置の製造方法と同様にして、全面に、例えばＣＶＤ法により、ＺｒＢ２より成る第１の膜６０を形成する（図３１（ｂ）参照）。
　次に、図３２（ａ）に示すように、例えばＡｒイオンを用いて、コンタクトホール５２の底部のＺｒＢ２膜６０を選択的にエッチング除去する。コンタクトホール５２の底部のＺｒＢ２膜６０を選択的にエッチング除去する際の条件は、例えば以下の通りとする。ターゲット電力は、例えば１～１００ｋＷ程度とする。基板バイアスは、例えば２００～３５０Ｗとする。このような条件に設定すれば、Ａｒイオンがコンタクトホール５２の底部に集中に達し、コンタクトホール５２の底部のＺｒＢ２膜６０を選択的に除去することができる。コンタクトホール５２の底部のＺｒＢ２膜６０が除去されるため、良好なコンタクトを得ることが可能となる。
　なお、溝５４の底面はコンタクトホール５２の径に対して十分に大きいため、溝５４の底面にはＡｒイオンは集中しない。このため、溝５４の底面に存在しているＺｒＢ２膜６０は、Ａｒイオンにより殆どエッチングされない。従って、溝５４の底面のＺｒＢ２膜６０が消失してしまうことはない。
　次に、図３２（ｂ）に示すように、全面に、例えば物理気相成長法により、ＣｕＭｎ膜６１を形成する。より具体的には、例えばスパッタリング法により、ＣｕＭｎ膜６１を形成する。ＣｕＭｎ膜６１の膜厚は、例えば１０～４０ｎｍとする。ＣｕＭｎ膜６１を形成する際に用いるターゲットとしては、Ｍｎの濃度が０．１～３０原子％であるＣｕＭｎより成るターゲットを用いる。このようなターゲットを用いてＣｕＭｎ膜６１を形成すると、ＣｕＭｎ膜６１におけるＭｎの濃度は、例えば０．１～１０原子％となる。
　次に、図３３（ａ）に示すように、例えばＡｒイオンを用いて、コンタクトホール５２の底部のＣｕＭｎ膜６１を選択的にエッチング除去する。コンタクトホール５２の底部のＣｕＭｎ膜６１を選択的にエッチング除去する際の条件は、例えば以下の通りとする。ターゲット電力は、例えば１～１０ｋＷ程度とする。基板バイアスは、例えば２００～４００Ｗとする。このような条件に設定すれば、Ａｒイオンがコンタクトホール５２の底部に集中に達し、コンタクトホール５２の底部のＣｕＭｎ膜６１を選択的に除去することができる。コンタクトホール５２の底部のＣｕＭｎ膜６１が除去されるため、良好なコンタクトを得ることが可能となる。
　なお、溝５４の底面はコンタクトホール５２の径に対して十分に大きいため、溝５４の底面にはＡｒイオンは集中しない。このため、溝５４の底面に存在しているＺｒＢ２膜６０は、Ａｒイオンにより殆どエッチングされない。従って、溝５４の底面のＺｒＢ２膜６０が消失してしまうことはない。
　次に、図３３（ｂ）に示すように、全面に、例えば硫酸銅浴を用い、電気めっき法により、Ｃｕ膜７０を形成する。Ｃｕ膜７０を形成する際、ＣｕＭｎ膜６１がシード膜として機能する。このため、本実施形態では、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。
　次に、熱処理を行う。熱処理温度は、例えば４００℃程度とする。熱処理時間は、例えば１８０秒程度とする。熱処理を行うと、層間絶縁膜４７，５０等から酸素が放出される。ＺｒＢ２膜６０は多結晶質の膜であるため、層間絶縁膜４７，５０等から放出された酸素は、ＺｒＢ２膜６０の結晶粒界を通って、ＣｕＭｎ膜６１に達する。これにより、層間絶縁膜４７，５０等から放出された酸素が、ＣｕＭｎ膜６１中のＭｎ原子と反応し、ＭｎＯＸ膜６２が形成される（図３４（ａ）参照）。ＭｎＯＸ膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成される。ＭｎＯＸ膜６２の膜厚は、例えば１～５ｎｍ程度となる。
　なお、ここでは、かかる熱処理を一つの独立した工程として行う場合を例に説明したが、かかる熱処理を一つの独立した工程として行わなくてもよい。即ち、この段階で熱処理を行わなくても、後工程において絶縁膜等を形成する際に加熱が行われれば、ＭｎＯＸ膜６２を形成することが可能である。また、後工程において行われる他の熱処理によって、ＭｎＯＸ膜６２を形成することも可能である。従って、この段階で一つの独立した工程として熱処理を行わなくてもよい。
　次に、例えばＣＭＰ法により、層間絶縁膜５０の表面が露出するまで、Ｃｕ膜７０、ＭｎＯＸ膜６２及びＺｒＢ２膜６０を研磨する。
　こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ７０ａがコンタクトホール５２内に埋め込まれ、Ｃｕより成る配線７０ｂが溝７０ｂ内に埋め込まれる。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれる（図３４（ｂ）参照）。
　この後、図示しない多層配線や電極パッド等を更に形成する。
　こうして、本実施形態による半導体装置が製造される。
　このように、ＺｒＢ２より成る第１の膜６０を形成した後に、コンタクトホール５２の底部における第１の膜６０を除去し、この後、ＣｕＭｎ膜６１を形成し、この後、コンタクトホール５２の底部のＣｕＭｎ膜６１を除去するようにしてもよい。本実施形態においても、コンタクトホール５２の底部のＣｕＭｎ膜６１が除去されるため、導体プラグ７０ａと配線４４とが直接接続される。このため、本実施形態によっても、コンタクトホール５２の底部にＣｕＭｎ膜６１が存在している場合と比較して、導体プラグ７０ａと配線４４との間のコンタクト抵抗を更に低減することが可能となる。
　[変形実施形態］
　本発明は上記実施形態に限らず種々の変形が可能である。
　例えば、第２乃至第５実施形態では、第１の膜６０の材料としてＺｒＢ２膜を用いる場合を例に説明したが、第１の膜６０の材料としてＺｒＢＮ膜やＺｒＮ膜等を用いてもよい。
　また、上記実施形態では、Ｚｒを含む化合物より成る第１の膜６０、６０ａ、６０ｂとして、ＺｒＢ２膜、ＺｒＢＮ膜、又は、ＺｒＮ膜を例に説明したが、Ｚｒを含む化合物より成る第１の膜６０、６０ａ、６０ｂは、ＺｒＢ２膜、ＺｒＢＮ膜、又は、ＺｒＮ膜に限定されるものではない。例えば、Ｚｒを含む化合物より成る第１の膜６０として、ＺｒＭｎ等を用いることも可能である。
　また、上記実施形態では、配線４４が導体プラグ７０ａに接続される場合を例に説明したが、導体プラグ７０ａに接続される導電体は、配線４４に限定されるものではない。例えば、下層に埋め込まれた他の導体プラグ（図示せず）に導体プラグ７０ａを接続するようにしてもよい。
　また、上記実施形態では、Ｚｒを含む化合物より成る第１の膜６０、６０ａ、６０ｂとして単層の膜を用いる場合を例に説明したが、第１の膜６０、６０ａ、６０ｂは単層の膜に限定されるものではない。例えば、第１の膜６０、６０ａ、６０ｂとして、ＺｒＢ２膜、ＺｒＢＮ膜、又は、ＺｒＮ膜を含む積層膜を用いてもよい。
　本発明による半導体装置及びその製造方法は、導体プラグや配線を微細化するのに有用である。

Claims (20)

  1. 　半導体基板上に形成された第１の導電体と、
    　前記半導体基板上及び前記第１の導電体上に形成され、前記第１の導電体に達する開口部が形成された絶縁膜と、
    　前記開口部内に形成されたＺｒを含む化合物より成る第１の膜と、
    　前記開口部内における前記第１の膜上に形成されたＭｎを含む酸化物より成る第２の膜と、
    　前記開口部内に埋め込まれたＣｕを含む第２の導電体と
    　を有することを特徴とする半導体装置。
  2. 　請求の範囲第１項記載の半導体装置において、
    　前記第１の膜は、ＺｒＢ２膜、ＺｒＢＮ膜又はＺｒＮ膜である
    　ことを特徴とする半導体装置。
  3. 　請求の範囲第１項記載の半導体装置において、
    　前記第１の膜は、ＺｒＢ２膜、ＺｒＢＮ膜又はＺｒＮ膜を含む積層膜である
    　ことを特徴とする半導体装置。
  4. 　半導体基板上に形成された第１の導電体と、
    　前記半導体基板上及び前記第１の導電体上に形成され、前記第１の導電体に達する開口部が形成された絶縁膜と、
    　前記開口部内に形成された多結晶質の第１の膜と、
    　前記開口部内における前記第１の膜上に形成されたＭｎを含む酸化物より成る第２の膜と、
    　前記開口部内に埋め込まれたＣｕを含む第２の導電体と
    　を有することを特徴とする半導体装置。
  5. 　請求の範囲第４項記載の半導体装置において、
    　前記第１の膜は、Ｚｒを含む化合物より成る
    　ことを特徴とする半導体装置。
  6. 　請求の範囲第４項又は第５項記載の半導体装置において、
    　前記第１の膜は、ＺｒＢ２膜である
    　ことを特徴とする半導体装置
  7. 　請求の範囲第１項乃至第６項のいずれか１項に記載の半導体装置において、
    　前記開口部は、前記第１の導電体に達するコンタクトホールと、前記コンタクトホールの上部に接続された溝とを含む
    　ことを特徴とする半導体装置。
  8. 　請求の範囲第７項記載の半導体装置において、
    　前記第２の膜は、前記コンタクトホールの側面並びに前記溝の側面及び底面に形成されている
    　ことを特徴とする半導体装置。
  9. 　請求の範囲第８項記載の半導体装置において、
    　前記第２の導電体は、前記コンタクトホールの底部において前記第１の膜に接している
    　ことを特徴とする半導体装置。
  10. 　請求の範囲第１項又は第４項記載の半導体装置において、
    　前記第１の膜は、炭素を含まない
    　ことを特徴とする半導体装置。
  11. 　請求の範囲第１項乃至第１０項のいずれか１項に記載の半導体装置において、
    　前記第１の膜の膜厚は、５ｎｍ以下である
    　ことを特徴とする半導体装置。
  12. 　半導体基板上に第１の導電体を形成する工程と、
    　前記半導体基板上及び前記第１の導電体上に絶縁膜を形成する工程と、
    　前記第１の導電体に達する開口部を前記絶縁膜に形成する工程と、
    　前記開口部内に、Ｚｒを含む化合物より成る第１の膜を形成する工程と、
    　前記開口部内における前記第１の膜上に、ＣｕとＭｎとを含む第２の膜を形成する工程と、
    　前記開口部内にＣｕを含む第２の導電体を形成する工程と、
    　熱処理を行うことにより、前記第２の膜中のＭｎを酸化させ、前記第２の膜をＭｎを含む酸化物より成る第３の膜に変化させる工程と
    　を有することを特徴とする半導体装置の製造方法。
  13. 　請求の範囲第１２項記載の半導体装置の製造方法において、
    　前記第１の膜は、ＺｒＢ２膜、ＺｒＢＮ膜又はＺｒＮ膜である
    　ことを特徴とする半導体装置の製造方法。
  14. 　請求の範囲第１２項又は第１３項記載の半導体装置の製造方法において、
    　前記開口部を形成する工程では、前記第１の導電体に達するコンタクトホールと、前記コンタクトホールの上部に接続された溝とを含む前記開口部を形成する
    　ことを特徴とする半導体装置の製造方法。
  15. 　請求の範囲第１４項記載の半導体装置の製造方法において、
    　前記第２の膜を形成する工程では、前記コンタクトホールの底部の前記第１の膜を選択的に除去しつつ、前記コンタクトホール内及び前記溝内に前記第２の膜を形成する
    　ことを特徴とする半導体装置の製造方法。
  16. 　請求の範囲第１４項記載の半導体装置の製造方法において、
    　前記第１の膜を形成する工程の後、前記第２の膜を形成する工程の前に、前記コンタクトホールの底部の前記第１の膜を選択的に除去する工程を更に有する
    　ことを特徴とする半導体装置の製造方法。
  17. 　請求の範囲第１４項乃至第１６項のいずれか１項に記載の半導体装置の製造方法において、
    　前記第２の膜を形成する工程の後、前記第２の導電体を埋め込む工程の前に、前記コンタクトホールの底部の前記第２の膜を選択的に除去する工程を更に有する
    　ことを特徴とする半導体装置の製造方法。
  18. 　請求の範囲第１２項乃至第１７項のいずれか１項に記載の半導体装置の製造方法において、
    　前記第１の膜を形成する工程では、化学気相成長法により前記第１の膜を形成する
    　ことを特徴とする半導体装置の製造方法。
  19. 　請求の範囲第１２項乃至第１８項のいずれか１項に記載の半導体装置の製造方法において、
    　前記第２の膜を形成する工程では、物理気相成長法により前記第２の膜を形成する
    　ことを特徴とする半導体装置の製造方法。
  20. 　請求の範囲第１２項記載の半導体装置の製造方法において、
    　前記第１の膜を形成する工程では、炭素を含まない原料を用いて前記第１の膜を形成する
    　ことを特徴とする半導体装置の製造方法。
PCT/JP2008/053392 2008-02-27 2008-02-27 半導体装置及びその製造方法 WO2009107205A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2008/053392 WO2009107205A1 (ja) 2008-02-27 2008-02-27 半導体装置及びその製造方法
JP2010500481A JP5141761B2 (ja) 2008-02-27 2008-02-27 半導体装置及びその製造方法
US12/816,704 US8415798B2 (en) 2008-02-27 2010-06-16 Semiconductor device having a conductor buried in an opening
US13/787,782 US8551879B2 (en) 2008-02-27 2013-03-06 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/053392 WO2009107205A1 (ja) 2008-02-27 2008-02-27 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/816,704 Continuation US8415798B2 (en) 2008-02-27 2010-06-16 Semiconductor device having a conductor buried in an opening

Publications (1)

Publication Number Publication Date
WO2009107205A1 true WO2009107205A1 (ja) 2009-09-03

Family

ID=41015619

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/053392 WO2009107205A1 (ja) 2008-02-27 2008-02-27 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US8415798B2 (ja)
JP (1) JP5141761B2 (ja)
WO (1) WO2009107205A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040772A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
JP2014012868A (ja) * 2012-07-04 2014-01-23 Ulvac Japan Ltd バリア絶縁膜形成方法及びバリア絶縁膜形成装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2507823B1 (en) * 2009-12-04 2018-09-26 Semiconductor Energy Laboratory Co. Ltd. Manufacturing method for semiconductor device
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US9224686B1 (en) * 2014-09-10 2015-12-29 International Business Machines Corporation Single damascene interconnect structure
US9418934B1 (en) * 2015-06-30 2016-08-16 International Business Machines Corporation Structure and fabrication method for electromigration immortal nanoscale interconnects
US9793213B2 (en) * 2016-02-16 2017-10-17 International Business Machines Corporation Ion flow barrier structure for interconnect metallization
US10049980B1 (en) * 2017-02-10 2018-08-14 International Business Machines Corporation Low resistance seed enhancement spacers for voidless interconnect structures
US10651084B1 (en) 2019-07-18 2020-05-12 Micron Technology, Inc. Microelectronic devices comprising manganese-containing conductive structures, and related electronic systems and methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027259A (ja) * 2005-07-13 2007-02-01 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2007059660A (ja) * 2005-08-25 2007-03-08 Sony Corp 半導体装置の製造方法および半導体装置
JP2007059734A (ja) * 2005-08-26 2007-03-08 Sony Corp 半導体装置の製造方法および半導体装置
JP2007287816A (ja) * 2006-04-14 2007-11-01 Sony Corp 半導体装置の製造方法
JP2008047578A (ja) * 2006-08-11 2008-02-28 Sony Corp 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262035A (ja) 1988-08-29 1990-03-01 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP4733804B2 (ja) 2000-02-18 2011-07-27 富士通セミコンダクター株式会社 配線の形成方法
JP2002146535A (ja) 2000-11-02 2002-05-22 Anelva Corp 窒化ジルコニウム薄膜及びその作製方法と作製装置、並びに銅配線形成方法及び形成装置
JP3734447B2 (ja) * 2002-01-18 2006-01-11 富士通株式会社 半導体装置の製造方法および半導体装置の製造装置
US20040056366A1 (en) * 2002-09-25 2004-03-25 Maiz Jose A. A method of forming surface alteration of metal interconnect in integrated circuits for electromigration and adhesion improvement
US6844591B1 (en) * 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP4480516B2 (ja) 2004-08-23 2010-06-16 株式会社アルバック バリア膜の形成方法
JP4523535B2 (ja) 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
JP4946008B2 (ja) 2005-11-15 2012-06-06 ソニー株式会社 半導体装置および半導体装置の製造方法
US20080174021A1 (en) * 2007-01-18 2008-07-24 Samsung Electronics Co., Ltd. Semiconductor devices having metal interconnections, semiconductor cluster tools used in fabrication thereof and methods of fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027259A (ja) * 2005-07-13 2007-02-01 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2007059660A (ja) * 2005-08-25 2007-03-08 Sony Corp 半導体装置の製造方法および半導体装置
JP2007059734A (ja) * 2005-08-26 2007-03-08 Sony Corp 半導体装置の製造方法および半導体装置
JP2007287816A (ja) * 2006-04-14 2007-11-01 Sony Corp 半導体装置の製造方法
JP2008047578A (ja) * 2006-08-11 2008-02-28 Sony Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040772A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
JP2014012868A (ja) * 2012-07-04 2014-01-23 Ulvac Japan Ltd バリア絶縁膜形成方法及びバリア絶縁膜形成装置

Also Published As

Publication number Publication date
US20100252928A1 (en) 2010-10-07
US20130196503A1 (en) 2013-08-01
JPWO2009107205A1 (ja) 2011-06-30
US8415798B2 (en) 2013-04-09
US8551879B2 (en) 2013-10-08
JP5141761B2 (ja) 2013-02-13

Similar Documents

Publication Publication Date Title
JP5141761B2 (ja) 半導体装置及びその製造方法
JP4350337B2 (ja) 半導体装置
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
TWI311772B (ja)
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
US20070085211A1 (en) Semiconductor device and method for manufacturing the same
JP5549458B2 (ja) 半導体装置の製造方法
JP2005340808A (ja) 半導体装置のバリア構造
US11876050B2 (en) Method for fabricating interconnection using graphene
JPH1116918A (ja) 銅配線構造およびその製造方法
JP2011009636A (ja) ビアホールの形成方法
JP2010045255A (ja) 半導体装置及び半導体装置の製造方法
US8497208B2 (en) Semiconductor device and method for manufacturing the same
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
KR100632115B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2008205177A (ja) 半導体装置及びその製造方法
JP4173393B2 (ja) 半導体装置の製造方法
JP4457884B2 (ja) 半導体装置
US20140008799A1 (en) Method for fabricating metal line and device with metal line
US20230178379A1 (en) Film deposition for patterning process
JP2017123388A (ja) 半導体装置及びその製造方法
JP2015133382A (ja) 半導体装置の製造方法
JPH1174353A (ja) 半導体装置およびその製造方法
JPH05218030A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08720940

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010500481

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08720940

Country of ref document: EP

Kind code of ref document: A1