WO2015150268A1 - Method for producing a substrate, substrate, metal oxide semiconductor field effect transistor with a substrate, and microelectromechanical system with a substrate - Google Patents

Method for producing a substrate, substrate, metal oxide semiconductor field effect transistor with a substrate, and microelectromechanical system with a substrate Download PDF

Info

Publication number
WO2015150268A1
WO2015150268A1 PCT/EP2015/056743 EP2015056743W WO2015150268A1 WO 2015150268 A1 WO2015150268 A1 WO 2015150268A1 EP 2015056743 W EP2015056743 W EP 2015056743W WO 2015150268 A1 WO2015150268 A1 WO 2015150268A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
masking layer
trench
width
layer
Prior art date
Application number
PCT/EP2015/056743
Other languages
German (de)
French (fr)
Inventor
Achim Trautmann
Christian Tobias Banzhaf
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2015150268A1 publication Critical patent/WO2015150268A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention relates to a method of manufacturing a substrate, a substrate, a metal-oxide-semiconductor field effect transistor having a substrate, and a microelectromechanical system having a substrate.
  • Substrates having one or more trenches are increasingly being used for standard components. For example, power semiconductors that lock up to voltages greater than 1.2 kV than
  • Trench MOSFET Trench metal oxide semiconductor field effect transistor
  • Such power semiconductors are used, for example, in electromobile applications or in photovoltaic systems.
  • microelectromechanical systems can be realized with such substrates. For microelectromechanical systems that can be
  • Substrate a silicon dioxide layer, a silicon nitride layer or a
  • Silicon layer on which a silicon carbide layer is deposited is deposited.
  • the dry etching masking layer is patterned accordingly so that the substrate is exposed in one area, and then, in the exposed area, the trench is etched dry in the substrate using the masking layer.
  • the required masking layer thickness depends on the desired depth of the trench.
  • the masking layer thickness in turn, depending on the photoresist used, the photoresist thickness of which again depends on the directly lithographically minimal representable width of the exposed area.
  • direct lithographic patterning used the minimum imageable width of the exposed area.
  • a masking layer structured using a direct-lithographically structured photoresist is applied to the substrate in such a way that at least a portion of the substrate is exposed.
  • the exposed area has a width which is a width which can be represented directly in the photoresist used directly by direct lithography.
  • the method is characterized by comprising the steps of: (a) applying a portion of a second masking layer to walls of the patterned first masking layer adjacent to the exposed area to reduce the width of the exposed area, and (b) dry etching using the structured first masking layer and the one part of the second masking layer.
  • the method comprises conformally applying the second masking layer, wherein a portion of the second masking layer is applied to the walls, another portion is applied to the exposed area and still another portion is deposited on the patterned first masking layer, and removing the further portion and still another part by anisotropic dry etching.
  • the portion of the masking layer on the walls of the patterned first masking layer acts to reduce the width of the exposed area.
  • the first and second masking layers may have different etch rates, such that either the walls of the trench do not include a right angle to a bottom of the trench after step (b), or that in step (b) the patterned first masking layer is completely removed and subsequently the substrate is also partially etched in a further region laterally adjacent to the trench and spaced from the trench by at least half the difference between the width and the reduced width so that the walls of the trench rise above the partially etched region and Have thickness that is at least half the difference between the width and the reduced width.
  • the substrate may comprise a silicon carbide layer having a hexagonal crystal structure. Then, a moderately p-doped silicon carbide layer may be arranged on the silicon carbide layer, wherein a highly n-doped on at least a portion of the moderately p-doped silicon carbide layer
  • Silicon carbide layer is arranged. Then, in step (a), the first
  • Masking layer can be applied in conformity with the highly n-doped silicon carbide layer and by etching in step (a) also recesses in the moderately p-doped silicon carbide layer and in the highly n-doped
  • Silicon carbide layer are formed, wherein the recesses are arranged above the trench in the substrate and have the reduced width in cross section.
  • Such a substrate is then for a particularly breakthrough-proof
  • Metal oxide semiconductor field effect transistor suitable. In such a
  • a gate electrode can be arranged at least partially in the trench above the dielectric and also partially in the recesses which comprise polycrystalline silicon, wherein the arrangement in the moderately p-doped silicon carbide layer results in a vertical channel region.
  • a metal-oxide-semiconductor field-effect transistor can be realized, which enables a particularly narrow packing density due to a particularly narrow gate.
  • the substrate may have another partially etched region laterally adjacent to the trench and spaced from the trench by at least half the difference between the width and the reduced width elevate the walls of the trench over the partially etched further region and have a thickness that is at least half the difference between the width and the reduced width, wherein in the further partially etched region, a p + lying deep relative to a surface of the substrate Plotted.
  • the resulting metal-oxide-semiconductor field-effect transistor is even better protected from breakdown by the lowered p + -plug.
  • a substrate produced by the method presented according to the invention is furthermore presented.
  • the microelectromechanical system comprises a substrate, which is produced by the method presented according to the invention.
  • the substrate further comprises a silicon dioxide layer, a
  • Silicon carbide layer formed.
  • FIG. 1 shows an exemplary substrate with conformally applied first
  • FIG. 2 shows the substrate from FIG. 1 with an exemplarily patterned photoresist on the first masking layer, wherein a thickness of the structured photoresist in relation to a thickness of the masking layer is selected such that at least one region of the substrate is using the photoresist
  • a width of at least one structure represents a minimum width with which the photoresist can be patterned in the selected thickness.
  • FIG. 3 shows the substrate from FIG. 2 after structuring the first one
  • FIG. 4 shows the substrate from FIG. 3 with one according to an exemplary embodiment of the invention conforming to the structured first masking layer
  • Figure 5 shows the substrate of Figure 4 after partial removal of the second
  • FIG. 6 shows an example of the trenches according to the invention which can be produced by further etching of the substrate from FIG. 5 in the substrate with the reduced width
  • Figure 7 shows the substrate of Figure 4 after partial removal of the second
  • Masking layer wherein the second masking layer has a larger etching rate than the first masking layer, according to another
  • FIG. 8 shows the structures resulting from further etching of the substrate from FIG. 7 in the substrate according to the further exemplary embodiment of the invention, FIG.
  • FIG. 9 shows the trenches which can be produced by further etching of the substrate from FIG. 8 in the substrate with the reduced width
  • FIG. 10 shows the substrate from FIG. 4 after partial removal of the second masking layer, wherein the second masking layer has a lower etch rate than the first masking layer, according to still another
  • FIG. 11 shows the structures in the substrate resulting from further etching of the substrate from FIG. 10 according to the still further exemplary embodiment of the invention, FIG. 12 which can be produced by further etching of the substrate from FIG. 11
  • FIG. 13 shows a section of a metal-oxide-semiconductor field-effect transistor with three illustrated cells whose gate electrodes are arranged in trenches in the substrate, two of which are shown by way of example in FIG.
  • Figures 1, 2, 3, 4, 5 and 6 show exemplary structures of a substrate before, during and after the formation of a trench in a substrate using a direct lithographic patterned photoresist, the trench having a reduced width over a given width.
  • the given width is determined by the depth of the trench, which requires a layer thickness of a masking layer in order to be able to be etched dry to this depth.
  • the layer thickness of the masking layer in turn requires a corresponding layer thickness for a given photoresist, so that the masking layer can be patterned so that areas of the substrate are exposed. This corresponding layer thickness requires one
  • An exemplary starting material for the exemplary method of making the trench is an n-type hexagonal hexagonal silicon carbide layer
  • n-drift zone Silicon carbide drift zone (n-drift zone) 10, between which an n-doped
  • Silicon carbide buffer layer is arranged. Building on this is a moderate A p-type silicon carbide layer (p " layer) 20 is epitaxially grown or implanted, and epitaxially grown or implanted on a n-type silicon carbide (n + ) source 30. This n-type silicon carbide layer 30 serves as a source terminal of the 4H-SiC substrate 10 serves as a drain terminal.
  • a first masking layer 60 for example, in a first step, a first masking layer 60, for example
  • a photoresist 70 is deposited over the first masking layer 60 with a thickness and by means of
  • the first masking layer 60 is patterned by dry etching using the patterned photoresist.
  • the structured photoresist 70 in this case has a layer thickness which is chosen such that the photoresist 70 is not completely removed by the etching during the entire first etching period, which is necessary for structuring the first masking layer.
  • the remaining photoresist is then removed by a dry or wet chemical process so that a structured first masking layer 60 'remains.
  • the patterned first masking layer 60 'then exposes areas of the surface of the substrate 10 having the width B1. The resulting structure is shown in FIG.
  • a second masking layer 65 is conformally applied to the exposed areas, to walls of the patterned first masking layer adjacent to the exposed areas, and to a surface of the patterned first masking layer.
  • the exposed areas are now no longer exposed, wherein in partial areas of a width B2 that is smaller than B1, the previously exposed areas are covered only by the second masking layer.
  • the resulting structure is exemplified in FIG. Further etching is performed. First, the second masking layer 65 on the surface of the remainder 60 'of the first
  • the etching causes a structure 90 of width B2 to be formed in the substrate 10, where B2 is smaller than B1. If, for example, the minimum width B1 equals 2 ⁇ m, and the second masking layer 65 is deposited with a layer thickness of 500 nm, the width B2 is equal to 1 ⁇ m.
  • the part 65 'of the second masking layer is gradually removed from top to bottom.
  • the structured first masking layer 60 ' is gradually removed from top to bottom.
  • a gate oxide 55 can now be deposited, which covers, for example, the bottom of the trench 90 thin layer.
  • the gate oxide 55 may thinly cover walls of the trench 90. It is also possible to ion implant into the substrate in the exposed areas prior to application of the second masking layer
  • a polycrystalline silicon gate electrode 50 may be placed in the trench above the gate oxide 55 to form a vertical channel region 25 in the p " layer 20.
  • Figures 2, 3, 4, 5, and 6, a Method for producing a trench in a substrate shown schematically, in which the first and the second Masking layer 60, 65 have the same or similar etching rate, so are removed approximately equally fast during the etching.
  • FIGS. 7, 8 and 9 schematically illustrate a method for producing a trench in a substrate, in which the first masking layer 60 has a lower etch rate than the second masking layer 65, ie slower than the second masking layer 65 during the etching
  • Masking layer 65 is applied at a higher etch rate than first masking layer 60 conforming to a surface of patterned first masking layer 60 ', the exposed area and walls exposed to the exposed areas of patterned first masking layer 60', second masking layer 65 on the surface of structured first masking layer 60 'and on a width B2 that is smaller than B1, within the previously exposed areas removed. There remain the to the
  • the further etching causes a trench 90 with a width B2 to be formed in the substrate 10, wherein B2 is smaller than B1.
  • the portion 65 'of the second masking layer is abraded more rapidly from the top than the patterned first masking layer 60'. This is illustrated by way of example in FIG. 8 and results in that the wall of the trench is not perpendicular to the bottom of the trench. It can be determined by the choice of a second etching period, the angle between the wall of the trench and the bottom of the trench, with a longer etching to a larger Wnkel between
  • etching may, but does not always have to, be performed until complete removal of the patterned first masking layer 60 '. Once the trench 90 has reached the desired final shape in terms of wall slope and depth, the etching is terminated. Any remaining material of the structured first masking layer 60 'can then be wet-chemically or using a suitable dry chemical etching step can be removed. The resulting structure is exemplified in FIG.
  • FIGS. 10, 11 and 12 schematically illustrate a method for producing a structure in a substrate, in which the first masking layer
  • the 60 has a larger etch rate than the second masking layer 65, that is removed faster than the second masking layer 65 during the etching.
  • Masking layer 65 at a lower etch rate than the first masking layer 60 was conformally applied to a surface of the patterned first masking layer 60 'and bottom and walls of the recesses, the second masking layer 65 on the surface of the patterned first
  • the further etching causes a trench 90 with a width B2 to be formed in the substrate 10, wherein B2 is smaller than B1.
  • the structured first masking layer 60 ' is removed more rapidly from the top than the part 65' of the second masking layer. This is shown by way of example in FIG. 11.
  • Masking layer 65 ' may then be removed by wet chemistry or using a suitable dry chemical etching step.
  • the resulting structure is exemplified in FIG.
  • the trench in the substrate is flanked laterally by projecting over the substrate surface substrate walls.
  • the protruding substrate walls have a wall thickness of at least (B1 -B2) / 2.
  • the projecting substrate walls may have a gradient that is different from 90 degrees, with 360 degrees corresponding to the full circle.
  • FIG. 13 shows, by way of example, how the substrate walls can be used to advantage for deeply implanted p + plugs 40 for
  • the trenches were formed in a layer stack comprising a drain electrode 5, a wafer substrate 15 arranged thereon, an n-doped epitaxial silicon carbide drift zone 10 arranged on the wafer substrate 15, and a moderately p-doped silicon carbide layer arranged on the silicon carbide drift zone 10 20 and an n-doped silicon carbide layer 30 (n + source).
  • the sidewalls of the trenches comprise a portion of the moderately p-doped silicon carbide layer 20 and a portion of the n-doped silicon carbide layer 30.
  • the arrangement of the gate electrode 50 produces a vertical channel region 25 in the moderately p-doped silicon carbide layer 20.
  • the p + -platform 40 is implanted in the substrate surface regions between the side walls of adjacent structures. It is thus deeply in relation to the substrate surface, which is advantageous for the durability of the gate oxide 55.
  • Suitable materials for the first and the second masking layer are, for example, silicon dioxide, silicon nitride, polysilicon or silicon carbide, wherein the first and the second masking layer may comprise identical and different materials, metal as material for one or both masking layers is also conceivable.

Abstract

The invention relates to structured substrates for a metal oxide semiconductor field effect transistor or a microelectromechanical system comprising a silicon carbide layer (10) for example, on which a masking layer (60') that is structured using a direct lithographically structured photoresist is applied such that at least one region of the substrate is exposed in a method for producing a trench. The exposed region has a width which constitutes the minimum width that can be provided in the used photoresist using direct lithography. The method is characterized by the following steps: (a) applying a part (65') of a second masking layer on walls of the structured first masking layer, said walls adjoining the exposed region, in order to reduce the width of the exposed region, and (b) dry etching using the structured first masking layer (60') and the part (65') of the second masking layer. In this manner, a trench with a reduced width can be easily and inexpensively produced with a direct lithographically structured photoresist.

Description

Beschreibung  description
Titel title
Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter- Feldeffekttransistor mit einem Substrat und mikroelektromechanisches System mit einem Substrat  Method for producing a substrate, substrate, metal-oxide-semiconductor field-effect transistor with a substrate and microelectromechanical system with a substrate
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Substrats, ein Substrat, einen Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat und ein mikroelektromechanisches System mit einem Substrat. The present invention relates to a method of manufacturing a substrate, a substrate, a metal-oxide-semiconductor field effect transistor having a substrate, and a microelectromechanical system having a substrate.
Stand der Technik State of the art
Substrate, die einen oder mehrere Gräben aufweisen, finden zunehmend Verwendung für Standardbauteile. Beispielsweise werden Leistungshalbleiter, die bis Spannungen von mehr als 1 ,2 kV sperren, als Substrates having one or more trenches are increasingly being used for standard components. For example, power semiconductors that lock up to voltages greater than 1.2 kV than
Graben-Metall-Oxid-Halbleiter-Feldeffekttransistor (Trench-MOSFET) unter Verwendung von solchen Substraten realisiert. Solche Leistungshalbleiter finden beispielsweise in elektromobilen Anwendungen oder in Photovoltaikanlagen Verwendung. Auch mikroelektromechanische Systeme können mit solchen Substraten realisiert werden. Für mikroelektromechanische Systeme kann das Trench metal oxide semiconductor field effect transistor (trench MOSFET) realized using such substrates. Such power semiconductors are used, for example, in electromobile applications or in photovoltaic systems. Also microelectromechanical systems can be realized with such substrates. For microelectromechanical systems that can
Substrat eine Siliziumdioxidschicht, eine Siliziumnitridschicht oder eine Substrate, a silicon dioxide layer, a silicon nitride layer or a
Siliziumschicht umfassen, auf der eine Siliziumcarbidschicht abgeschieden ist. Silicon layer on which a silicon carbide layer is deposited.
Eine Möglichkeit, den Graben schnell und einfach herzustellen, ist die One way to make the trench quick and easy is to
Direktlithographie. Mittels einer strukturierten Fotolackmaske wird eine Direct lithography. By means of a structured photoresist mask is a
Maskierungsschicht für Trockenätzen entsprechend strukturiert, sodass das Substrat in einem Bereich freigelegt wird, und anschließend wird in dem freigelegten Bereich der Graben im Substrat trocken unter Verwendung der Maskierungsschicht geätzt. Dabei hängt die benötigte Maskierungsschichtdicke von der angestrebten Tiefe des Grabens ab. Die Maskierungsschichtdicke wiederum bedingt, abhängig vom verwendeten Fotolack, die Fotolackdicke, von der nun wieder die direktlithographisch minimal darstellbare Breite des freigelegten Bereichs abhängt. Für ein Substrat mit in gegebener Schichtdicke darauf angeordneter Maskierungsschicht bestimmt also der zur The dry etching masking layer is patterned accordingly so that the substrate is exposed in one area, and then, in the exposed area, the trench is etched dry in the substrate using the masking layer. The required masking layer thickness depends on the desired depth of the trench. The masking layer thickness in turn, depending on the photoresist used, the photoresist thickness of which again depends on the directly lithographically minimal representable width of the exposed area. For a substrate with masking layer arranged thereon in a given layer thickness, the one determined for
direktlithographischen Strukturierung verwendete Fotolack die minimal darstellbare Breite des freigelegten Bereichs. direct lithographic patterning used the minimum imageable width of the exposed area.
Geringere Breiten können mit Stepperlithographie realisiert werden. Lower widths can be realized with stepper lithography.
Offenbarung der Erfindung Disclosure of the invention
Erfindungsgemäß wird ein Verfahren gemäß Anspruch 1 zur Herstellung eines Substrats für einen Metall-Oxid-Halbleiter-Feldeffekttransistor oder ein According to the invention, a method according to claim 1 for producing a substrate for a metal-oxide-semiconductor field effect transistor or a
mikroelektromechanisches System vorgestellt. Auf dem Substrat ist für das Verfahren eine unter Verwendung eines direktlithographisch strukturierten Fotolacks so strukturierte Maskierungsschicht aufgebracht, dass mindestens ein Bereich des Substrats freigelegt ist. Dabei weist der freigelegte Bereich eine Breite auf, die eine direktlithographisch in dem verwendeten Fotolack minimal darstellbare Breite ist. Das Verfahren ist dadurch gekennzeichnet, dass es die Schritte umfasst: (a) Aufbringen eines Teils einer zweiten Maskierungsschicht auf Wände der strukturierten ersten Maskierungsschicht, die an den freigelegten Bereich angrenzen, zur Verringerung der Breite des freigelegten Bereichs, und (b) Trockenätzen unter Verwendung der strukturierten ersten Maskierungsschicht und des einen Teils der zweiten Maskierungsschicht. So lässt sich ein Graben mit der verringerten Breite mit direktlithographisch strukturiertem Fotolack einfach und günstig herstellen. microelectromechanical system presented. For the method, a masking layer structured using a direct-lithographically structured photoresist is applied to the substrate in such a way that at least a portion of the substrate is exposed. In this case, the exposed area has a width which is a width which can be represented directly in the photoresist used directly by direct lithography. The method is characterized by comprising the steps of: (a) applying a portion of a second masking layer to walls of the patterned first masking layer adjacent to the exposed area to reduce the width of the exposed area, and (b) dry etching using the structured first masking layer and the one part of the second masking layer. Thus, a trench with the reduced width can be produced easily and inexpensively with a directly lithographically structured photoresist.
In einer Ausführungsform umfasst das Verfahren konformes Aufbringen der zweiten Maskierungsschicht, wobei ein Teil der zweiten Maskierungsschicht auf den Wänden, ein weiterer Teil auf dem freigelegten Bereich und noch ein weiterer Teil auf der strukturierten ersten Maskierungsschicht aufgebracht werden, und Entfernen des weiteren Teils und des noch einen weiteren Teils durch anisotropes Trockenätzen. Der Teil der Maskierungsschicht auf den Wänden der strukturierten ersten Maskierungsschicht bewirkt die Verringerung der Breite des freigelegten Bereichs. In an embodiment, the method comprises conformally applying the second masking layer, wherein a portion of the second masking layer is applied to the walls, another portion is applied to the exposed area and still another portion is deposited on the patterned first masking layer, and removing the further portion and still another part by anisotropic dry etching. The portion of the masking layer on the walls of the patterned first masking layer acts to reduce the width of the exposed area.
Die erste und die zweite Maskierungsschicht können unterschiedliche Ätzraten aufweisen, sodass entweder die Wände des Grabens nach Schritt (b) mit einem Boden des Grabens keinen rechten Wnkel einschließen, oder dass in Schritt (b) die strukturierte erste Maskierungsschicht vollständig entfernt wird und das Substrat anschließend auch in einem weiteren Bereich teilweise geätzt wird, der lateral neben dem Graben angeordnet ist und von dem Graben um mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beabstandet ist, sodass sich die Wände des Grabens über den teilweise geätzten Bereich erheben und eine Dicke haben, die mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beträgt. The first and second masking layers may have different etch rates, such that either the walls of the trench do not include a right angle to a bottom of the trench after step (b), or that in step (b) the patterned first masking layer is completely removed and subsequently the substrate is also partially etched in a further region laterally adjacent to the trench and spaced from the trench by at least half the difference between the width and the reduced width so that the walls of the trench rise above the partially etched region and Have thickness that is at least half the difference between the width and the reduced width.
Das Substrat kann eine Siliziumcarbidschicht mit hexagonaler Kristall struktur umfassen. Dann kann auf der Siliziumcarbidschicht eine moderat p-dotierte Siliziumcarbidschicht angeordnet sein, wobei auf zumindest einem Teil der moderat p-dotierten Siliziumcarbidschicht eine hoch n-dotierte The substrate may comprise a silicon carbide layer having a hexagonal crystal structure. Then, a moderately p-doped silicon carbide layer may be arranged on the silicon carbide layer, wherein a highly n-doped on at least a portion of the moderately p-doped silicon carbide layer
Siliziumcarbidschicht angeordnet ist. Dann kann in Schritt (a) die erste Silicon carbide layer is arranged. Then, in step (a), the first
Maskierungsschicht konform auf die hoch n-dotierte Siliziumcarbidschicht aufgebracht werden und durch Ätzen in Schritt (a) auch Aussparungen in der moderat p-dotierten Siliziumcarbidschicht und in der hoch n-dotierte Masking layer can be applied in conformity with the highly n-doped silicon carbide layer and by etching in step (a) also recesses in the moderately p-doped silicon carbide layer and in the highly n-doped
Siliziumcarbidschicht gebildet werden, wobei die Aussparungen über dem Graben im Substrat angeordnet sind und im Querschnitt die verringerte Breite haben. Silicon carbide layer are formed, wherein the recesses are arranged above the trench in the substrate and have the reduced width in cross section.
Ein solches Substrat ist dann für einen besonders durchbruchsicheren Such a substrate is then for a particularly breakthrough-proof
Metall-Oxid-Halbleiter-Feldeffekttransistor geeignet. Bei einem solchen Metal oxide semiconductor field effect transistor suitable. In such a
Metall-Oxid-Halbleiter-Feldeffekttransistor sind dann ein Boden und Wände desMetal oxide semiconductor field effect transistor are then a bottom and walls of the
Grabens mit einem Gate-Oxid bedeckt. Weiterhin kann eine Gate-Elektrode zumindest teilweise in dem Graben über dem Dielektrikum und auch teilweise so in den Aussparungen angeordnet sein, die polykristallines Silizium umfassen, wobei durch die Anordnung in der moderat p-dotierten Siliziumcarbidschicht ein vertikaler Kanalbereich entsteht. So lässt sich ein Metall-Oxid-Halbleiter-Feldeffekttransistor realisieren, der durch ein besonders schmales Gate eine besonders hohe Packungsdichte ermöglicht. Trench covered with a gate oxide. Furthermore, a gate electrode can be arranged at least partially in the trench above the dielectric and also partially in the recesses which comprise polycrystalline silicon, wherein the arrangement in the moderately p-doped silicon carbide layer results in a vertical channel region. Thus, a metal-oxide-semiconductor field-effect transistor can be realized, which enables a particularly narrow packing density due to a particularly narrow gate.
In einer Ausführungsform des Metall-Oxid-Halbleiter-Feldeffekttransistors kann das Substrat einen weiteren teilweise geätzten Bereich aufweisen, der lateral neben dem Graben angeordnet ist und von dem Graben um mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beabstandet ist, sodass sich die Wände des Grabens über den teilweise geätzten weiteren Bereich erheben und eine Dicke haben, die mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beträgt, wobei in dem weiteren teilweise geätzten Bereich ein im Verhältnis zur einer Oberfläche des Substrats tief liegender p+-Plug angeordnet ist. In one embodiment of the metal-oxide-semiconductor field-effect transistor, the substrate may have another partially etched region laterally adjacent to the trench and spaced from the trench by at least half the difference between the width and the reduced width elevate the walls of the trench over the partially etched further region and have a thickness that is at least half the difference between the width and the reduced width, wherein in the further partially etched region, a p + lying deep relative to a surface of the substrate Plotted.
Der resultierende Metall-Oxid-Halbleiter-Feldeffekttransistor ist durch den tiefer gelegten p+-Plug noch besser vor Durchbruch geschützt. The resulting metal-oxide-semiconductor field-effect transistor is even better protected from breakdown by the lowered p + -plug.
Erfindungsgemäß wird weiterhin ein mit dem erfindungsgemäß vorgestellten Verfahren hergestelltes Substrat vorgestellt. Erfindungsgemäß wird schließlich ein mikroelektromechanisches System gemäßAccording to the invention, a substrate produced by the method presented according to the invention is furthermore presented. Finally, according to the invention, a microelectromechanical system according to
Anspruch 10 vorgestellt. Dabei umfasst das mikroelektromechanische System ein Substrat, das mit dem erfindungsgemäß vorgestellten Verfahren hergestellt ist. Das Substrat umfasst weiterhin eine Siliziumdioxidschicht, eine Claim 10 presented. In this case, the microelectromechanical system comprises a substrate, which is produced by the method presented according to the invention. The substrate further comprises a silicon dioxide layer, a
Siliziumnitridschicht oder eine Siliziumschicht, auf der die Siliziumcarbidschicht abgeschieden ist. Ein Teil des Grabens oberhalb der Stufe ist vollständig in derSilicon nitride layer or a silicon layer on which the Siliziumcarbidschicht is deposited. Part of the trench above the step is completely in the
Siliziumcarbidschicht ausgebildet. Silicon carbide layer formed.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben. Advantageous developments of the invention are specified in the subclaims and described in the description.
Zeichnungen drawings
Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen schematisch: Figur 1 ein beispielhaftes Substrat mit konform aufgebrachter erster Embodiments of the invention will be explained in more detail with reference to the drawings and the description below. They show schematically: FIG. 1 shows an exemplary substrate with conformally applied first
Maskierungsschicht mit gegebener Dicke; Masking layer of given thickness;
Figur 2 das Substrat aus Figur 1 mit einem beispielhaft strukturierten Fotolack auf der ersten Maskierungsschicht, wobei eine Dicke des strukturierten Fotolacks im Verhältnis zu einer Dicke der Maskierungsschicht so gewählt ist, dass unter Verwendung des Fotolacks mindestens ein Bereich des Substrats FIG. 2 shows the substrate from FIG. 1 with an exemplarily patterned photoresist on the first masking layer, wherein a thickness of the structured photoresist in relation to a thickness of the masking layer is selected such that at least one region of the substrate is using the photoresist
direktlithographisch freigelegt werden kann und wobei eine Breite mindestens einer Struktur eine minimale Breite darstellt, mit der Fotolack in der gewählten Dicke strukturiert werden kann. can be exposed directly by means of lithography and wherein a width of at least one structure represents a minimum width with which the photoresist can be patterned in the selected thickness.
Figur 3 das Substrat aus Figur 2 nach Strukturierung der ersten FIG. 3 shows the substrate from FIG. 2 after structuring the first one
Maskierungsschicht mithilfe des Fotolacks und nach Entfernen des Fotolacks, Masking layer using the photoresist and after removing the photoresist,
Figur 4 das Substrat aus Figur 3 mit einer gemäß einem Ausführungsbeispiel der Erfindung konform über der strukturierten ersten Maskierungsschicht FIG. 4 shows the substrate from FIG. 3 with one according to an exemplary embodiment of the invention conforming to the structured first masking layer
abgeschiedenen zweiten Maskierungsschicht, deposited second masking layer,
Figur 5 das Substrat aus Figur 4 nach teilweisem Entfernen der zweiten Figure 5 shows the substrate of Figure 4 after partial removal of the second
Maskierungsschicht gemäß dem Ausführungsbeispiel der Erfindung, Masking layer according to the embodiment of the invention,
Figur 6 ein Beispiel der erfindungsgemäß durch weiteres Ätzen des Substrats aus Figur 5 herstellbaren Gräben im Substrat mit der verringerten Breite, FIG. 6 shows an example of the trenches according to the invention which can be produced by further etching of the substrate from FIG. 5 in the substrate with the reduced width,
Figur 7 das Substrat aus Figur 4 nach teilweisem Entfernen der zweiten Figure 7 shows the substrate of Figure 4 after partial removal of the second
Maskierungsschicht, wobei die zweite Maskierungsschicht eine größere Ätzrate aufweist als die erste Maskierungsschicht, gemäß einem weiteren Masking layer, wherein the second masking layer has a larger etching rate than the first masking layer, according to another
Ausführungsbeispiel der Erfindung, Embodiment of the invention,
Figur 8 die durch weiteres Ätzen des Substrats aus Figur 7 entstehenden Strukturen im Substrat gemäß dem weiteren Ausführungsbeispiel der Erfindung, 8 shows the structures resulting from further etching of the substrate from FIG. 7 in the substrate according to the further exemplary embodiment of the invention, FIG.
Figur 9 die durch noch weiteres Ätzen des Substrats aus Figur 8 herstellbaren Gräben im Substrat mit der verringerten Breite, Figur 10 das Substrat aus Figur 4 nach teilweisem Entfernen der zweiten Maskierungsschicht, wobei die zweite Maskierungsschicht eine geringere Ätzrate aufweist als die erste Maskierungsschicht, gemäß noch einem weiteren FIG. 9 shows the trenches which can be produced by further etching of the substrate from FIG. 8 in the substrate with the reduced width, FIG. 10 shows the substrate from FIG. 4 after partial removal of the second masking layer, wherein the second masking layer has a lower etch rate than the first masking layer, according to still another
Ausführungsbeispiel der Erfindung Embodiment of the invention
Figur 1 1 die durch weiteres Ätzen des Substrats aus Figur 10 entstehenden Strukturen im Substrat gemäß dem noch einen weiteren Ausführungsbeispiel der Erfindung, Figur 12 die durch noch weiteres Ätzen des Substrats aus Figur 11 herstellbarenFIG. 11 shows the structures in the substrate resulting from further etching of the substrate from FIG. 10 according to the still further exemplary embodiment of the invention, FIG. 12 which can be produced by further etching of the substrate from FIG
Gräben im Substrat mit der verringerten Breite, und Trenches in the substrate with reduced width, and
Figur 13 Ausschnitt eines Metall-Oxid-Halbleiter-Feldeffekttransistors mit drei dargestellten Zellen, deren Gate-Elektroden in Gräben im Substrat angeordnet sind, von denen zwei beispielhaft in Figur 12 gezeigt sind. 13 shows a section of a metal-oxide-semiconductor field-effect transistor with three illustrated cells whose gate electrodes are arranged in trenches in the substrate, two of which are shown by way of example in FIG.
Ausführungsformen der Erfindung Embodiments of the invention
Die Figuren 1 , 2, 3, 4, 5 und 6 zeigen beispielhafte Strukturen eines Substrats, vor, während und nach der Herstellung eines Grabens in einem Substrat unter Verwendung eines direktlithographisch strukturierten Fotolacks, wobei der Graben eine gegenüber einer gegebenen Breite verringerte Breite hat. Die gegebene Breite ist dabei durch die Tiefe des Grabens bestimmt, der eine Schichtdicke einer Maskierungsschicht erfordert, um bis in diese Tiefe trocken geätzt werden zu können. Die Schichtdicke der Maskierungsschicht erfordert wiederum für einen gegebenen Fotolack eine entsprechende Schichtdicke, damit die Maskierungsschicht so strukturiert werden kann, dass Bereiche des Substrats freigelegt sind. Diese entsprechende Schichtdicke bedingt eine Figures 1, 2, 3, 4, 5 and 6 show exemplary structures of a substrate before, during and after the formation of a trench in a substrate using a direct lithographic patterned photoresist, the trench having a reduced width over a given width. The given width is determined by the depth of the trench, which requires a layer thickness of a masking layer in order to be able to be etched dry to this depth. The layer thickness of the masking layer in turn requires a corresponding layer thickness for a given photoresist, so that the masking layer can be patterned so that areas of the substrate are exposed. This corresponding layer thickness requires one
direktlithographisch minimal darstellbare Breite des freigelegten Bereichs. directly lithographically representable width of the exposed area.
Ein beispielhaftes Ausgangsmaterial für das beispielhafte Herstellungsverfahren des Grabens ist eine n-dotierte Siliziumcarbidschicht mit hexagonaler An exemplary starting material for the exemplary method of making the trench is an n-type hexagonal hexagonal silicon carbide layer
Kristall struktur (4H-SiC-Substrat) und eine niedrig n-dotierte epitaktische Crystal structure (4H-SiC substrate) and a low n-doped epitaxial
Siliziumcarbid-Driftzone (n-Driftzone) 10, zwischen denen eine n-dotierte Silicon carbide drift zone (n-drift zone) 10, between which an n-doped
Siliziumcarbidpufferschicht angeordnet ist. Darauf aufbauend ist eine moderat p-dotierte Siliziumcarbidschicht (p"-Schicht) 20 epitaktisch aufgewachsen oder implantiert. Darauf ist eine hoch n-dotierte Siliziumcarbidschicht (n+-Source) 30 epitaktisch aufgewachsen oder implantiert. Diese n-dotierte Siliziumcarbidschicht 30 dient als Source-Anschluss. Eine Rückseite des 4H-SiC-Substrats 10 dient als Drain-Anschluss. Silicon carbide buffer layer is arranged. Building on this is a moderate A p-type silicon carbide layer (p " layer) 20 is epitaxially grown or implanted, and epitaxially grown or implanted on a n-type silicon carbide (n + ) source 30. This n-type silicon carbide layer 30 serves as a source terminal of the 4H-SiC substrate 10 serves as a drain terminal.
In einer beispielhaften Ausführungsform der Erfindung, wird beispielsweise in einem ersten Schritt eine erste Maskierungsschicht 60, beispielsweise In an exemplary embodiment of the invention, for example, in a first step, a first masking layer 60, for example
Siliziumdioxid, konform abgeschieden oder anderweitig aufgebracht. Die resultierende Struktur ist in Figur 1 dargestellt. Silicon dioxide, conformally deposited or otherwise applied. The resulting structure is shown in FIG.
Dann wird beispielsweise in einem zweiten Schritt ein Fotolack 70 über die erste Maskierungsschicht 60 mit einer Dicke abgeschieden und mittels Then, for example, in a second step, a photoresist 70 is deposited over the first masking layer 60 with a thickness and by means of
Direktlithographie eine Strukturierung des Fotolacks 70 entsprechend der minimalen Breite B1 , die mittels dieses Fotolacks mit der Dicke Direct lithography, a structuring of the photoresist 70 corresponding to the minimum width B1, by means of this photoresist with the thickness
direktlithographisch darstellbar ist, durchgeführt. Es entstehen Aussparungen 75. Die resultierende Struktur ist in Figur 2 dargestellt. can be displayed directly by means of lithography. There are recesses 75. The resulting structure is shown in FIG.
Dann wird die erste Maskierungsschicht 60 mithilfe des strukturierten Fotolacks durch Trockenätzen entsprechend strukturiert. Der strukturierte Fotolack 70 hat dabei eine Schichtdicke, die so gewählt ist, dass der Fotolack 70 durch das Ätzen während der gesamten ersten Ätzdauer, die zur Strukturierung der ersten Maskierungsschicht notwendig ist, nicht vollständig abgetragen wird. Der verbleibende Fotolack wird anschließend trocken- oder nasschemisch entfernt, sodass eine strukturierte erste Maskierungsschicht 60' verbleibt. Die strukturierte erste Maskierungsschicht 60' legt dann Bereiche der Oberfläche des Substrats 10 mit der Breite B1 frei. Die resultierende Struktur ist in Figur 3 dargestellt. Then, the first masking layer 60 is patterned by dry etching using the patterned photoresist. The structured photoresist 70 in this case has a layer thickness which is chosen such that the photoresist 70 is not completely removed by the etching during the entire first etching period, which is necessary for structuring the first masking layer. The remaining photoresist is then removed by a dry or wet chemical process so that a structured first masking layer 60 'remains. The patterned first masking layer 60 'then exposes areas of the surface of the substrate 10 having the width B1. The resulting structure is shown in FIG.
Danach wird eine zweite Maskierungsschicht 65 konform auf die freigelegten Bereiche, auf Wände der strukturierten ersten Maskierungsschicht, die an die freigelegten Bereiche grenzen, und auf eine Oberfläche der strukturierten ersten Maskierungsschicht aufgebracht. Die freigelegten Bereiche sind nun nicht mehr freiliegend, wobei in Teilbereichen einer Breite B2, die kleiner als B1 ist, die zuvor freigelegten Bereiche nur durch die zweite Maskierungsschicht bedeckt sind. Die resultierende Struktur ist beispielhaft in Figur 4 dargestellt. Weiteres Ätzen wird durchgeführt. Zuerst wird dabei die zweite Maskierungsschicht 65 auf der Oberfläche des Rests 60' der ersten Thereafter, a second masking layer 65 is conformally applied to the exposed areas, to walls of the patterned first masking layer adjacent to the exposed areas, and to a surface of the patterned first masking layer. The exposed areas are now no longer exposed, wherein in partial areas of a width B2 that is smaller than B1, the previously exposed areas are covered only by the second masking layer. The resulting structure is exemplified in FIG. Further etching is performed. First, the second masking layer 65 on the surface of the remainder 60 'of the first
Maskierungsschicht sowie auf den Teilbereichen entfernt. Es verbleibt der an Wänden der ersten strukturierten ersten Maskierungsschicht angeordnete Teil 65' der zweite Maskierungsschicht und die strukturierte erste MaskierungsschichtMasking layer and removed on the subregions. There remains the portion 65 'of the second masking layer arranged on walls of the first structured first masking layer and the structured first masking layer
60'. Die Breite des freigelegten Bereichs der Oberfläche des Substrats ist so auf die Breite B2 verringert. Die resultierende Struktur ist beispielhaft in Figur 5 dargestellt. Nachdem die zweite Maskierungsschicht 65 auf der Oberfläche der strukturierten ersten Maskierungsschicht sowie auf dem Boden des vorläufigen Grabens entfernt ist, bewirkt das weitere Ätzen, dass im Substrat 10 eine Struktur 90 mit der Breite B2 gebildet wird, wobei B2 kleiner als B1 ist. Ist beispielsweise die minimale Breite B1 gleich 2 μηι und wird die zweite Maskierungsschicht 65 mit 500 nm Schichtdicke abgeschieden, so ist die Breite B2 gleich 1 μηι. Der Teil 65' der zweiten Maskierungsschicht wird nach und nach von oben nach unten abgetragen. Ebenso wird die strukturierte erste Maskierungsschicht 60' nach und nach von oben nach unten abgetragen. Sobald der Graben 90 die gewünschte Gesamttiefe erreicht hat, wird das Ätzen beendet. Eventuell noch vorhandenes Material des Rests 60' und/oder des Teils 65' können dann noch nasschemisch oder durch einen geeigneten Trockenätzprozess entfernt werden. Die 60 '. The width of the exposed portion of the surface of the substrate is thus reduced to the width B2. The resulting structure is shown by way of example in FIG. After the second masking layer 65 is removed on the surface of the patterned first masking layer as well as on the bottom of the preliminary trench, the further etching causes a structure 90 of width B2 to be formed in the substrate 10, where B2 is smaller than B1. If, for example, the minimum width B1 equals 2 μm, and the second masking layer 65 is deposited with a layer thickness of 500 nm, the width B2 is equal to 1 μm. The part 65 'of the second masking layer is gradually removed from top to bottom. Likewise, the structured first masking layer 60 'is gradually removed from top to bottom. Once the trench 90 has reached the desired total depth, the etching is terminated. Any remaining material of the remainder 60 'and / or of the part 65' can then be removed by wet-chemical means or by a suitable dry etching process. The
resultierende Struktur ist beispielhaft in Figur 6 dargestellt. resulting structure is exemplified in FIG.
In den Graben 90 kann nun erst ein Gate-Oxid 55 abgeschieden werden, welches beispielsweise den Boden des Grabens 90 dünnschichtig bedeckt.In the trench 90, only a gate oxide 55 can now be deposited, which covers, for example, the bottom of the trench 90 thin layer.
Zusätzlich kann das Gate-Oxid 55 Wände des Grabens 90 dünnschichtig bedecken. Es ist auch möglich, in den freigelegten Bereichen vor Aufbringen der zweiten Maskierungsschicht eine Ionenimplantation in das Substrat In addition, the gate oxide 55 may thinly cover walls of the trench 90. It is also possible to ion implant into the substrate in the exposed areas prior to application of the second masking layer
vorzunehmen, die so neben dem Graben im Substrat angeordnet werden kann. make that can be placed next to the trench in the substrate.
Schließlich kann eine Gate-Elektrode 50 aus polykristallinem Silizium in dem Graben oberhalb des Gate-Oxids 55 angeordnet werden, sodass in der p"-Schicht 20 ein vertikaler Kanalbereich 25 entsteht. In den Figuren 2, 3, 4, 5 und 6 ist ein Verfahren zur Herstellung eines Grabens in einem Substrat schematisch dargestellt, bei dem die erste und die zweite Maskierungsschicht 60, 65 eine gleiche oder ähnlich Ätzrate aufweisen, also während des Ätzens ungefähr gleich schnell abgetragen werden. Finally, a polycrystalline silicon gate electrode 50 may be placed in the trench above the gate oxide 55 to form a vertical channel region 25 in the p " layer 20. In Figures 2, 3, 4, 5, and 6, a Method for producing a trench in a substrate shown schematically, in which the first and the second Masking layer 60, 65 have the same or similar etching rate, so are removed approximately equally fast during the etching.
In den Figuren 7, 8, und 9 ist ein Verfahren zur Herstellung eines Grabens in einem Substrat schematisch dargestellt, bei dem die erste Maskierungsschicht 60 eine geringere Ätzrate als die zweite Maskierungsschicht 65 aufweist, also während des Ätzens langsamer als die zweite Maskierungsschicht 65 FIGS. 7, 8 and 9 schematically illustrate a method for producing a trench in a substrate, in which the first masking layer 60 has a lower etch rate than the second masking layer 65, ie slower than the second masking layer 65 during the etching
abgetragen wird. is removed.
Nachdem die erste Maskierungsschicht, wie oben unter Zuhilfenahme der Figuren 1 , 2 und 3 beschrieben, strukturiert wurde und eine zweite After the first masking layer, as described above with the aid of Figures 1, 2 and 3, has been structured, and a second
Maskierungsschicht 65 mit größerer Ätzrate als die erste Maskierungsschicht 60 konform auf eine Oberfläche der strukturierten ersten Maskierungsschicht 60', den freigelegten Bereich und an die freigelegten Bereiche angrenzende Wände der strukturierten ersten Maskierungsschicht 60', aufgebracht wurde, wird die zweite Maskierungsschicht 65 auf der Oberfläche der strukturierten ersten Maskierungsschicht 60' sowie auf einer Breite B2, die kleiner als B1 ist, innerhalb der vormals freigelegten Bereiche entfernt. Es verbleiben die an den Masking layer 65 is applied at a higher etch rate than first masking layer 60 conforming to a surface of patterned first masking layer 60 ', the exposed area and walls exposed to the exposed areas of patterned first masking layer 60', second masking layer 65 on the surface of structured first masking layer 60 'and on a width B2 that is smaller than B1, within the previously exposed areas removed. There remain the to the
angrenzenden Wänden angeordneten Teile 65' der zweiten Maskierungsschicht, zwischen denen die Breite des freigelegten Bereichs auf B2 verringert ist. Die resultierende Struktur ist beispielhaft in Figur 7 dargestellt. adjacent walls arranged portions 65 'of the second masking layer, between which the width of the exposed portion is reduced to B2. The resulting structure is shown by way of example in FIG.
Das weitere Ätzen bewirkt, dass im Substrat 10 ein Graben 90 mit einer Breite B2 gebildet wird, wobei B2 kleiner als B1 ist. Gleichzeitig wird der Teil 65' der zweiten Maskierungsschicht schneller von oben nach und nach abgetragen als die strukturierte erste Maskierungsschicht 60'. Dies ist beispielhaft in Figur 8 dargestellt und führt dazu, dass die Wand des Grabens nicht senkrecht ist zum Boden des Grabens. Dabei kann durch die Wahl einer zweiten Ätzdauer der Winkel zwischen der Wand des Grabens und dem Boden des Grabens bestimmt werden, wobei ein längeres Ätzen zu einem größeren Wnkel zwischen The further etching causes a trench 90 with a width B2 to be formed in the substrate 10, wherein B2 is smaller than B1. At the same time, the portion 65 'of the second masking layer is abraded more rapidly from the top than the patterned first masking layer 60'. This is illustrated by way of example in FIG. 8 and results in that the wall of the trench is not perpendicular to the bottom of the trench. It can be determined by the choice of a second etching period, the angle between the wall of the trench and the bottom of the trench, with a longer etching to a larger Wnkel between
Seitenwand und Boden führt. Die Ätzung kann also, muss aber nicht immer bis zur vollständigen Entfernung der strukturierten ersten Maskierungsschicht 60' durchgeführt werden. Sobald der Graben 90 die gewünschte Endform bezüglich Wandneigung und Tiefe erreicht hat, wird das Ätzen beendet. Eventuell noch vorhandenes Material der strukturierten ersten Maskierungsschicht 60' kann dann noch nasschemisch oder unter Verwendung eines geeigneten trockenchemischen Ätzschritts entfernt werden. Die resultierende Struktur ist beispielhaft in Figur 9 dargestellt. Sidewall and floor leads. Thus, etching may, but does not always have to, be performed until complete removal of the patterned first masking layer 60 '. Once the trench 90 has reached the desired final shape in terms of wall slope and depth, the etching is terminated. Any remaining material of the structured first masking layer 60 'can then be wet-chemically or using a suitable dry chemical etching step can be removed. The resulting structure is exemplified in FIG.
In den Figuren 10, 11 , und 12 ist ein Verfahren zur Herstellung einer Struktur in einem Substrat schematisch dargestellt, bei dem die erste MaskierungsschichtFIGS. 10, 11 and 12 schematically illustrate a method for producing a structure in a substrate, in which the first masking layer
60 eine größere Ätzrate als die zweite Maskierungsschicht 65 aufweist, also während des Ätzens schneller als die zweite Maskierungsschicht 65 abgetragen wird. Nachdem die erste Maskierungsschicht, wie oben unter Zuhilfenahme der60 has a larger etch rate than the second masking layer 65, that is removed faster than the second masking layer 65 during the etching. After the first masking layer, as described above with the aid of
Figuren 1 , 2 und 3 beschrieben, strukturiert wurde und eine zweite Figures 1, 2 and 3 has been described, and a second
Maskierungsschicht 65 mit geringerer Ätzrate als die erste Maskierungsschicht 60 konform auf eine Oberfläche der strukturierten ersten Maskierungsschicht 60' sowie Boden und Wände der Aussparungen aufgebracht wurde, wird die zweite Maskierungsschicht 65 auf der Oberfläche der strukturierten ersten Masking layer 65 at a lower etch rate than the first masking layer 60 was conformally applied to a surface of the patterned first masking layer 60 'and bottom and walls of the recesses, the second masking layer 65 on the surface of the patterned first
Maskierungsschicht 60' sowie auf einer Breite B2, die kleiner als B1 ist, innerhalb der vormals freigelegten Bereiche entfernt. Es verbleiben die an den  Masking layer 60 'and on a width B2, which is smaller than B1, within the previously exposed areas removed. There remain the to the
angrenzenden Wänden angeordneten Teile 65' der zweiten Maskierungsschicht, zwischen denen die Breite des freigelegten Bereichs auf B2 verringert ist. Die resultierende Struktur ist beispielhaft in Figur 10 dargestellt. adjacent walls arranged portions 65 'of the second masking layer, between which the width of the exposed portion is reduced to B2. The resulting structure is exemplified in FIG.
Das weitere Ätzen bewirkt, dass im Substrat 10 ein Graben 90 mit einer Breite B2 gebildet wird, wobei B2 kleiner als B1 ist. Gleichzeitig wird die strukturierte erste Maskierungsschicht 60' schneller von oben nach und nach abgetragen als der Teil 65' der zweiten Maskierungsschicht. Dies ist beispielhaft in Figur 1 1 dargestellt. The further etching causes a trench 90 with a width B2 to be formed in the substrate 10, wherein B2 is smaller than B1. At the same time, the structured first masking layer 60 'is removed more rapidly from the top than the part 65' of the second masking layer. This is shown by way of example in FIG. 11.
Ist schließlich die strukturierte erste Maskierungsschicht 60' komplett entfernt, bewirkt weiteres Ätzen ein Abtragen von Substrat auch in weiteren Bereichen der Substratoberfläche, die lateral neben dem Graben angeordnet und von diesem um (B1-B2)/2, also die Hälfte der Differenz der Breiten B1 und B2, beabstandet sind. Sobald der Graben 90 die gewünschte Gesamttiefe erreicht hat, wird das Ätzen beendet. Eventuell noch vorhandenes Material der zweiten Finally, if the structured first masking layer 60 'is completely removed, further etching causes removal of substrate also in further regions of the substrate surface, which are arranged laterally next to the trench and from this by (B1-B2) / 2, ie half the difference of the widths B1 and B2, are spaced apart. Once the trench 90 has reached the desired total depth, the etching is terminated. Any remaining material of the second
Maskierungsschicht 65' kann dann noch nasschemisch oder unter Verwendung eines geeigneten trockenchemischen Ätzschritts entfernt werden. Die resultierende Struktur ist beispielhaft in Figur 12 dargestellt. Masking layer 65 'may then be removed by wet chemistry or using a suitable dry chemical etching step. The resulting structure is exemplified in FIG.
Der Graben im Substrat wird dabei lateral durch über die Substratoberfläche hinausragende Substratwälle flankiert. Die herausragenden Substratwälle haben dabei eine Wanddicke von mindestens (B1 -B2)/2. Auf Seiten der Substratwälle, die den weiteren Bereichen zugewandt sind, können die herausragenden Substratwälle dabei eine von 90 Grad unterschiedliche Neigung aufweisen, wobei 360 Grad dem Vollkreis entsprechen. The trench in the substrate is flanked laterally by projecting over the substrate surface substrate walls. The protruding substrate walls have a wall thickness of at least (B1 -B2) / 2. On the side of the substrate walls, which face the other areas, the projecting substrate walls may have a gradient that is different from 90 degrees, with 360 degrees corresponding to the full circle.
Figur 13 zeigt beispielhaft, wie die Substratwälle vorteilhaft genutzt werden können, um tief implantierte p+-Plugs 40 für FIG. 13 shows, by way of example, how the substrate walls can be used to advantage for deeply implanted p + plugs 40 for
Metall-Oxid-Halbleiter-Feldeffekttransistoren 100 zu realisieren. Die Gräben wurden dabei in einem Schichtenstapel gebildet, der eine Drain-Elektrode 5, ein darauf angeordnetes Wafersubstrat 15, eine auf dem Wafersubstrat 15 angeordnete n-dotierte epitaktische Siliziumcarbid-Driftzone 10, eine auf der Siliziumcarbid-Driftzone 10 angeordnete moderat p-dotierte Siliziumcarbidschicht 20 und eine n-dotierte Siliziumcarbidschicht 30 (n+-Source) umfasst. Die verwendete erste Maskierungsschicht 60 weist dabei eine größere Ätzrate auf als die verwendete zweite Maskierungsschicht 65. Infolgedessen umfassen die Seitenwälle der Gräben einen Teil der moderat p-dotierten Siliziumcarbidschicht 20 und einen Teil der n-dotierten Siliziumcarbidschicht 30. In den Gräben ist jeweils ein dünnschichtiges Gate-Oxid 55 auf Wänden und am Boden Metal oxide semiconductor field effect transistors 100 to realize. The trenches were formed in a layer stack comprising a drain electrode 5, a wafer substrate 15 arranged thereon, an n-doped epitaxial silicon carbide drift zone 10 arranged on the wafer substrate 15, and a moderately p-doped silicon carbide layer arranged on the silicon carbide drift zone 10 20 and an n-doped silicon carbide layer 30 (n + source). As a result, the sidewalls of the trenches comprise a portion of the moderately p-doped silicon carbide layer 20 and a portion of the n-doped silicon carbide layer 30. In the trenches is in each case a thin-layered Gate Oxide 55 on walls and floor
angeordnet, welches eine jeweilige Gate-Elektrode 50 in dem Graben umgibt. Durch die Anordnung der Gate-Elektrode 50 entsteht in der moderat p-dotierten Siliziumcarbidschicht 20 ein vertikaler Kanalbereich 25. Der p+-Plug 40 ist dabei in den Substratoberflächenbereichen zwischen den Seitenwällen benachbarter Strukturen implantiert. Er liegt dadurch tief im Verhältnis zur Substratoberfläche, was vorteilhaft ist für die Haltbarkeit des Gate-Oxids 55. arranged surrounding a respective gate electrode 50 in the trench. The arrangement of the gate electrode 50 produces a vertical channel region 25 in the moderately p-doped silicon carbide layer 20. The p + -platform 40 is implanted in the substrate surface regions between the side walls of adjacent structures. It is thus deeply in relation to the substrate surface, which is advantageous for the durability of the gate oxide 55.
Als Materialien für die erste und die zweite Maskierungsschicht kommen beispielsweise Siliziumdioxid, Siliziumnitrid, Polysilizium oder Siliziumcarbid in Frage, wobei die erste und die zweite Maskierungsschicht gleiche und unterschiedliche Materialien umfassen können, auch Metall als Material für eine oder beide Maskierungsschichten ist denkbar. Suitable materials for the first and the second masking layer are, for example, silicon dioxide, silicon nitride, polysilicon or silicon carbide, wherein the first and the second masking layer may comprise identical and different materials, metal as material for one or both masking layers is also conceivable.

Claims

Ansprüche claims
1. Verfahren zur Herstellung eines Grabens in einem Substrat für einen 1. A method for producing a trench in a substrate for a
Metall-Oxid-Halbleiter-Feldeffekttransistor (100) oder ein  Metal Oxide Semiconductor Field Effect Transistor (100) or a
mikroelektromechanisches System, auf dem für das Verfahren eine unter Verwendung eines direktlithographisch strukturierten Fotolacks (70) so strukturierte Maskierungsschicht (60') aufgebracht ist, dass mindestens ein Bereich des Substrats freigelegt ist, wobei der freigelegte Bereich eine Breite aufweist, die eine in dem verwendeten Fotolack direktlithographisch minimal darstellbare Breite ist, dadurch gekennzeichnet, dass das Verfahren die Schritte umfasst:  microelectromechanical system having deposited thereon a masking layer (60 ') patterned using a direct lithographic patterned photoresist (70) for exposing at least a portion of the substrate, the exposed portion having a width equal to a width in the one used Photoresist is directly lithographically representable width, characterized in that the method comprises the steps:
(a) Aufbringen eines Teils (65') einer zweiten Maskierungsschicht auf wände der strukturierten ersten Maskierungsschicht (60'), die an den freigelegten Bereich angrenzen, zur Verringerung der Breite des freigelegten Bereichs, und  (a) applying a portion (65 ') of a second masking layer to walls of the patterned first masking layer (60') adjacent the exposed area to reduce the width of the exposed area, and
(b) Trockenätzen unter Verwendung der strukturierten ersten Maskierungsschicht (60') und des Teils (65') der zweiten  (b) dry etching using the patterned first masking layer (60 ') and the part (65') of the second
Maskierungsschicht.  Masking layer.
2. Verfahren nach Anspruch 1 , wobei Schritt (a) umfasst: 2. The method of claim 1, wherein step (a) comprises:
• konformes Aufbringen der zweiten Maskierungsschicht (65), wobei der Teil (65') der zweiten Maskierungsschicht auf den Wänden, ein weiterer Teil auf den freigelegten Bereich des Substrats und noch ein weiterer Teil auf die strukturierte erste Maskierungsschicht (60') aufgebracht wird, und  Conformally applying the second masking layer (65), wherein the part (65 ') of the second masking layer is applied to the walls, another part is applied to the exposed area of the substrate, and still another part is applied to the patterned first masking layer (60'), and
• Entfernen des weiteren Teils und des noch einen weiteren Teils durch anisotropes Trockenätzen.  • Remove the remaining part and the other part by anisotropic dry etching.
3. Verfahren nach Anspruch 1 oder 2, wobei das Verfahren ein Implantieren von Ionen in den freigelegten Bereich des Substrats vor Schritt (a) umfasst. Verfahren nach einem der vorangehenden Ansprüche, wobei die erste und die zweite Maskierungsschicht so unterschiedliche Ätzraten aufweisen, dass Wände des Grabens nach Schritt (b) mit einem Boden des Grabens keinen rechten Winkel einschließen 3. The method of claim 1 or 2, wherein the method comprises implanting ions into the exposed area of the substrate prior to step (a). Method according to one of the preceding claims, wherein the first and the second masking layer have such different etching rates that walls of the trench after step (b) with a bottom of the trench do not include a right angle
Verfahren nach einem der Ansprüche 1 bis 3, wobei in Schritt (b) die strukturierte erste Maskierungsschicht vollständig entfernt wird und das Substrat anschließend auch in einem weiteren Bereich teilweise geätzt wird, der lateral neben dem Graben angeordnet ist und von dem Graben um mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beabstandet ist, sodass sich die Wände des Grabens über den teilweise geätzten weiteren Bereich erheben und eine Dicke haben, die mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beträgt. Method according to one of claims 1 to 3, wherein in step (b) the structured first masking layer is completely removed and the substrate is subsequently partially etched in a further region which is arranged laterally next to the trench and of the trench by at least half the difference between the width and the reduced width is spaced such that the walls of the trench rise above the partially etched further region and have a thickness that is at least half the difference between the width and the reduced width.
Verfahren nach einem der vorangehenden Ansprüche, wobei das Substrat eine Siliziumcarbidschicht (10) mit einer hexagonalen Kristallstruktur umfasst, wobei auf der Siliziumcarbidschicht (10) eine moderat p-dotierte Siliziumcarbidschicht (20) angeordnet ist, wobei auf zumindest einem Teil der moderat p-dotierten Siliziumcarbidschicht (20) eine hoch n-dotierte Siliziumcarbidschicht (30) angeordnet ist und wobei in Schritt (a) die erste Maskierungsschicht (60) konform auf die hoch n-dotierte Method according to one of the preceding claims, wherein the substrate comprises a silicon carbide layer (10) having a hexagonal crystal structure, wherein on the silicon carbide (10) a moderately p-doped silicon carbide layer (20) is arranged, wherein on at least a part of the moderately p-doped Silicon carbide layer (20) is a highly n-doped Siliziumcarbidschicht (30) is arranged and wherein in step (a) the first masking layer (60) conforming to the highly n-doped
Siliziumcarbidschicht (30) aufgebracht wird und durch Ätzen in Schritt (c) auch Aussparungen in der moderat p-dotierten Siliziumcarbidschicht (20) und in der hoch n-dotierte Siliziumcarbidschicht (30) gebildet werden, wobei die Aussparungen über dem Graben (90) im Substrat angeordnet sind und im Querschnitt die verringerte Breite haben. Silicon carbide layer (30) is applied and formed by etching in step (c) also recesses in the moderately p-doped Siliziumcarbidschicht (20) and in the highly n-doped Siliziumcarbidschicht (30), wherein the recesses above the trench (90) in Substrate are arranged and have the reduced width in cross section.
Substrat, welches nach einem Verfahren nach einem der vorangehenden Ansprüche hergestellt ist. A substrate produced by a method according to any one of the preceding claims.
Metall-Oxid-Halbleiter-Feldeffekttransistor (100) mit einem Substrat, wobei das Substrat mit einem Verfahren nach Anspruch 6 hergestellt ist, wobei ein Boden und Wände des Grabens (90) mit einem Dielektrikum bedeckt sind, wobei eine Gate-Elektrode (50) polykristallines Silizium umfasst und zumindest teilweise in dem Graben (90) über dem Dielektrikum und auch teilweise so in den Aussparungen angeordnet ist, dass in der moderat p- dotierten Siliziumcarbidschicht (20) ein vertikaler Kanalbereich (25) entsteht. A metal oxide semiconductor field effect transistor (100) comprising a substrate, wherein the substrate is made by a method according to claim 6, wherein a bottom and walls of the trench (90) are covered with a dielectric, wherein a gate electrode (50) polycrystalline silicon comprises and at least partially in the trench (90) above the dielectric and also Partially arranged in the recesses, that in the moderately p-doped silicon carbide layer (20), a vertical channel region (25) is formed.
Metall-Oxid-Halbleiter-Feldeffekttransistor nach Anspruch 8, wobei das Substrat einem weiteren teilweise geätzten Bereich aufweist, der lateral neben dem Graben angeordnet ist und von dem Graben um mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beabstandet ist, sodass sich die Wände des Grabens über den teilweise geätzten weiteren Bereich erheben und eine Dicke haben, die mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beträgt, wobei in dem weiteren teilweise geätzten Bereich ein im Verhältnis zur einer Oberfläche des Substrats tief liegender p+-Plug angeordnet ist. The metal-oxide-semiconductor field effect transistor of claim 8, wherein the substrate has another partially etched region disposed laterally adjacent to the trench and spaced from the trench by at least half the difference between the width and the reduced width elevate the walls of the trench over the partially etched further region and have a thickness that is at least half the difference between the width and the reduced width, wherein in the further partially etched region, a p + lying deep relative to a surface of the substrate Plotted.
0. Mikroelektromechanisches System mit einem Substrat nach Anspruch 7, wobei das Substrat weiterhin eine Siliziumdioxidschicht, eine The microelectromechanical system comprising a substrate according to claim 7, wherein the substrate further comprises a silicon dioxide layer, a
Siliziumnitridschicht oder eine Siliziumschicht umfasst, auf der die  Silicon nitride layer or a silicon layer comprises, on which the
Siliziumcarbidschicht abgeschieden ist.  Silicon carbide layer is deposited.
PCT/EP2015/056743 2014-04-03 2015-03-27 Method for producing a substrate, substrate, metal oxide semiconductor field effect transistor with a substrate, and microelectromechanical system with a substrate WO2015150268A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014206357.4A DE102014206357A1 (en) 2014-04-03 2014-04-03 Method for producing a substrate, substrate, metal-oxide-semiconductor field effect transistor with a substrate, microelectromechanical system with a substrate, and motor vehicle
DE102014206357.4 2014-04-03

Publications (1)

Publication Number Publication Date
WO2015150268A1 true WO2015150268A1 (en) 2015-10-08

Family

ID=52745887

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/056743 WO2015150268A1 (en) 2014-04-03 2015-03-27 Method for producing a substrate, substrate, metal oxide semiconductor field effect transistor with a substrate, and microelectromechanical system with a substrate

Country Status (2)

Country Link
DE (1) DE102014206357A1 (en)
WO (1) WO2015150268A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017215029A1 (en) * 2017-08-29 2019-02-28 Robert Bosch Gmbh Vertical power transistor with high conductivity and high blocking behavior
CN112530795A (en) * 2020-08-21 2021-03-19 中国工程物理研究院电子工程研究所 Silicon carbide power device terminal based on small-angle deep etching process and manufacturing method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013680A (en) * 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
US20030129837A1 (en) * 2002-01-10 2003-07-10 Gerhard Enders Method for processing a substrate to form a structure
EP1965436A2 (en) * 2007-02-28 2008-09-03 Cree, Inc. Silicon carbide self-aligned epitaxial mosfet and method of manufacturing thereof
US20090093120A1 (en) * 2007-10-09 2009-04-09 Elpida Memory, Inc. Hole pattern forming method and semiconductor device manufacturing method
US20110223734A1 (en) * 2010-03-09 2011-09-15 Davis Neal L Methods of forming an array of memory cells, methods of forming a plurality of field effect transistors, methods of forming source/drain regions and isolation trenches, and methods of forming a series of spaced trenches into a substrate
US20130214349A1 (en) * 2010-10-29 2013-08-22 Jianping Gu Trench MOSFET Structure and Method of Making the Same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013680A (en) * 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
US20030129837A1 (en) * 2002-01-10 2003-07-10 Gerhard Enders Method for processing a substrate to form a structure
EP1965436A2 (en) * 2007-02-28 2008-09-03 Cree, Inc. Silicon carbide self-aligned epitaxial mosfet and method of manufacturing thereof
US20090093120A1 (en) * 2007-10-09 2009-04-09 Elpida Memory, Inc. Hole pattern forming method and semiconductor device manufacturing method
US20110223734A1 (en) * 2010-03-09 2011-09-15 Davis Neal L Methods of forming an array of memory cells, methods of forming a plurality of field effect transistors, methods of forming source/drain regions and isolation trenches, and methods of forming a series of spaced trenches into a substrate
US20130214349A1 (en) * 2010-10-29 2013-08-22 Jianping Gu Trench MOSFET Structure and Method of Making the Same

Also Published As

Publication number Publication date
DE102014206357A1 (en) 2015-10-08

Similar Documents

Publication Publication Date Title
DE10393565B4 (en) Method for producing a semiconductor element with a U-shaped gate structure
DE112010002352B4 (en) A method of manufacturing FinFET structures with stress-inducing source / drain-bonding spacers and FinFET structures
DE112005000704B4 (en) Non-planar Bulk Transistor with strained channel with increased mobility and method of manufacture
DE10234392B4 (en) Semiconductor device with gate electrode structure and manufacturing method thereof
DE102011108151A1 (en) TRENCH SUPERJUNCTION MOSFET WITH THIN EPI PROCESS
DE102011053147B4 (en) SEMICONDUCTOR STRUCTURE WITH TRIANGULAR STRUCTURES IN DIRECT CONTACT
DE4212829A1 (en) Mfg. metal-oxide semiconductor MOSFET - depositing insulating film on substrate of first conductivity type and etching both film part and substrate to preset thickness
EP1517361A2 (en) Method of making a MOS transistor having a drift region with a trench
DE102012217073A1 (en) Vertical microelectronic device and corresponding manufacturing method
DE102017115412A1 (en) Process for producing a superconducting device
DE112017000949T5 (en) METHOD FOR MANUFACTURING A CONNECTING SEMICONDUCTOR AND COMPOUND SEMICONDUCTOR DEVICE
DE102011088584A1 (en) Semiconductor component and method for its production
DE112020005848T5 (en) SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE USING THE SEMICONDUCTOR DEVICE
DE112007002739B4 (en) Method for producing a semiconductor device with isolation trench and contact trench
DE10351008A1 (en) Improved technique for fabricating transistors with high drain and source regions of different heights
DE10203998A1 (en) Production of a toothed structure in crystal structure in/on substrate used in production of floating gate transistor comprises forming trenches using a mask on the substrate and etching process and the unmasked region of substrate
DE10012112C2 (en) Bridge field effect transistor and method for producing a bridge field effect transistor
DE19750221B4 (en) Method for producing a semiconductor component with MOS gate control
DE102014200429A1 (en) Trench MOSFET transistor device, substrate for trench MOSFET transistor device and corresponding manufacturing method
DE102009058844B4 (en) Junction field effect transistor and manufacturing method
DE102010046213B3 (en) Method for producing a structural element and semiconductor component with a structural element
WO2015150268A1 (en) Method for producing a substrate, substrate, metal oxide semiconductor field effect transistor with a substrate, and microelectromechanical system with a substrate
DE10012897A1 (en) Field effect transistor has main gate formed between side gate on semiconductor substrate, and source and drain impurity area formed at both sides on side gate of semiconductor substrate
DE102016112970B3 (en) Method of making a superjunction device
DE102008050298A1 (en) Semiconductor component and method for its production

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15712634

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase
122 Ep: pct application non-entry in european phase

Ref document number: 15712634

Country of ref document: EP

Kind code of ref document: A1